JP7090201B2 - Crystal growth method and substrate for semiconductor devices - Google Patents

Crystal growth method and substrate for semiconductor devices Download PDF

Info

Publication number
JP7090201B2
JP7090201B2 JP2021172676A JP2021172676A JP7090201B2 JP 7090201 B2 JP7090201 B2 JP 7090201B2 JP 2021172676 A JP2021172676 A JP 2021172676A JP 2021172676 A JP2021172676 A JP 2021172676A JP 7090201 B2 JP7090201 B2 JP 7090201B2
Authority
JP
Japan
Prior art keywords
substrate
layer
crystal growth
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021172676A
Other languages
Japanese (ja)
Other versions
JP2022009378A (en
Inventor
剛太 西村
千秋 堂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018015982A external-priority patent/JP6966343B2/en
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2021172676A priority Critical patent/JP7090201B2/en
Publication of JP2022009378A publication Critical patent/JP2022009378A/en
Application granted granted Critical
Publication of JP7090201B2 publication Critical patent/JP7090201B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Description

本発明は、結晶成長方法および半導体素子の製造方法に関する。 The present invention relates to a crystal growth method and a method for manufacturing a semiconductor device.

従来、ＧａＮ基板上にＡｌＧａＮ層を結晶成長させる方法が知られている(引用文献１
）。 Conventionally, a method of crystal growing an AlGaN layer on a GaN substrate has been known (Reference 1).
).

特開２００５－６４４６９号公報Japanese Unexamined Patent Publication No. 2005-64469

従来から、基板と異なる格子定数を有する結晶成長層を形成するときに、半導体層の品質を向上させることが求められている。 Conventionally, when forming a crystal growth layer having a lattice constant different from that of a substrate, it has been required to improve the quality of the semiconductor layer.

本開示の結晶成長方法は、表面層を有する基板と、前記表面層上に形成されるとともに前記表面層から離れるにつれて幅が減少するように傾斜した側面を有する複数の帯状体からなるマスクパターンと、マスクパターンの間およびマスク上に互いに間隔をおいて配置される、前記基板と異なる格子定数を有する複数の結晶成長層と、を有する結晶成長層形成基板を準備する工程と、前記結晶成長層上に、さらに半導体層を成長させる工程と、を含み、前記半導体層は、離れた状態で形成された結晶成長層上で成長し、隣り合う２つの前記結晶成長層上の半導体層は離れた状態である。 The crystal growth method of the present disclosure comprises a substrate having a surface layer and a mask pattern consisting of a plurality of strips formed on the surface layer and having side surfaces inclined so that the width decreases as the distance from the surface layer increases. A step of preparing a crystal growth layer forming substrate having a plurality of crystal growth layers having lattice constants different from those of the substrate, which are arranged between mask patterns and at intervals from each other, and the crystal growth layer. The above includes a step of further growing a semiconductor layer, wherein the semiconductor layer grows on a crystal growth layer formed in a separated state, and the semiconductor layers on two adjacent crystal growth layers are separated from each other. It is in a state.

また、本開示の半導体素子用基板は、表面層を有する基板と、前記表面層上に形成されたるとともにそれぞれが前記表面層から離れるにつれて幅が減少するように傾斜した側面を有する複数の帯状体からなるマスクパターンと、マスクパターンの間およびマスク上に互いに間隔をおいて配置される、前記基板と異なる格子定数を有する複数の結晶成長層と、を含み、各結晶成長層上に、隣り合う半導体層と接合しない半導体層を形成するための半導体層形成領域をそれぞれ備える。 Further, the substrate for a semiconductor element of the present disclosure has a substrate having a surface layer and a plurality of strips having side surfaces formed on the surface layer and inclined so that their widths decrease as they move away from the surface layer. Containing a mask pattern consisting of a mask pattern and a plurality of crystal growth layers having lattice constants different from those of the substrate, which are arranged between the mask patterns and at intervals on the mask, and adjacent to each other on each crystal growth layer. Each includes a semiconductor layer forming region for forming a semiconductor layer that is not bonded to the semiconductor layer .

本開示の結晶成長方法または半導体素子用基板によれば、結晶成長層の品質を向上させることができる。 According to the crystal growth method of the present disclosure or the substrate for a semiconductor device, the quality of the crystal growth layer can be improved.

本実施形態の結晶成長方法の工程図であるIt is a process diagram of the crystal growth method of this embodiment. 本実施形態の結晶成長方法を説明する断面図である。It is sectional drawing explaining the crystal growth method of this embodiment. マスクパターンの一例を示す平面図である。It is a top view which shows an example of a mask pattern. マスクパターンの一例を示す平面図である。It is a top view which shows an example of a mask pattern. 本実施形態の半導体素子の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor element of this embodiment. 本実施形態の半導体素子の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor element of this embodiment. 本実施形態の半導体素子の製造方法を説明する平面図である。It is a top view explaining the manufacturing method of the semiconductor element of this embodiment. 本実施形態の半導体素子の製造方法を説明する拡大断面図である。It is an enlarged sectional view explaining the manufacturing method of the semiconductor element of this embodiment. 本実施形態の半導体素子の製造方法の工程図である。It is a process drawing of the manufacturing method of the semiconductor element of this embodiment. 本実施形態の半導体素子の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor element of this embodiment. 本実施形態の半導体素子の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor element of this embodiment. 他の実施形態の半導体素子の製造方法の工程図である。It is a process drawing of the manufacturing method of the semiconductor element of another embodiment. 他の実施形態の半導体素子の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor element of another embodiment. 他の実施形態の半導体素子の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor element of another embodiment. 他の実施形態の半導体素子の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor element of another embodiment.

図１は本実施形態の結晶成長方法の工程図である。本実施形態の結晶成長方法は、基板を準備する準備工程Ｓ１、基板上にマスクパターンを形成するマスク形成工程Ｓ２、および基板上に窒化物半導体を成長させる結晶成長工程Ｓ３を含んでいる。ここでいう「窒化物半導体」は、たとえば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）によって構成されるものを用いることができる。 FIG. 1 is a process diagram of the crystal growth method of the present embodiment. The crystal growth method of the present embodiment includes a preparation step S1 for preparing a substrate, a mask forming step S2 for forming a mask pattern on the substrate, and a crystal growth step S3 for growing a nitride semiconductor on the substrate. As the "nitride semiconductor" referred to here, for example, one configured by Al x Gay In z N (0 ≦ x ≦ 1; 0 ≦ y ≦ 1; 0 ≦ z ≦ 1; x + y + z = 1) is used. Can be done.

（１）準備工程 Ｓ１
図２は、本実施形態の結晶成長方法を示す断面図である。まず、表面層を有する基板１０を準備する。基板１０は、たとえば、窒化物半導体などであればよい。また、窒化物半導体中に不純物がドーピングされたｎ型基板またはｐ型基板であってもよい。たとえば、基板の欠陥密度は、１×１０５/ｃｍ３以下のものを使用する。 (1) Preparation process S1
FIG. 2 is a cross-sectional view showing the crystal growth method of the present embodiment. First, the substrate 10 having a surface layer is prepared. The substrate 10 may be, for example, a nitride semiconductor or the like. Further, it may be an n-type substrate or a p-type substrate in which impurities are doped in the nitride semiconductor. For example, the defect density of the substrate is 1 × 10 5 / cm 3 or less.

また、基板１０は、少なくとも表面層が窒化物半導体であればよい。この場合、基板１０としては、ＧａＮ基板のほか、サファイア基板、ＳｉＣ基板などのＧａＮ以外の基板の表面にＧａＮ層を形成した基板も使用することが可能である。また、基板１０が窒化物半導体である場合、基板１０の表面層は、ＧａＮ層に限定されない。 Further, the substrate 10 may have at least a surface layer of a nitride semiconductor. In this case, as the substrate 10, in addition to the GaN substrate, a substrate in which a GaN layer is formed on the surface of a substrate other than GaN such as a sapphire substrate and a SiC substrate can also be used. Further, when the substrate 10 is a nitride semiconductor, the surface layer of the substrate 10 is not limited to the GaN layer.

なお、本実施形態の基板１０は、ＧａＮ単結晶インゴットから切り出したＧａＮ基板を使用している。 The substrate 10 of the present embodiment uses a GaN substrate cut out from a GaN single crystal ingot.

基板１０の法線方向の窒化物半導体の結晶面方位としては、Ａ面（１１－２０）、Ｃ面（０００１）、Ｍ面（１－１００）、Ｒ面（１－１０２）などを使用することができ、基板１０上に製作する素子によって適宜選択することが可能である。また、これらの結晶面方位から数度傾けたいわゆるオフ基板も使用することが可能である。 As the crystal plane orientation of the nitride semiconductor in the normal direction of the substrate 10, the A plane (11-20), the C plane (0001), the M plane (1-100), the R plane (1-102) and the like are used. It can be appropriately selected depending on the element manufactured on the substrate 10. It is also possible to use so-called off-boards tilted several degrees from these crystal plane orientations.

（２）マスク形成工程 Ｓ２
次に上述の準備工程で準備したＧａＮ基板である基板１０上にマスクパターンを形成するマスク形成工程を行う。まず基板１０上にマスクの材料となるＳｉＯ２をＰＣＶＤ（Plasma Chemical Vapor Deposition)法などによって、表面層１０ａ上に所定の厚さのマス
ク層であるＳｉＯ２層を積層する。続いて、フォトグラフィー法とＨＦ（フッ酸）系ウェットエッチングまたはドライエッチングによって、ＳｉＯ２層をパターニングして、図２および図３に示されるマスクパターン１１を形成する。マスクパターン１１は、帯状体１１ａを所定の間隔で複数本平行に並べたストライプ状である。 (2) Mask forming step S2
Next, a mask forming step of forming a mask pattern on the substrate 10 which is a GaN substrate prepared in the above-mentioned preparation step is performed. First, SiO 2 , which is a mask material, is laminated on the substrate 10 by a PCVD (Plasma Chemical Vapor Deposition) method or the like, and a SiO 2 layer, which is a mask layer having a predetermined thickness, is laminated on the surface layer 10a. Subsequently, the SiO 2 layer is patterned by a photography method and HF (hydrofluoric acid) -based wet etching or dry etching to form the mask pattern 11 shown in FIGS. 2 and 3. The mask pattern 11 is a striped shape in which a plurality of strip-shaped bodies 11a are arranged in parallel at predetermined intervals.

マスクパターン１１によって、表面層１０ａは、複数の帯状体１１ａで区画された成長領域１０ａ１，１０ａ２，１０ａ３が形成される。成長領域１０ａ１，１０ａ２，１０ａ３は、基板１０の表面層が露出している領域であり、続いて行われる結晶成長工程において、窒化物半導体が結晶成長する成長領域となる。 The mask pattern 11 forms a growth region 10a1, 10a2, 10a3 in the surface layer 10a, which is partitioned by a plurality of strips 11a. The growth regions 10a1, 10a2, 10a3 are regions where the surface layer of the substrate 10 is exposed, and are growth regions in which the nitride semiconductor crystal grows in the subsequent crystal growth step.

マスクパターン１１を形成するためのマスク材料としては、ＳｉＯ２のほか、気相成長によって、マスク材料から半導体層が成長しない材料であればよく、たとえば、パターニングが可能なＺｒＯＸ、ＴｉＯＸおよびＡｌＯＸなどの酸化物、もしくは、ＷおよびＣｒなどの遷移金属を使用することができる。また、マスク層の積層方法は、蒸着、スパッタ、および塗布硬化など、マスク材料に適合した方法を適宜用いることが可能である。したがって、たとえば、ＡｌＧａＮなどを気相成長する場合は、マスク材料がＳｉＯ２あると、マスクパターン上からＡｌＧａＮが成長してしまうおそれがあるので、ＷやＣｒなどの材料を用いればよい。 The mask material for forming the mask pattern 11 may be any material other than SiO 2 , as long as the semiconductor layer does not grow from the mask material due to vapor phase growth. For example, ZrOX, TiO X and AlO capable of patterning can be used. Oxides such as X or transition metals such as W and Cr can be used. Further, as the method for laminating the mask layer, a method suitable for the mask material such as thin film deposition, sputtering, and coating curing can be appropriately used. Therefore, for example, in the case of vapor phase growth of AlGaN or the like, if the mask material is SiO 2 , AlGaN may grow from the mask pattern, so a material such as W or Cr may be used.

基板１０上に形成したマスクパターン１１を平面視した形状は、前述のストライプ状のほか、たとえば、図４に示すように、帯状体１１ａを縦横に直交するように複数配置した格子状であってもよい。このようなマスクパターン１１は、基板１０上に作成する半導体素子の素子領域の限定に利用することができる。また、基板１０上に作成する半導体素子を個々に分離する素子分割にも有用である。または、マスクパターンとしては、たとえば、入れ子状または千鳥状などであってもよい。 In addition to the above-mentioned stripe shape, the shape of the mask pattern 11 formed on the substrate 10 in a plan view is, for example, a grid shape in which a plurality of strip-shaped bodies 11a are arranged so as to be orthogonal to each other in the vertical and horizontal directions, as shown in FIG. May be good. Such a mask pattern 11 can be used to limit the element region of the semiconductor element created on the substrate 10. It is also useful for element division in which semiconductor elements created on the substrate 10 are individually separated. Alternatively, the mask pattern may be, for example, nested or staggered.

ストライプ状のマスクパターン１１の帯状体１１ａの長手方向の向きは、製造する素子によって適宜選択することが可能である。たとえば、半導体レーザー素子を形成する場合には、帯状体１１ａ長手の方向をＧａＮ基板の結晶方向のｍ軸（１－１００）方向に形成し、劈開面がｍ面となるように構成することが可能である。 The orientation of the strip-shaped body 11a of the striped mask pattern 11 in the longitudinal direction can be appropriately selected depending on the element to be manufactured. For example, when forming a semiconductor laser device, the longitudinal direction of the strip 11a may be formed in the m-axis (1-100) direction of the crystal direction of the GaN substrate, and the cleavage plane may be the m-plane. It is possible.

帯状体１１ａは、短手方向の断面は、表面層１０ａから離れるにつれて、帯状体１１ａの短手方向の幅が減少するような形状をしており、基板１０の上方から平面視して、傾いた側面１２ａ，１２ｂが確認可能な形状をしている。たとえば、台形状または三角形状であり、表面層１０ａ接触している底面１２ｃが、帯状体１１ａの上面１２ｄよりも長い形状をしている。 The strip 11a has a shape such that the cross section in the lateral direction decreases the width of the strip 11a in the lateral direction as the distance from the surface layer 10a increases, and the strip 11a is tilted when viewed in a plan view from above the substrate 10. The side surfaces 12a and 12b have a shape that can be confirmed. For example, the bottom surface 12c, which is trapezoidal or triangular and is in contact with the surface layer 10a, has a shape longer than the upper surface 12d of the strip 11a.

（３）結晶成長工程 Ｓ３
つづいて、図５、６に示されるように、成長領域１０ａ１，１０ａ２，１０ａ３上に半導体結晶の結晶成長層である半導体層１３を気相成長(エピタキシャル成長）させる結晶
成長工程を行う。本開示の半導体層１３は、窒化物半導体であり、より具体的には、ＡｌＧａＮ層である。 (3) Crystal growth step S3
Subsequently, as shown in FIGS. 5 and 6, a crystal growth step is performed in which the semiconductor layer 13, which is a crystal growth layer of a semiconductor crystal, is vapor-phase-grown (epitaxially grown) on the growth regions 10a1, 10a2, 10a3. The semiconductor layer 13 of the present disclosure is a nitride semiconductor, and more specifically, an AlGaN layer.

結晶成長工程は、マスクパターン１１が形成された基板１０をエピタキシャル装置の反応管に挿入して水素ガス、窒素ガスまたは水素と窒素の混合ガスとアンモニアなどのＶ族原料ガスを供給しながら、基板１０を所定の成長温度まで昇温する。温度が安定してから上記ガスの他にＧａ,Ｉｎ,ＡｌなどのＩＩＩ族原料を供給して成長領域１０ａ１，１０ａ２，１０ａ３から、半導体層１３を成長させる。結晶成長方法は、ＩＩＩ族原料に塩化物を用いる塩化物輸送法による気相成長ＶＰＥ（Vapor Phase Epitaxy)または、ＩＩＩ族原料に有機金属を用いるＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）を用いることが可能である。成長工程中にＩＩＩ族元素の原料ガスの割合や、不純物の原料ガスの割合を変化させて、半導体層１３を多層膜として形成することも可能である。 In the crystal growth step, the substrate 10 on which the mask pattern 11 is formed is inserted into the reaction tube of the epitaxial device, and the substrate is supplied with hydrogen gas, nitrogen gas, a mixed gas of hydrogen and nitrogen, and a group V raw material gas such as ammonia. The temperature of 10 is raised to a predetermined growth temperature. After the temperature stabilizes, a group III raw material such as Ga, In, and Al is supplied in addition to the above gas to grow the semiconductor layer 13 from the growth regions 10a1, 10a2, and 10a3. As the crystal growth method, it is possible to use vapor phase growth VPE (Vapor Phase Epitaxy) by a chloride transport method using chloride as a group III raw material or MOCVD (Metal Organic Chemical Vapor Deposition) using an organic metal as a group III raw material. Is. It is also possible to form the semiconductor layer 13 as a multilayer film by changing the ratio of the raw material gas of the group III element and the ratio of the raw material gas of the impurities during the growth step.

たとえば、成長領域１０ａ１，１０ａ２，１０ａ３上に半導体層１３であるＡｌＧａＮをＭＯＣＶＤ法で成長させる場合には、マスクパターン１１形成後の基板１０を入れたエピタキシャル装置において、基板１０の温度を１０５０℃程度として水素と窒素の混合ガスと、原料ガスとしてアンモニアとトリメチルガリウムガス（ＴＭＧ）を流して、エピタキシャル成長を行う。このときＳｉなどのｎ型不純物、Ｍｇなどのｐ型不純物などの原料ガスを供給することによって、所望の導電型のＡｌＧａＮを得ることが可能となる。 For example, when AlGaN, which is a semiconductor layer 13, is grown on the growth regions 10a1, 10a2, 10a3 by the MOCVD method, the temperature of the substrate 10 is about 1050 ° C. in an epitaxial device in which the substrate 10 after forming the mask pattern 11 is inserted. As a mixed gas of hydrogen and nitrogen, and as a raw material gas, ammonia and trimethylgallium gas (TMG) are flowed to carry out epitaxial growth. At this time, by supplying a raw material gas such as an n-type impurity such as Si and a p-type impurity such as Mg, a desired conductive type AlGaN can be obtained.

図５に示されるように、それぞれの成長領域１０ａ１，１０ａ２，１０ａ３から成長した半導体層１３は、面に垂直な方向のほか、面に平行な方向にも成長するので、帯状体１１ａの側面１２ａ，１２ｂに沿って成長する。さらに、帯状体１１ａの高さを超えると帯状体の上面１２ｄに沿って横方向にも成長していく。 As shown in FIG. 5, the semiconductor layer 13 grown from the respective growth regions 10a1, 10a2, 10a3 grows not only in the direction perpendicular to the plane but also in the direction parallel to the plane, so that the side surface 12a of the strip 11a , 12b grows along. Further, when the height of the band-shaped body 11a is exceeded, it grows laterally along the upper surface 12d of the band-shaped body.

この結晶成長工程では、図６に示すように、それぞれの成長領域１０ａ１，１０ａ２，１０ａ３から成長した半導体層１３が、隣り合う半導体層１３と互いに重なる前に終了する。たとえば、成長領域１０ａ１から成長した半導体層１３ａ１が、隣接する成長領域１０ａ２，１０ａ３からそれぞれ成長した半導体層１３ａ２，１３ａ３と重ならない状態で
終了する。すなわち、帯状体１１ａを介して隣接する一方の成長領域上に成長した半導体層１３ａ１と、他方の成長領域上に成長した他方の半導体層１３ａ２および１３ａ３とが離間した状態で結晶成長を停止させ、結晶成長工程を終了させる。 In this crystal growth step, as shown in FIG. 6, the semiconductor layers 13 grown from the respective growth regions 10a1, 10a2, 10a3 are completed before they overlap with the adjacent semiconductor layers 13. For example, the semiconductor layer 13a1 grown from the growth region 10a1 ends in a state where it does not overlap with the semiconductor layers 13a2, 13a3 grown from the adjacent growth regions 10a2, 10a3, respectively. That is, the crystal growth is stopped in a state where the semiconductor layer 13a1 grown on one of the adjacent growth regions via the band-shaped body 11a and the other semiconductor layers 13a2 and 13a3 grown on the other growth region are separated from each other. The crystal growth process is completed.

図７は、本実施形態の半導体素子の製造工程を示す平面図である。成長工程が終了した基板１０を基板上方から平面視すると、半導体層１３ａ１は、半導体層１３ａ２，１３ａ３と離間しており、半導体層１３の縁部には帯状体１１ａの上面１２ｄが露出している。隣接する半導体層１３の縁部が接すると、縁部でクラックや結晶欠陥が生じやすくなるが、半導体層１３が隣接する半導体層１３と離間しているので、半導体層１３の縁部でクラックや結晶欠陥を低減することができる。 FIG. 7 is a plan view showing a manufacturing process of the semiconductor element of the present embodiment. When the substrate 10 after the growth step is viewed in a plan view from above the substrate, the semiconductor layer 13a1 is separated from the semiconductor layers 13a2 and 13a3, and the upper surface 12d of the strip-shaped body 11a is exposed at the edge of the semiconductor layer 13. .. When the edges of the adjacent semiconductor layers 13 are in contact with each other, cracks and crystal defects are likely to occur at the edges, but since the semiconductor layer 13 is separated from the adjacent semiconductor layer 13, cracks and crystal defects are likely to occur at the edges of the semiconductor layer 13. Crystal defects can be reduced.

また、たとえば、ＧａＮ基板にμｍオーダーのドライエッチングを行った基板では、エピタキシャル成長させる部分をマスクで保護したとしても、基板表面へのダメージが大きく、クラックや結晶欠陥が増加しているので、エピタキシャル成長させる層にクラックや結晶転移が含まれて結晶成長層の品質が低下する。それを軽減するために結晶成長させる領域を、低出力のドライエッチングを行ったあとにＧａＮバッファ層を成長させる工程を経ることによって、結晶成長させる領域のクラックや結晶転移を軽減させる必要があり、工数の増加によってコスト増の要因となる可能性がある。本実施形態においては、基板１０上の成長領域１０ａ１，１０ａ２，１０ａ３にクラックおよび結晶転移を引き起こしやすい工程を適用しないため、クラックおよび結晶転移の少ない成長領域から半導体層１３を成長することが可能となるので、余計な工程を経ずして半導体層１３の品質を向上させることができ、基板上に作製される窒化物半導体の品質を向上させることができる。 Further, for example, in a substrate in which a GaN substrate is dry-etched on the order of μm, even if the portion to be epitaxially grown is protected by a mask, the substrate surface is severely damaged and cracks and crystal defects are increased, so that the epitaxially grown substrate is allowed to grow. The layer contains cracks and crystal transitions, and the quality of the crystal growth layer deteriorates. In order to reduce this, it is necessary to reduce cracks and crystal transitions in the crystal growth region by going through a process of growing the GaN buffer layer after performing low output dry etching in the crystal growth region. The increase in man-hours may cause an increase in cost. In the present embodiment, since the process that easily causes cracks and crystal transitions is not applied to the growth regions 10a1, 10a2, 10a3 on the substrate 10, the semiconductor layer 13 can be grown from the growth regions with few cracks and crystal transitions. Therefore, the quality of the semiconductor layer 13 can be improved without extra steps, and the quality of the nitride semiconductor produced on the substrate can be improved.

図８は、マスクパターン１１の帯状体１１ａ付近を拡大した拡大断面図である。帯状体１１ａの短手方向の断面形状は、たとえば、基板１０に接触している底面１２ｃが、帯状体１１ａの上面１２ｄよりも大きい台形状、もしくは、基板１０上に底辺を有する三角形状とすることが可能である。帯状体１１ａの側面１２ａ，１２ｂが基板１０の表面となす、側面１２ａ，１２ｂの表面層１０ａに対する角αは、たとえば、３０度以上９０度未満であればよい。 FIG. 8 is an enlarged cross-sectional view of the vicinity of the strip-shaped body 11a of the mask pattern 11. The cross-sectional shape of the strip 11a in the lateral direction is, for example, a trapezoidal shape in which the bottom surface 12c in contact with the substrate 10 is larger than the upper surface 12d of the strip 11a, or a triangular shape having a base on the substrate 10. It is possible. The angle α of the side surfaces 12a and 12b with respect to the surface layer 10a formed by the side surfaces 12a and 12b of the strip 11a may be, for example, 30 degrees or more and less than 90 degrees.

たとえば、基板１０に接触している底面１２ｃがマスクの上面１２ｄよりも長い場合、すなわち、帯状体１１ａの上端から表面層１０ａに向かって成長領域の外側に向かうように傾斜している場合においては、マスクと表面層１０ａとのあいだにボイドが生じやすくなるおそれがある。そこで、帯状体１１ａの上面１２ｄよりも底面１２ｃを長くすることによって、ボイドを生じにくくすることが可能となる。また、窒化物半導体の成長に伴い、成長層が基板の面方向に広がるように成長しようとしてマスクの側面１２ａ，１２ｂに沿って成長するが、上述のように帯状体１１ａの側面１２ａ，１２ｂが傾斜していることによって、帯状体１１ａによって成長層が基板１０に沿った方向に成長することを妨げにくくして、クラックや結晶欠陥を生じにくくすることができる。 For example, when the bottom surface 12c in contact with the substrate 10 is longer than the top surface 12d of the mask, that is, when it is inclined from the upper end of the strip 11a toward the surface layer 10a toward the outside of the growth region. , There is a possibility that voids are likely to occur between the mask and the surface layer 10a. Therefore, by making the bottom surface 12c longer than the upper surface 12d of the band-shaped body 11a, it becomes possible to make it difficult for voids to occur. Further, with the growth of the nitride semiconductor, the growth layer tries to grow so as to spread in the plane direction of the substrate and grows along the side surfaces 12a and 12b of the mask. The inclination makes it difficult for the strip-shaped body 11a to prevent the growth layer from growing in the direction along the substrate 10, and makes it difficult for cracks and crystal defects to occur.

帯状体１１ａの上端から基板１０の表面層１０ａまでの高さ、すなわち、帯状体１１ａの厚みは、厚い方が好ましいが、帯状体１１ａの厚みを超えて半導体層１３が成長したとしても、帯状体１１ａの幅を充分に大きくすることによって、１つの成長領域１０ａ１を成長開始面として成長する半導体層１３ａ１を、成長領域１０ａ１と隣接する成長領域１０ａ１，１０ａ２を成長開始面として成長する半導体層１３ａ２，１３ａ３と離間させることが可能となる。 The height from the upper end of the strip 11a to the surface layer 10a of the substrate 10, that is, the thickness of the strip 11a is preferably thick, but even if the semiconductor layer 13 grows beyond the thickness of the strip 11a, it is strip-shaped. By sufficiently increasing the width of the body 11a, the semiconductor layer 13a1 that grows with one growth region 10a1 as the growth start surface, and the semiconductor layer 13a2 that grows with the growth regions 10a1 and 10a2 adjacent to the growth region 10a1 as the growth start surface. , 13a3 can be separated from each other.

図８において、成長させる半導体層１３の厚さをＤ、帯状体１１ａの高さをｔ、帯状体１１ａの底面１２ｃの幅をＷとし、基板１０の法線方向(たとえば、Ｃ軸）成長速度に対
する面方向(たとえば、ｍ軸）の成長速度比をｎとしたときに、下記式（１）
Ｗ／２－（Ｄ－ｔ）×ｎ＞ｔ／tanα（単位はμｍ）・・・・・（１）
の関係を満たせば、隣の成長領域に形成した結晶成長層と重なり合うことがない。たとえば、αが９０度の場合、Ｄ＝２μｍ、ｔ＝０．５μｍ、ｎ＝１の場合には帯状体１１ａの幅Ｗは、３μｍ以上であればよく、Ｄ＝２μｍ、ｔ＝１．０μｍ、ｎ＝４の場合には帯状体１１ａの幅Ｗは、８μｍ以上であればよく、また、Ｄ＝２μｍ、ｔ＝０．２μｍ、ｎ＝４であれば、帯状体１１ａの幅Ｗは、１４．４μｍ以上であればよい。 In FIG. 8, the thickness of the semiconductor layer 13 to be grown is D, the height of the strip 11a is t, the width of the bottom surface 12c of the strip 11a is W, and the growth rate in the normal direction (for example, C axis) of the substrate 10. The following equation (1), where n is the growth rate ratio in the plane direction (for example, m-axis) with respect to
W / 2- (Dt) × n> t / tanα (unit is μm) ・ ・ ・ ・ ・ (1)
If the above relationship is satisfied, it does not overlap with the crystal growth layer formed in the adjacent growth region. For example, when α is 90 degrees, D = 2 μm, t = 0.5 μm, and when n = 1, the width W of the strip 11a may be 3 μm or more, and D = 2 μm, t = 1.0 μm. , N = 4, the width W of the strip 11a may be 8 μm or more, and if D = 2 μm, t = 0.2 μm, n = 4, the width W of the strip 11a is It may be 14.4 μm or more.

また、台形構造の利点としては、横方向成長が傾斜角度で限定されるため、ＭＯＣＶＤで一般的に使用されているパイロメータと併用してｉｎ－ｓｉｔｕ膜厚計測、例えばＬａｙＴｅｃ社製反射膜厚計を行うことで、横方向成長距離の制御性を向上させることができる。マスク選択成長では、横方向成長速度を基板面内で一定にするための成長条件の最適化が困難な場合があるが、帯状体の１１ａの台形構造にパイロメータと併用するｉｎ－ｓｉｔｕ膜厚計測を適用することによって、半導体層１３の形状の制御性を向上させることができる。 Another advantage of the trapezoidal structure is that lateral growth is limited by the tilt angle, so in-situ film thickness measurement, such as a RayTec reflection film thickness meter, can be used in combination with a pyrometer commonly used in MOCVD. By performing this, the controllability of the lateral growth distance can be improved. In mask selective growth, it may be difficult to optimize the growth conditions to keep the lateral growth rate constant in the substrate surface, but in-situ film thickness measurement used in combination with a pyrometer for the trapezoidal structure of the band-shaped 11a. By applying the above, the controllability of the shape of the semiconductor layer 13 can be improved.

このようにマスクの幅Ｗを充分大きく設定することによって、半導体層１３を所定の厚さにさせた場合に、帯状体１１ａを介して隣接する成長領域から成長した半導体層１３と重ならず、帯状体１１ａの上面１２ｄが露出している間隙を設けることが可能となる。また、マスクパターン１１がストライプ状の場合の隣り合う帯状体１１ａの間隔は、基板上に形成する半導体素子の形状にもよるが、概ね５０μｍ～１０００μ程度の幅で作成することが可能である。このように、半導体層１３ａ２，１３ａ３が重ならない状態で結晶成長工程が終了する。 By setting the width W of the mask sufficiently large in this way, when the semiconductor layer 13 is made to have a predetermined thickness, it does not overlap with the semiconductor layer 13 grown from the adjacent growth region via the band-shaped body 11a. It is possible to provide a gap in which the upper surface 12d of the strip 11a is exposed. Further, when the mask pattern 11 is striped, the distance between the adjacent strips 11a can be formed in a width of about 50 μm to 1000 μm, although it depends on the shape of the semiconductor element formed on the substrate. In this way, the crystal growth step ends in a state where the semiconductor layers 13a2 and 13a3 do not overlap.

図９は本実施形態の半導体素子の製造方法の工程図である。準備工程Ｓ１、基板上にマスクパターンを形成するマスク形成工程Ｓ２、および基板上に窒化物半導体を成長させる結晶成長工程Ｓ３含む上述の結晶成長方法によって半導体層１３を作成した後、マスクパターンをエッチングによって取り除くマスク除去工程Ｓ４を行って、窒化物半導体の結晶成長工程を完了する。その後、半導体層１３上にさらに半導体層を形成して半導体素子を形成する半導体層形成工程Ｓ５を行って、半導体素子を作成する。 FIG. 9 is a process diagram of a method for manufacturing a semiconductor device according to the present embodiment. After the semiconductor layer 13 is created by the above-mentioned crystal growth method including the preparation step S1, the mask forming step S2 for forming the mask pattern on the substrate, and the crystal growth step S3 for growing the nitride semiconductor on the substrate, the mask pattern is etched. The mask removing step S4 for removing is performed to complete the crystal growth step of the nitride semiconductor. After that, a semiconductor layer forming step S5 for further forming a semiconductor layer on the semiconductor layer 13 to form a semiconductor element is performed to produce a semiconductor element.

（４）マスク除去工程 Ｓ４
結晶成長工程Ｓ３を終了後、図１０に示されるように、成長した半導体層１３を実質的に侵さないエッチャントを用いてマスク材料をエッチング除去する。ＳｉＯ２マスクの場合、ＨＦ系ウェットエッチングを行う。このとき、マスクパターン１１は、基板上方からの平面視において露出しているので、このマスク除去工程を速やかに行うことが可能となる。その結果、たとえば、開口２μｍ以上、深さ２μ以上の溝構造が形成される。 (4) Mask removal step S4
After the crystal growth step S3 is completed, as shown in FIG. 10, the mask material is etched and removed using an etchant that does not substantially invade the grown semiconductor layer 13. In the case of a SiO 2 mask, HF-based wet etching is performed. At this time, since the mask pattern 11 is exposed in a plan view from above the substrate, this mask removing step can be performed quickly. As a result, for example, a groove structure having an opening of 2 μm or more and a depth of 2 μm or more is formed.

その際、帯状体１１ａのＷと横方向成長比ｎが大きい場合、マスク材料のエッチング残りが発生する場合がある。また、仮にエッチングが完全にできたとしても、その後のエピタキシャル成長の条件によっては、エピタキシャル成長した層の中にボイドと呼ばれる空間が発生する懸念がある。ボイドが発生した場合、ボイド周辺で応力集中によるクラックや結晶欠陥の発生と、クラックのデバイス作成領域への伸長による発光効率や素子寿命などのデバイス品質へ影響するおそれがある。 At that time, if W of the strip-shaped body 11a and the lateral growth ratio n are large, etching residue of the mask material may occur. Further, even if the etching is completely completed, there is a concern that a space called a void may be generated in the epitaxially grown layer depending on the conditions of the subsequent epitaxial growth. When voids occur, cracks and crystal defects may occur around the voids due to stress concentration, and device quality such as luminous efficiency and device life may be affected by the expansion of cracks to the device creation region.

そのため、エッチングされるマスクパターン１１における帯状体１１ａの断面形状において、充分なボイド抑制効果を得るためには、帯状体１１ａの断面を底面１２ｃと上面１２ｄとの幅が等しいトレンチ構造または底面１２ｃ対して上面１２ｄが長い逆台形の断面形状、とするよりも、底面１２ｃの幅が上面１２ｄの幅に対して長い台形構造とすることが望ましく、帯状体１１ａの上面幅に対して底面幅が大きい順テーパー形状とすることが望ましい。 Therefore, in order to obtain a sufficient void suppressing effect in the cross-sectional shape of the band-shaped body 11a in the mask pattern 11 to be etched, the cross-sectional surface of the band-shaped body 11a is opposed to a trench structure or a bottom surface 12c having the same width between the bottom surface 12c and the top surface 12d. It is desirable to have a trapezoidal structure in which the width of the bottom surface 12c is longer than the width of the upper surface 12d, rather than the inverted trapezoidal cross-sectional shape in which the upper surface 12d is long, and the bottom surface width is larger than the top surface width of the strip 11a. It is desirable to have a forward taper shape.

（５）半導体層形成工程 Ｓ５
その後、図１１に示されるように半導体層１３上に、ＡｌＧａＮ層などのデバイス製造に必要な半導体層１４をエピタキシャル成長によって順次積層して半導体素子１５を基板１０上に複数個製造する。 (5) Semiconductor layer forming step S5
After that, as shown in FIG. 11, semiconductor layers 14 necessary for manufacturing devices such as an AlGaN layer are sequentially laminated on the semiconductor layer 13 by epitaxial growth, and a plurality of semiconductor elements 15 are manufactured on the substrate 10.

たとえば、成長領域から成長させたｎ型ＧａＮ層の上にｎ型ＡｌＧａＮクラッド層、ＩｎＧａＮ発光層、ｐ型ＡｌＧａＮクラッド層、ｐ型ＧａＮコンタクト層を積層して、ＬＤおよびＬＥＤなどの発光素子を製造することができる。 For example, an n-type AlGaN clad layer, an InGaN light emitting layer, a p-type AlGaN clad layer, and a p-type GaN contact layer are laminated on an n-type GaN layer grown from a growth region to manufacture light emitting devices such as LDs and LEDs. can do.

（６）半導体層形成工程 Ｓ６
図１２は、本実施形態の半導体素子の製造方法の別の工程図である。準備工程Ｓ１、基板上にマスクパターンを形成するマスク形成工程Ｓ２、および基板上に窒化物半導体を成長させる結晶成長工程Ｓ３からなる上述の結晶成長方法によって半導体層１３を作成した後、半導体層１３上にさらに半導体層を形成して半導体素子を形成する。その後半導体層形成工程Ｓ６を行って、半導体素子を作成する。前述の半導体素子の製造方法の工程図に比べて、マスクパターンをエッチングによって取り除くマスク除去工程Ｓ４が省略されている。 (6) Semiconductor layer forming process S6
FIG. 12 is another process diagram of the method for manufacturing a semiconductor device according to the present embodiment. After forming the semiconductor layer 13 by the above-mentioned crystal growth method including the preparation step S1, the mask forming step S2 for forming the mask pattern on the substrate, and the crystal growth step S3 for growing the nitride semiconductor on the substrate, the semiconductor layer 13 A semiconductor layer is further formed on the semiconductor layer to form a semiconductor element. After that, the semiconductor layer forming step S6 is performed to produce a semiconductor element. Compared with the process diagram of the method for manufacturing a semiconductor element described above, the mask removing step S4 for removing the mask pattern by etching is omitted.

作成する半導体素子によっては、のマスク除去工程Ｓ４を省略することができる。マスク除去工程を経ずに直接、半導体層１３上にエピタキシャル成長させる場合には、半導体層１３層の厚さを２．５μｍ以上とする。 Depending on the semiconductor element to be produced, the mask removing step S4 may be omitted. When epitaxially growing directly on the semiconductor layer 13 without going through the mask removing step, the thickness of the semiconductor layer 13 is set to 2.5 μm or more.

その後、図１３に半導体層１３上に、ＡｌＧａＮ層などのデバイス製造に必要な半導体層１４をエピタキシャル成長させることによって、図１３に示される半導体素子１５を製造することができる。このように、半導体層１３上に直接エピタキシャル成長させる場合には、同一装置で連続して成長工程を継続することが可能である。 After that, the semiconductor element 15 shown in FIG. 13 can be manufactured by epitaxially growing the semiconductor layer 14 required for manufacturing a device such as an AlGaN layer on the semiconductor layer 13 in FIG. 13. In this way, when epitaxially growing directly on the semiconductor layer 13, it is possible to continuously continue the growing process with the same apparatus.

半導体層１４をエピタキシャル成長後、図１３の点線で示されるように、基板１０を平面視して、帯状体１１の上面１２ｄが見えている部分を基準として点線に沿って、分割することができるので、素子の分割を円滑におこなうことができる。 After the semiconductor layer 14 is epitaxially grown, as shown by the dotted line in FIG. 13, the substrate 10 can be viewed in a plane and divided along the dotted line with the portion where the upper surface 12d of the strip 11 is visible as a reference. , The element can be smoothly divided.

図１４、図１５は、他の実施形態の半導体素子の製造方法を説明する断面図である。図１０に示すように、基板のストライプパターンが形成される箇所に沿って楔形の溝１６をスクライビングなどで形成しておき、楔形の溝に沿ってマスクパターンを形成し、楔形の溝上に帯状体１１aを配置する。 14 and 15 are cross-sectional views illustrating a method for manufacturing a semiconductor device according to another embodiment. As shown in FIG. 10, a wedge-shaped groove 16 is formed by scribing or the like along a portion where a stripe pattern of a substrate is formed, a mask pattern is formed along the wedge-shaped groove, and a strip-shaped body is formed on the wedge-shaped groove. Place 11a.

続いて、前述の実施形態と同様に、半導体層１３の成長を行う、その後図に示すようにマスク除去工程をおこなって、さらに半導体層１４を成長させて図１５に示されるように、半導体素子１５を形成する。 Subsequently, the semiconductor layer 13 is grown in the same manner as in the above-described embodiment, and then a mask removing step is performed as shown in the figure, and the semiconductor layer 14 is further grown to be a semiconductor element as shown in FIG. Form 15.

マスクパターン１１は、素子領域の限定や素子分割におけるガイドとして機能させることができるが、楔形の溝１６は、図１５に点線で示されるように基板を分割するカッティングガイドとして機能させて、基板上に形成した複数の半導体素子を容易に分割することが可能となるので、素子領域の限定や素子分割におけるガイド機能をより強化することができる。 The mask pattern 11 can function as a guide for limiting the element region and dividing the element, while the wedge-shaped groove 16 functions as a cutting guide for dividing the substrate as shown by the dotted line in FIG. 15 on the substrate. Since the plurality of semiconductor elements formed in the above can be easily divided, the element region can be limited and the guide function in the element division can be further strengthened.

１０ 基板
１０ａ 表面層
１０ａ１，１０ａ２，１０ａ３ 成長領域
１１ マスクパターン
１１ａ 帯状体
１２ａ，１２ｂ 側面
１２ｃ 底面
１２ｄ 上面
１３，１３ａ１，１３ａ２，１３ａ３ 半導体層
１４ 半導体層
１５ 半導体素子 10 Substrate 10a Surface layer 10a1,10a2,10a3 Growth region 11 Mask pattern 11a Band-shaped body 12a, 12b Side surface 12c Bottom surface 12d Top surface 13,13a1,13a2, 13a3 Semiconductor layer 14 Semiconductor layer 15 Semiconductor element

Claims (4)

表面層を有する基板と、前記表面層上に形成されるとともに前記表面層から離れるにつれて幅が減少するように傾斜した側面を有する複数の帯状体からなるマスクパターンと、マスクパターンの間およびマスク上に互いに間隔をおいて配置される、前記基板と異なる格子定数を有する複数の結晶成長層と、を有する結晶成長層形成基板を準備する工程と、
前記結晶成長層上に、さらに半導体層を成長させる工程と、を含み、
前記半導体層は、離れた状態で形成された結晶成長層上で成長し、隣り合う２つの前記結晶成長層上の半導体層は離れた状態である、結晶成長方法。 A mask pattern consisting of a substrate having a surface layer and a plurality of strips having side surfaces formed on the surface layer and inclined so that the width decreases as the distance from the surface layer increases, and between the mask patterns and on the mask. A step of preparing a crystal growth layer forming substrate having a plurality of crystal growth layers having a lattice constant different from that of the substrate, which are arranged at intervals from each other .
A step of further growing a semiconductor layer on the crystal growth layer is included.
A crystal growth method in which the semiconductor layer grows on a crystal growth layer formed in a separated state, and the semiconductor layers on two adjacent crystal growth layers are in a separated state. 前記半導体層を成長させる工程を経て、前記基板上に複数の発光素子を形成する、請求項１に記載の結晶成長方法。 The crystal growth method according to claim 1, wherein a plurality of light emitting elements are formed on the substrate through the step of growing the semiconductor layer. 前記半導体層を形成する工程の前に、前記マスクパターンを除去する工程を含む、請求項１または２に記載の結晶成長方法。 The crystal growth method according to claim 1 or 2 , further comprising a step of removing the mask pattern before the step of forming the semiconductor layer. 表面層を有する基板と、
前記表面層上に形成されるとともにそれぞれが前記表面層から離れるにつれて幅が減少するように傾斜した側面を有する複数の帯状体からなるマスクパターンと、
マスクパターンの間およびマスク上に互いに間隔をおいて配置される、前記基板と異なる格子定数を有する複数の結晶成長層と、を含み、
各結晶成長層上に、隣り合う半導体層と接合しない半導体層を形成するための半導体層形成領域をそれぞれ備える、半導体素子用基板。 A substrate with a surface layer and
A mask pattern consisting of a plurality of strips formed on the surface layer and having side surfaces inclined so that the width decreases as each distance from the surface layer .
It comprises a plurality of crystal growth layers having different lattice constants from the substrate, which are arranged between mask patterns and on the mask at intervals from each other .
A substrate for a semiconductor device , each of which has a semiconductor layer forming region for forming a semiconductor layer that does not bond with an adjacent semiconductor layer on each crystal growth layer.
JP2021172676A 2018-01-31 2021-10-21 Crystal growth method and substrate for semiconductor devices Active JP7090201B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021172676A JP7090201B2 (en) 2018-01-31 2021-10-21 Crystal growth method and substrate for semiconductor devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018015982A JP6966343B2 (en) 2018-01-31 2018-01-31 Crystal growth method and semiconductor device manufacturing method
JP2021172676A JP7090201B2 (en) 2018-01-31 2021-10-21 Crystal growth method and substrate for semiconductor devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018015982A Division JP6966343B2 (en) 2018-01-31 2018-01-31 Crystal growth method and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2022009378A JP2022009378A (en) 2022-01-14
JP7090201B2 true JP7090201B2 (en) 2022-06-23

Family

ID=87884666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021172676A Active JP7090201B2 (en) 2018-01-31 2021-10-21 Crystal growth method and substrate for semiconductor devices

Country Status (1)

Country Link
JP (1) JP7090201B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261032A (en) 2000-06-19 2002-09-13 Nichia Chem Ind Ltd Nitride semiconductor substrate and its manufacturing method and nitride semiconductor device using the same
JP2003037066A (en) 2001-05-17 2003-02-07 Nichia Chem Ind Ltd Nitride semiconductor substrate and its growing method
JP2006315895A (en) 2005-05-11 2006-11-24 Furukawa Co Ltd Method for forming group iii nitride semiconductor layer, method for manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate
JP2007116097A (en) 2005-09-22 2007-05-10 Sony Corp Light-emitting diode and method for manufacturing the same, integrated light-emitting diode and nethod for making the same, method for growing nitride-based group iii-v compound semiconductor, substrate for growing nitride-based group iii-v compound semiconductor, light source cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, electric instrument, and electric device and method for manufacturing the same
JP2011035338A (en) 2009-08-06 2011-02-17 Hitachi Ltd Semiconductor light receiving element and manufacturing method of the same
US20120097975A1 (en) 2010-10-26 2012-04-26 Samsung Electronics Co., Ltd. Nitride-Based Semiconductor Substrates Having Hollow Member Pattern And Methods Of Fabricating The Same
JP2015097261A (en) 2013-10-11 2015-05-21 パナソニックＩｐマネジメント株式会社 Nitride semiconductor multilayer structure, semiconductor light-emitting device, and method for manufacturing nitride semiconductor multilayer structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261032A (en) 2000-06-19 2002-09-13 Nichia Chem Ind Ltd Nitride semiconductor substrate and its manufacturing method and nitride semiconductor device using the same
JP2003037066A (en) 2001-05-17 2003-02-07 Nichia Chem Ind Ltd Nitride semiconductor substrate and its growing method
JP2006315895A (en) 2005-05-11 2006-11-24 Furukawa Co Ltd Method for forming group iii nitride semiconductor layer, method for manufacturing group iii nitride semiconductor substrate, and group iii nitride semiconductor substrate
JP2007116097A (en) 2005-09-22 2007-05-10 Sony Corp Light-emitting diode and method for manufacturing the same, integrated light-emitting diode and nethod for making the same, method for growing nitride-based group iii-v compound semiconductor, substrate for growing nitride-based group iii-v compound semiconductor, light source cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display, electric instrument, and electric device and method for manufacturing the same
JP2011035338A (en) 2009-08-06 2011-02-17 Hitachi Ltd Semiconductor light receiving element and manufacturing method of the same
US20120097975A1 (en) 2010-10-26 2012-04-26 Samsung Electronics Co., Ltd. Nitride-Based Semiconductor Substrates Having Hollow Member Pattern And Methods Of Fabricating The Same
JP2015097261A (en) 2013-10-11 2015-05-21 パナソニックＩｐマネジメント株式会社 Nitride semiconductor multilayer structure, semiconductor light-emitting device, and method for manufacturing nitride semiconductor multilayer structure

Also Published As

Publication number Publication date
JP2022009378A (en) 2022-01-14

Similar Documents

Publication Publication Date Title
JP6966343B2 (en) Crystal growth method and semiconductor device manufacturing method
JP4032538B2 (en) Semiconductor thin film and semiconductor device manufacturing method
JP4513446B2 (en) Crystal growth method of semiconductor crystal
JP3592553B2 (en) Gallium nitride based semiconductor device
US8306085B2 (en) Nitride compound semiconductor element and method for manufacturing same
JP3589200B2 (en) Nitride semiconductor substrate, method of manufacturing the same, and nitride semiconductor device using the nitride semiconductor substrate
JP2006052102A (en) Group iii-v nitride-based semiconductor substrate, its manufacturing method, and group iii-v nitride-based semiconductor
JP5347835B2 (en) Group III nitride semiconductor crystal manufacturing method
JP2019134101A (en) Method for manufacturing semiconductor device
JP2005294416A (en) Nitride-based semiconductor device and method for manufacturing the same
JP4807375B2 (en) Method for fabricating a gallium nitride based semiconductor laser
JP2009170658A (en) Production process of semiconductor laser device
JP7090201B2 (en) Crystal growth method and substrate for semiconductor devices
JP4385504B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP2010037156A (en) Method for producing group iii nitride compound semiconductor and gallium nitride self-supporting substrate
WO2021085556A1 (en) Semiconductor element and method for producing semiconductor element
JP2008211261A (en) Nitride semiconductor light-emitting element
JP4720051B2 (en) Nitride III-V compound semiconductor substrate, method for manufacturing the same, method for manufacturing semiconductor light emitting element, and method for manufacturing semiconductor device
JP4042775B2 (en) Semiconductor thin film and semiconductor device manufacturing method
JP2009088270A (en) Semiconductor element manufacturing method
JP4075867B2 (en) Nitride semiconductor substrate
JP2002100579A (en) Nitride semiconductor substrate and its producing method
JP7221431B2 (en) Method for manufacturing a plurality of semiconductor elements
JP2014181170A (en) Semiconductor bulk crystal and method of manufacturing semiconductor bulk crystal
JP2004007009A (en) Manufacturing method of nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211216

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20211216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220613

R150 Certificate of patent or registration of utility model

Ref document number: 7090201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150