JP7087172B2 - Ｐｑａロック解除 - Google Patents

Ｐｑａロック解除 Download PDF

Info

Publication number
JP7087172B2
JP7087172B2 JP2021106305A JP2021106305A JP7087172B2 JP 7087172 B2 JP7087172 B2 JP 7087172B2 JP 2021106305 A JP2021106305 A JP 2021106305A JP 2021106305 A JP2021106305 A JP 2021106305A JP 7087172 B2 JP7087172 B2 JP 7087172B2
Authority
JP
Japan
Prior art keywords
value
chip
nonce
hsm
way function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021106305A
Other languages
English (en)
Other versions
JP2022013809A (ja
Inventor
タナミ，オーレン
ハーシュマン，ジヴ
Original Assignee
新唐科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股▲ふん▼有限公司 filed Critical 新唐科技股▲ふん▼有限公司
Publication of JP2022013809A publication Critical patent/JP2022013809A/ja
Application granted granted Critical
Publication of JP7087172B2 publication Critical patent/JP7087172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/0825—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using asymmetric-key encryption or public key infrastructure [PKI], e.g. key signature or public key certificates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0877—Generation of secret information including derivation or calculation of cryptographic keys or passwords using additional device, e.g. trusted platform module [TPM], smartcard, USB or hardware security module [HSM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2103—Challenge-response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、集積回路チップに関するものであって、特に、チップロック解除に限定しない。
集積回路(ＩＣ)製造の高コストは、ＩＣチップ製造を大量に第三者に外注する事態を招く。研究では、外注は、各種のリスク、たとえば、安全リスク (たとえば、装置に対する改ざん、チップ中に、悪意のあるハードウェアモジュールが加えられることを含む)が発生すること、違法に他者がチップを製造したり、ある状況下で、ＩＣチップ設計を盗んだりする可能性があることが示されている。様々な方法がすでに導入されて、これらのリスクを軽減している。
たとえば、レイアウト偽装を用いることによりリスクを軽減することができ、レイアウト偽装は、チップの外観を変化させて、ＩＣチップの設計情報を難読化させる。
別の例によると、ロジックロッキングは、専用のロッキング回路により、現有のチップ設計を補充し、専用のロッキング回路は、現在のセルと密接に関連しあうとともに、キーにより、ＩＣ機能に影響する。キーは、チップベンダー、あるいは、チップ所有者(たとえば、チップ設計者、あるいは、ＩＰ権利所有者)により所有される。正確なキーが提供される場合、ＩＣチップ、あるいは、その一部は、ロック解除されると共に、使用の準備をする。これにより、チップは、チップ所有者やベンダーだけがロック解除できる。
チップのロックにはその他の原因がある。たとえば、ある応用において、チップのデバッグインターフェースがロックされて、顧客と第三者が、デバッグインターフェースにアクセスするのを防止する。チップ所有者やベンダーは、安全に、デバッグインターフェースを解除する能力を有し、顧客のチップ返却を処理する、あるいは、チップをテストして、ポストプロダクション品質保証の一部とする。
ロジックロッキングの一例が、すでに、Ｒｏｙ等による米国特許公報２０１０／０２８７３７４で記述されており、この文献は、装置上のバスを暗号化／復号することにより、集積回路(ＩＣ)ベースの装置をロック、および、解除する技術を記述する。バスは、ＩＣのシステムバス、ＩＣ中のバス、あるいは、外部入／出力バスであってもよい。共有の秘密プロトコルが、ＩＣ設計者とＩＣを製造する製造設備間に用いられる。製造設備のＩＣは、ＩＣ設計者から受信した独特な識別データから生成される暗号化キーを用いて、ＩＣ上のバスにスクランブルをかける。ＩＣバスが暗号化キーによりロックされた後、ＩＣ設計者だけが、必要な適切な起動キーを決定、および、通信して、バスを解除する (たとえば、解読する)とともに、これにより、集積回路を使用可能にすることができる。
Ｒｏｙ等による米国特許公報２０１０／０２８４５３９は、組み合わせ回路ロッキングシステム、および、公開鍵暗号法にもとづいた起動プロトコルを用いた集積回路設計の特許権侵害の可能性を減少させる技術を記述している。各集積回路は、外部キーにより起動され、このキーは、認証者、たとえば、回路設計者だけにより生成される。回路設計期間中、ＩＣ設計のレジスタ転送レベル (ＲＴＬ)記述は、認証者により適用されるマスターキーに基づいて、組み合わせロジックに組み込まれる。その組み合わせロジックは、ロックされたＲＴＬ記述、たとえば、暗号化された少なくとも一つのモジュールを設ける。認証者からの完全な回路設計は、組み合わせロジックロックモジュールにより、製造実験室に送られる。製造後、認証者が、適当なキーを送信するときだけ、回路が有効になり、キーは、回路により、ロックされた部分を解除し、これにより、回路を起動する。
Ｇｈｏｓｈ等による米国特許出願２０１７／０１８０１３１は、安全解除に用いられ、デバッグハードウェアにアクセスするシステムと技術を開示している。装置のハードウェアデバッグアクセスポートで、暗号化キーが受信されてもよい。ダイジェストは、装置のロック解除ユニット上の暗号化キーから計算される。ヒューズ値は、装置上の不揮発性リードオンリー媒体から受信される。ダイジェストとヒューズ値が比較されて、それらが同じか判断する。パス失敗パルスが提供されて、比較結果を表示する。
Ｃａｓｅ等による米国特許８３３２６４１は、集積回路(ＩＣ)装置を記述し、集積回路は、第一者の指示下で設置されて、第一者の認証により、一時的に、ＩＣ装置のデバッグインターフェースにアクセスすることができ、第一者は、ＩＣ装置のキー、および、ＩＣ装置上で生成される挑戦値の挑戦／プロセス応答により認証する。第一者はその後、デバッグインターフェースにより、ＩＣ装置のソフトウェア評価を実行する。認証時、第一者が、永久的に、デバッグインターフェースへのアクセスを開放するとともに、ＩＣ装置を第二者に提供することができ、ソフトウェア評価から、ＩＣ装置を識別できないという問題に対応する。第二者の指示の下、ＩＣ装置のハードウェア評価は、第一者により永久的に開放されたデバッグインターフェースにより実行される。
本発明は、セキュア集積回路(ＩＣ)チップ装置を提供することを目的とする。
本発明の別の実施形態によると、セキュア集積回路(ＩＣ)チップ装置を提供し、メモリ、インターフェース、および、チップセキュリティ回路を有する。メモリは、ノンス (number used once、nonce)Ｎの暗号化値Ｅ、および、一方向性関数出力値Ｈを保存し、一方向性関数出力値Ｈは、ノンスＮを入力として計算される一方向性関数の出力値である。インターフェースは、外部装置とデータを転送する。チップセキュリティ回路は、ＩＣチップ装置の一部をロックして、使用を防止し、インターフェースにより、ロック解除ハードウェアセキュリティモジュール (ＨＳＭ)から、解除要求を受信し、解除要求に応答するインターフェースにより、暗号化値Ｅを、ＨＳＭに提供して、ＨＳＭからの値Ｎ’を受信する。この値Ｎ’は、暗号化値Ｅの復号値であり、値Ｎ’に基づいて、一方向性関数出力値Ｈ’を計算し、一方向性関数出力値Ｈ’と一方向性関数出力値Ｈを比較し、および、値Ｈ’と値Ｈが適合するとき、ＩＣチップ装置の一部をロック解除して、使用可能にする。
さらに、本発明の一実施形態によると、装置は、乱数発生器を有して、ノンスＮを生成し、チップセキュリティ回路が設置されて、ノンスＮを、セキュリティセットアップＨＳＭに提供し、セキュリティセットアップＨＳＭから、暗号化値Ｅ、および、一方向性関数出力値Ｈを受信するとともに、ノンスＮを削除する。
さらに、本発明の一実施形態によると、装置は、乱数発生器を有して、ノンスＮを生成し、チップセキュリティ回路が設置されて、一方向性関数出力値Ｈを計算して、ノンスＮに応答し、ノンスＮを、セキュリティセットアップＨＳＭに提供して、セキュリティセットアップＨＳＭから、暗号化値Ｅを受信するとともに、ノンスＮを削除する。
このほか、本発明の一実施形態において、装置は、乱数発生器を有して、ノンスＮを生成し、チップセキュリティ回路が設置されて、ノンスＮを暗号化して、暗号化値Ｅを生成し、一方向性関数出力値Ｈを計算して、ノンスＮに応答するとともに、ノンスＮを削除する。
さらに、本発明の一実施形態において、チップセキュリティ回路が設置されて、セキュリティセットアップＨＳＭから、暗号化値Ｅ、および、一方向性関数出力値Ｈを受信する。
さらに、本発明の一実施形態によると、ＩＣチップ装置の一部は、デバッグインターフェースを有する。
本発明のその他の実施形態によると、セキュア集積回路(ＩＣ)チップ方法を提供し、方法は、チップセキュリティセットアッププロセスを実行する工程を有し、前記工程は、ＩＣチップ装置の一メモリ中に、ノンスＮの暗号化値Ｅ、および、一方向性関数出力値Ｈを保存し、一方向性関数出力値Ｈは、ノンスＮを入力として計算する一方向性関数の出力値である工程と、ＩＣチップ装置の一部をロックして、使用を防止する工程、および、ＩＣチップ装置により、解除プロセスを実行し、解除プロセスは、インターフェースにより、ロック解除ハードウェアセキュリティモジュール (ＨＳＭ)から、解除要求を受信して、解除要求に応答するインターフェースにより、暗号化値Ｅを、ＨＳＭに提供して、ＨＳＭから、値Ｎ’を受信し、値Ｎ’は、暗号化値Ｅの復号値である工程と、値Ｎ’に基づいて、一方向性関数出力値Ｈ’を計算し、一方向性関数出力値Ｈ’と一方向性関数出力値Ｈを比較する工程、および、値Ｈ’と値Ｈが適合するとき、ＩＣチップ装置の一部をロック解除して、使用可能にする工程、を有する。
さらに、本発明の一実施形態によると、チップセキュリティセットアッププロセスはさらに、ＩＣチップ装置を有して、ノンスＮをランダムに生成する工程と、ノンスＮを、セキュリティセットアップＨＳＭに提供する工程と、セキュリティセットアップＨＳＭから、暗号化値Ｅ、および、一方向性関数出力値Ｈを受信する工程、および、ノンスＮを削除する工程、を有する。
このほか、本発明の一実施形態において、チップセキュリティセットアッププロセスはさらに、ＩＣチップ装置を有し、ノンスＮをランダムに生成する工程と、一方向性関数出力値Ｈを計算して、ノンスＮに応答する工程と、ノンスＮを、セキュリティセットアップＨＳＭに提供する工程と、セキュリティセットアップＨＳＭから、暗号化値Ｅを受信する工程、および、ノンスＮを削除する工程、を有する。
さらに、本発明の一実施形態において、チップセキュリティセットアッププロセスはさらに、ＩＣチップ装置を有し、ノンスＮをランダムに生成する工程と、ノンスＮを暗号化して、暗号化値Ｅを生成する工程と、一方向性関数出力値Ｈを計算して、ノンスＮに応答する工程、および、ノンスＮを削除する工程、を有する。
さらに、本発明の一実施形態によると、チップセキュリティセットアッププロセスはさらに、ＩＣチップ装置を有し、セキュリティセットアップＨＳＭから、暗号化値Ｅ、および、一方向性関数出力値Ｈを受信する工程、を有する。
本発明の別の実施形態によると、セキュア集積回路(ＩＣ)チップ方法は、チップセキュリティセットアッププロセスを実行する工程を有し、前記工程は、ＩＣチップ装置の一メモリ中に、暗号化値Ｅ、および、一方向性関数出力値Ｈを保存し、一方向性関数出力値Ｈは、ノンスＮを入力として計算した一方向性関数の出力値である工程、および、ＩＣチップ装置の一部をロックして、使用を防止する工程、および、解除プロセスを実行する工程、を有し、前記工程は、ロック解除ハードウェアセキュリティモジュール (ＨＳＭ)により、解除要求を生成する工程と、ＩＣチップ装置により、保存された暗号化値Ｅを、ＨＳＭに提供して、解除要求に応答する工程と、ＨＳＭにより生成される値Ｎ’により、暗号化値を復号する工程と、ＨＳＭにより、値Ｎ’をＩＣチップ装置に提供する工程と、ＩＣチップ装置により、一方向性関数出力値Ｈ’を計算して、値Ｎ’に応答する工程と、ＩＣチップ装置により、一方向性関数出力値Ｈ’と保存された一方向性関数出力値Ｈを比較する工程、および、値Ｈ’と値Ｈが適合するとき、ＩＣチップ装置により、ＩＣチップ装置の一部をロック解除して、使用可能にする工程、を有する。
さらに、本発明の一実施形態によると、チップセキュリティセットアッププロセスはさらに、ＩＣチップ装置により、ノンスＮをランダムに生成する工程と、ＩＣチップ装置により、ノンスＮを、セキュリティセットアップＨＳＭに提供する工程と、セキュリティセットアップＨＳＭにより、ノンスＮを暗号化するとともに、ノンスＮを入力として、一方向性関数を計算して、それぞれ、暗号化値Ｅ、および、一方向性関数出力値Ｈを生成する工程と、暗号化値Ｅ、および、一方向性関数出力値Ｈを、ＩＣチップ装置に提供する工程、および、ＩＣチップ装置から、ノンスＮを削除する工程、を有する。
このほか、本発明の一実施形態において、暗号化は、ノンスＮを暗号化して、ロック解除ＨＳＭの公開鍵に応答する工程を有し、復号は、暗号化値Ｅを復号して、ロック解除ＨＳＭの秘密鍵に応答する工程を有する。
さらに、本発明の一実施形態において、チップセキュリティセットアッププロセスはさらに、ＩＣチップ装置により、ノンスＮをランダムに生成する工程と、ＩＣチップ装置により、一方向性関数出力値Ｈを計算して、ノンスＮに応答する工程と、ＩＣチップ装置により、ノンスＮを、セキュリティセットアップＨＳＭに提供する工程と、暗号化値Ｅを生成するセキュリティセットアップＨＳＭにより、ノンスＮを暗号化する工程と、暗号化値Ｅを、ＩＣチップ装置に提供する工程、および、ＩＣチップ装置から、ノンスＮを削除する工程、を有する。
さらに、本発明の一実施形態によると、暗号化は、ノンスＮを暗号化して、ロック解除ＨＳＭの公開鍵に応答する工程を有し、復号は、暗号化値Ｅを復号して、ロック解除ＨＳＭの秘密鍵に応答する工程を有する。
さらに、本発明の一実施形態によると、チップセキュリティセットアッププロセスはさらに、ノンスＮを暗号化するとともに、それぞれ、暗号化値Ｅ、および、一方向性関数出力値Ｈを生成するセキュリティセットアップＨＳＭにより、ノンスＮを入力として、一方向性関数を計算する工程、および、暗号化値Ｅ、および、一方向性関数出力値Ｈを、ＩＣチップ装置に提供する工程、を有する。
このほか、本発明の一実施形態において、暗号化は、ノンスＮを暗号化して、ロック解除ＨＳＭの公開鍵に応答する工程を有し、復号は、暗号化値Ｅを復号して、ロック解除ＨＳＭの秘密鍵に応答する工程を有する。
さらに、本発明の一実施形態において、チップセキュリティセットアッププロセスはさらに、ＩＣチップ装置により、ランダムに、ノンスＮを生成する工程と、ノンスＮを暗号化して、暗号化値Ｅを生成する工程と、ノンスＮを入力として、一方向性関数を計算して、一方向性関数出力値Ｈを生成する工程、および、ＩＣチップ装置から、ノンスＮを削除する工程、を有する。
さらに、本発明の一実施形態によると、暗号化は、ノンスＮを暗号化して、ロック解除ＨＳＭの公開鍵に応答する工程を有し、復号は、暗号化値Ｅを復号して、ロック解除ＨＳＭの秘密鍵に応答する工程を有する。
本発明により、安全性が向上する。
本発明は、図面と併せて、以下の詳細な記述により理解することができる。
本発明の一実施形態による構築、および、操作を記述する集積回路(ＩＣ)チップセキュリティセットアップシステムの一部を説明するブロック図である。 図１のシステムの操作方法の工程を示すフローチャートである。 本発明の一実施形態による構築、および、操作を記述する第一代替的集積回路(ＩＣ)チップセキュリティセットアップシステムの一部を説明するブロック図である。 図３のシステムの操作方法の工程を示すフローチャートである。 本発明の一実施形態による構築、および、操作を記述する第二代替的集積回路(ＩＣ)チップセキュリティセットアップシステムの一部を説明するブロック図である。 図５のシステムの操作工程を示すフローチャートである。 本発明の一実施形態による構築、および、操作を記述する第三代替的集積回路(ＩＣ)チップセキュリティセットアップシステムの一部を説明するブロック図である。 図７のシステムの操作方法の工程を示すフローチャートである。 本発明の一実施形態による構築、および、操作を記述する集積回路(ＩＣ)チップセキュリティセットアップシステムの一部を説明するブロック図である。 図９のシステムの操作方法の工程のフローチャートである。
上記のように、ロジックロッキングが用いられて、専用のロッキング回路により、現有のチップ設計を補充し、専用のロッキング回路は、現在のセルと密接に関連しあうとともに、キーにより、ＩＣ機能に影響し、キーは、チップベンダー、あるいは、チップ所有者(たとえば、チップ設計者、あるいは、ＩＰ権利所有者)により所有される。正確なキーが提供される場合、ＩＣチップ、あるいは、その一部は、ロック解除されると共に、使用を可能にする。
秘密鍵を用いてロック解除するロッキングロジック提供の成功は、秘密鍵の安全性にかかっている。ＩＣチップが秘密鍵を保存する場合、ロッキングロジックの安全性は、秘密鍵を探すハッカーにより組成される。
上述の問題を解決する一ソリューションは、秘密鍵を保存することではなく、秘密鍵の関数値を保存することである。その後、ＩＣチップは秘密鍵が供給され、秘密鍵は、その後、関数により処理されて、保存値と比較される結果を生成する。結果と保存値が適合する場合、ＩＣチップロジックは解除される。
上記のソリューションは、チップ所有者やベンダー (たとえば、設計者やＩＰ権利所有者)に、全ＩＣチップに対し、同じ秘密鍵を使用すること、あるいは、ＩＣチップを、ＩＣチップの各自秘密鍵にリンクする (たとえば、チップＩＤにより)ルックアップテーブルを用いることを要求する。一旦、キーが知られると、全チップが不正にロック解除される恐れがあるので、全チップ上で同じ秘密鍵を有することは、潜在的なセキュリティリスクである。ルックアップテーブルのメンテナンスは非常に面倒であり、且つ、自身にセキュリティリスクももたらす。
本発明のいくつかの実施形態は、各ＩＣチップ上で二個の値を保存することにより、上述の問題を解決する。一つ目の値は、ノンスＮの暗号学的ハッシュ値Ｈであり、もうひとつの値は、ノンスＮの暗号化値Ｅである。暗号化値Ｅは、ＩＣチップ所有者やベンダーにより所有されるキーに基づいて(対称、あるいは、非対称暗号化に基づいて)暗号化される。いくつかの実施形態において、値ＥとＨは、製作期間中に、たとえば、ＩＣチップ所有者のセットアップハードウェアセキュリティモジュール (ＨＳＭ)により、各チップに追加される。いくつかの実施形態において、ノンスＮは、各チップにより、ＨＳＭに供給される。その他の実施形態において、ハッシュ値Ｈ、および／または、暗号化値Ｅは、たとえば、ＩＣチップが解除要求を受信するとき、各チップにより計算される。以下で詳細に記述されるように、ノンスＮに適合する値がチップに供給されるまで、チップ、あるいは、それらの一部は、ロックされたままである。
チップのロック解除は、汎用、あるいは、特定用途、たとえば、チップのデバッギング、あるいは、テストに用いられ、ポストプロダクションの品質保証の一部となる。いくつかの実施形態において、チップが顧客のもとに運送される前、チップは、ある目的、たとえば、デバッギングのために再ロックされるが、チップのその他の汎用目的のために、ロック解除される。チップが、顧客によりチップベンダーに返却される場合、チップベンダーは、たとえば、デバッギングのために、チップをロック解除できる。チップが一旦、ロック解除されると、チップは、一定のタイムアウトの後、自動で、再ロックするか、あるいは、チップは、ＨＳＭにより手動で再ロックする必要がある。
いくつかの実施形態において、ノンスに対して、暗号学的ハッシュを実行して、暗号学的ハッシュ値Ｈを生成し、暗号学的ハッシュ値Ｈは、ノンス、あるいは、その他の値を入力として、一方向性関数 (暗号学的ハッシュ機能は必ずしも必要ではない)を計算し、一方向性関数出力値 (ハッシュ値は必ずしも必要ではない)を生成することにより代替される。ＩＣチップ所有者のロック解除ハードウェアセキュリティモジュール (ＨＳＭ)が、ＩＣチップにロック解除を要求するとき、そのＩＣチップは、各自暗号化値Ｅを、ＨＳＭに提供する。ＨＳＭは、暗号化値を復号して、値Ｎ’を生成する。値Ｎ’はＨＳＭによりチップに送られ、チップは、Ｎ’の暗号学的ハッシュを実行して、Ｈ’を生成する。ハッシュ値Ｈ’は保存されたハッシュ値Ｈと比較されるとともに、ＨとＨ’が適合する場合、ＩＣチップはロック解除される。
上記の方法において、チップ中に直接保存されず、且つ、ＨＳＭがない秘密(ノンスＮ)基づいて、チップはロック解除される。ＨＳＭは、秘密を保存していなければならず、それは、チップ上の暗号化Ｅが、安全な方式で、秘密をロック解除ＨＳＭに提供するからである。これにより、ＨＳＭは、ＩＣチップをＩＣチップの各自秘密鍵にリンクする(たとえば、チップＩＤにより)ルックアップテーブルを必要としないので、チップは自己充足セキュリティを提供する。
ＩＣチップ中に保存された暗号化された値、および、ハッシュ値は、通常、保護される。ハッシュ値を変化させる一つの試みが各自ＩＣチップのハッキングを招くので、ハッシュ値は改ざんから保護される。暗号化された値は、一般的に、消去や改ざんから保護され、正確に暗号化された値が利用されないように、各自ＩＣチップは、ロック解除、さらには、合法のロック解除の試みさえも防止する。
同一のノンスＮが各チップに用いられるが、各チップに、、通常はランダムに生成される異なるノンスＮを使用して、安全性を向上させる。この方法において、ロック解除ＨＳＭが秘密を保存する必要がないとき、異なる秘密を用いて、各チップをロック解除し、異なる秘密は、個別のチップ上に保存する必要はない。ロック解除ＨＳＭは、関連する復号キーだけを保存し、異なる暗号化値Ｅを復号する。いくつかの実施形態において、二個以上のチップが、同じノンスＮに基づいて保護されてもよい。
いくつかの実施形態において、各ノンスＮは、対称暗号化、および、コモン暗号化キーを用いて、暗号化、および、復号される。いくつかの実施形態において、キーは、あるチップ特定データ、たとえば、チップＩＤの関数である。
その他の実施形態において、非対称暗号を使用し、ロック解除ＨＳＭの公開鍵を使用して、各ノンスＮを暗号化するとともに、その秘密鍵を用いて、ロック解除ＨＳＭにより復号する。
本明細書、および、請求項中で、互換的に用いられる “スクランブル”と “暗号化”という用語は、すべてのそれらの文法的形式で、データのスクランブル、および／または、暗号化に用いられる任意の適当なスクランブル、および／または、暗号化方法、および／または、所定の受け手以外に、データを理解できなくするのに用いられる任意のその他の適当な方法のことである。既知のスクランブル、または、暗号化のタイプは、これらに限定されないが、ＤＥＳ、３ＤＥＳ、ＲＳＡ、および、ＡＥＳを有する。同様に、本明細書、および、請求項中で互換的に用いられる “スクランブル解除”と “復号”という用語は、 “スクランブル”と“暗号化”の反対語である。
システム記述
上記のように、各ＩＣチップは、暗号化値Ｅ、および、暗号学的ハッシュＨを保存し、これらの値は、各個別のＩＣチップのロック解除時に使用される。図１～図８を参照すると、以下で、異なる実施形態を記述して、ＩＣチップ上に保存される値ＥとＨを生成する。図１～図６で示される実施形態は、外部ハードウェアセキュリティモジュール (ＨＳＭ)を用いて、値Ｅ、および、任意で、値Ｈを生成する。図７、および、図８で記述される実施形態は、ＩＣチップが、外部ＨＳＭの助けがない場合に値ＥとＨを生成することを示す。図９、および、図１０で示される実施形態は、前もってＩＣチップに保存された値ＥとＨを用いる解除プロセスを記述する。
図１を参照すると、図１は、本発明の一実施形態による構築、および、操作を記述する集積回路(ＩＣ)チップセキュリティセットアップシステム１０の一部を説明するブロック図である。
ＩＣチップセキュリティセットアップシステム１０は、セキュリティセットアップハードウェアセキュリティモジュール (ＨＳＭ)１４を有し、ＨＳＭは、かならずしもではないが、一般的に、チップ製造者 (図示しない)に位置し、通常は、適宜改ざんから保護される。セキュリティセットアップＨＳＭ１４は、一般的に、ＩＣチップベンダーや所有者 (たとえば、ＩＣチップ設計者、および／または、ＩＰ権利所有者)によりメンテナンス、および、操作される。ＩＣチップセキュリティセットアップシステム１０は、一つ以上のルートキーを保存し、ルートキーが用いられて、キー、および、署名認証を生成して、チップ製造者により生産されるＩＣチップ上で保存する。セキュリティセットアップＨＳＭ１４は、プロセッサ１６、インターフェース１８、ハッシュ回路２０ (あるいは、一方向性関数計算回路)、暗号化エンジン２２、および、乱数発生器 (ＲＮＧ)２４を有する。プロセッサ１６が設置されて、一般的な処理タスクを実行する。このタスクは、セキュリティセットアップＨＳＭ１４の各素子間、および、インターフェース１８による外部装置間のデータ転送を管理することを含む。インターフェース１８が設置されて、任意の適当な有線、および／または、無線通信プロトコルを用いて、外部装置、たとえば、ＩＣチップ間で、データを転送する。いくつかの実施形態において、ハッシュ回路２０、暗号化エンジン２２、および、乱数発生器２４の一つ、あるいは、それ以上の機能は、プロセッサ１６に組み込まれる。その他の実施形態において、ハッシュ回路２０、暗号化エンジン２２、および、乱数発生器２４は、ハードワイヤ、および／または、プログラム可能な装置である一つ、あるいは、それ以上の適当な処理回路ユニットを用いて実施される。
実際、プロセッサ１６の一部、あるいは、すべての機能は、単一の物理的構成要素中で組み合わされる、あるいは、代替法として、複数の物理的構成要素を用いて実現される。これらの物理的構成要素は、ハードワイヤの、あるいは、プログラム可能な装置である、あるいは、両者の組み合わせである。いくつかの実施形態において、プロセッサ１６の少なくとも一部の機能は、適当なソフトウェアの制御下で、プログラム可能なプロセッサにより実現される。このソフトウェアは、たとえば、ネットワークにより、電子形式で一装置にダウンロードされてもよい。代替法として、あるいは、追加的に、ソフトウェアは、有形の非一時的コンピュータ可読媒体、たとえば、光学、磁気、あるいは、電子メモリ中に保存されてもよい。
図１は、セキュア集積回路(ＩＣ)チップ装置２６を示す図である。ＩＣチップ装置２６は、メモリ２８、外部装置 (たとえば、セキュリティセットアップＨＳＭ１４)とデータ転送するインターフェース３０、チップセキュリティ回路３２、および、ＩＣチップ装置２６のセキュア部分３４を有する。インターフェース３０が設置されて、有線、および／または、無線通信プロトコルにより、セキュリティセットアップＨＳＭ１４と、データを転送する。いくつかの実施形態において、インターフェース３０は、セキュリティセットアップＨＳＭ１４と間接インターフェースのハードウェア、および／または、ソフトウェア層を有する間接インターフェースである。たとえば、外部ソフトウェア (たとえば、ＤＬＬ)は、ＨＳＭ１４と通信するとともに、セキュリティ機能を実行する。チップセキュリティ回路３２は、ハッシュ回路３６ (あるいは、一方向性関数計算回路)を有して、暗号学的ハッシュを計算する。セキュア部分３４は、デバッグインターフェース (たとえば、デバッグハードウェア)を有し、デバッグインターフェースは、ポストプロダクションテスト、および／または、顧客のＩＣチップ装置２６返品を処理する期間中、ロック解除される。
実際、チップセキュリティ回路３２の一部、あるいは、全部の機能は、単一の物理的構成要素中で組み合わされる、あるいは、代替法として、複数の物理的構成要素を用いて実現される。これらの物理的構成要素は、ハードワイヤの、あるいは、プログラム可能な装置である、あるいは、両者の組み合わせである。いくつかの実施形態において、チップセキュリティ回路３２の少なくとも一部の機能は、適当なソフトウェアの制御下で、プログラム可能なプロセッサにより実現される。このソフトウェアは、たとえば、ネットワークにより、電子形式で一装置にダウンロードされる。代替法として、あるいは、追加的に、ソフトウェアは、有形の非一時的コンピュータ可読媒体、たとえば、光学、磁気、あるいは、電子メモリ中に保存される。
図１、および、図２を参照して、ここにチップセキュリティセットアッププロセスを記述する。図２は、図１のシステム１０の実行方法の工程を示すフローチャート５０である。図２の左側は、セキュリティセットアップＨＳＭ１４により実行される工程が示されているが、図２の右側は、ＩＣチップ装置２６により実行される工程が示される。
セキュリティセットアップＨＳＭ１４の乱数発生器２４が、任意でランダムに、ノンスＮを生成する(ブロック５２)ために設置されている。セキュリティセットアップＨＳＭ１４の暗号化エンジン２２が設置されて、ノンスＮを暗号化して(ブロック５４)、暗号化値Ｅを生成する。いくつかの実施形態において、暗号化エンジン２２が設置されて、秘密鍵に基づいた対称暗号化を用いて、ノンスＮを暗号化する。その他の実施形態において、暗号化エンジン２２が設置されて、ノンスＮを暗号化し、解除されるＨＳＭの公開鍵に応答する。図９、および、図１０を参照しながら、さらに詳細に説明する。
セキュリティセットアップＨＳＭ１４のハッシュ回路２０が設置されて、ノンスＮの暗号学的ハッシュを計算して(ブロック５６)、暗号学的ハッシュ値Ｈを生成する。ハッシュ回路２０は、任意の適当な暗号学的ハッシュアルゴリズム、たとえば、これらに、制限されないが、ＭＤ５、あるいは、ＳＨＡー１、ＳＨＡー２、あるいは、ＳＨＡー３を用いる。
いくつかの実施形態において、ノンスに対して、暗号学的ハッシュを実行して、暗号学的ハッシュ値Ｈを生成し、暗号学的ハッシュ値Ｈは、ノンス、あるいは、その他の値を入力として、一方向性関数 (暗号学的ハッシュ機能は必ずしも必要ではない)を計算して、一方向性関数出力値(ハッシュ値は必ずしも必要ではない)を生成することにより代替される。
セキュリティセットアップＨＳＭ１４のプロセッサ１６は、セキュリティセットアップＨＳＭ１４のインターフェース１８により、暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを、ＩＣチップ装置２６に提供する(ブロック５８)ように構成される。ＩＣチップ装置２６のチップセキュリティ回路３２は、ＩＣチップ装置２６のインターフェース３０により、セキュリティセットアップＨＳＭ１４のインターフェース１８から、暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを受信する (ブロック６０)ように構成されている。メモリ２８は、暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを保存する(ブロック６２)ように構成されている。メモリは、ワンタイムプログラマブル (ＯＴＰ)メモリ、あるいは、不揮発性メモリ、たとえば、通常は、不正防止のフラッシュメモリを有する。
チップセキュリティ回路３２は、ＩＣチップ装置２６のセキュア部分３４をロックして(ブロック６４)、使用を防止するよう構成される。チップセキュリティ回路３２は、ブロック５２～６２の工程を実行した後、あるいは、ブロック５２～６４の工程を実行する前、セキュア部分３４をロックし、たとえば、ＩＣチップ装置２６は、ロック状態で製造することができる。明細書、および、請求項で使用される“ロック解除”という用語は、セキュア部分３４の一般的使用に用いられるロック解除、あるいは、特定用途に用いられるロック解除、たとえば、デバッグを含むものとして定義される。明細書、および、請求項で使用される “ロック”という用語は、全用途に用いられる、あるいは、特定用途、たとえば、デバッグに用いられるセキュア部分３４をロックすることとして定義される。しかし、セキュア部分３４が、特定用途のためにロックされても、セキュア部分３４のその他の機能は、使用のためにロック解除される。
図３、および、図４を参照して、ここにその他のチップセキュリティセットアッププロセスを記述する。図３は、本発明の一実施形態による構築と操作を説明する集積回路(ＩＣ)チップセキュリティセットアップシステム１００の一部を示すブロック図である。図４は、図３のシステム１００の実行方法の工程を示すフローチャート１５０である。以下の差異を除いて、システム１００は、ＩＣチップセキュリティセットアップシステム１０ (図１)とほぼ同じである。
図４の左側は、セキュリティセットアップＨＳＭ１４により実行される工程を示し、図４の右側は、ＩＣチップ装置２６により実行される工程を示す。図３のＩＣチップ装置２６のチップセキュリティ回路３２はさらに、乱数発生器３７を有する。
ＩＣチップ装置２６の乱数発生器３７は、ノンスＮをランダムに生成する(ブロック１５２)ように構成される。ＩＣチップ装置２６のハッシュ回路３６は、暗号学的ハッシュ値Ｈを計算して(ブロック１５４)、ノンスＮに応答するように構成される。ハッシュ回路３６は、任意の適当な暗号学的ハッシュアルゴリズム、たとえば、これらに制限されないが、ＭＤ５、あるいは、ＳＨＡー１、ＳＨＡー２、あるいは、ＳＨＡー３を用いる。
ＩＣチップ装置２６のチップセキュリティ回路３２は、ＩＣチップ装置２６のインターフェース３０により、ノンスＮを、セキュリティセットアップＨＳＭ１４のインターフェース１８に提供する(ブロック１５６)ように構成される。チップセキュリティ回路３２は、メモリからノンスＮを削除(消去)する (たとえば、メモリ２８、および、任意のキャッシュメモリから)ように構成される。
セキュリティセットアップＨＳＭ１４の暗号化エンジン２２は、ノンスＮを暗号化して(ブロック１６０)、暗号化値Ｅを生成するように構成される。いくつかの実施形態において、暗号化エンジン２２は、秘密鍵に基づいた対称暗号化を用いて、ノンスＮを暗号化するように構成される。その他の実施形態において、暗号化エンジン２２は、ノンスＮを暗号化して、解除されるＨＳＭの公開鍵に応答するように構成される。図９、および、図１０を参照しながら、さらに詳細に説明する。
セキュリティセットアップＨＳＭ１４のプロセッサ１６は、セキュリティセットアップＨＳＭ１４のインターフェース１８により、暗号化値Ｅを、ＩＣチップ装置２６に提供する(ブロック１６２)ように構成される。ＩＣチップ装置２６のチップセキュリティ回路３２は、ＩＣチップ装置２６のインターフェース３０により、セキュリティセットアップＨＳＭ１４のインターフェース１８から、暗号化値Ｅを受信する(ブロック１６４)ように構成される。
メモリ２８は、暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを保存する(ブロック１６６)ように構成される。チップセキュリティ回路３２は、ＩＣチップ装置２６のセキュア部分３４をロックして(ブロック１６８)、使用を防止するように構成される。チップセキュリティ回路３２は、ブロック１５２～１６６の工程を実行後、あるいは、ブロック１５２～１６６の工程の前に、セキュア部分３４をロックし、たとえば、ＩＣチップ装置２６は、ロック状態で製造することができる。
図５、および、図６を参照して、ここに、その他のチップセキュリティセットアッププロセスを記述する。図５は、本発明の一実施形態による構築と操作を説明する第二代替的集積回路(ＩＣ)チップセキュリティセットアップシステム２００の一部を示すブロック図である。図６は、図５のシステム２００の実行方法の工程を示すフローチャート２５０である。以下の差異を除いて、システム２００は、ＩＣチップセキュリティセットアップシステム１０ (図１)とほぼ同じである。
図６の左側は、セキュリティセットアップＨＳＭ１４により実行される工程を示し、図６の右側は、ＩＣチップ装置２６により実行される工程を示す。図５のＩＣチップ装置２６のチップセキュリティ回路３２はさらに、乱数発生器３７を有する。
乱数発生器３７が設置されて、ノンスＮをランダムに生成する(ブロック２５２)。ＩＣチップ装置２６のチップセキュリティ回路３２が設置されて、ＩＣチップ装置２６のインターフェース３０により、ノンスＮを、セキュリティセットアップＨＳＭ１４のインターフェース１８に提供する(ブロック２５４)。チップセキュリティ回路３２が設置されて、メモリからノンスＮを削除(消去)する (たとえば、メモリ２８、および、任意のキャッシュメモリから)(ブロック２５６)。
セキュリティセットアップＨＳＭ１４の暗号化エンジン２２は、ノンスＮを暗号化して(ブロック２５８)、暗号化値Ｅを生成するように構成される。いくつかの実施形態において、暗号化エンジン２２は、秘密鍵に基づいた対称暗号化を用いてノンスＮを暗号化するように構成される。その他の実施形態において、暗号化エンジン２２は、ノンスＮを暗号化し、解除されるＨＳＭの公開鍵に応答するように構成される。図９、および、図１０を参照しながら、さらに詳細に説明する。
セキュリティセットアップＨＳＭ１４のハッシュ回路２０は、ノンスＮの暗号学的ハッシュを計算して(ブロック２６０)、暗号学的ハッシュ値Ｈを生成するように構成される。
セキュリティセットアップＨＳＭ１４のプロセッサ１６は、セキュリティセットアップＨＳＭ１４のインターフェース１８により、暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを、ＩＣチップ装置２６に提供する(ブロック２６２)ように構成される。ＩＣチップ装置２６のチップセキュリティ回路３２は、ＩＣチップ装置２６のインターフェース３０により、セキュリティセットアップＨＳＭ１４のインターフェース１８から、暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを受信する(ブロック２６４)ように構成される。メモリ２８は、暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを保存する(ブロック２６６)ように構成される。チップセキュリティ回路３２は、、ＩＣチップ装置２６のセキュア部分３４をロックして(ブロック２６８)、使用を防止するように構成される。チップセキュリティ回路３２は、ブロック２５２～２６６の工程を実行後、あるいは、ブロック２５２～２６６の工程の前に、セキュア部分３４をロックし、たとえば、ＩＣチップ装置２６は、ロック状態で製造することができる。
図７、および、図８を参照して、ここにその他のチップセキュリティセットアッププロセスを記述する。図７は、本発明の一実施形態による構築、および、操作を記述する第三代替的集積回路(ＩＣ)チップセキュリティセットアップシステム３００の一部を説明するブロック図である。図８は、図７のシステム３００の実行方法の工程を示すフローチャート３５０である。図７のＩＣチップ装置２６のチップセキュリティ回路３２はさらに、暗号化エンジン３９を有する。
チップセキュリティ回路３２は、ＩＣチップ装置２６のセキュア部分３４をロックして(ブロック３５２)、使用を防止するように構成される。チップセキュリティ回路３２は、任意の適当な時、たとえば、ブロック３５４～３６２の工程を実行した後、あるいは、ブロック３５４～３６２の前に、セキュア部分３４をロックすることができ、たとえば、ＩＣチップ装置２６は、ロック状態で製造することができる。ブロック３５４～３６２の工程は、生産プロセスの一部、あるいは、ロック解除プロセスの一部(ブロック３６２の工程は任意である)として実行され、解除要求の受信に応答する。図９、および、図１０で、詳細に記述される。
乱数発生器３７は、ランダムにノンスＮを生成する(ブロック３５４)ように構成される。暗号化エンジン３９は、ノンスＮを暗号化して(ブロック３５６)、暗号化値Ｅを生成するように構成される。いくつかの実施形態において、暗号化エンジン３９は、秘密鍵に基づいた対称暗号化を用いて、ノンスＮを暗号化するように構成される。その他の実施形態において、暗号化エンジン３９は、ノンスＮを暗号化し、解除されるＨＳＭの公開鍵に応答するように構成される。図９、および、図１０を参照しながら、さらに詳細に説明する。ハッシュ回路３６は、ノンスＮの暗号学的ハッシュを計算して(ブロック３５８)、暗号学的ハッシュ値Ｈを生成するように構成される。チップセキュリティ回路３２は、メモリからノンスＮを削除(消去)する(ブロック３６０) (たとえば、メモリ２８、および、任意のキャッシュメモリから)ように構成される。メモリ２８は、暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを保存する(ブロック３６２)ように構成される。
図９、および、図１０を参照する。図９は、本発明の一実施形態による構築、および、操作を記述する集積回路(ＩＣ)チップセキュリティロック解除システム４００の一部を説明するブロック図である。図１０は、図９のシステムの操作方法の工程を含むフローチャート４５０である。
集積回路(ＩＣ)チップセキュリティロック解除システム４００は、ロック解除ＨＳＭ４０２を有し、ロック解除ＨＳＭ４０２は、プロセッサ４０４、インターフェース４０６、および、暗号解読エンジン４０８を有する。ロック解除ＨＳＭ４０２は、一般的に、ＩＣチップ所有者 (たとえば、ＩＣチップ設計者、および／または、ＩＰ権利所有者)、あるいは、ＩＣチップベンダーにより、メンテナンス、および、操作される。注意すべきことは、いくつかの実施形態において、ロック解除ＨＳＭ４０２、および、セキュリティセットアップＨＳＭ１４は、異なる地理的位置で操作することである。
プロセッサ４０４が設置されて、一般の処理タスクを実行し、インターフェース４０６によるロック解除ＨＳＭ４０２の各素子間、および、外部装置間のデータ転送の管理を含む。インターフェース４０６が設置されて、任意の適当な有線、および／または、無線通信プロトコルを用いて、外部装置、たとえば、ＩＣチップ間でデータを転送する。いくつかの実施形態において、暗号解読エンジン４０８の機能は、プロセッサ４０４中に組み込まれる。その他の実施形態において、暗号解読エンジン４０８は、適当な処理回路を用いて実施され、処理回路は、ハードワイヤ、および／または、プログラム可能な装置である。
実際、プロセッサ４０４の一部、あるいは、すべての機能は、単一の物理的構成要素中で組み合わされる、あるいは、代替法として、複数の物理的構成要素を用いて実現される。これらの物理的構成要素は、ハードワイヤの、あるいは、プログラム可能な装置である、あるいは、両者の組み合わせである。いくつかの実施形態において、プロセッサ４０４の機能の少なくとも一部は、適当なソフトウェアの制御下で、プログラム可能なプロセッサにより実行される。このソフトウェアは、たとえば、ネットワークにより、電子形式で一装置にダウンロードされてもよい。代替法として、あるいは、追加的に、ソフトウェアは、有形の非一時的コンピュータ可読媒体、たとえば、光学、磁気、あるいは、電子メモリ中に保存されてもよい。
図９に示されるＩＣチップ装置２６はさらに、乱数発生器３７、および、暗号化エンジン３９を示す。ハッシュ値Ｈ、および、暗号化値Ｅの生成が実行されて、解除要求に応答しない限り、乱数発生器３７、および、暗号化エンジン３９は、通常、解除プロセスの一部として用いられない。いくつかの実施形態において、ＩＣチップ装置２６は、乱数発生器３７、および、暗号化エンジン３９を有しない。
現在、解除プロセスが以下で記述される。図１０の左側は、ロック解除ＨＳＭ４０２により実行される工程を示し、図１０の右側は、ＩＣチップ装置２６により実行される工程を示す。
ロック解除ＨＳＭ４０２のプロセッサ４０４は、解除要求４１０を生成する(ブロック４５２)ように構成される。プロセッサ４０４は、インターフェース４０６により、解除要求４１０を、ＩＣチップ装置２６に提供するように構成される。
ＩＣチップ装置２６のチップセキュリティ回路３２は、ＩＣチップ装置２６のインターフェース３０により、ロック解除ＨＳＭ４０２から、解除要求４１０を受信する(ブロック４５４)ように構成される。
いくつかの実施形態において、ＩＣチップ装置２６は、暗号化値Ｅ、および、解除要求４１０の受信に応答し、ハッシュ値Ｈを生成するように構成され、図７、および、図８により詳細に記述されるように、暗号化値Ｅ、および、ハッシュ値Ｈをメモリ２８中に保存し、メモリは、キャッシュメモリ、あるいは、ＯＴＰメモリ、あるいは、不揮発性メモリ (たとえば、フラッシュメモリ)として構成されてもよい。
ＩＣチップ装置２６のチップセキュリティ回路３２は、、解除要求４１０に応答し、インターフェース３０により、保存された暗号化値Ｅ (メモリ２８中に保存される)を、ロック解除ＨＳＭ４０２に提供 (ブロック４５６)するように構成される。
プロセッサ４０４は、インターフェース４０６により、暗号化値Ｅを受信するとともに、暗号化値Ｅを暗号解読エンジン４０８に送信して、復号するように構成される。ロック解除ＨＳＭ４０２の暗号解読エンジン４０８は、暗号化値Ｅを復号して(ブロック４５８)、値Ｎ’を生成するように構成される。
いくつかの実施形態において、暗号解読エンジン４０８は、秘密鍵に基づいた対称暗号化を用いて、暗号化値Ｅを復号し、秘密鍵は、ノンスＮを暗号化し、暗号化値Ｅを生成するのに用いられるように構成される。その他の実施形態において、暗号解読エンジン４０８は、暗号化値Ｅを復号し、ロック解除ＨＳＭ４０２の秘密鍵に応答するように構成される。
プロセッサ４０４は、インターフェース４０６により、値Ｎ’をＩＣチップ装置２６に提供する(ブロック４６０)ように構成される。ＩＣチップ装置２６のチップセキュリティ回路３２は、インターフェース３０により、ロック解除ＨＳＭ４０２から、値Ｎ’を受信する(ブロック４６２)ように構成される。
チップセキュリティ回路３２のハッシュ回路３６は、値Ｎ’に基づいて、暗号学的ハッシュ値Ｈ’を計算する(たとえば、値Ｎ’の暗号学的ハッシュを計算する) (ブロック４６４)ように構成される。ハッシュ回路３６は、任意の適当な暗号学的ハッシュアルゴリズム、たとえば、これらに、制限されないが、ＭＤ５、あるいは、ＳＨＡー１、ＳＨＡー２、あるいは、ＳＨＡー３を用いる。
チップセキュリティ回路３２は、暗号学的ハッシュ値Ｈ’と保存された暗号学的ハッシュ値Ｈ(メモリ２８中に保存される)を比較する(ブロック４６６)ように構成される。チップセキュリティ回路３２は、ＩＣチップ装置３２のセキュア部分３４をロック解除して(ブロック４６８)使用可能にし、応答して、ハッシュ値Ｈ’とハッシュ値Ｈの適合を探すように構成される。再ロックされるまで、あるいは、所定期限が過ぎるまで、セキュア部分３４は、ロック解除を維持する。
各実施形態中の内容で記述される本発明の各種特徴は、明確にするため、単一実施形態中で結合されて提供することができる。反対に、単一実施形態中の内容で記述される本発明の各種特徴は、簡潔にするため、単独で提供しても、あるいは、適当な組み合わせでも提供できる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当業者であれば、本発明の思想を脱しない範囲内で各種の変形を加えることができる。
１０ ＩＣチップセキュリティセットアップシステム
１４ セキュリティセットアップハードウェアセキュリティモジュール (ＨＳＭ)
１６ プロセッサ
１８ インターフェース
２０ ハッシュ回路
２２ 暗号化エンジン
２４ 乱数発生器 (ＲＮＧ)
２６ ＩＣチップ装置
２８ メモリ
３０ インターフェース
３２ チップセキュリティ回路
３４ セキュア部分
３６ ハッシュ回路
３７ 乱数発生器
３９ 暗号化エンジン
５０ フローチャート
５２ ノンスＮを生成する
５４ ノンスＮを暗号化する
５６ ノンスＮの暗号学的ハッシュを計算する
５８ 暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを提供する
６０ 暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを受信する
６２ 暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを保存する
６４ ＩＣチップ装置のセキュア部分をロックする
１００ 集積回路(ＩＣ)チップセキュリティセットアップシステム
１５０ フローチャート
１５２ ノンスＮを生成する
１５４ 暗号学的ハッシュ値Ｈを計算する
１５６ ノンスＮをセキュリティセットアップＨＳＭに提供する
１５８ ノンスＮを削除する
１６０ ノンスＮを暗号化する
１６２ 暗号化値ＥをＩＣチップ装置に提供する
１６４ 暗号化値Ｅを受信する
１６６ 暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを保存する
１６８ ＩＣチップ装置のセキュア部分をロックする
２００ 第二代替的集積回路(ＩＣ)チップセキュリティセットアップシステム
２５０ フローチャート
２５２ ノンスＮを生成する
２５４ ノンスＮを提供する
２５６ ノンスＮを削除する
２５８ ノンスＮを暗号化する
２６０ ノンスＮの暗号学的ハッシュを計算する
２６２ 暗号化値Ｅ、および、暗号学的ハッシュ値ＨをＩＣチップ装置に提供する
２６４ 暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを受信する
２６６ 暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを保存する
２６８ ＩＣチップ装置のセキュア部分をロックする
３００ 第三代替的集積回路(ＩＣ)チップセキュリティセットアップシステム
３５０ フローチャート
３５２ ＩＣチップ装置のセキュア部分をロックする
３５４ ノンスＮを生成する
３５６ ノンスＮを暗号化する
３５８ ノンスＮの暗号学的ハッシュを計算する
３６０ ノンスＮを削除する
３６２ 暗号化値Ｅ、および、暗号学的ハッシュ値Ｈを保存する
４００ 集積回路(ＩＣ)チップセキュリティロック解除システム
４０２ ロック解除ＨＳＭ
４０４ プロセッサ
４０６ インターフェース
４０８ 暗号解読エンジン
４１０ 解除要求
４５０ フローチャート
４５２ 解除要求を生成する
４５４ 解除要求を受信する
４５６ 暗号化値Ｅを、ロック解除ＨＳＭに提供する
４５８ 暗号化値Ｅを復号する
４６０ 値Ｎ’をＩＣチップ装置に提供する
４６２ ロック解除ＨＳＭから、値Ｎ’を受信する
４６４ 暗号学的ハッシュ値Ｈ’を計算する
４６６ Ｈ’とＨを比較する
４６８ ＩＣチップ装置のセキュア部分をロック解除する

Claims (20)

  1. セキュア集積回路(ＩＣ)チップ装置であって、
    ノンスＮの暗号化値Ｅ、および、一方向性関数出力値Ｈを保存し、前記一方向性関数出力値Ｈは、前記ノンスＮを入力として計算される一方向性関数出力値であるメモリと、
    設置されて、外部装置とデータを転送するインターフェース、および、
    チップセキュリティ回路、を有し、前記チップセキュリティ回路は、
    前記ＩＣチップ装置の一部をロックして、使用を防止し、
    前記インターフェースにより、ロック解除ハードウェアセキュリティモジュール (ＨＳＭ)から解除要求を受信し、
    前記インターフェースにより、前記暗号化値Ｅを前記ＨＳＭに提供して、 前記解除要求に応答し、
    前記ＨＳＭからの値Ｎ’を受信し、前記値Ｎ’は前記暗号化値Ｅの復号値であり、
    前記値Ｎ’に基づいて一方向性関数出力値Ｈ’を計算し、
    前記一方向性関数出力値Ｈ’と前記一方向性関数出力値Ｈを比較し、および、
    前記値Ｈ’と前記値Ｈが適合するとき、前記ＩＣチップ装置の前記一部をロック解除することを特徴とする装置。
  2. さらに、乱数発生器を有して、前記ノンスＮを生成し、前記チップセキュリティ回路は、
    前記ノンスＮを、前記セキュリティセットアップＨＳＭに提供し、
    前記セキュリティセットアップＨＳＭから、前記暗号化値Ｅ、および、前記一方向性関数出力値Ｈを受信し、および、
    前記ノンスＮを削除することを特徴とする請求項１に記載の装置。
  3. さらに、乱数発生器を有して、前記ノンスＮを生成し、前記チップセキュリティ回路は、
    前記ノンスＮに基づいて前記一方向性関数出力値Ｈを計算し、
    前記ノンスＮを前記セキュリティセットアップＨＳＭに提供し、
    前記セキュリティセットアップＨＳＭから前記暗号化値Ｅを受信し、および、
    前記ノンスＮを削除することを特徴とする請求項１に記載の装置。
  4. さらに、乱数発生器を有して、前記ノンスＮを生成し、前記チップセキュリティ回路は、
    前記ノンスＮを暗号化して前記暗号化値Ｅを生成し、
    前記一方向性関数出力値Ｈを計算して前記ノンスＮに応答し、および、前記ノンスＮを削除することを特徴とする請求項１に記載の装置。
  5. 前記チップセキュリティ回路は、前記セキュリティセットアップＨＳＭから、前記暗号化値Ｅ、および、前記一方向性関数出力値Ｈを受信することを特徴とする請求項１に記載の装置。
  6. 前記ＩＣチップ装置の前記一部は、デバッグインターフェースを有することを特徴とする請求項１に記載の装置。
  7. セキュア集積回路(ＩＣ)チップ方法であって、
    チップセキュリティセットアッププロセスを実行し、前記プロセスは、
    ＩＣチップ装置の一メモリ中に、ノンスＮの暗号化値Ｅ、および、一方向性関数出力値Ｈを保存し、前記一方向性関数出力値Ｈは、前記ノンスＮを入力として計算する一方向性関数の出力値である工程と、
    前記ＩＣチップ装置の一部をロックして、使用を防止する工程、および、
    前記ＩＣチップ装置により解除プロセスを実行する工程、を有し、前記工程は、
    インターフェースにより、ロック解除ハードウェアセキュリティモジュール (ＨＳＭ)から、解除要求を受信する工程と、
    前記インターフェースにより、前記暗号化値Ｅを、前記ＨＳＭに提供して、前記解除要求に応答する工程と、
    前記ＨＳＭから、値Ｎ’を受信し、前記値Ｎ’は前記暗号化値Ｅの復号値である工程と、
    前記値Ｎ’に基づいて、一方向性関数出力値Ｈ’を計算する工程と、
    前記一方向性関数出力値Ｈ’と前記一方向性関数出力値Ｈを比較する工程、および、
    前記値Ｈ’と前記値Ｈが適合するとき、前記ＩＣチップ装置の前記一部をロック解除する工程、
    を有することを特徴とする方法。
  8. 前記チップセキュリティセットアッププロセスはさらに、前記ＩＣチップ装置を有し、
    前記ノンスＮをランダムに生成する工程と、
    前記ノンスＮを、セキュリティセットアップＨＳＭに提供する工程と、
    前記セキュリティセットアップＨＳＭから、前記暗号化値Ｅ、および、前記一方向性関数出力値Ｈを受信する工程、および、
    前記ノンスＮを削除する工程、
    を有することを特徴とする請求項７に記載の方法。
  9. 前記チップセキュリティセットアッププロセスはさらに、前記ＩＣチップ装置を有し、
    前記ノンスＮをランダムに生成する工程と、
    前記ノンスＮに基づいて、前記一方向性関数出力値Ｈを計算する工程と、
    前記ノンスＮを、セキュリティセットアップＨＳＭに提供する工程と、
    前記セキュリティセットアップＨＳＭから、前記暗号化値Ｅを受信する工程と、
    前記ノンスＮを削除する工程、
    を有することを特徴とする請求項７に記載の方法。
  10. 前記チップセキュリティセットアッププロセスはさらに、前記ＩＣチップ装置を有し、
    前記ノンスＮをランダムに生成する工程と、
    前記ノンスＮを暗号化して、前記暗号化値Ｅを生成する工程と、
    前記ノンスＮに基づいて、前記一方向性関数出力値Ｈを計算する工程と、
    前記ノンスＮを削除する工程と、
    を有することを特徴とする請求項７に記載の方法。
  11. 前記チップセキュリティセットアッププロセスはさらに、前記ＩＣチップ装置を有して、前記セキュリティセットアップＨＳＭから、前記暗号化値Ｅ、および、前記一方向性関数出力値Ｈを受信することを特徴とする請求項７に記載の方法。
  12. セキュア集積回路(ＩＣ)チップ方法であり、チップセキュリティセットアッププロセスを実行し、前記プロセスは、
    ＩＣチップ装置の一メモリ中に、暗号化値Ｅ、および、一方向性関数出力値Ｈを保存し、前記一方向性関数出力値Ｈは、ノンスＮを入力として計算した一方向性関数の出力値である工程と、
    前記ＩＣチップ装置の一部をロックして、使用を防止する工程、および、
    解除プロセスを実行する工程、を有し、前記プロセスは、
    ロック解除ハードウェアセキュリティモジュール (ＨＳＭ)により、解除要求を生成する工程と、
    前記ＩＣチップ装置により、前記保存された暗号化値Ｅを、前記ＨＳＭに提供して、解除要求に応答する工程と、
    前記ＨＳＭにより、前記暗号化値Ｅを復号して、値Ｎ’を生成する工程と、
    前記ＨＳＭにより、前記値Ｎ’を前記ＩＣチップ装置に提供する工程と、
    前記ＩＣチップ装置により、前記値Ｎ’に基づいて、一方向性関数出力値Ｈ’を計算する工程と、
    前記ＩＣチップ装置により、前記一方向性関数出力値Ｈ’と前記保存された一方向性関数出力値Ｈを比較する工程、および、
    前記値Ｈ’と前記値Ｈが適合するとき、前記ＩＣチップ装置により、前記ＩＣチップ装置の前記一部をロック解除して、使用可能にする工程、
    を有することを特徴とする方法。
  13. 前記チップセキュリティセットアッププロセスはさらに、
    前記ＩＣチップ装置により、前記ノンスＮをランダムに生成する工程と、
    前記ＩＣチップ装置により、前記ノンスＮをセキュリティセットアップＨＳＭに提供する工程と、
    それぞれ、前記ノンスＮを暗号化し、前記セキュリティセットアップＨＳＭにより、前記ノンスＮを入力として前記一方向性関数を計算して、前記暗号化値Ｅ、および、前記一方向性関数出力値Ｈを生成する工程と、
    前記暗号化値Ｅ、および、前記一方向性関数出力値Ｈを前記ＩＣチップ装置に提供する工程、および、
    前記ＩＣチップ装置から前記ノンスＮを削除する工程、
    を有することを特徴とする請求項１２に記載の方法。
  14. 前記暗号化は、前記ノンスＮを暗号化して、前記ロック解除ＨＳＭの公開鍵に応答する工程、
    前記復号は、前記暗号化値Ｅを復号して、前記ロック解除ＨＳＭの秘密鍵に応答する工程、を有することを特徴とする請求項１３に記載の方法。
  15. 前記チップセキュリティセットアッププロセスはさらに、
    前記ＩＣチップ装置により、前記ノンスＮをランダムに生成する工程と、
    前記ＩＣチップ装置により、前記一方向性関数出力値Ｈを計算して、前記ノンスＮに応答する工程と、
    前記ＩＣチップ装置により、前記ノンスＮをセキュリティセットアップＨＳＭに提供する工程と、
    前記セキュリティセットアップＨＳＭにより、前記ノンスＮを暗号化して、前記暗号化値Ｅを生成する工程と、
    前記暗号化値Ｅを前記ＩＣチップ装置に提供する工程と、
    前記ＩＣチップ装置から前記ノンスＮを削除する工程、
    を有することを特徴とする請求項１２に記載の方法。
  16. 前記暗号化は、前記ノンスＮを暗号化して前記ロック解除ＨＳＭの公開鍵に応答する工程、
    前記復号は、前記暗号化値Ｅを復号して前記ロック解除ＨＳＭの秘密鍵に応答する工程、
    を有することを特徴とする請求項１５に記載の方法。
  17. 前記チップセキュリティセットアッププロセスはさらに、
    それぞれ、前記ノンスＮを暗号化し、セキュリティセットアップＨＳＭにより、前記ノンスＮを入力として前記一方向性関数を計算して、前記暗号化値Ｅ、および、前記一方向性関数出力値Ｈを生成する工程、および、
    前記暗号化値Ｅ、および、前記一方向性関数出力値Ｈを前記ＩＣチップ装置に提供する工程、
    を有することを特徴とする請求項１２に記載の方法。
  18. 前記暗号化は、前記ノンスＮを暗号化して前記ロック解除ＨＳＭの公開鍵に応答する工程、および、
    前記復号は、前記暗号化値Ｅを暗号化して前記ロック解除ＨＳＭの秘密鍵に応答する工程、
    を有することを特徴とする請求項１７に記載の方法。
  19. 前記チップセキュリティセットアッププロセスはさらに、前記ＩＣチップ装置により実行される工程を有し、前記工程は、
    前記ＩＣチップ装置により、前記ノンスＮをランダムに生成する工程と、
    前記ノンスＮを暗号化して前記暗号化値Ｅを生成する工程と、
    前記ノンスＮを入力として前記一方向性関数を計算して、前記一方向性関数出力値Ｈを生成する工程、および、
    前記ＩＣチップ装置から前記ノンスＮを削除する工程、
    を有することを特徴とする請求項１２に記載の方法。
  20. 前記暗号化は、前記ノンスＮを暗号化して前記ロック解除ＨＳＭの公開鍵に応答する工程、
    前記復号は、前記暗号化値Ｅを復号して前記ロック解除ＨＳＭの秘密鍵に応答する工程、
    を有することを特徴とする請求項１９に記載の方法。
JP2021106305A 2020-06-29 2021-06-28 Ｐｑａロック解除 Active JP7087172B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/914535 2020-06-29
US16/914,535 US11416639B2 (en) 2020-06-29 2020-06-29 PQA unlock

Publications (2)

Publication Number Publication Date
JP2022013809A JP2022013809A (ja) 2022-01-18
JP7087172B2 true JP7087172B2 (ja) 2022-06-20

Family

ID=79030949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021106305A Active JP7087172B2 (ja) 2020-06-29 2021-06-28 Ｐｑａロック解除

Country Status (4)

Country Link
US (1) US11416639B2 (ja)
JP (1) JP7087172B2 (ja)
CN (1) CN114091123A (ja)
TW (1) TWI763379B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728997B2 (en) * 2020-09-08 2023-08-15 Micron Technology, Inc. Cloud-based creation of a customer-specific symmetric key activation database
US11720654B2 (en) * 2020-12-16 2023-08-08 University Of Florida Research Foundation, Inc. Timed unlocking and locking of hardware intellectual properties
US11971987B2 (en) * 2021-09-21 2024-04-30 Drexel University Reducing logic locking key leakage through the scan chain

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038429A (ja) 2015-08-07 2017-02-16 ルネサスエレクトロニクス株式会社 給電システム、給電制御方法
US20170353315A1 (en) 2014-12-23 2017-12-07 Oberthur Technologies Secure electronic entity, electronic apparatus and method for verifying the integrity of data stored in such a secure electronic entity
CN109218025A (zh) 2017-06-29 2019-01-15 西门子股份公司 方法、安全装置和安全系统
EP3511853A1 (en) 2016-09-26 2019-07-17 Huawei Technologies Co., Ltd. Security authentication method, integrated circuit and system

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2350910B1 (en) * 2008-11-24 2018-07-25 Certicom Corp. System and method for hardware based security
US8332641B2 (en) * 2009-01-30 2012-12-11 Freescale Semiconductor, Inc. Authenticated debug access for field returns
US8732468B2 (en) 2009-03-09 2014-05-20 The Regents Of The University Of Michigan Protecting hardware circuit design by secret sharing
US20100284539A1 (en) 2009-03-09 2010-11-11 The Regents Of The University Of Michigan Methods for Protecting Against Piracy of Integrated Circuits
EP2251813A1 (en) * 2009-05-13 2010-11-17 Nagravision S.A. Method for authenticating access to a secured chip by a test device
EP2507708B1 (en) * 2009-12-04 2019-03-27 Cryptography Research, Inc. Verifiable, leak-resistant encryption and decryption
US8966657B2 (en) * 2009-12-31 2015-02-24 Intel Corporation Provisioning, upgrading, and/or changing of hardware
FR2973564A1 (fr) 2011-04-01 2012-10-05 St Microelectronics Rousset Securisation d'une plaquette de circuits electroniques
US10771448B2 (en) * 2012-08-10 2020-09-08 Cryptography Research, Inc. Secure feature and key management in integrated circuits
US9100189B2 (en) * 2012-08-31 2015-08-04 Freescale Semiconductor, Inc. Secure provisioning in an untrusted environment
US9742563B2 (en) 2012-09-28 2017-08-22 Intel Corporation Secure provisioning of secret keys during integrated circuit manufacturing
US9430658B2 (en) * 2014-12-16 2016-08-30 Freescale Semiconductor, Inc. Systems and methods for secure provisioning of production electronic circuits
CN105354604B (zh) * 2015-10-30 2018-11-02 中山大学 一种有效的基于物理不可克隆函数的防伪方法
US20170180131A1 (en) 2015-12-16 2017-06-22 Intel Corporation Secure unlock to access debug hardware
US10250587B2 (en) 2016-09-30 2019-04-02 Microsoft Technology Licensing, Llc Detecting malicious usage of certificates
US10211979B2 (en) * 2017-05-19 2019-02-19 Swfl, Inc. Systems and methods securing an autonomous device
DE102017005057A1 (de) 2017-05-26 2018-11-29 Giesecke+Devrient Mobile Security Gmbh Personalisieren eines Halbleiterelements
EP3503412A1 (en) * 2017-12-22 2019-06-26 Nagravision S.A. A secure software-defined radio chip
EP3506560A1 (en) 2017-12-29 2019-07-03 Nagravision S.A. Secure provisioning of keys
US11139987B2 (en) * 2018-02-04 2021-10-05 Sony Semiconductor Israel Ltd. Compact security certificate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170353315A1 (en) 2014-12-23 2017-12-07 Oberthur Technologies Secure electronic entity, electronic apparatus and method for verifying the integrity of data stored in such a secure electronic entity
JP2017038429A (ja) 2015-08-07 2017-02-16 ルネサスエレクトロニクス株式会社 給電システム、給電制御方法
EP3511853A1 (en) 2016-09-26 2019-07-17 Huawei Technologies Co., Ltd. Security authentication method, integrated circuit and system
CN109218025A (zh) 2017-06-29 2019-01-15 西门子股份公司 方法、安全装置和安全系统

Also Published As

Publication number Publication date
JP2022013809A (ja) 2022-01-18
US20210406405A1 (en) 2021-12-30
CN114091123A (zh) 2022-02-25
TW202201257A (zh) 2022-01-01
TWI763379B (zh) 2022-05-01
US11416639B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
US8776211B1 (en) Processing commands according to authorization
JP7087172B2 (ja) Ｐｑａロック解除
US9729322B2 (en) Method and system for smart card chip personalization
US8160244B2 (en) Stateless hardware security module
US7082539B1 (en) Information processing apparatus
US8909932B2 (en) Method and apparatus for security over multiple interfaces
US20170126414A1 (en) Database-less authentication with physically unclonable functions
US9043610B2 (en) Systems and methods for data security
US8677144B2 (en) Secure software and hardware association technique
CN107004083B (zh) 设备密钥保护
ES2773950T3 (es) Sistema informático asegurado con autenticación asíncrona
US20060072748A1 (en) CMOS-based stateless hardware security module
JP2017139811A5 (ja)
US20230388121A1 (en) Method for encrypting and decrypting data across domains based on privacy computing
JP2008005408A (ja) 記録データ処理装置
CN110046489B (zh) 一种基于国产龙芯处理器的可信访问验证系统，计算机及可读存储介质
Maes et al. Analysis and design of active IC metering schemes
KR20180022800A (ko) 비밀 데이터의 보안 프로그래밍
JP2003084853A (ja) プログラム可能なゲートアレイのためのコピー防止方法及びシステム
US10015143B1 (en) Methods for securing one or more license entitlement grants and devices thereof
Zhang et al. Public key protocol for usage-based licensing of FPGA IP cores
CN102236754B (zh) 数据保密方法以及使用此数据保密方法的电子装置
JP7476131B2 (ja) 効率的なデータアイテム認証
CN117769705A (zh) 基于重加密的数字权利管理
JP4363796B2 (ja) 復号装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220608

R150 Certificate of patent or registration of utility model

Ref document number: 7087172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150