JP7081855B1 - Display system, information processing system, display method and program - Google Patents
Display system, information processing system, display method and program Download PDFInfo
- Publication number
- JP7081855B1 JP7081855B1 JP2021079736A JP2021079736A JP7081855B1 JP 7081855 B1 JP7081855 B1 JP 7081855B1 JP 2021079736 A JP2021079736 A JP 2021079736A JP 2021079736 A JP2021079736 A JP 2021079736A JP 7081855 B1 JP7081855 B1 JP 7081855B1
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display
- memory module
- display system
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Memory System (AREA)
Abstract
【課題】情報処理システム全体に比べて簡易的な構成のみで、情報処理システムにおいて使用されるメモリモジュールを適切に搭載することのできる表示システムを提供する。【解決手段】表示システムは、自表示システムにのみ電力を供給する独立したバッテリと、メモリモジュールが正しく搭載されたか否かを判定する判定部と、前記判定部による判定結果に基づいて、表示装置を制御する第1制御部と、を備える。【選択図】図8PROBLEM TO BE SOLVED: To provide a display system capable of appropriately mounting a memory module used in an information processing system with only a simple configuration as compared with the entire information processing system. A display system is a display device based on an independent battery that supplies electric power only to a self-display system, a determination unit that determines whether or not a memory module is correctly mounted, and a determination result by the determination unit. A first control unit for controlling the above. [Selection diagram] FIG. 8
Description
本発明は、表示システム、情報処理システム、表示方法およびプログラムに関する。 The present invention relates to a display system, an information processing system, a display method and a program.
情報処理量の増大に伴い、その情報処理システムにおいて使用されるメモリ容量も増大している。
特許文献1には、関連する技術として、情報処理システムで使用される複数のメモリモジュールの搭載方法に関する技術が開示されている。
As the amount of information processing increases, the memory capacity used in the information processing system also increases.
ところで、情報処理システムにおいて使用されるメモリモジュールを適切に搭載するためには、一般的に、特許文献1に記載のように、情報処理システム全体を動作可能な状態にする必要がある。
そのため、情報処理システム全体に比べて簡易的な構成のみで、情報処理システムにおいて使用されるメモリモジュールを適切に搭載することのできる技術が求められている。
By the way, in order to properly mount a memory module used in an information processing system, it is generally necessary to make the entire information processing system operable as described in
Therefore, there is a demand for a technique capable of appropriately mounting a memory module used in an information processing system with only a simpler configuration than the entire information processing system.
本発明の各態様は、上記の課題を解決することのできる表示システム、情報処理システム、表示方法およびプログラムを提供することを目的としている。 Each aspect of the present invention is intended to provide a display system, an information processing system, a display method and a program capable of solving the above problems.
上記目的を達成するために、本発明の一態様によれば、表示システムは、自表示システムにのみ電力を供給する独立したバッテリと、メモリモジュールが正しく搭載されたか否かを判定する判定部と、前記判定部による判定結果に基づいて、表示装置を制御する第1制御部と、を備える。 In order to achieve the above object, according to one aspect of the present invention, the display system includes an independent battery that supplies power only to the self-display system, and a determination unit that determines whether or not the memory module is correctly mounted. A first control unit that controls the display device based on the determination result by the determination unit is provided.
上記目的を達成するために、本発明の別の態様によれば、情報処理システムは、上記表示システムと、前記メモリモジュールを用いる情報処理装置と、を備える。 In order to achieve the above object, according to another aspect of the present invention, the information processing system includes the display system and an information processing device using the memory module.
上記目的を達成するために、本発明の別の態様によれば、表示方法は、自表示システムにのみ電力を供給する独立したバッテリを備える表示システムが実行する表示方法であって、メモリモジュールが正しく搭載されたか否かを判定することと、判定結果に基づいて、表示装置を制御することと、を含む。 In order to achieve the above object, according to another aspect of the present invention, the display method is a display method performed by a display system including an independent battery that supplies power only to the self-display system, wherein the memory module is used. It includes determining whether or not it is mounted correctly and controlling the display device based on the determination result.
上記目的を達成するために、本発明の別の態様によれば、プログラムは、自表示システムにのみ電力を供給する独立したバッテリを備える表示システムが備えるコンピュータに、メモリモジュールが正しく搭載されたか否かを判定することと、判定結果に基づいて、表示装置を制御することと、を実行させる。 In order to achieve the above object, according to another aspect of the invention, the program is whether the memory module is correctly mounted in the computer provided by the display system having an independent battery that powers only the self-display system. It is made to determine whether or not, and to control the display device based on the determination result.
本発明の各態様によれば、情報処理システム全体に比べて簡易的な構成のみで、情報処理システムにおいて使用されるメモリモジュールを適切に搭載することができる。 According to each aspect of the present invention, the memory module used in the information processing system can be appropriately mounted with only a simple configuration as compared with the entire information processing system.
以下、図面を参照しながら実施形態について詳しく説明する。
<実施形態>
図1は、一実施形態による情報処理システム1の構成の一例を示す図である。情報処理システム1は、情報処理装置2および表示システム3を備える。情報処理装置2は、表示システム3が備える後述するメモリモジュールを記憶装置として利用して情報処理を行う装置である。
Hereinafter, embodiments will be described in detail with reference to the drawings.
<Embodiment>
FIG. 1 is a diagram showing an example of the configuration of the
表示システム3は、情報処理装置2が動作していない場合であっても、メモリモジュールが正しく搭載されたか否かを判定し、判定結果に基づいて、表示装置を制御するシステムである。表示システム3は、図1に示すように、バッテリ10、不揮発性メモリ20、表示装置30、メモリスロット40a1~40am、メモリモジュール50a1~50an、判定装置60、および確認手段70を備える。なお、mはメモリスロットの数を表している。mは1以上である。また、nはメモリモジュールの数を表している。nは1以上m以下である。
The
バッテリ10は、表示システム3にのみ電力を供給する独立したバッテリである。バッテリ10は、図1に示すように、不揮発性メモリ20、表示装置30および判定装置60に接続される。また、バッテリ10は、メモリスロット40a1~40amを介して、メモリモジュール50a1~50anに接続される。バッテリ10は、不揮発性メモリ20、表示装置30、メモリモジュール50a1~50an、および判定装置60のそれぞれに電力を供給する。バッテリ10が電力を供給することにより、表示システム3単独で不揮発性メモリ20、表示装置30、メモリモジュール50a1~50an、および判定装置60を動作させることが可能になる。
The
不揮発性メモリ20は、メモリモジュールの搭載枚数ごとの最適なメモリモジュール搭載位置情報とメモリ仕様によるメモリモジュール50a1~50anの搭載優先度を予め記憶する。メモリモジュール搭載位置情報は、メモリモジュール50a1~50anそれぞれについて、メモリスロット40a1~40amのうちのどのメモリスロットに搭載すべきであるかを示す情報である。搭載優先度は、メモリモジュール50a1~50anをメモリスロット40a1~40amに搭載する場合、メモリモジュール50a1~50anをどの順で搭載すべきかを示す情報である。
The
図2は、一実施形態によるメモリスロット40a1~40amと情報処理装置2が備えるCPUとの接続の一例を示す図である。図3は、一実施形態における一実施形態による不揮発性メモリ20が記憶するメモリモジュール50a1~50anの搭載優先度の一例を示す図である。図4は、一実施形態による不揮発性メモリ20が記憶するメモリモジュール搭載位置情報の一例を示す図である。図2に示す情報処理装置2が備えるCPUは、表示システム3におけるメモリモジュール50a1~50anを用いる表示システム3の上位システムである情報処理システム1が備える情報処理装置2である。図3には、メモリモジュール50a1~50anの搭載優先度とともにメモリモジュールの容量およびランク数の一例が示されている。
FIG. 2 is a diagram showing an example of connection between the memory slots 40a1 to 40am according to the embodiment and the CPU included in the
例えば、図2に示すように、メモリスロットの数mが12であり、メモリスロット40a1~40a12がCPUに接続される場合であって、図4に示すように、メモリモジュールの搭載枚数が3枚の場合、メモリモジュール搭載位置情報は、メモリスロット40a8、40a10、40a12にメモリモジュール50a1、50a2、50a3を搭載すべきであることを示している。また、図2に示すように、メモリスロットの数mが12であり、メモリスロット40a1~40a12がCPUに接続される場合であって、メモリモジュールの搭載枚数が3枚の場合、搭載優先度は、図3に示す容量とランク数に従ってメモリスロット40a8、40a10、40a12の順にメモリモジュールを搭載すべきであることを示している。また、図2に示すように、メモリスロットの数mが12であり、メモリスロット40a1~40a12がCPUに接続される場合であって、メモリモジュールの搭載枚数が4枚の場合、メモリモジュール搭載位置情報は、メモリスロット40a3、40a5、40a8、40a10にメモリモジュールを搭載すべきであることを示している。また、図2に示すように、メモリスロットの数mが12であり、メモリスロット40a1~40a12がCPUに接続される場合であって、メモリモジュールの搭載枚数が4枚の場合、搭載優先度は、図3に示す容量とランク数に従ってメモリスロット40a8、40a10、40a5、40a3の順にメモリモジュールを搭載すべきであることを示している。 For example, as shown in FIG. 2, the number m of the memory slots is 12, and the memory slots 40a1 to 40a12 are connected to the CPU. As shown in FIG. 4, the number of memory modules mounted is three. In the case of, the memory module mounting position information indicates that the memory modules 50a1, 50a2, 50a3 should be mounted in the memory slots 40a8, 40a10, 40a12. Further, as shown in FIG. 2, when the number m of the memory slots is 12, the memory slots 40a1 to 40a12 are connected to the CPU, and the number of memory modules to be mounted is 3, the mounting priority is , It is shown that the memory modules should be mounted in the order of the memory slots 40a8, 40a10, 40a12 according to the capacity and the number of ranks shown in FIG. Further, as shown in FIG. 2, when the number m of the memory slots is 12, the memory slots 40a1 to 40a12 are connected to the CPU, and the number of memory modules mounted is 4, the memory module mounting position. The information indicates that the memory modules should be mounted in the memory slots 40a3, 40a5, 40a8, 40a10. Further, as shown in FIG. 2, when the number m of the memory slots is 12, the memory slots 40a1 to 40a12 are connected to the CPU, and the number of memory modules to be mounted is 4, the mounting priority is , Indicates that the memory modules should be mounted in the order of the memory slots 40a8, 40a10, 40a5, 40a3 according to the capacity and the number of ranks shown in FIG.
表示装置30は、判定装置60による判定結果を表示する。判定装置60による判定結果の例としては、メモリスロット40a1~40amそれぞれの実装状態の正誤、メモリモジュール50a1~50anのメモリ容量に応じた優先順位の正誤などが挙げられる。また、表示装置30は、メモリモジュール50a1~50anの正しい搭載位置を示す情報を表示する。メモリモジュール50a1~50anの正しい搭載位置を示す情報の例としては、メモリスロット40a1~40amそれぞれの搭載されるべき(すなわち、正しい)メモリ容量、メモリスロット40a1~40amそれぞれの搭載されるべき(すなわち、正しい)メモリモジュールの数(例えば、ランク数)などが挙げられる。なお、表示装置30が表示する情報は、ユーザが確認手段70に対して最後に行った確認操作のタイミングにおけるメモリスロット40a1~40amそれぞれの情報である。確認操作の詳細については後述する。表示装置30は、例えば、7SEG-LEDを含む。表示装置30が表示する情報により、メモリモジュール50a1~50anが正しく搭載されない場合であっても、ユーザは、メモリモジュール50a1~50anの正しい搭載位置と正しい搭載順を容易に確認することができるようになる。
The
メモリスロット40a1~40amのそれぞれは、メモリモジュール50a1~50anの何れも搭載可能なスロットである。メモリモジュール50a1~50anのそれぞれは、メモリスロット40a1~40amの何れかに搭載されることにより、上述の情報処理システム1が備える情報処理装置2からアクセス可能になるメモリを有する。メモリモジュール50a1~50anのそれぞれは、メモリ容量とランク数に応じて、例えば、図3に示すような搭載優先度と、図4に示すような搭載位置とが定められている。メモリモジュール50a1~50anのそれぞれは、SPD(Serial Presence Detect)を備える。SPDは、メモリモジュール50a1~50anの容量およびランク数を含む情報を記憶している。
Each of the memory slots 40a1 to 40am is a slot in which any of the memory modules 50a1 to 50an can be mounted. Each of the memory modules 50a1 to 50an has a memory that can be accessed from the
判定装置60は、メモリモジュール50a1~50anそれぞれの搭載位置が正しいか否かを判定する装置である。判定装置60は、各メモリスロット40a1~40amに搭載されたメモリモジュール50a1~50anのSPDに接続可能な装置である。図5は、一実施形態による判定装置60の構成の一例を示す図である。判定装置60は、図5に示すように、取得部601、判定部602、および制御部603(第1制御部の一例、第2制御部の一例)を備える。
The
取得部601は、メモリスロット40a1~40amのそれぞれからメモリモジュール50a1~50anのSPDが記憶する容量およびランク数を含む情報を取得する。また、取得部601は、不揮発性メモリ20から、メモリモジュール搭載位置情報および搭載優先度を取得する。
The
判定部602は、メモリモジュール50a1~50anが正しく搭載されたか否かを判定する。例えば、判定部602は、取得部601が容量およびランク数を含む情報を取得したメモリモジュール50a1~50anの数nを特定する。また、判定部602は、取得部601が取得した搭載優先度と、取得部601が取得した容量およびランク数を含む情報とに基づいて、取得部601が容量およびランク数を含む情報を取得したメモリモジュール50a1~50anそれぞれについて、搭載優先度を特定する。具体的には、例えば、判定部602は、取得部601が取得した容量およびランク数を含む情報に含まれる容量およびランク数を取得部601が取得した搭載優先度の高い順に並べる。そして、判定部602は、並べた容量およびランク数に対応するメモリモジュール50a1~50anを搭載優先度の高い順に並べる。判定部602は、搭載優先度の高い順に並べたメモリモジュール50a1~50anに対応するメモリスロットをメモリスロット40a1~40amの中から順に特定する。判定部602は、特定したメモリスロットの順および位置と、取得部601が不揮発性メモリ20から取得したメモリモジュール搭載位置情報が示す順および位置とを比較する。判定部602は、比較した結果、一致すると判定したメモリスロットに搭載されているメモリモジュールを、正しく搭載されたメモリモジュールと判定する。また、判定部602は、比較した結果、一致しないと判定したメモリスロットに搭載されているメモリモジュールを、正しく搭載されていないメモリモジュールと判定する。
The
制御部603は、判定部602による判定結果に基づいて、表示装置30を制御する。例えば、搭載順が一致すると判定部602が判定したメモリスロットに搭載されているメモリモジュールについて、制御部603は、メモリモジュールが正しく搭載されていることを示す色(例えば、緑色)の光を発光させる制御を表示装置30に対して行う。また、例えば、搭載順が一致しないと判定部602が判定したメモリスロットに搭載されているメモリモジュールについて、制御部603は、メモリモジュールが正しく搭載されていないことを示す色(例えば、橙色)の光を発光させる制御を表示装置30に対して行う。また、制御部603は、メモリモジュールの正しい搭載位置および搭載順を表示させる制御を表示装置30に対して行う。
The
図6は、一実施形態において、制御部603による制御の下で表示装置30が表示する表示例を示す図である。図6は、制御部603による制御の下、表示装置30が、Aの部分に、メモリスロット40a5、40a8、40a10に関してメモリモジュールが正しく搭載されており、メモリスロット40a3、40a12に関してメモリモジュールが正しく搭載されていないことを表示し、Bの部分にメモリモジュールの正しい位置と順とを表示した例を示している。図6に示す例の場合、判定部602は、取得部601がSPDから取得した容量およびランク数として、判定部602は、搭載優先度の高い順に、メモリスロット40a5の(容量2、ランク数4)、メモリスロット40a8の(容量2、ランク数4)、メモリスロット40a10の(容量2、ランク数2)、メモリスロット40a12の(容量2、ランク数2)を特定する。そして、判定部602は、取得部601が取得したメモリモジュール搭載位置情報が示す順および位置(例えば、図4におけるメモリモジュールの搭載枚数が4枚の搭載に示す順と位置)と、特定したメモリスロット40a5の(容量2、ランク数4)、メモリスロット40a8の(容量2、ランク数4)、メモリスロット40a10の(容量2、ランク数2)、メモリスロット40a12の(容量2、ランク数2)とを比較する。メモリスロット40a5の(容量2、ランク数4)およびメモリスロット40a8の(容量2、ランク数4)は、搭載優先度2である。また、メモリスロット40a10の(容量2、ランク数2)およびメモリスロット40a12の(容量2、ランク数2)は、搭載優先度3である。よって、判定部602は、メモリスロット40a8およびメモリスロット40a10に搭載優先度2のメモリモジュールが搭載されており、メモリスロット40a5およびメモリスロット40a3に搭載優先度3のメモリモジュールが搭載されている場合、メモリモジュールが正しく搭載されていると判定する。よって、図6に示す例の場合、メモリスロット40a8のみメモリモジュールが正しく搭載されており、メモリスロット40a3、40a5、40a10、40a12については、メモリモジュールが正しく搭載されていないと判定する。この場合、制御部603は、判定部602による判定結果に応じて、図6に示すように、メモリスロット40a8にメモリモジュールが正しく搭載されていることを示す色(例えば、緑色)の光を発光させる制御を表示装置30に対して行う。また、制御部603は、判定部602による判定結果に応じて、図6に示すように、メモリスロット40a3、40a5、40a10、40a12にはメモリモジュールが正しく搭載されていないことを示す色(例えば、緑色)の光を発光させる制御を表示装置30に対して行う。
FIG. 6 is a diagram showing a display example displayed by the
確認手段70は、メモリモジュールの搭載位置が正しいか確認を行うタイミングを決定する手段である。確認手段70は、例えば、ボタンスイッチである。確認手段70がボタンスイッチである場合、そのボタンスイッチが押下されたタイミングに、判定装置60は、メモリモジュール50a1~50anそれぞれの搭載位置が正しいか否かの判定を開始する。
The confirmation means 70 is a means for determining the timing for confirming whether the mounting position of the memory module is correct. The confirmation means 70 is, for example, a button switch. When the confirmation means 70 is a button switch, the
次に、表示システム3の動作について、図7を参照して説明する。図7は、一実施形態による表示システム3の処理フローの一例を示す図である。なお、ここでは、図6に示すように、搭載優先度2のメモリモジュールがメモリスロット40a5および40a8に搭載され、搭載優先度3のメモリモジュールがメモリスロット40a10および40a12に搭載されているものとする。また、図4におけるメモリモジュールの搭載枚数が4枚の場合のメモリスロットの位置と順が正しいものとする。また、確認手段70は、ボタンスイッチであるものとする。
Next, the operation of the
ユーザは、確認手段70であるボタンスイッチを押下する。確認手段70は、ユーザによるボタンスイッチの押下に応じて、判定を開始させる判定開始信号を判定装置60に出力する。
The user presses the button switch which is the confirmation means 70. The confirmation means 70 outputs a determination start signal for starting the determination to the
判定開始信号に応じて、取得部601は、メモリスロット40a1~40amのそれぞれからメモリモジュール50a1~50anのSPDが記憶する容量およびランク数を含む情報を取得する(ステップS1)。また、取得部601は、不揮発性メモリ20から、メモリモジュール搭載位置情報および搭載優先度を取得する(ステップS2)。
In response to the determination start signal, the
判定部602は、メモリモジュール50a1~50anが正しく搭載されたか否かを判定する(ステップS3)。制御部603は、判定部602による判定結果に基づいて、表示装置30を制御する。例えば、搭載順が一致すると判定部602が判定した場合(ステップS3においてYES)、メモリスロットに搭載されているメモリモジュールについて、制御部603は、メモリモジュールが正しく搭載されていることを示す色(例えば、緑色)の光を発光させる制御を表示装置30に対して行う(ステップS4)。また、例えば、搭載順が一致しないと判定部602が判定した場合(ステップS3においてNO)、メモリスロットに搭載されているメモリモジュールについて、制御部603は、メモリモジュールが正しく搭載されていないことを示す色(例えば、橙色)の光を発光させる制御を表示装置30に対して行う(ステップS5)。制御部603は、メモリモジュールの正しい搭載位置および搭載順を表示させる制御を表示装置30に対して行う(ステップS6)。
The
以上、本発明の一実施形態による表示システム3について説明した。表示システム3は、バッテリ10、判定部602、および制御部603を備える。バッテリ10は、表示システム3にのみ電力を供給する。独立した判定部602は、メモリモジュールが正しく搭載されたか否かを判定する、制御部603は、判定部602による判定結果に基づいて、表示装置30を制御する。
The
こうすることにより、情報処理システム全体に比べて簡易的な構成のみで、情報処理システムにおいて使用されるメモリモジュールを適切に搭載することができる。 By doing so, the memory module used in the information processing system can be appropriately mounted with only a simpler configuration than the entire information processing system.
図8は、実施形態による表示システム3の最小構成を示す図である。表示システム3は、図8に示すように、バッテリ10、判定部602、および制御部603を備える。バッテリ10は、表示システム3にのみ電力を供給する独立したバッテリである。判定部602は、メモリモジュールが正しく搭載されたか否かを判定する。制御部603は、判定部602による判定結果に基づいて、表示装置30を制御する。
FIG. 8 is a diagram showing a minimum configuration of the
次に、本発明の実施形態による最小構成の表示システム3による処理について説明する。図9は、形態による最小構成の表示システムの処理フローの一例を示す図である。ここでは、図9に示す処理フローについて説明する。
Next, processing by the
表示システム3にのみ電力を供給する独立したバッテリ10を備える表示システム3において、判定部602は、メモリモジュールが正しく搭載されたか否かを判定する(ステップS11)。制御部603は、判定部602による判定結果に基づいて、表示装置30を制御する(ステップS12)。
In the
以上、本発明の実施形態による最小構成の表示システム3について説明した。この表示システム3により、情報処理システム全体に比べて簡易的な構成のみで、情報処理システムにおいて使用されるメモリモジュールを適切に搭載することができる。
The
なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。 In the processing according to the embodiment of the present invention, the order of the processing may be changed as long as the appropriate processing is performed.
本発明の実施形態について説明したが、上述の情報処理システム1、表示システム3、情報処理装置2、判定装置60、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図10は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図10に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の情報処理システム1、表示システム3、情報処理装置2、判定装置60、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
Although the embodiment of the present invention has been described, the above-mentioned
FIG. 10 is a schematic block diagram showing the configuration of a computer according to at least one embodiment.
As shown in FIG. 10, the
For example, each of the above-mentioned
ストレージ8の例としては、HDD(Hard Disk Drive)、SSD(Solid State Drive)、磁気ディスク、光磁気ディスク、CD-ROM(Compact Disc Read Only Memory)、DVD-ROM(Digital Versatile Disc Read Only Memory)、半導体メモリ等が挙げられる。ストレージ8は、コンピュータ5のバスに直接接続された内部メディアであってもよいし、インターフェース9または通信回線を介してコンピュータ5に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ5に配信される場合、配信を受けたコンピュータ5が当該プログラムをメインメモリ7に展開し、上記処理を実行してもよい。少なくとも1つの実施形態において、ストレージ8は、一時的でない有形の記憶媒体である。
Examples of the
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル(差分プログラム)であってもよい。 Further, the above program may realize a part of the above-mentioned functions. Further, the program may be a file that can realize the above-mentioned functions in combination with a program already recorded in the computer system, a so-called difference file (difference program).
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。 Although some embodiments of the present invention have been described, these embodiments are examples and do not limit the scope of the invention. Various additions, omissions, replacements, and changes may be made to these embodiments without departing from the gist of the invention.
1・・・情報処理システム
2・・・情報処理装置
3・・・表示システム
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10・・・バッテリ
20・・・不揮発性メモリ
30・・・表示装置
40a1~40am・・・メモリスロット
50a1~50an・・・メモリモジュール
60・・・判定装置
70・・・確認手段
601・・・取得部
602・・・判定部
603・・・制御部
1 ...
7 ...
Claims (8)
メモリモジュールが正しく搭載されたか否かを判定する判定部と、
前記判定部による判定結果に基づいて、表示装置を制御する第1制御部と、
を備える表示システム。 With an independent battery that powers only the self-display system,
A judgment unit that determines whether or not the memory module is installed correctly, and
A first control unit that controls the display device based on the determination result by the determination unit, and
Display system with.
前記メモリモジュールが正しく搭載されたと前記判定部が判定した場合、前記メモリモジュールが正しく搭載されていることを示す色の光を発光させる制御を前記表示装置に対して行う、
請求項1に記載の表示システム。 The first control unit is
When the determination unit determines that the memory module is correctly mounted, the display device is controlled to emit light of a color indicating that the memory module is correctly mounted.
The display system according to claim 1.
前記メモリモジュールが正しく搭載されていないと前記判定部が判定した場合、前記メモリモジュールが正しく搭載されていないことを示す色の光を発光させる制御を前記表示装置に対して行う、
請求項1または請求項2に記載の表示システム。 The first control unit is
When the determination unit determines that the memory module is not correctly mounted, the display device is controlled to emit light of a color indicating that the memory module is not correctly mounted.
The display system according to claim 1 or 2.
を備える請求項1から請求項3の何れか一項に記載の表示システム。 A second control unit that controls the display device to display the correct mounting position and mounting order of the memory module.
The display system according to any one of claims 1 to 3.
前記メモリモジュールの正しい搭載位置におけるメモリ容量およびランク数を表示させる制御を前記表示装置に対して行う、
請求項4に記載の表示システム。 The second control unit
The display device is controlled to display the memory capacity and the number of ranks at the correct mounting position of the memory module.
The display system according to claim 4.
前記メモリモジュールを用いる情報処理装置と、
を備える情報処理システム。 The display system according to any one of claims 1 to 5.
An information processing device using the memory module and
Information processing system equipped with.
メモリモジュールが正しく搭載されたか否かを判定することと、
判定結果に基づいて、表示装置を制御することと、
を含む表示方法。 A display method performed by a display system with an independent battery that powers only the self-display system.
Determining whether the memory module is installed correctly and
Controlling the display device based on the judgment result,
Display method including.
メモリモジュールが正しく搭載されたか否かを判定することと、
判定結果に基づいて、表示装置を制御することと、
を実行させるプログラム。 For computers with display systems that have an independent battery that powers only the self-display system
Determining whether the memory module is installed correctly and
Controlling the display device based on the judgment result,
A program to execute.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021079736A JP7081855B1 (en) | 2021-05-10 | 2021-05-10 | Display system, information processing system, display method and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021079736A JP7081855B1 (en) | 2021-05-10 | 2021-05-10 | Display system, information processing system, display method and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7081855B1 true JP7081855B1 (en) | 2022-06-07 |
JP2022173807A JP2022173807A (en) | 2022-11-22 |
Family
ID=81926005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021079736A Active JP7081855B1 (en) | 2021-05-10 | 2021-05-10 | Display system, information processing system, display method and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7081855B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05241945A (en) * | 1992-02-26 | 1993-09-21 | Toshiba Corp | Main storage packaging capacity detecting circuit |
JPH1027136A (en) * | 1996-07-11 | 1998-01-27 | Funai Electric Co Ltd | Capacity confirming device for non-volatile memory |
JP5241945B2 (en) | 2012-08-31 | 2013-07-17 | 日立コンシューマエレクトロニクス株式会社 | Digital content receiving apparatus and digital content receiving method |
WO2015083226A1 (en) * | 2013-12-02 | 2015-06-11 | 富士通株式会社 | Information processing device and information processing device control program |
-
2021
- 2021-05-10 JP JP2021079736A patent/JP7081855B1/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05241945A (en) * | 1992-02-26 | 1993-09-21 | Toshiba Corp | Main storage packaging capacity detecting circuit |
JPH1027136A (en) * | 1996-07-11 | 1998-01-27 | Funai Electric Co Ltd | Capacity confirming device for non-volatile memory |
JP5241945B2 (en) | 2012-08-31 | 2013-07-17 | 日立コンシューマエレクトロニクス株式会社 | Digital content receiving apparatus and digital content receiving method |
WO2015083226A1 (en) * | 2013-12-02 | 2015-06-11 | 富士通株式会社 | Information processing device and information processing device control program |
Also Published As
Publication number | Publication date |
---|---|
JP2022173807A (en) | 2022-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6065272B2 (en) | Storage battery pack, charging method, electrical equipment | |
TW201423436A (en) | Bridging device, automated system and method thereof for automatically manufacturing a storage device | |
KR20140030032A (en) | Information processing apparatus, computer program, and copy control method | |
JP2011154516A (en) | Storage management apparatus, storage system, storage management program and storage management method | |
JP7081855B1 (en) | Display system, information processing system, display method and program | |
US8868629B2 (en) | Apparatus and method for communicating parameter of inverter | |
US20120005441A1 (en) | Copying apparatus, copying method, memory medium, and program | |
JP2021141452A (en) | Recording device and control method thereof | |
US6831798B2 (en) | Apparatus and method for reproducing first partial information and reading second partial information, which permit continuous reproduction of information, information recording medium, and reproduction program | |
CN103677881A (en) | Method for controlling electronic device, and electronic device | |
CN104657289A (en) | Information Processing Apparatus That Saves Data In Main Storage Device And Control Method Therefor, And Storage Medium | |
JP6915897B2 (en) | Location notification device, information processing device, location notification method and program | |
JP5963445B2 (en) | Electronic device and program | |
JP2006331577A (en) | Recorder, recording method and computer program | |
JPWO2014020662A1 (en) | Expansion unit | |
US20070065117A1 (en) | Digital video camera capable of recognizing incorporated recording medium by external unit | |
JP4974699B2 (en) | Image input device | |
KR100630926B1 (en) | Data copying machine | |
TW201410000A (en) | Electronic apparatus and document reproducing control method | |
JP2006039809A (en) | Information processing device and start-up method thereof | |
US20230161523A1 (en) | Image forming device, method of controlling image forming device, and program | |
KR101338640B1 (en) | Optical disc drive and method of controlling the drive | |
US8385717B2 (en) | Reproducing apparatus, reproducing method, and program that stores reproduction-stop position information | |
JP4289285B2 (en) | Information processing apparatus and data transfer method | |
CN102196031A (en) | Storage processing device and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220519 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7081855 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |