JP7064524B2 - Oscillator modules, electronic devices and mobiles - Google Patents

Oscillator modules, electronic devices and mobiles Download PDF

Info

Publication number
JP7064524B2
JP7064524B2 JP2020048663A JP2020048663A JP7064524B2 JP 7064524 B2 JP7064524 B2 JP 7064524B2 JP 2020048663 A JP2020048663 A JP 2020048663A JP 2020048663 A JP2020048663 A JP 2020048663A JP 7064524 B2 JP7064524 B2 JP 7064524B2
Authority
JP
Japan
Prior art keywords
coil
circuit
oscillation
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020048663A
Other languages
Japanese (ja)
Other versions
JP2020099102A (en
Inventor
昌生 野村
茂季 笹山
章 中田
佳樹 牧内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2020048663A priority Critical patent/JP7064524B2/en
Publication of JP2020099102A publication Critical patent/JP2020099102A/en
Application granted granted Critical
Publication of JP7064524B2 publication Critical patent/JP7064524B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、発振モジュール、電子機器及び移動体に関する。 The present invention relates to oscillation modules, electronic devices and mobile objects.

特許文献1には、ECLラインレシーバーにより構成される発振用差動増幅器と、ECLラインレシーバーにより構成され、エミッター終端抵抗により出力端子が終端された帰還バッファ用差動増幅器と、スイッチ回路と、電圧制御型移相回路と、所定の共振周波数を有するSAW共振子と、インピーダンス回路とから構成され、少なくとも、発振用差動増幅器、帰還バッファ用差動増幅器、電圧制御型移相回路及びSAW共振子により正帰還発振ループが形成されている発振回路が開示されている。この発振回路によれば、帰還バッファ用差動増幅器のエミッター終端抵抗を可変させてSAW共振子のドライブレベルを増加させることにより、SAW共振子からの信号の振幅がこれに重畳するノイズに比べて相対的に大きくなる。言い換えるとSN比が大きくとれるので、SAW共振子からの信号に重畳されたノイズに起因するジッターを低減することができる。 Patent Document 1 describes a differential amplifier for oscillation composed of an ECL line receiver, a differential amplifier for a feedback buffer composed of an ECL line receiver and whose output terminal is terminated by an emitter termination resistor, a switch circuit, and a voltage. It is composed of a controlled phase shift circuit, a SAW resonator having a predetermined resonance frequency, and an impedance circuit, and at least a differential amplifier for oscillation, a differential amplifier for a feedback buffer, a voltage controlled phase shift circuit, and a SAW resonator. Discloses an oscillation circuit in which a positive feedback oscillation loop is formed. According to this oscillation circuit, by changing the emitter termination resistance of the differential amplifier for feedback buffer to increase the drive level of the SAW resonator, the amplitude of the signal from the SAW resonator is compared with the noise superimposed on it. It becomes relatively large. In other words, since the SN ratio can be large, it is possible to reduce the jitter caused by the noise superimposed on the signal from the SAW resonator.

特開2004-040509号公報Japanese Unexamined Patent Publication No. 2004-040509

この発振回路は、SAW共振子の共振周波数付近の周波数(基本周波数)の発振信号を出力するが、後段に逓倍回路を設けることでN倍の周波数の信号を発生させることもできる。この逓倍回路が出力する発振信号には、N倍の周波数成分以外に基本周波数の成分も含まれるが、逓倍回路の後段にフィルター回路を設けることで、基本周波数の成分を低減させることができる。このような場合、発振回路に含まれるコイルとフィルター回路に含まれるコイルが磁界結合し、発振信号が劣化するおそれがある。 This oscillation circuit outputs an oscillation signal with a frequency (fundamental frequency) near the resonance frequency of the SAW resonator, but it is also possible to generate a signal with a frequency of N times by providing a multiplication circuit in the subsequent stage. The oscillation signal output by this multiplication circuit includes a fundamental frequency component in addition to the N times frequency component, but by providing a filter circuit after the multiplication circuit, the fundamental frequency component can be reduced. In such a case, the coil included in the oscillation circuit and the coil included in the filter circuit may be magnetically coupled to deteriorate the oscillation signal.

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、発振回路とフィルター回路との間で生じる磁界結合の影響による発振信号の劣化を低減させることが可能な発振モジュールを提供することができる。また、本発明のいくつかの態様によれば、当該発振モジュールを用いた電子機器及び移動体を提供することができる。 The present invention has been made in view of the above problems, and according to some aspects of the present invention, the deterioration of the oscillating signal due to the influence of the magnetic field coupling generated between the oscillating circuit and the filter circuit is deteriorated. It is possible to provide an oscillation module that can be reduced. Further, according to some aspects of the present invention, it is possible to provide an electronic device and a mobile body using the oscillation module.

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。 The present invention has been made to solve at least a part of the above-mentioned problems, and can be realized as the following aspects or application examples.

[適用例1]
本適用例に係る発振モジュールは、第1のコイルと、第2のコイルと、を有する発振回路と、前記発振回路よりも後段に設けられ、第3のコイルを有するフィルター回路と、を含み、前記第1のコイル、前記第2のコイル及び前記第3のコイルは、集積回路の一部であり、前記集積回路の平面視で、前記第3のコイルは、前記第1のコイルの中心と前記第2のコイルの中心とから等距離にある仮想直線と交差するように配置されている。
[Application Example 1]
The oscillation module according to this application example includes an oscillation circuit having a first coil and a second coil, and a filter circuit provided after the oscillation circuit and having a third coil. The first coil, the second coil, and the third coil are a part of the integrated circuit, and in the plan view of the integrated circuit, the third coil is the center of the first coil. It is arranged so as to intersect a virtual straight line at an equal distance from the center of the second coil.

本適用例に係る発振モジュールでは、第1のコイルの中心と第2のコイルの中心とから等距離にある仮想直線上では、第1のコイルが発生させる磁界の向きと第2のコイルが発
生させる磁界の向きが逆になって互いに弱め合う。従って、本適用例に係る発振モジュールによれば、発振回路が有する第1のコイル及び第2のコイルとフィルター回路が有する第3のコイルとの磁界結合の影響による発振信号の劣化を低減させることができる。
In the oscillation module according to this application example, the direction of the magnetic field generated by the first coil and the second coil are generated on a virtual straight line equidistant from the center of the first coil and the center of the second coil. The directions of the magnetic fields are reversed and they weaken each other. Therefore, according to the oscillation module according to this application example, deterioration of the oscillation signal due to the influence of the magnetic field coupling between the first coil and the second coil of the oscillation circuit and the third coil of the filter circuit can be reduced. Can be done.

[適用例2]
上記適用例に係る発振モジュールにおいて、前記発振回路は、可変容量素子を含み、前記可変容量素子は、前記集積回路の一部であり、前記集積回路の平面視で、前記可変容量素子は、前記第1のコイルと前記第2のコイルとの間に配置されていてもよい。
[Application example 2]
In the oscillation module according to the above application example, the oscillation circuit includes a variable capacitance element, the variable capacitance element is a part of the integrated circuit, and in a plan view of the integrated circuit, the variable capacitance element is the said. It may be arranged between the first coil and the second coil.

本適用例に係る発振モジュールによれば、第3のコイルを第1のコイル及び第2のコイルに近づけると、第1のコイルが発生する磁界や第2のコイルが発生する磁界の影響を受けやすくなるが、第1のコイルと第2のコイルとの間に、磁界の影響を受けにくい可変容量素子が配置されることにより、レイアウト面積の不要な増加を抑えながら、発振信号の劣化を低減させることができる。 According to the oscillation module according to this application example, when the third coil is brought close to the first coil and the second coil, it is affected by the magnetic field generated by the first coil and the magnetic field generated by the second coil. Although it becomes easier, by arranging a variable capacitance element that is not easily affected by the magnetic field between the first coil and the second coil, deterioration of the oscillation signal is reduced while suppressing an unnecessary increase in the layout area. Can be made to.

[適用例3]
上記適用例に係る発振モジュールにおいて、前記発振回路は、差動増幅器を含み、前記差動増幅器は、前記集積回路の一部であり、前記集積回路の平面視で、前記差動増幅器は、前記可変容量素子と前記第3のコイルとの間に配置されていてもよい。
[Application example 3]
In the oscillation module according to the above application example, the oscillation circuit includes a differential amplifier, the differential amplifier is a part of the integrated circuit, and in a plan view of the integrated circuit, the differential amplifier is the said. It may be arranged between the variable capacitance element and the third coil.

本適用例に係る発振モジュールによれば、第1のコイルと第2のコイルとの間には可変容量素子が配置され、かつ、可変容量素子と第3のコイルとの間に差動増幅器が配置されるので、レイアウト面積の不要な増加を抑えながら、第1のコイル及び第2のコイルと第3のコイルとの距離を長くすることができる。従って、本適用例に係る発振モジュールによれば、第1のコイル及び第2のコイルとフィルター回路が有する第3のコイルとの磁界結合がより小さくなるので、磁界結合の影響による発振信号の劣化をより低減させることができる。 According to the oscillation module according to this application example, a variable capacitance element is arranged between the first coil and the second coil, and a differential amplifier is provided between the variable capacitance element and the third coil. Since they are arranged, the distance between the first coil and the second coil and the third coil can be increased while suppressing an unnecessary increase in the layout area. Therefore, according to the oscillation module according to this application example, the magnetic field coupling between the first coil and the second coil and the third coil of the filter circuit becomes smaller, so that the oscillation signal is deteriorated due to the influence of the magnetic field coupling. Can be further reduced.

[適用例4]
上記適用例に係る発振モジュールにおいて、前記集積回路は、前記第1のコイルと接続されている第1のパッドと、前記第2のコイルと接続されている第2のパッドと、を含み、前記第1のコイルと前記第1のパッドとの距離は、前記第3のコイルと前記第1のパッドとの距離よりも短く、かつ、前記第2のコイルと前記第2のパッドとの距離は、前記第3のコイルと前記第2のパッドとの距離よりも短くてもよい。
[Application example 4]
In the oscillation module according to the above application example, the integrated circuit includes a first pad connected to the first coil and a second pad connected to the second coil. The distance between the first coil and the first pad is shorter than the distance between the third coil and the first pad, and the distance between the second coil and the second pad is , It may be shorter than the distance between the third coil and the second pad.

本適用例に係る発振モジュールによれば、第1のパッドと第1のコイルとを接続する配線の長さや第2のパッドと第2のコイルとを接続する配線の長さを短くすることができる。また、本適用例に係る発振モジュールによれば、第1のパッド及び第2のパッドと第3のコイルとを離すことができるので、第1のコイルや第2のコイルに流れる電流の周波数成分が、第1のパッドや第2のパッドを介して第3のコイルを流れる電流にカップリングされるおそれを低減させることができる。従って、本適用例に係る発振モジュールによれば、発振信号の劣化をより低減させることができる。 According to the oscillation module according to this application example, the length of the wiring connecting the first pad and the first coil and the length of the wiring connecting the second pad and the second coil can be shortened. can. Further, according to the oscillation module according to this application example, since the first pad and the second pad can be separated from the third coil, the frequency component of the current flowing through the first coil and the second coil can be separated. However, it is possible to reduce the possibility of being coupled to the current flowing through the third coil via the first pad and the second pad. Therefore, according to the oscillation module according to this application example, the deterioration of the oscillation signal can be further reduced.

[適用例5]
上記適用例に係る発振モジュールにおいて、前記発振回路は、第1の入力ポートと、第2の入力ポートと、第1の出力ポートと、第2の出力ポートと、を有するSAWフィルターを有し、前記第1のパッドは前記第1の出力ポートと接続され、前記第2のパッドは前記第2の出力ポートと接続されていてもよい。
[Application Example 5]
In the oscillation module according to the above application example, the oscillation circuit has a SAW filter having a first input port, a second input port, a first output port, and a second output port. The first pad may be connected to the first output port, and the second pad may be connected to the second output port.

本適用例によれば、磁界結合の影響による発振信号の劣化を低減させることが可能なS
AW発振器を実現することができる。
According to this application example, it is possible to reduce the deterioration of the oscillation signal due to the influence of the magnetic field coupling.
An AW oscillator can be realized.

[適用例6]
上記適用例に係る発振モジュールにおいて、前記第1の出力ポートから前記第1の入力ポートに伝搬する信号と、前記第2の出力ポートから前記第2の入力ポートに伝搬する信号とは互いに逆相であってもよい。
[Application example 6]
In the oscillation module according to the above application example, the signal propagating from the first output port to the first input port and the signal propagating from the second output port to the second input port are in opposite phase to each other. It may be.

本適用例に係る発振モジュールによれば、発振回路における帰還経路上を伝搬する1対の信号が差動信号であるため、第1の差動増幅器により、当該1対の信号(差動信号)が増幅され、かつ、コモンモードノイズとして重畳される電源ノイズは大きく低減する。従って、本適用例に係る発振モジュールによれば、発振信号の周波数精度やS/Nを向上させることができる。 According to the oscillation module according to this application example, since the pair of signals propagating on the feedback path in the oscillation circuit is a differential signal, the first differential amplifier causes the pair of signals (differential signal). Is amplified, and the power supply noise superimposed as common mode noise is greatly reduced. Therefore, according to the oscillation module according to this application example, the frequency accuracy and S / N of the oscillation signal can be improved.

[適用例7]
上記適用例に係る発振モジュールにおいて、前記発振回路は、差動で動作してもよい。
[Application 7]
In the oscillation module according to the above application example, the oscillation circuit may operate differentially.

本適用例に係る発振モジュールによれば、発振回路が差動で動作するため、発振回路における帰還経路上を伝搬する1対の信号(発振信号)にコモンモードノイズとして重畳される電源ノイズは大きく低減される。従って、本適用例に係る発振モジュールによれば、発振信号の周波数精度やS/Nを向上させることができる。 According to the oscillation module according to this application example, since the oscillation circuit operates differentially, the power supply noise superimposed as common mode noise on the pair of signals (oscillation signal) propagating on the feedback path in the oscillation circuit is large. It will be reduced. Therefore, according to the oscillation module according to this application example, the frequency accuracy and S / N of the oscillation signal can be improved.

[適用例8]
上記適用例に係る発振モジュールは、前記フィルター回路よりも後段に設けられている出力回路を含み、前記発振回路は、差動信号を出力し、前記発振回路から前記出力回路に至る信号経路上にある回路は差動で動作してもよい。
[Application Example 8]
The oscillation module according to the above application example includes an output circuit provided after the filter circuit, and the oscillation circuit outputs a differential signal and is on a signal path from the oscillation circuit to the output circuit. Some circuits may operate differentially.

本適用例に係る発振モジュールによれば、発振回路の動作により発生する電源ノイズは、発振回路よりも後段に設けられた各回路に入力される差動信号にコモンモードノイズとして重畳するので、当該各回路は、差動で動作することで電源ノイズが大きく低減された差動信号を出力することができる。従って、本適用例に係る発振モジュールによれば、電源ノイズの影響による劣化を低減させた周波数精度の高い発振信号を出力することができる。 According to the oscillation module according to this application example, the power supply noise generated by the operation of the oscillation circuit is superimposed as the common mode noise on the differential signal input to each circuit provided in the subsequent stage of the oscillation circuit. Each circuit can output a differential signal with greatly reduced power supply noise by operating differentially. Therefore, according to the oscillation module according to this application example, it is possible to output an oscillation signal with high frequency accuracy with reduced deterioration due to the influence of power supply noise.

[適用例9]
本適用例に係る電子機器は、上記のいずれかの発振モジュールを備えている。
[Application 9]
The electronic device according to this application example includes any of the above oscillation modules.

[適用例10]
本適用例に係る移動体は、上記のいずれかの発振モジュールを備えている。
[Application Example 10]
The moving body according to this application example includes any of the above oscillation modules.

これらの適用例によれば、発振回路とフィルター回路との間で生じる磁界結合の影響による発振信号の劣化を低減させることが可能な発振モジュールを備えているので、例えば、信頼性の高い電子機器及び移動体を実現することも可能である。 According to these application examples, since the oscillation module capable of reducing the deterioration of the oscillation signal due to the influence of the magnetic field coupling generated between the oscillation circuit and the filter circuit is provided, for example, a highly reliable electronic device is provided. And it is also possible to realize a moving body.

本実施形態の発振モジュール1の斜視図。The perspective view of the oscillation module 1 of this embodiment. 発振モジュール1を図1のA-A’で切断した断面図。FIG. 3 is a cross-sectional view of the oscillation module 1 cut at AA'in FIG. 発振モジュール1を図1のB-B’で切断した断面図。FIG. 3 is a cross-sectional view of the oscillation module 1 cut at BB'in FIG. SAWフィルター2及び集積回路3の平面図。The plan view of the SAW filter 2 and the integrated circuit 3. 本実施形態の発振モジュール1の効果の説明図。The explanatory view of the effect of the oscillation module 1 of this embodiment. 本実施形態の発振モジュール1の機能構成の一例を示すブロック図。The block diagram which shows an example of the functional structure of the oscillation module 1 of this embodiment. 差動増幅器20の回路構成の一例を示す図。The figure which shows an example of the circuit structure of a differential amplifier 20. SAWフィルター2の入出力波形の一例を示す図。The figure which shows an example of the input / output waveform of SAW filter 2. 差動増幅器40の回路構成の一例を示す図。The figure which shows an example of the circuit structure of a differential amplifier 40. 逓倍回路60の回路構成の一例を示す図。The figure which shows an example of the circuit structure of the multiplication circuit 60. ハイパスフィルター70の回路構成の一例を示す図。The figure which shows an example of the circuit structure of a high-pass filter 70. ハイパスフィルター70の周波数特性の一例を示す図。The figure which shows an example of the frequency characteristic of a high-pass filter 70. 出力回路80の回路構成の一例を示す図。The figure which shows an example of the circuit structure of an output circuit 80. 集積回路3のレイアウト配置の一例を示す図。The figure which shows an example of the layout arrangement of an integrated circuit 3. 集積回路3のレイアウト配置の一部の拡大図。Enlarged view of a part of the layout arrangement of the integrated circuit 3. 変形例におけるコイル74の配置例を示す図。The figure which shows the arrangement example of the coil 74 in the modification. 他の変形例におけるコイル74の配置例を示す図。The figure which shows the arrangement example of the coil 74 in another modification. 本実施形態の電子機器300の構成の一例を示す機能ブロック図。The functional block diagram which shows an example of the structure of the electronic device 300 of this embodiment. 本実施形態の移動体400の一例を示す図。The figure which shows an example of the moving body 400 of this embodiment.

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unreasonably limit the content of the present invention described in the claims. Moreover, not all of the configurations described below are essential constituent requirements of the present invention.

1.発振モジュール
1-1.発振モジュールの構造
図1は、本実施形態の発振モジュール1の構造の一例を示す図であり、発振モジュール1の斜視図である。また、図2は発振モジュール1を図1のA-A’で切断した断面図であり、図3は発振モジュール1を図1のB-B’で切断した断面図である。なお、図1~図3では、リッド(蓋)が無い状態の発振モジュール1が図示されているが、実際には、パッケージ4の開口が不図示のリッド(蓋)で覆われて発振モジュール1が構成されている。
1. 1. Oscillation module 1-1. Structure of Oscillation Module FIG. 1 is a diagram showing an example of the structure of the oscillation module 1 of the present embodiment, and is a perspective view of the oscillation module 1. Further, FIG. 2 is a cross-sectional view of the oscillation module 1 cut at AA'of FIG. 1, and FIG. 3 is a cross-sectional view of the oscillation module 1 cut at BB'of FIG. Although FIGS. 1 to 3 show the oscillation module 1 without a lid, the oscillation module 1 is actually covered with a lid (lid) (not shown) to open the package 4. Is configured.

図1に示すように、本実施形態の発振モジュール1は、SAW(Surface Acoustic Wave)発振器であり、SAWフィルター(表面弾性波フィルター)2、集積回路(IC:Integrated Circuit)3及びパッケージ4を含んで構成されている。 As shown in FIG. 1, the oscillation module 1 of the present embodiment is a SAW (Surface Acoustic Wave) oscillator, and includes a SAW filter (surface acoustic wave filter) 2, an integrated circuit (IC) 3, and a package 4. It is composed of.

パッケージ4は、例えば、セラミックパッケージ等の積層パッケージであり、SAWフィルター2と集積回路3とを同一空間内に収容する。具体的には、パッケージ4の上部には開口部が設けられており、当該開口部を不図示のリッド(蓋)で覆うことにより収容室が形成され、当該収容室に、SAWフィルター2及び集積回路3が収容されている。 The package 4 is a laminated package such as a ceramic package, and accommodates the SAW filter 2 and the integrated circuit 3 in the same space. Specifically, an opening is provided in the upper part of the package 4, and a storage chamber is formed by covering the opening with a lid (lid) (not shown), and the SAW filter 2 and the integrated are stored in the storage chamber. Circuit 3 is housed.

図2に示すように、集積回路3は、その下面がパッケージ4の第1層4Aの上面に接着固定されている。そして、集積回路3の上面に設けられている各電極(パッド)3Bとパッケージ4の第2層4Bの上面に設けられている各電極6Bとがそれぞれワイヤー5Bによりボンディングされている。 As shown in FIG. 2, the lower surface of the integrated circuit 3 is adhesively fixed to the upper surface of the first layer 4A of the package 4. Then, each electrode (pad) 3B provided on the upper surface of the integrated circuit 3 and each electrode 6B provided on the upper surface of the second layer 4B of the package 4 are bonded by a wire 5B, respectively.

SAWフィルター2は、一方の端部がパッケージ4に固着されている。より具体的には、SAWフィルター2は、長手方向の一方の端部(第1端部)2Aの下面が、接着剤7によりパッケージ4の第3層4Cの上面に接着固定されている。また、SAWフィルター2の長手方向の他方の端部(第2端部)2Bは固定されておらず、かつ、第2端部2Bとパッケージ4の内面との間に間隙が設けられている。すなわち、SAWフィルター2は片持ちでパッケージ4に固定されている。 One end of the SAW filter 2 is fixed to the package 4. More specifically, in the SAW filter 2, the lower surface of one end (first end) 2A in the longitudinal direction is adhesively fixed to the upper surface of the third layer 4C of the package 4 by the adhesive 7. Further, the other end portion (second end portion) 2B in the longitudinal direction of the SAW filter 2 is not fixed, and a gap is provided between the second end portion 2B and the inner surface of the package 4. That is, the SAW filter 2 is cantilevered and fixed to the package 4.

図1に示すように、SAWフィルター2の上面には、第1端部2Aにおいて第1の入力
ポートIP1、第2の入力ポートIP2、第1の出力ポートOP1及び第2の出力ポートOP2として機能する4つの電極が設けられている。そして、図1及び図3に示すように、SAWフィルター2の第1の入力ポートIP1、第2の入力ポートIP2、第1の出力ポートOP1及び第2の出力ポートOP2とパッケージ4の第3層4Cの上面に設けられている4つの電極6Aとがそれぞれワイヤー5Aによりボンディングされている。
As shown in FIG. 1, the upper surface of the SAW filter 2 functions as a first input port IP1, a second input port IP2, a first output port OP1 and a second output port OP2 at the first end 2A. Four electrodes are provided. Then, as shown in FIGS. 1 and 3, the first input port IP1 of the SAW filter 2, the second input port IP2, the first output port OP1, the second output port OP2, and the third layer of the package 4. The four electrodes 6A provided on the upper surface of the 4C are bonded by the wire 5A, respectively.

パッケージ4の内部には、4つの電極6Aと所定の4つの電極6Bとをそれぞれ電気的に接続するための不図示の配線が設けられている。すなわち、SAWフィルター2の第1の入力ポートIP1、第2の入力ポートIP2、第1の出力ポートOP1及び第2の出力ポートOP2は、ワイヤー5A、ワイヤー5B及びパッケージ4の内部配線を介して、集積回路3の互いに異なる4つの電極(パッド)3Bとそれぞれ接続されている。 Inside the package 4, wiring (not shown) for electrically connecting the four electrodes 6A and the predetermined four electrodes 6B is provided. That is, the first input port IP1, the second input port IP2, the first output port OP1 and the second output port OP2 of the SAW filter 2 pass through the wire 5A, the wire 5B, and the internal wiring of the package 4. It is connected to each of four different electrodes (pads) 3B of the integrated circuit 3.

また、パッケージ4の表面(外面)には、電源端子、接地端子あるいは出力端子として機能する不図示の複数の外部電極が設けられており、パッケージ4の内部には、当該複数の外部電極の各々と所定の複数の電極6Bの各々とをそれぞれ電気的に接続するための不図示の配線も設けられている。 Further, a plurality of external electrodes (not shown) that function as a power supply terminal, a ground terminal, or an output terminal are provided on the surface (outer surface) of the package 4, and each of the plurality of external electrodes is provided inside the package 4. Wiring (not shown) is also provided for electrically connecting the and each of the predetermined plurality of electrodes 6B.

図4は、図1の発振モジュール1をその上面から平面視したときのSAWフィルター2及び集積回路3の平面図である。 FIG. 4 is a plan view of the SAW filter 2 and the integrated circuit 3 when the oscillation module 1 of FIG. 1 is viewed in a plan view from the upper surface thereof.

図4に示すように、SAWフィルター2は、圧電基板200の表面に設けられた、第1のIDT(Interdigital Transducer)201と、第2のIDT202と、第1の反射器203と、第2の反射器204とを有している。 As shown in FIG. 4, the SAW filter 2 includes a first IDT (Interdigital Transducer) 201, a second IDT 202, a first reflector 203, and a second IDT (Interdigital Transducer) 201 provided on the surface of the piezoelectric substrate 200. It has a reflector 204.

圧電基板200は、例えば、水晶、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)、四ほう酸リチウム(Li2B4O7, LBO)等の単結晶材料や、酸化亜鉛(ZnO)、窒化アルミニウム(AlN)等の圧電性薄膜、圧電性セラミックス材料などを用いて製造することができる。 The piezoelectric substrate 200 may be a single crystal material such as a crystal, lithium niobate (LiNbO 3 ), lithium tantalate (LiTaO 3 ), lithium tetraborate (Li 2 B 4 O 7 , LBO), zinc oxide (ZnO), or the like. , A piezoelectric thin film such as aluminum nitride (AlN), a piezoelectric ceramic material, or the like can be used for production.

第1のIDT201と第2のIDT202は、第1の反射器203と第2の反射器204との間にあり、それぞれ、一定間隔で設けられた複数の電極指を有する櫛状の2つの電極が、互いに間挿し合うように対向して配置されている。そして、図2に示すように、第1のIDT201の電極指ピッチ及び第2のIDT202の電極指ピッチはともに一定値dになっている。 The first IDT 201 and the second IDT 202 are located between the first reflector 203 and the second reflector 204, and are two comb-shaped electrodes each having a plurality of electrode fingers provided at regular intervals. Are arranged facing each other so as to be interleaved with each other. Then, as shown in FIG. 2, the electrode finger pitch of the first IDT 201 and the electrode finger pitch of the second IDT 202 are both constant values d1.

また、SAWフィルター2は、圧電基板200の表面に設けられた、第1のIDT201と接続されている第1の入力ポートIP1と、第1のIDT201と接続されている第2の入力ポートIP2と、第2のIDT202と接続されている第1の出力ポートOP1と、第2のIDT202と接続されている第2の出力ポートOP2とを有している。 Further, the SAW filter 2 includes a first input port IP1 connected to the first IDT201 and a second input port IP2 connected to the first IDT201 provided on the surface of the piezoelectric substrate 200. It has a first output port OP1 connected to the second IDT202 and a second output port OP2 connected to the second IDT202.

具体的には、圧電基板200の表面には、第1の配線205と第2の配線206とが設けられており、第1の入力ポートIP1は、第1の配線205によって第1のIDT201の一方の電極(図4では上側の電極)と接続され、第2の入力ポートIP2は、第2の配線206によって第1のIDT201の他方の電極(図4では下側の電極)と接続されている。また、圧電基板200の表面には、第3の配線207と第4の配線208とが設けられており、第1の出力ポートOP1は、第3の配線207によって第2のIDT202の一方の電極(図4では上側の電極)と接続され、第2の出力ポートOP2は、第4の配線208によって第2のIDT202の他方の電極(図4では下側の電極)と接続されている。 Specifically, a first wiring 205 and a second wiring 206 are provided on the surface of the piezoelectric substrate 200, and the first input port IP1 is connected to the first IDT 201 by the first wiring 205. It is connected to one electrode (upper electrode in FIG. 4) and the second input port IP2 is connected to the other electrode of the first IDT 201 (lower electrode in FIG. 4) by a second wire 206. There is. Further, a third wiring 207 and a fourth wiring 208 are provided on the surface of the piezoelectric substrate 200, and the first output port OP1 is connected to one electrode of the second IDT 202 by the third wiring 207. It is connected to (upper electrode in FIG. 4) and the second output port OP2 is connected to the other electrode of the second IDT 202 (lower electrode in FIG. 4) by a fourth wire 208.

このように構成されたSAWフィルター2において、第1の入力ポートIP1及び第2の入力ポートIP2からf=v/(2d)(vは表面弾性波が圧電基板200の表面を伝搬する速度)付近の周波数を有する電気信号が入力されると、第1のIDT201により1波長が2dに等しい表面弾性波が励起される。そして、第1のIDT201により励起された表面弾性波は、第1の反射器203と第2の反射器204の間で反射されて定在波となる。この定在波は、第2のIDT202において電気信号に変換され、第1の出力ポートOP1及び第2の出力ポートOP2から出力される。すなわち、SAWフィルター2は、中心周波数をf=v/(2d)とする狭帯域のバンドパスフィルターとして機能する。 In the SAW filter 2 configured as described above, f = v / (2d 1 ) (v is the speed at which the surface acoustic wave propagates on the surface of the piezoelectric substrate 200) from the first input port IP1 and the second input port IP2. When an electric signal having a frequency in the vicinity is input, a surface acoustic wave having a wavelength equal to 2d1 is excited by the first IDT201. Then, the surface acoustic wave excited by the first IDT 201 is reflected between the first reflector 203 and the second reflector 204 to become a standing wave. This standing wave is converted into an electric signal in the second IDT202 and output from the first output port OP1 and the second output port OP2. That is, the SAW filter 2 functions as a narrow band bandpass filter having a center frequency of f = v / (2d 1 ).

本実施形態では、図4に示すように、平面視で、SAWフィルター2の少なくとも一部が集積回路3と重なっている。また、平面視で、SAWフィルター2の第1端部2A(図4において斜線を施した部分)は集積回路3と重なっていない。このように、本実施形態では、SAWフィルター2を、その第1端部2Aをパッケージ4に固定して片持ちにし、SAWフィルター2の下方に形成される空間に集積回路3を配置することによって、発振モジュール1の小型化を実現している。 In this embodiment, as shown in FIG. 4, at least a part of the SAW filter 2 overlaps with the integrated circuit 3 in a plan view. Further, in a plan view, the first end portion 2A of the SAW filter 2 (the portion shaded in FIG. 4) does not overlap with the integrated circuit 3. As described above, in the present embodiment, the SAW filter 2 is cantilevered by fixing the first end portion 2A to the package 4, and the integrated circuit 3 is arranged in the space formed below the SAW filter 2. , The size of the oscillation module 1 has been reduced.

また、本実施形態の発振モジュール1によれば、SAWフィルター2の全面ではなく、その一部である第1端部2Aがパッケージ4に固着されているので、固着される部分の面積が小さく、パッケージ4から加わる応力により変形しやすい部分が少ない。従って、本実施形態の発振モジュール1によれば、SAWフィルター2に加わる応力による発振信号の劣化を低減させることができる。 Further, according to the oscillation module 1 of the present embodiment, since the first end portion 2A which is a part of the SAW filter 2 is fixed to the package 4 instead of the entire surface, the area of the fixed portion is small. There are few parts that are easily deformed by the stress applied from the package 4. Therefore, according to the oscillation module 1 of the present embodiment, it is possible to reduce the deterioration of the oscillation signal due to the stress applied to the SAW filter 2.

また、SAWフィルター2の第1端部2Aにおける圧電基板200の裏面は、接着剤7によってパッケージ4に固定されるため、第1端部2Aは接着剤7の収縮によっても変形しやすい。そこで、本実施形態では、図4に示すように、第1のIDT201、第2のIDT202、第1の反射器203及び第2の反射器204は、第1端部2Aにおける圧電基板200の表面に設けられていない。これにより、第1のIDT201及び第2のIDT202の変形が大きく緩和される。従って、本実施形態によれば、接着剤7の収縮による応力に起因する第1のIDT201や第2のIDT202の変形によって生じる電極指ピッチdの目標値に対する誤差を小さくすることができるので、高い周波数精度の発振モジュール1を実現することができる。 Further, since the back surface of the piezoelectric substrate 200 in the first end 2A of the SAW filter 2 is fixed to the package 4 by the adhesive 7, the first end 2A is easily deformed by the shrinkage of the adhesive 7. Therefore, in the present embodiment, as shown in FIG. 4, the first IDT201, the second IDT202, the first reflector 203, and the second reflector 204 are the surfaces of the piezoelectric substrate 200 at the first end portion 2A. Not provided in. As a result, the deformation of the first IDT201 and the second IDT202 is greatly alleviated. Therefore, according to the present embodiment, it is possible to reduce the error with respect to the target value of the electrode finger pitch d1 caused by the deformation of the first IDT 201 and the second IDT 202 due to the stress due to the shrinkage of the adhesive 7. An oscillation module 1 with high frequency accuracy can be realized.

また、本実施形態では、SAWフィルター2を片持ちにすることで、自由端である第2端部2Bにパッケージ4との接触による応力が加わらない。従って、本実施形態によれば、パッケージ4との接触による応力に起因する第1のIDT201や第2のIDT202の変形が生じないので、高い周波数精度の発振モジュール1を実現することができる。 Further, in the present embodiment, by cantilevering the SAW filter 2, stress due to contact with the package 4 is not applied to the second end portion 2B which is a free end. Therefore, according to the present embodiment, the first IDT 201 and the second IDT 202 are not deformed due to the stress caused by the contact with the package 4, so that the oscillation module 1 with high frequency accuracy can be realized.

また、本実施形態では、変形によって特性が変化しない第1の入力ポートIP1、第2の入力ポートIP2、第1の出力ポートOP1及び第2の出力ポートOP2は、SAWフィルター2の第1端部2Aにおける圧電基板200の表面に設けられている。これにより、SAWフィルター2が不要に大きくなることを回避し、発振モジュール1の小型化を可能としている。 Further, in the present embodiment, the first input port IP1, the second input port IP2, the first output port OP1 and the second output port OP2 whose characteristics do not change due to deformation are the first end portions of the SAW filter 2. It is provided on the surface of the piezoelectric substrate 200 in 2A. This prevents the SAW filter 2 from becoming unnecessarily large, and makes it possible to reduce the size of the oscillation module 1.

また、本実施形態では、図4に示すように、SAWフィルター2は長辺2Xと短辺2Yを有する矩形状であり、平面視で、第1の入力ポートIP1、第2の入力ポートIP2、第1の出力ポートOP1及び第2の出力ポートOP2は、SAWフィルター2の長辺2Xに沿って並んでいる。従って、本実施形態によれば、図1に示したように、SAWフィルター2の外部において、第1の入力ポートIP1、第2の入力ポートIP2、第1の出力ポートOP1及び第2の出力ポートOP2のそれぞれに接続される4つのワイヤー5Aを
すべて長辺2X側に設けることができるので、パッケージ4の内部におけるSAWフィルター2の長辺側の空間を効率よく利用し、短辺側の空間を小さくすることができるので、発振モジュール1の小型化が可能である。
Further, in the present embodiment, as shown in FIG. 4, the SAW filter 2 has a rectangular shape having a long side 2X and a short side 2Y, and has a first input port IP1 and a second input port IP2 in a plan view. The first output port OP1 and the second output port OP2 are arranged along the long side 2X of the SAW filter 2. Therefore, according to the present embodiment, as shown in FIG. 1, outside the SAW filter 2, the first input port IP1, the second input port IP2, the first output port OP1, and the second output port Since all four wires 5A connected to each of OP2 can be provided on the long side 2X side, the space on the long side of the SAW filter 2 inside the package 4 can be efficiently used, and the space on the short side can be used. Since it can be made smaller, the oscillation module 1 can be made smaller.

また、本実施形態では、図4に示すように、平面視で、第1の入力ポートIP1と第2の入力ポートIP2とが長辺2Xから等距離に配置され、かつ、第1の出力ポートOP1と第2の出力ポートOP2とが長辺2Xから等距離に配置されている。従って、本実施形態によれば、第1の入力ポートIP1に接続される配線(ワイヤー5A及び基板配線)の長さと第2の入力ポートIP2に接続される配線の長さとを揃えやすく、第1の出力ポートOP1に接続される配線の長さと第2の出力ポートOP2に接続される配線の長さとを揃えやすく、SAWフィルター2に入力又は出力される差動信号の位相差の180°からのずれを小さくすることができる。 Further, in the present embodiment, as shown in FIG. 4, in a plan view, the first input port IP1 and the second input port IP2 are arranged equidistantly from the long side 2X, and the first output port. OP1 and the second output port OP2 are arranged equidistant from the long side 2X. Therefore, according to the present embodiment, it is easy to align the length of the wiring (wire 5A and the board wiring) connected to the first input port IP1 and the length of the wiring connected to the second input port IP2, and the first. It is easy to match the length of the wiring connected to the output port OP1 of the above and the length of the wiring connected to the second output port OP2, and the phase difference of the differential signal input or output to the SAW filter 2 is from 180 °. The deviation can be reduced.

さらに、本実施形態では、図4に示すように、平面視で、第1の入力ポートIP1、第2の入力ポートIP2、第1の出力ポートOP1及び第2の出力ポートOP2が長辺2Xから等距離に配置されている。従って、第1の入力ポートIP1、第2の入力ポートIP2、第1の出力ポートOP1及び第2の出力ポートOP2のそれぞれに接続される4つのワイヤー5Aの高さを揃えやすい。特に、本実施形態では、第1の入力ポートIP1、第2の入力ポートIP2、第1の出力ポートOP1及び第2の出力ポートOP2が、長辺2Xに沿って長辺2Xに近い位置に設けられているため、図5の左側の断面図(図3の一部を図示した断面図)に示すように、SAWフィルター2の上面からワイヤー5Aの最高部までの高さH1を小さくすることができる。図5の右側には、仮に、第1の入力ポートIP1、第2の入力ポートIP2、第1の出力ポートOP1及び第2の出力ポートOP2を長辺2Xからより遠い位置に設けた場合の断面図が示されており、SAWフィルター2の上面からワイヤー5Aの最高部までの高さH2はH1よりも大きい。このように、本実施形態によれば、ワイヤー5Aを低くすることができるので、パッケージ4の高さ方向のサイズを小さくすることが可能となり、発振モジュール1の小型化を実現することができる。 Further, in the present embodiment, as shown in FIG. 4, in a plan view, the first input port IP1, the second input port IP2, the first output port OP1 and the second output port OP2 are from the long side 2X. They are located equidistantly. Therefore, it is easy to align the heights of the four wires 5A connected to each of the first input port IP1, the second input port IP2, the first output port OP1, and the second output port OP2. In particular, in the present embodiment, the first input port IP1, the second input port IP2, the first output port OP1 and the second output port OP2 are provided at positions close to the long side 2X along the long side 2X. Therefore, as shown in the cross-sectional view on the left side of FIG. 5 (cross-sectional view in which a part of FIG. 3 is illustrated), the height H1 from the upper surface of the SAW filter 2 to the highest portion of the wire 5A can be reduced. can. On the right side of FIG. 5, a cross section when the first input port IP1, the second input port IP2, the first output port OP1 and the second output port OP2 are provided at positions farther from the long side 2X. The figure is shown, and the height H2 from the upper surface of the SAW filter 2 to the highest portion of the wire 5A is larger than that of H1. As described above, according to the present embodiment, since the wire 5A can be lowered, the size of the package 4 in the height direction can be reduced, and the oscillation module 1 can be miniaturized.

また、本実施形態では、図4に示すように、平面視で、長辺2Xに沿う方向に、第1の入力ポートIP1、第1の出力ポートOP1、第2の出力ポートOP2、第2の入力ポートIP2の順に並んでいる。これにより、第1のIDT201と第2のIDT202とを長辺2Xに沿う方向に並べた場合に、第1の配線205、第2の配線206、第3の配線207及び第4の配線208とを互いに交差せずに設けることが容易となり、これら配線の長さを短くすることができる。 Further, in the present embodiment, as shown in FIG. 4, in a plan view, in the direction along the long side 2X, the first input port IP1, the first output port OP1, the second output port OP2, and the second They are arranged in the order of input port IP2. As a result, when the first IDT 201 and the second IDT 202 are arranged in the direction along the long side 2X, the first wiring 205, the second wiring 206, the third wiring 207, and the fourth wiring 208 Can be easily provided without intersecting each other, and the length of these wirings can be shortened.

なお、SAWフィルター2は、図4の構成に限らず、例えば、反射器を有さず、入力用のIDTと出力用のIDTの間を表面弾性波が伝搬するトランスバーサル型SAWフィルターであってもよい。 The SAW filter 2 is not limited to the configuration shown in FIG. 4, and is, for example, a transversal SAW filter that does not have a reflector and in which a surface acoustic wave propagates between an IDT for input and an IDT for output. May be good.

1-2.発振モジュールの機能構成
図6は、本実施形態の発振モジュール1の機能構成の一例を示すブロック図である。図6に示すように、本実施形態の発振モジュール1は、SAWフィルター2、位相シフト回路10、差動増幅器20(第1の差動増幅器)、コンデンサー32、コンデンサー34、差動増幅器40(第2の差動増幅器)、コンデンサー52、コンデンサー54、逓倍回路60、ハイパスフィルター70(フィルター回路)、出力回路80を含んで構成されている。なお、本実施形態の発振モジュール1は、適宜、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
1-2. Functional Configuration of Oscillation Module FIG. 6 is a block diagram showing an example of the functional configuration of the oscillation module 1 of the present embodiment. As shown in FIG. 6, the oscillation module 1 of the present embodiment includes a SAW filter 2, a phase shift circuit 10, a differential amplifier 20 (first differential amplifier), a capacitor 32, a capacitor 34, and a differential amplifier 40 (first differential amplifier). 2 differential amplifier), a capacitor 52, a capacitor 54, a multiplication circuit 60, a high-pass filter 70 (filter circuit), and an output circuit 80. The oscillation module 1 of the present embodiment may be configured such that a part of these elements is omitted or changed, or another element is added as appropriate.

位相シフト回路10、差動増幅器20、コンデンサー32、コンデンサー34、差動増
幅器40、コンデンサー52、コンデンサー54、逓倍回路60、ハイパスフィルター70及び出力回路80は、集積回路3に含まれている。すなわち、これらの各回路は集積回路3の一部である。
The phase shift circuit 10, the differential amplifier 20, the capacitor 32, the capacitor 34, the differential amplifier 40, the capacitor 52, the capacitor 54, the multiplication circuit 60, the high-pass filter 70, and the output circuit 80 are included in the integrated circuit 3. That is, each of these circuits is a part of the integrated circuit 3.

SAWフィルター2の第1の出力ポートOP1は、集積回路3の入力端子T1と接続されている。また、SAWフィルター2の第2の出力ポートOP2は、集積回路3の入力端子T2と接続されている。また、SAWフィルター2の第1の入力ポートIP1は、集積回路3の出力端子T3と接続されている。また、SAWフィルター2の第2の入力ポートIP2は、集積回路3の出力端子T4と接続されている。 The first output port OP1 of the SAW filter 2 is connected to the input terminal T1 of the integrated circuit 3. Further, the second output port OP2 of the SAW filter 2 is connected to the input terminal T2 of the integrated circuit 3. Further, the first input port IP1 of the SAW filter 2 is connected to the output terminal T3 of the integrated circuit 3. Further, the second input port IP2 of the SAW filter 2 is connected to the output terminal T4 of the integrated circuit 3.

集積回路3の電源端子T7は、発振モジュール1の外部端子(パッケージ4の表面に設けられた外部電極)であるVDD端子と接続されており、電源端子T7にはVDD端子を介して所望の電源電位が供給される。また、集積回路3の接地端子T8は、発振モジュール1の外部端子であるVSS端子と接続されており、接地端子T8にはVSS端子を介して接地電位(0V)が供給される。そして、位相シフト回路10、差動増幅器20、コンデンサー32、コンデンサー34、差動増幅器40、コンデンサー52、コンデンサー54、逓倍回路60、ハイパスフィルター70及び出力回路80は、電源端子T7と接地端子T8との間の電位差を電源電圧として動作する。なお、差動増幅器20、差動増幅器40、逓倍回路60、ハイパスフィルター70及び出力回路80の各電源端子及び各接地端子は、電源端子T7及び接地端子T8とそれぞれ接続されているが、図6では図示が省略されている。 The power supply terminal T7 of the integrated circuit 3 is connected to a VDD terminal which is an external terminal (external electrode provided on the surface of the package 4) of the oscillation module 1, and a desired power supply is connected to the power supply terminal T7 via the VDD terminal. An electric potential is supplied. Further, the ground terminal T8 of the integrated circuit 3 is connected to a VSS terminal which is an external terminal of the oscillation module 1, and a ground potential (0V) is supplied to the ground terminal T8 via the VSS terminal. The phase shift circuit 10, the differential amplifier 20, the capacitor 32, the capacitor 34, the differential amplifier 40, the capacitor 52, the capacitor 54, the multiplication circuit 60, the high pass filter 70, and the output circuit 80 are the power supply terminal T7 and the ground terminal T8. It operates with the potential difference between them as the power supply voltage. The power supply terminals and the ground terminals of the differential amplifier 20, the differential amplifier 40, the multiplication circuit 60, the high-pass filter 70, and the output circuit 80 are connected to the power supply terminal T7 and the ground terminal T8, respectively. The illustration is omitted in.

位相シフト回路10及び差動増幅器20は、SAWフィルター2の第1の出力ポートOP1及び第2の出力ポートOP2から第1の入力ポートIP1及び第2の入力ポートIP2に至る帰還経路上に設けられている。 The phase shift circuit 10 and the differential amplifier 20 are provided on the feedback path from the first output port OP1 and the second output port OP2 of the SAW filter 2 to the first input port IP1 and the second input port IP2. ing.

位相シフト回路10は、コイル11(第1のコイル)と、コイル12(第2のコイル)と、可変容量素子13とを有している。コイル11のインダクタンスとコイル12のインダクタンスは同じ(製造ばらつきによる差は許容される)あるいは同程度であってもよい。 The phase shift circuit 10 has a coil 11 (first coil), a coil 12 (second coil), and a variable capacitance element 13. The inductance of the coil 11 and the inductance of the coil 12 may be the same (differences due to manufacturing variations are acceptable) or the same.

コイル11の一端は、集積回路3の入力端子T1と接続され、コイル11の他端は、可変容量素子13の一端及び差動増幅器20の非反転入力端子と接続されている。また、コイル12の一端は、集積回路3の入力端子T2と接続され、コイル12の他端は、可変容量素子13の他端及び差動増幅器20の反転入力端子と接続されている。 One end of the coil 11 is connected to the input terminal T1 of the integrated circuit 3, and the other end of the coil 11 is connected to one end of the variable capacitance element 13 and the non-inverting input terminal of the differential amplifier 20. Further, one end of the coil 12 is connected to the input terminal T2 of the integrated circuit 3, and the other end of the coil 12 is connected to the other end of the variable capacitance element 13 and the inverting input terminal of the differential amplifier 20.

可変容量素子13は、例えば、印加される電圧に応じて容量値が変化するバラクター(バリキャップ、あるいは可変容量ダイオードともいう)であってもよいし、複数のコンデンサーと、複数のコンデンサーの少なくとも一部を選択するための複数のスイッチとを含み、選択信号に応じて複数のスイッチが開閉することで選択されたコンデンサーに応じて容量値が切り替わる回路であってもよい。 The variable capacitance element 13 may be, for example, a varicap (also referred to as a varicap or a variable capacitance diode) whose capacitance value changes according to an applied voltage, a plurality of capacitors, and at least one of the plurality of capacitors. The circuit may include a plurality of switches for selecting a unit, and the capacitance value may be switched according to the selected capacitor by opening and closing the plurality of switches according to the selection signal.

差動増幅器20は、非反転入力端子と反転入力端子とに入力される1対の信号を、その電位差を増幅して非反転出力端子と反転出力端子とから出力する。差動増幅器20の非反転出力端子は、集積回路3の出力端子T3及びコンデンサー32の一端と接続されている。また、差動増幅器20の反転出力端子は、集積回路3の出力端子T4及びコンデンサー34の一端と接続されている。 The differential amplifier 20 amplifies the potential difference between the pair of signals input to the non-inverting input terminal and the inverting input terminal, and outputs the pair of signals from the non-inverting output terminal and the inverting output terminal. The non-inverting output terminal of the differential amplifier 20 is connected to the output terminal T3 of the integrated circuit 3 and one end of the capacitor 32. Further, the inverting output terminal of the differential amplifier 20 is connected to the output terminal T4 of the integrated circuit 3 and one end of the capacitor 34.

図7は、差動増幅器20の回路構成の一例を示す図である。図7の例では、差動増幅器20は、抵抗21、抵抗22、NMOS(Negative-channel Metal Oxide Semiconductor
)トランジスター23、NMOSトランジスター24、定電流源25、NMOSトランジスター26、NMOSトランジスター27、抵抗28及び抵抗29を含んで構成されている。図7では、例えば、入力端子IP20が非反転入力端子であり、入力端子IN20が反転入力端子である。また、出力端子OP20が非反転出力端子であり、出力端子ON20が反転出力端子である。
FIG. 7 is a diagram showing an example of the circuit configuration of the differential amplifier 20. In the example of FIG. 7, the differential amplifier 20 has a resistor 21, a resistor 22, and an IGMP (Negative-channel Metal Oxide Semiconductor).
) Transistor 23, an OSPF transistor 24, a constant current source 25, an IGMP transistor 26, an MIMO transistor 27, a resistor 28 and a resistor 29 are included. In FIG. 7, for example, the input terminal IP20 is a non-inverting input terminal, and the input terminal IN20 is an inverting input terminal. Further, the output terminal OP20 is a non-inverting output terminal, and the output terminal ON20 is an inverting output terminal.

NMOSトランジスター23は、ゲート端子が入力端子IP20と接続され、ソース端子が定電流源25の一端と接続され、ドレイン端子が抵抗21を介して電源端子T7(図6参照)と接続されている。 In the MIMO transistor 23, the gate terminal is connected to the input terminal IP20, the source terminal is connected to one end of the constant current source 25, and the drain terminal is connected to the power supply terminal T7 (see FIG. 6) via the resistor 21.

NMOSトランジスター24は、ゲート端子が入力端子IN20と接続され、ソース端子が定電流源25の一端と接続され、ドレイン端子が抵抗22を介して電源端子T7(図6参照)と接続されている。 The OFDM transistor 24 has a gate terminal connected to an input terminal IN20, a source terminal connected to one end of a constant current source 25, and a drain terminal connected to a power supply terminal T7 (see FIG. 6) via a resistor 22.

定電流源25の他端は、接地端子T8(図6参照)と接続されている。 The other end of the constant current source 25 is connected to the ground terminal T8 (see FIG. 6).

NMOSトランジスター26は、ゲート端子がNMOSトランジスター23のドレイン端子と接続され、ソース端子が抵抗28を介して接地端子T8(図6参照)と接続され、ドレイン端子が電源端子T7(図6参照)と接続されている。 In the MIMO transistor 26, the gate terminal is connected to the drain terminal of the MIMO transistor 23, the source terminal is connected to the ground terminal T8 (see FIG. 6) via the resistor 28, and the drain terminal is connected to the power supply terminal T7 (see FIG. 6). It is connected.

NMOSトランジスター27は、ゲート端子がNMOSトランジスター24のドレイン端子と接続され、ソース端子が抵抗29を介して接地端子T8(図6参照)と接続され、ドレイン端子が電源端子T7(図6参照)と接続されている。 In the MIMO transistor 27, the gate terminal is connected to the drain terminal of the MIMO transistor 24, the source terminal is connected to the ground terminal T8 (see FIG. 6) via the resistor 29, and the drain terminal is connected to the power supply terminal T7 (see FIG. 6). It is connected.

また、NMOSトランジスター26のソース端子は出力端子OP20と接続され、NMOSトランジスター27のソース端子は出力端子ON20と接続されている。 Further, the source terminal of the nanotube transistor 26 is connected to the output terminal OP20, and the source terminal of the nanotube transistor 27 is connected to the output terminal ON20.

このように構成されている差動増幅器20は、入力端子IP20と入力端子IN20とに入力される1対の信号を非反転増幅して出力端子OP20と出力端子ON20とから出力する。 The differential amplifier 20 configured in this way amplifies a pair of signals input to the input terminal IP20 and the input terminal IN20 in a non-inverting manner, and outputs the signals from the output terminal OP20 and the output terminal ON20.

図6に戻り、本実施形態では、SAWフィルター2、位相シフト回路10及び差動増幅器20により、SAWフィルター2の第1の出力ポートOP1及び第2の出力ポートOP2から第1の入力ポートIP1及び第2の入力ポートIP2に至る信号経路上を1対の信号が伝搬して正帰還の閉ループが構成され、当該1対の信号が発振信号となる。すなわち、SAWフィルター2、位相シフト回路10及び差動増幅器20により、発振回路100が構成される。なお、発振回路100は、適宜、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。 Returning to FIG. 6, in the present embodiment, the SAW filter 2, the phase shift circuit 10, and the differential amplifier 20 are used to provide the first output port OP1 and the second output port OP2 to the first input port IP1 of the SAW filter 2. A pair of signals propagates on the signal path leading to the second input port IP2 to form a closed loop of positive feedback, and the pair of signals becomes an oscillation signal. That is, the oscillation circuit 100 is configured by the SAW filter 2, the phase shift circuit 10, and the differential amplifier 20. The oscillation circuit 100 may be configured such that a part of these elements is omitted or changed, or another element is added as appropriate.

図8の上段に、SAWフィルター2の第1の出力ポートOP1から出力される信号(周波数f)の波形を実線で示し、SAWフィルター2の第2の出力ポートOP2から出力される信号(周波数f)の波形を破線で示す。また、図8の下段に、SAWフィルター2の第1の入力ポートIP1に入力される信号(周波数f)の波形を実線で示し、SAWフィルター2の第2の入力ポートIP2に入力される信号(周波数f)の波形を破線で示す。 The waveform of the signal (frequency f 0 ) output from the first output port OP1 of the SAW filter 2 is shown by a solid line in the upper part of FIG. 8, and the signal (frequency) output from the second output port OP2 of the SAW filter 2 is shown by a solid line. The waveform of f 0 ) is shown by a broken line. Further, in the lower part of FIG. 8, the waveform of the signal (frequency f 0 ) input to the first input port IP1 of the SAW filter 2 is shown by a solid line, and the signal input to the second input port IP2 of the SAW filter 2 is shown. The waveform of (frequency f 0 ) is shown by a broken line.

図8に示すように、SAWフィルター2の第1の出力ポートOP1から第1の入力ポートIP1に伝搬する信号(実線)と、SAWフィルター2の第2の出力ポートOP2から第2の入力ポートIP2に伝搬する信号(破線)とは互いに逆相である。ここで、「互いに逆相」とは、位相差が正確に180°の場合だけでなく、例えば、SAWフィルター2
の第1の出力ポートOP1から第1の入力ポートIP1に至る帰還経路の配線と、SAWフィルター2の第1の出力ポートOP1から第1の入力ポートIP1に至る帰還経路の配線との、長さ、抵抗及び容量の差や製造誤差に起因して生じる差動増幅器20が有する素子の特性の差等の分だけ、位相差が180°と異なる場合も含む概念である。
As shown in FIG. 8, the signal (solid line) propagating from the first output port OP1 of the SAW filter 2 to the first input port IP1 and the second output port OP2 to the second input port IP2 of the SAW filter 2 The signals propagating to (broken line) are out of phase with each other. Here, "opposite to each other" is not limited to the case where the phase difference is exactly 180 °, for example, the SAW filter 2
The length of the wiring of the feedback path from the first output port OP1 to the first input port IP1 of the SAW filter 2 and the wiring of the feedback path from the first output port OP1 of the SAW filter 2 to the first input port IP1. The concept includes the case where the phase difference is different from 180 ° due to the difference in resistance and capacitance, the difference in the characteristics of the element of the differential amplifier 20 caused by the manufacturing error, and the like.

このように、本実施形態の発振回路100は、SAWフィルター2の第1の出力ポートOP1及び第2の出力ポートOP2から出力される差動信号(互いに逆相の1対の信号)を差動増幅器20で増幅してSAWフィルター2の第1の入力ポートIP1及び第2の入力ポートIP2に帰還させることで閉ループの帰還経路を構成して発振する。すなわち、発振回路100は、差動で動作し、第1のIDT201及び第2のIDT202の電極指ピッチdに応じた周波数fで発振する。 As described above, the oscillation circuit 100 of the present embodiment differentially differentials the differential signals (a pair of signals having opposite phases) output from the first output port OP1 and the second output port OP2 of the SAW filter 2. By amplifying it with the amplifier 20 and feeding it back to the first input port IP1 and the second input port IP2 of the SAW filter 2, a closed loop feedback path is configured and oscillation is performed. That is, the oscillation circuit 100 operates differentially and oscillates at a frequency f 0 corresponding to the electrode finger pitch d 1 of the first IDT 201 and the second IDT 202.

そして、SAWフィルター2の第1の出力ポートOP1及び第2の出力ポートOP2から第1の入力ポートIP1及び第2の入力ポートIP2に至る帰還経路上を伝搬する差動信号に電源ラインを介して重畳される電源ノイズは、コモンモードノイズであるため、差動増幅器20により大きく低減する。従って、発振回路100によれば、電源ノイズの影響による発振信号の劣化を低減させ、発振信号の周波数精度やS/Nを向上させることができる。 Then, a differential signal propagating on the feedback path from the first output port OP1 and the second output port OP2 of the SAW filter 2 to the first input port IP1 and the second input port IP2 is transmitted via the power supply line. Since the superimposed power supply noise is common mode noise, it is greatly reduced by the differential amplifier 20. Therefore, according to the oscillation circuit 100, deterioration of the oscillation signal due to the influence of power supply noise can be reduced, and the frequency accuracy and S / N of the oscillation signal can be improved.

また、本実施形態の発振回路100は、位相シフト回路10の可変容量素子13の容量値を変化させることで、SAWフィルター2の通過帯域内において、コイル11のインダクタンス及びコイル12のインダクタンスに応じた可変幅で発振信号の周波数fを変化させることができる。コイル11のインダクタンス及びコイル12のインダクタンスが大きいほど周波数fの可変幅が大きい。 Further, the oscillation circuit 100 of the present embodiment responds to the inductance of the coil 11 and the inductance of the coil 12 in the pass band of the SAW filter 2 by changing the capacitance value of the variable capacitance element 13 of the phase shift circuit 10. The frequency f 0 of the oscillation signal can be changed with a variable width. The larger the inductance of the coil 11 and the inductance of the coil 12, the larger the variable width of the frequency f 0 .

また、本実施形態の発振回路100は、コイル11とコイル12には、互いに逆相の電流が流れる。従って、コイル11が発生させる磁界の向きとコイル12が発生させる磁界の向きが逆となって互いに弱め合うため、磁界の影響による発振信号の劣化を低減させることができる。 Further, in the oscillation circuit 100 of the present embodiment, currents having opposite phases flow through the coil 11 and the coil 12. Therefore, the direction of the magnetic field generated by the coil 11 and the direction of the magnetic field generated by the coil 12 are opposite to each other and weaken each other, so that deterioration of the oscillation signal due to the influence of the magnetic field can be reduced.

さらに、SAW共振子はリアクタンスに対する周波数特性が急峻であるのに対して、SAWフィルター2は、リアクタンスに対する周波数特性が直線的(穏やか)であるため、本実施形態の発振回路100は、SAW共振子を用いた発振回路と比較して、周波数fの可変範囲の制御が容易であるという利点を有する。 Further, the SAW resonator has a steep frequency characteristic with respect to the reactance, whereas the SAW filter 2 has a linear (gentle) frequency characteristic with respect to the reactance. Therefore, the oscillation circuit 100 of the present embodiment has a SAW resonator. It has an advantage that the variable range of the frequency f0 can be easily controlled as compared with the oscillation circuit using the above.

図6に戻り、発振モジュール1は、発振回路100よりも後段に、コンデンサー32、コンデンサー34、差動増幅器40、コンデンサー52、コンデンサー54、逓倍回路60、ハイパスフィルター70及び出力回路80が設けられている。 Returning to FIG. 6, the oscillation module 1 is provided with a capacitor 32, a capacitor 34, a differential amplifier 40, a capacitor 52, a capacitor 54, a multiplication circuit 60, a high-pass filter 70, and an output circuit 80 after the oscillation circuit 100. There is.

コンデンサー32は、一端が差動増幅器20の非反転出力端子(図7の出力端子OP20)と接続され、他端が差動増幅器40の非反転入力端子と接続されている。また、コンデンサー34は、一端が差動増幅器20の反転出力端子(図7の出力端子ON20)と接続され、他端が差動増幅器40の反転入力端子と接続されている。このコンデンサー32及びコンデンサー34は、DCカット用のコンデンサーとして機能し、差動増幅器20の非反転出力端子(図7の出力端子OP20)及び反転出力端子(図7の出力端子ON20)から出力される各信号のDC成分を除去する。 One end of the capacitor 32 is connected to the non-inverting output terminal of the differential amplifier 20 (output terminal OP20 in FIG. 7), and the other end is connected to the non-inverting input terminal of the differential amplifier 40. Further, one end of the capacitor 34 is connected to the inverting output terminal of the differential amplifier 20 (output terminal ON20 in FIG. 7), and the other end is connected to the inverting input terminal of the differential amplifier 40. The capacitor 32 and the capacitor 34 function as capacitors for DC cutting, and are output from the non-inverting output terminal (output terminal OP20 in FIG. 7) and the inverting output terminal (output terminal ON20 in FIG. 7) of the differential amplifier 20. The DC component of each signal is removed.

差動増幅器40は、発振回路100から逓倍回路60に至る信号経路上に設けられている。差動増幅器40は、非反転入力端子と反転入力端子とに入力される差動信号を増幅した差動信号を非反転出力端子と反転出力端子とから出力する。 The differential amplifier 40 is provided on the signal path from the oscillation circuit 100 to the multiplication circuit 60. The differential amplifier 40 outputs a differential signal obtained by amplifying a differential signal input to the non-inverting input terminal and the inverting input terminal from the non-inverting output terminal and the inverting output terminal.

図9は、差動増幅器40の回路構成の一例を示す図である。図9の例では、差動増幅器40は、抵抗41、抵抗42、NMOSトランジスター43、NMOSトランジスター44及び定電流源45を含んで構成されている。図9では、例えば、入力端子IP40が非反転入力端子であり、入力端子IN40が反転入力端子である。また、出力端子OP40が非反転出力端子であり、出力端子ON40が反転出力端子である。 FIG. 9 is a diagram showing an example of the circuit configuration of the differential amplifier 40. In the example of FIG. 9, the differential amplifier 40 includes a resistor 41, a resistor 42, an NaCl transistor 43, an NaCl transistor 44, and a constant current source 45. In FIG. 9, for example, the input terminal IP40 is a non-inverting input terminal, and the input terminal IN40 is an inverting input terminal. Further, the output terminal OP40 is a non-inverting output terminal, and the output terminal ON40 is an inverting output terminal.

NMOSトランジスター43は、ゲート端子が入力端子IP40と接続され、ソース端子が定電流源45の一端と接続され、ドレイン端子が抵抗41を介して電源端子T7(図6参照)と接続されている。 In the MIMO transistor 43, the gate terminal is connected to the input terminal IP40, the source terminal is connected to one end of the constant current source 45, and the drain terminal is connected to the power supply terminal T7 (see FIG. 6) via the resistor 41.

NMOSトランジスター44は、ゲート端子が入力端子IN40と接続され、ソース端子が定電流源45の一端と接続され、ドレイン端子が抵抗42を介して電源端子T7(図6参照)と接続されている。 The OFDM transistor 44 has a gate terminal connected to an input terminal IN40, a source terminal connected to one end of a constant current source 45, and a drain terminal connected to a power supply terminal T7 (see FIG. 6) via a resistor 42.

定電流源45の他端は、接地端子T8(図6参照)と接続されている。 The other end of the constant current source 45 is connected to the ground terminal T8 (see FIG. 6).

また、NMOSトランジスター43のドレイン端子は出力端子OP40と接続され、NMOSトランジスター44のドレイン端子は出力端子ON40と接続されている。 Further, the drain terminal of the HCl transistor 43 is connected to the output terminal OP40, and the drain terminal of the nanotube transistor 44 is connected to the output terminal ON40.

このように構成されている差動増幅器40は、入力端子IP40と入力端子IN40とに入力される差動信号を反転増幅し、増幅した差動信号を出力端子OP40と出力端子ON40とから出力する。 The differential amplifier 40 configured in this way inverting and amplifies the differential signal input to the input terminal IP40 and the input terminal IN40, and outputs the amplified differential signal from the output terminal OP40 and the output terminal ON40. ..

図6に戻り、コンデンサー52は、一端が差動増幅器40の非反転出力端子(図9の出力端子OP40)と接続され、他端が逓倍回路60の非反転入力端子と接続されている。また、コンデンサー54は、一端が差動増幅器40の反転出力端子(図9の出力端子ON40)と接続され、他端が逓倍回路60の反転入力端子と接続されている。このコンデンサー52及びコンデンサー54は、DCカット用のコンデンサーとして機能し、差動増幅器40の非反転出力端子(図9の出力端子OP40)及び反転出力端子(図9の出力端子ON40)から出力される各信号のDC成分を除去する。 Returning to FIG. 6, one end of the capacitor 52 is connected to the non-inverting output terminal of the differential amplifier 40 (output terminal OP40 of FIG. 9), and the other end is connected to the non-inverting input terminal of the multiplication circuit 60. Further, one end of the capacitor 54 is connected to the inverting output terminal of the differential amplifier 40 (output terminal ON40 in FIG. 9), and the other end is connected to the inverting input terminal of the multiplication circuit 60. The capacitor 52 and the capacitor 54 function as capacitors for DC cutting, and are output from the non-inverting output terminal (output terminal OP40 in FIG. 9) and the inverting output terminal (output terminal ON40 in FIG. 9) of the differential amplifier 40. The DC component of each signal is removed.

逓倍回路60は、差動で動作し、非反転入力端子と反転入力端子とに入力される差動信号の周波数fを逓倍した差動信号を非反転出力端子と反転出力端子とから出力する。 The multiplication circuit 60 operates differentially, and outputs a differential signal obtained by multiplying the frequency f 0 of the differential signal input to the non-inverting input terminal and the inverting input terminal from the non-inverting output terminal and the inverting output terminal. ..

図10は、逓倍回路60の回路構成の一例を示す図である。図10の例では、逓倍回路60は、抵抗61、抵抗62、NMOSトランジスター63、NMOSトランジスター64、NMOSトランジスター65、NMOSトランジスター66、NMOSトランジスター67、NMOSトランジスター68及び定電流源69を含んで構成されている。図10では、例えば、入力端子IP60が非反転入力端子であり、入力端子IN60が反転入力端子である。また、出力端子OP60が非反転出力端子であり、出力端子ON60が反転出力端子である。 FIG. 10 is a diagram showing an example of the circuit configuration of the multiplication circuit 60. In the example of FIG. 10, the multiplying circuit 60 is configured to include a resistor 61, a resistor 62, an MIMO transistor 63, an IGMP transistor 64, an IGMP transistor 65, an IGMP transistor 66, an IGMP transistor 67, an SOI transistor 68 and a constant current source 69. ing. In FIG. 10, for example, the input terminal IP60 is a non-inverting input terminal, and the input terminal IN60 is an inverting input terminal. Further, the output terminal OP60 is a non-inverting output terminal, and the output terminal ON60 is an inverting output terminal.

NMOSトランジスター63は、ゲート端子が入力端子IP60と接続され、ソース端子がNMOSトランジスター65のドレイン端子と接続され、ドレイン端子が抵抗61を介して電源端子T7(図6参照)と接続されている。 In the MIMO transistor 63, the gate terminal is connected to the input terminal IP60, the source terminal is connected to the drain terminal of the MIMO transistor 65, and the drain terminal is connected to the power supply terminal T7 (see FIG. 6) via the resistor 61.

NMOSトランジスター64は、ゲート端子が入力端子IN60と接続され、ソース端子がNMOSトランジスター65のドレイン端子と接続され、ドレイン端子が抵抗62を介して電源端子T7(図6参照)と接続されている。 In the MIMO transistor 64, the gate terminal is connected to the input terminal IN60, the source terminal is connected to the drain terminal of the MIMO transistor 65, and the drain terminal is connected to the power supply terminal T7 (see FIG. 6) via the resistor 62.

NMOSトランジスター65は、ゲート端子が入力端子IP60と接続され、ソース端子が定電流源69の一端と接続され、ドレイン端子がNMOSトランジスター63のソース端子及びNMOSトランジスター64のソース端子と接続されている。 In the MIMO transistor 65, the gate terminal is connected to the input terminal IP60, the source terminal is connected to one end of the constant current source 69, and the drain terminal is connected to the source terminal of the Now's transistor 63 and the source terminal of the nanotube transistor 64.

NMOSトランジスター66は、ゲート端子が入力端子IN60と接続され、ソース端子がNMOSトランジスター68のドレイン端子と接続され、ドレイン端子が抵抗61を介して電源端子T7(図6参照)と接続されている。 The nanotube transistor 66 has a gate terminal connected to an input terminal IN60, a source terminal connected to a drain terminal of the MIMO transistor 68, and a drain terminal connected to a power supply terminal T7 (see FIG. 6) via a resistor 61.

NMOSトランジスター67は、ゲート端子が入力端子IP60と接続され、ソース端子がNMOSトランジスター68のドレイン端子と接続され、ドレイン端子が抵抗62を介して電源端子T7(図6参照)と接続されている。 The nanotube transistor 67 has a gate terminal connected to an input terminal IP60, a source terminal connected to a drain terminal of the Now's transistor 68, and a drain terminal connected to a power supply terminal T7 (see FIG. 6) via a resistor 62.

NMOSトランジスター68は、ゲート端子が入力端子IN60と接続され、ソース端子が定電流源69の一端と接続され、ドレイン端子がNMOSトランジスター66のソース端子及びNMOSトランジスター67のソース端子と接続されている。 In the NaCl transistor 68, the gate terminal is connected to the input terminal IN60, the source terminal is connected to one end of the constant current source 69, and the drain terminal is connected to the source terminal of the NaCl transistor 66 and the source terminal of the Now transistor 67.

定電流源69の他端は、接地端子T8(図6参照)と接続されている。 The other end of the constant current source 69 is connected to the ground terminal T8 (see FIG. 6).

また、NMOSトランジスター63のドレイン端子及びNMOSトランジスター66のドレイン端子は出力端子OP60と接続され、NMOSトランジスター64のドレイン端子及びNMOSトランジスター67のドレイン端子は出力端子ON60と接続されている。 Further, the drain terminal of the MIMO transistor 63 and the drain terminal of the MIMO transistor 66 are connected to the output terminal OP60, and the drain terminal of the MIMO transistor 64 and the drain terminal of the MIMO transistor 67 are connected to the output terminal ON60.

このように構成されている逓倍回路60は、入力端子IP60と入力端子IN60とに入力される差動信号の周波数fの2倍の周波数2fの差動信号を生成し、出力端子OP60と出力端子ON60とから出力する。特に、逓倍回路60は、平衡変調回路であり、原理的には、入力端子IP60と入力端子IN60とに入力される差動信号(fの信号)が出力端子OP60と出力端子ON60とから出力されない構成である。この逓倍回路60によれば、各NMOSトランジスターや各抵抗の製造ばらつきを考慮しても、出力端子OP60と出力端子ON60とから出力されるfの信号成分を小さくすることができ、純度の高い(周波数精度の高い)2fの差動信号が得られ、かつ、回路面積も比較的小さい。 The multiplying circuit 60 configured in this way generates a differential signal having a frequency of 2f 0 , which is twice the frequency f 0 of the differential signal input to the input terminal IP60 and the input terminal IN60, and and the output terminal OP60. Output from the output terminal ON60. In particular, the multiplication circuit 60 is a balanced modulation circuit, and in principle, a differential signal (f 0 signal) input to the input terminal IP60 and the input terminal IN60 is output from the output terminal OP60 and the output terminal ON60. It is a configuration that is not done. According to this multiplication circuit 60, the signal component of f0 output from the output terminal OP60 and the output terminal ON60 can be reduced, and the purity is high, even if the manufacturing variation of each HCl transistor and each resistor is taken into consideration. A 2f 0 differential signal (high frequency accuracy) can be obtained, and the circuit area is relatively small.

図6に戻り、逓倍回路60の非反転出力端子(図10の出力端子OP60)はハイパスフィルター70の非反転入力端子と接続されている。また、逓倍回路60の反転出力端子(図10の出力端子ON60)はハイパスフィルター70の反転入力端子と接続されている。 Returning to FIG. 6, the non-inverting output terminal (output terminal OP60 in FIG. 10) of the multiplication circuit 60 is connected to the non-inverting input terminal of the high-pass filter 70. Further, the inverting output terminal of the multiplication circuit 60 (output terminal ON60 in FIG. 10) is connected to the inverting input terminal of the high-pass filter 70.

ハイパスフィルター70は、逓倍回路60から出力回路80に至る信号経路上に設けられている。ハイパスフィルター70は、差動で動作し、非反転入力端子と反転入力端子とに入力される差動信号から低周波成分が減衰された差動信号を非反転出力端子と反転出力端子とから出力する。 The high-pass filter 70 is provided on the signal path from the multiplication circuit 60 to the output circuit 80. The high-pass filter 70 operates differentially, and outputs a differential signal whose low frequency component is attenuated from the differential signal input to the non-inverting input terminal and the inverting input terminal from the non-inverting output terminal and the inverting output terminal. do.

図11は、ハイパスフィルター70の回路構成の一例を示す図である。図11の例では、ハイパスフィルター70は、抵抗71、コンデンサー72、コンデンサー73、コイル74(第3のコイル)、コンデンサー75、コンデンサー76及び抵抗77を含んで構成されている。図11では、例えば、入力端子IP70が非反転入力端子であり、入力端子IN70が反転入力端子である。また、出力端子OP70が非反転出力端子であり、出力端子ON70が反転出力端子である。 FIG. 11 is a diagram showing an example of the circuit configuration of the high-pass filter 70. In the example of FIG. 11, the high-pass filter 70 includes a resistor 71, a capacitor 72, a capacitor 73, a coil 74 (third coil), a capacitor 75, a capacitor 76, and a resistor 77. In FIG. 11, for example, the input terminal IP70 is a non-inverting input terminal, and the input terminal IN70 is an inverting input terminal. Further, the output terminal OP70 is a non-inverting output terminal, and the output terminal ON70 is an inverting output terminal.

抵抗71は、一端が入力端子IP70及びコンデンサー72の一端と接続され、他端が入力端子IN70及びコンデンサー73の一端と接続されている。 One end of the resistor 71 is connected to one end of the input terminal IP70 and the capacitor 72, and the other end is connected to one end of the input terminal IN70 and the capacitor 73.

コンデンサー72は、一端が入力端子IP70及び抵抗71の一端と接続され、他端がコイル74の一端及びコンデンサー75の一端と接続されている。 One end of the capacitor 72 is connected to one end of the input terminal IP70 and the resistance 71, and the other end is connected to one end of the coil 74 and one end of the capacitor 75.

コンデンサー73は、一端が入力端子IN70及び抵抗71の他端と接続され、他端がコイル74の他端及びコンデンサー76の一端と接続されている。 One end of the capacitor 73 is connected to the other end of the input terminal IN70 and the resistor 71, and the other end is connected to the other end of the coil 74 and one end of the capacitor 76.

コイル74は、一端がコンデンサー72の他端及びコンデンサー75の一端と接続され、他端がコンデンサー73の他端及びコンデンサー76の一端と接続されている。 One end of the coil 74 is connected to the other end of the capacitor 72 and one end of the capacitor 75, and the other end is connected to the other end of the capacitor 73 and one end of the capacitor 76.

コンデンサー75は、一端がコンデンサー72の他端及びコイル74の一端と接続され、他端が抵抗77の一端と接続されている。 One end of the capacitor 75 is connected to the other end of the capacitor 72 and one end of the coil 74, and the other end is connected to one end of the resistor 77.

コンデンサー76は、一端がコンデンサー73の他端及びコイル74の他端と接続され、他端が抵抗77の他端と接続されている。 One end of the capacitor 76 is connected to the other end of the capacitor 73 and the other end of the coil 74, and the other end is connected to the other end of the resistor 77.

抵抗77は、一端がコンデンサー75の他端と接続され、他端がコンデンサー76の他端と接続されている。 One end of the resistor 77 is connected to the other end of the capacitor 75, and the other end is connected to the other end of the capacitor 76.

また、コンデンサー75の他端及び抵抗77の一端は出力端子OP70と接続され、コンデンサー76の他端及び抵抗77の他端は出力端子ON70と接続されている。 Further, the other end of the capacitor 75 and one end of the resistor 77 are connected to the output terminal OP70, and the other end of the capacitor 76 and the other end of the resistor 77 are connected to the output terminal ON70.

このように構成されているハイパスフィルター70は、入力端子IP70と入力端子IN70とに入力される差動信号から低周波成分を減衰させた差動信号を生成し、出力端子OP70と出力端子ON70とから出力する。 The high-pass filter 70 configured in this way generates a differential signal in which low-frequency components are attenuated from the differential signal input to the input terminal IP70 and the input terminal IN70, and the output terminal OP70 and the output terminal ON70 Output from.

図12は、ハイパスフィルター70の周波数特性の一例を示す図である。図12には、ハイパスフィルター70の入力信号である逓倍回路60の出力信号の周波数スペクトルも破線で図示されている。図12において、横軸は周波数であり、縦軸はゲイン(ハイパスフィルター70の周波数特性の場合)又はパワー(逓倍回路60の出力信号の周波数スペクトルの場合)である。図12に示すように、ハイパスフィルター70のカットオフ周波数fはfと2fの間になるように、各抵抗の抵抗値、各コンデンサーの容量値及びコイル74のインダクタンス値が設定されている。前述したように、逓倍回路60は、fの信号成分が小さく純度の高い(周波数精度の高い)2fの差動信号を出力するが、図12に示すように、ハイパスフィルター70により、そのカットオフ周波数fよりも低いfの信号成分は減衰するため、さらに純度の高い(周波数精度の高い)2fの差動信号が得られる。 FIG. 12 is a diagram showing an example of the frequency characteristics of the high-pass filter 70. In FIG. 12, the frequency spectrum of the output signal of the multiplication circuit 60, which is the input signal of the high-pass filter 70, is also shown by a broken line. In FIG. 12, the horizontal axis is frequency, and the vertical axis is gain (in the case of the frequency characteristic of the high-pass filter 70) or power (in the case of the frequency spectrum of the output signal of the multiplication circuit 60). As shown in FIG. 12, the resistance value of each resistor, the capacitance value of each capacitor, and the inductance value of the coil 74 are set so that the cutoff frequency f c of the high-pass filter 70 is between f 0 and 2 f 0 . There is. As described above, the multiplication circuit 60 outputs a 2f 0 differential signal having a small signal component of f 0 and high purity (high frequency accuracy). Since the signal component of f 0 lower than the cutoff frequency f c is attenuated, a differential signal of 2 f 0 with higher purity (high frequency accuracy) can be obtained.

図6に戻り、ハイパスフィルター70の非反転出力端子(図11の出力端子OP70)は出力回路80の非反転入力端子と接続されている。また、ハイパスフィルター70の反転出力端子(図11の出力端子ON70)は出力回路80の反転入力端子と接続されている。 Returning to FIG. 6, the non-inverting output terminal (output terminal OP70 in FIG. 11) of the high-pass filter 70 is connected to the non-inverting input terminal of the output circuit 80. Further, the inverting output terminal of the high-pass filter 70 (output terminal ON70 in FIG. 11) is connected to the inverting input terminal of the output circuit 80.

出力回路80は、逓倍回路60及びハイパスフィルター70の後段に設けられている。出力回路80は、差動で動作し、非反転入力端子と反転入力端子とに入力される差動信号を所望の電圧レベル(あるいは電流レベル)の信号に変換した差動信号を生成し、非反転出力端子と反転出力端子とから出力する。出力回路80の非反転出力端子は集積回路3の
出力端子T5と接続され、出力回路80の反転出力端子は集積回路3の出力端子T6と接続されている。集積回路3の出力端子T5は、発振モジュール1の外部端子であるCP端子と接続されており、集積回路3の出力端子T6は、発振モジュール1の外部端子であるCN端子と接続されている。そして、出力回路80が変換した差動信号(発振信号)は、集積回路3の出力端子T5及び出力端子T6を経由して、発振モジュール1のCP端子及びCN端子から外部に出力される。
The output circuit 80 is provided after the multiplication circuit 60 and the high-pass filter 70. The output circuit 80 operates differentially, generates a differential signal obtained by converting a differential signal input to the non-inverting input terminal and the inverting input terminal into a signal having a desired voltage level (or current level), and generates a non-inverting signal. Output from the inverting output terminal and the inverting output terminal. The non-inverting output terminal of the output circuit 80 is connected to the output terminal T5 of the integrated circuit 3, and the inverting output terminal of the output circuit 80 is connected to the output terminal T6 of the integrated circuit 3. The output terminal T5 of the integrated circuit 3 is connected to the CP terminal which is an external terminal of the oscillation module 1, and the output terminal T6 of the integrated circuit 3 is connected to the CN terminal which is an external terminal of the oscillation module 1. Then, the differential signal (oscillation signal) converted by the output circuit 80 is output to the outside from the CP terminal and the CN terminal of the oscillation module 1 via the output terminal T5 and the output terminal T6 of the integrated circuit 3.

図13は、出力回路80の回路構成の一例を示す図である。図13の例では、出力回路80は、差動増幅器81、NPNトランジスター82及びNPNトランジスター83を含んで構成されている。図13では、例えば、入力端子IP80が非反転入力端子であり、入力端子IN80が反転入力端子である。また、出力端子OP80が非反転出力端子であり、出力端子ON80が反転出力端子である。 FIG. 13 is a diagram showing an example of the circuit configuration of the output circuit 80. In the example of FIG. 13, the output circuit 80 includes a differential amplifier 81, an NPN transistor 82, and an NPN transistor 83. In FIG. 13, for example, the input terminal IP80 is a non-inverting input terminal, and the input terminal IN80 is an inverting input terminal. Further, the output terminal OP80 is a non-inverting output terminal, and the output terminal ON80 is an inverting output terminal.

差動増幅器81は、非反転入力端子が入力端子IP80と接続され、反転入力端子が入力端子IN80と接続され、非反転出力端子がNPNトランジスター82のベース端子と接続され、反転出力端子がNPNトランジスター83のベース端子と接続され、電源端子T7(図6参照)と接地端子T8とから供給される電源電圧VDDで動作する。 In the differential amplifier 81, the non-inverting input terminal is connected to the input terminal IP80, the inverting input terminal is connected to the input terminal IN80, the non-inverting output terminal is connected to the base terminal of the NPN transistor 82, and the inverting output terminal is an NPN transistor. It is connected to the base terminal of 83 and operates at the power supply voltage VDD supplied from the power supply terminal T7 (see FIG. 6) and the ground terminal T8.

NPNトランジスター82は、ベース端子が差動増幅器81の非反転出力端子と接続され、コレクター端子が電源端子T7(図6参照)と接続され、エミッター端子が出力端子OP80と接続されている。 In the NPN transistor 82, the base terminal is connected to the non-inverting output terminal of the differential amplifier 81, the collector terminal is connected to the power supply terminal T7 (see FIG. 6), and the emitter terminal is connected to the output terminal OP80.

NPNトランジスター83は、ベース端子が差動増幅器81の反転出力端子と接続され、コレクター端子が電源端子T7(図6参照)と接続され、エミッター端子が出力端子ON80と接続されている。 In the NPN transistor 83, the base terminal is connected to the inverting output terminal of the differential amplifier 81, the collector terminal is connected to the power supply terminal T7 (see FIG. 6), and the emitter terminal is connected to the output terminal ON80.

このように構成されている出力回路80は、PECL(Positive Emitter Coupled Logic)回路あるいはLV-PECL(Low-Voltage Positive Emitter Coupled Logic)回路であり、出力端子OP80及び出力端子ON80を所定の電位V1にプルダウンすることで、入力端子IP80と入力端子IN80とから入力される差動信号を、ハイレベルをVDD-VCE、ローレベルをV1とする差動信号に変換して、出力端子OP80と出力端子ON80とから出力する。なお、VCEは、NPNトランジスター82あるいはNPNトランジスター83のコレクター-エミッター間電圧である。 The output circuit 80 configured in this way is a PECL (Positive Emitter Coupled Logic) circuit or an LV-PECL (Low-Voltage Positive Emitter Coupled Logic) circuit, and the output terminal OP80 and the output terminal ON80 are set to a predetermined potential V1. By pulling down, the differential signal input from the input terminal IP80 and the input terminal IN80 is converted into a differential signal with the high level set to VDD-VCE and the low level set to V1, and the output terminal OP80 and the output terminal are displayed. Output from ON80. The VCE is the collector-emitter voltage of the NPN transistor 82 or the NPN transistor 83.

以上に説明した本実施形態の発振モジュール1によれば、発振回路100の動作に起因して、発振回路100よりも後段の各回路(差動増幅器40、逓倍回路60、ハイパスフィルター70、出力回路80)に供給される電源にノイズが重畳しても、当該各回路がすべて差動で動作するため、各回路が出力する差動信号(発振信号)に重畳される電源ノイズはコモンモードノイズとなる。従って、本実施形態の発振モジュール1によれば、発振回路100の動作により発生する電源ノイズの影響による劣化を低減させた発振信号を出力することができる。 According to the oscillation module 1 of the present embodiment described above, due to the operation of the oscillation circuit 100, each circuit (differential amplifier 40, multiplication circuit 60, high-pass filter 70, output circuit) after the oscillation circuit 100 Even if noise is superimposed on the power supply supplied to 80), all the circuits concerned operate differentially, so the power supply noise superimposed on the differential signal (oscillation signal) output by each circuit is called common mode noise. Become. Therefore, according to the oscillation module 1 of the present embodiment, it is possible to output an oscillation signal with reduced deterioration due to the influence of power supply noise generated by the operation of the oscillation circuit 100.

また、本実施形態の発振モジュール1によれば、発振回路100よりも後段に逓倍回路60が設けられているので、発振回路100が出力する発振信号の周波数が逓倍された周波数の発振信号を出力することができる。 Further, according to the oscillation module 1 of the present embodiment, since the multiplication circuit 60 is provided after the oscillation circuit 100, the oscillation signal having the frequency obtained by multiplying the frequency of the oscillation signal output by the oscillation circuit 100 is output. can do.

また、本実施形態の発振モジュール1によれば、発振回路100が差動で動作するため、発振回路100における帰還経路上を伝搬する差動信号(発振信号)にコモンモードノイズとして重畳される電源ノイズは大きく低減される。従って、本実施形態の発振モジュール1によれば、発振信号の周波数精度やS/Nを向上させることができる。 Further, according to the oscillation module 1 of the present embodiment, since the oscillation circuit 100 operates differentially, the power supply superimposed as common mode noise on the differential signal (oscillation signal) propagating on the feedback path in the oscillation circuit 100. Noise is greatly reduced. Therefore, according to the oscillation module 1 of the present embodiment, the frequency accuracy and S / N of the oscillation signal can be improved.

また、本実施形態の発振モジュール1によれば、逓倍回路60が平衡変調回路であるので、原理的には、逓倍回路60に入力される信号と同じ周波数の信号は逓倍回路60から出力されない(入力される信号の周波数を逓倍した信号のみが出力される)。従って、本実施形態の発振モジュール1によれば、周波数精度の高い逓倍周波数の発振信号が得られる。 Further, according to the oscillation module 1 of the present embodiment, since the multiplication circuit 60 is a balanced modulation circuit, in principle, a signal having the same frequency as the signal input to the multiplication circuit 60 is not output from the multiplication circuit 60 ( Only the signal obtained by multiplying the frequency of the input signal is output). Therefore, according to the oscillation module 1 of the present embodiment, an oscillation signal having a multiplied frequency with high frequency accuracy can be obtained.

また、本実施形態の発振モジュール1では、発振回路100は、差動信号を出力し、発振回路100から出力回路80に至る信号経路上にある回路(差動増幅器40、逓倍回路60及びハイパスフィルター70)は差動で動作する。発振回路100の動作により発生する電源ノイズは、電源ラインを介して、当該各回路に入力される差動信号にコモンモードノイズとして重畳するので、当該各回路は、差動で動作することで電源ノイズが大きく低減された差動信号を出力することができる。電源ラインを介して出力回路80の入力信号に重畳される電源ノイズ(コモンモードノイズ)も同様に、出力回路80が差動で動作することで大きく低減される。このように、本実施形態の発振モジュール1は、発振回路100の動作により発生する電源ノイズの影響による劣化を低減させた周波数精度の高い発振信号を出力することができる。 Further, in the oscillation module 1 of the present embodiment, the oscillation circuit 100 outputs a differential signal, and the circuit on the signal path from the oscillation circuit 100 to the output circuit 80 (differential amplifier 40, multiplication circuit 60, and high-pass filter). 70) operates differentially. The power supply noise generated by the operation of the oscillation circuit 100 is superimposed as common mode noise on the differential signal input to each circuit via the power supply line. Therefore, each circuit operates differentially to supply power. It is possible to output a differential signal with greatly reduced noise. Similarly, the power supply noise (common mode noise) superimposed on the input signal of the output circuit 80 via the power supply line is also greatly reduced by operating the output circuit 80 differentially. As described above, the oscillation module 1 of the present embodiment can output an oscillation signal with high frequency accuracy in which deterioration due to the influence of power supply noise generated by the operation of the oscillation circuit 100 is reduced.

また、本実施形態の発振モジュール1によれば、発振回路100に設けられた差動増幅器20の増幅率と、発振回路100よりも後段に設けられた差動増幅器40の増幅率を適切に選択することにより、発振信号の周波数精度を最適に設計可能である。また、本実施形態の発振モジュール1によれば、逓倍回路60が出力する発振信号に含まれる不要な周波数成分の信号をハイパスフィルター70により低減させることができるので、発振信号の周波数精度を向上させることができる。 Further, according to the oscillation module 1 of the present embodiment, the amplification factor of the differential amplifier 20 provided in the oscillation circuit 100 and the amplification factor of the differential amplifier 40 provided in the subsequent stage of the oscillation circuit 100 are appropriately selected. By doing so, the frequency accuracy of the oscillation signal can be optimally designed. Further, according to the oscillation module 1 of the present embodiment, the signal of an unnecessary frequency component included in the oscillation signal output by the multiplication circuit 60 can be reduced by the high-pass filter 70, so that the frequency accuracy of the oscillation signal is improved. be able to.

1-3.集積回路のレイアウト
本実施形態の発振モジュール1では、集積回路3から出力される差動信号の周波数精度を向上させるために、集積回路3のレイアウトを工夫している。図14は、集積回路3に含まれる各回路(一部を除く)のレイアウト配置の一例を示す図である。図14は、集積回路3を、半導体基板上の、各種の素子(トランジスターや抵抗など)が積層されている面と直交する方向から平面視した図である。また、図15は、図14のレイアウト配置図のうち、入力端子T1、入力端子T2、位相シフト回路10、差動増幅器20及びハイパスフィルター70の部分を拡大した図である。図15には、位相シフト回路10に含まれるコイル11、コイル12、可変容量素子13及びハイパスフィルター70に含まれるコイル74のレイアウト配置や一部の配線パターンも図示されている。
1-3. Layout of integrated circuit In the oscillation module 1 of this embodiment, the layout of the integrated circuit 3 is devised in order to improve the frequency accuracy of the differential signal output from the integrated circuit 3. FIG. 14 is a diagram showing an example of layout arrangement of each circuit (excluding a part) included in the integrated circuit 3. FIG. 14 is a plan view of the integrated circuit 3 from a direction orthogonal to the plane on which various elements (transistors, resistors, etc.) are laminated on the semiconductor substrate. Further, FIG. 15 is an enlarged view of the input terminal T1, the input terminal T2, the phase shift circuit 10, the differential amplifier 20, and the high-pass filter 70 in the layout layout diagram of FIG. FIG. 15 also shows the layout arrangement and some wiring patterns of the coil 11, the coil 12, the variable capacitance element 13, and the coil 74 included in the high-pass filter 70 included in the phase shift circuit 10.

図15において、仮想直線VLは、コイル11の中心O1とコイル12の中心O2との中点Pを通り、コイル11の中心O1とコイル12の中心O2を結ぶ線分Lと直交する直線、換言すれば、コイル11の中心O1とコイル12の中心O2とから等距離にある直線である。 In FIG. 15, the virtual straight line VL is a straight line that passes through the midpoint P between the center O1 of the coil 11 and the center O2 of the coil 12 and is equidistant to the line segment L connecting the center O1 of the coil 11 and the center O2 of the coil 12, in other words. Then, it is a straight line equidistant from the center O1 of the coil 11 and the center O2 of the coil 12.

本実施形態では、図15に示すように、集積回路3の平面視で、コイル74は、コイル11の中心O1とコイル12の中心O2とから等距離にある仮想直線VLと交差するように配置されている。図15に示すように、コイル74は、その中心O3が仮想直線VL上になるように配置されていてもよい。コイル11の配線パターンとコイル12の配線パターンが同じであるとすると、コイル11に流れる電流I1とコイル12に流れる電流I2とは互いに逆向き(逆相)になる。すなわち、コイル11に時計回りの電流I1が流れるときはコイル12に反時計回りの電流I2が流れ、コイル11に反時計回りの電流I1が流れるときはコイル12に時計回りの電流I2が流れる。従って、仮想直線VL上では、コイル11が発生させる磁界の向きとコイル12が発生させる磁界の向きが逆になって互
いに弱め合う。そして、コイル11の配線パターンとコイル12の配線パターンが同じであれば、理想的には、コイル11のインダクタンスとコイル12のインダクタンスは同じであり、かつ、電流I1と電流I2も等しい。実際には、配線や各種の素子の製造ばらつきなどを考慮しても、コイル11のインダクタンスとコイル12のインダクタンスとの差や電流I1と電流I2との差は小さいので、仮想直線VL上では、コイル11が発生させる磁界の強度とコイル12が発生させる磁界の強度とがほぼ等しく、ほとんど打ち消し合うことになる。従って、仮想直線VLと交差するように配置されているコイル74とコイル11及びコイル12との磁界結合により、ハイパスフィルター70が出力する2fの信号に重畳されるfの信号のレベルを小さくすることができ、発振モジュール1は、周波数精度の高い発振信号を出力することができる。
In the present embodiment, as shown in FIG. 15, in the plan view of the integrated circuit 3, the coil 74 is arranged so as to intersect the virtual straight line VL equidistant from the center O1 of the coil 11 and the center O2 of the coil 12. Has been done. As shown in FIG. 15, the coil 74 may be arranged so that its center O3 is on the virtual straight line VL. Assuming that the wiring pattern of the coil 11 and the wiring pattern of the coil 12 are the same, the current I1 flowing through the coil 11 and the current I2 flowing through the coil 12 are in opposite directions (opposite phases). That is, when the clockwise current I1 flows through the coil 11, the counterclockwise current I2 flows through the coil 12, and when the counterclockwise current I1 flows through the coil 11, the clockwise current I2 flows through the coil 12. Therefore, on the virtual straight line VL, the direction of the magnetic field generated by the coil 11 and the direction of the magnetic field generated by the coil 12 are opposite to each other and weaken each other. If the wiring pattern of the coil 11 and the wiring pattern of the coil 12 are the same, ideally, the inductance of the coil 11 and the inductance of the coil 12 are the same, and the currents I1 and the currents I2 are also the same. Actually, even if the wiring and the manufacturing variation of various elements are taken into consideration, the difference between the inductance of the coil 11 and the inductance of the coil 12 and the difference between the current I1 and the current I2 are small. The strength of the magnetic field generated by the coil 11 and the strength of the magnetic field generated by the coil 12 are substantially equal to each other and almost cancel each other out. Therefore, the level of the f0 signal superimposed on the 2f0 signal output by the high-pass filter 70 is reduced by the magnetic field coupling between the coil 74 arranged so as to intersect the virtual straight line VL and the coil 11 and the coil 12. The oscillation module 1 can output an oscillation signal with high frequency accuracy.

また、本実施形態では、図15に示すように、集積回路3の平面視で、可変容量素子13は、コイル11とコイル12との間に配置されている。このように、コイル11及びコイル12に近く、コイル11が発生する磁界やコイル12が発生する磁界の影響を受けやすい、コイル11とコイル12との間に、磁界の影響を受けにくい可変容量素子13が配置されることにより、レイアウト面積の不要な増加を抑えることができる。また、コイル11の他端と可変容量素子13の一端とを接続する配線と、コイル12の他端と可変容量素子13の他端とを接続する配線とがともに短くなるため、レイアウト面積を縮小することができるとともに、これらの配線の寄生容量や寄生抵抗を小さくすることができる。 Further, in the present embodiment, as shown in FIG. 15, the variable capacitance element 13 is arranged between the coil 11 and the coil 12 in the plan view of the integrated circuit 3. In this way, a variable capacitance element that is close to the coil 11 and the coil 12 and is easily affected by the magnetic field generated by the coil 11 and the magnetic field generated by the coil 12 and is not easily affected by the magnetic field between the coil 11 and the coil 12. By arranging 13, it is possible to suppress an unnecessary increase in the layout area. Further, since the wiring connecting the other end of the coil 11 and one end of the variable capacitance element 13 and the wiring connecting the other end of the coil 12 and the other end of the variable capacitance element 13 are both shortened, the layout area is reduced. At the same time, the parasitic capacitance and the parasitic resistance of these wirings can be reduced.

また、本実施形態では、図15に示すように、集積回路3の平面視で、差動増幅器20は、可変容量素子13とコイル74との間に配置されている。このようなレイアウト配置により、レイアウト面積の不要な増加を抑えながら、コイル11とコイル74との距離やコイル12とコイル74との距離を差動増幅器20の分だけ長くすることができるので、コイル74が受ける、コイル11からの磁界の強度とコイル12からの磁界の強度がより小さくなる。従って、ハイパスフィルター70が出力する2fの信号に、コイル11及びコイル12とコイル74との磁界結合によって重畳されるfの信号のレベルをさらに小さくすることができ、発振モジュール1は、さらに周波数精度の高い発振信号を出力することができる。 Further, in the present embodiment, as shown in FIG. 15, the differential amplifier 20 is arranged between the variable capacitance element 13 and the coil 74 in the plan view of the integrated circuit 3. With such a layout arrangement, the distance between the coil 11 and the coil 74 and the distance between the coil 12 and the coil 74 can be increased by the amount of the differential amplifier 20 while suppressing an unnecessary increase in the layout area. The strength of the magnetic field from the coil 11 and the strength of the magnetic field from the coil 12 received by the 74 become smaller. Therefore, the level of the signal of f0 superimposed on the signal of 2f0 output by the high-pass filter 70 by the magnetic field coupling between the coil 11 and the coil 12 and the coil 74 can be further reduced, and the oscillation module 1 further reduces the level of the signal of f0. It is possible to output an oscillation signal with high frequency accuracy.

さらに、可変容量素子13と差動増幅器20との距離を短くすることで、結果的に、コイル11の他端と差動増幅器20の非反転入力端子とを接続する配線と、コイル12の他端と差動増幅器20の反転入力端子とを接続する配線とがともに短くなる。従って、レイアウト面積を縮小することができるとともに、コイル11の他端から差動増幅器20の非反転入力端子に至る信号経路の寄生容量や寄生抵抗とコイル12の他端から差動増幅器20の反転入力端子に至る信号経路の寄生容量や寄生抵抗がともに小さくなり、これら2つの信号経路を伝搬する差動信号の位相差の180°からのずれや当該差動信号に重畳されるノイズレベルを小さくすることができる。 Further, by shortening the distance between the variable capacitance element 13 and the differential amplifier 20, as a result, the wiring for connecting the other end of the coil 11 and the non-inverting input terminal of the differential amplifier 20 and the coil 12 and others. Both the wiring connecting the end and the inverting input terminal of the differential amplifier 20 is shortened. Therefore, the layout area can be reduced, and the parasitic capacitance and resistance of the signal path from the other end of the coil 11 to the non-inverting input terminal of the differential amplifier 20 and the inverting of the differential amplifier 20 from the other end of the coil 12 Both the parasitic capacitance and the parasitic resistance of the signal path leading to the input terminal are reduced, and the deviation of the phase difference of the differential signal propagating through these two signal paths from 180 ° and the noise level superimposed on the differential signal are reduced. can do.

また、本実施形態では、図15に示すように、コイル11と、コイル11と配線で接続されている入力端子T1(第1のパッド)との距離(例えば、中心間距離)は、コイル74と入力端子T1との距離(例えば、中心間距離)よりも短い。また、コイル12と、コイル12と配線で接続されている入力端子T2(第2のパッド)との距離(例えば、中心間距離)は、コイル74と入力端子T2との距離(例えば、中心間距離)よりも短い。このようなレイアウト配置により、入力端子T1とコイル11とを接続する配線や入力端子T2とコイル12とを接続する配線が短くなるので、レイアウト面積を縮小することができるとともに、これらの配線の寄生容量や寄生抵抗を小さくすることができる。従って、入力端子T1からコイル11の一端に至る信号経路の寄生容量や寄生抵抗と入力端子T2からコイル12の一端に至る信号経路の寄生容量や寄生抵抗がともに小さくなり、これら2つの信号経路を伝搬する差動信号の位相差の180°からのずれや当該差動信号に重畳
されるノイズレベルを小さくすることができる。
Further, in the present embodiment, as shown in FIG. 15, the distance (for example, the distance between the centers) between the coil 11 and the input terminal T1 (first pad) connected to the coil 11 by wiring is the coil 74. Is shorter than the distance between and the input terminal T1 (for example, the distance between the centers). Further, the distance between the coil 12 and the input terminal T2 (second pad) connected to the coil 12 by wiring (for example, the distance between the centers) is the distance between the coil 74 and the input terminal T2 (for example, between the centers). Distance) is shorter. With such a layout arrangement, the wiring connecting the input terminal T1 and the coil 11 and the wiring connecting the input terminal T2 and the coil 12 are shortened, so that the layout area can be reduced and the parasitic of these wirings can be reduced. The capacitance and parasitic resistance can be reduced. Therefore, both the parasitic capacitance and the parasitic resistance of the signal path from the input terminal T1 to one end of the coil 11 and the parasitic capacitance and the parasitic resistance of the signal path from the input terminal T2 to one end of the coil 12 become small, and these two signal paths are used. It is possible to reduce the deviation of the phase difference of the propagating differential signal from 180 ° and the noise level superimposed on the differential signal.

また、このようなレイアウト配置により、入力端子T1とコイル74との距離や入力端子T2とコイル74との距離(換言すれば、ハイパスフィルター70の出力端子との距離)が長くなる。従って、コイル11やコイル12に流れる電流の周波数成分fが、入力端子T1や入力端子T2を介してコイル74を流れる周波数2fの電流にカップリングされるおそれを低減させることができる。すなわち、入力端子T1や入力端子T2に入力されるfの信号が、ハイパスフィルター70が出力する2fの信号に重畳されにくく、発振モジュール1は、周波数精度の高い発振信号を出力することができる。 Further, due to such a layout arrangement, the distance between the input terminal T1 and the coil 74 and the distance between the input terminal T2 and the coil 74 (in other words, the distance between the output terminal of the high-pass filter 70) become long. Therefore, it is possible to reduce the possibility that the frequency component f 0 of the current flowing through the coil 11 and the coil 12 is coupled to the current of the frequency 2f 0 flowing through the coil 74 via the input terminal T1 and the input terminal T2. That is, the f 0 signal input to the input terminal T1 and the input terminal T2 is unlikely to be superimposed on the 2f 0 signal output by the high-pass filter 70, and the oscillation module 1 can output an oscillation signal with high frequency accuracy. can.

また、本実施形態では、図15に示すように、集積回路3の平面視で、差動増幅器20及び可変容量素子13は、コイル11の中心O1とコイル12の中心O2とから等距離にある仮想直線VLと交差するように配置されている。このようなレイアウト配置により、コイル11の他端と差動増幅器20の非反転入力端子とを接続する配線の長さと、コイル12の他端と差動増幅器20の反転入力端子とを接続する配線の長さとの差を小さくすることができる。同様に、可変容量素子13の一端と差動増幅器20の非反転入力端子とを接続する配線の長さと、可変容量素子13の他端と差動増幅器20の反転入力端子とを接続する配線の長さとの差を小さくすることができる。そのため、コイル11の他端から差動増幅器20の非反転入力端子に至る信号経路とコイル12の他端から差動増幅器20の反転入力端子に至る信号経路との寄生容量や寄生抵抗の差が小さくなり、これら2つの信号経路を伝搬する差動信号の位相差の180°からのずれや当該差動信号に重畳されるノイズレベルの差を小さくすることができる。従って、発振回路100が出力する発振信号の周波数精度やS/Nを向上させることができる。 Further, in the present embodiment, as shown in FIG. 15, in the plan view of the integrated circuit 3, the differential amplifier 20 and the variable capacitance element 13 are equidistant from the center O1 of the coil 11 and the center O2 of the coil 12. It is arranged so as to intersect the virtual straight line VL. With such a layout arrangement, the length of the wiring connecting the other end of the coil 11 and the non-inverting input terminal of the differential amplifier 20 and the wiring connecting the other end of the coil 12 and the inverting input terminal of the differential amplifier 20. The difference from the length of the can be reduced. Similarly, the length of the wiring connecting one end of the variable capacitance element 13 and the non-inverting input terminal of the differential amplifier 20, and the wiring connecting the other end of the variable capacitance element 13 and the inverting input terminal of the differential amplifier 20. The difference from the length can be reduced. Therefore, there is a difference in parasitic capacitance and resistance between the signal path from the other end of the coil 11 to the non-inverting input terminal of the differential amplifier 20 and the signal path from the other end of the coil 12 to the inverting input terminal of the differential amplifier 20. It becomes smaller, and it is possible to reduce the deviation of the phase difference of the differential signal propagating in these two signal paths from 180 ° and the difference in the noise level superimposed on the differential signal. Therefore, the frequency accuracy and S / N of the oscillation signal output by the oscillation circuit 100 can be improved.

また、本実施形態では、図14に示すように、差動増幅器20の近くに差動増幅器40が設けられ、差動増幅器40とハイパスフィルター70の両方に近い位置に逓倍回路60が設けられ、ハイパスフィルター70の近くに出力回路80が設けられ、出力回路80の近くに出力端子T5と出力端子T6が設けられている。このようなレイアウト配置により、各回路を接続する配線をそれぞれ短くすることができる。従って、集積回路3のレイアウト面積を縮小することができるとともに、入力端子T1及び入力端子T2から出力端子T5及び出力端子T6に伝搬する差動信号の位相差の180°からのずれや当該差動信号に重畳されるノイズレベルを小さくすることができる。 Further, in the present embodiment, as shown in FIG. 14, a differential amplifier 40 is provided near the differential amplifier 20, and a multiplication circuit 60 is provided near both the differential amplifier 40 and the high-pass filter 70. An output circuit 80 is provided near the high-pass filter 70, and an output terminal T5 and an output terminal T6 are provided near the output circuit 80. With such a layout arrangement, the wiring connecting each circuit can be shortened. Therefore, the layout area of the integrated circuit 3 can be reduced, and the phase difference of the differential signal propagating from the input terminal T1 and the input terminal T2 to the output terminal T5 and the output terminal T6 is deviated from 180 ° and the differential is concerned. The noise level superimposed on the signal can be reduced.

以上に説明したように、本実施形態の発振モジュール1によれば、図14及び図15に示すレイアウト配置を採用したことにより、集積回路3のレイアウト面積の縮小(サイズの縮小)と周波数精度の高い差動信号の出力とを両立することができる。 As described above, according to the oscillation module 1 of the present embodiment, by adopting the layout arrangement shown in FIGS. 14 and 15, the layout area of the integrated circuit 3 can be reduced (size reduction) and the frequency accuracy can be reduced. It is possible to achieve both high differential signal output.

1-4.変形例
上記の実施形態では、図15に示したように、コイル74は、その中心O3が仮想直線VL上になるように配置されているが、コイル74は仮想直線VLと交差するように配置されていればよく、図16や図17に示すように、中心O3が仮想直線VL上になくてもよい。
1-4. Modification Example In the above embodiment, as shown in FIG. 15, the coil 74 is arranged so that its center O3 is on the virtual straight line VL, but the coil 74 is arranged so as to intersect the virtual straight line VL. As shown in FIGS. 16 and 17, the center O3 does not have to be on the virtual straight line VL.

また、上記の実施形態では、SAWフィルター2の第1の出力ポートOP1及び第2の出力ポートOP2から第1の入力ポートIP1及び第2の入力ポートIP2に至る帰還経路上に、インダクタンスを有する部材としてのコイル11及びコイル12を設けることで、発振周波数の可変幅を広げている。これに対して、当該帰還経路上に、コイル11及びコイル12に代えて、あるいは、コイル11及びコイル12とともに、他のインダクタンスを有する部材を設けてもよい。コイル以外のインダクタンスを有する部材としては、例えば、ボンディングワイヤーや基板配線があり、発振回路100は、ボンディングワイヤ
ーや基板配線のインダクタンス値に応じた可変幅で発振周波数を変化させることができる。
Further, in the above embodiment, a member having an inductance on the feedback path from the first output port OP1 and the second output port OP2 of the SAW filter 2 to the first input port IP1 and the second input port IP2. By providing the coil 11 and the coil 12 as the above, the variable width of the oscillation frequency is widened. On the other hand, a member having another inductance may be provided on the feedback path in place of the coil 11 and the coil 12, or together with the coil 11 and the coil 12. Examples of the member having an inductance other than the coil include a bonding wire and a substrate wiring, and the oscillation circuit 100 can change the oscillation frequency with a variable width according to the inductance value of the bonding wire and the substrate wiring.

また、本実施形態の発振モジュール1は、逓倍回路60の後段に、カットオフ周波数fが周波数fよりも高く、かつ、周波数2fを通過帯域に含むハイパスフィルター70が設けられているが、低域側のカットオフ周波数が周波数fよりも高く、かつ、周波数2fを通過帯域に含むバンドパスフィルターに置き換えてもよい。 Further, in the oscillation module 1 of the present embodiment, a high-pass filter 70 having a cutoff frequency f c higher than the frequency f 0 and having a frequency 2 f 0 in the pass band is provided after the multiplication circuit 60. , The cutoff frequency on the low frequency side may be higher than the frequency f 0 , and may be replaced with a band pass filter containing the frequency 2 f 0 in the pass band.

2.電子機器
図18は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。本実施形態の電子機器300は、発振モジュール310、CPU(Central Processing Unit)320、操作部330、ROM(Read Only Memory)340、RAM(Random Access Memory)350、通信部360、表示部370を含んで構成されている。なお、本実施形態の電子機器は、図18の構成要素(各部)の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
2. 2. Electronic device FIG. 18 is a functional block diagram showing an example of the configuration of the electronic device of the present embodiment. The electronic device 300 of the present embodiment includes an oscillation module 310, a CPU (Central Processing Unit) 320, an operation unit 330, a ROM (Read Only Memory) 340, a RAM (Random Access Memory) 350, a communication unit 360, and a display unit 370. It is composed of. The electronic device of the present embodiment may be configured such that a part of the component (each part) of FIG. 18 is omitted or changed, or another component is added.

発振モジュール310は、発振回路312を備えている。発振回路312は、不図示のSAWフィルターを備えており、SAWフィルターの共振周波数に基づく周波数の発振信号を発生させる。 The oscillation module 310 includes an oscillation circuit 312. The oscillation circuit 312 includes a SAW filter (not shown), and generates an oscillation signal having a frequency based on the resonance frequency of the SAW filter.

また、発振モジュール310は、発振回路312よりも後段にある逓倍回路314や出力回路316を備えていてもよい。逓倍回路314は、発振回路312が発生させた発振信号の周波数を逓倍した発振信号を発生させる。また、出力回路316は、逓倍回路314が発生させた発振信号あるいは発振回路312が発生させた発振信号をCPU320に出力する。発振回路312、逓倍回路314及び出力回路316は、それぞれ差動で動作してもよい。 Further, the oscillation module 310 may include a multiplication circuit 314 and an output circuit 316 located after the oscillation circuit 312. The multiplication circuit 314 generates an oscillation signal obtained by multiplying the frequency of the oscillation signal generated by the oscillation circuit 312. Further, the output circuit 316 outputs the oscillation signal generated by the multiplication circuit 314 or the oscillation signal generated by the oscillation circuit 312 to the CPU 320. The oscillation circuit 312, the multiplication circuit 314, and the output circuit 316 may each operate differentially.

CPU320は、ROM340等に記憶されているプログラムに従い、発振モジュール310から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う。具体的には、CPU320は、操作部330からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部360を制御する処理、表示部370に各種の情報を表示させるための表示信号を送信する処理等を行う。 The CPU 320 performs various calculation processes and control processes using the oscillation signal input from the oscillation module 310 as a clock signal according to a program stored in the ROM 340 or the like. Specifically, the CPU 320 performs various processes according to the operation signal from the operation unit 330, processes for controlling the communication unit 360 for data communication with the external device, and causes the display unit 370 to display various information. Performs processing such as transmitting the display signal of.

操作部330は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をCPU320に出力する。 The operation unit 330 is an input device composed of operation keys, button switches, and the like, and outputs an operation signal corresponding to the operation by the user to the CPU 320.

ROM340は、CPU320が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。 The ROM 340 stores programs, data, and the like for the CPU 320 to perform various calculation processes and control processes.

RAM350は、CPU320の作業領域として用いられ、ROM340から読み出されたプログラムやデータ、操作部330から入力されたデータ、CPU320が各種プログラムに従って実行した演算結果等を一時的に記憶する。 The RAM 350 is used as a work area of the CPU 320, and temporarily stores programs and data read from the ROM 340, data input from the operation unit 330, calculation results executed by the CPU 320 according to various programs, and the like.

通信部360は、CPU320と外部装置との間のデータ通信を成立させるための各種制御を行う。 The communication unit 360 performs various controls for establishing data communication between the CPU 320 and the external device.

表示部370は、LCD(Liquid Crystal Display)等により構成される表示装置であり、CPU320から入力される表示信号に基づいて各種の情報を表示する。表示部370には操作部330として機能するタッチパネルが設けられていてもよい。 The display unit 370 is a display device composed of an LCD (Liquid Crystal Display) or the like, and displays various information based on a display signal input from the CPU 320. The display unit 370 may be provided with a touch panel that functions as an operation unit 330.

発振回路312として例えば上述した実施形態の発振回路100を適用し、又は、発振モジュール310として例えば上述した実施形態の発振モジュール1を適用することにより、信頼性の高い電子機器を実現することができる。 By applying, for example, the oscillation circuit 100 of the above-described embodiment as the oscillation circuit 312, or by applying, for example, the oscillation module 1 of the above-described embodiment as the oscillation module 310, a highly reliable electronic device can be realized. ..

このような電子機器300としては種々の電子機器が考えられ、例えば、光ファイバー等を用いた光伝送装置等のネットワーク機器、放送機器、人工衛星や基地局で利用される通信機器、GPS(Global Positioning System)モジュール、パーソナルコンピューター(例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター)、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置(例えば、インクジェットプリンター)、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS(Point Of Sale)端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、PDR(歩行者位置方位計測)等が挙げられる。 Various electronic devices can be considered as such electronic devices 300, for example, network devices such as optical transmission devices using optical fibers, broadcasting devices, communication devices used in artificial satellites and base stations, and GPS (Global Positioning). System) modules, personal computers (eg mobile personal computers, laptop personal computers, tablet personal computers), mobile terminals such as smartphones and mobile phones, digital cameras, inkjet ejection devices (eg inkjet printers), Storage area network equipment such as routers and switches, local area network equipment, mobile terminal base station equipment, televisions, video cameras, video recorders, car navigation devices, real-time clock devices, pagers, electronic notebooks (including those with communication functions) , Electronic dictionaries, calculators, electronic game devices, game controllers, word processors, workstations, videophones, security TV monitors, electronic binoculars, POS (Point Of Sale) terminals, medical devices (eg electronic thermometers, blood pressure monitors, blood glucose meters) , Electrocardiogram measuring device, ultrasonic diagnostic device, electronic endoscope), fish finder, various measuring devices, instruments (for example, vehicle, aircraft, ship instruments), flight simulator, head mount display, motion trace, motion Tracking, motion controller, PDR (pedestrian position and orientation measurement) and the like can be mentioned.

本実施形態の電子機器300の一例として、上述した発振モジュール310を基準信号源として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。発振モジュール310として、例えば、上記の実施形態の発振モジュール1を適用することにより、例えば通信基地局などに利用可能な、従来よりも周波数精度の高い、高性能、高信頼性を所望される電子機器300を実現することも可能である。 As an example of the electronic device 300 of the present embodiment, there is a transmission device that uses the above-mentioned oscillation module 310 as a reference signal source and functions as, for example, a device for a terminal base station that communicates with a terminal by wire or wirelessly. By applying the oscillation module 1 of the above embodiment as the oscillation module 310, for example, an electron that can be used for a communication base station or the like and is desired to have higher frequency accuracy, higher performance, and higher reliability than before. It is also possible to realize the device 300.

また、本実施形態の電子機器300の他の一例として、通信部360が外部クロック信号を受信し、CPU320(処理部)が、当該外部クロック信号と発振モジュール310の出力信号とに基づいて、発振モジュール310の周波数を制御する周波数制御部と、を含む、通信装置であってもよい。 Further, as another example of the electronic device 300 of the present embodiment, the communication unit 360 receives the external clock signal, and the CPU 320 (processing unit) oscillates based on the external clock signal and the output signal of the oscillation module 310. It may be a communication device including a frequency control unit that controls the frequency of the module 310.

3.移動体
図19は、本実施形態の移動体の一例を示す図(上面図)である。図19に示す移動体400は、発振モジュール410、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー420,430,440、バッテリー450、バックアップ用バッテリー460を含んで構成されている。なお、本実施形態の移動体は、図19の構成要素(各部)の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
3. 3. The moving body FIG. 19 is a diagram (top view) showing an example of the moving body of the present embodiment. The moving body 400 shown in FIG. 19 includes a controller 420, 430, 440, a battery 450, and a backup battery 460 that perform various controls such as an oscillation module 410, an engine system, a brake system, and a keyless entry system. .. The moving body of the present embodiment may be configured by omitting a part of the constituent elements (each part) of FIG. 19 or adding other constituent elements.

発振モジュール410は、不図示のSAWフィルターを備えた発振回路(不図示)を備えており、SAWフィルターの共振周波数に基づく周波数の発振信号を発生させる。 The oscillation module 410 includes an oscillation circuit (not shown) including a SAW filter (not shown), and generates an oscillation signal having a frequency based on the resonance frequency of the SAW filter.

また、発振モジュール410は、発振回路よりも後段にある逓倍回路や出力回路を備えていてもよい。逓倍回路は、発振回路が発生させた発振信号の周波数を逓倍した発振信号を発生させる。また、出力回路は、逓倍回路が発生させた発振信号あるいは発振回路が発生させた発振信号を出力する。発振回路、逓倍回路及び出力回路は、それぞれ差動で動作してもよい。 Further, the oscillation module 410 may include a multiplication circuit or an output circuit located after the oscillation circuit. The multiplication circuit generates an oscillation signal obtained by multiplying the frequency of the oscillation signal generated by the oscillation circuit. Further, the output circuit outputs an oscillation signal generated by the multiplication circuit or an oscillation signal generated by the oscillation circuit. The oscillation circuit, the multiplication circuit, and the output circuit may each operate differentially.

発振モジュール410が出力する発振信号は、コントローラー420,430,440に供給され、例えばクロック信号として用いられる。 The oscillation signal output by the oscillation module 410 is supplied to the controllers 420, 430, 440 and used as, for example, a clock signal.

バッテリー450は、発振モジュール410及びコントローラー420,430,440に電力を供給する。バックアップ用バッテリー460は、バッテリー450の出力電圧が閾値よりも低下した時、発振モジュール410及びコントローラー420,430,440に電力を供給する。 The battery 450 supplies power to the oscillation module 410 and the controllers 420, 430, 440. The backup battery 460 supplies power to the oscillation module 410 and the controllers 420, 430, 440 when the output voltage of the battery 450 drops below the threshold value.

発振モジュール410が備える発振回路として例えば上述した各実施形態の発振回路100を適用し、又は、発振モジュール410として例えば上述した各実施形態の発振モジュール1を適用することにより、信頼性の高い移動体を実現することができる。 By applying, for example, the oscillation circuit 100 of each of the above-described embodiments as the oscillation circuit included in the oscillation module 410, or by applying, for example, the oscillation module 1 of each of the above-described embodiments as the oscillation module 410, a highly reliable mobile body is used. Can be realized.

このような移動体400としては種々の移動体が考えられ、例えば、自動車(電気自動車も含む)、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。 As such a moving body 400, various moving bodies can be considered, and examples thereof include automobiles (including electric vehicles), aircraft such as jet aircraft and helicopters, ships, rockets, artificial satellites, and the like.

本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。 The present invention is not limited to the present embodiment, and various modifications can be carried out within the scope of the gist of the present invention.

上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。 The above-described embodiments and modifications are merely examples, and the present invention is not limited thereto. For example, it is also possible to appropriately combine each embodiment and each modification.

本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention includes substantially the same configurations as those described in the embodiments (eg, configurations with the same function, method and result, or configurations with the same purpose and effect). The present invention also includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. Further, the present invention includes a configuration having the same action and effect as the configuration described in the embodiment or a configuration capable of achieving the same object. Further, the present invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

1…発振モジュール、2…SAWフィルター、2A…第1端部、2B…第2端部、2X…長辺、2Y…短辺、3…集積回路、3B…電極(パッド)、4…パッケージ、4A…パッケージの第1層、4B…パッケージの第2層、4C…パッケージの第3層、4D…パッケージの第4層、5A…ワイヤー、5B…ワイヤー、6A…電極、6B…電極、7…接着剤、10…位相シフト回路、11…コイル、12…コイル、13…可変容量素子、20…差動増幅器、21…抵抗、22…抵抗、23…NMOSトランジスター、24…NMOSトランジスター、25…定電流源、26…NMOSトランジスター、27…NMOSトランジスター、28…抵抗、29…抵抗、32…コンデンサー、34…コンデンサー、40…差動増幅器、41…抵抗、42…抵抗、43…NMOSトランジスター、44…NMOSトランジスター、45…定電流源、52…コンデンサー、54…コンデンサー、60…逓倍回路、61…抵抗、62…抵抗、63…NMOSトランジスター、64…NMOSトランジスター、65…NMOSトランジスター、66…NMOSトランジスター、67…NMOSトランジスター、68…NMOSトランジスター、69…定電流源、70…ハイパスフィルター、71…抵抗、72…コンデンサー、73…コンデンサー、74…コイル、75…コンデンサー、76…コンデンサー、77…抵抗、80…出力回路、81…差動増幅器、82…NPNトランジスター、83…NPNトランジスター、100…発振回路、200…圧電基板、201…第1のIDT、202…第2のIDT、203…第1の反射器、204…第2の反射器、205…第1の配線、206…第2の配線、207…第3の配線、208…第4の配線、300…電子機器、310…発振モジュール、312…発振回路、314…逓倍回路、316…出力回路、320…CPU、330…操作部、340
…ROM、350…RAM、360…通信部、370…表示部、400…移動体、410…発振モジュール、420…コントローラー、430…コントローラー、440…コントローラー、450…バッテリー、460…バックアップ用バッテリー、IP1…第1の入力ポート、IP2…第2の入力ポート、OP1…第1の出力ポート、OP2…第2の出力ポート、IP20…入力端子、IP40…入力端子、IP60…入力端子、IP70…入力端子、IP80…入力端子、IN20…入力端子、IN40…入力端子、IN60…入力端子、IN70…入力端子、IN80…入力端子、OP20…出力端子、OP40…出力端子、OP60…出力端子、OP70…出力端子、OP80…出力端子、ON20…出力端子、ON40…出力端子、ON60…出力端子、ON70…出力端子、ON80…出力端子、O1…コイル11の中心、O2…コイル12の中心、P…O1とO2の中点、L…O1とO2を結ぶ線分、VL…中点Pを通り線分Lと直交する仮想直線(O1とO2とから等距離にある直線)、I1…コイル11に流れる電流、I2…コイル12に流れる電流、T1…入力端子、T2…入力端子、T3…出力端子、T4…出力端子、T5…出力端子、T6…出力端子、T7…電源端子、T8…接地端子
1 ... Oscillation module, 2 ... SAW filter, 2A ... 1st end, 2B ... 2nd end, 2X ... Long side, 2Y ... Short side, 3 ... Integrated circuit, 3B ... Electrode (pad), 4 ... Package, 4A ... Package 1st layer, 4B ... Package 2nd layer, 4C ... Package 3rd layer, 4D ... Package 4th layer, 5A ... Wire, 5B ... Wire, 6A ... Electrode, 6B ... Electrode, 7 ... Adhesive, 10 ... Phase shift circuit, 11 ... Coil, 12 ... Coil, 13 ... Variable capacitance element, 20 ... Differential amplifier, 21 ... Resistance, 22 ... Resistance, 23 ... Current source, 26 ... NOTE transistor, 27 ... NOTE transistor, 28 ... Resistance, 29 ... Resistance, 32 ... Condenser, 34 ... Condenser, 40 ... Differential amplifier, 41 ... Resistance, 42 ... Resistance, 43 ... NMOS transistor, 44 ... NaCl Transistor, 45 ... Constant Current Source, 52 ... Condenser, 54 ... Condenser, 60 ... Multiplying Circuit, 61 ... Resistance, 62 ... Resistance, 63 ... NaCl Transistor, 64 ... 67 ... NMOS transistor, 68 ... NMOS transistor, 69 ... Constant current source, 70 ... High pass filter, 71 ... Resistance, 72 ... Condenser, 73 ... Condenser, 74 ... Coil, 75 ... Condenser, 76 ... Condenser, 77 ... Resistance, 80 ... output circuit, 81 ... differential amplifier, 82 ... NPN transistor, 83 ... NPN transistor, 100 ... oscillation circuit, 200 ... piezoelectric substrate, 201 ... first IDT, 202 ... second IDT, 203 ... first reflection Instrument, 204 ... second reflector, 205 ... first wiring, 206 ... second wiring, 207 ... third wiring, 208 ... fourth wiring, 300 ... electronic equipment, 310 ... oscillation module, 312 ... Oscillation circuit, 314 ... Multiplying circuit, 316 ... Output circuit, 320 ... CPU, 330 ... Operation unit, 340
ROM, 350 ... RAM, 360 ... communication unit, 370 ... display unit, 400 ... mobile body, 410 ... oscillation module, 420 ... controller, 430 ... controller, 440 ... controller, 450 ... battery, 460 ... backup battery, IP1 ... 1st input port, IP2 ... 2nd input port, OP1 ... 1st output port, OP2 ... 2nd output port, IP20 ... input terminal, IP40 ... input terminal, IP60 ... input terminal, IP70 ... input terminal , IP80 ... Input terminal, IN20 ... Input terminal, IN40 ... Input terminal, IN60 ... Input terminal, IN70 ... Input terminal, IN80 ... Input terminal, OP20 ... Output terminal, OP40 ... Output terminal, OP60 ... Output terminal, OP70 ... Output terminal , OP80 ... output terminal, ON20 ... output terminal, ON40 ... output terminal, ON60 ... output terminal, ON70 ... output terminal, ON80 ... output terminal, O1 ... center of coil 11, O2 ... center of coil 12, P ... O1 and O2 Midpoint, L ... Line segment connecting O1 and O2, VL ... Virtual straight line passing through midpoint P and orthogonal to line segment L (straight line at equal distances from O1 and O2), I1 ... Current flowing through coil 11. I2 ... Current flowing through the coil 12, T1 ... Input terminal, T2 ... Input terminal, T3 ... Output terminal, T4 ... Output terminal, T5 ... Output terminal, T6 ... Output terminal, T7 ... Power supply terminal, T8 ... Ground terminal

Claims (9)

SAW共振子と、
前記SAW共振子に電気的に接続され、発振回路を形成する集積回路と、を備え、
前記集積回路は、
前記SAW共振子に電気的に接続された第1のパッドと、
前記SAW共振子に電気的に接続された第2のパッドと、
前記第1のパッドを介して電流が流れる第1のコイルと、
前記第2のパッドを介して電流が流れる第2のコイルと、
前記第1のパッドと前記第1のコイルとを電気的に接続する第1の配線と、
前記第2のパッドと前記第2のコイルとを電気的に接続する第2の配線と、
第3のコイルと、を含み、
前記第1のコイル、前記第2のコイル、及び前記第3のコイルは、前記集積回路に形成されたスパイラルインダクターであり、
前記集積回路の平面視で、
前記第1のコイルと前記第1のパッドとの距離は、前記第3のコイルと前記第1のパッドとの距離よりも短く、
前記第2のコイルと前記第2のパッドとの距離は、前記第3のコイルと前記第2のパッドとの距離よりも短く、
前記第3のコイルは、前記第1のコイルの中心と前記第2のコイルの中心とから等距離にある仮想直線と交差するように配置されており、
前記第1の配線は、前記第1のコイルの外周側から、前記仮想直線に沿った方向に延出し、
前記第2の配線は、前記第2のコイルの外周側から、前記仮想直線に沿った方向に延出し、
前記第1のコイルに流れる電流と前記第2のコイルに流れる電流とが互いに逆向きであることにより、前記仮想直線上では、前記第1のコイルが発生させる磁界の向きと前記第2のコイルが発生させる磁界の向きが逆になって互いに弱め合う、発振モジュール。
With SAW resonators,
An integrated circuit that is electrically connected to the SAW resonator and forms an oscillation circuit is provided.
The integrated circuit is
The first pad electrically connected to the SAW resonator and
A second pad electrically connected to the SAW resonator and
A first coil through which a current flows through the first pad,
A second coil through which a current flows through the second pad, and
A first wiring that electrically connects the first pad and the first coil,
A second wiring that electrically connects the second pad and the second coil,
Including the third coil,
The first coil, the second coil, and the third coil are spiral inductors formed in the integrated circuit.
In the plan view of the integrated circuit
The distance between the first coil and the first pad is shorter than the distance between the third coil and the first pad.
The distance between the second coil and the second pad is shorter than the distance between the third coil and the second pad.
The third coil is arranged so as to intersect a virtual straight line equidistant from the center of the first coil and the center of the second coil.
The first wiring extends from the outer peripheral side of the first coil in a direction along the virtual straight line.
The second wiring extends from the outer peripheral side of the second coil in a direction along the virtual straight line .
Since the current flowing through the first coil and the current flowing through the second coil are opposite to each other, the direction of the magnetic field generated by the first coil and the second coil on the virtual straight line Oscillation module that reverses the direction of the magnetic field generated by and weakens each other .
前記発振回路は、可変容量素子を含み、
前記可変容量素子は、前記集積回路の一部であり、
前記集積回路の平面視で、前記可変容量素子は、前記第1のコイルと前記第2のコイルとの間に配置されている、請求項1に記載の発振モジュール。
The oscillation circuit includes a variable capacitance element.
The variable capacitance element is a part of the integrated circuit and
The oscillation module according to claim 1, wherein the variable capacitance element is arranged between the first coil and the second coil in a plan view of the integrated circuit.
前記発振回路は、差動増幅器を含み、
前記差動増幅器は、前記集積回路の一部であり、
前記集積回路の平面視で、前記差動増幅器は、前記可変容量素子と前記第3のコイルとの間に配置されている、請求項2に記載の発振モジュール。
The oscillator circuit includes a differential amplifier.
The differential amplifier is part of the integrated circuit.
The oscillation module according to claim 2, wherein the differential amplifier is arranged between the variable capacitance element and the third coil in a plan view of the integrated circuit.
前記SAW共振子は、第1の入力ポートと、第2の入力ポートと、第1の出力ポートと、第2の出力ポートと、を有し、
前記第1のパッドは前記第1の出力ポートと接続され、前記第2のパッドは前記第2の出力ポートと接続されている、請求項1乃至3のいずれか一項に記載の発振モジュール。
The SAW resonator has a first input port, a second input port, a first output port, and a second output port.
The oscillation module according to any one of claims 1 to 3, wherein the first pad is connected to the first output port, and the second pad is connected to the second output port.
前記第1の出力ポートから前記第1の入力ポートに伝搬する信号と、前記第2の出力ポートから前記第2の入力ポートに伝搬する信号とは互いに逆相である、請求項4に記載の発振モジュール。 The fourth aspect of claim 4, wherein the signal propagating from the first output port to the first input port and the signal propagating from the second output port to the second input port are opposite to each other. Oscillation module. 前記発振回路は、差動で動作する、請求項1乃至5のいずれか一項に記載の発振モジュール。 The oscillation module according to any one of claims 1 to 5, wherein the oscillation circuit operates differentially. 前記発振回路よりも後段に設けられ、前記第3のコイルを有するフィルター回路と、
前記フィルター回路よりも後段に設けられている出力回路と、を含み、
前記発振回路は、差動信号を出力し、
前記発振回路から前記出力回路に至る信号経路上にある回路は差動で動作する、請求項1乃至6のいずれか一項に記載の発振モジュール。
A filter circuit provided after the oscillation circuit and having the third coil, and a filter circuit.
Including an output circuit provided after the filter circuit,
The oscillation circuit outputs a differential signal and outputs a differential signal.
The oscillation module according to any one of claims 1 to 6, wherein the circuit on the signal path from the oscillation circuit to the output circuit operates differentially.
請求項1乃至7のいずれか一項に記載の発振モジュールを備えている、電子機器。 An electronic device comprising the oscillation module according to any one of claims 1 to 7. 請求項1乃至7のいずれか一項に記載の発振モジュールを備えている、移動体。 A mobile body comprising the oscillation module according to any one of claims 1 to 7.
JP2020048663A 2020-03-19 2020-03-19 Oscillator modules, electronic devices and mobiles Active JP7064524B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020048663A JP7064524B2 (en) 2020-03-19 2020-03-19 Oscillator modules, electronic devices and mobiles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020048663A JP7064524B2 (en) 2020-03-19 2020-03-19 Oscillator modules, electronic devices and mobiles

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015209936A Division JP6798778B2 (en) 2015-10-26 2015-10-26 Oscillator modules, electronic devices and mobiles

Publications (2)

Publication Number Publication Date
JP2020099102A JP2020099102A (en) 2020-06-25
JP7064524B2 true JP7064524B2 (en) 2022-05-10

Family

ID=71106916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020048663A Active JP7064524B2 (en) 2020-03-19 2020-03-19 Oscillator modules, electronic devices and mobiles

Country Status (1)

Country Link
JP (1) JP7064524B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318300A (en) 2004-04-28 2005-11-10 Sony Corp Multiplication circuit, oscillation circuit, and radio communication apparatus
JP2005327931A (en) 2004-05-14 2005-11-24 Sony Corp Integrated inductor and receiving circuit using it
JP2011243622A (en) 2010-05-14 2011-12-01 Renesas Electronics Corp Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0419850Y2 (en) * 1986-11-26 1992-05-07
JP3151237B2 (en) * 1991-06-24 2001-04-03 日本無線株式会社 Delayed feedback surface acoustic wave voltage controlled oscillator
JP2876585B2 (en) * 1993-06-25 1999-03-31 三菱電機株式会社 High frequency module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318300A (en) 2004-04-28 2005-11-10 Sony Corp Multiplication circuit, oscillation circuit, and radio communication apparatus
JP2005327931A (en) 2004-05-14 2005-11-24 Sony Corp Integrated inductor and receiving circuit using it
JP2011243622A (en) 2010-05-14 2011-12-01 Renesas Electronics Corp Semiconductor device

Also Published As

Publication number Publication date
JP2020099102A (en) 2020-06-25

Similar Documents

Publication Publication Date Title
US10581379B2 (en) Integrated circuit layout for an oscillation module
CN107040241B (en) Oscillation module, electronic apparatus, and moving object
US9391560B2 (en) Semiconductor integrated circuit, oscillator, electronic apparatus, and moving object
US10374575B2 (en) Oscillation module, electronic apparatus, and vehicle
CN105471390B (en) Semiconductor circuit, oscillator, electronic apparatus, and moving object
JP7064524B2 (en) Oscillator modules, electronic devices and mobiles
JP7159637B2 (en) Oscillators, electronic devices and moving bodies
CN106961250B (en) Oscillation module, electronic apparatus, and moving object
JP2019106607A (en) Surface acoustic wave type resonator, oscillation module, electronic apparatus and mobile body
JP6672698B2 (en) Oscillation module, electronic equipment and moving object
JP6651786B2 (en) Oscillation module, electronic equipment and moving object
JP6606970B2 (en) OSCILLATOR CIRCUIT, OSCILLATION MODULE, ELECTRONIC DEVICE, AND MOBILE BODY
JP7183699B2 (en) Oscillators, electronic devices and moving bodies
JP2013197837A (en) Oscillator and electronic apparatus
JP2016134736A (en) Oscillator, electronic apparatus and mobile body
JP2018125366A (en) Design method for integrated circuit, integrated circuit, oscillator, electronic apparatus, and movable body
JP2013197836A (en) Oscillator and electronic apparatus
JP2019004438A (en) Circuit device, oscillator, electronic apparatus, and movable body
JP2015070399A (en) Oscillation circuit, oscillator, electronic apparatus and moving body

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200417

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210302

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210517

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211026

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211207

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220208

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220308

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220412

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220422

R150 Certificate of patent or registration of utility model

Ref document number: 7064524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150