JP7052551B2 - Distribution synthesizer - Google Patents
Distribution synthesizer Download PDFInfo
- Publication number
- JP7052551B2 JP7052551B2 JP2018095603A JP2018095603A JP7052551B2 JP 7052551 B2 JP7052551 B2 JP 7052551B2 JP 2018095603 A JP2018095603 A JP 2018095603A JP 2018095603 A JP2018095603 A JP 2018095603A JP 7052551 B2 JP7052551 B2 JP 7052551B2
- Authority
- JP
- Japan
- Prior art keywords
- phase shift
- shift amount
- signal
- distribution
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、入力信号を分配し、分配した信号を合成する、分配合成装置に関する。 The present invention relates to a distribution synthesizer that distributes an input signal and synthesizes the distributed signal.
送信用アンテナに送信用信号を供給する際等において、分配器により分配した各送信用信号を増幅した後に合成器により合成し、合成後の信号を送信用アンテナに入力する処理が一般的に行われている。 When supplying a transmission signal to a transmission antenna, the process of amplifying each transmission signal distributed by the distributor, synthesizing it with a synthesizer, and inputting the combined signal to the transmission antenna is generally performed. It has been.
上記処理の際に、分配が行われる分岐点から合成が行われる合成点までの各経路に位相差があると合成の際に送信用信号の電力損失が生じる。前記合成器が例えばハイブリッド型のものである場合には、電力損失はダミーロードへの出力が生じる形で現れる。 During the above processing, if there is a phase difference in each path from the branch point where distribution is performed to the synthesis point where synthesis is performed, power loss of the transmission signal occurs during synthesis. If the synthesizer is, for example, a hybrid type, the power loss will appear in the form of an output to the dummy load.
この問題を解決するために、ハイブリッド型の合成器を用いる場合において、ダミーロードへの出力をモニタし、その出力が最小になるように各経路に挿入した移相器の移相量を調整する方法が知られている(特許文献1乃至4参照)。
To solve this problem, when using a hybrid synthesizer, monitor the output to the dummy load and adjust the phase shift amount of the phase shifter inserted in each path so that the output is minimized. The method is known (see
そして、上記出力が最小になるような移相量を探索する一般的な探索方法としては、移相器に少しずつ移相を行わせ、移相実行前後での上記出力の増減から上記出力が最小になる移相量を探索する方法が考えられる。 Then, as a general search method for searching for the amount of phase shift that minimizes the output, the phase shifter is made to perform phase shift little by little, and the output is increased or decreased before and after the phase shift is executed. A method of searching for the minimum amount of phase shift can be considered.
しかしながら、背景技術の項で説明した一般的な探索方法を用いた場合、前記出力を表す損失信号が微小である場合には微小な移相量の移相による前記出力の増減が小さいので、前記出力が最小になる移相量を探索することが困難である。 However, when the general search method described in the section of background technology is used, when the loss signal representing the output is minute, the increase / decrease in the output due to the phase shift of the minute phase shift amount is small. It is difficult to find the amount of phase shift that minimizes the output.
本発明は、位相差により合成の際に生じる電力損失を表す信号が微弱な場合でも、前記電力損失を抑え得る分配合成装置等の提供を目的とする。 An object of the present invention is to provide a distribution synthesizer or the like capable of suppressing the power loss even when the signal representing the power loss generated during synthesis due to the phase difference is weak.
本発明の分配合成装置は、入力信号から第一分配信号と第二分配信号とを分配する分配部と、前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出し、前記第一移相量に応じた前記移相を前記移相部に行わせる、制御部と、を備える。 The distribution / synthesis apparatus of the present invention performs a phase shift of at least one of the first distribution signal and the second distribution signal, and a distribution unit that distributes the first distribution signal and the second distribution signal from the input signal. A phasor unit, a synthesizing unit that synthesizes the first distributed signal that has undergone the first processing and the second distributed signal that has undergone the second processing, and an electric power related to a loss that occurs during the synthesizing. A value representing at least one of voltage and current is equal to a predetermined threshold value, and adjacent to each other with a first phase shift amount having the minimum value, a second phase shift amount and a third phase shift amount. Is derived, the first phase shift amount is derived from the second phase shift amount and the third phase shift amount, and the phase shift corresponding to the first phase shift amount is performed by the phase shift unit. It is equipped with a control unit.
本発明の分配合成装置等は、位相差により合成の際に生じる電力損失を表す信号が微弱な場合でも、前記電力損失を抑え得る。 The distribution synthesizer or the like of the present invention can suppress the power loss even when the signal representing the power loss generated at the time of synthesis due to the phase difference is weak.
<第一実施携帯>
第一実施形態は、入力信号を分配し、分配した各信号を増幅し、増幅後の各信号を合成する、分配合成装置に関する実施形態である。
[構成と動作]
図1は、第一実施形態の分配合成装置の例である分配合成装置101の構成を表す概念図である。
<First mobile phone>
The first embodiment is an embodiment relating to a distribution synthesizer that distributes an input signal, amplifies each distributed signal, and synthesizes each amplified signal.
[Configuration and operation]
FIG. 1 is a conceptual diagram showing a configuration of a distribution /
分配合成装置101は、分配器111と、移相器121と、増幅器131及び132と、ハイブリッド型合成器141と、方向性結合器161と、抵抗151とを備える。
The
分配器111は、端子aに入力された入力信号を分配した分配信号を端子b及びcに出力する。
The
移相器121は、制御部171からの指示に従い、端子bから入力された分配信号の移相を行い、移相後の前記分配信号である移相分配信号を増幅器131へ出力する。
The
増幅器131は、移相器121から入力された移相分配信号を増幅した増幅移相分配信号をハイブリッド型合成器141の端子dへ出力する。
The
増幅器132は、分配器111の端子cから入力された前記分配信号を増幅した増幅分配信号をハイブリッド型合成器141の端子eへ出力する。増幅器132の増幅率は増幅器131のものに等しい。
The
ハイブリッド型合成器141は、端子dに入力された前記増幅移相分配信号と端子eに入力された前記増幅分配信号とから合成した合成後信号を端子fに出力する。ハイブリッド型合成器141は、また、端子gへ、前記増幅移相分配信号と前記増幅分配信号との位相差により生じる損失信号を端子gに出力する。当該損失信号の信号レベルは、ハイブリッド型合成器141による前記増幅移相分配信号と前記増幅分配信号との合成の際に生じる電力損失を表す。ここで、信号レベルは、電力、電圧及び電流のうちのいずれかを表す値である。
The
前記損失信号は、抵抗151を介してグランドに導かれる。
The loss signal is guided to ground via the
方向性結合器161は、前記損失信号の一部である部分損失信号を分離し、制御部171へ送付する。当該部分損失信号の信号レベルは、前記損失信号の振幅に比例する。従い、当該信号レベルは、ハイブリッド型合成器141による前記増幅移相分配信号と前記増幅分配信号との合成の際に生じる電力損失を表す。
The
制御部171は、方向性結合器161から送付された部分損失信号の信号レベルを検出する。
The
制御部171は、また、移相器121に制御情報を送付することにより移相器121に、前記移相分配信号の前記分配信号に対する移相量を制御する。
The
制御部171は、当該制御により、後述の方法により、前記損失信号の電力が最小になる前記移相量を導出する。そして、制御部171は、導出した移相量の移相を移相器121に行わせる。
The
図2は、ハイブリッド型合成器141の端子dに入力される前記増幅移相分配信号と端子eに入力される前記増幅分配信号との位相差と、前記部分損失信号の信号レベルとの関係を表すイメージ図である。図2に表す縦軸の信号レベルは、前記部分損失信号の、電力、電圧及び電流のうちのいずれかを表す値である。また、図2に表す横軸の位相差は、前記増幅移相分配信号と前記増幅分配信号との位相差である。ここで、以下の説明において、前記移相分配信号の位相が前記分配信号の位相より進んでいる場合に、位相が進んでいると考えることにする。
FIG. 2 shows the relationship between the phase difference between the amplified phase shift distribution signal input to the terminal d of the
前記信号レベルは、位相差0を表す縦軸に対して左右対称な形状である。このような形状になるのは、前記信号レベルが前記位相差の絶対値に依存するためである。 The signal level has a shape symmetrical with respect to the vertical axis representing 0 phase difference. The reason for such a shape is that the signal level depends on the absolute value of the phase difference.
前記信号レベルは位相差が0の時に最小になる。そして、位相差0から、所定の位相差分だけ位相が進む向きに位相差を設けた場合の前記信号レベルは、同じ位相差を位相が遅れる向きに設けた場合の前記信号レベルに等しい。また、位相差が増加することにともなう前記信号レベルの増加の傾きは、位相差の増加にともない増大する。
The signal level is minimized when the phase difference is 0. Then, the signal level when the phase difference is provided in the direction in which the phase advances by a predetermined phase difference from the
図3は、位相差と前記信号レベルとの関係が図2に表すものである場合において、位相差が0になる移相量を求める方法を説明するための図である。ここで、移相量は、図1に表す移相器121が行う前記分配信号の、移相器121に予め設定されたゼロ点からの移相量である。前記移相量は、前記移相分配信号の位相を前記分配信号の位相に対して進ませる向きの移相を正の向きとする。
FIG. 3 is a diagram for explaining a method of obtaining a phase shift amount at which the phase difference becomes 0 when the relationship between the phase difference and the signal level is shown in FIG. Here, the phase shift amount is the phase shift amount of the distribution signal performed by the
前記信号レベルが閾値Pth2になる移相量は、移相量ΦLと移相量ΦHとの二つ存在する。移相量ΦLは、前記移相分配信号の位相が前記分配信号の位相に対して遅れた場合のものである。また、移相量ΦHは、前記移相分配信号の位相が前記分配信号の位相に対して進んだ場合のものである。 There are two phase shift amounts, the phase shift amount Φ L and the phase shift amount Φ H, at which the signal level reaches the threshold value P th2 . The phase shift amount Φ L is a case where the phase of the phase shift distribution signal is delayed with respect to the phase of the distribution signal. Further, the phase shift amount Φ H is a case where the phase of the phase shift distribution signal is advanced with respect to the phase of the distribution signal.
前述のように、位相差0から正の向きに所定の位相差を設けた場合の前記信号レベルと、負の向きに同じ位相差を設けた場合の前記信号レベルとは等しくなる。従い、移相量ΦLと移相量ΦHとの平均が、位相差が0になる移相量である移相量Φ0である。すなわち、位相差が0になる移相量Φ0は、Φ0=(ΦL+ΦH)/2である。
As described above, the signal level when a predetermined phase difference is provided in the positive direction from the
従い、移相量ΦLと移相量ΦHとを探索により求めることにより、移相量Φ0を求めることができる。 Therefore, the phase shift amount Φ 0 can be obtained by finding the phase shift amount Φ L and the phase shift amount Φ H by searching.
なお、図1には、移相器121が増幅器131の外部に設置される場合を表したが、移相器121は増幅器131の内部の入力側に設置されても構わない。
[処理フロー例]
図4は、図1に表す制御部171が行う、位相差が0の移相量である移相量Φ0を導出し、移相量Φ0の移相を移相器121に実行させる処理の処理フロー例を表す概念図である。
Although FIG. 1 shows a case where the
[Processing flow example]
FIG. 4 shows a process performed by the
制御部171は、例えば、外部からの開始情報の入力により図4に表す処理を開始する。
The
そして、制御部171は、S101の処理として、移相の積算実行回数を表す積算回数iを0に設定する。また、制御部171は、同処理として、積算移相量Φiを0に設定する。ここで、積算移相量Φiは、積算回数iの移相を実行した場合の移相量の積算値である。制御部171は、積算回数i、積算移相量Φi、及び、移相量ΦL、ΦH及びΦ0等を記憶する記憶部を備えているものとする。
Then, the
次に、制御部171は、S102の処理として、積算回数iを1増やす。
Next, the
そして、制御部171は、同処理として、さらに、移相器121に、移相量ΔΦだけ正方向に移相させる。ここで、移相量ΔΦは、移相器121が1回に移相する移相量として、予め設定された値である。移相量ΔΦは、移相量ΦL、Φ0及びΦHの各々に対し、十分小さい値である。制御部171は、移相器121に移相を行わせる場合には、移相器121に当該移相を行わせるための制御信号を送付した後に、移相器121が当該制御信号による移相の実行を完了させ得る時間待つものとする。
Then, the
そして、制御部171は、同処理として、さらに、積算移相量ΦiをΔΦだけ増やす。
Then, the
次に、制御部171は、S103の処理として、信号レベルPiと信号レベルPi-1との差の絶対値が閾値Pth1より大きいかについての判定を行う。ここで、信号レベルPiは、積算回数iの移相を行った後の前述の前記信号レベルを表す値である。また、閾値Pth1は、S103の処理のために予め設定された信号レベルPiと信号レベルPi-1との差の絶対値についての閾値である。
Next, as the process of S103, the
制御部171は、S103の処理による判定結果がnoの場合は、S104の処理を行う。
When the determination result by the process of S103 is no, the
一方、制御部171は、S103の処理による判定結果がyesの場合は、S102の処理を再度行う。
On the other hand, if the determination result by the process of S103 is yes, the
信号レベルPiと信号レベルPi-1との差が非常に小さいと、次に説明するS104の処理の判定に係る判定結果が不正確になる可能性がある。S103の処理は、当該可能性を避けるために、S104の判定を行う積算移相量Φiの位置を前記差がある程度大きい位置にずらすために行うものである。 If the difference between the signal level Pi and the signal level Pi-1 is very small, the determination result related to the determination of the processing of S104 described below may be inaccurate. In order to avoid the possibility, the process of S103 is performed to shift the position of the integrated phase shift amount Φi for determining S104 to a position where the difference is large to some extent.
制御部171は、S104の処理を行う場合は、同処理として、信号レベルPiが信号レベルPi-1より大きいかについての判定を行う。信号レベルPiが信号レベルPi-1より大きいことは、積算回数i-1から1回、+ΔΦの移相を行うことにより前記信号レベルが増加したことを表す。
When the processing of S104 is performed, the
制御部171は、S104の処理による判定結果がnoの場合は、S105の処理を行う。同場合は、積算移相量Φiが、図3に表すA又はBの範囲の場合である。
When the determination result by the process of S104 is no, the
一方、制御部171は、S104の処理による判定結果がyesの場合は、S118の処理を行う。同場合は、積算移相量Φiが、図3に表すC又はDの範囲の場合である。
On the other hand, if the determination result by the process of S104 is yes, the
制御部S104は、S105の処理を行う場合は、同処理として、信号レベルPiが閾値Pth2より大きいかについての判定を行う。閾値Pth2は、図3に表す閾値Pth2である。 When the processing of S105 is performed, the control unit S104 determines whether the signal level Pi is larger than the threshold value P th2 as the same processing. The threshold value P th2 is the threshold value P th2 shown in FIG.
制御部171は、S105の処理による判定結果がnoの場合は、S106の処理を行う。同場合は、積算移相量Φiが、図3に表すBの範囲の場合である。
When the determination result by the process of S105 is no, the
一方、制御部171は、S105の処理による判定結果がyesの場合は、S112の処理を行う。同場合は、積算移相量Φiが、図3に表すAの範囲の場合である。
On the other hand, if the determination result by the process of S105 is yes, the
制御部171は、S118の処理による判定結果がnoの場合は、S119の処理を行う。同場合は、積算移相量Φiが、図3に表すCの範囲の場合である。
When the determination result by the process of S118 is no, the
一方、制御部171は、S118の処理による判定結果がyesの場合は、S125の処理を行う。同場合は、積算移相量Φiが、図3に表すDの範囲の場合である。
On the other hand, if the determination result by the processing of S118 is yes, the
制御部171は、積算移相量Φiが、図3に表すBの範囲の場合は、S106乃至S111の処理を行う。同処理は、移相器121に移相量-ΔΦずつ順次移相を行わせ、移相量ΦLを導出した後に、移相器121に移相量+ΔΦずつ順次移相を行わせ、移相量ΦHを導出する処理である。
When the integrated phase shift amount Φ i is in the range of B shown in FIG. 3, the
制御部171は、S106の処理を行う場合は、同処理として、積算回数iを一つ増やす。そして、制御部171は、同処理として移相器121に-ΔΦ移相を行わせる。そして、制御部171は、保持している積算移相量Φiを、積算移相量Φi-1から移相量ΔΦを減じた値にする。
When the
次に、制御部171は、S107の処理として、信号レベルPiが前述の閾値Pth2より大きいかについての判定を行う。
Next, the
制御部171は、S107の処理による判定結果がyesの場合は、S108の処理を行う。
If the determination result by the process of S107 is yes, the
一方、制御部171は、S107の処理による判定結果がnoの場合は、S106の処理を再度行う。
On the other hand, when the determination result by the process of S107 is no, the
制御部171は、S108の処理を行う場合は、同処理として、移相量ΦLの値を積算移相量Φiとする。ここで、移相量ΦLは、図3に表す移相量ΦLである。
When the
そして、制御部171は、S109の処理として、積算回数iを一つ増やす。そして、制御部171は、同処理として移相器121に移相量ΔΦの正の向きへの移相を行わせる。そして、制御部171は、保持している積算移相量Φiを、積算移相量Φi-1に移相量ΔΦを加算した値にする。
Then, the
次に、制御部171は、S110の処理として、信号レベルPiが前述の閾値Pth2より大きいかについての判定を行う。
Next, the
制御部171は、S110の処理による判定結果がyesの場合は、S111の処理を行う。
If the determination result by the processing of S110 is yes, the
一方、制御部171は、S110の処理による判定結果がnoの場合は、S109の処理を再度行う。
On the other hand, when the determination result by the processing of S110 is no, the
制御部171は、S111の処理を行う場合は、同処理として、移相量ΦHの値を積算移相量Φiとする。ここで、移相量ΦHは、図3に表すΦHである。
When the
そして、制御部171は、S131の処理を行う。
Then, the
制御部171は、積算移相量Φiが、図3に表すAの範囲の場合は、S112乃至S117の処理を行う。同処理は、移相器121に移相量+ΔΦずつ順次正の向きに移相を行わせ、移相量ΦLを導出した後に、移相器121に移相量+ΔΦずつ順次さらに正の向きに移相を行わせ、移相量ΦHを導出する処理である。
When the integrated phase shift amount Φ i is in the range of A shown in FIG. 3, the
制御部171は、S112の処理を行う場合は、同処理として、積算回数iを一つ増やす。そして、制御部171は、同処理として移相器121に+ΔΦ移相を行わせる。そして、制御部171は、保持している積算移相量Φiを、積算移相量Φi-1にΔΦだけ加算した値にする。
When the
次に、制御部171は、S113の処理として、信号レベルPiが前述の閾値Pth2より大きいかについての判定を行う。
Next, the
制御部171は、S113の処理による判定結果がnoの場合は、S114の処理を行う。
When the determination result by the process of S113 is no, the
一方、制御部171は、S113の処理による判定結果がyesの場合は、S112の処理を再度行う。
On the other hand, if the determination result by the processing of S113 is yes, the
制御部171は、S114の処理を行う場合は、同処理として、移相量ΦLの値を積算移相量Φiとする。
When the
そして、制御部171は、S115の処理として、積算回数iを一つ増やす。そして、制御部171は、同処理として移相器121に移相量ΔΦの正の向きへの移相を行わせる。そして、制御部171は、保持している積算移相量Φiを、積算移相量Φi-1に移相量ΔΦを加算した値にする。
Then, the
次に、制御部171は、S116の処理として、信号レベルPiが前述の閾値Pth2より大きいかについての判定を行う。
Next, the
制御部171は、S116の処理による判定結果がyesの場合は、S117の処理を行う。
If the determination result by the processing of S116 is yes, the
一方、制御部171は、S116の処理による判定結果がnoの場合は、S115の処理を再度行う。
On the other hand, when the determination result by the processing of S116 is no, the
制御部171は、S117の処理を行う場合は、同処理として、移相量ΦHの値を積算移相量Φiとする。
When the
そして、制御部171は、S131の処理を行う。
Then, the
制御部171は、積算移相量Φiが、図3に表すCの範囲の場合は、S119乃至S124の処理を行う。同処理は、移相器121に移相量+ΔΦずつ順次正の向きに移相を行わせ、移相量ΦHを導出した後に、移相器121に移相量-ΔΦずつ順次負の向きに移相を行わせ、移相量ΦLを導出する処理である。
When the integrated phase shift amount Φ i is in the range of C shown in FIG. 3, the
制御部171は、S119の処理を行う場合は、同処理として、積算回数iを一つ増やす。そして、制御部171は、同処理として移相器121に+ΔΦ移相を行わせる。そして、制御部171は、保持している積算移相量Φiを、積算移相量Φi-1よりΔΦ加算した値にする。
When the
次に、制御部171は、S120の処理として、信号レベルPiが前述の閾値Pth2より大きいかについての判定を行う。
Next, the
制御部171は、S113の処理による判定結果がyesの場合は、S121の処理を行う。
If the determination result by the process of S113 is yes, the
一方、制御部171は、S113の処理による判定結果がnoの場合は、S119の処理を再度行う。
On the other hand, when the determination result by the processing of S113 is no, the
制御部171は、S121の処理を行う場合は、同処理として、移相量ΦHの値を積算移相量Φiとする。
When the
そして、制御部171は、S122の処理として、積算回数iを一つ増やす。そして、制御部171は、同処理として移相器121に、負の向きへの移相である移相量-ΔΦの移相を行わせる。そして、制御部171は、保持している積算移相量Φiを、積算移相量Φi-1から移相量ΔΦを減じた値にする。
Then, the
次に、制御部171は、S123の処理として、信号レベルPiが前述の閾値Pth2より大きいかについての判定を行う。
Next, the
制御部171は、S123の処理による判定結果がyesの場合は、S124の処理を行う。
If the determination result by the processing of S123 is yes, the
一方、制御部171は、S123の処理による判定結果がnoの場合は、S122の処理を再度行う。
On the other hand, when the determination result by the processing of S123 is no, the
制御部171は、S124の処理を行う場合は、同処理として、移相量ΦLの値を積算移相量Φiとする。
When the
そして、制御部171は、S131の処理を行う。
Then, the
制御部171は、積算移相量Φiが、図3に表すDの範囲の場合は、S125乃至S130の処理を行う。同処理は、移相器121に負の向きへの移相である移相量-Φずつの移相を順次行わせ、移相量ΦHを導出した後に、移相器121にさらに負の向きへの移相である移相量-ΔΦの移相を順次行わせ、移相量ΦLを導出する処理である。
When the integrated phase shift amount Φ i is in the range of D shown in FIG. 3, the
制御部171は、S125の処理を行う場合は、同処理として、積算回数iを一つ増やす。そして、制御部171は、同処理として移相器121に-ΔΦ移相を行わせる。そして、制御部171は、保持している積算移相量Φiを、積算移相量Φi-1よりΔΦだけ減じた値にする。
When the
次に、制御部171は、S126の処理として、信号レベルPiが前述の閾値Pth2より大きいかについての判定を行う。
Next, the
制御部171は、S126の処理による判定結果がnoの場合は、S127の処理を行う。
When the determination result by the process of S126 is no, the
一方、制御部171は、S126の処理による判定結果がnoの場合は、S125の処理を再度行う。
On the other hand, when the determination result by the processing of S126 is no, the
制御部171は、S127の処理を行う場合は、同処理として、移相量ΦHの値を積算移相量Φiとする。
When the
そして、制御部171は、S128の処理として、積算回数iを一つ増やす。そして、制御部171は、同処理として移相器121に、負の向きへの移相である移相量-ΔΦの移相を行わせる。そして、制御部171は、保持している積算移相量Φiを、積算移相量Φi-1から移相量ΔΦを減じた値にする。
Then, the
次に、制御部171は、S129の処理として、信号レベルPiが前述の閾値Pth2より大きいかについての判定を行う。
Next, the
制御部171は、S129の処理による判定結果がyesの場合は、S130の処理を行う。
If the determination result by the process of S129 is yes, the
一方、制御部171は、S129の処理による判定結果がnoの場合は、S128の処理を再度行う。
On the other hand, when the determination result by the processing of S129 is no, the
制御部171は、S130の処理を行う場合は、同処理として、移相量ΦLの値を積算移相量Φiとする。
When the
そして、制御部171は、S131の処理を行う。
Then, the
制御部171は、S131の処理を行う場合は、同処理として、位相差が0になる移相量である移相量Φ0を、前記記憶部が記憶している移相量ΦLと移相量ΦHとの平均値にする。そして、制御部171は、同処理として、図4に表す処理を開始する時点での位相からの位相量が移相量Φ0になる移相を移相器121に行わせる。
When the
以上の説明では、分配信号の一つのみに対して移相器による移相が行われる場合について述べた。しかしながら、当該移相は複数の分配信号の各々について行われても構わない。 In the above description, the case where the phase shift is performed by the phase shifter for only one of the distributed signals has been described. However, the phase shift may be performed for each of the plurality of distributed signals.
また、当該移相が、一つの分配信号のみに対して行われる場合において、移相器が他の分配信号に係る信号線にも挿入されていてよい。
[効果]
本実施形態の分配合成装置において、制御部は、ハイブリッド型合成器からの損失電力を表す信号の信号レベルが所定の値になる、分波移相増幅信号の移相量を求める。ここで、前記分波移相増幅信号は、移相器により移相を行った信号を増幅した分波増幅信号である。前記制御部は、前記移相量を求める際に、両信号の位相差がゼロの移相量をはさんで、移相量が大きい方と小さい方の二つの移相量を求める。そして、前記制御部は、位相差がゼロの移相量を、その二つの移相量の平均とする。発明が解決しようとする課題の項で説明したように、損失電力を表す信号の信号レベルがゼロになる移相量を、背景技術の項で述べた一般的な探索方法により探索するのは、発明が解決しようとする課題の項で述べたように前記信号レベルが低い場合には困難な場合がある。しかしながら、前記制御部が前記処理を行う場合には、前記閾値を十分に大きく設定できるので、前記信号レベルが小さいことによる悪影響が少ない。そのため、前記分配合成装置は、損失電力を表す信号の信号レベルが小さい場合であっても、損失電力を抑え得る移相を行い得る。
<第二実施形態>
第二実施形態は、複数のハイブリッド型合成器を備える分配合成装置に関する実施形態である。
[構成と動作]
図5は、第二実施形態の分配合成装置の例である分配合成装置101の構成を表す概念図である。
Further, when the phase shift is performed for only one distributed signal, the phase shifter may be inserted into the signal line related to the other distributed signals.
[effect]
In the distribution synthesizer of the present embodiment, the control unit obtains the phase shift amount of the demultiplexing phase shift amplification signal at which the signal level of the signal representing the power loss from the hybrid type synthesizer becomes a predetermined value. Here, the demultiplexing phase shift amplification signal is a demultiplexing amplification signal obtained by amplifying a signal that has undergone phase shift by a phase shifter. When the control unit obtains the phase shift amount, the control unit obtains two phase shift amounts, one having a large phase shift amount and the other having a small phase shift amount, sandwiching the phase shift amount in which the phase difference between the two signals is zero. Then, the control unit sets the phase shift amount having zero phase difference as the average of the two phase shift amounts. As explained in the section of the problem to be solved by the invention, it is not possible to search for the phase shift amount at which the signal level of the signal representing the lost power becomes zero by the general search method described in the section of background technology. As described in the section of the problem to be solved by the invention, it may be difficult when the signal level is low. However, when the control unit performs the processing, the threshold value can be set sufficiently large, so that there is little adverse effect due to the small signal level. Therefore, the distribution synthesizer can perform phase shift that can suppress the lost power even when the signal level of the signal representing the lost power is small.
<Second embodiment>
The second embodiment is an embodiment relating to a distribution synthesizer including a plurality of hybrid synthesizers.
[Configuration and operation]
FIG. 5 is a conceptual diagram showing the configuration of the distribution /
分配合成装置101は、分配器111と、n-1個の移相器である移相器121乃至12(n-1)と、n個の増幅器である増幅器131乃至13nとを備える。分配合成装置101は、さらに、n-1個のハイブリッド型合成器であるハイブリッド型合成器141乃至14(n-1)と、n-1個の抵抗である抵抗151乃至15(n-1)と、制御部171とを備える。
The
分配器111は、入力信号をn本の分配信号に分配する。
The
移相器121乃至12(n-1)の各々(各移相器)は、制御部171からの制御情報により、入力された分配信号に対し移相を行い、移相後の分配信号である移相分配信号を、増幅器131乃至13(n-1)のうちの対応するものへ出力する。
Each of the
一方、増幅器13nへは、分配器111から、分配信号が直接入力される。
On the other hand, the distribution signal is directly input to the
増幅器131乃至13(n-1)の各々(各増幅器)は、入力された信号を増幅し、増幅後の信号である増幅信号を、対応する各ハイブリッド型合成器(ハイブリッド型合成器141乃至14(n-1)の各々)の一方(図5では上側)の入力端子へ出力する。
Each of the
増幅器13nは、入力された信号を増幅し、増幅後の信号である増幅信号を、ハイブリッド型合成器14(n-1)の他方(図5では下側)の入力端子へ出力する。
The
ハイブリッド型合成器142乃至14(n-1)の各々は、入力された二つの信号を合成した合成信号を、一方(図5では上側)の出力端子から、ハイブリッド型合成器141乃至14(n-2)の他方(図5では下側)の入力端子へ出力する。
Each of the
一方、ハイブリッド型合成器141は、入力された二つの信号を合成した合成信号を、アンテナ181へ出力する。
On the other hand, the
各ハイブリッド型合成器の他方(図5では下側)の出力端子からは、損失信号が出力される。当該損失信号は、各ハイブリッド型合成器の、一方(図5では上側)の入力端子に入力された信号と、他方(図5では下側)の入力端子に入力された信号との位相差により生じるものである。 A loss signal is output from the output terminal of the other side (lower side in FIG. 5) of each hybrid type synthesizer. The loss signal is due to the phase difference between the signal input to the input terminal of one (upper side in FIG. 5) and the signal input to the input terminal of the other (lower side in FIG. 5) of each hybrid synthesizer. It happens.
各ハイブリッドから出力される前記損失信号は、対応する各抵抗(抵抗151乃至15(n-1)の各々)を通じてグランドに導かれる。
The loss signal output from each hybrid is guided to ground through each corresponding resistance (each of the
方向性結合器161乃至16(n-1)の各々(各方向性結合器)は、前記損失信号の各々の一部を分岐した部分損失信号の各々を制御部171に送付する。当該部分損失信号の信号レベルは前記損失信号の信号レベルに比例する。
Each of the
制御部171は、各方向性結合器から入力された前記部分損失信号の信号レベルから、各移相器に対し移相を行わせるための制御信号を送付する。制御部171は、当該制御信号の送付により、各損失信号の電力が最小になるように、各移相器に移相を行わせる。
The
その場合、制御部171は、最初に移相器12(n-1)に、ハイブリッド型合成器14(n-1)からの部分損失信号の信号レベルが最小になるように移相を行わせる。部分損失信号の信号レベルは損失信号の信号レベルに比例している。そのため、部分損失信号の信号レベルが最小になるように移相を行わせることにより損失信号の電力を最小にできる。
In that case, the
次に、制御部171は、移相器12(n-2)に、ハイブリッド型合成器14(n-2)からの部分損失信号が最小になるように移相を行わせる。
Next, the
こうして、制御部171は、同様にして、移相器121に位相移相を行わせる。
In this way, the
制御部171は、上記各移相器における移相を、第一実施形態で説明した方法と同様の方法により行わせる。
The
上記により、制御部171は、各ハイブリッド型合成器から出力される各損失信号が最小になるように各移相器の移相量を調整する。
As described above, the
なお、図5には各移相器が増幅器の外部に設置される場合を表したが、各移相器は、対応する各移相器の内部の入力側に設置されても構わない。
[効果]
本実施形態の分配合成装置は、入力信号を三以上に分配した各分配信号を増幅する分配合成装置において、各分配信号の位相を第一実施形態の方法と同様の方法により調整する。そのため、前記分配合成装置は、入力信号を三以上に分配、増幅、合成する分配合成装置において、第一実施形態と同様の効果を奏する。
<第三実施形態>
以上の説明は合成器としてハイブリッド型合成器を用いた場合の例について説明した。しかしながら、合成器としてはトランスフォーマー型のものを用いても構わない。次に合成器にトランスフォーマー型を用いた場合について説明する。
[構成と動作]
図6は、合成器にトランスフォーマー型を用いた第三実施形態の分配合成装置の例である分配合成装置102の構成を表す概念図である。
Although FIG. 5 shows a case where each phase shifter is installed outside the amplifier, each phase shifter may be installed on the input side inside each corresponding phase shifter.
[effect]
The distribution / synthesis device of the present embodiment adjusts the phase of each distribution signal by the same method as the method of the first embodiment in the distribution / synthesis device that amplifies each distribution signal that distributes the input signal into three or more. Therefore, the distribution / synthesis device has the same effect as that of the first embodiment in the distribution / synthesis device that distributes, amplifies, and synthesizes the input signal into three or more.
<Third embodiment>
The above explanation has described an example in which a hybrid synthesizer is used as the synthesizer. However, a transformer type synthesizer may be used. Next, a case where a transformer type is used for the synthesizer will be described.
[Configuration and operation]
FIG. 6 is a conceptual diagram showing the configuration of the
分配合成装置101は、分配器111と、移相器121と、増幅器131及び132と、トランスフォーマー型合成器142aと、方向性結合器162aとを備える。
The
分配器111は、端子aに入力された入力信号を分配し、分配後の入力信号である分配信号を端子b及びcに出力する。
The
移相器121は、制御部172からの指示に従い、端子bから入力された分配信号の移相を行い、移相後の信号である移相分配信号を増幅器131へ出力する。
The
増幅器131は、移相器121から入力された移相分配信号を増幅した増幅移相分配信号をトランスフォーマー型合成器142aの端子dへ出力する。
The
増幅器132は、分配器111の端子cから入力された分配信号を増幅した増幅分配信号をトランスフォーマー型合成器142aの端子eへ出力する。増幅器132の増幅率は増幅器131のものに等しい。
The
トランスフォーマー型合成器142aは、端子dに入力された前記増幅移相分配信号と端子eに入力された前記増幅分配信号から合成した合成後信号を端子fに出力する。
The
トランスフォーマー型合成器142aは、また、端子dから前記増幅移相分配信号のトランスフォーマー型合成器142aでの反射信号を増幅器131の出力端子に向けて出力する。
The
前記反射信号は、トランスフォーマー型合成器142aにおける合成時の損失電力を表す損失信号である。
The reflected signal is a loss signal representing the power loss during synthesis in the
前記反射信号は、前記増幅位相分配信号と前記増幅分配信号との間に位相差がある場合に、位相差の大きさに応じて生じるものである。前記位相差が0の時は、前記反射信号の信号レベルは最小になる。 The reflected signal is generated according to the magnitude of the phase difference when there is a phase difference between the amplified phase distribution signal and the amplification distribution signal. When the phase difference is 0, the signal level of the reflected signal is minimized.
方向性結合器162aは、前記反射信号の一部である部分反射信号を制御部172へ出力する。当該部分反射信号の信号レベルは、前記反射信号の信号レベルに比例する。当該信号レベルは、電圧、電流及び電力のうちのいずれかである。前記部分反射信号の信号レベルは、前記損失信号の電力を表す。
The
制御部172は、方向性結合器162aから入力される前記部分反射信号の信号レベルが最小になるように、移相器121に移相を行わせる。
The
制御部172が、前記部分反射信号の信号レベルが最小になるように、移相器121に移相を行わせる方法は、図1に表す制御部171が前述の損失信号が最小になるように移相器121に移相を行わせる方法と同じである。
The method of causing the
なお、図6には、増幅部131の外部に方向性方向性結合器162aを設ける場合を表したが、増幅部131が反射メータを備える場合がある。その場合は、当該反射メータからの出力信号の信号レベルが最小になるように、移相器121に位相を行わせても構わない。
[効果]
本実施形態の分配合成装置は、合成器にトランスフォーマー型のものを用いる場合において、合成時の電力損失を表す反射信号の信号レベルを最小にする分配増幅合成信号の移相を行う。前記分配合成装置は、当該移相を、第一実施形態及び第二実施形態における移相方法と同様の方法により行う。そのため、前記分配合成装置は、トランスフォーマー型合成器を用いた場合に合成時の電力損失を表す信号の信号レベルが小さい場合においても、損失信号の電力を最小にする移相を行うことができる。
Although FIG. 6 shows a case where the directional
[effect]
In the distribution synthesizer of the present embodiment, when a transformer type synthesizer is used, the phase shift of the distribution amplification synthesis signal that minimizes the signal level of the reflected signal representing the power loss at the time of synthesis is performed. The distribution synthesis apparatus performs the phase transfer by the same method as the phase transfer method in the first embodiment and the second embodiment. Therefore, the distribution synthesizer can perform phase shift to minimize the power of the loss signal even when the signal level of the signal representing the power loss at the time of synthesis is small when the transformer type synthesizer is used.
実施形態の以上の説明では、各分配信号に対して行われる処理が増幅器による増幅である場合について説明した。しかしながら、当該処理は、増幅以外のものであっても構わない。また、その場合において、各処理の処理内容が同等であっても構わない。 In the above description of the embodiment, the case where the processing performed for each distributed signal is amplification by an amplifier has been described. However, the process may be something other than amplification. Further, in that case, the processing contents of each processing may be the same.
図7は、実施形態の分配合成装置の最小限の構成である分配合成装置101xの構成を表す概念図である。 FIG. 7 is a conceptual diagram showing the configuration of the distribution / synthesis device 101x, which is the minimum configuration of the distribution / synthesis device of the embodiment.
分配合成装置101xは、分配部111xと、移相部121xと、合成部141xと、制御部171xとを備える。 The distribution synthesis device 101x includes a distribution unit 111x, a phase shift unit 121x, a synthesis unit 141x, and a control unit 171x.
分配部111xは、入力信号から第一分配信号と第二分配信号とを分配する。 The distribution unit 111x distributes the first distribution signal and the second distribution signal from the input signal.
移相部121xは、前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う。 The phase shift unit 121x performs phase shift of at least one of the first distribution signal and the second distribution signal.
合成部141xは、第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する。 The synthesizing unit 141x synthesizes the first distributed signal subjected to the first processing and the second distributed signal subjected to the second processing.
制御部171xは、前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が最小になる第一移相量を導出する。制御部171xは、当該導出を、前記値が所定の閾値に等しくなる、前記第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出する。そして、制御部171xは、前記第一移相量に応じた前記移相を前記移相器に行わせる。 The control unit 171x derives a first phase shift amount that minimizes a value representing at least one of power, voltage, and current related to the loss that occurs during the synthesis. The control unit 171x derives the derivation of the second phase shift amount and the third phase shift amount adjacent to each other with the first phase shift amount in between, and the second phase shift amount is equal to a predetermined threshold value. The first phase shift amount is derived from the phase shift amount and the third phase shift amount. Then, the control unit 171x causes the phase shifter to perform the phase shift according to the first phase shift amount.
発明が解決しようとする課題の項で説明したように、背景技術の項で述べた一般的な探索方法により探索するのは、に前記値が小さい場合には困難な場合がある。しかしながら、分配合成装置101xは、前記閾値を十分に大きな値に設定できるので、前記値が小さいことによる悪影響が少ない。そのため、分配合成装置101xは、前記値が小さい場合であっても、損失を抑え得る移相を行い得る。 As described in the section of the problem to be solved by the invention, it may be difficult to search by the general search method described in the section of background technology when the value is small. However, since the distribution synthesizer 101x can set the threshold value to a sufficiently large value, there is little adverse effect due to the small value. Therefore, the distribution synthesizer 101x can perform phase shift that can suppress the loss even when the value is small.
そのため、分配合成装置101xは、前記構成により、[発明の効果]の項に記載した効果を奏する。 Therefore, the distribution synthesizer 101x exhibits the effects described in the section [Effects of the Invention] by the above configuration.
以上、本発明の各実施形態を説明したが、本発明は、前記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。 Although each embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment, and further modifications, substitutions, and adjustments can be made without departing from the basic technical idea of the present invention. Can be added. For example, the composition of the elements shown in each drawing is an example for facilitating the understanding of the present invention, and is not limited to the composition shown in these drawings.
また、前記の実施形態の一部又は全部は、以下の付記のようにも記述され得るが、以下には限られない。
(付記1)
入力信号から第一分配信号と第二分配信号とを分配する分配部と、
前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、
第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出し、前記第一移相量に応じた前記移相を前記移相部に行わせる、制御部と、
を備える、分配合成装置。
(付記2)
前記移相を、前記第一分配信号に対して行う、付記1に記載された分配合成装置。
(付記3)
前記第一移相量を前記第二移相量と前記第三移相量との平均とする、付記1又は付記2に記載された分配合成装置。
(付記4)
前記第一の処理及び前記第二の処理が同等の処理である、付記1乃至付記3のうちのいずれか一に記載された分配合成装置。
(付記5)
前記第一の処理及び前記第二の処理が増幅である、付記1乃至付記4のうちのいずれか一に記載された分配合成装置。
(付記6)
前記第一の処理に係る増幅率と前記第二の処理に係る増幅率とが等しい、付記5に記載された分配合成装置。
(付記7)
前記合成を行う合成部がハイブリッド型であり、前記値が前記合成部からのダミー出力に係るものである、付記1乃至付記6のうちのいずれか一に記載された分配合成装置。
(付記8)
前記合成を行う合成部がトランスフォーマー型であり、前記値が前記合成部からの反射信号に係るものである、付記1乃至付記6のうちのいずれか一に記載された分配合成装置。
(付記9)
前記分配部は前記入力信号から、前記第一分配信号、前記第二分配信号及び他の分配信号を含む三以上の分配信号を分配し、
前記第一移相量の前記移相と前記合成とを行った信号である第一合成信号と、第三の処理を行った前記他の分配信号との第二合成を行い、
前記第一移相量に応じた前記移相を行った、前記第一分配信号及び前記第二分配信号のうちのいずれかである移相後信号及び前記他の分配信号のうちの少なくともいずれかについて第二移相を行う、
付記1乃至付記8のうちのいずれか一に記載された分配合成装置。
(付記10)
前記第二移相を、前記第二合成の際に生じる損失である第二損失に係る、前記値が第二の閾値に等しくなる、前記値が最小になる第四移相量をはさんで隣り合う、第五移相量及び第六移相量を導出し、前記第五移相量及び前記第六移相量から、前記第二移相に係る移相量である第四移相量を導出し、
前記第四移相量に応じた前記移相を行う、
付記9に記載された分配合成装置。
(付記11)
入力信号から第一分配信号と第二分配信号とを分配する分配部と、
前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、
第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、
を備える装置における前記移相に係る移相方法であって、
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出し、
前記第一移相量に応じた前記移相を行う、
移相方法。
(付記12)
入力信号から第一分配信号と第二分配信号とを分配する分配部と、前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、を備える装置における前記移相を前記移相部に行わせるための処理をコンピュータに実行させる移相プログラムであって、
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出する処理と、
前記第二移相量及び前記第三移相量から、前記第一移相量を導出する処理と、
前記第一移相量に応じた前記移相を前記移相部に行わせる処理と、
をコンピュータに実行させる移相プログラム。
Further, a part or all of the above-described embodiment may be described as in the following appendix, but is not limited to the following.
(Appendix 1)
A distribution unit that distributes the first distribution signal and the second distribution signal from the input signal,
A phase-shifting unit that shifts at least one of the first distribution signal and the second distribution signal,
A compositing unit that synthesizes the first distributed signal subjected to the first processing and the second distributed signal subjected to the second processing, and
A value representing at least one of power, voltage, and current related to the loss that occurs during the synthesis is equal to a predetermined threshold value, and the first phase shift amount that minimizes the value is adjacent to each other. , The second phase shift amount and the third phase shift amount were derived, and the first phase shift amount was derived from the second phase shift amount and the third phase shift amount, according to the first phase shift amount. A control unit that causes the phase transfer unit to perform the phase transfer,
A distribution synthesizer.
(Appendix 2)
The distribution / synthesis apparatus according to
(Appendix 3)
The distribution synthesis apparatus according to
(Appendix 4)
The distribution / synthesis apparatus according to any one of
(Appendix 5)
The distribution synthesizer according to any one of
(Appendix 6)
The distribution synthesizer according to Appendix 5, wherein the amplification factor according to the first process and the amplification factor according to the second process are equal.
(Appendix 7)
The distribution synthesizer according to any one of
(Appendix 8)
The distribution synthesizer according to any one of
(Appendix 9)
The distribution unit distributes three or more distribution signals including the first distribution signal, the second distribution signal, and other distribution signals from the input signal.
The second synthesis of the first synthesis signal, which is a signal obtained by performing the phase shift and the synthesis of the first phase shift amount, and the other distribution signal subjected to the third processing is performed.
At least one of the post-phase transfer signal and the other distributed signal, which is either the first distributed signal or the second distributed signal, which has undergone the phase shift according to the first phase shift amount. Perform a second phase shift on
The distribution synthesizer according to any one of
(Appendix 10)
The second phase shift is sandwiched between the fourth phase shift amount, which is related to the second loss, which is the loss generated during the second synthesis, and the value is equal to the second threshold value and the value is minimized. Adjacent fifth and sixth phase shift amounts are derived, and the fourth phase shift amount, which is the phase shift amount related to the second phase shift, is derived from the fifth phase shift amount and the sixth phase shift amount. Derived,
Perform the phase shift according to the fourth phase shift amount.
The distribution synthesizer according to Appendix 9.
(Appendix 11)
A distribution unit that distributes the first distribution signal and the second distribution signal from the input signal,
A phase-shifting unit that shifts at least one of the first distribution signal and the second distribution signal,
A compositing unit that synthesizes the first distributed signal subjected to the first processing and the second distributed signal subjected to the second processing, and
A phase shift method relating to the phase shift in an apparatus comprising the above.
A value representing at least one of power, voltage, and current related to the loss that occurs during the synthesis is equal to a predetermined threshold value, and the first phase shift amount that minimizes the value is adjacent to each other. , The second phase shift amount and the third phase shift amount are derived, and the first phase shift amount is derived from the second phase shift amount and the third phase shift amount.
Perform the phase shift according to the first phase shift amount.
Phase transfer method.
(Appendix 12)
The first distribution unit that distributes the first distribution signal and the second distribution signal from the input signal, and the phase transfer unit that shifts the phase of at least one of the first distribution signal and the second distribution signal. A computer performs a process for causing the phase shift unit to perform the phase shift in an apparatus including a synthesizer that synthesizes the processed first distribution signal and the second distribution signal that has undergone the second processing. It is a phase shift program to be executed by
A value representing at least one of power, voltage, and current related to the loss that occurs during the synthesis is equal to a predetermined threshold value, and the first phase shift amount that minimizes the value is adjacent to each other. , The process of deriving the second phase shift amount and the third phase shift amount,
The process of deriving the first phase shift amount from the second phase shift amount and the third phase shift amount, and
A process of causing the phase shift unit to perform the phase shift according to the first phase shift amount, and
A phase shift program that causes the computer to run.
101 分配合成装置
111 分配器
121、122、12(n-1)、12n 移相器
131、132、13(n-1)、13n 増幅器
141、142、14(n-1) ハイブリッド型合成器
142a トランスフォーマー型合成器
151、152、15(n-1) 抵抗
161、162、16(n-1)、162a 方向性結合器
171 制御部
181 アンテナ
A、B、C、D 範囲
a、b、c、d、e、f 端子
Pth2 閾値
101
Claims (10)
前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、
第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出し、前記第一移相量に応じた前記移相を前記移相部に行わせる、制御部と、
を備える、分配合成装置。 A distribution unit that distributes the first distribution signal and the second distribution signal from the input signal,
A phase-shifting unit that shifts at least one of the first distribution signal and the second distribution signal,
A compositing unit that synthesizes the first distributed signal subjected to the first processing and the second distributed signal subjected to the second processing, and
A value representing at least one of power, voltage, and current related to the loss that occurs during the synthesis is equal to a predetermined threshold value, and the first phase shift amount that minimizes the value is adjacent to each other. , The second phase shift amount and the third phase shift amount were derived, and the first phase shift amount was derived from the second phase shift amount and the third phase shift amount, according to the first phase shift amount. A control unit that causes the phase transfer unit to perform the phase transfer,
A distribution synthesizer.
前記第一移相量の前記移相と前記合成とを行った信号である第一合成信号と、第三の処理を行った前記他の分配信号との第二合成を行い、
前記第一移相量に応じた前記移相を行った、前記第一分配信号及び前記第二分配信号のうちのいずれかである移相後信号及び前記他の分配信号のうちの少なくともいずれかについて第二移相を行う、
請求項1乃至請求項6のうちのいずれか一に記載された分配合成装置。 The distribution unit distributes three or more distribution signals including the first distribution signal, the second distribution signal, and other distribution signals from the input signal.
The second synthesis of the first synthesis signal, which is a signal obtained by performing the phase shift and the synthesis of the first phase shift amount, and the other distribution signal subjected to the third processing is performed.
At least one of the post-phase transfer signal and the other distributed signal, which is either the first distributed signal or the second distributed signal, which has undergone the phase shift according to the first phase shift amount. Perform a second phase shift on
The distribution synthesizer according to any one of claims 1 to 6.
前記第四移相量に応じた前記移相を行う、
請求項7に記載された分配合成装置。 The second phase shift is sandwiched between the fourth phase shift amount, which is related to the second loss, which is the loss generated during the second synthesis, and the value is equal to the second threshold value and the value is minimized. Adjacent fifth and sixth phase shift amounts are derived, and the fourth phase shift amount, which is the phase shift amount related to the second phase shift, is derived from the fifth phase shift amount and the sixth phase shift amount. Derived,
Perform the phase shift according to the fourth phase shift amount.
The distribution synthesizer according to claim 7.
前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、
第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、
を備える装置における前記移相に係る移相方法であって、
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出し、
前記第一移相量に応じた前記移相を行う、
移相方法。 A distribution unit that distributes the first distribution signal and the second distribution signal from the input signal,
A phase-shifting unit that shifts at least one of the first distribution signal and the second distribution signal,
A compositing unit that synthesizes the first distributed signal subjected to the first processing and the second distributed signal subjected to the second processing, and
A phase shift method relating to the phase shift in an apparatus comprising the above.
A value representing at least one of power, voltage, and current related to the loss that occurs during the synthesis is equal to a predetermined threshold value, and the first phase shift amount that minimizes the value is adjacent to each other. , The second phase shift amount and the third phase shift amount are derived, and the first phase shift amount is derived from the second phase shift amount and the third phase shift amount.
Perform the phase shift according to the first phase shift amount.
Phase transfer method.
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出する処理と、
前記第二移相量及び前記第三移相量から、前記第一移相量を導出する処理と、
前記第一移相量に応じた前記移相を前記移相部に行わせる処理と、
をコンピュータに実行させる移相プログラム。 The first distribution unit that distributes the first distribution signal and the second distribution signal from the input signal, and the phase transfer unit that shifts the phase of at least one of the first distribution signal and the second distribution signal. A computer performs a process for causing the phase shift unit to perform the phase shift in an apparatus including a synthesizer that synthesizes the processed first distribution signal and the second distribution signal that has undergone the second processing. It is a phase shift program to be executed by
A value representing at least one of power, voltage, and current related to the loss that occurs during the synthesis is equal to a predetermined threshold value, and the first phase shift amount that minimizes the value is adjacent to each other. , The process of deriving the second phase shift amount and the third phase shift amount,
The process of deriving the first phase shift amount from the second phase shift amount and the third phase shift amount, and
A process of causing the phase shift unit to perform the phase shift according to the first phase shift amount, and
A phase shift program that causes the computer to run.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018095603A JP7052551B2 (en) | 2018-05-17 | 2018-05-17 | Distribution synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018095603A JP7052551B2 (en) | 2018-05-17 | 2018-05-17 | Distribution synthesizer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019201351A JP2019201351A (en) | 2019-11-21 |
JP7052551B2 true JP7052551B2 (en) | 2022-04-12 |
Family
ID=68613272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018095603A Active JP7052551B2 (en) | 2018-05-17 | 2018-05-17 | Distribution synthesizer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7052551B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021150660A (en) * | 2020-03-16 | 2021-09-27 | 株式会社日立国際電気 | Electric power combination device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017188734A (en) | 2016-04-01 | 2017-10-12 | 富士通株式会社 | Amplifier device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5222246A (en) * | 1990-11-02 | 1993-06-22 | General Electric Company | Parallel amplifiers with combining phase controlled from combiner difference port |
-
2018
- 2018-05-17 JP JP2018095603A patent/JP7052551B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017188734A (en) | 2016-04-01 | 2017-10-12 | 富士通株式会社 | Amplifier device |
Also Published As
Publication number | Publication date |
---|---|
JP2019201351A (en) | 2019-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9020069B2 (en) | Active general purpose hybrid | |
US8289209B2 (en) | Active butler and blass matrices | |
US20170257240A1 (en) | Phase calibration method and apparatus | |
US20140191789A1 (en) | Vector Generator Using Octant Symmetry | |
JP7052551B2 (en) | Distribution synthesizer | |
AU2008344938A1 (en) | Phased array antenna having integral calibration network and method for measuring calibration ratio thereof | |
WO2019054939A1 (en) | Optical phase array, methods of forming and operating the same | |
US10852888B2 (en) | Method and apparatus for determining control parameters of cancellation branch, and touch control detection apparatus | |
CN107889542B (en) | Signal distribution network | |
KR20130032172A (en) | Butler matrix | |
EP1030441A3 (en) | Feedforward amplifier | |
JP2010054218A (en) | Digital signal processor and phased array radar having it | |
SE519592C2 (en) | Distortion compensation circuit of feed type | |
EP0245955B1 (en) | Amplifying circuit arrangement | |
JPH10135710A (en) | Multi-purpose rf controller | |
JP2006270882A (en) | High-frequency amplifying circuit | |
CN111817735B (en) | Self-interference elimination circuit, radio frequency communication system and method for eliminating noise signal | |
RU2602669C1 (en) | Noise suppressor | |
JP2015200562A (en) | Power supply circuit for radar | |
US20120229227A1 (en) | Vector modulator using time delay and phase shifter | |
JP6037941B2 (en) | Interference wave suppressor | |
KR20180013314A (en) | Enhanced Feed Forward for Enhancing Linearity in Amplifier | |
JP6645333B2 (en) | Doherty amplifier | |
JPS63179271A (en) | Holographic radar | |
JPS592406A (en) | Antenna element of phased array radar |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210415 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20211013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220314 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7052551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |