JP7037610B2 - グラフィックス表面アドレス指定 - Google Patents
グラフィックス表面アドレス指定 Download PDFInfo
- Publication number
- JP7037610B2 JP7037610B2 JP2020147034A JP2020147034A JP7037610B2 JP 7037610 B2 JP7037610 B2 JP 7037610B2 JP 2020147034 A JP2020147034 A JP 2020147034A JP 2020147034 A JP2020147034 A JP 2020147034A JP 7037610 B2 JP7037610 B2 JP 7037610B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- space
- address
- graphics
- entries
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 128
- 238000012545 processing Methods 0.000 claims description 49
- 230000015654 memory Effects 0.000 claims description 46
- 238000013461 design Methods 0.000 claims description 30
- 238000013519 translation Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 19
- 230000000694 effects Effects 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000013507 mapping Methods 0.000 claims description 11
- 230000009466 transformation Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000014616 translation Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 12
- 230000000875 corresponding effect Effects 0.000 description 11
- 239000004744 fabric Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 230000009471 action Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000000844 transformation Methods 0.000 description 2
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 description 1
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/001—Texturing; Colouring; Generation of texture or colour
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/04—Texture mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/45—Caching of specific data in cache memory
- G06F2212/455—Image or video data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/654—Look-ahead translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/68—Details of translation look-aside buffer [TLB]
- G06F2212/681—Multi-level TLB, e.g. microTLB and main TLB
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2200/00—Indexing scheme for image data processing or generation, in general
- G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Graphics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Image Generation (AREA)
Description
例示的な方法
例示的なデバイス
例示的なコンピュータ可読媒体
***
Claims (20)
- 装置であって、
グラフィックス表面に割り当てられた表面空間内のアドレスに基づいて前記グラフィックス表面にアクセスするように構成されているグラフィックス処理回路と、
第1の変換回路であって、
前記表面空間のページのための複数の変換エントリのセット内の1つ以上のエントリにアクセスし、前記変換エントリは、仮想空間内のアドレスを使用して記憶されて前記表面空間のページを前記仮想空間にマッピングしており、
前記変換エントリのうちの1つ以上に基づいて前記表面空間のためのアドレス情報を前記仮想空間内のアドレス情報に変換する
ように構成されており、
前記変換エントリは、前記装置によって実行されるグラフィックスプログラムによって構成可能であり、前記グラフィックスプログラムは初めに前記表面空間の一部だけを前記仮想空間にマッピングするように構成されており、
前記グラフィックス処理回路は、前記第1の変換回路による変換に基づいて前記グラフィックス表面への前記アクセスのためのアドレスを提供するように構成されている、
第1の変換回路と、
前記仮想空間内の前記アドレスを、前記グラフィックス表面を記憶するように構成されているメモリの物理空間内のアドレスに変換するように構成されている、第2の変換回路と、
を備える、装置。 - 前記装置が、異なる表面空間を異なるグラフィックス表面に割り当て、前記異なる表面空間のための変換エントリのそれぞれのセットを記憶するように構成されている、請求項1に記載の装置。
- 前記グラフィックス表面が、2を超える次元の要素を含む、請求項1に記載の装置。
- 前記第1の変換回路が、表面空間のための変換情報のキャッシュ専用であるキャッシュに、前記複数の変換エントリのセットの変換情報の少なくとも一部をキャッシュするように構成されている、請求項1に記載の装置。
- 前記第1の変換回路が、
第1のレベルのキャッシュ及び第2のレベルのキャッシュを使用して変換テーブルエントリからのデータをキャッシュするように構成されており、前記第2のレベルのキャッシュは前記第1のレベルのキャッシュより多くの変換エントリのためのデータをキャッシュするように構成されており、
前記第1のレベルのキャッシュは、前記変換エントリに対応するアクセス要求に基づいてキャッシュされた変換エントリについて活動カウント情報を調整するように構成されている、
請求項1に記載の装置。 - 前記装置が、1つ以上の変換エントリについて、データを、前記1つ以上の変換エントリに対応するアクセス要求を受信する前に、前記第2のレベルのキャッシュにプリフェッチするように構成されている、請求項5に記載の装置。
- 前記グラフィックス処理回路が、前記第1の変換回路を使用することなく、前記仮想空間内のアドレスを使用して前記メモリに記憶された別のグラフィックス表面にアクセスするように更に構成されている、請求項1に記載の装置。
- 前記装置が前記表面空間の部分へのアクセスに基づいて活動カウント情報を維持するように構成されており、
前記グラフィックス処理回路が、前記グラフィックスプログラムを実行して、前記表面空間の前記ページと関連付けられた活動カウント情報に基づいて、前記表面空間の以前にアンマップされたページを前記仮想空間にマッピングするように構成されている、
請求項1に記載の装置。 - ハードウェア集積回路の少なくとも一部の設計を指定する設計情報を、前記設計情報を使用して前記設計に従って前記回路を生成するように構成されている半導体製造システムによって認識されるフォーマットで記憶している非一時的コンピュータ可読記憶媒体であって、前記設計情報は、前記回路が、
グラフィックス表面に割り当てられた表面空間内のアドレスに基づいて前記グラフィックス表面にアクセスするように構成されている、グラフィックス処理回路と、
第1の変換回路であって、
前記表面空間のページのための複数の変換エントリのセット内の1つ以上のエントリにアクセスし、前記変換エントリは、仮想空間内のアドレスを使用して記憶されて前記表面空間のページを前記仮想空間にマッピングしており、
前記変換エントリのうちの1つ以上に基づいて前記表面空間のためのアドレス情報を前記仮想空間内のアドレス情報に変換する
ように構成されており、
前記変換エントリは、前記回路によって実行されるグラフィックスプログラムによって構成可能であり、前記グラフィックスプログラムは初めに前記表面空間の一部だけを前記仮想空間にマッピングし、
前記グラフィックス処理回路は、前記第1の変換回路による変換に基づいて前記グラフィックス表面へ前記アクセスするためのアドレスを提供するように構成されている、
第1の変換回路と、
前記仮想空間内の前記アドレスを、前記グラフィックス表面を記憶するように構成されているメモリの物理空間内のアドレスに変換するように構成されている、第2の変換回路と、
を含むことを指定している、非一時的コンピュータ可読記憶媒体。 - 前記ハードウェア集積回路が、異なる表面空間を異なるグラフィックス表面に割り当て、前記異なる表面空間のための変換エントリのそれぞれのセットを記憶するように構成されている、請求項9に記載の非一時的コンピュータ可読記憶媒体。
- 前記第1の変換回路が、表面空間のための変換情報のキャッシュ専用であるキャッシュに、前記複数の変換エントリのセットの変換情報の少なくとも一部をキャッシュするように構成されている、請求項9に記載の非一時的コンピュータ可読記憶媒体。
- 前記第1の変換回路が、
第1のレベルのキャッシュ及び第2のレベルのキャッシュを使用して変換テーブルエントリからのデータをキャッシュするように更に構成されており、前記第2のレベルのキャッシュは前記第1のレベルのキャッシュより多くの変換エントリについてデータをキャッシュするように構成されている、
請求項9に記載の非一時的コンピュータ可読記憶媒体。 - 前記ハードウェア集積回路が、1つ以上の変換エントリについて、データを、前記1つ以上の変換エントリに対応するアクセス要求を受信する前に、前記第2のレベルのキャッシュにプリフェッチするように構成されている、請求項12に記載の非一時的コンピュータ可読記憶媒体。
- 前記グラフィックス処理回路が、前記第1の変換回路を使用することなく、前記仮想空間内のアドレスを使用して前記メモリに記憶された別のグラフィックス表面にアクセスするように更に構成されている、請求項9に記載の非一時的コンピュータ可読記憶媒体。
- グラフィックス処理回路によって、グラフィックス表面に割り当てられた表面空間内のアドレスに基づいて前記グラフィックス表面にアクセスすることと、
前記グラフィックス処理回路によって、グラフィックスプログラムの実行に基づいて、複数の変換エントリのセットを構成することであって、前記グラフィックスプログラムが初めに前記表面空間の一部だけを仮想空間にマッピングするように構成されている、ことと、
第1の変換回路によって、前記表面空間のページのための前記複数の変換エントリのセット内の1つ以上のエントリにアクセスすることであって、前記変換エントリは、前記仮想空間内のアドレスを使用して記憶されて前記表面空間のページを前記仮想空間にマッピングする、ことと、
前記第1の変換回路によって、1つ以上の前記変換エントリに基づいて、前記表面空間のためのアドレス情報を仮想空間内のアドレス情報に変換することと、
前記グラフィックス処理回路によって、前記第1の変換回路による変換に基づいて前記グラフィックス表面への前記アクセスのためのアドレスを提供することと、
第2の変換回路によって、前記仮想空間内の前記アドレスを、前記グラフィックス表面を記憶するように構成されているメモリの物理空間内のアドレスに変換することと、
を含む、方法。 - 前記グラフィックスプログラムの実行に基づいて、前記表面空間の以前にアンマップされたページを、前記表面空間の前記ページと関連付けられた活動情報に基づいて前記仮想空間にマッピングすること
を更に含む、請求項15に記載の方法。 - 前記第1の変換回路により、前記仮想空間内の前記複数の変換エントリのセットを維持し、前記複数の変換エントリのセットの少なくとも一部についてデータをキャッシュ内にキャッシュすること
を更に含む、請求項15に記載の方法。 - 第1のレベルのキャッシュ及び第2のレベルのキャッシュを使用して変換テーブルエントリからのデータをキャッシュすることを更に含み、前記第2のレベルのキャッシュは前記第1のレベルのキャッシュより多くの変換エントリについてデータをキャッシュするように構成されている、
請求項15に記載の方法。 - 1つ以上の変換エントリについて、データを、前記1つ以上の変換エントリに対応するアクセス要求を受信する前に、前記第2のレベルのキャッシュにプリフェッチすること
を更に含む、請求項18に記載の方法。 - 前記グラフィックス処理回路によって、前記仮想空間内のアドレスを使用して前記メモリに記憶された別のグラフィックス表面にアクセスすることと、
前記第2の変換回路によって、前記仮想空間内の前記アドレスを、前記第1の変換回路を使用することなく、物理メモリ内のアドレスに変換することと、
を更に含む、請求項15に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022033398A JP7106775B2 (ja) | 2019-09-06 | 2022-03-04 | グラフィックス表面アドレス指定 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/563,518 | 2019-09-06 | ||
US16/563,518 US10872458B1 (en) | 2019-09-06 | 2019-09-06 | Graphics surface addressing |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022033398A Division JP7106775B2 (ja) | 2019-09-06 | 2022-03-04 | グラフィックス表面アドレス指定 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021043966A JP2021043966A (ja) | 2021-03-18 |
JP7037610B2 true JP7037610B2 (ja) | 2022-03-16 |
Family
ID=72841257
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020147034A Active JP7037610B2 (ja) | 2019-09-06 | 2020-09-01 | グラフィックス表面アドレス指定 |
JP2022033398A Active JP7106775B2 (ja) | 2019-09-06 | 2022-03-04 | グラフィックス表面アドレス指定 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022033398A Active JP7106775B2 (ja) | 2019-09-06 | 2022-03-04 | グラフィックス表面アドレス指定 |
Country Status (7)
Country | Link |
---|---|
US (2) | US10872458B1 (ja) |
JP (2) | JP7037610B2 (ja) |
KR (1) | KR102508987B1 (ja) |
CN (2) | CN112465690B (ja) |
DE (1) | DE102020122831B4 (ja) |
GB (2) | GB2599807B (ja) |
TW (1) | TWI749748B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10872458B1 (en) * | 2019-09-06 | 2020-12-22 | Apple Inc. | Graphics surface addressing |
GB2611542B (en) * | 2021-10-06 | 2023-11-15 | Advanced Risc Mach Ltd | Circuitry and method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110157207A1 (en) | 2009-12-31 | 2011-06-30 | Nvidia Corporation | Sparse texture systems and methods |
US20150084974A1 (en) | 2013-09-20 | 2015-03-26 | Nvidia Corporation | Techniques for interleaving surfaces |
US20150084975A1 (en) | 2013-09-26 | 2015-03-26 | Nvidia Corporation | Load/store operations in texture hardware |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5905509A (en) * | 1997-09-30 | 1999-05-18 | Compaq Computer Corp. | Accelerated Graphics Port two level Gart cache having distributed first level caches |
US6859208B1 (en) * | 2000-09-29 | 2005-02-22 | Intel Corporation | Shared translation address caching |
JP2006099191A (ja) * | 2004-09-28 | 2006-04-13 | Dee Corp | 入札管理装置、入札管理方法及び入札管理コンピュータプログラム |
US9058292B2 (en) * | 2004-12-29 | 2015-06-16 | Intel Corporation | System and method for one step address translation of graphics addresses in virtualization |
US7884829B1 (en) * | 2006-10-04 | 2011-02-08 | Nvidia Corporation | Partitioned graphics memory supporting non-power of two number of memory elements |
US7746352B2 (en) * | 2006-11-03 | 2010-06-29 | Nvidia Corporation | Deferred page faulting in virtual memory based sparse texture representations |
US8289333B2 (en) | 2008-03-04 | 2012-10-16 | Apple Inc. | Multi-context graphics processing |
US9035959B2 (en) * | 2008-03-28 | 2015-05-19 | Intel Corporation | Technique to share information among different cache coherency domains |
US9390018B2 (en) * | 2012-08-17 | 2016-07-12 | Advanced Micro Devices, Inc. | Data cache prefetch hints |
US9378572B2 (en) * | 2012-08-17 | 2016-06-28 | Intel Corporation | Shared virtual memory |
US10037228B2 (en) | 2012-10-25 | 2018-07-31 | Nvidia Corporation | Efficient memory virtualization in multi-threaded processing units |
KR102093458B1 (ko) | 2013-07-05 | 2020-03-26 | 삼성디스플레이 주식회사 | 커패시터 |
US9754561B2 (en) | 2013-10-04 | 2017-09-05 | Nvidia Corporation | Managing memory regions to support sparse mappings |
US9779471B2 (en) | 2014-10-01 | 2017-10-03 | Qualcomm Incorporated | Transparent pixel format converter |
US9910776B2 (en) * | 2014-11-14 | 2018-03-06 | Cavium, Inc. | Instruction ordering for in-progress operations |
GB2539429B (en) * | 2015-06-16 | 2017-09-06 | Advanced Risc Mach Ltd | Address translation |
US10127627B2 (en) | 2015-09-23 | 2018-11-13 | Intel Corporation | Mapping graphics resources to linear arrays using a paging system |
WO2017107058A1 (en) | 2015-12-22 | 2017-06-29 | Intel Corporation | Apparatus and method for intelligent resource provisioning for shadow structures |
US9959214B1 (en) * | 2015-12-29 | 2018-05-01 | Amazon Technologies, Inc. | Emulated translation unit using a management processor |
GB2547242B (en) | 2016-02-11 | 2018-05-23 | Advanced Risc Mach Ltd | Graphics processing |
US10599582B2 (en) * | 2016-09-26 | 2020-03-24 | Intel Corporation | Using a virtual to virtual address table for memory compression |
US10983821B2 (en) * | 2016-09-26 | 2021-04-20 | Intel Corporation | Apparatus and method for a hybrid layer of address mapping for a virtualized input/output (I/O) implementation |
US10783694B2 (en) * | 2017-08-25 | 2020-09-22 | Advanced Micro Devices, Inc. | Texture residency checks using compression metadata |
US10872458B1 (en) * | 2019-09-06 | 2020-12-22 | Apple Inc. | Graphics surface addressing |
-
2019
- 2019-09-06 US US16/563,518 patent/US10872458B1/en active Active
-
2020
- 2020-09-01 DE DE102020122831.7A patent/DE102020122831B4/de active Active
- 2020-09-01 JP JP2020147034A patent/JP7037610B2/ja active Active
- 2020-09-02 KR KR1020200111744A patent/KR102508987B1/ko active IP Right Grant
- 2020-09-03 TW TW109130165A patent/TWI749748B/zh active
- 2020-09-03 GB GB2115871.2A patent/GB2599807B/en active Active
- 2020-09-03 GB GB2013890.5A patent/GB2589436B/en active Active
- 2020-09-04 CN CN202010923482.3A patent/CN112465690B/zh active Active
- 2020-09-04 CN CN202210461213.9A patent/CN114820284A/zh active Pending
- 2020-11-19 US US16/953,021 patent/US11257278B2/en active Active
-
2022
- 2022-03-04 JP JP2022033398A patent/JP7106775B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110157207A1 (en) | 2009-12-31 | 2011-06-30 | Nvidia Corporation | Sparse texture systems and methods |
US20150084974A1 (en) | 2013-09-20 | 2015-03-26 | Nvidia Corporation | Techniques for interleaving surfaces |
US20150084975A1 (en) | 2013-09-26 | 2015-03-26 | Nvidia Corporation | Load/store operations in texture hardware |
Also Published As
Publication number | Publication date |
---|---|
TW202111544A (zh) | 2021-03-16 |
JP7106775B2 (ja) | 2022-07-26 |
GB2589436B (en) | 2021-12-29 |
KR20210029683A (ko) | 2021-03-16 |
DE102020122831B4 (de) | 2023-07-06 |
GB202013890D0 (en) | 2020-10-21 |
JP2022095618A (ja) | 2022-06-28 |
CN114820284A (zh) | 2022-07-29 |
US20210074053A1 (en) | 2021-03-11 |
KR102508987B1 (ko) | 2023-03-16 |
DE102020122831A1 (de) | 2021-03-11 |
GB2599807A (en) | 2022-04-13 |
GB2599807B (en) | 2022-10-05 |
US11257278B2 (en) | 2022-02-22 |
CN112465690B (zh) | 2022-06-07 |
US10872458B1 (en) | 2020-12-22 |
JP2021043966A (ja) | 2021-03-18 |
TWI749748B (zh) | 2021-12-11 |
CN112465690A (zh) | 2021-03-09 |
GB2589436A (en) | 2021-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8533426B2 (en) | Methods and apparatus for providing independent logical address space and access management | |
US11829298B2 (en) | On-demand memory allocation | |
US8219758B2 (en) | Block-based non-transparent cache | |
US20160170677A1 (en) | Combined Transparent/Non-Transparent Cache | |
KR101708142B1 (ko) | 속성 필드의 멀티-코어 페이지 테이블 세트 | |
JP2008033928A (ja) | Gpuにおけるページマッピングのための専用機構 | |
JP7106775B2 (ja) | グラフィックス表面アドレス指定 | |
US9811875B2 (en) | Texture state cache | |
KR20220090548A (ko) | 픽셀 기입 데이터를 위한 압축 기법들 | |
US9652560B1 (en) | Non-blocking memory management unit | |
US20220066946A1 (en) | Techniques to improve translation lookaside buffer reach by leveraging idle resources | |
US11023162B2 (en) | Cache memory with transient storage for cache lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7037610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |