JP7031037B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP7031037B2
JP7031037B2 JP2021034542A JP2021034542A JP7031037B2 JP 7031037 B2 JP7031037 B2 JP 7031037B2 JP 2021034542 A JP2021034542 A JP 2021034542A JP 2021034542 A JP2021034542 A JP 2021034542A JP 7031037 B2 JP7031037 B2 JP 7031037B2
Authority
JP
Japan
Prior art keywords
electrode
wiring
electrodes
detection
coml
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021034542A
Other languages
Japanese (ja)
Other versions
JP2021089773A (en
Inventor
康幸 寺西
元 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2021034542A priority Critical patent/JP7031037B2/en
Publication of JP2021089773A publication Critical patent/JP2021089773A/en
Priority to JP2022024586A priority patent/JP7329641B2/en
Application granted granted Critical
Publication of JP7031037B2 publication Critical patent/JP7031037B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表示装置に関する。 The present invention relates to a display device.

近年、いわゆるタッチパネルと呼ばれる、外部近接物体を検出可能なタッチ検出装置が注目されている。タッチパネルは、液晶表示装置等の表示装置上に装着又は一体化されて、タッチ検出機能付き表示装置として用いられている。例えば、特許文献1のタッチスクリーンパネルでは、検出電極がマトリクス状に複数設けられている。特許文献1のタッチスクリーンパネルでは、検出電極の静電容量変化に基づいて表示領域のタッチ検出を行う。タッチ検出機能付き表示装置において、表示領域の周辺部の周辺領域に入力機能を有するボタンが配置される。このような入力用ボタンをタッチパネルや表示装置の周辺領域に一体化する技術について知られている。 In recent years, a touch detection device capable of detecting an external proximity object, which is a so-called touch panel, has attracted attention. The touch panel is mounted or integrated on a display device such as a liquid crystal display device, and is used as a display device with a touch detection function. For example, in the touch screen panel of Patent Document 1, a plurality of detection electrodes are provided in a matrix. In the touch screen panel of Patent Document 1, touch detection of the display area is performed based on the change in the capacitance of the detection electrode. In a display device with a touch detection function, a button having an input function is arranged in the peripheral area of the peripheral portion of the display area. A technique for integrating such an input button into a peripheral area of a touch panel or a display device is known.

米国特許出願公開第2016/0202829号明細書U.S. Patent Application Publication No. 2016/202829

しかし、特許文献1には、周辺領域のタッチ検出について記載されていない。表示領域に設けられた検出電極では、周辺領域のタッチ検出が困難となる可能性がある。 However, Patent Document 1 does not describe touch detection in the peripheral region. With the detection electrode provided in the display area, touch detection in the peripheral area may be difficult.

本発明は、周辺領域における良好な検出性能を有する表示装置を提供することを目的とする。 An object of the present invention is to provide a display device having good detection performance in a peripheral region.

本発明の一態様の表示装置は、基板と、前記基板の表示領域に、行列状に配置された複数の第1電極と、前記基板の前記表示領域の外側の周辺領域に配置された複数の第2電極と、前記第1電極及び前記第2電極に駆動信号を供給する駆動部と、複数の前記第1電極のそれぞれに接続された複数の配線と、を有し、前記第1電極は、前記配線を介して前記駆動部と電気的に接続され、前記第1電極及び前記第2電極は、それぞれの自己静電容量変化に応じた検出信号を出力する。 The display device according to one aspect of the present invention includes a substrate, a plurality of first electrodes arranged in a matrix in the display region of the substrate, and a plurality of plurality of electrodes arranged in a peripheral region outside the display region of the substrate. The first electrode has a second electrode, a drive unit that supplies a drive signal to the first electrode and the second electrode, and a plurality of wires connected to each of the plurality of the first electrodes. , The first electrode and the second electrode are electrically connected to the drive unit via the wiring, and output a detection signal corresponding to each change in self-electrostatic capacity.

本発明の一態様の表示装置は、基板と、前記基板の表示領域に、行列状に配置された複数の第1電極と、前記表示領域の外側の周辺領域の少なくとも一辺に沿って設けられた第2電極と、前記第2電極に駆動信号を供給する駆動部と、複数の前記第1電極のそれぞれに接続された配線と、を有し、前記第1電極は、前記配線を介して前記駆動部と電気的に接続され、前記第2電極に前記駆動信号が供給された場合に、前記第1電極は、前記第2電極との間の静電容量変化に応じた検出信号を出力する。 The display device according to one aspect of the present invention is provided on the substrate, a plurality of first electrodes arranged in a matrix in the display region of the substrate, and along at least one side of a peripheral region outside the display region. It has a second electrode, a drive unit that supplies a drive signal to the second electrode, and wiring connected to each of the plurality of first electrodes, and the first electrode has the wiring via the wiring. When the drive signal is electrically connected to the drive unit and the drive signal is supplied to the second electrode, the first electrode outputs a detection signal according to a change in capacitance between the second electrode and the second electrode. ..

図1は、第1の実施形態に係る表示装置の一構成例を示すブロック図である。FIG. 1 is a block diagram showing a configuration example of a display device according to the first embodiment. 図2は、相互静電容量方式のタッチ検出の基本原理を説明するための説明図である。FIG. 2 is an explanatory diagram for explaining the basic principle of touch detection of the mutual capacitance method. 図3は、相互静電容量方式のタッチ検出の等価回路の例を示す説明図である。FIG. 3 is an explanatory diagram showing an example of an equivalent circuit of touch detection of the mutual capacitance method. 図4は、相互静電容量方式のタッチ検出の駆動信号及び検出信号の波形の一例を表す図である。FIG. 4 is a diagram showing an example of the drive signal of the touch detection of the mutual capacitance method and the waveform of the detection signal. 図5は、自己静電容量方式のタッチ検出の基本原理を説明するための、非接触状態を表す説明図である。FIG. 5 is an explanatory diagram showing a non-contact state for explaining the basic principle of touch detection of the self-capacitance method. 図6は、自己静電容量方式のタッチ検出の基本原理を説明するための、接触状態を表す説明図である。FIG. 6 is an explanatory diagram showing a contact state for explaining the basic principle of touch detection of the self-capacitance method. 図7は、自己静電容量方式のタッチ検出の等価回路の例を示す説明図である。FIG. 7 is an explanatory diagram showing an example of an equivalent circuit for touch detection of the self-capacitance method. 図8は、自己静電容量方式のタッチ検出の駆動信号及び検出信号の波形の一例を表す図である。FIG. 8 is a diagram showing an example of the drive signal of the touch detection of the self-capacitance method and the waveform of the detection signal. 図9は、第1の実施形態に係る表示装置の概略断面構造を表す断面図である。FIG. 9 is a cross-sectional view showing a schematic cross-sectional structure of the display device according to the first embodiment. 図10は、表示部の画素配列を表す回路図である。FIG. 10 is a circuit diagram showing the pixel arrangement of the display unit. 図11は、第1の実施形態に係る第1基板の平面図である。FIG. 11 is a plan view of the first substrate according to the first embodiment. 図12は、図11のA1-A2線に沿う断面図である。FIG. 12 is a cross-sectional view taken along the line A1-A2 of FIG. 図13は、第1の実施形態に係る表示装置のタッチ検出の動作例を説明するための説明図である。FIG. 13 is an explanatory diagram for explaining an operation example of touch detection of the display device according to the first embodiment. 図14は、第1の実施形態に係る表示装置のタッチ検出の動作例を説明するための説明図である。FIG. 14 is an explanatory diagram for explaining an operation example of touch detection of the display device according to the first embodiment. 図15は、第1の実施形態の変形例に係る表示装置の、第1電極とアナログフロントエンド回路との接続構成を示す模式図である。FIG. 15 is a schematic diagram showing a connection configuration between a first electrode and an analog front-end circuit of the display device according to the modified example of the first embodiment. 図16は、第1の実施形態の変形例に係る接続回路の一例を示す回路図である。FIG. 16 is a circuit diagram showing an example of a connection circuit according to a modification of the first embodiment. 図17は、第1の実施形態の変形例に係る接続回路の他の例を示す回路図である。FIG. 17 is a circuit diagram showing another example of the connection circuit according to the modified example of the first embodiment. 図18は、第2の実施形態に係る第1基板の平面図である。FIG. 18 is a plan view of the first substrate according to the second embodiment. 図19は、第2の実施形態に係る表示装置のタッチ検出の動作例を説明するための説明図である。FIG. 19 is an explanatory diagram for explaining an operation example of touch detection of the display device according to the second embodiment. 図20は、第2の実施形態に係る表示装置のタッチ検出の動作例を説明するための説明図である。FIG. 20 is an explanatory diagram for explaining an operation example of touch detection of the display device according to the second embodiment. 図21は、第2の実施形態に係る表示装置のタッチ検出の動作例を説明するための説明図である。FIG. 21 is an explanatory diagram for explaining an operation example of touch detection of the display device according to the second embodiment. 図22は、第3の実施形態に係る第1基板の平面図である。FIG. 22 is a plan view of the first substrate according to the third embodiment. 図23は、第3の実施形態に係る表示装置のタッチ検出の動作例を説明するための説明図である。FIG. 23 is an explanatory diagram for explaining an operation example of touch detection of the display device according to the third embodiment. 図24は、第3の実施形態に係る表示装置のタッチ検出の動作例を説明するための説明図である。FIG. 24 is an explanatory diagram for explaining an operation example of touch detection of the display device according to the third embodiment. 図25は、第3の実施形態に係る表示装置のタッチ検出の動作例を説明するための説明図である。FIG. 25 is an explanatory diagram for explaining an operation example of touch detection of the display device according to the third embodiment. 図26は、第4の実施形態に係る表示装置の概略断面構造を表す断面図である。FIG. 26 is a cross-sectional view showing a schematic cross-sectional structure of the display device according to the fourth embodiment. 図27は、第4の実施形態に係る第1基板の平面図である。FIG. 27 is a plan view of the first substrate according to the fourth embodiment. 図28は、第4の実施形態に係るカバー基板の平面図である。FIG. 28 is a plan view of the cover substrate according to the fourth embodiment. 図29は、第5の実施形態に係る第1基板の平面図である。FIG. 29 is a plan view of the first substrate according to the fifth embodiment. 図30は、第5の実施形態に係るカバー基板の平面図である。FIG. 30 is a plan view of the cover substrate according to the fifth embodiment. 図31は、第6の実施形態に係る表示装置の、第1電極とアナログフロントエンド回路との接続構成を示す模式図である。FIG. 31 is a schematic diagram showing a connection configuration between the first electrode and the analog front-end circuit of the display device according to the sixth embodiment. 図32は、図31のB1-B2線に沿う断面図である。FIG. 32 is a cross-sectional view taken along the line B1-B2 of FIG. 図33は、第6の実施形態の変形例に係る表示装置の断面図である。FIG. 33 is a cross-sectional view of the display device according to the modified example of the sixth embodiment. 図34は、第7の実施形態に係る第1基板の平面図である。FIG. 34 is a plan view of the first substrate according to the seventh embodiment. 図35は、第7の実施形態の第1変形例に係る第1基板の平面図である。FIG. 35 is a plan view of the first substrate according to the first modification of the seventh embodiment. 図36は、第7の実施形態の第2変形例に係る第1基板の平面図である。FIG. 36 is a plan view of the first substrate according to the second modification of the seventh embodiment. 図37は、第7の実施形態の第3変形例に係る第1基板の平面図である。FIG. 37 is a plan view of the first substrate according to the third modification of the seventh embodiment.

本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。 An embodiment (embodiment) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the contents described in the following embodiments. In addition, the components described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the components described below can be combined as appropriate. It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate changes while maintaining the gist of the invention, which are naturally included in the scope of the present invention. Further, in order to clarify the explanation, the drawings may schematically represent the width, thickness, shape, etc. of each part as compared with the actual embodiment, but this is just an example, and the interpretation of the present invention is used. It is not limited. Further, in the present specification and each figure, the same elements as those described above with respect to the above-mentioned figures may be designated by the same reference numerals, and detailed description thereof may be omitted as appropriate.

(第1の実施形態)
図1は、第1の実施形態に係る表示装置の一構成例を示すブロック図である。図1に示すように、表示装置1は、表示パネル10と、制御部11と、ゲートドライバ12と、ソースドライバ13と、第1電極ドライバ14と、検出部40とを備えている。表示パネル10は、画像を表示する表示部20と、タッチ入力を検出する検出装置であるタッチセンサ30とを含む。
(First Embodiment)
FIG. 1 is a block diagram showing a configuration example of a display device according to the first embodiment. As shown in FIG. 1, the display device 1 includes a display panel 10, a control unit 11, a gate driver 12, a source driver 13, a first electrode driver 14, and a detection unit 40. The display panel 10 includes a display unit 20 for displaying an image and a touch sensor 30 which is a detection device for detecting a touch input.

表示パネル10は、表示部20とタッチセンサ30とが一体化された表示装置である。具体的には、表示パネル10において、表示部20の電極や基板等の部材の一部が、タッチセンサ30の電極や基板等に兼用される。 The display panel 10 is a display device in which the display unit 20 and the touch sensor 30 are integrated. Specifically, in the display panel 10, a part of the members such as the electrode and the substrate of the display unit 20 is also used as the electrode and the substrate of the touch sensor 30.

表示部20は、表示素子として液晶表示素子を用いている。表示部20は、表示素子を有する複数の画素を備えるとともに、複数の画素に対向する表示面を有している。また、表示部20は、映像信号Vdispの入力を受けて表示面に複数の画素からなる画像の表示を行う。なお、表示パネル10は、表示部20の上に、タッチセンサ30を装着した装置であってもよい。また、表示部20は、例えば、有機EL表示パネルであってもよい。 The display unit 20 uses a liquid crystal display element as a display element. The display unit 20 includes a plurality of pixels having a display element, and has a display surface facing the plurality of pixels. Further, the display unit 20 receives the input of the video signal Vdisk and displays an image composed of a plurality of pixels on the display surface. The display panel 10 may be a device in which the touch sensor 30 is mounted on the display unit 20. Further, the display unit 20 may be, for example, an organic EL display panel.

制御部11は、外部より供給された映像信号Vdispに基づいて、ゲートドライバ12、ソースドライバ13、第1電極ドライバ14及び検出部40に制御信号を供給する。制御部11は、表示装置1の表示動作及び検出動作を制御する回路である。 The control unit 11 supplies a control signal to the gate driver 12, the source driver 13, the first electrode driver 14, and the detection unit 40 based on the video signal Vdisp supplied from the outside. The control unit 11 is a circuit that controls the display operation and the detection operation of the display device 1.

ゲートドライバ12は、制御部11から供給される制御信号に基づいて、表示パネル10の表示駆動の対象となる1水平ラインに走査信号Vscanを供給する。これにより、表示駆動の対象となる1水平ラインが順次又は同時に選択される。 The gate driver 12 supplies the scanning signal Vscan to one horizontal line to be displayed driven by the display panel 10 based on the control signal supplied from the control unit 11. As a result, one horizontal line to be displayed and driven is sequentially or simultaneously selected.

ソースドライバ13は、表示部20の、各副画素SPix(図10参照)に画素信号Vpixを供給する回路である。ソースドライバ13の機能の一部は、表示パネル10に搭載されていてもよい。この場合、制御部11が画素信号Vpixを生成し、この画素信号Vpixをソースドライバ13に供給してもよい。 The source driver 13 is a circuit of the display unit 20 that supplies a pixel signal Vpix to each sub-pixel SPix (see FIG. 10). Some of the functions of the source driver 13 may be mounted on the display panel 10. In this case, the control unit 11 may generate a pixel signal Vpix and supply the pixel signal Vpix to the source driver 13.

第1電極ドライバ14は、表示パネル10の第1電極COML(図11参照)に表示用の駆動信号Vcomdcを供給する回路である。また、第1電極ドライバ14は、タッチ検出の際に、第1電極COML及び第2電極53、54、55(図11参照)に検出用の駆動信号Vcomを供給する。 The first electrode driver 14 is a circuit that supplies a drive signal Vcomdc for display to the first electrode COML (see FIG. 11) of the display panel 10. Further, the first electrode driver 14 supplies a drive signal Vcom for detection to the first electrode COML and the second electrodes 53, 54, 55 (see FIG. 11) at the time of touch detection.

本実施形態において、制御部11は、表示部20により表示を行う表示動作と、タッチセンサ30により被検出体を検出する検出動作とを時分割で行う。第1電極ドライバ14は、制御部11からの制御信号に基づいて、駆動信号Vcomdc、Vcomを、第1電極COML及び第2電極53、54、55に供給する。 In the present embodiment, the control unit 11 performs a display operation of displaying by the display unit 20 and a detection operation of detecting the object to be detected by the touch sensor 30 in a time-division manner. The first electrode driver 14 supplies the drive signals Vcomdc and Vcom to the first electrode COML and the second electrodes 53, 54 and 55 based on the control signal from the control unit 11.

タッチセンサ30は、自己静電容量方式(セルフ方式ともいう)によるタッチ検出の基本原理に基づいて、タッチ検出を行う。タッチセンサ30は、接触状態の被検出体を検出した場合、検出信号Vdet2を検出部40に出力する。また、タッチセンサ30は、相互静電容量方式(ミューチュアル方式ともいう)によるタッチ検出の基本原理に基づいて、タッチ検出を行うこともできる。タッチセンサ30は、相互静電容量方式により接触状態の被検出体を検出した場合、検出信号Vdet1を検出部40に出力する。 The touch sensor 30 performs touch detection based on the basic principle of touch detection by the self-capacitance method (also referred to as self-method). When the touch sensor 30 detects the object to be detected in the contact state, the touch sensor 30 outputs the detection signal Vdet2 to the detection unit 40. Further, the touch sensor 30 can also perform touch detection based on the basic principle of touch detection by the mutual capacitance method (also referred to as a mutual method). When the touch sensor 30 detects the object to be detected in the contact state by the mutual capacitance method, the touch sensor 30 outputs the detection signal Vdet1 to the detection unit 40.

本明細書において、「接触状態」とは、被検出体が表示面に接触した状態又は接触と同視し得るほど近接した状態を表す。また、「非接触状態」とは、被検出体が表示面に接触していない状態又は接触と同視できるほどには近接していない状態を表す。 As used herein, the term "contact state" refers to a state in which the object to be detected is in contact with the display surface or is in close proximity to the display surface. Further, the "non-contact state" represents a state in which the detected object is not in contact with the display surface or is not so close to the display surface that it can be regarded as contact.

検出部40は、相互静電容量方式のタッチ検出において、制御部11から供給される制御信号と、表示パネル10から出力される検出信号Vdet1とに基づいて、表示パネル10の表示面への被検出体のタッチの有無を検出する回路である。また、検出部40は、自己静電容量方式のタッチ検出において、制御部11から供給される制御信号と、表示パネル10から出力される検出信号Vdet2とに基づいて、表示パネル10の表示面への被検出体のタッチの有無を検出する。検出部40は、タッチがある場合においてタッチ入力が行われた座標などを求める。 In the mutual capacitance type touch detection, the detection unit 40 covers the display surface of the display panel 10 based on the control signal supplied from the control unit 11 and the detection signal Vdet1 output from the display panel 10. It is a circuit that detects the presence or absence of touch of the detector. Further, in the self-capacitance type touch detection, the detection unit 40 reaches the display surface of the display panel 10 based on the control signal supplied from the control unit 11 and the detection signal Vdet2 output from the display panel 10. Detects the presence or absence of touch of the detected object. The detection unit 40 obtains the coordinates and the like at which the touch input is performed when there is a touch.

検出部40は、アナログフロントエンド回路48と、信号処理部44と、座標抽出部45と、検出タイミング制御部46と、を備える。アナログフロントエンド回路48(以下、AFE(Analog Front End)48と表す。)は、検出信号増幅部42と、A/D変換部43と、を含む。AFE48は、検出信号Vdet1、Vdet2をデジタル信号に変換して信号処理部44に出力するアナログ信号処理回路である。検出タイミング制御部46は、制御部11から供給される制御信号に基づいて、A/D変換部43と、信号処理部44と、座標抽出部45とが同期して動作するように制御する。 The detection unit 40 includes an analog front-end circuit 48, a signal processing unit 44, a coordinate extraction unit 45, and a detection timing control unit 46. The analog front-end circuit 48 (hereinafter referred to as AFE (Analog Front End) 48) includes a detection signal amplification unit 42 and an A / D conversion unit 43. The AFE 48 is an analog signal processing circuit that converts the detection signals Vdet1 and Vdet2 into digital signals and outputs them to the signal processing unit 44. The detection timing control unit 46 controls the A / D conversion unit 43, the signal processing unit 44, and the coordinate extraction unit 45 to operate in synchronization with each other based on the control signal supplied from the control unit 11.

タッチ検出において、検出信号増幅部42は、表示パネル10から供給された検出信号Vdet1を増幅する。A/D変換部43は、駆動信号Vcomに同期したタイミングで、検出信号増幅部42から出力されるアナログ信号をそれぞれサンプリングしてデジタル信号に変換する。 In touch detection, the detection signal amplification unit 42 amplifies the detection signal Vdet1 supplied from the display panel 10. The A / D conversion unit 43 samples the analog signals output from the detection signal amplification unit 42 and converts them into digital signals at the timing synchronized with the drive signal Vcom.

信号処理部44は、A/D変換部43の出力信号に基づいて、表示パネル10に対するタッチの有無を検出する論理回路である。信号処理部44は、指による検出信号の差分の信号(絶対値|ΔV|)を取り出す処理を行う。信号処理部44は、絶対値|ΔV|を所定のしきい値電圧と比較し、この絶対値|ΔV|がしきい値電圧未満であれば、被検出体が非接触状態であると判断する。一方、信号処理部44は、絶対値|ΔV|がしきい値電圧以上であれば、被検出体が接触状態又は近接状態であると判断する。このようにして、検出部40はタッチ検出が可能となる。 The signal processing unit 44 is a logic circuit that detects the presence or absence of a touch on the display panel 10 based on the output signal of the A / D conversion unit 43. The signal processing unit 44 performs a process of extracting a signal (absolute value | ΔV |) of the difference between the detection signals by the finger. The signal processing unit 44 compares the absolute value | ΔV | with a predetermined threshold voltage, and if the absolute value | ΔV | is less than the threshold voltage, determines that the object to be detected is in a non-contact state. .. On the other hand, if the absolute value | ΔV | is equal to or higher than the threshold voltage, the signal processing unit 44 determines that the object to be detected is in the contact state or the close state. In this way, the detection unit 40 can perform touch detection.

座標抽出部45は、信号処理部44においてタッチが検出されたときに、そのタッチパネル座標を求める論理回路である。座標抽出部45は、タッチパネル座標を出力信号Voutとして出力する。座標抽出部45は、出力信号Voutを制御部11に出力してもよい。制御部11は出力信号Voutに基づいて、所定の表示動作又は検出動作を実行することができる。 The coordinate extraction unit 45 is a logic circuit that obtains the touch panel coordinates when the touch is detected by the signal processing unit 44. The coordinate extraction unit 45 outputs the touch panel coordinates as an output signal Vout. The coordinate extraction unit 45 may output the output signal Vout to the control unit 11. The control unit 11 can execute a predetermined display operation or detection operation based on the output signal Vout.

なお、検出部40の検出信号増幅部42、A/D変換部43、信号処理部44、座標抽出部45及び検出タイミング制御部46は、表示装置1に搭載される。ただし、これに限定されず、検出部40の全部又は一部の機能は外部の制御基板やプロセッサ等に搭載されてもよい。例えば、座標抽出部45は、表示装置1とは別の外部プロセッサに搭載されてもよい。この場合、検出部40は、信号処理部44が信号処理した信号を出力信号Voutとして出力してもよい。或いは、AFE48が表示装置1に搭載され、信号処理部44及び座標抽出部45は外部プロセッサに搭載されてもよい。この場合、検出部40は、A/D変換部43が信号処理したデジタル信号を出力信号Voutとして出力してもよい。 The detection signal amplification unit 42, the A / D conversion unit 43, the signal processing unit 44, the coordinate extraction unit 45, and the detection timing control unit 46 of the detection unit 40 are mounted on the display device 1. However, the present invention is not limited to this, and all or part of the functions of the detection unit 40 may be mounted on an external control board, processor, or the like. For example, the coordinate extraction unit 45 may be mounted on an external processor other than the display device 1. In this case, the detection unit 40 may output the signal processed by the signal processing unit 44 as an output signal Vout. Alternatively, the AFE 48 may be mounted on the display device 1, and the signal processing unit 44 and the coordinate extraction unit 45 may be mounted on an external processor. In this case, the detection unit 40 may output the digital signal processed by the A / D conversion unit 43 as the output signal Vout.

次に、図2から図4を参照して、本実施形態の表示装置1の相互静電容量方式によるタッチ検出の基本原理について説明する。図2は、相互静電容量方式のタッチ検出の基本原理を説明するための説明図である。図3は、相互静電容量方式のタッチ検出の等価回路の例を示す説明図である。図4は、相互静電容量方式のタッチ検出の駆動信号及び検出信号の波形の一例を表す図である。なお、以下の説明では、指が接触又は近接する場合を説明するが、指に限られず、例えばスタイラスペン等であってもよい。 Next, with reference to FIGS. 2 to 4, the basic principle of touch detection by the mutual capacitance method of the display device 1 of the present embodiment will be described. FIG. 2 is an explanatory diagram for explaining the basic principle of touch detection of the mutual capacitance method. FIG. 3 is an explanatory diagram showing an example of an equivalent circuit of touch detection of the mutual capacitance method. FIG. 4 is a diagram showing an example of the drive signal of the touch detection of the mutual capacitance method and the waveform of the detection signal. In the following description, the case where the fingers come into contact with each other or come close to each other will be described, but the present invention is not limited to the fingers, and may be, for example, a stylus pen or the like.

図2に示すように、容量素子C1は、誘電体Dを挟んで互いに対向配置された一対の駆動電極E1及び検出電極E2を備えている。容量素子C1は、駆動電極E1と検出電極E2との対向面同士の間に形成される電気力線(図示しない)に加え、駆動電極E1の端部から検出電極E2の上面に向かって延びるフリンジ分の電気力線が生じる。図3に示すように、容量素子C1の一端は、交流信号源(駆動信号源)Sに接続され、他端は電圧検出器DETに接続される。電圧検出器DETは、例えば図1に示す検出信号増幅部42に含まれる積分回路である。 As shown in FIG. 2, the capacitive element C1 includes a pair of drive electrodes E1 and detection electrodes E2 arranged so as to face each other with the dielectric D interposed therebetween. The capacitive element C1 has an electric line of force (not shown) formed between the facing surfaces of the drive electrode E1 and the detection electrode E2, and a fringe extending from the end of the drive electrode E1 toward the upper surface of the detection electrode E2. Minute lines of electric force are generated. As shown in FIG. 3, one end of the capacitive element C1 is connected to the AC signal source (drive signal source) S, and the other end is connected to the voltage detector DET. The voltage detector DET is, for example, an integrating circuit included in the detection signal amplification unit 42 shown in FIG.

交流信号源Sから駆動電極E1(容量素子C1の一端)に所定の周波数(例えば数kHz~数百kHz程度)の交流矩形波Sgが印加されると、電圧検出器DETを介して、図4に示すような出力波形(検出信号Vdet1)が現れる。 When an AC rectangular wave Sg having a predetermined frequency (for example, about several kHz to several hundred kHz) is applied from the AC signal source S to the drive electrode E1 (one end of the capacitive element C1), FIG. 4 An output waveform (detection signal Vdet1) as shown in the above appears.

非接触状態では、容量素子C1の容量値に応じた電流が流れる。図3に示す電圧検出器DETは、交流矩形波Sgに応じた電流の変動を電圧の変動(実線の波形V(図4参照))に変換する。 In the non-contact state, a current corresponding to the capacitance value of the capacitance element C1 flows. The voltage detector DET shown in FIG. 3 converts the fluctuation of the current corresponding to the AC square wave Sg into the fluctuation of the voltage (solid line waveform V 0 (see FIG. 4)).

図2及び図3に示すように、接触状態では、指によって形成される静電容量C2が、検出電極E2と接触し、又は接触と同視し得るほど近傍にある。これにより、駆動電極E1と検出電極E2との間にあるフリンジ分の電気力線が導体(指)により遮られる。このため、容量素子C1は、非接触状態での容量値よりも容量値の小さい容量素子として作用する。そして、電圧検出器DETは、交流矩形波Sgに応じた電流Iの変動を電圧の変動(点線の波形V(図4参照))に変換する。 As shown in FIGS. 2 and 3, in the contact state, the capacitance C2 formed by the finger is in contact with the detection electrode E2 or is close enough to be equated with the contact. As a result, the electric lines of force for the fringes between the drive electrode E1 and the detection electrode E2 are blocked by the conductor (finger). Therefore, the capacitance element C1 acts as a capacitance element having a capacitance value smaller than the capacitance value in the non-contact state. Then, the voltage detector DET converts the fluctuation of the current I 1 according to the AC square wave Sg into the fluctuation of the voltage (dotted waveform V 1 (see FIG. 4)).

この場合、波形Vは、上述した波形Vと比べて振幅が小さくなる。これにより、波形Vと波形Vとの電圧差分の絶対値|ΔV|は、指などの外部から接触又は近接する外部物体の影響に応じて変化することになる。なお、電圧検出器DETは、回路内のスイッチングにより、交流矩形波Sgの周波数に合わせて、コンデンサの充放電をリセットする。かかる期間Resetを設けていることにより、電圧差分の絶対値|ΔV|が精度よく検出される。 In this case, the amplitude of the waveform V 1 is smaller than that of the waveform V 0 described above. As a result, the absolute value | ΔV | of the voltage difference between the waveform V 0 and the waveform V 1 changes according to the influence of an external object that comes into contact with or is close to the outside such as a finger. The voltage detector DET resets the charge / discharge of the capacitor according to the frequency of the AC square wave Sg by switching in the circuit. By providing the Reset for such a period, the absolute value | ΔV | of the voltage difference is detected with high accuracy.

検出部40は、上述したように絶対値|ΔV|を所定のしきい値電圧と比較することで、外部近接物体が非接触状態であるか、接触状態又は近接状態であるかを判断する。このようにして、検出部40は相互静電容量方式のタッチ検出の基本原理に基づいてタッチ検出が可能となる。 As described above, the detection unit 40 compares the absolute value | ΔV | with the predetermined threshold voltage to determine whether the external close object is in the non-contact state, the contact state, or the close state. In this way, the detection unit 40 can perform touch detection based on the basic principle of mutual capacitance type touch detection.

次に、図5から図8を参照して、自己静電容量方式のタッチ検出の基本原理について説明する。図5は、自己静電容量方式のタッチ検出の基本原理を説明するための、非接触状態を表す説明図である。図6は、自己静電容量方式のタッチ検出の基本原理を説明するための、接触状態を表す説明図である。図7は、自己静電容量方式のタッチ検出の等価回路の例を示す説明図である。図8は、自己静電容量方式のタッチ検出の駆動信号及び検出信号の波形の一例を表す図である。 Next, the basic principle of the self-capacitance type touch detection will be described with reference to FIGS. 5 to 8. FIG. 5 is an explanatory diagram showing a non-contact state for explaining the basic principle of touch detection of the self-capacitance method. FIG. 6 is an explanatory diagram showing a contact state for explaining the basic principle of touch detection of the self-capacitance method. FIG. 7 is an explanatory diagram showing an example of an equivalent circuit for touch detection of the self-capacitance method. FIG. 8 is a diagram showing an example of the drive signal of the touch detection of the self-capacitance method and the waveform of the detection signal.

図5左図は、非接触状態において、スイッチSW1により電源Vddと検出電極E3とが接続され、スイッチSW2により検出電極E3がコンデンサCcrに接続されていない状態を示している。この状態では、検出電極E3が有する容量Cx1が充電される。図5右図は、スイッチSW1により、電源Vddと検出電極E3とが接続されず、スイッチSW2により、検出電極E3とコンデンサCcrとが接続された状態を示している。この状態では、容量Cx1の電荷はコンデンサCcrを介して放電される。 The left figure of FIG. 5 shows a state in which the power supply Vdd and the detection electrode E3 are connected by the switch SW1 and the detection electrode E3 is not connected to the capacitor Ccr by the switch SW2 in the non-contact state. In this state, the capacitance Cx1 of the detection electrode E3 is charged. The right figure of FIG. 5 shows a state in which the power supply Vdd and the detection electrode E3 are not connected by the switch SW1, and the detection electrode E3 and the capacitor Ccr are connected by the switch SW2. In this state, the charge of the capacitance Cx1 is discharged via the capacitor Ccr.

図6左図は、接触状態において、スイッチSW1により電源Vddと検出電極E3とが接続され、スイッチSW2により検出電極E3がコンデンサCcrに接続されていない状態を示している。この状態では、検出電極E3が有する容量Cx1に加え、検出電極E3に近接している指により生じる容量Cx2も充電される。図6右図は、スイッチSW1により、電源Vddと検出電極E3とが接続されず、スイッチSW2により検出電極E3とコンデンサCcrとが接続された状態を示している。この状態では、容量Cx1の電荷と容量Cx2の電荷とがコンデンサCcrを介して放電される。 The left figure of FIG. 6 shows a state in which the power supply Vdd and the detection electrode E3 are connected by the switch SW1 and the detection electrode E3 is not connected to the capacitor Ccr by the switch SW2 in the contact state. In this state, in addition to the capacity Cx1 possessed by the detection electrode E3, the capacity Cx2 generated by the finger in the vicinity of the detection electrode E3 is also charged. The right figure of FIG. 6 shows a state in which the power supply Vdd and the detection electrode E3 are not connected by the switch SW1, and the detection electrode E3 and the capacitor Ccr are connected by the switch SW2. In this state, the charge of the capacitance Cx1 and the charge of the capacitance Cx2 are discharged via the capacitor Ccr.

ここで、図5右図に示す放電時(非接触状態)におけるコンデンサCcrの電圧変化特性に対して、図6右図に示す放電時(接触状態)におけるコンデンサCcrの電圧変化特性は、容量Cx2が存在するために、明らかに異なる。したがって、自己静電容量方式では、容量Cx2の有無により、コンデンサCcrの電圧変化特性が異なることを利用して、指などの操作入力の有無を判定している。 Here, the voltage change characteristic of the capacitor Ccr at the time of discharge (non-contact state) shown in the right figure of FIG. 5 is the voltage change characteristic of the capacitor Ccr at the time of discharge (contact state) shown in the right figure of FIG. Is clearly different because of the existence of. Therefore, in the self-capacitance method, the presence / absence of an operation input such as a finger is determined by utilizing the fact that the voltage change characteristic of the capacitor Ccr differs depending on the presence / absence of the capacitance Cx2.

具体的には、検出電極E3に所定の周波数(例えば数kHz~数百kHz程度)の交流矩形波Sg(図8参照)が印加される。図7に示す電圧検出器DETは、交流矩形波Sgに応じた電流の変動を電圧の変動(波形V、V)に変換する。 Specifically, an AC square wave Sg (see FIG. 8) having a predetermined frequency (for example, about several kHz to several hundred kHz) is applied to the detection electrode E3. The voltage detector DET shown in FIG. 7 converts the fluctuation of the current corresponding to the AC square wave Sg into the fluctuation of the voltage ( waveforms V4 and V5).

図8において、時刻T01のタイミングで交流矩形波Sgは電圧Vに相当する電圧レベルに上昇する。このときスイッチSW1はオンとなりスイッチSW2はオフとなるため検出電極E3の電位も電圧Vに上昇する。次に時刻T11のタイミングの前にスイッチSW1をオフとする。このとき検出電極E3はフローティング状態であるが、検出電極E3の容量Cx1(またはCx1+Cx2、図6参照)によって、検出電極E3の電位は電圧Vが維持される。さらに、時刻T11のタイミングの前に電圧検出器DETのリセット動作が行われる。 In FIG. 8 , at the timing of time T01 , the AC rectangular wave Sg rises to a voltage level corresponding to the voltage V6. At this time, since the switch SW1 is turned on and the switch SW2 is turned off, the potential of the detection electrode E3 also rises to the voltage V6 . Next, the switch SW1 is turned off before the timing of the time T11 . At this time, the detection electrode E3 is in a floating state, but the potential of the detection electrode E3 is maintained at a voltage V6 due to the capacitance Cx1 (or Cx1 + Cx2, see FIG. 6 ) of the detection electrode E3. Further, the voltage detector DET reset operation is performed before the timing of time T11 .

続いて、時刻T11のタイミングでスイッチSW2をオンさせると、検出電極E3の容量Cx1(またはCx1+Cx2)に蓄積されていた電荷が電圧検出器DET内の容量C5に移動するため、電圧検出器DETの出力が上昇する(図8の検出信号Vdet2参照)。電圧検出器DETの出力(検出信号Vdet2)は、非接触状態では、実線で示す波形Vとなり、Vdet2=Cx1×V/C5となる。接触状態では、点線で示す波形Vとなり、Vdet2=(Cx1+Cx2)×V/C5となる。 Subsequently, when the switch SW2 is turned on at the timing of time T11, the charge accumulated in the capacitance Cx1 (or Cx1 + Cx2) of the detection electrode E3 moves to the capacitance C5 in the voltage detector DET, so that the voltage detector DET The output of is increased (see the detection signal Vdet2 in FIG. 8). The output of the voltage detector DET (detection signal Vdet2) becomes the waveform V4 shown by the solid line in the non - contact state, and Vdet2 = Cx1 × V6 / C5. In the contact state, the waveform is V5 shown by the dotted line, and Vdet2 = (Cx1 + Cx2 ) × V6 / C5.

その後、時刻T31のタイミングでスイッチSW2をオフさせ、スイッチSW1及びスイッチSW3をオンさせることにより、検出電極E3の電位を交流矩形波Sgと同電位のローレベルにするとともに電圧検出器DETをリセットさせる。以上の動作を所定の周波数(例えば数kHz~数百kHz程度)で繰り返す。このようにして、検出部40は自己静電容量方式のタッチ検出の基本原理に基づいてタッチ検出が可能となる。 After that, by turning off the switch SW2 at the timing of time T31 and turning on the switch SW1 and the switch SW3, the potential of the detection electrode E3 is set to the same low level as the AC square wave Sg, and the voltage detector DET is reset. Let me. The above operation is repeated at a predetermined frequency (for example, about several kHz to several hundred kHz). In this way, the detection unit 40 can perform touch detection based on the basic principle of self-capacitance type touch detection.

次に、本実施形態の表示装置1の構成例を詳細に説明する。図9は、第1の実施形態に係る表示パネルの概略断面構造を表す断面図である。図9に示すように、表示装置1は、画素基板2と、対向基板3と、表示機能層としての液晶層6とを備える。対向基板3は、画素基板2の表面に垂直な方向に対向して配置される。また、液晶層6は画素基板2と対向基板3との間に設けられる。 Next, a configuration example of the display device 1 of the present embodiment will be described in detail. FIG. 9 is a cross-sectional view showing a schematic cross-sectional structure of the display panel according to the first embodiment. As shown in FIG. 9, the display device 1 includes a pixel substrate 2, a facing substrate 3, and a liquid crystal layer 6 as a display function layer. The facing substrate 3 is arranged so as to face the surface of the pixel substrate 2 in a direction perpendicular to the surface. Further, the liquid crystal layer 6 is provided between the pixel substrate 2 and the facing substrate 3.

画素基板2は、第1基板21と、画素電極22と、第1電極COMLと、第2電極53と、偏光板35Bとを有する。第1基板21には、ゲートドライバ12に含まれるゲートスキャナ等の回路や、TFT(Thin Film Transistor)等のスイッチング素子や、ゲート線GCL、信号線SGL等の各種配線(図9では省略して示す)が設けられる。 The pixel substrate 2 has a first substrate 21, a pixel electrode 22, a first electrode COML, a second electrode 53, and a polarizing plate 35B. On the first substrate 21, a circuit such as a gate scanner included in the gate driver 12, a switching element such as a TFT (Thin Film Transistor), and various wirings such as a gate line GCL and a signal line SGL (omitted in FIG. 9). Shown) is provided.

第1電極COMLは、第1基板21の上側に設けられる。画素電極22は、絶縁層24を介して第1電極COMLの上側に設けられる。画素電極22は、第1電極COMLとは異なる層に設けられ、平面視で、第1電極COMLと重なって配置される。第2電極53は、画素電極22と同じ層に設けられ、画素電極22よりも第1基板21の外周側に設けられる。また、画素電極22は、平面視でマトリクス状に複数配置される。偏光板35Bは、第1基板21の下側に設けられる。なお、本実施形態では、画素電極22が第1電極COMLの上側に設けられる例について説明したが、これに限定されない。第1電極COMLが画素電極22の上側に設けられていてもよい。すなわち、画素電極22と第1電極COMLは、絶縁層24を挟んで、第1基板21の表面に垂直な方向に離隔して設けられ、いずれか一方が他方よりも上側である。 The first electrode COML is provided on the upper side of the first substrate 21. The pixel electrode 22 is provided on the upper side of the first electrode COML via the insulating layer 24. The pixel electrode 22 is provided on a layer different from that of the first electrode COML, and is arranged so as to overlap the first electrode COML in a plan view. The second electrode 53 is provided on the same layer as the pixel electrode 22, and is provided on the outer peripheral side of the first substrate 21 with respect to the pixel electrode 22. Further, a plurality of pixel electrodes 22 are arranged in a matrix in a plan view. The polarizing plate 35B is provided on the lower side of the first substrate 21. In this embodiment, an example in which the pixel electrode 22 is provided on the upper side of the first electrode COML has been described, but the present invention is not limited to this. The first electrode COML may be provided on the upper side of the pixel electrode 22. That is, the pixel electrode 22 and the first electrode COML are provided so as to be separated from each other in the direction perpendicular to the surface of the first substrate 21 with the insulating layer 24 interposed therebetween, and one of them is above the other.

なお、本明細書において、第1基板21の表面に垂直な方向において、第1基板21から第2基板31に向かう方向を「上側」とする。また、第2基板31から第1基板21に向かう方向を「下側」とする。また、「平面視」とは、第1基板21の表面に垂直な方向から見た場合を示す。 In the present specification, the direction from the first substrate 21 to the second substrate 31 in the direction perpendicular to the surface of the first substrate 21 is referred to as "upper side". Further, the direction from the second substrate 31 toward the first substrate 21 is defined as the "lower side". Further, the “planar view” indicates a case where the first substrate 21 is viewed from a direction perpendicular to the surface of the first substrate 21.

画素電極22は、表示パネル10の各画素Pixを構成する副画素SPixに対応して設けられる。表示動作を行うための画素信号Vpixは、ソースドライバ13(図1参照)から画素電極22に供給される。また、表示動作の際に、直流の電圧信号である表示用の駆動信号Vcomdcが第1電極COMLに供給される。これにより、第1電極COMLは、複数の画素電極22に対する共通電極として機能する。また、第1電極COMLは、タッチ検出における検出電極として機能する。 The pixel electrode 22 is provided corresponding to the sub-pixel SPix constituting each pixel Pix of the display panel 10. The pixel signal Vpix for performing the display operation is supplied to the pixel electrode 22 from the source driver 13 (see FIG. 1). Further, during the display operation, a display drive signal Vcomdc, which is a DC voltage signal, is supplied to the first electrode COML. As a result, the first electrode COML functions as a common electrode for the plurality of pixel electrodes 22. Further, the first electrode COML functions as a detection electrode in touch detection.

本実施形態において、画素電極22、第1電極COML及び第2電極53、54、55(図9では第2電極53のみ示す)は、例えば、ITO(Indium Tin Oxide)等の透光性を有する導電性材料が用いられる。 In the present embodiment, the pixel electrode 22, the first electrode COML, and the second electrodes 53, 54, 55 (only the second electrode 53 is shown in FIG. 9) have translucency such as ITO (Indium Tin Oxide). A conductive material is used.

対向基板3は、第2基板31と、第2基板31の一方の面に形成されたカラーフィルタ32と、第2基板31の他方の面に設けられた偏光板35Aとを有する。カラーフィルタ32は、第1基板21と垂直な方向において、液晶層6と対向する。なお、カラーフィルタ32は第1基板21の上に配置されてもよい。本実施形態において、第1基板21及び第2基板31は、例えば、ガラス基板又は樹脂基板である。 The facing substrate 3 has a second substrate 31, a color filter 32 formed on one surface of the second substrate 31, and a polarizing plate 35A provided on the other surface of the second substrate 31. The color filter 32 faces the liquid crystal layer 6 in the direction perpendicular to the first substrate 21. The color filter 32 may be arranged on the first substrate 21. In the present embodiment, the first substrate 21 and the second substrate 31 are, for example, a glass substrate or a resin substrate.

第1基板21と第2基板31とは所定の間隔を設けて対向して配置される。第1基板21と第2基板31との間に液晶層6が設けられる。液晶層6は、通過する光を電界の状態に応じて変調する。液晶層6として、例えば、FFS(Fringe Field Switching:フリンジフィールドスイッチング)を含むIPS(In-Plane Switching:インプレーンスイッチング)等の横電界モードの液晶が用いられる。なお、図9に示す液晶層6と画素基板2との間、及び液晶層6と対向基板3との間には、それぞれ配向膜(図9では省略して示す)が配設されている。 The first substrate 21 and the second substrate 31 are arranged so as to face each other with a predetermined interval. A liquid crystal layer 6 is provided between the first substrate 21 and the second substrate 31. The liquid crystal layer 6 modulates the passing light according to the state of the electric field. As the liquid crystal layer 6, for example, a liquid crystal in a horizontal electric field mode such as IPS (In-Plane Switching) including FFS (Fringe Field Switching) is used. An alignment film (omitted in FIG. 9) is disposed between the liquid crystal layer 6 and the pixel substrate 2 shown in FIG. 9 and between the liquid crystal layer 6 and the facing substrate 3, respectively.

第1基板21の下側には、図示しない照明部(バックライト)が設けられる。照明部は、例えばLED等の光源を有しており、光源からの光を第1基板21に向けて射出する。照明部からの光は、画素基板2を通過して、その位置の液晶の状態により変調され、表示面への透過状態が場所によって変化する。これにより、表示面に画像が表示される。 An illumination unit (backlight) (not shown) is provided on the lower side of the first substrate 21. The lighting unit has a light source such as an LED, and emits light from the light source toward the first substrate 21. The light from the illumination unit passes through the pixel substrate 2 and is modulated by the state of the liquid crystal at that position, and the transmission state to the display surface changes depending on the location. As a result, the image is displayed on the display surface.

次に表示パネル10の表示動作について説明する。図10は、実施形態に係る表示部の画素配列を表す回路図である。第1基板21(図9参照)には、図10に示す各副画素SPixのスイッチング素子Tr、信号線SGL、ゲート線GCL等が形成されている。信号線SGL及びゲート線GCLはスイッチング素子Trに電気的に接続される。スイッチング素子Trは、信号線SGLとゲート線GCLの交点に設けられる。信号線SGLは、各画素電極22に画素信号Vpixを供給するための配線である。ゲート線GCLは、各スイッチング素子Trを駆動する駆動信号を供給するための配線である。信号線SGL及びゲート線GCLは、第1基板21の表面と平行な平面に延出する。 Next, the display operation of the display panel 10 will be described. FIG. 10 is a circuit diagram showing the pixel arrangement of the display unit according to the embodiment. A switching element Tr, a signal line SGL, a gate line GCL, and the like of each sub-pixel SPix shown in FIG. 10 are formed on the first substrate 21 (see FIG. 9). The signal line SGL and the gate line GCL are electrically connected to the switching element Tr. The switching element Tr is provided at the intersection of the signal line SGL and the gate line GCL. The signal line SGL is wiring for supplying the pixel signal Vpix to each pixel electrode 22. The gate line GCL is a wiring for supplying a drive signal for driving each switching element Tr. The signal line SGL and the gate line GCL extend in a plane parallel to the surface of the first substrate 21.

図10に示す表示部20は、マトリクス状に配列された複数の副画素SPixを有している。副画素SPixは、それぞれスイッチング素子Tr及び液晶素子6aを備えている。スイッチング素子Trは、薄膜トランジスタにより構成されるものであり、この例では、nチャネルのMOS(Metal Oxide Semiconductor)型のTFTで構成されている。画素電極22と第1電極COMLとの間に絶縁層24が設けられ、これらによって図10に示す保持容量6bが形成される。 The display unit 20 shown in FIG. 10 has a plurality of sub-pixel SPix arranged in a matrix. The sub-pixel SPix includes a switching element Tr and a liquid crystal element 6a, respectively. The switching element Tr is composed of a thin film transistor, and in this example, it is composed of an n-channel MOS (Metal Oxide Semiconductor) type TFT. An insulating layer 24 is provided between the pixel electrode 22 and the first electrode COML, and the holding capacity 6b shown in FIG. 10 is formed by these layers.

図1に示すゲートドライバ12は、ゲート線GCLを順次選択する。ゲートドライバ12は、選択されたゲート線GCLを介して、走査信号Vscanを副画素SPixのスイッチング素子Trのゲートに印加する。これにより、副画素SPixのうちの1行(1水平ライン)が表示駆動の対象として順次選択される。また、ソースドライバ13は、選択された副画素SPixに、信号線SGLを介して画素信号Vpixを供給する。そして、これらの副画素SPixでは、供給される画素信号Vpixに応じて1水平ラインずつ表示が行われるようになっている。 The gate driver 12 shown in FIG. 1 sequentially selects the gate line GCL. The gate driver 12 applies the scanning signal Vscan to the gate of the switching element Tr of the sub-pixel SPix via the selected gate line GCL. As a result, one line (one horizontal line) of the sub-pixel SPix is sequentially selected as the display drive target. Further, the source driver 13 supplies the pixel signal Vpix to the selected sub-pixel SPix via the signal line SGL. Then, in these sub-pixel SPix, the display is performed one horizontal line at a time according to the supplied pixel signal Vpix.

この表示動作を行う際、図1に示す第1電極ドライバ14は、第1電極COMLに対して表示用の駆動信号Vcomdcを印加する。表示用の駆動信号Vcomdcは複数の副画素SPixに対する共通電位となる電圧信号である。これにより、各第1電極COMLは、表示動作において、画素電極22に対する共通電極として機能する。表示の際に、第1電極ドライバ14は、表示領域Ad(図11参照)の全ての第1電極COMLに対して駆動信号Vcomdcを印加する。 When performing this display operation, the first electrode driver 14 shown in FIG. 1 applies a display drive signal Vcomdc to the first electrode COML. The drive signal Vcomdc for display is a voltage signal that serves as a common potential for a plurality of sub-pixel SPix. As a result, each first electrode COML functions as a common electrode with respect to the pixel electrode 22 in the display operation. At the time of display, the first electrode driver 14 applies the drive signal Vcomdc to all the first electrode COMLs in the display area Ad (see FIG. 11).

図9に示すカラーフィルタ32は、例えば赤(R)、緑(G)、青(B)の3色に着色されたカラーフィルタ32の色領域が周期的に配列されていてもよい。上述した図10に示す各副画素SPixに、R、G、Bの3色の色領域32R、32G、32Bが1組として対応付けられる。そして、3色の色領域32R、32G、32Bに対応する副画素SPixを1組として画素Pixが構成される。なお、カラーフィルタ32は、4色以上の色領域を含んでいてもよい。 In the color filter 32 shown in FIG. 9, for example, the color regions of the color filter 32 colored in three colors of red (R), green (G), and blue (B) may be periodically arranged. Each sub-pixel SPix shown in FIG. 10 described above is associated with the color regions 32R, 32G, and 32B of the three colors R, G, and B as a set. Then, the pixel Pix is configured with the sub-pixel SPix corresponding to the three color regions 32R, 32G, and 32B as one set. The color filter 32 may include a color region of four or more colors.

次に、第1電極COML及び第2電極53、54、55の構成と、タッチ検出動作について説明する。図11は、第1の実施形態に係る第1基板の平面図である。図11に示すように、表示装置1において、表示領域Adと、周辺領域Gdとが設けられている。本明細書において、表示領域Adは、画像を表示させるための領域であり、複数の画素Pix(副画素SPix)と重なる領域である。周辺領域Gdは、第1基板21の外周よりも内側で、かつ、表示領域Adよりも外側の領域を示す。なお、周辺領域Gdは表示領域Adを囲う枠状であってもよく、その場合、周辺領域Gdは額縁領域とも言える。 Next, the configuration of the first electrode COML and the second electrodes 53, 54, 55 and the touch detection operation will be described. FIG. 11 is a plan view of the first substrate according to the first embodiment. As shown in FIG. 11, in the display device 1, a display area Ad and a peripheral area Gd are provided. In the present specification, the display area Ad is an area for displaying an image, and is an area that overlaps with a plurality of pixel Pix (sub-pixel SPix). The peripheral region Gd indicates a region inside the outer periphery of the first substrate 21 and outside the display region Ad. The peripheral area Gd may have a frame shape surrounding the display area Ad, and in that case, the peripheral area Gd can be said to be a frame area.

本実施形態において、第1電極COMLは、第1基板21の表示領域Adに行列状に複数配置される。言い換えると、第1電極COMLは、第1方向Dxに複数配列されるとともに、第2方向Dyに複数配列される。第1電極COMLは、表示領域Adの全領域に配列される。第1電極COMLにはそれぞれ配線27が接続される。図11に示す例では、配線27は第1電極COMLに対して1対1の関係で接続される。配線27は、第2方向Dyに延出し、第1方向Dxに間隔を有して複数配列される。第1電極COMLは、それぞれ配線27を介してドライバIC19と接続される。 In the present embodiment, a plurality of first electrode COMLs are arranged in a matrix in the display area Ad of the first substrate 21. In other words, a plurality of first electrode COMLs are arranged in the first direction Dx and a plurality of first electrodes Dy. The first electrode COML is arranged in the entire region of the display region Ad. Wiring 27 is connected to each of the first electrodes COML. In the example shown in FIG. 11, the wiring 27 is connected to the first electrode COML in a one-to-one relationship. A plurality of wirings 27 extend in the second direction Dy and are arranged at intervals in the first direction Dx. The first electrode COML is connected to the driver IC 19 via the wiring 27, respectively.

本実施形態において、第1方向Dxは、表示領域Adの一辺に沿った方向である。第2方向Dyは、第1方向Dxと直交する方向である。これに限定されず、第2方向Dyは第1方向Dxに対して90°以外の角度で交差していても良い。第1方向Dxと第2方向Dyとで規定される平面は、第1基板21の表面と平行となる。また、第1方向Dx及び第2方向Dyと直交する方向は、第1基板21(図9参照)の厚み方向である。 In the present embodiment, the first direction Dx is a direction along one side of the display area Ad. The second direction Dy is a direction orthogonal to the first direction Dx. Not limited to this, the second direction Dy may intersect the first direction Dx at an angle other than 90 °. The plane defined by the first direction Dx and the second direction Dy is parallel to the surface of the first substrate 21. The direction orthogonal to the first direction Dx and the second direction Dy is the thickness direction of the first substrate 21 (see FIG. 9).

第2電極53、54、55は、表示領域Adの外側の周辺領域Gdに複数配置される。第2電極53、54、55は、平面視で、第1電極COMLと重ならない位置に設けられる。第2電極53は、第2方向Dyに沿う周辺領域Gdに設けられ、第2方向Dyに複数配列される。第2電極53は第2方向Dyに長手を有する矩形状である。本実施形態において、第2電極53の第2方向Dyの配列ピッチは、第1電極COMLの第2方向Dyの配列ピッチと等しい。すなわち、第2電極53は、それぞれ第1電極COMLと第1方向Dxに隣り合って配置される。第2電極53の、第2方向Dyの長さは、第1電極COMLの第2方向Dyの長さと実質的に等しく、第2電極53どうしの間隔は、第1電極COMLどうしの第2方向Dyの間隔と実質的に等しい。第2電極53の、第1方向Dxの長さは、第1電極COMLの第1方向Dxの長さよりも短い。 A plurality of the second electrodes 53, 54, 55 are arranged in the peripheral region Gd outside the display region Ad. The second electrodes 53, 54, and 55 are provided at positions that do not overlap with the first electrode COML in a plan view. The second electrode 53 is provided in the peripheral region Gd along the second direction Dy, and a plurality of the second electrodes 53 are arranged in the second direction Dy. The second electrode 53 has a rectangular shape having a length in the second direction Dy. In the present embodiment, the arrangement pitch of the second direction Dy of the second electrode 53 is equal to the arrangement pitch of the second direction Dy of the first electrode COML. That is, the second electrode 53 is arranged adjacent to the first electrode COML and the first direction Dx, respectively. The length of the second direction Dy of the second electrode 53 is substantially equal to the length of the second direction Dy of the first electrode COML, and the distance between the second electrodes 53 is the second direction between the first electrode COMLs. Substantially equal to the Dy interval. The length of the first direction Dx of the second electrode 53 is shorter than the length of the first direction Dx of the first electrode COML.

第2電極54は、第1方向Dxに沿う周辺領域Gdに設けられ、第1方向Dxに複数配列される。第2電極54は第1方向Dxに長手を有する矩形状である。本実施形態において、第2電極54の配列ピッチは、第1電極COMLの第1方向Dxの配列ピッチと等しい。第2電極54は、それぞれ第1電極COMLと第2方向Dyに隣り合って配置される。第2電極54の、第1方向Dxの長さは、第1電極COMLの第1方向Dxの長さと実質的に等しく、第2電極54どうしの間隔は、第1電極COMLどうしの第1方向Dxの間隔と実質的に等しい。第2電極54の、第2方向Dyの長さは、第1電極COMLの第2方向Dyの長さよりも短い。つまり、周辺領域Gdの一辺に沿った方向で、第2電極53、54の配列ピッチは、第1電極COMLの配列ピッチと等しい。 A plurality of second electrodes 54 are provided in the peripheral region Gd along the first direction Dx, and a plurality of the second electrodes 54 are arranged in the first direction Dx. The second electrode 54 has a rectangular shape having a length in the first direction Dx. In the present embodiment, the arrangement pitch of the second electrode 54 is equal to the arrangement pitch of the first direction Dx of the first electrode COML. The second electrode 54 is arranged adjacent to the first electrode COML in the second direction Dy, respectively. The length of the first direction Dx of the second electrode 54 is substantially equal to the length of the first direction Dx of the first electrode COML, and the distance between the second electrodes 54 is the first direction of the first electrode COML. Substantially equal to the Dx interval. The length of the second electrode 54 in the second direction Dy is shorter than the length of the second electrode COML in the second direction Dy. That is, the arrangement pitch of the second electrodes 53 and 54 is equal to the arrangement pitch of the first electrode COML in the direction along one side of the peripheral region Gd.

第2電極55は、周辺領域Gdの角部に設けられる。第2電極55は、第2電極53の端部と第2方向Dyに隣り合って配置され、かつ、第2電極54の端部と第1方向Dxに隣り合って配置される。このように、第2電極53、54、55は、複数の第1電極COMLを囲んで周辺領域Gdの4辺に設けられて、全体として枠状に配置される。これに限定されず、第2電極53、54は、周辺領域Gdの少なくとも一辺に沿って複数設けられていればよい。 The second electrode 55 is provided at a corner of the peripheral region Gd. The second electrode 55 is arranged adjacent to the end of the second electrode 53 in the second direction Dy, and is arranged adjacent to the end of the second electrode 54 in the first direction Dx. In this way, the second electrodes 53, 54, 55 are provided on the four sides of the peripheral region Gd surrounding the plurality of first electrodes COML, and are arranged in a frame shape as a whole. Not limited to this, a plurality of second electrodes 53 and 54 may be provided along at least one side of the peripheral region Gd.

図11に示すように、第1基板21の周辺領域Gdにフレキシブル基板72が設けられている。第1電極COMLとフレキシブル基板72との間の周辺領域Gdに、ドライバIC19が設けられている。 As shown in FIG. 11, the flexible substrate 72 is provided in the peripheral region Gd of the first substrate 21. A driver IC 19 is provided in the peripheral region Gd between the first electrode COML and the flexible substrate 72.

第2電極53は、それぞれ、配線28Aを介してドライバIC19に接続される。第2電極54は、それぞれ、配線28Bを介してドライバIC19に接続される。また、第2電極55は、配線28Cを介してドライバIC19に接続される。 The second electrode 53 is connected to the driver IC 19 via the wiring 28A, respectively. The second electrode 54 is connected to the driver IC 19 via the wiring 28B, respectively. Further, the second electrode 55 is connected to the driver IC 19 via the wiring 28C.

なお、配線27は、第1電極COMLと絶縁層(図示しない)を介して異なる層に設けられ、平面視で第1電極COMLと重なって設けられる。また、配線28A、28B、28Cは、第2電極53、54、55と絶縁層(図示しない)を介して異なる層に設けられる。配線28A、28Cは、第2電極53、55と重なって第2方向Dyに延出する。表示領域Adに対してドライバIC19の反対側の第2電極54に接続された配線28Bは、第1電極COMLと重なって第2方向Dyに延出する。 The wiring 27 is provided in a different layer via an insulating layer (not shown) from the first electrode COML, and is provided so as to overlap the first electrode COML in a plan view. Further, the wirings 28A, 28B and 28C are provided in different layers via the second electrodes 53, 54 and 55 and an insulating layer (not shown). The wirings 28A and 28C overlap with the second electrodes 53 and 55 and extend in the second direction Dy. The wiring 28B connected to the second electrode 54 on the opposite side of the driver IC 19 with respect to the display area Ad overlaps with the first electrode COML and extends in the second direction Dy.

ドライバIC19は、図1に示す制御部11として機能する。また、図1に示す第1電極ドライバ14は、ドライバIC19に含まれる。また、検出部40の機能の一部は、ドライバIC19に含まれていてもよく、外部のMPU(Micro-Processing Unit)の機能として設けられてもよい。例えばAFE48は、ドライバIC19に含まれる。これに限定されず、第1電極ドライバ14は、第1基板21に設けられていてもよく、或いは、外部の制御基板に備えられていてもよい。なお、ドライバIC19は、これに限定されず、例えばモジュール外部の制御基板に備えられていてもよい。ドライバIC19に加え、別のタッチIC18(図15参照)を設け、タッチIC18にAFE48等を搭載してもよい。 The driver IC 19 functions as the control unit 11 shown in FIG. Further, the first electrode driver 14 shown in FIG. 1 is included in the driver IC 19. Further, a part of the function of the detection unit 40 may be included in the driver IC 19, or may be provided as a function of an external MPU (Micro-Processing Unit). For example, AFE48 is included in the driver IC19. Not limited to this, the first electrode driver 14 may be provided on the first substrate 21 or may be provided on an external control board. The driver IC 19 is not limited to this, and may be provided on a control board outside the module, for example. In addition to the driver IC 19, another touch IC 18 (see FIG. 15) may be provided, and the touch IC 18 may be equipped with AFE48 or the like.

表示装置1の動作方法の一例として、表示装置1は、タッチ検出動作(タッチ検出期間)と表示動作(表示期間)とを時分割に行う。タッチ検出動作と表示動作とはどのように分けて行ってもよい。 As an example of the operation method of the display device 1, the display device 1 performs a touch detection operation (touch detection period) and a display operation (display period) in a time-division manner. The touch detection operation and the display operation may be performed separately.

表示動作において、ドライバIC19に含まれる第1電極ドライバ14(図1参照)は、全ての第1電極COMLに対して、表示用の駆動信号Vcomdcを供給する。また、自己静電容量方式のタッチ検出において、第1電極ドライバ14は、第1電極COMLに対して、同時又は時分割的に駆動信号Vcomを供給する。第1電極COMLは、第1電極COMLのそれぞれの静電容量変化に応じたセンサ出力信号をAFE48に出力する。各第1電極COMLからのセンサ出力信号に基づいて、表示領域Adのタッチ検出が行われる。つまり、第1電極COMLは、表示動作の際に共通電極として機能するとともに、自己静電容量方式によるタッチ検出の際に検出電極として機能する。 In the display operation, the first electrode driver 14 (see FIG. 1) included in the driver IC 19 supplies a drive signal Vcomdc for display to all the first electrode COMLs. Further, in the touch detection of the self-capacitance method, the first electrode driver 14 supplies the drive signal Vcom to the first electrode COMM simultaneously or in a time-division manner. The first electrode COML outputs a sensor output signal corresponding to each change in the capacitance of the first electrode COML to the AFE48. Touch detection of the display area Ad is performed based on the sensor output signal from each first electrode COML. That is, the first electrode COML functions as a common electrode during the display operation and also functions as a detection electrode during touch detection by the self-capacitance method.

表示動作において、ドライバIC19に含まれる第1電極ドライバ14(図1参照)は、全ての第2電極53、54、55に対して、表示用の駆動信号Vcomdcと同じ電位を有する電圧信号を供給する。これにより、第2電極53、54、55は、表示の際にシールド電極として機能する。 In the display operation, the first electrode driver 14 (see FIG. 1) included in the driver IC 19 supplies a voltage signal having the same potential as the display drive signal Vcomdc to all the second electrodes 53, 54, 55. do. As a result, the second electrodes 53, 54, and 55 function as shield electrodes during display.

また、自己静電容量方式のタッチ検出において、第1電極ドライバ14は、第2電極53、54、55に対して、同時又は時分割的に駆動信号Vcomを供給する。第2電極53、54、55は、第2電極53、54、55のそれぞれの静電容量変化に応じたセンサ出力信号をAFE48に出力する。第2電極53、54、55からのセンサ出力信号に基づいて、周辺領域Gdのタッチ検出が行われる。つまり、第2電極53、54、55は、自己静電容量方式の検出電極として用いられる。 Further, in the self-capacitance type touch detection, the first electrode driver 14 supplies the drive signal Vcom to the second electrodes 53, 54, 55 simultaneously or in a time-division manner. The second electrodes 53, 54, 55 output sensor output signals corresponding to the respective capacitance changes of the second electrodes 53, 54, 55 to the AFE48. Touch detection of the peripheral region Gd is performed based on the sensor output signals from the second electrodes 53, 54, 55. That is, the second electrodes 53, 54, and 55 are used as detection electrodes of the self-capacitance method.

このように、第2電極53、54、55を設けると、周辺領域Gdに接触又は近接する被検出体と、第2電極53、54、55との距離は、被検出体と、第1電極COMLとの距離よりも小さい。このため、周辺領域Gdの被検出体による第2電極53、54、55の静電容量変化が大きくなり、周辺領域Gdの検出感度が向上する。したがって、本実施形態の表示装置1は、良好な周辺領域Gdの検出性能を有する。 In this way, when the second electrodes 53, 54, 55 are provided, the distance between the detected body that is in contact with or close to the peripheral region Gd and the second electrodes 53, 54, 55 is the distance between the detected body and the first electrode. It is smaller than the distance to COML. Therefore, the change in the capacitance of the second electrodes 53, 54, 55 due to the object to be detected in the peripheral region Gd becomes large, and the detection sensitivity of the peripheral region Gd is improved. Therefore, the display device 1 of the present embodiment has good peripheral region Gd detection performance.

図12は、図11のA1-A2線に沿う断面図である。図12に示すように、表示領域Adでは、第1基板21の上側に絶縁層25a、平坦化層25bを介して、複数の配線27が設けられる。複数の配線27の上側に絶縁層25cを介して第1電極COMLが設けられる。第1電極COMLの上側に絶縁層24を介して画素電極22が設けられる。第1電極COMLと重なる複数の配線27のうち、1つの配線27は、コンタクトホールH1を介して第1電極COMLと接続される。 FIG. 12 is a cross-sectional view taken along the line A1-A2 of FIG. As shown in FIG. 12, in the display area Ad, a plurality of wirings 27 are provided on the upper side of the first substrate 21 via the insulating layer 25a and the flattening layer 25b. The first electrode COML is provided on the upper side of the plurality of wirings 27 via the insulating layer 25c. The pixel electrode 22 is provided on the upper side of the first electrode COML via the insulating layer 24. Of the plurality of wirings 27 overlapping the first electrode COML, one wiring 27 is connected to the first electrode COML via the contact hole H1.

周辺領域Gdでは、第2電極53は、絶縁層24の上、つまり、画素電極22と同層に設けられ、第1電極COMLとは異なる層に設けられる。なお、図12では図示しない他の第2電極53も同層に設けられる。つまり、他の第2電極53も画素電極22と同層に設けられる。複数の配線28A及び配線28Cは、複数の配線27と同層に設けられる。複数の配線28Aのうち、1つの配線28Aは、コンタクトホールH2を介して第2電極53と接続される。また、第1基板21の表面に対して垂直な方向において、第2電極56と第1基板21との間に、配線12a、12bが設けられる。配線12a、12bは、ゲートドライバ12(図1参照)に含まれるゲートスキャナ等の回路に含まれる配線である。 In the peripheral region Gd, the second electrode 53 is provided on the insulating layer 24, that is, in the same layer as the pixel electrode 22, and is provided in a layer different from the first electrode COML. In addition, another second electrode 53 (not shown in FIG. 12) is also provided in the same layer. That is, the other second electrode 53 is also provided in the same layer as the pixel electrode 22. The plurality of wirings 28A and 28C are provided in the same layer as the plurality of wirings 27. Of the plurality of wirings 28A, one wiring 28A is connected to the second electrode 53 via the contact hole H2. Further, wirings 12a and 12b are provided between the second electrode 56 and the first substrate 21 in a direction perpendicular to the surface of the first substrate 21. The wirings 12a and 12b are wirings included in a circuit such as a gate scanner included in the gate driver 12 (see FIG. 1).

本実施形態の第2電極53は、表示動作の信頼性を高めるために設けられたガードリングを、タッチ検出の駆動電極として兼用することができる。表示動作の際に、第1電極ドライバ14は、駆動信号Vcomdcと同じ電位を有する直流の電圧信号を複数の第2電極53に供給する。これにより、第2電極53は、配線12a、12bを含む各種回路のノイズをシールドして、表示信頼性を高めることができる。 In the second electrode 53 of the present embodiment, a guard ring provided for enhancing the reliability of the display operation can also be used as a drive electrode for touch detection. During the display operation, the first electrode driver 14 supplies a DC voltage signal having the same potential as the drive signal Vcomdc to the plurality of second electrodes 53. As a result, the second electrode 53 can shield the noise of various circuits including the wirings 12a and 12b to improve the display reliability.

図13及び図14は、第1の実施形態に係る表示装置のタッチ検出の動作例を説明するための説明図である。タッチ検出において、第1電極COML及び第2電極53、54、55は、どのように駆動してもよい。図13及び図14では、検出電極ブロックBKごとに時分割的に検出を行う例を説明する。 13 and 14 are explanatory views for explaining an operation example of touch detection of the display device according to the first embodiment. In touch detection, the first electrode COML and the second electrodes 53, 54, 55 may be driven in any way. 13 and 14 show an example in which detection is performed in a time-division manner for each detection electrode block BK.

図13に示すように、ドライバIC19に含まれる第1電極ドライバ14(図13では省略して示す)は、検出電極ブロックBK1を選択する。検出電極ブロックBK1は、第1方向Dxに配列された第2電極54及び第2電極55と、第1方向Dxに配列された第1電極COML及び第2電極53と、を含む。第1電極ドライバ14は、検出電極ブロックBK1に含まれる第1電極COML及び第2電極53、54、55に、同時に駆動信号Vcomを供給する。検出電極ブロックBK1に含まれる第1電極COML及び第2電極53、54、55は、それぞれの自己静電容量変化に応じたセンサ出力信号をAFE48(図1参照)に出力する。これにより、検出電極ブロックBK1と重なる部分の表示領域Ad及び周辺領域Gdにおいてタッチ検出が行われる。 As shown in FIG. 13, the first electrode driver 14 (omitted in FIG. 13) included in the driver IC 19 selects the detection electrode block BK1. The detection electrode block BK1 includes a second electrode 54 and a second electrode 55 arranged in the first direction Dx, and a first electrode COML and a second electrode 53 arranged in the first direction Dx. The first electrode driver 14 simultaneously supplies the drive signal Vcom to the first electrode COML and the second electrodes 53, 54, 55 included in the detection electrode block BK1. The first electrode COML and the second electrodes 53, 54, 55 included in the detection electrode block BK1 output sensor output signals corresponding to their respective changes in self-capacitance to AFE48 (see FIG. 1). As a result, touch detection is performed in the display region Ad and the peripheral region Gd of the portion overlapping the detection electrode block BK1.

次に、検出電極ブロックBK1を選択した期間と異なる期間で、図14に示すように、第1電極ドライバ14(図14では省略して示す)は、検出電極ブロックBK2を選択する。検出電極ブロックBK2は、第1方向Dxに配列された第1電極COML及び第2電極53と、これらに対し、第2方向Dyに隣り合う第1電極COML及び第2電極53を含む。第1電極ドライバ14は、検出電極ブロックBK2に含まれる第1電極COML及び第2電極53に、同時に駆動信号Vcomを供給する。検出電極ブロックBK2に含まれる第1電極COML及び第2電極53は、それぞれの静電容量変化に応じたセンサ出力信号をAFE48に出力する。これにより、検出電極ブロックBK2と重なる部分の表示領域Ad及び周辺領域Gdにおいてタッチ検出が行われる。 Next, as shown in FIG. 14, the first electrode driver 14 (omitted in FIG. 14) selects the detection electrode block BK2 in a period different from the period in which the detection electrode block BK1 is selected. The detection electrode block BK2 includes a first electrode COML and a second electrode 53 arranged in the first direction Dx, and a first electrode COML and a second electrode 53 adjacent to each other in the second direction Dy. The first electrode driver 14 simultaneously supplies a drive signal Vcom to the first electrode COML and the second electrode 53 included in the detection electrode block BK2. The first electrode COML and the second electrode 53 included in the detection electrode block BK2 output a sensor output signal corresponding to each change in capacitance to the AFE 48. As a result, touch detection is performed in the display region Ad and the peripheral region Gd of the portion overlapping the detection electrode block BK2.

そして、第1電極ドライバ14は、2ライン分の第1電極COML及び第2電極53、54、55を含む検出電極ブロックBKを順次走査する。これにより1検出面のタッチ検出が行われる。なお、第1電極ドライバ14は、検出電極ブロックBK以外の第1電極COML及び第2電極53、54、55にガード信号を供給する。ガード信号は、駆動信号Vcomと同期した、同じ電位を有する電圧信号である。これにより、検出電極ブロックBKと、検出電極ブロックBK以外の非選択の第1電極COML及び第2電極53、54、55が、同じ電位で駆動される。このため、検出電極ブロックBKの寄生容量を抑制することができる。 Then, the first electrode driver 14 sequentially scans the detection electrode block BK including the first electrode COML for two lines and the second electrodes 53, 54, 55. As a result, touch detection of one detection surface is performed. The first electrode driver 14 supplies guard signals to the first electrode COML and the second electrodes 53, 54, 55 other than the detection electrode block BK. The guard signal is a voltage signal having the same potential synchronized with the drive signal Vcom. As a result, the detection electrode block BK and the non-selective first electrode COML and second electrodes 53, 54, 55 other than the detection electrode block BK are driven at the same potential. Therefore, the parasitic capacitance of the detection electrode block BK can be suppressed.

このように、本実施形態では、第1電極COML及び第2電極53、54、55は、所定の数の第1電極COML及び第2電極53、54、55を含む複数の検出電極ブロックBKを構成する。第1電極ドライバ14は、複数の検出電極ブロックBKに時分割的に駆動信号Vcomを供給する。そして、検出電極ブロックBKの第1電極COML及び第2電極53、54、55を同時に駆動して、表示領域Adのタッチ検出と周辺領域Gdのタッチ検出とを同時に実行できる。 As described above, in the present embodiment, the first electrode COML and the second electrodes 53, 54, 55 have a plurality of detection electrode blocks BK including a predetermined number of the first electrode COML and the second electrodes 53, 54, 55. Configure. The first electrode driver 14 supplies the drive signal Vcom to the plurality of detection electrode blocks BK in a time-division manner. Then, the first electrode COML and the second electrodes 53, 54, 55 of the detection electrode block BK can be simultaneously driven to simultaneously execute the touch detection of the display region Ad and the touch detection of the peripheral region Gd.

また、検出電極ブロックBKごとに検出を行うため、第1電極COML及び第2電極53、54、55の全体を同時に駆動する場合と比較して、AFE48(図1参照)に同時に接続される電極の数を少なくすることができる。したがって、AFE48が搭載されるドライバIC19の端子数を少なくすることができる。 Further, since the detection is performed for each detection electrode block BK, the electrodes connected to the AFE48 (see FIG. 1) are simultaneously connected as compared with the case where the first electrode COML and the second electrodes 53, 54, 55 are all driven at the same time. The number of can be reduced. Therefore, the number of terminals of the driver IC 19 on which the AFE 48 is mounted can be reduced.

なお、図13及び図14に示す動作例はあくまで一例であって、他の駆動方法であってもよい。例えば、第1電極ドライバ14は、検出電極ブロックBKとして、1ライン分の第1電極COML及び第2電極53、54、55を選択してもよい。或いは、第1電極ドライバ14は、検出電極ブロックBKとして、3ライン分以上の第1電極COML及び第2電極53、54、55を選択してもよい。同時に駆動する電極の数は、AFE48のチャンネル数に応じて適宜変更することができる。 The operation examples shown in FIGS. 13 and 14 are merely examples, and other driving methods may be used. For example, the first electrode driver 14 may select the first electrode COML for one line and the second electrodes 53, 54, 55 as the detection electrode block BK. Alternatively, the first electrode driver 14 may select the first electrode COML for three lines or more and the second electrodes 53, 54, 55 as the detection electrode block BK. The number of electrodes driven at the same time can be appropriately changed according to the number of channels of the AFE48.

(第1の実施形態の変形例)
第1の実施形態では、例えば図11に示したように、第1基板21の周辺領域Gdに1つのドライバIC19が設けられる例を説明したが、これに限定されない。図15は、第1の実施形態の変形例に係る表示装置の、第1電極とアナログフロントエンド回路との接続構成を示す模式図である。
(Variation example of the first embodiment)
In the first embodiment, for example, as shown in FIG. 11, an example in which one driver IC 19 is provided in the peripheral region Gd of the first substrate 21 has been described, but the present invention is not limited thereto. FIG. 15 is a schematic diagram showing a connection configuration between a first electrode and an analog front-end circuit of the display device according to the modified example of the first embodiment.

図11に示すように、本実施形態の表示装置1Aにおいて、第1基板21にCOF(Chip on Film)75が接続される。フレキシブル基板72は、COF75に対して第1基板21の反対側に接続される。COF75は、フィルム状の基材74と、ドライバIC19とを含む。ドライバIC19は、基材74に実装されている。また、フレキシブル基板72には、タッチIC18が実装されている。タッチIC18は、AFE48を含む。 As shown in FIG. 11, in the display device 1A of the present embodiment, the COF (Chip on Film) 75 is connected to the first substrate 21. The flexible substrate 72 is connected to the opposite side of the first substrate 21 with respect to the COF 75. The COF 75 includes a film-like base material 74 and a driver IC 19. The driver IC 19 is mounted on the base material 74. Further, the touch IC 18 is mounted on the flexible substrate 72. The touch IC 18 includes AFE48.

ドライバIC19は、主として表示動作を制御する。また、タッチIC18は、主としてタッチ検出を制御する。つまり、ドライバIC19は、表示用の駆動信号Vcomdcを第1電極COMLに供給する。タッチIC18は、検出用の駆動信号Vcomを第1電極COML及び第2電極53、54、55に供給する。 The driver IC 19 mainly controls the display operation. Further, the touch IC 18 mainly controls touch detection. That is, the driver IC 19 supplies the drive signal Vcomdc for display to the first electrode COML. The touch IC 18 supplies a drive signal Vcom for detection to the first electrode COML and the second electrodes 53, 54, 55.

第1基板21の周辺領域Gdにおいて、第1電極COMLとCOF75との間に接続回路17が設けられる。接続回路17は、第1電極COMLとAFE48との接続と遮断とを切り換える接続切り換え回路であり、例えばマルチプレクサを採用することができる。第1電極COMLのそれぞれは配線27を介して接続回路17に接続される。また、第2電極53、54、55は、それぞれ配線28A、28B、28Cを介して接続回路17に接続される。接続回路17は、配線L11を介してAFE48と接続される。配線L11は、第1基板21、基材74及びフレキシブル基板72に亘って設けられ、ドライバIC19と重ならない位置に設けられる。接続回路17は、1本の配線L11に複数の配線27及び複数の配線28A、28B、28Cを束ねて接続する。このため、配線27及び複数の配線28A、28B、28Cの数に比べて、基材74及びフレキシブル基板72に設けられる配線L11の数を少なくすることができる。 A connection circuit 17 is provided between the first electrode COML and the COF 75 in the peripheral region Gd of the first substrate 21. The connection circuit 17 is a connection switching circuit that switches between connection and disconnection between the first electrode COML and AFE48, and for example, a multiplexer can be adopted. Each of the first electrodes COML is connected to the connection circuit 17 via the wiring 27. Further, the second electrodes 53, 54, and 55 are connected to the connection circuit 17 via the wirings 28A, 28B, and 28C, respectively. The connection circuit 17 is connected to the AFE 48 via the wiring L11. The wiring L11 is provided over the first substrate 21, the base material 74, and the flexible substrate 72, and is provided at a position that does not overlap with the driver IC 19. The connection circuit 17 bundles and connects a plurality of wirings 27 and a plurality of wirings 28A, 28B, 28C to one wiring L11. Therefore, the number of wirings L11 provided on the base material 74 and the flexible substrate 72 can be reduced as compared with the number of wirings 27 and the plurality of wirings 28A, 28B, 28C.

このように接続回路17を設けることにより、配線27及び配線28A、28B、28Cを全てAFE48及びタッチIC18に接続する構成に比べて、AFE48及びタッチIC18の端子数を少なくすることができる。このため、タッチIC18の構成を簡略化することができ、チップサイズを小さくすることができる。 By providing the connection circuit 17 in this way, the number of terminals of the AFE48 and the touch IC 18 can be reduced as compared with the configuration in which the wiring 27 and the wirings 28A, 28B, and 28C are all connected to the AFE48 and the touch IC 18. Therefore, the configuration of the touch IC 18 can be simplified and the chip size can be reduced.

図16は、第1の実施形態の変形例に係る接続回路の一例を示す回路図である。なお、図16では、第2電極53、54、55、配線28A、28B、28C、COF75、ドライバIC19、タッチIC18等を省略して示す。図16に示すように、例えば、第1電極COML(11)、COML(12)、COML(13)、COML(14)が第2方向Dyに配列されている。第1電極COML(11)、COML(12)、COML(13)、COML(14)の順にAFE48に近づいて配置される。また、第1電極COML(12)、COML(22)、COML(32)、COML(42)の順に第1方向Dxに配列されている。なお、以下の説明において第1電極COML(11)、COML(12)、COML(13)、COML(14)、COML(22)、COML(32)、COML(42)を区別して説明する必要がない場合には、第1電極COMLと表す。 FIG. 16 is a circuit diagram showing an example of a connection circuit according to a modification of the first embodiment. In FIG. 16, the second electrodes 53, 54, 55, wiring 28A, 28B, 28C, COF75, driver IC19, touch IC18, etc. are omitted. As shown in FIG. 16, for example, the first electrodes COML (11), COML (12), COML (13), and COML (14) are arranged in the second direction Dy. The first electrode COML (11), COML (12), COML (13), and COML (14) are arranged in the order of approaching AFE48. Further, the first electrodes COML (12), COML (22), COML (32), and COML (42) are arranged in this order in the first direction Dx. In the following description, it is necessary to distinguish and explain the first electrodes COML (11), COML (12), COML (13), COML (14), COML (22), COML (32), and COML (42). If not, it is expressed as the first electrode COML.

接続回路17は、スイッチSW11、SW12、SW13、SW14と配線L12とを含む。スイッチSW11、SW12、SW13、SW14は、第2方向Dyに配列された複数の第1電極COML(11)、COML(12)、COML(13)、COML(14)に対応して設けられる。スイッチSW11、SW12、SW13、SW14は、共通の配線L12を介して1つの配線L11に接続される。スイッチSW11、SW12、SW13、SW14及び配線L12は、第1方向Dxに配列された第1電極COMLごとに設けられている。 The connection circuit 17 includes switches SW11, SW12, SW13, SW14 and wiring L12. The switches SW11, SW12, SW13, and SW14 are provided corresponding to a plurality of first electrodes COML (11), COML (12), COML (13), and COML (14) arranged in the second direction Dy. The switches SW11, SW12, SW13, and SW14 are connected to one wiring L11 via a common wiring L12. The switches SW11, SW12, SW13, SW14 and the wiring L12 are provided for each first electrode COML arranged in the first direction Dx.

スイッチSW11、SW12、SW13、SW14の動作は、ドライバIC19(図15参照)からの制御信号に基づいて制御される。図16に示す例では、スイッチSW12がオンになり、スイッチSW11、SW13、SW14がオフになる。第1方向Dxに配列された第1電極COML(12)、COML(22)、COML(32)、COML(42)が、それぞれ配線L11を介してAFE48に接続される。これにより、検出電極ブロックRxが選択される。ドライバIC19からの制御信号に基づいてスイッチSW11からスイッチSW14が動作することで、検出電極ブロックRxが順次選択される。 The operation of the switches SW11, SW12, SW13, and SW14 is controlled based on the control signal from the driver IC19 (see FIG. 15). In the example shown in FIG. 16, the switch SW12 is turned on, and the switches SW11, SW13, and SW14 are turned off. The first electrodes COML (12), COML (22), COML (32), and COML (42) arranged in the first direction Dx are connected to AFE48 via wiring L11, respectively. As a result, the detection electrode block Rx is selected. By operating the switch SW14 from the switch SW11 based on the control signal from the driver IC 19, the detection electrode block Rx is sequentially selected.

このように接続回路17を設けることにより、AFE48に接続される配線L11の数は、1つの検出電極ブロックRxに含まれる第1電極COMLの数と等しくなる。つまり、配線L11の数を、第1電極COMLにそれぞれ接続された配線27の数よりも少なくすることができる。 By providing the connection circuit 17 in this way, the number of wirings L11 connected to the AFE48 becomes equal to the number of first electrode COML included in one detection electrode block Rx. That is, the number of wirings L11 can be made smaller than the number of wirings 27 connected to the first electrode COML.

図16に示す接続回路17の構成は、あくまで一例であり、これに限定されない。図17は、第1の実施形態の変形例に係る接続回路の他の例を示す回路図である。図17に示す接続回路17aは、スイッチSW11、SW12、SW13、SW14と配線L13、L14、L15、L16を含む。 The configuration of the connection circuit 17 shown in FIG. 16 is merely an example, and is not limited thereto. FIG. 17 is a circuit diagram showing another example of the connection circuit according to the modified example of the first embodiment. The connection circuit 17a shown in FIG. 17 includes switches SW11, SW12, SW13, SW14 and wirings L13, L14, L15, L16.

複数のスイッチSW11は、共通の配線L13を介してAFE48に接続される。複数のスイッチSW12は、共通の配線L14を介してAFE48に接続される。複数のスイッチSW13は、共通の配線L15を介してAFE48に接続される。複数のスイッチSW14は、共通の配線L16を介してAFE48に接続される。 The plurality of switches SW11 are connected to the AFE48 via the common wiring L13. The plurality of switches SW12 are connected to the AFE48 via the common wiring L14. The plurality of switches SW13 are connected to the AFE48 via the common wiring L15. The plurality of switches SW14 are connected to the AFE48 via the common wiring L16.

図17に示す例では、第2方向Dyに配列された第1電極COML(21)、COML(22)、COML(23)、COML(24)にそれぞれ接続されたスイッチSW11、SW12、SW13、SW14がオンになる。これにより、第2方向Dyに配列された第1電極COML(21)、COML(22)、COML(23)、COML(24)が、それぞれ配線L13、L14、L15、L16を介してAFE48に接続される。これにより、検出電極ブロックRxが選択される。ドライバIC19からの制御信号に基づいて、第2方向Dyに配列された第1電極COMLごとに、スイッチSW11からスイッチSW14が動作することにより、検出電極ブロックRxが第1方向Dxに沿って順次選択される。 In the example shown in FIG. 17, switches SW11, SW12, SW13, and SW14 connected to the first electrodes COML (21), COML (22), COML (23), and COML (24) arranged in the second direction Dy, respectively. Is turned on. As a result, the first electrodes COML (21), COML (22), COML (23), and COML (24) arranged in the second direction Dy are connected to AFE48 via the wirings L13, L14, L15, and L16, respectively. Will be done. As a result, the detection electrode block Rx is selected. Based on the control signal from the driver IC 19, the switch SW14 operates from the switch SW11 for each of the first electrode COMLs arranged in the second direction Dy, so that the detection electrode block Rx is sequentially selected along the first direction Dx. Will be done.

図17に示す接続回路17aの構成では、図16と比較して検出電極ブロックRxに含まれる第1電極COMLの配列方向を異ならせることができる。また、図17に示す例においても、AFE48に接続される配線L11の数は、1つの検出電極ブロックRxに含まれる第1電極COMLの数と等しくなる。配線L11の数を、第1電極COMLにそれぞれ接続された配線27の数よりも少なくすることができる。図16に示す接続回路17は、図17に示す接続回路17aに比べて、配線L13、L14、L15、L16が設けられていないため、狭額縁化に有利である。 In the configuration of the connection circuit 17a shown in FIG. 17, the arrangement direction of the first electrode COML included in the detection electrode block Rx can be different from that in FIG. Further, also in the example shown in FIG. 17, the number of the wirings L11 connected to the AFE48 is equal to the number of the first electrode COML included in one detection electrode block Rx. The number of wirings L11 can be made smaller than the number of wirings 27 connected to the first electrode COML, respectively. Compared to the connection circuit 17a shown in FIG. 17, the connection circuit 17 shown in FIG. 16 is not provided with the wirings L13, L14, L15, and L16, and is therefore advantageous for narrowing the frame.

(第2の実施形態)
図18は、第2の実施形態に係る第1基板の平面図である。本実施形態の表示装置1Bにおいて、周辺領域Gdに2つの第2電極53A、53B及び2つの第2電極54A、54Bが設けられている。第2電極53A、53Bは、第2方向Dyに長手を有する長尺状である。第2電極54A、54Bは、第1方向Dxに長手を有する長尺状である。
(Second embodiment)
FIG. 18 is a plan view of the first substrate according to the second embodiment. In the display device 1B of the present embodiment, two second electrodes 53A and 53B and two second electrodes 54A and 54B are provided in the peripheral region Gd. The second electrodes 53A and 53B have a long shape having a length in the second direction Dy. The second electrodes 54A and 54B have a long shape having a length in the first direction Dx.

第2電極53Aは、周辺領域Gdの長辺の一方に設けられ、第2電極53Bは、周辺領域Gdの長辺の他方に設けられる。2つの第2電極53A、53Bの間に第1電極COMLが配置される。第2電極53A、53Bは、第2方向Dyに配列された複数の第1電極COMLと隣り合って設けられる。第2電極53A、53Bの第2方向Dyの長さは、表示領域Adの第2方向Dyの長さと同程度の長さ、又はそれ以上の長さであることが好ましい。第2電極53A、53Bの第2方向Dyの長さは、表示領域Adの第2方向Dyの長さよりも短くてもよい。第2電極53A、53Bは、それぞれ配線28Aを介してドライバIC19に接続される。 The second electrode 53A is provided on one of the long sides of the peripheral region Gd, and the second electrode 53B is provided on the other side of the long side of the peripheral region Gd. The first electrode COML is arranged between the two second electrodes 53A and 53B. The second electrodes 53A and 53B are provided adjacent to a plurality of first electrodes COML arranged in the second direction Dy. The length of the second direction Dy of the second electrodes 53A and 53B is preferably as long as or longer than the length of the second direction Dy of the display region Ad. The length of the second direction Dy of the second electrodes 53A and 53B may be shorter than the length of the second direction Dy of the display area Ad. The second electrodes 53A and 53B are connected to the driver IC 19 via the wiring 28A, respectively.

第2電極54Aは、周辺領域Gdの短辺の一方に設けられ、第2電極54Bは、周辺領域Gdの短辺の他方に設けられる。第2電極54Aは、表示領域AdよりもドライバIC19から離れた位置の周辺領域Gdに設けられる。第2電極54Bは、表示領域AdよりもドライバIC19に近い位置の周辺領域Gdに設けられる。 The second electrode 54A is provided on one of the short sides of the peripheral region Gd, and the second electrode 54B is provided on the other side of the short side of the peripheral region Gd. The second electrode 54A is provided in the peripheral region Gd at a position farther from the driver IC 19 than the display region Ad. The second electrode 54B is provided in the peripheral region Gd at a position closer to the driver IC 19 than the display region Ad.

2つの第2電極54A、54Bの間に第1電極COMLが配置される。第2電極54A、54Bは、第1方向Dxに配列された複数の第1電極COMLと隣り合って設けられる。第2電極54A、54Bの第1方向Dxの長さは、表示領域Adの第1方向Dxの長さと同程度の長さ、又はそれ以上の長さであることが好ましい。第2電極54A、54Bの第1方向Dxの長さは、表示領域Adの第1方向Dxの長さよりも短くてもよい。第2電極54A、54Bは、それぞれ配線28Bを介してドライバIC19に接続される。 The first electrode COML is arranged between the two second electrodes 54A and 54B. The second electrodes 54A and 54B are provided adjacent to a plurality of first electrodes COML arranged in the first direction Dx. The length of the first direction Dx of the second electrodes 54A and 54B is preferably as long as or longer than the length of the first direction Dx of the display region Ad. The length of the first direction Dx of the second electrodes 54A and 54B may be shorter than the length of the first direction Dx of the display region Ad. The second electrodes 54A and 54B are connected to the driver IC 19 via the wiring 28B, respectively.

このような構成により、第2電極53A、53B及び第2電極54A、54Bは、それぞれと隣り合う第1電極COMLとの間に静電容量を形成する。第2電極53A、53B及び第2電極54A、54Bは、複数の第1電極COMLを囲んで、周辺領域Gdの4辺にそれぞれ設けられている。つまり、第2電極53A、53B及び第2電極54A、54Bは、全体として枠状に設けられる。なお、これに限定されず、第2電極53A、53B及び第2電極54A、54Bの少なくとも1つが、周辺領域Gdの少なくとも一辺に沿って設けられていればよい。また、第2電極53A、53B及び第2電極54A、54Bは、それぞれ表示領域Adの少なくとも一辺に沿った範囲内において電気的に分離されず連続的につながっていることが好ましい。 With such a configuration, the second electrodes 53A and 53B and the second electrodes 54A and 54B form a capacitance between the second electrodes 53A and 53B and the adjacent first electrodes COML. The second electrodes 53A and 53B and the second electrodes 54A and 54B surround the plurality of first electrodes COML and are provided on each of the four sides of the peripheral region Gd. That is, the second electrodes 53A and 53B and the second electrodes 54A and 54B are provided in a frame shape as a whole. Not limited to this, at least one of the second electrodes 53A and 53B and the second electrodes 54A and 54B may be provided along at least one side of the peripheral region Gd. Further, it is preferable that the second electrodes 53A and 53B and the second electrodes 54A and 54B are continuously connected without being electrically separated within a range along at least one side of the display region Ad, respectively.

第2の実施形態において、表示領域Adのタッチ検出では、第1の実施形態で説明した自己静電容量方式のタッチ検出により、各第1電極COMLの静電容量変化に基づいて表示領域Adの被検出体を検出する。一方、周辺領域Gdでは、相互容量方式のタッチ検出により、周辺領域Gdの被検出体を検出する。下記に詳細を示す。 In the second embodiment, in the touch detection of the display area Ad, the touch detection of the self-capacitance method described in the first embodiment causes the display area Ad based on the change in the capacitance of each first electrode COML. Detects the object to be detected. On the other hand, in the peripheral region Gd, the object to be detected in the peripheral region Gd is detected by the touch detection of the mutual capacitance method. Details are shown below.

図19、図20及び図21は、第2の実施形態に係る表示装置のタッチ検出の動作例を説明するための説明図である。本実施形態の表示装置1Bは、第2電極53A、53B、54A、54Bと第1電極COMLとの間の静電容量変化に基づいて、周辺領域Gdのタッチ検出を行う。具体的には、図19に示すように、第1電極ドライバ14は、第2電極54A及び第2電極54Bに、駆動信号Vcomを供給する。 19, 20 and 21 are explanatory views for explaining an operation example of touch detection of the display device according to the second embodiment. The display device 1B of the present embodiment performs touch detection of the peripheral region Gd based on the change in capacitance between the second electrodes 53A, 53B, 54A, 54B and the first electrode COML. Specifically, as shown in FIG. 19, the first electrode driver 14 supplies the drive signal Vcom to the second electrode 54A and the second electrode 54B.

制御部11(図1参照)は、第1電極COMLのうち、第2電極54Aと隣り合う複数の第1電極COMLを検出対象として選択する。ここで、第2電極54Aと隣り合って第1方向Dxに配列された複数の第1電極COMLを検出電極ブロックRx1とする。すなわち、検出電極ブロックRx1の第1電極COMLは、第2電極54Aと隣り合って、第2電極54Aの長手方向に沿って配列される。また、制御部11(図1参照)は、第1電極COMLのうち、第2電極54Bと隣り合う複数の第1電極COMLを検出対象として選択する。ここで、第2電極54Bと隣り合って第1方向Dxに配列された複数の第1電極COMLを検出電極ブロックRx2とする。すなわち、検出電極ブロックRx2の第1電極COMLは、第2電極54Bと隣り合って、第2電極54Bの長手方向に沿って配列される。 The control unit 11 (see FIG. 1) selects a plurality of first electrode COMLs adjacent to the second electrode 54A as detection targets among the first electrode COMLs. Here, a plurality of first electrode COMLs arranged adjacent to the second electrode 54A in the first direction Dx are referred to as a detection electrode block Rx1. That is, the first electrode COML of the detection electrode block Rx1 is arranged adjacent to the second electrode 54A along the longitudinal direction of the second electrode 54A. Further, the control unit 11 (see FIG. 1) selects a plurality of first electrode COMLs adjacent to the second electrode 54B as detection targets among the first electrode COMLs. Here, a plurality of first electrode COMLs arranged adjacent to the second electrode 54B in the first direction Dx are referred to as a detection electrode block Rx2. That is, the first electrode COML of the detection electrode block Rx2 is arranged adjacent to the second electrode 54B along the longitudinal direction of the second electrode 54B.

第2電極54Aに駆動信号Vcomが供給された場合に、検出電極ブロックRx1の第1電極COMLは、第2電極54Aとの間の静電容量変化に応じたセンサ出力信号をAFE48に出力する。同時に検出電極ブロックRx2の第1電極COMLは、第2電極54Bとの間の静電容量変化に応じたセンサ出力信号をAFE48(図1参照)に出力する。このように、検出電極ブロックRx1、検出電極ブロックRx2の各第1電極COMLがそれぞれ検出電極として機能する。このため、第2電極54A、54Bが長尺状の場合であっても、周辺領域Gdの短辺に沿った領域の、被検出体の位置を検出することができる。以上のように、相互静電容量方式により、第2電極54Aが設けられた周辺領域Gd及び第2電極54Bが設けられた周辺領域Gdにおけるタッチ検出が行われる。 When the drive signal Vcom is supplied to the second electrode 54A, the first electrode COML of the detection electrode block Rx1 outputs a sensor output signal to the AFE48 according to the change in capacitance between the second electrode 54A and the second electrode 54A. At the same time, the first electrode COML of the detection electrode block Rx2 outputs a sensor output signal corresponding to the change in capacitance between the detection electrode block Rx2 and the second electrode 54B to AFE48 (see FIG. 1). In this way, each of the first electrode COML of the detection electrode block Rx1 and the detection electrode block Rx2 functions as a detection electrode. Therefore, even when the second electrodes 54A and 54B have a long shape, the position of the object to be detected can be detected in the region along the short side of the peripheral region Gd. As described above, touch detection is performed in the peripheral region Gd provided with the second electrode 54A and the peripheral region Gd provided with the second electrode 54B by the mutual capacitance method.

この場合、AFE48のチャネル数に応じて検出電極ブロックRx1及び検出電極ブロックRx2に含まれる第1電極COMLの数が定められる。図19に示す例では、同じ検出期間において、同時に8個の第1電極COMLがAFE48に接続される。これに限定されず、7個以下又は9個以上の第1電極COMLがAFE48に接続されてもよい。 In this case, the number of the first electrode COML included in the detection electrode block Rx1 and the detection electrode block Rx2 is determined according to the number of channels of the AFE48. In the example shown in FIG. 19, eight first electrode COMLs are connected to AFE48 at the same time in the same detection period. Not limited to this, 7 or less or 9 or more first electrode COMLs may be connected to the AFE48.

次に、図20に示すように、第1電極ドライバ14は、第2電極53Aに、駆動信号Vcomを供給する。制御部11(図1参照)は、第1電極COMLのうち、第2電極53Aと隣り合う複数の第1電極COMLを検出対象として選択する。ここで、第2電極53Aと隣り合って第2方向Dyに配列された複数の第1電極COMLを検出電極ブロックRx3とする。 Next, as shown in FIG. 20, the first electrode driver 14 supplies the drive signal Vcom to the second electrode 53A. The control unit 11 (see FIG. 1) selects a plurality of first electrode COMLs adjacent to the second electrode 53A as detection targets among the first electrode COMLs. Here, a plurality of first electrode COMLs arranged adjacent to the second electrode 53A in the second direction Dy are referred to as a detection electrode block Rx3.

検出電極ブロックRx3は、第2電極53Aとの間の静電容量変化に応じたセンサ出力信号をAFE48に出力する。これにより、第2電極53Aが設けられた周辺領域Gdの長辺の一方において、タッチ検出が行われる。図20に示す例では、同じ検出期間において、同時に第2方向Dyに配列された8個の第1電極COMLがAFE48に接続される。 The detection electrode block Rx3 outputs a sensor output signal corresponding to the change in capacitance between the second electrode 53A and the second electrode 53A to the AFE48. As a result, touch detection is performed on one of the long sides of the peripheral region Gd provided with the second electrode 53A. In the example shown in FIG. 20, eight first electrode COMLs arranged in the second direction Dy at the same time are connected to AFE48 in the same detection period.

次に、図21に示すように、第1電極ドライバ14は、第2電極53Bに、駆動信号Vcomを供給する。制御部11(図1参照)は、第1電極COMLのうち、第2電極53Bと隣り合う複数の第1電極COMLを検出対象として選択する。ここで、第2電極53Bと隣り合って第2方向Dyに配列された複数の第1電極COMLを検出電極ブロックRx4とする。 Next, as shown in FIG. 21, the first electrode driver 14 supplies the drive signal Vcom to the second electrode 53B. The control unit 11 (see FIG. 1) selects a plurality of first electrode COMLs adjacent to the second electrode 53B as detection targets among the first electrode COMLs. Here, a plurality of first electrode COMLs arranged adjacent to the second electrode 53B in the second direction Dy are referred to as a detection electrode block Rx4.

検出電極ブロックRx4は、第2電極53Bとの間の静電容量変化に応じたセンサ出力信号をAFE48に出力する。これにより、第2電極53Bが設けられた周辺領域Gdの長辺の他方において、タッチ検出が行われる。図21に示す例でも、同じ検出期間において、同時に第2方向Dyに配列された8個の第1電極COMLがAFE48に接続される。 The detection electrode block Rx4 outputs a sensor output signal corresponding to the change in capacitance between the second electrode 53B and the second electrode 53B to the AFE48. As a result, touch detection is performed on the other side of the long side of the peripheral region Gd provided with the second electrode 53B. Also in the example shown in FIG. 21, eight first electrode COMLs arranged in the second direction Dy at the same time are connected to AFE48 in the same detection period.

以上のように、第2電極53A、53B、54A、54Bに隣り合って配列された複数の第1電極COMLは、所定の数の第1電極COMLを含む複数の検出電極ブロックRx1、Rx2、Rx3、Rx4を構成する。なお、当該所定の数を第1の数、第1電極COMLの総数を第2の数とすると、当該第1の数は、第2の数より小さい。第1電極ドライバ14は、第2電極53A、53B、54A、54Bに同時に又は時分割的に駆動信号Vcomを供給する。そして、検出電極ブロックRx1、Rx2、Rx3、Rx4ごとに、第1電極COMLは静電容量変化に応じたセンサ出力信号をAFE48に出力する。これにより、相互静電容量方式により周辺領域Gdのタッチ検出が行われる。つまり、本実施形態では、第2電極53A、53B、54A、54Bが駆動電極として機能し、検出電極ブロックRx1、Rx2、Rx3、Rx4の各第1電極COMLが検出電極として機能する。このような検出動作により、周辺領域Gdの被検出体の位置を良好に検出することができる。 As described above, the plurality of first electrode COMLs arranged adjacent to the second electrodes 53A, 53B, 54A, 54B are a plurality of detection electrode blocks Rx1, Rx2, Rx3 including a predetermined number of first electrode COMLs. , Rx4. Assuming that the predetermined number is the first number and the total number of the first electrode COMLs is the second number, the first number is smaller than the second number. The first electrode driver 14 supplies the drive signal Vcom to the second electrodes 53A, 53B, 54A, 54B simultaneously or in a time-division manner. Then, for each of the detection electrode blocks Rx1, Rx2, Rx3, and Rx4, the first electrode COML outputs a sensor output signal corresponding to the change in capacitance to the AFE48. As a result, touch detection of the peripheral region Gd is performed by the mutual capacitance method. That is, in the present embodiment, the second electrodes 53A, 53B, 54A, 54B function as drive electrodes, and the first electrode COMLs of the detection electrode blocks Rx1, Rx2, Rx3, and Rx4 function as detection electrodes. By such a detection operation, the position of the object to be detected in the peripheral region Gd can be satisfactorily detected.

図19から図21では、8個の第1電極COMLごとに時分割的にタッチ検出を行っているが、これに限定されない。例えば、AFE48のチャンネル数に余裕がある場合には、検出電極ブロックRx1、Rx2、Rx3、Rx4が8個以上の第1電極COMLを含んでいてもよく、或いは第2電極53A、53B、54A、54Bを同時に駆動してもよい。検出電極ブロックRx1、Rx2、Rx3、Rx4は、表示領域Adの最も外周側に位置する第1電極COMLにより構成されるが、これに限定されない。検出電極ブロックRx1、Rx2、Rx3、Rx4は、表示領域Adの内側に配置された第1電極COMLを含んでもよい。また、表示領域Adのタッチ検出では、上述した自己静電容量方式により、第1電極COMLのそれぞれの静電容量変化に基づいて被検出体を検出することができる。 In FIGS. 19 to 21, touch detection is performed in a time-division manner for each of the eight first electrodes COML, but the present invention is not limited to this. For example, when the number of channels of AFE48 is sufficient, the detection electrode blocks Rx1, Rx2, Rx3, and Rx4 may include eight or more first electrode COMLs, or the second electrodes 53A, 53B, 54A, 54B may be driven at the same time. The detection electrode blocks Rx1, Rx2, Rx3, and Rx4 are composed of the first electrode COML located on the outermost peripheral side of the display region Ad, but are not limited thereto. The detection electrode blocks Rx1, Rx2, Rx3, and Rx4 may include a first electrode COML arranged inside the display region Ad. Further, in the touch detection of the display area Ad, the detected object can be detected based on the respective capacitance change of the first electrode COML by the self-capacitance method described above.

(第3の実施形態)
図22は、第3の実施形態に係る第1基板の平面図である。本実施形態の表示装置1Cにおいて、周辺領域Gdに枠状の第2電極56が設けられている。第2電極56は、第1領域56a、第2領域56b、第3領域56c及び第4領域56dを有する。
(Third embodiment)
FIG. 22 is a plan view of the first substrate according to the third embodiment. In the display device 1C of the present embodiment, a frame-shaped second electrode 56 is provided in the peripheral region Gd. The second electrode 56 has a first region 56a, a second region 56b, a third region 56c, and a fourth region 56d.

第1領域56a及び第2領域56bは、第2方向Dyに長手を有する長尺状である。第3領域56c及び第4領域56dは、第1方向Dxに長手を有する長尺状である。第3領域56cは、第1領域56aの一端と第2領域56bの一端との間を接続する。第4領域56dは、第1領域56aの他端と第2領域56bの他端との間を接続する。このように、第2電極56は、周辺領域Gdの4辺に亘って連続して設けられ、1つの連続した枠状に形成される。第2電極56は表示領域Adを囲むように設けられる。第2電極56は、配線28Aを介してドライバIC19と接続される。 The first region 56a and the second region 56b have a long shape having a length in the second direction Dy. The third region 56c and the fourth region 56d have a long shape having a length in the first direction Dx. The third region 56c connects between one end of the first region 56a and one end of the second region 56b. The fourth region 56d connects between the other end of the first region 56a and the other end of the second region 56b. In this way, the second electrode 56 is continuously provided over the four sides of the peripheral region Gd and is formed in the shape of one continuous frame. The second electrode 56 is provided so as to surround the display area Ad. The second electrode 56 is connected to the driver IC 19 via the wiring 28A.

本実施形態においても、図12に示す例と同様に、周辺領域Gdでは、第2電極56は、絶縁層24の上、つまり、画素電極22と同層に設けられ、第1電極COMLとは異なる層に設けられる。また、第1領域56a、第2領域56b、第3領域56c及び第4領域56dは互いに同層に設けられ、画素電極22と同層に設けられる。 Also in this embodiment, as in the example shown in FIG. 12, in the peripheral region Gd, the second electrode 56 is provided on the insulating layer 24, that is, in the same layer as the pixel electrode 22, and is referred to as the first electrode COML. It is provided in different layers. Further, the first region 56a, the second region 56b, the third region 56c, and the fourth region 56d are provided in the same layer as each other, and are provided in the same layer as the pixel electrode 22.

本実施形態の第2電極56は、表示動作の信頼性を高めるために設けられたガードリングを、タッチ検出の駆動電極として兼用することができる。表示動作の際に、第1電極ドライバ14は、駆動信号Vcomdcと同じ電位を有する直流の電圧信号を第2電極56に供給する。これにより、第2電極56は、配線12a、12bを含む各種回路のノイズをシールドして、表示信頼性を高めることができる。 In the second electrode 56 of the present embodiment, a guard ring provided for enhancing the reliability of the display operation can also be used as a drive electrode for touch detection. During the display operation, the first electrode driver 14 supplies a DC voltage signal having the same potential as the drive signal Vcomdc to the second electrode 56. As a result, the second electrode 56 can shield the noise of various circuits including the wirings 12a and 12b to improve the display reliability.

また、本実施形態においても、第2の実施形態と同様に、相互静電容量方式により周辺領域Gdのタッチ検出が行われる。図23から図25は、第3の実施形態に係る表示装置のタッチ検出の動作例を説明するための説明図である。本実施形態の表示装置1Cは、第2電極56と第1電極COMLとの間の静電容量変化に基づいて、周辺領域Gdのタッチ検出を行う。具体的には、図23に示すように、第1電極ドライバ14は、第2電極56に、駆動信号Vcomを供給する。 Further, also in the present embodiment, as in the second embodiment, the touch detection of the peripheral region Gd is performed by the mutual capacitance method. 23 to 25 are explanatory views for explaining an operation example of touch detection of the display device according to the third embodiment. The display device 1C of the present embodiment performs touch detection of the peripheral region Gd based on the change in capacitance between the second electrode 56 and the first electrode COML. Specifically, as shown in FIG. 23, the first electrode driver 14 supplies the drive signal Vcom to the second electrode 56.

制御部11(図1参照)は、第1電極COMLのうち、第3領域56cと隣り合う複数の第1電極COMLを検出対象として選択する。ここで、第3領域56cと隣り合って第1方向Dxに配列された複数の第1電極COMLを検出電極ブロックRx1とする。すなわち、検出電極ブロックRx1の第1電極COMLは、第3領域56cと隣り合って、第3領域56cの長手方向に沿って配列される。また、制御部11(図1参照)は、第1電極COMLのうち、第4領域56dと隣り合う複数の第1電極COMLを検出対象として選択する。ここで、第4領域56dと隣り合って第1方向Dxに配列された複数の第1電極COMLを検出電極ブロックRx2とする。すなわち、検出電極ブロックRx2の第1電極COMLは、第4領域56dと隣り合って、第4領域56dの長手方向に沿って配列される。 The control unit 11 (see FIG. 1) selects a plurality of first electrode COMLs adjacent to the third region 56c among the first electrode COMLs as detection targets. Here, a plurality of first electrode COMLs arranged adjacent to the third region 56c in the first direction Dx are referred to as a detection electrode block Rx1. That is, the first electrode COML of the detection electrode block Rx1 is arranged adjacent to the third region 56c along the longitudinal direction of the third region 56c. Further, the control unit 11 (see FIG. 1) selects a plurality of first electrode COMLs adjacent to the fourth region 56d among the first electrode COMLs as detection targets. Here, a plurality of first electrode COMLs arranged adjacent to the fourth region 56d in the first direction Dx are referred to as a detection electrode block Rx2. That is, the first electrode COML of the detection electrode block Rx2 is arranged adjacent to the fourth region 56d along the longitudinal direction of the fourth region 56d.

第2電極56に駆動信号Vcomが供給された場合に、検出電極ブロックRx1の第1電極COMLは、第3領域56cとの間の静電容量変化に応じたセンサ出力信号をAFE48に出力する。同時に検出電極ブロックRx2の第1電極COMLは、第4領域56dとの間の静電容量変化に応じたセンサ出力信号をAFE48(図1参照)に出力する。このように、検出電極ブロックRx1、検出電極ブロックRx2の各第1電極COMLがそれぞれ検出電極として機能する。このため、第2電極56が枠状の場合であっても、周辺領域Gdの短辺に沿った領域の、被検出体の位置を検出することができる。以上のように、相互静電容量方式により、第3領域56cが設けられた周辺領域Gd及び第4領域56dが設けられた周辺領域Gdにおけるタッチ検出が行われる。 When the drive signal Vcom is supplied to the second electrode 56, the first electrode COML of the detection electrode block Rx1 outputs a sensor output signal to the AFE48 according to the change in capacitance between the second electrode 56 and the third region 56c. At the same time, the first electrode COML of the detection electrode block Rx2 outputs a sensor output signal corresponding to the change in capacitance between the detection electrode block Rx2 and the fourth region 56d to AFE48 (see FIG. 1). In this way, each of the first electrode COML of the detection electrode block Rx1 and the detection electrode block Rx2 functions as a detection electrode. Therefore, even when the second electrode 56 has a frame shape, the position of the object to be detected can be detected in the region along the short side of the peripheral region Gd. As described above, the mutual capacitance method performs touch detection in the peripheral region Gd provided with the third region 56c and the peripheral region Gd provided with the fourth region 56d.

この場合、AFE48のチャネル数に応じて検出電極ブロックRx1及び検出電極ブロックRx2に含まれる第1電極COMLの数が定められる。図23に示す例では、同じ検出期間において、同時に8個の第1電極COMLがAFE48に接続される。これに限定されず、7個以下又は9個以上の第1電極COMLがAFE48に接続されてもよい。 In this case, the number of the first electrode COML included in the detection electrode block Rx1 and the detection electrode block Rx2 is determined according to the number of channels of the AFE48. In the example shown in FIG. 23, eight first electrode COMLs are connected to the AFE48 at the same time in the same detection period. Not limited to this, 7 or less or 9 or more first electrode COMLs may be connected to the AFE48.

次に、図24に示すように、第1電極ドライバ14は、第2電極56に、駆動信号Vcomを供給する。制御部11(図1参照)は、第1電極COMLのうち、第1領域56aと隣り合う複数の第1電極COMLを検出対象として選択する。ここで、第1領域56aと隣り合って第2方向Dyに配列された複数の第1電極COMLを検出電極ブロックRx3とする。 Next, as shown in FIG. 24, the first electrode driver 14 supplies the drive signal Vcom to the second electrode 56. The control unit 11 (see FIG. 1) selects a plurality of first electrode COMLs adjacent to the first region 56a as detection targets among the first electrode COMLs. Here, a plurality of first electrode COMLs arranged adjacent to the first region 56a in the second direction Dy are referred to as a detection electrode block Rx3.

検出電極ブロックRx3は、第1領域56aとの間の静電容量変化に応じたセンサ出力信号をAFE48に出力する。これにより、第1領域56aが設けられた周辺領域Gdにおいて、タッチ検出が行われる。図24に示す例では、同じ検出期間において、同時に第2方向Dyに配列された8個の第1電極COMLがAFE48に接続される。 The detection electrode block Rx3 outputs a sensor output signal corresponding to the change in capacitance between the first region 56a and the first region 56a to the AFE48. As a result, touch detection is performed in the peripheral region Gd provided with the first region 56a. In the example shown in FIG. 24, eight first electrode COMLs simultaneously arranged in the second direction Dy are connected to the AFE48 in the same detection period.

次に、図25に示すように、第1電極ドライバ14は、第2電極56に、駆動信号Vcomを供給する。制御部11(図1参照)は、第1電極COMLのうち、第2領域56bと隣り合う複数の第1電極COMLを検出対象として選択する。ここで、第2領域56bと隣り合って第2方向Dyに配列された複数の第1電極COMLを検出電極ブロックRx4とする。 Next, as shown in FIG. 25, the first electrode driver 14 supplies the drive signal Vcom to the second electrode 56. The control unit 11 (see FIG. 1) selects a plurality of first electrode COMLs adjacent to the second region 56b among the first electrode COMLs as detection targets. Here, a plurality of first electrode COMLs arranged adjacent to the second region 56b in the second direction Dy are referred to as a detection electrode block Rx4.

検出電極ブロックRx4は、第2領域56bとの間の静電容量変化に応じたセンサ出力信号をAFE48に出力する。これにより、第2領域56bが設けられた周辺領域Gdにおいて、タッチ検出が行われる。図25に示す例でも、同じ検出期間において、同時に第2方向Dyに配列された8個の第1電極COMLがAFE48に接続される。 The detection electrode block Rx4 outputs a sensor output signal corresponding to the change in capacitance between the second region 56b and the second region 56b to the AFE48. As a result, touch detection is performed in the peripheral region Gd provided with the second region 56b. Also in the example shown in FIG. 25, eight first electrode COMLs arranged in the second direction Dy at the same time are connected to the AFE48 in the same detection period.

以上のように、第2電極56に隣り合って配列された複数の第1電極COMLは、所定の数の第1電極COMLを含む複数の検出電極ブロックRx1、Rx2、Rx3、Rx4を構成する。第1電極ドライバ14は、第2電極56に駆動信号Vcomを供給する。そして、検出電極ブロックRx1、Rx2、Rx3、Rx4ごとに、第1電極COMLは静電容量変化に応じたセンサ出力信号をAFE48に出力する。これにより、相互静電容量方式により周辺領域Gdのタッチ検出が行われる。つまり、本実施形態では、第2電極56が駆動電極として機能し、検出電極ブロックRx1、Rx2、Rx3、Rx4の各第1電極COMLが検出電極として機能する。このような検出動作により、周辺領域Gdの被検出体の位置を良好に検出することができる。 As described above, the plurality of first electrode COMLs arranged adjacent to the second electrode 56 constitute a plurality of detection electrode blocks Rx1, Rx2, Rx3, and Rx4 including a predetermined number of first electrode COMLs. The first electrode driver 14 supplies the drive signal Vcom to the second electrode 56. Then, for each of the detection electrode blocks Rx1, Rx2, Rx3, and Rx4, the first electrode COML outputs a sensor output signal corresponding to the change in capacitance to the AFE48. As a result, touch detection of the peripheral region Gd is performed by the mutual capacitance method. That is, in the present embodiment, the second electrode 56 functions as a drive electrode, and each first electrode COML of the detection electrode blocks Rx1, Rx2, Rx3, and Rx4 functions as a detection electrode. By such a detection operation, the position of the object to be detected in the peripheral region Gd can be satisfactorily detected.

本実施形態では、周辺領域Gdに1つの第2電極56が設けられている。このため、第1の実施形態及び第2の実施形態と比較して、第2電極56とドライバIC19とを接続する配線28Aの数を少なくすることができ、ドライバIC19の端子数を少なくすることができる。また、第2電極56を走査する回路を省略することができる。 In the present embodiment, one second electrode 56 is provided in the peripheral region Gd. Therefore, as compared with the first embodiment and the second embodiment, the number of wirings 28A connecting the second electrode 56 and the driver IC 19 can be reduced, and the number of terminals of the driver IC 19 can be reduced. Can be done. Further, the circuit for scanning the second electrode 56 can be omitted.

(第4の実施形態)
図26は、第4の実施形態に係る表示装置の概略断面構造を表す断面図である。図27は、第4の実施形態に係る第1基板の平面図である。図28は、第4の実施形態に係るカバー基板の平面図である。図26に示すように、本実施形態の表示装置1Dは、画素基板2及び対向基板3に加え、カバー基板51を有する。カバー基板51は、第1基板21の表面に垂直な方向において、第1基板21と離隔して設けられる。カバー基板51は、対向基板3に対して画素基板2の反対側に配置される。本実施形態では、カバー基板51を第3基板ともいう。
(Fourth Embodiment)
FIG. 26 is a cross-sectional view showing a schematic cross-sectional structure of the display device according to the fourth embodiment. FIG. 27 is a plan view of the first substrate according to the fourth embodiment. FIG. 28 is a plan view of the cover substrate according to the fourth embodiment. As shown in FIG. 26, the display device 1D of the present embodiment has a cover substrate 51 in addition to the pixel substrate 2 and the facing substrate 3. The cover substrate 51 is provided apart from the first substrate 21 in a direction perpendicular to the surface of the first substrate 21. The cover substrate 51 is arranged on the opposite side of the pixel substrate 2 with respect to the facing substrate 3. In this embodiment, the cover substrate 51 is also referred to as a third substrate.

カバー基板51は、画素基板2及び対向基板3を覆って保護するための保護部材である。カバー基板51は、ガラス基板であってもよく、樹脂材料等を用いたフィルム状の基材であってもよい。カバー基板51は、第1面51aと、第1面51aの反対側の第2面51bとを有する。カバー基板51の第1面51aは、画像が表示される表示面であり、被検出体が接触又は近接する検出面である。カバー基板51の第2面51bは、対向基板3と対向し、図示しない接着層を介して対向基板3と接着される。 The cover substrate 51 is a protective member for covering and protecting the pixel substrate 2 and the facing substrate 3. The cover substrate 51 may be a glass substrate or a film-like substrate using a resin material or the like. The cover substrate 51 has a first surface 51a and a second surface 51b on the opposite side of the first surface 51a. The first surface 51a of the cover substrate 51 is a display surface on which an image is displayed, and is a detection surface on which the object to be detected is in contact with or in close proximity to the display surface. The second surface 51b of the cover substrate 51 faces the facing substrate 3 and is adhered to the facing substrate 3 via an adhesive layer (not shown).

本実施形態では、カバー基板51は、平面視で表示パネル10よりも大きい外形形状を有している。カバー基板51の第2面51bに着色層52が設けられている。着色層52は、周辺領域Gdに設けられる。着色層52が設けられているため、ゲートドライバ12、ソースドライバ13等の各種回路や配線等が外部から視認されることを抑制できる。着色層52は、例えば、光の透過を抑制するように着色された樹脂材料や、金属材料が用いられた加飾層である。 In the present embodiment, the cover substrate 51 has an outer shape larger than that of the display panel 10 in a plan view. A colored layer 52 is provided on the second surface 51b of the cover substrate 51. The colored layer 52 is provided in the peripheral region Gd. Since the colored layer 52 is provided, it is possible to prevent various circuits and wirings such as the gate driver 12 and the source driver 13 from being visually recognized from the outside. The colored layer 52 is, for example, a decorative layer using a resin material or a metal material colored so as to suppress the transmission of light.

本実施形態では、第2電極53C、53Dは、カバー基板51の第2面51bにおいて、着色層52と重なる位置に設けられている。つまり、第2電極53C、53Dは、画素電極22と異なる層に設けられる。第2電極53C、53Dは、周辺領域Gdのタッチ検出における駆動電極として機能する。 In the present embodiment, the second electrodes 53C and 53D are provided at positions overlapping with the colored layer 52 on the second surface 51b of the cover substrate 51. That is, the second electrodes 53C and 53D are provided on a layer different from that of the pixel electrode 22. The second electrodes 53C and 53D function as drive electrodes in touch detection of the peripheral region Gd.

第2電極53C、53Dは、ITO等の透光性を有する導電性材料に限定されない。第2電極53C、53Dは、例えば、アルミニウム(Al)、銅(Cu)、銀(Ag)、モリブデン(Mo)、クロム(Cr)及びタングステン(W)から選ばれた1種以上の金属層で形成されてもよい。第2電極53C、53Dは、これらの金属材料から選ばれた1種以上を含む合金で形成されてもよく、或いは、これらの材料で形成された導電層が複数積層された積層体としてもよい。 The second electrodes 53C and 53D are not limited to a conductive material having translucency such as ITO. The second electrodes 53C and 53D are, for example, one or more metal layers selected from aluminum (Al), copper (Cu), silver (Ag), molybdenum (Mo), chromium (Cr) and tungsten (W). It may be formed. The second electrodes 53C and 53D may be formed of an alloy containing one or more selected from these metal materials, or may be a laminate in which a plurality of conductive layers formed of these materials are laminated. ..

図27に示すように、第1基板21の周辺領域Gdには、第2電極53C、53Dは設けられていない。第1基板21の表示領域Adには、複数の第1電極COMLが行列状に配置されている。第1電極COMLの構成は、第2の実施形態及び第3の実施形態と同様である。すなわち、本実施形態においても、自己静電容量方式により表示領域Adのタッチ検出が行われる。なお、第1基板21の周辺領域Gdに、第3の実施形態で説明したガードリングが設けられていてもよい。 As shown in FIG. 27, the second electrodes 53C and 53D are not provided in the peripheral region Gd of the first substrate 21. A plurality of first electrode COMLs are arranged in a matrix in the display area Ad of the first substrate 21. The configuration of the first electrode COML is the same as that of the second embodiment and the third embodiment. That is, also in this embodiment, the touch detection of the display area Ad is performed by the self-capacitance method. The guard ring described in the third embodiment may be provided in the peripheral region Gd of the first substrate 21.

図28は、カバー基板51を第1面51aから見たときの平面図を示す。カバー基板51の周辺領域Gdに、第2電極53C、53D及び第2電極54Cが設けられる。また、カバー基板51の周辺領域Gdにフレキシブル基板73が設けられる。フレキシブル基板73は、図27に示すフレキシブル基板72と重なる位置に設けられる。或いは、フレキシブル基板72が設けられた辺と同じ辺に設けられることが好ましい。 FIG. 28 shows a plan view of the cover substrate 51 when viewed from the first surface 51a. The second electrodes 53C and 53D and the second electrode 54C are provided in the peripheral region Gd of the cover substrate 51. Further, the flexible substrate 73 is provided in the peripheral region Gd of the cover substrate 51. The flexible substrate 73 is provided at a position overlapping the flexible substrate 72 shown in FIG. 27. Alternatively, it is preferable that the flexible substrate 72 is provided on the same side as the side on which the flexible substrate 72 is provided.

第2電極53C、53Dは、第2方向Dyに沿って長手を有する長尺状である。第2電極54Cは、第1方向Dxに沿って長手を有する長尺状である。第2電極53Cは、カバー基板51の周辺領域Gdのうち長辺の一方に設けられ、第2電極53Dは、長辺の他方に設けられる。また、第2電極54Cは、カバー基板51の周辺領域Gdのうち、フレキシブル基板73が接続される短辺に設けられる。第2電極53C、53D及び第2電極54Cは、平面視で第1電極COMLと重ならない位置に設けられる。 The second electrodes 53C and 53D have a long shape having a length along the second direction Dy. The second electrode 54C has a long shape having a length along the first direction Dx. The second electrode 53C is provided on one of the long sides of the peripheral region Gd of the cover substrate 51, and the second electrode 53D is provided on the other side of the long side. Further, the second electrode 54C is provided on the short side of the peripheral region Gd of the cover substrate 51 to which the flexible substrate 73 is connected. The second electrodes 53C and 53D and the second electrode 54C are provided at positions that do not overlap with the first electrode COML in a plan view.

第2電極53C、53Dは、それぞれ、配線L1を介してフレキシブル基板73に電気的に接続される。第2電極54Cは、配線L2を介してフレキシブル基板73に電気的に接続される。配線L1及び配線L2は、フレキシブル基板73に設けられた配線L3を介して端子部73Aと接続される。フレキシブル基板73の端子部73Aは、図27に示すフレキシブル基板72の端子部72Aと接続される。端子部72Aは、フレキシブル基板72に設けられた配線L4を介してドライバIC19と接続される。このような構成により、カバー基板51に設けられた第2電極53C、53D及び第2電極54Cは、ドライバIC19と電気的に接続される。 The second electrodes 53C and 53D are electrically connected to the flexible substrate 73 via the wiring L1, respectively. The second electrode 54C is electrically connected to the flexible substrate 73 via the wiring L2. The wiring L1 and the wiring L2 are connected to the terminal portion 73A via the wiring L3 provided on the flexible substrate 73. The terminal portion 73A of the flexible substrate 73 is connected to the terminal portion 72A of the flexible substrate 72 shown in FIG. 27. The terminal portion 72A is connected to the driver IC 19 via the wiring L4 provided on the flexible substrate 72. With such a configuration, the second electrodes 53C and 53D and the second electrode 54C provided on the cover substrate 51 are electrically connected to the driver IC 19.

本実施形態においても、第2電極53C、53D及び第2電極54Cは、平面視で隣り合う第1電極COMLとの間に静電容量を形成する。本実施形態の表示装置1Dにおいて、第2の実施形態及び第3の実施形態と同様に、相互静電容量方式により周辺領域Gdのタッチ検出を行うことができる。 Also in this embodiment, the second electrodes 53C and 53D and the second electrode 54C form a capacitance between the second electrodes 53C and 53D and the adjacent first electrodes COML in a plan view. In the display device 1D of the present embodiment, as in the second embodiment and the third embodiment, touch detection of the peripheral region Gd can be performed by the mutual capacitance method.

具体的には、周辺領域Gdのタッチ検出において、第1電極ドライバ14は、図19から図21に示す例と同様に、第2電極53C、53D及び第2電極54Cに同時に又は時分割的に駆動信号Vcomを供給する。制御部11(図1参照)は、複数の第1電極COMLのうち、検出電極ブロックRx2、Rx3、Rx4(図19から図21参照)を同時に又は時分割的に選択する。なお、本実施形態では、表示領域Adに対して第2電極54Cの反対側の周辺領域Gdに、第2電極が設けられていない。このため、図19に示す検出電極ブロックRx1は、検出電極として選択されない。 Specifically, in the touch detection of the peripheral region Gd, the first electrode driver 14 simultaneously or time-divisions the second electrodes 53C and 53D and the second electrode 54C, as in the examples shown in FIGS. 19 to 21. The drive signal Vcom is supplied. The control unit 11 (see FIG. 1) selects the detection electrode blocks Rx2, Rx3, and Rx4 (see FIGS. 19 to 21) simultaneously or in a time-division manner from the plurality of first electrode COMLs. In this embodiment, the second electrode is not provided in the peripheral region Gd on the opposite side of the second electrode 54C with respect to the display region Ad. Therefore, the detection electrode block Rx1 shown in FIG. 19 is not selected as the detection electrode.

検出電極ブロックRx2、Rx3、Rx4は、第2電極53C、53D及び第2電極54Cに第2電極56との間の静電容量変化に応じたセンサ出力信号をAFE48に出力する。これにより、周辺領域Gdのタッチ検出を行うことができる。検出電極ブロックRx2、Rx3、Rx4の第1電極COMLがそれぞれ検出電極として機能する。このため、周辺領域Gdの被検出体の位置を良好に検出することができる。 The detection electrode blocks Rx2, Rx3, and Rx4 output a sensor output signal to the second electrode 53C, 53D and the second electrode 54C according to the change in capacitance between the second electrode 56 and the second electrode 56 to the AFE48. As a result, touch detection of the peripheral region Gd can be performed. The first electrode COML of the detection electrode blocks Rx2, Rx3, and Rx4 functions as detection electrodes, respectively. Therefore, the position of the object to be detected in the peripheral region Gd can be satisfactorily detected.

本実施形態では、第2電極53C、53D及び第2電極54Cがカバー基板51に設けられている。このため、第1基板21の狭額縁化に有利である。また、第2の実施形態及び第3の実施形態に比べ、第1基板21の周辺領域Gdに設けられた各種配線や回路等の制約が少ないため、第2電極53C、53D及び第2電極54Cの面積を大きくすることが可能である。したがって、周辺領域Gdのタッチ検出の検出感度を向上させることができる。 In the present embodiment, the second electrodes 53C and 53D and the second electrode 54C are provided on the cover substrate 51. Therefore, it is advantageous for narrowing the frame of the first substrate 21. Further, as compared with the second embodiment and the third embodiment, there are few restrictions on various wirings and circuits provided in the peripheral area Gd of the first substrate 21, so that the second electrodes 53C, 53D and the second electrodes 54C are used. It is possible to increase the area of. Therefore, the detection sensitivity of the touch detection of the peripheral region Gd can be improved.

(第5の実施形態)
図29は、第5の実施形態に係る第1基板の平面図である。図30は、第5の実施形態に係るカバー基板の平面図である。図29に示すように、第1基板21の周辺領域Gdには、第2電極が設けられていない。第1基板21の表示領域Adには、複数の第1電極COMLが行列状に配置されている。本実施形態においても、自己静電容量方式により表示領域Adのタッチ検出が行われる。なお、第1基板21の周辺領域Gdに、第3の実施形態で説明したガードリングが設けられていてもよい。
(Fifth Embodiment)
FIG. 29 is a plan view of the first substrate according to the fifth embodiment. FIG. 30 is a plan view of the cover substrate according to the fifth embodiment. As shown in FIG. 29, the peripheral region Gd of the first substrate 21 is not provided with the second electrode. A plurality of first electrode COMLs are arranged in a matrix in the display area Ad of the first substrate 21. Also in this embodiment, the touch detection of the display area Ad is performed by the self-capacitance method. The guard ring described in the third embodiment may be provided in the peripheral region Gd of the first substrate 21.

本実施形態の表示装置1Eにおいて、第2電極56Aは、カバー基板51の周辺領域Gdに設けられる。第2電極56Aは、図22に示した第3の実施形態と同様に枠状に形成される。すなわち、第2電極56Aは、第1領域56Aa、第2領域56Ab、第3領域56Ac及び第4領域56Adを有する。 In the display device 1E of the present embodiment, the second electrode 56A is provided in the peripheral region Gd of the cover substrate 51. The second electrode 56A is formed in a frame shape in the same manner as in the third embodiment shown in FIG. That is, the second electrode 56A has a first region 56Aa, a second region 56Ab, a third region 56Ac, and a fourth region 56Ad.

第1領域56Aa及び第2領域56Abは、第2方向Dyに長手を有する長尺状である。第3領域56Ac及び第4領域56Adは、第1方向Dxに長手を有する長尺状である。第3領域56Acは、第1領域56Aaの一端と第2領域56Abの一端とを接続する。第4領域56Adは、第1領域56Aaの他端と第2領域56Abの他端とを接続する。このように、第2電極56Aは1つの連続した枠状に形成される。第2電極56Aは表示領域Adを囲むように設けられる。 The first region 56Aa and the second region 56Ab have a long shape having a length in the second direction Dy. The third region 56Ac and the fourth region 56Ad have a long shape having a length in the first direction Dx. The third region 56Ac connects one end of the first region 56Aa and one end of the second region 56Ab. The fourth region 56Ad connects the other end of the first region 56Aa and the other end of the second region 56Ab. In this way, the second electrode 56A is formed in the shape of one continuous frame. The second electrode 56A is provided so as to surround the display area Ad.

第2電極56Aは、第4領域56Adに接続された配線L5を介してフレキシブル基板73に電気的に接続される。配線L5は、フレキシブル基板73に設けられた配線L6を介して端子部73Aと接続される。フレキシブル基板73の端子部73Aは、図29に示すフレキシブル基板72の端子部72Aと接続される。端子部72Aは、フレキシブル基板72に設けられた配線L7を介してドライバIC19と接続される。このような構成により、カバー基板51に設けられた第2電極56Aは、ドライバIC19と電気的に接続される。 The second electrode 56A is electrically connected to the flexible substrate 73 via the wiring L5 connected to the fourth region 56Ad. The wiring L5 is connected to the terminal portion 73A via the wiring L6 provided on the flexible substrate 73. The terminal portion 73A of the flexible substrate 73 is connected to the terminal portion 72A of the flexible substrate 72 shown in FIG. 29. The terminal portion 72A is connected to the driver IC 19 via the wiring L7 provided on the flexible substrate 72. With such a configuration, the second electrode 56A provided on the cover substrate 51 is electrically connected to the driver IC 19.

本実施形態においても、第2電極56Aは、平面視で隣り合う第1電極COMLとの間に静電容量を形成する。本実施形態の表示装置1Eにおいても、相互静電容量方式により周辺領域Gdのタッチ検出を行うことができる。 Also in this embodiment, the second electrode 56A forms a capacitance with the first electrode COML adjacent to each other in a plan view. Also in the display device 1E of the present embodiment, touch detection of the peripheral region Gd can be performed by the mutual capacitance method.

具体的には、周辺領域Gdのタッチ検出において、第1電極ドライバ14は、第2電極56Aに駆動信号Vcomを供給する。図19から図21に示す例と同様に、制御部11(図1参照)は検出電極ブロックRx1、Rx2、Rx3、Rx4を同時に又は時分割的に選択する。検出電極ブロックRx1、Rx2、Rx3、Rx4は、第2電極56Aとの間の静電容量変化に応じたセンサ出力信号をAFE48に出力する。これにより、周辺領域Gdのタッチ検出を行うことができる。 Specifically, in the touch detection of the peripheral region Gd, the first electrode driver 14 supplies the drive signal Vcom to the second electrode 56A. Similar to the example shown in FIGS. 19 to 21, the control unit 11 (see FIG. 1) selects the detection electrode blocks Rx1, Rx2, Rx3, and Rx4 simultaneously or in a time-division manner. The detection electrode blocks Rx1, Rx2, Rx3, and Rx4 output a sensor output signal to the AFE48 according to the change in capacitance between the detection electrode blocks Rx1, Rx2, Rx3, and Rx4. As a result, touch detection of the peripheral region Gd can be performed.

本実施形態では、カバー基板51の周辺領域Gdに1つの第2電極56Aが設けられている。このため、第4の実施形態に比べて、第2電極56Aとフレキシブル基板73とを接続する配線L5の数を少なくすることができる。また、フレキシブル基板73及びフレキシブル基板72に設けられる配線L6、L7の数を少なくすることができる。したがって、フレキシブル基板73及びフレキシブル基板72の構成を簡略化できる。 In the present embodiment, one second electrode 56A is provided in the peripheral region Gd of the cover substrate 51. Therefore, the number of wirings L5 connecting the second electrode 56A and the flexible substrate 73 can be reduced as compared with the fourth embodiment. Further, the number of wirings L6 and L7 provided on the flexible substrate 73 and the flexible substrate 72 can be reduced. Therefore, the configurations of the flexible substrate 73 and the flexible substrate 72 can be simplified.

(第6の実施形態)
図31は、第6の実施形態に係る表示装置の、第1電極とアナログフロントエンド回路との接続構成を示す模式図である。図32は、図31のB1-B2線に沿う断面図である。図31では、周辺領域Gdの第2電極を省略して示すが、上述した第1の実施形態から第3の実施形態と同様に、第1基板21に第2電極を設ける構成を採用することができる。或いは、第4の実施形態及び第5の実施形態と同様に、カバー基板51に第2電極を設ける構成を採用することができる。
(Sixth Embodiment)
FIG. 31 is a schematic diagram showing a connection configuration between the first electrode and the analog front-end circuit of the display device according to the sixth embodiment. FIG. 32 is a cross-sectional view taken along the line B1-B2 of FIG. Although the second electrode of the peripheral region Gd is omitted in FIG. 31, a configuration in which the second electrode is provided on the first substrate 21 is adopted as in the first to third embodiments described above. Can be done. Alternatively, as in the fourth embodiment and the fifth embodiment, a configuration in which the second electrode is provided on the cover substrate 51 can be adopted.

図31に示すように、本実施形態の表示装置1Fにおいて、第1基板21にCOF75が接続される。フレキシブル基板72は、COF75に対して第1基板21の反対側に接続される。COF75は、フィルム状の基材74と、ドライバIC19とを含む。ドライバIC19は、基材74に実装されている。また、フレキシブル基板72には、タッチIC18が実装されている。タッチIC18は、AFE48を含む。 As shown in FIG. 31, in the display device 1F of the present embodiment, the COF75 is connected to the first substrate 21. The flexible substrate 72 is connected to the opposite side of the first substrate 21 with respect to the COF 75. The COF 75 includes a film-like base material 74 and a driver IC 19. The driver IC 19 is mounted on the base material 74. Further, the touch IC 18 is mounted on the flexible substrate 72. The touch IC 18 includes AFE48.

本実施形態の表示装置1Fにおいて、配線L11はドライバIC19と重なる位置に設けられる。配線L11はドライバIC19の下を通って接続回路17とAFE48とを接続する。 In the display device 1F of the present embodiment, the wiring L11 is provided at a position overlapping with the driver IC 19. The wiring L11 passes under the driver IC 19 to connect the connection circuit 17 and the AFE 48.

図32に示すように、ドライバIC19は、接続部材81を介して基材74に実装される。基材74には、配線L11と、配線74Bと、パッド74A、パッド74Cとが設けられる。パッド74Aは、配線74Bの上に設けられ、配線74Bと電気的に接続される。配線74Bは、第1電極COMLに電気的に接続される。パッド74Cは、配線L11の上に設けられ、配線L11と電気的に接続される。 As shown in FIG. 32, the driver IC 19 is mounted on the base material 74 via the connecting member 81. The base material 74 is provided with wiring L11, wiring 74B, pads 74A, and pads 74C. The pad 74A is provided on the wiring 74B and is electrically connected to the wiring 74B. The wiring 74B is electrically connected to the first electrode COML. The pad 74C is provided on the wiring L11 and is electrically connected to the wiring L11.

接続部材81は、基材74のパッド74Aと、ドライバIC19のパッド19Aとの間に設けられる。これにより、ドライバIC19は基材74と電気的に接続される。配線L11は、接続部材81を介してドライバIC19のダミーパッド19Bの下に設けられる。このようにして、配線L11はドライバIC19と重なって設けられる。このような構成により、配線L11はドライバIC19の下を通って接続回路17からAFE48に接続される。 The connecting member 81 is provided between the pad 74A of the base material 74 and the pad 19A of the driver IC 19. As a result, the driver IC 19 is electrically connected to the base material 74. The wiring L11 is provided under the dummy pad 19B of the driver IC 19 via the connecting member 81. In this way, the wiring L11 is provided so as to overlap with the driver IC 19. With such a configuration, the wiring L11 passes under the driver IC 19 and is connected to the AFE 48 from the connection circuit 17.

図33は、第6の実施形態の変形例に係る表示装置の断面図である。本変形例では、ドライバIC19にダミーパッド19Bが設けられていない。配線L11は、隣り合うパッド19Aとパッド19Aとの間に設けられる。このような構成であっても、配線L11はドライバIC19の下を通って接続回路17からAFE48に接続される。なお、図32及び図33では、配線L11はドライバIC19と電気的に接続されない構成を説明したが、これに限定されない。配線L11がドライバIC19に接続され、ドライバIC19の回路又は配線を介してタッチIC18に電気的に接続される構成を採用することもできる。 FIG. 33 is a cross-sectional view of the display device according to the modified example of the sixth embodiment. In this modification, the driver IC 19 is not provided with the dummy pad 19B. The wiring L11 is provided between the adjacent pads 19A and the pads 19A. Even with such a configuration, the wiring L11 passes under the driver IC 19 and is connected to the AFE 48 from the connection circuit 17. In addition, although FIG. 32 and FIG. 33 have described the configuration in which the wiring L11 is not electrically connected to the driver IC 19, the wiring L11 is not limited to this. It is also possible to adopt a configuration in which the wiring L11 is connected to the driver IC 19 and is electrically connected to the touch IC 18 via the circuit or wiring of the driver IC 19.

(第7の実施形態)
第1の実施形態から第6の実施形態では、第1基板21が平面視で矩形状である例を示したがこれに限定されない。図34は、第7の実施形態に係る第1基板の平面図である。本実施形態の表示装置1Gにおいて、第1基板21Aは、平面視で異形状を有している。第1基板21Aの角部102は、曲線状になっている。角部102は、第1基板21Aの辺のうち第1方向Dxに延びる一辺の延長線と、第2方向Dyに延びる一辺の延長線とが交差する部分である。角部102の形状に応じて、表示領域Adの角部に配置された第1電極COMLa、COMLb、COMLc、COMLdは、曲線を含む外径形状となる。
(7th Embodiment)
In the first to sixth embodiments, an example in which the first substrate 21 has a rectangular shape in a plan view is shown, but the present invention is not limited thereto. FIG. 34 is a plan view of the first substrate according to the seventh embodiment. In the display device 1G of the present embodiment, the first substrate 21A has an irregular shape in a plan view. The corner portion 102 of the first substrate 21A has a curved shape. The corner portion 102 is a portion of the side of the first substrate 21A where the extension line of one side extending in the first direction Dx and the extension line of one side extending in the second direction Dy intersect. Depending on the shape of the corner portion 102, the first electrodes COMLa, COMLb, COMLc, and COMLd arranged at the corner portion of the display region Ad have an outer diameter shape including a curve.

また、第1基板21Aの辺のうち、表示領域Adに対してドライバIC19と反対側の辺に凹部101が形成されている。凹部101は、第1基板21Aの外周から、表示領域Adに向かって湾曲する。凹部101が設けられた部分の第1電極COMLe、COMLfは、凹部101の形状に応じた異形状となっている。具体的には、第1電極COMLfは、他の第1電極COMLよりも幅が小さい矩形状である。また、第1電極COMLeは内側に向かって湾曲する曲線を含む外径形状を有する。 Further, among the sides of the first substrate 21A, a recess 101 is formed on the side opposite to the driver IC 19 with respect to the display area Ad. The recess 101 curves from the outer periphery of the first substrate 21A toward the display area Ad. The first electrodes COMLe and COMLf of the portion where the recess 101 is provided have a different shape according to the shape of the recess 101. Specifically, the first electrode COMLf has a rectangular shape having a width smaller than that of the other first electrode COMLs. Further, the first electrode COMLe has an outer diameter shape including a curved line that curves inward.

2つの第1電極COMLfと、第1電極COMLfとは、凹部101を挟んで第1方向Dxに配列される。また、2つの第1電極COMLeと、第1電極COMLeとは、凹部101の端部を挟んで第1方向Dxに配列される。このような、異形状の第1基板21Aにおいて、配線27と第1電極COMLとの接続を確保することが困難となる場合が生じる。 The two first electrode COMLf and the first electrode COMLf are arranged in the first direction Dx with the recess 101 interposed therebetween. Further, the two first electrode COMLe and the first electrode COMLe are arranged in the first direction Dx with the end of the recess 101 interposed therebetween. In such a first substrate 21A having an irregular shape, it may be difficult to secure the connection between the wiring 27 and the first electrode COML.

図34に示すように、第2方向Dyに配列された第1電極COMLごとに、配線ブロック127A、127B、127C、127D、127E、127Fが設けられる。配線ブロック127A、127B、127C、127D、127E、127Fは、それぞれ、配線27a、27b、27c、27d、27e、27f、27g、27hを含む。配線27a、27b、27c、27d、27e、27f、27g、27hは、第2方向Dyに配列された第1電極COMLにそれぞれ接続される。配線27a、27b、27c、27d、27e、27f、27g、27hは、この順で第1方向Dxに配列される。 As shown in FIG. 34, wiring blocks 127A, 127B, 127C, 127D, 127E, 127F are provided for each first electrode COML arranged in the second direction Dy. The wiring blocks 127A, 127B, 127C, 127D, 127E, 127F include wirings 27a, 27b, 27c, 27d, 27e, 27f, 27g, and 27h, respectively. The wirings 27a, 27b, 27c, 27d, 27e, 27f, 27g, 27h are connected to the first electrode COML arranged in the second direction Dy, respectively. The wirings 27a, 27b, 27c, 27d, 27e, 27f, 27g, 27h are arranged in this order in the first direction Dx.

なお、以下の説明において、配線27a、27b、27c、27d、27e、27f、27g、27hを区別して説明する必要がない場合には、配線27と表す。 In the following description, when it is not necessary to distinguish the wirings 27a, 27b, 27c, 27d, 27e, 27f, 27g, and 27h, they are referred to as wiring 27.

配線ブロック127Aと配線ブロック127Fとは、他の配線ブロック127B、127C、127D、127Eよりも第1方向Dxの外側に配置される。配線ブロック127Aでは、配線27hは、第1方向Dxにおいて、角部102から最も離れた位置、つまり、第1基板21Aの外周から最も離れた位置に設けられる。配線27hは、ドライバIC19から最も離れた第1電極COMLaに接続される。配線27hは、配線27gよりも表示領域Adの中央側に配置される。 The wiring block 127A and the wiring block 127F are arranged outside the first direction Dx with respect to the other wiring blocks 127B, 127C, 127D, and 127E. In the wiring block 127A, the wiring 27h is provided at a position farthest from the corner portion 102 in the first direction Dx, that is, at a position farthest from the outer periphery of the first substrate 21A. The wiring 27h is connected to the first electrode COMLa farthest from the driver IC 19. The wiring 27h is arranged on the center side of the display area Ad with respect to the wiring 27g.

第1方向Dxにおいて、配線27aは、角部102に最も近い位置、つまり、第1基板21Aの外周に最も近い位置に設けられる。配線27aは、第2方向Dyに配列された第1電極COMLのうち、両端の第1電極COMLa、COMLcには接続されない。配線27aは、第2方向Dyの中央部の第1電極COMLに接続される。 In the first direction Dx, the wiring 27a is provided at a position closest to the corner portion 102, that is, a position closest to the outer periphery of the first substrate 21A. The wiring 27a is not connected to the first electrodes COMLa and COMLc at both ends of the first electrode COML arranged in the second direction Dy. The wiring 27a is connected to the first electrode COML at the center of the second direction Dy.

配線27bは、第2方向Dyに配列された第1電極COMLのうち、配線27aが接続された第1電極COMLに対して、ドライバIC19に近い側に隣り合う第1電極COMLに接続される。配線27cは、第2方向Dyに配列された第1電極COMLのうち、配線27bが接続された第1電極COMLに対して、ドライバIC19に近い側に隣り合う第1電極COMLに接続される。配線27dは、第2方向Dyに配列された第1電極COMLのうち、配線27cが接続された第1電極COMLに対して、ドライバIC19に近い側に隣り合う第1電極COMLcに接続される。つまり、第1方向Dxにおいて、第1基板21Aの外周から最も離れた配線27hと、第1基板21Aの外周に最も近い配線27aとの間に設けられた配線27dが、ドライバIC19に最も近い第1電極COMLcに接続される。 The wiring 27b is connected to the first electrode COML adjacent to the driver IC 19 with respect to the first electrode COML to which the wiring 27a is connected among the first electrode COMLs arranged in the second direction Dy. The wiring 27c is connected to the first electrode COML adjacent to the driver IC 19 with respect to the first electrode COML to which the wiring 27b is connected among the first electrode COMLs arranged in the second direction Dy. The wiring 27d is connected to the first electrode COML adjacent to the driver IC 19 on the side closer to the driver IC 19 with respect to the first electrode COML to which the wiring 27c is connected among the first electrode COML arranged in the second direction Dy. That is, in the first direction Dx, the wiring 27d provided between the wiring 27h farthest from the outer circumference of the first substrate 21A and the wiring 27a closest to the outer circumference of the first substrate 21A is the closest to the driver IC 19. It is connected to one electrode COMLc.

配線27eは、第2方向Dyに配列された第1電極COMLのうち、配線27aが接続された第1電極COMLに対して、ドライバIC19から離れる方向に隣り合う第1電極COMLに接続される。配線27f、配線27g、配線27hの順に、ドライバIC19から離れた位置の第1電極COMLに接続される。 The wiring 27e is connected to the first electrode COML of the first electrode COML arranged in the second direction Dy, which is adjacent to the first electrode COML to which the wiring 27a is connected in the direction away from the driver IC 19. The wiring 27f, the wiring 27g, and the wiring 27h are connected to the first electrode COML at a position away from the driver IC 19 in this order.

つまり、図30では、配線ブロック127Aにおいて、配線27a、27b、27c、27d、27e、27f、27g、27hは、第1基板21Aの外周から最も離れた配線27hと、第1基板21Aの外周に最も近い配線27aとの間に設けられた配線27dが、ドライバIC19に最も近い第1電極COMLcに接続される。配線27dから第1基板21Aの外周に近づくにつれ、すなわち、配線27d、27c、27b、27aの順に、ドライバIC19から離れる位置の第1電極COMLに接続される。また、配線27dから第1基板21Aの外周から遠くなるにつれ、すなわち、配線27d、27e、27f、27g、27hの順に、ドライバIC19から離れる位置の第1電極COMLに接続される。 That is, in FIG. 30, in the wiring block 127A, the wirings 27a, 27b, 27c, 27d, 27e, 27f, 27g, 27h are located on the wiring 27h farthest from the outer periphery of the first substrate 21A and on the outer periphery of the first substrate 21A. The wiring 27d provided between the wiring 27a and the nearest wiring 27a is connected to the first electrode COMLc closest to the driver IC 19. As the wiring 27d approaches the outer periphery of the first substrate 21A, that is, the wirings 27d, 27c, 27b, and 27a are connected to the first electrode COML at a position away from the driver IC 19 in this order. Further, as the distance from the outer circumference of the first substrate 21A increases from the wiring 27d, that is, the wirings 27d, 27e, 27f, 27g, and 27h are connected to the first electrode COML at a position away from the driver IC 19 in this order.

配線ブロック127Fの配線27a、27b、27c、27d、27e、27f、27g、27hは、凹部101の第1方向Dxの中心を通り、第2方向Dyに沿った対称線AXに対して、配線ブロック127Aと線対称となる。配線ブロック127Fでは、配線27aが、ドライバIC19から最も離れた位置の第1電極COMLbに接続される。また、配線27hは、第1電極COMLb、COMLdに接続されず、第2方向Dyの中央部の第1電極COMLに接続される。配線27aと配線27hとの間の配線27eが第1電極COMLdに接続される。このような構成により、表示領域Adの角部に配置された第1電極COMLa、COMLb、COMLc、COMLdにおいても、配線27との接続を確保することができる。 The wirings 27a, 27b, 27c, 27d, 27e, 27f, 27g, 27h of the wiring block 127F pass through the center of the first direction Dx of the recess 101 and with respect to the symmetric line AX along the second direction Dy. It is line symmetric with 127A. In the wiring block 127F, the wiring 27a is connected to the first electrode COMLb located at the position farthest from the driver IC 19. Further, the wiring 27h is not connected to the first electrodes COMLb and COMLd, but is connected to the first electrode COML at the center of the second direction Dy. The wiring 27e between the wiring 27a and the wiring 27h is connected to the first electrode COMLd. With such a configuration, it is possible to secure the connection with the wiring 27 also in the first electrodes COMLa, COMLb, COMLc, and COMLd arranged at the corners of the display area Ad.

配線ブロック127Bは、配線ブロック127Aと線対称となるように各第1電極COMLに接続される。配線ブロック127Eは、配線ブロック127Fと線対称となるように各第1電極COMLに接続される。 The wiring block 127B is connected to each first electrode COML so as to be line-symmetrical with the wiring block 127A. The wiring block 127E is connected to each first electrode COML so as to be line-symmetrical with the wiring block 127F.

配線ブロック127Cは、配線ブロック127Bと同じパターンで各第1電極COMLに接続される。凹部101の近傍に配置された配線ブロック127Cと配線ブロック127Dとは、凹部101の第1方向Dxの中心を通り、第2方向Dyに沿った対称線AXに対して、線対称に配置される。具体的には、配線ブロック127Cの配線27aと、配線ブロック127Dの配線27hは、凹部101を挟んで配置され、ドライバIC19から最も離れた位置の第1電極COMLf、COMLfにそれぞれ接続される。配線ブロック127Cの配線27bと、配線ブロック127Dの配線27gは、凹部101の端部の近傍に配置され、第1電極COMLe、COMLeにそれぞれ接続される。 The wiring block 127C is connected to each first electrode COML in the same pattern as the wiring block 127B. The wiring block 127C and the wiring block 127D arranged in the vicinity of the recess 101 pass through the center of the first direction Dx of the recess 101 and are arranged line-symmetrically with respect to the symmetry line AX along the second direction Dy. .. Specifically, the wiring 27a of the wiring block 127C and the wiring 27h of the wiring block 127D are arranged with the recess 101 interposed therebetween, and are connected to the first electrodes COMLf and COMLf at the positions farthest from the driver IC 19, respectively. The wiring 27b of the wiring block 127C and the wiring 27g of the wiring block 127D are arranged near the end of the recess 101 and are connected to the first electrodes COMLe and COMLe, respectively.

配線ブロック127Cの配線27cと、配線ブロック127Dの配線27fは、第1電極COMLe、COMLeに対し、それぞれドライバIC19に近い側に隣り合う第1電極COML、COMLに接続される。配線ブロック127Cの配線27dと、配線ブロック127Dの配線27eは、配線ブロック127Cの配線27cと、配線ブロック127Dの配線27fとが接続された第1電極COMLに対し、ドライバIC19に近い側に隣り合う第1電極COML、COMLに接続される。 The wiring 27c of the wiring block 127C and the wiring 27f of the wiring block 127D are connected to the first electrodes COML and COML adjacent to the first electrodes COMLe and COMLe on the side closer to the driver IC 19, respectively. The wiring 27d of the wiring block 127C and the wiring 27e of the wiring block 127D are adjacent to the side close to the driver IC 19 with respect to the first electrode COML to which the wiring 27c of the wiring block 127C and the wiring 27f of the wiring block 127D are connected. It is connected to the first electrodes COML and COML.

配線ブロック127Cの配線27eと、配線ブロック127Dの配線27dは、ドライバIC19に最も近い位置に配置された第1電極COML、COMLに接続される。配線ブロック127Cの配線27f、27g、27hの順に、ドライバIC19から離れた位置の第1電極COMLにそれぞれ接続される。配線ブロック127Dの配線27c、27b、27aの順に、ドライバIC19から離れた位置の第1電極COMLにそれぞれ接続される。 The wiring 27e of the wiring block 127C and the wiring 27d of the wiring block 127D are connected to the first electrodes COML and COML arranged at the positions closest to the driver IC 19. The wirings 27f, 27g, and 27h of the wiring block 127C are connected to the first electrode COML at a position away from the driver IC 19 in this order. The wirings 27c, 27b, and 27a of the wiring block 127D are connected to the first electrode COML at a position away from the driver IC 19 in this order.

このように、複数の第1電極COMLのうち、少なくとも一対の第1電極(例えば、第1電極COMLeと第1電極COMLe)は、凹部101を通り第1方向Dxと交差する第2方向Dyに沿う対称線AXを挟んで第1方向Dxに隣り合って配置される。一対の第1電極COMLeの一方に接続された配線(例えば配線27b)は、他方の第1電極COMLeに接続された配線(例えば配線27g)と、対称線AXに対して線対称に配置される。第2方向Dyに複数配列された第1電極COMLのそれぞれに接続された配線ブロック127Cの配線27は、当該複数配列された第1電極COMLと第1方向Dxに隣り合う複数の第1電極COMLのそれぞれに接続された配線ブロック127Dの配線27と、対称線AXに対して線対称に配置される。これにより、凹部101の形状に対応して異形状に形成された第1電極COMLe、COMLe、COMLf、COMLfにおいても、配線27との接続を確保することができる。 As described above, among the plurality of first electrode COMLs, at least a pair of first electrodes (for example, the first electrode COMLe and the first electrode COML) pass through the recess 101 and intersect the first direction Dx in the second direction Dy. They are arranged adjacent to each other in the first direction Dx with the symmetry line AX along the line. The wiring connected to one of the pair of first electrodes COMLe (for example, wiring 27b) is arranged line-symmetrically with respect to the symmetric line AX with the wiring connected to the other first electrode COMLe (for example, wiring 27g). .. The wiring 27 of the wiring block 127C connected to each of the plurality of first electrode COMLs arranged in the second direction Dy includes the plurality of arranged first electrode COMLs and the plurality of first electrode COMLs adjacent to each other in the first direction Dx. The wiring 27 of the wiring block 127D connected to each of the above and the wiring 27 is arranged line-symmetrically with respect to the symmetric line AX. As a result, it is possible to secure the connection with the wiring 27 even in the first electrodes COMLe, COMLe, COMLf, and COMLf which are formed in a different shape corresponding to the shape of the recess 101.

配線ブロック127A、127B、127C、127D、127E、127Fの各配線パターンは、図34に示す例に限定されない。図35は、第7の実施形態の第1変形例に係る第1基板の平面図である。 The wiring patterns of the wiring blocks 127A, 127B, 127C, 127D, 127E, and 127F are not limited to the example shown in FIG. 34. FIG. 35 is a plan view of the first substrate according to the first modification of the seventh embodiment.

図35に示すように、本変形例の表示装置1Hにおいて、第1基板21Aの形状は、図34と同様である。つまり、第1基板21Aは、角部102が曲線状に形成され、外周の一辺に凹部101が形成される。 As shown in FIG. 35, in the display device 1H of this modification, the shape of the first substrate 21A is the same as that of FIG. 34. That is, in the first substrate 21A, the corner portion 102 is formed in a curved shape, and the recess 101 is formed on one side of the outer periphery.

配線ブロック127Aでは、第1方向Dxにおいて、角部102から最も離れた位置、つまり、第1基板21Aの外周から最も離れた位置に設けられた配線27hは、ドライバIC19から最も離れた位置の第1電極COMLaに接続される。第1方向Dxにおいて配線27hと隣り合う配線27gは、ドライバIC19に最も近い第1電極COMLcに接続される。 In the wiring block 127A, the wiring 27h provided at the position farthest from the corner portion 102 in the first direction Dx, that is, the position farthest from the outer periphery of the first substrate 21A, is the position farthest from the driver IC 19. It is connected to one electrode COMLa. The wiring 27g adjacent to the wiring 27h in the first direction Dx is connected to the first electrode COMLc closest to the driver IC 19.

配線27gと隣り合う配線27fは、第1電極COMLaよりもドライバIC19に近い位置の第1電極COMLに接続される。配線27fと隣り合う配線27eは、第1電極COMLcよりもドライバIC19から離れた位置の第1電極COMLに接続される。配線27eと隣り合う配線27dは、配線27fが接続された第1電極COMLよりもドライバIC19に近い位置の第1電極COMLに接続される。配線27dと隣り合う配線27cは、配線27eが接続された第1電極COMLよりもドライバIC19から離れた位置の第1電極COMLに接続される。配線27cと隣り合う配線27bは、配線27dが接続された第1電極COMLよりもドライバIC19に近い位置の第1電極COMLに接続される。角部102に最も近い位置、つまり、第1基板21Aの外周に最も近い位置に設けられた配線27aは、第2方向Dyに配列された第1電極COMLのうち、両端の第1電極COMLを除いた中央部の第1電極COMLに接続される。このように、配線27h、27g、27f、27e、27d、27c、27b、27aの順に、交互に第1電極COMLに接続され、中央部の第1電極COMLに収束する。本変形例においても配線27aと配線27hとの間に配置された配線27gが、第2方向Dyに配列された第1電極COMLのうち、ドライバIC19に最も近い位置の第1電極COMLcに接続される。 The wiring 27f adjacent to the wiring 27g is connected to the first electrode COML located closer to the driver IC 19 than the first electrode COMLa. The wiring 27e adjacent to the wiring 27f is connected to the first electrode COML at a position farther from the driver IC 19 than the first electrode COMLc. The wiring 27d adjacent to the wiring 27e is connected to the first electrode COML at a position closer to the driver IC 19 than the first electrode COML to which the wiring 27f is connected. The wiring 27c adjacent to the wiring 27d is connected to the first electrode COML at a position farther from the driver IC 19 than the first electrode COML to which the wiring 27e is connected. The wiring 27b adjacent to the wiring 27c is connected to the first electrode COML at a position closer to the driver IC 19 than the first electrode COML to which the wiring 27d is connected. The wiring 27a provided at the position closest to the corner portion 102, that is, the position closest to the outer periphery of the first substrate 21A, is the first electrode COML at both ends of the first electrode COML arranged in the second direction Dy. It is connected to the first electrode COML in the central portion removed. In this way, the wirings 27h, 27g, 27f, 27e, 27d, 27c, 27b, 27a are alternately connected to the first electrode COML and converge to the first electrode COML in the central portion. Also in this modification, the wiring 27g arranged between the wiring 27a and the wiring 27h is connected to the first electrode COMLc at the position closest to the driver IC19 among the first electrode COMLs arranged in the second direction Dy. To.

配線ブロック127Fの配線27a、27b、27c、27d、27e、27f、27g、27hは、配線ブロック127Aに対して線対称となるように、各第1電極COMLに接続される。このような構成により、表示領域Adの角部に配置された第1電極COMLa、COMLb、COMLc、COMLdにおいても、配線27との接続を確保することができる。 The wirings 27a, 27b, 27c, 27d, 27e, 27f, 27g, and 27h of the wiring block 127F are connected to each first electrode COML so as to be line-symmetrical with respect to the wiring block 127A. With such a configuration, it is possible to secure the connection with the wiring 27 also in the first electrodes COMLa, COMLb, COMLc, and COMLd arranged at the corners of the display area Ad.

本変形例においても、凹部101に対応する位置の配線ブロック127Cと配線ブロック127Dとは、凹部101の第1方向Dxの中心を通り、第2方向Dyに沿った対称線AXに対して、線対称に配置される。これにより、凹部101の形状に対応して異形状に形成された第1電極COMLe、COMLe、COMLf、COMLfにおいても、配線27との接続を確保することができる。 Also in this modification, the wiring block 127C and the wiring block 127D at the positions corresponding to the recess 101 pass through the center of the first direction Dx of the recess 101 and are lined with respect to the symmetric line AX along the second direction Dy. Arranged symmetrically. As a result, it is possible to secure the connection with the wiring 27 even in the first electrodes COMLe, COMLe, COMLf, and COMLf which are formed in a different shape corresponding to the shape of the recess 101.

また、本変形例では、配線ブロック127Bは、配線ブロック127Aに対して非対称となるように各第1電極COMLに接続される。配線ブロック127Bは配線ブロック127Eに対して線対称となるように、各第1電極COMLに接続される。このような、配線パターンであってもよい。 Further, in this modification, the wiring block 127B is connected to each first electrode COML so as to be asymmetric with respect to the wiring block 127A. The wiring block 127B is connected to each first electrode COML so as to be line-symmetrical with respect to the wiring block 127E. Such a wiring pattern may be used.

なお、図35では、第1方向Dxにおいて一番外側に配置される配線ブロック、すなわち配線ブロック127Aと配線ブロック127Fのみで、配線27のそれぞれが交互に第1電極COMLに接続され、中央部の第1電極COMLに収束する配線パターンとなっているが、これに限定されない。例えば、図35の配線ブロック127Aと配線ブロック127Bを、配線27の配置の代表とすると、図35の配線ブロック127Aと配線ブロック127Bは、交互に設けてもよい。或いは、第1方向Dxに沿って、複数の配線ブロック127B及び1つの配線ブロック127Aを配置してもよい。さらに或いは、第1方向Dxに沿って、1つの配線ブロック127B及び複数の配線ブロック127Aを配置してもよい。 In addition, in FIG. 35, only the wiring block 127A and the wiring block 127F arranged on the outermost side in the first direction Dx, each of the wiring 27 is alternately connected to the first electrode COML, and the central portion thereof. The wiring pattern converges on the first electrode COML, but the wiring pattern is not limited to this. For example, assuming that the wiring block 127A and the wiring block 127B in FIG. 35 are representative of the arrangement of the wiring 27, the wiring block 127A and the wiring block 127B in FIG. 35 may be provided alternately. Alternatively, a plurality of wiring blocks 127B and one wiring block 127A may be arranged along the first direction Dx. Further, one wiring block 127B and a plurality of wiring blocks 127A may be arranged along the first direction Dx.

図36は、第7の実施形態の第2変形例に係る第1基板の平面図である。図37は、第7の実施形態の第3変形例に係る第1基板の平面図である。図36に示す第2変形例の表示装置1Iにおいて、各配線ブロック127A-127Fの配線パターンは、図34に示したものと同様である。図37に示す第3変形例の表示装置1Jにおいて、各配線ブロック127A-127Fの配線パターンは、図35に示したものと同様である。 FIG. 36 is a plan view of the first substrate according to the second modification of the seventh embodiment. FIG. 37 is a plan view of the first substrate according to the third modification of the seventh embodiment. In the display device 1I of the second modification shown in FIG. 36, the wiring pattern of each wiring block 127A-127F is the same as that shown in FIG. 34. In the display device 1J of the third modification shown in FIG. 37, the wiring pattern of each wiring block 127A-127F is the same as that shown in FIG. 35.

図36及び図37に示す変形例において、ダミー配線Ldが設けられる点が図34の表示装置1G及び図35の表示装置1Hと異なる。図36及び図37に示すように、配線27はそれぞれコンタクトホールH1で第1電極COMLと接続される。配線27と接続された第1電極COMLよりも、ドライバIC19から離れた位置の第1電極COMLには、配線27と平行な方向に延びるダミー配線Ldが設けられる。 In the modified example shown in FIGS. 36 and 37, the point that the dummy wiring Ld is provided is different from the display device 1G of FIG. 34 and the display device 1H of FIG. 35. As shown in FIGS. 36 and 37, the wiring 27 is connected to the first electrode COML at the contact hole H1, respectively. A dummy wiring Ld extending in a direction parallel to the wiring 27 is provided on the first electrode COML at a position farther from the driver IC 19 than the first electrode COML connected to the wiring 27.

ダミー配線Ldは、第1電極COMLと重なって配置される。ダミー配線Ldと配線27とはスリットSLによって離隔される。また、第2方向Dyに複数のダミー配線Ldが配列される。この場合、ダミー配線LdどうしがスリットSLによって離隔される。ダミー配線Ldは、ダミー配線Ldと重なって配置される第1電極COMLと電気的に接続されていてもよい。図32及び図33に示す例では、スリットSLの幅は、第2方向Dyにおいて隣り合う第1電極COMLの間隔と同じである。 The dummy wiring Ld is arranged so as to overlap with the first electrode COML. The dummy wiring Ld and the wiring 27 are separated by a slit SL. Further, a plurality of dummy wiring Lds are arranged in the second direction Dy. In this case, the dummy wirings Ld are separated from each other by the slit SL. The dummy wiring Ld may be electrically connected to the first electrode COML arranged so as to overlap the dummy wiring Ld. In the example shown in FIGS. 32 and 33, the width of the slit SL is the same as the distance between the first electrodes COML adjacent to each other in the second direction Dy.

ダミー配線Ldは、配線27と同じ材料が用いられる。また、ダミー配線Ldは、配線27と同じ幅及び同じ配列ピッチで配置される。このように、ダミー配線Ldを設けることにより、配線27が設けられた部分と、ダミー配線Ldが設けられた部分との、光の透過率のばらつきが抑制される。このため、表示装置1I、1Jは、良好な視認性を得ることができる。 The same material as the wiring 27 is used for the dummy wiring Ld. Further, the dummy wiring Ld is arranged with the same width and the same arrangement pitch as the wiring 27. By providing the dummy wiring Ld in this way, the variation in the light transmittance between the portion where the wiring 27 is provided and the portion where the dummy wiring Ld is provided is suppressed. Therefore, the display devices 1I and 1J can obtain good visibility.

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。 Although the preferred embodiment of the present invention has been described above, the present invention is not limited to such an embodiment. The contents disclosed in the embodiments are merely examples, and various changes can be made without departing from the spirit of the present invention. Appropriate changes made without departing from the spirit of the present invention naturally belong to the technical scope of the present invention.

例えば、本態様の表示装置は、以下の態様をとることができる。
(1)基板と、
前記基板の表示領域に、行列状に配置された複数の第1電極と、
前記基板の前記表示領域の外側の周辺領域に配置された複数の第2電極と、
前記第1電極及び前記第2電極に駆動信号を供給する駆動部と、
複数の前記第1電極のそれぞれに接続された複数の配線と、
を有し、
前記第1電極は、前記配線を介して前記駆動部と電気的に接続され、
前記第1電極及び前記第2電極は、それぞれの自己静電容量変化に応じた検出信号を出力する、表示装置。
(2)前記第2電極は、前記周辺領域の少なくとも一辺に沿って複数設けられており、
前記周辺領域の一辺に沿った方向で、前記第2電極の配列ピッチは、前記第1電極の配列ピッチと等しい、上記(1)に記載の表示装置。
(3)前記第2電極は、複数の前記第1電極を囲んで前記周辺領域の4辺に設けられている、上記(1)又は上記(2)に記載の表示装置。
(4)前記第1電極及び前記第2電極は、複数の検出電極ブロックを構成し、
前記駆動部は、複数の前記検出電極ブロックに時分割的に前記駆動信号を供給する、上記(1)乃至上記(3)のいずれか1つに記載の表示装置。
(5)複数の前記第1電極と、複数の前記第2電極とは、互いに異なる層に設けられる上記(1)乃至上記(4)のいずれか1つに記載の表示装置。
(6)基板と、
前記基板の表示領域に、行列状に配置された複数の第1電極と、
前記表示領域の外側の周辺領域の少なくとも一辺に沿って設けられた第2電極と、
前記第2電極に駆動信号を供給する駆動部と、
複数の前記第1電極のそれぞれに接続された配線と、
を有し、
前記第1電極は、前記配線を介して前記駆動部と電気的に接続され、
前記第2電極に前記駆動信号が供給された場合に、前記第1電極は、前記第2電極との間の静電容量変化に応じた検出信号を出力する、表示装置。
(7)前記第2電極は、前記周辺領域の少なくとも一辺に沿って連続して設けられ、
複数の前記第1電極は、前記第2電極と隣り合って、前記第2電極の長手方向に配列されている、上記(6)に記載の表示装置。
(8)前記第2電極は、複数の前記第1電極を囲んで、前記周辺領域の4辺にそれぞれ設けられている、上記(6)又は上記(7)に記載の表示装置。
(9)前記第2電極は、前記周辺領域の4辺に亘って連続して設けられている、上記(6)又は上記(7)に記載の表示装置。
(10)前記第2電極に隣り合って配列された複数の前記第1電極は、複数の検出電極ブロックを構成し、
前記検出電極ブロックごとに、前記第1電極は前記検出信号を出力する、上記(8)又は上記(9)に記載の表示装置。
(11)前記基板の表面に垂直な方向において、前記基板と離隔して設けられるカバー基板を有し、
前記第2電極は、前記カバー基板の前記周辺領域に設けられる、上記(6)乃至上記(10)のいずれか1つに記載の表示装置。
(12)さらに、前記第1電極と前記駆動部との接続と遮断とを切り換える接続切り換え回路を備える、上記(1)乃至上記(11)のいずれか1つに記載の表示装置。
(13)前記基板の外周には、平面視で、前記基板の表面に平行な面内の第1方向に沿った辺と、前記第1方向と交差する第2方向に沿った辺とが交差する角部が曲線状に設けられ、
前記第2方向に配列された複数の前記第1電極にそれぞれ接続された前記配線は、前記第1方向に複数配列され、
前記第1方向において前記基板の外周から最も離れた前記配線は、前記駆動部から最も離れた前記第1電極に電気的に接続され、
前記第1方向において前記基板の外周に最も近い位置に配置された前記配線と、前記基板の外周から最も離れた前記配線との間に配置された配線が、前記駆動部に最も近い前記第1電極に電気的に接続される、上記(1)乃至上記(12)のいずれか1つに記載の表示装置。
(14)前記基板の外周には、平面視で、前記基板の表面に平行な面内の第1方向に沿った辺に、前記表示領域に向かって凹む凹部が設けられており、
複数の前記第1電極のうち、少なくとも一対の前記第1電極は、前記凹部を通り前記第1方向と交差する第2方向に沿う対称線を挟んで前記第1方向に隣り合って配置されており、
一対の前記第1電極の一方に接続された前記配線は、他方の前記第1電極に接続された前記配線と、前記対称線に対して線対称に配置される、上記(1)乃至上記(13)のいずれか1つに記載の表示装置。
(15)前記配線と接続された前記第1電極よりも、前記駆動部から離れた位置の前記第1電極には、前記配線と平行な方向に延びるダミー配線が設けられる、上記(1)乃至上記(14)のいずれか1つに記載の表示装置。
For example, the display device of this aspect can take the following aspects.
(1) Board and
A plurality of first electrodes arranged in a matrix in the display area of the substrate,
A plurality of second electrodes arranged in a peripheral region outside the display region of the substrate, and
A drive unit that supplies a drive signal to the first electrode and the second electrode,
A plurality of wirings connected to each of the plurality of first electrodes,
Have,
The first electrode is electrically connected to the drive unit via the wiring.
The first electrode and the second electrode are display devices that output detection signals according to their respective changes in self-capacitance.
(2) A plurality of the second electrodes are provided along at least one side of the peripheral region.
The display device according to (1) above, wherein the arrangement pitch of the second electrode is equal to the arrangement pitch of the first electrode in a direction along one side of the peripheral region.
(3) The display device according to (1) or (2) above, wherein the second electrode surrounds the plurality of the first electrodes and is provided on four sides of the peripheral region.
(4) The first electrode and the second electrode constitute a plurality of detection electrode blocks, and the first electrode and the second electrode form a plurality of detection electrode blocks.
The display device according to any one of (1) to (3) above, wherein the drive unit supplies the drive signal to the plurality of detection electrode blocks in a time-division manner.
(5) The display device according to any one of the above (1) to (4), wherein the plurality of the first electrodes and the plurality of the second electrodes are provided on different layers from each other.
(6) Board and
A plurality of first electrodes arranged in a matrix in the display area of the substrate,
A second electrode provided along at least one side of the peripheral region outside the display region, and
A drive unit that supplies a drive signal to the second electrode,
Wiring connected to each of the plurality of first electrodes and
Have,
The first electrode is electrically connected to the drive unit via the wiring.
A display device that outputs a detection signal according to a change in capacitance between the first electrode and the second electrode when the drive signal is supplied to the second electrode.
(7) The second electrode is continuously provided along at least one side of the peripheral region.
The display device according to (6) above, wherein the plurality of the first electrodes are arranged adjacent to the second electrode in the longitudinal direction of the second electrode.
(8) The display device according to (6) or (7) above, wherein the second electrode surrounds the plurality of the first electrodes and is provided on each of the four sides of the peripheral region.
(9) The display device according to (6) or (7) above, wherein the second electrode is continuously provided over four sides of the peripheral region.
(10) The plurality of the first electrodes arranged adjacent to the second electrode constitute a plurality of detection electrode blocks.
The display device according to (8) or (9) above, wherein the first electrode outputs the detection signal for each detection electrode block.
(11) A cover substrate provided apart from the substrate in a direction perpendicular to the surface of the substrate is provided.
The display device according to any one of (6) to (10) above, wherein the second electrode is provided in the peripheral region of the cover substrate.
(12) The display device according to any one of (1) to (11) above, further comprising a connection switching circuit for switching connection and disconnection between the first electrode and the drive unit.
(13) On the outer periphery of the substrate, in a plan view, a side along the first direction in a plane parallel to the surface of the substrate and a side along the second direction intersecting with the first direction intersect. The corners are provided in a curved shape,
A plurality of the wirings connected to the plurality of first electrodes arranged in the second direction are arranged in the first direction.
The wiring farthest from the outer periphery of the substrate in the first direction is electrically connected to the first electrode farthest from the drive unit.
The wiring arranged between the wiring arranged at a position closest to the outer periphery of the substrate in the first direction and the wiring arranged farthest from the outer circumference of the substrate is the first wiring arranged closest to the drive unit. The display device according to any one of the above (1) to (12), which is electrically connected to an electrode.
(14) The outer periphery of the substrate is provided with a recess recessed toward the display area on a side along a first direction in a plane parallel to the surface of the substrate in a plan view.
Of the plurality of the first electrodes, at least a pair of the first electrodes are arranged adjacent to each other in the first direction with a symmetric line along the second direction passing through the recess and intersecting the first direction. Ori,
The wiring connected to one of the pair of the first electrodes is arranged line-symmetrically with respect to the line of symmetry with the wiring connected to the other first electrode. The display device according to any one of 13).
(15) The above (1) to (1) to (1) to (1) to (1) to (1) to (1) to (1) to (1) to (1) to (1) to (1) to (1) to (1) to (1) to (1) The display device according to any one of (14) above.

1、1A-1J 表示装置
2 画素基板
3 対向基板
6 液晶層
10 表示パネル
11 制御部
17 接続回路
18 タッチIC
19 ドライバIC
20 表示部
21 第1基板
22 画素電極
27、28A、28B、28C 配線
30 タッチセンサ
31 第2基板
40 検出部
48 アナログフロントエンド回路
51 カバー基板
53、53A、53B、54、54A、54B、55、56、56A 第2電極
72、73 フレキシブル基板
72A、73A 端子部
74 基材
75 COF
COML 第1電極
1, 1A-1J Display device 2 Pixel board 3 Opposing board 6 Liquid crystal layer 10 Display panel 11 Control unit 17 Connection circuit 18 Touch IC
19 Driver IC
20 Display unit 21 1st board 22 Pixel electrodes 27, 28A, 28B, 28C Wiring 30 Touch sensor 31 2nd board 40 Detection unit 48 Analog front-end circuit 51 Cover board 53, 53A, 53B, 54, 54A, 54B, 55, 56, 56A 2nd electrode 72, 73 Flexible substrate 72A, 73A Terminal part 74 Base material 75 COF
COML 1st electrode

Claims (10)

基板と、
前記基板の表示領域に、行列状に配置された複数の第1電極と、
前記基板の前記表示領域の外側の周辺領域に配置された、複数の第2電極と、
前記第1電極及び前記第2電極に駆動信号を供給する駆動部と、
前記表示領域に設けられて複数の前記第1電極のそれぞれに接続された複数の第1の配線と、
前記表示領域を通過して複数の前記第2電極のそれぞれに接続された1又は複数の第2の配線と、
を有し、
前記第1電極及び前記第2電極は、前記第1の配線及び前記第2の配線を介して前記駆動部と電気的に接続され、
複数の前記第1電極は、それぞれの自己静電容量変化に応じた検出信号を出力する、表示装置。
With the board
A plurality of first electrodes arranged in a matrix in the display area of the substrate,
A plurality of second electrodes arranged in a peripheral region outside the display region of the substrate, and a plurality of second electrodes.
A drive unit that supplies a drive signal to the first electrode and the second electrode,
A plurality of first wirings provided in the display area and connected to each of the plurality of first electrodes, and a plurality of first wirings.
One or more second wires that have passed through the display area and are connected to each of the plurality of second electrodes.
Have,
The first electrode and the second electrode are electrically connected to the drive unit via the first wiring and the second wiring .
The plurality of first electrodes are display devices that output detection signals according to their respective changes in self-capacitance.
前記第2電極は、前記周辺領域のうち、前記表示領域を介して前記駆動部と対向する一辺に沿って複数設けられており、
前記周辺領域の一辺に沿った方向で、前記第2電極の配列ピッチは、前記第1電極の配列ピッチと等し
複数の前記第2電極は、それぞれの自己静電容量変化に応じた検出信号を出力する、請求項1に記載の表示装置。
A plurality of the second electrodes are provided along one side of the peripheral region facing the driving unit via the display region .
The arrangement pitch of the second electrode is equal to the arrangement pitch of the first electrode in the direction along one side of the peripheral region.
The display device according to claim 1 , wherein the plurality of second electrodes output detection signals according to their respective changes in self-capacitance .
前記第2電極は、前記周辺領域のうち、前記表示領域を介して前記駆動部と対向する一辺に沿って1つ設けられている、請求項1に記載の表示装置。The display device according to claim 1, wherein the second electrode is provided along one side of the peripheral region facing the drive unit via the display region. 前記第2電極の幅は、前記表示領域の幅にほぼ等しい、The width of the second electrode is substantially equal to the width of the display area.
請求項3に記載の表示装置。The display device according to claim 3.
前記第2電極に前記駆動信号が供給された場合に、前記第1電極は、前記第2電極との間の静電容量変化に応じた検出信号を出力するWhen the drive signal is supplied to the second electrode, the first electrode outputs a detection signal according to a change in capacitance between the second electrode and the second electrode.
請求項3又は請求項4に記載の表示装置。The display device according to claim 3 or 4.
前記第1電極及び前記第2電極は、複数の検出電極ブロックを構成し、
前記駆動部は、複数の前記検出電極ブロックに時分割的に前記駆動信号を供給する、請求項1乃至請求項のいずれか1項に記載の表示装置。
The first electrode and the second electrode constitute a plurality of detection electrode blocks, and the first electrode and the second electrode form a plurality of detection electrode blocks.
The display device according to any one of claims 1 to 5 , wherein the drive unit supplies the drive signal to the plurality of detection electrode blocks in a time-division manner.
複数の前記第1電極と、複数の前記第2電極とは、互いに異なる層に設けられる請求項1乃至請求項のいずれか1項に記載の表示装置。 The display device according to any one of claims 1 to 6 , wherein the plurality of the first electrodes and the plurality of the second electrodes are provided on different layers from each other. 前記第1の配線と前記第2の配線は、互いに同じ層に設けられる請求項1乃至請求項7のいずれか1項に記載の表示装置。The display device according to any one of claims 1 to 7, wherein the first wiring and the second wiring are provided on the same layer as each other. 前記第2の配線は、前記表示領域内にて前記第1電極に重なる、請求項1乃至請求項8のいずれか1項に記載の表示装置。The display device according to any one of claims 1 to 8, wherein the second wiring overlaps with the first electrode in the display area. 前記第1の配線と接続された前記第1電極よりも、前記駆動部から離れた位置の前記第1電極には、前記第1の配線と平行な方向に延びるダミー配線が設けられる、請求項1乃至請求項のいずれか1項に記載の表示装置。 The first electrode, which is located farther from the drive unit than the first electrode connected to the first wiring, is provided with a dummy wiring extending in a direction parallel to the first wiring. The display device according to any one of 1 to 9 .
JP2021034542A 2021-03-04 2021-03-04 Display device Active JP7031037B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021034542A JP7031037B2 (en) 2021-03-04 2021-03-04 Display device
JP2022024586A JP7329641B2 (en) 2021-03-04 2022-02-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021034542A JP7031037B2 (en) 2021-03-04 2021-03-04 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017064838A Division JP6849501B2 (en) 2017-03-29 2017-03-29 Display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022024586A Division JP7329641B2 (en) 2021-03-04 2022-02-21 Display device

Publications (2)

Publication Number Publication Date
JP2021089773A JP2021089773A (en) 2021-06-10
JP7031037B2 true JP7031037B2 (en) 2022-03-07

Family

ID=76220367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021034542A Active JP7031037B2 (en) 2021-03-04 2021-03-04 Display device

Country Status (1)

Country Link
JP (1) JP7031037B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005149967A (en) 2003-11-18 2005-06-09 Kawaguchiko Seimitsu Co Ltd Touch panel and screen input type display device with the same
JP2009244958A (en) 2008-03-28 2009-10-22 Sony Corp Display device with touch sensor
US20100073319A1 (en) 2008-09-25 2010-03-25 Apple Inc. Capacitive sensor having electrodes arranged on the substrate and the flex circuit
CN203588221U (en) 2013-08-08 2014-05-07 胜华科技股份有限公司 Touch panel and touch display device
US20160124563A1 (en) 2014-10-29 2016-05-05 Shanghai Avic Optoelectronics Co., Ltd. Touch control display panel and touch control method thereof, and touch control display device
US20160179262A1 (en) 2014-12-22 2016-06-23 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6143587B2 (en) * 2013-07-11 2017-06-07 三菱電機株式会社 Touch panel, display device with touch panel
KR101641690B1 (en) * 2013-09-25 2016-07-21 엘지디스플레이 주식회사 Display device with integrated touch screen
JP6495748B2 (en) * 2015-06-05 2019-04-03 株式会社ジャパンディスプレイ Touch detection device, display device with touch detection function, and cover member

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005149967A (en) 2003-11-18 2005-06-09 Kawaguchiko Seimitsu Co Ltd Touch panel and screen input type display device with the same
JP2009244958A (en) 2008-03-28 2009-10-22 Sony Corp Display device with touch sensor
US20100073319A1 (en) 2008-09-25 2010-03-25 Apple Inc. Capacitive sensor having electrodes arranged on the substrate and the flex circuit
CN203588221U (en) 2013-08-08 2014-05-07 胜华科技股份有限公司 Touch panel and touch display device
US20160124563A1 (en) 2014-10-29 2016-05-05 Shanghai Avic Optoelectronics Co., Ltd. Touch control display panel and touch control method thereof, and touch control display device
US20160179262A1 (en) 2014-12-22 2016-06-23 Shanghai Tianma Micro-electronics Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
JP2021089773A (en) 2021-06-10

Similar Documents

Publication Publication Date Title
JP6849501B2 (en) Display device
CN107179847B (en) Detection device, display device, and electronic apparatus
KR102124261B1 (en) Display device with touch panel
JP6046600B2 (en) Display device with touch detection function and electronic device
US10372278B2 (en) Display device and detection device
CN107037909B (en) Touch detection device and display device with touch detection function
CN107179848B (en) Detection device, display device, and electronic apparatus
JP6815812B2 (en) Display device
CN113190139B (en) Display device
JP6842927B2 (en) Touch detection device and display device with touch detection function
US20200249837A1 (en) Display device
JP2018190347A (en) Display device
US10664114B2 (en) Detection device and display device
TWI617960B (en) Detection device and display device
CN106997257B (en) Input device and display device
JP7031037B2 (en) Display device
JP6872980B2 (en) Display device
JP7329641B2 (en) Display device
JP2020109545A (en) Detection device, and display device
JP6934079B2 (en) Display device
JP2019021289A (en) Display
JP2019067143A (en) Detector and display

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220222

R150 Certificate of patent or registration of utility model

Ref document number: 7031037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150