JP7028756B2 - Recorder and exit method - Google Patents

Recorder and exit method Download PDF

Info

Publication number
JP7028756B2
JP7028756B2 JP2018223396A JP2018223396A JP7028756B2 JP 7028756 B2 JP7028756 B2 JP 7028756B2 JP 2018223396 A JP2018223396 A JP 2018223396A JP 2018223396 A JP2018223396 A JP 2018223396A JP 7028756 B2 JP7028756 B2 JP 7028756B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
recorder
output
holding circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018223396A
Other languages
Japanese (ja)
Other versions
JP2020088719A (en
Inventor
倫生 大杉
敏章 小林
和久 續
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
iPro Co Ltd
Original Assignee
Panasonic iPro Sensing Solutions Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic iPro Sensing Solutions Co Ltd filed Critical Panasonic iPro Sensing Solutions Co Ltd
Priority to JP2018223396A priority Critical patent/JP7028756B2/en
Publication of JP2020088719A publication Critical patent/JP2020088719A/en
Application granted granted Critical
Publication of JP7028756B2 publication Critical patent/JP7028756B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示は、レコーダおよび終了方法に関する。 This disclosure relates to recorders and termination methods.

従来、電源装置から電源瞬断の検出を行った際に、電源瞬断によるハードディスクの破壊を防止する装置が提供されている（例えば、特許文献１を参照）。また、従来、電力供給が止まっても、適切にデータの記録を終了させることが可能な記録制御装置が提供されている（例えば、特許文献２を参照）。 Conventionally, there has been provided a device for preventing the hard disk from being destroyed due to the momentary power interruption when the momentary power interruption is detected from the power supply device (see, for example, Patent Document 1). Further, conventionally, there has been provided a recording control device capable of appropriately ending data recording even when the power supply is stopped (see, for example, Patent Document 2).

特開２００９－７６１５５号公報Japanese Unexamined Patent Publication No. 2009-76155 特開２０１７－３３１４５号公報Japanese Unexamined Patent Publication No. 2017-33145

外部のカメラの画像を記憶するレコーダに対して電源供給が停止した場合、レコーダは、終了処理（シャットダウン処理）を適切に行わないと、外部のカメラが撮影した画像ファイルが壊れたり、レコーダが故障したりする場合がある。 If the power supply to the recorder that stores the image of the external camera is stopped, the image file taken by the external camera may be damaged or the recorder may be damaged if the recorder does not properly perform the termination process (shutdown process). May be done.

本開示の非限定的な実施例は、電源供給が停止しても、適切にシャットダウン処理を終了できるレコーダおよび終了方法の提供に資する。 The non-limiting examples of the present disclosure contribute to the provision of a recorder and an termination method capable of appropriately terminating the shutdown process even if the power supply is stopped.

本開示の一態様に係るレコーダは、電源の一部をカメラに供給し、前記カメラの画像データを記憶するレコーダであって、前記電源の電圧が所定値以下になると検出信号を出力する監視回路と、前記電源の電荷を充電する電圧保持回路と、前記電圧保持回路を経由して前記電源が供給され、前記検出信号が出力された場合、前記カメラへの前記電源の供給を停止するロジック回路と、前記電圧保持回路を経由して前記電源が供給され、前記検出信号が出力された場合、シャットダウン処理を実行する制御部と、を有する。 The recorder according to one aspect of the present disclosure is a recorder that supplies a part of power to a camera and stores image data of the camera, and is a monitoring circuit that outputs a detection signal when the voltage of the power supply becomes a predetermined value or less. And a voltage holding circuit that charges the charge of the power supply, and a logic circuit that stops the supply of the power supply to the camera when the power supply is supplied via the voltage holding circuit and the detection signal is output. And a control unit that executes a shutdown process when the power is supplied via the voltage holding circuit and the detection signal is output.

本開示の一態様に係る終了方法は、電源の一部をカメラに供給し、前記カメラの画像データを記憶するレコーダの終了方法であって、前記電源の電荷を電圧保持回路によって充電し、前記電源の電圧が所定値以下になった場合、前記電圧保持回路を経由して前記電源が供給されるロジック回路が、前記カメラへの前記電源の供給を停止し、前記電源の電圧が所定値以下になった場合、前記電圧保持回路を経由して前記電源が供給される制御部が、シャットダウン処理を実行する。 The termination method according to one aspect of the present disclosure is a termination method of a recorder in which a part of a power source is supplied to a camera and image data of the camera is stored, and the electric charge of the power source is charged by a voltage holding circuit. When the voltage of the power supply becomes a predetermined value or less, the logic circuit to which the power supply is supplied via the voltage holding circuit stops the supply of the power supply to the camera, and the voltage of the power supply becomes a predetermined value or less. When becomes, the control unit to which the power is supplied via the voltage holding circuit executes the shutdown process.

なお、これらの包括的または具体的な態様は、システム、装置、方法、集積回路、コンピュータプログラム、または、記録媒体で実現されてもよく、システム、装置、方法、集積回路、コンピュータプログラムおよび記録媒体の任意な組み合わせで実現されてもよい。 It should be noted that these comprehensive or specific embodiments may be realized in a system, an apparatus, a method, an integrated circuit, a computer program, or a recording medium, and the system, an apparatus, a method, an integrated circuit, a computer program, and a recording medium may be realized. It may be realized by any combination of.

本開示の一態様によれば、レコーダは電源供給が停止しても、適切にシャットダウン処理を終了できる。 According to one aspect of the present disclosure, the recorder can appropriately terminate the shutdown process even if the power supply is stopped.

本開示の一態様における更なる利点および効果は、明細書および図面から明らかにされる。かかる利点および／または効果は、いくつかの実施形態並びに明細書および図面に記載された特徴によってそれぞれ提供されるが、１つまたはそれ以上の同一の特徴を得るために必ずしも全てが提供される必要はない。 Further advantages and effects in one aspect of the present disclosure will be apparent from the specification and drawings. Such advantages and / or effects are provided by some embodiments and the features described in the specification and drawings, respectively, but not all need to be provided in order to obtain one or more identical features. There is no.

実施の形態に係るレコーダシステムの一例を示した図The figure which showed an example of the recorder system which concerns on embodiment レコーダのブロック構成例を示した図The figure which showed the block composition example of a recorder 電圧保持回路の回路例を示した図The figure which showed the circuit example of the voltage holding circuit 監視回路の回路例を示した図The figure which showed the circuit example of the monitoring circuit 電圧保持回路の動作例を説明する図The figure explaining the operation example of the voltage holding circuit シャットダウン処理の一例を示したフローチャートFlowchart showing an example of shutdown processing

以下、図面を適宜参照して、本発明の実施の形態について、詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate. However, more detailed explanation than necessary may be omitted. For example, detailed explanations of already well-known matters and duplicate explanations for substantially the same configuration may be omitted. This is to avoid unnecessary redundancy of the following description and to facilitate the understanding of those skilled in the art.

なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。 It should be noted that the accompanying drawings and the following description are provided for those skilled in the art to fully understand the present disclosure, and are not intended to limit the subject matter described in the claims.

図１は、実施の形態に係るレコーダシステムの一例を示した図である。図１に示すように、レコーダシステムは、レコーダ１と、アダプタ２と、カメラ３ａ～３ｄと、表示装置４と、マウス５と、を有している。 FIG. 1 is a diagram showing an example of a recorder system according to an embodiment. As shown in FIG. 1, the recorder system includes a recorder 1, an adapter 2, cameras 3a to 3d, a display device 4, and a mouse 5.

レコーダ１には、アダプタ２が接続されている。レコーダ１は、アダプタ２から供給される電力によって動作する。 The adapter 2 is connected to the recorder 1. The recorder 1 operates by the electric power supplied from the adapter 2.

アダプタ２は、レコーダ１に直流電源を供給する電源アダプタである。アダプタ２は、例えば、ＡＣ－ＤＣアダプタである。例えば、アダプタ２は、ＡＣ１００Ｖのコンセントに接続され、ＡＣ１００ＶをＤＣ４８Ｖの電圧に変換し、変換した直流の電圧をレコーダ１に供給する。 The adapter 2 is a power adapter that supplies DC power to the recorder 1. The adapter 2 is, for example, an AC-DC adapter. For example, the adapter 2 is connected to an AC100V outlet, converts AC100V into a DC48V voltage, and supplies the converted DC voltage to the recorder 1.

カメラ３ａ～３ｄは、例えば、屋内または屋外に設置される監視カメラである。カメラ３ａ～３ｄは、例えば、イーサネット（登録商標）ケーブル等のネットワークケーブルによって、レコーダ１に接続されている。カメラ３ａ～３ｄは、例えば、ＰｏＥ（Power over Ethernet（登録商標））またはＰｏＥ＋等の方式に基づいて、レコーダ１から電力が供給され、動作する。すなわち、レコーダ１は、アダプタ２から供給される直流電源の一部をカメラ３ａ～３ｄに出力する。カメラ３ａ～３ｄは、撮影した画像の画像データを、ネットワークケーブルを介して、レコーダ１に出力する。 The cameras 3a to 3d are, for example, surveillance cameras installed indoors or outdoors. The cameras 3a to 3d are connected to the recorder 1 by a network cable such as an Ethernet (registered trademark) cable. The cameras 3a to 3d are supplied with power from the recorder 1 and operate based on a method such as PoE (Power over Ethernet (registered trademark)) or PoE +. That is, the recorder 1 outputs a part of the DC power supply supplied from the adapter 2 to the cameras 3a to 3d. The cameras 3a to 3d output the image data of the captured image to the recorder 1 via the network cable.

レコーダ１は、カメラ３ａ～３ｄから出力される画像データを記憶（録画）する。また、レコーダ１は、録画した画像データを表示装置４に表示する。また、レコーダ１は、カメラ３ａ～３ｄが撮影している画像の画像データを表示装置４に表示（リアルタイム表示）する。 The recorder 1 stores (records) image data output from the cameras 3a to 3d. Further, the recorder 1 displays the recorded image data on the display device 4. Further, the recorder 1 displays (real-time display) the image data of the images captured by the cameras 3a to 3d on the display device 4.

表示装置４は、レコーダ１に接続されている。表示装置４は、例えば、液晶ディスプレイである。表示装置４は、レコーダ１から出力される画像データに基づいた画像を表示する。 The display device 4 is connected to the recorder 1. The display device 4 is, for example, a liquid crystal display. The display device 4 displays an image based on the image data output from the recorder 1.

マウス５は、レコーダ１に接続されている。マウス５は、レコーダ１を操作する操作装置である。レコーダ１は、例えば、マウス５の操作に応じて、カメラ３ａ～３ｄの画像データの録画を開始し、また、録画した画像を表示装置４に表示する。レコーダ１には、マウス５の代わりにキーボード等の操作装置が接続されてもよい。また、レコーダ１には、マウス５とともに、キーボード等の操作装置が接続されてもよい。 The mouse 5 is connected to the recorder 1. The mouse 5 is an operating device for operating the recorder 1. For example, the recorder 1 starts recording the image data of the cameras 3a to 3d in response to the operation of the mouse 5, and displays the recorded image on the display device 4. An operating device such as a keyboard may be connected to the recorder 1 instead of the mouse 5. Further, an operating device such as a keyboard may be connected to the recorder 1 together with the mouse 5.

レコーダ１は、アダプタ２から直流電源が供給されることにより、小型化できる。例えば、レコーダ１は、交流電源を直流電源に変換する回路を備えてもよいが、その回路の分、装置が大きくなる。しかし、レコーダ１は、上記したように、交流電源を直流電源に変換するアダプタ２から、直流電源が供給されることにより、交流電源を直流電源に変換する回路を備えなくて済む。これにより、レコーダ１は、小型化できる。 The recorder 1 can be miniaturized by supplying a DC power supply from the adapter 2. For example, the recorder 1 may include a circuit for converting an AC power source into a DC power source, but the apparatus becomes larger by the amount of the circuit. However, as described above, the recorder 1 does not need to include a circuit for converting an AC power source into a DC power source by supplying the DC power source from the adapter 2 that converts the AC power source into the DC power source. As a result, the recorder 1 can be miniaturized.

アダプタ２の直流電源の電圧は、例えば、停電または瞬停等によって低下する。レコーダ１の一部の回路は、アダプタ２の直流電源の電圧が低下しても、後述する電圧保持回路によって動作電圧以上の電圧が所定時間保持され、所定時間動作を続ける。これにより、レコーダ１は、アダプタ２の直流電源の電圧が低下してもシャットダウン処理を実行でき、カメラ３ａ～３ｄの画像ファイルの破損またはレコーダ１の故障等を防止する。 The voltage of the DC power supply of the adapter 2 drops due to, for example, a power failure or a momentary power failure. Even if the voltage of the DC power supply of the adapter 2 drops, some circuits of the recorder 1 are held at a voltage equal to or higher than the operating voltage by the voltage holding circuit described later for a predetermined time, and continue to operate for a predetermined time. As a result, the recorder 1 can execute the shutdown process even if the voltage of the DC power supply of the adapter 2 drops, and prevents the image files of the cameras 3a to 3d from being damaged or the recorder 1 from being damaged.

また、レコーダ１は、アダプタ２の直流電源の電圧が所定値以下になると、アダプタ２の直流電源を、電力消費の大きいカメラ３ａ～３ｄに出力するのを停止する。これにより、レコーダ１は、アダプタ２の直流電源の電力がカメラ３ａ～３ｄによって消費されるのを防止し、電圧保持回路の電圧保持時間を延ばす。 Further, when the voltage of the DC power supply of the adapter 2 becomes equal to or less than a predetermined value, the recorder 1 stops outputting the DC power supply of the adapter 2 to the cameras 3a to 3d, which consume a large amount of power. As a result, the recorder 1 prevents the power of the DC power supply of the adapter 2 from being consumed by the cameras 3a to 3d, and extends the voltage holding time of the voltage holding circuit.

図２は、レコーダ１のブロック構成例を示した図である。図２に示すように、レコーダ１は、コネクタ１１，２１ａ～２１ｄ，２５，２７と、電圧保持回路１２と、コンバータ１３，１４と、監視回路１５と、ＣＰＵ１６（Central Processing Unit）と、ＨＤＤ（Hard Disk Drive）１７と、ＤＲＡＭ（Dynamic Random Access Memory）１８と、ＰＬＤ（Programmable Logic Device）１９と、スイッチ２０，２２，２４，２６と、ファン２３と、バス２８と、を有している。 FIG. 2 is a diagram showing a block configuration example of the recorder 1. As shown in FIG. 2, the recorder 1 includes connectors 11,21a to 21d, 25, 27, a voltage holding circuit 12, converters 13, 14, a monitoring circuit 15, a CPU 16 (Central Processing Unit), and an HDD ( It has a Hard Disk Drive) 17, a DRAM (Dynamic Random Access Memory) 18, a PLD (Programmable Logic Device) 19, switches 20, 22, 24, 26, a fan 23, and a bus 28.

コネクタ１１には、アダプタ２のコネクタが接続される。コネクタ１１は、電圧保持回路１２、監視回路１５、およびスイッチ２０と接続されている。コネクタ１１は、アダプタ２から供給される電圧Ｖ１の直流電源を、電圧保持回路１２、監視回路１５、およびスイッチ２０に出力する。電圧Ｖ１は、例えば、４８Ｖである。 The connector of the adapter 2 is connected to the connector 11. The connector 11 is connected to the voltage holding circuit 12, the monitoring circuit 15, and the switch 20. The connector 11 outputs the DC power supply of the voltage V1 supplied from the adapter 2 to the voltage holding circuit 12, the monitoring circuit 15, and the switch 20. The voltage V1 is, for example, 48V.

電圧保持回路１２には、コネクタ１１において受電されたアダプタ２の直流電源（電圧Ｖ１）が入力される。電圧保持回路１２は、コンデンサを備え（例えば、図３のコンデンサＣ１～Ｃ３を参照）、入力された直流電源の電荷を充電する。電圧保持回路１２は、アダプタ２の直流電源が停止しても、充電した電荷の放電によって、電圧Ｖ１を保持しようとする（電圧Ｖ１は、所定時間掛けて徐々に降下する）。電圧保持回路１２は、電圧Ｖ１をコンバータ１３に出力する。 The DC power supply (voltage V1) of the adapter 2 received by the connector 11 is input to the voltage holding circuit 12. The voltage holding circuit 12 includes a capacitor (see, for example, capacitors C1 to C3 in FIG. 3) and charges the input DC power supply charge. The voltage holding circuit 12 tries to hold the voltage V1 by discharging the charged charge even if the DC power supply of the adapter 2 is stopped (the voltage V1 gradually drops over a predetermined time). The voltage holding circuit 12 outputs the voltage V1 to the converter 13.

コンバータ１３は、電圧保持回路１２の後段に接続されている。コンバータ１３は、例えば、降圧型のＤＣ－ＤＣコンバータである。コンバータ１３は、電圧保持回路１２から出力される電圧Ｖ１を電圧Ｖ２（Ｖ２＜Ｖ１）に変換する。電圧Ｖ２は、例えば、５Ｖである。 The converter 13 is connected to the subsequent stage of the voltage holding circuit 12. The converter 13 is, for example, a step-down DC-DC converter. The converter 13 converts the voltage V1 output from the voltage holding circuit 12 into the voltage V2 (V2 <V1). The voltage V2 is, for example, 5V.

コンバータ１３から出力される電圧Ｖ２は、レコーダ１の各部に出力される。例えば、コンバータ１３から出力される電圧Ｖ２は、コンバータ１４、ＨＤＤ１７、およびスイッチ２２，２４，２６に出力される。 The voltage V2 output from the converter 13 is output to each part of the recorder 1. For example, the voltage V2 output from the converter 13 is output to the converter 14, the HDD 17, and the switches 22, 24, 26.

コンバータ１４は、コンバータ１３の後段に接続されている。コンバータ１４は、例えば、降圧型のＤＣ－ＤＣコンバータである。コンバータ１４は、コンバータ１３から出力される電圧Ｖ２を電圧Ｖ３（Ｖ３＜Ｖ２）に変換する。電圧Ｖ３は、例えば、３Ｖである。 The converter 14 is connected to the subsequent stage of the converter 13. The converter 14 is, for example, a step-down DC-DC converter. The converter 14 converts the voltage V2 output from the converter 13 into the voltage V3 (V3 <V2). The voltage V3 is, for example, 3V.

コンバータ１４から出力される電圧Ｖ３は、レコーダ１の各部に出力される。例えば、コンバータ１４から出力される電圧Ｖ３は、監視回路１５、ＣＰＵ１６、ＤＲＡＭ１８、およびＰＬＤ１９に出力される。 The voltage V3 output from the converter 14 is output to each part of the recorder 1. For example, the voltage V3 output from the converter 14 is output to the monitoring circuit 15, the CPU 16, the DRAM 18, and the PLD 19.

監視回路１５の入力は、コネクタ１１と電圧保持回路１２との間に接続されている。監視回路１５には、コネクタ１１において受電されたアダプタ２の直流電源（電圧Ｖ１）が入力される。監視回路１５は、コネクタ１１において受電されたアダプタ２の電圧Ｖ１を監視し、電圧Ｖ１が所定値以下になると、検出信号Ｄを出力する。検出信号Ｄは、ＣＰＵ１６とＰＬＤ１９とに出力される。監視回路１５には、コンバータ１４から出力される電圧Ｖ３が供給される。 The input of the monitoring circuit 15 is connected between the connector 11 and the voltage holding circuit 12. The DC power supply (voltage V1) of the adapter 2 received by the connector 11 is input to the monitoring circuit 15. The monitoring circuit 15 monitors the voltage V1 of the adapter 2 received by the connector 11, and outputs a detection signal D when the voltage V1 becomes equal to or less than a predetermined value. The detection signal D is output to the CPU 16 and the PLD 19. The voltage V3 output from the converter 14 is supplied to the monitoring circuit 15.

ＣＰＵ１６は、バス２８を介して、ＨＤＤ１７、ＤＲＡＭ１８、およびＰＬＤ１９と接続されている。ＣＰＵ１６は、例えば、レコーダ１全体を制御する。 The CPU 16 is connected to the HDD 17, the DRAM 18, and the PLD 19 via the bus 28. The CPU 16 controls the entire recorder 1, for example.

ＣＰＵ１６には、コンバータ１４から出力される電圧Ｖ３が電源として供給される。ＣＰＵ１６は、コンバータ１４から供給される電圧Ｖ３によって動作する。電圧Ｖ３は、電圧保持回路１２を経由した電圧Ｖ１を元に生成されるため、アダプタ２の電圧Ｖ１が低下しても、一定時間保持される。つまり、ＣＰＵ１６は、停電または瞬停等によってアダプタ２の電圧Ｖ１が低下しても、一定時間動作できる。 The voltage V3 output from the converter 14 is supplied to the CPU 16 as a power source. The CPU 16 is operated by the voltage V3 supplied from the converter 14. Since the voltage V3 is generated based on the voltage V1 that has passed through the voltage holding circuit 12, it is held for a certain period of time even if the voltage V1 of the adapter 2 drops. That is, the CPU 16 can operate for a certain period of time even if the voltage V1 of the adapter 2 drops due to a power failure or a momentary power failure.

ＣＰＵ１６には、監視回路１５から出力される検出信号Ｄが入力される。ＣＰＵ１６は、監視回路１５から検出信号Ｄが出力されると、シャットダウン処理を行う。例えば、ＣＰＵ１６は、ＤＲＡＭ１８に記憶されているログをＨＤＤ１７に記憶し、ＤＲＡＭ１８に記憶されているカメラ３ａ～３ｄの画像データをＨＤＤ１７に記憶する。 The detection signal D output from the monitoring circuit 15 is input to the CPU 16. When the detection signal D is output from the monitoring circuit 15, the CPU 16 performs a shutdown process. For example, the CPU 16 stores the log stored in the DRAM 18 in the HDD 17, and stores the image data of the cameras 3a to 3d stored in the DRAM 18 in the HDD 17.

ＨＤＤ１７には、ＣＰＵ１６が動作するためのプログラムおよびデータが記憶されている。ＣＰＵ１６が動作するためのプログラムおよびデータは、例えば、ＤＲＡＭ１８に展開され、ＣＰＵ１６によって実行される。また、ＨＤＤ１７には、カメラ３ａ～３ｄが撮影した画像の画像データが記憶される。 The HDD 17 stores programs and data for operating the CPU 16. The program and data for operating the CPU 16 are expanded into, for example, the DRAM 18 and executed by the CPU 16. Further, the HDD 17 stores image data of images taken by the cameras 3a to 3d.

ＨＤＤ１７には、コンバータ１３から出力される電圧Ｖ２が電源として供給される。ＨＤＤ１７は、コンバータ１３から供給される電圧Ｖ２によって動作する。電圧Ｖ２は、電圧保持回路１２から出力される電圧Ｖ１を元に生成されるため、アダプタ２の電圧Ｖ１が低下しても、一定時間保持される。つまり、ＨＤＤ１７は、停電または瞬停等によってアダプタ２の電圧Ｖ１が低下しても、一定時間動作できる。 The voltage V2 output from the converter 13 is supplied to the HDD 17 as a power source. The HDD 17 is operated by the voltage V2 supplied from the converter 13. Since the voltage V2 is generated based on the voltage V1 output from the voltage holding circuit 12, even if the voltage V1 of the adapter 2 drops, it is held for a certain period of time. That is, the HDD 17 can operate for a certain period of time even if the voltage V1 of the adapter 2 drops due to a power failure or a momentary power failure.

ＤＲＡＭ１８には、ＣＰＵ１６が動作するためのプログラムおよびデータが一時的に記憶される。また、ＤＲＡＭ１８には、ＣＰＵ１６が演算した演算結果やログが一時的に記憶される。また、ＤＲＡＭ１８には、カメラ３ａ～３ｄが撮影した画像の画像データが一時的に記憶される。ＤＲＡＭ１８に一時的に記憶された画像データは、ＨＤＤ１７に記憶される。 The DRAM 18 temporarily stores programs and data for operating the CPU 16. Further, the DRAM 18 temporarily stores the calculation result and the log calculated by the CPU 16. Further, the DRAM 18 temporarily stores the image data of the images taken by the cameras 3a to 3d. The image data temporarily stored in the DRAM 18 is stored in the HDD 17.

ＤＲＡＭ１８には、コンバータ１４から出力される電圧Ｖ３が電源として供給される。ＤＲＡＭ１８は、コンバータ１４から供給される電圧Ｖ３によって動作する。電圧Ｖ３は、電圧保持回路１２を経由した電圧Ｖ１を元に生成されるため、アダプタ２の電圧Ｖ１が低下しても、一定時間保持される。つまり、ＤＲＡＭ１８は、停電または瞬停等によってアダプタ２の電圧Ｖ１が低下しても、一定時間動作できる。 The voltage V3 output from the converter 14 is supplied to the DRAM 18 as a power source. The DRAM 18 is operated by the voltage V3 supplied from the converter 14. Since the voltage V3 is generated based on the voltage V1 that has passed through the voltage holding circuit 12, it is held for a certain period of time even if the voltage V1 of the adapter 2 drops. That is, the DRAM 18 can operate for a certain period of time even if the voltage V1 of the adapter 2 drops due to a power failure or a momentary power failure.

ＰＬＤ１９には、監視回路１５から出力される検出信号Ｄが入力される。ＰＬＤ１９は、監視回路１５から検出信号Ｄが出力されるとスイッチ２０をオフし、コネクタ１１において受電されたアダプタ２の電圧Ｖ１のコネクタ２１ａ～２１ｄへの出力を停止する。また、ＰＬＤ１９は、監視回路１５から検出信号Ｄが出力されるとスイッチ２２をオフし、コンバータ１３から出力される電圧Ｖ２のファン２３への出力を停止する。また、ＰＬＤ１９は、監視回路１５から検出信号Ｄが出力されるとスイッチ２４をオフし、コンバータ１３から出力される電圧Ｖ２のコネクタ２５への出力を停止する。また、ＰＬＤ１９は、監視回路１５から検出信号Ｄが出力されるとスイッチ２６をオフし、コンバータ１３から出力される電圧Ｖ２のコネクタ２７への出力を停止する。 The detection signal D output from the monitoring circuit 15 is input to the PLD 19. When the detection signal D is output from the monitoring circuit 15, the PLD 19 turns off the switch 20 and stops the output of the voltage V1 of the adapter 2 received by the connector 11 to the connectors 21a to 21d. Further, the PLD 19 turns off the switch 22 when the detection signal D is output from the monitoring circuit 15, and stops the output of the voltage V2 output from the converter 13 to the fan 23. Further, the PLD 19 turns off the switch 24 when the detection signal D is output from the monitoring circuit 15, and stops the output of the voltage V2 output from the converter 13 to the connector 25. Further, the PLD 19 turns off the switch 26 when the detection signal D is output from the monitoring circuit 15, and stops the output of the voltage V2 output from the converter 13 to the connector 27.

ＰＬＤ１９には、コンバータ１４から出力される電圧Ｖ３が電源として供給される。ＰＬＤ１９は、コンバータ１４から供給される電圧Ｖ３によって動作する。電圧Ｖ３は、電圧保持回路１２を経由した電圧Ｖ１を元に生成されるため、アダプタ２の電圧Ｖ１が低下しても、一定時間保持される。つまり、ＰＬＤ１９は、停電または瞬停等によってアダプタ２の電圧Ｖ１が低下しても、一定時間動作できる。 The voltage V3 output from the converter 14 is supplied to the PLD 19 as a power source. The PLD 19 is operated by the voltage V3 supplied from the converter 14. Since the voltage V3 is generated based on the voltage V1 that has passed through the voltage holding circuit 12, it is held for a certain period of time even if the voltage V1 of the adapter 2 drops. That is, the PLD 19 can operate for a certain period of time even if the voltage V1 of the adapter 2 drops due to a power failure or a momentary power failure.

スイッチ２０の一端には、コネクタ１１において受電されたアダプタ２の電圧Ｖ１が入力される。スイッチ２０の他端には、コネクタ２１ａ～２１ｄが接続されている。スイッチ２０は、ＰＬＤ１９の制御に応じて、一端と他端とをオンおよびオフ（接続および切断）する。スイッチ２０がオンしている場合、アダプタ２の電圧Ｖ１がコネクタ２１ａ～２１ｄに供給される。 The voltage V1 of the adapter 2 received by the connector 11 is input to one end of the switch 20. Connectors 21a to 21d are connected to the other end of the switch 20. The switch 20 turns on and off (connects and disconnects) one end and the other end according to the control of the PLD 19. When the switch 20 is on, the voltage V1 of the adapter 2 is supplied to the connectors 21a to 21d.

コネクタ２１ａ～２１ｂには、ネットワークケーブルを介してカメラ３ａ～３ｄが接続される。カメラ３ａ～３ｄには、コネクタ１１において受電されたアダプタ２の電圧Ｖ１が、スイッチ２０、コネクタ２１ａ～２１ｂ、およびネットワークケーブルを介して供給される。カメラ３ａ～３ｄには、例えば、ＰｏＥまたはＰｏＥ＋の方式に基づいて、電圧Ｖ１が供給される。カメラ３ａ～３ｄは、供給された電圧Ｖ１によって動作する。 Cameras 3a to 3d are connected to the connectors 21a to 21b via a network cable. The voltage V1 of the adapter 2 received by the connector 11 is supplied to the cameras 3a to 3d via the switch 20, the connectors 21a to 21b, and the network cable. The voltage V1 is supplied to the cameras 3a to 3d based on, for example, a PoE or PoE + method. The cameras 3a to 3d are operated by the supplied voltage V1.

コネクタ２１ａ～２１ｄは、ＰＬＤ１９と接続されている。ＣＰＵ１６は、ＰＬＤ１９を介して、コネクタ２１ａ～２１ｄに接続されたカメラ３ａ～３ｄと通信する。なお、図２では、コネクタ２１ａ～２１ｄとＰＬＤ１９との間の配線の図示を省略している。 The connectors 21a to 21d are connected to the PLD 19. The CPU 16 communicates with the cameras 3a to 3d connected to the connectors 21a to 21d via the PLD 19. In FIG. 2, the wiring between the connectors 21a to 21d and the PLD 19 is not shown.

スイッチ２２の一端には、コンバータ１３から出力される電圧Ｖ２が入力される。スイッチ２０の他端には、ファン２３が接続されている。スイッチ２０は、ＰＬＤ１９の制御に応じて、一端と他端とをオンおよびオフする。スイッチ２２がオンしている場合、コンバータ１３の電圧Ｖ２がファン２３に出力される。 The voltage V2 output from the converter 13 is input to one end of the switch 22. A fan 23 is connected to the other end of the switch 20. The switch 20 turns on and off one end and the other end according to the control of the PLD 19. When the switch 22 is on, the voltage V2 of the converter 13 is output to the fan 23.

ファン２３は、レコーダ１内を冷却するファンである。ファン２３は、スイッチ２２を介して供給される電圧Ｖ２によって動作する。 The fan 23 is a fan that cools the inside of the recorder 1. The fan 23 is operated by the voltage V2 supplied via the switch 22.

スイッチ２４の一端には、コンバータ１３から出力される電圧Ｖ２が入力される。スイッチ２４の他端には、コネクタ２５が接続されている。スイッチ２４は、ＰＬＤ１９の制御に応じて、一端と他端とをオンおよびオフする。スイッチ２４がオンしている場合、コンバータ１３の電圧Ｖ２がコネクタ２５に出力される。 The voltage V2 output from the converter 13 is input to one end of the switch 24. A connector 25 is connected to the other end of the switch 24. The switch 24 turns on and off one end and the other end according to the control of the PLD 19. When the switch 24 is on, the voltage V2 of the converter 13 is output to the connector 25.

コネクタ２５には、例えば、ＵＳＢ（Universal Serial Bus）ケーブルを介してマウス５が接続される。マウス５には、コンバータ１３から出力される電圧Ｖ２が、スイッチ２４、コネクタ２５、およびＵＳＢケーブルを介して供給される。マウス５は、スイッチ２４およびコネクタ２５を介して供給される電圧Ｖ２によって動作する。 A mouse 5 is connected to the connector 25 via, for example, a USB (Universal Serial Bus) cable. The voltage V2 output from the converter 13 is supplied to the mouse 5 via the switch 24, the connector 25, and the USB cable. The mouse 5 is operated by a voltage V2 supplied via the switch 24 and the connector 25.

コネクタ２５は、ＰＬＤ１９と接続されている。ＣＰＵ１６は、ＰＬＤ１９を介して、コネクタ２５に接続されたマウス５と通信する。なお、図２では、コネクタ２５とＰＬＤ１９との間の配線の図示を省略している。 The connector 25 is connected to the PLD 19. The CPU 16 communicates with the mouse 5 connected to the connector 25 via the PLD 19. In FIG. 2, the wiring between the connector 25 and the PLD 19 is not shown.

スイッチ２６の一端には、コンバータ１３から出力される電圧Ｖ２が入力される。スイッチ２６の他端には、コネクタ２７が接続されている。スイッチ２６は、ＰＬＤ１９の制御に応じて、一端と他端とをオンおよびオフする。スイッチ２６がオンしている場合、コンバータ１３の電圧Ｖ２がコネクタ２７に出力される。 The voltage V2 output from the converter 13 is input to one end of the switch 26. A connector 27 is connected to the other end of the switch 26. The switch 26 turns on and off one end and the other end according to the control of the PLD 19. When the switch 26 is on, the voltage V2 of the converter 13 is output to the connector 27.

コネクタ２７には、例えば、ＨＤＭＩ（登録商標：High-Definition Multimedia Interface）ケーブルを介して表示装置４が接続される。ＣＰＵ１６は、ＰＬＤ１９、コネクタ２７、およびＨＤＭＩケーブルを介して、例えば、カメラ３ａ～３ｄが撮影した画像の画像データを表示装置４に出力する。 A display device 4 is connected to the connector 27, for example, via an HDMI (registered trademark: High-Definition Multimedia Interface) cable. The CPU 16 outputs, for example, image data of an image taken by the cameras 3a to 3d to the display device 4 via the PLD 19, the connector 27, and the HDMI cable.

図２に示すレコーダ１の動作例について説明する。まず、アダプタ２がコネクタ１１に接続され、電源（図示せず）が投入された場合のレコーダ１の動作例について説明する。 An operation example of the recorder 1 shown in FIG. 2 will be described. First, an operation example of the recorder 1 when the adapter 2 is connected to the connector 11 and the power supply (not shown) is turned on will be described.

電源の投入により、ＣＰＵ１６、ＤＲＡＭ１８、およびＰＬＤ１９には、コンバータ１４の電圧Ｖ３が供給される。また、ＨＤＤ１７には、コンバータ１３の電圧Ｖ２が供給される。 When the power is turned on, the voltage V3 of the converter 14 is supplied to the CPU 16, the DRAM 18, and the PLD 19. Further, the voltage V2 of the converter 13 is supplied to the HDD 17.

ＰＬＤ１９は、監視回路１５から検出信号Ｄが出力されていない場合、スイッチ２０，２２，２４，２６をオンする。これにより、コネクタ２１ａ～２１ｄに接続されたカメラ３ａ～３ｄには、コネクタ１１において受電されたアダプタ２の電圧Ｖ１が供給される。また、ファン２３およびコネクタ２５，２７には、コンバータ１３の電圧Ｖ２が供給される。 The PLD 19 turns on the switches 20, 22, 24, 26 when the detection signal D is not output from the monitoring circuit 15. As a result, the voltage V1 of the adapter 2 received by the connector 11 is supplied to the cameras 3a to 3d connected to the connectors 21a to 21d. Further, the voltage V2 of the converter 13 is supplied to the fan 23 and the connectors 25 and 27.

ＣＰＵ１６は、電圧Ｖ３の供給により、ＨＤＤ１７に記憶されているプログラムをＤＲＡＭ１８に展開する。ＣＰＵ１６は、ＤＲＡＭ１８に展開したプログラムを実行し、所定の動作を開始する。例えば、ＣＰＵ１６は、ＰＬＤ１９およびコネクタ２１ａ～２１ｄを介し、カメラ３ａ～３ｄの撮影を開始する。カメラ３ａ～３ｄの画像データは、コネクタ２１ａ～２１ｄおよびＰＬＤ１９を介してＤＲＡＭ１８に一時的に記憶される。ＤＲＡＭ１８に一時的に記憶された画像データは、ＨＤＤ１７に記憶される。 The CPU 16 expands the program stored in the HDD 17 into the DRAM 18 by supplying the voltage V3. The CPU 16 executes the program developed in the DRAM 18 and starts a predetermined operation. For example, the CPU 16 starts shooting the cameras 3a to 3d via the PLD 19 and the connectors 21a to 21d. The image data of the cameras 3a to 3d are temporarily stored in the DRAM 18 via the connectors 21a to 21d and the PLD 19. The image data temporarily stored in the DRAM 18 is stored in the HDD 17.

次に、停電または瞬停等が発生した場合のレコーダ１の動作例について説明する。アダプタ２の電圧Ｖ１は、停電または瞬停等によって低下する。監視回路１５は、アダプタ２の電圧Ｖ１が所定値以下になると、検出信号ＤをＣＰＵ１６とＰＬＤ１９とに出力する。 Next, an operation example of the recorder 1 when a power failure or a momentary power failure occurs will be described. The voltage V1 of the adapter 2 drops due to a power failure, a momentary power failure, or the like. When the voltage V1 of the adapter 2 becomes equal to or less than a predetermined value, the monitoring circuit 15 outputs the detection signal D to the CPU 16 and the PLD 19.

ＰＬＤ１９は、監視回路１５から検出信号Ｄが出力されると、スイッチ２０，２２，２４，２６をオフする。これにより、カメラ３ａ～３ｄへの電圧Ｖ１の出力が停止される。また、ファン２３およびコネクタ２５，２７への電圧Ｖ２の出力が停止される。 The PLD 19 turns off the switches 20, 22, 24, and 26 when the detection signal D is output from the monitoring circuit 15. As a result, the output of the voltage V1 to the cameras 3a to 3d is stopped. Further, the output of the voltage V2 to the fan 23 and the connectors 25 and 27 is stopped.

ＣＰＵ１６は、監視回路１５から検出信号Ｄが出力されると、シャットダウン処理を開始する。例えば、ＣＰＵ１６は、ＤＲＡＭ１８に記憶していたログをＨＤＤ１７に記憶する。また、ＣＰＵ１６は、ＤＲＡＭ１８に一時的に記憶されているカメラ３ａ～３ｄの画像データをＨＤＤ１７に記憶する。 When the detection signal D is output from the monitoring circuit 15, the CPU 16 starts the shutdown process. For example, the CPU 16 stores the log stored in the DRAM 18 in the HDD 17. Further, the CPU 16 stores the image data of the cameras 3a to 3d temporarily stored in the DRAM 18 in the HDD 17.

電圧保持回路１２は、コンデンサを備えている（例えば、図３のコンデンサＣ１～Ｃ３を参照）。電圧保持回路１２から出力される電圧Ｖ１は、コンデンサによる電荷の放電により、徐々に低下する。例えば、電圧保持回路１２は、ＣＰＵ１６がシャットダウン処理を完了する時間より長い時間、ＣＰＵ１６、ＨＤＤ１７、ＤＲＡＭ１８、およびＰＬＤ１９に供給される電圧Ｖ２，Ｖ３が、ＣＰＵ１６、ＨＤＤ１７、ＤＲＡＭ１８、およびＰＬＤ１９の動作電圧以上となるように、電圧を保持する。これにより、ＣＰＵ１６は、アダプタ２の直流電源の電圧Ｖ１が低下しても、電圧保持回路１２の電圧保持によって、シャットダウン処理を完了できる。 The voltage holding circuit 12 includes capacitors (see, for example, capacitors C1 to C3 in FIG. 3). The voltage V1 output from the voltage holding circuit 12 gradually decreases due to the discharge of electric charge by the capacitor. For example, in the voltage holding circuit 12, the voltages V2 and V3 supplied to the CPU 16, HDD 17, DRAM 18, and PLD 19 are equal to or higher than the operating voltage of the CPU 16, HDD 17, DRAM 18, and PLD 19 for a time longer than the time required for the CPU 16 to complete the shutdown process. Hold the voltage so that As a result, even if the voltage V1 of the DC power supply of the adapter 2 drops, the CPU 16 can complete the shutdown process by holding the voltage of the voltage holding circuit 12.

また、ＰＬＤ１９は、アダプタ２の電圧Ｖ１が所定値以下になると、スイッチ２０，２２，２４，２６をオフし、カメラ３ａ～３ｄへの電圧Ｖ１の出力と、ファン２３およびコネクタ２５，２７への電圧Ｖ２の出力とを停止する。これにより、アダプタ２の電圧Ｖ１は、カメラ３ａ～３ｄ、ファン２３、およびコネクタ２５において消費されなくて済み、シャットダウン処理に関係するＣＰＵ１６、ＨＤＤ１７、ＤＲＡＭ１８、およびＰＬＤ１９の電源に使用されることができる。 Further, when the voltage V1 of the adapter 2 becomes equal to or less than a predetermined value, the PLD 19 turns off the switches 20, 22, 24, 26, outputs the voltage V1 to the cameras 3a to 3d, and outputs the voltage V1 to the fans 23 and the connectors 25, 27. The output of the voltage V2 is stopped. As a result, the voltage V1 of the adapter 2 does not have to be consumed in the cameras 3a to 3d, the fan 23, and the connector 25, and can be used as a power source for the CPU 16, HDD 17, DRAM 18, and PLD 19 involved in the shutdown process. ..

図３は、電圧保持回路１２の回路例を示した図である。図３に示すように、電圧保持回路１２は、抵抗Ｒ１と、ダイオードＤ１～Ｄ３と、コンデンサＣ１～Ｃ３と、を有している。 FIG. 3 is a diagram showing a circuit example of the voltage holding circuit 12. As shown in FIG. 3, the voltage holding circuit 12 includes resistors R1, diodes D1 to D3, and capacitors C1 to C3.

ダイオードＤ１のアノードおよび抵抗Ｒ１には、コネクタ１１が接続される。ダイオードＤ１のカソードおよびダイオードＤ３のカソードには、コンバータ１３が接続される。 A connector 11 is connected to the anode of the diode D1 and the resistor R1. The converter 13 is connected to the cathode of the diode D1 and the cathode of the diode D3.

ダイオードＤ１のアノードおよび抵抗Ｒ１には、アダプタ２の電圧Ｖ１が入力される。抵抗Ｒ１に入力されるアダプタ２の電圧Ｖ１は、抵抗Ｒ１およびダイオードＤ１～Ｄ３によって電圧降下を生じ、コンバータ１３に出力されるが、その値は電圧Ｖ１に対し小さいため、無視している（コンバータ１３には、電圧Ｖ１が出力されるとしている）。 The voltage V1 of the adapter 2 is input to the anode and the resistance R1 of the diode D1. The voltage V1 of the adapter 2 input to the resistor R1 causes a voltage drop due to the resistors R1 and the diodes D1 to D3 and is output to the converter 13, but the value is small with respect to the voltage V1 and is ignored (converter). It is assumed that the voltage V1 is output to 13.).

ダイオードＤ１は、電源投入時のバイパス回路を構成する。電源投入時、アダプタ２の電流は、ダイオードＤ１を介してコンバータ１３に出力される。 The diode D1 constitutes a bypass circuit when the power is turned on. When the power is turned on, the current of the adapter 2 is output to the converter 13 via the diode D1.

コンデンサＣ１～Ｃ３には、抵抗Ｒ１およびダイオードＤ２を介して、アダプタ２の電圧Ｖ１が入力される。これにより、コンデンサＣ１～Ｃ３には、電荷が充電される。従って、電圧保持回路１２は、アダプタ２の電圧Ｖ１が低下しても、コンデンサＣ１～Ｃ３に充電された電荷を放電することにより、コンバータ１３，１４を介して、ＣＰＵ１６、ＨＤＤ１７、ＤＲＡＭ１８、およびＰＬＤ１９に対し、所定時間、電源を供給できる。つまり、ＣＰＵ１６は、アダプタ２の電圧Ｖ１が低下しても、シャットダウン処理を完了できる。 The voltage V1 of the adapter 2 is input to the capacitors C1 to C3 via the resistor R1 and the diode D2. As a result, the capacitors C1 to C3 are charged with electric charges. Therefore, even if the voltage V1 of the adapter 2 drops, the voltage holding circuit 12 discharges the electric charge charged in the capacitors C1 to C3, thereby passing through the converters 13 and 14, the CPU 16, the HDD 17, the DRAM 18, and the PLD 19. However, power can be supplied for a predetermined time. That is, the CPU 16 can complete the shutdown process even if the voltage V1 of the adapter 2 drops.

ダイオードＤ２は、アダプタ２の直流電源の供給が停止したとき、コンデンサＣ１～Ｃ３に充電された電荷が逆流するのを防止する。すなわち、ダイオードＤ１は、コンデンサＣ１～Ｃ３に充電された電荷が、スイッチ２０およびコネクタ２１ａ～２１ｄを介して、カメラ３ａ～３ｄに出力されるのを防止する。つまり、ダイオードＤ２は、アダプタ２の電圧Ｖ１が低下したとき、コンデンサＣ１～Ｃ３に充電された電荷が、コンバータ１３に出力されるようにする。 The diode D2 prevents the charged charge from flowing back to the capacitors C1 to C3 when the supply of the DC power supply of the adapter 2 is stopped. That is, the diode D1 prevents the electric charge charged in the capacitors C1 to C3 from being output to the cameras 3a to 3d via the switch 20 and the connectors 21a to 21d. That is, the diode D2 causes the electric charge charged in the capacitors C1 to C3 to be output to the converter 13 when the voltage V1 of the adapter 2 drops.

ダイオードＤ３は、電源投入時、バイパス電流（電源投入時、ダイオードＤ１を流れる電流）のコンデンサＣ１～Ｃ３への逆流を防止する。つまり、ダイオードＤ３は、電源投入時、バイパス電流がコンバータ１３に流れるようにする。 The diode D3 prevents the bypass current (current flowing through the diode D1 when the power is turned on) from flowing back to the capacitors C1 to C3 when the power is turned on. That is, the diode D3 causes the bypass current to flow to the converter 13 when the power is turned on.

図４は、監視回路１５の回路例を示した図である。図４に示すように、監視回路１５は、抵抗Ｒ１１，Ｒ１３，Ｒ１４，Ｒ１６，Ｒ１７と、ダイオードＤ１１と、コンデンサＣ１１，Ｃ１２と、フォトカプラＺ１と、シャントレギュレータＺ２と、シュミットインバータＺ３と、を有している。 FIG. 4 is a diagram showing a circuit example of the monitoring circuit 15. As shown in FIG. 4, the monitoring circuit 15 includes resistors R11, R13, R14, R16, R17, diodes D11, capacitors C11, C12, a photocoupler Z1, a shunt regulator Z2, and a Schmidt inverter Z3. Have.

シャントレギュレータＺ２は、端子１に入力される電圧が基準電圧Ｖｒｅｆより大きいとき、端子２，３に定電流を流す。フォトカプラＺ１は、シャントレギュレータＺ２の端子２，３に定電流が流れているときオンする。フォトカプラＺ１がオンしているとき、シュミットインバータＺ３の端子２には、グランドの電圧（Ｌ状態の信号）が入力される。シュミットインバータＺ３は、端子２にＬ状態の信号が入力されているとき、電圧Ｖ３（Ｈ状態の信号）の検出信号Ｄを出力する。 When the voltage input to the terminal 1 is larger than the reference voltage Vref, the shunt regulator Z2 causes a constant current to flow through the terminals 2 and 3. The photocoupler Z1 is turned on when a constant current is flowing through the terminals 2 and 3 of the shunt regulator Z2. When the photocoupler Z1 is on, the ground voltage (L state signal) is input to the terminal 2 of the Schmidt inverter Z3. The Schmidt inverter Z3 outputs the detection signal D of the voltage V3 (the signal of the H state) when the signal of the L state is input to the terminal 2.

一方、シャントレギュレータＺ２は、端子１に入力される電圧が基準電圧Ｖｒｅｆ以下のとき、端子２，３に電流を流さない。フォトカプラＺ１は、シャントレギュレータＺ２の端子２，３に定電流が流れないとオフする。フォトカプラＺ１がオフしているとき、シュミットインバータＺ３の端子２には、抵抗Ｒ１７を介して、電圧Ｖ３（Ｈ状態の信号）が入力される。シュミットインバータＺ３は、端子２にＨ状態の信号が入力されているとき、グランドの電圧（Ｌ状態の信号）の検出信号Ｄを出力する。 On the other hand, the shunt regulator Z2 does not pass a current through the terminals 2 and 3 when the voltage input to the terminal 1 is equal to or lower than the reference voltage Vref. The photocoupler Z1 is turned off when a constant current does not flow through the terminals 2 and 3 of the shunt regulator Z2. When the photocoupler Z1 is off, the voltage V3 (H state signal) is input to the terminal 2 of the Schmidt inverter Z3 via the resistor R17. When the signal in the H state is input to the terminal 2, the Schmidt inverter Z3 outputs the detection signal D of the ground voltage (the signal in the L state).

図４の回路例では、検出信号Ｄは、Ｌアクティブである。従って、シュミットインバータＺ３の端子４からＬ状態の信号が出力されたとき、監視回路１５から検出信号Ｄが出力されたと捉えてもよい。 In the circuit example of FIG. 4, the detection signal D is L active. Therefore, when the L state signal is output from the terminal 4 of the Schmidt inverter Z3, it may be considered that the detection signal D is output from the monitoring circuit 15.

シャントレギュレータＺ２の端子１には、抵抗Ｒ１１，Ｒ１３によって分圧されたアダプタ２の電圧Ｖ１が入力される。従って、アダプタ２の電圧Ｖ１が所定値下がって、シャントレギュレータＺ２の端子１に入力される電圧が基準電圧Ｖｒｅｆ以下になると、シュミットインバータＺ３の端子４から検出信号Ｄが出力される。 The voltage V1 of the adapter 2 divided by the resistors R11 and R13 is input to the terminal 1 of the shunt regulator Z2. Therefore, when the voltage V1 of the adapter 2 drops by a predetermined value and the voltage input to the terminal 1 of the shunt regulator Z2 becomes equal to or less than the reference voltage Vref, the detection signal D is output from the terminal 4 of the Schmidt inverter Z3.

例えば、シャントレギュレータＺ２の基準電圧Ｖｒｅｆを２．５Ｖとする。アダプタ２から出力される電圧Ｖ１が４３Ｖ以下となり、シャントレギュレータＺ２の端子１に入力される電圧が基準電圧Ｖｒｅｆの２．５Ｖ以下になると、シュミットインバータＺ３の端子４から検出信号Ｄが出力される。このように、監視回路１５は、アダプタ２の電圧Ｖ１が所定値以下になると、検出信号Ｄを出力する。 For example, the reference voltage Vref of the shunt regulator Z2 is 2.5V. When the voltage V1 output from the adapter 2 becomes 43 V or less and the voltage input to the terminal 1 of the shunt regulator Z2 becomes 2.5 V or less of the reference voltage Vref, the detection signal D is output from the terminal 4 of the Schmidt inverter Z3. .. As described above, the monitoring circuit 15 outputs the detection signal D when the voltage V1 of the adapter 2 becomes equal to or less than a predetermined value.

図５は、電圧保持回路１２の動作例を説明する図である。図５に示すＣＨ１は、電圧保持回路１２の出力における電圧変化を示している。ＣＨ２は、コンバータ１３の出力における電圧変化を示している。ＣＨ３は、コンバータ１４の出力における電圧変化を示している。図５では、定常時のアダプタ２から出力される電圧を４８Ｖ、コンバータ１３から出力される電圧を５Ｖ、コンバータ１３から出力される電圧を３Ｖとして説明する。 FIG. 5 is a diagram illustrating an operation example of the voltage holding circuit 12. CH1 shown in FIG. 5 shows a voltage change at the output of the voltage holding circuit 12. CH2 shows the voltage change at the output of the converter 13. CH3 shows the voltage change at the output of the converter 14. In FIG. 5, the voltage output from the adapter 2 in the steady state is described as 48V, the voltage output from the converter 13 is 5V, and the voltage output from the converter 13 is 3V.

図３に示した電圧保持回路１２の抵抗Ｒ１の抵抗値は、電源投入時にコンデンサＣ１～Ｃ３に流れる突入電流を制限させるための制限抵抗である。コンデンサＣ１～Ｃ３の容量値は、アダプタ２の直流電源の供給が停止しても、ＣＰＵ１６、ＨＤＤ１７、ＤＲＡＭ１８、およびＰＬＤ１９に対し、動作電圧以上の電圧を所定時間以上、供給できるように選定される。所定時間は、アダプタ２の直流電源の供給が停止してから、ＣＰＵ１６がシャットダウン処理を完了するまでの時間である。以下では、所定時間をシャットダウン完了時間と呼ぶことがある。また、電圧保持回路１２が、コンバータ１３，１４を介して、ＣＰＵ１６、ＨＤＤ１７、ＤＲＡＭ１８、およびＰＬＤ１９に対し、動作電圧以上の電圧を供給（保持）する時間を電圧保持時間と呼ぶことがある。 The resistance value of the resistor R1 of the voltage holding circuit 12 shown in FIG. 3 is a limiting resistance for limiting the inrush current flowing through the capacitors C1 to C3 when the power is turned on. The capacitance values of the capacitors C1 to C3 are selected so that the CPU 16, HDD 17, DRAM 18, and PLD 19 can be supplied with a voltage equal to or higher than the operating voltage for a predetermined time or longer even if the supply of the DC power supply of the adapter 2 is stopped. .. The predetermined time is the time from when the supply of the DC power supply of the adapter 2 is stopped until the CPU 16 completes the shutdown process. In the following, the predetermined time may be referred to as the shutdown completion time. Further, the time during which the voltage holding circuit 12 supplies (holds) a voltage equal to or higher than the operating voltage to the CPU 16, HDD 17, DRAM 18, and PLD 19 via the converters 13 and 14 may be referred to as a voltage holding time.

図５に示す時刻Ｔ１は、アダプタ２の直流電源の供給が停止した時刻を示している。電圧保持回路１２の出力電圧は、時刻Ｔ１後、コンデンサＣ１～Ｃ３に充電された電荷の放電によって、図５のＣＨ１に示すように、４８Ｖから徐々に低下する。 The time T1 shown in FIG. 5 indicates the time when the supply of the DC power supply of the adapter 2 is stopped. After time T1, the output voltage of the voltage holding circuit 12 gradually decreases from 48V as shown in CH1 of FIG. 5 due to the discharge of the charges charged in the capacitors C1 to C3.

電圧保持回路１２は、ＣＨ１に示すように、時刻Ｔ２まで５Ｖ以上の電圧を出力する。コンバータ１３は、図５のＣＨ２に示すように、電圧保持回路１２から５Ｖ以上の電圧が出力されている間、５Ｖの電圧を出力する。図５の例の場合、コンバータ１３は、時刻Ｔ２まで５Ｖの電圧を出力する。 As shown in CH1, the voltage holding circuit 12 outputs a voltage of 5 V or more until the time T2. As shown in CH2 of FIG. 5, the converter 13 outputs a voltage of 5V while a voltage of 5V or more is output from the voltage holding circuit 12. In the case of the example of FIG. 5, the converter 13 outputs a voltage of 5 V until the time T2.

ＨＤＤ１７には、コンバータ１３から電源電圧が供給される。ＨＤＤ１７には、図５のＣＨ２に示すように、アダプタ２からの直流電源の供給が停止しても、時刻Ｔ２まで５Ｖの電源電圧が供給される。 A power supply voltage is supplied to the HDD 17 from the converter 13. As shown in CH2 of FIG. 5, the HDD 17 is supplied with a power supply voltage of 5 V until the time T2 even if the supply of the DC power supply from the adapter 2 is stopped.

ＣＰＵ１６、ＤＲＡＭ１８、およびＰＬＤ１９は、コンバータ１４から３Ｖの電源電圧が供給される。コンバータ１４は、コンバータ１３から出力される５Ｖの電圧に基づいて、３Ｖの電源電圧を出力する。従って、コンバータ１３は、図５のＣＨ３に示すように、アダプタ２からの直流電源の供給が停止しても、時刻Ｔ３まで３Ｖの電源電圧を出力する。つまり、ＣＰＵ１６、ＤＲＡＭ１８、およびＰＬＤ１９には、アダプタ２からの直流電源の供給が停止しても、時刻Ｔ３まで３Ｖの電源電圧が供給される。 The CPU 16, DRAM 18, and PLD 19 are supplied with a power supply voltage of 3 V from the converter 14. The converter 14 outputs a power supply voltage of 3V based on the voltage of 5V output from the converter 13. Therefore, as shown in CH3 of FIG. 5, the converter 13 outputs a power supply voltage of 3V until the time T3 even if the supply of the DC power supply from the adapter 2 is stopped. That is, even if the supply of the DC power supply from the adapter 2 is stopped, the CPU 16, the DRAM 18, and the PLD 19 are supplied with the power supply voltage of 3V until the time T3.

ここで、ＣＰＵ１６は、シャットダウン処理の際、ＨＤＤ１７、ＤＲＡＭ１８、およびＰＬＤ１９にアクセスする。従って、ＣＰＵ１６、ＨＤＤ１７、ＤＲＡＭ１８、およびＰＬＤ１９には、少なくともシャットダウン完了時間以上、電源電圧が供給されることが要求される。図５の例の場合、時刻Ｔ１から時刻Ｔ２の時間は、少なくともシャットダウン完了時間以上となるように設定される。例えば、シャットダウン完了時間を２００ｍｓｅｃとすると、時刻Ｔ１から時刻Ｔ２の時間は、２００ｍｓｅｃ以上となるように設定される。 Here, the CPU 16 accesses the HDD 17, the DRAM 18, and the PLD 19 during the shutdown process. Therefore, the CPU 16, HDD 17, DRAM 18, and PLD 19 are required to be supplied with a power supply voltage for at least the shutdown completion time or longer. In the case of the example of FIG. 5, the time from the time T1 to the time T2 is set so as to be at least the shutdown completion time or more. For example, assuming that the shutdown completion time is 200 msec, the time from time T1 to time T2 is set to be 200 msec or more.

なお、アダプタ２の電圧Ｖ１が低下し、アダプタ２の電圧Ｖ１が４３Ｖ以下になると、監視回路１５から検出信号Ｄが出力される。ＰＬＤ１９は、検出信号Ｄの出力によって、スイッチ２０，２２，２４，２６をオフする。監視回路１５から検出信号Ｄが出力され、スイッチ２０，２２，２４，２６がオフするまでの時間は、例えば、１００μｓｅｃである。従って、アダプタ２の電圧Ｖ１が４３Ｖ以下となり、１００μｓｅｃが経過すると、アダプタ２の電圧Ｖ１は、カメラ３ａ～３ｂに出力されなくなる。また、アダプタ２の電圧Ｖ１が４３Ｖ以下となり、１００μｓｅｃが経過すると、ファン２３およびコネクタ２５，２７には、コンバータ１３の電圧が出力されなくなる。 When the voltage V1 of the adapter 2 drops and the voltage V1 of the adapter 2 becomes 43 V or less, the detection signal D is output from the monitoring circuit 15. The PLD 19 turns off the switches 20, 22, 24, 26 by the output of the detection signal D. The time until the detection signal D is output from the monitoring circuit 15 and the switches 20, 22, 24, and 26 are turned off is, for example, 100 μsec. Therefore, when the voltage V1 of the adapter 2 becomes 43 V or less and 100 μsec elapses, the voltage V1 of the adapter 2 is not output to the cameras 3a to 3b. Further, when the voltage V1 of the adapter 2 becomes 43 V or less and 100 μsec elapses, the voltage of the converter 13 is not output to the fan 23 and the connectors 25 and 27.

図６は、シャットダウン処理の一例を示したフローチャートである。ＣＰＵ１６は、監視回路１５から検出信号Ｄが出力されたか否かを判定する（ステップＳ１）。ＣＰＵ１６は、監視回路１５から検出信号Ｄが出力されと判定しない場合（Ｓ１の「Ｎｏ」）、待機処理を行う。待機処理については後述する。 FIG. 6 is a flowchart showing an example of the shutdown process. The CPU 16 determines whether or not the detection signal D is output from the monitoring circuit 15 (step S1). When the CPU 16 does not determine that the detection signal D is output from the monitoring circuit 15 (“No” in S1), the CPU 16 performs standby processing. The standby process will be described later.

ＣＰＵ１６は、監視回路１５から検出信号Ｄが出力されたと判定した場合（Ｓ１の「Ｙｅｓ」）、ＤＲＡＭ１８に記憶されているログをＨＤＤ１７に記憶（保存）する（ステップＳ２）。 When the CPU 16 determines that the detection signal D has been output from the monitoring circuit 15 (“Yes” in S1), the CPU 16 stores (saves) the log stored in the DRAM 18 in the HDD 17 (step S2).

ＣＰＵ１６は、ログをＨＤＤ１７に記憶すると、ＤＲＡＭ１８に記憶されているカメラ３ａ～３ｄの画像データをＨＤＤ１７に記憶（書き込み）する（ステップＳ３）。 When the CPU 16 stores the log in the HDD 17, the image data of the cameras 3a to 3d stored in the DRAM 18 is stored (written) in the HDD 17 (step S3).

ＣＰＵ１６は、ステップＳ１において監視回路１５から検出信号Ｄが出力されなかったと判定した場合、または、ステップＳ３においてＨＤＤ１７への書き込み処理が終了した場合、待機処理を行う。 The CPU 16 performs a standby process when it is determined in step S1 that the detection signal D has not been output from the monitoring circuit 15, or when the write process to the HDD 17 is completed in step S3.

なお、ＣＰＵ１６は、待機処理において、アダプタ２の電圧Ｖ１が復活せず、電圧保持回路１２のコンデンサＣ１～Ｃ３の電荷が減少し、コンバータ１３から供給される電源電圧が動作電圧以下になると動作を停止する。一方、ＣＰＵ１６は、待機処理において、コンバータ１３から供給される電源電圧が動作電圧以下にならず、アダプタ２の電圧Ｖ１が復活すると、レコーダ１の動作（例えば、カメラ３ａ～３ｄの撮影）を再開する。 In the standby process, the CPU 16 operates when the voltage V1 of the adapter 2 is not restored, the charges of the capacitors C1 to C3 of the voltage holding circuit 12 are reduced, and the power supply voltage supplied from the converter 13 becomes equal to or lower than the operating voltage. Stop. On the other hand, in the standby process, when the power supply voltage supplied from the converter 13 does not fall below the operating voltage and the voltage V1 of the adapter 2 is restored, the CPU 16 resumes the operation of the recorder 1 (for example, shooting of the cameras 3a to 3d). do.

以上説明したように、アダプタ２から供給された直流電源で動作し、直流電源の一部をカメラ３ａ～３ｄに供給し、カメラ３ａ～３ｄの画像データを記憶するレコーダ１は、アダプタ２の直流電源の電圧が所定値以下になると検出信号Ｄを出力する監視回路１５と、アダプタ２の直流電源の電荷を充電する電圧保持回路１２と、電圧保持回路１２を経由してアダプタ２の直流電源が供給され、検出信号Ｄが出力された場合、カメラ３ａ～３ｄへのアダプタ２の直流電源の供給を停止するＰＬＤ１９と、電圧保持回路１２を経由してアダプタ２の直流電源が供給され、検出信号Ｄが出力された場合、シャットダウン処理を実行するＣＰＵ１６と、を備える。 As described above, the recorder 1 that operates with the DC power supply supplied from the adapter 2, supplies a part of the DC power supply to the cameras 3a to 3d, and stores the image data of the cameras 3a to 3d is the DC of the adapter 2. A monitoring circuit 15 that outputs a detection signal D when the voltage of the power supply becomes a predetermined value or less, a voltage holding circuit 12 that charges the charge of the DC power supply of the adapter 2, and a DC power supply of the adapter 2 via the voltage holding circuit 12 When it is supplied and the detection signal D is output, the DC power of the adapter 2 is supplied via the PLD 19 that stops the supply of the DC power of the adapter 2 to the cameras 3a to 3d and the voltage holding circuit 12, and the detection signal is detected. When D is output, it includes a CPU 16 that executes a shutdown process.

このように、ＣＰＵ１６には、電荷を充電する電圧保持回路１２を介して電源電圧が供給されるため、ＣＰＵ１６は、アダプタ２の電圧Ｖ１が低下しても、所定時間動作し続けることができる。また、ＰＬＤ１９は、アダプタ２の電圧が所定値以下になると、カメラ３ａ～３ｄへのアダプタ２の直流電源の供給を停止し、アダプタ２の直流電源がカメラ３ａ～３ｄによって消費されるのを防止する。これにより、ＣＰＵ１６は、アダプタ２の直流電源の供給が停止しても、適切にシャットダウン処理を終了できる。また、カメラ３ａ～３ｄに直流電源を供給しないようにすることにより、コンデンサＣ１～Ｃ３の容量を大容量にしなくても良い。 In this way, since the power supply voltage is supplied to the CPU 16 via the voltage holding circuit 12 for charging the electric charge, the CPU 16 can continue to operate for a predetermined time even if the voltage V1 of the adapter 2 drops. Further, the PLD 19 stops the supply of the DC power supply of the adapter 2 to the cameras 3a to 3d when the voltage of the adapter 2 becomes equal to or less than a predetermined value, and prevents the DC power supply of the adapter 2 from being consumed by the cameras 3a to 3d. do. As a result, the CPU 16 can appropriately terminate the shutdown process even if the supply of the DC power supply of the adapter 2 is stopped. Further, by not supplying the DC power supply to the cameras 3a to 3d, it is not necessary to increase the capacity of the capacitors C1 to C3.

なお、アダプタ２のレコーダ１への接続は、コネクタ１１でなくてもよい。例えば、アダプタ２のケーブルの出力端は、レコーダ１に固定的に接続されていてもよい。 The connection of the adapter 2 to the recorder 1 does not have to be the connector 11. For example, the output end of the cable of the adapter 2 may be fixedly connected to the recorder 1.

また、レコーダ１は、電圧保持回路１２とコンバータ１３との間に、電圧Ｖ１と電圧Ｖ２との間の電圧を出力するコンバータを備えてもよい。例えば、レコーダ１は、１２Ｖの電圧を出力するコンバータが接続されてもよい。１２Ｖの電圧は、ＨＤＤ１７のディスクを回転する電源として使用されてもよい。 Further, the recorder 1 may include a converter that outputs a voltage between the voltage V1 and the voltage V2 between the voltage holding circuit 12 and the converter 13. For example, the recorder 1 may be connected to a converter that outputs a voltage of 12 V. The voltage of 12V may be used as a power source for rotating the disk of the HDD 17.

また、スイッチ２０，２２，２４，２６は、ＰＬＤ１９で実現されてもよい。また、上記では、ＰＬＤ１９が、検出信号Ｄを受信すると、スイッチ２０，２２，２４，２６をオフするとしたが、ＣＰＵ１６が、スイッチ２０，２２，２４，２６の制御を行ってもよい。例えば、ＣＰＵ１６は、検出信号Ｄを受信すると、ＰＬＤ１９を介して、スイッチ２０，２２，２４，２６をオフしてもよい。また、ＣＰＵ１６は、検出信号Ｄを受信すると、ＰＬＤ１９を介さず、バス２８を介してスイッチ２０，２２，２４，２６をオフしてもよい。 Further, the switches 20, 22, 24, 26 may be realized by the PLD 19. Further, in the above, when the PLD 19 receives the detection signal D, the switches 20, 22, 24, 26 are turned off, but the CPU 16 may control the switches 20, 22, 24, 26. For example, when the CPU 16 receives the detection signal D, the switches 20, 22, 24, and 26 may be turned off via the PLD 19. Further, when the CPU 16 receives the detection signal D, the switches 20, 22, 24, and 26 may be turned off via the bus 28 without going through the PLD 19.

また、コンデンサＣ１～Ｃ３の数は３つに限られない。コンデンサは、２以下であってもよいし、４以上であってもよい。また、マウス５等の外部装置が接続されるコネクタ２５は、２以上であってもよい。また、表示装置４等の外部装置が接続されるコネクタ２７は、２以上であってもよい。 Further, the number of capacitors C1 to C3 is not limited to three. The number of capacitors may be 2 or less, or may be 4 or more. Further, the number of connectors 25 to which an external device such as a mouse 5 is connected may be two or more. Further, the number of connectors 27 to which an external device such as the display device 4 is connected may be two or more.

上記の実施の形態の説明に用いた各機能ブロックは、典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部または全てを含むように１チップ化されてもよい。ここでは、ＬＳＩとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。 Each functional block used in the description of the above embodiment is typically realized as an LSI which is an integrated circuit. These may be individually integrated into one chip, or may be integrated into one chip so as to include a part or all of them. Although it is referred to as LSI here, it may be referred to as IC, system LSI, super LSI, or ultra LSI depending on the degree of integration.

また、集積回路化の手法はＬＳＩに限るものではなく、専用回路または汎用プロセッサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Field Programmable Gate Array）、又は、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。 Further, the method of making an integrated circuit is not limited to the LSI, and may be realized by a dedicated circuit or a general-purpose processor. An FPGA (Field Programmable Gate Array) that can be programmed after the LSI is manufactured, or a reconfigurable processor that can reconfigure the connection and settings of circuit cells inside the LSI may be used.

さらには、半導体技術の進歩または派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適用等が可能性としてありえる。 Furthermore, if an integrated circuit technology that replaces an LSI appears due to advances in semiconductor technology or another technology derived from it, it is naturally possible to integrate functional blocks using that technology. The application of biotechnology may be possible.

本開示は、カメラの画像データを録画するレコーダにおいて有用である。 The present disclosure is useful in recorders that record camera image data.

１ レコーダ
２ アダプタ
３ａ～３ｄ カメラ
４ 表示装置
５ マウス
１１，２１ａ～２１ｄ，２５，２７ コネクタ
１２ 電圧保持回路
１３，１４ コンバータ
１５ 監視回路
１６ ＣＰＵ
１７ ＨＤＤ
１８ ＤＲＡＭ
１９ ＰＬＤ
２０，２２，２４，２６ スイッチ
２３ ファン
２８ バス 1 Recorder 2 Adapter 3a to 3d Camera 4 Display device 5 Mouse 11,21a to 21d, 25,27 Connector 12 Voltage holding circuit 13,14 Converter 15 Monitoring circuit 16 CPU
17 HDD
18 DRAM
19 PLD
20, 22, 24, 26 Switch 23 Fan 28 Bus

Claims (7)

電源の一部をカメラに供給し、前記カメラの画像データを記憶するレコーダであって、
前記電源の電圧が所定値以下になると検出信号を出力する監視回路と、
前記電源の電荷を充電する電圧保持回路と、
前記電圧保持回路を経由して前記電源が供給され、前記検出信号が出力された場合、前記カメラへの前記電源の供給を停止するロジック回路と、
前記電圧保持回路を経由して前記電源が供給され、前記検出信号が出力された場合、シャットダウン処理を実行する制御部と、
を有するレコーダ。 A recorder that supplies a part of the power supply to the camera and stores the image data of the camera.
A monitoring circuit that outputs a detection signal when the voltage of the power supply falls below a predetermined value,
A voltage holding circuit that charges the electric charge of the power supply and
A logic circuit that stops the supply of the power supply to the camera when the power supply is supplied via the voltage holding circuit and the detection signal is output.
When the power is supplied via the voltage holding circuit and the detection signal is output, a control unit that executes a shutdown process and a control unit.
Recorder with. 前記電圧保持回路は、前記制御部が前記シャットダウン処理を完了する時間より長い時間、前記制御部および前記ロジック回路に供給される前記電源の電圧が、前記制御部および前記ロジック回路の動作電圧以上となるように保持する、
請求項１に記載のレコーダ。 In the voltage holding circuit, the voltage of the power supply supplied to the control unit and the logic circuit is equal to or higher than the operating voltage of the control unit and the logic circuit for a time longer than the time required for the control unit to complete the shutdown process. Hold to be,
The recorder according to claim 1. 前記電圧保持回路を経由して前記電源が供給され、前記カメラの画像データを記憶する記憶装置、をさらに備え、
前記電圧保持回路は、前記制御部が前記シャットダウン処理を完了する時間より長い時間、前記記憶装置に供給される前記電源の電圧が、前記記憶装置の動作電圧以上となるように保持する、
請求項１または２に記載のレコーダ。 A storage device, which is supplied with the power supply via the voltage holding circuit and stores image data of the camera, is further provided.
The voltage holding circuit holds the voltage of the power supply supplied to the storage device so as to be equal to or higher than the operating voltage of the storage device for a time longer than the time required for the control unit to complete the shutdown process.
The recorder according to claim 1 or 2. 前記電圧保持回路を経由した前記電源が供給される周辺装置、をさらに備え、
前記ロジック回路は、前記検出信号が出力された場合、前記周辺装置への前記電源の供給を停止する、
請求項１から３のいずれか一項に記載のレコーダ。 A peripheral device, to which the power is supplied via the voltage holding circuit, is further provided.
The logic circuit stops the supply of the power supply to the peripheral device when the detection signal is output.
The recorder according to any one of claims 1 to 3. 前記電圧保持回路は、充電した前記電荷の前記カメラへの流入を防止する逆流防止回路を有する、
請求項１から４のいずれか一項に記載のレコーダ。 The voltage holding circuit includes a backflow prevention circuit that prevents the charged charge from flowing into the camera.
The recorder according to any one of claims 1 to 4. 前記電源は、アダプタから供給された直流電源である、
請求項１から５のいずれか一項に記載のレコーダ。 The power source is a DC power source supplied from the adapter.
The recorder according to any one of claims 1 to 5. 電源の一部をカメラに供給し、前記カメラの画像データを記憶するレコーダの終了方法であって、
前記電源の電荷を電圧保持回路によって充電し、
前記電源の電圧が所定値以下になった場合、前記電圧保持回路を経由して前記電源が供給されるロジック回路が、前記カメラへの前記電源の供給を停止し、
前記電源の電圧が所定値以下になった場合、前記電圧保持回路を経由して前記電源が供給される制御部が、シャットダウン処理を実行する、
終了方法。 It is a method of ending the recorder that supplies a part of the power supply to the camera and stores the image data of the camera.
The electric charge of the power supply is charged by the voltage holding circuit, and the electric charge is charged.
When the voltage of the power supply becomes equal to or lower than a predetermined value, the logic circuit to which the power supply is supplied via the voltage holding circuit stops the supply of the power supply to the camera.
When the voltage of the power supply becomes equal to or less than a predetermined value, the control unit to which the power supply is supplied via the voltage holding circuit executes the shutdown process.
How to exit.
JP2018223396A 2018-11-29 2018-11-29 Recorder and exit method Active JP7028756B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018223396A JP7028756B2 (en) 2018-11-29 2018-11-29 Recorder and exit method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018223396A JP7028756B2 (en) 2018-11-29 2018-11-29 Recorder and exit method

Publications (2)

Publication Number Publication Date
JP2020088719A JP2020088719A (en) 2020-06-04
JP7028756B2 true JP7028756B2 (en) 2022-03-02

Family

ID=70909066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018223396A Active JP7028756B2 (en) 2018-11-29 2018-11-29 Recorder and exit method

Country Status (1)

Country Link
JP (1) JP7028756B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023044516A (en) 2021-09-17 2023-03-30 横河電機株式会社 Terminal device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092722A (en) 2001-09-18 2003-03-28 Canon Inc Digital device with recording means
JP2007528645A (en) 2004-02-17 2007-10-11 タレス アビオニクス インコーポレイテッド Multiple camera surveillance system and its use
JP2007272504A (en) 2006-03-31 2007-10-18 Megachips System Solutions Inc Recording medium protection device
JP2015076730A (en) 2013-10-09 2015-04-20 Ｎｅｃエンジニアリング株式会社 Recording device and recording method
JP2016100829A (en) 2014-11-25 2016-05-30 三菱電機株式会社 Video recording control device, video recording control method and cctv system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092722A (en) 2001-09-18 2003-03-28 Canon Inc Digital device with recording means
JP2007528645A (en) 2004-02-17 2007-10-11 タレス アビオニクス インコーポレイテッド Multiple camera surveillance system and its use
JP2007272504A (en) 2006-03-31 2007-10-18 Megachips System Solutions Inc Recording medium protection device
JP2015076730A (en) 2013-10-09 2015-04-20 Ｎｅｃエンジニアリング株式会社 Recording device and recording method
JP2016100829A (en) 2014-11-25 2016-05-30 三菱電機株式会社 Video recording control device, video recording control method and cctv system

Also Published As

Publication number Publication date
JP2020088719A (en) 2020-06-04

Similar Documents

Publication Publication Date Title
US9887628B1 (en) Power loss protection integrated circuit
TWI388105B (en) Apparatus for battery backup system
JP2020065439A (en) Multi-phase battery charging with boost bypass
US20180102664A1 (en) Battery Charging with Reused Inductor for Boost
US8161310B2 (en) Extending and scavenging super-capacitor capacity
US8129947B2 (en) Method and system for utilizing a memory control circuit for controlling data transfer to and from a memory system
US9984762B1 (en) Cascaded E-fuse switch circuits to control data backup in a storage device
KR20170028096A (en) Method for inspecting auxiliary power supply and electronic device adopting the same
US8671295B2 (en) Generating a signal to reduce computer system power consumption from signals provided by a plurality of power supplies
US11581023B2 (en) Power delivery circuitry
JP7028756B2 (en) Recorder and exit method
JP7303020B2 (en) Power supply circuit, power management circuit, data storage device
US20200335961A1 (en) Systems and methods for extending fault timer to prevent overcurrent protection shutdown during powering on of information handling system
US11404906B1 (en) Power failure protection system for solid state drives
TW201351116A (en) Controlling a current drawn from an adapter by a computer system
CN109358740A (en) A kind of power-supply management system applied to SSD
US20220209573A1 (en) Auxiliary power management device and electronic system including the same
US10365705B2 (en) System and methods for prioritized multi-node server and infrastructure availability during power capacity loss
WO2015069667A1 (en) System and method for adjusting power failure check trip point within a storage device
CN215120253U (en) Power supply switching circuit and power supply
JP2007156605A (en) External peripheral device and interface cable
CN210490828U (en) BMC delay power-off circuit
EP4283470A1 (en) Electronic system and determination method capable of determining reason of cold boot event
US20170060210A1 (en) Power controls
JP2024042459A (en) Memory system and power control circuit

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190625

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190731

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190902

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190910

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20191205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20201224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220217

R150 Certificate of patent or registration of utility model

Ref document number: 7028756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350