JP7018346B2 - Wireless system, delay error detection device, and delay error detection method - Google Patents

Wireless system, delay error detection device, and delay error detection method Download PDF

Info

Publication number
JP7018346B2
JP7018346B2 JP2018069813A JP2018069813A JP7018346B2 JP 7018346 B2 JP7018346 B2 JP 7018346B2 JP 2018069813 A JP2018069813 A JP 2018069813A JP 2018069813 A JP2018069813 A JP 2018069813A JP 7018346 B2 JP7018346 B2 JP 7018346B2
Authority
JP
Japan
Prior art keywords
switch
delay
transmission unit
analog
transmitters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018069813A
Other languages
Japanese (ja)
Other versions
JP2019180071A (en
Inventor
康英 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2018069813A priority Critical patent/JP7018346B2/en
Publication of JP2019180071A publication Critical patent/JP2019180071A/en
Application granted granted Critical
Publication of JP7018346B2 publication Critical patent/JP7018346B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/10—Internal combustion engine [ICE] based vehicles
    • Y02T10/12—Improving ICE efficiencies

Landscapes

  • Transmitters (AREA)

Description

本発明は、無線システム、遅延誤差検出装置、及び遅延誤差検出方法に関する。 The present invention relates to a wireless system, a delay error detection device, and a delay error detection method.

特許文献１には、現用系と予備系の２系統の無線装置を備え、メンテナンス作業の際に、現用系と予備系とを無瞬断で切り替えるようにした冗長系を持つ無線システムが記載されている。このような冗長系を持つ無線システムでは、無線装置を切り替える際に、データ伝送のタイミングにずれがあると、受信側での復調に問題が生じてくる。そこで、特許文献１では、フレームタイミングを揃えることで装置間でのデータ伝送のタイミングを合わせ、無瞬断での現用系と予備系との切り替えを実現している。 Patent Document 1 describes a wireless system having two wireless devices, a working system and a spare system, and having a redundant system in which the working system and the spare system are switched without interruption during maintenance work. ing. In a wireless system having such a redundant system, if there is a difference in the timing of data transmission when switching wireless devices, a problem arises in demodulation on the receiving side. Therefore, in Patent Document 1, the timing of data transmission between the devices is matched by aligning the frame timings, and switching between the active system and the backup system is realized without a momentary interruption.

特許第５２９３９２５号公報Japanese Patent No. 5293925

現用系と予備系の２系統の無線装置を切り替えるような場合、フレームタイミングのようなディジタルデータでの遅延誤差とともに、アナログ部での遅延誤差が生じる。近年のデータ伝送の高速化で無線シンボルレートの高速化、変調多値数の高多値化により、送信切り替え時の送信側のアナログ部での遅延誤差が受信側復調部に与える影響は大きくなっている。しかしながら、特許文献１では、送信側の無線装置のアナログ部の遅延誤差は考慮されていない。 When switching between two wireless devices, a working system and a backup system, a delay error occurs in the analog section as well as a delay error in digital data such as frame timing. Due to the high speed of data transmission in recent years, the speed of wireless symbol rate and the increase of the number of modulation multi-values have increased the influence of the delay error in the analog part on the transmitting side at the time of transmission switching on the demodulation part on the receiving side. ing. However, in Patent Document 1, the delay error of the analog portion of the wireless device on the transmitting side is not taken into consideration.

上述の課題を鑑み、本発明は、同様に構成される２系統の送信部のアナログ部での遅延誤差に対する補償が行える無線システム、遅延誤差検出装置、及び遅延誤差検出方法を提供することを目的とする。 In view of the above problems, it is an object of the present invention to provide a wireless system, a delay error detection device, and a delay error detection method capable of compensating for a delay error in an analog unit of two transmission units similarly configured. And.

本発明の一態様に係る無線システムは、同様に構成される第１及び第２の送信部と、前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量を検出し、前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量とが等しくなるように、前記第１の送信部及び／又は前記第２の送信部における変調後のディジタル信号の遅延量を調整する遅延誤差検出部とを備え、前記遅延誤差検出部は、前記第１及び第２の送信部からの高周波信号を選択的に入力する第１のスイッチと、第１及び第２の送信部からの局部発振信号を選択的に入力する第２のスイッチと、前記第１のスイッチを介して入力された高周波信号と前記第２のスイッチを介して入力された局部発振信号とを乗算して周波数変換を行うミキサと、前記ミキサの出力信号をアナログ信号からディジタル信号に変換するＡＤコンバータと、第１及び第２の送信部からの変調後のディジタル信号を選択的に入力する第３のスイッチと、前記ＡＤコンバータから出力されるディジタル信号と前記第３のスイッチを介して入力された変調後のディジタル信号とを比較して遅延誤差を検出する遅延検出部とを備える。 The radio system according to one aspect of the present invention detects the first and second transmission units similarly configured, the analog delay amount of the first transmission unit, and the analog delay amount of the second transmission unit. , The digital signal after modulation in the first transmission unit and / or the second transmission unit so that the analog delay amount of the first transmission unit and the analog delay amount of the second transmission unit are equal to each other. The delay error detection unit includes a delay error detection unit that adjusts the delay amount of the above, and the delay error detection unit includes a first switch that selectively inputs high frequency signals from the first and second transmission units, and first and first switches. A second switch that selectively inputs a local oscillation signal from the transmission unit 2, a high frequency signal input via the first switch, and a local oscillation signal input via the second switch. A mixer that performs frequency conversion by multiplying by, an AD converter that converts the output signal of the mixer from an analog signal to a digital signal, and a digital signal after modulation from the first and second transmitters are selectively input. It includes a third switch and a delay detection unit that detects a delay error by comparing a digital signal output from the AD converter with a modulated digital signal input via the third switch .

本発明の一態様に係る無線システムの遅延誤差検出方法は、同様に構成される第１の送信部と第２の送信部を備えるとともに、前記第１及び第２の送信部からの高周波信号を選択的に入力する第１のスイッチと、第１及び第２の送信部からの局部発振信号を選択的に入力する第２のスイッチと、前記第１のスイッチを介して入力された高周波信号と前記第２のスイッチを介して入力された局部発振信号とを乗算して周波数変換を行うミキサと、前記ミキサの出力信号をアナログ信号からディジタル信号に変換するＡＤコンバータと、第１及び第２の送信部からの変調後のディジタル信号を選択的に入力する第３のスイッチとを備えた無線システムの遅延誤差検出方法であって、前記第１及び第２の送信部のうちの一方のアナログ遅延量を検出する工程と、前記第１及び第２の送信部のうちの他方のアナログ遅延量を検出する工程と、前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量とが等しくなるように遅延調整を行う工程とを含み、前記遅延調整を行う工程には、前記ＡＤコンバータから出力されるディジタル信号と前記第３のスイッチを介して入力された変調後のディジタル信号とを比較して遅延誤差を検出することが含まれる。 The delay error detection method of the wireless system according to one aspect of the present invention includes a first transmission unit and a second transmission unit similarly configured , and high-frequency signals from the first and second transmission units. A first switch for selectively inputting, a second switch for selectively inputting local oscillation signals from the first and second transmitters, and a high-frequency signal input via the first switch. A mixer that performs frequency conversion by multiplying the local oscillation signal input via the second switch, an AD converter that converts the output signal of the mixer from an analog signal to a digital signal, and first and second. A method for detecting a delay error in a wireless system including a third switch that selectively inputs a modulated digital signal from the transmitter of the above, and is an analog of one of the first and second transmitters. The step of detecting the delay amount, the step of detecting the analog delay amount of the other of the first and second transmission units, the analog delay amount of the first transmission unit, and the analog of the second transmission unit. The step of performing delay adjustment includes a step of performing delay adjustment so that the delay amount becomes equal, and the step of performing the delay adjustment includes a digital signal output from the AD converter and a post-modulation input via the third switch. Includes detecting delay errors by comparing with digital signals .

本発明によれば、同様に構成される第１及び第２の送信部におけるアナログ部の遅延誤差の調整を行うことができる。これにより、第１の送信部と第２の送信部とを無瞬断で切り替えても、同様のタイミングの信号を送り続けることができ、受信側における復調に影響を与えることが回避できる。 According to the present invention, it is possible to adjust the delay error of the analog unit in the first and second transmission units similarly configured. As a result, even if the first transmission unit and the second transmission unit are switched without interruption, the signals at the same timing can be continuously transmitted, and it is possible to avoid affecting the demodulation on the receiving side.

本発明の第１の実施形態に係る無線システムの構成を示すブロック図である。It is a block diagram which shows the structure of the wireless system which concerns on 1st Embodiment of this invention. 本発明の第１の実施形態に係る無線システムにおいて２つの送信部を切り替えるときの処理を示すフローチャートである。It is a flowchart which shows the process at the time of switching between two transmission units in the wireless system which concerns on 1st Embodiment of this invention. 本発明の第１の実施形態に係る無線システムにおける遅延調整の説明図である。It is explanatory drawing of the delay adjustment in the wireless system which concerns on 1st Embodiment of this invention. 本発明の第１の実施形態に係る無線システムにおける遅延調整の説明図である。It is explanatory drawing of the delay adjustment in the wireless system which concerns on 1st Embodiment of this invention. 本発明の第１の実施形態に係る無線システムにおける遅延調整の説明図である。It is explanatory drawing of the delay adjustment in the wireless system which concerns on 1st Embodiment of this invention. 本発明の第１の実施形態に係る無線システムにおける遅延調整の説明図である。It is explanatory drawing of the delay adjustment in the wireless system which concerns on 1st Embodiment of this invention. 本発明による無線システムの基本構成を示す概略ブロック図である。It is a schematic block diagram which shows the basic structure of the wireless system by this invention.

以下、本発明の実施の形態について図面を参照しながら説明する。図１は、本発明の第１の実施形態に係る無線システム１の構成を示すブロック図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a wireless system 1 according to a first embodiment of the present invention.

図１に示すように、本発明の第１の実施形態に係る無線システム１は、２つの送信部１００ａ及び１００ｂと、遅延誤差検出部２００とから構成される。２つの送信部１００ａ及び１００ｂは同様に構成されている。 As shown in FIG. 1, the radio system 1 according to the first embodiment of the present invention includes two transmission units 100a and 100b and a delay error detection unit 200. The two transmitters 100a and 100b are similarly configured.

送信部１００ａ、１００ｂは、フレーム化部１１１ａ、１１１ｂと、マッピング部１１２ａ、１１２ｂと、ディジタル変調器１１３ａ、１１３ｂと、遅延調整器１１４ａ、１１４ｂと、ＤＡコンバータ（Digital-to-Analog Converter）１１５ａ、１１５ｂと、バッファ１１６ａ、１１６ｂと、ミキサ１１７ａ、１１７ｂと、ローカル発振器１１８ａ、１１８ｂと、電力増幅器１１９ａ、１１９ｂとを備えている。 The transmission units 100a and 100b include framing units 111a and 111b, mapping units 112a and 112b, digital modulators 113a and 113b, delay regulators 114a and 114b, and a DA converter (Digital-to-Analog Converter) 115a. It includes 115b, buffers 116a and 116b, mixers 117a and 117b, local oscillators 118a and 118b, and power amplifiers 119a and 119b.

フレーム化部１１１ａ、１１１ｂには、データ（ＤＡＴＡ）及びクロック（ＣＬＫ）が入力される。フレーム化部１１１ａ、１１１ｂは、入力データを所定のフレームの形式に整形する。フレーム化部１１１aとフレーム化部１１１ｂとの間では、互いにタイミング信号がやり取りされる。マッピング部１１２ａ、１１２ｂは、送信データをＩＱ平面に上にマッピングする。ディジタル変調器１１３ａ、１１３ｂは、ＩＱ平面にマッピングされた送信データを用いて、送信データをディジタル変調する。遅延調整器１１４ａ、１１４ｂは、２つの送信部１００ａ、１００ｂのアナログ部の遅延調整を行う。ＤＡコンバータ１１５ａ、１１５ｂは、送信データをディジタル信号からアナログ信号に変換する。ミキサ１１７ａ、１１７ｂは、ＤＡコンバータ１１５ａ、１１５ｂからの送信信号とローカル発振器１１８ａ、１１８ｂからの局部発振信号とを乗算して、送信信号の周波数を所望の周波数に変換する。電力増幅器１１９ａ、１１９ｂは、送信信号を電力増幅し、高周波信号として出力する。送信部１００ａ及び１００ｂにおいて、ＤＡコンバータ１１５ａ及び１１５ｂより後段がアナログ部となる。 Data (DATA) and clock (CLK) are input to the framing units 111a and 111b. The framing units 111a and 111b format the input data into a predetermined frame format. Timing signals are exchanged between the framing unit 111a and the framing unit 111b. The mapping units 112a and 112b map the transmission data on the IQ plane. The digital modulators 113a and 113b digitally modulate the transmission data using the transmission data mapped to the IQ plane. The delay adjusters 114a and 114b adjust the delay of the analog units of the two transmission units 100a and 100b. The DA converters 115a and 115b convert the transmission data from a digital signal to an analog signal. The mixers 117a and 117b multiply the transmission signals from the DA converters 115a and 115b with the locally oscillated signals from the local oscillators 118a and 118b to convert the frequency of the transmission signal to a desired frequency. The power amplifiers 119a and 119b power-amplify the transmission signal and output it as a high-frequency signal. In the transmission units 100a and 100b, the analog unit is in the subsequent stage after the DA converters 115a and 115b.

送信部１００ａ及び１００ｂの送信信号は、スイッチ１２１に供給される。スイッチ１２１は、２つの送信部１００ａ及び１００ｂを切り替えるスイッチである。スイッチ１２１が端子１２１ａ側に設定されると、送信部１００ａ側からの送信信号がアンテナ１２２から出力される。スイッチ１２１が端子１２１ｂ側に設定されると、送信部１００ｂ側からの送信信号がアンテナ１２２から出力される。 The transmission signals of the transmission units 100a and 100b are supplied to the switch 121. The switch 121 is a switch for switching between the two transmission units 100a and 100b. When the switch 121 is set on the terminal 121a side, the transmission signal from the transmission unit 100a side is output from the antenna 122. When the switch 121 is set on the terminal 121b side, the transmission signal from the transmission unit 100b side is output from the antenna 122.

本実施形態では、このような２つの送信部１００ａ及び１００ｂを有する冗長系のシステムに、更に、遅延誤差検出部２００が設けられる。遅延誤差検出部２００は、送信部１００ａのアナログ遅延量と送信部１００ｂのアナログ遅延量を検出し、送信部１００ａのアナログ遅延量と送信部１００ｂのアナログ遅延量とが等しくなるように、送信部１００ａ及び／又は送信部１００ｂにおける変調後のディジタル信号の遅延量を調整する。 In the present embodiment, the delay error detection unit 200 is further provided in the redundant system having the two transmission units 100a and 100b. The delay error detection unit 200 detects the analog delay amount of the transmission unit 100a and the analog delay amount of the transmission unit 100b, and the transmission unit so that the analog delay amount of the transmission unit 100a and the analog delay amount of the transmission unit 100b are equal to each other. The delay amount of the digital signal after modulation in 100a and / or the transmission unit 100b is adjusted.

遅延誤差検出部２００は、スイッチ（第１のスイッチ）２１１、スイッチ（第２のスイッチ）２１２、スイッチ（第３のスイッチ）２１３と、ミキサ２１４と、バッファ２１５と、ＡＤコンバータ（Analog-to-Digital Converter）２１６と、遅延検出部２１７とから構成される。 The delay error detection unit 200 includes a switch (first switch) 211, a switch (second switch) 212, a switch (third switch) 213, a mixer 214, a buffer 215, and an AD converter (Analog-to-). Digital Converter) 216 and a delay detection unit 217.

スイッチ２１１は、送信部１００ａ及び１００ｂからの高周波信号を選択的に入力する。スイッチ２１２は、送信部１００ａ及び１００ｂからの局部発振信号を選択的に入力する。スイッチ２１３は、送信部１００ａ及び１００ｂからの変調後のディジタル信号を選択的に入力する。 The switch 211 selectively inputs high frequency signals from the transmission units 100a and 100b. The switch 212 selectively inputs the local oscillation signals from the transmission units 100a and 100b. The switch 213 selectively inputs the modulated digital signals from the transmission units 100a and 100b.

ミキサ２１４は、送信部１００ａ又は１００ｂからの高周波信号と、送信部１００ａ又は１００ｂからの局部発振信号とを乗算して周波数変換を行う。ＡＤコンバータ２１６は、ミキサ２１４の出力信号をアナログ信号からディジタル信号に変換する。遅延検出部２１７は、ＡＤコンバータ２１６から出力されるディジタル信号の位相と、送信部１００ａ又は１００ｂからの変調後のディジタル信号の位相とを比較して、遅延誤差を検出する。 The mixer 214 multiplies the high frequency signal from the transmission unit 100a or 100b and the local oscillation signal from the transmission unit 100a or 100b to perform frequency conversion. The AD converter 216 converts the output signal of the mixer 214 from an analog signal to a digital signal. The delay detection unit 217 compares the phase of the digital signal output from the AD converter 216 with the phase of the modulated digital signal from the transmission unit 100a or 100b, and detects the delay error.

次に、本発明の第１の実施形態に係る無線システム１において２つの送信部１００ａ及び１００ｂを無瞬断で切り替えるときの処理について説明する。図２は、本発明の第１の実施形態に係る無線システム１において２つの送信部１００ａ及び１００ｂを切り替えるときの処理を示すフローチャートである。ここでは、送信部１００ａから送信部１００ｂへの切り替えを行うものとする。 Next, in the wireless system 1 according to the first embodiment of the present invention, a process for switching between the two transmission units 100a and 100b without interruption will be described. FIG. 2 is a flowchart showing a process when switching between two transmission units 100a and 100b in the wireless system 1 according to the first embodiment of the present invention. Here, it is assumed that the transmission unit 100a is switched to the transmission unit 100b.

（ステップＳ１）まず、遅延誤差検出部２００の各スイッチ（スイッチ２１１、スイッチ２１２、スイッチ２１３）を送信部１００ａ側に設定し、送信部１００ａのアナログ遅延量を検出する。 (Step S1) First, each switch (switch 211, switch 212, switch 213) of the delay error detection unit 200 is set on the transmission unit 100a side, and the analog delay amount of the transmission unit 100a is detected.

すなわち、スイッチ２１１が端子２１１ａ側に設定され、スイッチ２１２が端子２１２ａ側に設定され、スイッチ２１３が端子２１３ａ側に設定される。スイッチ２１１が端子２１１ａ側に設定されている場合、電力増幅器１１９ａからバッファ１２０ａを介して出力される高周波信号がスイッチ２１１を介して、ミキサ２１４に入力される。また、スイッチ２１２が端子２１２ａ側に設定されている場合、ローカル発振器１１８ａからの局部発振信号がスイッチ２１２を介してミキサ２１４に入力される。また、スイッチ２１３が端子２１３ａ側に設定されている場合、ディジタル変調器１１３ａからのディジタル信号がスイッチ２１３を介して遅延検出部２１７に入力される。 That is, the switch 211 is set on the terminal 211a side, the switch 212 is set on the terminal 212a side, and the switch 213 is set on the terminal 213a side. When the switch 211 is set on the terminal 211a side, a high frequency signal output from the power amplifier 119a via the buffer 120a is input to the mixer 214 via the switch 211. Further, when the switch 212 is set to the terminal 212a side, the local oscillation signal from the local oscillator 118a is input to the mixer 214 via the switch 212. When the switch 213 is set on the terminal 213a side, the digital signal from the digital modulator 113a is input to the delay detection unit 217 via the switch 213.

ミキサ２１４でローカル発振器１１８ａの局部発振信号と電力増幅器１１９ａから出力される高周波信号とが乗算される。ミキサ２１４の出力信号は、送信部１００ａにおけるミキサ１１７ａの入力信号と対応した周波数の信号となる。ミキサ２１４の出力信号は、バッファ２１５を介してＡＤコンバータ２１６に送られ、ＡＤコンバータ２１６でディジタル信号に変換される。ＡＤコンバータ２１６の出力信号は、送信部１００ａにおけるディジタル変調器１１３ａの出力信号と対応した信号となる。 The mixer 214 multiplies the local oscillation signal of the local oscillator 118a with the high frequency signal output from the power amplifier 119a. The output signal of the mixer 214 is a signal having a frequency corresponding to the input signal of the mixer 117a in the transmission unit 100a. The output signal of the mixer 214 is sent to the AD converter 216 via the buffer 215, and is converted into a digital signal by the AD converter 216. The output signal of the AD converter 216 is a signal corresponding to the output signal of the digital modulator 113a in the transmission unit 100a.

遅延検出部２１７は、ＡＤコンバータ２１６の出力信号の位相とディジタル変調器１１３ａの出力信号の位相とを比較して、位相誤差を検出する。この遅延検出部２１７で検出される位相誤差は、送信部１００ａのアナログ遅延量δ１（遅延調整器１１４ａ、ＤＡコンバータ１１５ａ、バッファ１１６ａ、ミキサ１１７ａ、電力増幅器１１９ａの遅延量）と、遅延誤差検出部２００のアナログ遅延量δａ（ミキサ２１４、バッファ２１５、ＡＤコンバータ２１６の遅延量）との和に相当する。なお、遅延調整器１１４ａはディジタル回路であるが、アナログ遅延量を調整するために設けられたものであり、遅延調整器１１４ａの遅延量は、送信部１００ａのアナログ遅延量に含められる。このようにして、送信部１００ａのアナログ遅延量が検出される。 The delay detection unit 217 compares the phase of the output signal of the AD converter 216 with the phase of the output signal of the digital modulator 113a, and detects the phase error. The phase error detected by the delay detection unit 217 is the analog delay amount δ1 (delay adjuster 114a, DA converter 115a, buffer 116a, mixer 117a, delay amount of the power amplifier 119a) of the transmission unit 100a, and the delay error detection unit. It corresponds to the sum of the analog delay amount δa (the delay amount of the mixer 214, the buffer 215, and the AD converter 216) of 200. Although the delay adjuster 114a is a digital circuit, it is provided for adjusting the analog delay amount, and the delay amount of the delay adjuster 114a is included in the analog delay amount of the transmission unit 100a. In this way, the analog delay amount of the transmission unit 100a is detected.

（ステップＳ２）次に、遅延誤差検出部２００の各スイッチ（スイッチ２１１、スイッチ２１２、スイッチ２１３）を送信部１００ｂ側に設定し、送信部１００ｂのアナログ遅延量を検出する。 (Step S2) Next, each switch (switch 211, switch 212, switch 213) of the delay error detection unit 200 is set on the transmission unit 100b side, and the analog delay amount of the transmission unit 100b is detected.

すなわち、スイッチ２１１が端子２１１ｂ側に設定され、スイッチ２１２が端子２１２ｂ側に設定され、スイッチ２１３が端子２１３ｂ側に設定される。スイッチ２１１が端子２１１ｂ側に設定されている場合、電力増幅器１１９ｂからバッファ１２０ｂを介して出力される高周波信号がスイッチ２１１を介して、ミキサ２１４に入力される。また、スイッチ２１２が端子２１２ｂ側に設定されている場合、ローカル発振器１１８ｂからの局部発振信号がスイッチ２１２を介してミキサ２１４に入力される。また、スイッチ２１３が端子２１３ｂ側に設定されている場合、ディジタル変調器１１３ｂからのディジタル信号がスイッチ２１３を介して遅延検出部２１７に入力される。 That is, the switch 211 is set on the terminal 211b side, the switch 212 is set on the terminal 212b side, and the switch 213 is set on the terminal 213b side. When the switch 211 is set on the terminal 211b side, a high frequency signal output from the power amplifier 119b via the buffer 120b is input to the mixer 214 via the switch 211. Further, when the switch 212 is set to the terminal 212b side, the local oscillation signal from the local oscillator 118b is input to the mixer 214 via the switch 212. Further, when the switch 213 is set on the terminal 213b side, the digital signal from the digital modulator 113b is input to the delay detection unit 217 via the switch 213.

ミキサ２１４で、ローカル発振器１１８ｂの局部発振信号と電力増幅器１１９ｂから出力される高周波信号とが乗算される。ミキサ２１４の出力信号は、送信部１００ｂにおけるミキサ１１７ｂの入力信号と対応した周波数の信号となる。ミキサ２１４の出力信号は、バッファ２１５を介してＡＤコンバータ２１６に送られ、ＡＤコンバータ２１６でディジタル信号に変換される。ＡＤコンバータ２１６の出力信号は、送信部１００ｂにおけるディジタル変調器１１３ｂの出力信号と対応した信号となる。 The mixer 214 multiplies the local oscillation signal of the local oscillator 118b with the high frequency signal output from the power amplifier 119b. The output signal of the mixer 214 is a signal having a frequency corresponding to the input signal of the mixer 117b in the transmission unit 100b. The output signal of the mixer 214 is sent to the AD converter 216 via the buffer 215, and is converted into a digital signal by the AD converter 216. The output signal of the AD converter 216 is a signal corresponding to the output signal of the digital modulator 113b in the transmission unit 100b.

遅延検出部２１７は、ＡＤコンバータ２１６の出力信号の位相とディジタル変調器１１３ｂの出力信号の位相とを比較して、位相誤差を検出する。遅延検出部２１７で検出される位相誤差は、送信部１００ｂのアナログ遅延量δ２（遅延調整部１１４ｂ、ＤＡコンバータ１１５ｂ、バッファ１１６ｂ、ミキサ１１７ｂ、電力増幅器１１９ｂの遅延量）と、遅延誤差検出部２００のアナログ遅延量δａ（ミキサ２１４、バッファ２１５、ＡＤコンバータ２１６の遅延量）との和に相当する。なお、遅延調整器１１４ｂはディジタル回路であるが、アナログ遅延量を調整するために設けられたものであり、遅延調整器１１４ｂの遅延量は、送信部１００ｂのアナログ遅延量に含められる。このようにして、送信部１００ｂのアナログ遅延量が検出される。 The delay detection unit 217 compares the phase of the output signal of the AD converter 216 with the phase of the output signal of the digital modulator 113b, and detects the phase error. The phase error detected by the delay detection unit 217 is the analog delay amount δ2 (delay adjustment unit 114b, DA converter 115b, buffer 116b, mixer 117b, delay amount of the power amplifier 119b) of the transmission unit 100b, and the delay error detection unit 200. Corresponds to the sum of the analog delay amount δa (the delay amount of the mixer 214, the buffer 215, and the AD converter 216). Although the delay adjuster 114b is a digital circuit, it is provided for adjusting the analog delay amount, and the delay amount of the delay adjuster 114b is included in the analog delay amount of the transmission unit 100b. In this way, the analog delay amount of the transmission unit 100b is detected.

（ステップＳ３）遅延誤差検出部２００により、送信部１００ａのアナログ遅延量δ１と送信部１００ｂのアナログ遅延量δ２とが等しくなるように、遅延調整を行う。 (Step S3) The delay error detection unit 200 adjusts the delay so that the analog delay amount δ1 of the transmission unit 100a and the analog delay amount δ2 of the transmission unit 100b are equal to each other.

前述したように、ステップＳ１で、ＡＤコンバータ２１６の出力信号の位相とディジタル変調器１１３ａの出力信号の位相とが比較され、送信部１００ａのアナログ遅延量δ１が検出される。また、ステップＳ２で、ＡＤコンバータ２１６の出力信号の位相とディジタル変調器１１３ｂの出力信号の位相とが比較され、送信部１００ｂのアナログ遅延量δ２が検出される。遅延検出部２１７は、送信部１００ａのアナログ遅延量δ１と、送信部１００ｂのアナログ遅延量δ２との遅延誤差（δ１－δ２）を求め、この遅延誤差（δ１－δ２）がゼロになるように、送信部１００ａの遅延調整器１１４ａ及び／又は送信部１００ｂの遅延調整器１１４ｂの遅延量を調整する。これにより、送信部１００ａのアナログ遅延量δ１と送信部１００ｂのアナログ遅延量δ２とを等しくすることができる。なお、位相の比較は、ＡＤコンバータ２１６の出力信号の位相とディジタル変調器１１３ａ（又はディジタル変調器１１３ｂ）の出力信号の位相の相関関係に基づいて比較するようにしてもよい。 As described above, in step S1, the phase of the output signal of the AD converter 216 and the phase of the output signal of the digital modulator 113a are compared, and the analog delay amount δ1 of the transmission unit 100a is detected. Further, in step S2, the phase of the output signal of the AD converter 216 and the phase of the output signal of the digital modulator 113b are compared, and the analog delay amount δ2 of the transmission unit 100b is detected. The delay detection unit 217 obtains a delay error (δ1-δ2) between the analog delay amount δ1 of the transmission unit 100a and the analog delay amount δ2 of the transmission unit 100b so that the delay error (δ1-δ2) becomes zero. , The delay amount of the delay adjuster 114a of the transmission unit 100a and / or the delay adjuster 114b of the transmission unit 100b is adjusted. As a result, the analog delay amount δ1 of the transmission unit 100a and the analog delay amount δ2 of the transmission unit 100b can be made equal. The phase comparison may be based on the correlation between the phase of the output signal of the AD converter 216 and the phase of the output signal of the digital modulator 113a (or the digital modulator 113b).

なお、ステップＳ１で遅延検出部２１７により求められる遅延誤差は、送信部１００ａのアナログ遅延量δ１と、遅延誤差検出部２００のアナログ遅延量δａとの和に相当する遅延量である。ステップＳ２で遅延検出部２１７により求められる遅延誤差は、送信部１００ｂのアナログ遅延量δ２と、遅延誤差検出部２００のアナログ遅延量δａとの和に相当する遅延量である。両者の遅延誤差の差を求めると、遅延誤差検出部２００のアナログ遅延量δａはキャンセルされる。よって、ステップＳ１で求めた遅延誤差と、ステップＳ２で求めた遅延誤差とを減算すれば、送信部１００ａのアナログ遅延量δ１と送信部１００ｂのアナログ遅延量δ２との遅延誤差（δ１－δ２）が求められることになる。 The delay error obtained by the delay detection unit 217 in step S1 is a delay amount corresponding to the sum of the analog delay amount δ1 of the transmission unit 100a and the analog delay amount δa of the delay error detection unit 200. The delay error obtained by the delay detection unit 217 in step S2 is a delay amount corresponding to the sum of the analog delay amount δ2 of the transmission unit 100b and the analog delay amount δa of the delay error detection unit 200. When the difference between the two delay errors is obtained, the analog delay amount δa of the delay error detection unit 200 is canceled. Therefore, if the delay error obtained in step S1 and the delay error obtained in step S2 are subtracted, the delay error between the analog delay amount δ1 of the transmission unit 100a and the analog delay amount δ2 of the transmission unit 100b (δ1-δ2). Will be required.

（ステップＳ４）送信部を切り替えるスイッチ１２１を、端子１２１ａ側から端子１２１ｂ側に切り替える。 (Step S4) The switch 121 for switching the transmission unit is switched from the terminal 121a side to the terminal 121b side.

送信部１００ａが運用に使用されている間では、スイッチ１２１は端子１２１ａ側に設定されている。スイッチ１２１が端子１２１ｂ側に切り替えられると、送信部１００ｂの電力増幅器１１９ｂの出力信号がスイッチ１２１を介してアンテナ１２２から送信されるようになる。これにより、送信部１００ａから送信部１００ｂに、運用に用いる送信部が切り替えられる。 While the transmitter 100a is in operation, the switch 121 is set on the terminal 121a side. When the switch 121 is switched to the terminal 121b side, the output signal of the power amplifier 119b of the transmission unit 100b is transmitted from the antenna 122 via the switch 121. As a result, the transmission unit used for operation is switched from the transmission unit 100a to the transmission unit 100b.

ここで、本実施形態では、送信部１００ａのフレーム化部１１１aと送信部１００ｂのフレーム化部１１１ｂとの間でタイミング信号をやり取りしている。これにより、送信部１００ａと送信部１００ｂとで変調前のディジタルデータの遅延誤差の調整が行われる。更に、上述のように、遅延誤差検出部２００を設けることで、送信部１００ａと送信部１００ｂとで、アナログ部の遅延誤差の調整が行われている。このため、送信部１００ａから送信部１００ｂに、無瞬断で運用に用いる送信部を切り替えても、同様のタイミングの信号を送り続けることができ、受信側における復調に影響を与えることが回避できる。 Here, in the present embodiment, a timing signal is exchanged between the framing unit 111a of the transmission unit 100a and the framing unit 111b of the transmission unit 100b. As a result, the transmission unit 100a and the transmission unit 100b adjust the delay error of the digital data before modulation. Further, as described above, by providing the delay error detection unit 200, the delay error of the analog unit is adjusted by the transmission unit 100a and the transmission unit 100b. Therefore, even if the transmission unit used for operation is switched from the transmission unit 100a to the transmission unit 100b without interruption, the signal at the same timing can be continuously transmitted, and it is possible to avoid affecting the demodulation on the receiving side. ..

図３～図６は、本発明の第１の実施形態に係る無線システム１における遅延調整の説明図である。 3 to 6 are explanatory views of delay adjustment in the wireless system 1 according to the first embodiment of the present invention.

送信部１００ａのフレーム化部１１１ａ及び１１１ｂでは、入力データを所定形式のフレームに整形して出力している。ここで、図３に示すように、送信部１００ａから出力されるディジタルデータ（図３（Ａ））と、送信部１００ｂから出力されるディジタルデータ（図３（Ｂ））との間に、遅延誤差τ１が生じているとする。すなわち、図３（Ａ）に示すように、送信部１００ａのフレーム化部１１１ａでは、フレームＡ０、Ａ１、Ａ２、…が出力されている。これに対して、送信部１００ｂのフレーム化部１１１ｂからのフレームＡ０、Ａ１、Ａ２、…は、遅延誤差τ１だけ遅れている。 The framing units 111a and 111b of the transmission unit 100a format the input data into frames of a predetermined format and output the data. Here, as shown in FIG. 3, there is a delay between the digital data output from the transmission unit 100a (FIG. 3A) and the digital data output from the transmission unit 100b (FIG. 3B). It is assumed that an error τ1 has occurred. That is, as shown in FIG. 3A, the frames A0, A1, A2, ... Are output in the framed unit 111a of the transmitting unit 100a. On the other hand, the frames A0, A1, A2, ... From the framed unit 111b of the transmitting unit 100b are delayed by the delay error τ1.

上述のように、送信部１００ａのフレーム化部１１１ａと送信部１００ｂのフレーム化部１１１ｂとの間では、互いにタイミング信号がやり取りされる。これにより、図４に示すように、フレーム化部１１１ａから出力されるディジタルデータ（図４（Ａ））と、フレーム化部１１１ｂから出力されるディジタルデータ（図４（Ｂ））との間の遅延誤差τ１が解消され、ディジタルデータのタイミングを一致させることができる。 As described above, timing signals are exchanged between the framing unit 111a of the transmission unit 100a and the framing unit 111b of the transmission unit 100b. As a result, as shown in FIG. 4, between the digital data output from the framing unit 111a (FIG. 4A) and the digital data output from the framing unit 111b (FIG. 4B). The delay error τ1 is eliminated, and the timing of the digital data can be matched.

しかしながら、図４に示したように、フレーム化部１１１ａから出力されるディジタルデータと、フレーム化部１１１ｂから出力されるディジタルデータとの間の遅延誤差を解消したとしても、これらのディジタルデータを変調して送信する場合に、送信部１００ａと送信部１００ｂとでアナログ部の遅延誤差が生じる。図５では、送信部１００ａの送信信号（図５（Ａ））と送信部１００ｂの送信信号（図５（Ｂ））との間に、遅延誤差τ２が生じている。 However, as shown in FIG. 4, even if the delay error between the digital data output from the framing unit 111a and the digital data output from the framing unit 111b is eliminated, these digital data are modulated. Then, a delay error in the analog unit occurs between the transmission unit 100a and the transmission unit 100b. In FIG. 5, a delay error τ2 occurs between the transmission signal of the transmission unit 100a (FIG. 5A) and the transmission signal of the transmission unit 100b (FIG. 5B).

本実施形態では、遅延誤差検出部２００により、送信部１００ａのアナログ遅延量δ１と送信部１００ｂのアナログ遅延量δ２との遅延誤差（δ１－δ２）がゼロとなるように、遅延調整器１１４ａ及び／又は１１４ｂの遅延量が調整される。これにより、図６に示すように、送信部１００ａから出力される高周波信号（図６（Ａ））と、送信部１００ｂから出力される高周波信号（図６（Ｂ））との間のアナログ部の遅延誤差τ２が解消され、アナログ部のタイミングを一致させることができる。 In the present embodiment, the delay adjuster 114a and the delay adjuster 114a and the delay error detection unit 200 so that the delay error (δ1-δ2) between the analog delay amount δ1 of the transmission unit 100a and the analog delay amount δ2 of the transmission unit 100b becomes zero. / Or the delay amount of 114b is adjusted. As a result, as shown in FIG. 6, an analog unit between the high frequency signal output from the transmission unit 100a (FIG. 6 (A)) and the high frequency signal output from the transmission unit 100b (FIG. 6 (B)). The delay error τ2 of is eliminated, and the timing of the analog part can be matched.

なお、送信部１００ａのアナログ部と送信部１００ｂのアナログ部との遅延誤差の調整は、以下のような場合に行われる。 The delay error between the analog unit of the transmission unit 100a and the analog unit of the transmission unit 100b is adjusted in the following cases.

（１）送信部１００ａと送信部１００ｂとを切り替える際に、送信部１００ａのアナログ遅延量と送信部１００ｂのアナログ遅延量との遅延誤差がゼロとなるように調整を行い、上述のように、無瞬断で送信部１００ａと送信部１００ｂとの切り替えを行う。 (1) When switching between the transmission unit 100a and the transmission unit 100b, adjustments are made so that the delay error between the analog delay amount of the transmission unit 100a and the analog delay amount of the transmission unit 100b becomes zero, and as described above. Switching between the transmission unit 100a and the transmission unit 100b is performed without interruption.

（２）出荷前に、送信部１００ａのアナログ部と送信部１００ｂのアナログ部との遅延誤差がなくなるように、遅延誤差検出部２００を用いて、遅延調整を行う。遅延誤差の調整が一度行われれば、その後は、遅延の誤差は変動しにくい。このため、出荷された後は、調整は不要である。 (2) Before shipping, delay adjustment is performed using the delay error detection unit 200 so that the delay error between the analog unit of the transmission unit 100a and the analog unit of the transmission unit 100b is eliminated. Once the delay error has been adjusted, the delay error is unlikely to fluctuate thereafter. Therefore, no adjustment is required after shipment.

（３）所定の条件に応じて、遅延誤差の調整を行う。すなわち、無線システムが温度変化がある環境にて用いられる場合、その温度変化に応じてアナログ部の特性が変わる場合がある。そのため、遅延誤差検出部２００に、温度センサを設けておき、その温度変化が一定以上となったときに、遅延の誤差の調整を実施する。あるいは、経年劣化等を考慮する場合には、一定時間が経過したことを検知した場合に、遅延の誤差がなくなるように調整を実施する。 (3) The delay error is adjusted according to a predetermined condition. That is, when the wireless system is used in an environment where there is a temperature change, the characteristics of the analog unit may change according to the temperature change. Therefore, a temperature sensor is provided in the delay error detection unit 200, and when the temperature change exceeds a certain level, the delay error is adjusted. Alternatively, when considering aging deterioration and the like, adjustment is performed so that the delay error disappears when it is detected that a certain time has passed.

なお、遅延誤差検出部２００は、単体で「遅延誤差検出装置」として構成するようにしても良い。 The delay error detection unit 200 may be configured as a "delay error detection device" by itself.

図７は、本発明による無線システムの基本構成を示す概略ブロック図である。すなわち、本発明による無線システムは、第１及び第２の送信部５００ａ及び５００ｂと、遅延誤差検出部５０１とを備える。第１及び第２の送信部５００ａ及び５００ｂは、同様に構成される。遅延誤差検出部５０１は、第１の送信部５００ａのアナログ遅延量と第２の送信部５００ｂのアナログ遅延量を検出し、第１の送信部５００ａのアナログ遅延量と第２の送信部５００ｂのアナログ遅延量とが等しくなるように、第１の送信部５００ａ及び／又は第２の送信部５００ｂにおける変調後のディジタル信号の遅延量を調整する。 FIG. 7 is a schematic block diagram showing a basic configuration of a wireless system according to the present invention. That is, the wireless system according to the present invention includes first and second transmission units 500a and 500b, and a delay error detection unit 501. The first and second transmission units 500a and 500b are similarly configured. The delay error detection unit 501 detects the analog delay amount of the first transmission unit 500a and the analog delay amount of the second transmission unit 500b, and the analog delay amount of the first transmission unit 500a and the analog delay amount of the second transmission unit 500b. The delay amount of the digital signal after modulation in the first transmission unit 500a and / or the second transmission unit 500b is adjusted so as to be equal to the analog delay amount.

上述した実施形態における無線システム１の全部または一部をコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、ＦＰＧＡ等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。 All or part of the wireless system 1 in the above-described embodiment may be realized by a computer. In that case, a program for realizing this function may be recorded on a computer-readable recording medium, and the program recorded on the recording medium may be read by a computer system and executed. The term "computer system" as used herein includes hardware such as an OS and peripheral devices. Further, the "computer-readable recording medium" refers to a portable medium such as a flexible disk, a magneto-optical disk, a ROM, or a CD-ROM, and a storage device such as a hard disk built in a computer system. Further, a "computer-readable recording medium" is a communication line for transmitting a program via a network such as the Internet or a communication line such as a telephone line, and dynamically holds the program for a short period of time. It may also include a program that holds a program for a certain period of time, such as a volatile memory inside a computer system that is a server or a client in that case. Further, the above program may be for realizing a part of the above-mentioned functions, and may be further realized for realizing the above-mentioned functions in combination with a program already recorded in the computer system. It may be realized by using a programmable logic device such as FPGA.

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。 Although the embodiments of the present invention have been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and includes designs and the like within a range that does not deviate from the gist of the present invention.

１００ａ，１００ｂ：送信部、１１１ａ，１１１ｂ：フレーム化部、１１３ａ，１１３ｂ：ディジタル変調器、１１４ａ，１１４ｂ：遅延調整器、１１５ａ，１１５ｂ：ＤＡコンバータ、１１７ａ，１１７ｂ：ミキサ、１１８ａ，１１８ｂ：ローカル発振器、１１９ａ，１１９ｂ：電力増幅器、２００：遅延誤差検出部、２１１，２１２，２１３：スイッチ、２１４：ミキサ、２１６：ＤＡコンバータ、２１７：遅延検出部 100a, 100b: Transmitter, 111a, 111b: Framer, 113a, 113b: Digital modulator, 114a, 114b: Delay regulator, 115a, 115b: DA converter, 117a, 117b: Mixer, 118a, 118b: Local oscillator , 119a, 119b: Power amplifier, 200: Delay error detector, 211,212,213: Switch, 214: Mixer, 216: DA converter, 217: Delay detector

Claims (3)

同様に構成される第１及び第２の送信部と、
前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量を検出し、前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量とが等しくなるように、前記第１の送信部及び／又は前記第２の送信部における変調後のディジタル信号の遅延量を調整する遅延誤差検出部と
を備え、
前記遅延誤差検出部は、
前記第１及び第２の送信部からの高周波信号を選択的に入力する第１のスイッチと、
第１及び第２の送信部からの局部発振信号を選択的に入力する第２のスイッチと、
前記第１のスイッチを介して入力された高周波信号と前記第２のスイッチを介して入力された局部発振信号とを乗算して周波数変換を行うミキサと、
前記ミキサの出力信号をアナログ信号からディジタル信号に変換するＡＤコンバータと、
第１及び第２の送信部からの変調後のディジタル信号を選択的に入力する第３のスイッチと、
前記ＡＤコンバータから出力されるディジタル信号と前記第３のスイッチを介して入力された変調後のディジタル信号とを比較して遅延誤差を検出する遅延検出部と
を備える無線システム。 The first and second transmitters configured in the same manner,
The analog delay amount of the first transmission unit and the analog delay amount of the second transmission unit are detected, and the analog delay amount of the first transmission unit and the analog delay amount of the second transmission unit become equal to each other. As described above, the first transmission unit and / or the delay error detection unit for adjusting the delay amount of the modulated digital signal in the second transmission unit is provided .
The delay error detection unit is
A first switch that selectively inputs high frequency signals from the first and second transmitters, and
A second switch that selectively inputs local oscillation signals from the first and second transmitters, and
A mixer that performs frequency conversion by multiplying a high-frequency signal input via the first switch and a locally oscillated signal input via the second switch.
An AD converter that converts the output signal of the mixer from an analog signal to a digital signal,
A third switch that selectively inputs the modulated digital signal from the first and second transmitters, and
A delay detector that detects a delay error by comparing the digital signal output from the AD converter with the modulated digital signal input via the third switch.
A wireless system equipped with. 複数の送信部からの高周波信号を選択的に入力する第１のスイッチと、
前記複数の送信部からの局部発振信号を選択的に入力する第２のスイッチと、
前記第１のスイッチを介して入力された高周波信号と前記第２のスイッチを介して入力された局部発振信号とを乗算して周波数変換を行うミキサと、
前記ミキサの出力信号をアナログ信号からディジタル信号に変換するＡＤコンバータと、
前記複数の送信部からの変調後のディジタル信号を選択的に入力する第３のスイッチと、
前記ＡＤコンバータから出力されるディジタル信号と前記第３のスイッチを介して入力された変調後のディジタル信号とを比較して遅延誤差を検出する遅延検出部と
を備える遅延誤差検出装置。 A first switch that selectively inputs high-frequency signals from multiple transmitters,
A second switch that selectively inputs local oscillation signals from the plurality of transmitters, and
A mixer that performs frequency conversion by multiplying a high-frequency signal input via the first switch and a locally oscillated signal input via the second switch.
An AD converter that converts the output signal of the mixer from an analog signal to a digital signal,
A third switch that selectively inputs the modulated digital signals from the plurality of transmitters, and
A delay error detection device including a delay detection unit that detects a delay error by comparing a digital signal output from the AD converter with a modulated digital signal input via the third switch. 同様に構成される第１の送信部と第２の送信部を備えるとともに、
前記第１及び第２の送信部からの高周波信号を選択的に入力する第１のスイッチと、
第１及び第２の送信部からの局部発振信号を選択的に入力する第２のスイッチと、
前記第１のスイッチを介して入力された高周波信号と前記第２のスイッチを介して入力された局部発振信号とを乗算して周波数変換を行うミキサと、
前記ミキサの出力信号をアナログ信号からディジタル信号に変換するＡＤコンバータと、
第１及び第２の送信部からの変調後のディジタル信号を選択的に入力する第３のスイッチと
を備えた無線システムの遅延誤差検出方法であって、
前記第１及び第２の送信部のうちの一方のアナログ遅延量を検出する工程と、
前記第１及び第２の送信部のうちの他方のアナログ遅延量を検出する工程と、
前記第１の送信部のアナログ遅延量と前記第２の送信部のアナログ遅延量とが等しくなるように遅延調整を行う工程とを含み、
前記遅延調整を行う工程には、
前記ＡＤコンバータから出力されるディジタル信号と前記第３のスイッチを介して入力された変調後のディジタル信号とを比較して遅延誤差を検出することが含まれる
無線システムの遅延誤差検出方法。 It also has a first transmitter and a second transmitter configured in the same manner .
A first switch that selectively inputs high frequency signals from the first and second transmitters, and
A second switch that selectively inputs local oscillation signals from the first and second transmitters, and
A mixer that performs frequency conversion by multiplying a high-frequency signal input via the first switch and a locally oscillated signal input via the second switch.
An AD converter that converts the output signal of the mixer from an analog signal to a digital signal,
With a third switch that selectively inputs the modulated digital signal from the first and second transmitters
Is a delay error detection method for wireless systems equipped with
The step of detecting the analog delay amount of one of the first and second transmitters, and
The step of detecting the analog delay amount of the other of the first and second transmitters, and
It includes a step of adjusting the delay so that the analog delay amount of the first transmission unit and the analog delay amount of the second transmission unit are equal to each other.
In the step of performing the delay adjustment,
It includes detecting a delay error by comparing a digital signal output from the AD converter with a modulated digital signal input via the third switch.
Radio system delay error detection method.
JP2018069813A 2018-03-30 2018-03-30 Wireless system, delay error detection device, and delay error detection method Active JP7018346B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018069813A JP7018346B2 (en) 2018-03-30 2018-03-30 Wireless system, delay error detection device, and delay error detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018069813A JP7018346B2 (en) 2018-03-30 2018-03-30 Wireless system, delay error detection device, and delay error detection method

Publications (2)

Publication Number Publication Date
JP2019180071A JP2019180071A (en) 2019-10-17
JP7018346B2 true JP7018346B2 (en) 2022-02-10

Family

ID=68279046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018069813A Active JP7018346B2 (en) 2018-03-30 2018-03-30 Wireless system, delay error detection device, and delay error detection method

Country Status (1)

Country Link
JP (1) JP7018346B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171208A (en) 2000-12-04 2002-06-14 Nec Saitama Ltd Wcdma radio base station
US20040204100A1 (en) 2003-04-10 2004-10-14 Braithwaite Richard Neil Multi-transmitter communication system employing anti-phase pilot signals
CN101699775A (en) 2009-10-30 2010-04-28 华为技术有限公司 Method for switching wave channel, system thereof and digital microwave system
JP2010171783A (en) 2009-01-23 2010-08-05 Hitachi Kokusai Electric Inc Terrestrial digital transmission apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139642A (en) * 1994-11-07 1996-05-31 Fujitsu Ltd Radio equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171208A (en) 2000-12-04 2002-06-14 Nec Saitama Ltd Wcdma radio base station
US20040204100A1 (en) 2003-04-10 2004-10-14 Braithwaite Richard Neil Multi-transmitter communication system employing anti-phase pilot signals
JP2010171783A (en) 2009-01-23 2010-08-05 Hitachi Kokusai Electric Inc Terrestrial digital transmission apparatus
CN101699775A (en) 2009-10-30 2010-04-28 华为技术有限公司 Method for switching wave channel, system thereof and digital microwave system

Also Published As

Publication number Publication date
JP2019180071A (en) 2019-10-17

Similar Documents

Publication Publication Date Title
US9712169B2 (en) Transmit power measurement apparatus having programmable filter device that is set at least based on frequency response of transmit power detection path and related transmit power measurement method thereof
JP5012581B2 (en) Distortion compensation amplification apparatus and correction method
US8520772B2 (en) Communication device and power correction method
US7116951B2 (en) Transmitter circuit and method for modulation distortion compensation
US20150030102A1 (en) Wideband quadrature error correction
TWI687060B (en) Mitigating optical modulator impairment for coherent optical communication systems
US9300462B2 (en) Methods, devices, and algorithms for the linearization of nonlinear time variant systems and the synchronization of a plurality of such systems
US7688914B2 (en) Distortion compensation in wireless digital communication
JP4901679B2 (en) Wireless transmission / reception device and wireless transmission method
NO317449B1 (en) Digital calibration of transceivers
WO2015100603A1 (en) Zero intermediate frequency correction method, device and equipment
JP7018346B2 (en) Wireless system, delay error detection device, and delay error detection method
JP2007020192A (en) Transmission structure, transceiver with transmission structure, and signal processing method
KR100509949B1 (en) Data transmitting/receiving apparatus and method for performing equalization and pre-emphasis adaptive to transmission characteristics of receiving side
US10212011B2 (en) Wireless device and method for controlling phase
CN101238643B (en) DC offset correction device and its method
JP2009232090A (en) Ofdm distortion-compensated and amplified transmission apparatus
US20170063406A1 (en) Radio communication device and burst distortion correcting method
US20050084047A1 (en) Clock signal correcting circuit and communicating apparatus
JP6659642B2 (en) Array antenna device and calibration method
WO2018143428A1 (en) Optical transceiver and modulation control method
JP6753831B2 (en) Optical receiver and frequency shift compensation method
JP2009044292A (en) Fsk modulator
JP4469347B2 (en) Polar coordinate modulator
JP2024057420A (en) TRANSMISSION DEVICE, PARAMETER SETTING METHOD, AND PROGRAM

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220131

R150 Certificate of patent or registration of utility model

Ref document number: 7018346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150