JP7017495B2 - フラッシュメモリの管理方法 - Google Patents

フラッシュメモリの管理方法 Download PDF

Info

Publication number
JP7017495B2
JP7017495B2 JP2018194308A JP2018194308A JP7017495B2 JP 7017495 B2 JP7017495 B2 JP 7017495B2 JP 2018194308 A JP2018194308 A JP 2018194308A JP 2018194308 A JP2018194308 A JP 2018194308A JP 7017495 B2 JP7017495 B2 JP 7017495B2
Authority
JP
Japan
Prior art keywords
parity
data
page
pages
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018194308A
Other languages
English (en)
Other versions
JP2020064350A (ja
Inventor
政樹 滝川
浩道 織部
佳宏 鬼頭
Original Assignee
ハギワラソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハギワラソリューションズ株式会社 filed Critical ハギワラソリューションズ株式会社
Priority to JP2018194308A priority Critical patent/JP7017495B2/ja
Publication of JP2020064350A publication Critical patent/JP2020064350A/ja
Application granted granted Critical
Publication of JP7017495B2 publication Critical patent/JP7017495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、データのアクセス単位であるページを複数含むブロックを複数有し、書き込んだデータの読み込み時にエラーが生じた場合にエラーデータを復旧するためのパリティが書き込みされるフラッシュメモリの管理方法に関するものである。
近時において、半導体プロセス微細化や多値化技術などによるフラッシュメモリの大容量化が進んでいることから、メディア単体としてのエラーレートは増加してしまっていて信頼性が下降傾向にある。このような状況下、フラッシュメモリを搭載したストレージデバイスでは、ドライブレベルでの信頼性を維持するため、フラッシュメモリコントローラに要求されるECCの訂正能力の向上が図られている。また、データ読み込み時の閾値電圧等の条件を変えながら複数回リトライ(リードリトライ)することも行われている。
そして、さらに信頼性を求められる用途に使用されるドライブにおいては、Chip RAID機能を搭載し、強力なECCやリードリトライでも訂正できなかったデータをリカバリー可能なものが提案されている(例えば特許文献1参照)。このChip RAIDは、一般に知られているRAID(複数のストレージデバイスを、冗長性を持った単一の論理ドライブとして扱い、これを構成する単体または複数の物理ドライブにエラーが起きた際に冗長データからエラーデータを復旧する仕組み)と同様の仕組みを、ストレージデバイス内部のフラッシュメモリ制御に適用し、ドライブ単体の信頼性を向上させるものである。
具体的には、フラッシュメモリへデータを書き込む際、RAIDエンコーダによって所定量のデータのかたまり(パリティデータグループ)に対するパリティ(冗長データ)を生成し、これを付加して書き込むものとされており、フラッシュメモリからデータを読み出す際、ECCの訂正能力を超えた訂正不能エラー(Uncorrectable Error)があると判定されると、パリティを含む同一のデータグループ内のデータをもとにRAIDデコーダーによってエラーデータをリカバリーするようになっている。
例えば、従来のパリティの生成及びフラッシュメモリへの書き込み手順として以下の方法が挙げられる。
(1)パリティのエンコーダをリセットする。
(2)ページ書き込みの際、パリティデータグループ内でのページ位置がパリティページでなければ、書き込むページデータをエンコーダに入力しパリティを更新する。
(3)パリティを除いたパリティデータグループのページ数だけ(2)を繰り返し、パリティを完成させる。
(4)完成したパリティをエンコーダから出力し、これをパリティページ位置に書き込み、パリティデータグループを閉じる。
特表2013-522776号公報
しかしながら、上記従来技術においては、訂正能力(フラッシュメモリの故障モードに対する耐性、以下単に「故障モード耐性」という。)と容量効率はトレードオフの関係にあり、どちらかを犠牲にせざるを得ないという問題があった。すなわち、容量効率を重視するため、例えばパリティを含むパリティデータグループのサイズがスーパーページ(ダイ(Die)(フラッシュメモリチップ)を複数有する場合、各ダイのブロックにおいて対応するページを連結したもの)のサイズよりも大きくなるように設定する方式(容量効率重視方式)を採用した場合、故障モードに耐性がなく、訂正能力を重視するため、例えば複数のダイを搭載したドライブにおいて、パリティを含むパリティデータグループのサイズをスーパーページのサイズと同じまたは小さく設定し、1つ(または複数)のチップをパリティ専用として割り当てる方式(訂正能力重視方式)を採用した場合、容量効率が低下してしまうのである。
本出願人は、このような事情に鑑みて、高い容量効率を保ちつつ故障モードに対する高い耐性を有するチップレイドを実現することを検討するとともに、特に、BiCSタイプの3D・NANDフラッシュメモリにおけるメモリ構造に起因する故障モードに対して高い耐性を有するチップレイドを実現することを鋭意検討するに至った。
本発明は、このような事情に鑑みてなされたもので、高い容量効率を保ちつつ故障モードに対する高い耐性を有するチップレイドを実現することができるとともに、特にメモリ構造に起因する故障モードから適切にデータを保護することができるフラッシュメモリの管理方法を提供することにある。
請求項1記載の発明は、データのアクセス単位であるページを複数含むブロックを複数有し、メモリの構造における前記ページの配置位置がストリング及びレイヤーで表されるとともに、前記レイヤー毎の前記ストリングに所定数の前記ページを有するものとされ、書き込んだデータの読み込み時にエラーが生じた場合にエラーデータを復旧するためのパリティが書き込みされるフラッシュメモリの管理方法において、前記パリティを更新して出力するエンコーダと、前記エンコーダで出力された前記パリティを保持する保持手段とを具備し、ページデータの書き込みを行う際、前記保持手段がパリティデータグループ毎のパリティを保持しつつ前記エンコーダが所定数のグループに分散させながらパリティの更新を行い、各グループにおいて所定回数パリティを更新したことを条件として最終的に更新したパリティを書き込んでパリティデータグループを完成させる管理方法とされ、且つ、前記パリティデータグループの数は、1つの前記レイヤー内に形成されるページ数又は2つの前記レイヤー内に形成されるページ数に相当することを特徴とする。
請求項2記載の発明は、請求項1記載のフラッシュメモリの管理方法において、前記ブロックを複数含むダイを複数有するとともに、各ダイのブロックにおいて対応するページを連結したグループを作成するとともに、前記パリティを更新するページは、前記グループにおける各ページであることを特徴とする。
請求項記載の発明は、請求項1又は請求項2記載のフラッシュメモリの管理方法において、1つの前記パリティデータグループを構成するデータ及びパリティのページ数は、1つのスーパーブロック内のページ数を所定のパリティデータグループ数で割り切れる値とすることにより当該スーパーブロックの最後のページまで余すことなくパリティデータグループで埋め尽くすことを特徴とする。
請求項記載の発明は、請求項1記載のフラッシュメモリの管理方法において、前記ページに書き込まれる各データは、データ領域と管理情報から成る冗長データ領域とを有するとともに、前記パリティは、前記データ領域に対するパリティと、前記冗長データ領域に対するパリティとを含むことを特徴とする。
請求項記載の発明は、請求項記載のフラッシュメモリの管理方法において、前記エンコーダは、前記データ領域のパリティを更新して出力する第1エンコーダと、前記冗長データ領域のパリティを更新して出力する第2エンコーダと、を具備するとともに、前記保持手段は、前記第1エンコーダ及び第2エンコーダで出力された前記データ領域及び冗長データ領域のパリティを保持するものとされ、最終的に更新及び出力した前記データ領域及び冗長データ領域のパリティを前記ページに書き込むことにより前記パリティデータグループを作成することを特徴とする。
本発明によれば、ページデータの書き込みを行う際、パリティデータグループ毎のパリティを保持しつつ所定数のグループに分散させながらパリティの更新を行い、各グループにおいて所定回数パリティを更新したことを条件として最終的に更新したパリティを書き込んでパリティデータグループを完成させるので、高い容量効率を保ちつつ故障モードに対する高い耐性を有するチップレイドを実現することができるとともに、特にメモリ構造に起因する故障モードから適切にデータを保護することができる。
本発明の実施形態に係るフラッシュメモリのメモリ構造(SLC)を示すブロック図 同フラッシュメモリのメモリ構造(MLC)を示すブロック図 同フラッシュメモリのメモリ構造(TLC)を示すブロック図 同フラッシュメモリの構造及びSLCページ配置を示す模式図 同フラッシュメモリの構造及びTLCページ配置を示す模式図 同フラッシュメモリの故障モードの例(レイヤー間ショート)を示す模式図 同フラッシュメモリの故障モードの例(ブロック間ショート)を示す模式図 同フラッシュメモリの書き込み方法であってスーパーページを説明するための模式図 同フラッシュメモリの書き込み方法であってスーパーページを利用して書き込まれたストレージの構造を示す模式図 同フラッシュメモリの書き込み方法(多値(MLC/TLC)の場合)であってスーパーページを説明するための模式図 同フラッシュメモリの書き込み方法であってスーパーページを利用して書き込まれたストレージの構造を示す模式図 同フラッシュメモリの書き込み方法(多値(MLC/TLC)の場合)であって他の形態のスーパーページを説明するための模式図 同フラッシュメモリの書き込み方法であって他の形態のスーパーページを利用して書き込まれたストレージの構造を示す模式図 同フラッシュメモリのレイド方式を示す模式図 同フラッシュメモリのレイド方式における書き込み手順を示すフローチャート 同フラッシュメモリのレイド方式(冗長データ領域を含む場合)を示す模式図 同フラッシュメモリのBICSタイプの3D・NAND構造を示す模式図
以下、本発明の実施形態について図面を参照しながら具体的に説明する。
本実施形態に係るフラッシュメモリは、BiCSタイプの3D・NANDフラッシュメモリから成るもので、図17に示すように、レイヤ(Layer)と呼ばれる層が積層されるとともに、1つのレイヤ(Layer)には、複数(4つ)のストリング(String)が接続されて構成されている。また、各ストリング(String)には、データのアクセス単位であるページ(Page)が複数形成されている。すなわち、単一のフラッシュメモリへの書き込み(プログラム)は、ページ(Page)単位で行われるのである。
本実施形態に係るフラッシュメモリは、図1~3に示すように、1つのダイ1(LUN)(メモリチップ)に複数のブロック2(Block)を有して構成されるとともに、1つのブロック2(Block)に複数のページ(Page)を有して構成されている。具体的には、図1には、SLC(1 Bit/cell)の場合の構造、図2には、MLC(2 Bit/cell)の場合の構造、図3には、TLC(3 Bit/cell)の場合の構造がそれぞれ示されている。
また、SLCの場合においては、図4に示すように、1つのストリング(String)に1つのページ(Page)を有しており、TLCの場合においては、図5に示すように、1つのストリング(String)に3つのページ(Page)を有して構成されている。なお、MLCの場合においては、1つのストリング(String)に2つのページ(Page)を有して構成されている。
さらに、本実施形態においては、複数のダイ1(LUN)(メモリチップ)を搭載したドライブに適用されており、並列動作アクセスによる効率化及び高速化のため、図8、9に示すように、各ダイ1を所定の順序でローテーションしながらページ単位またはString単位のデータを書き込むようになっている。ここで、本明細書においては、各ダイ1を所定の順序でローテーションしながらページ単位またはString単位のデータを書き込む際、各ダイ1の単一ブロックを連結したグループをスーパーブロックと呼び、各ダイ1の単一または複数ページを連結したグループをスーパーページと呼ぶ。
しかるに、多値(MLC/TLC)のフラッシュメモリの場合、実施形態の違いによりスーパーページを二通り定義できる。一つ目は、図10、11に示すように、単純に各ダイ1で1ページずつ同じページ番号を連結する方法であり、ストリング(String)内の各ページ(LSB, CSB, MSB)は別のスーパーページに属する方法である(RAIDデータチャンクサイズ=1ページ)。そして、二つ目は、図12、13に示すように、ストリング(String)内の全ページ(LSB, CSB, MSB)を分割せず纏めて扱い、ストリング(String)単位で連結する方法である(RAIDデータチャンクサイズ=ストリング(String)内のページ数)。
一方、本実施形態においては、想定される故障モードに対して復旧可能とされている。想定される第1の故障モードとして、例えば隣り合うレイヤー(Layer)間でショートした場合(図17におけるα(ブロックにおける隣合う2レイヤー)が影響範囲)であり、図6に示すように、同図中のハッチングが施された部分のページ(Page)が突然正常に機能しなくなる虞がある。これは、1ブロック(Block)内で最大8ストリング(String)分のページ(Page)が機能しなくなることを意味し、TLC(3 Bit/cell)の場合、連続した24ページ分のデータに相当する。
また、想定される第2の故障モードとして、例えば隣り合うブロック(Block)間でショートした場合(図17におけるβ(ブロックにおけるいずれかのレイヤー)が影響範囲)であり、図7に示すように、同図中のハッチングが施された部分のページ(Page)が突然正常に機能しなくなる虞がある。これは、各ブロック(Block)内で連続した4ストリング(String)分のページ(Page)が機能しなくなることを意味し、TLC(3 Bit/cell)の場合、各ブロック(Block)で連続した12ページ分のデータに相当する。
ここで、本実施形態に係るフラッシュメモリの管理方法においては、書き込んだデータの読み込み時にエラーが生じた場合にエラーデータを復旧するためのパリティ(Parity)が書き込みされるとともに、図14に示すように、各スーパーページに対し順に所定数のグループ番号をローテーションしながら割り当て、複数のパリティデータグループを構成する。各グループのパリティを保持しつつ、1つのパリティデータグループにつき、ページ(Page)毎のデータに対するパリティ(Page)を所定回数更新したことを条件として最終的に更新したパリティを書き込んで当該パリティデータグループを作成するようになっている。なお、同図において、パリティは、ダイ(Die)(N-1)におけるページ(Page)Xから ページ(Page)X+23までの部分に相当する。
すなわち、本実施形態に係るフラッシュメモリの管理方法においては、ページのデータに対するパリティを更新し、その更新したパリティを保持しつつページを順次切り替え、所定回数ページを切り替えたことを条件として最終的に更新したパリティを書き込んでパリティデータグループを作成するのである。
具体的には、図14に示すように、エンコーダ4によってページのパリティを更新して出力する過程において、スーパーページが切り替わる際に、それまでのパリティデータグループのパリティ更新を一時中断し、別のパリティデータグループとしてパリティを更新する。そして、故障モード(例えば第1の故障モード或いは第2の故障モード)による一度の故障での影響範囲が切り替わる境界を過ぎると、再び最初のパリティデータグループとしてパリティ更新を途中から再開する。このとき、パリティデータグループが切り替わる際、エンコーダ4は該当するパリティデータグループのパリティに切り替えるため、必要に応じて計算途中のパリティを専用のメモリ5(保持手段)に保存、および復元を行う。
すなわち、一度の故障で同時に影響がでない分だけ互いに離間した複数のページを連結し、その最後のページに更新したパリティを形成して1つのパリティデータグループを作成しているのである。このように、本実施形態に係るフラッシュメモリを管理することにより、想定される第1の故障モード(図6参照)や第2の故障モード(図7参照)により同時に影響が出る可能性のある各ページ(Page)が同一のパリティデータグループに属さないよう、それぞれ独立した複数のパリティデータグループに分散(例えば、図14中、ダイ1(♯1)におけるページ(Page 0~Page 23)の範囲が同時に故障モードの影響がでる場合、独立した複数のパリティデータグループに故障モードの影響部分を一つずつ分散)することができる。
しかして、単一のダイ1(Die)で単発的に故障が発生しても、単一のレイドデータグループ内に発生するエラーは1 レイドデータチャンクのみとなり、レイド(RAID)による訂正が可能となる。また、同一のレイドデータグループ内で故障が複数同時(同時期)に発生する確率は非常に低いため、高確率でリカバリー可能となる。さらに、この方式では、パリティ比率がダイ(Die)の数に依存することなく、高い容量効率を実現できる。
次に、本実施形態に係るフラッシュメモリのレイド方式における書き込み手順について、図15のフローチャートに基づいて説明する。
先ず、エンコーダ4をリセットし(S1)、パリティを書き込むページか否か判定する(S2)。そして、S2において、パリティを書き込むページでないと判定された場合、直前のページと同一グループか否か判定し(S3)、同一のグループ(パリティデータグループ)であると判定された場合は、エンコーダ4によってパリティを更新(アップデート)(S4)した後、データを書き込み(S5)、ページを更新(アップデート)する(S6)。
また、S3において、同一のグループ(パリティデータグループ)でないと判定された場合は、S7に進み、それまでのパリティを専用のメモリ5にて保持(記憶)させ、S8にて現在のパリティを復元した後、エンコーダ4によってパリティを更新(アップデート)する(S4)。一方、S2において、パリティを書き込むページであると判定された場合、S9に進み、エンコーダ4によってパリティを出力(アウトプット)し、S10にてパリティを書き込んだ後、S11にて最後のグループ(パリティデータグループ)であるか否か判定される。S11において、最後のパリティデータグループでないと判定されると、S6に進み、再びS2以降の工程が繰り返されるとともに、最後のパリティデータグループであると判定されると、一連の工程が終了する。
このように、本実施形態に係るフラッシュメモリの管理方法おいては、ページ(Page)のパリティ(Parity)を更新して出力するエンコーダ4と、エンコーダ4で出力されたパリティを保持する保持手段(専用のメモリ5)とを具備し、最終的に更新及び出力したパリティをページに書き込むことによりパリティデータグループを作成するようになっている。
しかるに、ブロック(Block)は、ページ(Page)を有する複数のストリング(String)が形成されるとともに、ストリングがレイヤー(Layer)で接続されて成り、スーパーページ単位で切り替えるパリティデータグループの数は、少なくとも1つのレイヤーに接続されたストリング内のページ数又は少なくとも2つのレイヤーに接続されたストリング内のページ数に相当するのが、故障モードに対する耐性を向上させる上で好ましい。言い換えるなら、同時にパリティを保持するパリティデータグループの数は、少なくとも1つのレイヤーに接続されたストリング内のページ数又は少なくとも2つのレイヤーに接続されたストリング内のページ数に相当する。
またさらに、パリティデータグループを構成するデータ及びパリティ(Parity)のページ数は、「1つのスーパーブロック内のページ数を所定のパリティデータグループ数で割った値」を割り切れる値とすることにより当該スーパーブロックの最後のページまで余すことなくパリティデータグループで埋め尽くすよう構成するのが、容量効率を向上させる上で好ましい。言い換えるなら、所定数のパリティデータグループを構成する総ページ数またはその整数倍のページ数を、単一または複数ダイを連結したブロック内の総ページ数と合致させることにより、当該スーパーブロックの最後のページまで余すことなくパリティデータグループで埋め尽くすよう構成されている。この場合、「所定数」は「同時にパリティを保持するパリティデータグループ数」を表し、「単一または複数ダイを連結したブロック」は「スーパーブロック」を意味する。
さらに、本実施形態においては、図16に示すように、ページ(Page)に書き込まれる各データは、データ領域Aと管理情報から成る冗長データ領域Bとを有するとともに、パリティ(Parity)は、データ領域Aに対するパリティと、冗長データ領域Bに対するパリティとを含むものとされている。この場合、データ領域Aのパリティを更新して出力する第1エンコーダ6aと、冗長データ領域Bのパリティを更新して出力する第2エンコーダ6bと、第1エンコーダ6a及び第2エンコーダ6bで出力されたデータ領域A及び冗長データ領域Bのパリティを保持する保持手段(専用のメモリ5)とを具備し、最終的に更新及び出力したデータ領域A及び冗長データ領域Bのパリティをページに書き込むことにによりパリティデータグループを作成するようになっている。なお、第1エンコーダ6aと第2エンコーダ6bとは、独立したエンコーダにて構成されている。
本実施形態によれば、ページデータの書き込みを行う際、パリティデータグループ毎のパリティを保持しつつ所定数のグループに分散させながらパリティの更新を行い、各グループにおいて所定回数パリティを更新したことを条件として最終的に更新したパリティを書き込んでパリティデータグループを完成させるので、高い容量効率を保ちつつ故障モードに対する高い耐性を有するチップレイドを実現することができるとともに、特にメモリ構造に起因する故障モードから適切にデータを保護することができる。
以上、本実施形態について説明したが、本発明はこれに限定されない。例えば、本実施形態においては、パリティデータグループの数は一度に故障する可能性があるレイヤー(Layer)の数(一般的に2層)及びレイヤー(Layer)当たりのストリング(String)の数(本実施形態の如くBiCS・NANDの場合は4つ)から算出するのが好ましいが、他の数から算出するものであってもよい。
また、ストリング(String)内の各ページ(Page)を個別のパリティデータグループ(データチャンクサイズは1ページ)として扱うようにしてもよく、特にBiCSタイプの3D・NANDフラッシュメモリにおけるTLCの場合に必要なパリティデータグループ数として、2レイヤー(Layer)×4ストリング(String)×3ページ(Page)=24個(パリティデータグループのチャンクサイズは1ページ)としてもよい。
さらに、ストリング(String)内の全てのページ(Page)(複数ページ(Page))を数珠繋ぎにして1つのパリティデータグループ(パリティデータチャンクサイズはストリング(String)内のページ数分)として扱うようにしてもよい。特にBiCSタイプの3D・NANDフラッシュメモリにおけるTLCの場合に必要なパリティデータグループ数として、2レイヤー(Layer)×4ストリング(String)=8個(パリティデータグループのチャンクサイズは3ページ)としてもよい。
ページデータの書き込みを行う際、パリティデータグループ毎のパリティを保持しつつ所定数のグループに分散させながらパリティの更新を行い、各グループにおいて所定回数パリティを更新したことを条件として最終的に更新したパリティを書き込んでパリティデータグループを完成させるフラッシュメモリの管理方法であれば、外観形状が異なるもの或いは他の機能が付加されたもの等にも適用することができる。
1 ダイ(チップ)
2 ブロック
3 ページ
4 エンコーダ
5 専用のメモリ(保持手段)
6a 第1エンコーダ
6b 第2エンコーダ
A データ領域
B 冗長データ領域

Claims (5)

  1. データのアクセス単位であるページを複数含むブロックを複数有し、メモリの構造における前記ページの配置位置がストリング及びレイヤーで表されるとともに、前記レイヤー毎の前記ストリングに所定数の前記ページを有するものとされ、書き込んだデータの読み込み時にエラーが生じた場合にエラーデータを復旧するためのパリティが書き込みされるフラッシュメモリの管理方法において、
    前記パリティを更新して出力するエンコーダと、
    前記エンコーダで出力された前記パリティを保持する保持手段と、
    を具備し、
    ページデータの書き込みを行う際、前記保持手段がパリティデータグループ毎のパリティを保持しつつ前記エンコーダが所定数のグループに分散させながらパリティの更新を行い、各グループにおいて所定回数パリティを更新したことを条件として最終的に更新したパリティを書き込んでパリティデータグループを完成させる管理方法とされ、且つ、前記パリティデータグループの数は、1つの前記レイヤー内に形成されるページ数又は2つの前記レイヤー内に形成されるページ数に相当することを特徴とするフラッシュメモリの管理方法。
  2. 前記ブロックを複数含むダイを複数有するとともに、各ダイのブロックにおいて対応するページを連結したグループを作成するとともに、前記パリティを更新するページは、前記グループにおける各ページであることを特徴とする請求項1記載のフラッシュメモリの管理方法。
  3. 1つの前記パリティデータグループを構成するデータ及びパリティのページ数は、1つのスーパーブロック内のページ数を所定のパリティデータグループ数で割り切れる値とすることにより当該スーパーブロックの最後のページまで余すことなくパリティデータグループで埋め尽くすことを特徴とする請求項1又は請求項2記載のフラッシュメモリの管理方法。
  4. 前記ページに書き込まれる各データは、データ領域と管理情報から成る冗長データ領域とを有するとともに、前記パリティは、前記データ領域に対するパリティと、前記冗長データ領域に対するパリティとを含むことを特徴とする請求項1記載のフラッシュメモリの管理方法。
  5. 前記エンコーダは、前記データ領域のパリティを更新して出力する第1エンコーダと、前記冗長データ領域のパリティを更新して出力する第2エンコーダと、を具備するとともに、前記保持手段は、前記第1エンコーダ及び第2エンコーダで出力された前記データ領域及び冗長データ領域のパリティを保持するものとされ、最終的に更新及び出力した前記データ領域及び冗長データ領域のパリティを前記ページに書き込むことにより前記パリティデータグループを作成することを特徴とする請求項記載のフラッシュメモリの管理方法。
JP2018194308A 2018-10-15 2018-10-15 フラッシュメモリの管理方法 Active JP7017495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018194308A JP7017495B2 (ja) 2018-10-15 2018-10-15 フラッシュメモリの管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018194308A JP7017495B2 (ja) 2018-10-15 2018-10-15 フラッシュメモリの管理方法

Publications (2)

Publication Number Publication Date
JP2020064350A JP2020064350A (ja) 2020-04-23
JP7017495B2 true JP7017495B2 (ja) 2022-02-08

Family

ID=70388261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018194308A Active JP7017495B2 (ja) 2018-10-15 2018-10-15 フラッシュメモリの管理方法

Country Status (1)

Country Link
JP (1) JP7017495B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113342577B (zh) * 2021-06-24 2023-11-03 长江存储科技有限责任公司 存储设备及其数据恢复方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018373A (ja) 2004-06-30 2006-01-19 Tdk Corp メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2007119267A (ja) 2005-10-25 2007-05-17 Ueda Sekkai Seizo Kk 石灰類焼成体の製造方法
JP2015018451A (ja) 2013-07-11 2015-01-29 株式会社東芝 メモリコントローラ、記憶装置およびメモリ制御方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2003569B1 (en) * 2006-03-13 2010-06-02 Panasonic Corporation Flash memory controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018373A (ja) 2004-06-30 2006-01-19 Tdk Corp メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2007119267A (ja) 2005-10-25 2007-05-17 Ueda Sekkai Seizo Kk 石灰類焼成体の製造方法
JP2015018451A (ja) 2013-07-11 2015-01-29 株式会社東芝 メモリコントローラ、記憶装置およびメモリ制御方法

Also Published As

Publication number Publication date
JP2020064350A (ja) 2020-04-23

Similar Documents

Publication Publication Date Title
US10725860B2 (en) Storage system and method for handling a burst of errors
US10218789B2 (en) Erasure correcting coding using temporary erasure data
US10432232B2 (en) Multi-type parity bit generation for encoding and decoding
US9996417B2 (en) Data recovery in memory having multiple failure modes
US8386889B1 (en) Drive replacement techniques for RAID systems
CN102630318B (zh) 并行访问多个闪存/相变存储级存储器的固态存储系统
US9465552B2 (en) Selection of redundant storage configuration based on available memory space
US7934120B2 (en) Storing data redundantly
US8935594B2 (en) Structure of ECC spare bits in 3D memory
US20150019933A1 (en) Memory controller, storage device, and memory control method
US20100169743A1 (en) Error correction in a solid state disk
US6981196B2 (en) Data storage method for use in a magnetoresistive solid-state storage device
WO2015095850A1 (en) Method to distribute user data and error correction data over different page types by leveraging error rate variations
US20180074891A1 (en) Storage System and Method for Reducing XOR Recovery Time
JP2009514056A (ja) データ・ストレージ・アレイ
CN104937667A (zh) 对数似然比和针对数据存储系统的集中的对数似然比生成
CN101999116A (zh) 通过交叉页面扇区、多页面编码以及每一页面编码将数据存储在多级单元闪速存储器装置中的方法和设备
WO2011073940A1 (en) Data management in solid state storage systems
US10142419B2 (en) Erasure correcting coding using data subsets and partial parity symbols
JP4081350B2 (ja) メモリのためのアドレス構成を生成する方法
JP7017495B2 (ja) フラッシュメモリの管理方法
JP7302497B2 (ja) メモリコントローラ及びフラッシュメモリシステム
US20200264953A1 (en) Error correction in data storage devices
JP2014134843A (ja) メモリシステム
US11699499B2 (en) Memory system including parities written to dummy memory cell groups

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220127

R150 Certificate of patent or registration of utility model

Ref document number: 7017495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150