JP7015721B2 - Wiring board, electronic device - Google Patents

Wiring board, electronic device Download PDF

Info

Publication number
JP7015721B2
JP7015721B2 JP2018073344A JP2018073344A JP7015721B2 JP 7015721 B2 JP7015721 B2 JP 7015721B2 JP 2018073344 A JP2018073344 A JP 2018073344A JP 2018073344 A JP2018073344 A JP 2018073344A JP 7015721 B2 JP7015721 B2 JP 7015721B2
Authority
JP
Japan
Prior art keywords
opening
layer
substrate
connection
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018073344A
Other languages
Japanese (ja)
Other versions
JP2019186329A (en
Inventor
祥子 織田
大介 滝澤
裕 唐澤
弘明 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018073344A priority Critical patent/JP7015721B2/en
Priority to US16/371,258 priority patent/US10790236B2/en
Publication of JP2019186329A publication Critical patent/JP2019186329A/en
Application granted granted Critical
Publication of JP7015721B2 publication Critical patent/JP7015721B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

配線基板、電子装置に関する。 Regarding wiring boards and electronic devices.

従来、下側の半導体パッケージの上に上側の半導体パッケージを積層した積層型の半導体装置がある。そのような積層型の半導体装置では、下側の半導体パッケージと上側の半導体パッケージとが金属ポストによって接続される（例えば、特許文献１参照）。 Conventionally, there is a laminated semiconductor device in which an upper semiconductor package is laminated on a lower semiconductor package. In such a laminated semiconductor device, the lower semiconductor package and the upper semiconductor package are connected by a metal post (see, for example, Patent Document 1).

特開２０１５－１４６３８４号公報Japanese Unexamined Patent Publication No. 2015-146384

ところで、金属ピンが位置ずれすると、金属ピンが傾いて接続パッドに接続されてしまう場合がある。この場合、下側配線基板の金属ピンに上側配線基板の接続パッドを信頼性よく接続することが困難になり、製造歩留りの低下の要因になる。このため、金属ピンの傾きを抑制することが求められる。 By the way, if the metal pin is misaligned, the metal pin may be tilted and connected to the connection pad. In this case, it becomes difficult to reliably connect the connection pad of the upper wiring board to the metal pin of the lower wiring board, which causes a decrease in the manufacturing yield. Therefore, it is required to suppress the inclination of the metal pin.

開示の一観点によれば、配線基板は、第１接続パッドを備えた第１基板と、円柱状の接続ピンと、を有し、前記第１基板は、配線層と、前記配線層の一部を覆うソルダーレジスト層と、を有し、前記ソルダーレジスト層は、前記配線層の一部を露出する円形状の開口部と、前記開口部の中に前記配線層の一部を覆う支持部とを有し、前記開口部と前記支持部との間から露出する前記配線層の一部が前記第１接続パッドであり、前記接続ピンの第１端部は、前記開口部に配置された接合部材により前記第１接続パッドに接続されており、前記支持部の側面と前記開口部の内側面との間の最短距離は、前記接続ピンの直径の５０％未満である。 According to one aspect of the disclosure, the wiring board includes a first board provided with a first connection pad and a columnar connection pin, wherein the first board has a wiring layer and a part of the wiring layer. The solder resist layer comprises a solder resist layer that covers a part of the wiring layer, and the solder resist layer has a circular opening that exposes a part of the wiring layer and a support portion that covers a part of the wiring layer in the opening. A part of the wiring layer exposed from between the opening and the support is the first connection pad, and the first end of the connection pin is a joint arranged in the opening. It is connected to the first connection pad by a member , and the shortest distance between the side surface of the support portion and the inner surface surface of the opening portion is less than 50% of the diameter of the connection pin .

開示の別の一観点によれば、電子部品は、第１接続パッドを備えた第１基板と、第２接続パッドを備えた第２基板を有し、前記第１基板と前記第２基板との間に配設され、前記第１基板及び前記第２基板の少なくとも一方に搭載された電子部品と、前記第１基板と前記第２基板との間に配設され、前記第１接続パッドに第１端部が接続され、前記第２接続パッドに第２端部が接続された円柱状の接続ピンと、前記第１基板と前記第２基板の間に充填され、前記電子部品及び前記接続ピンを封止する封止樹脂と、を有し、前記第１基板は、配線層と、前記配線層の一部を覆うソルダーレジスト層と、を有し、前記ソルダーレジスト層は、前記配線層の一部を露出する円形状の開口部と、前記開口部の中に前記配線層の一部を覆う支持部とを有し、前記開口部と前記支持部との間から露出する前記配線層の一部が前記第１接続パッドであり、前記接続ピンの前記第１端部は、前記開口部に配置された接合部材により前記第１接続パッドに接続されており、前記支持部の側面と前記開口部の内側面との間の最短距離は、前記接続ピンの直径の５０％未満である。 According to another aspect of the disclosure, the electronic component has a first substrate with a first connection pad and a second substrate with a second connection pad, the first substrate and the second substrate. An electronic component arranged between the first substrate and at least one of the second substrates, and arranged between the first substrate and the second substrate, on the first connection pad. The cylindrical connection pin to which the first end is connected and the second end is connected to the second connection pad, and the electronic component and the connection pin filled between the first board and the second board. The first substrate has a wiring layer and a solder resist layer that covers a part of the wiring layer, and the solder resist layer is the wiring layer of the wiring layer. A wiring layer having a circular opening that partially exposes and a support portion that covers a part of the wiring layer in the opening, and is exposed from between the opening and the support portion. A part thereof is the first connection pad, and the first end portion of the connection pin is connected to the first connection pad by a joining member arranged in the opening , and the side surface of the support portion and the said portion. The shortest distance to the inner surface of the opening is less than 50% of the diameter of the connecting pin .

開示の一観点によれば、接続ピンの傾きを抑制できる。 According to one aspect of the disclosure, the inclination of the connecting pin can be suppressed.

配線基板の概略断面図。Schematic cross-sectional view of the wiring board. （ａ）はソルダーレジスト層を示す概略平面図、（ｂ）は配線層とソルダーレジスト層と接続ピンを示す概略断面図。(A) is a schematic plan view showing a solder resist layer, and (b) is a schematic cross-sectional view showing a wiring layer, a solder resist layer, and a connection pin. （ａ）は位置ずれの無い接続ピンと位置ずれした接続ピンの接続状態を示す概略断面図、（ｂ）はソルダーレジスト層及び接続ピンを示す概略平面図。(A) is a schematic cross-sectional view showing a connection state between a connection pin having no misalignment and a connection pin misaligned, and (b) is a schematic plan view showing a solder resist layer and a connection pin. 比較例の配線基板の一部概略断面図を示し、接続ピンの傾きを示す概略断面図。A schematic cross-sectional view showing a partial schematic cross-sectional view of a wiring board of a comparative example and showing the inclination of a connection pin. 配線基板の製造方法を示す概略断面図。Schematic cross-sectional view showing the manufacturing method of a wiring board. （ａ）～（ｃ）は、ソルダーレジスト層の形成工程を示す概略断面図。(A) to (c) are schematic cross-sectional views showing a process of forming a solder resist layer. 配線基板の製造方法を示す概略断面図。Schematic cross-sectional view showing the manufacturing method of a wiring board. （ａ）（ｂ）は接続ピンの実装を示す概略断面図。(A) and (b) are schematic cross-sectional views showing the mounting of connection pins. 配線基板の製造方法を示す概略断面図。Schematic cross-sectional view showing the manufacturing method of a wiring board. 配線基板の製造方法を示す概略断面図。Schematic cross-sectional view showing the manufacturing method of a wiring board. 配線基板の製造方法を示す概略断面図。Schematic cross-sectional view showing the manufacturing method of a wiring board. 配線基板の製造方法を示す概略断面図。Schematic cross-sectional view showing the manufacturing method of a wiring board. 配線基板の製造方法を示す概略断面図。Schematic cross-sectional view showing the manufacturing method of a wiring board. （ａ）～（ｃ）は、変更例の支持部の形状を示す概略平面図。(A) to (c) are schematic plan views showing the shape of the support portion of the modified example.

以下、一実施形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から視ることを言い、「平面形状」とは、対象物を図１等の鉛直方向から視た形状のことを言う。 Hereinafter, one embodiment will be described.
It should be noted that the attached drawings may show enlarged components for ease of understanding. The dimensional ratios of the components may differ from the actual ones or those in another drawing. Further, in the cross-sectional view, hatching of some components may be omitted for ease of understanding. In the present specification, "planar view" means viewing the object from the vertical direction (vertical direction in the figure) as shown in FIG. 1, and "planar shape" means viewing the object as shown in FIG. 1 and the like. It refers to the shape seen from the vertical direction.

図１に示すように、配線基板１は、第１基板１０、第２基板２０、接続ピン３０、電子部品４１，４２，４３、封止樹脂５０を有している。
第１基板１０と第２基板２０は、接続ピン３０を介して互いに接続されている。接続ピン３０は、導電性を有する柱状の金属ピンである。接続ピン３０の形状は、例えば円柱状である。本実施形態において、電子部品４１～４３は、第１基板１０の下面に搭載されている。封止樹脂５０は、第１基板１０と第２基板２０との間に充填されている。封止樹脂５０は、接続ピン３０及び電子部品４１～４３を封止する。外部接続端子６０は、第２基板２０の下面に形成されている。外部接続端子６０は、この配線基板１を実装するマザーボードなどの実装基板の接続電極に接続される。 As shown in FIG. 1, the wiring board 1 has a first board 10, a second board 20, connection pins 30, electronic components 41, 42, 43, and a sealing resin 50.
The first substrate 10 and the second substrate 20 are connected to each other via a connection pin 30. The connection pin 30 is a columnar metal pin having conductivity. The shape of the connection pin 30 is, for example, a columnar shape. In the present embodiment, the electronic components 41 to 43 are mounted on the lower surface of the first substrate 10. The sealing resin 50 is filled between the first substrate 10 and the second substrate 20. The sealing resin 50 seals the connection pin 30 and the electronic components 41 to 43. The external connection terminal 60 is formed on the lower surface of the second substrate 20. The external connection terminal 60 is connected to a connection electrode of a mounting board such as a motherboard on which the wiring board 1 is mounted.

第２基板２０は、配線層２１，２２，２３、絶縁層２４，２５、ソルダーレジスト層２６，２７を有している。
配線層２１は、絶縁層２４の下面に積層されている。配線層２２は、絶縁層２４の上面に積層されている。配線層２２は、絶縁層２４を厚さ方向に貫通するビア配線と、ビア配線を介して配線層２１と接続された配線パターンとを有している。絶縁層２５は、絶縁層２４の上面に、配線層２２を被覆するように形成されている。配線層２３は、絶縁層２５の上面に積層されている。配線層２３は、絶縁層２５を厚さ方向に貫通するビア配線と、ビア配線を介して配線層２２と接続された配線パターンとを有している。配線層２１～２３の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層２４，２５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。 The second substrate 20 has wiring layers 21, 22, 23, insulating layers 24, 25, and solder resist layers 26, 27.
The wiring layer 21 is laminated on the lower surface of the insulating layer 24. The wiring layer 22 is laminated on the upper surface of the insulating layer 24. The wiring layer 22 has a via wiring penetrating the insulating layer 24 in the thickness direction and a wiring pattern connected to the wiring layer 21 via the via wiring. The insulating layer 25 is formed so as to cover the wiring layer 22 on the upper surface of the insulating layer 24. The wiring layer 23 is laminated on the upper surface of the insulating layer 25. The wiring layer 23 has a via wiring penetrating the insulating layer 25 in the thickness direction and a wiring pattern connected to the wiring layer 22 via the via wiring. As the material of the wiring layers 21 to 23, for example, copper (Cu) or a copper alloy can be used. As the material of the insulating layers 24 and 25, for example, an organic resin such as an epoxy resin or a polyimide resin, or a resin material in which a filler such as silica or alumina is mixed with these resins can be used.

ソルダーレジスト層２６は、絶縁層２４の下面と配線層２１の一部を覆うように形成されている。ソルダーレジスト層２６は、配線層２１の下面の一部を外部接続パッド２１Ｐとして露出する開口部２６Ｘを有している。ソルダーレジスト層２６の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。 The solder resist layer 26 is formed so as to cover the lower surface of the insulating layer 24 and a part of the wiring layer 21. The solder resist layer 26 has an opening 26X that exposes a part of the lower surface of the wiring layer 21 as an external connection pad 21P. As the material of the solder resist layer 26, an insulating resin such as an epoxy resin or an acrylic resin can be used.

外部接続パッド２１Ｐには外部接続端子６０が接続されている。外部接続端子６０は、例えば、はんだバンプである。なお、外部接続端子６０として、はんだボールやリードピン等としてもよい。 An external connection terminal 60 is connected to the external connection pad 21P. The external connection terminal 60 is, for example, a solder bump. The external connection terminal 60 may be a solder ball, a lead pin, or the like.

なお、必要に応じて、ソルダーレジスト層２６の開口部２６Ｘから露出する配線層２１の表面上にＯＳＰ処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子６０を接続するようにしてもよい。また、開口部２６Ｘから露出する配線層２１の表面上に金属層を形成し、その金属層に外部接続端子６０を接続するようにしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部２６Ｘから露出する配線層２１（あるいは、配線層２１にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。 If necessary, the surface of the wiring layer 21 exposed from the opening 26X of the solder resist layer 26 is subjected to OSP treatment to form an OSP film, and the external connection terminal 60 is connected to the OSP film. May be good. Further, a metal layer may be formed on the surface of the wiring layer 21 exposed from the opening 26X, and the external connection terminal 60 may be connected to the metal layer. Examples of the metal layer include an Au layer, a Ni layer / Au layer (a metal layer in which a Ni layer and an Au layer are laminated in this order), and a Ni layer / Pd layer / Au layer (Ni layer, Pd layer, and Au layer). Metal layers laminated in this order) and the like can be mentioned. The wiring layer 21 exposed from the opening 26X (or, if the wiring layer 21 has an OSP film or a metal layer, the OSP film or the metal layer) itself may be used as an external connection terminal.

ソルダーレジスト層２７は、絶縁層２５の上面と配線層２３の一部を覆うように形成されている。ソルダーレジスト層２７は、配線層２３の上面の一部を接続パッド２３Ｐとして露出する開口部２７Ｘを有している。開口部２７Ｘは、平面視で円形状に形成されている。開口部２７Ｘの大きさ（直径）は、接続ピン３０の大きさに応じて設定されている。例えば、開口部２７Ｘの大きさ（直径）は、接続ピン３０の外径と等しく設定されている。ソルダーレジスト層２７の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。 The solder resist layer 27 is formed so as to cover the upper surface of the insulating layer 25 and a part of the wiring layer 23. The solder resist layer 27 has an opening 27X that exposes a part of the upper surface of the wiring layer 23 as a connection pad 23P. The opening 27X is formed in a circular shape in a plan view. The size (diameter) of the opening 27X is set according to the size of the connecting pin 30. For example, the size (diameter) of the opening 27X is set to be equal to the outer diameter of the connecting pin 30. As the material of the solder resist layer 27, an insulating resin such as an epoxy resin or an acrylic resin can be used.

なお、必要に応じて、ソルダーレジスト層２７の開口部２７Ｘから露出する配線層２３の表面上にＯＳＰ処理を施してＯＳＰ膜を形成してもよい。また、開口部２７Ｘから露出する配線層２３の表面上に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部２７Ｘから露出する配線層２３（あるいは、配線層２３にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、接続パッド２３Ｐとしてもよい。 If necessary, the surface of the wiring layer 23 exposed from the opening 27X of the solder resist layer 27 may be subjected to OSP treatment to form an OSP film. Further, a metal layer may be formed on the surface of the wiring layer 23 exposed from the opening 27X. Examples of the metal layer include an Au layer, a Ni layer / Au layer (a metal layer in which a Ni layer and an Au layer are laminated in this order), and a Ni layer / Pd layer / Au layer (Ni layer, Pd layer, and Au layer). Metal layers laminated in this order) and the like can be mentioned. The wiring layer 23 exposed from the opening 27X (or, if the wiring layer 23 has an OSP film or a metal layer, the OSP film or the metal layer) itself may be used as the connection pad 23P.

第１基板１０は、配線層１１，１２、絶縁層１４，１５、保護絶縁層１６、ソルダーレジスト層１７を有している。
配線層１１は、絶縁層１４の下面に積層されている。絶縁層１５は、絶縁層１４の下面に、配線層１１を被覆するように形成されている。配線層１２は、絶縁層１５の下面に積層されている。配線層１２は、絶縁層１５を厚さ方向に貫通するビア配線と、ビア配線を介して配線層１１と接続された配線パターンとを有している。配線層１１，１２の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。絶縁層１４，１５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの有機樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。 The first substrate 10 has wiring layers 11 and 12, insulating layers 14 and 15, a protective insulating layer 16, and a solder resist layer 17.
The wiring layer 11 is laminated on the lower surface of the insulating layer 14. The insulating layer 15 is formed so as to cover the wiring layer 11 on the lower surface of the insulating layer 14. The wiring layer 12 is laminated on the lower surface of the insulating layer 15. The wiring layer 12 has a via wiring penetrating the insulating layer 15 in the thickness direction and a wiring pattern connected to the wiring layer 11 via the via wiring. As the material of the wiring layers 11 and 12, for example, copper (Cu) or a copper alloy can be used. As the materials of the insulating layers 14 and 15, for example, an organic resin such as an epoxy resin or a polyimide resin, or a resin material in which a filler such as silica or alumina is mixed with these resins can be used.

保護絶縁層１６は、絶縁層１４の上面を覆うように形成されている。保護絶縁層１６の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。 The protective insulating layer 16 is formed so as to cover the upper surface of the insulating layer 14. As the material of the protective insulating layer 16, an insulating resin such as an epoxy resin or an acrylic resin can be used.

図１、図２（ａ）及び図２（ｂ）に示すように、ソルダーレジスト層１７は、配線層１２の一部を接続パッド１２Ｐとして露出する開口部１７Ｘと、配線層１２の一部をパッド１２Ｙとして露出する開口部１７Ｙを有している。パッド１２Ｙは電子部品４１～４３の接続に用いられる。接続パッド１２Ｐは、接続ピン３０の接続に用いられる。ソルダーレジスト層１７の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。 As shown in FIGS. 1, 2 (a) and 2 (b), the solder resist layer 17 has an opening 17X that exposes a part of the wiring layer 12 as a connection pad 12P, and a part of the wiring layer 12. It has an opening 17Y exposed as a pad 12Y. The pad 12Y is used for connecting the electronic components 41 to 43. The connection pad 12P is used for connecting the connection pin 30. As the material of the solder resist layer 17, an insulating resin such as an epoxy resin or an acrylic resin can be used.

図２（ａ）に示すように、開口部１７Ｘは、平面視で円形状である。開口部１７Ｘの大きさ（直径）は、接続ピン３０の大きさに応じて設定されている。図２（ｂ）に示すように、例えば、開口部１７Ｘの大きさ（直径）は、接続ピン３０の外径より大きく設定されている。 As shown in FIG. 2A, the opening 17X has a circular shape in a plan view. The size (diameter) of the opening 17X is set according to the size of the connecting pin 30. As shown in FIG. 2B, for example, the size (diameter) of the opening 17X is set to be larger than the outer diameter of the connection pin 30.

図２（ａ）及び図２（ｂ）に示すように、ソルダーレジスト層１７は、開口部１７Ｘの内部に支持部１７Ｓを有している。本実施形態において、支持部１７Ｓは、開口部１７Ｘの内部に１つ設けられている。支持部１７Ｓは、開口部１７Ｘの高さ、つまりソルダーレジスト層１７において配線層１２を覆う被覆部１７Ｃの厚さと等しい。 As shown in FIGS. 2A and 2B, the solder resist layer 17 has a support portion 17S inside the opening portion 17X. In the present embodiment, one support portion 17S is provided inside the opening portion 17X. The support portion 17S is equal to the height of the opening 17X, that is, the thickness of the covering portion 17C covering the wiring layer 12 in the solder resist layer 17.

支持部１７Ｓの形状は、任意の形状とすることができる。支持部１７Ｓの形状は、接続ピン３０の傾きの抑制及びはんだ７１の接合面積を確保することを考慮すると、円形状が好ましい。本実施形態の支持部１７Ｓは円形状である。本実施形態において、支持部１７Ｓの中心は、開口部１７Ｘの中心と一致している。開口部１７Ｘの直径（内径）をＤ１、支持部１７Ｓの直径（外径）をＤ２とすると、開口部１７Ｘの直径は接続ピン３０の直径よりも大きな値に設定され、支持部１７Ｓの直径Ｄ２は、接続ピン３０の直径よりも小さな値に設定される。なお、支持部１７Ｓの直径Ｄ２は、開口部１７Ｘの直径Ｄ１及び接続ピン３０の直径に応じて設定する。支持部１７Ｓの直径Ｄ１は、支持部１７Ｓの側面から開口部１７Ｘの内面までの最短距離を、接続ピンの直径の５０％未満に設定することが好ましい。このように設定した場合、接続ピン３０が大きく位置ずれしても、その接続ピン３０の傾きを抑制できる。 The shape of the support portion 17S can be any shape. The shape of the support portion 17S is preferably a circular shape in consideration of suppressing the inclination of the connection pin 30 and securing the joining area of the solder 71. The support portion 17S of this embodiment has a circular shape. In the present embodiment, the center of the support portion 17S coincides with the center of the opening portion 17X. Assuming that the diameter (inner diameter) of the opening 17X is D1 and the diameter (outer diameter) of the support 17S is D2, the diameter of the opening 17X is set to a value larger than the diameter of the connection pin 30, and the diameter D2 of the support 17S. Is set to a value smaller than the diameter of the connecting pin 30. The diameter D2 of the support portion 17S is set according to the diameter D1 of the opening 17X and the diameter of the connection pin 30. The diameter D1 of the support portion 17S preferably sets the shortest distance from the side surface of the support portion 17S to the inner surface of the opening 17X to be less than 50% of the diameter of the connecting pin. With this setting, even if the connection pin 30 is largely displaced, the inclination of the connection pin 30 can be suppressed.

なお、必要に応じて、ソルダーレジスト層１７の開口部１７Ｘから露出する配線層１２の表面上にＯＳＰ処理を施してＯＳＰ膜を形成してもよい。また、開口部１７Ｘから露出する配線層１２の表面上に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部１７Ｘから露出する配線層１２（あるいは、配線層１２にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、接続パッド１２Ｐとしてもよい。 If necessary, the surface of the wiring layer 12 exposed from the opening 17X of the solder resist layer 17 may be subjected to OSP treatment to form an OSP film. Further, a metal layer may be formed on the surface of the wiring layer 12 exposed from the opening 17X. Examples of the metal layer include an Au layer, a Ni layer / Au layer (a metal layer in which a Ni layer and an Au layer are laminated in this order), and a Ni layer / Pd layer / Au layer (Ni layer, Pd layer, and Au layer). Metal layers laminated in this order) and the like can be mentioned. The wiring layer 12 exposed from the opening 17X (or, if the wiring layer 12 has an OSP film or a metal layer, the OSP film or the metal layer) itself may be used as the connection pad 12P.

第１基板１０の下面には電子部品４１～４３が実装されている。電子部品４１は、例えば半導体素子である。この電子部品４１は、はんだ４１ａによって第１基板１０のパッド１２Ｙに接続されている。電子部品４１と第１基板１０との間にはアンダーフィル樹脂４１ｂが充填されている。電子部品４２，４３は、例えばキャパシタ素子である。電子部品４２，４３は、はんだ４２ａ，４３ａによって第１基板１０のパッド１２Ｙに接続されている。 Electronic components 41 to 43 are mounted on the lower surface of the first substrate 10. The electronic component 41 is, for example, a semiconductor element. The electronic component 41 is connected to the pad 12Y of the first substrate 10 by the solder 41a. The underfill resin 41b is filled between the electronic component 41 and the first substrate 10. The electronic components 42 and 43 are, for example, capacitor elements. The electronic components 42 and 43 are connected to the pad 12Y of the first substrate 10 by the solders 42a and 43a.

第１基板１０の接続パッド１２Ｐと、第２基板２０の接続パッド２３Ｐは、接続ピン３０とはんだ７１，７２により互いに接続されている。接続ピン３０の第１端部（上端）は、ソルダーレジスト層１７の開口部１７Ｘの内部のはんだ７１を介して第１基板１０の接続パッド１２Ｐに接続されている。また、接続ピン３０の第２端部（下端）は、ソルダーレジスト層２７の開口部２７Ｘ内のはんだ７２により接続パッド２３Ｐに接続されている。第１基板１０において、ソルダーレジスト層１７の開口部１７Ｘ内には、支持部１７Ｓが配設され、その支持部１７Ｓは、ソルダーレジスト層１７において、配線層１２を覆う被覆部１７Ｃの厚さと同じ厚さである。したがって、接続ピン３０の端面３０ａは、支持部１７Ｓに当接している。 The connection pad 12P of the first substrate 10 and the connection pad 23P of the second substrate 20 are connected to each other by the connection pin 30 and the solders 71 and 72. The first end (upper end) of the connection pin 30 is connected to the connection pad 12P of the first substrate 10 via the solder 71 inside the opening 17X of the solder resist layer 17. The second end (lower end) of the connection pin 30 is connected to the connection pad 23P by the solder 72 in the opening 27X of the solder resist layer 27. In the first substrate 10, a support portion 17S is disposed in the opening 17X of the solder resist layer 17, and the support portion 17S has the same thickness as the coating portion 17C covering the wiring layer 12 in the solder resist layer 17. The thickness. Therefore, the end surface 30a of the connection pin 30 is in contact with the support portion 17S.

接続ピン３０は、導電性を有する金属ピンである。また、接続ピン３０の形状は、円柱状である。接続ピン３０の材料としては、例えば、銅、アルミニウム等の金属又はそれら金属の少なくとも一つを含む合金を用いることができる。 The connection pin 30 is a conductive metal pin. Further, the shape of the connection pin 30 is cylindrical. As the material of the connecting pin 30, for example, a metal such as copper or aluminum or an alloy containing at least one of these metals can be used.

封止樹脂５０は、第１基板１０と第２基板２０との間に充填されている。封止樹脂５０は、第１基板１０に実装された電子部品４１～４３、及び接続ピン３０を封止する。封止樹脂５０としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はエポキシ系樹脂やポリイミド系樹脂にシリカや酸化チタンなどのフィラーを混入した樹脂材を用いることができる。 The sealing resin 50 is filled between the first substrate 10 and the second substrate 20. The sealing resin 50 seals the electronic components 41 to 43 mounted on the first substrate 10 and the connection pin 30. As the sealing resin 50, for example, an insulating resin such as an epoxy resin or a polyimide resin, or a resin material in which a filler such as silica or titanium oxide is mixed with the epoxy resin or the polyimide resin can be used.

（比較例の説明）
ここで、本実施形態に対する比較例を説明する。なお、比較例の記載は、発明者の個人的な検討内容であり、公知技術ではない技術内容も含む場合がある。比較例の説明において、上述した実施形態の配線基板１と同じ部材について同じ符号を用いる場合がある。 (Explanation of comparative example)
Here, a comparative example with respect to the present embodiment will be described. It should be noted that the description of the comparative example is the content of the inventor's personal examination, and may include technical content that is not a known technology. In the description of the comparative example, the same reference numerals may be used for the same members as the wiring board 1 of the above-described embodiment.

図４は、比較例の配線基板に含まれる第１基板１１０、第２基板２０、及び接続ピン３０を示し、第１基板１１０に接続ピン３０を接続し、その接続ピン３０に第２基板２０を接続する場合を示している。なお、図４は、上述した本実施形態に対して、上下を反転して示している。 FIG. 4 shows the first board 110, the second board 20, and the connection pin 30 included in the wiring board of the comparative example, the connection pin 30 is connected to the first board 110, and the second board 20 is connected to the connection pin 30. Shows the case of connecting. Note that FIG. 4 is shown upside down with respect to the above-described embodiment.

比較例において、ソルダーレジスト層１１１は、円形の開口部１１１Ｘを有し、その開口部１１１Ｘにより配線層１２の一部が接続パッド１２Ｐとして露出される。開口部１１１Ｘの外径は、接続ピン３０の外径よりも小さく形成される。接続ピン３０は、開口部１１１Ｘ内のはんだ７１により接続パッド１２Ｐに接続される。 In the comparative example, the solder resist layer 111 has a circular opening 111X, and a part of the wiring layer 12 is exposed as a connection pad 12P by the opening 111X. The outer diameter of the opening 111X is formed to be smaller than the outer diameter of the connection pin 30. The connection pin 30 is connected to the connection pad 12P by the solder 71 in the opening 111X.

図４の右側に示すように、接続ピン３０がソルダーレジスト層１１１の開口部１１１Ｘの内壁よりも右側に位置ずれして配置されると、接続ピン３０の下端の一部がソルダーレジスト層１１１の開口部１１１Ｘ内に落ち込む。この結果、接続ピン３０は、傾いた状態で、はんだ７１により接続パッド１２Ｐに接続される。 As shown on the right side of FIG. 4, when the connection pin 30 is displaced to the right side of the inner wall of the opening 111X of the solder resist layer 111, a part of the lower end of the connection pin 30 is arranged on the solder resist layer 111. It falls into the opening 111X. As a result, the connection pin 30 is connected to the connection pad 12P by the solder 71 in an inclined state.

次に、接続ピン３０の上端に接続する第２基板２０が用意される。第２基板２０は、接続される。第２基板２０のソルダーレジスト層２７は、配線層２３の一部を露出する開口部２７Ｘを有し、その開口部２７Ｘ内にはんだ７２が塗布されている。接続ピン３０の上端に第２基板２０の接続パッド２３Ｐがはんだ７２により接続される。 Next, a second board 20 to be connected to the upper end of the connection pin 30 is prepared. The second substrate 20 is connected. The solder resist layer 27 of the second substrate 20 has an opening 27X that exposes a part of the wiring layer 23, and the solder 72 is coated in the opening 27X. The connection pad 23P of the second substrate 20 is connected to the upper end of the connection pin 30 by the solder 72.

このとき、第１基板１１０に対して接続ピン３０が傾いて接続されていると、接続ピン３０の上端が第２基板２０の接続パッド２３Ｐに対して位置ずれしたり、接続ピン３０がはんだ７２によって接続され難い場合がある。このため、第１基板１１０と第２基板２０との間の接続信頼性の低下や、配線基板の歩留まり低下を招く。開口部１１１Ｘの直径をより小さくすることにより接続ピン３０が開口部１１１Ｘ内に落ち込んで傾くことを抑制できるものの、開口部１１１Ｘ内のはんだ７１の量が減って接続ピン３０の接続強度を十分に確保できなくなる虞がある。 At this time, if the connection pin 30 is tilted and connected to the first board 110, the upper end of the connection pin 30 may be misaligned with respect to the connection pad 23P of the second board 20, or the connection pin 30 may be soldered 72. It may be difficult to connect with. Therefore, the connection reliability between the first board 110 and the second board 20 is lowered, and the yield of the wiring board is lowered. By making the diameter of the opening 111X smaller, it is possible to prevent the connection pin 30 from falling into the opening 111X and tilting, but the amount of solder 71 in the opening 111X is reduced and the connection strength of the connection pin 30 is sufficiently increased. It may not be possible to secure it.

（本実施形態の説明）
次に、本実施形態の配線基板１の作用を説明する。
図３（ａ）及び図３（ｂ）は、本実施形態の配線基板１に含まれる第１基板１０、第２基板２０、及び接続ピン３０を示し、第１基板１０に接続ピン３０を接続し、その接続ピン３０に第２基板２０を接続する場合を示している。なお、図３（ａ）は、上述した本実施形態に対して、上下を反転して示している。 (Explanation of the present embodiment)
Next, the operation of the wiring board 1 of the present embodiment will be described.
3A and 3B show a first board 10, a second board 20, and a connection pin 30 included in the wiring board 1 of the present embodiment, and the connection pin 30 is connected to the first board 10. The case where the second board 20 is connected to the connection pin 30 is shown. Note that FIG. 3A is shown upside down with respect to the above-described embodiment.

第１基板１０のソルダーレジスト層１７は、配線層１２の一部を露出する開口部１７Ｘと、開口部１７Ｘの中であって、配線層１２の上面の支持部１７Ｓを有している。この開口部１７Ｘと支持部１７Ｓとから露出する配線層１２の上面が接続パッド１２Ｐとなる。この接続パッド１２Ｐに対して接続ピン３０がはんだ７１により接続される。接続ピン３０が支持部１７Ｓに当接するため、接続ピン３０の傾きが抑制される。また、支持部１７Ｓは、配線層１２を覆う被覆部１７Ｃの厚さと同じ厚さである。位置ずれが生じた接続ピン３０についても、その傾きが抑制される。これらについて、詳述する。 The solder resist layer 17 of the first substrate 10 has an opening 17X that exposes a part of the wiring layer 12 and a support portion 17S on the upper surface of the wiring layer 12 in the opening 17X. The upper surface of the wiring layer 12 exposed from the opening 17X and the support 17S serves as the connection pad 12P. The connection pin 30 is connected to the connection pad 12P by the solder 71. Since the connection pin 30 comes into contact with the support portion 17S, the inclination of the connection pin 30 is suppressed. Further, the support portion 17S has the same thickness as the thickness of the covering portion 17C that covers the wiring layer 12. The inclination of the connection pin 30 in which the position is displaced is also suppressed. These will be described in detail.

図３（ａ）及び図３（ｂ）において、左側には位置ずれの無い接続ピン３０を示し、右側には、開口部１７Ｘに対して右方向に位置ずれした接続ピン３０を示す。これらを区別するため、図３（ａ）及び図３（ｂ）では、左側の接続ピンを符号「３０Ｌ」として示し、右側の接続ピンを符号「３０Ｒ」として示し、それらについて説明する。 In FIGS. 3A and 3B, the connection pin 30 without misalignment is shown on the left side, and the connection pin 30 misaligned to the right with respect to the opening 17X is shown on the right side. In order to distinguish them, in FIGS. 3A and 3B, the connection pin on the left side is indicated by the reference numeral “30L” and the connection pin on the right side is indicated by the reference numeral “30R”, and these will be described.

図３（ａ）及び図３（ｂ）に示すように、位置ずれの無い接続ピン３０Ｌは、ソルダーレジスト層１７の開口部１７Ｘの直上であって、この開口部１７Ｘの中心と中心が一致するように配置される。ソルダーレジスト層１７は、開口部１７Ｘ内に支持部１７Ｓを有し、その支持部１７Ｓは、配線層１２を被覆する被覆部１７Ｃの厚さと同じである。そして、接続ピン３０Ｌは、開口部１７Ｘ内部のはんだ７１により接続パッド１２Ｐに接続され、接続ピン３０Ｌの端面３０ａは、支持部１７Ｓの上面に当接する。 As shown in FIGS. 3A and 3B, the connection pin 30L having no misalignment is directly above the opening 17X of the solder resist layer 17, and the center and the center of the opening 17X coincide with each other. Arranged like this. The solder resist layer 17 has a support portion 17S in the opening 17X, and the support portion 17S has the same thickness as the coating portion 17C covering the wiring layer 12. Then, the connection pin 30L is connected to the connection pad 12P by the solder 71 inside the opening 17X, and the end surface 30a of the connection pin 30L abuts on the upper surface of the support portion 17S.

このとき、接続ピン３０Ｌを接続するはんだ７１は、接続ピン３０の側面３０ｂの全周において這い上がりによるフィレット７１Ｆを有する。このフィレット７１Ｆは、はんだ７１と接続ピン３０との接触面積を、接続ピン３０の端面のみがはんだ７１に接する場合よりも大きくする。このように接触面積を増加することで、接合強度を増大できる。 At this time, the solder 71 connecting the connection pin 30L has a fillet 71F by crawling up on the entire circumference of the side surface 30b of the connection pin 30. The fillet 71F makes the contact area between the solder 71 and the connection pin 30 larger than that in the case where only the end surface of the connection pin 30 is in contact with the solder 71. By increasing the contact area in this way, the bonding strength can be increased.

図３（ａ）及び図３（ｂ）に示すように、接続ピン３０Ｒは位置ずれしている。接続ピン３０Ｒに大きな位置ずれ（例えば、支持部１７Ｓの半径以上の位置ずれ）が生じた場合、接続ピン３０Ｒの下面は、ソルダーレジスト層１７の開口部１７Ｘ内の支持部１７Ｓの上面に当接する。この支持部１７Ｓは、配線層１２を覆う被覆部１７Ｃの厚さと同じ厚さである。したがって、接続ピン３０Ｒは、被覆部１７Ｃと支持部１７Ｓとによって傾くこと無く、はんだ７１によって接続パッド１２Ｐに接続される。このように位置ずれが生じた接続ピン３０Ｒにおける傾きが抑制される。 As shown in FIGS. 3 (a) and 3 (b), the connection pin 30R is misaligned. When a large misalignment occurs in the connection pin 30R (for example, a misalignment equal to or greater than the radius of the support portion 17S), the lower surface of the connection pin 30R abuts on the upper surface of the support portion 17S in the opening 17X of the solder resist layer 17. .. The support portion 17S has the same thickness as the coating portion 17C that covers the wiring layer 12. Therefore, the connection pin 30R is connected to the connection pad 12P by the solder 71 without being tilted by the covering portion 17C and the support portion 17S. The inclination of the connection pin 30R in which the misalignment occurs is suppressed.

このとき、接続ピン３０Ｒを接続するはんだ７１は、接続ピン３０Ｒの側面３０ｂを這い上がってフィレット７１Ｆを形成する。このように、はんだ７１が接続ピン３０Ｒの側面３０ｂを這い上がることで、接続ピン３０の端面のみがはんだ７１により接続される場合と比べてはんだ７１と接続ピン３０との間の接触面積が増加する。位置ずれが生じた接続ピン３０Ｒでは、位置ずれ量に応じてその接続ピン３０Ｒとソルダーレジスト層１７の開口部１７Ｘの周囲の部分、つまり被覆部１７Ｃとが重なることで、開口部１７Ｘ内において露出する接続ピン３０Ｒの面積が減少する場合がある。このような場合でも、はんだ７１が接続ピン３０Ｒの側面３０ｂを這い上がることで、接続ピン３０Ｒとはんだ７１との間の接続面積の減少を抑制でき、はんだ７１による接合強度を確保できる。 At this time, the solder 71 connecting the connection pin 30R crawls up the side surface 30b of the connection pin 30R to form a fillet 71F. As described above, the solder 71 crawls up the side surface 30b of the connection pin 30R, so that the contact area between the solder 71 and the connection pin 30 increases as compared with the case where only the end surface of the connection pin 30 is connected by the solder 71. do. In the connection pin 30R where the misalignment has occurred, the connection pin 30R and the peripheral portion of the solder resist layer 17 around the opening 17X, that is, the covering portion 17C overlap with each other, so that the connection pin 30R is exposed in the opening 17X. The area of the connecting pin 30R may be reduced. Even in such a case, since the solder 71 crawls up the side surface 30b of the connection pin 30R, it is possible to suppress a decrease in the connection area between the connection pin 30R and the solder 71, and it is possible to secure the bonding strength by the solder 71.

次に、接続ピン３０Ｌ，３０Ｒの上端に第２基板２０を接続する。位置ずれのある接続ピン３０Ｒにおいても、接続ピン３０Ｒに傾きが抑制されているため、接続ピン３０Ｒの端面３０ｃは、第２基板２０の接続パッド２３Ｐにはんだ７２を介して接続される。この場合、位置ずれの無い接続ピン３０Ｌは、接続ピン３０Ｌの端面３０ｃの全体がはんだ７２を介して接続パッド２３Ｐに接続される。したがって、各接続ピン３０Ｌ，３０Ｒが第２基板２０の接続パッド２３Ｐに接続されるため、第１基板１０と第２基板２０との間の接続信頼性の低下を抑制でき、歩留まりの低下を抑制できる。 Next, the second board 20 is connected to the upper ends of the connection pins 30L and 30R. Even in the connection pin 30R having a misalignment, the inclination of the connection pin 30R is suppressed, so that the end surface 30c of the connection pin 30R is connected to the connection pad 23P of the second substrate 20 via the solder 72. In this case, in the connection pin 30L having no misalignment, the entire end surface 30c of the connection pin 30L is connected to the connection pad 23P via the solder 72. Therefore, since the connection pins 30L and 30R are connected to the connection pad 23P of the second substrate 20, it is possible to suppress a decrease in connection reliability between the first substrate 10 and the second substrate 20, and suppress a decrease in yield. can.

また、位置ずれの無い接続ピン３０Ｌの場合、接続ピン３０Ｌの端面３０ｃの全体がはんだ７２を介して接続パッド２３Ｐに接続される。
一方、位置ずれのある接続ピン３０Ｒの場合、接続ピン３０Ｒの端面３０ｃとソルダーレジスト層１７とが重なりあう。この接続ピン３０Ｒの側面３０ｂにはんだ７２が這い上がり、はんだ７２はフィレット７２Ｆを形成する。このフィレット７２Ｆにより、上述のフィレット７１Ｆと同様に、接続ピン３０Ｒとはんだ７２との間の接続面積の減少を抑制できる。 Further, in the case of the connection pin 30L having no misalignment, the entire end surface 30c of the connection pin 30L is connected to the connection pad 23P via the solder 72.
On the other hand, in the case of the connection pin 30R having a misalignment, the end face 30c of the connection pin 30R and the solder resist layer 17 overlap each other. The solder 72 crawls up on the side surface 30b of the connection pin 30R, and the solder 72 forms a fillet 72F. The fillet 72F can suppress a decrease in the connection area between the connection pin 30R and the solder 72, similarly to the fillet 71F described above.

（製造方法の説明）
次に、本実施形態の配線基板１の製造方法を説明する。
なお、説明の便宜上、最終的に配線基板１の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。 (Explanation of manufacturing method)
Next, a method of manufacturing the wiring board 1 of the present embodiment will be described.
For convenience of explanation, the parts that will eventually become each component of the wiring board 1 will be described by adding reference numerals to the final components.

図５に示す第１基板１０を用意する。なお、図５では、図１に示す第１基板を上下反転して示している。
第１基板１０は、公知の方法により製造することが可能である。上述したように、第１基板１０は、配線層１１，１２、絶縁層１４，１５、保護絶縁層１６、ソルダーレジスト層１７を有している。絶縁層１４，１５は、例えば、樹脂フィルムを真空ラミネートし、加熱により硬化することで形成することができる。なお、絶縁層１４，１５は、ペースト状や液状の樹脂を塗布し、加熱により樹脂を硬化することにより形成することもできる。絶縁層１５には、公知の方法により開口部を形成する。配線層１１，１２は、例えばセミアディティブ法により形成することができる。保護絶縁層１６は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより形成することができる。ソルダーレジスト層１７は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより形成することができる。 The first substrate 10 shown in FIG. 5 is prepared. In addition, in FIG. 5, the first substrate shown in FIG. 1 is shown upside down.
The first substrate 10 can be manufactured by a known method. As described above, the first substrate 10 has wiring layers 11 and 12, insulating layers 14 and 15, a protective insulating layer 16, and a solder resist layer 17. The insulating layers 14 and 15 can be formed, for example, by vacuum laminating a resin film and curing it by heating. The insulating layers 14 and 15 can also be formed by applying a paste-like or liquid resin and curing the resin by heating. An opening is formed in the insulating layer 15 by a known method. The wiring layers 11 and 12 can be formed by, for example, a semi-additive method. The protective insulating layer 16 is formed, for example, by laminating a photosensitive solder resist film or applying a liquid solder resist, exposing and developing the resist by a photolithography method, and patterning the resist into a required shape. Can be done. The solder resist layer 17 is formed, for example, by laminating a photosensitive solder resist film or applying a liquid solder resist, exposing and developing the resist by a photolithography method, and patterning the resist into a required shape. Can be done.

ソルダーレジスト層１７の開口部１７Ｘ及び支持部１７Ｓの形成について説明する。
図６（ａ）に示すように、絶縁層１５の上面に配線層１２が形成されている。図６（ｂ）に示すように、絶縁層１５の上面及び配線層１２を覆う樹脂層１７を形成する。樹脂層１７は、例えばネガ型の感光性樹脂からなる。なお、ポジ型の感光性樹脂を用いることもできる。図２（ａ）及び図２（ｂ）に示すソルダーレジスト層１７の開口部１７Ｘ及び支持部１７Ｓの形状を得るためのフォトマスク（図示略）を用意し、そのフォトマスクの開口部から樹脂層１７を露光し、現像することにより、図６（ｃ）に示す樹脂層１７に開口部１７Ｘ及び支持部１７Ｓを形成する。ネガ型の感光性樹脂を用いた場合、未露光部分が現像で除去され、開口部１７Ｘ及び開口部１７Ｘ内の支持部１７Ｓを形成する。ポジ型の感光性樹脂を用いた場合、露光部分が現像で除去され、開口部１７Ｘ及び開口部１７Ｘ内の支持部１７Ｓを形成する。 The formation of the opening 17X and the support 17S of the solder resist layer 17 will be described.
As shown in FIG. 6A, the wiring layer 12 is formed on the upper surface of the insulating layer 15. As shown in FIG. 6B, the resin layer 17 that covers the upper surface of the insulating layer 15 and the wiring layer 12 is formed. The resin layer 17 is made of, for example, a negative type photosensitive resin. A positive photosensitive resin can also be used. A photomask (not shown) for obtaining the shapes of the opening 17X and the support portion 17S of the solder resist layer 17 shown in FIGS. 2A and 2B is prepared, and the resin layer is formed from the opening of the photomask. By exposing and developing 17, an opening 17X and a support 17S are formed in the resin layer 17 shown in FIG. 6 (c). When a negative photosensitive resin is used, the unexposed portion is removed by development to form the opening 17X and the support portion 17S in the opening 17X. When a positive photosensitive resin is used, the exposed portion is removed by development to form the opening 17X and the support portion 17S in the opening 17X.

図７に示すように、接続ピン３０の下端面を、はんだ７１によって接続パッド１２Ｐに接続する。接続ピン３０の配置には、図８（ａ）及び図８（ｂ）に示すピン振込治具２００が用いられる。 As shown in FIG. 7, the lower end surface of the connection pin 30 is connected to the connection pad 12P by the solder 71. The pin transfer jig 200 shown in FIGS. 8 (a) and 8 (b) is used for arranging the connection pins 30.

図８（ａ）に示すように、第１基板１０の開口部１７Ｘにはんだペースト７１を塗布する。次に、ピン振込治具２００を用意する。ピン振込治具２００には、複数の開口部２００Ｘが形成されている。開口部２００Ｘは、第１基板１０の接続パッド１２Ｐの平面配置に合わせて形成されている。 As shown in FIG. 8A, the solder paste 71 is applied to the opening 17X of the first substrate 10. Next, the pin transfer jig 200 is prepared. A plurality of openings 200X are formed in the pin transfer jig 200. The opening 200X is formed according to the planar arrangement of the connection pad 12P of the first substrate 10.

次に、ソルダーレジスト層１７に形成された位置合わせマーク（不図示）を画像認織することにより、ピン振込治具２００の開口部２００Ｘを第１基板１０のソルダーレジスト層１７の開口部１７Ｘに位置合わせする。そして、ピン振込治具２００の上側から開口部２００Ｘに接続ピンを挿入する。 Next, by image-recognizing the alignment mark (not shown) formed on the solder resist layer 17, the opening 200X of the pin transfer jig 200 is made into the opening 17X of the solder resist layer 17 of the first substrate 10. Align. Then, the connection pin is inserted into the opening 200X from the upper side of the pin transfer jig 200.

図８（ｂ）に示すように、接続ピン３０は、ソルダーレジスト層１７の開口部１７Ｘに落下し、支持部１７Ｓの上面に当接する。また、接続ピン３０の下面は、開口部１７Ｘ内に塗布されたはんだペースト７１に接触する。 As shown in FIG. 8B, the connection pin 30 falls into the opening 17X of the solder resist layer 17 and comes into contact with the upper surface of the support portion 17S. Further, the lower surface of the connection pin 30 comes into contact with the solder paste 71 applied in the opening 17X.

ピン振込治具２００を取り外した後、リフロー処理によってはんだペースト７１を加熱する。これにより、図７に示すように、はんだ７１により接続パッド１２Ｐに接続ピン３０を接続する。 After removing the pin transfer jig 200, the solder paste 71 is heated by a reflow process. As a result, as shown in FIG. 7, the connection pin 30 is connected to the connection pad 12P by the solder 71.

次に、図７に示すように、電子部品４１～４３を用意する。そして、第１基板１０のパッド１２Ｙに、電子部品４１～４３をはんだ４１ａ～４３ａにより接続する。そして、電子部品４１と第１基板１０との間にアンダーフィル樹脂４１ｂを充填する。 Next, as shown in FIG. 7, electronic components 41 to 43 are prepared. Then, the electronic components 41 to 43 are connected to the pad 12Y of the first substrate 10 by solders 41a to 43a. Then, the underfill resin 41b is filled between the electronic component 41 and the first substrate 10.

以上により、第１基板１０に接続ピン３０が接続されるとともに、電子部品４１～４３が搭載された配線基板２１０が得られる。この配線基板２１０は、第１基板１０、接続ピン３０、電子部品４１～４３を含んで構成される。 As described above, the connection pin 30 is connected to the first board 10, and the wiring board 210 on which the electronic components 41 to 43 are mounted can be obtained. The wiring board 210 includes a first board 10, connection pins 30, and electronic components 41 to 43.

次に、図９に示すように、第２基板２０を用意する。
第２基板２０は、公知の方法により製造することが可能である。上述したように、第２基板２０は、配線層２１，２２，２３、絶縁層２４，２５、ソルダーレジスト層２６，２７を有している。絶縁層２４，２５は、例えば、樹脂フィルムを真空ラミネートし、加熱により硬化することで形成することができる。なお、絶縁層２４，２５は、ペースト状や液状の樹脂を塗布し、加熱により樹脂を硬化することにより形成することもできる。絶縁層２４，２５には、公知の方法により開口部を形成する。配線層２１～２３は、例えばセミアディティブ法により形成することができる。なお、金属箔（例えば銅箔）をエッチングして配線層を形成することもできる。ソルダーレジスト層２６は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより形成することができる。ソルダーレジスト層２７は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法により露光・現像して所要の形状にパターニングすることにより形成することができる。 Next, as shown in FIG. 9, the second substrate 20 is prepared.
The second substrate 20 can be manufactured by a known method. As described above, the second substrate 20 has wiring layers 21 and 22,23, insulating layers 24 and 25, and solder resist layers 26 and 27. The insulating layers 24 and 25 can be formed, for example, by vacuum laminating a resin film and curing it by heating. The insulating layers 24 and 25 can also be formed by applying a paste-like or liquid resin and curing the resin by heating. An opening is formed in the insulating layers 24 and 25 by a known method. The wiring layers 21 to 23 can be formed by, for example, a semi-additive method. It is also possible to etch a metal foil (for example, copper foil) to form a wiring layer. The solder resist layer 26 is formed, for example, by laminating a photosensitive solder resist film or applying a liquid solder resist, exposing and developing the resist by a photolithography method, and patterning the resist into a required shape. Can be done. The solder resist layer 27 is formed, for example, by laminating a photosensitive solder resist film or applying a liquid solder resist, exposing and developing the resist by a photolithography method, and patterning the resist into a required shape. Can be done.

次に、図１０に示すように、図９に示す第２基板２０の接続パッド２３Ｐの上にはんだペースト７２を塗布し、第２基板２０を上下反転させる。そして、第２基板２０の接続パッド２３Ｐを接続ピン３０に位置合せする。 Next, as shown in FIG. 10, the solder paste 72 is applied onto the connection pad 23P of the second substrate 20 shown in FIG. 9, and the second substrate 20 is turned upside down. Then, the connection pad 23P of the second substrate 20 is aligned with the connection pin 30.

図１１に示すように、第２基板２０のはんだペースト７２を接続ピン３０の上端に接触させ、リフロー処理によってはんだペースト７２を加熱する。これにより、はんだ７２により接続ピン３０を第２基板２０の接続パッド２３Ｐに接続する。 As shown in FIG. 11, the solder paste 72 of the second substrate 20 is brought into contact with the upper end of the connection pin 30, and the solder paste 72 is heated by the reflow process. As a result, the connection pin 30 is connected to the connection pad 23P of the second board 20 by the solder 72.

図１２に示すように、第１基板１０と第２基板２０との間に封止樹脂５０を充填する。これにより、接続ピン３０、電子部品４１～４３を封止樹脂５０により封止する。
図１３に示すように、第１基板１０の外部接続パッド２１Ｐにはんだボールを搭載するなどして外部接続端子６０を形成する。 As shown in FIG. 12, the sealing resin 50 is filled between the first substrate 10 and the second substrate 20. As a result, the connection pin 30 and the electronic components 41 to 43 are sealed with the sealing resin 50.
As shown in FIG. 13, the external connection terminal 60 is formed by mounting a solder ball on the external connection pad 21P of the first substrate 10 or the like.

以上により、図１に示す実施形態の配線基板１が完成する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）配線基板１は、接続パッド１２Ｐを備えた第１基板１０と、円柱状の接続ピン３０とを有する。第１基板１０は、配線層１２と、配線層１２の一部を覆うソルダーレジスト層１７とを有している。ソルダーレジスト層１７は、配線層１２の一部を露出する円形状の開口部１７Ｘと、開口部１７Ｘの中に配線層１２の一部を覆う支持部１７Ｓとを有し、開口部１７Ｘと支持部１７Ｓとの間から露出する配線層１２の一部が接続パッド１２Ｐである。接続ピン３０の第１端部は、開口部１７Ｘに配置された接合部材７１により接続パッド１２Ｐに接続されている。したがって、その接続ピン３０は支持部１７Ｓに当接するため、接続ピン３０の傾きを抑制できる。そして、第１基板１０と第２基板２０との間の接続信頼性の低下を抑制でき、歩留まりの低下を抑制できる。 As a result, the wiring board 1 of the embodiment shown in FIG. 1 is completed.
As described above, according to the present embodiment, the following effects are obtained.
(1) The wiring board 1 has a first board 10 provided with a connection pad 12P and a columnar connection pin 30. The first substrate 10 has a wiring layer 12 and a solder resist layer 17 that covers a part of the wiring layer 12. The solder resist layer 17 has a circular opening 17X that exposes a part of the wiring layer 12, and a support portion 17S that covers a part of the wiring layer 12 in the opening 17X, and supports the opening 17X. A part of the wiring layer 12 exposed from between the portion 17S is the connection pad 12P. The first end of the connection pin 30 is connected to the connection pad 12P by a joining member 71 arranged at the opening 17X. Therefore, since the connection pin 30 comes into contact with the support portion 17S, the inclination of the connection pin 30 can be suppressed. Then, it is possible to suppress a decrease in connection reliability between the first substrate 10 and the second substrate 20, and it is possible to suppress a decrease in yield.

（２）接続ピン３０の傾きが抑制されるため、接続ピン３０の配列を狭ピッチ化することができ、配線基板の高密度化や高性能化に対応することができる。
（３）ソルダーレジスト層１７の開口部１７Ｘの直径は、接続ピン３０の直径より大きい。したがって、接続ピン３０を接続するはんだ７１は、接続ピン３０の側面３０ｂを這い上がり、フィレット７１Ｆを有する。このフィレット７１Ｆにより、接続ピン３０とはんだ７１との間の接続面積を増加して接続強度を増大できる。また、位置ずれが生じた接続ピン３０Ｒにおいても、はんだ７１がフィレット７１Ｆを有することで、接続面積の減少を抑制でき、接続強度を確保できる。 (2) Since the inclination of the connection pins 30 is suppressed, the arrangement of the connection pins 30 can be narrowed in pitch, and it is possible to cope with high density and high performance of the wiring board.
(3) The diameter of the opening 17X of the solder resist layer 17 is larger than the diameter of the connecting pin 30. Therefore, the solder 71 connecting the connection pin 30 crawls up the side surface 30b of the connection pin 30 and has a fillet 71F. With this fillet 71F, the connection area between the connection pin 30 and the solder 71 can be increased to increase the connection strength. Further, even in the connection pin 30R in which the position is displaced, since the solder 71 has the fillet 71F, the decrease in the connection area can be suppressed and the connection strength can be secured.

（４）支持部１７Ｓの直径は、支持部１７Ｓの側面と開口部１７Ｘの内周面との間、つまり支持部１７Ｓと被覆部１７Ｃとの間の最短距離が接続ピン３０の直径の５０％未満である。位置ずれにより接続ピン３０が支持部１７Ｓの端部から水平方向に飛び出すと、接続ピン３０に傾きが生じ易くなる。しかし、上記のように最短距離を設定することで、接続ピン３０は、支持部１７Ｓに当接することで傾き難く、また大きく位置ずれした場合でも支持部１７Ｓと開口部１７Ｘの周囲の被覆部１７Ｃとに当接して接続ピン３０の傾きを抑制できる。 (4) The diameter of the support portion 17S is such that the shortest distance between the side surface of the support portion 17S and the inner peripheral surface of the opening 17X, that is, the shortest distance between the support portion 17S and the covering portion 17C is 50% of the diameter of the connecting pin 30. Is less than. When the connection pin 30 protrudes in the horizontal direction from the end of the support portion 17S due to the misalignment, the connection pin 30 tends to be tilted. However, by setting the shortest distance as described above, the connection pin 30 is difficult to tilt due to contact with the support portion 17S, and even if the position is largely displaced, the covering portion 17C around the support portion 17S and the opening portion 17X. It is possible to suppress the inclination of the connection pin 30 by abutting against.

尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態に対し、支持部１７Ｓの数や形状を適宜変更してもよい。
図１４（ａ）に示すように、開口部１７Ｘの中に４つの支持部９１を形成してもよい。支持部９１の数は、２つ、３つ、又は５つ以上としてもよい。これらの支持部９１の場合、支持部９１の直径Ｄ３は、図１、図２（ｂ）等に示す接続ピン３０の直径と開口部１７Ｘの直径とに応じて設定することができる。 The above embodiment may be carried out in the following embodiments.
-The number and shape of the support portions 17S may be appropriately changed with respect to the above embodiment.
As shown in FIG. 14A, four support portions 91 may be formed in the opening portion 17X. The number of support portions 91 may be 2, 3, or 5 or more. In the case of these support portions 91, the diameter D3 of the support portion 91 can be set according to the diameter of the connection pin 30 and the diameter of the opening 17X shown in FIGS. 1, 2 (b) and the like.

図１４（ｂ）に示すように、開口部１７Ｘの中に環状（円環状）の支持部９２を配設してもよい。
図１４（ｃ）に示すように、開口部１７Ｘの中に、円形以外、例えば扇型の支持部９３を配置してもよい。 As shown in FIG. 14 (b), an annular (annular) support portion 92 may be arranged in the opening 17X.
As shown in FIG. 14 (c), a fan-shaped support portion 93 other than a circular shape may be arranged in the opening 17X.

・上記実施形態に対し、第２基板２０のソルダーレジスト層２７に、第１基板１０のソルダーレジスト層１７と同様に支持部を形成してもよい。
・上記実施形態に対し、電子部品は、第２基板２０に搭載されてもよく、また第１基板１０と第２基板２０とに搭載されてもよい。 -For the above embodiment, a support portion may be formed on the solder resist layer 27 of the second substrate 20 in the same manner as the solder resist layer 17 of the first substrate 10.
-For the above embodiment, the electronic component may be mounted on the second substrate 20 or may be mounted on the first substrate 10 and the second substrate 20.

また、第１基板１０を電子部品が搭載されていないものとしてもよいし、第１基板１０の上面側に電子部品が搭載されてもよい。
電子部品は、第１基板１０と第２基板２０の少なくとも一方に埋め込んで配置されてもよい。また、上述の電子部品４１～４３以外の電子部品が搭載又は埋め込まれて配置されてもよい。 Further, the first substrate 10 may not be equipped with electronic components, or the electronic components may be mounted on the upper surface side of the first substrate 10.
The electronic component may be embedded and arranged in at least one of the first substrate 10 and the second substrate 20. Further, electronic components other than the above-mentioned electronic components 41 to 43 may be mounted or embedded and arranged.

また、第１基板１０及び第２基板２０を、電子部品が搭載されていない配線基板やインターポーザなどであってもよい。
・上記実施形態において、接合部材７１による接続ピン３０の接合強度が十分に確保できれば開口部１７Ｘの大きさを適宜変更してもよく、例えば、開口部１７Ｘの直径を接続ピン３０の直径以下の値としてもよい。 Further, the first board 10 and the second board 20 may be a wiring board or an interposer on which electronic components are not mounted.
In the above embodiment, the size of the opening 17X may be appropriately changed as long as the joining strength of the connecting pin 30 by the joining member 71 can be sufficiently secured. For example, the diameter of the opening 17X is equal to or smaller than the diameter of the connecting pin 30. It may be a value.

１ 配線基板
１０ 第１基板
１２ 配線層
１２Ｐ 接続パッド（第１接続パッド）
１７ ソルダーレジスト層
１７Ｘ 開口部
１７Ｓ 支持部
２０ 第２基板
２３Ｐ 接続パッド（第２接続パッド）
３０ 接続ピン 1 Wiring board 10 1st board 12 Wiring layer 12P Connection pad (1st connection pad)
17 Solder resist layer 17X Opening 17S Support 20 2nd board 23P Connection pad (2nd connection pad)
30 Connection pin

Claims (9)

第１接続パッドを備えた第１基板と、
円柱状の接続ピンと、
を有し、
前記第１基板は、配線層と、前記配線層の一部を覆うソルダーレジスト層と、を有し、
前記ソルダーレジスト層は、前記配線層の一部を露出する円形状の開口部と、前記開口部の中に前記配線層の一部を覆う支持部とを有し、前記開口部と前記支持部との間から露出する前記配線層の一部が前記第１接続パッドであり、
前記接続ピンの第１端部は、前記開口部に配置された接合部材により前記第１接続パッドに接続されており、
前記支持部の側面と前記開口部の内側面との間の最短距離は、前記接続ピンの直径の５０％未満であること、
を特徴とする配線基板。 The first board with the first connection pad and
Cylindrical connection pins and
Have,
The first substrate has a wiring layer and a solder resist layer that covers a part of the wiring layer.
The solder resist layer has a circular opening that exposes a part of the wiring layer, and a support portion that covers a part of the wiring layer in the opening, and the opening and the support portion. A part of the wiring layer exposed from between the first connection pad is the first connection pad.
The first end of the connection pin is connected to the first connection pad by a joining member arranged in the opening .
The shortest distance between the side surface of the support and the inner surface of the opening shall be less than 50% of the diameter of the connecting pin .
Wiring board featuring. 前記開口部の直径は、前記接続ピンの直径よりも大きく、
前記接合部材は、前記接続ピンの側面にフィレットを有すること、
を特徴とする請求項１に記載の配線基板。 The diameter of the opening is larger than the diameter of the connecting pin.
The joining member has a fillet on the side surface of the connecting pin.
The wiring board according to claim 1. 前記支持部は円形状であり、前記支持部の直径は、前記接続ピンの直径よりも小さいことを特徴とする請求項１又は２に記載の配線基板。 The wiring board according to claim 1 or 2, wherein the support portion has a circular shape, and the diameter of the support portion is smaller than the diameter of the connection pin. 前記接続ピンの端面は、前記支持部に当接していることを特徴とする請求項１～３のいずれか１項に記載の配線基板。 The wiring board according to any one of claims 1 to 3 , wherein the end face of the connection pin is in contact with the support portion. 前記開口部の中には、１つの前記支持部が配設されることを特徴とする請求項１～４のいずれか１項に記載の配線基板。 The wiring board according to any one of claims 1 to 4 , wherein one support portion is disposed in the opening portion. 前記開口部の中には、複数の前記支持部が配設されることを特徴とする請求項１～４のいずれか１項に記載の配線基板。 The wiring board according to any one of claims 1 to 4 , wherein a plurality of the support portions are arranged in the opening portion. 前記ソルダーレジスト層は、前記開口部の周囲に前記配線層を覆う被覆部を備え、前記支持部の厚さは、前記被覆部の厚さと等しいことを特徴とする請求項１～３のいずれか１項に記載の配線基板。 One of claims 1 to 3, wherein the solder resist layer includes a covering portion that covers the wiring layer around the opening, and the thickness of the support portion is equal to the thickness of the covering portion. The wiring board according to item 1. 第２接続パッドを備えた第２基板を有し、
前記接続ピンの第２端部は前記第２接続パッドに接続されていること、
を特徴とする請求項１～７のいずれか１項に記載の配線基板。 It has a second board with a second connection pad and
The second end of the connection pin is connected to the second connection pad.
The wiring board according to any one of claims 1 to 7 . 第１接続パッドを備えた第１基板と、
第２接続パッドを備えた第２基板を有し、
前記第１基板と前記第２基板との間に配設され、前記第１基板及び前記第２基板の少なくとも一方に搭載された電子部品と、
前記第１基板と前記第２基板との間に配設され、前記第１接続パッドに第１端部が接続され、前記第２接続パッドに第２端部が接続された円柱状の接続ピンと、
前記第１基板と前記第２基板の間に充填され、前記電子部品及び前記接続ピンを封止する封止樹脂と、を有し、
前記第１基板は、配線層と、前記配線層の一部を覆うソルダーレジスト層と、を有し、
前記ソルダーレジスト層は、前記配線層の一部を露出する円形状の開口部と、前記開口部の中に前記配線層の一部を覆う支持部とを有し、前記開口部と前記支持部との間から露出する前記配線層の一部が前記第１接続パッドであり、
前記接続ピンの前記第１端部は、前記開口部に配置された接合部材により前記第１接続パッドに接続されており、
前記支持部の側面と前記開口部の内側面との間の最短距離は、前記接続ピンの直径の５０％未満であること、
を特徴とする電子装置。 The first board with the first connection pad and
It has a second board with a second connection pad and
Electronic components disposed between the first substrate and the second substrate and mounted on at least one of the first substrate and the second substrate.
With a columnar connection pin disposed between the first substrate and the second substrate, the first end portion is connected to the first connection pad, and the second end portion is connected to the second connection pad. ,
It has a sealing resin that is filled between the first substrate and the second substrate and seals the electronic component and the connection pin.
The first substrate has a wiring layer and a solder resist layer that covers a part of the wiring layer.
The solder resist layer has a circular opening that exposes a part of the wiring layer, and a support portion that covers a part of the wiring layer in the opening, and the opening and the support portion. A part of the wiring layer exposed from between the first connection pad is the first connection pad.
The first end of the connection pin is connected to the first connection pad by a joining member arranged in the opening .
The shortest distance between the side surface of the support and the inner surface of the opening shall be less than 50% of the diameter of the connecting pin .
An electronic device characterized by.
JP2018073344A 2018-04-05 2018-04-05 Wiring board, electronic device Active JP7015721B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018073344A JP7015721B2 (en) 2018-04-05 2018-04-05 Wiring board, electronic device
US16/371,258 US10790236B2 (en) 2018-04-05 2019-04-01 Wiring substrate and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018073344A JP7015721B2 (en) 2018-04-05 2018-04-05 Wiring board, electronic device

Publications (2)

Publication Number Publication Date
JP2019186329A JP2019186329A (en) 2019-10-24
JP7015721B2 true JP7015721B2 (en) 2022-02-03

Family

ID=68337431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018073344A Active JP7015721B2 (en) 2018-04-05 2018-04-05 Wiring board, electronic device

Country Status (1)

Country Link
JP (1) JP7015721B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117546282A (en) * 2021-06-24 2024-02-09 罗姆股份有限公司 Semiconductor device with a semiconductor device having a plurality of semiconductor chips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016021550A (en) 2014-06-17 2016-02-04 日本特殊陶業株式会社 Wiring board and manufacturing method of the same, and wiring board columnar terminal
JP2016225414A (en) 2015-05-28 2016-12-28 新光電気工業株式会社 Semiconductor device and manufacturing method of the same
WO2017203859A1 (en) 2016-05-25 2017-11-30 日立オートモティブシステムズ株式会社 Electronic circuit device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016021550A (en) 2014-06-17 2016-02-04 日本特殊陶業株式会社 Wiring board and manufacturing method of the same, and wiring board columnar terminal
JP2016225414A (en) 2015-05-28 2016-12-28 新光電気工業株式会社 Semiconductor device and manufacturing method of the same
WO2017203859A1 (en) 2016-05-25 2017-11-30 日立オートモティブシステムズ株式会社 Electronic circuit device and method

Also Published As

Publication number Publication date
JP2019186329A (en) 2019-10-24

Similar Documents

Publication Publication Date Title
JP4881211B2 (en) Wiring substrate manufacturing method, semiconductor device manufacturing method, and wiring substrate
US8800142B2 (en) Package substrate unit and method for manufacturing package substrate unit
JP5032187B2 (en) Wiring substrate manufacturing method, semiconductor device manufacturing method, and wiring substrate
JP5017930B2 (en) Semiconductor device, method for manufacturing solder bump connecting substrate, and method for manufacturing semiconductor device
JP4803844B2 (en) Semiconductor package
US8089777B2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
JP6816964B2 (en) Manufacturing method of wiring board, semiconductor device and wiring board
US20080023528A1 (en) Fabrication method and structure of pcb assembly, and tool for assembly thereof
JP2006196860A (en) Semiconductor package and method of fabricating it
US9305895B2 (en) Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same
CN110729254B (en) Bonding structure of package and manufacturing method thereof
US9935053B2 (en) Electronic component integrated substrate
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP5641449B2 (en) Solder mounting substrate, method for manufacturing the same, and semiconductor device
CN110729266A (en) Bonding structure of package and manufacturing method thereof
JP2010067938A (en) Semiconductor package and manufacturing method thereof
JP7015721B2 (en) Wiring board, electronic device
JP2005340448A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP2019192789A (en) Wiring board and electronic device
US10790236B2 (en) Wiring substrate and electronic device
JP2007311766A (en) Multilayer board, and its mounting method
TW202135606A (en) Component-embedded substrate and manufacturing method of component-embedded substrate
JP2006245435A (en) Assembly component, mother board therefor, module substrate therefor, module substrate manufacturing method therefor, electronic circuit device and electronic equipment
JP2006135154A (en) Printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220124