JP7015489B2 - Surface finishing material for interconnect pads in microelectronic structures - Google Patents

Surface finishing material for interconnect pads in microelectronic structures Download PDF

Info

Publication number
JP7015489B2
JP7015489B2 JP2020034984A JP2020034984A JP7015489B2 JP 7015489 B2 JP7015489 B2 JP 7015489B2 JP 2020034984 A JP2020034984 A JP 2020034984A JP 2020034984 A JP2020034984 A JP 2020034984A JP 7015489 B2 JP7015489 B2 JP 7015489B2
Authority
JP
Japan
Prior art keywords
layer
interconnect
resistant layer
microelectronic
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020034984A
Other languages
Japanese (ja)
Other versions
JP2020092283A (en
Inventor
ヴィー． ピエタムバラム、シュリーニバス
オー リ、キュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to JP2020034984A priority Critical patent/JP7015489B2/en
Publication of JP2020092283A publication Critical patent/JP2020092283A/en
Application granted granted Critical
Publication of JP7015489B2 publication Critical patent/JP7015489B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本明細書の実施形態は、一般にマイクロ電子デバイス製造の分野に関し、より具体的には、マイクロ電子コンポーネントをはんだ相互接続部と電気的に取り付けるための相互接続パッド上に形成される表面仕上げ材に関する。 Embodiments herein generally relate to the field of microelectronic device manufacturing, and more specifically to surface finishes formed on interconnect pads for electrically attaching microelectronic components to solder interconnects. ..

マイクロ電子デバイスは一般に、限定されるものではないが、少なくとも１つのマイクロ電子ダイ（マイクロプロセッサ、チップセット、グラフィックデバイス、無線デバイス、メモリデバイス、特定用途向け集積回路、又はそれらに類するものなど）と、少なくとも１つの受動コンポーネント（レジスタ、キャパシタ、インダクタ、及びそれらに類するものなど）と、それらのコンポーネントを搭載するための少なくとも１つのマイクロ電子基板（インターポーザ、マザーボード、及びそれらに類するものなど）とを含む、様々なマイクロ電子コンポーネントから製造される。これらの様々なマイクロ電子コンポーネントは、１つのマイクロ電子コンポーネント上の相互接続パッドから別のマイクロ電子コンポーネント上の相互接続パッドまでの間に延在するはんだ相互接続部を介して、互いに電気的に相互接続され得る。 Microelectronic devices are generally, but not limited to, with at least one microelectronic die (such as a microprocessor, chipset, graphic device, wireless device, memory device, application-specific integrated circuit, or the like). , At least one passive component (such as registers, capacitors, inductors, and the like) and at least one microprocessor (such as an interposer, motherboard, and the like) on which to mount those components. Manufactured from a variety of microelectronic components, including. These various microelectronic components are electrically interconnected with each other via solder interconnects that extend from the interconnect pads on one microelectronic component to the interconnect pads on another microelectronic component. Can be connected.

マイクロ電子産業は、限定されるものではないが、ポータブルコンピュータ、デジタルカメラ、電子タブレット、携帯電話、及びそれらに類するものなどのポータブル製品を含む様々な電子製品に用いるための、よりいっそう高速かつ小型のマイクロ電子デバイスを生産するべく、懸命な試みを続けている。当業者には理解されるように、マイクロ電子デバイス及びマイクロ電子基板などのマイクロ電子コンポーネントのサイズが小さくなるにつれ、マイクロ電子コンポーネントの電流密度が増大する。これらの電流密度が増大していることから、相互接続パッドとはんだ相互接続部との間に配置される表面仕上げ材は、相互接続パッドとはんだ相互接続部との間に展延性のある相互接続部又は「ジョイント」を形成するのみでなく、より小型のマイクロ電子コンポーネントの最大電流（Ｉｍａｘ）の要件を満たすような十分に強いエレクトロマイグレーション耐性を有さなくてはならない。従って、相互接続パッドとはんだ相互接続部との間の展延性ジョイントを保持しつつ、所望の最大電流（Ｉｍａｘ）を提供し得る表面仕上げ材、及びその製造方法を開発する必要がある。 The microelectronics industry is even faster and smaller for use in a variety of electronic products, including but not limited to portable computers, digital cameras, electronic tablets, mobile phones, and similar portable products. We continue to make hard efforts to produce micro-electronic devices. As will be appreciated by those skilled in the art, as the size of microelectronic components such as microelectronic devices and microelectronic substrates decreases, the current density of the microelectronic components increases. Due to these increasing current densities, the surface finish placed between the interconnect pad and the solder interconnect will be a ductile interconnect between the interconnect pad and the solder interconnect. Not only must it form a part or "joint", but it must also have sufficiently strong electromigration resistance to meet the maximum current (Imax) requirements of smaller microelectronic components. Therefore, it is necessary to develop a surface finishing material capable of providing a desired maximum current (Imax) while maintaining a malleable joint between the interconnect pad and the solder interconnect, and a method for manufacturing the same.

本開示の主題は、本明細書の結論部分において具体的に指摘され、明確に主張される。本開示の前述の及びその他の特徴は、添付の図面と併せて、以下の説明及び添付の特許請求の範囲から、より十分に明らかとなろう。添付の図面は、本開示に係るいくつかの実施形態のみを示すものであり、従ってその範囲を限定するものと見なされるべきではないことを理解されたい。本開示は、本開示の利点をより容易に把握できるよう、添付の図面を用いることで、さらに具体的かつ詳細に説明される。 The subject matter of this disclosure is specifically pointed out and articulated in the conclusions of this specification. The aforementioned and other features of the present disclosure, together with the accompanying drawings, will be more fully apparent from the following description and the appended claims. It should be understood that the accompanying drawings show only some embodiments of the present disclosure and should therefore not be considered to limit their scope. The present disclosure will be described in more detail and in detail with reference to the accompanying drawings so that the advantages of the present disclosure can be more easily understood.

本明細書の一実施形態に係るマイクロ電子構造体の横断面図である。It is sectional drawing of the microelectronic structure which concerns on one Embodiment of this specification.

当技術分野で知られている、相互接続パッド及びはんだ相互接続部とそれらの間に配置された表面仕上げ材構造体の横断面図である。It is sectional drawing of the interconnection pad and the solder interconnection part known in the art, and the surface finishing material structure arranged between them.

本明細書の一実施形態に係る、相互接続パッド及びはんだ相互接続部とそれらの間に配置された表面仕上げ材構造体の横断面図である。It is sectional drawing of the interconnection pad and the solder interconnection part which concerns on one Embodiment of this specification, and the surface finishing material structure arranged between them.

本明細書の別の実施形態に係る、相互接続パッド及びはんだ相互接続部とそれらの間に配置された表面仕上げ材構造体の横断面図である。It is a cross-sectional view of the interconnection pad and the solder interconnection part and the surface finishing material structure arranged between them which concerns on another embodiment of this specification.

本明細書の一実施形態に係るマイクロ電子パッケージの製造プロセスのフローチャートである。It is a flowchart of the manufacturing process of the micro electronic package which concerns on one Embodiment of this specification.

本明細書の一実装形態に係るコンピューティングデバイスを示す。The computing device which concerns on one implementation form of this specification is shown.

以下の詳細な説明では、特許請求の範囲に記載の主題が実施され得る具体的な実施形態を例示として示す添付の図面を参照する。これらの実施形態は、当業者が主題を実施できるよう十分詳細に説明されている。様々な実施形態は、異なってはいても相互に排他的なものでは必ずしもないことを理解されたい。例えば、一実施形態に関連して本明細書で説明される特定の特徴、構造又は特性は、特許請求の範囲に記載の主題の趣旨及び範囲から逸脱しない限り、他の実施形態でも実装されてよい。本明細書における「一実施形態」又は「実施形態」への言及は、その実施形態に関連して説明される特定の特徴、構造又は特性が、本明細書の包含する少なくとも１つの実装形態に含まれることを意味する。従って、「一実施形態」又は「実施形態」という語句を用いた場合、これは必ずしもそれと同一の実施形態を指すものではない。加えて、開示の各実施形態における個々の要素の位置又は配列は、特許請求の範囲に記載の主題の趣旨及び範囲から逸脱しない限りにおいて変更されてよいことを理解されたい。従って以下の詳細な説明は、限定的な意味に捉えられるべきではなく、主題の範囲は、添付の特許請求の範囲の権利が及ぶ均等物の全範囲と併せて適切に解釈される、添付の特許請求の範囲によってのみ規定される。図面中、同様の符号はいくつかの図にわたって同一又は類似の要素又は機能を指し、また図示されている要素は必ずしも互いに縮尺通りではなく、個々の要素は、それらの要素が本明細書の文脈に沿ってより容易に把握されるよう、拡大又は縮小されることがある。 In the following detailed description, reference is made to the accompanying drawings illustrating, for example, specific embodiments in which the subject matter described in the claims may be practiced. These embodiments are described in sufficient detail to allow one of ordinary skill in the art to carry out the subject matter. It should be understood that the various embodiments are different but not necessarily mutually exclusive. For example, certain features, structures or properties described herein in connection with one embodiment may be implemented in other embodiments as long as they do not deviate from the spirit and scope of the subject matter described in the claims. good. References herein to "one embodiment" or "embodiment" are such that the particular features, structures or properties described in connection with that embodiment are in at least one implementation herein. Means to be included. Therefore, when the phrase "one embodiment" or "embodiment" is used, it does not necessarily refer to the same embodiment. In addition, it should be understood that the position or arrangement of the individual elements in each embodiment of the disclosure may be modified without departing from the spirit and scope of the subject matter described in the claims. Therefore, the following detailed description should not be taken in a limited sense, and the scope of the subject matter shall be appropriately construed in conjunction with the full scope of the equivalents covered by the claims of the attachment. It is specified only by the scope of claims. In the drawings, similar reference numerals refer to the same or similar elements or functions across several figures, and the elements shown are not necessarily scaled to each other, and the individual elements are such elements in the context of the present specification. May be scaled up or down to be more easily grasped along.

「～の上方に（ｏｖｅｒ）」、「～に（ｔｏ）」、「～の間（ｂｅｔｗｅｅｎ）」及び「～上に（ｏｎ）」といった用語は、本明細書で用いる場合、１つの層の他の層に対する相対位置を指すことがある。１つの層が別の層「の上方に」若しくは別の層「上に」ある、又は別の層「に」接合されている場合、この層はその別の層と直接的に接触していてよく、あるいは１つ又は複数の介在層を有してよい。１つの層が複数の層「の間」にある場合、この層はそれらの層と直接的に接触していてよく、あるいは１つ又は複数の介在層を有してよい。 The terms "over", "to", "between" and "on" as used herein are of one layer. May refer to a position relative to other layers. If one layer is "above" or "above" another layer, or is joined "to" another layer, this layer is in direct contact with that other layer. Well, or may have one or more intervening layers. If one layer is "between" multiple layers, this layer may be in direct contact with those layers, or may have one or more intervening layers.

マイクロ電子構造体の生産においては、一般にマイクロ電子パッケージが、マイクロ電子パッケージと外部コンポーネントとの間の電気的な連絡経路を提供するマイクロ電子ボード／基板に搭載される。図１に示すように、マイクロ電子パッケージ１００は、フリップチップ又はＣｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ（「Ｃ４」）構成として一般に知られる構成で、複数のはんだ相互接続部１４２を介してマイクロ電子インターポーザ／基板１２０の第１面１２２に取り付けられた、マイクロプロセッサ、チップセット、グラフィックデバイス、無線デバイス、メモリデバイス、特定用途向け集積回路、又はそれらに類するものなどのマイクロ電子デバイス１１０を備えてよい。デバイス・トゥ・インターポーザ／基板はんだ相互接続部１４２は、マイクロ電子デバイス１１０の活性面１１２上の相互接続パッド１１４と、マイクロ電子インターポーザ／基板の第１面１２２上の相互接続パッド１２４とから延在していてよい。マイクロ電子デバイス相互接続パッド１１４は、マイクロ電子デバイス１１０内の集積回路（不図示）と電気的に連絡していてよい。マイクロ電子インターポーザ／基板１２０は、少なくとも１つのマイクロ電子インターポーザ／基板相互接続パッド１２４と、マイクロ電子インターポーザ／基板１２０の第２面１３２上又はその近位にある少なくとも１つのマイクロ電子パッケージ相互接続パッド１２８とから、その中を通って延在する少なくとも１つの導電経路１２６を含んでよい。マイクロ電子インターポーザ／基板１２０は、マイクロ電子デバイス相互接続パッド１１４の微細なピッチ（マイクロ電子デバイス相互接続パッド１１４間の中心間距離）から、マイクロ電子パッケージ相互接続パッド１２８の比較的幅広なピッチへと、経路を定め直してよい。 In the production of microelectronic structures, microelectronic packages are typically mounted on microelectronic boards / boards that provide an electrical communication path between the microelectronic package and external components. As shown in FIG. 1, the microelectronic package 100 is a configuration commonly known as a flip chip or Controlled Collect Chip Connection (“C4”) configuration of a microelectronic interposer / substrate 120 via a plurality of solder interconnects 142. Microelectronic devices 110 such as microprocessors, chipsets, graphic devices, wireless devices, memory devices, application-specific integrated circuits, or the like, mounted on the first surface 122 may be provided. The device-to-interposer / board solder interconnect 142 extends from the interconnect pad 114 on the active surface 112 of the microelectronic device 110 and the interconnect pad 124 on the first surface 122 of the microelectronic interposer / board. You can do it. The microelectronic device interconnect pad 114 may be electrically connected to an integrated circuit (not shown) in the microelectronic device 110. The microelectronic interposer / substrate 120 includes at least one microelectronic interposer / substrate interconnect pad 124 and at least one microelectronic package interconnect pad 128 on or proximal to the second surface 132 of the microelectronic interposer / substrate 120. And so it may include at least one conductive path 126 extending through it. The microelectronic interposer / substrate 120 extends from the fine pitch of the microelectronic device interconnect pad 114 (the center-to-center distance between the microelectronic device interconnect pads 114) to the relatively wide pitch of the microelectronic package interconnect pad 128. , You may re-route.

マイクロ電子パッケージ１００は、プリント回路ボード、マザーボード、及びそれらに類するものなどのマイクロ電子ボード／基板１５０に、複数のはんだ相互接続部１４４を介して取り付けられ、マイクロ電子構造体１６０を形成してよい。パッケージ・トゥ・ボード／基板はんだ相互接続部１４４は、マイクロ電子パッケージ相互接続パッド１２８と、それと実質的に鏡像関係にある、マイクロ電子ボード／基板１５０の取り付け面１５４上の相互接続パッド１５２との間に延在していてよい。マイクロ電子ボード／基板相互接続パッド１５２は、マイクロ電子ボード／基板１５０内の導電経路（破線１５６で示す）と電気的に連絡していてよい。マイクロ電子ボード／基板の導電経路１５６は、外部コンポーネント（不図示）への電気的な連絡経路を提供してよい。 The microelectronic package 100 may be attached to a microelectronic board / board 150 such as a printed circuit board, a motherboard, and the like via a plurality of solder interconnects 144 to form a microelectronic structure 160. .. The package-to-board / board solder interconnect 144 comprises the microelectronic package interconnect pad 128 and the interconnect pad 152 on the mounting surface 154 of the microelectronic board / board 150 that is substantially mirror image of it. It may be extended in between. The microelectronic board / substrate interconnect pad 152 may be in electrical contact with a conductive path (indicated by a dashed line 156) within the microelectronic board / substrate 150. The conductive path 156 of the microelectronic board / substrate may provide an electrical communication path to an external component (not shown).

マイクロ電子インターポーザ／基板１２０及びマイクロ電子ボード／基板１５０は、その両方が、限定されるものではないが、ビスマレイミドトリアジン樹脂、難燃性等級４の材料、ポリイミド材料、ガラス強化エポキシマトリクス材料、及びそれらに類するもの、並びにそれらの積層体又は複数の層を含む、任意の適切な材料から主に構成されてよい。マイクロ電子インターポーザ／基板の導電経路１２６及びマイクロ電子ボード／基板の導電経路１５６は、限定されるものではないが、銅及びアルミニウム並びにそれらの合金などの金属を含む、任意の導電材料から構成されてよい。当業者には理解されるように、マイクロ電子インターポーザ／基板の導電経路１２６及びマイクロ電子ボード／基板の導電経路１５６は、導電ビア（不図示）により接続された、誘電材料の層（不図示）上に形成される複数の導電トレース（不図示）として形成されてよい。 The microelectronic interposer / substrate 120 and the microelectronic board / substrate 150 are both, but not limited to, a bismaleimide triazine resin, a flame retardant grade 4 material, a polyimide material, a glass reinforced epoxy matrix material, and a glass-reinforced epoxy matrix material. It may be composed primarily of any suitable material, including those similar to them, as well as their laminates or multiple layers. The conductive path 126 of the microelectronic interposer / substrate and the conductive path 156 of the microelectronic board / substrate are composed of any conductive material, including, but not limited to, copper and aluminum and metals such as alloys thereof. good. As will be appreciated by those skilled in the art, the conductive path 126 of the microelectronic interposer / substrate and the conductive path 156 of the microelectronic board / substrate are connected by conductive vias (not shown) to a layer of dielectric material (not shown). It may be formed as a plurality of conductive traces (not shown) formed on the top.

デバイス・トゥ・インターポーザ／基板はんだ相互接続部１４２及びパッケージ・トゥ・ボード／基板はんだ相互接続部１４４は、限定されるものではないが、スズ６３％／鉛３７％のはんだなどの鉛／スズ合金、並びに、スズ／ビスマス、共晶のスズ／銀、三元のスズ／銀／銅、共晶のスズ／銅、及びそれらに類似の合金などの高スズ含量合金（例えばスズ９０％以上）を含む、任意の適切なはんだ材料から作製され得る。当業者には理解されるように、それぞれの相互接続パッドの間にはんだを固定するべく、熱、圧力、及び／又は音波エネルギーのいずれかによってはんだがリフローされてよい。 The device-to-interposer / board solder interconnect 142 and the package-to-board / board solder interconnect 144 are, but are not limited to, lead / tin alloys such as tin 63% / lead 37% solder. , And high tin content alloys such as tin / bismuth, eutectic tin / silver, ternary tin / silver / copper, eutectic tin / copper, and similar alloys (eg, 90% or more tin). It can be made from any suitable solder material, including. As will be appreciated by those skilled in the art, the solder may be reflowed by either heat, pressure, and / or sonic energy to secure the solder between the respective interconnect pads.

図２（図１においてＡで表示される領域のいずれかをクローズアップしたもの）に示すように、相互接続パッド１７０は、図１のマイクロ電子デバイス相互接続パッド１１４、マイクロ電子インターポーザ／基板相互接続パッド１２４、マイクロ電子パッケージ相互接続パッド１２８、及びマイクロ電子ボード／基板相互接続パッド１５２のいずれかを表してよく、はんだ相互接続部１９０は、図１のデバイス・トゥ・インターポーザ／基板はんだ相互接続部１４２及びパッケージ・トゥ・ボード／基板はんだ相互接続部１４４のいずれかを表してよい。図示のように、表面仕上げ材構造体１８０は、相互接続パッド１７０とはんだ相互接続部１９０との間に配置されてよい。当技術分野で知られるように、表面仕上げ材構造体１８０は、相互接続パッド１７０（銅含有金属など）に当接する中間層１８２（ニッケル含有金属など）と、中間層１８２上のバリア層１８４（パラジウム含有材料など）と、バリア層１８４上の耐酸化・はんだ濡れ層１８６（金含有金属など）とを含んでよい。当業者には理解されるように、中間層１８２は、所望の最大電流（Ｉｍａｘ）を実現するための高導電特性を提供すること、及び、この層により形成されたジョイントが割れ又は破断を生じないよう、マイクロ電子コンポーネントへのあらゆる物理的衝撃を吸収するのに十分な可撓性を提供するための展延特性を提供することに利用される。そのような既知の表面仕上げ材構造体１８０では、中間層１８２の消耗が最大電流（Ｉｍａｘ）の低下の大きな要因となる。当技術分野で知られるように、ニッケルなどの中間層１８２の少なくとも１つの成分がはんだ相互接続部１９０内へと拡散すると、中間層１８２の消耗が起こる。そのような消耗は、バリア層１８４により低減され得る。バリア層１８４はまた、相互接続パッド１７０にコンタミネーションを生じさせ得る、スズなどのはんだ相互接続部１９０の少なくとも１つの成分の拡散を低減し得る。しかしながら、そのような既知の表面仕上げ材構造体１８０は、将来の最大電流（Ｉｍａｘ）要件を満たすことができない。最大電流（Ｉｍａｘ）は、バリア層１８４の厚みを増大させることによって向上し得るが、そのような厚みの増大によりその脆性が増大し得、それによりジョイントが破断し得るため、これは解決策にはならない。さらに、当業者には理解されるように、中間層１８２の厚みを増大させると、隣接するはんだ相互接続部１９０の間でブリッジが生じ得るため、中間層１８２の厚みを増大させることも解決策にはならない。 As shown in FIG. 2 (a close-up of any of the areas represented by A in FIG. 1), the interconnect pad 170 is the microelectronic device interconnect pad 114, microelectronic interposer / board interconnect of FIG. It may represent any of pad 124, microelectronic package interconnect pad 128, and microelectronic board / board interconnect pad 152, where the solder interconnect 190 is the device-to-interposer / board solder interconnect of FIG. Either 142 and the package-to-board / board solder interconnect 144 may be represented. As shown, the surface finishing material structure 180 may be disposed between the interconnect pad 170 and the solder interconnect portion 190. As is known in the art, the surface finishing material structure 180 includes an intermediate layer 182 (nickel-containing metal, etc.) that abuts on the interconnection pad 170 (copper-containing metal, etc.) and a barrier layer 184 (such as a nickel-containing metal) on the intermediate layer 182. A palladium-containing material or the like) and an oxidation-resistant / solder-wet layer 186 (gold-containing metal or the like) on the barrier layer 184 may be included. As will be appreciated by those skilled in the art, the intermediate layer 182 provides high conductive properties to achieve the desired maximum current (Imax) and the joints formed by this layer cause cracking or breaking. It is utilized to provide spreading properties to provide sufficient flexibility to absorb any physical impact on the microelectronic component so that it does not. In such a known surface finishing material structure 180, consumption of the intermediate layer 182 is a major factor in reducing the maximum current (Imax). As is known in the art, when at least one component of the intermediate layer 182, such as nickel, diffuses into the solder interconnect 190 causes wear of the intermediate layer 182. Such wear can be reduced by the barrier layer 184. The barrier layer 184 can also reduce the diffusion of at least one component of the solder interconnect 190, such as tin, which can cause contamination in the interconnect pad 170. However, such known surface finishing material structures 180 are unable to meet future maximum current (Imax) requirements. The maximum current (Imax) can be improved by increasing the thickness of the barrier layer 184, but such an increase in thickness can increase its brittleness, which can cause the joint to break, so this is a solution. Must not be. Further, as will be appreciated by those skilled in the art, increasing the thickness of the intermediate layer 182 may result in bridges between adjacent solder interconnects 190, and thus increasing the thickness of the intermediate layer 182 is also a solution. It does not become.

本明細書の実施形態は、単層の層間構造体ではなく、多層の層間構造体を形成することを含む。よって、層間構造体の、展延性及びエレクトロマイグレーション耐性などの所望の特性は、単層により所望の特性の全てを実現させようと試みるのではなく、異なる複数の材料層によって満足させられ得る。一実施形態において、多層の層間構造体は二層構造を含んでよい。この場合、第１層が、はんだ相互接続部の近位に形成され、はんだ相互接続部との展延性のある接続又はジョイントを形成する材料を含み、強いエレクトロマイグレーション耐性を有する材料を含む第２層が、第１層と相互接続パッドとの間に形成される。別の実施形態において、多層の層間構造体は三層構造を含んでよい。この場合、第１層が、はんだ相互接続部の近位に形成され、はんだ相互接続部との展延性のある接続又はジョイントを形成する材料を含み、第２層が、強いエレクトロマイグレーション耐性を有する材料を含み、相互接続パッドに隣接する第３層が、相互接続パッドとの展延性のある接続又はジョイントを形成する材料を含み、第２層は、第１層と第３層との間に位置する。さらなる実施形態において、多層の層間構造体は、はんだ相互接続部又は／及び相互接続パッドとの展延性のある接続又はジョイントを保持しつつ、より良好なエレクトロマイグレーション耐性を提供するべく、３つより多くの層を含んでよい。 Embodiments of the present specification include forming a multi-layered interlayer structure rather than a single-layer interlayer structure. Thus, the desired properties of the interlayer structure, such as ductility and electromigration resistance, can be satisfied by a plurality of different material layers rather than attempting to achieve all of the desired properties with a single layer. In one embodiment, the multilayer structure may include a two-layer structure. In this case, the first layer comprises a material formed proximal to the solder interconnect to form a ductile connection or joint with the solder interconnect, and includes a material having strong electromigration resistance. A layer is formed between the first layer and the interconnect pad. In another embodiment, the multilayer structure may include a three-layer structure. In this case, the first layer contains a material formed proximal to the solder interconnect to form a ductile connection or joint with the solder interconnect, the second layer having strong electromigration resistance. A third layer comprising material and adjacent to the interconnect pad comprises material forming a ductile connection or joint with the interconnect pad, the second layer being between the first layer and the third layer. To position. In a further embodiment, the multilayer structure is more than three to provide better electromigration resistance while retaining ductile connections or joints with solder interconnects and / and interconnect pads. It may contain many layers.

図３（図１においてＡで表示される領域のいずれかをクローズアップしたもの）に示すように、表面仕上げ材２００は、相互接続パッド１７０上に形成されたエレクトロマイグレーション耐性層２１４と、エレクトロマイグレーション耐性層２１４上に形成されたはんだ相互接続部の展延性層２１２とを含む多層の層間構造体２１０を有してよい。表面仕上げ材２００はさらに、多層の層間構造体２００上に形成されたバリア層１８４と、バリア層１８４上に形成された耐酸化・はんだ濡れ層１８６とを有してよい。 As shown in FIG. 3 (a close-up of any of the regions indicated by A in FIG. 1), the surface finishing material 200 includes an electromigration resistant layer 214 formed on the interconnection pad 170 and electromigration. It may have a multi-layered interlayer structure 210 including a ductile layer 212 of a solder interconnect formed on the resistant layer 214. The surface finishing material 200 may further have a barrier layer 184 formed on the multilayer structure 200 and an oxidation-resistant / solder-wet layer 186 formed on the barrier layer 184.

相互接続パッド１７０は、金属などの任意の適切な導電材料から作製されてよい。一実施形態において、相互接続パッド１７０は銅を含む。はんだ相互接続部１９０は、限定されるものではないが、スズ６３％／鉛３７％のはんだなどの鉛／スズ合金、並びに、スズ／ビスマス、共晶のスズ／銀、三元のスズ／銀／銅、共晶のスズ／銅、及びそれらに類似の合金などの高スズ含量合金（例えばスズ９０％以上）を含む、任意の適切なはんだ材料から作製されてよい。 The interconnect pad 170 may be made of any suitable conductive material such as metal. In one embodiment, the interconnect pad 170 comprises copper. The solder interconnect 190 is, but is not limited to, a lead / tin alloy such as 63% tin / 37% tin solder, as well as tin / bismuth, eutectic tin / silver, and ternary tin / silver. It may be made from any suitable solder material, including high tin content alloys such as / copper, eutectic tin / copper, and similar alloys (eg, 90% or more tin).

バリア層１８４は、はんだ相互接続部の展延性層２１２の少なくとも１つの成分がはんだ相互接続部１９０内へと拡散するのを抑制し、スズなどのはんだ相互接続部１９０の少なくとも１つの成分が相互接続パッド１７０に向かって拡散するのを抑制する、任意の材料であってよい。一実施形態において、バリア層１８４はパラジウム含有材料を含んでよい。具体的な実施形態において、バリア層１８４はパラジウム及びリンを含む。耐酸化層１８６は、バリア層１８４及び／又は多層の層間構造体２１０の酸化を低減する、任意の適切な導電材料であってよい。一実施形態において、耐酸化層１８６は金を含む。 The barrier layer 184 suppresses the diffusion of at least one component of the ductile layer 212 of the solder interconnect portion into the solder interconnect portion 190, and the at least one component of the solder interconnect portion 190 such as tin mutually. It may be any material that suppresses diffusion towards the connection pad 170. In one embodiment, the barrier layer 184 may contain a palladium-containing material. In a specific embodiment, the barrier layer 184 contains palladium and phosphorus. The oxidation resistant layer 186 may be any suitable conductive material that reduces the oxidation of the barrier layer 184 and / or the multilayer structure 210. In one embodiment, the oxidation resistant layer 186 contains gold.

はんだ相互接続部の展延性層２１２は、限定されるものではないが、低～中リン含量のニッケル材料を含む任意の適切な材料であってよい。本明細書において、低～中リン含量のニッケル材料は、約２重量％～１０重量％の間のリン含量を有するニッケル材料として定義されてよい。 The ductile layer 212 of the solder interconnect may be any suitable material, including, but not limited to, a nickel material having a low to medium phosphorus content. As used herein, a nickel material having a low to medium phosphorus content may be defined as a nickel material having a phosphorus content between about 2% by weight and 10% by weight.

エレクトロマイグレーション耐性層２１４は、そこから材料をわずかしか又は全く拡散させない任意の適切な材料であってよい。一実施形態において、エレクトロマイグレーション耐性層２１４は、望ましい電気伝導性を示す、粒界をわずかしか又は全く有さない、アモルファス又はナノ結晶性のフィルムを含んでよい。本明細書において、アモルファス又はナノ結晶性のフィルムは、限定されるものではないが、リン含量が約１１重量％～２０重量％の間である高リン含量のニッケル材料を含んでよい。別の実施形態において、エレクトロマイグレーション耐性層２１４は、所望の電気伝導性を示す高原子量金属を含んでよい。本明細書において、高原子量金属は、原子表における遷移金属の族にあるものから形成される金属又は金属合金として定義されてよい。一実施形態において、高原子量金属は、ニッケル、コバルト及び／又は鉄を含んでよい。さらなる実施形態において、エレクトロマイグレーション耐性層２１４は、任意の耐火金属又はそのニッケル、コバルト及び／又は鉄との合金を含んでよい。一実施形態において、耐火金属は、タングステン、モリブデン及び／又はレニウムを含んでよい。さらなる実施形態において、エレクトロマイグレーション耐性層２１４は、望ましい電気伝導性を示す、遷移金属、耐火金属、及び／又は、限定されるものではないがリンを含み得る追加の元素の合金を含んでよい。一実施形態において、遷移金属は、ニッケル、鉄又はコバルトを含んでよく、耐火金属は、タングステン、モリブデン又はレニウムを含んでよく、追加の元素はリンであってよい。 The electromigration resistant layer 214 may be any suitable material from which the material diffuses little or no. In one embodiment, the electromigration resistant layer 214 may include an amorphous or nanocrystalline film that exhibits desirable electrical conductivity and has few or no grain boundaries. As used herein, amorphous or nanocrystalline films may include, but are not limited to, high phosphorus content nickel materials having a phosphorus content between about 11% by weight and 20% by weight. In another embodiment, the electromigration resistant layer 214 may contain a high atomic weight metal exhibiting the desired electrical conductivity. As used herein, high atomic weight metals may be defined as metals or metal alloys formed from those in the group of transition metals in the atomic table. In one embodiment, the high atomic weight metal may include nickel, cobalt and / or iron. In a further embodiment, the electromigration resistant layer 214 may comprise any refractory metal or alloy thereof with nickel, cobalt and / or iron. In one embodiment, the refractory metal may include tungsten, molybdenum and / or rhenium. In a further embodiment, the electromigration resistant layer 214 may comprise an alloy of transition metals, refractory metals, and / or additional elements, including but not limited to, which exhibit desirable electrical conductivity. In one embodiment, the transition metal may include nickel, iron or cobalt, the refractory metal may include tungsten, molybdenum or rhenium, and the additional element may be phosphorus.

図４（図１においてＡで表示される領域のいずれかをクローズアップしたもの）に示すように、表面仕上げ材２００は、相互接続パッド１７０上に形成された相互接続パッドの展延性層２１６と、相互接続パッドの展延性層２１６上に形成されたエレクトロマイグレーション耐性層２１４と、エレクトロマイグレーション耐性層２１４上に形成されたはんだ相互接続部の展延性層２１２とを含む多層の層間構造体２１０を有してよい。相互接続パッドの展延性層２１２は、限定されるものではないが、低～中リン含量のニッケル材料を含む任意の適切な材料であってよい。表面仕上げ材２００はさらに、多層の層間構造体２００上に形成されたバリア層１８４と、バリア層１８４上に形成された耐酸化層１８６とを有してよい。 As shown in FIG. 4 (a close-up of any of the regions represented by A in FIG. 1), the surface finishing material 200 is a ductile layer 216 of the interconnect pad formed on the interconnect pad 170. , A multi-layered interlayer structure 210 including an electromigration resistant layer 214 formed on the ductile layer 216 of the interconnection pad and a ductile layer 212 of the solder interconnection portion formed on the electromigration resistant layer 214. May have. The ductile layer 212 of the interconnect pad may be any suitable material, including, but not limited to, a nickel material having a low to medium phosphorus content. The surface finishing material 200 may further have a barrier layer 184 formed on the multilayer structure 200 and an oxidation resistant layer 186 formed on the barrier layer 184.

図５は、本明細書の一実施形態に係るマイクロ電子構造体の製造プロセス３００のフローチャートである。ブロック３０２に記載されるように、相互接続パッドが形成されてよい。ブロック３０４に記載されるように、表面仕上げ材が相互接続パッド上に形成されてよく、表面仕上げ材は、少なくとも１つの展延性層及び少なくとも１つのエレクトロマイグレーション耐性層を含む多層の層間構造体を有する。ブロック３０６に記載されるように、はんだ相互接続部が表面仕上げ材上に形成される。 FIG. 5 is a flowchart of the manufacturing process 300 of the microelectronic structure according to the embodiment of the present specification. Interconnect pads may be formed as described in block 302. As described in block 304, the surface finish may be formed on the interconnect pad, the surface finish having a multi-layered interlayer structure including at least one ductile layer and at least one electromigration resistant layer. Have. As described in block 306, solder interconnects are formed on the surface finish.

図６は、本明細書の一実装形態に係るコンピューティングデバイス４００を示す。コンピューティングデバイス４００は、ボード４０２を収容する。ボードは、限定されるものではないが、プロセッサ４０４、少なくとも１つの通信チップ４０６Ａ、４０６Ｂ、揮発性メモリ４０８（例えばＤＲＡＭ）、不揮発性メモリ４１０（例えばＲＯＭ）、フラッシュメモリ４１２、グラフィックプロセッサ又はＣＰＵ４１４、デジタルシグナルプロセッサ（不図示）、暗号プロセッサ（不図示）、チップセット４１６、アンテナ、ディスプレイ（タッチスクリーンディスプレイ）、タッチスクリーンコントローラ、バッテリ、オーディオコーデック（不図示）、ビデオコーデック（不図示）、電力増幅器（ＡＭＰ）、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカ（不図示）、カメラ、及び大容量記憶デバイス（不図示）（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、及び同様のものなど）を含む、複数のマイクロ電子コンポーネントを含んでよい。マイクロ電子コンポーネントのいずれかは、ボード４０２と物理的かつ電気的に結合されてよい。いくつかの実装形態において、マイクロ電子コンポーネントのうちの少なくとも１つは、プロセッサ４０４の一部であってよい。 FIG. 6 shows a computing device 400 according to an implementation of the present specification. The computing device 400 houses the board 402. The board is, but is not limited to, a processor 404, at least one communication chip 406A, 406B, a volatile memory 408 (eg DRAM), a non-volatile memory 410 (eg ROM), a flash memory 412, a graphics processor or CPU 414. Digital signal processor (not shown), crypto processor (not shown), chipset 416, antenna, display (touch screen display), touch screen controller, battery, audio codec (not shown), video codec (not shown), power amplifier (AMP), Global Positioning System (GPS) device, compass, accelerometer (not shown), gyroscope (not shown), speaker (not shown), camera, and high-capacity storage device (not shown) (hard disk drive, It may include multiple microelectronic components, including compact discs (CDs), digital versatile discs (DVDs), and the like). Any of the microelectronic components may be physically and electrically coupled to the board 402. In some implementations, at least one of the microelectronic components may be part of processor 404.

通信チップは、コンピューティングデバイスへ及びコンピューティングデバイスからデータを転送するための無線通信を可能とする。「無線」という用語及びその派生語は、非固体媒体を介した変調電磁放射線を用いてデータ通信を行い得る、回路、デバイス、システム、方法、技法、通信チャネル等を説明するのに用いられてよい。この用語は、関連付けられた複数のデバイスが有線を全く含まないことを示唆するものではないが、いくつかの実施形態においては全く含まないこともある。通信チップは、限定されるものではないが、Ｗｉ－Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、それらの派生物、並びに３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定される任意の他の無線プロトコルを含む、複数の無線規格又はプロトコルのいずれかを実装してよい。コンピューティングデバイスは、複数の通信チップを含んでよい。例えば、第１の通信チップは、Ｗｉ‐Ｆｉ及びＢｌｕｅｔｏｏｔｈ（登録商標）などの短距離無線通信専用であってよく、第２の通信チップは、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ‐ＤＯ、及びその他のものなどの長距離無線通信専用であってよい。 The communication chip enables wireless communication to and from the computing device to transfer data. The term "radio" and its derivatives are used to describe circuits, devices, systems, methods, techniques, communication channels, etc. that may allow data communication using modulated electromagnetic radiation over non-solid media. good. The term does not imply that the associated devices do not include wired at all, but in some embodiments they may not. Communication chips are, but are not limited to, Wi-Fi (IEEE802.11 family), WiMAX (IEEE802.16 family), IEEE802.20, Long Term Evolution (LTE), Ev-DO, HSPA +, HSDPA +, HSUPA +. , EDGE, GSM®, GPRS, CDMA, TDMA, DECT, Bluetooth®, their derivatives, and any other radio protocol designated as 3G, 4G, 5G, and beyond. Any of a plurality of radio standards or protocols may be implemented, including. The computing device may include a plurality of communication chips. For example, the first communication chip may be dedicated to short-range wireless communication such as Wi-Fi and Bluetooth®, and the second communication chip may be GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev. -It may be dedicated to long-range wireless communication such as DO and others.

「プロセッサ」という用語は、レジスタ及び／又はメモリからの電子データを処理して、その電子データを、レジスタ及び／又はメモリに記憶され得る他の電子データに変換する、任意のデバイス又はデバイスの部分を指してよい。 The term "processor" is a portion of any device or device that processes electronic data from registers and / or memory and converts that electronic data into other electronic data that can be stored in registers and / or memory. May point to.

コンピューティングデバイス４００内のマイクロ電子コンポーネントのいずれかは、上述のように、多層の層間構造体を含む、相互接続パッド上の表面仕上げ材を含んでよい。 Any of the microelectronic components within the computing device 400 may include a surface finish on the interconnect pad, including a multi-layered interlayer structure, as described above.

様々な実装形態において、コンピューティングデバイスは、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテインメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤ、又はデジタルビデオレコーダであってよい。さらなる実装形態において、コンピューティングデバイスは、データを処理する任意の他の電子デバイスであってよい。 In various implementations, computing devices include laptops, netbooks, notebooks, ultrabooks, smartphones, tablets, personal digital assistants (PDAs), ultramobile PCs, mobile phones, desktop computers, servers, printers, scanners, etc. It may be a monitor, a set-top box, an entertainment control unit, a digital camera, a portable music player, or a digital video recorder. In a further implementation, the computing device may be any other electronic device that processes the data.

本明細書の主題は、図１～図６に図示される特定の用途に限定されるものでは必ずしもないことを理解されたい。当業者には理解されるように、主題は、他のマイクロ電子デバイス及びアセンブリ用途に適用されてよい。 It should be understood that the subject matter herein is not necessarily limited to the particular use illustrated in FIGS. 1-6. As will be appreciated by those of skill in the art, the subject may apply to other microelectronic device and assembly applications.

以下の実施例は、さらなる実施形態に関する。例１は、相互接続パッドと、相互接続パッド上の表面仕上げ材と、表面仕上げ材上のはんだ相互接続部とを備え、表面仕上げ材は、少なくとも１つの展延性層及び少なくとも１つのエレクトロマイグレーション耐性層を含む多層の層間構造体を有する、マイクロ電子構造体である。 The following examples relate to further embodiments. Example 1 comprises an interconnect pad, a surface finish on the interconnect pad, and a solder interconnect on the surface finish, wherein the surface finish has at least one ductile layer and at least one electromigration resistant. It is a microelectronic structure having a multi-layered interlayer structure including layers.

例２において、例１の主題は任意選択的に、少なくとも１つの展延性層が、約２重量％～１０重量％の間のリン含量を有するニッケル材料を含むことを含み得る。 In Example 2, the subject of Example 1 may optionally include at least one ductile layer comprising a nickel material having a phosphorus content between about 2% by weight and 10% by weight.

例３において、例１又は２のいずれかの主題は任意選択的に、少なくとも１つのエレクトロマイグレーション耐性層が、約１１重量％～２０重量％の間のリン含量を有するニッケル材料を含むことを含み得る。 In Example 3, the subject matter of either Example 1 or 2 optionally comprises at least one electromigration resistant layer comprising a nickel material having a phosphorus content between about 11% by weight and 20% by weight. obtain.

例４において、例１又は２のいずれかの主題は任意選択的に、少なくとも１つのエレクトロマイグレーション耐性層が高分子量金属を含むことを含み得る。 In Example 4, the subject matter of either Example 1 or 2 may optionally include at least one electromigration resistant layer comprising a high molecular weight metal.

例５において、例４の主題は任意選択的に、高分子量金属がニッケル、コバルト及び鉄からなる群から選択されることを含み得る。 In Example 5, the subject of Example 4 may optionally include the high molecular weight metal being selected from the group consisting of nickel, cobalt and iron.

例６において、例１又は２のいずれかの主題は任意選択的に、エレクトロマイグレーション耐性層が、耐火金属と組み合わせた、ニッケル、コバルト及び鉄からなる群から選択される金属を含むことを含み得る。 In Example 6, the subject matter of either Example 1 or 2 may optionally include the electromigration resistant layer comprising a metal selected from the group consisting of nickel, cobalt and iron in combination with refractory metals. ..

例７において、例６の主題は任意選択的に、エレクトロマイグレーション耐性層がさらにリンを含み、耐火金属が、タングステン、モリブデン及びレニウムからなる群から選択されることを含み得る。 In Example 7, the subject matter of Example 6 may optionally include an electromigration resistant layer further comprising phosphorus and a refractory metal selected from the group consisting of tungsten, molybdenum and rhenium.

例８において、例１又は２のいずれかの主題は任意選択的に、少なくとも１つのエレクトロマイグレーション耐性層がアモルファス層を含むことを含み得る。 In Example 8, the subject matter of either Example 1 or 2 may optionally include at least one electromigration resistant layer comprising an amorphous layer.

例９において、例１又は２のいずれかの主題は任意選択的に、表面仕上げ材が、相互接続パッド上の第１のエレクトロマイグレーション耐性層と、エレクトロマイグレーション耐性層上の展延性層とを有することを含み得る。 In Example 9, the subject matter of either Example 1 or 2 optionally has a surface finish having a first electromigration resistant layer on the interconnect pad and a ductile layer on the electromigration resistant layer. Can include that.

例１０において、例１の主題は任意選択的に、表面仕上げ材が、相互接続パッド上の第１の展延性層と、第１の展延性層上のエレクトロマイグレーション耐性層と、エレクトロマイグレーション耐性層上の第２の展延性層とを有することを含み得る。 In Example 10, the subject of Example 1 is optionally that the surface finishing material is a first ductile layer on an interconnect pad, an electromigration resistant layer on the first ductile layer, and an electromigration resistant layer. It may include having a second ductile layer above.

以下の実施例は、さらなる実施形態に関する。例１１は、相互接続パッドを形成する段階と、相互接続パッド上の表面仕上げ材を形成する段階と、表面仕上げ材上のはんだ相互接続部を形成する段階とを備え、表面仕上げ材は、少なくとも１つの展延性層及び少なくとも１つのエレクトロマイグレーション耐性層を含む多層の層間構造体を有する、マイクロ電子構造体を製造する方法である。 The following examples relate to further embodiments. Example 11 comprises a step of forming an interconnect pad, a step of forming a surface finish on the interconnect pad, and a step of forming a solder interconnect on the surface finish, wherein the surface finish is at least. A method for producing a microelectronic structure having a multi-layered interlayer structure including one ductile layer and at least one electromigration resistant layer.

例１２において、例１１の主題は任意選択的に、表面仕上げ材を形成する段階が、約２重量％～１０重量％の間のリン含量を有するニッケル材料を含む少なくとも１つの展延性層を形成する段階を有することを含み得る。 In Example 12, the subject of Example 11 is optionally that the step of forming the surface finish forms at least one ductile layer containing a nickel material having a phosphorus content between about 2% by weight and 10% by weight. May include having a stage to do.

例１３において、例１１又は１２のいずれかの主題は任意選択的に、少なくとも１つのエレクトロマイグレーション耐性層を形成する段階が、約１１重量％～２０重量％の間のリン含量を有するニッケル材料層を形成する段階を含むことを含み得る。 In Example 13, the subject matter of either Example 11 or 12 is optionally a nickel material layer in which the step of forming at least one electromigration resistant layer has a phosphorus content between about 11% by weight and 20% by weight. May include including the steps of forming.

例１４において、例１１又は１２のいずれかの主題は任意選択的に、表面仕上げ材を形成する段階が、高分子量金属を含む少なくとも１つのエレクトロマイグレーション耐性層を形成する段階を有することを含み得る。 In Example 14, any subject of Example 11 or 12 may optionally include the step of forming the surface finish having the step of forming at least one electromigration resistant layer containing a high molecular weight metal. ..

例１５において、例１４の主題は任意選択的に、表面仕上げ材を形成する段階が、ニッケル、コバルト及び鉄からなる群から選択される高分子量金属を形成する段階を有することを含み得る。 In Example 15, the subject matter of Example 14 may optionally include the step of forming a surface finish having a step of forming a high molecular weight metal selected from the group consisting of nickel, cobalt and iron.

例１６において、例１１又は１２のいずれかの主題は任意選択的に、表面仕上げ材を形成する段階が、耐火金属と組み合わせた、ニッケル、コバルト及び鉄からなる群から選択されるエレクトロマイグレーション耐性層を形成する段階を有することを含み得る。 In Example 16, the subject matter of either Example 11 or 12 is optionally an electromigration resistant layer in which the step of forming the surface finish is selected from the group consisting of nickel, cobalt and iron in combination with refractory metals. May include having a step of forming.

例１７において、例１６の主題は任意選択的に、エレクトロマイグレーション耐性層がさらにリンを含み、耐火金属が、タングステン、モリブデン及びレニウムからなる群から選択される金属を含むことを含み得る。 In Example 17, the subject matter of Example 16 may optionally include the electromigration resistant layer further comprising phosphorus and the refractory metal comprising a metal selected from the group consisting of tungsten, molybdenum and rhenium.

例１８において、例１１又は１２のいずれかの主題は任意選択的に、少なくとも１つのエレクトロマイグレーション耐性層を形成する段階が、アモルファス層を形成する段階を含むことを含み得る。 In Example 18, any subject of Example 11 or 12 may optionally include the step of forming at least one electromigration resistant layer comprising the step of forming an amorphous layer.

例１９において、例１１又は１２のいずれかの主題は任意選択的に、表面仕上げ材を形成する段階が、相互接続パッド上に第１のエレクトロマイグレーション耐性層を形成する段階と、エレクトロマイグレーション耐性層上に展延性層を形成する段階とを有することを含み得る。 In Example 19, the subject matter of either Example 11 or 12 is optionally a step of forming a surface finish, a step of forming a first electromigration resistant layer on an interconnect pad, and an electromigration resistant layer. It may include having a step of forming a ductile layer on top.

例２０において、例１１の主題は任意選択的に、表面仕上げ材を形成する段階が、相互接続パッド上に第１の展延性層を形成する段階と、第１の展延性層上にエレクトロマイグレーション耐性層を形成する段階と、エレクトロマイグレーション耐性層上に第２の展延性層を形成する段階とを有することを含み得る。 In Example 20, the subject matter of Example 11 is optionally that the stage of forming the surface finish is the stage of forming the first ductile layer on the interconnect pad and the electromigration on the first ductile layer. It may include having a step of forming a resistant layer and a step of forming a second ductile layer on the electromigration resistant layer.

以下の実施例は、さらなる実施形態に関する。例２１は、ボードと、ボードに取り付けられたマイクロ電子構造体とを備え、マイクロ電子構造体及びボードのうちの少なくとも１つは、相互接続パッドと、相互接続パッド上の表面仕上げ材と、表面仕上げ材上のはんだ相互接続部とを有し、表面仕上げ材は、少なくとも１つの展延性層及び少なくとも１つのエレクトロマイグレーション耐性層を含む多層の層間構造体を含む、電子システムである。 The following examples relate to further embodiments. Example 21 comprises a board and a microelectronic structure attached to the board, wherein at least one of the microelectronic structure and the board is an interconnect pad, a surface finish on the interconnect pad, and a surface. It has a solder interconnect on the finish and the surface finish is an electronic system comprising a multi-layered interlayer structure including at least one ductile layer and at least one electromigration resistant layer.

例２２において、例２１の主題は任意選択的に、少なくとも１つの展延性層が、約２重量％～１０重量％の間のリン含量を有するニッケル材料を含むことを含み得る。 In Example 22, the subject matter of Example 21 may optionally include at least one ductile layer comprising a nickel material having a phosphorus content between about 2% by weight and 10% by weight.

例２３において、例２１又は２２のいずれかの主題は任意選択的に、少なくとも１つのエレクトロマイグレーション耐性層は、約１１重量％～２０重量％の間のリン含量を有するニッケル材料層を含むことを含み得る。 In Example 23, the subject matter of either Example 21 or 22 optionally comprises at least one electromigration resistant layer comprising a nickel material layer having a phosphorus content between about 11% by weight and 20% by weight. Can include.

例２４において、例２１又は２２のいずれかの主題は任意選択的に、少なくとも１つのエレクトロマイグレーション耐性層が、高分子量金属を含むことを含み得る。 In Example 24, the subject matter of either Example 21 or 22 may optionally include at least one electromigration resistant layer comprising a high molecular weight metal.

例２５において、例２４の主題は任意選択的に、高分子量金属が、ニッケル、コバルト及び鉄からなる群から選択されることを含み得る。 In Example 25, the subject of Example 24 may optionally include the high molecular weight metal being selected from the group consisting of nickel, cobalt and iron.

例２６において、例２１又は２２のいずれかの主題は任意選択的に、エレクトロマイグレーション耐性層が、耐火金属と組み合わせた、ニッケル、コバルト及び鉄からなる群から選択される金属を含むことを含み得る。 In Example 26, the subject matter of either Example 21 or 22 may optionally include the electromigration resistant layer comprising a metal selected from the group consisting of nickel, cobalt and iron in combination with refractory metals. ..

例２７において、例２１又は２２のいずれかの主題は任意選択的に、エレクトロマイグレーション耐性層がさらにリンを含み、耐火金属が、タングステン、モリブデン及びレニウムからなる群から選択されることを含み得る。 In Example 27, the subject matter of either Example 21 or 22 may optionally include the electromigration resistant layer further comprising phosphorus and the refractory metal being selected from the group consisting of tungsten, molybdenum and rhenium.

例２８において、例２１又は２２のいずれかの主題は任意選択的に、少なくとも１つのエレクトロマイグレーション耐性層がアモルファス層を含むことを含み得る。 In Example 28, the subject matter of either Example 21 or 22 may optionally include at least one electromigration resistant layer comprising an amorphous layer.

例２９において、例２１又は２２のいずれかの主題は任意選択的に、表面仕上げ材が、相互接続パッド上の第１のエレクトロマイグレーション耐性層と、エレクトロマイグレーション耐性層上の展延性層とを有することを含み得る。 In Example 29, the subject matter of either Example 21 or 22 optionally has a surface finish having a first electromigration resistant layer on the interconnect pad and a ductile layer on the electromigration resistant layer. Can include that.

例３０において、例２１の主題は任意選択的に、表面仕上げ材が、相互接続パッド上の第１の展延性層と、第１の展延性層上のエレクトロマイグレーション耐性層と、エレクトロマイグレーション耐性層上の第２の展延性層とを有することを含み得る。 In Example 30, the subject matter of Example 21 is optionally that the surface finishing material is a first ductile layer on an interconnect pad, an electromigration resistant layer on the first ductile layer, and an electromigration resistant layer. It may include having a second ductile layer above.

このように本明細書の実施形態を詳細に説明してきたが、添付の特許請求の範囲により規定される本明細書は、上記の説明に記載された特定の詳細によって限定されるべきではなく、その趣旨又は範囲から逸脱しない限りにおいてその明白なバリエーションが多数存在し得ることを理解されたい。
（項目１）
相互接続パッドと、
上記相互接続パッド上の表面仕上げ材と、
上記表面仕上げ材上のはんだ相互接続部と
を備え、
上記表面仕上げ材は、少なくとも１つの展延性層及び少なくとも１つのエレクトロマイグレーション耐性層を含む多層の層間構造体を有する、
マイクロ電子構造体。
（項目２）
上記少なくとも１つの展延性層は、約２重量％～１０重量％の間のリン含量を有するニッケル材料を含む、項目１に記載のマイクロ電子構造体。
（項目３）
上記少なくとも１つのエレクトロマイグレーション耐性層は、約１１重量％～２０重量％の間のリン含量を有するニッケル材料を含む、項目１又は２に記載のマイクロ電子構造体。
（項目４）
上記少なくとも１つのエレクトロマイグレーション耐性層は、高原子量金属を含む、項目１又は２に記載のマイクロ電子構造体。
（項目５）
上記高原子量金属は、ニッケル、コバルト及び鉄からなる群から選択される、項目項目４に記載のマイクロ電子構造体。
（項目６）
上記エレクトロマイグレーション耐性層は、耐火金属と組み合わせた、ニッケル、コバルト及び鉄からなる群から選択される金属を含む、項目１又は２に記載のマイクロ電子構造体。
（項目７）
上記エレクトロマイグレーション耐性層はさらにリンを含み、上記耐火金属は、タングステン、モリブデン及びレニウムからなる群から選択される、項目６に記載のマイクロ電子構造体。
（項目８）
上記少なくとも１つのエレクトロマイグレーション耐性層は、アモルファス層を含む、項目１又は２に記載のマイクロ電子構造体。
（項目９）
上記表面仕上げ材は、上記相互接続パッド上の第１のエレクトロマイグレーション耐性層と、上記エレクトロマイグレーション耐性層上の展延性層とを有する、項目１又は２に記載のマイクロ電子構造体。
（項目１０）
上記表面仕上げ材は、上記相互接続パッド上の第１の展延性層と、上記第１の展延性層上のエレクトロマイグレーション耐性層と、上記エレクトロマイグレーション耐性層上の第２の展延性層とを有する、項目１に記載のマイクロ電子構造体。
（項目１１）
相互接続パッドを形成する段階と、
上記相互接続パッド上に表面仕上げ材を形成する段階と、
上記表面仕上げ材上にはんだ相互接続部を形成する段階と
を備え、
上記表面仕上げ材は、少なくとも１つの展延性層及び少なくとも１つのエレクトロマイグレーション耐性層を含む多層の層間構造体を有する、
マイクロ電子構造体を製造する方法。
（項目１２）
上記表面仕上げ材を形成する段階は、約２重量％～１０重量％の間のリン含量を有するニッケル材料を含む上記少なくとも１つの展延性層を形成する段階を有する、項目１１に記載の方法。
（項目１３）
上記少なくとも１つのエレクトロマイグレーション耐性層を形成する段階は、約１１重量％～２０重量％の間のリン含量を有するニッケル材料層を形成する段階を含む、項目１１又は１２に記載の方法。
（項目１４）
上記表面仕上げ材を形成する段階は、高原子量金属を含む上記少なくとも１つのエレクトロマイグレーション耐性層を形成する段階を有する、項目１１又は１２に記載の方法。
（項目１５）
上記表面仕上げ材を形成する段階は、ニッケル、コバルト及び鉄からなる群から選択される上記高原子量金属を形成する段階を有する、項目１４に記載の方法。
（項目１６）
上記表面仕上げ材を形成する段階は、耐火金属と組み合わせた、ニッケル、コバルト及び鉄からなる群から選択される上記エレクトロマイグレーション耐性層を形成する段階を有する、項目１１又は１２に記載の方法。
（項目１７）
上記エレクトロマイグレーション耐性層はさらにリンを含み、上記耐火金属は、タングステン、モリブデン及びレニウムからなる群から選択される金属を含む、項目１６に記載の方法。
（項目１８）
上記少なくとも１つのエレクトロマイグレーション耐性層を形成する段階は、アモルファス層を形成する段階を含む、項目１１又は１２に記載の方法。
（項目１９）
上記表面仕上げ材を形成する段階は、上記相互接続パッド上に第１のエレクトロマイグレーション耐性層を形成する段階と、上記エレクトロマイグレーション耐性層上に展延性層を形成する段階とを有する、項目１１又は１２に記載の方法。
（項目２０）
上記表面仕上げ材を形成する段階は、上記相互接続パッド上に第１の展延性層を形成する段階と、上記第１の展延性層上にエレクトロマイグレーション耐性層を形成する段階と、上記エレクトロマイグレーション耐性層上に第２の展延性層を形成する段階とを有する、項目１１に記載の方法。
（項目２１）
ボードと、
上記ボードに取り付けられたマイクロ電子構造体と
を備え、
上記マイクロ電子構造体及び上記ボードのうちの少なくとも１つは、
相互接続パッドと、
上記相互接続パッド上の表面仕上げ材と、
上記表面仕上げ材上のはんだ相互接続部と
を有し、
上記表面仕上げ材は、少なくとも１つの展延性層及び少なくとも１つのエレクトロマイグレーション耐性層を含む多層の層間構造体を含む、
電子システム。
（項目２２）
上記少なくとも１つの展延性層は、約２重量％～１０重量％の間のリン含量を有するニッケル材料を含む、項目２１に記載の電子システム。
（項目２３）
上記少なくとも１つのエレクトロマイグレーション耐性層は、約１１重量％～２０重量％の間のリン含量を有するニッケル材料を含む、項目２１又は２２に記載の電子システム。
（項目２４）
上記少なくとも１つのエレクトロマイグレーション耐性層は、耐火金属及びリンと組み合わせた、ニッケル、コバルト及び鉄からなる群から選択される高原子量金属を含む、請求項２１又は２２に記載の電子システム。
（項目２５）
上記表面仕上げ材は、上記相互接続パッド上の第１の展延性層と、上記第１の展延性層上のエレクトロマイグレーション耐性層と、上記エレクトロマイグレーション耐性層上の第２の展延性層とを有する、項目２１又は２２に記載の電子システム。 Although the embodiments of the present specification have been described in detail in this manner, the present specification as defined by the appended claims should not be limited by the specific details described in the above description. It should be understood that there can be many obvious variations as long as it does not deviate from its purpose or scope.
(Item 1)
With the interconnect pad,
With the surface finishing material on the above interconnection pad,
Equipped with a solder interconnect on the surface finish,
The surface finishing material has a multi-layered interlayer structure including at least one ductile layer and at least one electromigration resistant layer.
Microelectronic structure.
(Item 2)
The microelectronic structure of item 1, wherein the at least one ductile layer comprises a nickel material having a phosphorus content between about 2% by weight and 10% by weight.
(Item 3)
The microelectronic structure of item 1 or 2, wherein the at least one electromigration resistant layer comprises a nickel material having a phosphorus content between about 11% by weight and 20% by weight.
(Item 4)
The microelectronic structure according to item 1 or 2, wherein the at least one electromigration resistant layer contains a high atomic weight metal.
(Item 5)
Item 4. The microelectronic structure according to item 4, wherein the high atomic weight metal is selected from the group consisting of nickel, cobalt and iron.
(Item 6)
The microelectronic structure according to item 1 or 2, wherein the electromigration resistant layer contains a metal selected from the group consisting of nickel, cobalt and iron in combination with a refractory metal.
(Item 7)
The microelectronic structure according to item 6, wherein the electromigration resistant layer further contains phosphorus, and the refractory metal is selected from the group consisting of tungsten, molybdenum and rhenium.
(Item 8)
The microelectronic structure according to item 1 or 2, wherein the at least one electromigration resistant layer includes an amorphous layer.
(Item 9)
The microelectronic structure according to item 1 or 2, wherein the surface finishing material has a first electromigration resistant layer on the interconnect pad and a ductile layer on the electromigration resistant layer.
(Item 10)
The surface finishing material comprises a first ductile layer on the interconnect pad, an electromigration resistant layer on the first ductile layer, and a second ductile layer on the electromigration resistant layer. The microelectronic structure according to item 1.
(Item 11)
At the stage of forming the interconnect pad,
At the stage of forming the surface finishing material on the above interconnection pad,
With the stage of forming the solder interconnection part on the above surface finishing material,
The surface finishing material has a multi-layered interlayer structure including at least one ductile layer and at least one electromigration resistant layer.
A method of manufacturing a microelectronic structure.
(Item 12)
The method of item 11, wherein the step of forming the surface finish comprises the step of forming the at least one ductile layer comprising a nickel material having a phosphorus content between about 2% by weight and 10% by weight.
(Item 13)
The method of item 11 or 12, wherein the step of forming the at least one electromigration resistant layer comprises forming a nickel material layer having a phosphorus content between about 11% by weight and 20% by weight.
(Item 14)
The method according to item 11 or 12, wherein the step of forming the surface finishing material includes a step of forming the at least one electromigration resistant layer containing a high atomic weight metal.
(Item 15)
14. The method of item 14, wherein the step of forming the surface finish comprises the step of forming the high atomic weight metal selected from the group consisting of nickel, cobalt and iron.
(Item 16)
The method according to item 11 or 12, wherein the step of forming the surface finishing material comprises a step of forming the electromigration resistant layer selected from the group consisting of nickel, cobalt and iron in combination with a refractory metal.
(Item 17)
16. The method of item 16, wherein the electromigration resistant layer further comprises phosphorus and the refractory metal comprises a metal selected from the group consisting of tungsten, molybdenum and rhenium.
(Item 18)
The method according to item 11 or 12, wherein the step of forming the at least one electromigration resistant layer includes a step of forming an amorphous layer.
(Item 19)
The step of forming the surface finishing material includes a step of forming a first electromigration resistant layer on the interconnect pad and a step of forming a ductile layer on the electromigration resistant layer, item 11 or 12. The method according to 12.
(Item 20)
The steps of forming the surface finishing material include a step of forming a first ductile layer on the interconnect pad, a step of forming an electromigration resistant layer on the first ductile layer, and a step of forming an electromigration resistant layer. 11. The method of item 11, comprising the step of forming a second ductile layer on the resistant layer.
(Item 21)
With the board
With a microelectronic structure mounted on the board above,
At least one of the microelectronic structure and the board
With the interconnect pad,
With the surface finishing material on the above interconnection pad,
Has a solder interconnect on the surface finish,
The surface finishing material comprises a multi-layered interlayer structure including at least one ductile layer and at least one electromigration resistant layer.
Electronic system.
(Item 22)
21. The electronic system of item 21, wherein the at least one ductile layer comprises a nickel material having a phosphorus content between about 2% by weight and 10% by weight.
(Item 23)
21. The electronic system of item 21 or 22, wherein the at least one electromigration resistant layer comprises a nickel material having a phosphorus content between about 11% by weight and 20% by weight.
(Item 24)
22. The electronic system of claim 21 or 22, wherein the at least one electromigration resistant layer comprises a high atomic weight metal selected from the group consisting of nickel, cobalt and iron in combination with refractory metals and phosphorus.
(Item 25)
The surface finishing material comprises a first ductile layer on the interconnect pad, an electromigration resistant layer on the first ductile layer, and a second ductile layer on the electromigration resistant layer. The electronic system according to item 21 or 22 having.

Claims (6)

銅を含む相互接続パッドと、
前記相互接続パッド直上の相互接続パッド展延性層と、
前記相互接続パッド展延性層直上のエレクトロマイグレーション耐性層と、
前記エレクトロマイグレーション耐性層直上のはんだ相互接続層と、
前記はんだ相互接続層の上部のはんだ相互接続部と、
前記はんだ相互接続層の上方のバリア層と、
前記バリア層の上方の耐酸化層と
を備え、
前記相互接続パッド展延性層は、ニッケルを含む材料を有し、２重量％と１０重量％の間の第１のリン含有量を有し、
前記エレクトロマイグレーション耐性層は、ニッケルを含み、前記第１のリン含有量より多く２０重量％未満である第２のリン含有量を有し、
前記はんだ相互接続層は、前記エレクトロマイグレーション耐性層よりも少ないリン含有量を有するニッケルを含む材料を有し、
前記はんだ相互接続部は、スズおよび銀を含み、
前記バリア層はパラジウムを含み、
前記耐酸化層は、金を含み、前記はんだ相互接続部は、前記耐酸化層の上方にある、
マイクロ電子構造体。 With interconnect pads containing copper,
The interconnect pad ductile layer directly above the interconnect pad,
The electromigration resistant layer directly above the interconnect pad ductile layer,
The solder interconnection layer directly above the electromigration resistant layer and
With the solder interconnect portion at the top of the solder interconnect layer ,
The barrier layer above the solder interconnection layer and
With the oxidation-resistant layer above the barrier layer
Equipped with
The interconnect pad ductile layer has a nickel-containing material and has a first phosphorus content between 2% by weight and 10% by weight.
The electromigration resistant layer contains nickel and has a second phosphorus content that is greater than the first phosphorus content and less than 20% by weight.
The solder interconnect layer has a nickel-containing material having a lower phosphorus content than the electromigration resistant layer.
The solder interconnect contains tin and silver
The barrier layer contains palladium and
The oxidation resistant layer contains gold and the solder interconnect is above the oxidation resistant layer .
Microelectronic structure. 前記第２のリン含有量は、１１重量％と２０重量％の間である、請求項１に記載のマイクロ電子構造体。 The microelectronic structure according to claim 1, wherein the second phosphorus content is between 11% by weight and 20% by weight. 前記エレクトロマイグレーション耐性層は、コバルト及び鉄の少なくとも一方をさらに含む、請求項１または２に記載のマイクロ電子構造体。 The microelectronic structure according to claim 1 or 2, wherein the electromigration resistant layer further contains at least one of cobalt and iron. 前記エレクトロマイグレーション耐性層は、タングステン、モリブデン及びレニウムからなる群から選択される耐火金属をさらに含む、請求項１から３のいずれか一項に記載のマイクロ電子構造体。 The microelectronic structure according to any one of claims 1 to 3, wherein the electromigration resistant layer further contains a refractory metal selected from the group consisting of tungsten, molybdenum and rhenium. 前記バリア層は、リンをさらに含む、請求項１から４のいずれか一項に記載のマイクロ電子構造体。 The microelectronic structure according to any one of claims 1 to 4, wherein the barrier layer further contains phosphorus. ボードと、 With the board
前記ボードに取り付けられた請求項１から５のいずれか一項に記載のマイクロ電子構造体と The microelectronic structure according to any one of claims 1 to 5 attached to the board.
を備える、電子システム。 Equipped with an electronic system.
JP2020034984A 2020-03-02 2020-03-02 Surface finishing material for interconnect pads in microelectronic structures Active JP7015489B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020034984A JP7015489B2 (en) 2020-03-02 2020-03-02 Surface finishing material for interconnect pads in microelectronic structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020034984A JP7015489B2 (en) 2020-03-02 2020-03-02 Surface finishing material for interconnect pads in microelectronic structures

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017539002A Division JP6699846B2 (en) 2015-02-25 2015-02-25 Surface finish for interconnect pads in microelectronic structures

Publications (2)

Publication Number Publication Date
JP2020092283A JP2020092283A (en) 2020-06-11
JP7015489B2 true JP7015489B2 (en) 2022-02-03

Family

ID=71013124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020034984A Active JP7015489B2 (en) 2020-03-02 2020-03-02 Surface finishing material for interconnect pads in microelectronic structures

Country Status (1)

Country Link
JP (1) JP7015489B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000038682A (en) 1998-07-24 2000-02-08 Fujitsu Ltd Nickel plating method and semiconductor device
JP2001060760A (en) 1999-06-18 2001-03-06 Mitsubishi Electric Corp Circuit electrode and formation process thereof
JP2002203925A (en) 2000-12-28 2002-07-19 Fujitsu Ltd External connection terminal and semiconductor device
JP2011211057A (en) 2010-03-30 2011-10-20 Yamagata Prefecture Printed circuit board for lead-free solder and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000038682A (en) 1998-07-24 2000-02-08 Fujitsu Ltd Nickel plating method and semiconductor device
JP2001060760A (en) 1999-06-18 2001-03-06 Mitsubishi Electric Corp Circuit electrode and formation process thereof
JP2002203925A (en) 2000-12-28 2002-07-19 Fujitsu Ltd External connection terminal and semiconductor device
JP2011211057A (en) 2010-03-30 2011-10-20 Yamagata Prefecture Printed circuit board for lead-free solder and method of manufacturing the same

Also Published As

Publication number Publication date
JP2020092283A (en) 2020-06-11

Similar Documents

Publication Publication Date Title
US20240030086A1 (en) Bga stim package architecture for high performance systems
US9461014B2 (en) Methods of forming ultra thin package structures including low temperature solder and structures formed therby
US11444033B2 (en) Hybrid microelectronic substrate and methods for fabricating the same
US11728077B2 (en) Magnetic material having coated ferromagnetic filler particles
JP6699846B2 (en) Surface finish for interconnect pads in microelectronic structures
TW202203392A (en) High thermal conductivity, high modulus structure within a mold material layer of an integrated circuit package
JP7015489B2 (en) Surface finishing material for interconnect pads in microelectronic structures
EP4057783A1 (en) Dielectric-to-metal adhesion promotion material
US9947631B2 (en) Surface finishes for interconnection pads in microelectronic structures
US20170265306A1 (en) Microelectronic device attachment on a reverse microelectronic package
US20220139792A1 (en) Electronic substrates having heterogeneous dielectric layers
US11417592B2 (en) Methods of utilizing low temperature solder assisted mounting techniques for package structures
TWI620485B (en) Microelectronic substrates having copper alloy conductive route structures
US20190287915A1 (en) Methods of forming barrier structures in high density package substrates
WO2017095419A1 (en) A hybrid microelectronic substrate and methods for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220107