JP7001312B2 - Digital hourly relay - Google Patents
Digital hourly relay Download PDFInfo
- Publication number
- JP7001312B2 JP7001312B2 JP2018069589A JP2018069589A JP7001312B2 JP 7001312 B2 JP7001312 B2 JP 7001312B2 JP 2018069589 A JP2018069589 A JP 2018069589A JP 2018069589 A JP2018069589 A JP 2018069589A JP 7001312 B2 JP7001312 B2 JP 7001312B2
- Authority
- JP
- Japan
- Prior art keywords
- setting
- central processing
- switch
- relay
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
この発明は、鉄道分野で多用される高信頼性のデジタル時素リレーに関し、詳しくは、時素の設定や計時の処理を二重系・多重系のデジタル素子・デジタル回路にて処理することによりフェールセーフ性を高めたデジタル時素リレーに関する。 The present invention relates to a highly reliable digital time element relay, which is widely used in the railway field. Regarding digital timekeeping relays with improved fail-safety.
時素リレーは、電圧が例えば0Vと24Vとで切り替わる制御入力に応じて出力電圧が0Vか24Vになるものであるが(図12(a)参照)、緩動リレーでは制御入力のオン遷移に応じて出力がオン(メイク,閉)状態になるタイミングが緩動時素の時間だけ遅れ、緩放リレーでは制御入力のオフ遷移に応じて出力がオフ(ブレイク,開)状態になるタイミングが緩放時素の時間だけ遅れるようになっている。
そして、そのような時素リレーについて時素の設定部や時間計測手段をデジタル回路にて具現化したものがデジタル時素リレーであり、フェールセーフ性が重要な鉄道分野では、デジタル化に加えて、時素の設定部や計測手段の二重化なども、図られている(例えば特許文献1~4参照)。
The time element relay has an output voltage of 0V or 24V depending on the control input whose voltage is switched between 0V and 24V, for example (see FIG. 12A), but the slow-moving relay has an on-transition of the control input. The timing at which the output is turned on (make, closed) is delayed by the amount of time during slow movement, and the timing at which the output is turned off (break, open) is relaxed according to the off transition of the control input in the slow release relay. It is designed to be delayed by the time of the relay.
Digital time element relays are digital time element relays that embody the hour element setting unit and time measurement means with digital circuits. In the railway field where fail-safety is important, in addition to digitization, , The time element setting unit and the measurement means are also duplicated (see, for example,
このようなデジタル時素リレー10の典型的な構成は(図12(b)参照)、制御入力回路11と電源回路12と一対の中央処理装置13a,13bと一対の発振器14a,14bと一対の設定部15a,15bと照合手段16とリレー駆動部17と出力リレー18とを具えたものである。
それらのうち、制御入力回路11は、制御入力の波形を整えて中央処理装置13a,13bへ送るものであり、電源回路12は制御入力から中央処理装置13a,13b等の動作電力を生成するものである。
A typical configuration of such a digital time relay 10 (see FIG. 12B) is a
Among them, the
中央処理装置13a(第1中央処理装置)は、マイクロプロセッサ(MPU)等のデジタル演算制御回路からなり、発振器14aの発振信号をクロックとして動作することでリレー駆動制御を遂行するものであり、そのリレー駆動制御に際し、設定部15a(第1設定部)から設定値を入力するとともに、その設定値に対応した時素を制御内容に反映させるようになっている。
中央処理装置13b(第2中央処理装置)も、マイクロプロセッサ(MPU)等のデジタル演算制御回路からなるが、これは発振器14bの発振信号をクロックとして動作することでリレー駆動制御を遂行するようになっている。しかも、中央処理装置13bは、そのリレー駆動制御に際し、設定部15b(第2設定部)から設定値を入力するとともに、その設定値に対応した時素を制御内容に反映させるようになっている。
The
The
そのため、設定部15a,15bに同一の値が設定されると、それに基づいて中央処理装置13a,13bが同一の処理を行うので、中央処理装置13a,13bからリレー駆動部17に送出されるリレー駆動制御の内容は、設定部15a,15bや中央処理装置13a,13bに異常が無ければ、一致する。
照合手段16は、その一致の有無を確認するものであるが、具体化にはバリエーションがあるので一点鎖線にて図示した。代表的な例を挙げると、中央処理装置13a,13bの内部の監視手段と外部の監視手段との協働によって照合するものや(例えば特許文献1参照)、中央処理装置13a,13bが相互に自系データと他系データとの一致を確認しあうもの(例えば特許文献3参照)、中央処理装置13a,13bの外部の照合回路が確認するもの(例えば特許文献4参照)、などが挙げられる。
Therefore, when the same value is set in the
The collation means 16 confirms the presence or absence of the match, but since there are variations in the materialization, it is shown by a alternate long and short dash line. As a typical example, the
リレー駆動部17は、照合手段16による照合結果が一致となったときには、中央処理装置13a,13bから受けたリレー駆動制御の指示に従って出力リレー18をオン/オフ(メイク/ブレイク,閉/開)させるが、照合手段16による照合結果が不一致となったときには、中央処理装置13a,13bから受けたリレー駆動制御の指示を無視して、出力リレー18を、予め決められている安全側の状態たとえばオフ(ブレイク,開)状態にさせるようになっている。
出力リレー18は、時素用の付加回路などの無いシンプルな構成のリレーであり、基本的には鉄道設備に適した信頼性の高い信号用リレーが用いられるが、用途によってはJIS規格等に適合した電磁リレーや半導体リレーといった一般的なリレーでも良い。
When the collation results by the collation means 16 match, the
The
このようなデジタル時素リレーでは、時素を取り扱うデジタル回路部13~15を二重系(多重系)にしたうえで照合手段16を組み合わせたことにより、回路等の異常を検出する能力を高めて、鉄道分野で要求されるフェールセーフ性を確保している。
しかしながら、使用の態様によっては、具体的には例えば24時間連続して稼動するのか断続的に稼動するのかによって、異常検出能力に差がつくことがあるので、規定等で必要とされるレベルにとどまらず、それより高いレベルまで安全性を向上させるのは、望ましいことであり、重要である。
In such a digital time element relay, the ability to detect an abnormality in a circuit or the like is enhanced by combining the
However, depending on the mode of use, the anomaly detection capability may differ depending on whether it operates continuously for 24 hours or intermittently, so the level required by regulations etc. may be different. It is desirable and important to improve safety to a higher level than just that.
詳述すると、フェールセーフな装置として設計されている従来装置は、24時間連続して稼働することを前提としたものが多く、その場合、常時や随時に二重系・多重系の照合を行うことで、複数系のうち何れか一つの系にだけ発生した故障等については単一故障の発生段階で速やかに異常を検出することが可能なため、異常検出能力が高い。
これに対し、デジタル時素リレー10のように制御入力から動作電力を得ている緩動形デジタル時素リレー等の場合、回路動作の観点からは、24時間連続稼働でなく、電源断の状態が一日のうちに複数回も存在しうる謂わば断続稼働であることが多い。
In detail, many conventional devices designed as fail-safe devices are premised on continuous operation for 24 hours, and in that case, double / multiple system matching is performed at all times or at any time. As a result, it is possible to quickly detect an abnormality at the stage where a single failure occurs for a failure or the like that occurs in only one of the plurality of systems, so that the abnormality detection ability is high.
On the other hand, in the case of a slow-moving digital hourly relay that obtains operating power from a control input, such as the digital
デジタル時素リレー10では、時素の設定に用いられる設定部15a,15bが安全性を考慮して二重系になっているが、照合などの機能が作動不能になる電源断の時には単一故障であっても異常を検出することができず、その異常の検出は制御入力に基づく動作電力の供給再開まで待たされる。そのため、電源回復までの間に更なる故障が発生して、あるいは重篤な故障が発生して、二重系の設定部15a,15bの双方で例えば同一ビットといった同一部位に同じ故障が発現した場合、電源回復後の照合では、手遅れであり、二重系の設定部15a,15bの双方で設定が誤り状態になっているのに、その異常が検出されなくなるので、その分だけ異常検出能力が低下する。
In the digital
ちなみに、照合対象データを一方の系で反転してから他方へ送り、他方の系では、受け取った反転データと、自系の照合対象データの反転データとを照合することでも、両系の間のデータ入力端子の故障を検出する能力の向上が、何れか一方の系だけの故障や、両系で異なる態様の故障であれば、期待できそうであるが、双方のデータ入力端子に係る同一部位の同一故障に対する異常検出能力については、どれほど向上するのか判然としない。データ反転がソフトウェアだけで行われていたり、中央処理装置13a,13bなどがソフトウェアをも含めて同一性を維持している等のためとも思われるが、定かでない。また、その手法を設定部15a,15bの設定値に拡張適用して、設定値の反転を繰り返したとしても、それだけで設定部15a,15bの双方における同一部位の同一故障などに対する異常検出能力が十分に高まるのか否かということも、判然としない。
By the way, it is also possible to invert the collation target data in one system and then send it to the other, and in the other system, collate the received inverted data with the inverted data of the collation target data of the own system. If the improvement of the ability to detect the failure of the data input terminal is a failure of only one system or a failure of different modes in both systems, it seems to be expected, but the same part related to both data input terminals. It is not clear how much the abnormality detection capability for the same failure will be improved. It seems that the data inversion is performed only by the software, or the
一方、二重系の設定部15a,15bのハードウェア故障については、ショート故障とオープン故障といった異なるタイプの故障である謂わば相違故障よりも、ショート故障とショート故障あるいはオープン故障とオープン故障といった同一故障の方が発生頻度が大きいと言える。過大なサージ電圧の印加や不所望な短絡による故障といった馴染みの原因による回路や素子の故障では、しばしば一つの原因だけでも複数箇所で同一故障が発現するのに対し、異なる原因による複数の故障が同時や近時に発生する頻度は相対的に小さいからである。
On the other hand, regarding the hardware failure of the dual
そこで、フェールセーフ性の優れたデジタル時素リレーを実現すべく、時素の設定についてはコストや同一性を多少は犠牲にしても各系の設定部に係る同一部位の同一故障に対する異常検出能力が高まるように時素設定手法を改めることが技術的な課題となる。 Therefore, in order to realize a digital time element relay with excellent fail-safe property, the ability to detect anomalies in the same part of the setting part of each system, even if the cost and identity of the time element are sacrificed to some extent. It is a technical issue to revise the time element setting method so that the number of relays increases.
本発明のデジタル時素リレーは(解決手段1)、このような課題をコスト面の犠牲を払ってでも解決しようとして創案されたものであり、
時素設定用の第1メカニカルスイッチを具備した第1設定部と、その設定値に基づいて時素を設定する第1時素設定手段とその設定時素に基づいて経過時間を計測する第1計時手段とを具備した第1中央処理装置と、時素設定用の第2メカニカルスイッチを具備した第2設定部と、その設定値に基づいて時素を設定する第2時素設定手段とその設定時素に基づいて経過時間を計測する第2計時手段とを具備した第2中央処理装置と、前記第1中央処理装置の処理と前記第2中央処理装置の処理との同一性を調べる照合手段と、その同一性の確認結果に応じて選択的に出力リレーを駆動するリレー駆動部とを備えたデジタル時素リレーにおいて、
前記第1メカニカルスイッチと前記第2メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備していて何れの切替状態でも前記複数の端子のうち何れか一つを選択する択一型スイッチであり、前記第1中央処理装置が、前記第1設定部の設定値について択一状態の値であるか否かを調べる合理性診断手段を具備しており、前記第2中央処理装置が、前記第2設定部の設定値について択一状態の値であるか否かを調べる合理性診断手段を具備しており、
それらの合理性診断手段の何れかが択一状態の値でないと診断したときには前記出力リレーの駆動が抑制されるようになっている、ことを特徴とする。
The digital time element relay of the present invention (Solution 1) was devised in an attempt to solve such a problem at the expense of cost.
The first setting unit equipped with the first mechanical switch for setting the hour element, the first hour element setting means for setting the hour element based on the set value, and the first measuring the elapsed time based on the set hour element. A first central processing unit equipped with a timekeeping means, a second setting unit provided with a second mechanical switch for setting a time element, a second hour element setting means for setting a time element based on the set value, and the second setting unit thereof. A collation to check the identity between the processing of the first central processing unit and the processing of the second central processing unit with the second central processing unit provided with the second timekeeping means for measuring the elapsed time based on the set time element. In a digital timekeeping relay provided with a means and a relay drive unit that selectively drives an output relay according to the confirmation result of its identity.
Both the first mechanical switch and the second mechanical switch are provided with a plurality of terminals selected according to a switching operation, and any one of the plurality of terminals is selected in any of the switching states. It is an alternative switch, and the first central processing unit is provided with a rationality diagnostic means for examining whether or not the set value of the first setting unit is a value in an alternative state, and the second central processing unit. The processing unit is provided with a rationality diagnostic means for checking whether or not the set value of the second setting unit is a value in an alternative state.
When any of these rationality diagnostic means diagnoses that the value is not in the alternative state, the drive of the output relay is suppressed.
また、本発明のデジタル時素リレーは(解決手段2)、上記解決手段1のデジタル時素リレーであって、
前記第1メカニカルスイッチと前記第2メカニカルスイッチとが、何れも、切替操作に応じて切り替わる切替状態もそれに対応して選択される端子も三個以上を有しており、
前記第1中央処理装置も、前記第2中央処理装置も、前記設定値のうち各々に該当するものについて正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を統一する論理整合手段を具備していることを特徴とする。
Further, the digital hourly relay of the present invention (solution 2) is the digital hourly relay of the above-mentioned
Both the first mechanical switch and the second mechanical switch have three or more terminals that are switched according to the switching operation and are selected correspondingly.
Both the first central processing unit and the second central processing unit make a logical determination as to whether each of the set values corresponds to a positive logic or a negative logic, and perform inversion processing when the logics are different. It is characterized by having a logic matching means for unifying the logic.
さらに、本発明のデジタル時素リレーは(解決手段3)、上記解決手段2のデジタル時素リレーであって、
前記第1中央処理装置と前記第2中央処理装置とが、何れも、前記論理整合手段の実行後かつ各々の時素設定手段による時素の設定前に、前記設定値のうち各々に該当するものを比較し合うようになっている、ことを特徴とする。
Further, the digital hourly relay of the present invention (solution 3) is the digital hourly relay of the above-mentioned
Both the first central processing unit and the second central processing unit correspond to each of the set values after the execution of the logical matching means and before the time element is set by the respective time element setting means. It is characterized by being able to compare things.
また、本発明のデジタル時素リレーは(解決手段4)、上記の課題をハードウェアの同一性の犠牲を払ってでも解決しようとして創案されたものであり、
時素設定用の第1メカニカルスイッチを具備した第1設定部と、その設定値に基づいて時素を設定する第1時素設定手段とその設定時素に基づいて経過時間を計測する第1計時手段とを具備した第1中央処理装置と、時素設定用の第2メカニカルスイッチを具備した第2設定部と、その設定値に基づいて時素を設定する第2時素設定手段とその設定時素に基づいて経過時間を計測する第2計時手段とを具備した第2中央処理装置と、前記第1中央処理装置の処理と前記第2中央処理装置の処理との同一性を調べる照合手段と、その同一性の確認結果に応じて選択的に出力リレーを駆動するリレー駆動部とを備えたデジタル時素リレーにおいて、
前記第1メカニカルスイッチと前記第2メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備しており且つそれらの端子の選択状態と切替状態を符号化したものとを一致させる符号型スイッチであり、前記第1メカニカルスイッチにおける符号化と前記第2メカニカルスイッチにおける符号化とが、対応する端子ごとの相補性を持つものである、ことを特徴とする。
Further, the digital time element relay of the present invention (Solution 4) was devised in an attempt to solve the above problems at the expense of hardware identity.
The first setting unit equipped with the first mechanical switch for setting the hour element, the first hour element setting means for setting the hour element based on the set value, and the first measuring the elapsed time based on the set hour element. A first central processing unit equipped with a timekeeping means, a second setting unit provided with a second mechanical switch for setting a time element, a second hour element setting means for setting a time element based on the set value, and the second setting unit thereof. A collation to check the identity between the processing of the first central processing unit and the processing of the second central processing unit with the second central processing unit provided with the second timekeeping means for measuring the elapsed time based on the set time element. In a digital timekeeping relay provided with a means and a relay drive unit that selectively drives an output relay according to the confirmation result of its identity.
The first mechanical switch and the second mechanical switch both have a plurality of terminals selected according to the switching operation, and coincide with those in which the selected state and the switching state of those terminals are encoded. It is a coded switch, and is characterized in that the coding in the first mechanical switch and the coding in the second mechanical switch have complementarity for each corresponding terminal.
また、本発明のデジタル時素リレーは(解決手段5)、上記解決手段4のデジタル時素リレーであって、
前記第1中央処理装置と前記第2中央処理装置とが、何れも、各々の時素設定手段による時素の設定前に、前記設定値のうち各々に該当するものを比較し合うようになっている、ことを特徴とする。
Further, the digital hourly relay of the present invention (solution 5) is the digital hourly relay of the above-mentioned
Both the first central processing unit and the second central processing unit compare the set values corresponding to each of the set values before setting the time element by the respective time element setting means. It is characterized by being.
また、本発明のデジタル時素リレーは(解決手段6)、上記解決手段5のデジタル時素リレーであって、
前記第1中央処理装置も、前記第2中央処理装置も、前記設定値のうち各々に該当するものについて正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を統一する論理整合手段を具備していることを特徴とする。
Further, the digital hourly relay of the present invention (solution 6) is the digital hourly relay of the above-mentioned
Both the first central processing unit and the second central processing unit make a logical determination as to whether each of the set values corresponds to a positive logic or a negative logic, and perform inversion processing when the logics are different. It is characterized by having a logic matching means for unifying the logic.
また、本発明のデジタル時素リレーは(解決手段7)、上記解決手段6のデジタル時素リレーであって、
前記第1中央処理装置にも、前記第2中央処理装置にも、前記設定部のうち各々に対応するものの設定値が正論理なのか負論理なのかを示す論理通知部が付設されていることを特徴とする。
Further, the digital hourly relay of the present invention (solution 7) is the digital hourly relay of the above-mentioned
Both the first central processing unit and the second central processing unit are provided with a logic notification unit indicating whether the set value of each of the setting units corresponds to positive logic or negative logic. It is characterized by.
また、本発明のデジタル時素リレーは(解決手段8)、上記の課題をコスト面の犠牲を払ってでも更にはハードウェアの同一性の犠牲を払ってでも解決しようとして創案されたものであり、
時素設定用の第1メカニカルスイッチを具備した第1設定部と、その設定値に基づいて時素を設定する第1時素設定手段とその設定時素に基づいて経過時間を計測する第1計時手段とを具備した第1中央処理装置と、時素設定用の第2メカニカルスイッチを具備した第2設定部と、その設定値に基づいて時素を設定する第2時素設定手段とその設定時素に基づいて経過時間を計測する第2計時手段とを具備した第2中央処理装置と、前記第1中央処理装置の処理と前記第2中央処理装置の処理との同一性を調べる照合手段と、その同一性の確認結果に応じて選択的に出力リレーを駆動するリレー駆動部とを備えたデジタル時素リレーにおいて、
前記第1メカニカルスイッチと前記第2メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備していて何れの切替状態でも前記複数の端子のうち何れか一つを選択する択一型スイッチと、切替操作に応じて選択される端子を複数具備しており且つそれらの端子の選択状態と切替状態を符号化したものとを一致させる符号型スイッチとを組み合わせたものであり、
前記第1メカニカルスイッチのうちの符号型スイッチにおける符号化と前記第2メカニカルスイッチのうちの符号型スイッチにおける符号化とが、対応する端子ごとの相補性を持つものであり、
前記第1中央処理装置が、前記第1設定部の設定値のうち前記第1メカニカルスイッチの択一型スイッチに係る部分について択一状態の値であるか否かを調べる合理性診断手段を具備しており、前記第2中央処理装置が、前記第2設定部の設定値のうち前記第2メカニカルスイッチの択一型スイッチに係る部分について択一状態の値であるか否かを調べる合理性診断手段を具備しており、
それらの合理性診断手段の何れかが択一状態の値でないと診断したときには前記出力リレーの駆動が抑制されるようになっている、ことを特徴とする。
Further, the digital time element relay of the present invention (Solution 8) was devised in an attempt to solve the above problems at the expense of cost or even at the expense of hardware identity. ,
The first setting unit equipped with the first mechanical switch for setting the hour element, the first hour element setting means for setting the hour element based on the set value, and the first measuring the elapsed time based on the set hour element. A first central processing unit equipped with a timekeeping means, a second setting unit provided with a second mechanical switch for setting a time element, a second hour element setting means for setting a time element based on the set value, and the second setting unit thereof. A collation to check the identity between the processing of the first central processing unit and the processing of the second central processing unit with the second central processing unit provided with the second timekeeping means for measuring the elapsed time based on the set time element. In a digital timekeeping relay provided with a means and a relay drive unit that selectively drives an output relay according to the confirmation result of its identity.
Both the first mechanical switch and the second mechanical switch are provided with a plurality of terminals selected according to a switching operation, and any one of the plurality of terminals is selected in any of the switching states. It is a combination of an alternative switch and a coded switch that has multiple terminals that are selected according to the switching operation and that matches the selected state of those terminals with the encoded switching state. ,
The coding in the coded switch of the first mechanical switch and the coding in the coded switch of the second mechanical switch have complementarity for each corresponding terminal.
The first central processing unit is provided with a rationality diagnostic means for examining whether or not the portion of the set value of the first setting unit related to the alternative type switch of the first mechanical switch is in the alternative state. It is rational to check whether or not the second central processing unit has a value in the alternative state for the portion related to the alternative type switch of the second mechanical switch among the set values of the second setting unit. Equipped with diagnostic means,
When any of these rationality diagnostic means diagnoses that the value is not in the alternative state, the drive of the output relay is suppressed.
また、本発明のデジタル時素リレーは(解決手段9)、上記解決手段8のデジタル時素リレーであって、
前記第1メカニカルスイッチのうちの択一型スイッチと前記第2メカニカルスイッチのうちの択一型スイッチとが、何れも、切替操作に応じて切り替わる切替状態もそれに対応して選択される端子も三個以上を有しており、
前記第1中央処理装置も、前記第2中央処理装置も、前記設定値のうち各々の択一型スイッチに該当する部分について正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を統一する論理整合手段を具備していることを特徴とする。
Further, the digital hourly relay of the present invention (solution 9) is the digital hourly relay of the above-mentioned
The alternative switch of the first mechanical switch and the alternative switch of the second mechanical switch are both switched according to the switching operation, and the switching state is selected accordingly. Has more than one,
When both the first central processing unit and the second central processing unit make a logical determination as to whether the part corresponding to each alternative type switch of the set values is positive logic or negative logic, and the logics are different. It is characterized by having a logic matching means for unifying the logic by performing inversion processing.
さらに、本発明のデジタル時素リレーは(解決手段10)、上記解決手段9のデジタル時素リレーであって、
前記第1設定部の設定値のうち前記第1メカニカルスイッチの択一型スイッチに係る部分に関する正論理か負論理かの論理と前記第1設定部の設定値のうち前記第1メカニカルスイッチの符号型スイッチに係る部分に関する正論理か負論理かの論理との対応関係と、前記第2設定部の設定値のうち前記第2メカニカルスイッチの択一型スイッチに係る部分に関する正論理か負論理かの論理と前記第2設定部の設定値のうち前記第2メカニカルスイッチの符号型スイッチに係る部分に関する正論理か負論理かの論理との対応関係とが、一致しており、
前記第1中央処理装置も、前記第2中央処理装置も、前記設定値のうち各々の符号型スイッチに該当する部分について前記論理整合手段の論理判定に基づき選択的に反転処理を施す選択的反転手段を具備していることを特徴とする。
Further, the digital hourly relay of the present invention (solution 10) is the digital hourly relay of the above-mentioned
Of the set values of the first setting unit, the logic of whether the logic is positive or negative with respect to the portion related to the alternative type switch of the first mechanical switch, and the code of the first mechanical switch among the set values of the first setting unit. Correspondence between the logic of positive logic or negative logic related to the part related to the type switch, and whether it is positive logic or negative logic related to the part related to the alternative type switch of the second mechanical switch among the set values of the second setting unit. The correspondence between the logic of the above and the logic of the positive logic or the negative logic regarding the part related to the code type switch of the second mechanical switch among the setting values of the second setting unit is the same.
Both the first central processing unit and the second central processing unit selectively invert the set values corresponding to the respective coded switches based on the logical determination of the logical matching means. It is characterized by having means.
また、本発明のデジタル時素リレーは(解決手段11)、上記解決手段10のデジタル時素リレーであって、
前記第1中央処理装置と前記第2中央処理装置とが、何れも、前記選択的反転手段の実行後かつ各々の時素設定手段による時素の設定前に、前記設定値のうち各々に該当するものを比較し合うようになっている、ことを特徴とする。
Further, the digital hourly relay of the present invention (solution 11) is the digital hourly relay of the above-mentioned
Both the first central processing unit and the second central processing unit correspond to each of the set values after the execution of the selective inversion means and before the time element is set by the respective time element setting means. It is characterized by being able to compare what it does.
このような本発明のデジタル時素リレーにあっては(解決手段1,8)、両系の設定部のメカニカルスイッチに択一型スイッチを採用したうえで、両系の中央処理装置に合理性診断手段を追加して両系いずれの設定値についても択一状態の条件が満たされているか否かを調べるようにしたことにより、同一部位の同一故障を含む異常が的確に検出される。そして、両系の何れかで択一状態の条件が満たされていない異常が検出されたときには出力リレーの駆動が抑制されるようにもしたことにより、誤動作が的確に回避される。
したがって、この発明によれば、各系の設定部に係る同一部位の同一故障に対する異常検出能力の高いデジタル時素リレーを実現することができる。
In such a digital time relay of the present invention (
Therefore, according to the present invention, it is possible to realize a digital time element relay having a high abnormality detection ability for the same failure of the same part related to the setting unit of each system.
また、本発明のデジタル時素リレーにあっては(解決手段4,8)、両系の設定部のメカニカルスイッチに符号型スイッチを採用したことにより、端子の少ないスイッチが多くの切替状態を持つので、部品実装効率が高まる。
しかも、それらのメカニカルスイッチに相補性を持たせたことにより、同一部位の同一故障に起因する異常値の発現状態が相補的になることから、同一部位の同一故障が両系の設定値には恰も異なる故障のときのように反転して発現するため、同一部位の同一故障による異常が、容易に検出できるうえ、検出確度が向上する。
したがって、この発明によっても、各系の設定部に係る同一部位の同一故障に対する異常検出能力の高いデジタル時素リレーを実現することができる。
Further, in the digital hourly relay of the present invention (
Moreover, by giving complementarity to those mechanical switches, the expression state of abnormal values caused by the same failure at the same site becomes complementary, so that the same failure at the same site becomes the set value of both systems. Since the occurrence is reversed as in the case of different failures, abnormalities due to the same failure at the same site can be easily detected and the detection accuracy is improved.
Therefore, also by the present invention, it is possible to realize a digital time element relay having a high abnormality detection ability for the same failure of the same part related to the setting unit of each system.
さらに、本発明のデジタル時素リレーにあっては(解決手段2,9)、端子数が多くて設定値に係るビットパターン等の表現に冗長性を持つ択一型スイッチをメカニカルスイッチに採用したうえで、その冗長性を利用する論理整合手段も追加導入して両系の設定値の論理表現が統一されるようにもしたことにより、両系の中央処理装置についてソフトウェア等の同一性を維持することが容易になる。
Further, in the digital hourly relay of the present invention (
また、本発明のデジタル時素リレーにあっては(解決手段3,5,11)、両系の中央処理装置において時素設定手段にて時素を設定するに先だって両系の設定値の比較が行われるようにもしたことにより、二重系の汎用的な照合手段による照合を待つまでもなく速やかに、さらには照合手段による照合では漏れるような場合でも漏れることなく確実に、両系の設定値に係る異常が検出される。
Further, in the digital time element relay of the present invention (
また、本発明のデジタル時素リレーにあっては(解決手段6)、両系の設定値の論理表現が統一されるようにもしたことにより、両系の中央処理装置のソフトウェアについて時素設定以降部分の同一性を維持することが容易になる。 Further, in the digital time element relay of the present invention (solution 6), the logical representation of the set values of both systems is unified, so that the time element is set for the software of the central processing unit of both systems. After that, it becomes easy to maintain the identity of the parts.
また、本発明のデジタル時素リレーにあっては(解決手段7)、各系に論理通知部を付設したことにより、論理整合手段における論理判定が簡便なものとなる。 Further, in the digital time element relay of the present invention (solution 7), by providing a logic notification unit in each system, the logic determination in the logic matching means becomes simple.
また、本発明のデジタル時素リレーにあっては(解決手段10)、冗長性に基づき設定値から正論理なのか負論理なのかが分かる択一型スイッチの論理と、設定値だけでは正論理なのか負論理なのかが分からない符号型スイッチの論理とを、予め対応させておくようにしたことにより、予め定めておいた択一型スイッチの論理と符号型スイッチの論理との対応関係に基づいて各系における設定値のうち符号型スイッチ該当部分についても正論理なのか負論理なのかが分かるので、論理通知部のような外付け部材を付設するまでもなく、論理整合手段に加えて選択的反転手段までも、論理判定を簡便に行えるものになる。 Further, in the digital hourly relay of the present invention (solution 10), the logic of the alternative type switch that can tell whether the setting value is positive logic or negative logic based on the redundancy, and the positive logic only by the setting value. By making the logic of the coded switch, which does not know whether it is negative logic or not, correspond in advance, the correspondence between the logic of the alternative type switch and the logic of the coded switch, which has been determined in advance, can be obtained. Based on this, it is possible to know whether the coded switch corresponding part of the set values in each system is positive logic or negative logic, so it is not necessary to attach an external member such as a logical notification unit, and in addition to the logical matching means. Even the selective inversion means can easily perform the logic determination.
このような本発明のデジタル時素リレーについて、これを実施するための具体的な形態を、以下の実施例1~5により説明する。
図1~図3に示した実施例1は、上述した解決手段1(出願当初の請求項1)を具現化したものであり、図4に示した実施例2は、上述した解決手段2~3(出願当初の請求項2~3)を具現化したものであり、図5~図9に示した実施例3は、上述した解決手段4~7(出願当初の請求項4~7)を具現化したものであり、図10に示した実施例4は、上述した解決手段8~11(出願当初の請求項8~11)を具現化したものであり、図11に示した実施例5は、上述した解決手段8(出願当初の請求項8)を具現化したものである。
なお、それらの図示に際し従来と同様の構成要素には同一の符号を付して示したので、また、それらについて背景技術の欄で述べたことは以下の各実施例についても共通するので、重複する再度の説明は割愛し、以下、従来との相違点を中心に説明する。
A specific embodiment for carrying out such a digital time element relay of the present invention will be described with reference to the following Examples 1 to 5.
The first embodiment shown in FIGS. 1 to 3 embodies the above-mentioned solution 1 (
It should be noted that, in the illustration thereof, the same components as those in the conventional case are designated with the same reference numerals, and the description of them in the background technology column is common to each of the following examples, so that they are duplicated. The explanation will be omitted again, and the differences from the conventional one will be mainly explained below.
本発明のデジタル時素リレーの実施例1について、その具体的な構成を、図面を引用して説明する。
図1は、デジタル時素リレー20の構造を示すブロック図であり、図2(a)は、プルダウン接続のロータリスイッチ(択一型スイッチ)の設定と出力の関係を示しており、図2(b)は、プルアップ接続のロータリスイッチ(択一型スイッチ)の設定と出力の関係を示している。
The specific configuration of the first embodiment of the digital hourly relay of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing the structure of the digital
デジタル時素リレー20は(図1参照)、既述したデジタル時素リレー10(図12(b)参照)を踏襲しつつ一部を改造したものなので、改造箇所を中心に説明する。
デジタル時素リレー20がデジタル時素リレー10と相違するのは(図1参照)、二重系部分の一方(図では左系)については、設定部15aが択一型スイッチ22を具備した設定部21a(第1設定部)になった点と、中央処理装置13a(第1中央処理装置)のソフトウェアについて既存の時素設定手段13aa(第1時素設定手段)及び計時手段13ab(第1計時手段)に新たな合理性診断手段23aが加わった点である。
Since the digital hourly relay 20 (see FIG. 1) has been partially modified while following the above-mentioned digital hourly relay 10 (see FIG. 12B), the modified portion will be mainly described.
The difference between the
二重系部分の他方(図では右系)についてデジタル時素リレー20がデジタル時素リレー10と相違するのは、設定部15bも同様構成の択一型スイッチ22を具備した設定部21b(第2設定部)になった点と、中央処理装置13b(第2中央処理装置)のソフトウェアについても既存の時素設定手段13ba(第2時素設定手段)及び計時手段13bb(第2計時手段)に新たな合理性診断手段23bが加わった点である。
The difference between the
他の構成部分である制御入力回路11と電源回路12と発振器14a,14bと照合手段16とリレー駆動部17と出力リレー18は既述のままで良い。
なお、計時手段13ab,13bbは各系において設定された時素に係る時間経過を計測するものであり既存のものそのままでも良いが、時素設定手段13aa,13baについては、それぞれ設定値の取得先については変更が必要であり、時素設定手段13aaは設定値の取得先が設定部15aから合理性診断手段23aに変更され、時素設定手段13baは設定値の取得先が設定部15bから合理性診断手段23bに変更されている。
The
The timekeeping means 13ab and 13bb measure the passage of time related to the time element set in each system, and the existing one may be used as it is. However, for the time element setting means 13aa and 13ba, the setting value acquisition destination is obtained. The timekeeping setting means 13aa changes the acquisition destination of the set value from the setting unit 15a to the rationality diagnosis means 23a, and the timekeeping setting means 13ba has the setting value acquisition destination rational from the
択一型スイッチ22は、人が触って或いは道具を用いて操作することができるメカニカルスイッチであり、設定部21aに第1メカニカルスイッチとして組み込まれたものも、設定部21bに第2メカニカルスイッチとして組み込まれたものも、切替操作に応じて選択される端子を複数具備しており、何れの切替状態でも複数の端子のうちから何れか一つを選択して、その選択端子と図示しない共通端子とを導通させ、他の非選択端子と共通端子は導通させないようになっている。符号化を行わない基本構成のロータリースイッチが典型的なものであるが、スライドスイッチでも択一型のものなら良い。
The
切替操作に応じて選択される端子が4個のロータリースイッチを具体例として使い方を説明すると(図2参照)、プルダウン接続(同図(a)参照)とプルアップ接続(同図(b)参照)とに大別され、プルダウン接続では設定値が正論理になり、プルアップ接続では設定値が負論理になる。詳述すると、プルダウン接続(同図(a)参照)の場合、操作による切替状態が“1”のときには端子の選択状態に対応した4ビットの値が“0001”になり、切替状態が“2”のときには選択状態対応値が“0010”になり、切替状態が“3”のときには選択状態対応値が“0100”になり、切替状態が“4”のときには選択状態対応値が“1000”になる。これに対し、プルアップ接続(同図(b)参照)の場合、切替状態“1”では選択状態対応値が“1110”になり、切替状態“2”では選択状態対応値が“1101”になり、切替状態“3”では選択状態対応値が“1011”になり、切替状態“4”では選択状態対応値が“0111”になる。 To explain how to use a rotary switch with four terminals selected according to the switching operation as a specific example (see Fig. 2), pull-down connection (see Fig. 2) and pull-up connection (see Fig. 2). ), The set value becomes positive logic in the pull-down connection, and the set value becomes negative logic in the pull-up connection. More specifically, in the case of pull-down connection (see (a) in the figure), when the switching state by operation is "1", the 4-bit value corresponding to the terminal selection state becomes "0001" and the switching state is "2". When "", the selection state correspondence value becomes "0010", when the switching state is "3", the selection state correspondence value becomes "0100", and when the switching state is "4", the selection state correspondence value becomes "1000". Become. On the other hand, in the case of a pull-up connection (see (b) in the figure), the selection state correspondence value becomes "1110" in the switching state "1", and the selection state correspondence value becomes "1101" in the switching state "2". In the switching state "3", the selection state correspondence value becomes "1011", and in the switching state "4", the selection state correspondence value becomes "0111".
合理性診断手段23a,23bは、何れも、設定部21a,21bから受けた設定値が冗長度の大きい既知の択一要件を満たしているか否かを調べることで、択一型スイッチ22に係る故障の有無を判別するようになっている。
具体的には、何れの合理性診断手段も、自系の択一型スイッチ22(即ち、左系の中央処理装置13aの合理性診断手段23aでは設定部21aの択一型スイッチ22、右系の中央処理装置13bの合理性診断手段23bでは設定部21bの択一型スイッチ22)の設定値が正論理であれば、4ビットのうち1ビットだけが“1”になっていて、残り3ビットが“0”になっているときには、択一型スイッチ22が正常であると判定するが、それ以外のときには択一型スイッチ22が故障していると判定するようになっている。
Each of the rationality diagnostic means 23a and 23b relates to the
Specifically, any of the rationality diagnostic means is the
これに対し、自系の択一型スイッチ22の設定値が負論理であれば、やはり何れの合理性診断手段も、4ビットのうち1ビットだけが“0”になっていて、残り3ビットが“1”になっているときには、択一型スイッチ22が正常であると判定するが、それ以外のときには択一型スイッチ22が故障していると判定するようになっている。
さらに、合理性診断手段23a,23bは、何れも、自系の択一型スイッチ22が正常であると判定したときには設定値を自系の時素設定手段13aa,13baに引き渡すが、自系の択一型スイッチ22が異常であると判定したときには設定値を時素設定手段に引き渡さないようになっている。そのため、デジタル時素リレー20は、合理性診断手段23a,23bの何れかが設定値について択一状態の値でないと診断したときには出力リレー18の駆動を抑制するものとなっている。
On the other hand, if the set value of the
Further, the rationality diagnosis means 23a and 23b all pass the set value to the own system's time element setting means 13aa and 13ba when it is determined that the own system's
この実施例1のデジタル時素リレー20について、その使用態様及び動作を、図面を引用して説明する。図3は、設定部21a,21bに係る状態検出状況を示す表である。
The usage mode and operation of the digital
具体的に説明するために(図3参照)、一事例として、設定部21a,21bの何れでも、択一型スイッチ22の抵抗接続がプルダウン接続されて(図2(a)参照)、択一型スイッチ22の設定値が正論理になっており、さらに択一型スイッチ22の切替状態が“2”になっているものとする。
そうすると、設定部21a,21bが何れも正常であれば、設定部21aの設定値も、設定部21bの設定値も“0010”になり、択一要件が満たされるため、合理性診断手段23a,23bの診断結果が何れも「正常」になり、設定状態が正しく検出されるので、既述したデジタル時素リレー10と同様にして出力リレー18が適切に作動する。
For specific explanation (see FIG. 3), as an example, in any of the
Then, if both the
これに対し、択一型スイッチ22に故障が発生すると、例えば下から2ビット目に当たる端子と下から3ビット目に当たる端子とが短絡状態になると、そのようなショート故障の発生要因がスイッチ内部のものであれスイッチ外部のものであれ、両端子のビット値が同じになるよう強制されるので、この事例ではショート故障の発生した択一型スイッチ22の設定値が“0010”から“0110”になる。また、例えば下から2ビット目に当たる端子が断線状態になると、該当する端子のビット値が固定されて、そのようなオープン故障の発生した択一型スイッチ22の設定値が“0010”から“0000”になる。
On the other hand, when a failure occurs in the
そして、故障の種類がショート故障であれオープン故障であれ、故障部が設定部21a,21bの何れか一方であれ双方であれ、更には設定部21a,21bにおける故障発生部位が異なっていようと同一であろうと、択一型スイッチ22が故障すると、択一要件が満たされなくなって、そのことが合理性診断手段23a,23bのうち該当するものによって検出され、診断結果が「異常」になるため、設定状態に異常のあることが正しく検出されるので、既述したデジタル時素リレー10と異なり照合手段16の照合結果を待つまでもなく、出力リレー18の作動が抑制されて、安全が確保される。
The type of failure is the same regardless of whether the failure type is a short failure or an open failure, the failure portion is either one or both of the
本発明のデジタル時素リレーの実施例2について、その具体的な構成等を、図面を引用して説明する。図4は、デジタル時素リレー30の構造を示すブロックである。
The specific configuration and the like of the second embodiment of the digital hourly relay of the present invention will be described with reference to the drawings. FIG. 4 is a block showing the structure of the digital
このデジタル時素リレー30が上述した実施例1のデジタル時素リレー20と相違するのは、左系の設定部21aが上例と同じく択一型スイッチ22がプルダウン接続されて設定値が正論理を維持しているのに対し右系の設定部21bが上例と異なり択一型スイッチ22がプルアップ接続されて設定値が負論理になった点と、左系の中央処理装置13aのソフトウェアに論理整合手段31aと比較手段32aとが追加されている点と、右系の中央処理装置13bのソフトウェアに論理整合手段31bと比較手段32bとが追加されている点である。
The difference between the digital
択一型スイッチ22自体は上例のメカニカルスイッチがそのまま引き継がれており、設定部21a,21bの何れにおいても切替状態および選択端子の個数が三個以上の四個になっているが、左系の設定部21aではプルダウン接続が採用される一方、右系の設定部21bではプルアップ接続が採用されて、両系の設定値で論理が異なるものとなっている。例えば、図示のように択一型スイッチ22の切替状態が“2”の場合、設定部21aの設定値が“0010”になるのに対し、設定部21bの設定値は“1101”になる。
The
論理整合手段31a,31bは、両系のソフトウェアの同一性を維持するために、同じプログラムで実現されており、設定部21a,21bのうち該当する系のものから設定値を入力すると、例えば、その設定値に含まれている“0”と“1”のビット数を数え上げてから、多数決等の判定手法にて設定値の論理が正論理なのか負論理なのかを判別する論理判定を行い、負論理のときには設定値に各ビット毎の論理反転処理を施す、といったことを行って、両系で設定値の論理を一致させるようになっている。
The logical matching means 31a and 31b are realized by the same program in order to maintain the sameness of the software of both systems, and when the setting value is input from the corresponding system among the setting
このような論理整合手段31a,31bにて両系における設定値の論理を一致させた後は、中央処理装置13a,13bのプログラムコードにとどまらず、中央処理装置13a,13bの細かなプログラム実行状態(プロセス)まで、両系で一致することになる、或いは少なくとも両系で一致させるのが容易なものとなる。
そのため、択一型スイッチ22にプルダウン接続を用いるのかプルアップ接続を用いるのかといった選択に係る自由度が高まる。
After the logics of the set values in both systems are matched by such logical matching means 31a and 31b, not only the program code of the
Therefore, the degree of freedom in selecting whether to use the pull-down connection or the pull-up connection for the
比較手段32a,32bは、論理整合手段31a,31bによって論理を一致させられた両系の設定値を送受信し合ってから比較するようになっており、設定値そのものの一致確認を明示的に行うものとなっている。図示の例では比較手段32a,32bが論理整合手段31a,31bの実行と合理性診断手段23a,23bの実行との合間に実行されるようになっているが、比較手段32a,32bは合理性診断手段23a,23bの実行の後に実行されるようになっていても良い。時素設定手段13aa,13baの実行より前であれば、不所望なリレー駆動を未然かつ的確に阻止することができる。
The comparison means 32a and 32b transmit and receive the set values of both systems whose logics are matched by the logical matching means 31a and 31b, and then compare them, and explicitly confirm the matching of the set values themselves. It has become a thing. In the illustrated example, the comparison means 32a and 32b are executed between the execution of the logical matching means 31a and 31b and the execution of the rational diagnosis means 23a and 23b, but the comparison means 32a and 32b are rational. It may be executed after the execution of the
本発明のデジタル時素リレーの実施例3について、その具体的な構成を、図面を引用して説明する。図5は、デジタル時素リレー40の構造を示すブロック図である。
このデジタル時素リレー40が上述した実施例2のデジタル時素リレー30と相違するのは、設定部21aのメカニカルスイッチが符号型スイッチ41になっている点と、設定部21bのメカニカルスイッチが符号型スイッチ42になっている点と、論理整合手段31a,31bがそれぞれ論理整合手段44a,44bになっている点と、中央処理装置13aに論理通知部43aが付設されるとともに中央処理装置13bに論理通知部43bが付設されている点である。
The specific configuration of the third embodiment of the digital hourly relay of the present invention will be described with reference to the drawings. FIG. 5 is a block diagram showing the structure of the digital
The digital
符号型スイッチ41も、符号型スイッチ42も、手動操作可能なメカニカルスイッチであり、切替操作に応じて選択される端子を複数具備していて、選択端子と共通端子とを導通させ、他の非選択端子と共通端子は導通させないようになっているが、選択端子の個数が一つとか一定数といった限定がなくて、図示の符号型スイッチでは切替状態の数が“0”~“9”の10個もあって端子数の4個より多くなっている。
このように切替状態が端子数より多くても、切替状態に割り振った数値“0”~“9”を二進数や二進化十進数で符号化したビット列に端子の選択状態を対応させることで、多数の切替状態を少数の端子で表すことができるものとなっている。
Both the coded
In this way, even if the switching state is larger than the number of terminals, the terminal selection state can be made to correspond to the bit string in which the numerical values "0" to "9" assigned to the switching state are coded in binary or binary coded decimal. A large number of switching states can be represented by a small number of terminals.
しかも、符号型スイッチ41,42は、全く同じものではなく、各端子の選択/非選択と、共通端子に対する導通/非導通とを、逆の関係で符号化するようになっている。例えば、符号型スイッチ41が切替状態“5”を正論理の“0101”で符号化するとき、符号型スイッチ42は切替状態“5”を負論理の“1010”で符号化するようになっており、符号型スイッチ41,42の符号化が、対応する端子ごとの相補性を持つものとなる。このような符号型スイッチ41,42の典型例としては、正論理の「リアル」タイプと負論理の「コンプリメンタリ」タイプとが存在するロータリーコードスイッチが挙げられるが、スライドスイッチ等でも符号型で相補性のものなら良い。
Moreover, the coded switches 41 and 42 are not exactly the same, and the selection / non-selection of each terminal and the continuity / non-conduction with respect to the common terminal are encoded in the opposite relationship. For example, when the coded
さらに、このような符号型スイッチ41,42を具備した設定部21a,21bにおける抵抗接続については、プルダウン接続であればスイッチの設定値が中央処理装置13a,13bに入力されるまで設定値の論理が変わらないが、抵抗接続がプルアップ接続であるときには設定値の論理がそこで正論理なら負論理へ負論理なら正論理へ変換される。そのため、設定部21a,21bは、相補性で論理の異なる符号型スイッチ41,42を分担して具備していても、抵抗接続の選択にて、中央処理装置13a,13bに送出する設定値については正論理でも負論理でも任意に採用することができるものとなっている。
Further, regarding the resistance connection in the
論理整合手段44a,44bは、上述した論理整合手段31a,31bと同様に各系の設定部21a,21bから入力した設定値のうち各々に該当するものについて正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を例えば正論理で統一するものであるが、上述した論理整合手段31a,31bと異なり、個々の設定値だけで論理を判別しうる択一要件を利用することができないので、中央処理装置13a,13bそれぞれに付設された論理通知部43a,43bの通知に応じて選択的に、設定部21a,21bから入力した設定値に対して反転処理を施すようになっている。
論理通知部43a,43bは、設定部21a,21bのうち自系のものの設定値が正論理なのか負論理なのか示す二値情報を中央処理装置13a,13bに送出する。
The logical matching means 44a and 44b are the same as the above-mentioned logical matching means 31a and 31b, and the logic of whether the setting value corresponding to each of the setting values input from the setting
The
このような実施例3のデジタル時素リレー40について、その使用態様及び動作を、図面を引用して説明する。図6~図9は、何れも、設定部21a,21bに係る状態検出状況を示す表である。
The usage mode and operation of the digital
具体的に説明するために(図6参照)、一事例として、設定部21aではプルダウン接続された「リアル」タイプの符号型スイッチ41の切替状態が“5”にされて、設定部21aの設定値が正論理の“5”になっており、設定部21bではプルダウン接続された「コンプリメンタリ」タイプの符号型スイッチ42の切替状態が“5”にされて、設定部21bの設定値が負論理の“5”になっており、それらに合わせて、論理通知部43aは指示値が「正」に設定され、論理通知部43bは指示値が「負」に設定されているものとする。
For specific explanation (see FIG. 6), as an example, in the
そうすると、設定部21a,21bが何れも正常であれば、設定部21aの設定値が“0101”になり、設定部21bの設定値は“1010”になる。そして、左系の中央処理装置13aでは論理整合手段44aによって設定部21aの設定値“0101”がそのまま採用されるのに対し、右系の中央処理装置13bでは、論理整合手段44bによって設定部21bの設定値“1010”が反転されるので、設定値が“0101”になる。そのような反転の後は、比較手段32a,32bの比較によって両系の設定値が一致していることが確認されることから、設定状態が正しく検出されるので、上述したデジタル時素リレー20,30と同様にして出力リレー18が適切に作動する。
Then, if both the
これに対し、符号型スイッチ41に故障が発生すると、例えば下から2ビット目に当たる端子と下から3ビット目に当たる端子とが短絡状態になると、そのようなショート故障の発生要因がスイッチ内部のものであれスイッチ外部のものであれ、両端子のビット値が同じになるよう強制されるので、この事例ではショート故障の発生した符号型スイッチ41の設定値が“0101”から“0111”になる。また、例えば下から2ビット目に当たる端子が断線状態になると、該当する端子のビット値が固定されて、そのようなオープン故障の発生した符号型スイッチ41の設定値が“0101”から“0001”になる。
On the other hand, when a failure occurs in the coded
一方、符号型スイッチ42に故障が発生すると、例えば下から2ビット目に当たる端子と下から3ビット目に当たる端子とが短絡状態になると、そのようなショート故障の発生要因がスイッチ内部のものであれスイッチ外部のものであれ、両端子のビット値が同じになるよう強制されるので、この事例ではショート故障の発生した符号型スイッチ42の設定値が“1010”から“1110”になる。また、例えば下から2ビット目に当たる端子が断線状態になると、該当する端子のビット値が固定されるが、そのようなオープン故障の発生した符号型スイッチ42の設定値はたまたま“1010”を維持する。この故障の場合は、故障が潜在化して、設定値が見掛けでは正常な値になり、異常動作を引き起こさない。
On the other hand, when a failure occurs in the coded
そのため、図6の一覧表を参照して簡潔に述べると、上述した設定部21a,21b双方正常時(表の最上行を参照)と故障潜在時には(表の中央行を参照)、時素設定手段13aa,13baや計時13ab,13bbの処理が正しく実行されて、デジタル時素リレー40が時素リレーとして適切に動作し所期の機能を発揮する。これに対し、符号型スイッチ41にオープン故障が発生するとともに符号型スイッチ42にショート故障が発生したときには(表の最下行を参照)、論理整合後の両設定値がたまたま一致してしまうので、異常が検出されず、異常検出が照合手段16に委ねられてしまう。とはいえ、その他の異常の発生時には、特に符号型スイッチ41,42に双方ショート故障か双方オープン故障という同一故障が発生したときを含めて、照合手段16の処理を待つことなく速やかに異常が検出される。
Therefore, to briefly describe with reference to the list of FIG. 6, when both the
上記事例に限らず、その変形例についても説明すると(図7参照)、例えば設定部21aの抵抗接続がプルダウン接続からプルアップ接続に変更されると設定部21aの設定値が負論理の“5”で“1010”になり、設定部21bの抵抗接続もプルダウン接続からプルアップ接続に変更されると設定部21bの設定値が正論理の“5”で“0101”になる。そして、それらに合わせて論理通知部43a,43bの指示値をそれぞれ「負」,「正」に設定変更すると、右系の中央処理装置13bでは、論理整合手段44bによって設定部21bの設定値“0101”がそのまま採用されるのに対し、左系の中央処理装置13aでは論理整合手段44aによって設定部21aの設定値“1010”が反転されて設定値が“0101”になる。
Not limited to the above example, a modification thereof will be described (see FIG. 7). For example, when the resistance connection of the
そうすると、繰り返しとなる煩雑な説明は割愛するが(図7の一覧表を参照)、設定部21a,21bが何れも正常なときと設定部21bのオープン故障が潜在化したときには、左系の中央処理装置13aの論理整合手段44aによる設定値の反転の後、比較手段32a,32bの比較によって両系の設定値の一致が確認されるので、設定状態が正しく検出されて、上述したデジタル時素リレー20,30と同様にして出力リレー18が適切に作動する。これに対し、符号型スイッチ41にオープン故障が発生するとともに符号型スイッチ42にショート故障が発生したときは別として、その他の異常の発生時には、符号型スイッチ41,42に双方ショート故障か双方オープン故障という同一故障が発生したときを含めて、照合手段16の処理を待つことなく速やかに異常が検出される。
Then, although the complicated explanation that is repeated is omitted (see the list in FIG. 7), when both the
また、設定部21aがプルダウン接続され設定部21bがプルアップ接続されて設定部21a,21bの設定値が何れも正論理の“5”で“0101”になったときや(図8参照)、設定部21aがプルアップ接続され設定部21bがプルダウン接続されて設定部21a,21bの設定値が何れも負論理の“5”で“1010”になったときにも(図9参照)、それらに合わせて論理通知部43a,43bの指示値を共に「正」か「負」に設定しておくことで、何れの場合も、中央処理装置13a,13bでは論理整合手段44a,44bによって何れの設定値も正論理の“0101”にされる。
Further, when the
そうすると、やはり繰り返しとなる煩雑な説明は割愛するが(図8,図9の一覧表を参照)、設定部21a,21bが何れも正常なときと設定部21bのオープン故障が潜在化したときには、比較手段32a,32bの比較によって両系の設定値の一致が確認されるので、設定状態が正しく検出されて、上述したデジタル時素リレー20,30と同様にして出力リレー18が適切に作動する。これに対し、符号型スイッチ41にオープン故障が発生するとともに符号型スイッチ42にショート故障が発生したときは別として、その他の異常の発生時には、符号型スイッチ41,42に双方ショート故障か双方オープン故障という同一故障が発生したときを含めて、照合手段16の処理を待つことなく速やかに異常が検出される。
Then, although the complicated explanation that is repeated is omitted (see the list of FIGS. 8 and 9), when the
本発明のデジタル時素リレーの実施例4について、その具体的な構成を、図面を引用して説明する。図10は、デジタル時素リレー50の構造を示すブロック図である。
The specific configuration of the fourth embodiment of the digital hourly relay of the present invention will be described with reference to the drawings. FIG. 10 is a block diagram showing the structure of the digital
このデジタル時素リレー50が上述した実施例2のデジタル時素リレー30と相違するのは、左系の設定部21aが既存の択一型スイッチ22に加えて上述の符号型スイッチ41も具備している点と、右系の設定部21bが既存の択一型スイッチ22に加えて上述の符号型スイッチ42を具備している点と、左系の中央処理装置13aのソフトウェアに選択的反転手段51aが追加されるとともに比較手段32aが拡張されて比較手段52aになっている点と、右系の中央処理装置13bのソフトウェアに選択的反転手段51bが追加されるとともに比較手段32bが拡張されて比較手段52bになっている点である。
The difference between the digital
設定部21aは、択一型スイッチ22と符号型スイッチ41とを組み合わせたことで、計40個の値を設定することが可能になっており、設定部21bは、択一型スイッチ22と符号型スイッチ42とを組み合わせたことで、やはり計40個の値を設定することが可能になっており、何れも設定値の可変範囲が大幅に広がっている。
そして、それら四つのスイッチのうち符号型スイッチ41,42については、上述したように、両スイッチ41,42における符号化が、対応する端子ごとに相補性を持つものになっている。また、符号型スイッチ41,42の抵抗接続(*)は、何れのスイッチについても、プルダウン接続でも良く、プルアップ接続でも良い。
The
As for the coded switches 41 and 42 among these four switches, as described above, the coding in both
一方、それら四つのスイッチのうち択一型スイッチ22,22については、デジタル時素リレー40の論理通知部43a,43bや相当物を付設しておく必要が無くなるようにするために、設定部21aでは符号型スイッチ41の抵抗接続後の設定値部分の論理が正論理なのか負論理なのかに応じて択一型スイッチ22の抵抗接続(#)がプルダウン接続かプルアップ接続かにされるとともに、設定部21bでは符号型スイッチ42の抵抗接続後の設定値部分の論理が正論理なのか負論理なのかに応じて択一型スイッチ22の抵抗接続(#)がプルダウン接続かプルアップ接続かにされるが、その際、それらの論理分けと抵抗接続態様との関係が両系の設定部21a,21bについて一致させられている。
On the other hand, for the alternative type switches 22 and 22 among these four switches, the
具体的には、例えば設定部21aに関する論理分けと抵抗接続態様との関係が、設定部21aの設定値のうち択一型スイッチ22に係る設定値部分も、設定部21aの設定値のうち符号型スイッチ41に係る設定値部分も、正論理になるというものである場合、設定部21bに関する論理分けと抵抗接続態様との関係も、設定部21bの設定値のうち択一型スイッチ22に係る設定値部分も、設定部21bの設定値のうち符号型スイッチ42に係る設定値部分も、正論理になるように、抵抗接続の種類が定められる。
Specifically, for example, the relationship between the logical division regarding the
また、例えば設定部21aに関する論理分けと抵抗接続態様との関係が、設定部21aの設定値のうち択一型スイッチ22に係る設定値部分は正論理になり、設定部21aの設定値のうち符号型スイッチ41に係る設定値部分は負論理になるというものの場合、設定部21bに関する論理分けと抵抗接続態様との関係も、設定部21bの設定値のうち択一型スイッチ22に係る設定値部分は正論理になり、設定部21bの設定値のうち符号型スイッチ42に係る設定値部分は負論理になるように、抵抗接続の種類が定められる。
Further, for example, the relationship between the logic division regarding the
選択的反転手段51aは、上述の論理分けと抵抗接続態様との関係に基づいて設定部21aの設定値のうち設定部21aの符号型スイッチ41に該当する部分に対して論理整合手段31aの反転処理に応じて選択的に反転処理を施すようになっており、選択的反転手段51bは、やはり上述の論理分けと抵抗接続態様との関係に基づいて設定部21bの設定値のうち符号型スイッチ42に該当する部分に対して論理整合手段31bの反転処理に応じて選択的に反転処理を施すようになっている。
The selective inversion means 51a inverts the logical matching means 31a with respect to the portion corresponding to the coded
比較手段52a,52bは、何れも、比較手段32a,32bを拡張して、ビット数の多い設定値を比較し合えるようにしたものであり、具体的には、自系の論理整合手段31a,31bから引き渡された設定値部分と、自系の選択的反転手段51a,51bから引き渡された設定値部分とを合わせて、ビット数の多い設定値を構成し、それを互いの比較対象とするようになっている。 The comparison means 52a and 52b are all extensions of the comparison means 32a and 32b so that the set values having a large number of bits can be compared with each other. The set value portion passed from 31b and the set value portion passed from the selective inversion means 51a and 51b of the own system are combined to form a set value having a large number of bits, which is to be compared with each other. It has become like.
このようなデジタル時素リレー50にあっては、設定部21a,21bの設定値の取り得る値が最大40個にまで拡張されるので、時素の設定値をきめ細かく切り替えることができることになる。
また、単独では正論理か負論理かを判別し難い符号型スイッチ41,42の設定値部分に対する反転処理の選択が、単独でも論理判別可能な択一型スイッチ22,22の設定値部分を利用して行えるようにしたことにより、論理通知部43a,43b等を追設するまでもなく設定値全体の反転処理が適切に行えるものとなっており、更に両系のプログラムコードばかりか細かなプログラム実行状態(プロセス)まで両系で一致させるのが容易なものともなっている。
In such a digital
Further, the selection of the inversion process for the set value portion of the code type switches 41 and 42, which is difficult to discriminate between positive logic and negative logic by itself, uses the set value portion of the alternative type switches 22 and 22 which can be logically discriminated by itself. By making it possible to do this, it is possible to properly invert the entire set value without adding
本発明のデジタル時素リレーの実施例5について、その具体的な構成を、図面を引用して説明する。図11は、デジタル時素リレー60の構造を示すブロック図である。
このデジタル時素リレー60が上述のデジタル時素リレー50と相違するのは、要するに、設定部21a,21bに関する論理分けと抵抗接続態様との関係を特定のものに限定したことにより、論理整合手段31a,31bも選択的反転手段51a,51bも不要になって中央処理装置13a,13bから削除されている、ということである。
The specific configuration of the fifth embodiment of the digital hourly relay of the present invention will be described with reference to the drawings. FIG. 11 is a block diagram showing the structure of the digital
The difference between the digital
詳述すると、択一型スイッチ22の抵抗接続については設定部21a,21bの何れでもプルダウン接続(PD)になっており、設定部21aの「リアルタイプ」の符号型スイッチ41の抵抗接続についてもプルダウン接続(PD)になっているが、設定部21bの「コンプリメンタリ」タイプの符号型スイッチ42の抵抗接続についてはプルアップ接続(PU)になっている。
これによって、設定部21aの設定値も、設定部21bの設定値も、中央処理装置13a,13bに入力されるときには全ビットが正論理になるので、反転する必要がない。
More specifically, the resistance connection of the
As a result, neither the setting value of the
なお、論理整合手段31a,31bと選択的反転手段51a,51bの削除に伴って、設定部21aの設定値のうち択一型スイッチ22に係る部分は合理性診断手段23aに送られ、設定部21aの設定値のうち符号型スイッチ41に係る部分は比較手段52aに送られ、設定部21bの設定値のうち択一型スイッチ22に係る部分は合理性診断手段23bに送られ、設定部21bの設定値のうち符号型スイッチ42に係る部分は比較手段52bに送られるようになっている。
With the deletion of the logical matching means 31a and 31b and the selective inversion means 51a and 51b, the portion of the set value of the
[その他]
上記実施例では、何れも、中央処理装置と設定部とが二重系になっていたが、本発明の適用が二重系のものに限られる訳でなく、上記の二重系に該当する部分を含んでいれば三重系以上の多重系にも本発明は適用することができる。
上記実施例2,3,4では、論理整合手段にてソフトウェアの同一性を確保しつつ反転を選択的に実行できるようになっていたが、照合手段16がソフトウェアの細かな実行ステップまで厳密にチェックするものである場合は、論理整合手段の実行中には照合手段16の稼動を一時的に止める等のことで、過度な照合は回避すると良い。
[others]
In all of the above embodiments, the central processing unit and the setting unit are dual systems, but the application of the present invention is not limited to the dual system, and the present invention corresponds to the above dual system. The present invention can be applied to a multi-system having a triple system or more as long as it contains a portion.
In the above Examples 2, 3 and 4, the logical matching means can selectively execute the inversion while ensuring the identity of the software, but the collation means 16 strictly executes the software up to the detailed execution step. In the case of checking, it is preferable to avoid excessive collation by temporarily stopping the operation of the collation means 16 while the logical matching means is being executed.
本発明のデジタル時素リレーは、緩動時素を設定しうる緩動時素型デジタル時素リレーに好適なものであるが、それに適用が限られる訳でなく、緩放時素を設定しうる緩放時素型デジタル時素リレーや、緩動時素に加えて緩放時素をも設定しうるデジタル時素リレーにも適用することができる。 The digital hourly relay of the present invention is suitable for a slow-moving element type digital hourly element relay that can set a slow-moving element, but its application is not limited, and a slow-moving element is set. It can also be applied to a digital hourly relay that can set a slow release time element and a digital hourly element relay that can set a slow release time element in addition to a slow movement time element.
10…デジタル時素リレー、
11…制御入力回路、12…電源回路、
13a,13b…中央処理装置(MPU)、
13aa,13ba…時素設定手段、13ab,13bb…計時手段、
14a,14b…発振器、15a,15b…設定部、
16…照合手段、17…リレー駆動部、18…出力リレー
20…デジタル時素リレー、
21a,21b…設定部、22…択一型スイッチ、23a,23b…合理性診断手段、
30…デジタル時素リレー、
31a,31b…論理整合手段、32a,32b…比較手段、
40…デジタル時素リレー、
41…符号型スイッチ(実符号化型,リアル型)、
42…符号型スイッチ(補符号化型,コンプリメンタリ型)、
44a,44b…論理整合手段、
50…デジタル時素リレー、
51a,51b…選択的反転手段、52a,52b…比較手段、
60…デジタル時素リレー
10 ... Digital time relay,
11 ... control input circuit, 12 ... power supply circuit,
13a, 13b ... Central processing unit (MPU),
13aa, 13ba ... Time element setting means, 13ab, 13bb ... Timekeeping means,
14a, 14b ... oscillator, 15a, 15b ... setting unit,
16 ... collation means, 17 ... relay drive unit, 18 ...
21a, 21b ... Setting unit, 22 ... Alternative switch, 23a, 23b ... Rationality diagnostic means,
30 ... Digital time relay,
31a, 31b ... Logical matching means, 32a, 32b ... Comparison means,
40 ... Digital time relay,
41 ... Coded switch (actually coded, real type),
42 ... Coded switch (complementary coded type, complementary type),
44a, 44b ... Logical matching means,
50 ... Digital time relay,
51a, 51b ... Selective inversion means, 52a, 52b ... Comparison means,
60 ... Digital time relay
Claims (11)
前記第1メカニカルスイッチと前記第2メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備していて何れの切替状態でも前記複数の端子のうち何れか一つを選択する択一型スイッチであり、前記第1中央処理装置が、前記第1設定部の設定値について前記第1メカニカルスイッチの切替操作にて設定可能な択一状態の値であるのかその他の論理値であるのかを調べる合理性診断手段を具備しており、前記第2中央処理装置が、前記第2設定部の設定値について前記第2メカニカルスイッチの切替操作にて設定可能な択一状態の値であるのかその他の論理値であるのかを調べる合理性診断手段を具備しており、
それらの合理性診断手段の何れかが択一状態の値でないと診断したときには前記出力リレーの駆動が抑制されるようになっている、ことを特徴とするデジタル時素リレー。 The first setting unit equipped with the first mechanical switch for setting the hour element, the first hour element setting means for setting the hour element based on the set value, and the first measuring the elapsed time based on the set hour element. A first central processing unit equipped with a timekeeping means, a second setting unit provided with a second mechanical switch for setting a time element, a second hour element setting means for setting a time element based on the set value, and the second setting unit thereof. A collation to check the identity between the processing of the first central processing unit and the processing of the second central processing unit with the second central processing unit provided with the second timekeeping means for measuring the elapsed time based on the set time element. In a digital timekeeping relay provided with a means and a relay drive unit that selectively drives an output relay according to the confirmation result of its identity.
Both the first mechanical switch and the second mechanical switch are provided with a plurality of terminals selected according to a switching operation, and any one of the plurality of terminals is selected in any of the switching states. It is an alternative switch, and whether the first central processing device is a value in an alternative state that can be set by the switching operation of the first mechanical switch with respect to the set value of the first setting unit, or another logical value. It is equipped with a rationality diagnostic means for investigating whether or not it exists, and the second central processing device is a value in an alternative state that can be set by the switching operation of the second mechanical switch with respect to the set value of the second setting unit. It is equipped with a rationality diagnostic means to check whether it exists or is another logical value .
A digital time element relay, characterized in that the drive of the output relay is suppressed when it is diagnosed that any of these rationality diagnostic means is not a value in the alternative state.
前記第1中央処理装置も、前記第2中央処理装置も、前記設定値のうち各々に該当するものについて正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を統一する論理整合手段を具備している、ことを特徴とする請求項1記載のデジタル時素リレー。 Both the first mechanical switch and the second mechanical switch have three or more terminals that are switched according to the switching operation and are selected correspondingly.
Both the first central processing unit and the second central processing unit make a logical determination as to whether each of the set values corresponds to a positive logic or a negative logic, and perform inversion processing when the logics are different. The digital time element relay according to claim 1, further comprising a logic matching means for unifying the logic.
前記第1メカニカルスイッチと前記第2メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備しており且つそれらの端子の選択状態と切替状態を符号化したものとを一致させる符号型スイッチであり、前記第1メカニカルスイッチにおける符号化と前記第2メカニカルスイッチにおける符号化とが、対応する端子ごとの相補性を持つものである、ことを特徴とするデジタル時素リレー。 The first setting unit equipped with the first mechanical switch for setting the hour element, the first hour element setting means for setting the hour element based on the set value, and the first measuring the elapsed time based on the set hour element. A first central processing unit equipped with a timekeeping means, a second setting unit provided with a second mechanical switch for setting a time element, a second hour element setting means for setting a time element based on the set value, and the second setting unit thereof. A collation to check the identity between the processing of the first central processing unit and the processing of the second central processing unit with the second central processing unit provided with the second timekeeping means for measuring the elapsed time based on the set time element. In a digital timekeeping relay provided with a means and a relay drive unit that selectively drives an output relay according to the confirmation result of its identity.
The first mechanical switch and the second mechanical switch both have a plurality of terminals selected according to the switching operation, and coincide with those in which the selected state and the switching state of those terminals are encoded. A digital time element relay, which is a code-type switch for making a switch, wherein the coding in the first mechanical switch and the coding in the second mechanical switch have complementarity for each corresponding terminal.
前記第1メカニカルスイッチと前記第2メカニカルスイッチとが、何れも、切替操作に応じて選択される端子を複数具備していて何れの切替状態でも前記複数の端子のうち何れか一つを選択する択一型スイッチと、切替操作に応じて選択される端子を複数具備しており且つそれらの端子の選択状態と切替状態を符号化したものとを一致させる符号型スイッチとを組み合わせたものであり、
前記第1メカニカルスイッチのうちの符号型スイッチにおける符号化と前記第2メカニカルスイッチのうちの符号型スイッチにおける符号化とが、対応する端子ごとの相補性を持つものであり、
前記第1中央処理装置が、前記第1設定部の設定値のうち前記第1メカニカルスイッチの択一型スイッチに係る部分について前記第1メカニカルスイッチの切替操作にて設定可能な択一状態の値であるのかその他の論理値であるのかを調べる合理性診断手段を具備しており、前記第2中央処理装置が、前記第2設定部の設定値のうち前記第2メカニカルスイッチの択一型スイッチに係る部分について前記第2メカニカルスイッチの切替操作にて設定可能な択一状態の値であるのかその他の論理値であるのかを調べる合理性診断手段を具備しており、
それらの合理性診断手段の何れかが択一状態の値でないと診断したときには前記出力リレーの駆動が抑制されるようになっている、ことを特徴とするデジタル時素リレー。 The first setting unit equipped with the first mechanical switch for setting the hour element, the first hour element setting means for setting the hour element based on the set value, and the first measuring the elapsed time based on the set hour element. A first central processing unit equipped with a timekeeping means, a second setting unit provided with a second mechanical switch for setting a time element, a second hour element setting means for setting a time element based on the set value, and the second setting unit thereof. A collation to check the identity between the processing of the first central processing unit and the processing of the second central processing unit with the second central processing unit provided with the second timekeeping means for measuring the elapsed time based on the set time element. In a digital timekeeping relay provided with a means and a relay drive unit that selectively drives an output relay according to the confirmation result of its identity.
Both the first mechanical switch and the second mechanical switch are provided with a plurality of terminals selected according to a switching operation, and any one of the plurality of terminals is selected in any of the switching states. It is a combination of an alternative switch and a coded switch that has multiple terminals that are selected according to the switching operation and that matches the selected state of those terminals with the encoded switching state. ,
The coding in the coded switch of the first mechanical switch and the coding in the coded switch of the second mechanical switch have complementarity for each corresponding terminal.
The value of the alternative state that can be set by the first central processing apparatus by the switching operation of the first mechanical switch for the portion related to the alternative type switch of the first mechanical switch among the set values of the first setting unit. It is provided with a rationality diagnostic means for investigating whether it is a logical value or another logical value, and the second central processing apparatus is an alternative switch of the second mechanical switch among the set values of the second setting unit. It is equipped with a rationality diagnostic means for investigating whether the part related to the above is a value in an alternative state that can be set by the switching operation of the second mechanical switch or another logical value .
A digital time element relay, characterized in that the drive of the output relay is suppressed when it is diagnosed that any of these rationality diagnostic means is not a value in the alternative state.
前記第1中央処理装置も、前記第2中央処理装置も、前記設定値のうち各々の択一型スイッチに該当する部分について正論理なのか負論理なのかの論理判定を行って論理の異なるときには反転処理を施して論理を統一する論理整合手段を具備している、ことを特徴とする請求項8記載のデジタル時素リレー。 The alternative switch of the first mechanical switch and the alternative switch of the second mechanical switch are both switched according to the switching operation, and the switching state is selected accordingly. Has more than one,
When both the first central processing unit and the second central processing unit make a logical determination as to whether the part corresponding to each alternative type switch of the set values is positive logic or negative logic, and the logics are different. The digital time element relay according to claim 8, further comprising a logic matching means for unifying the logic by performing inversion processing.
前記第1中央処理装置も、前記第2中央処理装置も、前記設定値のうち各々の符号型スイッチに該当する部分について前記論理整合手段の論理判定に基づき選択的に反転処理を施す選択的反転手段を具備している、ことを特徴とする請求項9記載のデジタル時素リレー。 Of the set values of the first setting unit, the logic of whether the logic is positive or negative with respect to the portion related to the alternative type switch of the first mechanical switch, and the code of the first mechanical switch among the set values of the first setting unit. Correspondence between the logic of positive logic or negative logic related to the part related to the type switch, and whether it is positive logic or negative logic related to the part related to the alternative type switch of the second mechanical switch among the set values of the second setting unit. The correspondence between the logic of the above and the logic of the positive logic or the negative logic regarding the part related to the code type switch of the second mechanical switch among the setting values of the second setting unit is the same.
Both the first central processing unit and the second central processing unit selectively invert the set values corresponding to the respective coded switches based on the logical determination of the logical matching means. The digital time element relay according to claim 9, further comprising means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018069589A JP7001312B2 (en) | 2018-03-30 | 2018-03-30 | Digital hourly relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018069589A JP7001312B2 (en) | 2018-03-30 | 2018-03-30 | Digital hourly relay |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019179715A JP2019179715A (en) | 2019-10-17 |
JP7001312B2 true JP7001312B2 (en) | 2022-02-03 |
Family
ID=68278852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018069589A Active JP7001312B2 (en) | 2018-03-30 | 2018-03-30 | Digital hourly relay |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7001312B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000255431A (en) | 1999-03-03 | 2000-09-19 | East Japan Railway Co | Safety control device for and safety control system of railway |
JP2016074424A (en) | 2007-09-13 | 2016-05-12 | 日本信号株式会社 | Electronic relay |
JP2017033243A (en) | 2015-07-31 | 2017-02-09 | ファナック株式会社 | Rotary switch control device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3273234B2 (en) * | 1997-02-26 | 2002-04-08 | 日本信号株式会社 | Time element relay |
-
2018
- 2018-03-30 JP JP2018069589A patent/JP7001312B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000255431A (en) | 1999-03-03 | 2000-09-19 | East Japan Railway Co | Safety control device for and safety control system of railway |
JP2016074424A (en) | 2007-09-13 | 2016-05-12 | 日本信号株式会社 | Electronic relay |
JP2017033243A (en) | 2015-07-31 | 2017-02-09 | ファナック株式会社 | Rotary switch control device |
Also Published As
Publication number | Publication date |
---|---|
JP2019179715A (en) | 2019-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107957692B (en) | Controller redundancy method, device and system | |
CN109558277B (en) | Microcontroller and control method thereof | |
JP2013061863A (en) | Electronic control device | |
CN101779193A (en) | System for providing fault tolerance for at least one micro controller unit | |
US11531048B2 (en) | Voltage diagnostic circuit | |
CN115826393A (en) | Dual-redundancy management method and device of flight control system | |
JP7001312B2 (en) | Digital hourly relay | |
WO2020110652A1 (en) | Electromagnetic brake control device and control device | |
US20240012730A1 (en) | Program flow monitoring for gateway applications | |
US11639961B2 (en) | Failure detection circuit and semiconductor device | |
JP4429650B2 (en) | Safety controller | |
US20120078575A1 (en) | Checking of functions of a control system having components | |
JP2013077921A (en) | Clock diagnosis circuit | |
JP6274947B2 (en) | Abnormality diagnosis method for microprocessor of in-vehicle control device | |
US11169892B1 (en) | Detecting and reporting random reset faults for functional safety and other high reliability applications | |
JP4909507B2 (en) | Pulse input circuit diagnostic method and diagnostic apparatus | |
JP2003140779A (en) | Watch dog timer diagnosing system | |
JP6302775B2 (en) | Control device and control method thereof | |
KR200403626Y1 (en) | Duplex control device of communication system | |
JP2012222178A (en) | Semiconductor device | |
JP4711303B2 (en) | Contact input device | |
JP6660818B2 (en) | Control device | |
JP3267035B2 (en) | Sequencer diagnostic device | |
JP5925925B2 (en) | Output device with diagnosis | |
WO2017169058A1 (en) | Electronic control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7001312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |