JP6988902B2 - AC / DC converter circuit - Google Patents
AC / DC converter circuit Download PDFInfo
- Publication number
- JP6988902B2 JP6988902B2 JP2019541655A JP2019541655A JP6988902B2 JP 6988902 B2 JP6988902 B2 JP 6988902B2 JP 2019541655 A JP2019541655 A JP 2019541655A JP 2019541655 A JP2019541655 A JP 2019541655A JP 6988902 B2 JP6988902 B2 JP 6988902B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- circuit
- input
- voltage
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 123
- 238000006243 chemical reaction Methods 0.000 claims description 102
- 230000007704 transition Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 230000007935 neutral effect Effects 0.000 description 6
- 230000007774 longterm Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、交直変換回路に関する。 The present invention relates to an AC / DC converter circuit.
従来、入力された交流電圧を、当該交流電圧のピーク電圧よりも低い電圧を有する直流電圧に変換する降圧型の交直変換回路が知られている。例えば、特許文献1には、ブリッジダイオードにて全波整流された交流電圧を、PWM(Pulse Width Modulation)制御されたスイッチ要素により「切り刻む」ことにより、PWM制御におけるパルスのデューティ比にて決定される大きさを有する直流電圧を出力する回路が開示されている。
Conventionally, a step-down AC / DC conversion circuit that converts an input AC voltage into a DC voltage having a voltage lower than the peak voltage of the AC voltage is known. For example, in
特許文献1の降圧型の交直変換回路においては、特に交流入力を整流する整流回路の存在により、当該回路に入力される交流入力の電圧の絶対値が、当該回路にて出力される直流電圧よりも低くなった場合に、入力側において電流が流れなくなる。
In the step-down AC / DC conversion circuit of
その結果、交流入力の電圧波形と電流波形とが一致しなくなり、交流入力の力率が低くなる。特に、出力する直流電圧が交流入力のピーク電圧に近くなればなるほど、交流入力の力率は低下する。 As a result, the voltage waveform and the current waveform of the AC input do not match, and the power factor of the AC input becomes low. In particular, the closer the output DC voltage is to the peak voltage of the AC input, the lower the power factor of the AC input.
本発明は、降圧型の交直変換回路を用いて高い直流電圧を出力しつつ、交流入力の力率を高く維持することを目的とする。 An object of the present invention is to maintain a high power factor of an AC input while outputting a high DC voltage by using a step-down AC / DC conversion circuit.
本願の例示的な一実施形態の交直変換回路は、入力部と、出力部と、第1副交直変換回路と、第2副交直変換回路と、を備える。入力部は、第1入力端子と第2入力端子とを有する。出力部は、第1出力端子と第2出力端子とを有する。 The AC / DC converter circuit of one exemplary embodiment of the present application includes an input unit, an output unit, a first sub-AC / DC converter circuit, and a second sub-AC / DC converter circuit. The input unit has a first input terminal and a second input terminal. The output unit has a first output terminal and a second output terminal.
第1副交直変換回路は、インダクタ素子と、第1キャパシタ素子と、第1整流素子と、を有する。インダクタ素子は、スイッチング素子を介して一端を第1入力端子に接続する。第1キャパシタ素子は、一端をインダクタ素子の他端に接続し、他端を第1出力端子に接続する。第1整流素子は、カソード側の一端を第2入力端子に接続し、アノード側の他端を第1出力端子に接続する。 The first sub-AC / DC converter circuit includes an inductor element, a first capacitor element, and a first rectifier element. One end of the inductor element is connected to the first input terminal via a switching element. One end of the first capacitor element is connected to the other end of the inductor element, and the other end is connected to the first output terminal. In the first rectifying element, one end on the cathode side is connected to the second input terminal, and the other end on the anode side is connected to the first output terminal.
第2副交直変換回路は、インダクタ素子と、スイッチング素子と、第2キャパシタ素子と、第2整流素子と、を有する。第2キャパシタ素子は、一端をインダクタ素子の他端に接続し、他端を第2出力端子に接続する。第2整流素子は、アノード側の一端を第2入力端子に接続し、カソード側の他端を第2出力端子に接続する。 The second sub-AC / DC conversion circuit includes an inductor element, a switching element, a second capacitor element, and a second rectifier element. One end of the second capacitor element is connected to the other end of the inductor element, and the other end is connected to the second output terminal. In the second rectifying element, one end on the anode side is connected to the second input terminal, and the other end on the cathode side is connected to the second output terminal.
本願の例示的な一実施形態の交直変換回路では、降圧型の交直変換回路である第1副交直変換回路の第1キャパシタ素子と、降圧型の交直変換回路である第2副交直変換回路の第2キャパシタ素子とが、第1出力端子と第2出力端子との間において直列接続されている。そのため、2つの降圧型の副交直変換回路のそれぞれが、出力部に出力する直流電圧を分圧する。これにより、1つの副交直変換回路にて同一の直流電圧を出力する場合と比較して、入力部に入力する交流入力の一周期に対して各副交直変換回路の整流素子がオン状態となる時間を長くできる。その結果、交流入力の力率をより高くできる。 In the AC / DC conversion circuit of one exemplary embodiment of the present application, the first capacitor element of the first sub-AC / DC conversion circuit, which is a step-down AC / DC conversion circuit, and the second sub-AC / DC conversion circuit, which is a step-down AC / DC conversion circuit, are used. The second capacitor element is connected in series between the first output terminal and the second output terminal. Therefore, each of the two step-down type sub-AC / DC converter circuits divides the DC voltage output to the output unit. As a result, the rectifying element of each sub-AC / DC conversion circuit is turned on for one cycle of the AC input input to the input unit, as compared with the case where the same DC voltage is output by one sub-AC / DC conversion circuit. You can lengthen the time. As a result, the power factor of the AC input can be increased.
以下、図面を参照しながら、本発明の実施形態について説明する。なお、本発明の範囲は、以下の実施形態に限定されず、本発明の技術的思想の範囲内で任意に変更可能である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The scope of the present invention is not limited to the following embodiments, and can be arbitrarily changed within the scope of the technical idea of the present invention.
以下の説明において、電位又は電圧の「ゼロクロス点」とは、交流電位又は電圧が0Vとなるタイミングを言う。「交流周期」とは、正弦波状に変化する電圧又は電流の位相が基準の位相から2π(ラジアン)だけ進むまでにかかる時間を言う。電圧、電流などの「符号」とは、電圧、電流などの正負を言う。例えば、「負電圧」の符号は「−(マイナス)」であり、「正電圧」の符号は「+(プラス)」となる。 In the following description, the "zero cross point" of the potential or voltage means the timing at which the AC potential or voltage becomes 0V. The "alternating current period" refers to the time required for the phase of a voltage or current that changes in a sinusoidal shape to advance by 2π (radians) from the reference phase. The "sign" of voltage, current, etc. means the positive or negative of voltage, current, etc. For example, the sign of "negative voltage" is "-(minus)" and the sign of "positive voltage" is "+ (plus)".
「スイッチング周期」とは、スイッチング素子などにおいて、オン状態とオフ状態とを周期的に切り替えるときの周期のことを言う。「デューティ比」とは、スイッチング素子などがオン状態である時間長さのスイッチング周期に対する比率のことを言う。 The "switching cycle" refers to a cycle when a switching element or the like periodically switches between an on state and an off state. The "duty ratio" refers to the ratio of the time length in which the switching element or the like is on to the switching cycle.
図面を用いた説明において、「上側」とは図面を表す紙面の上方を言い「下側」とは図面を表す紙面の下方を言う。 In the description using the drawings, the "upper side" means the upper part of the paper surface representing the drawings, and the "lower side" means the lower part of the paper surface representing the drawings.
(実施の形態1)
[1−1.全体構成]
図1は、実施の形態1に係る交直変換回路の全体構成を示す図である。交直変換回路1は、入力部11と、第1副交直変換回路13と、第2副交直変換回路15と、出力部17と、制御回路19と、を備える。 (Embodiment 1)
[1-1. overall structure]
FIG. 1 is a diagram showing an overall configuration of an AC / DC converter circuit according to the first embodiment. The AC /
入力部11は、第1副交直変換回路13及び第2副交直変換回路15に交流電源PSを接続する接続端子である。本実施形態において、交流電源PSは、第1極P1と、第2極P2との2つの極を有する単相の交流電源である。
The
本実施形態において、交流電源PSの第1極P1は、図2の上図に示すように、電位が所定の交流周期にて正弦波状に変化するライブ側の極である。以後、ライブ側の電位を「VL」とする。従って、ライブ側の電位VLは、A*sin{(2π/T)*t}との式で表現できる。ここで、「T」は交流周期である。「t」は任意の時間である。「A」はライブ側の電位VLの振幅である。 In the present embodiment, the first pole P1 of the AC power supply PS is a pole on the live side whose potential changes in a sinusoidal shape in a predetermined AC cycle, as shown in the upper figure of FIG. Hereinafter, the potential on the live side is referred to as "VL". Therefore, the potential VL on the live side can be expressed by the formula A * sin {(2π / T) * t}. Here, "T" is an alternating current cycle. "T" is any time. "A" is the amplitude of the potential VL on the live side.
一方、第2極P2は、図2の下図に示すように、時間に対して電位が変化しないニュートラル側の極である。以後、ニュートラル側の電位を「VN」とする。ニュートラル側の電位VNは、例えば、常時一定電位B(V)に維持される。例えば、ニュートラル側の電位VNは、常時0Vに維持される。 On the other hand, the second pole P2 is a neutral-side pole whose potential does not change with time, as shown in the lower figure of FIG. Hereinafter, the potential on the neutral side is referred to as "VN". The potential VN on the neutral side is, for example, always maintained at a constant potential B (V). For example, the potential VN on the neutral side is always maintained at 0 V.
交流電源PSは、例えば、一般に供給される家庭用又は商用の交流電源、インバータ電源、交流発電機などである。なお、入力部11は、変圧器(図示せず)を介して交流電源PSを接続してもよい。この場合、入力部11は、交流電源PSから出力される電圧よりも低い又は高い電圧を入力する。
The AC power supply PS is, for example, a generally supplied household or commercial AC power supply, an inverter power supply, an AC generator, or the like. The
交流電源PSが2つの極を有しているので、本実施形態の入力部11は、第1入力端子I1と第2入力端子I2との2つの端子を有する。第1入力端子I1は、交流電源PSの第1極P1を接続する。一方、第2入力端子I2は、交流電源PSの第2極P2を接続する。
Since the AC power supply PS has two poles, the
これにより、交流電源PSは、ライブ側の電位VLとニュートラル側の電位VNとの電位差(VL−VN)で決まる交流入力電圧Vinを、第1入力端子I1と第2入力端子I2との間に出力する。ライブ側の電位VL及びニュートラル側の電位VNを表す上記の式を用いて、交流入力電圧Vinは、例えば、A*sin{(2π/T)*t}−Bとの数式で表現できる。 Thus, the AC power source PS is between the AC input voltage V in that is determined by the potential difference between the potential VL and the neutral side of the potential VN live side (VL-VN), the first input terminal I1 and the second input terminal I2 Output to. Using the above expression for the electric potential VL and the neutral side potential VN live side, the AC input voltage V in, for example, can be expressed by the equation of A * sin {(2π / T ) * t} -B.
第1副交直変換回路13は、図1においては二点鎖線にて囲まれた箇所に存在する回路であり、第1入力端子I1の電位が第2入力端子I2の電位よりも高い(VL>VN)とき、すなわち、交流入力電圧Vinが正の電圧のときに、入力部11から入力した交流入力電圧Vinを直流電圧に変換し第1直流出力電圧Vout1として出力する。 The first sub-AC / direct
第2副交直変換回路15は、図1においては一点鎖線にて囲まれた箇所に存在する回路であり、第1入力端子I1の電位が第2入力端子I2の電位よりも低い(VL<VN)とき、すなわち、交流入力電圧Vinが負の電圧のときに、入力部11から入力した交流入力電圧Vinを直流電圧に変換し第2直流出力電圧Vout2として出力する。 The second sub-AC / direct
本実施形態に係る第1副交直変換回路13及び第2副交直変換回路15の回路構成は、後ほど詳しく説明する。
The circuit configurations of the first sub-AC /
出力部17は、第1出力端子O1と第2出力端子O2とを有し、その間に、交直変換回路1にて駆動する負荷LOを接続する。負荷LOは、例えば、モータ、照明機器、各種電子機器、蓄電池などである。負荷LOがモータの場合には、第1出力端子O1、第2出力端子O2と負荷LOとの間に適宜、インバータ回路を接続してもよい。また負荷LOが電子機器あるいは蓄電池の場合は、第1出力端子O1、第2出力端子O2と負荷LOとの間に適宜、コンバータ回路を接続してもよい。
The
制御回路19は、例えば、PWM信号発生回路と、電位測定回路及び/又は電流測定回路と、を含んだハードウェア、又は、これらの回路をチップ上に形成したSoC(System on Chip)である。制御回路19は、第1副交直変換回路13及び第2副交直変換回路15を制御する。また、制御回路19は、第1入力端子I1の電位、すなわち、交流入力電圧Vinを測定してもよい。 The
または、制御回路19は、CPU、記憶素子(RAM、ROMなど)、A/Dインターフェース、D/Aインターフェースなどを含んだコンピュータシステムであってもよい。この場合、制御回路19により実行可能なプログラムが、スイッチング回路SWのオン状態とオフ状態を制御してもよい。また、制御回路19の記憶素子が、当該プログラムを記憶してもよい。
Alternatively, the
さらに、制御回路19は、外部の装置と接続可能なインターフェースを有してもよい。この場合、当該インターフェースに接続された外部の装置が、制御回路19を介して、スイッチング回路SWのオン状態とオフ状態を制御してもよい。
Further, the
[1−2.第1副交直変換回路の構成]
以下、第1副交直変換回路13の回路構成について、図1を用いて説明する。図1に示すように、第1副交直変換回路13は、インダクタ素子Lと、スイッチング回路SWと、第1キャパシタ素子C1と、第1整流素子D1と、を有する。 [1-2. Configuration of the first sub-converter / direct conversion circuit]
Hereinafter, the circuit configuration of the first sub-AC /
インダクタ素子Lは、インダクタンス成分を有する素子である。インダクタ素子Lは、例えばコイルである。インダクタ素子Lは、スイッチング回路SWを介して、その一端を第1入力端子I1に接続する。 The inductor element L is an element having an inductance component. The inductor element L is, for example, a coil. One end of the inductor element L is connected to the first input terminal I1 via the switching circuit SW.
インダクタ素子Lが、スイッチング回路SWを介して第1入力端子I1(交流電源PS)と接続されることにより、インダクタ素子Lと、スイッチング回路SWと、第1入力端子I1が直列接続される。 By connecting the inductor element L to the first input terminal I1 (AC power supply PS) via the switching circuit SW, the inductor element L, the switching circuit SW, and the first input terminal I1 are connected in series.
スイッチング回路SWは、オン状態とオフ状態とを交流入力電圧Vinの周波数よりも高周波数にて繰り返し切り替えて、インダクタ素子Lと第1入力端子I1との間を高速に接続又は切断する素子である。本実施形態のスイッチング回路SWは、双方向に高耐圧を有する双方向スイッチであることが好ましい。従って、本実施形態のスイッチング回路SWとしては、例えば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、MOSFET以外の電界効果トランジスタ、バイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor)、サイリスタなどのスイッチング特性を有する半導体素子及び/又はダイオードを、複数個組み合わせる等により双方向動作可能であるように構成されたスイッチング回路が使用される。スイッチング回路SWにMOSFETを用いる場合、ゲート極がスイッチング回路SWの制御極となる。 The switching circuit SW, than the frequency of the AC input voltage V in an ON state and an OFF state repeatedly switched at a high frequency, between the inductor element L and the first input terminal I1 in element connected or disconnected quickly be. The switching circuit SW of the present embodiment is preferably a bidirectional switch having a high withstand voltage in both directions. Therefore, the switching circuit SW of the present embodiment includes switching characteristics such as a MOSFET (Metal Oxide Semiconductor Field Transistor), a field effect transistor other than the MOSFET, a bipolar transistor, an IGBT (Insulated Gate Bipolar Transistor), and a thyristor. A switching circuit configured to be capable of bidirectional operation by combining a plurality of elements and / or diodes is used. When a MOSFET is used for the switching circuit SW, the gate pole becomes the control pole of the switching circuit SW.
また、例えば、交直変換回路1の動作電力が小さい場合など、双方向に対して高耐圧を必要としない場合などには、スイッチング回路SWは、上記のスイッチング特性を有する半導体素子のみにて構成されていてもよい。
Further, when a high withstand voltage is not required in both directions, for example, when the operating power of the AC /
第1キャパシタ素子C1は、例えば電解コンデンサなどの比較的大きなキャパシタンスを有するコンデンサである。第1キャパシタ素子C1は、その一端を、インダクタ素子Lのスイッチング回路SWと接続された側とは反対側に接続する。一方、第1キャパシタ素子C1は、その他端を第1出力端子O1に接続する。 The first capacitor element C1 is a capacitor having a relatively large capacitance such as an electrolytic capacitor. One end of the first capacitor element C1 is connected to the side opposite to the side connected to the switching circuit SW of the inductor element L. On the other hand, the other end of the first capacitor element C1 is connected to the first output terminal O1.
第1キャパシタ素子C1は、交流電源PSからインダクタ素子Lを介して供給される電流により充電し、負荷LOに電力を供給するなどして放電することを繰り返すことで、両端に概ね一定となる第1直流出力電圧Vout1を発生する。すなわち、第1キャパシタ素子C1は、第1副交直変換回路13において「平滑コンデンサ」として機能する。 The first capacitor element C1 is charged by a current supplied from the AC power supply PS via the inductor element L, and is repeatedly discharged by supplying electric power to the load LO, so that the first capacitor element C1 becomes substantially constant at both ends. 1 Generates a DC output voltage V out1. That is, the first capacitor element C1 functions as a "smoothing capacitor" in the first sub-AC /
第1整流素子D1は、カソード側を第2入力端子I2に接続し、アノード側を第1出力端子O1に接続する。従って、第1整流素子D1は、第1入力端子I1の電位が第2入力端子I2の電位よりも高いとき、すなわち、交流入力電圧Vinが正のときに、導通状態となり、第1副交直変換回路13を動作させる。 In the first rectifying element D1, the cathode side is connected to the second input terminal I2, and the anode side is connected to the first output terminal O1. Therefore, the first rectifying element D1, when the potential of the first input terminal I1 is higher than the potential of the second input terminal I2, i.e., when the AC input voltage V in is positive, in a conductive state, the first sub-AC to DC The
第1副交直変換回路13は、第3整流素子D3をさらに有する。第3整流素子D3は、カソード側をスイッチング回路SWとインダクタ素子Lとの間に接続する。また、アノード側を第1出力端子O1に接続する。
The first sub-AC /
これにより、第3整流素子D3は、第1副交直変換回路13が動作中にスイッチング回路SWがオフ状態となった場合に、インダクタ素子Lと第1キャパシタ素子C1とともに閉回路を形成する。その結果、スイッチング回路SWがオフ状態のときに、インダクタ素子L、第1キャパシタ素子C1、及び第3整流素子D3にて形成される閉回路に、電流を流すことができる。
As a result, the third rectifier element D3 forms a closed circuit together with the inductor element L and the first capacitor element C1 when the switching circuit SW is turned off while the first sub-converter AC /
第1整流素子D1及び第3整流素子D3は、例えば、例えば、PNダイオード、ショットキーバリアダイオードなどのダイオードである。 The first rectifying element D1 and the third rectifying element D3 are diodes such as, for example, a PN diode and a Schottky barrier diode.
上記の構成を有することにより、第1副交直変換回路13は、交流入力電圧Vinが正のときに動作する降圧チョッパ型の交直変換回路を構成できる。すなわち、第1副交直変換回路13は、交流入力電圧Vinが正の電圧であるときに、交流入力電圧Vinを、交流入力電圧Vinのピーク値の絶対値以下の直流電圧である第1直流出力電圧Vout1に変換できる。 By having the configuration described above, first auxiliary AC-
降圧チョッパ型である第1副交直変換回路13においては、第1直流出力電圧Vout1を出力する第1キャパシタ素子C1、及び、インダクタ素子Lは、スイッチング回路SWを介して交流電源PSに接続される。これにより、第1副交直変換回路13の動作を開始する際に、第1キャパシタ素子C1などに突入電流が流れることを回避できる。 In the step-down chopper type first sub-AC /
例えば、交直変換回路1が動作を開始する際にはスイッチング回路SWはオフ状態である。従って、交流電源PSをオンしたときに交流入力電圧Vinよりも大きな過電圧が入力部11に印加されても、当該過電圧が第1キャパシタ素子C1などに印加されることはない。これにより、当該過電圧により発生する突入電流が第1副交直変換回路13に含まれる素子に流れることを回避できる。 For example, when the AC /
[1−3.第2副交直変換回路の構成]
以下、第2副交直変換回路15の回路構成について、図1を用いて説明する。図1に示すように、第2副交直変換回路15は、第2キャパシタ素子C2と、第2整流素子D2と、上記のインダクタ素子Lと、スイッチング回路SWを有する。 [1-3. Configuration of the second sub-converter-converter circuit]
Hereinafter, the circuit configuration of the second secondary AC /
第2キャパシタ素子C2は、例えば電解コンデンサなどの比較的大きなキャパシタンスを有するコンデンサである。第2キャパシタ素子C2は、その一端を、インダクタ素子Lのスイッチング回路SWと接続された側とは反対側に接続する。一方、第2キャパシタ素子C2は、その他端を第2出力端子O2に接続する。 The second capacitor element C2 is a capacitor having a relatively large capacitance such as an electrolytic capacitor. One end of the second capacitor element C2 is connected to the side opposite to the side connected to the switching circuit SW of the inductor element L. On the other hand, the other end of the second capacitor element C2 is connected to the second output terminal O2.
第2キャパシタ素子C2は、交流電源PSからインダクタ素子Lを介して供給される電流により充電し、負荷LOに電力を供給するなどして放電することを繰り返すことで、両端に概ね一定となる第2直流出力電圧Vout2を発生する。すなわち、第2キャパシタ素子C2は、第2副交直変換回路15において「平滑コンデンサ」として機能する。 The second capacitor element C2 is charged by a current supplied from the AC power supply PS via the inductor element L, and is repeatedly discharged by supplying electric power to the load LO, so that the second capacitor element C2 becomes substantially constant at both ends. 2 Generates a DC output voltage V out2. That is, the second capacitor element C2 functions as a "smoothing capacitor" in the second sub-converter AC /
第2キャパシタ素子C2の一端がインダクタ素子Lに接続され、他端が第2出力端子O2に接続されることにより、第1副交直変換回路13の第1キャパシタ素子C1と第2キャパシタ素子C2は、第1出力端子O1と第2出力端子O2との間で直列接続される。
By connecting one end of the second capacitor element C2 to the inductor element L and the other end to the second output terminal O2, the first capacitor element C1 and the second capacitor element C2 of the first sub-converter AC /
第2整流素子D2は、アノード側を第2入力端子I2に接続し、カソード側を第2出力端子O2に接続する。従って、第2整流素子D2は、第1入力端子I1の電位が第2入力端子I2の電位よりも低いとき、すなわち、交流入力電圧Vinが負のときに、導通状態となり、第2副交直変換回路15を動作させる。 The second rectifying element D2 connects the anode side to the second input terminal I2 and the cathode side to the second output terminal O2. Thus, the second rectifying element D2, when the potential of the first input terminal I1 is lower than the potential of the second input terminal I2, i.e., when the AC input voltage V in is negative, a conductive state, the second sub-AC to DC The
第2副交直変換回路15は、第4整流素子D4をさらに有する。第4整流素子D4は、アノード側をスイッチング回路SWとインダクタ素子Lとの間に接続する。また、カソード側を第2出力端子O2に接続する。
The second sub-AC /
これにより、第4整流素子D4は、第2副交直変換回路15が動作中にスイッチング回路SWがオフ状態となった場合に、インダクタ素子Lと第2キャパシタ素子C2とともに閉回路を形成する。その結果、スイッチング回路SWがオフ状態のときに、インダクタ素子L、第2キャパシタ素子C2、及び第4整流素子D4にて形成される閉回路に、電流を流すことができる。
As a result, the fourth rectifying element D4 forms a closed circuit together with the inductor element L and the second capacitor element C2 when the switching circuit SW is turned off while the second sub-converter AC /
第2整流素子D2及び第4整流素子D4は、例えば、例えば、PNダイオード、ショットキーバリアダイオードなどのダイオードである。 The second rectifying element D2 and the fourth rectifying element D4 are diodes such as, for example, a PN diode and a Schottky barrier diode.
上記の構成を有することにより、第2副交直変換回路15は、交流入力電圧Vinが負のときに動作する降圧チョッパ型の交直変換回路を構成できる。すなわち、第2副交直変換回路15は、交流入力電圧Vinが負の電圧であるときに、交流入力電圧Vinを、交流入力電圧Vinのピーク値の絶対値以下の直流電圧である第2直流出力電圧Vout2に変換できる。 By having the configuration described above, the second sub-AC-
降圧チョッパ型である第2副交直変換回路15においても第1副交直変換回路13と同様に、交流電源PSをオンとして第2副交直変換回路15の動作を開始する際に、第2キャパシタ素子C2などに突入電流が流れることを回避できる。
In the second sub-AC /
図1に示すように、インダクタ素子L及びスイッチング回路SWは、第1副交直変換回路13と第2副交直変換回路15にて共有されている。これにより、交直変換回路1の素子数を減少できる。
As shown in FIG. 1, the inductor element L and the switching circuit SW are shared by the first sub-AC /
[1−4.実施の形態1に係る交直変換回路の効果]
交直変換回路1においては、第1キャパシタ素子C1と第2キャパシタ素子C2とが直列接続されている。また、第1キャパシタ素子C1には第1直流出力電圧Vout1が発生し、第2キャパシタ素子C2には第2直流出力電圧Vout2が発生している。これにより、交直変換回路1は、第1出力端子O1と第2出力端子O2との間に、第1直流出力電圧Vout1と第2直流出力電圧Vout2とを合計した電圧Vout1+Vout2を、出力電圧Voutとして出力できる。 [1-4. Effect of AC / DC converter circuit according to the first embodiment]
In the AC /
また、交直変換回路1では、第1副交直変換回路13は交流入力電圧Vinが正のときに動作すればよく、また、第2副交直変換回路15は交流入力電圧Vinが負のときに動作すればよい。これは、各副交直変換回路においては、交流入力電圧Vinを半波整流すればよいことを意味する。従って、第1副交直変換回路13及び第2副交直変換回路15のそれぞれには、これらの副交直変換回路における電流の向きを決定する整流素子は1つしか存在しない。 Further, the AC-
これにより、交直変換回路1は、ブリッジダイオードを有する交直変換回路と比較して、整流素子に所定の値以上の電圧が印加された状態で電流が流れることにより発生する導通損を減少できる。
As a result, the AC /
さらに、図1に示すように、交直変換回路1においては、インダクタ素子Lの一端、第3整流素子D3のカソード側、及び第4整流素子D4のアノード側は、スイッチング回路SWを介して、交流電源PSの第1極P1を接続する第1入力端子I1に接続されている。
Further, as shown in FIG. 1, in the AC /
これにより、スイッチング回路SWがオン状態とオフ状態との間で切り替わったときに、第3整流素子D3のアノード側を接続する第1出力端子O1、又は、第4整流素子D4のカソード側を接続する第2出力端子O2の電位が急激に変化して、コモンノードノイズが発生することを回避できる。 As a result, when the switching circuit SW is switched between the on state and the off state, the first output terminal O1 connecting the anode side of the third rectifying element D3 or the cathode side of the fourth rectifying element D4 is connected. It is possible to avoid the occurrence of common node noise due to a sudden change in the potential of the second output terminal O2.
[1−5.実施の形態1に係る交直変換回路の動作]
以下、実施の形態1に係る交直変換回路1の動作について説明する。本実施形態では、制御回路19が、図3の上図に示す交流入力電圧Vinに対して、図3の下図に示すような交流周期よりも短い周期のパルス状のスイッチング信号をスイッチング回路SWの制御極に入力する。これにより、スイッチング回路SWは、オン状態とオフ状態とを交流周期よりも短い周期にて繰り返し切り替える。すなわち、スイッチング回路SWのオン状態とオフ状態は、交流入力電圧Vinの周波数よりも高周波数にて切り替わる。本実施形態において、スイッチング回路SWをオン状態にするスイッチング信号は、所定の電圧値を有する正電圧である。一方、スイッチング回路SWをオフ状態にするスイッチング信号は、0電圧である。 [1-5. Operation of the AC / DC converter circuit according to the first embodiment]
Hereinafter, the operation of the AC /
また、制御回路19は、図3の下図に示すようなスイッチング信号を出力することにより、PWM制御にてスイッチング回路SWのオン状態とオフ状態とを切り替える。具体的には、制御回路19は、交流入力電圧Vinの絶対値が小さいときにはデューティ比を大きくし、交流入力電圧Vinの絶対値が大きいときにはデューティ比を小さくしたスイッチング信号を、スイッチング回路SWに含まれるスイッチング素子の制御極に出力する。 Further, the
なお、制御回路19は、交流入力電圧Vinが正のときの半周期においては、交流入力電圧Vinの絶対値が第1直流出力電圧Vout1より大きいときに、上記のスイッチング信号を出力することが好ましい。一方、交流入力電圧Vinが負のときの半周期においては、交流入力電圧Vinの絶対値が第2直流出力電圧Vout2より大きいときに、上記のスイッチング信号を出力することが好ましい。 The
交流入力電圧Vinの絶対値が第1直流出力電圧Vout1又は第2直流出力電圧Vout2よりも小さいときにスイッチング信号が出力されてスイッチング回路SWがオン状態となっても、第1整流素子D1及び第2整流素子D2が、第1キャパシタ素子C1又は第2キャパシタ素子C2から交流電源PSへの電流の逆流を阻止できるが、交流入力電圧Vinの絶対値が第1直流出力電圧Vout1又は第2直流出力電圧Vout2よりも小さいときにスイッチング信号を出力しないことにより、無駄にスイッチング回路SWを動作させることを回避できる。 Even the switching circuit SW is turned on when the the switching signal is output absolute value of the AC input voltage V in is smaller than the first DC output voltage V out1 or second DC output voltage V out2, first rectifying element D1 and second rectifying element D2 is, can prevent reverse current flow to the AC power supply PS from the first capacitor element C1 and the second capacitor element C2, the absolute value of the first DC output voltage V of the AC input voltage V in out1 or by not outputting a switching signal when less than the second DC output voltage V out2, can be avoided to unnecessarily operate the switching circuit SW.
[1−5−1.交流入力電圧が正のときの動作]
以下、交流入力電圧Vinが正のときの交直変換回路1の動作について説明する。交流入力電圧Vinが正(VL>VN)であるときに、第1入力端子I1の電位VLが第1キャパシタ素子C1のインダクタ素子Lに接続された側の電位Vout1+VNよりも高くなると、第1整流素子D1のアノード側の電位がカソード側の電位(VN)よりも大きくなる。その結果、第1整流素子D1が導通状態となり、第1副交直変換回路13が動作する。 [1-5-1. Operation when the AC input voltage is positive]
Hereinafter, the AC input voltage V in is the operation of the AC-
一方、交流入力電圧Vinが正であるとき、第2整流素子D2のアノード側の電位(VN)はカソード側の電位よりも小さくなるので、第2整流素子D2は非導通状態となる。すなわち、第2副交直変換回路15は動作を停止する。 Meanwhile, when the AC input voltage V in is positive, the anode side of the potential of the second rectifying element D2 (VN) is becomes smaller than the potential of the cathode side, the second rectifying element D2 becomes nonconductive. That is, the second sub-AC /
第1入力端子I1の電位VLが第1キャパシタ素子C1のインダクタ素子Lに接続された側の電位Vout1+VNよりも高くなったときにスイッチング回路SWがオン状態となると、交流電源PSは、図4Aに示すように、第1極P1から、(1)第1入力端子I1、(2)スイッチング回路SW、(3)インダクタ素子L、(4)第1キャパシタ素子C1、(5)第1整流素子D1、(6)第2入力端子I2、を順に通過して第2極P2へと入力電流iinを流す。インダクタ素子Lが存在しているため、この場合の入力電流iinの絶対値は、時間に対してほぼリニアに増加する。 When the switching circuit SW is turned on when the potential VL of the first input terminal I1 becomes higher than the potential V out1 + VN on the side connected to the inductor element L of the first capacitor element C1, the AC power supply PS is shown in the figure. As shown in 4A, from the first pole P1, (1) first input terminal I1, (2) switching circuit SW, (3) inductor element L, (4) first capacitor element C1, (5) first rectification. The input current i in is passed through the element D1 and (6) the second input terminal I2 in order to the second pole P2. Since the inductor element L is present, the absolute value of the input current i in in this case increases substantially linearly with time.
一方、交流入力電圧Vinが正でありかつその絶対値がVout1よりも大きいときにスイッチング回路SWがオフ状態となると、インダクタ素子Lは交流電源PSから切断されるため、交流電源PSは入力電流iinを出力しなくなる。 On the other hand, is positive AC input voltage V in and the switching circuit SW when the absolute value thereof is larger than V out1 is turned off, the inductor element L is disconnected from the AC power supply PS, AC power supply PS is input The current i in is not output.
その一方で、インダクタ素子Lと第1キャパシタ素子C1と第3整流素子D3とにより形成される閉回路において、図4Bに示すように、(1)インダクタ素子L、(2)第1キャパシタ素子C1、(3)第3整流素子D3、の順に環流電流が流れる。この環流電流は、スイッチング回路SWがオン状態である間にインダクタ素子Lに蓄積されたエネルギーにより流れる。上記の環流電流が流れるとインダクタ素子Lに蓄積されたエネルギーが消費されるので、当該環流電流は時間と共に減少する。 On the other hand, in a closed circuit formed by the inductor element L, the first capacitor element C1 and the third rectifying element D3, as shown in FIG. 4B, (1) the inductor element L and (2) the first capacitor element C1. , (3) The recirculation current flows in the order of the third rectifying element D3. This recirculation current flows due to the energy stored in the inductor element L while the switching circuit SW is in the ON state. When the above-mentioned recirculation current flows, the energy stored in the inductor element L is consumed, so that the recirculation current decreases with time.
上記のようにスイッチング回路SWのオン状態とオフ状態を高速に切り替える際に、オン状態である時間とオフ状態である時間との比を調整することによって、入力電流iinを調整できる。すなわち、デューティ比を調整することによって、入力電流iinを調整することができ、特に、入力電圧波形に比例させるように入力電流iinを制御すれば、入力力率を改善できる。 When switching the on state and the off state of the switching circuit SW at high speed as described above, the input current i in can be adjusted by adjusting the ratio between the time in the on state and the time in the off state. That is, the input current i in can be adjusted by adjusting the duty ratio, and in particular, the input power factor can be improved by controlling the input current i in so as to be proportional to the input voltage waveform.
また、上記の入力電流iin及び環流電流により第1キャパシタ素子C1が充電される一方、第1キャパシタ素子C1に蓄積された電荷は、第2キャパシタ素子C2を通じて負荷LOにて消費される。充電電荷量の時間平均が負荷消費の時間平均よりも大きければ、第1キャパシタ素子C1の両端の電位差(電圧)は増加し、充電電荷量の時間平均が負荷消費の時間平均よりも小さければ、第1キャパシタ素子C1の両端の電位差(電圧)は低下する。 Further, while the first capacitor element C1 is charged by the input current in and the recirculation current, the electric charge accumulated in the first capacitor element C1 is consumed by the load LO through the second capacitor element C2. If the time average of the charge amount is larger than the time average of the load consumption, the potential difference (voltage) at both ends of the first capacitor element C1 increases, and if the time average of the charge charge amount is smaller than the time average of the load consumption, the potential difference (voltage) is increased. The potential difference (voltage) across the first capacitor element C1 decreases.
従って、入力電流iinが流れる時間と流れない時間との比率、すなわち、スイッチング回路SWがオン状態とオフ状態とを高速に切り替えるときのデューティ比が、第1キャパシタ素子C1の両端に発生する電圧を決定する。 Therefore, the ratio between the time when the input current i in flows and the time when it does not flow, that is, the duty ratio when the switching circuit SW switches between the on state and the off state at high speed, is the voltage generated across the first capacitor element C1. To decide.
短期的には入力電流波形が高力率となるようにディーティ比を調整しつつ、長期的な時間平均では第1直流出力電圧Vout1がほぼ一定となるようにデューティ比を調整することにより、力率の高い交直変換制御を行うことができる。 By adjusting the duty ratio so that the input current waveform has a high power factor in the short term, and by adjusting the duty ratio so that the first DC output voltage V out 1 becomes almost constant in the long term time average. It is possible to perform AC / DC conversion control with a high power factor.
図6の下図に示すように、交流入力電圧Vinが正である半周期の交流入力電圧Vinが第1直流出力電圧Vout1よりも大きい期間において、交流電源PSから出力される入力電流iinの平均値は、交流入力電圧Vinに対応して増減する。その一方、交流入力電圧Vinが正である半周期の他の期間において、入力電流iinは0となる。 As shown in the lower figure of FIG. 6, the input current i output from the AC power supply PS during a period in which the AC input voltage Vin of a half cycle in which the AC input voltage Vin is positive is larger than the first DC output voltage V out1. average of in increases or decreases in response to an AC input voltage V in. On the other hand, in the other period of the half cycle in which the AC input voltage Vin is positive, the input current i in becomes 0.
[1−5−2.交流入力電圧が負のときの動作]
次に、交流入力電圧Vinが負のときの交直変換回路1の動作について説明する。交流入力電圧Vinが負(VL<VN)であるときに、第2入力端子I2の電位VNが第2キャパシタ素子C2の第2出力端子O2に接続された側の電位Vout2+VLよりも高くなると、第2整流素子D2のアノード側の電位(VN)がカソード側の電位よりも大きくなる。その結果、第2整流素子D2が導通状態となり、第2副交直変換回路15が動作する。 [1-5-2. Operation when the AC input voltage is negative]
Then, the AC input voltage V in is the operation of the AC-
一方、交流入力電圧Vinが負であるとき、第1整流素子D1のカソード側の電位(VN)はアノード側の電位よりも大きくなるので、第1整流素子D1は非導通状態となる。すなわち、第1副交直変換回路13は動作を停止する。 On the other hand, when the AC input voltage V in is negative, since the cathode potential of the first rectifying element D1 (VN) is greater than the potential of the anode side, a first rectifier element D1 becomes non-conductive. That is, the first sub-AC /
第2入力端子I2の電位VNが第2キャパシタ素子C2の第2出力端子O2に接続された側の電位Vout2+VLよりも高くなったときにスイッチング回路SWがオン状態となると、交流電源PSは、図5Aに示すように、第2極P2から、(1)第2入力端子I2、(2)第2整流素子D2、(3)第2キャパシタ素子C2、(4)インダクタ素子L、(5)スイッチング回路SW、(6)第1入力端子I1、を順に通過して第1極P1へと入力電流iinを流す。インダクタ素子Lが存在しているため、この場合の入力電流iinの絶対値は、時間に対してほぼリニアに増加する。 When the potential VN of the second input terminal I2 becomes higher than the potential V out2 + VL on the side connected to the second output terminal O2 of the second capacitor element C2, when the switching circuit SW is turned on, the AC power supply PS becomes As shown in FIG. 5A, from the second pole P2, (1) second input terminal I2, (2) second rectifying element D2, (3) second capacitor element C2, (4) inductor element L, (5). ) The input current i in flows through the switching circuit SW and (6) the first input terminal I1 in order to the first pole P1. Since the inductor element L is present, the absolute value of the input current i in in this case increases substantially linearly with time.
一方、交流入力電圧Vinが負でありかつその絶対値がVout2よりも大きいときにスイッチング回路SWがオフ状態となると、インダクタ素子Lは交流電源PSから切断されるため、交流電源PSは入力電流iinを出力しなくなる。 On the other hand, when the switching circuit SW when the AC input voltage V in is negative and is and the absolute value thereof is larger than V out2 is turned off, the inductor element L is disconnected from the AC power supply PS, AC power supply PS is input The current i in is not output.
その一方で、インダクタ素子Lと第4整流素子D4と第2キャパシタ素子C2とにより形成される閉回路において、図5Bに示すように、(1)インダクタ素子L、(2)第4整流素子D4、(3)第2キャパシタ素子C2、の順に環流電流が流れる。この環流電流は、スイッチング回路SWがオン状態である間にインダクタ素子Lに蓄積されたエネルギーにより流れる。上記の環流電流が流れるとインダクタ素子Lに蓄積されたエネルギーが消費されるので、当該環流電流は時間と共に減少する。 On the other hand, in a closed circuit formed by the inductor element L, the fourth rectifying element D4, and the second capacitor element C2, as shown in FIG. 5B, (1) the inductor element L and (2) the fourth rectifying element D4. , (3) The recirculation current flows in the order of the second capacitor element C2. This recirculation current flows due to the energy stored in the inductor element L while the switching circuit SW is in the ON state. When the above-mentioned recirculation current flows, the energy stored in the inductor element L is consumed, so that the recirculation current decreases with time.
上記のようにスイッチング回路SWのオン状態とオフ状態を高速に切り替える際に、オン状態である時間とオフ状態である時間との比を調整することによって、入力電流iinを調整できる。すなわち、デューティ比を調整することによって、入力電流iinを調整することができ、特に、入力電圧波形に比例させるように入力電流iinを制御すれば、入力力率を改善できる。 When switching the on state and the off state of the switching circuit SW at high speed as described above, the input current i in can be adjusted by adjusting the ratio between the time in the on state and the time in the off state. That is, the input current i in can be adjusted by adjusting the duty ratio, and in particular, the input power factor can be improved by controlling the input current i in so as to be proportional to the input voltage waveform.
また、上記の入力電流iin及び環流電流により第2キャパシタ素子C2は充電される一方、第2キャパシタ素子C2に蓄積された電荷は、第1キャパシタ素子C1を通じて負荷LOにて消費される。充電電荷量の時間平均が負荷消費の時間平均よりも大きければ、第2キャパシタ素子C2の両端の電位差(電圧)は増加し、充電電荷量の時間平均が負荷消費の時間平均よりも小さければ、第2キャパシタ素子C2の両端の電位差(電圧)は低下する。 Further, while the second capacitor element C2 is charged by the input current in and the recirculation current, the electric charge accumulated in the second capacitor element C2 is consumed by the load LO through the first capacitor element C1. If the time average of the charge amount is larger than the time average of the load consumption, the potential difference (voltage) at both ends of the second capacitor element C2 increases, and if the time average of the charge charge amount is smaller than the time average of the load consumption, the potential difference (voltage) is increased. The potential difference (voltage) across the second capacitor element C2 decreases.
従って、入力電流iinが流れる時間と流れない時間との比率、すなわち、スイッチング回路SWがオン状態とオフ状態とを高速に切り替えるときのデューティ比が、第2キャパシタ素子C2の両端に発生する電圧を決定する。 Therefore, the ratio between the time when the input current i in flows and the time when it does not flow, that is, the duty ratio when the switching circuit SW switches between the on state and the off state at high speed, is the voltage generated across the second capacitor element C2. To decide.
短期的には入力電流波形が高力率となるようにディーティ比を調整しつつ、長期的な時間平均では第2直流出力電圧Vout2がほぼ一定となるようにデューティ比を調整することにより、力率の高い交直変換制御を行うことができる。 While adjusting the duty ratio so that the input current waveform is high power factor in the short term, as the average long-term time second DC output voltage V out2 becomes substantially constant by adjusting the duty ratio, It is possible to perform AC / DC conversion control with a high power factor.
なお、本実施形態においては、交流入力電圧Vinが正のときのデューティ比の平均値と、交流入力電圧Vinが負のときのデューティ比の平均値と、を同一としている。しかし、これに限られず、当該デューティ比の平均値を交流入力電圧Vinの正負で異ならせてもよい。 In the present embodiment, the AC input voltage V in is the average value of the duty ratio of the positive case, the average value of the duty ratio when the AC input voltage V in is negative, the same a. However, not limited thereto, and may be different from the average value of the duty ratio in the positive and negative of the AC input voltage V in.
一方、交流入力電圧Vinが負である半周期において、交流電源PSから出力される入力電流iinの平均値は、図6の下図に示すように、交流入力電圧Vinに対応して増減する。ただし、交流入力電圧Vinの絶対値が第2直流出力電圧Vout2よりも小さい時間においては、入力電流iinは流れない。 On the other hand, in a half cycle of the AC input voltage V in is negative, the mean value of the input current i in output from the AC power supply PS, as shown in the lower part of FIG. 6, in response to the AC input voltage V in increased or decreased do. However, the absolute value of the AC input voltage V in is at the time less than the second DC output voltage V out2, the input current i in does not flow.
上記のように、本実施形態の交直変換回路1において、第1出力端子O1と第2出力端子O2との間で第1キャパシタ素子C1と第2キャパシタ素子C2は直列接続されている。従って、第1キャパシタ素子C1に一定の第1直流出力電圧Vout1が発生し、第2キャパシタ素子C2に一定の第2直流出力電圧Vout2が発生することにより、交直変換回路1は、図7に示すように、交流入力電圧Vinの一周期にわたり、第1出力端子O1と第2出力端子O2との間に、第1直流出力電圧Vout1と第2直流出力電圧Vout2とを合計した一定の電圧(Vout1+Vout2)を出力電圧Voutとして出力できる。 As described above, in the AC /
なお、上記においては、交流入力電圧Vinが正のときには、第1直流出力電圧Vout1の時間平均値がほぼ一定となるように制御し、交流入力電圧が負のときには、第2直流出力電圧Vout2の時間平均値がほぼ一定となるように制御する方法を述べた。が、ただし、他の方法として、交流入力電圧Vinの正負によらず、出力電圧Voutの時間平均値がほぼ一定となるように制御してもよい。この方法の場合、Vout1とVout2との両方をモニタする必要がなく、Voutのみをモニタすればよいため、電圧検出回路を簡略化することができる。 In the above, when the AC input voltage V in is positive, controls so that the time average value of the first DC output voltage V out1 is substantially constant, when the AC input voltage is negative, the second DC output voltage time average value of the V out2 stated a method of controlling so as to be substantially constant. However, as another method, the time average value of the output voltage V out may be controlled to be substantially constant regardless of whether the AC input voltage V in is positive or negative. In this method, there is no need to monitor both the V out1 and V out2, since it is sufficient only monitors V out, it is possible to simplify the voltage detection circuit.
また、降圧チョッパ回路である第1副交直変換回路13及び第2副交直変換回路15は、それぞれ、最大で交流入力電圧Vinのピーク電圧と等しい第1直流出力電圧Vout1及び第2直流出力電圧Vout2を出力できる。その結果、実施の形態1に係る交直変換回路1は、第1出力端子O1と第2出力端子O2との間に、最大で交流入力電圧Vinのピーク電圧の2倍の直流電圧を出力電圧Voutとして出力できる。 The first sub-AC-
上記のように交流入力電圧Vinよりも大きな直流電圧を出力できる回路としては、例えば、昇圧チョッパ型の交直変換回路がある。昇圧チョッパ型の交直変換回路において、出力端子に並列接続されるキャパシタ素子は、インダクタ素子を介して交流電源に接続される。このため、昇圧チョッパ型の交直変換回路において交流電源をオンとしたときに、交流電源からインダクタ素子を介して、キャパシタ素子及び/又は出力端子に接続された負荷に突入電流が流れることがある。突入電流が回路を構成する素子又は負荷に流れることを回避するために、一般的な昇圧チョッパ型の交直変換回路は、例えば、突入電流を抑制するためのサーミスタを有する。 The circuit capable of outputting a large DC voltage than the AC input voltage V in, as described above, for example, a AC-DC converter of the step-up chopper. In the step-up chopper type AC / DC conversion circuit, the capacitor element connected in parallel to the output terminal is connected to the AC power supply via the inductor element. Therefore, when the AC power supply is turned on in the step-up chopper type AC / DC conversion circuit, an inrush current may flow from the AC power supply to the load connected to the capacitor element and / or the output terminal via the inductor element. In order to prevent the inrush current from flowing to the elements or loads constituting the circuit, a general step-up chopper type AC / DC conversion circuit has, for example, a thermistor for suppressing the inrush current.
一方、降圧チョッパ回路である第1副交直変換回路13及び第2副交直変換回路15においては、図1に示すように、インダクタ素子L、第1キャパシタ素子C1、及び第2キャパシタ素子C2は、スイッチング回路SWを介して、交流電源PSと接続されている。従って、第1副交直変換回路13及び第2副交直変換回路15においては、交流電源PSをオンしたときに、インダクタ素子L、第1キャパシタ素子C1、及び第2キャパシタ素子C2に突入電流は流れない。
On the other hand, in the first sub-AC /
従って、実施の形態1に係る交直変換回路1は、サーミスタなどの突入電流を抑制するための素子を必要とすることなく突入電流の発生を回避しつつ、交流入力電圧Vinのピーク電圧よりも高い直流電圧を、第1出力端子O1と第2出力端子O2の間に出力できる。 Therefore, AC-
さらに、後ほど詳しく説明するように、実施の形態1に係る交直変換回路1と従来の降圧チョッパ型の交直変換回路との比較において、同一のピーク値を有する交流入力電圧Vinに対して同一の直流電圧を出力する場合、交直変換回路1において入力電流iinが流れる期間は、従来の降圧チョッパ型の交直変換回路において入力電流が流れる期間よりも長くなっている。 Moreover, later as will be described in detail, in comparison with the AC-DC conversion circuit of a conventional step-down chopper and AC-
なぜなら、同一の交流入力電圧Vinを入力する第1副交直変換回路13と第2副交直変換回路15が、出力電圧Voutを第1直流出力電圧Vout1と第2直流出力電圧Vout2に分圧するからである。その結果、交流入力電圧Vinの一周期に対して、本実施形態の交直変換回路1において交流入力電圧Vinが第1直流出力電圧Vout1又は第2直流出力電圧Vout2よりも大きくなる時間を、従来の降圧チョッパ型の交直変換回路において交流入力電圧Vinが出力電圧Vout(Vout1+Vout2)よりも大きくなる時間より長くできるからである。 This is because, first sub AC-
上記のように、入力電流iinは交流入力電圧Vinの増減に対応して増減するので、入力電流iinをより長時間流すことにより、実施の形態1に係る交直変換回路1は、入力電流iinの波形を交流入力電圧Vinの波形により近づけることができる。すなわち、同一の入力電圧に対して同一の出力電圧を出力する場合において、実施の形態1に係る交直変換回路1は、従来の降圧チョッパ型の交直変換回路よりも高力率にて動作できる。 As described above, since the input current i in increases / decreases in response to the increase / decrease in the AC input voltage Vin, the AC /
(2.比較例)
以下、図8に示すような一般的な降圧チョッパ型の交直変換回路において、実施の形態1において説明したのと同一の交流入力電圧Vinを入力し、同一の大きさの出力電圧Vout1+Vout2を出力する場合の動作について説明する。 (2. Comparative example)
Hereinafter, the AC-DC conversion circuit of a general step-down chopper type as shown in FIG. 8, enter the same AC input voltage V in to that described in the first embodiment, the same magnitude of the output voltage V out1 + V The operation when outputting out2 will be described.
図8に示す降圧チョッパ型の交直変換回路は、交流電源PS’が出力する交流入力電圧Vinを全波整流するブリッジダイオードBD’と、スイッチング回路SW’を介してブリッジダイオードBD’を接続するインダクタ素子L’と、一端を第1出力端子O1’に接続し他端を第2出力端子O2’に接続するキャパシタ素子C’と、アノード側を第1出力端子O1’に接続しカソード側をインダクタ素子L’とスイッチング回路SW’との間に接続する整流素子D’と、を有する。 AC-DC conversion circuit of the step-down chopper type shown in Figure 8, connected to the 'bridge diode BD full-wave rectifying an AC input voltage V in the output' AC power supply PS, the 'bridge diode BD through the' switching circuit SW The inductor element L', the capacitor element C'in which one end is connected to the first output terminal O1'and the other end is connected to the second output terminal O2', and the anode side is connected to the first output terminal O1'and the cathode side is connected. It has a rectifying element D'connected between the inductor element L'and the switching circuit SW'.
図8に示す降圧チョッパ型の交直変換回路において、交流入力電圧VinをブリッジダイオードBD’に入力して第1出力端子O1’と第2出力端子O2’との間にVout1+Vout2の直流の出力電圧を出力する場合、図9の下図の太実線にて示すように、交流入力電圧Vinの絶対値がVout1+Vout2よりも大きいときに入力電流が流れる。 In AC-DC converter of the step-down chopper type shown in FIG. 8, DC V out1 + V out2 between 'is input to the first output terminal O1' AC input voltage V in the bridge diode BD and the second output terminal O2 ' when outputting the output voltage, as shown in the figure below, bold and solid line in FIG. 9, the input current flows when the absolute value of the AC input voltage V in is greater than V out1 + V out2.
従って、図8に示す降圧チョッパ型の交直変換回路において、入力電流が流れる時間の交流入力電圧Vinの一周期に対する割合は、実施の形態1に係る交直変換回路1よりも小さくなっている。その結果、図8に示す降圧チョッパ型の交直変換回路において流れる入力電流の波形は、実施の形態1に係る交直変換回路1において流れる入力電流iinの波形(図9の下図において点線にて表す)よりも、交流入力電圧Vinとはかけ離れている。すなわち、同一の入力電圧に対して同一の出力電圧を出力する場合、図8に示す降圧チョッパ型の交直変換回路における力率は、実施の形態1に係る交直変換回路1の力率よりも低くなっている。 Accordingly, the AC-DC converter of the step-down chopper type shown in FIG. 8, the ratio for one period of the AC input voltage V in of the time the input current flows is smaller than the AC-
(3.実施の形態2)
上記の実施の形態1において、スイッチング回路SWは、第1副交直変換回路13と第2副交直変換回路15とにより共有されていた。そのため、実施の形態1に係る交直変換回路1は、1つのスイッチング回路SWのみを備えていた。しかし、これに限られず、第1副交直変換回路13と第2副交直変換回路15とに対して個別にスイッチング素子を設けてもよい。 (3. Embodiment 2)
In the first embodiment described above, the switching circuit SW is shared by the first sub-AC /
具体的には、図10に示すように、実施の形態2に係る交直変換回路2は、直列接続された第1スイッチング素子SW1と第2スイッチング素子SW2とを有するスイッチング回路SW’’を備える。また、スイッチング回路SW’’は、第1スイッチング素子SW1に並列接続された第5整流素子D5と、第2スイッチング素子SW2に並列接続された第6整流素子D6と、を有する。
Specifically, as shown in FIG. 10, the AC /
第5整流素子D5は、アノード側の一端を第1スイッチング素子SW1と第2スイッチング素子SW2との間に接続し、カソード側の他端を第1スイッチング素子SW1の第1入力端子I1が接続された側に接続する。第6整流素子D6は、アノード側の一端を第1スイッチング素子SW1と第2スイッチング素子SW2との間に接続し、カソード側の他端を第2スイッチング素子SW2のインダクタ素子Lに接続された側に接続する。この結果、図10に示すように、第5整流素子D5のアノード側と第6整流素子D6のアノード側とが、第1スイッチング素子SW1と第2スイッチング素子SW2との間において共通に接続される。 In the fifth rectifying element D5, one end on the anode side is connected between the first switching element SW1 and the second switching element SW2, and the other end on the cathode side is connected to the first input terminal I1 of the first switching element SW1. Connect to the other side. In the sixth rectifying element D6, one end on the anode side is connected between the first switching element SW1 and the second switching element SW2, and the other end on the cathode side is connected to the inductor element L of the second switching element SW2. Connect to. As a result, as shown in FIG. 10, the anode side of the fifth rectifying element D5 and the anode side of the sixth rectifying element D6 are commonly connected between the first switching element SW1 and the second switching element SW2. ..
第5整流素子D5及び第6整流素子D6は、それぞれ、個別の素子(例えば、ダイオード)であってもよいし、第1スイッチング素子SW1及び第2スイッチング素子SW2内部に形成された整流素子(本体ダイオード、寄生ダイオードなどと呼ばれる)であってもよい。第1スイッチング素子SW1及び第2スイッチング素子SW2がNMOS−FETである場合、第5整流素子D5のアノード側、及び、第6整流素子D6のアノード側は、それぞれ、第1スイッチング素子SW1のソース極及び第2スイッチング素子SW2のソース極に接続される。これにより、第1スイッチング素子SW1及び第2スイッチング素子SW2のソース極同士が共通ノードに接続されることになる。 The fifth rectifying element D5 and the sixth rectifying element D6 may be individual elements (for example, diodes), respectively, or the rectifying element (main body) formed inside the first switching element SW1 and the second switching element SW2. It may be called a diode, a parasitic diode, or the like). When the first switching element SW1 and the second switching element SW2 are µ-FETs, the anode side of the fifth rectifying element D5 and the anode side of the sixth rectifying element D6 are the source poles of the first switching element SW1, respectively. And connected to the source electrode of the second switching element SW2. As a result, the source poles of the first switching element SW1 and the second switching element SW2 are connected to the common node.
このため、第5整流素子D5のアノード側と第6整流素子D6のアノード側とを第1スイッチング素子SW1と第2スイッチング素子SW2との間において共通に接続することにより、第1スイッチング素子SW1及び第2スイッチング素子SW2のゲート駆動電源を共通とできる。なぜなら、第1スイッチング素子SW1のソース極と第2スイッチング素子SW2のソース極とを共通に接続することにより、ゲート駆動電源のグラウンドを第1スイッチング素子SW1と第2スイッチング素子SW2にて共通とできるからである。 Therefore, by connecting the anode side of the fifth rectifying element D5 and the anode side of the sixth rectifying element D6 in common between the first switching element SW1 and the second switching element SW2, the first switching element SW1 and the first switching element SW1 and the second switching element SW2 are connected in common. The gate drive power supply of the second switching element SW2 can be shared. This is because, by connecting the source electrode of the first switching element SW1 and the source electrode of the second switching element SW2 in common, the ground of the gate drive power supply can be shared by the first switching element SW1 and the second switching element SW2. Because.
図10に示すスイッチング回路SW’’において、上記とは逆に、第5整流素子D5のカソード側と第6整流素子D6のカソード側が、第1スイッチング素子SW1と第2スイッチング素子SW2との間にて共通に接続されてもよい。この場合、第1スイッチング素子SW1と第2スイッチング素子SW2との接続順を、図10に示す場合とは逆にしてもよい。具体的には、第2スイッチング素子SW2を、第1スイッチング素子SW1よりも第1入力端子I1により近い側に配置してもよい。 In the switching circuit SW'' shown in FIG. 10, contrary to the above, the cathode side of the fifth rectifying element D5 and the cathode side of the sixth rectifying element D6 are between the first switching element SW1 and the second switching element SW2. May be connected in common. In this case, the connection order of the first switching element SW1 and the second switching element SW2 may be reversed from the case shown in FIG. Specifically, the second switching element SW2 may be arranged closer to the first input terminal I1 than the first switching element SW1.
実施の形態2において、第1副交直変換回路13を動作させるとき、すなわち、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも高いとき、制御回路19は、第1スイッチング素子SW1のオン状態とオフ状態とをPWM制御にて高速に切り替える。一方、第2副交直変換回路15を動作させるとき、すなわち、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも低いとき、第2スイッチング素子SW2のオン状態とオフ状態とをPWM制御にて高速に切り替える。
In the second embodiment, when the first sub-AC /
上記のスイッチング回路SW’’において、一方のスイッチング素子のオン状態とオフ状態とを切り替える間、他方のスイッチング素子は、オン状態を維持していてもよいし、オフ状態を維持していてもよい。 In the above switching circuit SW'', while switching between the on state and the off state of one switching element, the other switching element may maintain the on state or may maintain the off state. ..
交流入力電圧Vinが正(VL>VN)のときに第1スイッチング素子SW1がオン状態となると、第2スイッチング素子SW2がオフ状態を維持する場合には、第1スイッチング素子SW1と第6整流素子D6に入力電流iinが流れる。一方、第2スイッチング素子SW2がオン状態を維持する場合には、第1スイッチング素子SW1と第2スイッチング素子SW2に入力電流iinが流れる。 When the first switching element SW1 when the AC input voltage V in is positive (VL> VN) is turned on, when the second switching element SW2 is kept off, the first switching element SW1 sixth rectifier An input current i in flows through the element D6. On the other hand, when the second switching element SW2 is maintained in the ON state, an input current i in flows through the first switching element SW1 and the second switching element SW2.
一方、交流入力電圧Vinが負(VL<VN)のときに第2スイッチング素子SW2がオン状態となると、第1スイッチング素子SW1がオフ状態を維持する場合には、第2スイッチング素子SW2と第5整流素子D5に入力電流iinが流れる。一方、第1スイッチング素子SW1がオン状態を維持する場合には、第2スイッチング素子SW2と第1スイッチング素子SW1に入力電流iinが流れる。 On the other hand, when the AC input voltage V in the second switching element SW2 is turned on when a negative (VL <VN), when the first switching element SW1 maintains the OFF state, the second switching element SW2 first 5 An input current i in flows through the rectifying element D5. On the other hand, when the first switching element SW1 is maintained in the ON state, an input current i in flows through the second switching element SW2 and the first switching element SW1.
上記のように、一方のスイッチング素子をPWM制御する間に他方のスイッチング素子をオン状態に維持することにより、第5整流素子D5又は第6整流素子D6に入力電流iinが流れることにより発生する導通損を低減できる。 As described above, it is generated by the input current i in flowing through the 5th rectifying element D5 or the 6th rectifying element D6 by keeping the other switching element in the ON state while one switching element is PWM controlled. Conduction loss can be reduced.
また、一方のスイッチング素子をPWM制御する間に他方のスイッチング素子をオン状態に維持する場合、交流入力電圧Vinがゼロクロス点に到達した所定の時間後、あるいは交流入力電圧Vinがゼロクロス点通過後所定の電圧に達したときにオン状態にし、かつ、次のゼロクロス点に到達する手前のタイミングにおいてオフ状態とすることが好ましい。これにより、ゼロクロス点の検知に誤差が生じていても、ゼロクロス点の到達前にオン状態を開始し、及び/又は、ゼロクロス点の到達後にオン状態を終了するといった誤動作を防止できる。 The other case that maintains the switching element in the ON state, after the AC input voltage V in a predetermined reaching the zero crossing point time or AC input voltage V in is passed through the zero-crossing point during the PWM control one of the switching elements After that, it is preferable to turn on the state when a predetermined voltage is reached and turn off the state before reaching the next zero cross point. As a result, even if an error occurs in the detection of the zero cross point, it is possible to prevent a malfunction such as starting the on state before reaching the zero cross point and / or ending the on state after reaching the zero cross point.
スイッチング回路SW’’において、第1スイッチング素子SW1のスイッチング動作により電気的に接続又は切断される両端に第5整流素子D5を並列接続し、第2スイッチング素子SW2のスイッチング動作により電気的に接続又は切断される両端に第6整流素子D6を並列接続することにより、交流入力電圧Vinのゼロクロス点近傍において、入力電流iinは、第5整流素子D5または第6整流素子D6を通過して流れることができる。その結果、交流入力電圧Vinのゼロクロス点において、交直変換回路2のスムーズな制御を実現できる。 In the switching circuit SW'', the fifth rectifying element D5 is connected in parallel to both ends electrically connected or disconnected by the switching operation of the first switching element SW1, and is electrically connected or electrically connected by the switching operation of the second switching element SW2. by paralleling sixth rectifying element D6 at both ends are cut, in the zero-crossing point near the AC input voltage V in, input current i in, the flow through the fifth rectifying element D5 or sixth rectifying element D6 be able to. As a result, the zero-cross point of AC input voltage V in, it provides smooth control of the AC-
なお、第1スイッチング素子SW1及び第2スイッチング素子SW2の「スイッチング動作により電気的に接続又は切断される両端」とは、第1スイッチング素子SW1及び第2スイッチング素子SW2がMOSFETである場合には、これらのスイッチング素子のソース極とドレイン極のことを言う。 The "both ends electrically connected or disconnected by the switching operation" of the first switching element SW1 and the second switching element SW2 are defined as "both ends electrically connected or disconnected by the switching operation" when the first switching element SW1 and the second switching element SW2 are MOSFETs. It refers to the source pole and drain pole of these switching elements.
(4.実施の形態3)
実施の形態3において、交直変換回路3は、図11に示すように、第3スイッチング素子SW3と、第5スイッチング素子SW5と、をさらに備えていてもよい。第3スイッチング素子SW3は、スイッチング動作により電気的に接続又は切断される両端のうちの一端を第1出力端子O1に接続し、他端を第3整流素子D3のアノード側に接続する。すなわち、第3スイッチング素子SW3は、インダクタ素子Lと第1出力端子O1との間において、第3整流素子D3に直列接続される。制御回路19は、第2副交直変換回路15が動作中、すなわち、交流入力電圧Vinが負のときに、第3スイッチング素子SW3をオフ状態とする。 (4. Embodiment 3)
In the third embodiment, the AC /
一方、第5スイッチング素子SW5は、スイッチング動作により電気的に接続又は切断される両端のうちの一端を第2出力端子O2に接続し、他端を第4整流素子D4のカソード側に接続する。すなわち、第5スイッチング素子SW5は、インダクタ素子Lと第2出力端子O2との間において、第4整流素子D4に直列接続される。制御回路19は、第1副交直変換回路13が動作中、すなわち、交流入力電圧Vinが正のときに、第5スイッチング素子SW5をオフ状態とする。 On the other hand, in the fifth switching element SW5, one end of both ends electrically connected or disconnected by the switching operation is connected to the second output terminal O2, and the other end is connected to the cathode side of the fourth rectifying element D4. That is, the fifth switching element SW5 is connected in series to the fourth rectifying element D4 between the inductor element L and the second output terminal O2.
上記の第3スイッチング素子SW3と第5スイッチング素子SW5とを備えることにより、交直変換回路3は、第1出力端子O1と第2出力端子O2との間に、交流入力電圧Vinの絶対値のピーク値よりも小さな出力電圧Voutを出力できる。 By providing the third switching element SW3 of the the fifth switching element SW5, AC-
以下、例として、第3スイッチング素子SW3と第5スイッチング素子SW5を有しない交直変換回路において、交流入力電圧Vinの絶対値のピーク値よりも小さな出力電圧Voutを出力する場合を考える。交流入力電圧Vinが正(VL>VN)であり第1副交直変換回路13が動作中に、交流電源PSの第1極P1の電位VLが第2出力端子O2の電位(Vout+VN)よりも大きくなると、第4整流素子D4を電流が流れて第2キャパシタ素子C2を充電する。その結果、交流入力電圧Vinの絶対値のピーク値よりも小さな電圧を、第1出力端子O1と第2出力端子O2との間に出力できなくなる。 Hereinafter, as an example, the AC-DC converter circuit without a third switching element SW3 of the fifth switching device SW5, consider the case where than the peak value of the absolute value of the AC input voltage V in and outputs a small output voltage V out. During the first sub-AC-
一方、交流入力電圧Vinが負(VL<VN)であり第2副交直変換回路15が動作中に、第1極P1の電位VLが第1出力端子O1に電位(VN−Vout)よりも小さくなると、第3整流素子D3を電流が流れて第1キャパシタ素子C1を充電する。その結果、交流入力電圧Vinの絶対値のピーク値よりも小さな電圧を、第1出力端子O1と第2出力端子O2との間に出力できなくなる。 On the other hand, during the second sub-AC-
従って、実施の形態3に係る交直変換回路3において、交流入力電圧Vinが正であり第1副交直変換回路13が動作中に第5スイッチング素子SW5をオフ状態とすることにより、第1極P1の電位VLがVout+VNよりも大きくなったときに第4整流素子D4に電流が流れることを回避できる。また、交流入力電圧Vinが負であり第2副交直変換回路15が動作中に第3スイッチング素子SW3をオフ状態とすることにより、第1極P1の電位VLがVN−Voutよりも小さくなったときに第3整流素子D3に電流が流れることを回避できる。 Accordingly, the AC-
第1極P1の電位VLがVout+VNよりも大きくなったときに第4整流素子D4に電流を流さず、かつ、VN−Voutよりも小さくなったときに第3整流素子D3に電流を流さないことにより、第1キャパシタ素子C1及び第2キャパシタ素子C2がインダクタ素子L以外の経路で充電されることを回避して、第1出力端子O1と第2出力端子O2との間に、交流入力電圧Vinの絶対値のピーク値よりも小さな出力電圧Voutを出力できる。 When the potential VL of the first pole P1 becomes larger than V out + VN, no current flows through the fourth rectifying element D4, and when it becomes smaller than VN −V out , a current flows through the third rectifying element D3. By not flowing, the first capacitor element C1 and the second capacitor element C2 are prevented from being charged by a path other than the inductor element L, and an alternating current is provided between the first output terminal O1 and the second output terminal O2. An output voltage V out smaller than the peak value of the absolute value of the input voltage V in can be output.
図11に示すように、第3スイッチング素子SW3には、第7整流素子D7が並列接続されていてもよく、第5スイッチング素子SW5には、第8整流素子D8が並列接続されていてもよい。この場合、第7整流素子D7及び第8整流素子D8は、それぞれ、個別の素子であってもよいし、第3スイッチング素子SW3及び第5スイッチング素子SW5内部に形成された整流素子(寄生ダイオード、本体ダイオード)であってもよい。 As shown in FIG. 11, the seventh rectifying element D7 may be connected in parallel to the third switching element SW3, and the eighth rectifying element D8 may be connected in parallel to the fifth switching element SW5. .. In this case, the 7th rectifying element D7 and the 8th rectifying element D8 may be individual elements, respectively, or the rectifying element (parasitic diode, parasitic diode, which is formed inside the 3rd switching element SW3 and the 5th switching element SW5, respectively. It may be a main body diode).
また、第3整流素子D3と第3スイッチング素子SW3は直列接続されていれば、その接続関係は図11とは逆であってもよい。すなわち、第3整流素子D3のアノード側が第1出力端子O1に接続され、カソード側が第3スイッチング素子SW3の一端と接続され、第3スイッチング素子SW3の他端がインダクタ素子Lに接続されてもよい。 Further, as long as the third rectifying element D3 and the third switching element SW3 are connected in series, the connection relationship may be opposite to that in FIG. That is, the anode side of the third rectifying element D3 may be connected to the first output terminal O1, the cathode side may be connected to one end of the third switching element SW3, and the other end of the third switching element SW3 may be connected to the inductor element L. ..
上記と同様に、第4整流素子D4と第5スイッチング素子SW5は直列接続されていれば、その接続関係は図11とは逆であってもよい。すなわち、第4整流素子D4のカソード側が第2出力端子O2に接続され、アノード側が第5スイッチング素子SW5の一端と接続され、第5スイッチング素子SW5の他端がインダクタ素子Lに接続されていてもよい。 Similar to the above, as long as the fourth rectifying element D4 and the fifth switching element SW5 are connected in series, the connection relationship may be opposite to that in FIG. That is, even if the cathode side of the fourth rectifying element D4 is connected to the second output terminal O2, the anode side is connected to one end of the fifth switching element SW5, and the other end of the fifth switching element SW5 is connected to the inductor element L. good.
さらに、第3スイッチング素子SW3及び第5スイッチング素子SW5は、実施の形態1のスイッチング回路SW、及び/又は、実施の形態2の第1スイッチング素子SW1及び第2スイッチング素子SW2よりも低速にてスイッチング動作が可能であってもよい。第3スイッチング素子SW3及び第5スイッチング素子SW5として、低速動作のスイッチング素子を用いることにより、交直変換回路3を安価にできる。
Further, the third switching element SW3 and the fifth switching element SW5 are switched at a lower speed than the switching circuit SW of the first embodiment and / or the first switching element SW1 and the second switching element SW2 of the second embodiment. Operation may be possible. By using a switching element that operates at a low speed as the third switching element SW3 and the fifth switching element SW5, the AC /
(5.実施の形態4)
実施の形態4において、交直変換回路4は、図12に示すように、第4スイッチング素子SW4と、第6スイッチング素子SW6と、をさらに備えていてもよい。第4スイッチング素子SW4は、スイッチング動作により電気的に接続又は切断される両端のうちの一端を第3整流素子D3のアノード側に接続し、他端を第3整流素子D3のカソード側に接続する。すなわち、第4スイッチング素子SW4は、第3整流素子D3に並列接続される。 (5. Embodiment 4)
In the fourth embodiment, the AC /
第6スイッチング素子SW6は、スイッチング動作により電気的に接続又は切断される両端のうちの一端を第4整流素子D4のアノード側に接続し、他端を第4整流素子D4のカソード側に接続する。すなわち、第6スイッチング素子SW6は、第4整流素子D4に並列接続される。 In the sixth switching element SW6, one end of both ends electrically connected or disconnected by the switching operation is connected to the anode side of the fourth rectifying element D4, and the other end is connected to the cathode side of the fourth rectifying element D4. .. That is, the sixth switching element SW6 is connected in parallel to the fourth rectifying element D4.
実施の形態4に係る交直変換回路4において、制御回路19は、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも高い場合に、すなわち、交流入力電圧Vinが正のときに、第1スイッチング素子SW1がオン状態からオフ状態に遷移した後の所定のタイミングにて、第4スイッチング素子SW4をオン状態とする。また、第1スイッチング素子SW1がオフ状態からオン状態に遷移する前の所定のタイミングにて、第4スイッチング素子SW4をオフ状態とする。 In AC-
これにより、交流入力電圧Vinが正のときに第1副交直変換回路13が動作中に、第1スイッチング素子SW1がオフ状態となり、インダクタ素子Lと、第1キャパシタ素子C1と、第3整流素子D3(第4スイッチング素子SW4)と、により形成される閉回路に環流電流が流れるときに、当該環流電流は第4スイッチング素子SW4を通過する。その結果、当該環流電流が第3整流素子D3に流れることにより発生する導通損を低減できる。 Thus, the first sub-AC-
一方、制御回路19は、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも低い場合に、すなわち、交流入力電圧Vinが負のときに、第2スイッチング素子SW2がオン状態からオフ状態に遷移した後の所定のタイミングにて、第6スイッチング素子SW6をオン状態とする。また、第2スイッチング素子SW2がオフ状態からオン状態に遷移する前の所定のタイミングにて、第6スイッチング素子SW6をオフ状態とする。 On the other hand, the
これにより、交流入力電圧Vinが負のときに第2副交直変換回路15が動作中に、第2スイッチング素子SW2がオフ状態となり、インダクタ素子Lと、第2キャパシタ素子C2と、第4整流素子D4(第6スイッチング素子SW6)と、により形成される閉回路に環流電流が流れるときに、当該環流電流は第6スイッチング素子SW6を通過する。その結果、当該環流電流が第4整流素子D4に流れることにより発生する導通損を低減できる。 Thus, the second sub-AC-
上記の交直変換回路4において、第3整流素子D3及び第4整流素子D4は、それぞれ、個別の素子(例えば、ダイオード)であってもよいし、第4スイッチング素子SW4及び第6スイッチング素子SW6内部に形成された整流素子(本体ダイオード、寄生ダイオード)であってもよい。
In the AC /
(6.実施の形態5)
実施の形態5において、交直変換回路5は、図13に示すように、第7スイッチング素子SW7と、第8スイッチング素子SW8と、をさらに備えていてもよい。第7スイッチング素子SW7は、スイッチング動作により電気的に接続又は切断される両端のうちの一端を第1整流素子D1のアノード側に接続し、他端を第1整流素子D1のカソード側に接続する。すなわち、第7スイッチング素子SW7は、第1整流素子D1に並列接続される。 (6. Embodiment 5)
In the fifth embodiment, the AC /
第8スイッチング素子SW8は、スイッチング動作により電気的に接続又は切断される両端のうちの一端を第2整流素子D2のアノード側に接続し、他端を第2整流素子D2のカソード側に接続する。すなわち、第8スイッチング素子SW8は、第2整流素子D2に並列接続される。 In the eighth switching element SW8, one end of both ends electrically connected or disconnected by the switching operation is connected to the anode side of the second rectifying element D2, and the other end is connected to the cathode side of the second rectifying element D2. .. That is, the eighth switching element SW8 is connected in parallel to the second rectifying element D2.
実施の形態5に係る交直変換回路5において、制御回路19は、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも高くなり、すなわち、交流入力電圧Vinが正となり、第1整流素子D1が非導通状態から導通状態となった後の所定のタイミングにて、第7スイッチング素子SW7をオン状態とする。また、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも低くなり第1整流素子D1が導通状態から非導通状態となる前の所定のタイミングにて、第7スイッチング素子SW7をオフ状態とする。 In AC-
これにより、交流入力電圧Vinが正のときに第1副交直変換回路13が動作中に、入力電流iinは第7スイッチング素子SW7を通過する。その結果、入力電流iinが第1整流素子D1に流れることにより発生する導通損を低減できる。 Thus, the AC input voltage V in during the first sub-AC-
一方、制御回路19は、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも低くなり、すなわち、交流入力電圧Vinが負となり、第2整流素子D2が非導通状態から導通状態となった後の所定のタイミングにて、第8スイッチング素子SW8をオン状態とする。また、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも高くなり第2整流素子D2が導通状態から非導通状態となる前の所定のタイミングにて、第8スイッチング素子SW8をオフ状態とする。 On the other hand, the
これにより、交流入力電圧Vinが負のときに第2副交直変換回路15が動作中に、入力電流iinは第8スイッチング素子SW8を通過する。その結果、入力電流iinが第2整流素子D2に流れることにより発生する導通損を低減できる。 Thus, the second sub-AC-
上記の第7スイッチング素子SW7及び第8スイッチング素子SW8を有することにより、交直変換回路5は、第1副交直変換回路13が動作中に、第2入力端子I2、すなわち、交流電源PSの第2極P2と第1出力端子O1とを導通状態とし、第2副交直変換回路15が動作中に、交流電源PSの第2極P2と第2出力端子O2とを導通状態とできる。その結果、第1出力端子O1及び第2出力端子O2の電位を安定させて、ノイズの発生を抑制できる。
By having the 7th switching element SW7 and the 8th switching element SW8 described above, the AC /
図13に示すように、交直変換回路5を構成する各整流素子に対してスイッチング素子を並列接続することにより、交直変換回路5全体において、整流素子に電流が流れることによる導通損を低減できる。
As shown in FIG. 13, by connecting switching elements in parallel to each rectifying element constituting the AC /
上記の実施の形態5に係る交直変換回路5において、交流入力電圧Vinが正となり第1副交直変換回路13が動作中に、交流入力電圧Vinが第1キャパシタ素子C1の両端間の電圧を下回った場合には、第2スイッチング素子SW2又は第7スイッチング素子SW7のいずれかをオフ状態とする。これにより、交流入力電圧Vinが第1キャパシタ素子C1の両端間の電圧を下回ったときに、第1スイッチング素子SW1がオフ状態であるにもかかわらず第1キャパシタ素子C1から第1入力端子I1に向かう方向の逆電流が流れることを回避できる。 In AC-
一方、交流入力電圧Vinが負となり第2副交直変換回路15が動作中に、交流入力電圧Vinの絶対値が第2キャパシタ素子C2の両端間の電圧を下回った場合には、第1スイッチング素子SW1又は第8スイッチング素子SW8のいずれかをオフ状態とする。これにより、交流入力電圧Vinの絶対値が第2キャパシタ素子C2の両端間の電圧を下回ったときに、第2スイッチング素子SW2がオフ状態であるにもかかわらず第1入力端子I1から第2キャパシタ素子C2に向かう方向の逆電流が流れることを回避できる。 On the other hand, when the second sub-AC-
(7.実施の形態6)
上記の実施の形態1〜5において、インダクタ素子Lは、第1副交直変換回路13と第2副交直変換回路15とにより共有されていた。そのため、実施の形態1〜5に係る交直変換回路1〜5は、1つのインダクタ素子Lのみを備えていた。しかし、これに限られず、図14に示すように、第1副交直変換回路13’と第2副交直変換回路15’とに対して個別にインダクタ素子を設けてもよい。この場合、第1副交直変換回路13’及び第2副交直変換回路15’が、それぞれ、独立した降圧チョッパ回路を構成する。 (7. Embodiment 6)
In the
具体的には、第1副交直変換回路13’は、第1スイッチング素子SW1’と、第1インダクタ素子L1と、第1キャパシタ素子C1’と、第1整流素子D1’と、第3整流素子D3’と、を有する。第1スイッチング素子SW1’は、スイッチング動作により電気的に接続又は切断される両端のうちの一端を第1入力端子I1に接続する。第1インダクタ素子L1は、第1スイッチング素子SW1’の第1入力端子I1と接続された側とは反対側の他端を接続する。 Specifically, the first sub-AC / converter conversion circuit 13'has a first switching element SW1', a first inductor element L1, a first capacitor element C1', a first rectifying element D1', and a third rectifying element. It has D3'and. The first switching element SW1'connects one end of both ends electrically connected or disconnected by the switching operation to the first input terminal I1. The first inductor element L1 connects the other end of the first switching element SW1'on the side opposite to the side connected to the first input terminal I1.
第1キャパシタ素子C1’は、一端を第1インダクタ素子L1の第1スイッチング素子SW1’と接続された側とは反対側の他端に接続し、他端を第1出力端子O1に接続する。第1整流素子D1’は、アノード側を第1出力端子O1に接続し、カソード側を第2入力端子I2に接続する。 One end of the first capacitor element C1'is connected to the other end of the first inductor element L1 opposite to the side connected to the first switching element SW1', and the other end is connected to the first output terminal O1. In the first rectifying element D1', the anode side is connected to the first output terminal O1 and the cathode side is connected to the second input terminal I2.
第2副交直変換回路15’は、第2スイッチング素子SW2’と、第2インダクタ素子L2と、第2キャパシタ素子C2’と、第2整流素子D2’と、第4整流素子D4’と、を有する。第2スイッチング素子SW2’は、スイッチング動作により電気的に接続又は切断される両端のうちの一端を第1入力端子I1に接続する。第2インダクタ素子L2は、第2スイッチング素子SW2’の第1入力端子I1と接続された側とは反対側の他端を接続する。 The second sub-AC / converter conversion circuit 15'contains the second switching element SW2', the second inductor element L2, the second capacitor element C2', the second rectifying element D2', and the fourth rectifying element D4'. Have. The second switching element SW2'connects one end of both ends electrically connected or disconnected by the switching operation to the first input terminal I1. The second inductor element L2 connects the other end of the second switching element SW2'on the side opposite to the side connected to the first input terminal I1.
第2キャパシタ素子C2’は、一端を第2インダクタ素子L2の第2スイッチング素子SW2’と接続された側とは反対側の他端に接続する。また、第2キャパシタ素子C2’の当該一端は、第1キャパシタ素子C1’と接続されている。第2キャパシタ素子C2’は、その他端を第2出力端子O2に接続する。これにより、第1キャパシタ素子C1’と第2キャパシタ素子C2’は、第1出力端子O1と第2出力端子O2との間において直列接続される。 One end of the second capacitor element C2'is connected to the other end of the second inductor element L2 on the opposite side to the side connected to the second switching element SW2'. Further, the one end of the second capacitor element C2'is connected to the first capacitor element C1'. The other end of the second capacitor element C2'is connected to the second output terminal O2. As a result, the first capacitor element C1'and the second capacitor element C2' are connected in series between the first output terminal O1 and the second output terminal O2.
第2整流素子D2’は、カソード側を第2出力端子O2に接続し、アノード側を第2入力端子I2に接続する。 The second rectifying element D2'connects the cathode side to the second output terminal O2 and the anode side to the second input terminal I2.
上記の構成を有する交直変換回路6において、制御回路(図14において図示せず)は、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも高い場合に、PWM制御にて第1スイッチング素子SW1’のオン状態とオフ状態とを切り替える。これにより、第1副交直変換回路13’が動作する。
In the AC /
具体的には、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも高い場合に第1スイッチング素子SW1’がオン状態となると、(1)第1入力端子I1、(2)第1スイッチング素子SW1’、(3)第1インダクタ素子L1、(4)第1キャパシタ素子C1’、(5)第1整流素子D1’、(6)第2入力端子I2の順に入力電流iinが流れる。一方、第1スイッチング素子SW1’がオフ状態のときには、第1インダクタ素子L1と、第1キャパシタ素子C1’と、第3整流素子D3’により構成される閉回路に環流電流が流れる。当該環流電流は、絶対値が時間的に減少する。 Specifically, when the potential VL of the first input terminal I1 is higher than the potential VN of the second input terminal I2 and the first switching element SW1'is turned on, (1) the first input terminals I1 and (2) ) First switching element SW1', (3) first inductor element L1, (4) first capacitor element C1', (5) first rectifying element D1', (6) second input terminal I2 in this order. in flows. On the other hand, when the first switching element SW1'is in the off state, a circulating current flows in the closed circuit composed of the first inductor element L1, the first capacitor element C1', and the third rectifying element D3'. The absolute value of the recirculation current decreases with time.
上記のように第1スイッチング素子SW1’のオン状態とオフ状態を高速に切り替える際に、オン状態である時間とオフ状態である時間との比を調整することによって、入力電流iinを調整できる。特に、入力電圧波形に比例させるように入力電流iinを制御すれば、入力力率を改善できる。 When switching the on state and the off state of the first switching element SW1'at high speed as described above, the input current i in can be adjusted by adjusting the ratio between the time in the on state and the time in the off state. .. In particular, if the input current i in is controlled so as to be proportional to the input voltage waveform, the input power factor can be improved.
また、上記の入力電流iin及び環流電流により第1キャパシタ素子C1’が充電される一方、第1キャパシタ素子C1’に蓄積された電荷は、第2キャパシタ素子C2’を通じて負荷LOにて消費される。充電電荷量の時間平均が負荷消費の時間平均よりも大きければ、第1キャパシタ素子C1’の両端の電位差(電圧)は増加し、充電電荷量の時間平均が負荷消費の時間平均よりも小さければ、第1キャパシタ素子C1’の両端の電位差(電圧)は低下する。 Further, while the first capacitor element C1'is charged by the above input current in and the recirculation current, the electric charge accumulated in the first capacitor element C1'is consumed by the load LO through the second capacitor element C2'. To. If the time average of the charge amount is larger than the time average of the load consumption, the potential difference (voltage) at both ends of the first capacitor element C1'increases, and if the time average of the charge charge amount is smaller than the time average of the load consumption. , The potential difference (voltage) across the first capacitor element C1'decreases.
従って、入力電流iinが流れる時間と流れない時間との比率、すなわち、第1スイッチング素子SW1’がオン状態とオフ状態とを高速に切り替えるときのデューティ比が、第1キャパシタ素子C1’の両端に発生する電圧を決定する。 Therefore, the ratio of the time when the input current i in flows to the time when it does not flow, that is, the duty ratio when the first switching element SW1'switches between the on state and the off state at high speed is both ends of the first capacitor element C1'. Determine the voltage generated in.
短期的には入力電流波形が高力率となるようにディーティ比を調整しつつ、長期的な時間平均では第1キャパシタ素子C1’の電圧Vout1’がほぼ一定となるようにデューティ比を調整することにより、力率の高い交直変換制御を行うことができる。 Adjust the duty ratio so that the input current waveform has a high power factor in the short term, and adjust the duty ratio so that the voltage V out 1'of the first capacitor element C1'is almost constant in the long term time average. By doing so, it is possible to perform AC / DC conversion control with a high power factor.
一方、制御回路は、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも低い場合に、PWM制御にて第2スイッチング素子SW2’のオン状態とオフ状態とを切り替える。これにより、第2副交直変換回路15’が動作する。 On the other hand, when the potential VL of the first input terminal I1 is lower than the potential VN of the second input terminal I2, the control circuit switches between the on state and the off state of the second switching element SW2'by PWM control. As a result, the second sub-AC / DC converter circuit 15'operates.
具体的には、第1入力端子I1の電位VLが第2入力端子I2の電位VNよりも低い場合に第2スイッチング素子SW2’がオン状態となると、(1)第2入力端子I2、(2)第2整流素子D2’、(3)第2キャパシタ素子C2’、(4)第2インダクタ素子L2、(5)第2スイッチング素子SW2’、(6)第1入力端子I1の順に入力電流iinが流れる。一方、第2スイッチング素子SW2’がオフ状態のときには、第2インダクタ素子L2と、第2キャパシタ素子C2’と、第4整流素子D4’により構成される閉回路に環流電流が流れる。当該環流電流は、絶対値が時間的に減少する。 Specifically, when the potential VL of the first input terminal I1 is lower than the potential VN of the second input terminal I2 and the second switching element SW2'is turned on, (1) the second input terminals I2, (2). ) Second rectifying element D2', (3) second capacitor element C2', (4) second inductor element L2, (5) second switching element SW2', (6) first input terminal I1 in this order. in flows. On the other hand, when the second switching element SW2'is in the off state, a circulating current flows in the closed circuit composed of the second inductor element L2, the second capacitor element C2', and the fourth rectifying element D4'. The absolute value of the recirculation current decreases with time.
上記のように第2スイッチング素子SW2’のオン状態とオフ状態を高速に切り替える際に、オン状態である時間とオフ状態である時間との比を調整することによって、入力電流iinを調整できる。特に、入力電圧波形に比例させるように入力電流iinを制御すれば、入力力率を改善できる。 When switching the on state and the off state of the second switching element SW2'at high speed as described above, the input current i in can be adjusted by adjusting the ratio between the time in the on state and the time in the off state. .. In particular, if the input current i in is controlled so as to be proportional to the input voltage waveform, the input power factor can be improved.
また、上記の入力電流iin及び環流電流により第2キャパシタ素子C2’が充電される一方、第2キャパシタ素子C2’に蓄積された電荷は、第1キャパシタ素子C1’を通じて負荷LOにて消費される。充電電荷量の時間平均が負荷消費の時間平均よりも大きければ、第2キャパシタ素子C2’の両端の電位差(電圧)は増加し、充電電荷量の時間平均が負荷消費の時間平均よりも小さければ、第2キャパシタ素子C2’の両端の電位差(電圧)は低下する。 Further, while the second capacitor element C2'is charged by the above input current in and the recirculation current, the electric charge accumulated in the second capacitor element C2'is consumed by the load LO through the first capacitor element C1'. To. If the time average of the charge amount is larger than the time average of the load consumption, the potential difference (voltage) at both ends of the second capacitor element C2'increases, and if the time average of the charge charge amount is smaller than the time average of the load consumption. , The potential difference (voltage) at both ends of the second capacitor element C2'decreases.
従って、入力電流iinが流れる時間と流れない時間との比率、すなわち、第2スイッチング素子SW2’がオン状態とオフ状態とを高速に切り替えるときのデューティ比が、第2キャパシタ素子C2’の両端に発生する電圧を決定する。 Therefore, the ratio of the time when the input current i in flows to the time when it does not flow, that is, the duty ratio when the second switching element SW2'switches between the on state and the off state at high speed is both ends of the second capacitor element C2'. Determine the voltage generated in.
短期的には入力電流波形が高力率となるようにディーティ比を調整しつつ、長期的な時間平均では第2キャパシタ素子C2’の電圧Vout2’がほぼ一定となるようにデューティ比を調整することにより、力率の高い交直変換制御を行うことができる。 Adjust the duty ratio so that the input current waveform has a high power factor in the short term, and adjust the duty ratio so that the voltage V out 2'of the second capacitor element C2'is almost constant in the long term time average. By doing so, it is possible to perform AC / DC conversion control with a high power factor.
上記のように、第1出力端子O1と第2出力端子O2との間において、第1キャパシタ素子C1’と第2キャパシタ素子C2’は直列接続されているので、交直変換回路6は、第1出力端子O1と第2出力端子O2との間に、第1キャパシタ素子C1’の電圧Vout1’と第2キャパシタ素子C2’の電圧Vout2’とを合計した一定の電圧Vout1’+Vout2’を出力電圧Vout’として出力できる。 As described above, since the first capacitor element C1'and the second capacitor element C2' are connected in series between the first output terminal O1 and the second output terminal O2, the AC /
なお、上記においては、交流入力電圧Vinが正のときには、第1直流出力電圧Vout1’の時間平均値がほぼ一定となるように制御し、交流入力電圧Vinが負のときには、第2直流出力電圧Vout2’の時間平均値がほぼ一定となるように制御する方法を述べた。ただし、他の方法として、交流入力電圧Vinの正負によらず、出力電圧Vout’の時間平均値がほぼ一定となるように制御してもよい。この方法の場合、電圧Vout1’と電圧Vout2’との両方をモニタする必要がなく、電圧Vout’のみをモニタすればよいため、電圧検出回路を簡略化することができる。 In the above, when the AC input voltage V in is positive, controls so that the time average value of the first DC output voltage V out1 'is substantially constant, when the AC input voltage V in is negative, the second A method of controlling the DC output voltage V out 2'so that the time average value is almost constant has been described. However, as another method, irrespective of the polarity of the AC input voltage V in, the time average value of the output voltage V out 'may be controlled to be substantially constant. In this method, there is no need to monitor both the 'voltage V out2 and' voltage V out1, since it is sufficient only monitors the voltage V out ', it is possible to simplify the voltage detection circuit.
(7.その他実施形態)
以上のように、本出願において開示する技術の例示として、上記実施形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、複数の実施の形態の組み合わせ、省略などを行うことは可能である。そこで、以下、他の実施の形態を例示する。 (7. Other embodiments)
As described above, the above-described embodiment has been described as an example of the technology disclosed in the present application. However, the technique in the present disclosure is not limited to this, and it is possible to make changes, replacements, additions, combinations of a plurality of embodiments, omissions, and the like as appropriate. Therefore, other embodiments will be exemplified below.
[1] 交流電源PSは単相の交流電源に限られず、3つの極を有する三相の交流電源であってもよい。この場合、交流電源PSは、当該3つの極のうちの2つの極を、交直変換回路1〜6の第1入力端子I1及び第2入力端子I2に接続してもよい。 [1] The AC power supply PS is not limited to a single-phase AC power supply, but may be a three-phase AC power supply having three poles. In this case, the AC power supply PS may connect two of the three poles to the first input terminal I1 and the second input terminal I2 of the AC / DC converter circuits 1-6.
1〜6 交直変換回路
11 入力部
I1 第1入力端子
I2 第2入力端子
13、13' 第1副交直変換回路
C1、C1' 第1キャパシタ素子
L1 第1インダクタ素子
D1、D1' 第1整流素子
D3、D3' 第3整流素子
D5 第5整流素子
D7 第7整流素子
SW3 第3スイッチング素子
SW4 第4スイッチング素子
SW7 第7スイッチング素子
15、15' 第2副交直変換回路
C2、C2' 第2キャパシタ素子
L2 第2インダクタ素子
D2、D2' 第2整流素子
D4、D4' 第4整流素子
D6 第6整流素子
D8 第8整流素子
SW5 第5スイッチング素子
SW6 第6スイッチング素子
SW8 第8スイッチング素子
17 出力部
O1 第1出力端子
O2 第2出力端子19 制御回路
L インダクタ素子
SW スイッチング回路
LO 負荷
PS 交流電源
P1 第1極
P2 第2極
SW'、SW'' スイッチング回路
SW1、SW1' 第1スイッチング素子
SW2、SW2' 第2スイッチング素子
Vin 交流入力電圧
Vout 出力電圧
Vout1 第1直流出力電圧
Vout2 第2直流出力電圧
iin 入力電流1-6 AC / DC converter circuit
11 Input section
I1 1st input terminal
I2 2nd input terminal
13, 13'First sub-converter-converter circuit
C1, C1'First capacitor element
L1 1st inductor element
D1, D1'First rectifying element
D3, D3'Third rectifying element
D5 5th rectifying element
D7 7th rectifying element
SW3 3rd switching element
SW4 4th switching element
SW7 7th switching element
15, 15'Second sub-converter / direct conversion circuit
C2, C2'2nd capacitor element
L2 2nd inductor element
D2, D2'Second rectifying element
D4, D4'4th rectifying element
D6 6th rectifying element
D8 8th rectifying element
SW5 5th switching element
SW6 6th switching element
SW8 8th switching element
17 Output section
O1 1st output terminal
O2
L inductor element
SW switching circuit
LO load
PS AC power supply
P1 1st pole
P2 2nd pole
SW', SW'' switching circuit
SW1, SW1'First switching element
SW2, SW2'Second switching element
V in AC input voltage
V out output voltage
V out1 1st DC output voltage
V out2 2nd DC output voltage
i in input current
Claims (13)
第1出力端子と第2出力端子とを有する出力部と、
スイッチング回路を介して一端を前記第1入力端子に接続するインダクタ素子と、一端を前記インダクタ素子の他端に接続し他端を前記第1出力端子に接続する第1キャパシタ素子と、カソード側の一端を前記第2入力端子に接続しアノード側の他端を前記第1出力端子に接続する第1整流素子と、を有する第1副交直変換回路と、
前記インダクタ素子と、前記スイッチング回路と、一端を前記インダクタ素子の前記他端に接続し他端を前記第2出力端子に接続する第2キャパシタ素子と、アノード側の一端を前記第2入力端子に接続しカソード側の他端を前記第2出力端子に接続する第2整流素子と、を有する第2副交直変換回路と、
を備える、交直変換回路。An input unit having a first input terminal and a second input terminal,
An output unit having a first output terminal and a second output terminal,
An inductor element that connects one end to the first input terminal via a switching circuit, a first capacitor element that connects one end to the other end of the inductor element and the other end to the first output terminal, and a cathode side. A first sub-converter / direct conversion circuit having a first rectifying element having one end connected to the second input terminal and the other end on the anode side connected to the first output terminal.
The inductor element, the switching circuit, a second capacitor element having one end connected to the other end of the inductor element and the other end connected to the second output terminal, and one end on the anode side to the second input terminal. A second sub-converter / direct conversion circuit having a second rectifying element which is connected and the other end on the cathode side is connected to the second output terminal.
The AC / DC converter circuit.
前記第1入力端子の電位が前記第2入力端子の電位よりも高い交流入力電圧が前記入力部に入力されたときにオン状態とオフ状態とを高速に切り替えて前記第1副交直変換回路を動作させる第1スイッチング素子と、
前記第1入力端子の電位が前記第2入力端子の電位よりも低い交流入力電圧が前記入力部に入力されたときにオン状態とオフ状態とを高速に切り替えて前記第2副交直変換回路を動作させる第2スイッチング素子と、
を有する、請求項1に記載の交直変換回路。The switching circuit is
When an AC input voltage whose potential at the first input terminal is higher than the potential at the second input terminal is input to the input unit, the first sub-AC / DC conversion circuit is switched between an on state and an off state at high speed. The first switching element to operate and
When an AC input voltage whose potential of the first input terminal is lower than the potential of the second input terminal is input to the input unit, the on state and the off state are switched at high speed to form the second sub-AC / DC conversion circuit. The second switching element to operate and
The AC / DC converter circuit according to claim 1.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017176120 | 2017-09-13 | ||
JP2017176120 | 2017-09-13 | ||
PCT/JP2018/022317 WO2019053975A1 (en) | 2017-09-13 | 2018-06-12 | Ac/dc conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019053975A1 JPWO2019053975A1 (en) | 2020-10-15 |
JP6988902B2 true JP6988902B2 (en) | 2022-01-05 |
Family
ID=65722534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019541655A Active JP6988902B2 (en) | 2017-09-13 | 2018-06-12 | AC / DC converter circuit |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6988902B2 (en) |
CN (1) | CN111033998A (en) |
WO (1) | WO2019053975A1 (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101060290B (en) * | 2006-04-21 | 2011-04-27 | 台达电子工业股份有限公司 | Current source inverter with energy clamping circuit and its control method |
JP2013005642A (en) * | 2011-06-20 | 2013-01-07 | Sumitomo Electric Ind Ltd | Power conversion device |
EP2725698A4 (en) * | 2011-06-21 | 2015-12-02 | Panasonic Ip Man Co Ltd | Boost-type ac/dc converter |
TWI437410B (en) * | 2011-09-30 | 2014-05-11 | Ind Tech Res Inst | Buck power factor correcting systems |
CN103683986A (en) * | 2012-09-04 | 2014-03-26 | 鸿富锦精密工业(深圳)有限公司 | Rectification circuit |
CN105024534B (en) * | 2014-04-30 | 2018-04-03 | 光宝电子(广州)有限公司 | Has the converter circuit of power factor correction |
JP2017017775A (en) * | 2015-06-26 | 2017-01-19 | シャープ株式会社 | Power factor improvement circuit and power supply device |
CN105515417A (en) * | 2016-01-26 | 2016-04-20 | 南京航空航天大学 | Double-output single-phase PFC convertor and combined type power conversion system and control method thereof |
-
2018
- 2018-06-12 WO PCT/JP2018/022317 patent/WO2019053975A1/en active Application Filing
- 2018-06-12 JP JP2019541655A patent/JP6988902B2/en active Active
- 2018-06-12 CN CN201880052781.5A patent/CN111033998A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2019053975A1 (en) | 2019-03-21 |
CN111033998A (en) | 2020-04-17 |
JPWO2019053975A1 (en) | 2020-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8036008B2 (en) | DC/DC power converting apparatus | |
CN107408889B (en) | Power converter | |
TWI475793B (en) | Converter, electronic device and method for converting an ac input voltage to a regulated dc output voltage using a z-type converter with rectified switches | |
US8654551B2 (en) | Supply device, and LED lighting equipment using the same | |
JP2015035851A (en) | Switching power supply device | |
US20120014149A1 (en) | Power conversion apparatus and method | |
US11451161B2 (en) | Power switcher, power rectifier, and power converter including cascode-connected transistors | |
JP6840032B2 (en) | Insulated switching power supply | |
US8824180B2 (en) | Power conversion apparatus | |
CN110809853B (en) | Power conversion device, motor drive control device, blower, compressor, and air conditioner | |
KR20190115364A (en) | Single and three phase combined charger | |
US6999325B2 (en) | Current/voltage converter arrangement | |
KR20120032318A (en) | Isolated buck-boost dc-dc converter | |
JP2010172146A (en) | Switching power supply and power supply control semiconductor integrated circuit | |
CN104600992B (en) | DC-DC conversion circuit | |
JP6988902B2 (en) | AC / DC converter circuit | |
JP2016208693A (en) | Power conversion device | |
JP7024784B2 (en) | AC / DC conversion circuit and power factor improvement circuit | |
JP5930978B2 (en) | DC / DC converter | |
KR101024307B1 (en) | Circuit for converting dc to dc | |
JP2013005642A (en) | Power conversion device | |
CN109217674B (en) | Switching power supply device and switching control circuit | |
KR20200097722A (en) | Isolated switching power supply | |
KR101023576B1 (en) | High efficiency switching power supplies and high efficiency soft switching half-bridge dc-dc converter thereof | |
JP6994580B2 (en) | Power converter and control method of power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211115 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6988902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |