JP6964511B2 - Piezoelectric laminate, manufacturing method of piezoelectric laminate and piezoelectric element - Google Patents

Piezoelectric laminate, manufacturing method of piezoelectric laminate and piezoelectric element Download PDF

Info

Publication number
JP6964511B2
JP6964511B2 JP2017248826A JP2017248826A JP6964511B2 JP 6964511 B2 JP6964511 B2 JP 6964511B2 JP 2017248826 A JP2017248826 A JP 2017248826A JP 2017248826 A JP2017248826 A JP 2017248826A JP 6964511 B2 JP6964511 B2 JP 6964511B2
Authority
JP
Japan
Prior art keywords
film
piezoelectric
substrate
layer
layer made
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017248826A
Other languages
Japanese (ja)
Other versions
JP2019114732A (en
Inventor
文正 堀切
憲治 柴田
和俊 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2017248826A priority Critical patent/JP6964511B2/en
Publication of JP2019114732A publication Critical patent/JP2019114732A/en
Application granted granted Critical
Publication of JP6964511B2 publication Critical patent/JP6964511B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、圧電積層体、圧電積層体の製造方法および圧電素子に関する。 The present invention relates to a piezoelectric laminate, a method for manufacturing a piezoelectric laminate, and a piezoelectric element.

圧電体は、センサやアクチュエータ等の機能性電子部品に広く利用されている。圧電体の材料としては、鉛系材料、特に、組成式Pb(Zr1−xTi)Oで表されるPZT系の強誘電体が広く用いられている。PZT系の圧電体は、鉛を60〜70wt%程度含有しており、公害防止の面等から好ましくない。現在、様々な鉛非含有の圧電材料が研究されているが、その中に、組成式(K1−xNa)NbOで表されるペロブスカイト構造のアルカリニオブ酸化物(ニオブ酸カリウムナトリウム、以下、KNNともいう)がある(例えば特許文献1,2参照)。KNNは、比較的良好な圧電特性を示し、鉛非含有の圧電材料の有力候補として期待されている。また、近年、より高い圧電定数を有する圧電体が強く求められるようになっている。 Piezoelectric bodies are widely used in functional electronic components such as sensors and actuators. As the material of the piezoelectric body, lead-based materials, in particular, ferroelectric PZT system represented by a composition formula Pb (Zr 1-x Ti x ) O 3 has been widely used. The PZT-based piezoelectric material contains about 60 to 70 wt% of lead, which is not preferable from the viewpoint of pollution prevention. Currently, various lead-free piezoelectric materials are being studied, among which alkaline niobium oxides having a perovskite structure (sodium niobate, sodium niobate ) represented by the composition formula (K 1-x Na x ) NbO 3 are being studied. Hereinafter, there is also KNN (see, for example, Patent Documents 1 and 2). KNN exhibits relatively good piezoelectric properties and is expected to be a promising candidate for lead-free piezoelectric materials. Further, in recent years, there has been a strong demand for a piezoelectric material having a higher piezoelectric constant.

特開2007−184513号公報JP-A-2007-184513 特開2008−159807号公報Japanese Unexamined Patent Publication No. 2008-159807

本発明の目的は、アルカリニオブ酸化物で形成された圧電膜であって、より高い圧電定数を有する圧電膜を備える圧電積層体およびその関連技術を提供することにある。 An object of the present invention is to provide a piezoelectric laminate formed of an alkali niobium oxide, which comprises a piezoelectric film having a higher piezoelectric constant, and related techniques thereof.

本発明の一態様によれば、
基板と、前記基板上に製膜された圧電膜と、を備え、
前記圧電膜は、組成式(K1−xNa)NbO(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる単結晶のエピタキシャル膜である圧電積層体およびその関連技術が提供される。
According to one aspect of the invention
A substrate and a piezoelectric film formed on the substrate are provided.
The piezoelectric film is a piezoelectric laminate which is a single crystal epitaxial film composed of an alkali niobium oxide having a perovskite structure represented by the composition formula (K 1-x Na x ) NbO 3 (0 <x <1) and its relations. Technology is provided.

本発明によれば、アルカリニオブ酸化物で形成された圧電膜であって、より高い圧電定数を有する圧電膜を備える圧電積層体およびその関連技術を提供することが可能となる。 According to the present invention, it is possible to provide a piezoelectric laminate formed of an alkali niobium oxide and having a piezoelectric film having a higher piezoelectric constant, and related techniques thereof.

本発明の一実施形態にかかる圧電積層体の断面構造の一例を示す図である。It is a figure which shows an example of the cross-sectional structure of the piezoelectric laminated body which concerns on one Embodiment of this invention. 本発明の一実施形態にかかる圧電デバイスの概略構成を示す図である。It is a figure which shows the schematic structure of the piezoelectric device which concerns on one Embodiment of this invention. (a)は、本発明の一実施形態にかかる圧電積層体が有するバッファ層の断面構造の変形例を示す図であり、(b)は、本発明の一実施形態にかかる圧電積層体が有するバッファ層の断面構造の他の変形例を示す図である。(A) is a diagram showing a modified example of the cross-sectional structure of the buffer layer included in the piezoelectric laminate according to the embodiment of the present invention, and (b) is a diagram provided by the piezoelectric laminate according to the embodiment of the present invention. It is a figure which shows the other modification of the cross-sectional structure of a buffer layer. 本発明の他の実施形態にかかる圧電デバイスの概略構成を示す図である。It is a figure which shows the schematic structure of the piezoelectric device which concerns on other embodiment of this invention.

<本発明の一実施形態>
以下、本発明の一実施形態について図面を参照しながら説明する。
<One Embodiment of the present invention>
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

(1)圧電積層体の構成
図1に示すように、本実施形態にかかる圧電膜を有する積層体(積層基板)10(以下、圧電積層体10とも称する)は、基板1と、基板1上に形成されたバッファ層7と、バッファ層7上に製膜された下部電極膜(第1電極膜)2と、下部電極膜2上に製膜された圧電膜(圧電薄膜)3と、圧電膜3上に製膜された上部電極膜(第2電極膜)4と、を備えている。
(1) Configuration of piezoelectric laminate As shown in FIG. 1, the laminate (laminated substrate) 10 having the piezoelectric film according to the present embodiment (hereinafter, also referred to as piezoelectric laminate 10) is on the substrate 1 and the substrate 1. The buffer layer 7 formed in the buffer layer 7, the lower electrode film (first electrode film) 2 formed on the buffer layer 7, the piezoelectric film (piezoelectric thin film) 3 formed on the lower electrode film 2, and piezoelectric film. An upper electrode film (second electrode film) 4 formed on the film 3 is provided.

基板1としては、単結晶シリコン(Si)からなる基板を好適に用いることができる。また、基板1としては、単結晶チタン酸ストロンチウム(SrTiO)、単結晶酸化マグネシウム(MgO)、単結晶蛍石(フッ化カルシウム、CaF)からなる基板を用いることもできる。また、基板1としては、単結晶Siからなるシリコン層を有するSOI(Silicon On Insulator)基板を用いることもできる。また、基板1としては、熱酸化膜やCVD(Chemical Vapor Deposition)酸化膜等の表面酸化膜(SiO膜)が形成された単結晶Si基板、すなわち、表面酸化膜を有するSi基板を用いることもできる。基板1は、例えば300〜1000μmの厚さを有する。 As the substrate 1, a substrate made of single crystal silicon (Si) can be preferably used. Further, as the substrate 1, a substrate made of single crystal strontium titanate (SrTIO 3 ), single crystal magnesium oxide (MgO), and single crystal fluorite (calcium fluoride, CaF 2 ) can also be used. Further, as the substrate 1, an SOI (Silicon On Insulator) substrate having a silicon layer made of single crystal Si can also be used. Further, as the substrate 1, a single crystal Si substrate on which a surface oxide film (SiO 2 film) such as a thermal oxide film or a CVD (Chemical Vapor Deposition) oxide film is formed, that is, a Si substrate having a surface oxide film is used. You can also. The substrate 1 has a thickness of, for example, 300 to 1000 μm.

バッファ層7は、例えばイットリウム(Y)の酸化物(Y)で安定化されたジルコニア(組成式(ZrO1−x(Y、略称:YSZ)を用いることにより形成することができる。バッファ層7の組成は、バッファ層7の結晶構造が立方晶(キュービック構造、キュービック相)となるような組成とすることが好ましい。例えば、上記組成式中の係数xが0.065≦x≦0.155の範囲内の大きさであることが好ましい。バッファ層7は例えば5〜300nm、好ましくは10〜200nmの厚さを有する。 For the buffer layer 7, for example , zirconia stabilized with an oxide (Y 2 O 3 ) of yttrium (Y) (composition formula (ZrO 2 ) 1-x (Y 2 O 3 ) x , abbreviation: YSZ) is used. Can be formed by The composition of the buffer layer 7 is preferably such that the crystal structure of the buffer layer 7 is cubic (cubic structure, cubic phase). For example, it is preferable that the coefficient x in the above composition formula has a size within the range of 0.065 ≦ x ≦ 0.155. The buffer layer 7 has a thickness of, for example, 5 to 300 nm, preferably 10 to 200 nm.

基板1上にバッファ層7を直接製膜することで、バッファ層7はエピタキシャル成長し、単結晶のエピタキシャル膜となる。基板1上にバッファ層7を設けることで、基板1(単結晶Si)とKNN膜3との間の格子定数の差を緩和できる。その結果、後述のように、下部電極膜2およびKNN膜3を単結晶のエピタキシャル膜とすることができる。 By forming the buffer layer 7 directly on the substrate 1, the buffer layer 7 grows epitaxially and becomes a single crystal epitaxial film. By providing the buffer layer 7 on the substrate 1, the difference in lattice constant between the substrate 1 (single crystal Si) and the KNN film 3 can be alleviated. As a result, as will be described later, the lower electrode film 2 and the KNN film 3 can be made into a single crystal epitaxial film.

バッファ層7は、PLD(Pulsed Laser Deposition)法やスパッタリング法等の手法を用いることにより形成することができる。これらの手法の中でも、PLD法によりバッファ層7を形成することが好ましく、これにより、基板1とバッファ層7との間の界面にアモルファスの酸化シリコン層(SiO層)が形成されることを抑制することができる。その結果、バッファ層7の結晶性の乱れを抑制でき、基板1上にバッファ層7を容易にエピタキシャル成長させることができる。 The buffer layer 7 can be formed by using a method such as a PLD (Pulsed Laser Deposition) method or a sputtering method. Among these methods, it is preferable to form the buffer layer 7 by the PLD method, whereby an amorphous silicon oxide layer (SiO 2 layer) is formed at the interface between the substrate 1 and the buffer layer 7. It can be suppressed. As a result, the disorder of the crystallinity of the buffer layer 7 can be suppressed, and the buffer layer 7 can be easily epitaxially grown on the substrate 1.

基板1とバッファ層7との間には、これらの密着性を高めるため、例えば、チタン(Ti)、タンタル(Ta)、酸化チタン(TiO)、ニッケル(Ni)等を主成分とする密着層6が設けられていてもよい。密着層6は、スパッタリング法、蒸着法等の手法を用いることにより形成することができる。密着層6は例えば1〜200nmの厚さを有する。密着層6を設ける場合、基板1に対してバッファードフッ酸(BHF)溶液を用いた清浄化処理を行うことが好ましい。 In order to enhance the adhesion between the substrate 1 and the buffer layer 7, for example, adhesion containing titanium (Ti), tantalum (Ta), titanium oxide (TIO 2 ), nickel (Ni) or the like as main components is achieved. Layer 6 may be provided. The adhesion layer 6 can be formed by using a method such as a sputtering method or a vapor deposition method. The adhesion layer 6 has a thickness of, for example, 1 to 200 nm. When the close contact layer 6 is provided, it is preferable to perform a cleaning treatment using a buffered hydrofluoric acid (BHF) solution on the substrate 1.

下部電極膜2は、例えば、白金(Pt)を用いることにより製膜することができる。バッファ層7上に下部電極膜2を直接製膜することで、下部電極膜2はエピタキシャル成長し、単結晶のエピタキシャル膜(以下、これをPt膜とも称する)となる。Pt膜を構成する結晶は、基板1の表面に対して(111)面方位に配向していることが好ましい。すなわち、Pt膜の表面(圧電膜3の下地となる面)は、Pt(111)面により構成されていることが好ましい。Pt膜は、スパッタリング法、蒸着法等の手法を用いて製膜することができる。下部電極膜2は、Pt以外に、金(Au)やルテニウム(Ru)やイリジウム(Ir)等の各種金属、これらを主成分とする合金、ルテニウム酸ストロンチウム(SrRuO)やニッケル酸ランタン(LaNiO)等の金属酸化物等を用いて製膜することもできる。例えばSrRuOを用いて下部電極膜2を製膜する場合、SrRuO膜は基板1の表面に対して(100)面方位に配向していることが好ましい。すなわち、SrRuO膜の表面は、SrRuO(100)面により構成されていることが好ましい。下部電極膜2は例えば100〜400nmの厚さを有する。 The lower electrode film 2 can be formed by using, for example, platinum (Pt). By directly forming the lower electrode film 2 on the buffer layer 7, the lower electrode film 2 grows epitaxially and becomes a single crystal epitaxial film (hereinafter, this is also referred to as a Pt film). The crystals constituting the Pt film are preferably oriented in the (111) plane orientation with respect to the surface of the substrate 1. That is, it is preferable that the surface of the Pt film (the surface serving as the base of the piezoelectric film 3) is composed of the Pt (111) surface. The Pt film can be formed by using a method such as a sputtering method or a vapor deposition method. In addition to Pt, the lower electrode film 2 includes various metals such as gold (Au), ruthenium (Ru), and iridium (Ir), alloys containing these as main components, strontium ruthenate (SrRuO 3 ), and lanthanum nickelate (LaNiO). It is also possible to form a film using a metal oxide such as 3). For example, when the lower electrode film 2 is formed using SrRuO 3 , the SrRuO 3 film is preferably oriented in the (100) plane orientation with respect to the surface of the substrate 1. That is, it is preferable that the surface of the SrRuO 3 film is composed of SrRuO 3 (100) planes. The lower electrode film 2 has a thickness of, for example, 100 to 400 nm.

圧電膜3は、例えば、カリウム(K)、ナトリウム(Na)、ニオブ(Nb)を含み、組成式(K1−xNa)NbOで表されるアルカリニオブ酸化物、すなわち、ニオブ酸カリウムナトリウム(KNN)を用いることにより製膜することができる。上述の組成式中の係数x[=Na/(K+Na)]は、0<x<1、好ましくは0.4≦x≦0.7の範囲内の大きさとする。下部電極膜2上に圧電膜3を直接製膜することで、圧電膜3は下部電極膜2上にエピタキシャル成長し、KNNの単結晶のエピタキシャル膜(以下、これをKNN膜3や単結晶のKNN膜3とも称する)となる。なお、従来の圧電積層体のように上述のバッファ層7を設けない場合、下部電極膜2上に成長するKNN膜は多結晶膜となる。KNNの結晶構造は、ペロブスカイト構造となる。KNN膜3は例えば0.5〜5μmの厚さを有する。 The piezoelectric film 3 contains, for example, potassium (K), sodium (Na), and niobium (Nb), and is an alkaline niobium oxide represented by the composition formula (K 1-x Na x ) NbO 3, that is, potassium niobate. A film can be formed by using sodium (KNN). The coefficient x [= Na / (K + Na)] in the above composition formula has a magnitude within the range of 0 <x <1, preferably 0.4 ≦ x ≦ 0.7. By forming the piezoelectric film 3 directly on the lower electrode film 2, the piezoelectric film 3 grows epitaxially on the lower electrode film 2, and is a single crystal epitaxial film of KNN (hereinafter referred to as KNN film 3 or single crystal KNN). Also referred to as film 3). When the buffer layer 7 is not provided as in the conventional piezoelectric laminate, the KNN film that grows on the lower electrode film 2 becomes a polycrystalline film. The crystal structure of KNN is a perovskite structure. The KNN film 3 has a thickness of, for example, 0.5 to 5 μm.

KNN膜3を構成する結晶は、基板1の表面に対して(001)面方位に配向していることが好ましい。すなわち、KNN膜3の表面(上部電極膜4の下地となる面)は、KNN(001)面により構成されていることが好ましい。基板1の表面に対して(111)面方位に配向させたPt膜(下部電極膜2)上にKNN膜3を直接製膜することで、KNN膜3を構成する結晶を、基板1の表面に対して(001)面方位に配向させることが容易となる。 The crystals constituting the KNN film 3 are preferably oriented in the (001) plane orientation with respect to the surface of the substrate 1. That is, it is preferable that the surface of the KNN film 3 (the surface serving as the base of the upper electrode film 4) is composed of the KNN (001) surface. By directly forming the KNN film 3 on the Pt film (lower electrode film 2) oriented in the (111) plane direction with respect to the surface of the substrate 1, the crystals constituting the KNN film 3 are formed on the surface of the substrate 1. It becomes easy to orient the film in the (001) plane direction.

KNN膜3は、スパッタリング法、PLD法、ゾルゲル法等の手法を用いることにより製膜することができる。KNN膜3の組成比は、例えば、スパッタリング製膜時に用いるターゲット材の組成を制御することで調整可能である。ターゲット材は、例えば、KCO粉末、NaCO粉末、Nb粉末等を混合させて焼成すること等により作製することができる。この場合、ターゲット材の組成は、KCO粉末、NaCO粉末、Nb粉末等の混合比率を調整することで制御することができる。KNN膜3のスパッタリング製膜時の雰囲気ガスには、例えばアルゴン(Ar)ガスと酸素(O)ガスとの混合ガス(Ar+O混合ガス)を用いる。 The KNN film 3 can be formed by using a method such as a sputtering method, a PLD method, or a sol-gel method. The composition ratio of the KNN film 3 can be adjusted, for example, by controlling the composition of the target material used during sputtering film formation. The target material can be produced, for example, by mixing K 2 CO 3 powder, Na 2 CO 3 powder, Nb 2 O 5 powder and the like and firing them. In this case, the composition of the target material can be controlled by adjusting the mixing ratio of K 2 CO 3 powder, Na 2 CO 3 powder, Nb 2 O 5 powder and the like. As the atmosphere gas at the time of sputtering the KNN film 3, for example, a mixed gas (Ar + O 2 mixed gas) of an argon (Ar) gas and an oxygen (O 2) gas is used.

KNN膜3は、銅(Cu)、マンガン(Mn)、リチウム(Li)、タンタル(Ta)、アンチモン(Sb)等のK、Na、Nb以外の元素を、5at%以下の範囲内で含んでいてもよい。 The KNN film 3 contains elements other than K, Na, and Nb such as copper (Cu), manganese (Mn), lithium (Li), tantalum (Ta), and antimony (Sb) within a range of 5 at% or less. You may.

上部電極膜4は、例えば、Pt、Au、アルミニウム(Al)、Cu等の各種金属やこれらの合金を用いることにより製膜することができる。上部電極膜4は、スパッタリング法、蒸着法、メッキ法、金属ペースト法等の手法を用いることにより製膜することができる。上部電極膜4は、下部電極膜2のようにKNN膜3の結晶構造に大きな影響を与えるものではない。そのため、上部電極膜4の材料、結晶構造、製膜手法は特に限定されない。なお、KNN膜3と上部電極膜4との間には、これらの密着性を高めるため、例えば、Ti、Ta、TiO、Ni等を主成分とする密着層が設けられていてもよい。上部電極膜4は、例えば100〜5000nmの厚さを有する。密着層を設ける場合には、密着層は例えば1〜200nmの厚さを有する。 The upper electrode film 4 can be formed by using, for example, various metals such as Pt, Au, aluminum (Al), and Cu, or alloys thereof. The upper electrode film 4 can be formed by using a method such as a sputtering method, a vapor deposition method, a plating method, or a metal paste method. The upper electrode film 4 does not have a great influence on the crystal structure of the KNN film 3 like the lower electrode film 2. Therefore, the material, crystal structure, and film forming method of the upper electrode film 4 are not particularly limited. In addition, in order to enhance the adhesion between the KNN film 3 and the upper electrode film 4, for example, an adhesion layer containing Ti, Ta, TiO 2 , Ni or the like as a main component may be provided. The upper electrode film 4 has a thickness of, for example, 100 to 5000 nm. When the adhesion layer is provided, the adhesion layer has a thickness of, for example, 1 to 200 nm.

(2)圧電デバイスの構成
図2に、本実施形態における圧電膜を有するデバイス30(以下、圧電デバイス30とも称する)の概略構成図を示す。圧電デバイス30は、上述の圧電積層体10を所定の形状に成形して得られる素子20(圧電膜を有する素子20、以下、圧電素子20とも称する)と、圧電素子20に接続される電圧印加部11aまたは電圧検出部11bと、を少なくとも備えている。電圧印加部11aとは、下部電極膜2と上部電極膜4との間に電圧を印加するための手段であり、電圧検出部11bとは、下部電極膜2と上部電極膜4との間に発生した電圧を検出するための手段である。電圧印加部11a、電圧検出部11bとしては、公知の手段を用いることができる。
(2) Configuration of Piezoelectric Device FIG. 2 shows a schematic configuration diagram of a device 30 having a piezoelectric film (hereinafter, also referred to as a piezoelectric device 30) according to the present embodiment. The piezoelectric device 30 includes an element 20 (element 20 having a piezoelectric film, hereinafter also referred to as a piezoelectric element 20) obtained by molding the above-mentioned piezoelectric laminate 10 into a predetermined shape, and a voltage application connected to the piezoelectric element 20. At least a unit 11a or a voltage detection unit 11b is provided. The voltage application unit 11a is a means for applying a voltage between the lower electrode film 2 and the upper electrode film 4, and the voltage detection unit 11b is between the lower electrode film 2 and the upper electrode film 4. It is a means for detecting the generated voltage. Known means can be used as the voltage application unit 11a and the voltage detection unit 11b.

電圧印加部11aを、圧電素子20の下部電極膜2と上部電極膜4との間に接続することで、圧電デバイス30をアクチュエータとして機能させることができる。電圧印加部11aにより下部電極膜2と上部電極膜4との間に電圧を印加することで、KNN膜3を変形させることができる。この変形動作により、圧電デバイス30に接続された各種部材を作動させることができる。この場合、圧電デバイス30の用途としては、例えば、インクジェットプリンタ用のヘッド、スキャナ用のMEMSミラー、超音波発生装置用の振動子等が挙げられる。 By connecting the voltage application unit 11a between the lower electrode film 2 and the upper electrode film 4 of the piezoelectric element 20, the piezoelectric device 30 can function as an actuator. The KNN film 3 can be deformed by applying a voltage between the lower electrode film 2 and the upper electrode film 4 by the voltage applying portion 11a. By this deformation operation, various members connected to the piezoelectric device 30 can be operated. In this case, applications of the piezoelectric device 30 include, for example, a head for an inkjet printer, a MEMS mirror for a scanner, a vibrator for an ultrasonic generator, and the like.

電圧検出部11bを、圧電素子20の下部電極膜2と上部電極膜4との間に接続することで、圧電デバイス30をセンサとして機能させることができる。KNN膜3が何らかの物理量の変化に伴って変形すると、その変形によって下部電極膜2と上部電極膜4との間に電圧が発生する。この電圧を電圧検出部11bによって検出することで、KNN膜3に印加された物理量の大きさを測定することができる。この場合、圧電デバイス30の用途としては、例えば、角速度センサ、超音波センサ、圧カセンサ、加速度センサ等が挙げられる。 By connecting the voltage detection unit 11b between the lower electrode film 2 and the upper electrode film 4 of the piezoelectric element 20, the piezoelectric device 30 can function as a sensor. When the KNN film 3 is deformed due to some change in physical quantity, a voltage is generated between the lower electrode film 2 and the upper electrode film 4 due to the deformation. By detecting this voltage by the voltage detection unit 11b, the magnitude of the physical quantity applied to the KNN film 3 can be measured. In this case, applications of the piezoelectric device 30 include, for example, an angular velocity sensor, an ultrasonic sensor, a pressure sensor, an acceleration sensor, and the like.

(3)圧電積層体、圧電素子、圧電デバイスの製造方法
続いて、上述の圧電積層体10の製造方法について説明する。まず、基板1のいずれかの主面上に、例えばPLD法を用いてバッファ層7を形成する。バッファ層7を形成する際の処理条件としては、下記の条件が例示される。その後、バッファ層7上に、例えばRFマグネトロンスパッタリング法を用いて下部電極膜2を製膜する。なお、いずれかの主面上にバッファ層7および下部電極膜2が予め設けられた基板1を用意してもよい。続いて、下部電極膜2上に、例えばRFマグネトロンスパッタリング法を用いてKNN膜3を製膜する。KNN膜3を製膜する際の処理条件としては、下記の条件が例示される。その後、KNN膜3上に、例えばRFマグネトロンスパッタリング法を用いて上部電極膜4を製膜する。これにより、圧電積層体10が得られる。そして、圧電積層体10をエッチング等により所定の形状に成形することで、圧電素子20が得られ、圧電素子20に電圧印加部11aまたは電圧検出部11bを接続することで、圧電デバイス30が得られる。
(3) Method for Manufacturing Piezoelectric Laminates, Piezoelectric Elements, and Piezoelectric Devices Next, the method for manufacturing the above-mentioned piezoelectric laminate 10 will be described. First, the buffer layer 7 is formed on any of the main surfaces of the substrate 1 by using, for example, the PLD method. The following conditions are exemplified as processing conditions for forming the buffer layer 7. Then, the lower electrode film 2 is formed on the buffer layer 7 by using, for example, an RF magnetron sputtering method. A substrate 1 in which the buffer layer 7 and the lower electrode film 2 are provided in advance on any of the main surfaces may be prepared. Subsequently, a KNN film 3 is formed on the lower electrode film 2 by using, for example, an RF magnetron sputtering method. The following conditions are exemplified as the treatment conditions for forming the KNN film 3. Then, the upper electrode film 4 is formed on the KNN film 3 by using, for example, an RF magnetron sputtering method. As a result, the piezoelectric laminate 10 is obtained. Then, the piezoelectric element 20 is obtained by molding the piezoelectric laminate 10 into a predetermined shape by etching or the like, and the piezoelectric device 30 is obtained by connecting the voltage application unit 11a or the voltage detection unit 11b to the piezoelectric element 20. Be done.

(バッファ層形成時の処理条件の一例)
導入ガス:Oガス
ガス雰囲気の圧力:7.3×10−2Pa
レーザ周波数:7Hz
LSCO層以外の上述の層を形成する際の基板温度:800℃
LSCO層を形成する際の基板温度:550℃
(Example of processing conditions when forming a buffer layer)
Introduced gas: O 2 gas O 2 gas Atmospheric pressure: 7.3 × 10 -2 Pa
Laser frequency: 7Hz
Substrate temperature when forming the above-mentioned layer other than the LSCO layer: 800 ° C.
Substrate temperature when forming the LSCO layer: 550 ° C

(下部電極膜および上部電極膜製膜時の処理条件の一例)
基板温度:300℃
放電パワー:1200W
導入ガス:Arガス
Arガス雰囲気の圧力:0.3Pa
製膜時間:5分
(Example of processing conditions for lower electrode film and upper electrode film formation)
Substrate temperature: 300 ° C
Discharge power: 1200W
Introduced gas: Ar gas Ar gas Atmospheric pressure: 0.3Pa
Film formation time: 5 minutes

(KNN膜製膜時の処理条件の一例)
基板温度:600℃
放電パワー:2200W
導入ガス:Ar+O混合ガス
Ar+O混合ガス雰囲気の圧力:0.3Pa
ガスに対するArガスの分圧(Ar/O分圧比):25/1
製膜速度:1μm/hr
(Example of processing conditions for KNN film formation)
Substrate temperature: 600 ° C
Discharge power: 2200W
Introduced gas: Ar + O 2 mixed gas Ar + O 2 mixed gas Atmospheric pressure: 0.3 Pa
Partial pressure of Ar gas to O 2 gas (Ar / O 2 partial pressure ratio): 25/1
Film formation speed: 1 μm / hr

基板1とバッファ層7との間の密着層6やKNN膜3と上部電極膜4との間の密着層を設ける場合、密着層を形成する際の処理条件は、上述の下部電極膜や上部電極膜製膜時の処理条件と同一の条件とすることができる。 When the adhesion layer 6 between the substrate 1 and the buffer layer 7 and the adhesion layer between the KNN film 3 and the upper electrode film 4 are provided, the processing conditions for forming the adhesion layer are the above-mentioned lower electrode film and the upper portion. The conditions can be the same as the processing conditions at the time of forming the electrode film.

(4)本実施形態により得られる効果
本実施形態によれば、以下に示す1つまたは複数の効果が得られる。
(4) Effects obtained by the present embodiment According to the present embodiment, one or more of the following effects can be obtained.

(a)KNN膜3を単結晶のエピタキシャル膜とすることで、多結晶のKNN膜よりも圧電特性を向上させることができる。例えば、KNN膜3の圧電定数の絶対値(例えば|d31|)を、多結晶のKNN膜よりも遥かに高くすることができる。これにより、圧電デバイス30をアクチュエータとして機能させる場合において、単結晶のKNN膜3を有する圧電デバイス30(本実施形態にかかる圧電デバイス30)と、多結晶のKNN膜を有する圧電デバイスと、にそれぞれ同一の電圧を印加した際、単結晶のKNN膜3の変形量の方が多結晶のKNN膜の変形量よりも大きくなる。すなわち、単結晶のKNN膜3と多結晶のKNN膜とを同じ量変形させる場合、単結晶のKNN膜3に印加する電圧は多結晶のKNN膜に印加する電圧よりも小さくてすむ。その結果、多結晶のKNN膜を有する圧電デバイスよりも、消費電力を低減することができる。 (A) By using the KNN film 3 as a single crystal epitaxial film, the piezoelectric characteristics can be improved as compared with the polycrystalline KNN film. For example, the absolute value of the piezoelectric constant of the KNN film 3 (for example, | d 31 |) can be made much higher than that of the polycrystalline KNN film. As a result, when the piezoelectric device 30 functions as an actuator, the piezoelectric device 30 having a single crystal KNN film 3 (the piezoelectric device 30 according to the present embodiment) and the piezoelectric device having a polycrystalline KNN film are used, respectively. When the same voltage is applied, the amount of deformation of the single crystal KNN film 3 is larger than the amount of deformation of the polycrystalline KNN film. That is, when the single crystal KNN film 3 and the polycrystalline KNN film are deformed by the same amount, the voltage applied to the single crystal KNN film 3 can be smaller than the voltage applied to the polycrystalline KNN film. As a result, the power consumption can be reduced as compared with the piezoelectric device having a polycrystalline KNN film.

(b)単結晶のKNN膜3は、多結晶のKNN膜のように複数の結晶粒子および結晶粒界を有さない。このため、本実施形態にかかる圧電デバイス30をセンサとして機能させた場合、KNN膜3中を伝搬する音波や弾性波等の波の減衰が多結晶のKNN膜を有する圧電デバイスよりも少なくなる。その結果、本実施形態にかかる圧電デバイス30は、従来の多結晶のKNN膜を有する圧電デバイスよりも高いセンサ特性(例えば測定応答性)を有することとなる。 (B) The single crystal KNN film 3 does not have a plurality of crystal particles and grain boundaries unlike the polycrystalline KNN film. Therefore, when the piezoelectric device 30 according to the present embodiment functions as a sensor, the attenuation of waves such as sound waves and elastic waves propagating in the KNN film 3 is less than that of the piezoelectric device having a polycrystalline KNN film. As a result, the piezoelectric device 30 according to the present embodiment has higher sensor characteristics (for example, measurement responsiveness) than the conventional piezoelectric device having a polycrystalline KNN film.

(c)単結晶のKNN膜3は、多結晶のKNN膜のように複数の結晶粒子および結晶粒界を有さないことから、単結晶のKNN膜3を有する圧電積層体10を所定の形状に成形する際、結晶粒界の影響を受けることがない。このため、KNN膜3の加工を多結晶のKNN膜よりも高精度で行うことが容易となる。 (C) Since the single crystal KNN film 3 does not have a plurality of crystal particles and grain boundaries unlike the polycrystalline KNN film, the piezoelectric laminate 10 having the single crystal KNN film 3 has a predetermined shape. It is not affected by the grain boundaries when it is molded into. Therefore, it becomes easier to process the KNN film 3 with higher accuracy than the polycrystalline KNN film.

(d)圧電膜がKNN膜3、すなわちアルカリニオブ酸化物で形成された鉛非含有の膜であることから、公害防止の観点からも好ましい。 (D) Since the piezoelectric film is a KNN film 3, that is, a lead-free film formed of an alkali niobium oxide, it is also preferable from the viewpoint of pollution prevention.

(5)変形例
本実施形態は上述の態様に限定されず、例えば以下のように変更することもできる。
(5) Modification Example This embodiment is not limited to the above-described embodiment, and can be modified as follows, for example.

(変形例1)
例えば、バッファ層7は、上述のYSZの他、Scの酸化物(Sc)で安定化されたジルコニア(組成式(ZrO1−x(Sc、略称:ScSZ)を用いることにより形成してもよい。本変形例では、上記組成式中の係数xを例えば0.085≦x≦0.095の範囲内の大きさとすることで、バッファ層7の結晶構造をキュービック相とすることができる。ScSZは、結晶構造がキュービック相となる組成範囲(上記組成式中の係数xの範囲)がYSZよりも狭いものの、YSZよりも良好な酸素イオン導電性を有する。このため、ScSZを用いてバッファ層7を基板1上に直接形成すると、基板1(Si)とバッファ層7(ScSZ)との間の界面から酸素(O)を脱離させることができ、基板1とバッファ層7との間の界面にアモルファスのSiO層が形成されることを抑制できる。その結果、バッファ層7の結晶性の乱れを抑制でき、バッファ層7を基板1の面内で安定してエピタキシャル成長させることができる。また、ScSZを用いてバッファ層7を形成することにより、バッファ層7をPLD法ではなくスパッタリング法で形成した場合であっても、上述のSiO層の形成を抑制することが可能となる。スパッタリング法は大口径化や量産性の点でPLD法よりも好ましい。本変形例によっても、下部電極膜2およびKNN膜3をエピタキシャル成長させることができ、上述の実施形態と同様の効果を得ることができる。
(Modification example 1)
For example, in the buffer layer 7, in addition to the above-mentioned YSZ, zirconia stabilized with an oxide of Sc (Sc 2 O 3 ) (composition formula (ZrO 2 ) 1-x (Sc 2 O 3 ) x , abbreviation: ScSZ ) May be used. In this modification, the crystal structure of the buffer layer 7 can be a cubic phase by setting the coefficient x in the composition formula to, for example, a size within the range of 0.085 ≦ x ≦ 0.095. ScSZ has a composition range in which the crystal structure is in the cubic phase (range of the coefficient x in the above composition formula) is narrower than that of YSZ, but has better oxygen ion conductivity than YSZ. Therefore, when the buffer layer 7 is directly formed on the substrate 1 using ScSZ, oxygen (O) can be desorbed from the interface between the substrate 1 (Si) and the buffer layer 7 (ScSZ), and the substrate can be desorbed. It is possible to suppress the formation of an amorphous SiO 2 layer at the interface between 1 and the buffer layer 7. As a result, the disorder of the crystallinity of the buffer layer 7 can be suppressed, and the buffer layer 7 can be stably epitaxially grown in the plane of the substrate 1. Further, by forming the buffer layer 7 using ScSZ, it is possible to suppress the formation of the SiO 2 layer described above even when the buffer layer 7 is formed by the sputtering method instead of the PLD method. The sputtering method is preferable to the PLD method in terms of large diameter and mass productivity. Also in this modification, the lower electrode film 2 and the KNN film 3 can be epitaxially grown, and the same effect as that of the above-described embodiment can be obtained.

(変形例2)
例えば、バッファ層7は、上述のYSZ、ScSZの他、イットリウム(Y)、スカンジウム(Sc)、イッテルビウム(Yb)、エルビウム(Er)、ジスプロシウム(Dy)、ガドリニウム(Gd)およびユウロピウム(Eu)からなる群より選択される1種または2種以上の希土類元素の酸化物で安定化されたジルコニアを用いて形成してもよい。すなわち、バッファ層7は、例えば、組成式(ZrO1−x(Ln(例えば0.07≦x≦0.11)で表されるランタノイド(Ln)の酸化物(Ln)で安定化されたジルコニアを用いることにより形成することができる。ランタノイドとは、Y、Sc、Yb、Er、Dy、GdおよびEuの総称である。また例えば、バッファ層7は、γ−アルミナ(γ−Al)を用いることにより形成してもよい。本変形例によっても、下部電極膜2およびKNN膜3をエピタキシャル成長させることができ、上述の実施形態等と同様の効果を得ることができる。
(Modification 2)
For example, the buffer layer 7 is made from yttrium (Y), scandium (Sc), itterbium (Yb), erbium (Er), dysprosium (Dy), gadolinium (Gd) and europium (Eu) in addition to the above-mentioned YSZ and ScSZ. It may be formed using zirconia stabilized with an oxide of one or more rare earth elements selected from the group. That is, the buffer layer 7 is, for example, an oxide (Ln) of a lanthanoid (Ln) represented by the composition formula (ZrO 2 ) 1-x (Ln 2 O 3 ) x (for example, 0.07 ≦ x ≦ 0.11). It can be formed by using zirconia stabilized in 2 O 3). Lanthanoid is a general term for Y, Sc, Yb, Er, Dy, Gd and Eu. Further, for example, the buffer layer 7 may be formed by using γ-alumina (γ-Al 2 O 3). Also in this modification, the lower electrode film 2 and the KNN film 3 can be epitaxially grown, and the same effect as that of the above-described embodiment can be obtained.

(変形例3)
また、図3(a)に例示するように、基板1として、表面の結晶が(100)面方位に配向したSi基板を用いる場合、バッファ層7は、上述のLnの酸化物(Ln)で安定化されたジルコニアからなる層(以下、LnSZ層とも称する)7a、酸化セリウム(CeO)からなる層7b、およびランタンストロンチウムコバルタイト(LaSrCoO、略称:LSCO)からなる層7cを基板1の側からこの順に積層することにより形成してもよい。LnSZ層7a、CeO層7b、LSCO層7cを構成する結晶はそれぞれ、基板1の表面に対して(100)面方位に配向していることが好ましい。このように複数の層を積層することによりバッファ層7を形成する場合、複数層の合計厚さが上述の実施形態に記載の範囲内の厚さとなることが好ましい。本変形例においてLnSZ層7aがYSZ層である場合、LSCO層7cの組成は、La0.5Sr0.5CoOであることが好ましい。また、この場合の各層の厚さの一例として、YSZ層:20〜25nm、CeO層:30nm、LSCO層:50nmがあげられる。本変形例によっても、下部電極膜2およびKNN膜3をエピタキシャル成長させることができ、上述の実施形態や変形例と同様の効果を得ることができる。
(Modification example 3)
Further, as illustrated in FIG. 3A, when a Si substrate in which the surface crystals are oriented in the (100) plane orientation is used as the substrate 1, the buffer layer 7 is formed by the above-mentioned Ln oxide (Ln 2 O). A layer made of zirconia stabilized in 3) (hereinafter, also referred to as LnSZ layer) 7a, a layer 7b made of cerium oxide (CeO 2 ), and a layer 7c made of lanthanum strontium cobaltite (LaSrCoO 3 , abbreviated as LSCO). It may be formed by laminating in this order from the side of the substrate 1. It is preferable that the crystals constituting the LnSZ layer 7a, the CeO 2 layer 7b, and the LSCO layer 7c are respectively oriented in the (100) plane orientation with respect to the surface of the substrate 1. When the buffer layer 7 is formed by laminating a plurality of layers in this way, it is preferable that the total thickness of the plurality of layers is within the range described in the above-described embodiment. When the LnSZ layer 7a is the YSZ layer in this modification, the composition of the LSCO layer 7c is preferably La 0.5 Sr 0.5 CoO 3. Further, as an example of the thickness of each layer in this case, the YSZ layer: 20 to 25 nm, the CeO 2 layer: 30 nm, and the LSCO layer: 50 nm can be mentioned. Also in this modification, the lower electrode film 2 and the KNN film 3 can be epitaxially grown, and the same effects as those in the above-described embodiment and modification can be obtained.

(変形例4)
また、図3(b)に例示するように、基板1として、表面の結晶が(111)面方位に配向したSi基板を用いる場合、バッファ層7は、CeOからなる層7d、Ptからなる層7eおよびLaNiOからなる層7fを基板1の側からこの順に積層することにより形成してもよい。CeO層7d、Pt層7eを構成する結晶はそれぞれ、基板1の表面に対して(111)面方位に配向していることが好ましく、LaNiO層7fを構成する結晶は、基板1の表面に対して(100)面方位に配向していることが好ましい。すなわち、本変形例では、LaNiO層7fを配向性変換層としても機能させることが好ましい。本変形例におけるバッファ層7の厚さは、変形例3と同様にバッファ層7の合計厚さが上述の実施形態に記載の範囲内の厚さとなることが好ましい。本変形例によっても、下部電極膜2およびKNN膜3をエピタキシャル成長させることができ、上述の実施形態や変形例と同様の効果を得ることができる。
(Modification example 4)
Further, as illustrated in FIG. 3B, when a Si substrate in which the surface crystals are oriented in the (111) plane direction is used as the substrate 1, the buffer layer 7 is composed of layers 7d and Pt made of CeO 2. The layer 7f composed of the layer 7e and the LaNiO 3 may be formed by laminating in this order from the side of the substrate 1. The crystals constituting the CeO 2 layer 7d and the Pt layer 7e are preferably oriented in the (111) plane direction with respect to the surface of the substrate 1, and the crystals constituting the LaNiO 3 layer 7f are the surfaces of the substrate 1. It is preferable that it is oriented in the (100) plane direction. That is, in this modification, it is preferable that the LaNiO 3 layer 7f also functions as an orientation conversion layer. As for the thickness of the buffer layer 7 in this modification, it is preferable that the total thickness of the buffer layers 7 is within the range described in the above-described embodiment as in the case of modification 3. Also in this modification, the lower electrode film 2 and the KNN film 3 can be epitaxially grown, and the same effects as those in the above-described embodiment and modification can be obtained.

(変形例5)
また例えば、上述の変形例3,4において、CeO層7b,7dを、サマリウム(Sm)をドープしたセリア系酸化物、すなわちサマリウムドープトセリア(化学式:SmCeO、略称SDC)を用いて形成した層、または、Gdをドープしたセリア系酸化物、すなわちガドリニウムドープトセリア(化学式:GdCeO、略称:GDC)を用いて形成した層としてもよい。本変形例では、SmまたはGdのドープ量は例えば10mol%の濃度とすることができる。SDCの組成の一例としてSm0.1Ce0.91.95があげられ、GDCの組成の一例としてGd0.1Ce0.91.95があげられる。SDC、GDCは、ScSZと同様に良好な酸素イオン導電性を有している。このため、バッファ層7がSDC層またはGDC層を有することで、変形例1と同様に、SDC層またはGDC層と、この層に隣接する層と、の間の界面にアモルファスのSiO層が形成されることを抑制することができる。本変形例によっても、上述の下部電極膜2およびKNN膜3をエピタキシャル成長させることができ、上述の実施形態や変形例と同様の効果を得ることができる。
(Modification 5)
Further, for example, in the above-mentioned modified examples 3 and 4, the CeO 2 layers 7b and 7d are formed by using a samarium (Sm) -doped ceria oxide, that is, a samarium-doped ceria (chemical formula: SmCeO x , abbreviated as SDC). The layer may be formed by using a Gd-doped ceria oxide, that is, a gadolinium-doped toceria (chemical formula: GdCeO x, abbreviated as GDC). In this modification, the doping amount of Sm or Gd can be, for example, a concentration of 10 mol%. An example of the composition of SDC is Sm 0.1 Ce 0.9 O 1.95 , and an example of the composition of GDC is Gd 0.1 Ce 0.9 O 1.95 . SDC and GDC have good oxygen ion conductivity like ScSZ. Therefore, since the buffer layer 7 has the SDC layer or the GDC layer, the amorphous SiO 2 layer is formed at the interface between the SDC layer or the GDC layer and the layer adjacent to the SDC layer or the layer adjacent to the SDC layer or the GDC layer as in the first modification. It can be suppressed from being formed. Also in this modification, the lower electrode film 2 and the KNN film 3 can be epitaxially grown, and the same effects as those in the above-described embodiment and modification can be obtained.

<他の実施形態>
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
<Other embodiments>
The embodiments of the present invention have been specifically described above. However, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist thereof.

例えば、上述の圧電デバイス30を、表面弾性波(SAW:Surface Acoustic Wave)フィルタ等のフィルタデバイスとして機能させてもよい。図4に、SAWデバイスとして機能させることが可能な圧電デバイス30Aの概略構成図を示す。図4に示すように、圧電デバイス30Aは、圧電積層体10Aを所定の形状に成形して得られる圧電素子20Aと、圧電素子20Aに接続される電圧印加部11aおよび電圧検出部11bと、を少なくとも備えている。 For example, the above-mentioned piezoelectric device 30 may function as a filter device such as a surface acoustic wave (SAW) filter. FIG. 4 shows a schematic configuration diagram of the piezoelectric device 30A capable of functioning as a SAW device. As shown in FIG. 4, the piezoelectric device 30A includes a piezoelectric element 20A obtained by molding a piezoelectric laminate 10A into a predetermined shape, and a voltage applying unit 11a and a voltage detecting unit 11b connected to the piezoelectric element 20A. At least I have it.

圧電積層体10Aは、基板1と、基板1上に形成されたバッファ層7と、バッファ層7上に製膜された単結晶のKNN膜(圧電膜)3と、KNN膜3上に製膜された電極膜4と、を備えている。基板1とバッファ層7との間には、これらの密着性を高めるため、密着層6が設けられている。 The piezoelectric laminate 10A is formed on the substrate 1, the buffer layer 7 formed on the substrate 1, the single crystal KNN film (piezoelectric film) 3 formed on the buffer layer 7, and the KNN film 3. The electrode film 4 is provided. An adhesion layer 6 is provided between the substrate 1 and the buffer layer 7 in order to improve the adhesion thereof.

圧電素子20Aは、上部電極膜4を所定のパターンに成形したパターン電極を有している。圧電素子20Aは、入力側(電圧印加用)の正負一対のパターン電極4pと、出力側(電圧検出用)の正負一対のパターン電極4pと、を有している。パターン電極4p,4pは、それぞれ、例えば基部と、基部から延びて等間隔に配置された複数の電極指と、を有する櫛歯(くし型)電極(IDT:Inter Digital Transducer)として形成されている。 The piezoelectric element 20A has a pattern electrode obtained by molding the upper electrode film 4 into a predetermined pattern. The piezoelectric element 20A includes a pair of positive and negative pattern electrodes 4p 1 on the input side (voltage application), and a pair of positive and negative pattern electrodes 4p 2 on the output side (voltage detection), the. The pattern electrodes 4p 1 and 4p 2 are formed as comb-shaped electrodes (IDTs) having, for example, a base and a plurality of electrode fingers extending from the base and arranged at equal intervals. ing.

圧電デバイス30Aでは、電圧印加部11aをパターン電極4p間に接続し、電圧検出部11bをパターン電極4p間に接続している。電圧印加部11aによりパターン電極4p間に電圧を印加することで、KNN膜3の表面にSAWが励起する。例えばパターン電極4pの隣接する電極指間のピッチを調整することで、励起させるSAWの周波数を調整することができる。例えば、パターン電極4pの上述のピッチが短くなるほどSAWの周波数は高くなり、上述のピッチが長くなるほどSAWの周波数は低くなる。電圧印加部11aにより励起され、KNN膜3を伝搬してパターン電極4pに到達したSAWのうち、パターン電極4pの隣接する電極指間のピッチ等に応じて定まる所定の周波数(周波数成分)を有するSAWにより、パターン電極4p間に電圧が発生する。この電圧を電圧検出部11bによって検出することで、励起させたSAWのうち所定の周波数を有するSAWを抽出することができる。なお、ここでいう「所定の周波数」という用語は、所定の周波数だけでなく、中心周波数が所定の周波数である所定の周波数帯域を含み得る。本変形例によっても、上述の実施形態と同様の効果を得ることができる。 In the piezoelectric device 30A, is connected with a voltage application unit 11a between the pattern electrode 4p 1, connect the voltage detection unit 11b between the pattern electrodes 4p 2. By applying a voltage between the pattern electrode 4p 1 by the voltage application section 11a, SAW is excited on the surface of the KNN layer 3. For example, by adjusting the pitch between adjacent electrode fingers of the pattern electrode 4p 1, it is possible to adjust the frequency of the SAW that excited. For example, the frequency of the SAW is increased as described above of the pitch of the pattern electrodes 4p 1 is shortened, the frequency of the SAW as pitch described above is longer decreases. Is excited by the voltage application unit 11a, among the SAW having reached the pattern electrode 4p 2 propagates the KNN film 3, a predetermined determined according to the pitch or the like between adjacent electrode fingers of the pattern electrode 4p 2 frequency (frequency components) A voltage is generated between the pattern electrodes 4p 2 by the SAW having. By detecting this voltage by the voltage detection unit 11b, it is possible to extract the SAW having a predetermined frequency from the excited SAWs. The term "predetermined frequency" here may include not only a predetermined frequency but also a predetermined frequency band in which the center frequency is a predetermined frequency. The same effect as that of the above-described embodiment can be obtained by this modification as well.

また例えば、上述の実施形態において、圧電積層体を圧電素子に成形する際、圧電積層体(圧電素子)を用いて作製した圧電デバイスをアクチュエータやセンサ等の所望の用途に適用することができる限り、圧電積層体から基板を除去してもよい。 Further, for example, in the above-described embodiment, when the piezoelectric laminate is molded into a piezoelectric element, as long as the piezoelectric device manufactured by using the piezoelectric laminate (piezoelectric element) can be applied to a desired application such as an actuator or a sensor. , The substrate may be removed from the piezoelectric laminate.

<本発明の好ましい態様>
以下、本発明の好ましい態様について付記する。
<Preferable Aspect of the Present Invention>
Hereinafter, preferred embodiments of the present invention will be added.

(付記1)
本発明の一態様によれば、
基板と、前記基板上に製膜された圧電膜と、を備え、
前記圧電膜は、組成式(K1−xNa)NbO(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる単結晶のエピタキシャル膜である圧電積層体が提供される。
(Appendix 1)
According to one aspect of the invention
A substrate and a piezoelectric film formed on the substrate are provided.
As the piezoelectric film, a piezoelectric laminate which is a single crystal epitaxial film composed of an alkaline niobium oxide having a perovskite structure represented by the composition formula (K 1-x Na x ) NbO 3 (0 <x <1) is provided. NS.

(付記2)
付記1の積層体であって、好ましくは、
前記基板と前記圧電膜との間(前記基板上)には、ランタノイド(イットリウム、スカンジウム、イッテルビウム、エルビウム、ジスプロシウム、ガドリニウムおよびユウロピウムからなる群より選択される1種または2種以上の希土類元素)の酸化物で安定化されたジルコニアからなるバッファ層、γ−アルミナからなるバッファ層、前記ランタノイドの酸化物で安定化されたジルコニアからなる層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなるバッファ層、または、酸化セリウムからなる層と白金からなる層とニッケル酸ランタンからなる層とが前記基板の側からこの順に積層されてなるバッファ層のいずれかが設けられている。
(Appendix 2)
The laminated body of Appendix 1, preferably
Between the substrate and the piezoelectric film (on the substrate), lanthanoids (one or more rare earth elements selected from the group consisting of yttrium, scandium, yttrium, erbium, displosium, gadolinium and europium) An oxide-stabilized zirconia buffer layer, a γ-alumina buffer layer, a lanthanoid oxide-stabilized zirconia layer, a cerium oxide layer, and a lanthanstrontium cobaltite layer. Is a buffer layer in which is laminated in this order from the substrate side, or a buffer layer in which a layer made of cerium oxide, a layer made of platinum, and a layer made of lanthanate nickate are laminated in this order from the side of the substrate. Either is provided.

(付記3)
付記2の積層体であって、好ましくは、
前記バッファ層と前記圧電膜との間には、電極膜が設けられている。
(Appendix 3)
The laminated body of Appendix 2, preferably
An electrode film is provided between the buffer layer and the piezoelectric film.

(付記4)
付記2または3の積層体であって、好ましくは、
前記圧電膜上には、電極膜が設けられている。
(Appendix 4)
It is a laminate of Appendix 2 or 3, preferably
An electrode film is provided on the piezoelectric film.

(付記5)
付記1〜4のいずれかの積層体であって、好ましくは、
前記基板は、単結晶シリコン、単結晶チタン酸ストロンチウム、単結晶酸化マグネシウム、または単結晶蛍石のいずれかからなる基板、または単結晶シリコンからなるシリコン層を有するSOI基板である。
(Appendix 5)
It is a laminated body according to any one of Supplementary note 1 to 4, and is preferable.
The substrate is a substrate made of any one of single crystal silicon, strontium titanate, single crystal magnesium oxide, or single crystal fluorite, or an SOI substrate having a silicon layer made of single crystal silicon.

(付記6)
付記3〜5のいずれかの積層体であって、好ましくは、
前記電極膜は単結晶膜である。
(Appendix 6)
It is a laminated body according to any one of Appendix 3-5, and is preferable.
The electrode film is a single crystal film.

(付記7)
本発明のさらに他の態様によれば、
基板上に、組成式(K1−xNa)NbO(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物をエピタキシャル成長させることで単結晶の圧電膜を製膜する工程を有する圧電積層体の製造方法が提供される。
(Appendix 7)
According to yet another aspect of the invention.
A step of forming a single crystal piezoelectric film by epitaxially growing an alkali niobium oxide having a perovskite structure represented by the composition formula (K 1-x Na x ) NbO 3 (0 <x <1) on a substrate. A method for producing a piezoelectric laminate having a structure is provided.

(付記8)
付記7の方法であって、好ましくは、
前記基板上に、ランタノイドの酸化物で安定化されたジルコニアからなるバッファ層、γ−アルミナからなるバッファ層、前記ランタノイドの酸化物で安定化されたジルコニアからなる層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなるバッファ層、または、酸化セリウムからなる層と白金からなる層とニッケル酸ランタンからなる層とが前記基板の側からこの順に積層されてなるバッファ層のいずれかを形成する工程をさらに有し、
前記圧電膜を製膜する工程では、前記バッファ層上に前記圧電膜を製膜する。
(Appendix 8)
The method of Appendix 7, preferably
On the substrate, a buffer layer made of zirconia stabilized with an oxide of lanthanoid, a buffer layer made of γ-alumina, a layer made of zirconia stabilized with an oxide of lanthanoid, a layer made of cerium oxide, and lanthanum. A buffer layer in which a layer made of strontium cobaltite is laminated in this order from the side of the substrate, or a layer made of cerium oxide, a layer made of platinum, and a layer made of lanthanum nickate are formed in this order from the side of the substrate. Further comprising the step of forming any of the laminated buffer layers,
In the step of forming the piezoelectric film, the piezoelectric film is formed on the buffer layer.

(付記9)
付記8の方法であって、好ましくは、
前記バッファ層上に電極膜を製膜する工程をさらに有し、
前記圧電膜を製膜する工程では、前記電極膜上に前記圧電膜を製膜する。
(Appendix 9)
The method of Appendix 8, preferably
Further having a step of forming an electrode film on the buffer layer,
In the step of forming the piezoelectric film, the piezoelectric film is formed on the electrode film.

(付記10)
付記8または9の方法であって、好ましくは、
前記圧電膜上に電極膜を製膜する工程をさらに有する。
(Appendix 10)
The method of Appendix 8 or 9, preferably
It further has a step of forming an electrode film on the piezoelectric film.

(付記11)
本発明のさらに他の態様によれば、
基板と、前記基板上に製膜された第1電極膜と、前記第1電極膜上に製膜され、組成式(K1−xNa)NbO(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる単結晶のエピタキシャル膜である圧電膜と、前記圧電膜上に製膜された第2電極膜と、を備える圧電積層体と、
前記第1電極膜と前記第2電極膜との間に接続される電圧検出部および電圧印加部のうち少なくともいずれかと、を備える圧電素子または圧電デバイスが提供される。
(Appendix 11)
According to yet another aspect of the invention.
The substrate, the first electrode film formed on the substrate, and the film formed on the first electrode film and represented by the composition formula (K 1-x Na x ) NbO 3 (0 <x <1). A piezoelectric laminate comprising a piezoelectric film which is a single crystal epitaxial film made of an alkaliniobium oxide having a perovskite structure and a second electrode film formed on the piezoelectric film.
Provided is a piezoelectric element or piezoelectric device including at least one of a voltage detecting unit and a voltage applying unit connected between the first electrode film and the second electrode film.

(付記12)
本発明のさらに他の態様によれば、
基板と、前記基板上に製膜され、組成式(K1−xNa)NbO(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる単結晶のエピタキシャル膜である圧電膜と、前記圧電膜上に製膜された電極膜(パターン電極膜)と、を備える圧電積層体と、
前記パターン電極間に接続される電圧検出部および電圧印加部のうち少なくともいずれかと、を備える圧電素子または圧電デバイスが提供される。
(Appendix 12)
According to yet another aspect of the invention.
It is a single crystal epitaxial film composed of a substrate and an alkaliniobium oxide having a perovskite structure represented by the composition formula (K 1-x Na x ) NbO 3 (0 <x <1) formed on the substrate. A piezoelectric laminate comprising a piezoelectric film and an electrode film (pattern electrode film) formed on the piezoelectric film, and a piezoelectric laminate.
A piezoelectric element or piezoelectric device including at least one of a voltage detecting unit and a voltage applying unit connected between the pattern electrodes is provided.

1 基板
3 圧電膜
10 圧電積層体
1 Substrate 3 Piezoelectric film 10 Piezoelectric laminate

Claims (10)

基板と、前記基板上に製膜されたバッファ層と、前記バッファ層上に製膜された第1電極膜と、前記第1電極膜上に製膜された圧電膜と、を備え、
前記バッファ層は、スカンジウム、イッテルビウム、エルビウム、ジスプロシウム、ガドリニウム、およびユウロピウムからなる群より選択される1種または2種以上の希土類元素の酸化物で安定化されたジルコニアからなる層、前記希土類元素の酸化物で安定化されたジルコニアからなる層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなる層、または、酸化セリウムからなる層と白金からなる層とニッケル酸ランタンからなる層とが前記基板の側からこの順に積層されてなる層のいずれかであり、
前記圧電膜は、組成式(K1−xNa)NbO(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる単結晶のエピタキシャル膜である圧電積層体。
A substrate, a buffer layer formed on the substrate, a first electrode film formed on the buffer layer, and a piezoelectric film formed on the first electrode film are provided.
The buffer layer is a layer composed of zirconia stabilized with an oxide of one or more rare earth elements selected from the group consisting of scandium, itterbium, erbium, dysprosium, gadolinium, and europium. A layer made of oxide-stabilized zirconia, a layer made of cerium oxide, and a layer made of lanthanum strontium cobaltite are laminated in this order from the side of the substrate, or a layer made of cerium oxide and platinum. The layer and the layer made of lanthanum nickate are one of the layers in which the layers are laminated in this order from the side of the substrate.
The piezoelectric film is a piezoelectric laminate which is a single crystal epitaxial film made of an alkaline niobium oxide having a perovskite structure represented by the composition formula (K 1-x Na x ) NbO 3 (0 <x <1).
基板と、前記基板上に製膜されたバッファ層と、前記バッファ層上に製膜された圧電膜と、を備え、A substrate, a buffer layer formed on the substrate, and a piezoelectric film formed on the buffer layer are provided.
前記バッファ層は、組成式(ZrOThe buffer layer has a composition formula (ZrO). 2 ) 1−x1-x (Y(Y 2 O 3 ) x で表され、前記組成式中の係数xが0.065≦x≦0.155の範囲内である層、または、組成式(ZrOA layer represented by the above formula in which the coefficient x in the composition formula is within the range of 0.065 ≦ x ≦ 0.155, or the composition formula (ZrO). 2 ) 1−x1-x (Y(Y 2 O 3 ) x で表され、前記組成式中の係数xが0.065≦x≦0.155の範囲内である層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなる層のいずれかであり、A layer in which the coefficient x in the composition formula is within the range of 0.065 ≦ x ≦ 0.155, a layer made of cerium oxide, and a layer made of lanthanum strontium cobaltite are arranged in this order from the side of the substrate. It is one of the laminated layers,
前記圧電膜は、組成式(KThe piezoelectric film has a composition formula (K). 1−x1-x NaNa x )NbO) NbO 3 (0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる単結晶のエピタキシャル膜である圧電積層体。A piezoelectric laminate which is a single crystal epitaxial film made of an alkali niobium oxide having a perovskite structure represented by (0 <x <1).
基板と、前記基板上に製膜されたバッファ層と、前記バッファ層上に製膜された圧電膜と、を備え、A substrate, a buffer layer formed on the substrate, and a piezoelectric film formed on the buffer layer are provided.
前記バッファ層は、スカンジウム、イッテルビウム、エルビウム、ジスプロシウム、ガドリニウム、およびユウロピウムからなる群より選択される1種または2種以上の希土類元素の酸化物で安定化されたジルコニアからなる層、または、前記希土類元素の酸化物で安定化されたジルコニアからなる層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなる層のいずれかであり、The buffer layer is a layer composed of zirconia stabilized with an oxide of one or more rare earth elements selected from the group consisting of scandium, itterbium, erbium, dysprosium, gadolinium, and europium, or the rare earth element. One of the layers in which a layer made of zirconia stabilized with an elemental oxide, a layer made of cerium oxide, and a layer made of lanthanum strontium cobaltite are laminated in this order from the side of the substrate.
前記圧電膜は、組成式(KThe piezoelectric film has a composition formula (K). 1−x1-x NaNa x )NbO) NbO 3 (0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる単結晶のエピタキシャル膜である圧電積層体。A piezoelectric laminate which is a single crystal epitaxial film made of an alkali niobium oxide having a perovskite structure represented by (0 <x <1).
基板上に、スカンジウム、イッテルビウム、エルビウム、ジスプロシウム、ガドリニウム、およびユウロピウムからなる群より選択される1種または2種以上の希土類元素の酸化物で安定化されたジルコニアからなるバッファ層、前記希土類元素の酸化物で安定化されたジルコニアからなる層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなるバッファ層、または、酸化セリウムからなる層と白金からなる層とニッケル酸ランタンからなる層とが前記基板の側からこの順に積層されてなるバッファ層のいずれかのバッファ層を形成する工程と、
前記バッファ層上に、第1電極膜を製膜する工程と、
前記第1電極膜上に、組成式(K1−xNa)NbO(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物をエピタキシャル成長させることで単結晶の圧電膜を製膜する工程と、を有する圧電積層体の製造方法。
On a substrate, a buffer layer composed of zirconia stabilized with an oxide of one or more rare earth elements selected from the group consisting of scandium, itterbium, erbium, dysprosium, gadolinium, and europium, said A buffer layer in which a layer made of oxide-stabilized zirconia, a layer made of cerium oxide, and a layer made of lanthanum strontium cobaltite are laminated in this order from the side of the substrate, or a layer made of cerium oxide and platinum. A step of forming a buffer layer of any of the buffer layers in which a layer made of the material and a layer made of lanthanum nickelate are laminated in this order from the side of the substrate.
A step of forming a first electrode film on the buffer layer and
A single crystal piezoelectric film is produced by epitaxially growing an alkaline niobium oxide having a perovskite structure represented by the composition formula (K 1-x Na x ) NbO 3 (0 <x <1) on the first electrode film. method of manufacturing a piezoelectric laminate comprising the steps of film.
基板上に、組成式(ZrOComposition formula (ZrO) on the substrate 2 ) 1−x1-x (Y(Y 2 O 3 ) x で表され、前記組成式中の係数xが0.065≦x≦0.155の範囲内であるバッファ層、または、組成式(ZrOThe buffer layer represented by, and the coefficient x in the composition formula is within the range of 0.065 ≦ x ≦ 0.155, or the composition formula (ZrO). 2 ) 1−x1-x (Y(Y 2 O 3 ) x で表され、前記組成式中の係数xが0.065≦x≦0.155の範囲内である層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなるバッファ層のいずれかのバッファ層を形成する工程と、A layer in which the coefficient x in the composition formula is within the range of 0.065 ≦ x ≦ 0.155, a layer made of cerium oxide, and a layer made of lanthanum strontium cobaltite are formed in this order from the side of the substrate. The step of forming one of the buffer layers of the laminated buffer layers and
前記バッファ層上に、組成式(KThe composition formula (K) is placed on the buffer layer. 1−x1-x NaNa x )NbO) NbO 3 (0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物をエピタキシャル成長させることで単結晶の圧電膜を製膜する工程と、を有する圧電積層体の製造方法。A method for producing a piezoelectric laminate, comprising a step of forming a single crystal piezoelectric film by epitaxially growing an alkaline niobium oxide having a perovskite structure represented by (0 <x <1).
基板上に、スカンジウム、イッテルビウム、エルビウム、ジスプロシウム、ガドリニウム、およびユウロピウムからなる群より選択される1種または2種以上の希土類元素の酸化物で安定化されたジルコニアからなるバッファ層、または、前記希土類元素の酸化物で安定化されたジルコニアからなる層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなるバッファ層のいずれかのバッファ層を形成する工程と、On a substrate, a buffer layer composed of zirconia stabilized with an oxide of one or more rare earth elements selected from the group consisting of scandium, ytterbium, erbium, dysprosium, gadrinium, and europium, or the rare earths. A layer made of zirconia stabilized with an elemental oxide, a layer made of cerium oxide, and a layer made of lanthanstrontium cobaltite are laminated in this order from the side of the substrate to form a buffer layer of any one of the buffer layers. And the process to do
前記バッファ層上に、組成式(KThe composition formula (K) is placed on the buffer layer. 1−x1-x NaNa x )NbO) NbO 3 (0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物をエピタキシャル成長させることで単結晶の圧電膜を製膜する工程と、を有する圧電積層体の製造方法。A method for producing a piezoelectric laminate, comprising a step of forming a single crystal piezoelectric film by epitaxially growing an alkaline niobium oxide having a perovskite structure represented by (0 <x <1).
基板と、
前記基板上に製膜されたスカンジウム、イッテルビウム、エルビウム、ジスプロシウム、ガドリニウム、およびユウロピウムからなる群より選択される1種または2種以上の希土類元素の酸化物で安定化されたジルコニアからなるバッファ層、前記希土類元素の酸化物で安定化されたジルコニアからなる層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなるバッファ層、または、酸化セリウムからなる層と白金からなる層とニッケル酸ランタンからなる層とが前記基板の側からこの順に積層されてなるバッファ層のいずれかと、
前記バッファ層上に製膜された第1電極膜と、
前記第1電極膜上に製膜され、組成式(K1−xNa)NbO(0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる単結晶のエピタキシャル膜である圧電膜と、
前記圧電膜上に製膜された第2電極膜と、を備える圧電積層体と、
前記第1電極膜と前記第2電極膜との間に接続される電圧検出部および電圧印加部のうち少なくともいずれかと、を備える圧電素子。
With the board
A buffer layer made of zirconia stabilized with an oxide of one or more rare earth elements selected from the group consisting of scandium, itterbium, erbium, dysprosium, gadolinium, and europium formed on the substrate. From the buffer layer in which a layer made of zirconia stabilized with an oxide of the rare earth element, a layer made of erbium oxide, and a layer made of lanthanum strontium cobaltite are laminated in this order from the side of the substrate, or from cerium oxide. One of the buffer layers in which a layer made of platinum, a layer made of platinum, and a layer made of lanthanum nickate are laminated in this order from the side of the substrate.
The first electrode film formed on the buffer layer and
It is a single crystal epitaxial film formed on the first electrode film and composed of an alkali niobium oxide having a perovskite structure represented by the composition formula (K 1-x Na x ) NbO 3 (0 <x <1). Piezoelectric membrane and
A piezoelectric laminate comprising a second electrode film formed on the piezoelectric film, and
A piezoelectric element including at least one of a voltage detection unit and a voltage application unit connected between the first electrode film and the second electrode film.
基板と、With the board
前記基板上に製膜された組成式(ZrOComposition formula (ZrO) formed on the substrate 2 ) 1−x1-x (Y(Y 2 O 3 ) x で表され、前記組成式中の係数xが0.065≦x≦0.155の範囲内であるバッファ層、または、組成式(ZrOThe buffer layer represented by, and the coefficient x in the composition formula is within the range of 0.065 ≦ x ≦ 0.155, or the composition formula (ZrO). 2 ) 1−x1-x (Y(Y 2 O 3 ) x で表され、前記組成式中の係数xが0.065≦x≦0.155の範囲内である層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなるバッファ層のいずれかと、A layer in which the coefficient x in the composition formula is within the range of 0.065 ≦ x ≦ 0.155, a layer made of cerium oxide, and a layer made of lanthanum strontium cobaltite are arranged in this order from the side of the substrate. With any of the stacked buffer layers,
前記バッファ層上に製膜された第1電極膜と、The first electrode film formed on the buffer layer and
前記第1電極膜上に製膜され、組成式(KA film is formed on the first electrode film, and the composition formula (K) 1−x1-x NaNa x )NbO) NbO 3 (0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる単結晶のエピタキシャル膜である圧電膜と、A piezoelectric film which is a single crystal epitaxial film made of an alkali niobium oxide having a perovskite structure represented by (0 <x <1), and a piezoelectric film.
前記圧電膜上に製膜された第2電極膜と、を備える圧電積層体と、A piezoelectric laminate comprising a second electrode film formed on the piezoelectric film, and
前記第1電極膜と前記第2電極膜との間に接続される電圧検出部および電圧印加部のうち少なくともいずれかと、を備える圧電素子。A piezoelectric element including at least one of a voltage detection unit and a voltage application unit connected between the first electrode film and the second electrode film.
基板と、With the board
前記基板上に製膜された組成式(ZrOComposition formula (ZrO) formed on the substrate 2 ) 1−x1-x (Y(Y 2 O 3 ) x で表され、前記組成式中の係数xが0.065≦x≦0.155の範囲内であるバッファ層、または、組成式(ZrOThe buffer layer represented by, and the coefficient x in the composition formula is within the range of 0.065 ≦ x ≦ 0.155, or the composition formula (ZrO). 2 ) 1−x1-x (Y(Y 2 O 3 ) x で表され、前記組成式中の係数xが0.065≦x≦0.155の範囲内である層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなるバッファ層のいずれかと、A layer in which the coefficient x in the composition formula is within the range of 0.065 ≦ x ≦ 0.155, a layer made of cerium oxide, and a layer made of lanthanum strontium cobaltite are arranged in this order from the side of the substrate. With any of the stacked buffer layers,
前記バッファ層上に製膜され、組成式(KA film is formed on the buffer layer, and the composition formula (K) 1−x1-x NaNa x )NbO) NbO 3 (0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる単結晶のエピタキシャル膜である圧電膜と、A piezoelectric film which is a single crystal epitaxial film made of an alkali niobium oxide having a perovskite structure represented by (0 <x <1), and a piezoelectric film.
前記圧電膜上に製膜された正負一対の入力側パターン電極および正負一対の出力側パターン電極と、を備える圧電積層体と、A piezoelectric laminate comprising a pair of positive and negative input side pattern electrodes and a pair of positive and negative output side pattern electrodes formed on the piezoelectric film.
前記入力側パターン電極間に接続される電圧印加部と、A voltage application unit connected between the input side pattern electrodes and
前記出力側パターン電極間に接続される電圧検出部と、を備える圧電素子。A piezoelectric element including a voltage detection unit connected between the output-side pattern electrodes.
基板と、With the board
前記基板上に製膜されたスカンジウム、イッテルビウム、エルビウム、ジスプロシウム、ガドリニウム、およびユウロピウムからなる群より選択される1種または2種以上の希土類元素の酸化物で安定化されたジルコニアからなるバッファ層、または、前記希土類元素の酸化物で安定化されたジルコニアからなる層と酸化セリウムからなる層とランタンストロンチウムコバルタイトからなる層とが前記基板の側からこの順に積層されてなるバッファ層のいずれかと、A buffer layer made of zirconia stabilized with an oxide of one or more rare earth elements selected from the group consisting of scandium, ytterbium, erbium, dysprosium, gadrinium, and europium formed on the substrate. Alternatively, one of a buffer layer in which a layer made of zirconia stabilized with an oxide of the rare earth element, a layer made of cerium oxide, and a layer made of lanthanstrontium cobaltite are laminated in this order from the side of the substrate.
前記バッファ層上に製膜され、組成式(KA film is formed on the buffer layer, and the composition formula (K) 1−x1-x NaNa x )NbO) NbO 3 (0<x<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる単結晶のエピタキシャル膜である圧電膜と、A piezoelectric film which is a single crystal epitaxial film made of an alkali niobium oxide having a perovskite structure represented by (0 <x <1), and a piezoelectric film.
前記圧電膜上に製膜された正負一対の入力側パターン電極および正負一対の出力側パターン電極と、を備える圧電積層体と、A piezoelectric laminate comprising a pair of positive and negative input side pattern electrodes and a pair of positive and negative output side pattern electrodes formed on the piezoelectric film.
前記入力側パターン電極間に接続される電圧印加部と、A voltage application unit connected between the input side pattern electrodes and
前記出力側パターン電極間に接続される電圧検出部と、を備える圧電素子。A piezoelectric element including a voltage detection unit connected between the output-side pattern electrodes.
JP2017248826A 2017-12-26 2017-12-26 Piezoelectric laminate, manufacturing method of piezoelectric laminate and piezoelectric element Active JP6964511B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017248826A JP6964511B2 (en) 2017-12-26 2017-12-26 Piezoelectric laminate, manufacturing method of piezoelectric laminate and piezoelectric element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017248826A JP6964511B2 (en) 2017-12-26 2017-12-26 Piezoelectric laminate, manufacturing method of piezoelectric laminate and piezoelectric element

Publications (2)

Publication Number Publication Date
JP2019114732A JP2019114732A (en) 2019-07-11
JP6964511B2 true JP6964511B2 (en) 2021-11-10

Family

ID=67223813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017248826A Active JP6964511B2 (en) 2017-12-26 2017-12-26 Piezoelectric laminate, manufacturing method of piezoelectric laminate and piezoelectric element

Country Status (1)

Country Link
JP (1) JP6964511B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7530039B2 (en) 2020-07-31 2024-08-07 セイコーエプソン株式会社 Piezoelectric device and liquid ejection apparatus

Also Published As

Publication number Publication date
JP2019114732A (en) 2019-07-11

Similar Documents

Publication Publication Date Title
JP4455678B1 (en) Piezoelectric thin film and manufacturing method thereof, angular velocity sensor, angular velocity measuring method using angular velocity sensor, piezoelectric power generation element, and power generation method using piezoelectric power generation element
US8446074B2 (en) Piezoelectric thin-film element and piezoelectric thin-film device
JP6239566B2 (en) Multilayer substrate with piezoelectric thin film, piezoelectric thin film element, and manufacturing method thereof
JP5056914B2 (en) Piezoelectric thin film element and piezoelectric thin film device
JP6080354B2 (en) Piezoelectric material, piezoelectric element, liquid discharge head, ultrasonic motor, and dust removing device
JP2007019302A (en) Piezoelectric thin film element and actuator and sensor using the same
JP7352347B2 (en) Piezoelectric laminate, piezoelectric element, and piezoelectric laminate manufacturing method
JP2007294593A (en) Element using piezoelectric thin film
JP5103790B2 (en) Piezoelectric thin film, element using piezoelectric thin film, and method for manufacturing piezoelectric thin film element
JP6964511B2 (en) Piezoelectric laminate, manufacturing method of piezoelectric laminate and piezoelectric element
JP7362339B2 (en) Piezoelectric laminate, piezoelectric element, and method for manufacturing piezoelectric laminate
JP2009049065A (en) Piezoelectric thin-film element
JP6502460B2 (en) Laminated substrate with piezoelectric thin film and piezoelectric thin film element
JP2011192736A (en) Piezoelectric thin film element and piezoelectric thin film device
TW202137590A (en) Piezoelectric film, piezoelectric stack up, piezoelectric device, and method of producing piezoelectric stack up
JP7074512B2 (en) Piezoelectric laminates, methods for manufacturing piezoelectric laminates, piezoelectric elements, and sputtering target materials
JP6961770B2 (en) Laminated substrate with piezoelectric thin film and piezoelectric thin film element
JP7022853B2 (en) Sputtering target material, manufacturing method of sputtering target material, and manufacturing method of laminated substrate with piezoelectric thin film
JP6758444B2 (en) Laminated substrate with piezoelectric thin film and piezoelectric thin film element
US20210036214A1 (en) Piezoelectric stack method of manufacturing piezoelectric stack, and piezoelectric element
EP4391781A1 (en) Film structure, method for producing film structure and apparatus for producing film structure
WO2022255035A1 (en) Piezoelectric thin-film element, microelectromechanical system, and ultrasound transducer
JP7319848B2 (en) Piezoelectric laminate, piezoelectric element, and method for manufacturing piezoelectric laminate
JP7464360B2 (en) Piezoelectric laminate, piezoelectric element, and method for manufacturing piezoelectric laminate
JP2022065018A (en) Lamination substrate with piezoelectric thin film, method of manufacturing the same, piezoelectric thin-film element, sputtering target material, and method of manufacturing the sputtering target material

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20191219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211019

R150 Certificate of patent or registration of utility model

Ref document number: 6964511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350