JP6960502B2 - Copper pillars with improved integrity and methods of manufacturing them - Google Patents

Copper pillars with improved integrity and methods of manufacturing them Download PDF

Info

Publication number
JP6960502B2
JP6960502B2 JP2020085955A JP2020085955A JP6960502B2 JP 6960502 B2 JP6960502 B2 JP 6960502B2 JP 2020085955 A JP2020085955 A JP 2020085955A JP 2020085955 A JP2020085955 A JP 2020085955A JP 6960502 B2 JP6960502 B2 JP 6960502B2
Authority
JP
Japan
Prior art keywords
copper
tin
pillars
pillar
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020085955A
Other languages
Japanese (ja)
Other versions
JP2020125547A (en
Inventor
ラヴィ・ポカレル
マイケル・ケイ・ギャラガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of JP2020125547A publication Critical patent/JP2020125547A/en
Application granted granted Critical
Publication of JP6960502B2 publication Critical patent/JP6960502B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/60Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452Chemical vapour deposition [CVD], e.g. laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13013Shape in top view being rectangular or square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/13076Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16505Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H01L2224/16507Material outside the bonding interface, e.g. in the bulk of the bump connector comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/36Material effects
    • H01L2924/365Metallurgical effects
    • H01L2924/3656Formation of Kirkendall voids

Description

本発明は、改善された完全性を有する銅ピラーおよび銅ピラーの製造方法を対象とする。より具体的には、本発明は、改善された完全性を有する銅ピラー、および銅ピラーがはんだバンプ適用およびリフロー後に容易に破損しないような銅ピラーを製造する方法を対象とする。 The present invention is directed to copper pillars with improved integrity and methods of making copper pillars. More specifically, the present invention relates to copper pillars with improved integrity and methods of manufacturing copper pillars such that the copper pillars do not easily break after solder bump application and reflow.

銅ピラーは、集積回路チップおよびプリント回路基板のためのフォトレジストで画定されたフィーチャである。フィーチャは、フォトレジストがパッケージング技術においてしばしばダイと呼ばれる半導体ウエハチップ、またはエポキシ/ガラスプリント回路基板などの基板に塗布される、リソグラフィのプロセスによって形成される。フォトレジストは
基板の表面に塗布され、パターンを有するマスクがフォトレジストに適用される。マスクを有する基板が、UV光などの放射線に露光される。放射線に露光されたフォトレジストの区分は、現像されるか、または除去されて、基板の表面を露出させる。複数の開口部の輪郭が、開口部の壁を形成する基板上に残った未露光のフォトレジストと共に形成される。基板の表面は、金属シード層または基板の表面を導電性にすることができる他の導電性金属もしくは金属合金材料を含む。パターン化されたフォトレジストを有する基板を次に銅電気めっき浴に浸漬し、そして銅を開口部に電気めっきしてピラーを形成する。電気めっきが完了すると、フォトレジストの残りが剥離溶液で基板から剥離され、フォトレジストで画定されたフィーチャを有する基板がさらに処理される。
Copper pillars are photoresist defined features for integrated circuit chips and printed circuit boards. The features are formed by a lithography process in which the photoresist is applied to a semiconductor wafer chip, often referred to as a die in packaging technology, or a substrate such as an epoxy / glass printed circuit board. The photoresist is applied to the surface of the substrate, and a mask with a pattern is applied to the photoresist. The substrate with the mask is exposed to radiation such as UV light. The radiation-exposed photoresist compartments are developed or removed to expose the surface of the substrate. The contours of the openings are formed with the unexposed photoresist remaining on the substrate forming the walls of the openings. The surface of the substrate comprises a metal seed layer or other conductive metal or metal alloy material that can make the surface of the substrate conductive. The substrate with the patterned photoresist is then immersed in a copper electroplating bath, and copper is electroplated into the openings to form pillars. When electroplating is complete, the rest of the photoresist is stripped from the substrate with a stripping solution to further process the substrate with the photoresist-defined features.

銅ピラーは、典型的には、ピラーがめっきされる半導体チップと基板との間の接着および電気伝導を可能にするためにはんだでキャップされる。このような配列は、高度なパッケージング技術に見られる。はんだでキャップされた銅ピラー構造は、はんだバンプ加工のみに比べて改善された入力/出力(I/O)密度のため、高度なパッケージング用途において急速に成長している部分である。リフロー不可能な銅ピラーおよびリフロー可能なはんだバンプの構造を有する銅ピラーは、以下の利点を有する:(1)銅が低い電気抵抗および高い電流密度能力を有する、(2)銅の熱伝導性がはんだバンプの熱伝導性の3倍超を提供する、(3)信頼性の問題を引き起こし得る、従来のBGA CTE(ボールグリッドアレイ熱膨張係数)ミスマッチの問題を改善することができる、および(4)リフロー中に銅ピラーが崩れず、スタンドオフ高さを損なうことなく非常に細かいピッチを可能にする。 Copper pillars are typically solder capped to allow adhesion and electrical conduction between the semiconductor chip on which the pillars are plated and the substrate. Such sequences are found in advanced packaging techniques. Solder-capped copper pillar structures are a rapidly growing part in advanced packaging applications due to the improved input / output (I / O) densities compared to solder bumping alone. Copper pillars with a structure of non-reflowable copper pillars and reflowable solder bumps have the following advantages: (1) copper has low electrical resistance and high current density capability, (2) copper thermal conductivity. Provides more than three times the thermal conductivity of solder bumps, (3) can cause reliability problems, can remedy the problem of conventional BGA CTE (coefficient of thermal expansion) mismatch, and ( 4) The copper pillars do not collapse during reflow, enabling very fine pitches without compromising the standoff height.

すべての銅ピラーバンプの製作プロセスの中で、電気めっきははるかに最も商業的に実行可能なプロセスである。実際の工業生産では、費用とプロセス条件を考慮すると、電気めっきは量産性を提供し、銅ピラーの形成後に銅ピラーの表面形態を変える研磨または腐食プロセスはない。銅ピラーを電気めっきするための理想的な銅電気めっき化学および方法は、はんだでリフローした後、良好な均一性、好ましくは平坦なまたは皿形の頂部およびボイドのない金属間界面を有する堆積物をもたらす。ドーム形頂部ピラーに適用されたはんだバンプがリフロー中にピラーの側面に沿って頂部から流れ落ちる傾向があるので、平坦なまたは皿形のピラー頂部が業界で一般的に好ましい。さらに、業界では、高いウエハスルーアウトを可能にするために高い堆積率でめっきすることが非常に好ましい。高い堆積率は典型的には10ASD、より典型的には15ASDを超え、さらにより典型的には20ASD以上の電流密度を超える。 Of all the copper pillar bump manufacturing processes, electroplating is by far the most commercially viable process. In actual industrial production, considering costs and process conditions, electroplating provides mass productivity and there is no polishing or corrosion process that changes the surface morphology of the copper pillars after they are formed. The ideal copper electroplating chemistry and method for electroplating copper pillars is a deposit with good uniformity, preferably a flat or dish-shaped top and a void-free metal-to-metal interface after reflowing with solder. Bring. Flat or dish-shaped pillar tops are generally preferred in the industry, as solder bumps applied to the dome-shaped top pillars tend to run off the top along the sides of the pillars during reflow. In addition, it is highly preferred in the industry to plate with a high deposition rate to allow for high wafer through-out. High deposition rates typically exceed 10 ASD, more typically 15 ASD, and even more typically 20 ASD and above.

電気めっきによる銅ピラー形成および銅ピラー上に錫または錫合金のはんだバンプを電気めっきする間に、銅ピラーおよびはんだバンプは、特に、銅ピラーが錫または錫合金のはんだバンプに接合する銅?錫金属間界面で銅ピラーの破損を招きかねない多数の様々な応力にさらされる。しばしばカーケンダルボイドと呼ばれるボイドは、銅−錫金属間界面内に形成される。これらのボイドは非常に小さい直径を有することができるが、それらの間の多数が金属間界面内に形成されると、それらはより大きな空隙に合体して亀裂を生じ、銅ピラーおよびはんだバンプの電気的性能を損なうはんだバンプ電気抵抗をもたらす。 While forming copper pillars by electroplating and electroplating tin or tin alloy solder bumps on copper pillars, copper pillars and solder bumps, in particular copper-tin, where the copper pillars join to tin or tin alloy solder bumps. At the metal-to-metal interface, it is exposed to a number of different stresses that can lead to damage to the copper pillars. Voids, often referred to as Kirkendal voids, are formed within the copper-tin metal interface. These voids can have very small diameters, but when many between them are formed within the metal-to-metal interface, they coalesce into larger voids and crack, forming copper pillars and solder bumps. It results in solder bump electrical resistance that impairs electrical performance.

銅ピラーをめっきするための従来のプロセスの一例が図1A〜図1Dに示されており、そこでは、銅シード層などのシード層(図示せず)を有するシリコンウエハなどの半導体基板10が提供される。半導体基板は、ポジ型フォトレジストのようなフォトレジスト層12で被覆され、開口のパターン(図示せず)を有するマスクがフォトレジスト層の上に適用される。UV光をフォトレジスト(図示せず)に照射する。開口のパターンを通してUV光に露光されるフォトレジストの部分は現像液に可溶性になりそして除去され、それにより半導体基板上のシード層を露光するフォトレジストを通して一連の開口14および16を形成する。次にパターン化されたフォトレジストを有する基板を銅電気めっき浴に
浸漬し、そこで複数のドーム形銅ピラー18および20を開口14および16内にめっきする。銅電気めっき中の電流密度は典型的には10ASDを超え、より典型的には電流密度は約20ASDである。電気めっきは、あらゆる場所で共形または同一のめっき速度の析出であって、スーパー共形またはスーパー充填ではない。次いで、電気めっき、物理的または化学的蒸着などによって、錫または錫合金のはんだバンプ22および24を各ドーム形ピラーの頂部に堆積させる。通常、はんだバンプは銅ピラー18および20の頂部に電気めっきされる。図1Cに示されるように、ドーム形または凸形の形態を有する銅ピラーのために、はんだバンプはピラーの頂部だけでなく不規則に15および17も、不必要にピラーの側面に沿ってめっきする傾向がある。はんだバンプの堆積に続いて、フォトレジスト12を剥離用溶剤で半導体基板から除去し、半導体基板10上にはんだバンプ22および24を有する銅ピラー18および20を残す。次に銅ピラーおよびはんだバンプを有する半導体基板をリフローオーブン内でリフローする。リフロー後、はんだバンプと銅ピラーとの間に、かなりの数のボイド26を有する銅−錫界面25が形成される。上述したように、そのようなボイドは、界面25で銅ピラーおよびはんだバンプ構造の亀裂を生じさせる可能性があり、したがって、不良で損傷された電気装置をもたらす。
An example of a conventional process for plating copper pillars is shown in FIGS. 1A-1D, wherein a semiconductor substrate 10 such as a silicon wafer having a seed layer (not shown) such as a copper seed layer is provided. Will be done. The semiconductor substrate is coated with a photoresist layer 12 such as a positive photoresist, and a mask having an aperture pattern (not shown) is applied on top of the photoresist layer. Irradiate the photoresist (not shown) with UV light. The portion of the photoresist exposed to UV light through the pattern of openings becomes soluble and removed in the developer, thereby forming a series of openings 14 and 16 through the photoresist exposing the seed layer on the semiconductor substrate. The substrate with the patterned photoresist is then immersed in a copper electroplating bath where a plurality of domed copper pillars 18 and 20 are plated in openings 14 and 16. The current density during copper electroplating typically exceeds 10 ASD, and more typically the current density is about 20 ASD. Electroplating is conformal or same plating rate precipitation everywhere, not super conformal or super filling. The tin or tin alloy solder bumps 22 and 24 are then deposited on the top of each dome-shaped pillar by electroplating, physical or chemical deposition, or the like. Solder bumps are usually electroplated on the tops of copper pillars 18 and 20. As shown in FIG. 1C, due to the copper pillars having a domed or convex shape, the solder bumps are unnecessarily plated along the sides of the pillars, not only at the top of the pillars but also irregularly 15 and 17. Tend to do. Following the deposition of solder bumps, the photoresist 12 is removed from the semiconductor substrate with a stripping solvent, leaving copper pillars 18 and 20 with solder bumps 22 and 24 on the semiconductor substrate 10. Next, the semiconductor substrate having the copper pillars and the solder bumps is reflowed in the reflow oven. After reflow, a copper-tin interface 25 with a significant number of voids 26 is formed between the solder bumps and the copper pillars. As mentioned above, such voids can cause cracks in the copper pillar and solder bump structures at the interface 25, thus resulting in defective and damaged electrical equipment.

はんだバンプと銅ピラーとの界面におけるボイドの数を減らして亀裂の可能性を減らすためのめっき化学物質および方法の開発は、産業にとって非常に困難である。銅ピラーに基づく構造は、スマートフォンおよびPCなどの消費者製品においての使用のために様々な製造業者によって既に用いられている。ウエハレベルプロセッシング(WLP)が発展し、銅ピラー技術の使用を採用し続けるにつれて、信頼できる銅ピラー構造に対する需要が高まるであろう。 The development of plating chemicals and methods to reduce the number of voids at the interface between solder bumps and copper pillars and reduce the potential for cracks is very difficult for the industry. Structures based on copper pillars have already been used by various manufacturers for use in consumer products such as smartphones and PCs. As wafer level processing (WLP) evolves and continues to adopt the use of copper pillar technology, the demand for reliable copper pillar construction will increase.

したがって、改善された構造的完全性を有する銅ピラーおよびそれらを製造する方法が必要とされている。 Therefore, there is a need for copper pillars with improved structural integrity and methods for producing them.

本発明は、水平基部と、底部側および予備底部側とは反対側の頂部側を含む垂直区分と、を含む、銅ピラーであって、垂直区分の底部側が前記水平基部に接合しており、錫または錫合金はんだバンプが、銅−錫金属間界面によって、垂直区分の頂部側に接合しており、前記銅−錫金属間界面の長さに沿って、前記銅ピラーの銅から5μmの前記銅−錫金属間内まで、V%=20%以下である、銅ピラーを対象とする。 The present invention is a copper pillar comprising a horizontal base and a vertical section including a top side opposite to the bottom side and a spare bottom side, wherein the bottom side of the vertical section is joined to the horizontal base. A tin or tin alloy solder bump is joined to the top side of the vertical section by a copper-tin metal interface, said 5 μm from the copper of the copper pillar along the length of the copper-tin metal interface. The target is copper pillars with V% = 20% or less, up to the inside between copper and tin metal.

本発明はまた、
a)フォトレジスト層を含む基板であって、フォトレジスト層は複数の開口を含む、基板を用意することと、
b)1種以上の銅イオン源、1種以上の酸、1種以上の塩化物源、1種以上のレベラー、1種以上の促進剤、および1種以上の抑制剤を含む、第1の銅電気めっき浴を用意することと、
c)第1の銅電気めっき浴中に複数の開口を有するフォトレジスト層を含む基板を浸漬することと、
d)第1の電流密度で複数の開口のそれぞれに銅ピラーの第1の区分を電気めっきし、続いて第1の銅電気めっき浴で、第1の電流密度よりも低い電流密度で複数の開口のそれぞれに銅ピラーの第2の区分を電気めっきするか、あるいは、水、1種以上の銅イオン源、1種以上の酸、ならびに、任意に1種以上の塩化物源、1種以上のレベラー、1種以上の促進剤、および1種以上の抑制剤からなる第2の銅電気めっき浴で、より低い電流密度で複数の開口のそれぞれに銅ピラーの第2の区分を電気めっきすることと、
e)各銅ピラーの第2の区分の頂部に錫または錫合金はんだバンプを堆積させることと、
f)フォトレジストを基板から剥離し、各銅ピラーの第2の区分の頂部に錫または錫合
金はんだバンプを有する銅ピラーのアレイを残すことと、
g)アレイをリフローすることと、を含む銅ピラーを電気めっきする方法を含む。
The present invention also
a) A substrate including a photoresist layer, wherein the photoresist layer includes a plurality of openings.
b) A first containing one or more copper ion sources, one or more acids, one or more chloride sources, one or more levelers, one or more accelerators, and one or more inhibitors. Preparing a copper electroplating bath and
c) Immersing a substrate containing a photoresist layer having a plurality of openings in a first copper electroplating bath, and
d) Electroplating the first section of copper pillars into each of the openings at a first current density, followed by a plurality of copper electroplating baths at a current density lower than the first current density. Each of the openings is electroplated with a second section of copper pillars, or water, one or more copper ion sources, one or more acids, and optionally one or more chloride sources, one or more. A second copper electroplating bath consisting of a leveler, one or more accelerators, and one or more inhibitors, electroplating a second section of copper pillars into each of a plurality of openings at a lower current density. That and
e) Depositing tin or tin alloy solder bumps on the top of the second section of each copper pillar
f) Peeling the photoresist from the substrate, leaving an array of copper pillars with tin or tin alloy solder bumps on the top of the second section of each copper pillar.
g) Includes reflowing the array and electroplating copper pillars, including.

本発明の銅ピラーは、多くの従来の銅ピラーよりも改善された完全性を有する。銅ピラーの銅を錫または錫合金のはんだバンプと接合する銅−錫金属間界面内のボイドは、リフロー後の数が実質的に減少し、銅−錫金属間界面での破損または亀裂が著しく減少または防止される。銅−錫金属間界面内のボイド数の減少は、隣接するボイドが合体してより大きなボイドを形成する可能性を減少させ、それにより界面での亀裂および銅ピラーからのはんだバンプの分離を防ぐ。 The copper pillars of the present invention have improved integrity over many conventional copper pillars. The number of voids in the copper-tin metal interface that joins the copper of the copper pillars to the solder bumps of the tin or tin alloy is substantially reduced after reflow, and the copper-tin metal interface is significantly damaged or cracked. Reduced or prevented. The reduction in the number of voids in the copper-tin metal interface reduces the likelihood that adjacent voids will coalesce into larger voids, thereby preventing cracks at the interface and separation of solder bumps from the copper pillars. ..

ドーム形銅ピラーをめっきするための従来のプロセスの説明図であり、銅ピラーは、はんだバンプと、かなりのボイド形成を有する銅−錫金属間界面とを含む。An explanatory view of a conventional process for plating a dome-shaped copper pillar, the copper pillar comprises a solder bump and a copper-tin metal interface with significant void formation. 各銅ピラーの頂部区分上にはんだバンプ付き平坦な頂部、皿形頂部およびドーム形頂部および実質的にボイドのない銅−錫金属間界面を有する本発明の銅ピラーの図である。FIG. 5 is a view of a copper pillar of the invention having a flat top with solder bumps, a dish-shaped top and a dome-shaped top and a substantially void-free copper-tin metal interface on the top section of each copper pillar. 本発明の平坦な頂部銅ピラーの頂部に隣接する銅−錫金属間界面の図であり、その長さに沿った金属間界面は実質的にボイドがない。It is a figure of the copper-tin metal interface adjacent to the top of the flat top copper pillar of the present invention, and the metal interface along the length is substantially void-free. 平坦な頂部の従来の銅ピラーの頂部に隣接する銅−錫金属間界面の図であり、その長さに沿った金属間界面は様々な長さ(直径)を有する相当数のボイドを含む。FIG. 5 is a diagram of a copper-tin metal interface adjacent to the top of a conventional copper pillar with a flat top, the metal interface along that length containing a significant number of voids of various lengths (diameters). 本発明の銅ピラーのアレイを作製する方法の図であり、銅ピラーは平坦な頂部とそれらの長さに沿って実質的にボイドのない銅−錫金属間界面を有する。FIG. 5 is a diagram of a method of making an array of copper pillars of the present invention, where the copper pillars have a flat top and a substantially voidless copper-tin metal interface along their length. リフロー前およびリフロー後のはんだバンプ付き皿形銅ピラーのアレイの図であり、リフロー銅ピラーは、それらの長さに沿って実質的にボイドのない銅−錫金属間界面を含む。FIG. 5 is an array of pre-reflow and post-reflow countersunk copper pillars with solder bumps, the reflow copper pillars containing a substantially voidless copper-tin metal interface along their length. 本発明の皿形頂部と銅−錫金属間界面を有する銅ピラーの断面の3,500倍のSEMであり、金属間界面は非常に小さな直径を有する非常に少ないボイドを含むか、金属間界面は実質的にボイドがない。The SEM is 3,500 times the cross section of a copper pillar having a dish-shaped top and a copper-tin metal interface of the present invention, and the metal interface contains very few voids with a very small diameter or is a metal interface. Is virtually void-free. 皿形頂部と、界面内および界面の長さに沿って変化する長さの実質的なボイドを有する銅−錫金属間界面を有する比較例の銅ピラーの断面の3,500倍のSEMである。An SEM of 3,500 times the cross section of a comparative copper pillar having a dish-shaped top and a copper-tin metal interface with substantial voids in and along the length of the interface. ..

本明細書全体を通して使用されているように、以下の略語は、文脈から明らかにそうでないことを示さない限り、以下の意味を有するものとする:A=アンペア、A/dm=アンペア/平方デシメートル=ASD、℃=摂氏度、UV=紫外線、g=グラム、ppm=百万分率=mg/L、L=リットル、μm=ミクロン=マイクロメートル、mm=ミリメートル、cm=センチメートル、DI=脱イオンされた、mL=ミリリットル、mol=モル、mmol=ミリモル、sec=秒、C=サイクル、Mw=重量平均分子量、Mn=数平均分子量、SEM=走査型電子顕微鏡、FIB=集束イオンビーム、TIR=振れ精度(total indicated runout)=インジケータの読みの最大差(total indicator reading)=読みの最大差(full indicator movement)=FIM、およびAvg.=平均、V%=ボイド形成パーセント、EO=エチレンオキシド、PO=プロピレンオキシド、IMC=金属間化合物、Cu−CuSn IMC=銅−錫金属間化合物、ならびにNIH=National Institute of Health(国立衛生研究所)。 As used throughout this specification, the following abbreviations shall have the following meanings, unless the context clearly indicates otherwise: A = amps, A / dm 2 = amps / square. Decimetre = ASD, ° C = degrees Celsius, UV = ultraviolet rays, g = grams, ppm = millions = mg / L, L = liters, μm = microns = micrometers, mm = millimeters, cm = centimeters, DI = Deionized, mL = milliliter, mol = mol, mmol = mmol, sec = seconds, C = cycle, Mw = weight average molecular weight, Mn = number average molecular weight, SEM = scanning electron microscope, FIB = focused ion beam , TIR = total indicator runout = maximum indicator reading = full indicator movement = FIM, and Avg. = Average, V% =% void formation, EO = ethylene oxide, PO = propylene oxide, IMC = intermetallic compound, Cu-Cu 3 Sn IMC = copper-tin intermetallic compound, and NIH = National Institute of Health (National Institutes of Health) Place).

本明細書の全体を通して使用される場合、「めっき」という用語は、金属電気めっきを指す。「堆積」および「めっき」は、本明細書全体を通して交換可能に使用される。「促進剤」は、電気めっき浴のめっき速度を増加させる有機添加剤を指す。「抑制剤」は、電
気めっき中の金属のめっき速度を抑制する有機添加剤を指す。用語「アレイ」は、規則配列を意味する。用語「開口」は開口部または穴を意味する。用語「ドーム形」=凸面。用語「皿形」=凹面。用語「形態」は、物品の形態、形状、および構造を意味する。用語「振れ精度」または「読みの最大差」は、測定値、すなわち、部品の平面上、円筒、または輪郭付けられた表面のインジケータの読み取り値の最大値と最小値との間の差であり、他の円筒形のフィーチャまたは同様の条件との平坦度、丸み(真円度)、円筒度、同心度からのずれの量を示す。用語「プロフィロメトリー」は、物体の測定およびプロファイリングにおける技法の使用、または3次元物体の表面測定を行うためのレーザもしくは白色光コンピュータ生成投影の使用を意味する。「正規化」という用語は、TIR%としての比率などのサイズ変数に関連する値に到達するための再スケーリングを意味する。「平均」という用語は、パラメータの平均値であり、ここで「平均」は、測定または決定されたパラメータの全サンプルの合計をサンプルの総数で割ったものである。用語「パラメータ」は、システムを定義するか、またはその動作の条件を設定するセットの1つを形成する、数値因子もしくは他の測定可能な因子を意味する。冠詞「a」および「an」は、単数および複数を指す。
As used throughout this specification, the term "plating" refers to metal electroplating. "Deposition" and "plating" are used interchangeably throughout this specification. "Accelerator" refers to an organic additive that increases the plating rate of an electroplating bath. "Inhibitor" refers to an organic additive that suppresses the plating rate of metals during electroplating. The term "array" means a regular array. The term "opening" means an opening or hole. Term "dome shape" = convex. Term "dish-shaped" = concave. The term "form" means the form, shape, and structure of an article. The term "runout accuracy" or "maximum reading difference" is the difference between the maximum and minimum readings of a measured value, that is, an indicator on a plane, cylinder, or contoured surface of a part. , Indicates the amount of deviation from flatness, roundness (roundness), cylindricity, and concentricity with other cylindrical features or similar conditions. The term "profilimetry" means the use of techniques in the measurement and profiling of objects, or the use of lasers or white light computer-generated projections to make surface measurements of three-dimensional objects. The term "normalized" means rescaling to reach values associated with size variables such as ratio as TIR%. The term "mean" is the mean of the parameters, where "mean" is the sum of all samples of the measured or determined parameter divided by the total number of samples. The term "parameter" means a numerical factor or other measurable factor that forms one of a set that defines a system or sets conditions for its operation. The articles "a" and "an" refer to the singular and plural.

そのような数値範囲が最大100%に制限されることが明らかである場合を除き、すべての数値範囲は、包括的であり、任意の順序で組み合わせ可能である。 All numerical ranges are inclusive and can be combined in any order, except where it is clear that such numerical ranges are limited to a maximum of 100%.

本発明は、銅ピラー100を対象とし、ここで銅ピラーは、水平基部102、垂直区分104、水平基部と反対側の頂部側106を含む。垂直区分104は、頂部側106と水平基部102の両方が一致して単一の銅ピラー構造を形成する。頂部側は、図2Aに示すように平坦で水平基部に平行であり得るか、または図2Bのように頂部側は皿形であり得るか、または図2Cのように頂部側はドーム形であり得る。 The present invention covers the copper pillar 100, wherein the copper pillar includes a horizontal base 102, a vertical section 104, and a top side 106 opposite the horizontal base. In the vertical section 104, both the top side 106 and the horizontal base 102 coincide with each other to form a single copper pillar structure. The top side can be flat and parallel to the horizontal base as shown in FIG. 2A, or the top side can be dish-shaped as shown in FIG. 2B, or the top side can be dome-shaped as shown in FIG. 2C. obtain.

好ましくは、銅ピラーの頂部側106は平坦または皿形であり、より好ましくは頂部側106は、図2Bに示すように皿形である。頂部側が平坦である場合、TIR%は、好ましくは、−1%〜+2%、より好ましくは0%〜+2%、さらにより好ましくは0%〜+1%の範囲である。頂部側が皿形である場合、TIR%は、好ましくは、−10%〜−1%未満、より好ましくは−10%〜−7%、さらにより好ましくは−9%〜−7%の範囲である。銅ピラーの頂部がドーム形である場合、TIR%は、好ましくは+2%超〜+10%、より好ましくは+2.5%〜+10%、さらにより好ましくは+5%〜+10%の範囲である。 Preferably, the top 106 of the copper pillars is flat or dish-shaped, more preferably the top 106 is dish-shaped as shown in FIG. 2B. When the top side is flat, the TIR% is preferably in the range of -1% to + 2%, more preferably 0% to + 2%, and even more preferably 0% to + 1%. When the top side is dish-shaped, the TIR% is preferably in the range of -10% to less than -1%, more preferably -10% to -7%, and even more preferably -9% to -7%. .. When the top of the copper pillar is domed, the TIR% is preferably in the range of more than + 2% to + 10%, more preferably + 2.5% to + 10%, even more preferably + 5% to + 10%.

銅ピラーのTIR%は以下の式で決定できる。
TIR%=[高さ中央−高さ]/高さ最大×100
式中、高さ中央は、その中央軸に沿って測定されたピラーの高さであり、高さは、辺上の最高点でその辺に沿って測定されたピラーの高さである。高さ最大は、ピラーの底部からその頂部の最も高い位置までの高さである。高さ最大は正規化係数である。
The TIR% of the copper pillar can be determined by the following formula.
TIR% = [Height center -Height side ] / Maximum height x 100
Wherein the height center is the height of the measured pillar along its central axis, the height sides, the height of the pillar measured along its sides at the highest point on the edge. The maximum height is the height from the bottom of the pillar to the highest position on its top. The maximum height is the normalization coefficient.

個々の銅ピラーのTIRは、以下の式によって決定されてもよく:
TIR=高さ中央−高さ
高さ中央と高さは上で定義されたとおりである。
The TIR of individual copper pillars may be determined by the following equation:
TIR = height center -height side
The height center and height sides are as defined above.

TIRおよびTIR%を決定するためのピラーのパラメータは、白色光LEICA DCM 3Dまたは同様の装置を用いるなど、光学プロフィロメトリーを使用して測定することができる。 Pillar parameters for determining TIR and TIR% can be measured using optical profileometry, such as using a white light LEICA DCM 3D or similar device.

本発明の銅ピラーは、錫または錫合金はんだバンプ108と銅−錫金属間界面116とをさらに含む。銅−錫金属間界面は、はんだバンプ108の底区分112を銅ピラーの頂
部側106に接合して、完全な銅ピラー100構造を形成する。
The copper pillars of the present invention further include a tin or tin alloy solder bump 108 and a copper-tin metal interface 116. The copper-tin metal interface joins the bottom section 112 of the solder bump 108 to the top 106 of the copper pillar to form a complete copper pillar 100 structure.

銅−錫金属間界面116は、銅−錫金属間界面の一端から他端までの長さ120および厚さまたは幅を有し、ボイドの大部分が集中しており、厚さは、好ましくは1μm〜5μm、より好ましくは1μm〜3μm、さらにより好ましくは1μm〜2μm、最も好ましくは1μmの範囲にある。幅は、当該技術分野において周知の従来の方法を使用して測定することができる。本発明の銅ピラーは、長さ120および幅に沿って20%以下、好ましくは15%以下、より好ましくは0.5%〜15%、最も好ましくは0%〜5%のリフロー後のボイド形成を有する。 The copper-tin metal interface 116 has a length 120 and a thickness or width from one end to the other end of the copper-tin metal interface, where most of the voids are concentrated and the thickness is preferably. It is in the range of 1 μm to 5 μm, more preferably 1 μm to 3 μm, even more preferably 1 μm to 2 μm, and most preferably 1 μm. The width can be measured using conventional methods well known in the art. The copper pillars of the present invention form voids after reflow of 20% or less, preferably 15% or less, more preferably 0.5% to 15%, most preferably 0% to 5% along the length and width. Has.

リフロー後のボイド形成%は、次の式で決まる。
V%=銅ピラーの銅から銅−錫金属間界面内の1〜5μmまでの、界面の長さ(μm)に沿ってかつ界面の幅内で数えたボイドの数の全長/ピラー直径(μm)×100
The percentage of void formation after reflow is determined by the following equation.
V% = total length / pillar diameter (μm) of the number of voids counted along the length (μm) of the interface and within the width of the interface, from copper to copper-tin metal in the copper pillar to 1-5 μm. ) × 100

銅−錫金属間界面120の長さは、ピラーの中心軸でピラーの直径と平行であり、ピラーの直径と等しい長さであり得る。ピラーの頂部が皿形またはドーム形であるとき、V%を決定するための銅−錫金属間界面の長さは楕円の長さである。当該技術分野において周知の従来の方程式および楕円の長さを決定するための従来の方法を使用することができる。 The length of the copper-tin metal interface 120 is parallel to the pillar diameter on the central axis of the pillar and can be equal to the pillar diameter. When the top of the pillar is dish-shaped or dome-shaped, the length of the copper-tin metal interface for determining V% is the length of the ellipse. Conventional equations well known in the art and conventional methods for determining the length of an ellipse can be used.

ボイドの数およびそれらの長さ(直径)は、米国メリーランド州ベセスダのNIHから入手可能なImageJ(https://imagej.nih.gov/ij/で入手可能)を含むがこれに限定されない、画像に使用されるソフトウェアなどの従来の計数プログラムによって計数される。NIHのImageJは、NIHで開発されたパブリックドメインのJava(登録商標)ベースの画像処理プログラムである。ImageJは、Java(登録商標)プラグインと記録可能なマクロによって拡張性を提供するオープンアーキテクチャで設計されている。ImageJの組み込みエディタとJava(登録商標)コンパイラを使用して、カスタム取得、分析、および処理プラグインを開発できる。ボイドは、長さ(直径)が0.1μm未満〜0.5μm超の範囲であり得る。界面内の多数の小さな長さ(直径)の隣接するボイドが合体してはるかに大きなボイドを形成し、銅−錫金属間界面で銅ピラーの破損を引き起こす可能性があるため、銅−錫金属間界面の長さおよび幅(界面への1〜5μm)に沿った銅−錫金属間界面内のボイド数の合計長さは重要である。 The number of voids and their length (diameter) include, but are not limited to, ImageJ (available at https://imagej.nih.gov/ij/) available from NIH, Bethesda, Maryland, USA. It is counted by a conventional counting program such as software used for images. NIH's ImageJ is a public domain Java®-based image processing program developed at NIH. ImageJ is designed with an open architecture that provides extensibility with Java® plug-ins and recordable macros. You can use ImageJ's built-in editor and Java® compiler to develop custom acquisition, analysis, and processing plug-ins. Voids can range in length (diameter) from less than 0.1 μm to more than 0.5 μm. Copper-tin metal because many small length (diameter) adjacent voids in the interface coalesce to form a much larger void, which can cause copper pillar breakage at the copper-tin metal interface. The total length of voids in the copper-tin metal interface along the length and width of the interface (1-5 μm to the interface) is important.

図3は、検出可能なボイドが存在しないV%=実質的に0%を有する長さ120に沿った界面を示す本発明の銅−錫金属間界面116を示す。対照的に、図4は、界面116の長さに沿って様々な直径の相当量のボイド117を含む、本発明の範囲外の従来の銅−錫金属間界面を示す。 FIG. 3 shows the copper-tin metal interface 116 of the present invention showing an interface along length 120 having V% = substantially 0% in the absence of detectable voids. In contrast, FIG. 4 shows a conventional copper-tin metal interface outside the scope of the present invention, which contains equivalent amounts of voids 117 of various diameters along the length of the interface 116.

本発明は、柱状形態を有する銅ピラーを電気めっきする方法に関して実質的に記載されているが、銅ピラーは、例えば、柱状または円筒状に加えて、長円形、八角形および長方形であり得る。本発明の方法は、好ましくは、柱状銅ピラーを電気めっきするためのものである。好ましくは、柱状銅ピラーは平坦な頂部または皿形(凹)頂部を有する。好ましくは、本発明の銅ピラーは、3:1〜1:1または2:1〜1:1などのアスペクト比を有する。 Although the present invention has substantially described a method of electroplating copper pillars having a columnar morphology, the copper pillars can be oval, octagonal and rectangular, in addition to, for example, columnar or cylindrical. The method of the present invention is preferably for electroplating columnar copper pillars. Preferably, the columnar copper pillars have a flat or dish-shaped (concave) top. Preferably, the copper pillars of the present invention have an aspect ratio such as 3: 1 to 1: 1 or 2: 1 to 1: 1.

基板をめっき浴と接触させることによって基板を電気めっきする。基板はカソードとして機能する。めっき浴はアノードを含み、アノードは可溶性でも不溶性でもよい。電極には、電位が印加される。完全な銅ピラーを電気めっきするための全体の平均電流密度は、0.25ASD〜40ASD、好ましくは1ASD〜30ASD、より好ましくは10A
SD〜30ASD、最も好ましくは10ASD〜20ASDの範囲であってよい。
The substrate is electroplated by bringing the substrate into contact with the plating bath. The substrate functions as a cathode. The plating bath comprises an anode, which may be soluble or insoluble. An electric potential is applied to the electrodes. The overall average current density for electroplating a complete copper pillar is 0.25 ASD-40 ASD, preferably 1 ASD-30 ASD, more preferably 10 A.
It may be in the range of SD to 30 ASD, most preferably 10 ASD to 20 ASD.

本発明の銅ピラー200および300は、最初に半導体チップまたはダイなどの基板202および302上に導電性シード層(図示せず)を堆積させて銅ピラーのアレイを形成することによって形成することができる。次に基板をフォトレジスト材料204および304で被覆する。フォトレジスト層は、当該技術分野で既知の従来のプロセスによって半導体チップの表面に塗布され得る。フォトレジスト層の厚さは、ピラーの高さに応じて変化し得る。好ましくは、40μm〜250μm、より好ましくは40μm〜50μmの厚さ範囲である。パターン化されたマスクがフォトレジスト層(図示せず)の表面に適用され、フォトレジスト層をUV照射(図示せず)などの放射に選択的に露光するように結像される。フォトレジスト層は、ポジ型またはネガ型のフォトレジストであり得る。フォトレジストがポジ型である場合、放射線に露光されたフォトレジストの部分は、アルカリ性現像液などの現像液で除去される。ビアのような複数の開口206および306のパターンが、基板上のシード層まで完全に達する表面上に形成される。ビアの直径は、ピラーの直径に応じて変化し得る。ビアの直径は、2μm〜300μm、好ましくは50μm〜225μmの範囲であり得る。次に、基板および開口を有する現像されたフォトレジストの全体構造を銅電気めっき浴(図示せず)に入れる。 The copper pillars 200 and 300 of the present invention can be formed by first depositing conductive seed layers (not shown) on substrates 202 and 302 such as semiconductor chips or dies to form an array of copper pillars. can. The substrate is then coated with photoresist materials 204 and 304. The photoresist layer can be applied to the surface of a semiconductor chip by a conventional process known in the art. The thickness of the photoresist layer can vary depending on the height of the pillars. The thickness range is preferably 40 μm to 250 μm, more preferably 40 μm to 50 μm. A patterned mask is applied to the surface of the photoresist layer (not shown) and imaged to selectively expose the photoresist layer to radiation such as UV irradiation (not shown). The photoresist layer can be a positive or negative photoresist. When the photoresist is of the positive type, the portion of the photoresist exposed to radiation is removed with a developer such as an alkaline developer. A pattern of multiple openings 206 and 306, such as vias, is formed on the surface that extends completely to the seed layer on the substrate. The diameter of the via can vary depending on the diameter of the pillar. The diameter of the via can be in the range of 2 μm to 300 μm, preferably 50 μm to 225 μm. The entire structure of the substrate and the developed photoresist with openings is then placed in a copper electroplating bath (not shown).

各銅ピラーの第1の区分は初期の高電流密度範囲で電気めっきされる。好ましくは、高電流密度範囲は10ASD超、好ましくは15ASD〜30ASD、より好ましくは15ASD〜25ASD、最も好ましくは15ASD〜20ASDである。各銅ピラーの第1の30μm〜35μmの高さに高電流密度を印加し、続いて、初期電流密度よりも低い電流密度で第2の区分または銅ピラーの高さの残りの部分に電気めっきする。より低い電流密度は、好ましくは10ASD以下、好ましくは0.5ASD〜10ASD、より好ましくは10ASD〜1ASD、最も好ましくは8ASD〜3ASDである。より低い電流密度でめっきされた銅ピラーの第2の区分は、好ましくは1μm〜10μm、より好ましくは1μm〜5μm、さらにより好ましくは1μm〜3μm、最も好ましくは1μm〜2μmの高さ範囲である。図5A〜図5Dおよび図6A〜図6Bはそれぞれ、平坦な頂部銅ピラーおよび皿形銅ピラーを電気めっきする方法を示しているが、本発明の方法は、ドーム形(凸状)銅ピラーをめっきするためにも使用することができる。好ましくは、本発明の銅ピラーは、平坦な頂部または皿形の頂部を有する銅ピラーである。最も好ましくは、銅ピラーは皿形(凹状)である。 The first section of each copper pillar is electroplated in the initial high current density range. Preferably, the high current density range is greater than 10 ASD, preferably 15 ASD to 30 ASD, more preferably 15 ASD to 25 ASD, and most preferably 15 ASD to 20 ASD. A high current density is applied to the height of the first 30 μm to 35 μm of each copper pillar, followed by electroplating the second section or the rest of the height of the copper pillar with a current density lower than the initial current density. do. The lower current density is preferably 10 ASD or less, preferably 0.5 ASD to 10 ASD, more preferably 10 ASD to 1 ASD, and most preferably 8 ASD to 3 ASD. The second category of copper pillars plated with lower current densities is preferably in the height range of 1 μm to 10 μm, more preferably 1 μm to 5 μm, even more preferably 1 μm to 3 μm, most preferably 1 μm to 2 μm. .. 5A-5D and 6A-6B show methods of electroplating flat top copper pillars and dish-shaped copper pillars, respectively, while the method of the invention comprises dome-shaped (convex) copper pillars. It can also be used for plating. Preferably, the copper pillar of the present invention is a copper pillar having a flat top or a dish-shaped top. Most preferably, the copper pillars are dish-shaped (concave).

本発明の銅ピラーをめっきするのに使用される銅電気めっき浴は、1種以上の銅イオン源、1種以上の酸、1種以上の塩化物源、1種以上のレベラー、1種以上の促進剤、1種以上の抑制剤および銅電気めっき浴に通常含まれている1種以上の追加の成分、および溶媒としての水を含む。そのような銅電気めっき浴は酸性pH範囲を有する。好ましくは、銅電気めっき浴のpHは2以下、より好ましくは1以下、最も好ましくは1未満である。同じ銅電気めっき浴を使用して銅ピラー全体をめっきすることができ、あるいは、銅ピラーの第2の区分または銅ピラーの残りの部分をめっきするのに使用される銅電気めっき浴は、銅ピラーをめっきするための最小数の成分を含む銅電気めっき浴であってよい。そのような銅電気めっき浴は、水、1種以上の銅イオン源、電解質を提供しそして酸性pH、好ましくは2以下、より好ましくは1以下、最も好ましくは1未満、を維持するための1種以上の酸、ならびに、任意に、1種以上の塩化物源、1種以上のレベラー、1種以上の促進剤および1種以上の抑制剤からなる。好ましくは、第2または代替の銅電気めっき浴は、水、1種以上の銅イオン源、および電解質を提供し、酸性pH、好ましくは2以下、より好ましくは1以下、最も好ましくは1未満、を維持するための1種以上の酸、からなる。市販の銅めっき浴の例は、マサチューセッツ州マールボロのDow Electronic Materialsから入手可能なINTERVIA(商標)8540、9000および9600銅電気めっき浴である。 The copper electroplating bath used to plate the copper pillars of the present invention is one or more copper ion sources, one or more acids, one or more chloride sources, one or more levelers, one or more. Accelerators, one or more inhibitors and one or more additional components commonly found in copper electroplating baths, and water as a solvent. Such copper electroplating baths have an acidic pH range. Preferably, the pH of the copper electroplating bath is 2 or less, more preferably 1 or less, and most preferably less than 1. The same copper electroplating bath can be used to plate the entire copper pillar, or the copper electroplating bath used to plate the second section of the copper pillar or the rest of the copper pillar is copper. It may be a copper electroplating bath containing the minimum number of components for plating the pillars. Such a copper electroplating bath provides water, one or more copper ion sources, an electrolyte and 1 for maintaining an acidic pH, preferably 2 or less, more preferably 1 or less, most preferably less than 1. It consists of more than one kind of acid and optionally one or more chloride sources, one or more levelers, one or more accelerators and one or more inhibitors. Preferably, the second or alternative copper electroplating bath provides water, one or more copper ion sources, and an electrolyte, having an acidic pH, preferably 2 or less, more preferably 1 or less, most preferably less than 1. Consists of one or more acids, for maintaining. Examples of commercially available copper plating baths are INTERVIA ™ 8540, 9000 and 9600 copper electroplating baths available from Dow Electrical Materials in Marlborough, Massachusetts.

次に、錫または錫合金のはんだバンプを各銅ピラーの頂部に堆積させる。錫または錫合金はんだは、電気めっき、または化学的および物理的蒸着などの従来の方法によって銅ピラーの頂部に堆積させることができる。好ましくは、錫−錫合金はんだを、銅ピラーの頂部にはんだバンプを電気めっきすることによって堆積させる。銅ピラー200および300、ならびにフォトレジスト204および304を有する基板202および302の全体構造は、次に、錫はんだなどのはんだ、または錫−銀もしくは錫−鉛合金などの錫合金はんだを含むめっき浴に移される。はんだバンプ205および305が各銅ピラーの実質的に平坦なまたは皿形の表面上に電気めっきされてビアの一部を充填する。はんだバンプをめっきした後、溶剤剥離剤を使用するか、または当該技術分野で既知の他の従来の手段によって、フォトレジストを基板から剥離して、はんだバンプを有する銅ピラーのアレイを基板上に残す。ピラーによって覆われていないシード層の残りは、当該技術分野で周知のエッチングプロセスによって除去される。その後、はんだバンプを有する銅ピラーと基板を従来のリフローオーブンでリフローする。リフローオーブンの例は、5つの加熱ゾーンおよび2つの冷却ゾーンを含むSikiama International,Inc.のFALCON 8500ツールである。リフローサイクルは1〜5の範囲であり得る。リフロープロセスは、銅−錫金属間界面208および308の形成をもたらし、ここで、V%は、20%以下、好ましくは、15%以下、より好ましくは、0.5%〜15%、最も好ましくは、0%〜5%である。 Next, tin or tin alloy solder bumps are deposited on the top of each copper pillar. Tin or tin alloy solder can be deposited on the top of copper pillars by conventional methods such as electroplating or chemical and physical deposition. Preferably, tin-tin alloy solder is deposited by electroplating solder bumps on the top of the copper pillars. The overall structure of the substrates 202 and 302 with the copper pillars 200 and 300 and the photoresists 204 and 304 is then a plating bath containing a solder such as tin solder or a tin alloy solder such as tin-silver or tin-lead alloy. Moved to. Solder bumps 205 and 305 are electroplated onto a substantially flat or dish-shaped surface of each copper pillar to fill a portion of the via. After plating the solder bumps, the photoresist is stripped from the substrate using a solvent stripper or by other conventional means known in the art to place an array of copper pillars with solder bumps on the substrate. leave. The rest of the seed layer not covered by the pillars is removed by an etching process well known in the art. The copper pillar with solder bumps and the substrate are then reflowed in a conventional reflow oven. An example of a reflow oven is Sikiama International, Inc., which includes five heating zones and two cooling zones. FALCON 8500 tool. The reflow cycle can be in the range 1-5. The reflow process results in the formation of copper-tin intermetallic interfaces 208 and 308, where V% is 20% or less, preferably 15% or less, more preferably 0.5% to 15%, most preferably. Is 0% to 5%.

はんだバンプを有する銅ピラーは、プリント回路基板(図示せず)、別のウエハもしくはダイ、または有機ラミネート、シリコン、もしくはガラスで作製され得るインターポーザ(図示せず)などの基板の金属接点と接触して配置される。はんだバンプを、当該技術分野で既知の従来のプロセスによって加熱して、はんだをリフローし、銅ピラーを基板の金属接点(図示せず)に接合する。上述のSikiama International、IncのFALCON 8500ツールリフローオーブンなどの、はんだバンプをリフローするための従来のリフロープロセスを使用することができる。銅ピラーは、基板の金属接点に物理的および電気的に接触されている。次に、アンダーフィル材を注入して、ダイ、ピラー、および基板の間の空間を充填し得る。当該技術分野において周知の従来のアンダーフィルを使用することができる。 Copper pillars with solder bumps come into contact with metal contacts on a printed circuit board (not shown), another wafer or die, or a substrate such as an interposer (not shown) that can be made of organic laminate, silicon, or glass. Is placed. The solder bumps are heated by a conventional process known in the art to reflow the solder and join the copper pillars to the metal contacts (not shown) on the substrate. Conventional reflow processes for reflowing solder bumps, such as the Sikiama International, Inc. FALCON 8500 tool reflow oven described above, can be used. The copper pillars are in physical and electrical contact with the metal contacts of the substrate. The underfill material can then be injected to fill the space between the die, pillars, and substrate. Conventional underfills well known in the art can be used.

ピラーの電気めっき中に銅ピラーと半導体ダイとの間に金属接点および接着を提供するために、チタン、チタンタングステン、またはクロムのような材料から典型的に構成されるアンダーバンプ金属化層がダイ上に析出される。あるいは、銅シード層などの金属シード層を半導体ダイ上に析出させて、銅ピラーと半導体ダイとの間に金属接点を提供することができる。感光性層がダイから除去された後、アンダーバンプ金属化層またはシード層のすべての部分は、ピラーの下の部分を除いて除去される。当該技術分野で既知の従来のプロセスを使用することができる。 An underbump metallized layer typically composed of a material such as titanium, titanium tungsten, or chromium is die to provide metal contacts and adhesions between the copper pillars and the semiconductor die during electroplating of the pillars. Precipitated on top. Alternatively, a metal seed layer such as a copper seed layer can be deposited on the semiconductor die to provide a metal contact between the copper pillar and the semiconductor die. After the photosensitive layer is removed from the die, all parts of the underbump metallized layer or seed layer are removed except for the lower part of the pillars. Conventional processes known in the art can be used.

本発明の水性銅電気めっき浴は、1種以上の銅イオン源、1種以上の酸、1種以上の促進剤(光沢剤)、1種以上の抑制剤、1種以上のレベラー、ならびに、任意に1種以上のハロゲン化物イオン源、好ましくは塩化物、および水を含む。緩衝剤および抗菌剤などの追加の任意成分を含めることができる。そのような追加の任意成分は慣用でありそして当業者に周知である。そのような成分の多くは市販で容易に入手可能である。あるいは、水性銅電気めっき浴は、1種以上の銅イオン源、1種以上の酸、水、ならびに任意に1種以上の促進剤、1種以上の抑制剤、1種以上のレベラー、1種以上のハロゲン化物イオン源、1以上種緩衝剤および1種以上の抗菌剤、からなる。好ましくは、代替の水性銅電気めっき浴は、1種以上の銅イオン源、1以上の酸および水からなる。それはいかなる追加成分も実質的に含まない。代替のまたは第2の水性銅電気めっき浴は、上記のように銅ピラーの第2の区分をめっきするために使用される。 The aqueous copper electroplating bath of the present invention comprises one or more copper ion sources, one or more acids, one or more accelerators (brighteners), one or more inhibitors, one or more levelers, and Optionally comprises one or more halide ion sources, preferably chlorides, and water. Additional optional ingredients such as buffers and antibacterial agents can be included. Such additional optional ingredients are conventional and well known to those of skill in the art. Many of such ingredients are readily available on the market. Alternatively, the aqueous copper electroplating bath is one or more copper ion sources, one or more acids, water, and optionally one or more accelerators, one or more inhibitors, one or more levelers, one. It comprises the above-mentioned halide ion source, one or more kinds of buffering agents, and one or more kinds of antibacterial agents. Preferably, the alternative aqueous copper electroplating bath comprises one or more copper ion sources, one or more acids and water. It contains virtually no additional ingredients. An alternative or second aqueous copper electroplating bath is used to plate the second section of copper pillars as described above.

銅イオン源としては、硫酸銅、塩化銅などのハロゲン化銅、酢酸銅、硝酸銅、テトラフルオロホウ酸銅、アルキルスルホン酸銅、アリールスルホン酸銅、スルファミン酸銅、過塩素酸銅、およびグルコン酸銅が挙げられるが、これらに限定されない。例示的なアルカンスルホン酸銅としては、銅(C−C)アルカンスルホネート、およびより好ましくは銅(C−C)アルカンスルホネートが挙げられる。好ましいアルカンスルホン酸銅は、メタンスルホン酸銅、エタンスルホン酸銅、およびプロパンスルホン酸銅である。アリールスルホン酸銅としては、限定されないが、ベンゼンスルホン酸銅およびp−トルエンスルホン酸銅が挙げられる。銅イオン源の混合物を使用してもよい。銅イオン以外の金属イオンの1種以上の塩を本発明の電気めっき浴に添加することができる。好ましくは、銅塩は、30g/L〜70g/Lのめっき液の濃度で銅イオンを提供するのに十分な量で存在する。より好ましくは、銅イオンの量は40〜60g/Lである。 Copper ion sources include copper halides such as copper sulfate and copper chloride, copper acetate, copper nitrate, copper tetrafluoroborate, copper alkylsulfonate, copper arylsulfonate, copper sulfamate, copper perchlorate, and glucon. Examples include, but are not limited to, copper acid acid. Exemplary copper alkane sulfonates include copper (C 1- C 6 ) alkane sulfonate, and more preferably copper (C 1- C 3 ) alkane sulfonate. Preferred copper alkanesulfonates are copper methanesulfonate, copper ethanesulfonate, and copper propanesulfonate. Copper aryl sulfonate includes, but is not limited to, copper benzene sulfonate and copper p-toluene sulfonate. A mixture of copper ion sources may be used. One or more salts of metal ions other than copper ions can be added to the electroplating bath of the present invention. Preferably, the copper salt is present in an amount sufficient to provide copper ions at a plating solution concentration of 30 g / L to 70 g / L. More preferably, the amount of copper ions is 40-60 g / L.

酸性銅めっき浴を提供するために、1種以上の酸が水性銅電気めっき浴中に含まれる。好ましくは、銅電気めっき浴のpHは2以下、より好ましくは1以下、最も好ましくは1未満である。酸としては、硫酸、酢酸、フルオロホウ酸、メタンスルホン酸、エタンスルホン酸、プロパンスルホン酸、およびトリフルオロメタンスルホン酸等のアルカンスルホン酸、ベンゼンスルホン酸、p−トルエンスルホン酸、スルファミン酸等のアリールスルホン酸、塩酸、臭化水素酸、過塩素酸、硝酸、クロム酸、およびリン酸が挙げられるが、これらに限定されない。好ましい酸としては、硫酸、メタンスルホン酸、エタンスルホン酸、プロパンスルホン酸、塩酸、およびそれらの混合物が挙げられる。酸は1g/L〜400g/Lの濃度で存在することができる。そのような酸は一般に様々な供給源から市販されている。 To provide an acidic copper plating bath, one or more acids are included in the aqueous copper electroplating bath. Preferably, the pH of the copper electroplating bath is 2 or less, more preferably 1 or less, and most preferably less than 1. Examples of the acid include alkane sulfonic acid such as sulfuric acid, acetic acid, fluoroboric acid, methane sulfonic acid, ethane sulfonic acid, propane sulfonic acid, and trifluoromethane sulfonic acid, and aryl sulfonic acid such as benzene sulfonic acid, p-toluene sulfonic acid, and sulfamic acid. Examples include, but are not limited to, acids, hydrochloric acids, hydrobromic acids, perchloric acids, nitrates, chromic acids, and phosphoric acids. Preferred acids include sulfuric acid, methanesulfonic acid, ethanesulfonic acid, propanesulfonic acid, hydrochloric acid, and mixtures thereof. The acid can be present at a concentration of 1 g / L to 400 g / L. Such acids are generally commercially available from a variety of sources.

任意には、1種以上のハロゲン化物イオン源を本発明の水性銅電気めっき浴中に含めることができる。塩化物イオンおよび臭化物イオンの1種以上の供給源を銅電気めっき浴に含めることができる。塩化物イオン源としては、塩化銅、塩化ナトリウム、塩化カリウム、および塩酸が挙げられるが、これらに限定されない。臭化物イオンの供給源は、臭化ナトリウム、臭化カリウム、および臭化水素が挙げられるが、これらに限定されない。好ましくは、ハロゲン化物イオンは塩化物である。ハロゲン化物イオン濃度は、めっき浴に基づいて0〜200ppm、好ましくは50ppm〜150ppm、より好ましくは60ppm〜100ppmの範囲であり得る。ハロゲン化物イオン源は一般に市販されている。 Optionally, one or more halide ion sources can be included in the aqueous copper electroplating bath of the present invention. One or more sources of chloride and bromide ions can be included in the copper electroplating bath. Chloride ion sources include, but are not limited to, copper chloride, sodium chloride, potassium chloride, and hydrochloric acid. Sources of bromide ions include, but are not limited to, sodium bromide, potassium bromide, and hydrogen bromide. Preferably, the halide ion is a chloride. The halide ion concentration can be in the range of 0 to 200 ppm, preferably 50 ppm to 150 ppm, more preferably 60 ppm to 100 ppm, based on the plating bath. Halide ion sources are generally commercially available.

促進剤としては、N,N−ジメチル−ジチオカルバミン酸−(3−スルホプロピル)エステル、3−メルカプト−プロピルスルホン酸−(3−スルホプロピル)エステル、3−メルカプト−プロピルスルホン酸ナトリウム塩、3−メルカプト−1−プロパンスルホン酸カリウム塩を有する炭酸,ジチオ−O−エチルエステル−S−エステル、ビス−スルホプロピルジスルフィド、ビス−(ナトリウムスルホプロピル)−ジスルフィド、3−(ベンゾチアゾリル−S−チオ)プロピルスルホン酸ナトリウム塩、ピリジニウムプロピルスルホベタイン、1−ナトリウム−3−メルカプトプロパン−1−スルホネート、N,N−ジメチル−ジチオカルバミン酸−(3−スルホエチル)エステル、3−メルカプト−エチルプロピルスルホン酸−(3−スルホエチル)エステル、3−メルカプト−エチルスルホン酸ナトリウム塩、3−メルカプト−1−エタンスルホン酸カリウム塩を有する炭酸−ジチオ−O−エチルエステル−S−エステル、ビス−スルホエチルジスルフィド、3−(ベンゾチアゾリル−S−チオ)エチルスルホン酸ナトリウム塩、ピリジニウムエチルスルホベタイン、および1−ナトリウム−3−メルカプトエタン−1−スルホネートが挙げられるが、これらに限定されない。促進剤は、水性銅電気めっき浴中に0.1ppm〜1,000ppm、好ましくは0.5ppm〜500ppm、より好ましくは0.5ppm〜100ppmの量で含めることができる。 As accelerators, N, N-dimethyl-dithiocarbamic acid- (3-sulfopropyl) ester, 3-mercapto-propylsulfonic acid- (3-sulfopropyl) ester, 3-mercapto-propylsulfonic acid sodium salt, 3- Carbonate with potassium mercapto-1-propanesulfonic acid, dithio-O-ethyl ester-S-ester, bis-sulfopropyl disulfide, bis- (sodium sulfopropyl) -disulfide, 3- (benzothiazolyl-S-thio) propyl Sulfonic acid sodium salt, pyridinium propyl sulfobetaine, 1-sodium-3-mercaptopropan-1-sulfonate, N, N-dimethyl-dithiocarbamic acid- (3-sulfoethyl) ester, 3-mercapto-ethylpropyl sulfonic acid- (3) -Sulfoethyl) ester, 3-mercapto-ethyl sulfonic acid sodium salt, 3-mercapto-1-ethanesulfonic acid potassium salt, carbonate-dithio-O-ethyl ester-S-ester, bis-sulfoethyl disulfide, 3-( Examples include, but are not limited to, benzothiazolyl-S-thio) ethyl sulfonic acid sodium salt, pyridinium ethyl sulfobetaine, and 1-sodium-3-mercaptoethane-1-sulfonate. The accelerator can be included in the aqueous copper electroplating bath in an amount of 0.1 ppm to 1,000 ppm, preferably 0.5 ppm to 500 ppm, more preferably 0.5 ppm to 100 ppm.

抑制剤としては、エチレンオキシド−プロピレンオキシド(「EO/PO」)コポリマーおよびブチルアルコール−エチレンオキシド−プロピレンオキシドコポリマーを含む、ポリプロピレングリコールコポリマーおよびポリエチレングリコールコポリマーが挙げられるが、これらに限定されない。抑制剤の重量平均分子量は、800〜15,000、好ましくは1,000〜15,000の範囲であり得る。そのような抑制剤が使用されるとき、それらは好ましくは組成物の重量に基づいて0.5g/L〜15g/L、より好ましくは0.5g/L〜5g/Lの濃度で存在する。 Inhibitors include, but are not limited to, polypropylene glycol copolymers and polyethylene glycol copolymers, including, but not limited to, ethylene oxide-propylene oxide (“EO / PO”) copolymers and butyl alcohol-ethylene oxide-propylene oxide copolymers. The weight average molecular weight of the inhibitor can range from 800 to 15,000, preferably 1,000 to 15,000. When such inhibitors are used, they are preferably present at concentrations of 0.5 g / L to 15 g / L, more preferably 0.5 g / L to 5 g / L, based on the weight of the composition.

本発明の水性銅電気めっき浴には種々のレベラーを含めることができるが、好ましくは、レベラーは、US2007/0007143に開示されているように1種以上のアミン化合物と1種以上のポリエポキシドとの反応生成物であり、その開示内容全体が参照により本明細書に組み込まれる。アミン化合物は、好ましくは複素環式窒素化合物であり、より好ましくは複素環式窒素化合物はイミダゾールであり、ならびにポリエポキシドは、好ましくは1,4−ブタンジオールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、ジ(エチレングリコール)ジグリシジルエーテル、グリセロールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、1,3−ブタンジオールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ジ(プロピレングリコール)ジグリシジルエーテル、ポリ(エチレングリコール)ジグリシジルエーテル化合物およびポリ(プロピレングリコール)ジグリシジルエーテル化合物から選択される。最も好ましくは、ポリエポキシドは、グリセロールジグリシジルエーテルおよびネオペンチルグリコールジグリシジルエーテルから選択される。 The aqueous copper electroplating bath of the present invention may include various levelers, preferably one or more amine compounds and one or more polyepoxides as disclosed in US2007 / 0007143. It is a reaction product, the entire disclosure of which is incorporated herein by reference. The amine compound is preferably a heterocyclic nitrogen compound, more preferably the heterocyclic nitrogen compound is imidazole, and the polyepoxide is preferably 1,4-butanediol diglycidyl ether, ethylene glycol diglycidyl ether, di. (Ethethylene glycol) Diglycidyl ether, glycerol diglycidyl ether, neopentyl glycol diglycidyl ether, 1,3-butanediol diglycidyl ether, propylene glycol diglycidyl ether, di (propylene glycol) diglycidyl ether, poly (ethylene glycol) It is selected from diglycidyl ether compounds and poly (propylene glycol) diglycidyl ether compounds. Most preferably, the polyepoxide is selected from glycerol diglycidyl ethers and neopentyl glycol diglycidyl ethers.

好ましくは、レベラーは、所望量の1種以上のアミンを水に溶解し、そしてその溶液を撹拌しながら約40〜90℃に加熱することによって調製することができる。次いで、1種以上のポリエポキシド化合物をこの溶液に撹拌を続けながら添加する。ポリエポキシド化合物を添加した後、反応混合物を約4〜8時間、約75〜95℃に加熱する。12〜18時間撹拌した後、反応混合物を水で希釈し、pHを約7に調整する。 Preferably, the leveler can be prepared by dissolving the desired amount of one or more amines in water and heating the solution to about 40-90 ° C. with stirring. One or more polyepoxide compounds are then added to the solution with continued stirring. After adding the polyepoxide compound, the reaction mixture is heated to about 75-95 ° C. for about 4-8 hours. After stirring for 12-18 hours, the reaction mixture is diluted with water to adjust the pH to about 7.

レベラーを調製するために使用される1種以上のアミン化合物対1種以上のポリエポキシド化合物の比は、0.1:10〜10:01であり得る。好ましくは、この比は0.5:5〜5:0.5、より好ましくは0.5:1〜1:0.5である。 The ratio of one or more amine compounds used to prepare the leveler to one or more polyepoxide compounds can be 0.1:10 to 10:01. Preferably, this ratio is 0.5: 5 to 5: 0.5, more preferably 0.5: 1 to 1: 0.5.

好ましくは、レベラーは1,000〜10,000の数平均分子量(Mn)を有する。好ましくは、レベラーは、1,000〜50,000、より好ましくは1,000〜20,000、さらにより好ましくは1,500〜5,000、または5,000〜15,000の重量平均分子量(Mw)値を有する。 Preferably, the leveler has a number average molecular weight (Mn) of 1,000 to 10,000. Preferably, the leveler has a weight average molecular weight of 1,000 to 50,000, more preferably 1,000 to 20,000, even more preferably 1,500 to 5,000, or 5,000 to 15,000. It has a Mw) value.

銅電気めっき浴に使用されるレベラーの量は、めっき浴の総重量に基づいて、0.25ppm〜1,000ppm、好ましくは0.5ppm〜500ppm、より好ましくは5ppm〜500ppmの範囲であり得る。 The amount of leveler used in the copper electroplating bath can range from 0.25 ppm to 1,000 ppm, preferably 0.5 ppm to 500 ppm, more preferably 5 ppm to 500 ppm, based on the total weight of the plating bath.

水性銅電気めっき浴は他のレベリング剤も含むことができる。そのようなレベリング剤としては、Stepらの米国特許第6,610,192号、Wangらの米国特許第7,128,822号、およびHagiwaraらの米国特許第6,800,188号、ならびに米国特許公開第2017/0042037号、同第2017/0037526号、同第2017/0037527号および同第2017/0037528号に開示されたものが挙げられるが、これらに限定されず、これらの開示内容は、その全体が参照により本明細書に組み込まれる。 The aqueous copper electroplating bath can also contain other leveling agents. Such leveling agents include US Pat. No. 6,610,192 by Step et al., US Pat. No. 7,128,822 by Wang et al., And US Pat. No. 6,800,188 by Hagiwara et al., And the United States. Examples thereof include those disclosed in Patent Publication Nos. 2017/004203037, 2017/0037526, 2017/0037527 and 2017/0037528, but the contents of these disclosures are not limited thereto. The whole is incorporated herein by reference.

水性銅電気めっき浴は、10〜65℃以上の温度で使用することができる。好ましくは
、めっき組成物の温度は15〜50℃であり、より好ましくは20〜40℃である。
The water-based copper electroplating bath can be used at a temperature of 10 to 65 ° C. or higher. Preferably, the temperature of the plating composition is 15-50 ° C, more preferably 20-40 ° C.

好ましくは、銅電気めっき浴は使用中に撹拌される。任意の適切な撹拌方法が使用され得、そしてそのような方法は当該技術分野で周知である。適切な撹拌方法としては、エアスパージング、ワークピース撹拌、およびインピンジメントが挙げられるが、これらに限定されない。 Preferably, the copper electroplating bath is agitated during use. Any suitable stirring method can be used, and such methods are well known in the art. Suitable agitation methods include, but are not limited to, air sparging, workpiece agitation, and impingement.

錫または錫合金はんだは、電気めっきおよび化学的および物理的蒸着法のような当該技術分野において周知の従来の方法によって銅ピラーの頂部上に堆積させることができるが、好ましくは錫または錫合金はんだは銅ピラーの頂部上に電気めっきされ、より好ましくは錫−銀合金が銅ピラーの頂部上に電気めっきされる。当業者にはよく知られている従来の水性錫−銀電気めっき浴および錫−銀はんだを電気めっきする方法を使用することができる。市販の錫合金電気めっき浴の例は、マサチューセッツ州マールボロのDow Electronic Materialsから入手可能なSOLDERON(商標)TS4000およびTS6000錫−銀合金電気めっき浴である。 Tin or tin alloy solder can be deposited on top of copper pillars by conventional methods well known in the art such as electroplating and chemical and physical deposition methods, but tin or tin alloy solder is preferred. Is electroplated on the top of the copper pillar, more preferably a tin-silver alloy is electroplated on the top of the copper pillar. Conventional water-based tin-silver electroplating baths and tin-silver solder electroplating methods well known to those skilled in the art can be used. Examples of commercially available tin alloy electroplating baths are the SOLDERON ™ TS4000 and TS6000 tin-silver alloy electroplating baths available from Dow Electrical Materials in Marlborough, Massachusetts.

好ましい水性錫−銀電気めっき浴は、ハロゲン化錫、硫酸錫、アルカンスルホン酸錫、アルカノールスルホン酸錫などから選択される1種以上の錫イオン源、および酸を含む。1種以上の銀イオン源は、ハロゲン化銀、グルコン酸銀、クエン酸銀、乳酸銀、硝酸銀、硫酸銀、アルカンスルホン酸銀およびアルカノールスルホン酸銀から選択される。1種以上の錫塩は、30g/L〜100g/L、好ましくは50g/L〜100g/Lの量で錫−銀合金浴中に含まれる。1種以上の銀塩は、0.01g/L〜20g/L、好ましくは0.01g/L〜15g/Lの量で錫−銀電気めっき浴中に含まれる。 A preferred aqueous tin-silver electroplating bath comprises one or more tin ion sources selected from tin halide, tin sulfate, tin alkanesulfonate, tin alkanolsulfonate and the like, and an acid. One or more silver ion sources are selected from silver halide, silver gluconate, silver citrate, silver lactate, silver nitrate, silver sulfate, silver alkane sulfonate and silver alkanol sulfonate. One or more tin salts are contained in the tin-silver alloy bath in an amount of 30 g / L to 100 g / L, preferably 50 g / L to 100 g / L. One or more silver salts are contained in the tin-silver electroplating bath in an amount of 0.01 g / L to 20 g / L, preferably 0.01 g / L to 15 g / L.

1種以上の酸が錫−銀合金浴に含まれる。酸には、アリールスルホン酸、メタンスルホン酸、エタンスルホン酸およびプロパンスルホン酸などのアルカンスルホン酸、フェニルスルホン酸およびトリルスルホン酸などのアリールスルホン酸、ならびに硫酸、スルファミン酸、塩酸、臭化水素酸およびフルオロホウ酸などの無機酸が含まれるがこれらに限定されない。好ましくは、酸はアルカンスルホン酸およびアリールスルホン酸から選択される。1種以上の酸は、0.01g/L〜500g/L、好ましくは10g/L〜400g/L、より好ましくは50g/L〜200g/Lの量で含まれる。 One or more acids are contained in the tin-silver alloy bath. Acids include alkane sulfonic acids such as aryl sulfonic acid, methane sulfonic acid, ethane sulfonic acid and propane sulfonic acid, aryl sulfonic acid such as phenyl sulfonic acid and trill sulfonic acid, and sulfuric acid, sulfamic acid, hydrochloric acid and hydrobromic acid. And inorganic acids such as fluorosulphonic acid, but not limited to these. Preferably, the acid is selected from alkane sulfonic acid and aryl sulfonic acid. One or more acids are contained in an amount of 0.01 g / L to 500 g / L, preferably 10 g / L to 400 g / L, more preferably 50 g / L to 200 g / L.

1種以上のジヒドロキシビス−スルフィド化合物を錫−銀合金浴に含めることができる。そのような化合物は、2,4−ジチア−1,5−ペンタンジオール、2,5−ジチア−1,6−ヘキサンジオール、2,6−ジチア−1,7−ヘプタンジオール、2,7−ジチア−1,8−オクタンジオール、2,8−ジチア−1,9−ノナンジオール、2,9−ジチア−1,10−デカンジオール、2,11−ジチア−1,12−ドデカンジオール、5,8−ジチア−1,12−ドデカンジオール、2,15−ジチア−1,16−ヘキサデカンジオール、2,21−ジチア−1,22−ドエイコサンジオール、3,5−ジチア−1,7−ヘプタンジオール、3,6−ジチア−1,8−オクタンジオール、3,8−ジチア−1,10−デカンジオール、3,10−ジチア−1,8−ドデカンジオール、3,13−ジチア−1,15−ペンタデカンジオール、3,18−ジチア−1,20−エイコサンジオール、4,6−ジチア−1,9−ノナンジオール、4,7−ジチア−1,10−デカンジオール、4,11−ジチア−1,14−テトラデカンジオール、4,15−ジチア−1,18−オクタデカンジオール、4,19−ジチア−1,22−ドデイコサンジオール、5,7−ジチア−1,11−ウンデカンジオール、5,9−ジチア−1,13−トリデカンジオール、5,13−ジチア−1,17−ヘプタデカンジオール、5,17−ジチア−1,21−ウネイコサンジオールおよび1,8−ジメチル−3,6−ジチア−1,8−オクタンジオールから選択される。このような化合物は、0.1g/L〜15g/L、好ましくは0.5g/L〜10g/Lの量で含まれる。 One or more dihydroxybis-sulfide compounds can be included in the tin-silver alloy bath. Such compounds are 2,4-dithia-1,5-pentanediol, 2,5-dithia-1,6-hexanediol, 2,6-dithia-1,7-heptanediol, 2,7-dithia. -1,8-octanediol, 2,8-dithia-1,9-nonanediol, 2,9-dithia-1,10-decanediol, 2,11-dithia-1,12-dodecanediol, 5,8 -Dithia-1,12-dodecanediol, 2,15-dithia-1,16-hexadecanediol, 2,21-dithia-1,2-dodecanediol, 3,5-dithia-1,7-heptanediol , 3,6-dithia-1,8-octanediol, 3,8-dithia-1,10-decanediol, 3,10-dithia-1,8-dodecanediol, 3,13-dithia-1,15- Pentadecanediol, 3,18-dithia-1,20-eicosanediol, 4,6-dithia-1,9-nonanediol, 4,7-dithia-1,10-decanediol, 4,11-dithia-1 , 14-Tetradecanediol, 4,15-dithia-1,18-octadecanediol, 4,19-dithia-1,2-dodecanediol, 5,7-dithia-1,11-undecanediol, 5,9 -Dithia-1,13-tridecanediol, 5,13-dithia-1,17-heptadecanediol, 5,17-dithia-1,21-uneicosandiol and 1,8-dimethyl-3,6- It is selected from dithia-1,8-octanediol. Such compounds are included in an amount of 0.1 g / L to 15 g / L, preferably 0.5 g / L to 10 g / L.

1以上のメルカプトテトラゾールを錫−銀合金浴に含めることができる。そのようなメルカプトテトラゾールは、1−(2−ジエチルアミノエチル)−5−メルカプト−1,2,3,4−テトラゾール、1−(3−ウレイドフェニル)−5−メルカプトテトラゾール、1−((3−N−エチルオキサルアミド)フェニル)−5−メルカプトテトラゾール、1−(4−アセトアミドフェニル)−5−メルカプト−テトラゾールおよび1−(4−カルボキシフェニル)−5−メルカプトテトラゾールから選択される。メルカプトテトラゾール化合物は、浴中に1g/L〜200g/L、好ましくは5g/L〜150g/Lの量で含まれ得る。 One or more mercaptotetrazole can be included in the tin-silver alloy bath. Such mercaptotetrazole is 1- (2-diethylaminoethyl) -5-mercapto-1,2,3,4-tetrazole, 1- (3-ureidophenyl) -5-mercaptotetrazole, 1-((3-) It is selected from N-ethyloxalamide) phenyl) -5-mercaptotetrazole, 1- (4-acetamidophenyl) -5-mercapto-tetrazole and 1- (4-carboxyphenyl) -5-mercaptotetrazole. The mercaptotetrazole compound may be included in the bath in an amount of 1 g / L to 200 g / L, preferably 5 g / L to 150 g / L.

任意には、1種以上の抑制剤を錫−銀合金浴に含めることができる。そのような抑制剤としては、アルカノールアミン、ポリエチレンイミンおよびアルコキシル化芳香族アルコールが挙げられるが、これらに限定されない。適切なアルカノールアミンとしては、置換または非置換のメトキシル化、エトキシル化、およびプロポキシル化アミン、例えば、テトラ(2−ヒドロキシプロピル)エチレンジアミン、2−{[2−(ジメチルアミノ)エチル]−メチルアミノ}エタノール、N,N’−ビス(2−ヒドロキシエチル)−エチレンジアミン、2−(2−アミノエチルアミン)−エタノール、およびそれらの組み合わせが挙げられるが、これらに限定されない。好ましくは、これらは0.5g/L〜15g/L、より好ましくは1g/L〜10g/Lの量で含まれる。 Optionally, one or more inhibitors can be included in the tin-silver alloy bath. Such inhibitors include, but are not limited to, alkanolamines, polyethyleneimines and alkoxylated aromatic alcohols. Suitable alkanolamines include substituted or unsubstituted methoxylated, ethoxylated, and propoxylated amines such as tetra (2-hydroxypropyl) ethylenediamine, 2-{[2- (dimethylamino) ethyl] -methylamino. } Ethanol, N, N'-bis (2-hydroxyethyl) -ethylenediamine, 2- (2-aminoethylamine) -ethanol, and combinations thereof, but are not limited thereto. Preferably, they are contained in an amount of 0.5 g / L to 15 g / L, more preferably 1 g / L to 10 g / L.

ポリエチレンイミンは、800〜750,000の分子量を有する、置換もしくは非置換の直鎖もしくは分岐鎖ポリエチレンイミンまたはそれらの混合物を含むが、これらに限定されない。適切な置換基としては、例えばカルボキシアルキル、例えばカルボキシメチル、カルボキシエチルが挙げられる。 Polyethyleneimine includes, but is not limited to, substituted or unsubstituted linear or branched chain polyethyleneimine having a molecular weight of 800 to 750,000 or a mixture thereof. Suitable substituents include, for example, carboxyalkyl, such as carboxymethyl, carboxyethyl.

アルコキシル化芳香族アルコールは、エトキシル化ビスフェノール、エトキシル化ベータナフトール、およびエトキシル化ノニルフェノールを含むが、これらに限定されない。 Alkoxylated aromatic alcohols include, but are not limited to, ethoxylated bisphenols, ethoxylated betanaphthols, and ethoxylated nonylphenols.

任意には、錫を可溶性の二価状態に保つのを助けるために、1種以上の還元剤を浴に添加することができる。還元剤としては、ヒドロキノン、ヒドロキノンスルホン酸、カリウム塩、ならびにレゾルシノールおよびカテコールなどのヒドロキシル化芳香族化合物が挙げられるが、これらに限定されない。そのような還元剤は、0.01〜20g/L、好ましくは0.1〜5g/Lの量で含まれる。 Optionally, one or more reducing agents can be added to the bath to help keep the tin in a soluble divalent state. Reducing agents include, but are not limited to, hydroquinone, hydroquinone sulfonic acid, potassium salts, and hydroxylated aromatic compounds such as resorcinol and catechol. Such reducing agents are included in an amount of 0.01-20 g / L, preferably 0.1-5 g / L.

任意には、1種以上の結晶粒微細化剤を錫−銀合金浴に含めることができる。そのような結晶粒微細化剤としては、ポリエトキシル化アミンJEFFAMINE T−403またはTRITON RWなどのアルコキシレート、またはTRITON QS−15などの硫酸化アルキルエトキシレート、ならびにゼラチンまたはゼラチン誘導体が挙げられるが、これらに限定されない。アルコキシル化アミンオキシドも含まれ得る。様々なアルコキシル化アミンオキシド界面活性剤が知られているが、好ましくは低発泡性アミンオキシドが使用される。このような好ましいアルコキシル化アミンオキシド界面活性剤は、#2のスピンドルを備えたブルックフィールドLVT粘度計を用いて測定して5,000cps未満の粘度を有する。好ましくは、この粘度は周囲温度で決定される。好ましくは、そのような結晶粒微細化剤は0.5g/L〜20g/Lの量で含まれる。 Optionally, one or more grain refiners can be included in the tin-silver alloy bath. Examples of such grain refiners include alkoxylates such as polyethoxylated amine JEFFAMINE T-403 or TRITON RW, or sulfated alkylethoxylates such as TRITON QS-15, and gelatin or gelatin derivatives. Not limited to these. Alkoxylated amine oxides may also be included. Various alkoxylated amine oxide surfactants are known, but low effervescent amine oxides are preferably used. Such preferred alkoxylated amine oxide surfactants have viscosities of less than 5,000 cps as measured using a Brookfield LVT viscous meter equipped with a # 2 spindle. Preferably, this viscosity is determined by the ambient temperature. Preferably, such grain refiners are included in an amount of 0.5 g / L to 20 g / L.

錫−銀合金浴は酸性である。好ましくは、錫−銀合金浴は1〜2未満、より好ましくは1未満のpHを有する。 The tin-silver alloy bath is acidic. Preferably, the tin-silver alloy bath has a pH of less than 1-2, more preferably less than 1.

錫−銀合金は、0.05ASD〜25ASD、好ましくは0.05ASD〜10ASDまで電気めっきされる。 The tin-silver alloy is electroplated from 0.05 ASD to 25 ASD, preferably 0.05 ASD to 10 ASD.

錫−銀合金は、室温〜55℃、好ましくは室温〜40℃、より好ましくは室温〜30℃で電気めっきすることができる。 The tin-silver alloy can be electroplated at room temperature to 55 ° C., preferably room temperature to 40 ° C., more preferably room temperature to 30 ° C.

以下の実施例は、本発明をさらに説明することを意図しており、本発明の範囲を限定することを意図していない。 The following examples are intended to further illustrate the invention and are not intended to limit the scope of the invention.

実施例1〜5(発明)
ボイド形成が減少した銅ピラー
以下の表1に開示されている成分を有する水性酸性銅電気めっき浴を調製する。
Examples 1-5 (Invention)
Copper Pillars with Reduced Void Formation Prepare an aqueous acidic copper electroplating bath with the components disclosed in Table 1 below.

Figure 0006960502
Figure 0006960502

以下の表2に開示されている成分を有するはんだバンプ用の水性酸性錫−銀合金電気めっき浴を調製する。 Prepare an aqueous acidic tin-silver alloy electroplating bath for solder bumps with the components disclosed in Table 2 below.

Figure 0006960502
Figure 0006960502

実施例1:
厚さ50μmのパターン化フォトレジストおよび複数の開口を有する300mmシリコンウエハセグメント(ワシントン州バンクーバーのIMAT Inc.から入手可能)を銅電気めっき浴に浸漬する。アノードは可溶性銅電極である。ウエハとアノードを整流器に接続し、柱状形態を有するピラーの形成を可能にする円形である開口の底部の露出した金属シード層上に複数の銅ピラーを電気めっきする。平均直径45μmのピラーの形成を可能にするために、開口径は50μmである。銅電気めっき浴の温度は、めっきの間中25℃である。銅ピラーの最初の33μm(第1の垂直区分)のめっき中の初期平均電流密度は20ASDであり、続いて銅ピラーの最後の2μm(第2の垂直区分)に対して平均電流密度を0.5ASDまで減少させる。銅ピラーをそれらの最終高さ35μmまで電気めっきするための全体の平均電流密度は14.9ASDである。
Example 1:
A 50 μm thick patterned photoresist and a 300 mm silicon wafer segment with multiple openings (available from IMAT Inc., Vancouver, WA) is immersed in a copper electroplating bath. The anode is a soluble copper electrode. The wafer and anode are connected to a rectifier and multiple copper pillars are electroplated on an exposed metal seed layer at the bottom of the circular opening that allows the formation of pillars with columnar morphology. The opening diameter is 50 μm to allow the formation of pillars with an average diameter of 45 μm. The temperature of the copper electroplating bath is 25 ° C. during plating. The initial average current density during plating of the first 33 μm (first vertical section) of the copper pillar is 20 ASD, followed by an average current density of 0. Reduce to 5 ASD. The overall average current density for electroplating copper pillars to their final height of 35 μm is 14.9 ASD.

ピラーの高さとTIRを、光学白色光LEICA DCM 3D顕微鏡を使って測定する。TIR%は以下の式で決定される。
TIR%=[高さ中央−高さ]/高さ最大×100
TIR=高さ中央−高さ
ピラーのTIR%は約−7.9%と決定される。ピラーは皿形または凹形の頂部形態を有する。
Pillar height and TIR are measured using an optical white light LEICA DCM 3D microscope. TIR% is determined by the following formula.
TIR% = [Height center -Height side ] / Maximum height x 100
TIR = height center -height side
The TIR% of the pillars is determined to be about -7.9%. The pillars have a dish-shaped or concave top shape.

フォトレジストおよび銅ピラーを有するウエハセグメントを次に表2に開示されている錫−銀電気めっき浴に浸漬する。アノードは可溶性錫電極である。ウエハとアノードを整流器に接続し、高さ25μmの錫−銀はんだバンプを各銅ピラーの頂部にめっきする。錫−銀浴はめっきの中25℃であり、平均電流密度は10ASDである。 Wafer segments with photoresists and copper pillars are then immersed in the tin-silver electroplating baths disclosed in Table 2. The anode is a soluble tin electrode. The wafer and anode are connected to a rectifier and a 25 μm high tin-silver solder bump is plated on the top of each copper pillar. The tin-silver bath is 25 ° C. in plating and the average current density is 10 ASD.

錫−銀はんだを銅ピラー上にめっきした後、フォトレジストをDow Chemical Companyから入手可能なBPRフォトストリッパー溶液で剥離し、各ピラーの頂部に錫−銀はんだバンプを有する銅ピラーのアレイをウエハ上に残す。 After plating the tin-silver solder on the copper pillars, the photoresist is stripped with a BPR photo stripper solution available from the Dow Chemical Company, and an array of copper pillars with tin-silver solder bumps on the top of each pillar is placed on the wafer. Leave in.

次に、銅ピラーと錫−銀はんだバンプを有するウエハセグメントを、Sikiama International,Inc.のFALCON 8500ツールリフローオーブ
ンに入れる。ウエハセグメントを5つのリフローゾーン(140℃、190℃、190℃、230℃および260℃)に1ゾーン当たり30秒(搬送20秒および静止10秒)、クールダウンゾーン、およびランプ速度40℃/秒で通過させる。
Next, a wafer segment having copper pillars and tin-silver solder bumps was obtained from Sikiama International, Inc. Place in the FALCON 8500 tool reflow oven. Wafer segments in 5 reflow zones (140 ° C, 190 ° C, 190 ° C, 230 ° C and 260 ° C) for 30 seconds per zone (20 seconds transport and 10 seconds stationary), cooldown zone, and ramp speed 40 ° C / sec. Let it pass by.

ウエハセグメントをリフローオーブンから取り出し、銅−錫金属間部とピラーの銅が接触するところの界面に沿ってV%を決定する。複数の銅ピラーに対する銅−錫金属間部の平均長さは46.5μmであり、ボイドが銅から銅−錫金属間部内で数えられる銅−錫金属間部の幅または厚さは1μmである。界面の長さおよび幅に沿った各ボイドの長さの計数および長さの合計は、NIHから入手可能なImageJソフトウェアによって行われる(https://imagej.nih.gov/ij/を参照)。 The wafer segment is removed from the reflow oven and the V% is determined along the interface where the copper-tin metal section and the copper of the pillars meet. The average length of the copper-tin metal section for multiple copper pillars is 46.5 μm, and the width or thickness of the copper-tin metal section where voids are counted within the copper-to-copper-tin metal section is 1 μm. .. Counting and summing the length of each void along the length and width of the interface is done by ImageJ software available from NIH (see https://imagej.nih.gov/ij/).

ImageJプログラムを使用して各ボイドの数と長さを数えるためのプロセスステップは以下のとおりである:
1.はんだバンプを有する各銅ピラーの(中心軸における)断面SEM画像を受け取る、
2.ImageJプログラムで画像を開く、
3.画像のスケールバーにラインを引く(黄色のライン)、
4.「分析」−「スケールの設定」に進み、スケールに基づいて「既知の距離」を入力して「OK」を押す、
5.「固定長ラインツール」を右クリックして、「所望のライン長」を45μmに設定する(銅ピラーの頂部に沿った銅−錫金属間部の長さにほぼ等しい)、
6.「中心(centered)」オプションを選択して、「OK」を押す、
7.Cu−CuSn IMCラインの真下のピラーの中央にカーソルを置く、
8.「長方形」ツールを選択し、45μmのラインに沿ってCu−CuSn IMCをとらえる長方形を描く、
9.「画像」と「トリミング」に進む、そして
10.この時点で、ボイドを拡大し、ボイドの長さまたは直径に沿ってラインを引き、ボイドの長さまたは直径を測定する。
The process steps for counting the number and length of each void using the ImageJ program are as follows:
1. 1. Receive a cross-sectional SEM image (on the central axis) of each copper pillar with solder bumps,
2. Open an image with the ImageJ program,
3. 3. Draw a line on the scale bar of the image (yellow line),
4. Go to "Analysis"-"Set Scale", enter "Known Distance" based on the scale and press "OK",
5. Right-click on the Fixed Length Line Tool and set the Desired Line Length to 45 μm (approximately equal to the length of the copper-tin metal section along the top of the copper pillar).
6. Select the "centered" option and press "OK",
7. Place the cursor in the center of the pillar directly below the Cu-Cu 3 Sn IMC line,
8. Select the "Rectangle" tool and draw a rectangle that captures the Cu-Cu 3 Sn IMC along the 45 μm line.
9. Go to "Image" and "Crop", and 10. At this point, the void is magnified, a line is drawn along the length or diameter of the void, and the length or diameter of the void is measured.

1つのピラーまたは複数のピラーについてV%を決定するために使用される式は以下のとおりである。
銅−錫金属間界面の長さ(μm)に沿っておよび銅−錫金属間界面の幅または厚さ1μm以内で計数されたボイド数の全長の合計/ピラー直径(μm)×100
The formula used to determine V% for one or more pillars is:
Total total length of voids counted along the length (μm) of the copper-tin metal interface and within 1 μm of width or thickness of the copper-tin metal interface / pillar diameter (μm) x 100

複数のピラーのV%は、約12%に決定される。銅−錫金属間界面では、どの銅ピラーにも亀裂または破損の観察可能な兆候は見られない。 The V% of the plurality of pillars is determined to be about 12%. At the copper-tin metal interface, there are no observable signs of cracking or breakage in any of the copper pillars.

図7Aは、リフロー後の錫−銀はんだバンプを有する銅ピラーのうちの1つの中心における断面の5,000倍SEMである。SEMの底部の皿形部分は銅ピラーの頂部である。SEMのより明るい上部は銅−錫金属間部である。ピラーの銅と銅−錫金属間部の界面またはボンドラインにおけるダークスポットは、比較的非常に短い長さのボイドである。 FIG. 7A is a 5,000 times SEM cross section at the center of one of the copper pillars with tin-silver solder bumps after reflow. The dish-shaped portion of the bottom of the SEM is the top of the copper pillar. The brighter top of the SEM is the copper-tin metal section. Dark spots at the copper-copper-tin metal interface or bond line of pillars are voids of relatively very short length.

実施例2:
銅ピラーの最後の2μm(第2の垂直区分)のめっき中に印加される電流密度が4ASDであることを除いて、上記の実施例1に開示された方法を繰り返す。銅ピラーの平均めっき速度は16.3ASDである。次に銅ピラーの頂部を表2に開示された錫−銀浴からの錫−銀はんだバンプでめっきする。銅ピラーは、光学白色光LEICA DCM 3D顕微鏡を用いて測定したときに約−7.5%のTIR%を有する。頂部形態は皿形または凹形である。フォトレジストを剥離し、錫−銀バンプを有する銅ピラーのアレイを上記の方法に従ってリフローする。
Example 2:
The method disclosed in Example 1 above is repeated, except that the current density applied during plating of the last 2 μm (second vertical section) of the copper pillar is 4 ASD. The average plating rate of copper pillars is 16.3 ASD. The top of the copper pillar is then plated with tin-silver solder bumps from the tin-silver bath disclosed in Table 2. Copper pillars have a TIR% of about -7.5% when measured using an optical white light LEICA DCM 3D microscope. The top morphology is dish-shaped or concave. The photoresist is stripped and the array of copper pillars with tin-silver bumps is reflowed according to the method described above.

これらの銅ピラーのボイド長さは、上記のImageJプログラムを使用して決定される。V%はわずか約1%である。銅−錫金属間界面では、どの銅ピラーにも亀裂または破損の観察可能な兆候は見られない。 The void length of these copper pillars is determined using the ImageJ program described above. V% is only about 1%. At the copper-tin metal interface, there are no observable signs of cracking or breakage in any of the copper pillars.

図7Bは、リフロー後の銅ピラーののうちの1つの中心における断面の5,000倍SEMである。図7Aと同様に、底部の皿形部分は銅ピラーの頂部である。SEMのより明るい上部は銅−錫金属間部である。ImageJプログラムによって決定されるように、銅ピラーはボイドを含むが、ボイドの長さは非常に小さく、図7Bではボイドは観察されない。 FIG. 7B is a SEM 5,000 times the cross section at the center of one of the reflowed copper pillars. Similar to FIG. 7A, the dish-shaped portion at the bottom is the top of the copper pillar. The brighter top of the SEM is the copper-tin metal section. As determined by the ImageJ program, the copper pillars contain voids, but the length of the voids is very small and no voids are observed in FIG. 7B.

実施例3:
銅ピラーの最後の2μm(第2の垂直区分)のめっき中に印加される電流密度が6ASDであることを除いて、上記の実施例1に開示された方法を繰り返す。銅ピラーの平均めっき速度は17.6ASDである。次に銅ピラーの頂部を表2に開示された錫−銀浴からの錫−銀はんだバンプでめっきする。銅ピラーは、約−8%のTIR%を有する。ピラーの頂部は皿形の形態を有する。フォトレジストを剥離し、錫−銀バンプを有する銅ピラーのアレイを上記の実施例1に記載の方法に従ってリフローする。
Example 3:
The method disclosed in Example 1 above is repeated, except that the current density applied during plating of the last 2 μm (second vertical section) of the copper pillar is 6 ASD. The average plating rate of copper pillars is 17.6 ASD. The top of the copper pillar is then plated with tin-silver solder bumps from the tin-silver bath disclosed in Table 2. Copper pillars have a TIR% of about -8%. The top of the pillar has a dish-shaped shape. The photoresist is stripped and the array of copper pillars with tin-silver bumps is reflowed according to the method described in Example 1 above.

これらの銅ピラーのボイド長さは、ImageJソフトウェアプログラムを使用して決定される。V%は5%である。銅−錫金属間界面では、どの銅ピラーにも亀裂または破損の観察可能な兆候は見られない。 The void length of these copper pillars is determined using the ImageJ software program. V% is 5%. At the copper-tin metal interface, there are no observable signs of cracking or breakage in any of the copper pillars.

図7Cは、リフロー後の銅ピラーのうちの1つの中心における断面の5,000倍SEMである。図7Aと同様に、底部の皿形部分は銅ピラーの頂部である。SEMのより明るい上部は銅−錫金属間部である。銅の表面の非常に近くに、いくつかのボイドが見える。 FIG. 7C is a SEM 5,000 times the cross section at the center of one of the reflowed copper pillars. Similar to FIG. 7A, the dish-shaped portion at the bottom is the top of the copper pillar. The brighter top of the SEM is the copper-tin metal section. Some voids can be seen very close to the copper surface.

実施例4:
銅ピラーの最後の2μm(第2の垂直区分)のめっき中に印加される電流密度が8ASDであることを除いて、上記の実施例1に開示された方法を繰り返す。銅ピラーの平均めっき速度は18.4ASDである。次に銅ピラーの頂部を表2に開示された錫−銀浴からの錫−銀はんだバンプでめっきする。銅ピラーは、約−8.2%のTIR%を有する。頂部の形態は皿形である。フォトレジストを剥離し、錫−銀バンプを有する銅ピラーのアレイを上記の実施例1に記載の方法に従ってリフローする。
Example 4:
The method disclosed in Example 1 above is repeated, except that the current density applied during plating of the last 2 μm (second vertical section) of the copper pillar is 8 ASD. The average plating rate of copper pillars is 18.4 ASD. The top of the copper pillar is then plated with tin-silver solder bumps from the tin-silver bath disclosed in Table 2. Copper pillars have a TIR% of about -8.2%. The shape of the top is dish-shaped. The photoresist is stripped and the array of copper pillars with tin-silver bumps is reflowed according to the method described in Example 1 above.

これらの銅ピラーのボイド長さは、ImageJソフトウェアプログラムを使用して決定される。実施例3と同様に、V%は5%である。銅−錫金属間界面では、どの銅ピラーにも亀裂または破損の観察可能な兆候は見られない。 The void length of these copper pillars is determined using the ImageJ software program. Similar to Example 3, V% is 5%. At the copper-tin metal interface, there are no observable signs of cracking or breakage in any of the copper pillars.

実施例5:
銅ピラーの最後の2μm(第2の垂直区分)のめっき中に印加される電流密度が10ASDであることを除いて、上記の実施例1に開示された方法を繰り返す。銅ピラーの平均めっき速度は18.9ASDである。次に銅ピラーの頂部を表2に開示された錫−銀浴からの錫−銀はんだバンプでめっきする。銅ピラーはTIR%または約−8.3%を有する。銅ピラーの頂部は皿形の形態を有する。フォトレジストを剥離し、錫−銀バンプを有する銅ピラーのアレイを上記の実施例1に記載の方法に従ってリフローする。
Example 5:
The method disclosed in Example 1 above is repeated, except that the current density applied during plating of the last 2 μm (second vertical section) of the copper pillar is 10 ASD. The average plating rate of copper pillars is 18.9 ASD. The top of the copper pillar is then plated with tin-silver solder bumps from the tin-silver bath disclosed in Table 2. Copper pillars have a TIR% or about -8.3%. The top of the copper pillar has a dish-shaped shape. The photoresist is stripped and the array of copper pillars with tin-silver bumps is reflowed according to the method described in Example 1 above.

これらの銅ピラーのボイド長数は、ImageJプログラムを使用して決定された。V%は14%であった。銅−錫金属間界面では、どの銅ピラーにも亀裂または破損の観察可能な兆候は見られない。 The void lengths of these copper pillars were determined using the ImageJ program. V% was 14%. At the copper-tin metal interface, there are no observable signs of cracking or breakage in any of the copper pillars.

以下の表は、実施例1〜5のめっきパラメータおよび結果をまとめたものである。 The table below summarizes the plating parameters and results of Examples 1-5.

Figure 0006960502
Figure 0006960502

実施例6(比較例)
銅−錫界面に高いボイド形成を有する銅ピラー
厚さ50μmのパターン化フォトレジストおよび複数の開口を有する300mmシリコンウエハセグメント(ワシントン州バンクーバーのIMAT,Inc.から入手可能)を、実施例1〜5の表1の銅電気めっき浴中に浸漬する。アノードは可溶性銅電極である。ウエハとアノードを整流器に接続し、柱状形態を有するピラーの形成を可能にする円形である開口の底部の露出した金属シード層上に銅ピラーを電気めっきする。平均直径45μmのピラーの形成を可能にするために、開口径は50μmである。銅電気めっき浴の温度は、めっきの間中25℃である。35μmの高さの銅ピラーのめっき中の平均電流密度は、上記実施例1〜5におけるような平均電流密度のいかなる減少もなく、20ASDである。
Example 6 (Comparative Example)
Copper Pillars with High Void Formation at Copper-Tin Interface 50 μm thick patterned photoresist and 300 mm silicon wafer segments with multiple openings (available from IMAT, Inc., Vancouver, WA), Examples 1-5. Immerse in the copper electroplating bath shown in Table 1. The anode is a soluble copper electrode. The wafer and anode are connected to a rectifier and the copper pillars are electroplated on the exposed metal seed layer at the bottom of the circular opening which allows the formation of pillars with columnar morphology. The opening diameter is 50 μm to allow the formation of pillars with an average diameter of 45 μm. The temperature of the copper electroplating bath is 25 ° C. during plating. The average current density during plating of the 35 μm high copper pillars is 20 ASD without any reduction in the average current density as in Examples 1-5 above.

フォトレジストおよび銅ピラーを有するウエハセグメントを次に表2に開示されている錫−銀電気めっき浴に浸漬する。アノードは可溶性錫電極である。ウエハとアノードを整流器に接続し、高さ25μmの錫−銀はんだバンプを各銅ピラーの頂部にめっきする。錫−銀浴はめっき中25℃であり、平均電流密度は10ASDである。 Wafer segments with photoresists and copper pillars are then immersed in the tin-silver electroplating baths disclosed in Table 2. The anode is a soluble tin electrode. The wafer and anode are connected to a rectifier and a 25 μm high tin-silver solder bump is plated on the top of each copper pillar. The tin-silver bath is at 25 ° C. during plating and has an average current density of 10 ASD.

錫−銀はんだを銅ピラー上にめっきした後、フォトレジストをDow Chemical Companyから入手可能なBPRフォトストリッパー溶液で剥離し、各ピラーの頂部に錫−銀はんだバンプを有する銅ピラーのアレイをウエハ上に残す。ピラーのTIR%は−9.6%である。各ピラーの頂部には皿形の形態を有する。 After plating the tin-silver solder on the copper pillars, the photoresist is stripped with a BPR photo stripper solution available from the Dow Chemical Company, and an array of copper pillars with tin-silver solder bumps on the top of each pillar is placed on the wafer. Leave in. The TIR% of the pillars is -9.6%. The top of each pillar has a dish-shaped shape.

次に、銅ピラーと錫−銀はんだバンプを有するウエハセグメントをSikiama International、IncのFALCON 8500ツールリフローオーブンに入れる。ウエハセグメントを5つのリフローゾーン(140℃、190℃、190℃、230℃および260℃)に1ゾーン当たり30秒(搬送20秒および静止10秒)、クールダウンゾーン、およびランプ速度40℃/秒で通過させる。 Next, the wafer segment with copper pillars and tin-silver solder bumps is placed in a FALCON 8500 tool reflow oven from Sikiama International, Inc. Wafer segments in 5 reflow zones (140 ° C, 190 ° C, 190 ° C, 230 ° C and 260 ° C) for 30 seconds per zone (20 seconds transport and 10 seconds stationary), cooldown zone, and ramp speed 40 ° C / sec. Let it pass by.

ウエハセグメントをリフローオーブンから取り出し、銅−錫金属間部とピラーの銅とが1μmの厚さで接触するところの界面に沿ってV%を決定する。界面に沿った各ボイドの長さの計数および長さの合計はImageJソフトウェアによって行われる。V%は40%である。これは、実施例1〜5における本発明のはるかに低いV%と比較して、ボイドの大幅な増加である。図8は、リフロー後の1つの皿形銅ピラーのうちの1つの中心における断面の5,000倍SEMである。SEMは、ボンドラインに沿って著しいボイド形成および様々な長さ(直径)を有するボイドを示す。大部分の銅ピラーは、錫−銀はんだバンプとの銅−錫界面に沿ってクラックを示した。 The wafer segment is removed from the reflow oven and the V% is determined along the interface where the copper-tin metal section and the copper of the pillars meet at a thickness of 1 μm. Counting the length of each void along the interface and summing the lengths is done by ImageJ software. V% is 40%. This is a significant increase in voids compared to the much lower V% of the invention in Examples 1-5. FIG. 8 is an SEM 5,000 times the cross section at the center of one of the reflowed dish-shaped copper pillars. The SEM shows void formation along the bond line and voids of various lengths (diameters). Most copper pillars showed cracks along the copper-tin interface with tin-silver solder bumps.

Claims (2)

水平基部と、底部側および前記底部側とは反対側の頂部側を含む垂直区分と、を含む、銅ピラーであって、前記垂直区分の前記底部側が前記水平基部に接合しており、錫または錫合金はんだバンプが、銅−錫金属間化合物の層によって前記垂直区分の前記頂部側に接合しており、V%は、(前記銅−錫金属間化合物の層の長さに沿って、かつ前記銅ピラーの銅と前記銅−錫金属間化合物の層の間の界面から前記銅−錫金属間化合物の層内5μmまでの幅内で計数されたボイド数の全長/ピラー直径)×100であり、V%=0.5%〜20%あり、
前記銅ピラーのTIR%は−9%〜−8.2%の範囲であり、
前記銅ピラーの前記TIR%は以下の式で決定され、
TIR%=[高さ中央−高さ]/高さ最大×100
式中、高さ中央は、前記銅ピラーの中央軸に沿って測定された前記銅ピラーの高さであり、高さは、前記銅ピラーの辺に沿って測定された前記辺上の最高点での前記銅ピラーの高さであり、高さ最大は、前記銅ピラーの底部から前記銅ピラーの頂部の最も高い位置までの高さである、銅ピラー。
A copper pillar comprising a horizontal base and a vertical section that includes a bottom side and a top side opposite to the bottom side, wherein the bottom side of the vertical section is joined to the horizontal base and is tin or Tin alloy solder bumps are joined to the top side of the vertical section by a layer of copper-tin metallized compound, where V% is (along the length of the layer of copper-tin metallized compound and Total length of void count / pillar diameter) x 100 within the width from the interface between the copper of the copper pillar and the layer of the copper-tin metal compound to 5 μm within the layer of the copper-tin metal compound. There is a V% = 0.5% ~ 20% ,
The TIR% of the copper pillar is in the range of -9% to -8.2%.
The TIR% of the copper pillar is determined by the following formula.
TIR% = [Height center -Height side ] / Maximum height x 100
In the formula, the center of height is the height of the copper pillar measured along the central axis of the copper pillar, and the height side is the highest on the side measured along the side of the copper pillar. The height of the copper pillar at a point, the maximum height of which is the height from the bottom of the copper pillar to the highest position of the top of the copper pillar.
前記V%は、0.5%〜15%である、請求項1に記載の銅ピラー。 The copper pillar according to claim 1, wherein the V% is 0.5% to 15%.
JP2020085955A 2018-02-21 2020-05-15 Copper pillars with improved integrity and methods of manufacturing them Active JP6960502B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862633230P 2018-02-21 2018-02-21
US62/633,230 2018-02-21
JP2019026372A JP6757814B2 (en) 2018-02-21 2019-02-18 Copper pillars with improved integrity and methods of manufacturing them

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019026372A Division JP6757814B2 (en) 2018-02-21 2019-02-18 Copper pillars with improved integrity and methods of manufacturing them

Publications (2)

Publication Number Publication Date
JP2020125547A JP2020125547A (en) 2020-08-20
JP6960502B2 true JP6960502B2 (en) 2021-11-05

Family

ID=67618081

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019026372A Active JP6757814B2 (en) 2018-02-21 2019-02-18 Copper pillars with improved integrity and methods of manufacturing them
JP2020085955A Active JP6960502B2 (en) 2018-02-21 2020-05-15 Copper pillars with improved integrity and methods of manufacturing them

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019026372A Active JP6757814B2 (en) 2018-02-21 2019-02-18 Copper pillars with improved integrity and methods of manufacturing them

Country Status (5)

Country Link
US (2) US20190259722A1 (en)
JP (2) JP6757814B2 (en)
KR (1) KR102172625B1 (en)
CN (1) CN110176441B (en)
TW (1) TWI700400B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7319808B2 (en) 2019-03-29 2023-08-02 ローム株式会社 Semiconductor equipment and semiconductor packages
US11824037B2 (en) * 2020-12-31 2023-11-21 International Business Machines Corporation Assembly of a chip to a substrate
CN112941581B (en) * 2021-01-27 2022-04-08 河海大学 Method for treating concrete by using copper plating wastewater

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3780302B2 (en) * 2002-02-27 2006-05-31 株式会社関東学院大学表面工学研究所 Method for plating substrate having via hole and through hole
US20080251927A1 (en) * 2007-04-13 2008-10-16 Texas Instruments Incorporated Electromigration-Resistant Flip-Chip Solder Joints
US8269345B2 (en) * 2007-10-11 2012-09-18 Maxim Integrated Products, Inc. Bump I/O contact for semiconductor device
TWI434965B (en) * 2008-05-28 2014-04-21 Mitsui Mining & Smelting Co A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
US8259464B2 (en) * 2010-06-24 2012-09-04 Maxim Integrated Products, Inc. Wafer level package (WLP) device having bump assemblies including a barrier metal
KR101359733B1 (en) * 2011-12-16 2014-02-11 성균관대학교산학협력단 Bump including diffusion barrier bi-layer for the 3d integration applications and manufacturing method thereof
US8957323B2 (en) * 2012-05-10 2015-02-17 National Chiao Tung University Electrical connecting element having nano-twinned copper, method of fabricating the same, and electrical connecting structure comprising the same
JP2014041980A (en) * 2012-08-23 2014-03-06 International Business Maschines Corporation Interface alloy layer improving electromigration (em) resistance at solder joint section
JP2014116367A (en) * 2012-12-06 2014-06-26 Fujitsu Ltd Electronic component, method of manufacturing electronic device and electronic device
US9299680B2 (en) * 2013-03-14 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having dies with connectors
CN103290438B (en) * 2013-06-25 2015-12-02 深圳市创智成功科技有限公司 For copper electroplating solution and the electro-plating method of wafer-level packaging
US20150122662A1 (en) * 2013-11-05 2015-05-07 Rohm And Haas Electronic Materials Llc Plating bath and method
US20150122661A1 (en) * 2013-11-05 2015-05-07 Rohm And Haas Electronic Materials Llc Plating bath and method
US10006136B2 (en) * 2015-08-06 2018-06-26 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole compounds, bisepoxides and halobenzyl compounds
TWI608132B (en) * 2015-08-06 2017-12-11 羅門哈斯電子材料有限公司 Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyridyl alkylamines and bisepoxides
US9932684B2 (en) * 2015-08-06 2018-04-03 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of alpha amino acids and bisepoxides
US10100421B2 (en) * 2015-08-06 2018-10-16 Dow Global Technologies Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole and bisepoxide compounds
US10508357B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
US10190228B2 (en) * 2016-03-29 2019-01-29 Rohm And Haas Electronic Materials Llc Copper electroplating baths and electroplating methods capable of electroplating megasized photoresist defined features
US10170429B2 (en) * 2016-11-28 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming package structure including intermetallic compound
US10483196B2 (en) * 2017-02-22 2019-11-19 Advanced Semiconductor Engineering, Inc. Embedded trace substrate structure and semiconductor package structure including the same

Also Published As

Publication number Publication date
TWI700400B (en) 2020-08-01
KR102172625B1 (en) 2020-11-02
JP2019143243A (en) 2019-08-29
US20190259722A1 (en) 2019-08-22
JP6757814B2 (en) 2020-09-23
JP2020125547A (en) 2020-08-20
US20200266165A1 (en) 2020-08-20
CN110176441A (en) 2019-08-27
TW201937005A (en) 2019-09-16
CN110176441B (en) 2023-08-01
KR20190100867A (en) 2019-08-29

Similar Documents

Publication Publication Date Title
JP6960502B2 (en) Copper pillars with improved integrity and methods of manufacturing them
EP3128041B1 (en) Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyridyl alkylamines and bisepoxides
US10100421B2 (en) Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole and bisepoxide compounds
US10006136B2 (en) Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of imidazole compounds, bisepoxides and halobenzyl compounds
EP3128043B1 (en) Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of alpha amino acids and bisepoxides
JP6538116B2 (en) Method of electroplating photoresist definition features from an electrolytic copper plating bath containing the reaction product of a pyrazole compound and a bisepoxide
KR102241086B1 (en) Copper electroplating compositions and methods of electroplating copper on substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R150 Certificate of patent or registration of utility model

Ref document number: 6960502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150