JP6950593B2 - Optical input / output device and its manufacturing method - Google Patents
Optical input / output device and its manufacturing method Download PDFInfo
- Publication number
- JP6950593B2 JP6950593B2 JP2018043175A JP2018043175A JP6950593B2 JP 6950593 B2 JP6950593 B2 JP 6950593B2 JP 2018043175 A JP2018043175 A JP 2018043175A JP 2018043175 A JP2018043175 A JP 2018043175A JP 6950593 B2 JP6950593 B2 JP 6950593B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- input
- output device
- basic
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Communication System (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
本発明は、光通信ネットワークに用いられる光入出力装置およびその作製方法に関し、より詳細には、例えばＰＩＬＯＳＳ-ＭＣＳのような光スイッチ装置を分割実装構成とした光入出力装置およびその作製方法に関する。 The present invention relates to an optical input / output device used in an optical communication network and a method for manufacturing the same, and more particularly to an optical input / output device having an optical switch device such as PILOSS-MCS divided and mounted and a method for manufacturing the same. ..
従来、光通信ネットワークでは、ＣＤＣ（Color-less, Direction-less, Contention-less）-ＲＯＡＤＭ（Reconfigurable Optical Add/Drop Multiplexer）と呼ばれる光伝送通信方式の導入が進んでいる。ＣＤＣ−ＲＯＡＤＭネットワークのノードにおいて、マルチキャストスイッチ（MultiCast Switch：ＭＣＳ） は、ノードに収容されているトランスポンダを、信号光の波長に依存することなく（Color-less）、任意の方路に（Direction-less）光ノード内で波長の設定の制約なく（Contention-less）接続することを可能とする、キーデバイスとなる光入出力装置である。 Conventionally, in optical communication networks, the introduction of an optical transmission communication method called CDC (Color-less, Direction-less, Contention-less) -ROADM (Reconfigurable Optical Add / Drop Multiplexer) is progressing. At a node in a CDC-ROADM network, a multicast switch (MultiCast Switch: MCS) directs the transponder housed in the node to any direction (Color-less), independent of the wavelength of the signal light (Direction-). less) An optical input / output device that serves as a key device that enables (Contention-less) connection within an optical node without restrictions on wavelength settings.
光伝送装置の効率化のためには、ＭＣＳを小型化することが求められる。これまでに、ＰＬＣ（Planar Lightwave Circuit：平面光回路）を利用し、ＰＩＬＯＳＳ（Path-Independent insertion-Loss）と呼ばれる構成を採用した小型ＭＣＳが報告されている。（下記非特許文献１、２参照）
In order to improve the efficiency of the optical transmission device, it is required to reduce the size of the MCS. So far, small MCSs using PLC (Planar Lightwave Circuit) and adopting a configuration called PILOSS (Path-Independent insertion-Loss) have been reported. (See
図１は、従来のＰＩＬＯＳＳ構成を持つＭＣＳチップ１を示したものである。図１のＭＣＳチップ１は４入力８出力（４×８）の光入出力装置であって、内部において１×２スプリッタと２種類のＭＺＩ（マッハツェンダ干渉計）を交差接続により多段に組み合わせて構成され、図示せぬ制御信号によりスイッチ制御され、光信号の経路を切り替える。
FIG. 1 shows an
ＭＣＳのスイッチ規模が大きくなると、チップサイズの大きさが問題になると同時に、一つの経路で問題が発生した場合にチップ全てが使用できなくなるという問題が発生する。これにより、ウエハ１枚当たりで作れるＭＣＳチップの数が少なくなりチップ単価が上がるだけでなく、使用できないチップが発生した際の影響も大きくなる。 When the switch scale of the MCS becomes large, the size of the chip becomes a problem, and at the same time, if a problem occurs in one path, the whole chip cannot be used. As a result, not only the number of MCS chips that can be produced per wafer is reduced and the chip unit price is increased, but also the influence when unusable chips are generated is increased.
図２は、矩形の大型チップＡをウエハ上に配置するレイアウトを例示する図である。また、図３は、チップＡの半分のサイズのチップａを、同じウエハ上に配置した場合のレイアウトを例示する図である。図３にあるようにチップａの場合には、１つのウエハから１０個のチップ（チップＡの５つ分の面積に相当）を取ることが可能となる。これに対し、図２にあるように矩形の大型チップＡをウエハ内に配置した場合には、同一サイズのウエハから、チップＡが４つしか取れず、ウエハ面積の利用率が低下する。更に、大型のチップＡは小型のチップａに比べて製造プロセスにおいて欠陥が発生する確率も高くなり、いわゆる歩留まりが低下するという問題もあった。 FIG. 2 is a diagram illustrating a layout in which a large rectangular chip A is arranged on a wafer. Further, FIG. 3 is a diagram illustrating a layout in which a chip a having a size half the size of the chip A is arranged on the same wafer. As shown in FIG. 3, in the case of chip a, it is possible to take 10 chips (corresponding to the area of 5 chips A) from one wafer. On the other hand, when the large rectangular chip A is arranged in the wafer as shown in FIG. 2, only four chips A can be obtained from the wafer of the same size, and the utilization rate of the wafer area is lowered. Further, the large chip A has a higher probability of occurrence of defects in the manufacturing process than the small chip a, and has a problem that the so-called yield is lowered.
本発明は、このような問題に鑑みてなされたものである。その目的とするところは、ウエハあたりで作製可能なチップ数を増加させウエハ面積の利用率を上げ、チップ当たりのコストを下げるとともに、チップ内で発生した不具合の影響範囲を小さくして、大規模な光入出力装置を実現することにある。 The present invention has been made in view of such a problem. The purpose is to increase the number of chips that can be manufactured per wafer, increase the utilization rate of the wafer area, reduce the cost per chip, and reduce the range of influence of defects that occur in the chip on a large scale. The purpose is to realize an optical input / output device.
本発明は、このような目的を達成するために、以下のような構成を備えることを特徴とする。 The present invention is characterized by providing the following configurations in order to achieve such an object.
（発明の構成１）
多入力多出力の光入出力装置であって、
複数の基本スイッチと、前記基本スイッチを組み合わせて接続するための光素子のアレイとを含んで構成され、
前記アレイと前記基本スイッチとが異なるチップとして構成され、
前記アレイと前記基本スイッチとがチップの外部で光接続された
ことを特徴とする光入出力装置。
(
It is a multi-input, multi-output optical input / output device.
It is configured to include a plurality of basic switches and an array of optical elements for connecting the basic switches in combination.
The array and the basic switch are configured as different chips.
An optical input / output device characterized in that the array and the basic switch are optically connected outside the chip.
（発明の構成２）
前記光入出力装置がＭ入力Ｎ出力の光入出力装置であって、
前記アレイが前記光入出力装置の入力側に設けられたＭ個の１入力ｐ出力光素子のアレイであり、
前記基本スイッチが前記光入出力装置の出力側に設けられたｐ個のＭ入力基本スイッチであり、
ここで、前記基本スイッチの光出力数の合計値はＮであり、Ｍ，Ｎ＞２かつｐ＞１の自然数である
ことを特徴とする発明の構成１記載の光入出力装置。
(
The optical input / output device is an M input / N output optical input / output device.
The array is an array of M 1-input p-output optical elements provided on the input side of the optical input / output device.
The basic switches are p M input basic switches provided on the output side of the optical input / output device.
Here, the optical input / output device according to the
（発明の構成３）
前記１入力ｐ出力光素子が、前記光入出力装置の入力側に設けられたファイバ型の光スプリッタであり、
前記ファイバ型の光スプリッタを光接続に用いる
ことを特徴とする発明の構成２記載の光入出力装置。
(Structure 3 of the invention)
The 1-input p-output optical element is a fiber-type optical splitter provided on the input side of the optical input / output device.
The optical input / output device according to
（発明の構成４）
前記光入出力装置がＭ入力Ｎ出力の光入出力装置であって、
前記基本スイッチが前記光入出力装置の入力側に設けられたｑ個のＮ出力基本スイッチであり、
前記アレイが前記光入出力装置の出力側に設けられたＮ個のｑ入力１出力光素子のアレイであり、
ここで、前記基本スイッチの光入力数の合計値はＭであり、Ｍ，Ｎ＞２かつｑ＞１の自然数である
ことを特徴とする発明の構成１記載の光入出力装置。
(Structure 4 of the invention)
The optical input / output device is an M input / N output optical input / output device.
The basic switches are q N output basic switches provided on the input side of the optical input / output device.
The array is an array of N q-input / 1-output optical elements provided on the output side of the optical input / output device.
Here, the optical input / output device according to the
（発明の構成５）
前記基本スイッチの少なくとも１つがＰＩＬＯＳＳ構成を持つ光スイッチである
ことを特徴とする発明の構成１から４のいずれか１項に記載の光入出力装置。
(Structure 5 of the invention)
The optical input / output device according to any one of
（発明の構成６）
前記基本スイッチの少なくとも１つがマルチキャストスイッチである
ことを特徴とする発明の構成１から４のいずれか１項に記載の光入出力装置。
(Structure 6 of the invention)
The optical input / output device according to any one of
（発明の構成７）
スイッチング素子としてマッハツェンダ干渉計が使用されている
ことを特徴とする発明の構成１から４のいずれか１項に記載の光入出力装置。
(Structure 7 of the invention)
The optical input / output device according to any one of
（発明の構成８）
複数の基本スイッチと、前記基本スイッチを組み合わせて接続するための光素子のアレイを含んで構成される多入力多出力の光入出力装置の作製方法であって、
前記基本スイッチと前記光素子のアレイとを異なるチップとして作製するステップと、
前記基本スイッチと前記光素子のアレイとをチップの外部で光接続するステップとを含む
ことを特徴とする光入出力装置の作製方法。
(Structure 8 of the invention)
A method for manufacturing a multi-input, multi-output optical input / output device including a plurality of basic switches and an array of optical elements for connecting the basic switches in combination.
A step of manufacturing the basic switch and the array of optical elements as different chips,
A method for manufacturing an optical input / output device, which comprises a step of optically connecting the basic switch and an array of optical elements to the outside of a chip.
以上記載したように、本発明によれば、チップを分割して製造し、チップ外部で光接続することで、ウエハあたりで作製可能なチップ数を増加させウエハ面積の利用率を上げ、チップ当たりのコストを下げるとともに、チップ内で発生した不具合の影響範囲を小さくすることが可能な大規模な光入出力装置を実現できる。 As described above, according to the present invention, by dividing and manufacturing chips and optically connecting them outside the chips, the number of chips that can be produced per wafer is increased, the utilization rate of the wafer area is increased, and the utilization rate of the wafer area is increased. It is possible to realize a large-scale optical input / output device that can reduce the range of influence of defects that occur in the chip while reducing the cost of the chip.
本発明の基本的な考え方は、例えば以下のように言うことができる。
（ｉ）スイッチ規模の大きい多入力多出力の光スイッチは、複数の基本となる小規模多入力多出力の光スイッチ（基本スイッチ、光回路）に分割することができる。
The basic idea of the present invention can be said as follows, for example.
(I) Switch A large-scale multi-input multi-output optical switch can be divided into a plurality of basic small-scale multi-input multi-output optical switches (basic switch, optical circuit).
分割・並置した複数の各基本スイッチの入力数または出力数を等しくすれば、各基本スイッチを組み合わせて接続するための光回路を、同一の構造の光素子を配列したアレイ（光回路）として構成でき、接続のコストを下げることができる。
（ii）分割された小規模な基本スイッチとアレイをウエハ上に多数配置して、個別チップとして製造すると、ウエハ面積の利用率を上げることができる。
（iii）個別チップとして製造された複数の基本スイッチおよびアレイをチップの外部で光接続して、大規模な多入力多出力の光スイッチを構成することができる。
If the number of inputs or outputs of each of the plurality of divided and juxtaposed basic switches is equalized, the optical circuit for connecting the basic switches in combination is configured as an array (optical circuit) in which optical elements having the same structure are arranged. It can reduce the cost of connection.
(Ii) By arranging a large number of divided small-scale basic switches and arrays on a wafer and manufacturing them as individual chips, the utilization rate of the wafer area can be increased.
(Iii) A large number of basic switches and arrays manufactured as individual chips can be optically connected outside the chip to form a large-scale multi-input, multi-output optical switch.
このような考え方により、ウエハ内では、各チップは小型の方が無駄なく多くのチップを配置できるため、ウエハ１枚当たりで作製可能なチップ数は、小規模なスイッチ部に分割したほうが多くなる。 Based on this idea, smaller chips can be placed in a wafer without waste, so the number of chips that can be manufactured per wafer is larger when divided into smaller switch sections. ..
また、チップ内で異常が発生した場合、そのチップは使用することができないため、大規模なチップでは異常が一ヶ所発生した場合の影響が大きかったが、チップを小さく分割することで、異常の影響範囲を小さくすることができる。 In addition, if an abnormality occurs in the chip, the chip cannot be used, so if an abnormality occurs in one place on a large-scale chip, the effect was large. The range of influence can be reduced.
以下、図面を参照しながら本発明の実施例について詳細に説明する。 Hereinafter, examples of the present invention will be described in detail with reference to the drawings.
図４に、本発明の実施例１の多入力多出力の光入出力装置の構成を示す。本実施例１は全体として８入力８出力（８×８）の光スイッチであり、図４の左から、光入出力装置の入力側に設けられた８個の１×２スイッチ（光素子）101-1〜101-8、ファイバアレイ102-1、102-2、光入出力装置の出力側に設けられた２つの８×４スイッチ（基本スイッチ）103-1、103-2を含んで構成される。 FIG. 4 shows the configuration of the multi-input multi-output optical input / output device according to the first embodiment of the present invention. The first embodiment is an optical switch having 8 inputs and 8 outputs (8 × 8) as a whole, and from the left of FIG. 4, eight 1 × 2 switches (optical elements) provided on the input side of the optical input / output device. Consists of 101-1 to 101-8, fiber arrays 102-1 and 102-2, and two 8x4 switches (basic switches) 103-1 and 103-2 provided on the output side of the optical input / output device. Will be done.
光入出力装置の入力側に設けられた８個の１×２スイッチ（光素子）101-1〜101-8は、１つにまとめて１×２スイッチアレイ（光回路）のチップとして構成される。実施例１の８×８スイッチは、１×２スイッチアレイ101のチップ１つと、８×４スイッチ（基本スイッチ）103-1、103-2のチップ２つとが、チップの外部でファイバアレイ102-1、102-2で光接続されて構成されており、小規模なスイッチ（光回路）３つのチップに分割されている。 Eight 1x2 switches (optical elements) 101-1 to 101-8 provided on the input side of the optical input / output device are collectively configured as a chip of a 1x2 switch array (optical circuit). NS. In the 8 × 8 switch of the first embodiment, one chip of the 1 × 2 switch array 101 and two chips of the 8 × 4 switches (basic switches) 103-1 and 103-2 are arranged outside the chip in the fiber array 102-. It is composed of 1 and 102-2 optically connected, and is divided into three small-scale switches (optical circuits).
図４の左から、８個の１×２スイッチ101-1~101-8のいずれかに入力された信号光は、対応する１×２スイッチによりスイッチされ、ファイバアレイ102-1、102-2を介して、２つの８×４スイッチ103-1、103-2のうち接続先の出力ポートを持つほうの８×４スイッチに接続される。信号光はさらに、接続された８×４スイッチ103-1、103-2にて、接続先の出力ポートにスイッチングされる。 From the left of FIG. 4, the signal light input to any of the eight 1 × 2 switches 101-1 to 101-8 is switched by the corresponding 1 × 2 switch, and the fiber arrays 102-1 and 102-2. It is connected to the 8x4 switch which has the output port of the connection destination among the two 8x4 switches 103-1 and 103-2. The signal light is further switched to the output port of the connection destination by the connected 8 × 4 switches 103-1 and 103-2.
このようにして、８×８スイッチとしての光入出力装置は、光入出力装置の出力側の８×４スイッチ（基本スイッチ）２つと、光入出力装置の入力側の１×２スイッチアレイ１つのように、小規模な３つのスイッチ（光回路）に分割して構成することが可能である。
In this way, the optical input / output device as the 8 × 8 switch consists of two 8 × 4 switches (basic switches) on the output side of the optical input / output device and a 1 × 2
上記をＰＬＣで作製する際には、８×４スイッチのチップ２個と１×２スイッチアレイのチップ１個のように３つの小規模なチップに分割して、半導体ウエハ上にこれらのチップを多数混載して無駄なくレイアウトし、作製することが可能である。 When the above is manufactured by PLC, these chips are divided into three small chips such as two 8 × 4 switch chips and one 1 × 2 switch array chip, and these chips are placed on a semiconductor wafer. It is possible to mix and load a large number of them, lay them out without waste, and manufacture them.
他の実施例においても同様であるが、半導体ウエハ上に異種のチップを混載することにプロセス上の困難が生じる場合は、各半導体ウエハ上には同種のチップのみを配列し、各チップの大きさ（面積）の比に応じて各チップ対応のウェハの生産枚数を調整して、全体として同数のチップが取れるようにしても良い。すなわち、各チップ対応のウエハの生産枚数を、各チップの面積比に比例するように決定すればよい。各チップごとの歩留まりが異なる場合は、各チップ対応のウエハの生産枚数を、歩留まりに応じて歩留まりの低いものは多く、高いものは少なめに調整しても良い。 The same applies to the other embodiments, but when there is a process difficulty in mounting different types of chips on the semiconductor wafer, only the same type of chips are arranged on each semiconductor wafer, and the size of each chip is large. The number of wafers produced for each chip may be adjusted according to the ratio (area) so that the same number of chips can be obtained as a whole. That is, the number of wafers produced for each chip may be determined so as to be proportional to the area ratio of each chip. When the yield is different for each chip, the number of wafers produced for each chip may be adjusted according to the yield, with many having a low yield and a small number having a high yield.
このように構成することで、全体のどこか一ヶ所で異常が発生した場合でも、３つに分かれたスイッチのうち１つのチップの範囲に影響が抑制可能な光入出力装置を構成できる。 With this configuration, it is possible to configure an optical input / output device that can suppress the influence on the range of one chip among the three divided switches even if an abnormality occurs at any one place in the whole.
（実施例１の別構成）
このような光スイッチの分割は、異なるパターンでも可能である。同様の８×８スイッチの分割の異なる構成を、実施例１の別構成として図５に示す。
(Another configuration of Example 1)
Such division of the optical switch is possible with different patterns. A similar configuration with different divisions of the 8 × 8 switch is shown in FIG. 5 as another configuration of the first embodiment.
図５で、８×８スイッチとしての光入出力装置は、光入出力装置の入力側の２つの４×８スイッチ（基本スイッチ）113-1、113-2と、その出力側に配置された８個の２×１スイッチ（光素子）のアレイ（光回路）111-1〜111-8のように、小規模なスイッチ（光回路）のチップ３つに分割されており、これらはファイバアレイ112-1、112-2を介してチップの外部で光接続されている。 In FIG. 5, the optical input / output devices as 8 × 8 switches are arranged on the two 4 × 8 switches (basic switches) 113-1 and 113-2 on the input side of the optical input / output device and on the output side thereof. It is divided into three small-scale switch (optical circuit) chips, such as an array (optical circuit) 111-1 to 111-8 of eight 2x1 switches (optical elements), and these are fiber arrays. It is optically connected to the outside of the chip via 112-1 and 112-2.
これ以外にも分割方法は存在するが、効果は同じである。また、８×８スイッチ以外でも同様の方法で分割することができることは自明である。 There are other division methods, but the effect is the same. Further, it is obvious that the switch other than the 8 × 8 switch can be divided by the same method.
（ＰＩＬＯＳＳ構成）
図６に、本発明の実施例２の多入力多出力の光入出力装置の構成を示す。本実施例２では、光スイッチはＰＩＬＯＳＳ（Path-Independent insertion-Loss）構成であり、４×４のＰＩＬＯＳＳスイッチを基本スイッチとして２つ組み合わせて、全体として、４入力８出力のＰＩＬＯＳＳ構成を持つ光スイッチを実現している。
(PILOSS configuration)
FIG. 6 shows the configuration of the multi-input multi-output optical input / output device according to the second embodiment of the present invention. In the second embodiment, the optical switch has a PILOSS (Path-Independent insertion-Loss) configuration, and two 4 × 4 PILOSS switches are combined as basic switches to have a PILOSS configuration with 4 inputs and 8 outputs as a whole. Realizes a switch.
図６の２つの４×４ＰＩＬＯＳＳスイッチ（基本スイッチ）203-1、203-2は、おのおの内部において１×２スイッチと２×１スイッチとが４つづつ交互に多段に交差接続されて、ＰＩＬＯＳＳスイッチを構成している。 The two 4x4 PILOSS switches (basic switches) 203-1 and 203-2 in FIG. 6 are PILOSS switches in which 4 1x2 switches and 4 2x1 switches are alternately connected in multiple stages inside each. Consists of.
図６の左から、入力光は光入出力装置の入力側に設けられた４個の１×２スイッチ（光素子）201-1〜201-4のアレイ（光回路）でスイッチされて、ファイバアレイ202-1、202-2を介して、２つの４×４ＰＩＬＯＳＳスイッチ（基本スイッチ）203-1、203-2に入力され、右側の８つの出力ポートから出力されるように構成される。すなわち、４×８スイッチが小規模なスイッチ（光回路）３つに分割されている。 From the left in FIG. 6, the input light is switched by an array (optical circuit) of four 1 × 2 switches (optical elements) 201-1 to 201-4 provided on the input side of the optical input / output device, and is a fiber. It is configured to be input to two 4 × 4 PILOSS switches (basic switches) 203-1 and 203-2 via arrays 202-1 and 202-2 and output from the eight output ports on the right side. That is, the 4 × 8 switch is divided into three small-scale switches (optical circuits).
図６左端の入力ポートより１×２スイッチ201-1〜201-4のいずれかに入力された信号光は、対応する１×２スイッチにより２つの４×４ＰＩＬＯＳＳスイッチ203-1、203-2のいずれかに、ファイバアレイ202-1〜202-2を介してチップの外部で光接続される。信号光はさらに、２つの４×４ＰＩＬＯＳＳスイッチ203-1、203-2にて、右端の接続先の出力ポートのいずれかにスイッチングされる。 The signal light input to any of the 1x2 switches 201-1 to 201-4 from the input port on the left end of Fig. 6 is the signal light of the two 4x4 PILOSS switches 203-1 and 203-2 by the corresponding 1x2 switch. It is optically connected to either of them via fiber arrays 202-1 to 202-2 outside the chip. The signal light is further switched by two 4 × 4 PILOSS switches 203-1 and 203-2 to one of the output ports to which the right end is connected.
このようにして、４×８スイッチとしての光入出力装置は、光入出力装置の出力側の４×４ＰＩＬＯＳＳスイッチ２つと、入力側の１×２スイッチアレイ１つのように、小規模な３つのスイッチに分割して構成することが可能である。 In this way, the optical input / output device as a 4x8 switch has three small-scale ones, such as two 4x4 PILOSS switches on the output side of the optical input / output device and one 1x2 switch array on the input side. It can be divided into switches for configuration.
上記をＰＬＣで作製する際には、４×４ＰＩＬＯＳＳスイッチのチップ２個と１×２スイッチアレイのチップ１個のように３つの小規模なチップに分割して、半導体ウエハ上にこれらのチップを多数混載して無駄なくレイアウトし、作製することが可能である。 When the above is manufactured by PLC, these chips are divided into three small chips such as two chips of a 4 × 4 PILOSS switch and one chip of a 1 × 2 switch array, and these chips are placed on a semiconductor wafer. It is possible to mix and load a large number of them, lay them out without waste, and manufacture them.
このように構成することで、全体のどこか一ヶ所で異常が発生した場合でも、３つに分かれたスイッチのうち１つのチップの範囲に影響が抑制される。 With this configuration, even if an abnormality occurs at any one place in the whole, the influence on the range of one chip out of the three divided switches is suppressed.
また、この実施例２（図６）の４×８ＰＩＬＯＳＳスイッチを、実施例１（図５）で述べた８×８スイッチを構成する４×８スイッチ（基本スイッチ）として使用することも可能である。 Further, the 4 × 8 PILOSS switch of the second embodiment (FIG. 6) can be used as a 4 × 8 switch (basic switch) constituting the 8 × 8 switch described in the first embodiment (FIG. 5). ..
（実施例２の別構成）
また、同じ４×４ＰＩＬＯＳＳスイッチを使用しつつ、８×４ＰＩＬＯＳＳスイッチを構成することも可能である。８×４ＰＩＬＯＳＳスイッチの分割の構成を、実施例２の別構成として図７に示す。
(Another configuration of Example 2)
It is also possible to configure an 8x4 PILOSS switch while using the same 4x4 PILOSS switch. The configuration of the division of the 8 × 4 PILOSS switch is shown in FIG. 7 as another configuration of the second embodiment.
図７で、８×４ＰＩＬＯＳＳスイッチとしての光入出力装置は、光入出力装置の入力側の２つの４×４ ＰＩＬＯＳＳスイッチ（基本スイッチ）213-1、213-2と、その出力側に配置された４個の２×１スイッチ（光素子）211-1〜211-4のアレイ（光回路）のように、小規模な３つの光回路のチップに分割されており、これらはファイバアレイ212-1、212-2を介してチップの外部で光接続されている。 In FIG. 7, the optical input / output device as the 8 × 4 PILOSS switch is arranged on the two 4 × 4 PILOSS switches (basic switches) 213-1 and 213-2 on the input side of the optical input / output device and on the output side thereof. It is divided into three small optical circuit chips, such as an array (optical circuit) of four 2x1 switches (optical elements) 211-1 to 211-4, which are fiber arrays 212-. It is optically connected to the outside of the chip via 1, 212-2.
また、この実施例２（図７）の８×４ＰＩＬＯＳＳスイッチも同様に、実施例１（図４）で述べた８×８スイッチを構成する８×４スイッチ（基本スイッチ）として使用することも可能である。また、４×8スイッチ、８×４スイッチ以外も同様の方法で分割することができることは自明である。 Similarly, the 8 × 4 PILOSS switch of the second embodiment (FIG. 7) can also be used as an 8 × 4 switch (basic switch) constituting the 8 × 8 switch described in the first embodiment (FIG. 4). Is. Further, it is obvious that other than the 4 × 8 switch and the 8 × 4 switch can be divided by the same method.
（ＰＩＬＯＳＳ-ＭＣＳ構成）
図８に、本発明の実施例３の多入力多出力の光入出力装置の構成を示す。本実施例３では、４×４のＰＩＬＯＳＳ構成を持つＭＣＳ（MultiCast Switch）を基本スイッチとして２つ用いて、全体として、４入力８出力のＰＩＬＯＳＳ構成を持つＭＣＳを実現している。
(PILOSS-MCS configuration)
FIG. 8 shows the configuration of the multi-input, multi-output optical input / output device according to the third embodiment of the present invention. In the third embodiment, two MCSs (MultiCast Switch) having a PILOSS configuration of 4 × 4 are used as basic switches, and an MCS having a PILOSS configuration of 4 inputs and 8 outputs is realized as a whole.
図８で左側より、入力光は１×２スプリッタ（光素子）301-1〜301-4のアレイで分岐され、ファイバアレイ302-1〜302-2を経由して、２つの４×４ＭＣＳ（基本スイッチ） 303-1、303-2に入力されて、右端の８つの出力ポートからスイッチ出力される。すなわち、４×８ ＭＣＳが小規模な光回路３つに分割されている。 From the left side in FIG. 8, the input light is branched by an array of 1 × 2 splitters (optical elements) 301-1 to 301-4, and via fiber arrays 302-1 to 302-2, two 4 × 4 MCSs ( Basic switch) Input to 303-1 and 303-2, and switch output from the eight output ports on the far right. That is, the 4 × 8 MCS is divided into three small optical circuits.
図８の２つの４×４ＭＣＳ（基本スイッチ）303-1、303-2は、おのおの内部において１×２スプリッタと１×２スイッチおよび２×１スイッチが、４つづつ交互に多段に交差接続されて、ＰＩＬＯＳＳ構成のＭＣＳを構成している。 In each of the two 4x4 MCSs (basic switches) 303-1 and 303-2 shown in FIG. 8, a 1x2 splitter, a 1x2 switch, and a 2x1 switch are alternately connected in multiple stages by alternating four each. Therefore, the MCS having a PILOSS configuration is configured.
図８で左側より、１×２スプリッタ（光素子）301-1〜301-4のアレイ（光回路）に入力された信号光は、対応する１×２スプリッタにより、４×４ ＭＣＳ（基本スイッチ）303-1、303-2両方の４×４ ＭＣＳに、ファイバアレイ302-1、302-2を介してチップの外部で光接続される。さらに、接続された４×４ ＭＣＳ 303-1、303-2にて、接続先の出力ポートにスイッチングされる。このようにして、４×８ＭＣＳスイッチは４×４ ＭＣＳ２つと、その入力側の１×２スプリッタアレイの３つに分割することが可能である。 From the left side in FIG. 8, the signal light input to the array (optical circuit) of the 1 × 2 splitter (optical element) 301-1 to 301-4 is 4 × 4 MCS (basic switch) by the corresponding 1 × 2 splitter. ) It is optically connected to both the 303-1 and 303-2 4 × 4 MCSs via the fiber arrays 302-1 and 302-2 outside the chip. Further, the connected 4 × 4 MCS 303-1 and 303-2 are switched to the output port of the connection destination. In this way, the 4x8 MCS switch can be divided into two 4x4 MCSs and a 1x2 splitter array on the input side thereof.
上記をＰＬＣで作製する際には、４×４ＭＣＳのチップ２個と１×２スプリッタアレイのチップ１個のように３つの小規模なチップに分割して、半導体ウエハ上にこれらのチップを多数混載して無駄なくレイアウトし、作製することが可能である。また、全てをＰＬＣにする必要もなく、１×２スプリッタアレイ301-1〜301-4は、例えばファイバ型の光スプリッタを用いてもよい。ファイバ型の光スプリッタとしては、例えば２本の光ファイバの一部を融着延伸してコアを近接化した構造のものが存在する。このようなファイバ型の光スプリッタを使用したアレイとして、ファイバアレイ302-1、302-2の代わりに光接続に用いることも可能である。 When the above is manufactured by PLC, it is divided into three small chips such as two chips of 4 × 4 MCS and one chip of a 1 × 2 splitter array, and many of these chips are placed on a semiconductor wafer. It is possible to mix and load, lay out without waste, and manufacture. Further, it is not necessary to make all PLCs, and for the 1 × 2 splitter arrays 301-1 to 301-4, for example, a fiber type optical splitter may be used. As a fiber type optical splitter, for example, there is a structure in which a part of two optical fibers is fused and stretched to bring the core closer to each other. As an array using such a fiber type optical splitter, it is also possible to use it for optical connection instead of the fiber arrays 302-1 and 302-2.
この構成では、全体のどこか一ヶ所で異常が発生した場合でも、３つに分かれたうち１つのチップの範囲に影響が抑制される。またさらに、この４×８ＭＣＳを組み合わせることで、より大規模なＭＣＳを作製することも可能である。 In this configuration, even if an abnormality occurs at any one place in the whole, the influence is suppressed in the range of one of the three divided chips. Furthermore, by combining these 4 × 8 MCSs, it is possible to produce a larger-scale MCS.
（実施例３の別構成）
同じ４×４ＭＣＳの組み合わせでも、異なる構成を作ることも可能である。図９には、実施例３の別構成として４×４ＭＣＳを基本スイッチとして２つ組み合わせて構成した８×４ＭＣＳの構成を示す。
(Another configuration of Example 3)
It is also possible to make different configurations even with the same combination of 4 × 4 MCS. FIG. 9 shows a configuration of 8 × 4 MCS configured by combining two 4 × 4 MCS as a basic switch as another configuration of the third embodiment.
図９では、８×４ＭＣＳは、入力側の２つの４×４ ＭＣＳ（基本スイッチ）313-1、313-2と、その出力側の４つの２×１スイッチ（光素子）311-1〜311-4のアレイとに分割されて３つのチップで構成されており、これらはファイバアレイ312-1、312-2を介してチップの外部で光接続されている。 In FIG. 9, the 8 × 4 MCS includes two 4 × 4 MCS (basic switches) 313-1 and 313-2 on the input side and four 2 × 1 switches (optical elements) 311-1 to 311 on the output side. It is divided into an array of -4 and consists of three chips, which are optically connected to the outside of the chip via fiber arrays 312-1, 312-2.
また、４×８，８×４スイッチ以外も同様の方法で分割することができることは自明である。 Moreover, it is obvious that other than the 4x8 and 8x4 switches can be divided in the same manner.
（１×２スイッチの構成素子）
ここで、各実施例で最小単位となる１×２スイッチなどの光素子を構成するマッハツェンダ干渉計（ＭＺＩ：Mach-Zehnder Interferometer）（非特許文献３）について説明する。
(Constituent elements of 1x2 switch)
Here, a Mach-Zehnder Interferometer (MZI: Mach-Zehnder Interferometer) (Non-Patent Document 3) that constitutes an optical element such as a 1 × 2 switch, which is the smallest unit in each embodiment, will be described.
ＭＺＩは図１０（ａ）に例示されるような、左右２つの合波器を接続する中央の２本の光導波路で構成されたスイッチング素子として機能する光素子である。ＭＺＩの左端の２つの光導波路のいずれかより入力された光信号は、入力側の合波器を経て中央の上下２つの光導波路（アーム）に分岐される。分岐された２つの光信号は、それぞれのアームにおいて、例えば一方がヒータのような位相変化部で図示されないスイッチング制御信号により位相変化され、位相差を生じる。２つの光信号は、出力側の合波器で再度合波され干渉した結果、位相差に応じて右端の上下２つの光導波路のいずれかより切り替え（スイッチング）出力される。 The MZI is an optical element as illustrated in FIG. 10A, which functions as a switching element composed of two central optical waveguides connecting two left and right combiners. The optical signal input from either of the two optical waveguides at the left end of the MZI is branched into two central optical waveguides (arms) via a combiner on the input side. In each arm, one of the two branched optical signals is phase-changed by a switching control signal (not shown) in a phase-changing portion such as a heater, and a phase difference is generated. As a result of the two optical signals being re-engaged by the combiner on the output side and interfering with each other, they are switched and output from one of the upper and lower optical waveguides at the right end according to the phase difference.
このようなＭＺＩを最小単位の光スイッチング素子として組み合わせることにより、多入力多出力の光入出力装置を構成することができる。図１０（ｂ）には例として、２×２のＰＩＬＯＳＳスイッチをＭＺＩを用て構成したものを示す。 By combining such an MZI as a minimum unit optical switching element, a multi-input multi-output optical input / output device can be configured. FIG. 10B shows, as an example, a 2 × 2 PILOSS switch configured using MZI.
（Ｍ×Ｎスイッチの分割方法）
図１１，１２では実施例４として、実施例１の光スイッチを多入力多出力の光入出力装置として一般化したＭ入力Ｎ出力の光スイッチの分割について説明する。一般化した構成としてはＭ，Ｎ＞２とする。
(How to divide M × N switch)
In FIGS. 11 and 12, the division of the M input N output optical switch, which is a generalization of the optical switch of the first embodiment as a multi-input multi-output optical input / output device, will be described as the fourth embodiment. As a generalized configuration, M, N> 2.
実施例１の図４の構成では基本となる８×４スイッチを２個用いて、入力側の１×２スイッチ８個のアレイと組み合わせることにより、８×８スイッチを構成したが、基本となるスイッチは２個以上、一般にｐ（＞１）個、用いても良い。この場合、基本スイッチを組み合わせるための光回路を光素子のアレイとして構成するには、基本スイッチの入力数は等しくＭであるのが望ましい。一方、各基本スイッチの光出力数Ｎiは等しくても良いが等しい必要は無く、各基本スイッチの光出力数Ｎ1〜Ｎpの合計値がＮであればよい。 In the configuration of FIG. 4 of the first embodiment, two basic 8x4 switches are used and combined with an array of eight 1x2 switches on the input side to form an 8x8 switch, which is basic. Two or more switches, generally p (> 1), may be used. In this case, in order to configure the optical circuit for combining the basic switches as an array of optical elements, it is desirable that the number of inputs of the basic switches is equal to M. On the other hand, the number of optical outputs Ni of each basic switch may be equal, but it is not necessary to be equal, and the total value of the number of optical outputs N1 to Np of each basic switch may be N.
このようにして、Ｍ×Ｎ光スイッチの入力側のスイッチアレイは、Ｍ個の光入力をｐ個のＭ入力基本スイッチの各Ｍ個の入力に接続する、Ｍ個の１×ｐスイッチ（光素子）のアレイとなる。 In this way, the switch array on the input side of the M × N optical switch connects M optical inputs to each M input of the p M input basic switches, M × 1 × p switches (optical). It becomes an array of elements).
したがって、図１１に示すように、Ｍ入力Ｎ出力の光スイッチは、
Ｍ×Ｎ1、・・・、Ｍ×Ｎi、・・・、Ｍ×Ｎp
のｐ個のＭ入力多出力スイッチ（基本スイッチ）と、その入力側のＭ個の１×ｐスイッチ（光素子）のアレイ（光回路）に分割することができる。この時、各基本スイッチの光出力数Ｎ1〜Ｎpの合計値はＮとなる。ここで、Ｍ，Ｎ，ｉ，ｐは自然数、但しＭ，Ｎ＞２、ｐ＞１とする。
Therefore, as shown in FIG. 11, the optical switch of M input and N output is
M × N1, ・ ・ ・, M × Ni, ・ ・ ・, M × Np
It can be divided into an array (optical circuit) of p M-input multi-output switches (basic switches) and
（実施例４の別構成）
同様に、実施例４の別構成として、実施例１の別構成（図５）を一般化すると、Ｍ×Ｎ光スイッチの出力側のスイッチアレイは、ｑ個のＮ出力基本スイッチの各Ｎ個の出力をＮ個の光出力に接続する、Ｎ個のｑ×１スイッチ（光素子）のアレイとなる。
(Another configuration of Example 4)
Similarly, if the alternative configuration of the first embodiment (FIG. 5) is generalized as another configuration of the fourth embodiment, the switch array on the output side of the M × N optical switch has each N of q N output basic switches. It becomes an array of N q × 1 switches (optical elements) that connect the outputs of the above to N optical outputs.
したがって、図１２に示すように、Ｍ入力Ｎ出力の光スイッチは、
Ｍ1×Ｎ、・・・、Ｍi×Ｎ、・・・、Ｍq×Ｎ
のｑ個の多入力Ｎ出力スイッチ（基本スイッチ）と、その出力側のＮ個のｑ×１スイッチ（光素子）のアレイに分割することができる。この時、各基本スイッチの光入力数Ｍiは等しくても良いが等しい必要は無く、各基本スイッチの光入力数Ｍ1〜Ｍqの合計値がＭであればよい。ここで、Ｍ，Ｎ，ｉ，ｑは自然数、但しＭ，Ｎ＞２、ｑ＞１とする。
Therefore, as shown in FIG. 12, the optical switch of M input and N output is
M1 × N, ・ ・ ・, Mi × N, ・ ・ ・, Mq × N
It can be divided into an array of q multi-input N output switches (basic switches) and N q × 1 switches (optical elements) on the output side. At this time, the number of optical inputs Mi of each basic switch may be equal, but it is not necessary to be equal, and the total value of the number of optical inputs M1 to Mq of each basic switch may be M. Here, M, N, i, q are natural numbers, where M, N> 2, q> 1.
また、実施例４において、上記のＭi×ＮやＭ×Ｎiの多入力多出力スイッチ（基本スイッチ）を、同様にしてさらに分割可能であることも自明である。 Further, in the fourth embodiment, it is obvious that the above-mentioned Mi × N and M × Ni multi-input multi-output switches (basic switches) can be further divided in the same manner.
（Ｍ×Ｎ ＭＣＳの分割方法）
図１３，１４では実施例５として、実施例３のＭＣＳを多入力多出力の光入出力装置として一般化したＭ入力Ｎ出力のＭＣＳの分割について説明する。一般化した構成としてはＭ，Ｎ＞２とする。
(M × N MCS division method)
In FIGS. 13 and 14, the division of the MCS of M input and N output, which is a generalization of the MCS of Example 3 as a multi-input and multi-output optical input / output device, will be described as Example 5. As a generalized configuration, M, N> 2.
ＭＣＳ構成の場合も実施例４と同様の考え方で、基本となるＭＣＳの個数を増やして入力側または出力側に設けた１入力多出力または多入力１出力の光素子（スイッチまたはスプリッタ）のアレイと組み合わせることにより、多入力多出力のＭＣＳを構成することができる。 In the case of the MCS configuration, an array of 1-input multi-output or multi-input 1-output optical elements (switches or splitters) provided on the input side or the output side by increasing the number of basic MCSs in the same way as in the fourth embodiment. By combining with, a multi-input multi-output MCS can be configured.
図１３に示すように、Ｍ入力Ｎ出力のＭＣＳは、
Ｍ×Ｎ1、・・・、Ｍ×Ｎi、・・・、Ｍ×Ｎp
のｐ個のＭ入力ＭＣＳ（基本スイッチ）と、その入力側のＭ個の１×ｐスプリッタ（光素子）のアレイに分割することができる。この時、各基本スイッチの光出力数Ｎ1〜Ｎpの合計値はＮとなる。ここで、Ｍ，Ｎ，ｉ，ｐは自然数、但しＭ，Ｎ＞２、ｐ＞１とする。
As shown in FIG. 13, the MCS of M input and N output is
M × N1, ・ ・ ・, M × Ni, ・ ・ ・, M × Np
It can be divided into an array of p M input MCSs (basic switches) and
入力側のアレイを構成する１×ｐスプリッタ（光素子）は、例えばｐ本の光ファイバの一部を融着延伸してコアを近接化した構造 のファイバ型の光スプリッタであっても良く、実施例３（図８）と同様にチップ間の光接続用のファイバアレイの代わりに光接続に用いることもできる。 The 1 × p splitter (optical element) constituting the array on the input side may be, for example, a fiber-type optical splitter having a structure in which a part of p optical fibers is fused and stretched to bring the cores closer to each other. Similar to Example 3 (FIG. 8), it can be used for optical connection instead of the fiber array for optical connection between chips.
（実施例５の別構成）
同様に、実施例５の別構成として、実施例３の別構成（図９）を一般化すると、図１４に示すように、Ｍ入力Ｎ出力のＭＣＳは、
Ｍ1×Ｎ、・・・、Ｍi×Ｎ、・・・、Ｍq×Ｎ
のｑ個のＮ出力ＭＣＳ（基本スイッチ）と、その出力側のＮ個のｑ×１スイッチ（光素子）のアレイに分割することができる。この時、各基本スイッチの光入力数Ｍ1〜Ｍqの合計値はＭとなる。ここで、Ｍ，Ｎ，ｉ，ｑは自然数、但しＭ，Ｎ＞２、ｑ＞１とする。
(Another configuration of Example 5)
Similarly, if the alternative configuration of Example 3 (FIG. 9) is generalized as another configuration of Example 5, as shown in FIG. 14, the MCS of M input and N output is
M1 × N, ・ ・ ・, Mi × N, ・ ・ ・, Mq × N
It can be divided into an array of q N output MCSs (basic switches) and N q × 1 switches (optical elements) on the output side. At this time, the total value of the number of optical inputs M1 to Mq of each basic switch is M. Here, M, N, i, q are natural numbers, where M, N> 2, q> 1.
また、実施例５において、上記のＭi×ＮやＭ×ＮiのＭＣＳ（基本スイッチ）を、同様にしてさらに分割可能であることも自明である。 Further, it is also obvious that in the fifth embodiment, the above-mentioned Mi × N and M × Ni MCS (basic switch) can be further divided in the same manner.
以上述べたように、本発明によれば大規模な光スイッチのＰＬＣチップを小規模な複数の光回路のチップに分割し、光素子のアレイで組み合わせ、チップ外で光接続することで、ウエハ１枚当たりの個取り数を増加させるとともにウエハ面積の利用率を上げ、１チップあたりのコストを低減させることができるうえ、チップ内での故障の影響範囲を小さい範囲に抑制することが可能な光入出力装置を実現できる。 As described above, according to the present invention, a large-scale optical switch PLC chip is divided into small-scale optical circuit chips, combined with an array of optical elements, and optically connected outside the chip to form a wafer. It is possible to increase the number of wafers taken per sheet, increase the utilization rate of the wafer area, reduce the cost per chip, and suppress the range of influence of failures in the chip to a small range. An optical input / output device can be realized.
1 ＭＣＳチップ
101-1〜101-8、201-1〜201-4 １×２スイッチ
102-1、102-2、112-1、112-2、202-1、202-2、212-1、212-2、302-1、302-2、312-1、312-2 ファイバアレイ
103-1、103-2 ８×４スイッチ
113-1、113-2 ４×８スイッチ
111-1〜111-8、211-1〜211-4、311-1〜311-4 ２×１スイッチ
203-1、203-2、213-1、213-2 ４×４ＰＩＬＯＳＳスイッチ
301-1〜301-4 １×２スプリッタ
303-1、303-2、313-1、313-2 ４×４ ＭＣＳ
1 MCS chip
101-1 to 101-8, 201-1 to 201-4 1 x 2 switch
102-1, 102-2, 112-1, 112-2, 202-1, 202-2, 212-1, 212-2, 302-1, 302-2, 312-1, 312-2 Fiber Array
103-1, 103-2 8x4 switch
113-1, 113-2 4x8 switch
111-1 to 111-8, 211-1 to 211-4, 311-1 to 311-4 2 x 1 switch
203-1, 203-2, 213-1, 213-2 4x4 PILOSS switch
301-1 ~ 301-4 1x2 splitter
303-1, 303-2, 313-1, 313-2 4x4 MCS
Claims (8)
前記光素子を複数備え、各々が別チップとして構成される複数の基本スイッチと、
複数の前記基本スイッチを組み合わせて接続するための光素子のアレイと、を含み、
前記アレイと前記基本スイッチとが異なるチップとして構成されると共に、前記アレイと前記基本スイッチとがチップの外部で光接続され、
前記アレイが前記光入出力装置の入力側に設けられたＭ個の１入力ｐ出力光素子のアレイであり、前記基本スイッチが前記光入出力装置の出力側に設けられたｐ個のＭ入力Ｋ出力基本スイッチであり、前記基本スイッチの光出力数の合計値はＮであり、Ｍ，Ｎ＞２かつｐ，Ｋ＞１の自然数である
ことを特徴とする光入出力装置。 An M input / N output optical input / output device configured by combining optical elements.
A plurality of basic switches having a plurality of the above-mentioned optical elements and each of which is configured as a separate chip.
Including an array of optical elements for connecting a plurality of the basic switches in combination.
Rutotomoni is configured as the basic switch is different from the chip and the array, said array and said basic switch is optically connected externally of the chip,
The array is an array of M 1-input p-output optical elements provided on the input side of the optical input / output device, and the basic switch is provided on the output side of the optical input / output device with p p M inputs. It is a K output basic switch, and the total value of the number of optical outputs of the basic switch is N, which is a natural number of M, N> 2 and p, K> 1. An optical input / output device. ..
前記光素子を複数備え、各々が別チップとして構成される複数の基本スイッチと、A plurality of basic switches having a plurality of the above-mentioned optical elements and each of which is configured as a separate chip.
複数の前記基本スイッチを組み合わせて接続するための光素子のアレイと、を含み、Including an array of optical elements for connecting a plurality of the basic switches in combination.
前記アレイと前記基本スイッチとが異なるチップとして構成されると共に、前記アレイと前記基本スイッチとがチップの外部で光接続され、The array and the basic switch are configured as different chips, and the array and the basic switch are optically connected outside the chip.
前記基本スイッチが前記光入出力装置の入力側に設けられたｑ個のＫ入力Ｎ出力の基本スイッチであり、前記アレイが前記光入出力装置の出力側に設けられたＮ個のｑ入力１出力光素子のアレイであり、前記基本スイッチの光入力数の合計値はＭであり、Ｍ，Ｎ＞２かつｑ，Ｋ＞１の自然数であるThe basic switch is a basic switch with q K inputs and N outputs provided on the input side of the optical input / output device, and the array is provided with N q inputs 1 provided on the output side of the optical input / output device. It is an array of output optical elements, and the total number of optical inputs of the basic switch is M, which is a natural number of M, N> 2 and q, K> 1.
ことを特徴とする光入出力装置。An optical input / output device characterized by this.
前記ファイバ型の光スプリッタを光接続に用いる
ことを特徴とする請求項１記載の光入出力装置。 The 1-input p-output optical element is a fiber-type optical splitter provided on the input side of the optical input / output device.
Optical input and output device according to claim 1, characterized by using an optical splitter of the fiber type optical connection.
ことを特徴とする請求項１から３のいずれか１項に記載の光入出力装置。 The optical input / output device according to any one of claims 1 to 3 , wherein at least one of the basic switches is an optical switch having a PILOSS configuration.
ことを特徴とする請求項１から３のいずれか１項に記載の光入出力装置。 The optical input / output device according to any one of claims 1 to 3 , wherein at least one of the basic switches is a multicast switch.
ことを特徴とする請求項１から４のいずれか１項に記載の光入出力装置。 The optical input / output device according to any one of claims 1 to 4, wherein a Mach-Zehnder interferometer is used as the switching element.
複数の前記基本スイッチの各々と、前記光素子のアレイとを異なるチップとして作製するステップと、
前記基本スイッチと前記光素子のアレイとをチップの外部で光接続するステップと、を含み、
前記アレイが前記光入出力装置の入力側に設けられたＭ個の１入力ｐ出力光素子のアレイであり、前記基本スイッチが前記光入出力装置の出力側に設けられたｐ個のＭ入力Ｋ出力基本スイッチであり、前記基本スイッチの光出力数の合計値はＮであり、Ｍ，Ｎ＞２かつｐ，Ｋ＞１の自然数である、
ことを特徴とする光入出力装置の作製方法。 A plurality of basic switches provided with a plurality of optical elements, a method for manufacturing a plurality of said array of optical elements for connecting a combination of basic switch, the comprise constituted M input N output optical input and output device ,
A step of manufacturing each of the plurality of basic switches and an array of the optical elements as different chips.
Anda step of optically connecting an array of said optical element and said basic switching outside the chip,
The array is an array of M 1-input p-output optical elements provided on the input side of the optical input / output device, and the basic switch is provided on the output side of the optical input / output device with p p M inputs. It is a K output basic switch, and the total value of the number of optical outputs of the basic switch is N, which is a natural number of M, N> 2 and p, K> 1.
A method for manufacturing an optical input / output device.
複数の前記基本スイッチの各々と、前記光素子のアレイとを異なるチップとして作製するステップと、A step of manufacturing each of the plurality of basic switches and an array of the optical elements as different chips.
前記基本スイッチと前記光素子のアレイとをチップの外部で光接続するステップと、を含み、Including a step of optically connecting the basic switch and the array of optical elements outside the chip.
前記基本スイッチが前記光入出力装置の入力側に設けられたｑ個のＫ入力Ｎ出力の基本スイッチであり、前記アレイが前記光入出力装置の出力側に設けられたＮ個のｑ入力１出力光素子のアレイであり、前記基本スイッチの光入力数の合計値はＭであり、Ｍ，Ｎ＞２かつｑ，Ｋ＞１の自然数であるThe basic switch is a basic switch with q K inputs and N outputs provided on the input side of the optical input / output device, and the array is provided with N q inputs 1 provided on the output side of the optical input / output device. It is an array of output optical elements, and the total number of optical inputs of the basic switch is M, which is a natural number of M, N> 2 and q, K> 1.
ことを特徴とする光入出力装置の作製方法。A method for manufacturing an optical input / output device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018043175A JP6950593B2 (en) | 2018-03-09 | 2018-03-09 | Optical input / output device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018043175A JP6950593B2 (en) | 2018-03-09 | 2018-03-09 | Optical input / output device and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019159016A JP2019159016A (en) | 2019-09-19 |
| JP6950593B2 true JP6950593B2 (en) | 2021-10-13 |
Family
ID=67994768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018043175A Active JP6950593B2 (en) | 2018-03-09 | 2018-03-09 | Optical input / output device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6950593B2 (en) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254991A (en) * | 1984-05-31 | 1985-12-16 | Nec Corp | Time-division optical exchange |
| CA1284904C (en) * | 1986-01-31 | 1991-06-18 | Kazuo Hajikano | Optical space switch |
| JPH0973107A (en) * | 1995-09-04 | 1997-03-18 | Nippon Telegr & Teleph Corp <Ntt> | Variable channel optical drop filter |
| US5729642A (en) * | 1995-10-02 | 1998-03-17 | The Boeing Company | N×N optical switch array using electro-optic and passive waveguide circuits on planar substrates |
| CA2257995A1 (en) * | 1996-06-14 | 1997-12-18 | Akzo Nobel Nv | Optical switch matrix |
| WO2012111316A1 (en) * | 2011-02-15 | 2012-08-23 | 日本電信電話株式会社 | Waveguide-type optical switch |
| JP2012220664A (en) * | 2011-04-07 | 2012-11-12 | National Institute Of Advanced Industrial & Technology | Waveguide type optical switch |
| JP6462564B2 (en) * | 2013-04-08 | 2019-01-30 | 古河電気工業株式会社 | Switch device |
| WO2016157819A1 (en) * | 2015-03-30 | 2016-10-06 | 日本電気株式会社 | Optical circuit, and optical switch using same |
-
2018
- 2018-03-09 JP JP2018043175A patent/JP6950593B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019159016A (en) | 2019-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6244304B2 (en) | Scalable optical switch and switching module | |
| US4787692A (en) | Electro optical switch architectures | |
| JP5913139B2 (en) | Waveguide type optical switch | |
| Cheng et al. | Silicon photonic switch topologies and routing strategies for disaggregated data centers | |
| CN108369333B (en) | Modular photonic switch architecture | |
| US6292597B1 (en) | N×N non-blocking optical switch | |
| JP6380960B2 (en) | Scalable silicon photonic switching architecture for optical networks | |
| CA2353744C (en) | Nxn crossconnect switch using wavelength routers and space switches | |
| JP6533743B2 (en) | Optical cross connect device | |
| JP2010181426A (en) | Wavelength filter, wavelength selection switch, wavelength selector, and optical module | |
| CA2258333A1 (en) | An n x n non-blocking optical switch | |
| JP4727279B2 (en) | Matrix optical switch | |
| JP6950593B2 (en) | Optical input / output device and its manufacturing method | |
| JP6740272B2 (en) | Optical switch array and multicast switch | |
| JP7189432B2 (en) | optical signal processor | |
| JP6890533B2 (en) | Optical input / output device | |
| US10911844B2 (en) | Integrated high-radix non-blocking optical switching fabric | |
| JP6291434B2 (en) | Optical cross-connect device | |
| Kabacinski et al. | Rearranging algorithms for log 2 (N, 0, p) switching networks with even number of stages | |
| JP2004077854A (en) | Light switch and method for using the same | |
| JP7126259B2 (en) | light switch | |
| WO2021001891A1 (en) | Optical signal processing device | |
| JP2019197138A (en) | Fully nonblocking optical switch | |
| JP2024132645A (en) | Nanosecond optical switch array and nanosecond wavelength selective switch | |
| Xie et al. | Proposal of a Novel MMI-based N× N non-blocking optical ring switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210906 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6950593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |