JP6944569B2 - Epitaxial substrates for semiconductor devices and semiconductor devices - Google Patents
Epitaxial substrates for semiconductor devices and semiconductor devices Download PDFInfo
- Publication number
- JP6944569B2 JP6944569B2 JP2020114089A JP2020114089A JP6944569B2 JP 6944569 B2 JP6944569 B2 JP 6944569B2 JP 2020114089 A JP2020114089 A JP 2020114089A JP 2020114089 A JP2020114089 A JP 2020114089A JP 6944569 B2 JP6944569 B2 JP 6944569B2
- Authority
- JP
- Japan
- Prior art keywords
- gan
- buffer layer
- group
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体素子に関し、特に、半絶縁性のGaNからなる自立基板を用いて構成される半導体素子に関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device configured by using a self-supporting substrate made of semi-insulating GaN.
窒化物半導体は、直接遷移型の広いバンドギャップを有し、高い絶縁破壊電界、高い飽和電子速度を有することから、LEDやLDなどの発光デバイスや、高周波/ハイパワーの電子デバイス用半導体材料として利用されている。 Nitride semiconductors have a wide bandgap of direct transition type, a high dielectric breakdown electric field, and a high saturated electron velocity. Therefore, they are used as semiconductor materials for light emitting devices such as LEDs and LDs and high-frequency / high-power electronic devices. It's being used.
窒化物電子デバイスの代表的な構造として、AlGaNを「障壁層」、GaNを「チャネル層」として積層形成した高電子移動度トランジスタ(HEMT)構造がある。これは、窒化物材料特有の大きな分極効果(自発分極効果とピエゾ分極効果)によりAlGaN/GaN積層界面に高濃度の2次元電子ガスが生成するという特徴を活かしたものである。 As a typical structure of a nitride electronic device, there is a high electron mobility transistor (HEMT) structure in which AlGaN is laminated as a "barrier layer" and GaN is formed as a "channel layer". This takes advantage of the feature that a high concentration of two-dimensional electron gas is generated at the AlGaN / GaN laminated interface due to the large polarization effect (spontaneous polarization effect and piezo polarization effect) peculiar to the nitride material.
窒化物電子デバイスは、一般的に、サファイア、SiC、Siといった、商業的に入手の容易な異種材料下地基板を用いて作製されている。しかしながら、これら異種材料基板上にヘテロエピタキシャル成長させたGaN膜中には、GaNと異種材料基板との間の格子定数や熱膨張係数の差異に起因して、多数の欠陥が発生してしまうという問題がある。 Nitride electronic devices are generally made using commercially available dissimilar material substrate substrates such as sapphire, SiC, and Si. However, there is a problem that a large number of defects occur in the GaN film heteroepitaxially grown on these dissimilar material substrates due to the difference in the lattice constant and the coefficient of thermal expansion between GaN and the dissimilar material substrate. There is.
一方、GaN基板上にGaN膜をホモエピタキシャル成長させた場合、上述の格子定数や熱膨張係数の差異に起因する欠陥は発生せず、GaN膜は良好な結晶性を示す。 On the other hand, when the GaN film is homoepitaxially grown on the GaN substrate, defects due to the above-mentioned differences in the lattice constant and the coefficient of thermal expansion do not occur, and the GaN film exhibits good crystallinity.
それゆえ、GaN基板上に窒化物HEMT構造を作製した場合、AlGaN/GaN積層界面に存在する2次元電子ガスの移動度が向上するので、当該構造を用いて作製するHEMT素子(半導体素子)の特性向上が期待できる。 Therefore, when a nitride HEMT structure is formed on a GaN substrate, the mobility of the two-dimensional electron gas existing at the AlGaN / GaN stacking interface is improved. The characteristics can be expected to improve.
ただし、商業的に入手が可能である、ハイドライド気相成長法(HVPE法)にて作製されたGaN基板は、一般的には、結晶内に取り込んだ酸素不純物のためn型の伝導型を呈する。導電性のGaN基板は、HEMT素子を高電圧駆動した際に、ソース−ドレイン電極間のリーク電流経路となる。そのため、HEMT素子を作製するには、半絶縁性のGaN基板の利用が望ましい。 However, commercially available GaN substrates produced by the hydride vapor phase growth method (HVPE method) generally exhibit an n-type conduction type due to oxygen impurities incorporated into the crystal. .. The conductive GaN substrate serves as a leakage current path between the source and drain electrodes when the HEMT element is driven with a high voltage. Therefore, in order to manufacture a HEMT device, it is desirable to use a semi-insulating GaN substrate.
半絶縁性GaN基板を実現するためには、遷移金属元素(例えばFe)や2族元素(例えばMg)のような深いアクセプター準位を形成する元素をGaN結晶中にドーピングすることが有効と知られている。
In order to realize a semi-insulating GaN substrate, it is known that it is effective to dope elements that form deep acceptor levels, such as transition metal elements (for example, Fe) and
2族元素のうち、亜鉛元素(Zn)を選択することで、高品質な半絶縁性GaN単結晶基板を実現できることが、すでに公知である(例えば、特許文献1参照)。また、基板上に遷移金属元素である鉄(Fe)がドープされた高抵抗層を形成し、さらに、該高抵抗層と電子走行層との間にFeの取り込み効果の高い中間層を形成することにより、電子走行層へのFeの入り込みを防ぐ態様もすでに公知である(例えば、特許文献2参照)。
It is already known that a high-quality semi-insulating GaN single crystal substrate can be realized by selecting zinc element (Zn) from
半絶縁性GaN基板上に、または、半絶縁性GaN膜付き基板上に、HEMT構造を作製し、諸特性を評価することはすでになされている(例えば、非特許文献1ないし非特許文献3参照)。
It has already been made to fabricate a HEMT structure on a semi-insulating GaN substrate or on a substrate with a semi-insulating GaN film and evaluate various characteristics (see, for example, Non-Patent
半絶縁性GaN基板上に窒化物膜をエピタキシャル成長させる際に、半絶縁性GaN基板と窒化物膜(窒化物エピタキシャル膜)との界面に、外部よりシリコン(Si)元素が取り込まれることがある。係るシリコン(残留シリコン)はドナー元素として働くため、窒化物膜/基板界面に導電層が生じる。この導電層は、HEMT素子において、ドレイン−ソース電流のリーク経路として働くため、ピンチオフ(pinch-off)特性の低下、および、ブレークダウン電圧の低下の原因となる。 When the nitride film is epitaxially grown on the semi-insulating GaN substrate, a silicon (Si) element may be incorporated from the outside at the interface between the semi-insulating GaN substrate and the nitride film (nitride epitaxial film). Since the silicon (residual silicon) acts as a donor element, a conductive layer is formed at the nitride film / substrate interface. Since this conductive layer acts as a leak path for the drain-source current in the HEMT element, it causes a decrease in pinch-off characteristics and a decrease in breakdown voltage.
本発明は上記課題に鑑みてなされたものであり、リーク電流が抑制されてなり、かつ、耐圧の高い半導体素子用のエピタキシャル基板を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide an epitaxial substrate for a semiconductor element in which a leakage current is suppressed and a withstand voltage is high.
上記課題を解決するため、本発明の第1の態様は、半導体素子用エピタキシャル基板が、ZnがドープされたGaNからなる半絶縁性の自立基板と、前記自立基板に隣接してなる、13族窒化物からなるバッファ層と、前記バッファ層に隣接してなる、13族窒化物からなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる、13族窒化物からなる障壁層と、を備え、前記自立基板と前記バッファ層とからなる第1の領域の一部がSiを1×1017cm−3以上の濃度で含む第2の領域であり、前記第2の領域は、前記自立基板と前記バッファ層の界面を含んで存在する、1×1017cm−3以上の濃度でZnを含む前記自立基板からのZnの拡散領域である、ようにした。
In order to solve the above problems, in the first aspect of the present invention, the epitaxial substrate for a semiconductor element is a semi-insulating self-supporting substrate made of Zn-doped GaN and a group 13 adjacent to the self-supporting substrate. A buffer layer made of nitride, a channel layer made of Group 13 nitride adjacent to the buffer layer, and a Group 13 nitride provided on the opposite side of the channel layer from the buffer layer. A second region comprising a barrier layer composed of the self-supporting substrate and the buffer layer, and a part of the first region composed of the self-supporting substrate and the buffer layer is a second region containing Si at a concentration of 1 × 10 17 cm -3 or more. The
本発明の第2の態様は、第1の態様に係る半導体素子用エピタキシャル基板において、前記バッファ層はGaNからなり、前記チャネル層はGaNからなり、前記障壁層はAlGaNからなる、ようにした。 In the second aspect of the present invention, in the epitaxial substrate for a semiconductor device according to the first aspect, the buffer layer is made of GaN, the channel layer is made of GaN, and the barrier layer is made of AlGaN.
本発明の第3の態様は、第1の態様に係る半導体素子用エピタキシャル基板において、前記バッファ層は相異なる組成の2以上の13族窒化物層が積層された多層バッファ層もしくは2またはそれ以上の13族元素を含む13族窒化物からなりかつ13族元素の存在比率が厚み方向において変化する組成傾斜バッファ層であり、前記チャネル層はGaNからなり、前記障壁層はAlGaNからなる、ようにした。 A third aspect of the present invention is the epitaxial substrate for a semiconductor element according to the first aspect, wherein the buffer layer is a multilayer buffer layer or two or more in which two or more Group 13 nitride layers having different compositions are laminated. It is a composition gradient buffer layer composed of a Group 13 nitride containing the Group 13 elements of No. 13 and the abundance ratio of the Group 13 elements changes in the thickness direction, the channel layer is made of GaN, and the barrier layer is made of AlGaN. bottom.
本発明の第4の態様は、半導体素子が、ZnがドープされたGaNからなる半絶縁性の自立基板と、前記自立基板に隣接してなる、13族窒化物からなるバッファ層と、前記バッファ層に隣接してなる、13族窒化物からなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる、13族窒化物からなる障壁層と、前記障壁層の上に設けられてなるゲート電極、ソース電極、およびドレイン電極と、を備え、前記自立基板と前記バッファ層とからなる第1の領域の一部がSiを1×1017cm−3以上の濃度で含む第2の領域であり、前記第2の領域は、前記自立基板と前記バッファ層の界面を含んで存在する、1×1017cm−3以上の濃度でZnを含む前記自立基板からのZnの拡散領域である、ようにした。 In a fourth aspect of the present invention, the semiconductor element is a semi-insulating self-supporting substrate made of Zn-doped GaN, a buffer layer made of Group 13 nitride adjacent to the self-supporting substrate, and the buffer. A channel layer made of Group 13 nitride adjacent to the layer, a barrier layer made of Group 13 nitride provided on the opposite side of the channel layer from the buffer layer, and the barrier layer. A gate electrode, a source electrode, and a drain electrode provided above are provided, and a part of the first region composed of the self-supporting substrate and the buffer layer contains Si at a concentration of 1 × 10 17 cm -3 or more. The second region is from the self-supporting substrate containing Zn at a concentration of 1 × 10 17 cm -3 or more, which exists including the interface between the self-supporting substrate and the buffer layer. It is a diffusion region of Zn.
本発明の第5の態様は、第4の態様に係る半導体素子において、前記バッファ層はGaNからなり、前記チャネル層はGaNからなり、前記障壁層はAlGaNからなる、ようにした。 In the fifth aspect of the present invention, in the semiconductor device according to the fourth aspect, the buffer layer is made of GaN, the channel layer is made of GaN, and the barrier layer is made of AlGaN.
本発明の第6の態様は、第4の態様に係る半導体素子において、前記バッファ層は相異なる組成の2以上の13族窒化物層が積層された多層バッファ層もしくは2またはそれ以上の13族元素を含む13族窒化物からなりかつ13族元素の存在比率が厚み方向において変化する組成傾斜バッファ層であり、前記チャネル層はGaNからなり、前記障壁層はAlGaNからなる、ようにした。 A sixth aspect of the present invention is the semiconductor element according to the fourth aspect, wherein the buffer layer is a multilayer buffer layer or two or more Group 13 in which two or more Group 13 nitride layers having different compositions are laminated. It is a composition gradient buffer layer made of a Group 13 nitride containing an element and the abundance ratio of the Group 13 element changes in the thickness direction, the channel layer is made of GaN, and the barrier layer is made of AlGaN.
本発明の第1ないし第6の態様によれば、半導体素子の駆動時におけるリーク電流を低減することができ、また、半導体素子の耐圧(素子電圧)を向上させることができる。
According to the first to sixth aspects of the present invention, the leakage current at the time of driving the semiconductor element can be reduced, and the withstand voltage (element voltage) of the semiconductor element can be improved.
本明細書中に示す周期表の族番号は、1989年国際純正応用化学連合会(International Union of Pure Applied Chemistry:IUPAC)による無機化学命名法改訂版による1〜18の族番号表示によるものであり、13族とはアルミニウム(Al)・ガリウム(Ga)・インジウム(In)等を指し、14族とは、シリコン(Si)、ゲルマニウム(Ge)、スズ(Sn)、鉛(Pb)等を指し、15族とは窒素(N)・リン(P)・ヒ素(As)・アンチモン(Sb)等を指す。
The group numbers in the periodic table shown in this specification are based on the
<エピタキシャル基板およびHEMT素子の概要>
図1は、本発明に係る半導体素子用エピタキシャル基板の一実施形態としてのエピタキシャル基板10を含んで構成される、本発明に係る半導体素子の一実施形態としてのHEMT素子20の断面構造を、模式的に示す図である。
<Overview of epitaxial substrate and HEMT element>
FIG. 1 schematically illustrates a cross-sectional structure of a
エピタキシャル基板10は、自立基板1と、バッファ層2と、チャネル層3と、障壁層4とを備える。また、HEMT素子20は、エピタキシャル基板10の上に(障壁層4の上に)ソース電極5とドレイン電極6とゲート電極7とを設けたものである。なお、図1における各層の厚みの比率は、実際のものを反映したものではない。
The
自立基板1は、Znが1×1018cm−3以上ドープされた(0001)面方位のGaN基板であり、室温における比抵抗が1×102Ωcm以上であって半絶縁性を呈する。自立基板1のサイズに特に制限はないが、ハンドリングの容易さなどを考慮すると、数百μm〜数mm程度の厚みを有するのが好適である。係る自立基板1は、例えば、フラックス(Flux)法によって作製することができる。
The self-supporting
フラックス法による自立基板1の形成は、概略、耐圧容器内に水平回転自在に配置した育成容器(アルミナるつぼ)内で金属Ga、金属Na、金属Zn、C(炭素)を含む融液に種基板を浸漬し、育成容器を水平回転させた状態で、窒素ガスを導入しながら育成容器内を所定温度および所定圧力を保つことによって種基板に形成されるGaN単結晶を、種基板から分離することによって得られる。種基板としては、サファイア基板上にMOCVD法によってGaN薄膜を形成してなるいわゆるテンプレート基板などを好適に用いることができる。
The formation of the self-supporting
バッファ層2は、自立基板1の一方主面上に(隣接)形成されてなる、13族窒化物からなる層である。バッファ層2は、全体が一の13族窒化物からなる単一層であってもよいし、組成の相異なる2以上の13族窒化物層からなる多層バッファ層であってもよい。単一層としては、全体がGaNからなるGaNバッファ層などが例示される。多層バッファ層としては例えば、AlaGa1−aN層(0<a≦1)の上にGaN層が積層された構成などが例示される。あるいは、バッファ層2は、2またはそれ以上の13族元素(例えばGaとAl)を含む13族窒化物からなり、かつ各元素の存在比率(モル分率)が厚み方向において変化する組成傾斜バッファ層として設けられていてもよい。バッファ層2は、50nm〜1000nm程度の厚みに形成される。なお、本実施の形態において、バッファ層2は、いわゆる800℃未満の低温で形成されるいわゆる低温バッファ層とは異なり、チャネル層3や障壁層4の形成温度と同程度の温度で、あるいはより高い温度で形成されるものである。
The
また、本実施の形態に係るエピタキシャル基板10においては、自立基板1にドープされてなるZnが、少なくともバッファ層2にまで拡散している。この点については後述する。
Further, in the
チャネル層3は、バッファ層2の上に(隣接)形成されてなる層である。チャネル層3は、50nm〜5000nm程度の厚みに形成される。また、障壁層4は、チャネル層3を挟んでバッファ層2とは反対側に設けられてなる層である。障壁層4は、2nm〜40nm程度の厚みに形成される。
The
障壁層4は図1に示すようにチャネル層3に隣接して形成されてもよく、この場合、両層の界面はヘテロ接合界面となる。あるいは、チャネル層3と障壁層4の間に図示しないスペーサ層が設けられてもよく、この場合、チャネル層3とスペーサ層との界面から障壁層4とスペーサ層との界面にいたる領域がヘテロ接合界面領域となる。
The
いずれの場合も、チャネル層3がGaNにて形成され、障壁層4がAlGaN(AlxGa1−xN、0<x<1)ないしInAlN(InyAl1−yN、0<y<1)にて形成されるのが好適な一例である。ただし、チャネル層3と障壁層4の組み合わせはこれに限られるものではない。
In each case, the
バッファ層2、チャネル層3、および、障壁層4の形成は、例えばMOCVD法によって実現される。MOCVD法による層形成は、例えばバッファ層2およびチャネル層3がGaNにて形成され、障壁層4がAlGaNにて形成される場合であれば、Ga、Alについての有機金属(MO)原料ガス(TMG、TMA)と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる公知のMOCVD炉を用い、リアクタ内に載置した自立基板1を所定温度に加熱しつつ、各層に対応した有機金属原料ガスとアンモニアガスとの気相反応によって生成するGaN結晶やAlGaN結晶を自立基板1上に順次に堆積させることによって行える。
The formation of the
ソース電極5とドレイン電極6とは、それぞれに十数nm〜百数十nm程度の厚みを有する金属電極である。ソース電極5とドレイン電極6とは、例えば、Ti/Al/Ni/Auからなる多層電極として形成されるのが好適である。ソース電極5およびドレイン電極6は、障壁層4との間にオーミック性接触を有してなる。ソース電極5およびドレイン電極6は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。なお、両電極のオーミック性接触を向上させるために、電極形成後、650℃〜1000℃の間の所定温度の窒素ガス雰囲気中において数十秒間の熱処理を施すのが好ましい。
The source electrode 5 and the drain electrode 6 are metal electrodes having a thickness of about ten and several tens of nm to one hundred and several tens of nm, respectively. The source electrode 5 and the drain electrode 6 are preferably formed as, for example, a multilayer electrode made of Ti / Al / Ni / Au. The source electrode 5 and the drain electrode 6 have ohmic contact with the
ゲート電極7は、十数nm〜百数十nm程度の厚みを有する金属電極である。ゲート電極7は、例えば、Ni/Auからなる多層電極として構成されるのが好適である。ゲート電極7は、障壁層4との間にショットキー性接触を有してなる。ゲート電極7は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。
The
<エピタキシャル基板およびHEMT素子の作製方法>
(自立基板の作製)
まず、フラックス法による自立基板1の作製手順について説明する。
<Method of manufacturing epitaxial substrate and HEMT element>
(Making a self-supporting substrate)
First, a procedure for manufacturing the self-supporting
初めに、作製したい自立基板1の直径と同程度の直径を有するc面サファイア基板を用意し、その表面に、450℃〜750℃の温度にてGaN低温バッファ層を10nm〜50nm程度の厚みに成膜し、その後、厚さ1μm〜10μm程度のGaN薄膜を1000℃〜1200℃の温度にてMOCVD法により成膜し、種基板として利用可能なMOCVD−GaNテンプレートを得る。
First, a c-plane sapphire substrate having a diameter similar to the diameter of the self-supporting
次に、得られたMOCVD−GaNテンプレートを種基板として、Naフラックス法を用いてZnドープGaN単結晶層を形成する。 Next, using the obtained MOCVD-GaN template as a seed substrate, a Zn-doped GaN single crystal layer is formed by using the Na flux method.
具体的には、まず、アルミナるつぼ内にMOCVD−GaNテンプレートを載置し、続いて、該アルミナるつぼ内に、金属Gaを10g〜60g、金属Naを15g〜90g、金属Znを0.4g〜5g、Cを10mg〜500mg、それぞれ充填する。 Specifically, first, the MOCVD-GaN template is placed in the alumina crucible, and then 10 g to 60 g of metal Ga, 15 g to 90 g of metal Na, and 0.4 g to metal Zn are placed in the alumina crucible. Fill 5 g and 10 mg to 500 mg of C, respectively.
係るアルミナるつぼを加熱炉に入れ、炉内温度を800℃〜950℃とし、炉内圧力を3MPa〜5MPaとして、20時間〜400時間程度加熱し、その後、室温まで冷却する。冷却終了後、アルミナるつぼを炉内から取り出す。以上の手順により、MOCVD−GaNテンプレートの表面に、褐色のGaNの単結晶層が300μm〜3000μmの厚さで堆積する。 The alumina crucible is placed in a heating furnace, the temperature inside the furnace is set to 800 ° C. to 950 ° C., the pressure inside the furnace is set to 3 MPa to 5 MPa, the heating is performed for about 20 hours to 400 hours, and then the mixture is cooled to room temperature. After cooling, remove the alumina crucible from the furnace. By the above procedure, a brown GaN single crystal layer is deposited on the surface of the MOCVD-GaN template with a thickness of 300 μm to 3000 μm.
このようにして得られたGaN単結晶層を、ダイヤモンド砥粒を用いて研磨し、その表面を平坦化させる。これにより、MOCVD−GaNテンプレートの上にGaN単結晶層が形成されたFlux−GaNテンプレートが得られる。ただし、研磨は、Flux−GaNテンプレートにおける窒化物層の総厚が最終的に得たい自立基板1の狙いの厚みよりも十分に大きい値に保たれる範囲で行う。
The GaN single crystal layer thus obtained is polished with diamond abrasive grains to flatten the surface thereof. As a result, a Lux-GaN template in which a GaN single crystal layer is formed on the MOCVD-GaN template can be obtained. However, polishing is performed within a range in which the total thickness of the nitride layer in the Lux-GaN template is maintained at a value sufficiently larger than the target thickness of the self-supporting
次いで、レーザーリフトオフ法により、種基板の側からレーザー光を0.1mm/秒〜100mm/秒の走査速度で走査しつつ照射することによって、Flux−GaNテンプレートから種基板を分離する。レーザー光としては、例えば、波長355nmのNd:YAGの3次高調波を用いるのが好適である。係る場合、パルス幅は1ns〜1000ns、パルス周期は1kHz〜200kHz程度であればよい。照射に際しては、レーザー光を適宜に集光して、光密度を調整するのが好ましい。また、レーザー光の照射は、Flux−GaNテンプレートを種基板と反対側から30℃〜600℃程度の温度で加熱しつつ行うのが好ましい。 Next, the seed substrate is separated from the Lux-GaN template by irradiating the seed substrate with laser light while scanning at a scanning speed of 0.1 mm / sec to 100 mm / sec by the laser lift-off method. As the laser light, for example, it is preferable to use a third harmonic of Nd: YAG having a wavelength of 355 nm. In this case, the pulse width may be 1 ns to 1000 ns and the pulse period may be about 1 kHz to 200 kHz. At the time of irradiation, it is preferable to appropriately condense the laser light to adjust the light density. Further, it is preferable to irradiate the laser beam while heating the Lux-GaN template at a temperature of about 30 ° C. to 600 ° C. from the side opposite to the seed substrate.
種基板を分離した後、得られた積層構造体の種基板から剥離された側の面を研磨処理する。これにより、Znが1×1018cm−3以上の濃度でドープされたGaNからなる自立基板1が得られる。
After separating the seed substrate, the surface of the obtained laminated structure on the side peeled from the seed substrate is polished. As a result, a self-supporting
(エピタキシャル基板の作製)
続いて、MOCVD法によるエピタキシャル基板10の作製について説明する。エピタキシャル基板10は、自立基板1をMOCVD炉のリアクタ内に設けられたサセプタ上に載置した状態で、下記の条件にてバッファ層2、チャネル層3、および障壁層4をこの順にて積層形成することで得られる。ただし、バッファ層2については、単一のGaNバッファ層、または、13族元素としてGaおよびAlを含む多層バッファ層あるいは組成傾斜バッファ層を形成する場合について例示する。なお、形成温度とはサセプタ加熱温度を意味する。
(Manufacturing of epitaxial substrate)
Subsequently, the production of the
また、本実施の形態において、15族/13族ガス比とは、13族(Ga、Al、In)原料であるTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、およびTMI(トリメチルインジウム)の総供給量に対する15族(N)原料であるアンモニアの供給量の比(モル比)である。障壁層4をAlGaNにて形成する場合のAl原料ガス/13族原料ガス比とは、Al原料の供給量の13族(Ga、Al)原料全体の供給量に対する比(モル比)であり、障壁層4をInAlNにて形成する場合のIn原料ガス/13族原料ガス比とは、In原料の供給量の13族(In、Al)原料全体の供給量に対する比(モル比)である。ともに、所望する障壁層4の組成(Alモル比xもしくはIn組成比y)に応じて定められる。
Further, in the present embodiment, the
バッファ層2:
形成温度=1000℃〜1200℃;
リアクタ内圧力=15kPa〜105kPa;
キャリアガス=水素;
15族/13族ガス比=250〜10000;
Al原料ガス/13族原料ガス比=0(GaNバッファ層の場合);
Al原料ガス/13族原料ガス比=0〜1の範囲で厚み方向における位置に応じて(多層バッファ層または組成傾斜バッファ層の場合)。
Buffer layer 2:
Formation temperature = 1000 ° C to 1200 ° C;
Reactor pressure = 15 kPa to 105 kPa;
Carrier gas = hydrogen;
Al raw material gas / Group 13 raw material gas ratio = 0 (in the case of GaN buffer layer);
Al raw material gas / Group 13 raw material gas ratio = 0 to 1 depending on the position in the thickness direction (in the case of a multilayer buffer layer or a composition gradient buffer layer).
チャネル層3:
形成温度=1000℃〜1150℃;
リアクタ内圧力=15kPa〜105kPa;
キャリアガス=水素;
15族/13族ガス比=1000〜10000。
Channel layer 3:
Formation temperature = 1000 ° C to 1150 ° C;
Reactor pressure = 15 kPa to 105 kPa;
Carrier gas = hydrogen;
障壁層4(AlGaNにて形成する場合):
形成温度=1000℃〜1200℃;
リアクタ内圧力=1kPa〜30kPa;
15族/13族ガス比=5000〜20000;
キャリアガス=水素;
Al原料ガス/13族原料ガス比=0.1〜0.4。
Barrier layer 4 (when formed with AlGaN):
Formation temperature = 1000 ° C to 1200 ° C;
Reactor pressure = 1 kPa to 30 kPa;
Carrier gas = hydrogen;
Al raw material gas / Group 13 raw material gas ratio = 0.1 to 0.4.
障壁層4(InAlNにて形成する場合):
形成温度=700℃〜900℃;
リアクタ内圧力=1kPa〜30kPa;
15族/13族ガス比=2000〜20000;
キャリアガス=窒素;
In原料ガス/13族原料ガス比=0.1〜0.9。
Barrier layer 4 (when formed with InAlN):
Formation temperature = 700 ° C to 900 ° C;
Reactor pressure = 1 kPa to 30 kPa;
Carrier gas = nitrogen;
In raw material gas / Group 13 raw material gas ratio = 0.1 to 0.9.
(HEMT素子の作製)
エピタキシャル基板10を用いたHEMT素子20の作製は、公知の技術を適用することで実現可能である。
(Manufacturing of HEMT element)
The fabrication of the
例えば、フォトリソグラフィプロセスとRIE法を用いて個々の素子の境界となる部位を50nm〜1000nm程度までエッチングで除去する素子分離処理を行った後、エピタキシャル基板10の表面(障壁層4の表面)に厚さ50nm〜500nmのSiO2膜を形成し、続いてフォトリソグラフィを用いてソース電極5およびドレイン電極6の形成予定箇所のSiO2膜をエッチング除去することで、SiO2パターン層を得る。 For example, after performing element separation processing by etching to remove the boundary portion of each element to about 50 nm to 1000 nm using a photolithography process and the RIE method, the surface of the epitaxial substrate 10 (the surface of the barrier layer 4) is subjected to element separation processing. A SiO 2 pattern layer is obtained by forming a SiO 2 film having a thickness of 50 nm to 500 nm and then etching and removing the SiO 2 film at the planned formation location of the source electrode 5 and the drain electrode 6 by photolithography.
次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極5およびドレイン電極6の形成予定箇所にTi/Al/Ni/Auからなる金属パターンを形成することで、ソース電極5およびドレイン電極6を形成する。それぞれの金属層の厚みは、順に5nm〜50nm、40nm〜400nm、4nm〜40nm、および、20nm〜200nmとするのが好適である。 Next, the source electrode 5 and the drain electrode 6 are formed by forming a metal pattern made of Ti / Al / Ni / Au at the planned formation locations of the source electrode 5 and the drain electrode 6 by using a vacuum vapor deposition method and a photolithography process. Form. The thickness of each metal layer is preferably 5 nm to 50 nm, 40 nm to 400 nm, 4 nm to 40 nm, and 20 nm to 200 nm, respectively.
その後、ソース電極5およびドレイン電極6のオーミック性を良好なものにするために、600℃〜1000℃の窒素ガス雰囲気中にて10秒間〜1000秒間の熱処理を施す。 Then, in order to improve the ohmic properties of the source electrode 5 and the drain electrode 6, heat treatment is performed for 10 seconds to 1000 seconds in a nitrogen gas atmosphere at 600 ° C. to 1000 ° C.
続いて、フォトリソグラフィプロセスを用いて、SiO2パターン層から、ゲート電極7の形成予定箇所のSiO2膜を除去する。
Subsequently, a photolithography process is used to remove the SiO 2 film at the location where the
さらに真空蒸着法とフォトリソグラフィプロセスとを用いて、ゲート電極7の形成予定箇所に、Ni/Auからなるショットキー性金属パターンを形成することで、ゲート電極7を形成する。それぞれの金属層の厚みは、4nm〜40nm、および、20nm〜200nmとするのが好適である。
Further, the
以上のプロセスにより、HEMT素子20が得られる。
The
<Siの偏在とZnの拡散>
上述のような手順および条件にて作製したHEMT素子20においては、自立基板1とバッファ層2からなる領域を第1の領域と定義するとき、その第1の領域の一部に、Siが1×1017cm−3以上の濃度で含まれる第2の領域を有するものとなっている。Siは、HEMT素子20の製造プロセスにおいて、特に、自立基板1を作製し、当該自立基板1にバッファ層2を隣接形成するプロセスにおいて、意図的に含有させられるものではないことから、第2の領域における上述した濃度でのSiの含有は、当該プロセスの途中で外部から取り込まれたSiが、HEMT素子20の形成後、残留したものと推察される。より詳細には、係る第2の領域は自立基板1とバッファ層2との界面を含んでなる。ただし、自立基板1の内部には形成されない。
<Uneven distribution of Si and diffusion of Zn>
In the
加えて、本実施の形態に係るHEMT素子20においては、自立基板1にドープされてなるZnが少なくともバッファ層2にまで拡散している。しかも、Znは、上述した第2の領域の全範囲において1×1017cm−3以上の濃度で存在している(第2の領域における濃度の最小値が1×1017cm−3であるように存在している)。
In addition, in the
本実施の形態に係るHEMT素子20においては、係る濃度の条件をみたすことで、駆動時におけるリーク電流が低減されてなるとともに、高耐圧(高素子電圧)が実現されてなる。
In the
一方、第2の領域におけるZn濃度の最小値が1×1017cm−3未満であるHEMT素子においては、リーク電流が大きくなり、耐圧も低いことが確認されている。 On the other hand, it has been confirmed that the leakage current is large and the withstand voltage is low in the HEMT element in which the minimum value of the Zn concentration in the second region is less than 1 × 10 17 cm -3.
これは、外部から取り込まれるSiはドナー元素として働き得るものであり、上述のような濃度条件をみたすようなZnの拡散が生じない場合には、係る働きによってドレイン−ソース電流のリークパスとなる導電層がHEMT素子内部に形成され、ピンチオフ特性の低下や耐圧の低下などが生じる可能性があるところ、第2の領域における濃度の最小値が1×1017cm−3であるようにZnが存在する場合には、Znの存在によってSiのドナー元素としての働きが阻害されていることによるものと考えられる。 This is because Si taken in from the outside can act as a donor element, and when Zn diffusion that satisfies the above-mentioned concentration conditions does not occur, this action acts as a leakage path for the drain-source current. layer is formed inside the HEMT device, where there is a possibility that such reduction in the degradation or breakdown voltage of the pinch-off characteristics occur, there is Zn so that the minimum value of the density in the second region is at 1 × 10 17 cm -3 In this case, it is considered that the presence of Zn inhibits the action of Si as a donor element.
すなわち、本実施の形態によれば、駆動時におけるリーク電流が低減されてなるとともに、耐圧(素子電圧)が向上した半導体素子を得ることができる。 That is, according to the present embodiment, it is possible to obtain a semiconductor device in which the leakage current at the time of driving is reduced and the withstand voltage (element voltage) is improved.
(実施例1)
[フラックス法によるZnドープGaN単結晶基板の作製]
直径2インチ、厚さ0.43mmのc面サファイア基板の表面に、550℃にてGaN低温バッファ層を30nm成膜し、その後、厚さ3μmのGaN薄膜を1050℃にてMOCVD法により成膜し、種基板として利用可能なMOCVD−GaNテンプレートを得た。
(Example 1)
[Preparation of Zn-doped GaN single crystal substrate by flux method]
A GaN low temperature buffer layer of 30 nm is formed on the surface of a c-plane sapphire substrate having a diameter of 2 inches and a thickness of 0.43 mm at 550 ° C., and then a GaN thin film having a thickness of 3 μm is formed at 1050 ° C. by the MOCVD method. Then, a MOCVD-GaN template that can be used as a seed substrate was obtained.
得られたMOCVD−GaNテンプレートを種基板として、Naフラックス法を用いてZnドープGaN単結晶層を形成した。 Using the obtained MOCVD-GaN template as a seed substrate, a Zn-doped GaN single crystal layer was formed by using the Na flux method.
具体的には、まず、アルミナるつぼ内にMOCVD−GaNテンプレートを載置し、続いて、該アルミナるつぼ内に、金属Gaを30g、金属Naを45g、金属亜鉛を1g、炭素を100mg、それぞれ充填した。係るアルミナるつぼを加熱炉に入れ、炉内温度を850℃とし、炉内圧力を4.5MPaとして、約100時間加熱し、その後、室温まで冷却した。冷却終了後、アルミナるつぼを炉内から取り出すと、MOCVD−GaNテンプレートの表面には、褐色のGaNの単結晶層が約1000μmの厚さで堆積していた。 Specifically, first, a MOCVD-GaN template is placed in an alumina crucible, and then 30 g of metal Ga, 45 g of metal Na, 1 g of metallic zinc, and 100 mg of carbon are filled in the alumina crucible. bottom. The alumina crucible was placed in a heating furnace, heated at a furnace temperature of 850 ° C. and a furnace pressure of 4.5 MPa for about 100 hours, and then cooled to room temperature. When the alumina crucible was taken out from the furnace after the cooling was completed, a brown GaN single crystal layer was deposited on the surface of the MOCVD-GaN template to a thickness of about 1000 μm.
このようにして得られたGaN単結晶層を、ダイヤモンド砥粒を用いて研磨し、その表面を平坦化させるとともに、下地基板の上に形成された窒化物層の総厚が900μmとなるようにした。これにより、MOCVD−GaNテンプレートの上にGaN単結晶層が形成されたFlux−GaNテンプレートが得られた。なお、係るFlux−GaNテンプレートを肉眼視したところ、クラックは確認されなかった。 The GaN single crystal layer thus obtained is polished with diamond abrasive grains to flatten the surface thereof, and the total thickness of the nitride layer formed on the base substrate is 900 μm. bottom. As a result, a Lux-GaN template in which a GaN single crystal layer was formed on the MOCVD-GaN template was obtained. When the Lux-GaN template was visually inspected, no cracks were confirmed.
次いで、レーザーリフトオフ法により、種基板の側からレーザー光を30mm/秒の走査速度で走査しつつ照射することによって、Flux−GaNテンプレートから種基板を分離した。レーザー光としては、波長355nmのNd:YAGの3次高調波を用いた。パルス幅は約30ns、パルス周期は約50kHzとした。照射に際しては、レーザー光を集光して約20μm径の円形状ビームとすることにより、光密度が1.0J/cm程度となるようにした。また、レーザー光の照射は、Flux−GaNテンプレートを種基板と反対側から50℃前後の温度で加熱しつつ行った。 Next, the seed substrate was separated from the Lux-GaN template by irradiating the seed substrate with laser light while scanning at a scanning speed of 30 mm / sec by the laser lift-off method. As the laser light, a third harmonic of Nd: YAG having a wavelength of 355 nm was used. The pulse width was about 30 ns and the pulse period was about 50 kHz. At the time of irradiation, the laser light was condensed into a circular beam having a diameter of about 20 μm so that the light density was about 1.0 J / cm. Further, the laser beam irradiation was performed while heating the Lux-GaN template from the side opposite to the seed substrate at a temperature of about 50 ° C.
種基板を分離した後、得られた積層構造体の種基板から剥離された側の面を研磨処理することで、総厚430μmのZnドープGaN自立基板を得た。 After separating the seed substrate, the surface of the obtained laminated structure on the side peeled off from the seed substrate was polished to obtain a Zn-doped GaN free-standing substrate having a total thickness of 430 μm.
得られたZnドープGaN基板の結晶性を、X線ロッキングカーブを用いて評価した。(0002)面反射の半値幅は120秒、(10−12)面反射の半値幅は150秒と良好な結晶性を示した。 The crystallinity of the obtained Zn-doped GaN substrate was evaluated using an X-ray locking curve. The half width of (0002) surface reflection was 120 seconds, and the half width of (10-12) surface reflection was 150 seconds, showing good crystallinity.
[MOCVD法によるエピタキシャル基板の作製]
続いて、MOCVD法によって、エピタキシャル基板を作製した。具体的には、以下の条件に従って、バッファ層としてのGaN層、チャネル層としてのGaN層、障壁層としてのAlGaN層を、上記ZnドープGaN基板上にこの順に積層形成した。なお、本実施の形態において、15族/13族ガス比とは、13族(Ga、Al)原料の供給量に対する15族(N)原料の供給量の比(モル比)である。また、Al原料ガス/13族原料ガス比とは、Al原料の供給量の13族(Ga、Al)原料全体の供給量に対する比(モル比)である。
[Manufacture of epitaxial substrate by MOCVD method]
Subsequently, an epitaxial substrate was produced by the MOCVD method. Specifically, a GaN layer as a buffer layer, a GaN layer as a channel layer, and an AlGaN layer as a barrier layer were laminated and formed on the Zn-doped GaN substrate in this order according to the following conditions. In the present embodiment, the
GaNバッファ層:
形成温度=1150℃;
リアクタ内圧力=15kPa;
15族/13族ガス比=1000;
厚み=600nm。
GaN buffer layer:
Formation temperature = 1150 ° C;
Reactor pressure = 15 kPa;
Thickness = 600 nm.
GaNチャネル層:
形成温度=1050℃;
リアクタ内圧力=15kPa;
15族/13族ガス比=1000;
厚み=3000nm。
GaN channel layer:
Formation temperature = 1050 ° C;
Reactor pressure = 15 kPa;
Thickness = 3000 nm.
AlGaN障壁層:
形成温度=1050℃;
リアクタ内圧力=5kPa;
15族/13族ガス比=12000;
Al原料ガス/13族原料ガス比=0.25;
厚み=25nm。
AlGaN barrier layer:
Formation temperature = 1050 ° C;
Reactor pressure = 5 kPa;
Al raw material gas / Group 13 raw material gas ratio = 0.25;
Thickness = 25 nm.
以上の層が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、作製されたエピタキシャル基板を取り出した。 After the above layers were formed, the susceptor temperature was lowered to around room temperature, the inside of the reactor was returned to atmospheric pressure, and then the produced epitaxial substrate was taken out.
[HEMT素子の作製]
次に、このエピタキシャル基板10を用いてHEMT素子20を作製した。なお、HEMT素子は、ゲート幅が100μm、ソース−ゲート間隔が1μm、ゲート−ドレイン間隔が10μm、ゲート長が1μmとなるように設計した。
[Manufacturing of HEMT element]
Next, the
まず、フォトリソグラフィプロセスとRIE法を用いて各素子の境界となる部位を深さ100nm程度までエッチング除去した。 First, a photolithography process and a RIE method were used to remove the boundary portion of each element by etching to a depth of about 100 nm.
次に、エピタキシャル基板上に厚さ100nmのSiO2膜を形成し、続いてフォトリソグラフィを用いてソース電極、ドレイン電極の形成予定箇所のSiO2膜をエッチング除去することで、SiO2パターン層を得た。 Next, a SiO 2 film having a thickness of 100nm was formed on the epitaxial substrate, followed by the source electrode by a photolithography, a SiO 2 film to be formed location of the drain electrode by etching away the SiO 2 pattern layer Obtained.
次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極、ドレイン電極の形成予定箇所にTi/Al/Ni/Au(それぞれの膜厚は25/200/20/100nm)からなる金属パターンを形成することで、ソース電極およびドレイン電極を形成した。次いで、ソース電極およびドレイン電極のオーミック性を良好なものにするために、825℃の窒素ガス雰囲気中にて30秒間の熱処理を施した。 Next, using a vacuum vapor deposition method and a photolithography process, a metal pattern consisting of Ti / Al / Ni / Au (each having a film thickness of 25/200/20/100 nm) is formed at the planned formation locations of the source electrode and the drain electrode. By doing so, a source electrode and a drain electrode were formed. Next, in order to improve the ohmic properties of the source electrode and the drain electrode, heat treatment was performed for 30 seconds in a nitrogen gas atmosphere at 825 ° C.
その後、フォトリソグラフィプロセスを用いて、SiO2パターン層から、ゲート電極の形成予定箇所のSiO2膜を除去した。 Then, a photolithography process was used to remove the SiO 2 film at the site where the gate electrode was to be formed from the SiO 2 pattern layer.
さらに真空蒸着法とフォトリソグラフィプロセスとを用いて、ゲート電極の形成予定箇所に、Ni/Au(それぞれの膜厚は20/100nm)からなるショットキー性金属パターンを形成することで、ゲート電極を形成した。 Furthermore, by using a vacuum vapor deposition method and a photolithography process to form a Schottky metal pattern consisting of Ni / Au (each film thickness is 20/100 nm) at the planned formation location of the gate electrode, the gate electrode can be formed. Formed.
以上のプロセスにより、HEMT素子が得られた。 The HEMT device was obtained by the above process.
[HEMT素子のSIMS評価]
得られたHEMT素子について、SIMS(二次イオン質量分析法)により深さ方向の元素分析を行い、AlGaN障壁層とGaNチャネル層とGaNバッファ層とGaN基板各々におけるZn元素とSi元素の濃度を調べた。
[SIMS evaluation of HEMT element]
The obtained HEMT element is subjected to elemental analysis in the depth direction by SIMS (secondary ion mass spectrometry) to determine the concentrations of Zn element and Si element in each of the AlGaN barrier layer, GaN channel layer, GaN buffer layer and GaN substrate. Examined.
図2は、GaNバッファ層とGaN基板の界面近傍でのZn元素およびSi元素の濃度プロファイルを示す図である。図2に示す結果からは、以下の事がわかる。 FIG. 2 is a diagram showing a concentration profile of Zn element and Si element in the vicinity of the interface between the GaN buffer layer and the GaN substrate. From the results shown in FIG. 2, the following can be seen.
(1)GaN基板にはZn元素が高濃度(1×1019cm−3)にドープされている。 (1) The Zn element is doped in a high concentration (1 × 10 19 cm -3) on the GaN substrate.
(2)GaN基板とGaNバッファ層からなる第1の領域RE1であって両層の界面近傍にはSi元素が1×1017cm−3以上の高濃度で存在する第2の領域RE2が形成されており、Si元素のピーク濃度は6×1018cm−3である。 (2) A first region RE1 composed of a GaN substrate and a GaN buffer layer, and a second region RE2 in which Si elements are present at a high concentration of 1 × 10 17 cm -3 or more is formed in the vicinity of the interface between the two layers. The peak concentration of Si element is 6 × 10 18 cm -3 .
(3)GaNバッファ層内においてZn濃度はSi濃度に比べ緩やかに減少している。つまり、GaNバッファ層内において、Zn元素はSi元素よりも顕著に拡散している。 (3) In the GaN buffer layer, the Zn concentration gradually decreases as compared with the Si concentration. That is, in the GaN buffer layer, the Zn element is more significantly diffused than the Si element.
(4)第2の領域RE2におけるZn濃度の最小値は5.3×1017cm−3(≧1×1017cm−3)である。 (4) The minimum value of the Zn concentration in the second region RE2 is 5.3 × 10 17 cm -3 (≧ 1 × 10 17 cm -3 ).
[HEMT素子の電気特性評価]
半導体パラメーターアナライザーを用いて、HEMT素子のドレイン電流−ドレイン電圧特性(Id−Vd特性)をDCモードにて評価した。ピンチオフの閾値電圧はVg=−3Vであった。
[Evaluation of electrical characteristics of HEMT elements]
The drain current-drain voltage characteristic (Id-Vd characteristic) of the HEMT element was evaluated in the DC mode using a semiconductor parameter analyzer. The pinch-off threshold voltage was Vg = -3V.
ピンチオフ時のドレイン電流リーク量を評価するための指標として、ドレイン電圧Vd=10V、ゲート電圧Vg=−10V印加時のドレイン電流IdVd=10V・Vg=−10Vを採用することとし、本実施例のHEMT素子についてこれを求めたところ、3×10−7Aであった。IdVd=10V・Vg=−10Vは小さい程望ましく、ゲート幅で規格化した値につきIdVd=10V・Vg=−10V≦1×10−5A/mmであれば、ドレイン電流リーク量は少ないと判定できるところ、本実施例のHEMT素子の場合、ゲート幅100μmで規格化したドレイン電流リーク量は3×10−6A/mmとなるので、十分に少ないと判定される。 As an index for evaluating the drain current leak amount at the time of pinch-off, the drain voltage Vd = 10V and the drain current Id Vd = 10V · Vg = -10V when the gate voltage Vg = -10V is applied are adopted, and this embodiment. When this was obtained for the HEMT element of the above, it was 3 × 10 -7 A. Id Vd = 10V · Vg = -10V smaller the desirable, if normalized value per a Id Vd = 10V · Vg = -10V ≦ 1 × 10 -5 A / mm at a gate width, the drain current leakage amount is small However, in the case of the HEMT element of this embodiment, the drain current leak amount normalized by the gate width of 100 μm is 3 × 10 -6 A / mm, so that it is judged to be sufficiently small.
続いて素子耐圧を測定した。素子耐圧を評価するための指標として、ゲート電圧Vg=−10Vを印加したまま、ドレイン電圧Vdを0Vから徐々に増加させた際に、ドレイン電流Idが1×10−5A(ゲート幅100μmで規格化すると1×10−4A/mm)を初めて超えるドレイン電圧Vdbを採用することとし、本実施例のHEMT素子についてこれを求めたところ、850Vであった。Vdbは大きい程望ましく、Vdb≧300Vであれば、素子耐圧は十分にあると判定できることから、本実施例のHEMT素子の素子耐圧は極めて大きいと判定される。 Subsequently, the device withstand voltage was measured. As an index for evaluating the device withstand voltage, when the drain voltage Vd is gradually increased from 0 V while the gate voltage Vg = -10 V is applied, the drain current Id is 1 × 10 -5 A (at a gate width of 100 μm). When standardized, it was decided to adopt a drain voltage Vdb exceeding 1 × 10 -4 A / mm for the first time, and when this was obtained for the HEMT element of this embodiment, it was 850 V. The larger Vdb is, the more desirable it is. If Vdb ≧ 300V, it can be determined that the element withstand voltage is sufficient. Therefore, it is determined that the element withstand voltage of the HEMT element of this embodiment is extremely large.
(比較例1)
GaNバッファ層の成長条件を実施例1とは異なる以下の条件としたほかは、実施例1と同様の条件で、HEMT素子の作製を行った。
(Comparative Example 1)
The HEMT device was manufactured under the same conditions as in Example 1 except that the growth conditions of the GaN buffer layer were the following conditions different from those in Example 1.
GaNバッファ層:
形成温度=1050℃;
リアクタ内圧力=15kPa;
15族/13族ガス比=1000;
厚み=600nm。
GaN buffer layer:
Formation temperature = 1050 ° C;
Reactor pressure = 15 kPa;
Thickness = 600 nm.
得られたHEMT素子について、実施例1と同様の条件でSIMS測定を行うことにより得た、GaNバッファ層とGaN基板の界面近傍のZn元素、Si元素の濃度プロファイルを図3に示す。図3に示す結果からは、以下の事がわかる。 FIG. 3 shows the concentration profiles of Zn and Si elements near the interface between the GaN buffer layer and the GaN substrate, which were obtained by performing SIMS measurement on the obtained HEMT element under the same conditions as in Example 1. From the results shown in FIG. 3, the following can be seen.
(1)実施例1と同様、GaN基板にはZn元素が高濃度にドープされている。 (1) Similar to Example 1, the Zn element is heavily doped in the GaN substrate.
(2)実施例1と同様、GaN基板とGaNバッファ層からなる第1の領域RE1であって両層の界面近傍には第2の領域RE2が形成されている。 (2) Similar to Example 1, the first region RE1 composed of the GaN substrate and the GaN buffer layer, and the second region RE2 is formed in the vicinity of the interface between the two layers.
(3)実施例1とは異なり、GaNバッファ層内においてZn濃度はSi濃度に比べ比較的急峻に減少している。つまり、GaNバッファ層内におけるZn元素の拡散はSi元素の拡散よりも抑制されている。 (3) Unlike Example 1, the Zn concentration in the GaN buffer layer decreases relatively sharply as compared with the Si concentration. That is, the diffusion of the Zn element in the GaN buffer layer is suppressed more than the diffusion of the Si element.
(4)第2の領域RE2におけるZn濃度の最小値は1.7×1015cm−3(<1×1017cm−3)である。 (4) The minimum value of the Zn concentration in the second region RE2 is 1.7 × 10 15 cm -3 (<1 × 10 17 cm -3 ).
係るHEMT素子について、実施例1と同様の条件でIdVd=10V・Vg=−10Vを求めたところ8×10−5A(ゲート幅100μmで規格化すると8×10−4A/mm)となった。すなわち、ドレイン電流リーク量は大きく、本比較例に係るHEMT素子は、ピンチオフ特性が十分ではないことがわかった。 When Id Vd = 10V · Vg = -10V was obtained for the HEMT element under the same conditions as in Example 1, it was 8 × 10 -5 A (8 × 10 -4 A / mm when standardized with a gate width of 100 μm). became. That is, it was found that the drain current leak amount was large, and the HEMT element according to this comparative example did not have sufficient pinch-off characteristics.
また実施例1と同様の条件でVdbを求めたところ100Vとなり、十分な素子耐圧が得られなかった。 Further, when Vdb was obtained under the same conditions as in Example 1, it was 100 V, and a sufficient element withstand voltage could not be obtained.
(実施例2〜6、比較例2〜3)
GaNバッファ層の成長条件(成長温度、リアクタ内圧力、15族/13族ガス比、形成厚み)などを種々に違えた他は、実施例1と同様の条件でHEMT素子の作製を行い、得られたHEMT素子について、SIMS測定により深さ方向へのZn濃度およびSi濃度の分布を求めるとともに、IdVd=10V・Vg=−10Vの測定およびVdbの測定を行った。
(Examples 2 to 6, Comparative Examples 2 to 3)
The HEMT device was manufactured under the same conditions as in Example 1 except that the growth conditions (growth temperature, pressure in the reactor,
得られた結果の一覧を、実施例1、比較例1の結果と併せて表1に示す。 A list of the obtained results is shown in Table 1 together with the results of Example 1 and Comparative Example 1.
表1に示すように、領域RE2におけるZnの濃度の最小値が1×1017cm−3以上となる条件で作製した実施例1〜実施例6の場合には、ドレイン電流リーク量が小さく(IdVd=10V・Vg=−10V≦1×10−5A/mm)、かつ、素子耐圧が大きな(Vdb≧300V)HEMT素子を得ることが出来た。一方、領域RE2におけるZnの濃度の最小値が1×1017cm−3未満となる条件で作製した比較例1〜比較例3の場合には、ドレイン電流リーク量が大きく、かつ、素子耐圧が小さいHEMT素子しか得られなかった。 As shown in Table 1, in the case of Examples 1 to 6 prepared under the condition that the minimum value of the Zn concentration in the region RE2 is 1 × 10 17 cm -3 or more, the drain current leakage amount is small ( id Vd = 10V · Vg = -10V ≦ 1 × 10 -5 a / mm), and was able to device breakdown voltage to obtain a large (Vdb ≧ 300V) HEMT device. On the other hand, in the case of Comparative Examples 1 to 3 produced under the condition that the minimum value of the Zn concentration in the region RE2 is less than 1 × 10 17 cm -3 , the drain current leakage amount is large and the device withstand voltage is high. Only small HEMT devices were obtained.
(実施例7)
バッファ層2およびチャネル層3の成長条件を実施例1とは異なる以下の条件としたほかは、実施例1と同様の条件で、エピタキシャル基板10の作製さらにはHEMT素子20の作製を行った。このうち、バッファ層2の形成に際しては、形成条件を第1条件と第2条件の2段階に設定し、形成途中で第1条件から第2条件へと切り替えるようにした。これは、バッファ層2が、AlaGa1−aN層(0<a≦1)の上にGaN層が積層された多層バッファ層、もしくは、AlおよびGaの厚み方向における存在比率が異なる組成傾斜バッファ層として形成されることを、意図したものである。なお、バッファ層2の総厚が110nmとなるようにした。
(Example 7)
The
バッファ層(第1条件):
形成温度=1050℃;
リアクタ内圧=5kPa;
13族原料ガス=Al原料およびGa原料;
15族/13族ガス比=2000;
Al原料ガス/13族原料ガス比=0.03;
成長レート=1nm/秒;
成長時間=10秒。
Buffer layer (first condition):
Formation temperature = 1050 ° C;
Reactor internal pressure = 5 kPa;
Group 13 raw material gas = Al raw material and Ga raw material;
Al raw material gas / Group 13 raw material gas ratio = 0.03;
Growth rate = 1 nm / sec;
Growth time = 10 seconds.
バッファ層(第2条件):
形成温度=1050℃;
リアクタ内圧=10kPa;
13族原料ガス=Ga原料;
15族/13族ガス比=500;
成長レート=1nm/秒;
成長時間=100秒。
Buffer layer (second condition):
Formation temperature = 1050 ° C;
Reactor internal pressure = 10 kPa;
Group 13 raw material gas = Ga raw material;
Growth rate = 1 nm / sec;
Growth time = 100 seconds.
GaNチャネル層:
形成温度=1050℃;
リアクタ内圧=100kPa;
15族/13族ガス比=2000;
厚み=900nm。
GaN channel layer:
Formation temperature = 1050 ° C;
Reactor internal pressure = 100 kPa;
Thickness = 900 nm.
図4は、得られたHEMT素子について、実施例1と同様の条件でSIMS測定により深さ方向への測定を行うことにより得た、障壁層4の表面(上面)から深さ方向におけるZn元素、Si元素の濃度プロファイル、および、係る深さ方向におけるAl元素の二次イオン信号プロファイル(Al元素の二次イオン計数レートの深さ方向分布)を示す図である。図4に示す結果からは、以下の事がわかる。
FIG. 4 shows the Zn element in the depth direction from the surface (upper surface) of the
(1)GaN基板にはZn元素が高濃度にドープされている。 (1) The Zn element is heavily doped in the GaN substrate.
(2)GaN基板とバッファ層からなる第1の領域RE1であって両層の界面近傍にはSi元素が1×1017cm−3以上の高濃度で存在する第2の領域RE2が形成されており、Si元素のピーク濃度は3×1018cm−3である。 (2) A first region RE1 composed of a GaN substrate and a buffer layer, and a second region RE2 in which Si elements are present at a high concentration of 1 × 10 17 cm -3 or more is formed in the vicinity of the interface between the two layers. The peak concentration of Si element is 3 × 10 18 cm -3 .
(3)Si濃度は第2の領域RE2においてピークを有し、チャネル層に近づくにつれて急激に減少しているのに対し、バッファ層からチャネル層にかけてのZn濃度の減少は緩やかである。すなわち、Zn元素はSi元素よりも顕著に拡散している。具体的には、Zn元素は、チャネル層においてバッファ層との界面(第1の領域RE1との界面)から200〜250nmの範囲にまで拡散している。 (3) The Si concentration has a peak in the second region RE2 and decreases sharply as it approaches the channel layer, whereas the Zn concentration decreases slowly from the buffer layer to the channel layer. That is, the Zn element is more significantly diffused than the Si element. Specifically, the Zn element is diffused in the channel layer from the interface with the buffer layer (the interface with the first region RE1) to the range of 200 to 250 nm.
(4)第2の領域RE2におけるZn濃度の最小値は5.3×1017cm−3(≧1×1017cm−3)である。 (4) The minimum value of the Zn concentration in the second region RE2 is 5.3 × 10 17 cm -3 (≧ 1 × 10 17 cm -3 ).
(5)Al元素は、バッファ層全体の狙い厚みである110nmよりも広い範囲において存在しており、当該範囲にはGaN基板の一部も含まれている。 (5) The Al element exists in a range wider than the target thickness of 110 nm of the entire buffer layer, and a part of the GaN substrate is also included in the range.
係るHEMT素子について、実施例1と同様の条件でIdVd=10V・Vg=−10Vを求めたところ、8×10−8A(ゲート幅100μmで規格化すると8×10−7A/mm)であった。すなわち、ドレイン電流リーク量は小さく、本実施例に係るHEMT素子は良好なピンチオフ特性を有していることがわかった。 When Id Vd = 10V · Vg = -10V was determined for the HEMT element under the same conditions as in Example 1, 8 × 10 -8 A (8 × 10 -7 A / mm when standardized with a gate width of 100 μm). Met. That is, it was found that the drain current leakage amount was small and the HEMT device according to this embodiment had good pinch-off characteristics.
また実施例1と同様の条件でVdbを求めたところ1200Vとなり、十分な素子耐圧が得られた。 Further, when Vdb was obtained under the same conditions as in Example 1, it was 1200 V, and a sufficient element withstand voltage was obtained.
(実施例8)
バッファ層2およびチャネル層3の成長条件を実施例7とは異なる以下の条件としたほかは、実施例7と同様の条件で、HEMT素子20の作製を行った。すなわち、本実施例においても、バッファ層2の形成に際しては、形成条件を第1条件と第2条件の2段階に設定し、形成途中で第1条件から第2条件へと切り替えるようにした。また、バッファ層2の総厚が350nmとなるようにした。
(Example 8)
The
バッファ層(第1条件):
形成温度=1050℃;
リアクタ内圧=5kPa;
13族原料ガス=Al原料およびGa原料;
15族/13族ガス比=2000;
Al原料ガス/13族原料ガス比=0.01;
成長レート=1nm/秒;
成長時間=50秒。
Buffer layer (first condition):
Formation temperature = 1050 ° C;
Reactor internal pressure = 5 kPa;
Group 13 raw material gas = Al raw material and Ga raw material;
Al raw material gas / Group 13 raw material gas ratio = 0.01;
Growth rate = 1 nm / sec;
Growth time = 50 seconds.
バッファ層(第2条件):
形成温度=1050℃;
リアクタ内圧=10kPa;
15族/13族ガス比=500;
成長レート=1nm/秒;
成長時間=300秒。
Buffer layer (second condition):
Formation temperature = 1050 ° C;
Reactor internal pressure = 10 kPa;
Growth rate = 1 nm / sec;
Growth time = 300 seconds.
GaNチャネル層:
形成温度=1050℃;
リアクタ内圧=100kPa;
15族/13族ガス比=2000;
厚み=1700nm。
GaN channel layer:
Formation temperature = 1050 ° C;
Reactor internal pressure = 100 kPa;
Thickness = 1700 nm.
得られたHEMT素子について、実施例1と同様の条件でSIMS測定を行うことにより得た、障壁層4の表面(上面)から深さ方向におけるZn元素、Si元素の濃度プロファイル、および、係る深さ方向におけるAl元素の二次イオン信号プロファイルから、以下の事がわかった。
With respect to the obtained HEMT element, the concentration profiles of Zn element and Si element in the depth direction from the surface (upper surface) of the
(1)GaN基板にはZn元素が高濃度(1×1019cm−3)にドープされている。 (1) The Zn element is doped in a high concentration (1 × 10 19 cm -3) on the GaN substrate.
(2)GaN基板とバッファ層からなる第1の領域RE1であって両層の界面近傍にはSi元素が1×1017cm−3以上の高濃度で存在する第2の領域RE2が形成されており、Si元素のピーク濃度は4×1018cm−3である。 (2) A first region RE1 composed of a GaN substrate and a buffer layer, and a second region RE2 in which Si elements are present at a high concentration of 1 × 10 17 cm -3 or more is formed in the vicinity of the interface between the two layers. The peak concentration of Si element is 4 × 10 18 cm -3 .
(3)Si濃度は第2の領域RE2においてピークを有し、チャネル層に近づくにつれて急激に減少しているのに対し、バッファ層からチャネル層にかけてのZn濃度の減少は緩やかである。すなわち、Zn元素はSi元素よりも顕著に拡散している。 (3) The Si concentration has a peak in the second region RE2 and decreases sharply as it approaches the channel layer, whereas the Zn concentration decreases slowly from the buffer layer to the channel layer. That is, the Zn element is more significantly diffused than the Si element.
(4)第2の領域RE2におけるZn濃度の最小値は8.2×1017cm−3(≧1×1017cm−3)である。 (4) The minimum value of the Zn concentration in the second region RE2 is 8.2 × 10 17 cm -3 (≧ 1 × 10 17 cm -3 ).
(5)Al元素は、バッファ層全体の狙い厚みである350nmよりも広い範囲において存在しており、当該範囲にはGaN基板の一部も含まれている。 (5) The Al element exists in a range wider than the target thickness of 350 nm of the entire buffer layer, and a part of the GaN substrate is also included in the range.
係るHEMT素子について、実施例1と同様の条件でIdVd=10V・Vg=−10Vを求めたところ2×10−7A(ゲート幅100μmで規格化すると2×10−6A/mm)であった。すなわち、ドレイン電流リーク量は小さく、本実施例に係るHEMT素子は良好なピンチオフ特性を有していることがわかった。 When Id Vd = 10V · Vg = -10V was obtained for the HEMT element under the same conditions as in Example 1, it was 2 × 10 -7 A (2 × 10 -6 A / mm when standardized with a gate width of 100 μm). there were. That is, it was found that the drain current leakage amount was small and the HEMT device according to this embodiment had good pinch-off characteristics.
また実施例1と同様の条件でVdbを求めたところ1050Vとなり、十分な素子耐圧が得られた。 Further, when Vdb was obtained under the same conditions as in Example 1, it was 1050 V, and a sufficient element withstand voltage was obtained.
Claims (6)
前記自立基板に隣接してなる、13族窒化物からなるバッファ層と、
前記バッファ層に隣接してなる、13族窒化物からなるチャネル層と、
前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる、13族窒化物からなる障壁層と、
を備え、
前記自立基板と前記バッファ層とからなる第1の領域の一部がSiを1×1017cm−3以上の濃度で含む第2の領域であり、前記第2の領域は、前記自立基板と前記バッファ層の界面を含んで存在する、1×1017cm−3以上の濃度でZnを含む前記自立基板からのZnの拡散領域である、
ことを特徴とする半導体素子用エピタキシャル基板。 A semi-insulating self-supporting substrate made of Zn-doped GaN,
A buffer layer made of Group 13 nitride adjacent to the free-standing substrate and
A channel layer made of Group 13 nitride adjacent to the buffer layer and
A barrier layer made of Group 13 nitride, which is provided on the side opposite to the buffer layer with the channel layer interposed therebetween.
With
A part of the first region composed of the free-standing substrate and the buffer layer is a second region containing Si at a concentration of 1 × 10 17 cm -3 or more, and the second region is the free-standing substrate. It is a diffusion region of Zn from the self-supporting substrate containing Zn at a concentration of 1 × 10 17 cm -3 or more, which exists including the interface of the buffer layer.
An epitaxial substrate for a semiconductor element.
前記バッファ層はGaNからなり、
前記チャネル層はGaNからなり、
前記障壁層はAlGaNからなる、
ことを特徴とする半導体素子用エピタキシャル基板。 The epitaxial substrate for a semiconductor device according to claim 1.
The buffer layer is made of GaN and is made of GaN.
The channel layer is made of GaN
The barrier layer is made of AlGaN.
An epitaxial substrate for a semiconductor element.
前記バッファ層は相異なる組成の2以上の13族窒化物層が積層された多層バッファ層もしくは2またはそれ以上の13族元素を含む13族窒化物からなりかつ13族元素の存在比率が厚み方向において変化する組成傾斜バッファ層であり、
前記チャネル層はGaNからなり、
前記障壁層はAlGaNからなる、
ことを特徴とする半導体素子用エピタキシャル基板。 The epitaxial substrate for a semiconductor device according to claim 1.
The buffer layer is composed of a multilayer buffer layer in which two or more Group 13 nitride layers having different compositions are laminated or a Group 13 nitride containing two or more Group 13 elements, and the abundance ratio of the Group 13 elements is in the thickness direction. Is a composition gradient buffer layer that changes in
The channel layer is made of GaN
The barrier layer is made of AlGaN.
An epitaxial substrate for a semiconductor element.
前記自立基板に隣接してなる、13族窒化物からなるバッファ層と、
前記バッファ層に隣接してなる、13族窒化物からなるチャネル層と、
前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる、13族窒化物からなる障壁層と、
前記障壁層の上に設けられてなるゲート電極、ソース電極、およびドレイン電極と、
を備え、
前記自立基板と前記バッファ層とからなる第1の領域の一部がSiを1×1017cm−3以上の濃度で含む第2の領域であり、前記第2の領域は、前記自立基板と前記バッファ層の界面を含んで存在する、1×1017cm−3以上の濃度でZnを含む前記自立基板からのZnの拡散領域である、
ことを特徴とする半導体素子。 A semi-insulating self-supporting substrate made of Zn-doped GaN,
A buffer layer made of Group 13 nitride adjacent to the free-standing substrate and
A channel layer made of Group 13 nitride adjacent to the buffer layer and
A barrier layer made of Group 13 nitride, which is provided on the side opposite to the buffer layer with the channel layer interposed therebetween.
A gate electrode, a source electrode, and a drain electrode provided on the barrier layer, and
With
A part of the first region composed of the free-standing substrate and the buffer layer is a second region containing Si at a concentration of 1 × 10 17 cm -3 or more, and the second region is the free-standing substrate. It is a diffusion region of Zn from the self-supporting substrate containing Zn at a concentration of 1 × 10 17 cm -3 or more, which exists including the interface of the buffer layer.
A semiconductor device characterized by this.
前記バッファ層はGaNからなり、
前記チャネル層はGaNからなり、
前記障壁層はAlGaNからなる、
ことを特徴とする半導体素子。 The semiconductor device according to claim 4.
The buffer layer is made of GaN and is made of GaN.
The channel layer is made of GaN
The barrier layer is made of AlGaN.
A semiconductor device characterized by this.
前記バッファ層は相異なる組成の2以上の13族窒化物層が積層された多層バッファ層もしくは2またはそれ以上の13族元素を含む13族窒化物からなりかつ13族元素の存在比率が厚み方向において変化する組成傾斜バッファ層であり、
前記チャネル層はGaNからなり、
前記障壁層はAlGaNからなる、
ことを特徴とする半導体素子。 The semiconductor device according to claim 4.
The buffer layer is composed of a multilayer buffer layer in which two or more Group 13 nitride layers having different compositions are laminated or a Group 13 nitride containing two or more Group 13 elements, and the abundance ratio of the Group 13 elements is in the thickness direction. Is a composition gradient buffer layer that changes in
The channel layer is made of GaN
The barrier layer is made of AlGaN.
A semiconductor device characterized by this.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562249537P | 2015-11-02 | 2015-11-02 | |
US62/249,537 | 2015-11-02 | ||
JP2016005115 | 2016-01-14 | ||
JP2016005115 | 2016-01-14 | ||
JP2017548678A JP6730301B2 (en) | 2015-11-02 | 2016-10-05 | Method for manufacturing epitaxial substrate for semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017548678A Division JP6730301B2 (en) | 2015-11-02 | 2016-10-05 | Method for manufacturing epitaxial substrate for semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020174200A JP2020174200A (en) | 2020-10-22 |
JP6944569B2 true JP6944569B2 (en) | 2021-10-06 |
Family
ID=72831724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020114089A Active JP6944569B2 (en) | 2015-11-02 | 2020-07-01 | Epitaxial substrates for semiconductor devices and semiconductor devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6944569B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023157374A1 (en) * | 2022-02-18 | 2023-08-24 | 日本碍子株式会社 | Laminate having group 13 element nitride single crystal substrate |
-
2020
- 2020-07-01 JP JP2020114089A patent/JP6944569B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020174200A (en) | 2020-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6737800B2 (en) | Epitaxial substrate for semiconductor element, semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element | |
US10770552B2 (en) | Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements | |
WO2017077989A1 (en) | Epitaxial substrate for semiconductor elements, semiconductor element, and production method for epitaxial substrates for semiconductor elements | |
US10347755B2 (en) | Group 13 nitride composite substrate semiconductor device, and method for manufacturing group 13 nitride composite substrate | |
JP6944569B2 (en) | Epitaxial substrates for semiconductor devices and semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6944569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |