JP6932904B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6932904B2
JP6932904B2 JP2016163289A JP2016163289A JP6932904B2 JP 6932904 B2 JP6932904 B2 JP 6932904B2 JP 2016163289 A JP2016163289 A JP 2016163289A JP 2016163289 A JP2016163289 A JP 2016163289A JP 6932904 B2 JP6932904 B2 JP 6932904B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
substrate
semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016163289A
Other languages
Japanese (ja)
Other versions
JP2018032699A (en
Inventor
真也 織田
真也 織田
仁志 神原
仁志 神原
俊実 人羅
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2016163289A priority Critical patent/JP6932904B2/en
Publication of JP2018032699A publication Critical patent/JP2018032699A/en
Application granted granted Critical
Publication of JP6932904B2 publication Critical patent/JP6932904B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、ショットキー電極を有する半導体装置に関する。 The present invention relates to a semiconductor device having a Schottky electrode.

酸化ガリウム(Ga)は、室温において4.8−5.3eVという広いバンドギャップを持ち、可視光及び紫外光をほとんど吸収しない透明半導体である。そのため、特に、深紫外線領域で動作する光・電子デバイスや透明エレクトロニクスにおいて使用するための有望な材料であり、近年においては、酸化ガリウム(Ga)を基にした、光検知器、発光ダイオード(LED)及びトランジスタの開発が行われている(非特許文献1参照)。 Gallium oxide (Ga 2 O 3 ) is a transparent semiconductor that has a wide bandgap of 4.8-5.3 eV at room temperature and hardly absorbs visible light and ultraviolet light. Therefore, it is a promising material for use in optical / electronic devices and transparent electronics that operate in the deep ultraviolet region, and in recent years, it is a photodetector and light emitting based on gallium oxide (Ga 2 O 3). Diodes (LEDs) and transistors are being developed (see Non-Patent Document 1).

また、酸化ガリウム(Ga)には、α、β、γ、σ、εの5つの結晶構造が存在し、一般的に最も安定な構造は、β−Gaである。しかしながら、β−Gaはβガリア構造であるので、一般に電子材料等で利用する結晶系とは異なり、半導体装置への利用は必ずしも好適ではない。また、β−Ga薄膜の成長は高い基板温度や高い真空度を必要とするので、製造コストも増大するといった問題もある。また、非特許文献2にも記載されているように、β−Gaでは、高濃度(例えば1×1019/cm以上)のドーパント(Si)でさえも、イオン注入後、800℃〜1100℃の高温にてアニール処理を施さなければドナーとして使えなかった。
一方、α−Gaは、既に汎用に販売されているサファイア基板と同じ結晶構造を有するため、光・電子デバイスへの利用には好適であり、さらに、β−Gaよりも広いバンドギャップをもつため、パワーデバイスに特に有用であり、そのため、α−Gaを半導体として用いた半導体装置が待ち望まれている状況である。
In addition, gallium oxide (Ga 2 O 3 ) has five crystal structures of α, β, γ, σ, and ε, and the most stable structure is generally β-Ga 2 O 3 . However, since β-Ga 2 O 3 has a β-gaul structure, it is not always suitable for use in semiconductor devices, unlike crystal systems generally used for electronic materials and the like. Further, since the growth of the β-Ga 2 O 3 thin film requires a high substrate temperature and a high degree of vacuum, there is also a problem that the manufacturing cost increases. Further, as described in Non-Patent Document 2, in β-Ga 2 O 3 , even a high concentration (for example, 1 × 10 19 / cm 3 or more) dopant (Si) is 800 after ion implantation. It could not be used as a donor unless it was annealed at a high temperature of ° C to 1100 ° C.
On the other hand, α-Ga 2 O 3 has the same crystal structure as the sapphire substrate already sold for general purposes, and is therefore suitable for use in optical and electronic devices, and is more suitable than β-Ga 2 O 3. Since it has a wide bandgap, it is particularly useful for power devices, and therefore, there is a long-awaited situation for a semiconductor device using α-Ga 2 O 3 as a semiconductor.

特許文献1および2には、β−Gaを半導体として用い、これに適合したオーミック特性が得られる電極として、Ti層およびAu層からなる2層、Ti層、Al層およびAu層からなる3層、またはTi層、Al層、Ni層およびAu層からなる4層を用いた半導体装置が記載されている。
また、特許文献3には、β−Gaを半導体として用い、これに適合したショットキー特性が得られる電極として、Au、Pt、あるいはNiおよびAuの積層体のいずれかを用いた半導体装置が記載されている。
しかしながら、特許文献1〜3の記載の電極を、α−Gaを半導体として用いた半導体装置に適用した場合、ショットキー電極やオーミック電極として機能しなかったり、電極が膜につかなかったり、半導体特性が損なわれたりするなどの問題があった。
In Patent Documents 1 and 2, β-Ga 2 O 3 is used as a semiconductor, and as an electrode capable of obtaining ohmic characteristics suitable for this, two layers composed of a Ti layer and an Au layer, a Ti layer, an Al layer and an Au layer are used. A semiconductor device using three layers, or four layers including a Ti layer, an Al layer, a Ni layer, and an Au layer is described.
Further, in Patent Document 3, β-Ga 2 O 3 is used as a semiconductor, and a semiconductor using any of Au, Pt, or a laminate of Ni and Au as an electrode capable of obtaining Schottky characteristics suitable for the β-Ga 2 O 3 is used as a semiconductor. The device is described.
However, when the electrodes described in Patent Documents 1 to 3 are applied to a semiconductor device using α-Ga 2 O 3 as a semiconductor, they may not function as Schottky electrodes or ohmic electrodes, or the electrodes may not adhere to the film. There was a problem that the semiconductor characteristics were impaired.

また、特許文献4には、コランダム構造を有するα−Gaを半導体として用いた半導体装置が開示されている。そして、ショットキー電極の例として、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属又はこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられている。しかしながら、このような半導体装置は、耐酸化性が求められるので、金属や合金は不適であり、耐酸化性のあるPtも、コランダム構造を有するα−Gaとの密着性が悪く、また、触媒作用や酸素透過性により膜の劣化等を引き起こす問題があった。また、金属酸化膜も酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等では、コランダム構造を有するα−Gaとの連携が悪く、抵抗が高くなる等の問題があった。また、電極の形成時に半導体層の結晶構造等を損なう等の悪影響を及ぼす問題があり、そのため、工業的に有用な半導体装置を実現することが困難であった。 Further, Patent Document 4 discloses a semiconductor device using α-Ga 2 O 3 having a corundum structure as a semiconductor. Then, as an example of the shot key electrode, Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In , Pd, Nd or Ag or other metals or alloys thereof, metal oxide conductive films such as tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), polyaniline, polythiophene or polypyrro- Organic conductive compounds such as ru, or mixtures thereof, and the like are mentioned. However, since such semiconductor devices are required to have oxidation resistance, metals and alloys are unsuitable, and even Pt having oxidation resistance has poor adhesion to α-Ga 2 O 3 having a corundum structure. In addition, there is a problem of causing deterioration of the film due to catalytic action and oxygen permeability. Further, as for the metal oxide film, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), etc. have poor cooperation with α-Ga 2 O 3 having a corundum structure and have high resistance. There was a problem such as becoming. In addition, there is a problem that the crystal structure of the semiconductor layer is damaged when the electrode is formed, which makes it difficult to realize an industrially useful semiconductor device.

特開2005−260101号公報Japanese Unexamined Patent Publication No. 2005-260101 特開2009−81468号公報Japanese Unexamined Patent Publication No. 2009-81468 特開2013−12760号公報Japanese Unexamined Patent Publication No. 2013-12760 特開2015−228495号公報Japanese Unexamined Patent Publication No. 2015-228495

Jun Liang Zhao et al, “UV and Visible Electroluminescence From a Sn:Ga2O3/n+−Si Heterojunction by Metal−Organic Chemical Vapor Deposition”, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 58, NO.5 MAY 2011Jun Liang Zhao et al, “UV and Visible Electroluminescence From a Sn: Ga2O3 / n + −Si Heterojunction by Metal−Organic Chemical Vapor Deposition”, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 58, NO.5 MAY 2011 Kohei Sasaki et al, “Si−Ion Implantation Doping in β−Ga2O3 and Its Application to Fabrication of Low−Resistance Ohmic Contacts”, Applied Physics Express 6 (2013) 086502Kohei Sasaki et al, “Si-Ion Implantation Doping in β-Ga2O3 and Its Application to Fabrication of Low-Resistance Ohmic Contacts”, Applied Physics Express 6 (2013) 086502

本発明は、半導体特性およびショットキー特性に優れた半導体装置を提供することを目的とする。 An object of the present invention is to provide a semiconductor device having excellent semiconductor characteristics and Schottky characteristics.

本発明者らは、上記目的を達成すべく鋭意検討した結果、周期律表第6族〜第9族のいずれかに属する1種又は2種以上の金属を含む金属酸化物が、コランダム構造を有するInAlGa系酸化物半導体層との密着性に優れており、さらに、ショットキー特性にも優れていることを見出し、ショットキー電極として有用であることを知見した。そして、このような半導体装置が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
As a result of diligent studies to achieve the above object, the present inventors have formed a corundum structure in a metal oxide containing one or more metals belonging to any of the 6th to 9th groups of the periodic table. It was found that it has excellent adhesion to the InAlGa-based oxide semiconductor layer and also has excellent shotkey characteristics, and that it is useful as a shotkey electrode. Then, they have found that such a semiconductor device can solve the above-mentioned conventional problems at once.
In addition, after obtaining the above findings, the present inventors have further studied and completed the present invention.

すなわち、本発明は、以下の発明に関する。
[1] 金属酸化物を含むショットキー電極と、インジウム、ガリウム又はアルミニウムを含む半導体層とを少なくとも備える半導体装置であって、
前記金属酸化物が、周期律表第6族〜第9族のいずれかに属する1種又は2種以上の金属を含む金属酸化物であり、前記半導体層が、n+型半導体層と該n+型半導体層上に設けられているn−型半導体層とからなり、前記ショットキー電極は前記n−型半導体層上に設けられていることを特徴とする半導体装置。
[2] 前記半導体層が、コランダム構造を有する結晶性酸化物半導体膜を構成材料とする前記[1]記載の半導体装置。
[3] 前記半導体層が、インジウム又はガリウムを含む前記[1]又は[2]に記載の半導体装置。
[4] 前記金属酸化物が、周期律表第6族の金属を含む前記[1]〜[3]のいずれかに記載の半導体装置。
[5] 前記金属酸化物がタングステンを含む前記[1]〜[3]のいずれかに記載の半導体装置。
[6] 前記金属酸化物が、周期律表第7族の金属を含む前記[1]〜[3]のいずれかに記載の半導体装置。
[7] 前記金属酸化物が、レニウムを含む前記[1]〜[3]のいずれかに記載の半導体装置。
[8] 前記金属酸化物が、周期律表第8族の金属を含む前記[1]〜[3]のいずれかに記載の半導体装置。
[9] 前記金属酸化物が、ルテニウムを含む前記[1]〜[3]のいずれかに記載の半導体装置。
[10] 前記金属酸化物が、周期律表第9族の金属を含む前記[1]〜[3]のいずれかに記載の半導体装置。
[11] 前記金属酸化物が、コバルト又はイリジウムを含む前記[1]〜[3]のいずれかに記載の半導体装置。
[12] ショットキーバリアダイオードである前記[1]〜[11]のいずれかに記載の半導体装置。
[13] 半導体装置を備える半導体システムであって、前記半導体装置が前記[1]〜[12]のいずれかに記載の半導体装置である半導体システム。
That is, the present invention relates to the following invention.
[1] A semiconductor device including at least a Schottky electrode containing a metal oxide and a semiconductor layer containing indium, gallium, or aluminum.
The metal oxide is a metal oxide containing one or more metals belonging to any of Group 6 to Group 9 of the periodic table, and the semiconductor layer is an n + type semiconductor layer and the n + type. A semiconductor device including an n-type semiconductor layer provided on a semiconductor layer, wherein the shotkey electrode is provided on the n-type semiconductor layer .
[2] The semiconductor device according to the above [1], wherein the semiconductor layer is made of a crystalline oxide semiconductor film having a corundum structure as a constituent material.
[3] The semiconductor device according to the above [1] or [2], wherein the semiconductor layer contains indium or gallium.
[4] The semiconductor device according to any one of [1] to [3], wherein the metal oxide contains a metal of Group 6 of the periodic table.
[5] The semiconductor device according to any one of the above [1] to [3], wherein the metal oxide contains tungsten.
[6] The semiconductor device according to any one of [1] to [3], wherein the metal oxide contains a metal of Group 7 of the periodic table.
[7] The semiconductor device according to any one of the above [1] to [3], wherein the metal oxide contains rhenium.
[8] The semiconductor device according to any one of [1] to [3], wherein the metal oxide contains a metal of Group 8 of the periodic table.
[9] The semiconductor device according to any one of the above [1] to [3], wherein the metal oxide contains ruthenium.
[10] The semiconductor device according to any one of [1] to [3], wherein the metal oxide contains a metal of Group 9 of the periodic table.
[11] The semiconductor device according to any one of the above [1] to [3], wherein the metal oxide contains cobalt or iridium.
[12] The semiconductor device according to any one of the above [1] to [11], which is a Schottky barrier diode.
[13] A semiconductor system including a semiconductor device, wherein the semiconductor device is the semiconductor device according to any one of [1] to [12].

本発明の半導体装置は、半導体特性およびショットキー特性に優れている。 The semiconductor device of the present invention is excellent in semiconductor characteristics and Schottky characteristics.

本発明のショットキーバリアダイオード(SBD)の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of the Schottky barrier diode (SBD) of this invention. 本発明のショットキーバリアダイオード(SBD)の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of the Schottky barrier diode (SBD) of this invention. 本発明に用いられる第1の金属層の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of the 1st metal layer used in this invention. 本発明に用いられる第2の金属層の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of the 2nd metal layer used in this invention. 実施例で用いたミストCVD装置の概略構成図である。It is a schematic block diagram of the mist CVD apparatus used in an Example. 実施例で用いたミストCVD装置の概略構成図である。It is a schematic block diagram of the mist CVD apparatus used in an Example. 本発明の金属半導体電界効果トランジスタ(MESFET)の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of the metal semiconductor field effect transistor (MESFET) of this invention. 電源システムの好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of a power-source system. システム装置の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of a system apparatus. 電源装置の電源回路図の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of the power supply circuit diagram of a power supply device. 比較例のIV測定の結果を示す図である。It is a figure which shows the result of IV measurement of a comparative example.

本発明の半導体装置は、金属酸化物を含むショットキー電極と、インジウム、ガリウム又はアルミニウムを含む半導体層とを少なくとも備える半導体装置であって、前記金属酸化物が、周期律表第6族〜第9族のいずれかに属する1種又は2種以上の金属を含む金属酸化物であり、前記半導体層が、n+型半導体層と該n+型半導体層上に設けられているn−型半導体層とからなり、前記ショットキー電極は前記n−型半導体層上に設けられていることを特長とする。
The semiconductor device of the present invention is a semiconductor device including at least a Schottky electrode containing a metal oxide and a semiconductor layer containing indium, gallium or aluminum, and the metal oxide is a group 6 to No. 6 of the periodic table. It is a metal oxide containing one kind or two or more kinds of metals belonging to any of Group 9, and the semiconductor layer is an n + type semiconductor layer and an n− type semiconductor layer provided on the n + type semiconductor layer. The shot key electrode is characterized in that it is provided on the n− type semiconductor layer.

前記半導体層(以下、「結晶性酸化物半導体膜」ともいう)は、インジウム、ガリウム又はアルミニウムを含む半導体であれば特に限定されないが、耐酸化性を有するとの観点から、酸化物半導体であるのが好ましい。前記酸化物半導体は、InAlGaO系半導体を主成分とするのが好ましく、ガリウムまたはインジウムを少なくとも含むのがより好ましく、ガリウムを少なくとも含むのが最も好ましい。ここでInAlGaO系半導体とは、通常、InAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。また、本発明においては、前記半導体層が、コランダム構造を有する結晶性酸化物半導体膜を構成材料とするのが好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα−Gaである場合、膜中の金属元素中のガリウムの原子比が0.5以上の割合でα−Gaが含まれていればそれでよい。本発明においては、前記膜中の金属元素中のガリウムの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。また、結晶性酸化物半導体膜の厚さは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよい。なお、前記結晶性酸化物半導体膜は、通常、単結晶であるが、多結晶であってもよい。 The semiconductor layer (hereinafter, also referred to as “crystalline oxide semiconductor film”) is not particularly limited as long as it is a semiconductor containing indium, gallium or aluminum, but is an oxide semiconductor from the viewpoint of having oxidation resistance. Is preferable. The oxide semiconductor preferably contains an InAlGaO-based semiconductor as a main component, more preferably contains at least gallium or indium, and most preferably contains at least gallium. Here, the InAlGaO based semiconductor, typically, In X Al Y Ga Z O 3 indicates (0 ≦ X ≦ 2,0 ≦ Y ≦ 2,0 ≦ Z ≦ 2, X + Y + Z = 1.5~2.5), It can be overlooked as the same material system containing gallium oxide. Further, in the present invention, it is preferable that the semiconductor layer is made of a crystalline oxide semiconductor film having a corundum structure as a constituent material. Incidentally, the "main component" such as crystalline If oxide semiconductor is α-Ga 2 O 3, the atomic ratio of gallium in a proportion of more than 0.5 α-Ga 2 O of metal elements in the film If 3 is included, that is fine. In the present invention, the atomic ratio of gallium in the metal element in the film is preferably 0.7 or more, more preferably 0.8 or more. The thickness of the crystalline oxide semiconductor film is not particularly limited, and may be 1 μm or less, or 1 μm or more. The crystalline oxide semiconductor film is usually a single crystal, but may be a polycrystal.

前記結晶性酸化物半導体膜は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のn型ドーパント、またはp型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、Snであるのが好ましい。Snの含有量は、前記結晶性酸化物半導体膜の組成中、0.00001原子%以上であるのが好ましく、0.00001原子%〜20原子%であるのがより好ましく、0.00001原子%〜10原子%であるのが最も好ましい。 The crystalline oxide semiconductor film preferably contains a dopant. The dopant is not particularly limited and may be a known one. Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium and niobium, and p-type dopants. In the present invention, the dopant is preferably Sn. The Sn content is preferably 0.00001 atomic% or more, more preferably 0.00001 atomic% to 20 atomic%, and 0.00001 atomic% in the composition of the crystalline oxide semiconductor film. Most preferably, it is 10 atomic%.

前記結晶性酸化物半導体膜は、例えば、原料溶液を霧化または液滴化し(霧化・液滴化工程)、得られたミストまたは液滴をキャリアガスでもって基体上まで搬送し(搬送工程)、ついで、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に結晶性酸化物半導体を主成分として含む結晶性酸化物半導体膜を積層する(成膜工程)ことにより好適に得られる。 In the crystalline oxide semiconductor film, for example, the raw material solution is atomized or dropleted (atomization / droplet atomization step), and the obtained mist or droplet is conveyed onto the substrate with a carrier gas (transportation step). ), Then, by thermally reacting the mist or droplets in the film forming chamber, a crystalline oxide semiconductor film containing a crystalline oxide semiconductor as a main component is laminated on the substrate (deposition step). Obtained in.

(霧化・液滴化工程)
霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数mm程度の液滴であってもよいが、好ましくは50μm以下であり、より好ましくは100nm〜10μmである。
(Atomization / droplet formation process)
In the atomization / droplet atomization step, the raw material solution is atomized or dropletized. The means for atomizing or dropletizing the raw material solution is not particularly limited as long as the raw material solution can be atomized or atomized, and may be known means, but in the present invention, ultrasonic waves are used. The atomizing means or droplet forming means used is preferable. Mists or droplets obtained using ultrasonic waves are preferable because they have a zero initial velocity and float in the air. For example, instead of spraying them like a spray, they float in space and are transported as gas. Since it is a possible mist, it is not damaged by collision energy, so it is very suitable. The droplet size is not particularly limited and may be a droplet of about several mm, but is preferably 50 μm or less, and more preferably 100 nm to 10 μm.

(原料溶液)
前記原料溶液は、霧化または液滴化が可能な材料を含んでおり、重水素を含有していれば特に限定されず、無機材料であっても、有機材料であってもよいが、本発明においては、金属または金属化合物であるのが好ましく、ガリウム、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、ニッケル、コバルト、亜鉛、マグネシウム、カルシウム、シリコン、イットリウム、ストロンチウムおよびバリウムから選ばれる1種または2種以上の金属を含むのがより好ましい。
(Raw material solution)
The raw material solution contains a material that can be atomized or atomized, and is not particularly limited as long as it contains dehydrogen, and may be an inorganic material or an organic material. In the invention, it is preferably a metal or metal compound and is selected from gallium, iron, indium, aluminum, vanadium, titanium, chromium, rhodium, nickel, cobalt, zinc, magnesium, calcium, silicon, yttrium, strontium and barium. More preferably, it contains one or more metals.

本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩(例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等)、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩(例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等)などが挙げられる。 In the present invention, as the raw material solution, a solution in which the metal is dissolved or dispersed in an organic solvent or water in the form of a complex or a salt can be preferably used. Examples of the form of the complex include an acetylacetonate complex, a carbonyl complex, an ammine complex, and a hydride complex. Examples of the salt form include organic metal salts (for example, metal acetate, metal oxalate, metal citrate, etc.), metal sulfide salts, nitrified metal salts, phosphor oxide metal salts, and metal halide metal salts (for example, metal chloride). Salts, metal bromide salts, metal iodide salts, etc.) and the like.

また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、より良質な膜が得られるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素(H)、過酸化ナトリウム(Na)、過酸化バリウム(BaO)、過酸化ベンゾイル(CCO)等の過酸化物、次亜塩素酸(HClO)、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。 Further, it is preferable to mix an additive such as a hydrohalic acid or an oxidizing agent with the raw material solution. Examples of the hydrohalic acid include hydrobromic acid, hydrochloric acid, and hydrogen iodide acid. Among them, hydrobromic acid or hydrogen iodide acid is used because a better quality film can be obtained. Is preferable. Examples of the oxidizing agent include hydrogen peroxide (H 2 O 2 ), sodium peroxide (Na 2 O 2 ), barium peroxide (BaO 2 ), benzoyl peroxide (C 6 H 5 CO) 2 O 2 and the like. Examples include hydrogen peroxide, hypochlorous acid (HClO), perchloric acid, nitric acid, ozone water, and organic peroxides such as peracetic acid and nitrobenzene.

前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のn型ドーパント、またはp型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約1×1016/cm〜1×1022/cmであってもよいし、また、ドーパントの濃度を例えば約1×1017/cm以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約1×1020/cm以上の高濃度で含有させてもよい。 The raw material solution may contain a dopant. Doping can be performed satisfactorily by including the dopant in the raw material solution. The dopant is not particularly limited as long as it does not interfere with the object of the present invention. Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium and niobium, and p-type dopants. The concentration of the dopant may usually be about 1 × 10 16 / cm 3 to 1 × 10 22 / cm 3 , and the concentration of the dopant should be as low as about 1 × 10 17 / cm 3 or less, for example. You may. Further, according to the present invention, the dopant may be contained in a high concentration of about 1 × 10 20 / cm 3 or more.

原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。 The solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solvent of the inorganic solvent and the organic solvent. In the present invention, the solvent preferably contains water, and more preferably water or a mixed solvent of water and alcohol.

(搬送工程)
搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、流量を下げた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、0.01〜20L/分であるのが好ましく、1〜10L/分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、0.001〜2L/分であるのが好ましく、0.1〜1L/分であるのがより好ましい。
(Transport process)
In the transfer step, the mist or the droplets are conveyed into the film forming chamber by the carrier gas. The carrier gas is not particularly limited as long as the object of the present invention is not impaired, and for example, an inert gas such as oxygen, ozone, nitrogen or argon, or a reducing gas such as hydrogen gas or forming gas is a suitable example. Can be mentioned. Further, the type of the carrier gas may be one type, but may be two or more types, and a diluted gas having a reduced flow rate (for example, a 10-fold diluted gas) or the like is further used as the second carrier gas. May be good. Further, the carrier gas may be supplied not only at one location but also at two or more locations. The flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min. In the case of a diluting gas, the flow rate of the diluting gas is preferably 0.001 to 2 L / min, more preferably 0.1 to 1 L / min.

(成膜工程)
成膜工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に、結晶性酸化物半導体膜を成膜する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度(例えば1000℃)以下が好ましく、650℃以下がより好ましく、300℃〜650℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、非酸素雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
(Film formation process)
In the film forming step, a crystalline oxide semiconductor film is formed on the substrate by thermally reacting the mist or droplets in the film forming chamber. The thermal reaction may be such that the mist or droplets react with heat, and the reaction conditions and the like are not particularly limited as long as the object of the present invention is not impaired. In this step, the thermal reaction is usually carried out at a temperature equal to or higher than the evaporation temperature of the solvent, but is preferably not too high (for example, 1000 ° C.) or lower, more preferably 650 ° C. or lower, and most preferably 300 ° C. to 650 ° C. preferable. Further, the thermal reaction may be carried out in any of a vacuum, a non-oxygen atmosphere, a reducing gas atmosphere and an oxygen atmosphere as long as the object of the present invention is not impaired, but the thermal reaction may be carried out in a non-oxygen atmosphere or oxygen. It is preferably performed in an atmosphere. Further, it may be carried out under any conditions of atmospheric pressure, pressurization and depressurization, but in the present invention, it is preferably carried out under atmospheric pressure. The film thickness can be set by adjusting the film formation time.

(基体)
前記基体は、前記結晶性酸化物半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
(Hypokeimenon)
The substrate is not particularly limited as long as it can support the crystalline oxide semiconductor film. The material of the substrate is not particularly limited as long as it does not interfere with the object of the present invention, and may be a known substrate, an organic compound, or an inorganic compound. The shape of the substrate may be any shape and is effective for any shape, for example, plate-like, fibrous, rod-like, columnar, prismatic, such as a flat plate or a disk. Cylindrical, spiral, spherical, ring-shaped and the like can be mentioned, but in the present invention, a substrate is preferable. The thickness of the substrate is not particularly limited in the present invention.

前記基板は、板状であって、前記結晶性酸化物半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。なお、前記金属膜は多層膜が好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ−ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよい。 The substrate is not particularly limited as long as it has a plate shape and serves as a support for the crystalline oxide semiconductor film. It may be an insulator substrate, a semiconductor substrate, a metal substrate or a conductive substrate, but the substrate is preferably an insulator substrate, and the surface is made of metal. A substrate having a film is also preferable. The metal film is preferably a multilayer film. The substrate includes, for example, a base substrate containing a substrate material having a corundum structure as a main component, a base substrate containing a substrate material having a β-gaul structure as a main component, and a substrate material having a hexagonal structure as a main component. Examples include a base substrate. Here, the "main component" means that the substrate material having the specific crystal structure is preferably 50% or more, more preferably 70% or more, still more preferably 90% or more, in terms of atomic ratio, with respect to all the components of the substrate material. It means that it is contained in% or more, and may be 100%.

基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α−Al(サファイア基板)またはα−Gaが好適に挙げられ、a面サファイア基板、m面サファイア基板、r面サファイア基板、c面サファイア基板や、α型酸化ガリウム基板(a面、m面またはr面)などがより好適な例として挙げられる。β−ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ−Ga基板、又はGaとAlとを含みAlが0wt%より多くかつ60wt%以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、SiC基板、ZnO基板、GaN基板などが挙げられる。 The substrate material is not particularly limited and may be a known one as long as the object of the present invention is not impaired. Examples of the substrate material having the corundum structure are α-Al 2 O 3 (sapphire substrate) or α-Ga 2 O 3 , and a-plane sapphire substrate, m-plane sapphire substrate, and r-plane sapphire substrate are preferable. , C-plane sapphire substrate, α-type gallium oxide substrate (a-plane, m-plane or r-plane) and the like are more preferable examples. As the base substrate containing the substrate material having a β-gaul structure as a main component, for example, β-Ga 2 O 3 substrate or Ga 2 O 3 and Al 2 O 3 are included, and Al 2 O 3 is more than 0 wt%. Examples thereof include a mixed crystal substrate having a content of 60 wt% or less. Examples of the base substrate containing a substrate material having a hexagonal structure as a main component include a SiC substrate, a ZnO substrate, and a GaN substrate.

本発明においては、前記基体が、表面の一部または全部に、金属またはコランダム構造を有するのが好ましい。また、基体がコランダム構造を有する場合には、コランダム構造を有する基板材料を主成分とする下地基板であるのがより好ましく、サファイア基板またはα型酸化ガリウム基板であるのが最も好ましい。また、前記基体は、アルミニウムを含んでいてもよく、この場合、コランダム構造を有するアルミニウム含有基板材料を主成分とする下地基板であるのが好ましく、サファイア基板(好ましくはc面サファイア基板、a面サファイア基板、m面サファイア基板、R面サファイア基板)であるのがより好ましい。また、前記基体は、酸化物を含むのも好ましく、前記酸化物としては、例えば、YSZ基板、MgAl基板、ZnO基板、MgO基板、SrTiO基板、Al基板、石英基板、ガラス基板、β型酸化ガリウム基板、チタン酸バリウム基板、チタン酸ストロンチウム基板、酸化コバルト基板、酸化銅基板、酸化クロム基板、酸化鉄基板、GdGa12基板、タンタル酸カリウム基板、アルミン酸ランタン基板、ランタンストロンチウムアルミネート基板、ランタンストロンチウムガレート基板、ニオブ酸リチウム基板、タンタル酸リチウム基板、アルミニウムタンタル酸ランタンストロンチウム、酸化マンガン基板、ネオジウムガレード基板、酸化ニッケル基板、スカンジウムマグネシウムアルミネート基板、酸化ストロンチウム、チタン酸ストロンチウム基板、酸化スズ基板、酸化テルル基板、酸化チタン基板、YAG基板、イットリウム・アルミネート基板、リチウム・アルミネート基板、リチウム・ガレート基板、LAST基板、ネオジムガレート基板、イットリウム・オルトバナデイト基板などが挙げられる。 In the present invention, it is preferable that the substrate has a metal or corundum structure on a part or all of the surface. When the substrate has a corundum structure, it is more preferably a base substrate containing a substrate material having a corundum structure as a main component, and most preferably a sapphire substrate or an α-type gallium oxide substrate. Further, the substrate may contain aluminum, and in this case, it is preferable that the substrate is a base substrate containing an aluminum-containing substrate material having a corundum structure as a main component, and a sapphire substrate (preferably c-plane sapphire substrate, a-plane). A sapphire substrate, an m-plane sapphire substrate, and an R-plane sapphire substrate) are more preferable. Further, the substrate preferably contains an oxide, and examples of the oxide include a YSZ substrate, an MgAl 2 O 4 substrate, a ZnO substrate, an MgO substrate, an SrTIO 3 substrate, an Al 2 O 3 substrate, and a quartz substrate. Glass substrate, β-type gallium oxide substrate, barium titanate substrate, strontium titanate substrate, cobalt oxide substrate, copper oxide substrate, chromium oxide substrate, iron oxide substrate, Gd 3 Ga 5 O 12 substrate, potassium tantalate substrate, aluminic acid Lantern Substrate, Lantern Strontium Aluminate Substrate, Lantern Strontium Galate Substrate, Lithium Niobate Substrate, Lithium Tantalate Substrate, Lantern Strontium Aluminum Tantrate, Manganese Oxide Substrate, Neodium Garade Substrate, Nickel Oxide Substrate, Scandium Magnesium Aluminate Substrate, Oxidation Strontium, strontium titanate substrate, tin oxide substrate, tellurium oxide substrate, titanium oxide substrate, YAG substrate, ittrium / aluminate substrate, lithium / aluminate substrate, lithium gallate substrate, LAST substrate, neodymium gallate substrate, ittrium orthobana A date substrate and the like can be mentioned.

本発明においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、300℃〜650℃であり、好ましくは350℃〜550℃である。また、アニールの処理時間は、通常、1分間〜48時間であり、好ましくは10分間〜24時間であり、より好ましくは30分間〜12時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよいが、好ましくは非酸素雰囲気下であり、より好ましくは窒素雰囲気下である。 In the present invention, an annealing treatment may be performed after the film forming step. The annealing treatment temperature is not particularly limited as long as the object of the present invention is not impaired, and is usually 300 ° C. to 650 ° C., preferably 350 ° C. to 550 ° C. The annealing treatment time is usually 1 minute to 48 hours, preferably 10 minutes to 24 hours, and more preferably 30 minutes to 12 hours. The annealing treatment may be carried out in any atmosphere as long as the object of the present invention is not impaired, but it is preferably in a non-oxygen atmosphere, and more preferably in a nitrogen atmosphere.

また、本発明においては、前記基体上に、直接、結晶性酸化物半導体膜を設けてもよいし、バッファ層(緩衝層)や応力緩和層等の他の層を介して結晶性酸化物半導体膜を設けてもよい。各層の形成手段は、特に限定されず、公知の手段であってよいが、本発明においては、ミストCVD法が好ましい。 Further, in the present invention, the crystalline oxide semiconductor film may be provided directly on the substrate, or the crystalline oxide semiconductor may be provided through another layer such as a buffer layer (buffer layer) or a stress relaxation layer. A film may be provided. The means for forming each layer is not particularly limited and may be a known means, but in the present invention, the mist CVD method is preferable.

本発明においては、前記結晶性酸化物半導体膜を、前記基体等から剥離する等の公知の手段を用いた後に、半導体層として用いてもよいし、そのまま半導体層として用いてもよい。 In the present invention, the crystalline oxide semiconductor film may be used as a semiconductor layer after using a known means such as peeling from the substrate or the like, or may be used as it is as a semiconductor layer.

本発明の半導体装置は、金属酸化物を含むショットキー電極と、インジウム、ガリウム又はアルミニウムを含む半導体層とを少なくとも備える。 The semiconductor device of the present invention includes at least a Schottky electrode containing a metal oxide and a semiconductor layer containing indium, gallium or aluminum.

前記ショットキー電極は、周期律表第6族〜第9族のいずれかに属する1種又は2種以上の金属を含む金属酸化物を含んでいれば特に限定されない。周期律表第6族〜第9族のいずれかに属する1種又は2種以上の金属としては、周期律表第6族の金属、周期律表第7族の金属、周期律表第8族の金属、周期律表第9族の金属およびこれらの合金などが挙げられる。周期律表第6族の金属としては、例えば、クロム(Cr)、モリブデン(Mo)、タングステン(W)及びこれらの合金などが挙げられるが、本発明においては、前記金属酸化物がタングステン又はタングステンが含まれている合金を含むのが好ましく、タングステン又はMWO(但し、M元素は、Cs、Rb、K、Tl、Ba、In、Li、Sn、Ca、Sr、Naのうちから選択される1種類以上の元素、Wはタングステン、Oは酸素、0.001≦X≦1)で表されるタングステン含有合金であるのがより好ましく、該タングステン含有合金であるのが最も好ましい。周期律表第7族の金属としては、例えば、マンガン(Mn)、テクネチウム(Tc)、レニウム(Re)及びこれらの合金などが挙げられるが、本発明においては、コランダム構造を有する酸化物半導体との密着性により優れたものが得られるとの理由により、前記金属酸化物が、レニウム又はレニウムが含まれている合金を含むのが好ましく、ReO又はReOであるのがより好ましく、ReOであるのが最も好ましい。周期律表第8族の金属としては、例えば、鉄(Fe)、ルテニウム(Ru)、オスミウム(Os)及びこれらの合金などが挙げられるが、本発明においては、前記金属酸化物が、ルテニウム又はルテニウムが含まれている合金を含むのが好ましく、RuOであるのがより好ましい。周期律表第9族の金属としては、例えば、コバルト(Co)、ロジウム(Rh)、イリジウム(Ir)及びこれらの合金などが挙げられるが、本発明においては、前記金属酸化物が、コバルト若しくはイリジウムまたはコバルト若しくはイリジウムが含まれている合金を含むのが好ましく、CoO又はIrOであるのがより好ましい。 The Schottky electrode is not particularly limited as long as it contains a metal oxide containing one or more metals belonging to any of Group 6 to Group 9 of the periodic table. As one or more kinds of metals belonging to any of the 6th to 9th groups of the periodic table, the metal of the 6th group of the periodic table, the metal of the 7th group of the periodic table, and the 8th group of the periodic table. Metals, metals of Group 9 of the Periodic Table, and alloys thereof. Examples of the metal of Group 6 of the periodic table include chromium (Cr), molybdenum (Mo), tungsten (W) and an alloy thereof. In the present invention, the metal oxide is tungsten or tungsten. preferably comprises an alloy that contains, tungsten or M X WO 3 (where, M element, select Cs, Rb, K, Tl, Ba, in, Li, Sn, Ca, Sr, from among the Na More preferably, it is a tungsten-containing alloy represented by one or more kinds of elements, W is tungsten, O is oxygen, and 0.001 ≦ X ≦ 1), and the tungsten-containing alloy is most preferable. Examples of the metal of Group 7 of the periodic table include manganese (Mn), technetium (Tc), rhenium (Re) and alloys thereof. In the present invention, the oxide semiconductor having a corundum structure is used. It is preferable that the metal oxide contains rhenium or an alloy containing rhenium, and more preferably ReO 2 or ReO 3 , because an excellent one can be obtained due to the adhesion of ReO 3. Is most preferable. Examples of the metal of Group 8 of the periodic table include iron (Fe), ruthenium (Ru), osmium (Os) and alloys thereof. In the present invention, the metal oxide is ruthenium or It preferably contains an alloy containing ruthenium, more preferably RuO 2. Examples of the metal of Group 9 of the periodic table include cobalt (Co), rhodium (Rh), iridium (Ir) and alloys thereof. In the present invention, the metal oxide is cobalt or It preferably contains iridium or an alloy containing cobalt or iridium, more preferably CoO 3 or IrO 2 .

また、ショットキー電極は単層の金属層であってもよいし、2以上の金属膜を含んでいてもよい。金属層の積層手段としては、特に限定されず、例えば、真空蒸着法、スパッタリング法、ミストCVD法などの公知の手段などが挙げられる。本発明においては、ミストCVD法により、ショットキー電極の金属層を形成するのが好ましい。ミストCVD法による形成は、前記の半導体層の形成と同様にして行うことができる。また、本発明においては、前記金属酸化物が、タングステン、レニウム、ルテニウム、コバルト及びイリジウムから選ばれる1種又は2種以上の金属を含むのが好ましく、レニウムを含むのがより好ましい。より具体的には、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化コバルト及び酸化イリジウムが好ましく、酸化レニウムがより好ましい。このような好ましい金属酸化物を用いることで、コランダム構造を有する半導体の半導体特性(例えば、耐久性、絶縁破壊電圧、耐圧、オン抵抗、安定性など)をより良好なものとすることができ、シャットキー特性も良好に発揮することができる。 Further, the Schottky electrode may be a single metal layer or may include two or more metal films. The means for laminating the metal layer is not particularly limited, and examples thereof include known means such as a vacuum deposition method, a sputtering method, and a mist CVD method. In the present invention, it is preferable to form a metal layer of a Schottky electrode by a mist CVD method. The formation by the mist CVD method can be performed in the same manner as the formation of the semiconductor layer described above. Further, in the present invention, the metal oxide preferably contains one or more metals selected from tungsten, rhenium, ruthenium, cobalt and iridium, and more preferably rhenium. More specifically, tungsten oxide, rhenium oxide, ruthenium oxide, cobalt oxide and iridium oxide are preferable, and rhenium oxide is more preferable. By using such a preferable metal oxide, the semiconductor characteristics (for example, durability, dielectric breakdown voltage, breakdown voltage, on-resistance, stability, etc.) of the semiconductor having a corundum structure can be made better. The shut key characteristics can also be exhibited well.

また、本発明の半導体装置は、通常、オーミック電極を備える。オーミック電極は、周期律表第4族または第11族の金属を含むのが好ましい。オーミック電極に用いられる好適な周期律表第4族または第11族の金属は、前記ショットキー電極に含まれる金属と同様であってよい。また、オーミック電極は単層の金属層であってもよいし、2以上の金属層を含んでいてもよい。金属層の積層手段としては、特に限定されず、例えば、真空蒸着法、スパッタリング法などの公知の手段などが挙げられる。また、オーミック電極を構成する金属は、合金であってもよい。本発明においては、オーミック電極が、Tiまたは/およびAuを含むのが好ましく、TiおよびAuを含むのがより好ましい。 Further, the semiconductor device of the present invention usually includes an ohmic electrode. The ohmic electrode preferably contains a metal of Group 4 or Group 11 of the Periodic Table. Suitable metal of Group 4 or Group 11 of the periodic table used for the ohmic electrode may be the same as the metal contained in the Schottky electrode. Further, the ohmic electrode may be a single metal layer or may include two or more metal layers. The means for laminating the metal layer is not particularly limited, and examples thereof include known means such as a vacuum deposition method and a sputtering method. Further, the metal constituting the ohmic electrode may be an alloy. In the present invention, the ohmic electrode preferably contains Ti and / and Au, more preferably Ti and Au.

前記半導体装置は、とりわけ、パワーデバイスに有用である。前記半導体装置としては、例えば、半導体レーザ、ダイオードまたはトランジスタなどが挙げられるが、中でもダイオードが好ましく、ショットキーバリアダイオードがより好ましい。 The semiconductor device is particularly useful for power devices. Examples of the semiconductor device include a semiconductor laser, a diode, a transistor, and the like. Among them, a diode is preferable, and a Schottky barrier diode is more preferable.

(SBD)
図1は、本発明に係るショットキーバリアダイオード(SBD)の好適な一例を示している。図1のSBDは、n−型半導体層101a、n+型半導体層101b、ショットキー電極105aおよびオーミック電極105bを備えている。
ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法、スパッタリング法、ミストCVD法などの公知の手段により行うことができる。より具体的に例えば、ショットキー電極を形成する場合、真空蒸着法、スパッタリング法、ミストCVD法などにより金属層を形成した後、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
(SBD)
FIG. 1 shows a suitable example of the Schottky barrier diode (SBD) according to the present invention. The SBD of FIG. 1 includes an n-type semiconductor layer 101a, an n + type semiconductor layer 101b, a Schottky electrode 105a, and an ohmic electrode 105b.
The Schottky electrode and the ohmic electrode can be formed by a known means such as a vacuum vapor deposition method, a sputtering method, and a mist CVD method. More specifically, for example, when a Schottky electrode is formed, it can be performed by forming a metal layer by a vacuum vapor deposition method, a sputtering method, a mist CVD method, or the like, and then performing patterning using a photolithography method.

図3は、本発明に用いられる好ましいショットキー電極の一例を示している。ショットキー電極50aは、Al層51、Re層52およびReO層53からなる。なお、Al層51及びRe層52の間に、TiやCr等の金属層(例えば膜厚0.1nm〜1μm等)を設けてもよい。各層の金属膜の膜厚は特に限定されないが、Al層51は、10nm〜50μmが好ましく、300nm〜30μmがより好ましく、1μm〜20μmが最も好ましい。Re層52等の周期律表第6族〜第9族の金属(例えばRe等)層は1nm〜10μmが好ましく、1nm〜5μmがより好ましく、5nm〜50nmもしくは0.5μm〜5μmが最も好ましい。ReO層53等の周期律表第6族〜第9族の金属(例えばRe等)の金属酸化物層は、例えば、1nm〜10μmが好ましく、1nm〜5μmがより好ましく、5nm〜50nmもしくは0.5μm〜5μmが最も好ましい。 FIG. 3 shows an example of a preferred Schottky electrode used in the present invention. The Schottky electrode 50a is composed of an Al layer 51, a Re layer 52, and a ReO 3 layer 53. A metal layer such as Ti or Cr (for example, a film thickness of 0.1 nm to 1 μm) may be provided between the Al layer 51 and the Re layer 52. The film thickness of the metal film of each layer is not particularly limited, but the Al layer 51 is preferably 10 nm to 50 μm, more preferably 300 nm to 30 μm, and most preferably 1 μm to 20 μm. The metal (for example, Re etc.) layer of Group 6 to 9 of the periodic table such as the Re layer 52 is preferably 1 nm to 10 μm, more preferably 1 nm to 5 μm, and most preferably 5 nm to 50 nm or 0.5 μm to 5 μm. The metal oxide layer of the metal of Group 6 to 9 of the periodic table such as ReO 3 layer 53 (for example, Re etc.) is preferably, for example, 1 nm to 10 μm, more preferably 1 nm to 5 μm, and 5 nm to 50 nm or 0. Most preferably, it is 5.5 μm to 5 μm.

図4は、本発明に用いられる好ましいショットキー電極の主要部を示している。ショットキー電極の主要部50bは、Re層54及びReO層55からなる。各層の金属膜の膜厚は特に限定されないが、Re層54の場合は、1nm〜10μmが好ましく、1nm〜5μmがより好ましく、5nm〜50nmもしくは0.5μm〜5μmが最も好ましい。ReO層55の場合は、1nm〜10μmが好ましく、1nm〜5μmがより好ましく、5nm〜50nmもしくは0.5μm〜5μmが最も好ましい。なお、通常、半導体層側に、ReO層55等の金属酸化物層が設けられる。
なお、本発明においては、金属酸化物層とともに金属層が用いられるのが、半導体特性がより良好となるので好ましく、金属酸化物層とともに用いられる金属層が、銅、アルミニウム、金及びニッケルから選ばれる1種または2種以上を含むのがより好ましい。
FIG. 4 shows the main parts of a preferred Schottky electrode used in the present invention. The main portion 50b of the Schottky electrode is composed of a Re layer 54 and a ReO 3 layer 55. The film thickness of the metal film of each layer is not particularly limited, but in the case of the Re layer 54, 1 nm to 10 μm is preferable, 1 nm to 5 μm is more preferable, and 5 nm to 50 nm or 0.5 μm to 5 μm is most preferable. In the case of the ReO 3 layer 55, 1 nm to 10 μm is preferable, 1 nm to 5 μm is more preferable, and 5 nm to 50 nm or 0.5 μm to 5 μm is most preferable. Normally, a metal oxide layer such as ReO 3 layer 55 is provided on the semiconductor layer side.
In the present invention, it is preferable to use the metal layer together with the metal oxide layer because the semiconductor characteristics are better, and the metal layer used together with the metal oxide layer is selected from copper, aluminum, gold and nickel. It is more preferable to include one kind or two or more kinds.

図1のSBDに逆バイアスが印加された場合には、空乏層(図示せず)がn型半導体層101aの中に広がるため、高耐圧のSBDとなる。また、順バイアスが印加された場合には、オーミック電極105bからショットキー電極105aへ電子が流れる。このようにして前記積層構造体を用いたSBDは、高耐圧・大電流用に優れており、ショットキー特性も良好で、スイッチング速度も速く、耐圧性・信頼性にも優れている。 When a reverse bias is applied to the SBD of FIG. 1, the depletion layer (not shown) spreads in the n-type semiconductor layer 101a, resulting in a high withstand voltage SBD. Further, when a forward bias is applied, electrons flow from the ohmic electrode 105b to the Schottky electrode 105a. The SBD using the laminated structure in this way is excellent for high withstand voltage and large current, has good Schottky characteristics, has a high switching speed, and is also excellent in withstand voltage and reliability.

図2は、本発明に係るショットキーバリアダイオード(SBD)の好適な他の一例を示している。図2のSBDは、図1のSBDの構成に加え、さらに絶縁体層104を備えている。より具体的には、n−型半導体層101a、n+型半導体層101b、ショットキー電極105a、オーミック電極105bおよび絶縁体層104を備えている。 FIG. 2 shows another suitable example of the Schottky barrier diode (SBD) according to the present invention. The SBD of FIG. 2 further includes an insulator layer 104 in addition to the configuration of the SBD of FIG. More specifically, it includes an n-type semiconductor layer 101a, an n + type semiconductor layer 101b, a Schottky electrode 105a, an ohmic electrode 105b, and an insulator layer 104.

絶縁体層104の材料としては、例えば、GaO、AlGaO、InAlGaO、AlInZnGaO、AlN、Hf、SiN、SiON、Al、MgO、GdO、SiOまたはSiなどが挙げられるが、本発明においては、コランダム構造を有するものであるのが好ましい。コランダム構造を有する絶縁体を絶縁体層に用いることで、界面における半導体特性の機能を良好に発現させることができる。絶縁体層104は、n−型半導体層101とショットキー電極105aとの間に設けられている。絶縁体層の形成は、例えば、スパッタリング法、真空蒸着法またはCVD法などの公知の手段により行うことができる。
その他の構成等については、上記図1のSBDの場合と同様である。
図2のSBDは、図1のSBDに比べ、さらに絶縁特性に優れており、より高い電流制御性を有する。
Examples of the material of the insulator layer 104 include GaO, AlGaO, InAlGaO, AlInZnGaO 4 , AlN, Hf 2 O 3 , SiN, SiON, Al 2 O 3 , MgO, GdO, SiO 2 or Si 3 N 4. However, in the present invention, it is preferable that it has a corundum structure. By using an insulator having a corundum structure for the insulator layer, the function of semiconductor characteristics at the interface can be satisfactorily exhibited. The insulator layer 104 is provided between the n-type semiconductor layer 101 and the Schottky electrode 105a. The insulator layer can be formed by a known means such as a sputtering method, a vacuum vapor deposition method, or a CVD method.
Other configurations and the like are the same as in the case of the SBD of FIG. 1 above.
The SBD of FIG. 2 is further excellent in insulation characteristics and has higher current controllability than the SBD of FIG.

(MESFET)
図7は、本発明に用いられる金属半導体電界効果トランジスタ(MESFET)の一例を示している。図7のMESFETは、n−型半導体層111a、n+型半導体層111b、緩衝層(バッファ層)118、半絶縁体層114、ゲート電極115a、ソース電極115bおよびドレイン電極115cを備えている。
(MESFET)
FIG. 7 shows an example of a metal semiconductor field effect transistor (MESFET) used in the present invention. The MESFET of FIG. 7 includes an n-type semiconductor layer 111a, an n + type semiconductor layer 111b, a buffer layer (buffer layer) 118, a semi-insulator layer 114, a gate electrode 115a, a source electrode 115b, and a drain electrode 115c.

前記ゲート電極は、ショットキー特性を有するのが好ましく、本発明においては、このようなゲート電極に前記ショットキー電極を好適に用いることができる。また、前記ドレイン電極は、オーミック特性を有するのが好ましく、前記オーミック電極を、前記ドレイン電極として好適に用いることができる。 The gate electrode preferably has Schottky characteristics, and in the present invention, the Schottky electrode can be preferably used for such a gate electrode. Further, the drain electrode preferably has ohmic characteristics, and the ohmic electrode can be suitably used as the drain electrode.

図7のMESFETでは、ゲート電極下に良好な空乏層が形成されるので、ドレイン電極からソース電極に流れる電流を効率よく制御することができる。 In the MESFET of FIG. 7, since a good depletion layer is formed under the gate electrode, the current flowing from the drain electrode to the source electrode can be efficiently controlled.

前記半導体装置は、例えば電源装置を用いたシステム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図8に電源システムの例を示す。図8は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図9に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図10に示す。図10は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ(MOSFETA〜Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランスで絶縁及び変圧を実施し、整流MOSFET(A〜B’)で整流後、DCL(平滑用コイルL1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路でインバータ及び整流MOSFETを制御する。 The semiconductor device is used, for example, in a system using a power supply device or the like. The power supply device can be manufactured by connecting the semiconductor device to a wiring pattern or the like by using a known means. FIG. 8 shows an example of a power supply system. In FIG. 8, a power supply system is configured by using the plurality of power supply devices and control circuits. As shown in FIG. 9, the power supply system can be used in a system device in combination with an electronic circuit. An example of the power supply circuit diagram of the power supply device is shown in FIG. FIG. 10 shows a power supply circuit of a power supply device including a power circuit and a control circuit. An inverter (composed of MOSFETs A to D) switches a DC voltage at a high frequency, converts it to AC, and then insulates and transforms it with a transformer. After rectifying with a rectifying MOSFET (A to B'), it is smoothed with a DCL (smoothing coils L1 and L2) and a capacitor, and a DC voltage is output. At this time, the output voltage is compared with the reference voltage by the voltage comparator, and the inverter and the rectifying MOSFET are controlled by the PWM control circuit so as to obtain the desired output voltage.

1.n+型半導体層の形成
1−1.成膜装置
図5を用いて、本実施例で用いたミストCVD装置1を説明する。ミストCVD装置1は、キャリアガスを供給するキャリアガス源2aと、キャリアガス源2aから送り出されるキャリアガスの流量を調節するための流量調節弁3aと、キャリアガス(希釈)を供給するキャリアガス(希釈)源2bと、キャリアガス(希釈)源2bから送り出されるキャリアガス(希釈)の流量を調節するための流量調節弁3bと、原料溶液4aが収容されるミスト発生源4と、水5aが入れられる容器5と、容器5の底面に取り付けられた超音波振動子6と、成膜室7と、ミスト発生源4から成膜室7までをつなぐ供給管9と、成膜室7内に設置されたホットプレート8と、熱反応後のミスト、液滴および排気ガスを排出する排気口11とを備えている。なお、ホットプレート8上には、基板10が設置されている。
1. 1. Formation of n + type semiconductor layer 1-1. Film formation device The mist CVD device 1 used in this embodiment will be described with reference to FIG. The mist CVD apparatus 1 includes a carrier gas source 2a for supplying a carrier gas, a flow control valve 3a for adjusting the flow rate of the carrier gas sent out from the carrier gas source 2a, and a carrier gas (diluted) for supplying the carrier gas (diluted). A diluting) source 2b, a flow control valve 3b for adjusting the flow rate of the carrier gas (diluting) sent out from the carrier gas (diluting) source 2b, a mist generation source 4 containing the raw material solution 4a, and water 5a. In the container 5 to be put in, the ultrasonic vibrator 6 attached to the bottom surface of the container 5, the film forming chamber 7, the supply pipe 9 connecting the mist generation source 4 to the film forming chamber 7, and the film forming chamber 7. It includes an installed hot plate 8 and an exhaust port 11 for discharging mist, droplets, and exhaust gas after a thermal reaction. The substrate 10 is installed on the hot plate 8.

1−2.原料溶液の作製
0.1M臭化ガリウム水溶液に臭化スズを混合し、ガリウムに対するスズの原子比が1:0.08となるように水溶液を調整し、この際、臭化重水素酸を体積比で10%を含有させ、これを原料溶液とした。
1-2. Preparation of raw material solution Tin bromide was mixed with a 0.1 M gallium bromide aqueous solution, and the aqueous solution was adjusted so that the atomic ratio of tin to gallium was 1: 0.08. A ratio of 10% was contained, and this was used as a raw material solution.

1−3.成膜準備
上記1−2.で得られた原料溶液4aをミスト発生源4内に収容した。次に、基板10として、サファイア基板をホットプレート8上に設置し、ホットプレート8を作動させて成膜室7内の温度を470℃にまで昇温させた。次に、流量調節弁3a、3bを開いて、キャリアガス源であるキャリアガス供給手段2a、2bからキャリアガスを成膜室7内に供給し、成膜室7の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を5.0L/分に、キャリアガス(希釈)の流量を0.5L/分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
1-3. Preparation for film formation 1-2. The raw material solution 4a obtained in 1 above was housed in the mist source 4. Next, as the substrate 10, a sapphire substrate was placed on the hot plate 8 and the hot plate 8 was operated to raise the temperature in the film forming chamber 7 to 470 ° C. Next, the flow rate control valves 3a and 3b are opened, the carrier gas is supplied into the film forming chamber 7 from the carrier gas supply means 2a and 2b which are the carrier gas sources, and the atmosphere of the film forming chamber 7 is sufficiently filled with the carrier gas. After the replacement, the flow rate of the carrier gas was adjusted to 5.0 L / min, and the flow rate of the carrier gas (diluted) was adjusted to 0.5 L / min. Nitrogen was used as the carrier gas.

1−4.結晶性酸化物半導体膜の形成
次に、超音波振動子6を2.4MHzで振動させ、その振動を、水5aを通じて原料溶液4aに伝播させることによって、原料溶液4aを霧化させてミスト4bを生成させた。このミスト4bが、キャリアガスによって、供給管9内を通って、成膜室7内に導入され、大気圧下、470℃にて、成膜室7内でミストが熱反応して、基板10上に膜が形成された。なお、膜厚は7.5μmであり、成膜時間は180分間であった。
1-4. Formation of Crystalline Oxide Semiconductor Film Next, the ultrasonic transducer 6 is vibrated at 2.4 MHz, and the vibration is propagated to the raw material solution 4a through water 5a to atomize the raw material solution 4a and mist 4b. Was generated. This mist 4b is introduced into the film forming chamber 7 by the carrier gas through the supply pipe 9, and the mist thermally reacts in the film forming chamber 7 at 470 ° C. under atmospheric pressure to cause the substrate 10 to react. A film was formed on top. The film thickness was 7.5 μm, and the film formation time was 180 minutes.

1−5.評価
XRD回折装置を用いて、上記1−4.にて得られた膜の相の同定を行ったところ、得られた膜はα−Gaであった。
1-5. Evaluation Using the XRD diffractometer, the above 1-4. When the phase of the membrane obtained in the above was identified, the obtained membrane was α-Ga 2 O 3 .

2.n−型半導体層の形成
2−1.成膜装置
図6を用いて、実施例で用いたミストCVD装置19を説明する。ミストCVD装置19は、基板20を載置するサセプタ21と、キャリアガスを供給するキャリアガス供給手段22aと、キャリアガス供給手段22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するキャリアガス(希釈)供給手段22bと、キャリアガス(希釈)供給手段22bから送り出されるキャリアガスの流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる供給管27と、供給管27の周辺部に設置されたヒーター28とを備えている。サセプタ21は、石英からなり、基板20を載置する面が水平面から傾斜している。成膜室となる供給管27とサセプタ21をどちらも石英で作製することにより、基板20上に形成される膜内に装置由来の不純物が混入することを抑制している。
2. Formation of n-type semiconductor layer 2-1. Film formation device The mist CVD device 19 used in the examples will be described with reference to FIG. The mist CVD apparatus 19 includes a susceptor 21 on which the substrate 20 is placed, a carrier gas supply means 22a for supplying the carrier gas, and a flow control valve 23a for adjusting the flow rate of the carrier gas sent out from the carrier gas supply means 22a. , A carrier gas (diluted) supply means 22b for supplying a carrier gas (diluted), a flow control valve 23b for adjusting the flow rate of the carrier gas sent out from the carrier gas (diluted) supply means 22b, and a raw material solution 24a are accommodated. A supply pipe 27 composed of a mist generation source 24, a container 25 in which water 25a is placed, an ultrasonic vibrator 26 attached to the bottom surface of the container 25, and a quartz pipe having an inner diameter of 40 mm, and a peripheral portion of the supply pipe 27. It is equipped with a heater 28 installed in. The susceptor 21 is made of quartz, and the surface on which the substrate 20 is placed is inclined from the horizontal plane. By making both the supply tube 27 and the susceptor 21 serving as the film forming chamber from quartz, it is possible to prevent impurities derived from the apparatus from being mixed into the film formed on the substrate 20.

2−2.原料溶液の作製
0.1M臭化ガリウム水溶液に臭化重水素酸を体積比で20%を含有させ、これを原料溶液とした。
2-2. Preparation of Raw Material Solution A 0.1 M gallium bromide aqueous solution contained 20% by volume of hydrofluoric acid bromide, and this was used as a raw material solution.

2−3.成膜準備
上記1−2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、基板20として、サファイア基板から剥離したn+型半導体膜をサセプタ21上に設置し、ヒーター28を作動させて成膜室27内の温度を510℃にまで昇温させた。次に、流量調節弁23a、23bを開いて、キャリアガス源であるキャリアガス供給手段22a、22bからキャリアガスを成膜室27内に供給し、成膜室27の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を5L/分に、キャリアガス(希釈)の流量を0.5L/分にそれぞれ調節した。なお、キャリアガスとして酸素を用いた。
2-3. Preparation for film formation 1-2. The raw material solution 24a obtained in 1) was housed in the mist generation source 24. Next, as the substrate 20, an n + type semiconductor film peeled from the sapphire substrate was placed on the susceptor 21, and the heater 28 was operated to raise the temperature inside the film forming chamber 27 to 510 ° C. Next, the flow control valves 23a and 23b are opened to supply the carrier gas into the film forming chamber 27 from the carrier gas supplying means 22a and 22b which are the carrier gas sources, and the atmosphere of the film forming chamber 27 is sufficiently filled with the carrier gas. After the replacement, the flow rate of the carrier gas was adjusted to 5 L / min, and the flow rate of the carrier gas (diluted) was adjusted to 0.5 L / min. Oxygen was used as the carrier gas.

2−4.半導体膜形成
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを霧化させてミストを生成した。このミストが、キャリアガスによって成膜室27内に導入され、大気圧下、510℃にて、成膜室27内でミストが反応して、基板20上に半導体膜が形成された。なお、膜厚は3.6μmであり、成膜時間は120分間であった。
2-4. Semiconductor film formation Next, the ultrasonic transducer 26 was vibrated at 2.4 MHz, and the vibration was propagated to the raw material solution 24a through water 25a to atomize the raw material solution 24a to generate mist. This mist was introduced into the film forming chamber 27 by the carrier gas, and the mist reacted in the film forming chamber 27 at 510 ° C. under atmospheric pressure to form a semiconductor film on the substrate 20. The film thickness was 3.6 μm, and the film formation time was 120 minutes.

2−5.評価
XRD回折装置を用いて、上記2−4.にて得られた膜の相の同定を行ったところ、得られた膜はα−Gaであった。
2-5. Evaluation Using the XRD diffractometer, the above 2-4. When the phase of the membrane obtained in the above was identified, the obtained membrane was α-Ga 2 O 3 .

3.ショットキー電極の形成
図3に示されるように、n−型半導体層上に、ReO層をミストCVD法にて積層し、Re層およびAl層をそれぞれ電子ビーム蒸着にて積層した。なお、ReO層の厚さは0.5μmであり、Re層の厚さは0.08μmであり、Al層の厚さは5μmであった。
3. 3. Formation of Schottky Electrode As shown in FIG. 3, the ReO 3 layer was laminated on the n-type semiconductor layer by the mist CVD method, and the Re layer and the Al layer were respectively laminated by electron beam deposition. The thickness of the ReO 3 layer was 0.5 μm, the thickness of the Re layer was 0.08 μm, and the thickness of the Al layer was 5 μm.

4.オーミック電極の形成
n+型半導体層上に、Ti層およびAu層をそれぞれ電子ビーム蒸着にて積層した。なお、Ti層の厚さは0.05μmであり、Au層の厚さは0.3μmであった。
4. Formation of Ohmic Electrode A Ti layer and an Au layer were laminated on an n + type semiconductor layer by electron beam deposition, respectively. The thickness of the Ti layer was 0.05 μm, and the thickness of the Au layer was 0.3 μm.

5.IV測定
以上のようにして得られた半導体装置につき、IV測定を実施し、ショットキー特性が良好であることを確認し、さらに、耐圧を調べたところ、約870Vであった。これらの結果から、実施例1品が半導体特性およびショットキー特性に優れていることがわかる。
5. IV measurement The semiconductor device obtained as described above was subjected to IV measurement, and it was confirmed that the Schottky characteristics were good. Further, the withstand voltage was examined and found to be about 870V. From these results, it can be seen that the product of Example 1 is excellent in semiconductor characteristics and Schottky characteristics.

(実施例2)
Re層の代わりにTi層を用いたこと以外は、実施例1と同様にして半導体装置を得た。得られた半導体装置は、実施例1と同様、良好な半導体特性およびショットキー特性を示した。
(Example 2)
A semiconductor device was obtained in the same manner as in Example 1 except that the Ti layer was used instead of the Re layer. The obtained semiconductor device exhibited good semiconductor characteristics and Schottky characteristics as in Example 1.

(実施例3)
Re層の代わりにCr層を用いたこと、及びReO層の代わりに、CuドープCs0.33WO層を用いたこと以外は、実施例1と同様にして半導体装置を得た。得られた半導体装置は、実施例1と同様、良好な半導体特性およびショットキー特性を示した。
(Example 3)
A semiconductor device was obtained in the same manner as in Example 1 except that a Cr layer was used instead of the Re layer and a Cu-doped Cs 0.33 WO 3 layer was used instead of the ReO 3 layer. The obtained semiconductor device exhibited good semiconductor characteristics and Schottky characteristics as in Example 1.

(実施例4)
Re層の代わりにIr層を用いたこと、及びReO層の代わりに、IrO層を用いたこと以外は、実施例1と同様にして半導体装置を得た。得られた半導体装置は、実施例1と同様、良好な半導体特性およびショットキー特性を示した。
(Example 4)
A semiconductor device was obtained in the same manner as in Example 1 except that the Ir layer was used instead of the Re layer and the IrO 2 layer was used instead of the ReO 3 layer. The obtained semiconductor device exhibited good semiconductor characteristics and Schottky characteristics as in Example 1.

(実施例5)
Re層の代わりにCo層を用いたこと、及びReO層の代わりに、CoO層を用いたこと以外は、実施例1と同様にして半導体装置を得た。得られた半導体装置は、実施例1と同様、良好な半導体特性およびショットキー特性を示した。
(Example 5)
A semiconductor device was obtained in the same manner as in Example 1 except that the Co layer was used instead of the Re layer and the CoO 3 layer was used instead of the ReO 3 layer. The obtained semiconductor device exhibited good semiconductor characteristics and Schottky characteristics as in Example 1.

(実施例6)
Re層を用いなかったこと以外は、実施例1と同様にして半導体装置を得た。得られた半導体装置は、実施例1と同様、良好な半導体特性およびショットキー特性を示した。
(Example 6)
A semiconductor device was obtained in the same manner as in Example 1 except that the Re layer was not used. The obtained semiconductor device exhibited good semiconductor characteristics and Schottky characteristics as in Example 1.

(実施例7)
Re層の代わりにTi層を用いたこと、及びReO層の代わりに、RuO層を用いたこと以外は、実施例1と同様にして半導体装置を得た。得られた半導体装置は、実施例1と同様、良好な半導体特性およびショットキー特性を示した。
(Example 7)
A semiconductor device was obtained in the same manner as in Example 1 except that the Ti layer was used instead of the Re layer and the RuO 3 layer was used instead of the ReO 3 layer. The obtained semiconductor device exhibited good semiconductor characteristics and Schottky characteristics as in Example 1.

(実施例8)
Al層の代わりにCu層を用いたこと以外は、実施例1と同様にして半導体装置を得た。得られた半導体装置は、実施例1と同様、良好な半導体特性およびショットキー特性を示した。
(Example 8)
A semiconductor device was obtained in the same manner as in Example 1 except that a Cu layer was used instead of the Al layer. The obtained semiconductor device exhibited good semiconductor characteristics and Schottky characteristics as in Example 1.

(比較例1)
参考までに、ショットキー電極にPtを用いた場合のIV測定結果を図11に示す。図11からも明らかなとおり、α−Gaの半導体層を用いた場合、半導体特性やショットキー特性が大幅に損なわれることがわかる。
(Comparative Example 1)
For reference, FIG. 11 shows the IV measurement results when Pt is used for the Schottky electrode. As is clear from FIG. 11, it can be seen that when the semiconductor layer of α-Ga 2 O 3 is used, the semiconductor characteristics and the Schottky characteristics are significantly impaired.

(比較例2)
ショットキー電極にITO膜を用いたところ、ITO膜では、抵抗が非常に悪かった。なお、ITO膜はスパッタリングにて成膜した。
(Comparative Example 2)
When an ITO film was used for the Schottky electrode, the resistance of the ITO film was very poor. The ITO film was formed by sputtering.

以上のとおり、本発明は、半導体特性およびショットキー特性に優れていることがわかる。 As described above, it can be seen that the present invention is excellent in semiconductor characteristics and Schottky characteristics.

本発明の積層構造体は、半導体(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、半導体特性に優れているため、特に、半導体装置に有用である。 The laminated structure of the present invention can be used in all fields such as semiconductors (for example, compound semiconductor electronic devices, etc.), electronic parts / electrical equipment parts, optical / electrophotographic related devices, industrial parts, etc., but is excellent in semiconductor characteristics. Therefore, it is particularly useful for semiconductor devices.

1 ミストCVD装置
2a キャリアガス源
2b キャリアガス(希釈)源
3a 流量調節弁
3b 流量調節弁
4 ミスト発生源
4a 原料溶液
4b ミスト
5 容器
5a 水
6 超音波振動子
7 成膜室
8 ホットプレート
9 供給管
10 基板
11 排気口
19 ミストCVD装置
20 基板
21 サセプタ
22a キャリアガス供給手段
22b キャリアガス(希釈)供給手段
23a 流量調節弁
23b 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 供給管
28 ヒーター
29 排気口
50a ショットキー電極(3層)
50b ショットキー電極(2層)
51 Al層
52 Re層
53 ReO
54 Re層
55 ReO
101a n−型半導体層
101b n+型半導体層
104 絶縁体層
105a ショットキー電極
105b オーミック電極
111a n−型半導体層
111b n+型半導体層
114 半絶縁体層
115a ゲート電極
115b ソース電極
115c ドレイン電極
118 緩衝層


1 Mist CVD equipment 2a Carrier gas source 2b Carrier gas (dilution) source 3a Flow control valve 3b Flow control valve 4 Mist generation source 4a Raw material solution 4b Mist 5 Container 5a Water 6 Ultrasonic transducer 7 Formation chamber 8 Hot plate 9 Supply Tube 10 Board 11 Exhaust port 19 Mist CVD device 20 Board 21 Suceptor 22a Carrier gas supply means 22b Carrier gas (dilution) supply means 23a Flow control valve 23b Flow control valve 24 Mist source 24a Raw material solution 25 Container 25a Water 26 Ultrasonic vibration Child 27 Supply pipe 28 Heater 29 Exhaust port 50a Shot key electrode (3 layers)
50b Schottky electrode (2 layers)
51 Al layer 52 Re layer 53 ReO 3 layer 54 Re layer 55 ReO 3 layer 101a n-type semiconductor layer 101b n + type semiconductor layer 104 Insulation layer 105a Shotkey electrode 105b Ohmic electrode 111a n-type semiconductor layer 111b n + type semiconductor layer 114 Semi-insulator layer 115a Gate electrode 115b Source electrode 115c Drain electrode 118 Buffer layer


Claims (13)

金属酸化物を含むショットキー電極と、インジウム、ガリウム又はアルミニウムを含む半導体層とを少なくとも備える半導体装置であって、
前記金属酸化物が、周期律表第6族〜第9族のいずれかに属する1種又は2種以上の金属を含む金属酸化物であり、
前記半導体層が、n+型半導体層と該n+型半導体層上に設けられているn−型半導体層とからなり、
前記ショットキー電極は前記n−型半導体層上に設けられていることを特徴とする半導体装置。
A semiconductor device including at least a Schottky electrode containing a metal oxide and a semiconductor layer containing indium, gallium, or aluminum.
Wherein the metal oxide is a metal oxide containing one or more metals belonging to any of groups 6 to Group 9 of the periodic table,
The semiconductor layer is composed of an n + type semiconductor layer and an n− type semiconductor layer provided on the n + type semiconductor layer.
A semiconductor device characterized in that the Schottky electrode is provided on the n-type semiconductor layer.
前記半導体層が、コランダム構造を有する結晶性酸化物半導体膜を構成材料とする請求項1記載の半導体装置。 The semiconductor device according to claim 1, wherein the semiconductor layer comprises a crystalline oxide semiconductor film having a corundum structure as a constituent material. 前記半導体層が、インジウム又はガリウムを含む請求項1又は2に記載の半導体装置。 The semiconductor device according to claim 1 or 2, wherein the semiconductor layer contains indium or gallium. 前記金属酸化物が、周期律表第6族の金属を含む請求項1〜3のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, wherein the metal oxide contains a metal of Group 6 of the periodic table. 前記金属酸化物がタングステンを含む請求項1〜3のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, wherein the metal oxide contains tungsten. 前記金属酸化物が、周期律表第7族の金属を含む請求項1〜3のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, wherein the metal oxide contains a metal of Group 7 of the periodic table. 前記金属酸化物が、レニウムを含む請求項1〜3のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, wherein the metal oxide contains rhenium. 前記金属酸化物が、周期律表第8族の金属を含む請求項1〜3のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, wherein the metal oxide contains a metal of Group 8 of the periodic table. 前記金属酸化物が、ルテニウムを含む請求項1〜3のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, wherein the metal oxide contains ruthenium. 前記金属酸化物が、周期律表第9族の金属を含む請求項1〜3のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, wherein the metal oxide contains a metal of Group 9 of the periodic table. 前記金属酸化物が、コバルト又はイリジウムを含む請求項1〜3のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, wherein the metal oxide contains cobalt or iridium. ショットキーバリアダイオードである請求項1〜11のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 11, which is a Schottky barrier diode. 半導体装置を備える半導体システムであって、前記半導体装置が請求項1〜12のいずれかに記載の半導体装置である半導体システム。 A semiconductor system including a semiconductor device, wherein the semiconductor device is the semiconductor device according to any one of claims 1 to 12.
JP2016163289A 2016-08-24 2016-08-24 Semiconductor device Active JP6932904B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016163289A JP6932904B2 (en) 2016-08-24 2016-08-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016163289A JP6932904B2 (en) 2016-08-24 2016-08-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2018032699A JP2018032699A (en) 2018-03-01
JP6932904B2 true JP6932904B2 (en) 2021-09-08

Family

ID=61303850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016163289A Active JP6932904B2 (en) 2016-08-24 2016-08-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6932904B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2005488B1 (en) * 2005-12-16 2013-07-31 Samsung Display Co., Ltd. Optical device and method of fabricating the same
EP2149153A4 (en) * 2007-05-17 2011-11-30 Canterprise Ltd Contact and method of fabrication
DE102009030045B3 (en) * 2009-06-22 2011-01-05 Universität Leipzig Transparent rectifying metal-metal oxide semiconductor contact structure and methods of making and using same
US9379190B2 (en) * 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
US10439028B2 (en) * 2014-07-22 2019-10-08 Flosfia, Inc. Crystalline semiconductor film, plate-like body and semiconductor device

Also Published As

Publication number Publication date
JP2018032699A (en) 2018-03-01

Similar Documents

Publication Publication Date Title
TWI660505B (en) Semiconductor device
JP7498903B2 (en) Semiconductor Device
JP6906217B2 (en) Semiconductor device
CN109427867B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP7313609B2 (en) semiconductor equipment
CN109427915B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
WO2020013262A1 (en) Semiconductor device and semiconductor system including semiconductor device
WO2020013244A1 (en) Semiconductor apparatus
WO2020013242A1 (en) Semiconductor device
WO2020013259A1 (en) Semiconductor device and semiconductor system including semiconductor device
JP2017118090A (en) Laminate structure and semiconductor device
WO2020013261A1 (en) Laminate structure, semiconductor device including laminate structure, and semiconductor system
JP7065440B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP6999106B2 (en) Semiconductor device
JP6932904B2 (en) Semiconductor device
WO2020013260A1 (en) Semiconductor device and semiconductor system including semiconductor device
JP6999103B2 (en) Semiconductor device
WO2020235690A1 (en) Semiconductor device
WO2020235691A1 (en) Semiconductor device
WO2021010428A1 (en) Semiconductor device and semiconductor system
WO2021010427A1 (en) Multilayer structure and semiconductor device
WO2020013243A1 (en) Semiconductor apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210802

R150 Certificate of patent or registration of utility model

Ref document number: 6932904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150