JP6926921B2 - コンパイルプログラム、コンパイル方法及び並列処理装置 - Google Patents
コンパイルプログラム、コンパイル方法及び並列処理装置 Download PDFInfo
- Publication number
- JP6926921B2 JP6926921B2 JP2017196846A JP2017196846A JP6926921B2 JP 6926921 B2 JP6926921 B2 JP 6926921B2 JP 2017196846 A JP2017196846 A JP 2017196846A JP 2017196846 A JP2017196846 A JP 2017196846A JP 6926921 B2 JP6926921 B2 JP 6926921B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- inner loop
- performance measurement
- program
- determined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Devices For Executing Special Programs (AREA)
- Stored Programmes (AREA)
Description
2 計算機
3 コンパイル装置
21 CPU
21a コア
22 メモリ
31 フラグ設定部
32 プロファイリング処理部
33 コンパイル処理部
41 対象リスト記憶部
42 初期化部
43 判定部
44 設定部
45 対象リスト処理部
50 コンピュータ
51 メインメモリ
52 CPU
53 LANインタフェース
54 HDD
55 スーパーIO
56 DVI
57 ODD
Claims (6)
- コンピュータに、
プログラムに含まれるループについて該ループに内ループが含まれるか否かを判定し、
内ループが含まれると判定した場合に前記ループに内ループ以外の処理が含まれるか否かを判定し、
前記ループに内ループ及び内ループ以外の処理が含まれると判定した場合、又は、前記ループに内ループが含まれないと判定した場合に、前記ループの性能計測を行う性能計測処理を追加する
処理を実行させることを特徴とするコンパイルプログラム。 - 前記性能計測処理を追加する処理は、性能計測処理を追加することを示すフラグをループに設定し、前記フラグに基づいて性能計測処理を追加することを特徴とする請求項1に記載のコンパイルプログラム。
- 外側にループがない全てのループをリストに入れるとともに前記内ループを前記リストに入れる処理を前記コンピュータにさらに実行させ、
前記内ループが含まれるか否かを判定する処理を、前記リストに入れられた各ループについて行うことを特徴とする請求項1又は2に記載のコンパイルプログラム。 - 前記ループに内ループが含まれ、内ループ以外の処理が含まれないと判定した場合に、該ループに複数の内ループが含まれるか否かを判定し、
複数の内ループは含まれないと判定した場合に、前記ループの性能計測を行う性能計測処理を追加することを特徴とする請求項1、2又は3に記載のコンパイルプログラム。 - コンピュータが、
プログラムに含まれるループについて該ループに内ループが含まれるか否かを判定し、
内ループが含まれると判定した場合に前記ループに内ループ以外の処理が含まれるか否かを判定し、
前記ループに内ループ及び内ループ以外の処理が含まれると判定した場合、又は、前記ループに内ループが含まれないと判定した場合に、前記ループの性能計測を行う性能計測処理を追加する
処理を実行することを特徴とするコンパイル方法。 - 複数の計算機と、該複数の計算機で実行されるプログラムをコンパイルするコンパイル装置を有する並列処理装置において、
前記コンパイル装置は、
前記プログラムに含まれるループについて該ループに内ループが含まれるか否かを判定し、内ループが含まれると判定した場合に前記ループに内ループ以外の処理が含まれるか否かを判定する判定部と、
前記判定部が、前記ループに内ループ及び内ループ以外の処理が含まれると判定した場合、又は、前記ループに内ループが含まれないと判定した場合に、前記ループの性能計測を行う性能計測処理を追加する追加部と
を有することを特徴とする並列処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/873,559 US10534691B2 (en) | 2017-01-27 | 2018-01-17 | Apparatus and method to improve accuracy of performance measurement for loop processing in a program code |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017013450 | 2017-01-27 | ||
JP2017013450 | 2017-01-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018124975A JP2018124975A (ja) | 2018-08-09 |
JP6926921B2 true JP6926921B2 (ja) | 2021-08-25 |
Family
ID=63109678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017196846A Active JP6926921B2 (ja) | 2017-01-27 | 2017-10-10 | コンパイルプログラム、コンパイル方法及び並列処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6926921B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2699738B2 (ja) * | 1991-11-29 | 1998-01-19 | 日本電気株式会社 | オーバーヘッド情報算出方式 |
JP3290567B2 (ja) * | 1995-08-24 | 2002-06-10 | 富士通株式会社 | プロファイル計装方法 |
US6088525A (en) * | 1997-06-19 | 2000-07-11 | Hewlett-Packard Company | Loop profiling by instrumentation |
JP2006127302A (ja) * | 2004-10-29 | 2006-05-18 | Internatl Business Mach Corp <Ibm> | 情報処理装置、コンパイラ、及びコンパイラプログラム |
JP5406549B2 (ja) * | 2009-02-12 | 2014-02-05 | 株式会社日立製作所 | プログラム変換方法、及び装置 |
US20160139901A1 (en) * | 2014-11-18 | 2016-05-19 | Qualcomm Incorporated | Systems, methods, and computer programs for performing runtime auto parallelization of application code |
-
2017
- 2017-10-10 JP JP2017196846A patent/JP6926921B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018124975A (ja) | 2018-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10268454B2 (en) | Methods and apparatus to eliminate partial-redundant vector loads | |
JP5988444B2 (ja) | 最適化したバイナリー・モジュールをテストする方法、並びに、当該最適化したバイナリー・モジュールをテストするためのコンピュータ及びそのコンピュータ・プログラム | |
US9009447B2 (en) | Acceleration of string comparisons using vector instructions | |
JP5681473B2 (ja) | プログラムの最適化装置、最適化方法および最適化プログラム | |
US20110214108A1 (en) | Architecture, system and method for generating visualizations from running executable code | |
US7779393B1 (en) | System and method for efficient verification of memory consistency model compliance | |
JP6164054B2 (ja) | 情報処理装置、コンパイル方法およびコンパイラプログラム | |
US20110302561A1 (en) | Architecture-aware field affinity estimation | |
JP6952138B2 (ja) | チップに基づく計算機能を生成する方法、装置、デバイス、および記憶媒体 | |
JP2013206291A (ja) | プログラム、コード生成方法および情報処理装置 | |
US10089088B2 (en) | Computer that performs compiling, compiler program, and link program | |
US20150154103A1 (en) | Method and apparatus for measuring software performance | |
US20150212804A1 (en) | Loop distribution detection program and loop distribution detection method | |
KR20160098794A (ko) | 디바이스 프로그램 구조 모델링 기반 골격코드 생성 장치 및 방법 | |
JP6471615B2 (ja) | 性能情報生成プログラム、性能情報生成方法及び情報処理装置 | |
JP6568605B2 (ja) | 大規模ソースコードリポジトリにおける自動インポートおよびディペンデンシー | |
WO2018032897A1 (zh) | 报文转发性能评估方法、装置和计算机存储介质 | |
JP6926921B2 (ja) | コンパイルプログラム、コンパイル方法及び並列処理装置 | |
US8756580B2 (en) | Instance-based field affinity optimization | |
US7516448B1 (en) | Method for improving irreducible region commoning compile speed | |
JP2013101563A (ja) | プログラム変換装置、プログラム変換方法、および変換プログラム | |
US10534691B2 (en) | Apparatus and method to improve accuracy of performance measurement for loop processing in a program code | |
US8359456B2 (en) | Generating random addresses for verification of distributed computerized devices | |
US20150082443A1 (en) | System to automate compliance with licenses of software third-party content | |
JP2007323299A (ja) | レビュー実施順序決定装置、レビュー実施順序決定プログラム、レビュー実施順序決定プログラムが格納された記録媒体およびレビュー実施順序決定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6926921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |