JP6910611B2 - チップコンデンサの絶縁抵抗値を向上する方法 - Google Patents

チップコンデンサの絶縁抵抗値を向上する方法 Download PDF

Info

Publication number
JP6910611B2
JP6910611B2 JP2019130733A JP2019130733A JP6910611B2 JP 6910611 B2 JP6910611 B2 JP 6910611B2 JP 2019130733 A JP2019130733 A JP 2019130733A JP 2019130733 A JP2019130733 A JP 2019130733A JP 6910611 B2 JP6910611 B2 JP 6910611B2
Authority
JP
Japan
Prior art keywords
chip capacitor
insulation resistance
substrate
sto
procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019130733A
Other languages
English (en)
Other versions
JP2021015919A (ja
Inventor
昌平 楊
昌平 楊
慧娟 李
慧娟 李
木森 張
木森 張
世恒 梁
世恒 梁
瑞龍 王
瑞龍 王
玲芳 徐
玲芳 徐
海波 肖
海波 肖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyuan University of Science and Technology
Original Assignee
Taiyuan University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyuan University of Science and Technology filed Critical Taiyuan University of Science and Technology
Priority to JP2019130733A priority Critical patent/JP6910611B2/ja
Publication of JP2021015919A publication Critical patent/JP2021015919A/ja
Application granted granted Critical
Publication of JP6910611B2 publication Critical patent/JP6910611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、電子情報機能材料及び装置分野に関し、特にチップコンデンサの絶縁抵抗値を向上する方法に関する。
チップコンデンサは、単層チップコンデンサとも呼ばれ、米国DLIとM DI社が70年代に発明したもので、サイズが小さく、誘電率が大きく、動作温度範囲が広い(-55℃〜125℃)、容量温度安定性が高い(≦±4.7%〜≦±22%)などの利点があるため、マイクロ波集積技術とマイクロ波回路に広く応用されている。統計によると、2017年に全世界のマイクロ波素子の市場規模は180億ドルを超え、そのうちチップコンデンサは25%の市場シェアを占めている。チップコンデンサ(単層チップ粒界層コンデンサ)は、一般的にSrTiO3(STO)または電子ドープSTOを母相とし、一段階法または二段階法により作製される。
一段階法はSTOの半導体化と絶縁化が連続して行われ、モノリシックセラミックが一度に焼成される。
二段階法はSTOが還元性雰囲気で半導体化のモノリシックセラミックに焼結された後、前記モノリシックセラミックに、アクセプターイオンの1種または複数種の金属酸化物を酸化剤とし、空気または酸化性雰囲気で高温熱拡散処理して絶縁化したSTOモノリシックセラミックを塗布する。
現在、市販化単層ワンチップ型半導体セラミック材料のメーカーは主に、AVX、JOHANSON、DLI、ATC、PRESIDIO COM-PENONT、TECDIAなどの海外メーカーと、広州可納瑞電子科技有限公司、広州金陶電子有限公司、電子科技大学などの国内メーカーが挙げられる。同じサイズのSTOチップコンデンサについて、国内製品は容量、損耗、容量温度変化率、使用頻度など多くの性能パラメータにおいて国際的な先進製品とは差異が殆どないが、絶縁抵抗と耐圧値においては海外製品との差異が大きく、ほぼ数倍(2〜5倍以上)の差である。
STOチップコンデンサの性能パラメータには、主に誘電率、損耗、容量温度係数、絶縁抵抗値が含まれる。そのうち、絶縁抵抗値が高いほど、コンデンサの耐圧値が大きく、デバイスが破損されにくく、安定性が良くなるため、STOチップコンデンサの絶縁抵抗値と耐圧値を高めることは重要な意義がある。STOチップコンデンサの絶縁抵抗は粒界層の絶縁化の程度とアクセプターイオンの濃度と分布に依存する。粒界層が薄い(10nm―50 nm)ため、STOの絶縁化時に、絶縁媒体(一般的に金属酸化物である)とアクセプターイオンの拡散を精確にコントロールすることが困難で、モノリシックセラミックの絶縁抵抗値の大きさと一貫性が保証されにくい。
現在国内のSTOIII系セラミックは、サイズが1mm(長さ)*1mm(幅)*0.25mm(厚さ)で容量値が1500pFで、電圧50Vを印加する場合、絶縁抵抗値は一般的に1G ― 20GΩで、耐圧値は100V未満である。STO粒界層コンデンサの容量と絶縁抵抗との間には反比例の関係があり、つまり、コンデンサの絶縁抵抗が増加すると容量が減少するため、高誘電率STOチップコンデンサの絶縁抵抗と耐圧値は比較的に低く、これが現在STOIII系セラミックに存在する主な課題である。
STOチップコンデンサの絶縁抵抗値は粒界層の抵抗に依存し、前記抵抗には粒界層中のガラス質物質から発生するオーム型抵抗、そして粒界層中のアクセプターイオンとN型導電性STO結晶粒の間の空間電荷層から発生するバリア抵抗の二つの側面がある。理論的には、粒界の空間電荷層が厚いほど、チップ容量の絶縁抵抗値は大きくなるが、空間電荷層が増えるに伴い、コンデンサの容量は急速に減少するため、実際にはコンデンサの容量値を犠牲にして絶縁抵抗と耐圧値の増加を得ることが多い。
一方、粒界層のアクセプターイオンとガラス化(あるいは絶縁化)物質は熱拡散方式で粒界に入るが、この過程は技術的に精確な制御が極めて困難であるため、実際の製品においてコンデンサの絶縁抵抗値は殆どばらつきが大きく、一貫性が悪く、製品使用の安定性に影響している。要するに、STOチップコンデンサの容量を低下させずに、絶縁抵抗値と一貫性を高めるには、いまだに有効な方法がないので、この課題は早急に解決しなければならない。
上述の課題に対し、本発明は、上記の課題を克服するか、若しくは、少なくとも部分的に解決することに向けた、チップコンデンサの絶縁抵抗値を向上する方法を提供する。
以下、本発明の実施の形態について説明する。本発明の実施形態では、
ステップ(1):チップコンデンサに一定の電圧を印加して所定の温度まで加熱し、所定の時間保持する手順と、
ステップ(2):ステップ(1)を経た後、前記チップコンデンサを液体窒素に入れて1〜3min冷却する手順と、
ステップ(3):その後、前記チップコンデンサを液体窒素から取り出し、空気中で室温まで自然に上昇させる手順を含むチップコンデンサの絶縁抵抗値を向上する方法を提供する。
一実施形態では、ステップ(1)において、定電圧は直流電圧50Vである。
一実施形態では、ステップ(1)において、加熱は40〜60℃/minの昇温速度で180〜220℃まで昇温する。
一実施形態では、前記チップコンデンサは以下の手順、即ち:
a、SrCO3及びTiO2を主要原料とし、消泡剤及び分散剤を加えて均一に混ぜてから、粉砕した後得カーテンコーティング・サイジング剤を取得した後、乾燥、ラミネーション及び加熱プレスを通じてサブストレートのグリーン体を取得する手順、
b、サブストレートの半導体化:前記サブストレートを空気中で550〜650℃の下で接着剤排出処理を行ってから、接着剤排出後のサブストレートを、N2/H2還元雰囲気において焼結した後、半導体化STOサブストレートを得る手順、
c、サブストレートの絶縁化:酸化剤サイジング剤を、前記半導体化STOサブストレートの表面に均一に塗布してから、酸化剤サイジング剤が塗布されたサブストレートに対して2.5h保温を行った後、室温まで降温する手順、
d、印刷電極:シルクスクリーン印刷プロセスを採用して手順(3)で絶縁されたサブストレートの両面に銀サイジング剤を均一に塗布してから、550〜650℃の下で保温して銀を焼くことによって、サンプルを得る手順と、
e、切片:焼成する銀電極について、前のステップのサンプルに対して切片処理を行った後、処理待ち及び測定待ちSTOチップコンデンサを得る諸手順で製造する。
一実施形態では、前記ステップaの中で、主材料と消泡剤との重量比が100%:1であり、且つ、主材料と分散剤との重量比が100%:1である。
一実施形態では、前記ステップaの中で、粉砕に遊星式ボールミルを使用して16hボールミリングを行った後カーテンコーティング・サイジング剤を得る。
一実施形態では、ステップaで述べられるカーテンコーティング、乾燥、ラミネーション及び加熱プレス処理プロセス中の圧力が100MPである。
一実施形態では、ステップbの中で、前記焼結の操作が下記の通り、即ち、前記接着剤排出後のサブストレートを、N2/H2還元雰囲気において1300℃の温度の下で2h焼結した後、半導体化STOサブストレートを得る。
一実施形態では、前記ステップcの中で、前記酸化サイジング剤が、Pb3O4、Bi2O3、CuO、B2O3を使って、30%:35%:25%:10%の重量比で混和した後得られたものである。
一実施形態では、ステップcの中で、前記保温の操作が下記の通り、即ち、酸化剤が塗布されたサブストレートを、1000〜1100℃の下で2.5h保温してから降温し、0.5h後900℃に降温した後、室温まで自然に降温する。
本発明の実施形態が提供する上述の技術的解決手段の効果は、少なくとも以下のものを含む。
本発明の実施形態が提供するチップコンデンサの絶縁抵抗値を向上する方法は、STOチップコンデンサの絶縁抵抗値が負荷電圧の増加に伴い経時的に増加する特徴を利用し、印加電圧の条件下でチップコンデンサを急速熱処理する。この方法は簡単で、コンデンサの容量値、損耗と容量温度係数を変えずにSTOモノリシックセラミックの絶縁抵抗値と一貫性を大幅に高め、印加電圧と熱条件を取り除いた後、STOチップコンデンサの絶縁抵抗値は経時的に減衰しない。
本発明の他の特徴および利点は、後述する明細書において説明され、部分的には明細書から明らかになり、または本発明を実施することによって理解される。本発明の目的および他の利点は、記載される明細書、特許請求の範囲、および図面で特に指摘された構造によって実現できる。
以下、添付図及び実施形態により、本発明の技術的解決手段をさらに詳細に説明する。
添付図は、本発明の更なる理解のために使用され、明細書の一部を構成し、本発明の実施形態とともに本発明を説明するために使用され、本発明を限定するものではない。添付図:
本発明の実施形態で提供するチップコンデンサの絶縁抵抗値を向上する方法のフローチャートである、 本発明の実施形態で提供するSTOチップコンデンサの絶縁抵抗の印加電圧下での経時変化を示すグラフである、 STOチップコンデンサの処理前・後の絶縁抵抗の測定時間における経時変化を示すグラフである、 STOチップコンデンサの処理前・後の絶縁抵抗値の比較グラフである、 STOチップコンデンサの処理前・後の損耗の比較グラフである。 STOチップコンデンサの処理前・後の容量の比較グラフである。
ここでは、例示的な実施形態を詳細に説明し、その例を添付図に示す。以下の説明で添付図に関連する場合、別段明記がない限り、異なる図面の同じ数字は同じまたは類似する要素を示す。以下の例示的な実施形態に記載する実施形態は、本発明に基づくあらゆる実施形態を代表するものではない。その反面、これらは、添付の特許請求の範囲に詳述される、本発明に基づく幾つかの態様と一致する装置および方法の例にすぎない。
以下、本発明の実施の形態について図1を参照して説明する。即ち:
ステップ(1)、チップコンデンサに一定の電圧を印加して所定の温度まで加熱し、所定の時間保持する手順と、
ステップ(2)、ステップ(1)を経た後、前記チップコンデンサを液体窒素に入れて1〜3min冷却する手順と、
ステップ(3)、その後、前記チップコンデンサを液体窒素から取り出し、空気中で室温まで自然に上昇させる手順を含むチップコンデンサの絶縁抵抗値を向上する方法を提供する。
本実施形態では、コンデンサの容量値、損耗、容量温度係数を変えることなく、STOモノリシックセラミックの絶縁抵抗値と耐圧値を大幅に高めることができ、この矛盾を解決する効果的な方法を提供する。
STOチップコンデンサの絶縁抵抗は、電圧を印加した条件下で、経時的に増加し続け、2時間後、抵抗値は2桁増加する。本発明実施形態では単純な物理的処理方法により、コンデンサの高抵抗値を部分的に保持し、持続的に維持することを実現させる方法を提供する。STOチップのコンデンサを電気的処理、熱処理することにより、コンデンサ、損耗、温度特性などを変化させずに、絶縁抵抗が未処理時の1〜10GΩ(50Vで測定)から10〜30GΩまで大幅に向上し、且つ抵抗の一貫性も未処理時より明らかに改善される。100Vでもコンデンサは正常に使用でき、絶縁抵抗は依然として200〜2000MΩに保つことができる。
図2は、本発明実施形態で提供するSTOチップコンデンサの絶縁抵抗が印加電圧下で経時変化のグラフである、コンデンサ寸法:1mm(長さ)*1mm(幅)*0.25mm(厚さ)、容量値:1500pF、損耗:0.2%。図に示すように、コンデンサの絶縁抵抗値は電圧による刺激で経時的に増加する。
実施形態1:
STOチップコンデンサに定電圧:直流電圧50Vを印加すると同時に、急速焼鈍炉で速度50℃/minで200℃まで急速に昇温させ、この温度で100s保持した後、コンデンサを焼鈍炉から取り出し、急速に液体窒素に入れて2分間急速に冷却してから、コンデンサを取り出し、空気中で自然に室温まで昇温する。電気的処理、熱処理を経た後、STOチップコンデンサは、コンデンサの容量値、損耗、容量温度係数を変えることなく、絶縁抵抗が大幅に10〜30倍上昇し、且つ抵抗の一貫性も向上する。図3は処理前・後にSTOチップコンデンサの絶縁抵抗の経時変化グラフである。図に示すように、電気的処理、熱処理を経た後、チップコンデンサの絶縁抵抗値は従来の1.3Gから20Gに上昇する
実施形態2:
STOチップコンデンサに定電圧:直流電圧50Vを印加すると同時に、急速焼鈍炉で速度40℃/minで180℃まで急速に昇温させ、この温度で120s保持した後、コンデンサを焼鈍炉から取り出し、急速に液体窒素に入れて1分間急速に冷却してから、コンデンサを取り出し、空気中で自然に室温まで昇温する。電気的処理、熱処理を経た後、STOチップコンデンサは、コンデンサの容量値、損耗、容量温度係数を変えることなく、絶縁抵抗が大幅に10〜30倍上昇し、且つ抵抗の一貫性も向上する。
実施形態3:
STOチップコンデンサに定電圧:直流電圧50Vを印加すると同時に、急速焼鈍炉で速度60℃/minで220℃まで急速に昇温させ、この温度で80s保持した後、コンデンサを焼鈍炉から取り出し、急速に液体窒素に入れて3分間急速に冷却してから、コンデンサを取り出し、空気中で自然に室温まで昇温する。電気的処理、熱処理を経た後、STOチップコンデンサは、コンデンサの容量値、損耗、容量温度係数を変えることなく、絶縁抵抗が大幅に10〜30倍上昇し、且つ抵抗の一貫性も向上する。
上記実施形態1〜3では、印加電圧下でSTOチップコンデンサに対する急速昇温と降温処理を行い、急速熱処理後のチップコンデンサの絶縁抵抗と耐圧値は、コンデンサ容量値、損耗と容量温度係数を変えずに、10〜30倍に大きく向上する簡単な物理的方法を採用する。具体的には、チップの容量寸法が1mm(長さ)*1mm(幅)*0.25mm(厚さ)である時に、εr=30000〜35000、損耗tgδ=0.1〜0.3%、容量温度変化率△C/C(%)(-55℃〜125℃)で±20%以内である、測定電圧が50Vである場合、絶縁抵抗値は10〜30GΩで、100Vではコンデンサは依然として正常に使用でき、抵抗は依然として200〜2000MΩに保持できる。また、コンデンサの誘電パラメータの一貫性も著しく改善され、誘電率と抵抗値の最大偏差と平均値の比は10%未満である。これは製品の合格率、製品の動作安定性に重要な保証力を提供する。本発明実施形態の方法により、STOチップコンデンサの絶縁抵抗値と製品パラメータの一貫性が大幅に向上し、製品の実用化効果を著しく高める。
図4はSTOチップコンデンサの処理前・後の絶縁抵抗値の比較グラフである。N:チップコンデンサの個数。図に示すように、処理されたSTOチップコンデンサの絶縁抵抗値は大幅に向上し、抵抗の一貫性も著しく改善される。
図5はSTOチップコンデンサの処理前・後の損耗の比較グラフである。N:チップコンデンサの個数。図に示すように、処理されたSTOチップコンデンサの損耗は大きく変化せず、0.1% - 0.3%の間に保たれている。
図6はSTOチップコンデンサの処理前・後コンデンサの比較グラフである。N:チップコンデンサの個数。図に示すように、STOチップコンデンサの容量値は大きく変化せず、1400 pF ― 1500 pFの間に保持されている。
実施形態4:
実施形態はSTOチップコンデンサの製作を含む。具体的には以下の通りである。
STOチップコンデンサの製作:
(1)カーテンコーティング法でグリーン体を製造する。SrCO3及びTiO2を主要原料とし、主要原料重量の1%の消泡剤(型番AKM-0531)及び分散剤(型番TSF)をそれぞれ加え、遊星式ボールミルを使用して16hボールミリングを行った後カーテンコーティング・サイジング剤を得る。さらにカーテンコーティング、乾燥、ラミネーションとホットプレス(カーテンコーティング厚さ60um、4層、圧力100MP)を経、45mm(長さ)x 45mm(幅)x 0.25mm(厚さ)の正方形サブストレートのグリーン体を得る、
(2)サブストレートの半導体化:グリーン体を空気中で600℃の下で0.5h接着剤排出処理を行ってから、接着剤排出後のサブストレートを、N2/H2還元雰囲気において温度1300℃で2h焼結した後、半導体化STOサブストレートを得る。
(3)サブストレートの絶縁化:本発明で調製した酸化剤サイジング剤(酸化剤成分:Pb3O4、Bi2O3、CuO、B2O3、重量比30%:35%:25%:10%で混合すると、酸化剤サイジング剤を得る)を用い、ホモジェナイザーで酸化剤をサブストレート表面に均一に塗布し、酸化剤を塗布したサブストレートを1060℃の下で2.5h保温してから降温し、0.5h後900℃に降温した後、900℃から室温まで自然に降温する、
(4)印刷電極:シルクスクリーン印刷プロセスを採用して絶縁されたサブストレートの両面に銀サイジング剤を均一に塗布してから、600℃の下で0.5h保温して銀を焼くことによって、誘電性能を測定するためのサンプルを得る、
(5)切片:銀電極の焼成後、長さ40 x幅40cmの大きいモノリシックセラミックを、寸法1×1mmのサンプルに切断した後、処理待ち及び測定待ちSTOチップコンデンサを得る。
本実施形態では、作製したSTOチップコンデンサは耐圧性が高く、コンデンサ誘電体のエネルギー蓄積密度とエネルギー蓄積効率を向上した。
実施形態5:
上記実施形態4との相違点は、ステップ(2)において、グリーン体を空気中で550℃の下で0.5h接着剤排出処理を行う、ステップ(3)において、酸化剤を塗布したサブストレートを1000℃の下で2.5h保温してから降温し、0.5h後900℃に降温した後、900℃から室温まで自然に降温する。
同様に、本実施形態では、作製したSTOチップコンデンサは耐圧性が高く、コンデンサ誘電体のエネルギー蓄積密度とエネルギー蓄積効率を向上した。
実施形態6:
上記実施形態5との相違点は、ステップ(2)において、グリーン体を空気中で650℃の下で0.5h接着剤排出処理を行う、ステップ(3)において、酸化剤を塗布したサブストレートを1100℃の下で2.5h保温してから降温し、0.5h後900℃に降温した後、900℃から室温まで自然に降温する。
同様に、本実施形態では、作製したSTOチップコンデンサは耐圧性が高く、コンデンサ誘電体のエネルギー蓄積密度とエネルギー蓄積効率を向上した。
実施形態7:コンデンサの電気的処理、熱処理
1 x 1mm STOチップコンデンサに直流電圧50Vの定電圧を印加すると同時に、急速焼鈍炉(科晶製RTP-100004)で速度1℃/sで200℃まで急速に昇温させ、200℃で100s保持した後、印加電圧をオフにしてから、コンデンサを焼鈍炉から取り出し、急速に液体窒素に入れて1〜3分間急速に冷却してから、コンデンサを取り出し、空気中で自然に室温まで昇温し、測定の準備として24時間静置する。
実施形態8:コンデンサ絶縁抵抗及び誘電パラメータ測定
1、絶縁抵抗測定
電気的処理、熱処理されたSTOチップコンデンサを室温の下で1日放置した後、同恵TH2681型絶縁抵抗計で測定する。測定電圧は50Vで、電圧を30s印加してから抵抗値を読み取る。
2、コンデンサ及び損耗測定
電気・熱処理されたチップコンデンサを室温で1日放置した後、アジレント(Agilent Technologies)4284A型LCR メータでコンデンサの容量と損耗を測定する。測定電圧は1V、測定周波数は1 MHzとする。
本発明の範囲から逸脱することなく、本発明に様々な変更および変形を加えることができることは、当業者にとって明らかである。上記に基づき、この発明の変更および変形は、特許請求の範囲およびこれと均等の範囲内に属する限り、本発明に包含されることが意図されている。

Claims (8)

  1. 下記の手順、即ち、
    ステップ(1):チップコンデンサに50 V 直流電圧の定常値電圧を印加し、且つ、50℃/min の昇温速度で200℃まで昇温し、100s保持する手順、
    ステップ(2):ステップ(1)後、前記チップコンデンサを液体窒素において1〜3min冷却する手順と
    ステップ(3):前記チップコンデンサを液体窒素から取り出した後、空気中で室温まで自然に昇温する手順を含むことを特徴とするチップコンデンサの絶縁抵抗値を向上する方法。
  2. 前記チップコンデンサが下記の手順(1)、即ち、
    a、SrCO3 及び TiO2 を主要原料とし、消泡剤及び分散剤を加えて均一に混ぜてから、粉砕した後得られるカーテンコーティング・サイジング剤を取得した後、乾燥、ラミネーション及び加熱プレスを通じてサブストレートのグリーン体を取得する手順、
    b、サブストレートの半導体化:前記サブストレートを空気中で550〜650℃の下で接着剤排出処理を行ってから、接着剤排出後のサブストレートを、N2/H2 還元雰囲気において焼結した後、半導体化STOサブストレートを得る手順、
    c、サブストレートの絶縁化: 酸化サイジング剤を、前記半導体化STOサブストレートの表面に均一に塗布してから、酸化イジング剤が塗布されたサブストレートに対して2.5 h 保温を行った後、室温まで降温する手順、
    d、印刷電極:シルクスクリーン印刷プロセスを採用して手順(3)で絶縁されたサブストレートの両面に銀サイジング剤を均一に塗布してから、550〜650℃の下で保温して銀を焼くことによって、サンプルを得る手順と
    e、切片:焼成する銀電極について、前のステップのサンプルに対して切片処理を行った後、処理待ち及び測定待ち STO チップコンデンサを得る手順を含むことを特徴とする請求項1に記載のチップコンデンサの絶縁抵抗値向上方法。
  3. 前記ステップ a において、主材料と消泡剤との重量比が100:1であり、且つ、主材料と分散剤との重量比が100:1であることを特徴とする請求項2に記載のチップコンデンサの絶縁抵抗値向上方法。
  4. 前記ステップ a において、粉砕に遊星式ボールミルを用いて 16 h ボールミリングを行った後得られるカーテンコーティング・サイジング剤を使用することを特徴とする請求項2に記載のチップコンデンサの絶縁抵抗値向上方法。
  5. ステップ a で述べられるカーテンコーティング、乾燥、ラミネーション及び加熱プレス処理プロセス中の圧力が100 MPであることを特徴とする請求項2に記載のチップコンデンサの絶縁抵抗値向上方法。
  6. ステップ b において、前記焼結の操作が下記の通り、即ち、前記接着剤排出後のサブストレートを、N2/H2 還元雰囲気において1300℃の温度の下で2 h焼結した後、半導体化STOサブストレートを得ることを特徴とする請求項2に記載のチップコンデンサの絶縁抵抗値向上方法。
  7. 前記ステップ c において、前記酸化サイジング剤は、 Pb3O4 、Bi2O3、CuO及びB2O3を、30%: 35%:25%:10%の重量比で混和した後得られたものであることを特徴とする請求項2に記載のチップコンデンサの絶縁抵抗値向上方法。
  8. ステップ c において、前記保温の操作が下記の通り、即ち、酸化剤が塗布されたサブストレートを、1000〜1100℃の下で2.5h保温してから降温し、0.5h後900℃に降温した後、室温まで自然に降温することを特徴とする請求項2に記載のチップコンデンサの絶縁抵抗値向上方法。
JP2019130733A 2019-07-12 2019-07-12 チップコンデンサの絶縁抵抗値を向上する方法 Active JP6910611B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019130733A JP6910611B2 (ja) 2019-07-12 2019-07-12 チップコンデンサの絶縁抵抗値を向上する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019130733A JP6910611B2 (ja) 2019-07-12 2019-07-12 チップコンデンサの絶縁抵抗値を向上する方法

Publications (2)

Publication Number Publication Date
JP2021015919A JP2021015919A (ja) 2021-02-12
JP6910611B2 true JP6910611B2 (ja) 2021-07-28

Family

ID=74530646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019130733A Active JP6910611B2 (ja) 2019-07-12 2019-07-12 チップコンデンサの絶縁抵抗値を向上する方法

Country Status (1)

Country Link
JP (1) JP6910611B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02262316A (ja) * 1989-03-31 1990-10-25 Toshiba Corp 強誘電体コンデンサ及びその製造方法
KR100519425B1 (ko) * 2001-03-28 2005-10-10 가부시키가이샤 무라타 세이사쿠쇼 절연체 세라믹 조성물 및 그것을 이용한 절연체 세라믹
JP6366623B2 (ja) * 2016-02-26 2018-08-01 エクボ株式会社 発電素子の製造方法

Also Published As

Publication number Publication date
JP2021015919A (ja) 2021-02-12

Similar Documents

Publication Publication Date Title
CN110098052B (zh) 一种晶界层电容器的制作方法
KR100782238B1 (ko) 적층 세라믹 전자 부품의 제조 방법
CN108546125B (zh) 一种面向高温环境应用的压电陶瓷材料及其制备方法
Lee et al. Effect of microwave sintering on the microstructure and electric properties of (Zn, Mg) TiO3-based multilayer ceramic capacitors
Gao et al. Nanocrystalline semiconducting donor-doped BaTiO3 ceramics for laminated PTC thermistor
CN110189929B (zh) 一种提高芯片电容器绝缘电阻值的方法
CN114262223A (zh) 一种In+Ta共掺杂TiO2基巨介电陶瓷、制备方法及其应用
CN107512906A (zh) 一种抗还原x9r型陶瓷电容器介质材料及其制备方法
JP6910611B2 (ja) チップコンデンサの絶縁抵抗値を向上する方法
CN110808163B (zh) 一种晶界层电容器的制备方法
US9595399B2 (en) Solid-state ion capacitor
CN106986629B (zh) 一种钛酸铋基铋层状结构铁电陶瓷靶材的制备方法
CN107459347B (zh) 一种具有高储能密度和高储能效率的无铅陶瓷材料及其制备方法
CN105272217B (zh) 一种高储能密度钛酸锶钡基氧化铝复相陶瓷及其制备方法
CN112759384B (zh) 陶瓷组成物用于热敏电阻器的用途、陶瓷烧结体用于热敏电阻器的用途及热敏电阻器
KR20220080549A (ko) 유전체 세라믹, 이의 제조 방법, 및 이를 포함하는 적층형 전자 부품
Lai et al. Preparation and ac electrical response analysis for (Ba, Pb) TiO3 PTCR ceramics
CN115159977B (zh) 一种宽温低损耗介质陶瓷材料及其制备方法
EP3778529A1 (en) Ceramic composition, ceramic sintered body, laminated ceramic electronic component and method for manufacturing the same
JP2971689B2 (ja) 粒界型半導体性磁器コンデンサー
CN112408975B (zh) 陶瓷组成物、陶瓷烧结体、叠层型陶瓷电子元件及其制法
TWI723814B (zh) 陶瓷組成物、陶瓷燒結體及疊層型陶瓷電子元件
Liu et al. Synthesis and dielectric properties of Cu3Ti2Ta2O12 ceramics
JP2956131B2 (ja) チタン酸ストロンチウム系半導体磁器およびその製造方法
CN116655367A (zh) 一种负温度系数热敏陶瓷材料及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20201110

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20201202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210628

R150 Certificate of patent or registration of utility model

Ref document number: 6910611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150