JP6909284B2 - 10進シフトおよび除算命令 - Google Patents

10進シフトおよび除算命令 Download PDF

Info

Publication number
JP6909284B2
JP6909284B2 JP2019516375A JP2019516375A JP6909284B2 JP 6909284 B2 JP6909284 B2 JP 6909284B2 JP 2019516375 A JP2019516375 A JP 2019516375A JP 2019516375 A JP2019516375 A JP 2019516375A JP 6909284 B2 JP6909284 B2 JP 6909284B2
Authority
JP
Japan
Prior art keywords
instruction
digits
quotient
decimal
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019516375A
Other languages
English (en)
Other versions
JP2019530097A (ja
Inventor
ブラッドベリー、ジョナサン
コープランド、レイド
ミュラー、シルヴィア、メリッタ
シュヴァルツ、エリック
カルラフ、スティーブン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2019530097A publication Critical patent/JP2019530097A/ja
Application granted granted Critical
Publication of JP6909284B2 publication Critical patent/JP6909284B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/535Dividing only
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/4915Multiplying; Dividing
    • G06F7/4917Dividing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/003Reformatting, i.e. changing the format of data representation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/535Indexing scheme relating to groups G06F7/535 - G06F7/5375

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Executing Machine-Instructions (AREA)
  • Calculators And Similar Devices (AREA)
  • Complex Calculations (AREA)

Description

1つまたは複数の態様は、一般には、コンピューティング環境内での処理に関し、詳細には、そのような処理を向上させることに関する。
コンピューティング環境のプロセッサ内で実行されるアプリケーションは、プロセッサの動作を制御する。アプリケーションは、プロセッサに命令を伝達するように設計されたプログラミング言語を使用して作成される。様々な種類のプログラミング言語があり、各言語は1つまたは複数の種類のエンコードを使用してデータを表す。
例えば、スケーリングされた10進整数(スケーリングされた2進化10進数/スケーリングされたBCDとも知られる)は、多くのCOBOLおよびPL/IプログラムおよびDB2データベース管理システムにおいて一般的なデータ型である。スケーリングされたBCD数値は、BCD数値に形式記述子を加えたもの(n.k)であり、BCD数値は小数点の前にn桁を有し、小数点の後にk桁(すなわちk小数桁)を有するものと解釈され、または10−kが乗じられる10進整数である。
同じkパラメータを使用してスケーリングされたBCDデータに対して加算および減算を行うことは、データが正しく整列され、結果が同数の小数桁を有するため、単純である。除算は、2つの数値の整数除算が商の整数部を出力するため、より複雑である。k桁の小数桁が失われる。
例えば、以下の場合:
A=4444.44、B=3333.33、Q=0001.333
通常の整数除算は商Q=1を出力するが、小数桁を出力しない。また、BCD除算演算を行うための従来のコードはかなり複雑になることがあり、長い演算のシーケンスを必要とする。
"z/Architecture Principles of Operation," IBM Publication No. SA22-7832-10, March 2015 "Power ISA(TM) Version 2.07B," International Business Machines Corporation, April 9, 2015
シフトおよび除算演算を行う命令のためのコンピュータ・プログラム等を提供する。
コンピューティング環境における処理を容易にするためのコンピュータ・プログラム製品の提供により、従来技術の欠点が克服され、追加の利点がもたらされる。コンピュータ・プログラム製品は、処理回路によって読み取り可能な記憶媒体であり、方法を実行するために処理回路による実行のための命令を記憶する記憶媒体を含む。この方法は、例えば、実行のために命令を取得することを含み、命令は、シフトおよび除算演算を実行するものである。命令は、実行され、実行は、値を指定された方向に選択された量だけシフトして被除数を与えることを含む。選択された量はユーザ定義される。被除数は除数によって除算されて商を求める。商の少なくともサブセットが結果として選択される。結果は選択された場所に入れられ、その結果はコンピューティング環境環境内での処理において使用されることになる。スケーリングされたBCD除算演算を行う単一の命令の使用は、長い命令シーケンスをなくし、フェッチされ、デコードされ、実行される命令の数を削減することによってパフォーマンスを向上させる。
一例では、値は10進整数であり、商の少なくともサブセットは商の選択された数の桁である。商の選択された数の桁はいくつかの整数桁といくつかの小数桁とを含む。
また、一実施形態では、実行は、結果の符号を決定することと、符号を選択された場所に含めることとを含む。一例としては、符号の決定は、命令によって与えられる制御を調べることを含む。制御は、例えば命令のマスク・フィールドで与えられる。
さらに、一実施形態では、実行は、命令の1つまたは複数のフィールドから値を取得することと、値の妥当性を検証することと、検証が値が有効であることを示すことに基づいてシフトを行うこととを含む。
例では、指定された方向は左であり、選択された量は命令のフィールドから取得され、選択された場所はレジスタであり、レジスタは命令の少なくとも1つのフィールドを使用して指定される。少なくとも1つのフィールドは、レジスタ番号を指定するレジスタ・フィールドと、レジスタ番号に付加される拡張値を指定する拡張フィールドを含む。
1つまたは複数の態様に関連する方法およびシステムについても本明細書で説明され、特許請求される。また、1つまたは複数の態様に関連するサービスについても本明細書で説明され、特許請求され得る。
その他の特徴および利点も、本明細書に記載の技術によって実現される。その他の実施形態および態様についても本明細書で詳細に説明され、特許請求される態様の一部とみなされる。
1つまたは複数の態様を具体的に示し、本明細書の最後にある特許請求の範囲において例として明確に請求する。上記および1つまたは複数の態様の目的、特徴および利点は、以下の詳細な説明を添付図面とともに読めば明らかになる。
本発明の1つまたは複数の態様を組み込み、使用するコンピューティング環境の一例を示す図である。 本発明の一態様による、図1のプロセッサをさらに詳細に示す図である。 本発明の1つまたは複数の態様を組み込み、使用するコンピューティング環境の別の例を示す図である。 図3のメモリをさらに詳細に示す図である。 本発明の一態様による、ベクトル・シフトおよび除算10進命令の一例を示す図である。 本発明の一態様による、図5のベクトル・シフトおよび除算10進命令の即値フィールドの一実施形態を示す図である。 本発明の一態様による、図5のベクトル・シフトおよび除算10進命令のマスク・フィールドの一実施形態を示す図である。 本発明の一態様による、ベクトル・シフトおよび除算10進命令の実行のブロック図の一例を示す図である。 BCD除算演算の一例を図式的に示す図である。 BCD除算演算の別の例を図式的に示す図である。 本発明の一態様による、BCDシフトおよび除算演算の一例を図式的に示す図である。 本発明の一態様による、BCDシフトおよび除算演算の一例を図式的に示す図である。 本発明の一態様による、ベクトル・シフトおよび除算10進命令の実行を含むコンピューティング環境における処理を容易にする一例を示す図である。 本発明の一態様による、ベクトル・シフトおよび除算10進命令の実行を含むコンピューティング環境における処理を容易にする一例を示す図である。 クラウド・コンピューティング環境の一実施形態を示す図である。 抽象化モデル層の一例を示す図である。
1つまたは複数の態様は、長い命令シーケンスを、シフトおよび除算演算を行う単一の命令(例えばハードウェア/ソフトウェア・インターフェースにおける単一のアーキテクテッド・マシン命令)に置き換える機能を提供することによって、コンピューティング環境内での処理を向上させることに関する。一例では、本明細書でベクトル・シフトおよび除算10進命令と呼ぶ命令が、入力値をユーザ定義された量だけシフトして被除数を提供し、次にその被除数を除数で除算して商を生成する。商の少なくとも一部が結果として提供される。
命令は、例えば、整数桁とk桁の小数桁とを有する商を提供する10進整数除算演算を行い、ここで、kは命令への入力パラメータである。kは、小数桁を何桁計算するかを指定する。
本発明の1つまたは複数の態様を組み込み、使用するコンピューティング環境の一実施形態について、図1を参照しながら説明する。一例では、コンピューティング環境は、米国ニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ・コーポレーションによって提供されるz/Architectureに基づく。z/Architectureの一実施形態は、"z/Architecture Principles of Operation," IBM Publication No. SA22-7832-10, March 2015に記載されており、参照によりその全体が本明細書に組み込まれる。Z/ARCHITECTUREは、米国ニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である。
別の例では、コンピューティング環境は、米国ニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ・コーポレーションによって提供されるPower Architectureに基づく。Power Architectureの一実施形態は、"Power ISA(TM) Version 2.07B," International Business Machines Corporation, April 9, 2015に記載されており、参照によりその全体が本明細書に組み込まれる。POWER ARCHITECTUREは、米国ニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である。
コンピューティング環境は、Intel(R)x86アーキテクチャを含むがこれには限定されない他のアーキテクチャに基づいてもよい。他の例も存在する。
図1に示すように、コンピューティング環境100は、例えば、多くの他の汎用または特殊目的コンピューティング・システム環境または構成とともに動作可能な、例えばコンピュータ・システム/サーバ12を有するノード10を含む。コンピュータ・システム/サーバ12とともに使用するのに適合し得る周知のコンピューティング・システム、環境または構成あるいはその組合せの例としては、パーソナル・コンピュータ(PC)システム、サーバ・コンピュータ・システム、シン・クライアント、シック・クライアント、手持ち型デバイスまたはラップトップ・デバイス、マルチプロセッサ・システム、マイクロプロセッサ・ベースのシステム、セット・トップ・ボックス、プログラマブル家庭用電子機器、ネットワークPC、ミニコンピュータ・システム、メインフレーム・コンピュータ・システム、および、上記のシステムまたはデバイスのうちのいずれかを含む分散クラウド・コンピューティング環境などがあるが、これらには限定されない。
コンピュータ・システム/サーバ12について、コンピュータ・システムによって実行されるプログラム・モジュールなどのコンピュータ・システム実行可能命令の一般的な文脈で説明する場合がある。一般には、プログラム・モジュールは、特定のタスクを実行するか、または特定の抽象データ型を実装する、ルーチン、プログラム、オブジェクト、コンポーネント、ロジック、データ構造などを含み得る。コンピュータ・システム/サーバ12は、通信ネットワークを介して接続されたリモート処理デバイスによってタスクが実行される分散クラウド・コンピューティング環境を含むがこれには限定されない、多くのコンピューティング環境で実施可能である。分散クラウド・コンピューティング環境では、プログラム・モジュールが、メモリ・ストレージ・デバイスを含むローカルとリモートの両方のコンピュータ・システム記憶媒体に位置することができる。
図1に示すように、コンピュータ・システム/サーバ12は汎用コンピューティング・デバイスの形態で示されている。コンピュータ・システム/サーバ12の構成要素は、1つまたは複数のプロセッサまたは処理ユニット16と、システム・メモリ28と、システム・メモリ28を含む様々なシステム構成要素をプロセッサ16に結合するバス18とを含み得るが、これらには限定されない。
バス18は、様々なバス・アーキテクチャのうちのいずれかのアーキテクチャを使用する、メモリ・バスまたはメモリ・コントローラ、ペリフェラル・バス、アクセラレーテッド・グラフィクス・ポート、およびプロセッサ・バスまたはローカル・バスを含む、数種類のバス構造のうちのいずれかの1つまたは複数に相当する。例として、そのようなアーキテクチャとしては、これらには限定されないが、業界標準アーキテクチャ(Industry Standard Architecture:ISA)バス、マイクロ・チャネル・アーキテクチャ(Micro Channel Architecture:MCA)バス、拡張(Enhanced)ISA(EISA)バス、ビデオ・エレクトロニクス・スタンダーズ・アソシエーション(Video Electronics Standards Association:VESA)ローカル・バス、およびペリフェラル・コンポーネント・インターコネクト(Peripheral Component Interconnect:PCI)バスがある。
コンピュータ・システム/サーバ12は、典型的には様々なコンピュータ・システム可読媒体を含む。そのような媒体は、コンピュータ・システム/サーバ12がアクセスすることができる任意の利用可能な媒体であってよく、揮発性媒体と不揮発性媒体の両方と、取り外し可能媒体と取り外し不能媒体とを含む。
システム・メモリ28は、ランダム・アクセス・メモリ(RAM)30またはキャッシュ・メモリ32あるいはその両方などの、揮発性メモリの形態のコンピュータ・システム可読媒体を含むことができる。コンピュータ・システム/サーバ12は、他の取り外し可能/取り外し不能、揮発性/不揮発性のコンピュータ・システム記憶媒体をさらに含んでよい。一例に過ぎないが、ストレージ・システム34を、取り外し不能な不揮発性磁気媒体(図示されておらず、一般に「ハード・ドライブ」と呼ばれる)の読み書きのために設けることができる。図示されていないが、取り外し可能な不揮発性磁気ディスク(例えば「フロッピィ・ディスク」)の読み書きのための磁気ディスク・ドライブと、CD−ROM、DVD−ROMまたはその他の光学媒体などの、取り外し可能な不揮発性光ディスクの読み書きのための光ディスク・ドライブとを設けることができる。そのような場合、それぞれが1つまたは複数のデータ・メディア・インターフェースによってバス18に接続することができる。以下でさらに図示し、説明するように、メモリ28は、本発明の実施形態の機能を実施するように構成された1組の(例えば少なくとも1つの)プログラム・モジュールを有する少なくとも1つのプログラム製品を含み得る。
一例として、これには限らないが、1組の(少なくとも1つの)プログラム・モジュール42を有するプログラム/ユーティリティ40の他、オペレーティング・システムと、1つまたは複数のアプリケーション・プログラムと、その他のプログラム・モジュールと、プログラム・データとがメモリ28に記憶されてよい。オペレーティング・システムと、1つまたは複数のアプリケーション・プログラムと、その他のプログラム・モジュールと、プログラム・データまたはこれらの何らかの組合せとのうちのそれぞれが、ネットワーキング環境の実装形態を含み得る。プログラム・モジュール42は、一般には、本明細書に記載の本発明の実施形態の機能または方法あるいはその両方を実施する。
コンピュータ・システム/サーバ12は、キーボード、ポインティング・デバイス、ディスプレイ24など、または、ユーザがコンピュータ・システム/サーバ12と対話することができるようにする1つまたは複数のデバイス、または、コンピュータ・システム/サーバ12が1つまたは複数の他のコンピューティング・デバイスと通信することができるようにする任意のデバイス(例えばネットワーク・カード、モデムなど)、あるいはその組合せなどの、1つまたは複数の外部デバイス14とも通信することができる。このような通信は、入出力(I/O)インターフェース22を介して行うことができる。さらに、コンピュータ・システム/サーバ12は、ローカル・エリア・ネットワーク(LAN)、または汎用ワイド・エリア・ネットワーク(WAN)、またはパブリック・ネットワーク(例えばインターネット)、あるいはその組合せなどの1つまたは複数のネットワークと、ネットワーク・アダプタ20を介して通信することができる。図のように、ネットワーク・アダプタ20は、バス18を介してコンピュータ・システム/サーバ12の他の構成要素と通信する。なお、図示されていないが、他のハードウェア構成要素またはソフトウェア構成要素あるいはその両方もコンピュータ・システム/サーバ12とともに使用することができることも理解されたい。例としては、マイクロコード、デバイス・ドライバ、冗長処理ユニット、外部ディスク・ドライブ・アレイ、RAIDシステム、テープ・ドライブ、およびデータ・アーカイブ・ストレージ・システムなどが含まれるが、これらには限定されない。
一例では、プロセッサ16は、命令を実行するために使用される複数の機能構成要素を含む。図2に示すように、これらの機能構成要素には、例えば、実行する命令をフェッチする命令フェッチ構成要素120と、フェッチされた命令をデコードし、デコードされた命令のオペランドを取得する命令デコード・ユニット122と、デコードされた命令を実行する命令実行構成要素124と、必要な場合に命令実行のためにメモリにアクセスするメモリ・アクセス構成要素126と、実行された命令の結果を提供するライト・バック構成要素130とが含まれる。本発明の一態様によると、これらの構成要素のうちの1つまたは複数の構成要素を、以下で詳述するように10進シフトおよび除算演算136を実行するために使用することができる。
プロセッサ16は、一実施形態では、機能構成要素のうちの1つまたは複数の機能構成要素によって使用される1つまたは複数のレジスタ140も含む。
1つまたは複数の態様を組み込み、使用するコンピューティング環境の別の実施形態について、図3を参照しながら説明する。この例では、コンピューティング環境200は、例えば、ネイティブ中央処理装置(CPU)202と、メモリ204と、例えば1つまたは複数のバス208またはその他の接続機構あるいはその両方を介して互いに結合された1つまたは複数の入出力デバイスまたはインターフェース206あるいはその両方とを含む。例として、コンピューティング環境200は、米国ニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ・コーポレーションによって提供されるPowerPCプロセッサまたはpSeriesサーバ、または米国カリフォルニア州パロアルトのヒューレット・パッカード社によって提供される、Intel(R) Itanium IIプロセッサ内蔵HP Superdome、または、インターナショナル・ビジネス・マシーンズ・コーポレーション、ヒューレット・パッカード、インテル、オラクルまたはその他によって提供されるアーキテクチャに基づくその他のマシン、あるいはその組合せを含んでよい。
ネイティブ中央処理装置202は、環境内での処理中に使用される、1つまたは複数の汎用レジスタまたは1つまたは複数の特殊用途レジスタあるいはその両方などの、1つまたは複数のネイティブ・レジスタ210を含む。これらのレジスタは、任意の特定の時点における環境の状態を表す情報を含む。
また、ネイティブ中央処理装置202は、メモリ204に記憶されている命令およびコードを実行する。特定の一例では、中央処理装置は、メモリ204に記憶されているエミュレータ・コード212を実行する。このコードは、1つのアーキテクチャにおいて構成されたコンピューティング環境が別のアーキテクチャをエミュレートすることができるようにする。例えば、エミュレータ・コード212は、PowerPCプロセッサ、pSeriesサーバ、HP Superdomeサーバまたはその他のものなど、z/Architecture以外のアーキテクチャに基づくマシンが、z/Architectureをエミュレートし、z/Architectureに基づいて開発されたソフトウェアおよび命令を実行することができるようにする。
エミュレータ・コード212に関するさらなる詳細について、図4を参照しながら説明する。メモリ204に記憶されているゲスト命令250が、ネイティブCPU202のアーキテクチャ以外のアーキテクチャで実行されるように開発された(例えばマシン命令と相互に関係する)ソフトウェア命令を含む。例えば、ゲスト命令250は、z/Architectureプロセッサ上で実行されるように設計されていてよいが、その代わりに、例えばIntel(R) Itanium IIプロセッサであってもよいネイティブCPU202上でエミュレートされる。一例では、エミュレータ・コード212は、メモリ204から1つまたは複数のゲスト命令250を取得し、任意選択により、取得された命令のためにローカル・バッファリングを行う命令フェッチ・ルーチン252を含む。また、取得されたゲスト命令の種類を決定し、そのゲスト命令を1つまたは複数の対応するネイティブ命令256に変換するための命令変換ルーチン254も含む。この変換は、例えば、ゲスト命令によって実行される機能を識別することと、その機能を実行するためにネイティブ命令を選択することとを含む。
また、エミュレータ212は、ネイティブ命令が実行されるようにするためのエミュレーション制御ルーチン260を含む。エミュレーション制御ルーチン260は、ネイティブCPU202に、1つまたは複数の事前に取得されたゲスト命令をエミュレートするネイティブ命令のルーチンを実行させることができ、そのような実行の終わりに、次のゲスト命令またはゲスト命令のグループの取得をエミュレートするために命令フェッチ・ルーチンに制御を戻させることができる。ネイティブ命令256の実行は、変換ルーチンによる決定に従って、メモリ204からレジスタにデータをロードすること、または、レジスタからメモリにデータを格納し戻すこと、または何らかの種類の算術演算または論理演算を実行することを含み得る。
各ルーチンは、例えば、メモリに記憶されたソフトウェアで実装され、ネイティブ中央処理装置202によって実行される。他の例では、ルーチンまたは演算のうちの1つまたは複数が、ファームウェア、ハードウェア、ソフトウェア、またはこれらの何らかの組合せで実装される。エミュレートされるプロセッサのレジスタは、ネイティブCPUのレジスタ210を使用して、またはメモリ204内の場所を使用してエミュレートされてよい。いくつかの実施形態では、ゲスト命令250と、ネイティブ命令256と、エミュレータ・コード212とが同じメモリにあってよく、または異なるメモリ・デバイスに分散されてもよい。
本明細書では、ファームウェアは、例えば、プロセッサのマイクロコード、またはミリコード、またはマクロコードあるいはその組合せを含む。ファームウェアは、例えば、ハードウェア・レベルの命令、またはより高いレベルのマシン・コードの実装で使用されるデータ構造、あるいはその両方を含む。一実施形態では、ファームウェアは、例えば、典型的には、トラステッド・ソフトウェアを含むマイクロコード、または基礎となるハードウェアに固有のマイクロコードとして配布されるプロプライエタリ・コードを含み、システム・ハードウェアへのオペレーティング・システム・アクセスを制御する。
取得され、変換され、実行されるゲスト命令250は、例えば、本明細書に記載のベクトル・シフトおよび除算10進命令である。1つのアーキテクチャ(例えばz/Architecture)の命令であるこの命令は、メモリからフェッチされ、変換されて、別のアーキテクチャ(例えばPowerPC、pSeries、Intel(R)など)のネイティブ命令256のシーケンスとして表される。次に、これらのネイティブ命令が実行される。
本明細書では、命令のフィールドと(ネイティブ・システムまたはエミュレートされるシステムにおける)少なくとも1つのプロセッサによる実行とを含む、ベクトル・シフトおよび除算10進命令の一実施形態に関する詳細について説明する。本発明の一態様によると、ベクトル・シフトおよび除算10進命令は、入力値をユーザ定義された量だけシフトして被除数を提供し、次にその被除数を除数で除算することによって商を生成する。商の少なくとも一部(例えば右端31桁)が結果として提供される。この結果は、整数桁とk桁の小数桁とを含み、kはシフト量と等しい。これにより、BCD除算演算を行う長い命令シーケンスを単一の命令(例えば単一のアーキテクテッド・マシン命令)に置き換えることによって、コンピュータのパフォーマンスを向上させる。したがって、本発明の態様は、コンピュータ技術と、コンピュータ処理の向上とに密接に結びついている。
一実施形態では、ベクトル・シフトおよび除算10進命令は、例えば1ないし16個の要素の範囲の固定サイズ・ベクトルを提供するベクトル機能の一部である。各ベクトルは、この機能において定義されているベクトル命令によって演算が行われるデータを含む。一実施形態では、ベクトルが複数の要素からなる場合、各要素は他の要素と並列して処理される。命令の完了は、すべての要素の処理が完了するまで起こらない。他の実施形態では、要素は一部が並列に、または順次にあるいはその両方で処理される。
ベクトル命令は、z/Architecture、Power Architecture、x86、IA−32、IA−64などを含むがこれらには限定されない様々なアーキテクチャの一部として実装することができる。本明細書に記載の実施形態は、z/Architectureのためのものであるが、本明細書に記載されているベクトル命令および1つまたは複数の他の態様は、多くの他のアーキテクチャに基づいてよい。z/Architectureは一例に過ぎない。
ベクトル機能がz/Architectureの一部として実装される一実施形態では、ベクトル・レジスタおよび命令を使用するために、指定された制御レジスタ(例えば制御レジスタ0)におけるベクトル・イネーブル制御およびレジスタ制御が例えば1に設定される。ベクトル機能がインストールされており、ベクトル命令がイネーブル制御の設定なしに実行される場合、データ例外と認識される。ベクトル機能がインストールされておらず、ベクトル命令が実行される場合、演算例外と認識される。
一実施形態では、32個のベクトル・レジスタがあり、他の種類のレジスタをベクトル・レジスタの象限にマッピングすることができる。例えば、レジスタ・ファイルが32個のベクトル・レジスタを含むことができ、各レジスタは長さが128ビットである。長さが64ビットの16個の浮動小数点レジスタが、ベクトル・レジスタをオーバーレイすることができる。したがって、一例として、浮動小数点レジスタ2が変更されると、ベクトル・レジスタ2も変更される。他の種類のレジスタのための他のマッピングも可能である。
ベクトル・データは、記憶域において、例えば他のデータ形式と同じ左から右の順序で現れる。0ないし7の番号が付けられたデータ形式のビットが、記憶域の左端(最小番号が付けられた)バイト位置のバイトを構成し、ビット8ないし15が次の順次位置のバイトを形成し、以下同様である。他の例では、ベクトル・データは記憶域において右から左などの別の順序で現れてもよい。
ベクトル・シフトおよび除算10進命令の一例について図5ないし図7を参照しながら説明する。図示のように、この命令は複数のフィールドを含み、1つのフィールドはそれに付けられた下付き番号を有し得る。命令のフィールドに付けられた下付き番号は、そのフィールドが適用されるオペランドを示す。例えば、ベクトル・レジスタVに付けられた下付き番号1は、Vのレジスタが先頭オペランドを含むことを示し、以下同様である。レジスタ・オペランドは、例えば128ビットの長さの1つのレジスタである。
図5を参照すると、一実施形態では、ベクトル・シフトおよび除算10進命令300は、ベクトル・シフトおよび除算10進演算を示すオペコード・フィールド302a、302bと、第1のベクトル・レジスタ(V)を指示するために使用される第1のベクトル・レジスタ・フィールド304と、第2のベクトル・レジスタ(V)を指示するために使用される第2のベクトル・レジスタ・フィールド306と、第3のベクトル・レジスタ(V)を指示するために使用される第3のベクトル・レジスタ・フィールド308と、マスク・フィールド(M)310と、即値フィールド(I)312と、レジスタ拡張ビット(RXB)フィールド314とを含み、それぞれについては以下で説明する。一実施形態では、これらのフィールドは別々のものであり、互いに独立している。しかし、他の実施形態では、複数のフィールドが組み合わされてもよい。これらのフィールドに関する詳細な情報について以下に記載する。
ベクトル・レジスタ・フィールド304は、第1のオペランドを格納するベクトル・レジスタを示すために使用され、第1のオペランドは、第2のオペランドをシフトして被除数を求め、その被除数を第3のオペランド(除数)によって除算して商を求め、商の少なくとも一部を結果として選択した結果である。第2のオペランドは、ベクトル・レジスタ・フィールド306を使用して指定されたベクトル・レジスタに入れられ、第3のオペランド(除数)は、ベクトル・レジスタ・フィールド308を使用して指定されたベクトル・レジスタに入れられる。一例では、ベクトル・レジスタ・フィールド304、306、308のそれぞれは、ベクトル・レジスタを指示するためにRXBフィールド314とともに使用される。
例えば、RXBフィールド314は、ベクトル・レジスタ指示オペランドのための最上位ビットを含む。命令によって指定されていないレジスタ指示のためのビットは、予約されるビットであり、ゼロに設定される。最上位ビットは、例えば、ベクトル・レジスタ・フィールドの4ビットレジスタ指示の左に連結されて、5ビット・ベクトル・レジスタ指示を形成する。
一例では、RXBフィールドは4ビット(例えば、ビット0ないし3)を含み、これらのビットは、以下のように定義される。
0−命令の(例えばビット8ないし11内の)先頭のベクトル・レジスタ指定のための最上位ビット。
1−もしある場合、命令の(例えばビット12ないし15内の)2番目のベクトル・レジスタ指定のための最上位ビット。
2−もしある場合、命令の(例えばビット16ないし19内の)3番目のベクトル・レジスタ指定のための最上位ビット。
3−もしある場合、命令の(例えばビット32ないし35内の)4番目のベクトル・レジスタ指定のための最上位ビット。
各ビットは、例えばアセンブラによって、レジスタ番号に応じてゼロまたは1に設定される。例えば、レジスタ0ないし15の場合、ビットは0に設定される。レジスタ16ないし31の場合、ビットは1に設定される、などである。
一実施形態では、各RXBビットは、1つまたは複数のベクトル・レジスタを含む命令内の特定の位置のための拡張ビットである。例えば、RXBのビット0は位置8ないし11のための拡張ビットであり、例えばVに割り当てられ、以下同様である。具体的には、ベクトル・レジスタの場合、オペランドが入れられるレジスタは、例えば、最上位ビットとして対応するレジスタ拡張ビット(RXB)が付加された、レジスタ・フィールドの4ビット・フィールドを使用して指定される。例えば、4ビット・フィールドが0110であり、拡張ビットが0である場合、5ビット・フィールド00110がレジスタ番号6を示す。他の実施形態では、RXBフィールドは追加のビットを含み、複数のビットが各ベクトルまたは位置の拡張部として使用される。
即値(I)フィールド312は、シフト制御を含む第4のオペランドを指定する。例えば、Iフィールド312は、図6に示すように、以下を含む。
*予約:ビット0ないし2は予約され、ゼロが入れられる必要がある。そうでない場合、一例では、指定例外と認識される。
*シフト量(SHAMT)330:ビット3ないし7は、被除数を形成するために第2のオペランドが例えば左にシフトされる桁数を指定する、符号なし2進数が入れられる。符号位置はシフトには関与しない。空き桁位置にはゼロが埋められる。
フィールド310は、一例では、図7に示すように、以下の制御を含む。
*オペランド2強制正(P2)340:ビット0が1の場合、第2のオペランド符号は正符号とみなされ、妥当性は検証されない。ビット0がゼロの場合、第2のオペランド符号は演算で使用され、妥当性が検証される。
*オペランド3強制正(P3)342:ビット1が1の場合、第3のオペランド符号は正符号とみなされ、妥当性は検証されない。ビット1がゼロの場合、第3のオペランド符号は演算で使用され、妥当性が検証される。
*オペランド1強制正(P1)344:ビット2が1の場合、第1のオペランドに入れられた結果の符号が強制的に正とされ、符号コード1111が使用される。ビット2がゼロの場合、第1のオペランドに入れられた結果の符号は商の符号の選択された符号コードである。
*条件コード設定(CS)346:ビット3がゼロの場合、条件コードは設定されず、変更されないままである。ビット3が1の場合、以下の結果条件コードの項で示すように条件コードが設定される。
結果条件コード:
CSビットが1の場合、一例では条件コードが以下のように設定される。
0 結果ゼロ、オーバーフローなし
1 結果ゼロ未満、オーバーフローなし
2 結果ゼロより大、オーバーフローなし
3 オーバーフロー
様々なフィールドおよびレジスタについて説明したが、本発明の1つまたは複数の態様は、他の、または追加の、またはより少ないフィールドまたはレジスタ、またはフィールドまたはレジスタの他のサイズなどを使用してもよい。多くの変形態様が可能である。例えば、命令の明示的に指定されたレジスタまたはフィールドの代わりに、暗黙的レジスタを使用してもよい。また、ベクトル・レジスタ以外のレジスタを使用してもよい。その場合も、他の変形態様も可能である。
演算において、第4のオペランドで指定された桁数だけ左にシフトされた第2のオペランド(被除数)が第3のオペランド(除数)によって除算され、商の選択された数の桁、例えば右端31桁が、第1のオペランドの場所に入れられる。オペランドと結果とは、例えば、符号付きパック10進形式である。
一例では、一例では、符号付きパック10進形式で、10進数字の右側の符号(S)が入る右端バイトを除く各バイトが、2個の10進数字(D)を含む。オペランドを使用して10進算術演算が行われ、符号付きパック10進形式の結果を生成する。
第2のオペランドと第3のオペランドとの符号コードは、それぞれ、オペランド2強制正(P2)制御とオペランド3強制正(P3)制御により演算で使用するために変更され得る。
一例では、すべての桁コードの妥当性が検証される。符号コードは、オペランド2強制正(P2)またはオペランド3強制正(P3)制御によって妥当性の検証が無効にされない限り、妥当性が検証される。
第1のオペランドに、商の左端の非ゼロ桁がすべて入らない場合、10進オーバーフローが発生する。演算は完了し、オーバーフロー桁を無視することによって結果が得られる。条件コード設定(CS)フラグが1の場合、条件コード3が設定される。例えばプログラム状態ワードの一部として含まれているプログラム・マスク内の10進オーバーフロー制御が1の場合、10進オーバーフローのためのプログラム割り込みが発生する。
商の右端31桁が非ゼロであり、オペランド1強制正(P1)制御がゼロの場合、非除数の符号および除数の符号から代数の規則によって結果の符号が決まり、選択された符号コードが使用される。商の右端31桁がゼロであり、P1制御がゼロの場合、結果の符号は選択された符号コード1100によって正とされる。P1制御が1の場合、結果の符号は符号コード1111によって正とされる。
除数がゼロで、使用されている除数の符号コードが有効な場合、10進除算例外と認識される。これにはゼロをゼロで除す除算の場合が含まれる。オペランド3強制正(P3)ビットがゼロの場合、使用される除数の符号コードは第3のオペランドの符号コードであり、オペランド3強制正(P3)ビットが1の場合は正符号コードである。
この命令の演算に関する詳細について、図8を参照しながら説明する。一例では、図8の論理は、ベクトル・シフトおよび除算10進命令の取得と実行とに基づいて、少なくとも1つのプロセッサによって実行される。
図8を参照すると、ステップ400で、最初に命令のVフィールドとVフィールドとを使用して指示されたレジスタから、第2のオペランドと第3のオペランド(除数)とが取得される。一例では、第2および第3のオペランドの桁の妥当性が検証される。具体的には、一例では、すべての桁コードの妥当性が検証される。照会402において桁のうちの1つまたは複数の桁が無効な場合、処理は完了し、一例ではエラーが示されてよい。しかし、第2および第3のオペランドの桁が有効な場合、処理はステップ404に進み、シフト量を取得する。一例では、シフト量はユーザ定義され、命令によって(例えばI 312)与えられる。
ステップ406で、第2のオペランドが指定された方向(例えば左)にシフト量だけシフトされて被除数を求める。ステップ408で、被除数が第3のオペランドによって除算されて商を求める。ステップ410で、商の選択された範囲の桁(例えば右端31桁)が結果として選択され、第1のオペランドの場所(例えば、Vを使用して指示されたレジスタ)に入れられる。
また、ステップ412で結果の符号が決定される。例えば、商の右端31桁が非ゼロであり、オペランド1強制正(P1)制御がゼロの場合、被除数の符号および除数の符号から代数の規則により結果の符号が決まり選択された符号コードが使用される。商の右端31桁がゼロで、P1制御がゼロの場合、結果の符号は選択された符号コード1100を使用して正とされる。P1制御が1の場合、結果の符号は符号コード1111によって正とされる。
除数がゼロで、使用されている除数の符号コードが有効な場合、10進除算例外と認識される。これには、ゼロをゼロで除す除算の場合が含まれる。使用される除数の符号コードは、オペランド3強制正(P3)ビットがゼロの場合は第3のオペランドの符号コードであり、オペランド3強制正(P3)ビットが1の場合は正符号コードである。
ステップ414で、決定された符号の符号コードが第1のオペランドの場所(例えば右側)に入れられる。これでシフトおよび除算命令の一実施形態の処理を完了する。
他の実施形態では、シフトは右に行われるか、またはシフトの方向は命令の制御によって選択可能とされるか、あるいはその両方であってよい。その他の変形態様も可能である。
10進整数除算に関するさらなる詳細を以下に示す。
1つの従来の10進除算命令であるDPは、A=Q*B+RとなるようなA割るBの商Qと剰余Rとを計算する。Aは最大31桁の長さを有することができるが、Bは最大で15桁を有することができ、Aよりも少ない桁数を有する必要がある。除数の長さを制限することによって、除数の種類に厳しい制限が加えられる。
別の10進命令であるVDPでは、AとBの両方が最大31桁までの全幅を有することができ、DP命令の長さ制限が緩和される。しかし、両方の命令では、整数部のみが提供され、小数桁は提供されない。
スケーリングされたBCD除算(n.k)の場合、複数の除算演算を有する長いルーチンを使用して、商の整数部に加えてk桁の小数桁を求める。
上記について、図9ないし図10を参照しながらさらに詳細に説明する。
図9に示すように、2つの全幅BCD数値502a、502b(例えば31桁)の整数除算500を行う場合、商504は、最大で例えば31桁を有するBCD整数であり、小数桁は提供されない。
スケーリングされたBCD除算演算の場合、入力の31桁が(小数点の前の)いくつかの「n」整数桁および(小数点の後の)いくつかの「k」小数桁と解釈される。所望の商は通常、オペランドと同じ小数桁数を有する。
図10に示すような例Q(7.3)=A(4.3)/B(4.3)を考える。
図10および以下の例は、拡張VDPであっても商の整数部しか提供せず、所望の小数桁を提供しないことを示している。
いくつか例を示す。
A=8888.888 B=0000.003τQ=2962962.666
B=3333.333τQ=0000002.666
商の所望の数の小数桁を得るには、何らかの追加の処理が必要である。
(n.k)を使用するスケーリングされたBCD除算について、以下の事例を考えてみる。
1. n+k+k<32の場合、除算演算の前に、「A」をkだけ右にシフトして、A’=A*10を求めることができる。次に、A’(n+k,0)とB(n.k)の通常の10進除算によって、k桁の小数桁を有する所望の商を求めることができる。
2. n+k+k>31の場合、最大桁数を超えることになるため、「A」をkだけ右にシフトすることはできない。このとき、Bが半分の長さ(DP)しか有することができないかまたはBが全長(VDP)を有することができるかで相違が生じる。
半分の長さである、k<15である場合、
DP:A=Q1*B+R1−−商と剰余とを計算する。なお、R1<B...は最大で15桁を有する。
SRP:R’=R1<<k
DP:R’=Q2*B+R2−−商の剰余の計算は不要である。
Q=(Q1<<k)+Q2
31桁のBの場合、上記のアルゴリズムは機能せず、したがって、オペランドは10進浮動小数点(DFP)に変換され、浮動小数点除算が行われ、所望の仮数桁が抽出される。また、DFPの実装形態によっては、これでもまだ十分ではないことがあり、さらに多くの複雑な技術が使用されることになる。
したがって、いずれの場合も、スケーリングされたBCD除算を行う長いルーチンである。
本発明の一態様によると、スケーリングされたBCD除算を行う長い命令シーケンスが、10進シフトおよび除算演算を行う単一の命令(例えば、アーキテクテッド・ハードウェア命令などのアーキテクテッド命令)に置き換えられる。
一実施形態では、図11に示すように、ベクトル・シフトおよび除算10進命令が、本発明の一態様によると、幅sh(550)を指定する。Aオペランド(552)がsh桁だけ左にシフトされて、A’=A<<sh=A*10shが得られる。次に、A’がBオペランド(554)によって除されて、整数商Q(556)が得られる。一例では、右端31桁が結果(558)として選択される。商Qが31桁を超える有効桁を有する場合、オーバーフロー(560)が検出される。
これは、図12に示すように、A/Bの商570の整数部と小数部を計算し、結果としてsh桁の小数桁(572)と31−sh桁の整数桁とを選択することであると解釈することもできる。
本発明の一態様により提供される命令は、幅(n.k)を使用するスケーリングされたBCD除算演算を、sh=kを使用する単一のシフトおよび除算命令に変え、それによって長い命令シーケンスを単一の命令に置き換え、スケーリングされたBCD除算演算の実行速度を大幅に高速化し、コンピューティング環境内での処理を向上させる。また、この命令は、任意の(すなわち、固定されていない、可変の)スケーリングkを使用するスケーリングされた除算が実現されるという点で、より高い柔軟性ももたらす。この命令は、商の整数桁と小数桁のビット・セットの任意の定義を実現し、その任意のビット・セットに基づくオーバーフロー検査を行う。このような演算は、コンピューティング環境の多くの種類のアプリケーションおよびその他の処理で使用することができる。
図13ないし図14を参照しながら、シフトおよび除算演算を行う命令の実行を含む、コンピューティング環境内での処理の簡易化に関するさらなる詳細を説明する。
図13を参照すると、ステップ600で、シフトおよび除算演算を行う命令(例えばアーキテクテッド・マシン命令)が取得され、ステップ602で、少なくとも1つのプロセッサによって実行される。実行は、例えば、ステップ604で、値を指定された方向に選択された量だけシフトして被除数を与えることを含み、選択された量はユーザ定義される。ステップ606で、被除数が除数によって除算されて商を求める。ステップ608で、商の少なくともサブセット(例えば右端31桁)が結果として選択される。ステップ610で、結果が選択された場所に入れられ、結果はコンピューティング環境内での処理において使用されることになる。
一例として、値は10進整数(612)であり、商の少なくともサブセットは商の選択された数の桁であり、選択された数の桁はいつかの整数桁といくつかの小数桁とを含む(614)。
他の実施形態では、実行は、ステップ616で結果の符号を決定することと、ステップ618で符号を選択された場所に含めることとをさらに含む。一例では、符号の決定は、ステップ620で、命令によって与えられた制御を調べることを含み、制御は、例えば命令のマスク・フィールドで与えられる(622)。
また、図14を参照すると、一例では、実行は、ステップ624で命令の1つまたは複数のフィールドから値を取得することと、ステップ626で値の妥当性を検証することと、ステップ628で、検証が値が有効であることを示すことに基づいてシフトを行うこととを含む。
例として、指定された方向は左であり(630)、選択された量は命令のフィールドから取得され(632)、選択された場所はレジスタであり、レジスタは命令の少なくとも1つのフィールドを使用して指定される(634)。少なくとも1つのフィールドは、レジスタ番号を指定するレジスタ・フィールドと、レジスタ番号に付加される拡張値を指定する拡張フィールドとを含む(636)。
本明細書では、単一のアーキテクテッド命令を使用してBCD除算を行うための機能について説明している。この命令は、長い命令シーケンスを置き換え、コンピュータの処理とパフォーマンスを向上させる。
様々な例を示したが、特許請求される態様の思想から逸脱することなく変形態様が可能である。例えば、命令によって使用されるレジスタまたはフィールドあるいはその両方に含まれる値は、他の実施形態では、メモリ記憶場所などの他の場所にあってもよい。その他の多くの変形態様が可能である。
1つまたは複数の態様は、クラウド・コンピューティングに関し得る。
なお、本開示はクラウド・コンピューティングの詳細な説明を含むが、本明細書に記載されている教示の実装がクラウド・コンピューティング環境に限定されないことは前もって理解される。むしろ、本発明の実施形態は、現在知られている、または今後開発される任意の他の種類のコンピューティング環境とともに実装することができる。
クラウド・コンピューティングは、最小限の管理労力またはサービスのプロバイダとの対話で迅速にプロビジョニングすることができ、解放することができる、構成可能コンピューティング資源(例えば、ネットワーク、ネットワーク帯域幅、サーバ、処理、メモリ、ストレージ、アプリケーション、仮想マシン、およびサービス)の共用プールへの便利なオンデマンドのネットワーク・アクセスを可能にするサービス配布のモデルである。このクラウド・モデルは、少なくとも5つの特徴と、少なくとも3つのサービス・モデルと、少なくとも4つの配備モデルとを含み得る。
特徴は以下の通りである。
オンデマンド・セルフサービス:クラウド消費者は、サービス・プロバイダとの間で人間の対話を必要とせずに、必要に応じて自動的に、サーバ時間およびネットワーク・ストレージなどのコンピューティング機能を一方的にプロビジョニングすることができる。
広帯域ネットワーク・アクセス:ネットワークを介して機能が利用可能であり、異種のシン・クライアントまたはシック・クライアント・プラットフォーム(例えば携帯電話、ラップトップ、およびPDA)による使用を促進する標準機構を介してアクセスすることができる。
資源プール:マルチテナント・モデルを使用して複数の消費者にサービスするために、プロバイダのコンピューティング資源がプールされ、需要に応じて異なる物理資源および仮想資源が動的に割り当てられ、再割り当てされる。消費者は一般に、提供される資源の厳密な場所について制御することができないかまたは知らないが、より高い抽象レベルの場所(例えば、国、州、またはデータセンター)を指定し得るという点で、位置独立感がある。
迅速な伸縮性:迅速かつ伸縮性をもって、場合によっては自動的に機能をプロビジョニングして、迅速にスケールアウトすることができ、また、迅速に機能を解放してスケールインすることができる。消費者にとっては、プロビジョニングのために利用可能な機能はしばしば無限であるように見え、いつでも好きなだけ購入することができる。
従量制サービス:クラウド・システムが、サービスの種類(例えば、ストレージ、処理、帯域幅、およびアクティブ・ユーザ・アカウント)に応じて適切な何らかの抽象化レベルの計量機能を活用することによって、資源利用を自動的に制御し、最適化する。資源使用量を監視、制御および報告することができ、利用されたサービスのプロバイダと消費者の両方に透明性を与えることができる。
サービス・モデルは以下の通りである。
ソフトウェア・アズ・ア・サービス(Software as a Service:SaaS):消費者に提供される機能は、クラウド・インフラストラクチャ上で稼働するプロバイダのアプリケーションを使用することである。アプリケーションには、ウェブ・ブラウザなどのシン・クライアント・インターフェースを介して様々なクライアント・デバイスからアクセス可能である(例えばウェブ・ベースのEメール)。消費者は、限られたユーザ固有アプリケーション構成設定の考えられる例外を除き、ネットワーク、サーバ、オペレーティング・システム、ストレージ、または個別のアプリケーション機能まで含めて、基礎にあるクラウド・インフラストラクチャを管理または制御しない。
プラットフォーム・アズ・ア・サービス(Platform as a Service:PaaS):消費者に提供される機能は、クラウド・インフラストラクチャ上に、消費者作成アプリケーション、またはプロバイダによってサポートされるプログラミング言語およびツールを使用して作成された取得アプリケーションを配備することである。消費者は、ネットワーク、サーバ、オペレーティング・システム、またはストレージを含む、基礎にあるクラウド・インフラストラクチャを管理または制御しないが、配備されたアプリケーションと、場合によってはアプリケーション・ホスティング環境構成とを制御することができる。
インフラストラクチャ・アズ・ア・サービス(Infrastructure as a Service:IaaS):消費者に提供される機能は、処理、ストレージ、ネットワークおよびその他の基本的コンピューティング資源をプロビジョニングすることであり、その際、消費者は、オペレーティング・システムおよびアプリケーションを含み得る任意のソフトウェアを配備し、稼働させることができる。消費者は、基礎にあるクラウド・インフラストラクチャを管理または制御しないが、オペレーティング・システムと、ストレージと、配備されたアプリケーションとを制御することができ、場合によっては選択されたネットワーク・コンポーネント(例えばホスト・ファイアウォール)の限定的な制御を行うことができる。
配備モデルは以下の通りである。
プライベート・クラウド:このクラウド・インフラストラクチャは、組織のためにのみ運用される。組織または第三者によって管理されることができ、オンプレミスまたはオフプレミスに存在してよい。
コミュニティ・クラウド:このクラウド・インフラストラクチャは、いくつかの組織によって共用され、共通の関心事(例えば、任務、セキュリティ要件、ポリシー、およびコンプライアンス事項)を有する特定のコミュニティをサポートする。組織または第三者によって管理されてよく、オンプレミスまたはオフプレミスに存在してよい。
パブリック・クラウド:このクラウド・インフラストラクチャは、公衆または大規模業界団体が利用することができ、クラウド・サービスを販売する組織によって所有される。
ハイブリッド・クラウド:このクラウド・インフラストラクチャは、独自の実体のままであるが、データ可搬性またはアプリケーション可搬性を可能にする標準化技術または専有技術(例えば、クラウド間の負荷バランシングのためのクラウド・バースティング)によって結合された、2つ以上のクラウド(プライベート、コミュニティまたはパブリック)の複合体である。
クラウド・コンピューティング環境は、ステートレス性、疎結合性、モジュール性、および意味的相互運用性に焦点を合わせたサービス指向型である。クラウド・コンピューティングの核心にあるのは、相互接続されたノードのネットワークを含むインフラストラクチャである。そのような1つのノードは、図1に示されているノード10である。
コンピューティング・ノード10は、適合するクラウド・コンピューティング・ノードの一例に過ぎず、本明細書に記載の本発明の実施形態の使用または機能の範囲に関するいかなる限定も示唆することを意図していない。いずれにしても、クラウド・コンピューティング・ノード10は、上述の機能のいずれの実装または実行あるいはその両方が可能である。
図15を参照すると、例示のクラウド・コンピューティング環境50が図示されている。図のように、クラウド・コンピューティング環境50は、例えばパーソナル・デジタル・アシスタント(PDA)または携帯電話54A、デスクトップ・コンピュータ54B、ラップトップ・コンピュータ54C、または自動車コンピュータ・システム54Nあるいはその組合せなど、クラウド消費者によって使用されるローカル・コンピューティング・デバイスが通信することができる、1つまたは複数のコンピューティング・ノード10を含む。ノード10が互いに通信してもよい。これらは、上述のプライベート、コミュニティ、パブリックまたはハイブリッド・クラウドまたはこれらの組合せなどの1つまたは複数のネットワークにおいて物理的または仮想的にグループ化(図示せず)されてよい。これによって、クラウド・コンピューティング環境50は、インフラストラクチャ、プラットフォーム、またはソフトウェアあるいはその組合せを、クラウド消費者がそのためにローカル・コンピューティング・デバイス上で資源を維持する必要がないサービスとして提供することができる。なお、図15に示すコンピューティング・デバイス54Aないし54Nの種類は、例示のみを意図したものであり、コンピューティング・ノード10およびクラウド・コンピューティング環境50は、(例えばウェブ・ブラウザを使用して)任意の種類のネットワークまたはネットワーク・アドレス指定可能接続あるいはその両方を介して、任意の種類のコンピュータ化デバイスと通信することができるものと理解される。
次に、図16を参照すると、クラウド・コンピューティング環境50(図15)によって提供される1組の機能抽象化層が示されている。なお、図16に示す構成要素、層および機能は、例示のみを意図したものであり、本発明の実施形態はこれらには限定されないことを前もって理解されたい。図のように、以下の層および対応する機能が提供される。
ハードウェアおよびソフトウェア層60は、ハードウェア構成要素とソフトウェア構成要素とを含む。ハードウェア構成要素の例としては、メインフレーム61、縮小命令セットコンピュータ(Reduced Instruction Set Computer:RISC)アーキテクチャ・ベースのサーバ62、サーバ63、ブレード・サーバ64、ストレージ・デバイス65、およびネットワークおよびネットワーキング構成要素66がある。実施形態によっては、ソフトウェア構成要素は、ネットワーク・アプリケーション・サーバ・ソフトウェア67およびデータベース・ソフトウェア68を含む。
仮想化層70は、以下の仮想実体の例を与えることができる抽象化層を提供する。すなわち、仮想サーバ71、仮想ストレージ72、仮想プライベート・ネットワークを含む仮想ネットワーク73、仮想アプリケーションおよびオペレーティング・システム74、および仮想クライアント75である。
一例では管理層80は、以下に記載の機能を提供することができる。資源プロビジョニング81は、クラウド・コンピューティング環境内でタスクを実行するために利用されるコンピューティング資源およびその他の資源の動的調達を行う。メータリングおよびプライシング82は、クラウド・コンピューティング環境内で資源が利用されるときのコスト追跡と、これらの資源の消費に対する対価の請求またはインボイス処理を行う。一例ではこれらの資源にはアプリケーション・ソフトウェア・ライセンスが含まれてもよい。セキュリティは、クラウド消費者およびタスクのための本人検証と、データおよびその他の資源の保護とを行う。ユーザ・ポータル83は、消費者およびシステム管理者にクラウド・コンピューティング環境へのアクセスを提供する。サービス・レベル管理84は、必要なサービス・レベルが満たされるようにクラウド・コンピューティング資源割り当ておよび管理を行う。サービス・レベル・アグリーメント(Service Level Agreement:SLA)計画および履行85は、SLAに従って将来の要求が予想されるクラウド・コンピューティング資源のための事前取り決めおよび調達を行う。
ワークロード層90は、クラウド・コンピューティング環境をそのために利用することができる機能の例を提供する。この層から提供され得るワークロードおよび機能の例には、マッピングおよびナビゲーション91、ソフトウェア開発およびライフサイクル管理92、仮想教室教育配信93、データ分析処理94、トランザクション処理95、および命令処理96がある。
本発明は、任意の可能な技術的詳細の統合レベルでのシステム、方法またはコンピュータ・プログラム製品あるいはその組合せとすることができる。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実施させるためのコンピュータ可読プログラム命令が記憶されたコンピュータ可読記憶媒体(または複数の媒体)を含み得る。
コンピュータ可読記憶媒体は、命令実行デバイスによって使用されるための命令を保持し、記憶することができる有形デバイスとすることができる。コンピュータ可読記憶媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学ストレージ・デバイス、電磁気ストレージ・デバイス、半導体ストレージ・デバイス、またはこれらの任意の適合する組合せであってよいが、これらには限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストには以下のものが含まれる。すなわち、可搬コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ(RAM)、読み取り専用メモリ(ROM)、消去可能プログラマブル読み取り専用メモリ(EPROMまたはフラッシュ・メモリ)、スタティック・ランダム・アクセス・メモリ(SRAM)、可搬コンパクト・ディスク読み取り専用メモリ(CD−ROM)、デジタル多用途ディスク(DVD)、メモリ・スティック、フロッピィ・ディスク、パンチカードまたは命令が記録された溝内の隆起構造などの機械的に符号化されたデバイス、およびこれらの任意の適合する組合せが含まれる。本明細書で使用されるコンピュータ可読記憶媒体とは、電波またはその他の自由に伝播する電磁波、導波路またはその他の伝送媒体を伝播する電磁波(例えば光ファイバ・ケーブルを通る光パルス)、または電線を介して伝送される電気信号などの、一時的な信号自体であると解釈すべきではない。
本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング/処理デバイスに、または、ネットワーク、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、または無線ネットワークあるいはこれらの組合せを介して外部コンピュータまたは外部記憶デバイスにダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、交換機、ゲートウェイ・コンピュータ、またはエッジ・サーバあるいはこれらの組合せを含んでよい。各コンピューティング/処理デバイスにおけるネットワーク・アダプタ・カードまたはネットワーク・インターフェースが、ネットワークからコンピュータ可読プログラム命令を受信し、それらのコンピュータ可読プログラム命令を、それぞれのコンピューティング/処理デバイス内のコンピュータ可読記憶媒体への記憶のために転送する。
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、インストラクション・セット・アーキテクチャ(ISA)命令、マシン命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、または、Smalltalk(R)、C++などのオブジェクト指向プログラミング言語および「C」プログラミング言語または同様のプログラム言語などの手続き型プログラミング言語を含む1つまたは複数のプログラミング言語の任意の組合せで書かれたソース・コードまたはオブジェクト・コードとすることができる。コンピュータ可読プログラム命令は、スタンドアロン・ソフトウェア・パッケージとして全体がユーザのコンピュータ上で、あるいは一部がユーザのコンピュータ上で、または一部がユーザのコンピュータ上で一部がリモート・コンピュータ上で、または全体がコンピュータあるいはサーバ上で実行されてよい。後者の場合、リモート・コンピュータは、ローカル・エリア・ネットワーク(LAN)またはワイド・エリア・ネットワーク(WAN)を含む、任意の種類のネットワークを介してユーザのコンピュータに接続することができ、または接続は外部コンピュータ(例えば、インターネット・サービス・プロバイダを使用してインターネットを介して)に対して行ってもよい。実施形態によっては、本発明の態様を実行するために、例えばプログラマブル・ロジック回路、フィールド・プログラマブル・ゲート・アレイ(FPGA)、またはプログラマブル・ロジック・アレイ(PLA)を含む電子回路が、コンピュータ可読プログラム命令の状態情報を使用して電子回路をパーソナライズすることにより、コンピュータ可読プログラム命令を実行することができる。
本発明の態様について、本発明の実施形態による方法、装置(システム)、およびコンピュータ・プログラム製品を示すフローチャート図またはブロック図あるいはその両方を参照しながら本明細書において説明している。フローチャート図またはブロック図あるいはその両方の図の各ブロックおよび、フローチャート図またはブロック図あるいはその両方の図のブロックの組合せは、コンピュータ可読プログラム命令によって実装可能であることはわかるであろう。
上記のコンピュータ可読プログラム命令は、コンピュータまたはその他のプログラマブル・データ処理装置のプロセッサを介して実行される命令が、フローチャートまたはブロック図あるいはその両方の1つまたは複数のブロックで規定されている機能/動作を実装する手段を形成するように、汎用コンピュータ、特殊目的コンピュータ、またはその他のプログラマブル・データ処理装置のプロセッサに供給されて、マシンを実現するものであってよい。これらのコンピュータ可読プログラム命令は、命令が記憶されたコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方の1つまたは複数のブロックで規定されている機能/動作の態様を実装する命令を含む製造品を含むように、コンピュータ可読媒体に記憶され、コンピュータ、プログラマブル・データ処理装置、またはその他のデバイスあるいはこれらの組合せに対して特定の方式で機能するように指示することができるものであってもよい。
コンピュータ可読プログラム命令は、コンピュータ、その他のプログラマブル装置またはその他のデバイス上で実行される命令がフローチャートまたはブロック図あるいはその両方の1つまたは複数のブロックで規定されている機能/動作を実装するようにコンピュータ実装処理を提供するために、コンピュータ、その他のプログラマブル・データ処理装置、またはその他のデバイスにロードされ、コンピュータ、その他のプログラマブル装置、またはその他のデバイス上で一連の動作ステップを実行させるものであってもよい。
図面中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能および動作を示す。なお、フローチャートまたはブロック図の各ブロックは、規定されている論理機能を実装するための1つまたは複数の実行可能命令を含む、命令のモジュール、セグメント、または部分を表すことがある。いくつかの代替の実装形態では、ブロックに記載されている機能は、図に記載されている順序とは異なる順序で行われてもよい。例えば、連続して示されている2つのブロックは、関与する機能に応じて、実際には実質的に同時に実行されてよく、またはそれらのブロックは場合によっては逆の順序で実行されてもよい。また、ブロック図またはフローチャート図あるいはその両方の図の各ブロック、およびブロック図またはフローチャート図あるいはその両方の図のブロックの組合せは、規定されている機能または動作を実行する特殊目的ハードウェア・ベースのシステムによって実装されるか、または特殊目的ハードウェアとコンピュータ命令との組合せを実施することができることに留意されるだろう。
上記に加えて、1つまたは複数の態様は、顧客環境の管理を提供するサービス・プロバイダによって、供給、提供、配備、管理、保守などが行われてよい。例えば、サービス・プロバイダは、1または複数の顧客のために1つまたは複数の態様を実行するコンピュータ・コードまたはコンピュータ・インフラストラクチャあるいはその両方の作成、維持、サポートなどを行うことができる。その見返りとして、サービス・プロバイダは、例えば会員登録または委託契約あるいはその両方に基づいて顧客から支払いを受け取ってもよい。これに加えて、またはこれに代えて、サービス・プロバイダは、1つまたは複数の第三者に対する広告コンテンツの販売による支払いを受け取ってもよい。
一態様では、1つまたは複数の実施形態を実行するためにアプリケーションが配備されてもよい。一例として、アプリケーションの配備は、1つまたは複数の実施形態を実行するように動作可能なコンピュータ命令を提供することを含む。
他の態様として、コンピューティング・システムにコンピュータ可読コードを組み込むことを含むコンピューティング・インフラストラクチャが配備されてもよく、コードはコンピューティング・システムと組み合わさって1つまたは複数の実施形態を実行することができる。
さらに他の態様として、コンピュータ可読コードをコンピュータ・システムに組み込むことを含む、コンピューティング・インフラストラクチャを組み込むためのプロセスを提供することができる。コンピュータ・システムは、コンピュータ可読媒体を含み、コンピュータ媒体は1つまたは複数の実施形態を含む。コードはコンピュータ・システムと組み合わさって1つまたは複数の実施形態を実行することができる。
以上、様々な実施形態について説明したが、これらは例に過ぎない。例えば、1つまたは複数の実施形態を組み込み、使用するために、他のアーキテクチャのコンピューティング環境を使用することができる。また、異なる命令、命令形式、命令フィールドまたは命令値あるいはその組合せを使用してもよい。多くの変形態様が可能である。
また、他の種類のコンピューティング環境も利益を得ることができ、使用することができる。一例として、システム・バスによってメモリ要素に直接または間接的に結合された少なくとも2つのプロセッサを含む、プログラム・コードを記憶または実行あるいはその両方を行うのに適合するデータ処理システムが使用可能である。メモリ要素は、例えば、プログラム・コードの実際の実行中に使用されるローカル・メモリと、大容量ストレージと、実行時に大容量ストレージからコードを取り出す必要がある回数を削減するために少なくとも一部のプログラム・コードの一時的記憶を提供するキャッシュ・メモリとを含む。
入出力またはI/Oデバイス(キーボード、ディスプレイ、ポインティング・デバイス、DASD、テープ、CD、DVD、サム・ドライブ、およびその他のメモリ媒体などを含むがこれらには限定されない)を、直接、または介在するI/Oコントローラを介してシステムに結合することができる。データ処理システムが、介在するプライベート・ネットワークまたはパブリック・ネットワークを介して他のデータ処理システムまたはリモート・プリンタまたはストレージ・デバイスに結合されることができるようにするために、ネットワーク・アダプタもシステムに結合することができる。モデム、ケーブル・モデム、およびEthernetカードが、利用可能な種類のネットワーク・アダプタのほんの一例である。
本明細書で使用されている用語は、特定の実施形態を説明することのみを目的としたものであり、限定的であることを意図したものではない。本明細書で使用されている単数形の「a」、「an」および「the」は、文脈が明確に他の解釈を示していない限り複数形も含むことを意図している。また、「含んでいる(comprises)」または「含む(comprising)」あるいはその両方の用語が本明細書で使用されている場合、記載されている特徴、整数、ステップ、動作、要素または構成要素あるいはその組合せの存在を規定するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素または構成要素あるいはこれらのグループの存在または追加を排除しないことを理解されたい。
添付の特許請求の範囲のすべてのミーンズまたはステップ・プラス・ファンクション要素の対応する構造、材料、動作および均等物は、もしある場合、具体的に特許請求されている他の特許請求対象要素と組み合わせて機能を実行するための任意の構造、材料または動作を含むことを意図している。例示および説明を目的として1つまたは複数の実施形態の説明を示したが、網羅的であること、または、開示されている形態に限定することを意図したものではない。当業者には多くの変更および変形態様が明らかであろう。これらの実施形態は、様々な態様および実際の適用を最もよく説明するためと、当業者が、企図された特定の用途に適合するように様々な変更を加えた様々な実施形態を理解することができるようにするために選択し、説明した。

Claims (11)

  1. コンピューティング環境内での処理を容易にするためのコンピュータ・プログラムであって、
    プロセッサに、
    実行のために命令を取得することであり、前記命令はシフトおよび除算演算を行うものである、前記取得することと、
    前記命令を実行することと、を実行させるためのものであり、前記実行は、
    10進整数の値を指定された方向に選択された量だけシフトして被除数を与えることであり、前記選択された量はユーザ定義される、前記与えることと、
    前記被除数を除数で除算して商を求めることと、
    前記商の少なくともサブセットを結果として選択することであり、前記商の前記少なくともサブセットは、前記商の選択された数の桁であり、前記選択された数の桁はいくつかの整数桁といくつかの小数桁とを含む、前記選択することと、
    前記結果を選択された場所に入れることと、を含み、前記結果は、前記コンピューティング環境内での処理において使用されることになる、コンピュータ・プログラム。
  2. 前記実行は、
    前記結果の符号を決定することと、
    前記符号を前記選択された場所に含めることと
    をさらに含む、請求項1に記載のコンピュータ・プログラム。
  3. 前記符号の決定は、前記命令によって与えられる制御を調べることを含む、請求項に記載のコンピュータ・プログラム。
  4. 前記制御は、前記命令のマスク・フィールドで与えられる、請求項に記載のコンピュータ・プログラム。
  5. 前記実行は、
    前記命令の1つまたは複数のフィールドから前記10進整数の値を取得することと、
    前記値の妥当性を検証することと、
    前記検証が前記値が有効であることを示すことに基づいて前記シフトを実行することと
    をさらに含む、請求項1に記載のコンピュータ・プログラム。
  6. 前記指定された方向は左である、請求項1に記載のコンピュータ・プログラム。
  7. 前記実行は、前記命令のフィールドから前記選択された量を取得することをさらに含む、請求項1に記載のコンピュータ・プログラム。
  8. 前記選択された場所はレジスタであり、前記レジスタは前記命令の少なくとも1つのフィールドを使用して指定される、請求項1に記載のコンピュータ・プログラム。
  9. 前記少なくとも1つのフィールドは、レジスタ番号を指定するレジスタ・フィールドと、前記レジスタ番号に付加される拡張値を指定する拡張フィールドとを含む、請求項に記載のコンピュータ・プログラム。
  10. コンピューティング環境内での処理を容易にするためのコンピュータ・システムであって、
    メモリと、
    前記メモリと通信するプロセッサと、を含み、前記コンピュータ・システムは方法を実行するように構成され、前記方法は、
    実行のために命令を取得することであり、前記命令はシフトおよび除算演算を行うものである、前記取得することと、
    前記命令を実行することと、を含み、前記実行は、
    10進整数の値を指定された方向に選択された量だけシフトして被除数を与えることであり、前記選択された量はユーザ定義される、前記与えることと、
    前記被除数を除数で除算して商を求めることと、
    前記商の少なくともサブセットを結果として選択することであり、前記商の前記少なくともサブセットは、前記商の選択された数の桁であり、前記選択された数の桁はいくつかの整数桁といくつかの小数桁とを含む、前記選択することと、
    前記結果を選択された場所に入れることと、を含み、前記結果は、前記コンピューティング環境内での処理において使用されることになる、コンピュータ・システム。
  11. コンピューティング環境内での処理を容易にするコンピュータ実装方法であって、
    少なくとも1つのプロセッサによって実行のために命令を取得することであり、前記命令はシフトおよび除算演算を行うものである、前記取得することと、
    前記命令を実行することと、を含み、前記実行は、
    10進整数の値を指定された方向に選択された量だけシフトして被除数を与えることであり、前記選択された量はユーザ定義される、前記与えることと、
    前記被除数を除数で除算して商を求めることと、
    前記商の少なくともサブセットを結果として選択することであり、前記商の前記少なくともサブセットは、前記商の選択された数の桁であり、前記選択された数の桁はいくつかの整数桁といくつかの小数桁とを含む、前記選択することと、
    前記結果を選択された場所に入れることと、を含み、前記結果は、前記コンピューティング環境内での処理において使用されることになる、コンピュータ実装方法。
JP2019516375A 2016-09-30 2017-09-21 10進シフトおよび除算命令 Active JP6909284B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/281,245 US10241757B2 (en) 2016-09-30 2016-09-30 Decimal shift and divide instruction
US15/281,245 2016-09-30
PCT/EP2017/073875 WO2018060040A1 (en) 2016-09-30 2017-09-21 Decimal shift and divide instruction

Publications (2)

Publication Number Publication Date
JP2019530097A JP2019530097A (ja) 2019-10-17
JP6909284B2 true JP6909284B2 (ja) 2021-07-28

Family

ID=59955558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019516375A Active JP6909284B2 (ja) 2016-09-30 2017-09-21 10進シフトおよび除算命令

Country Status (19)

Country Link
US (2) US10241757B2 (ja)
EP (1) EP3519939B1 (ja)
JP (1) JP6909284B2 (ja)
KR (1) KR102178288B1 (ja)
CN (1) CN109791478B (ja)
AU (1) AU2017333768B2 (ja)
BR (1) BR112019006622B1 (ja)
CA (1) CA3036122A1 (ja)
DK (1) DK3519939T3 (ja)
HU (1) HUE048701T2 (ja)
IL (1) IL264740B (ja)
LT (1) LT3519939T (ja)
MX (1) MX2019003607A (ja)
PT (1) PT3519939T (ja)
RU (1) RU2726147C1 (ja)
SI (1) SI3519939T1 (ja)
TW (1) TWI636397B (ja)
WO (1) WO2018060040A1 (ja)
ZA (1) ZA201902291B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11663004B2 (en) 2021-02-26 2023-05-30 International Business Machines Corporation Vector convert hexadecimal floating point to scaled decimal instruction
US11360769B1 (en) 2021-02-26 2022-06-14 International Business Machines Corporation Decimal scale and convert and split to hexadecimal floating point instruction

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390961A (en) 1980-12-24 1983-06-28 Honeywell Information Systems Inc. Data processor performing a decimal multiply operation using a read only memory
JPH0383127A (ja) 1989-08-28 1991-04-09 Nec Corp 10進除算器
US5426600A (en) 1993-09-27 1995-06-20 Hitachi America, Ltd. Double precision division circuit and method for digital signal processor
US5969326A (en) * 1998-01-14 1999-10-19 Intermec Ip Corp. Method and apparatus of autodiscriminating in symbol reader employing prioritized and updated table of symbologies
US6067617A (en) * 1998-04-07 2000-05-23 International Business Machines Corporation Specialized millicode instructions for packed decimal division
US6401108B1 (en) * 1999-03-31 2002-06-04 International Business Machines Corp. Floating point compare apparatus and methods therefor
JP2001034472A (ja) 1999-07-16 2001-02-09 Mitsubishi Electric Corp データ処理装置および除算、剰余算アルゴリズム
JP3886870B2 (ja) 2002-09-06 2007-02-28 株式会社ルネサステクノロジ データ処理装置
US7167889B2 (en) 2003-05-12 2007-01-23 International Business Machines Corporation Decimal multiplication for superscaler processors
US7689641B2 (en) 2003-06-30 2010-03-30 Intel Corporation SIMD integer multiply high with round and shift
JP2007034731A (ja) * 2005-07-27 2007-02-08 Toshiba Corp パイプラインプロセッサ
US7584237B1 (en) 2005-10-11 2009-09-01 Advanced Micro Devices, Inc. Fast hardware divider
US7912890B2 (en) 2006-05-11 2011-03-22 Intel Corporation Method and apparatus for decimal number multiplication using hardware for binary number operations
CN101178644B (zh) * 2006-11-10 2012-01-25 上海海尔集成电路有限公司 一种基于复杂指令集计算机结构的微处理器架构
US8051117B2 (en) 2007-04-26 2011-11-01 International Business Machines Corporation Shift significand of decimal floating point data
RU2417409C2 (ru) * 2009-01-27 2011-04-27 Межрегиональное общественное учреждение "Институт инженерной физики" Отказоустойчивый процессор
US8725786B2 (en) 2009-04-29 2014-05-13 University Of Massachusetts Approximate SRT division method
US9459868B2 (en) * 2012-03-15 2016-10-04 International Business Machines Corporation Instruction to load data up to a dynamically determined memory boundary
JP5966764B2 (ja) 2012-08-22 2016-08-10 富士通株式会社 乗算装置及び乗算方法
JP5966763B2 (ja) 2012-08-22 2016-08-10 富士通株式会社 除算装置及び除算方法
CN104731551B (zh) * 2013-12-23 2018-02-16 浙江大华技术股份有限公司 基于fpga进行除法操作的方法及装置
US9524143B2 (en) * 2014-06-26 2016-12-20 Arm Limited Apparatus and method for efficient division performance
CN106339202B (zh) 2014-07-02 2019-05-21 上海兆芯集成电路有限公司 微处理器及其方法
US20160034256A1 (en) * 2014-08-01 2016-02-04 Imagination Technologies, Limited Fast integer division
US9747961B2 (en) * 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory

Also Published As

Publication number Publication date
RU2726147C1 (ru) 2020-07-09
BR112019006622B1 (pt) 2022-06-14
US10241757B2 (en) 2019-03-26
TW201816594A (zh) 2018-05-01
ZA201902291B (en) 2021-04-28
BR112019006622A2 (pt) 2019-07-02
CN109791478A (zh) 2019-05-21
TWI636397B (zh) 2018-09-21
KR20190060777A (ko) 2019-06-03
US10235137B2 (en) 2019-03-19
DK3519939T3 (da) 2020-04-27
EP3519939A1 (en) 2019-08-07
EP3519939B1 (en) 2020-03-25
WO2018060040A1 (en) 2018-04-05
CN109791478B (zh) 2023-05-26
PT3519939T (pt) 2020-05-15
US20180095725A1 (en) 2018-04-05
HUE048701T2 (hu) 2020-08-28
MX2019003607A (es) 2019-06-17
KR102178288B1 (ko) 2020-11-12
LT3519939T (lt) 2020-05-11
JP2019530097A (ja) 2019-10-17
US20180095724A1 (en) 2018-04-05
IL264740B (en) 2021-02-28
CA3036122A1 (en) 2018-04-05
AU2017333768A1 (en) 2019-04-04
SI3519939T1 (sl) 2020-07-31
AU2017333768B2 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
JP6916874B2 (ja) 第1の値と第2の値の比較を行う命令のためのコンピュータ・プログラム製品、コンピュータ・システムおよびコンピュータ実装方法
JP7021408B2 (ja) 実行符号演算10進命令
JP6909284B2 (ja) 10進シフトおよび除算命令
JP7101930B2 (ja) 10進乗算およびシフト命令
US10990390B2 (en) Decimal load immediate instruction

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210702

R150 Certificate of patent or registration of utility model

Ref document number: 6909284

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150