JP6890471B2 - Printing wiring board and manufacturing method of printed wiring board - Google Patents

Printing wiring board and manufacturing method of printed wiring board Download PDF

Info

Publication number
JP6890471B2
JP6890471B2 JP2017106403A JP2017106403A JP6890471B2 JP 6890471 B2 JP6890471 B2 JP 6890471B2 JP 2017106403 A JP2017106403 A JP 2017106403A JP 2017106403 A JP2017106403 A JP 2017106403A JP 6890471 B2 JP6890471 B2 JP 6890471B2
Authority
JP
Japan
Prior art keywords
hole
lands
wiring board
printed wiring
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017106403A
Other languages
Japanese (ja)
Other versions
JP2018206789A (en
Inventor
雅俊 宮村
雅俊 宮村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017106403A priority Critical patent/JP6890471B2/en
Publication of JP2018206789A publication Critical patent/JP2018206789A/en
Application granted granted Critical
Publication of JP6890471B2 publication Critical patent/JP6890471B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、印刷配線板および印刷配線板の製造方法に関する。 The present invention relates to a printed wiring board and a method for manufacturing a printed wiring board.

従来、高周波を扱う印刷配線板では、配線層に接続されていないスルーホールの余分な部分(スタブ)は、周波数特性を悪化させる要因になることから、ドリル加工などにより削り取る必要があり、削り取る上で深さの検出精度の向上が望まれている。 Conventionally, in a printed wiring board that handles high frequencies, the extra part (stub) of the through hole that is not connected to the wiring layer becomes a factor that deteriorates the frequency characteristics, so it is necessary to scrape it off by drilling or the like. It is desired to improve the depth detection accuracy.

従来の印刷配線板は、スタブをドリル加工するにあたり、印刷配線板の一面(下面)からスルーホールを削り取りながら進むドリルの停止位置(深さ)を検出するために、本来信号が流れる回路配線とは無関係なランドをバックドリルターゲット層に形成しているが、その形状や引き出し方法については、特に規定されてはいない。 When drilling a stub, a conventional printed wiring board has a circuit wiring through which a signal originally flows in order to detect the stop position (depth) of the drill that advances while scraping through holes from one surface (lower surface) of the printed wiring board. Has formed an irrelevant land on the back drill target layer, but its shape and pull-out method are not specified.

通常、各配線層の深さ毎に設定したバックドリルターゲット層に、ドリルの停止位置を検出するため、スルーホールから同一直線上に配線を引き出してその先端に円形のランドを形成したテストクーポンを配置するのが一般的である。 Normally, in order to detect the stop position of the drill in the back drill target layer set for each depth of each wiring layer, a test coupon is drawn from the through hole on the same straight line and a circular land is formed at the tip. It is common to place it.

特開2016−122825号公報Japanese Unexamined Patent Publication No. 2016-122825

このように、従来は、スルーホールを起点として配線を下層のものほど長く引き出し上層のものと異なる位置にずらしてランドを配置するため、バックドリルターゲット層の段数(種類)が増えれば増えるほど、下層の引き出し配線を長くせざるを得ず、テストクーポン形成のための配線面積が増加することになる。 In this way, conventionally, the wiring is drawn longer from the through hole as the starting point for the lower layer, and the land is arranged at a position different from that for the upper layer. Therefore, as the number of stages (types) of the back drill target layer increases, the more There is no choice but to lengthen the lead-out wiring of the lower layer, which increases the wiring area for forming the test coupon.

配線面積が大きくなると、バックドリル加工箇所近傍にテストクーポンを配置できず、テストクーポンまでの距離が遠くなる問題がある。またバックドリル加工箇所からテストクーポンの各ランドまでの距離の差が大きいと、その分だけ測定誤差が増えるため加工精度の面で不利になるという問題がある。 If the wiring area becomes large, the test coupon cannot be placed near the back drilling portion, and there is a problem that the distance to the test coupon becomes long. Further, if the difference in the distance from the back drilled portion to each land of the test coupon is large, the measurement error increases by that amount, which is disadvantageous in terms of machining accuracy.

本発明はこのような課題を解決するためになされたもので、バックドリル加工の精度を向上させると共に、テストクーポンの必要面積を減少させることができる印刷配線板および印刷配線板の製造方法を提供することにある。 The present invention has been made to solve such a problem, and provides a printed wiring board and a method for manufacturing a printed wiring board capable of improving the accuracy of back drilling and reducing the required area of a test coupon. To do.

本発明の印刷配線板は、複数の層を有し前記層に回路配線を形成した絶縁基板と、前記絶縁基板の表裏を貫通する貫通孔の内壁に形成した導体により目的の層との電気的な層間接続を行う第1スルーホールと、前記第1スルーホールを含む第1の区画に、前記第1スルーホールと隣接して他のランドと積層方向に重ならないように層内に配置されたスタブの深さ検出用の複数のランドと、前記複数のランドと前記第1スルーホールとをそれぞれ接続する複数の第1配線とを具備し、積層方向から透視して各ランドの中心を結ぶ線分が正方形または六角形になるように前記複数のランドを配置したことを特徴とする。
In the printed wiring board of the present invention, an insulating substrate having a plurality of layers and having circuit wiring formed in the layers and a target layer by a conductor formed in an inner wall of a through hole penetrating the front and back of the insulating substrate are electrically connected. The first through hole for which the interlayer connection is performed and the first section including the first through hole are arranged in the layer adjacent to the first through hole so as not to overlap with other lands in the stacking direction. A line that includes a plurality of lands for detecting the depth of the stub and a plurality of first wirings that connect the plurality of lands and the first through hole, respectively, and connects the centers of the lands as viewed from the stacking direction. The plurality of lands are arranged so that the minutes are square or hexagonal .

本発明の印刷配線板の製造方法は、絶縁基板の複数の層に回路配線を形成する工程と、前記絶縁基板の表裏面を貫通する貫通孔の内壁にめっき処理を施して第1スルーホールおよび第2スルーホールを形成し、前記第2スルーホールを介して目的の層の前記回路配線と電気的な層間接続を行う工程と、前記第2スルーホールの前記回路配線が前記層間接続されていない不要部分であるスタブの深さを検出するために、前記第1スルーホールを含む第1の区画内に、前記第1スルーホールと隣接して他のランドと積層方向に重ならないように複数のランドを、積層方向から透視して各ランドの中心を結ぶ線分が正方形または六角形になるように配置する工程と、前記複数のランドと前記第1スルーホールとをそれぞれ接続する複数の第1配線を形成する工程とを有する。 The method for manufacturing a printed wiring board of the present invention includes a step of forming circuit wiring in a plurality of layers of an insulating substrate and a first through hole and a first through hole by plating the inner wall of a through hole penetrating the front and back surfaces of the insulating substrate. The step of forming the second through hole and electrically interlayerly connecting the circuit wiring of the target layer through the second through hole and the circuit wiring of the second through hole are not interconnected. In order to detect the depth of the stub which is an unnecessary portion, a plurality of stubs in the first section including the first through hole so as to be adjacent to the first through hole and not overlap with other lands in the stacking direction. A step of arranging the lands so that the line connecting the centers of the lands is a square or a hexagon when viewed from the stacking direction, and a plurality of firsts connecting the plurality of lands and the first through holes, respectively. It has a step of forming a wiring.

本発明によれば、バックドリル加工の精度を向上させると共に、テストクーポンの必要面積を減少させることができる。 According to the present invention, the accuracy of back drilling can be improved and the required area of the test coupon can be reduced.

一つの実施の形態の印刷配線板の構成を示す斜視図である。It is a perspective view which shows the structure of the printed wiring board of one Embodiment. 図1の印刷配線板のテストクーポンの配置例を、上方から見た透視図である。It is a perspective view which looked at the arrangement example of the test coupon of the printed wiring board of FIG. 比較例1のテストクーポンの階段状配置(直線配置)の例を上方から見た透視図である。It is a perspective view which looked at the example of the step-like arrangement (straight line arrangement) of the test coupon of the comparative example 1 from above. 他の実施例(テストクーポンを9階層で配置した構成例)を示す図である。It is a figure which shows the other example (the configuration example which arranged the test coupon in 9 layers). 他の実施例(テストクーポンを12階層で配置した構成例)を示す図である。It is a figure which shows the other example (the configuration example which arranged the test coupon in 12 layers). 他の実施例(テストクーポンを六方格子状に配置した構成例)を示す図である。It is a figure which shows another Example (a configuration example which arranged the test coupon in a hexagonal grid pattern). 比較例1(直線配置)と本発明(螺旋配置)との階層数毎の面積比較表である。It is an area comparison table for each number of layers of Comparative Example 1 (straight line arrangement) and the present invention (spiral arrangement).

以下、図面を参照して本発明の一つの実施の形態を詳細に説明する。図1は本発明の一つの実施の形態の印刷配線板の構成を示す図である。 Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a diagram showing a configuration of a printed wiring board according to an embodiment of the present invention.

図1に示すように、この実施形態の印刷配線板は、多層構造の絶縁基板10を備える。絶縁基板10は、例えば9層などの複数の絶縁層を有しており、各絶縁層の間には、電気的な回路を構成する回路配線(図示せず)が形成されている。回路配線は、配線パターン、導体層などともいう。この実施形態では、「回路配線」は、部品実装後に装置として機能する配線、単なる「配線」という記載のものはテストクーポン等それ以外の配線として定義する。 As shown in FIG. 1, the printed wiring board of this embodiment includes an insulating substrate 10 having a multi-layer structure. The insulating substrate 10 has a plurality of insulating layers such as nine layers, and circuit wiring (not shown) constituting an electrical circuit is formed between the insulating layers. The circuit wiring is also referred to as a wiring pattern, a conductor layer, or the like. In this embodiment, "circuit wiring" is defined as wiring that functions as a device after component mounting, and "wiring" that is simply described is defined as other wiring such as a test coupon.

絶縁基板10には、複数の第1配線としての配線12と、第2配線としての配線13が形成されている。配線12は、各層のランドR1〜R8と第1スルーホールとしてのスルーホール11とをそれぞれ接続するものである。配線13は、回路配線とは接続されずに、層に沿ってスルーホール11から基板端部に延びて接続される配線であり、スタブの深さを検出する際に基板端部よりランドR1〜R8に通電するための配線である。配線12、ランドR1〜R8、スルーホール11の集合体が、テストクーポンである。 The insulating substrate 10 is formed with a plurality of wirings 12 as first wirings and wirings 13 as second wirings. The wiring 12 connects the lands R1 to R8 of each layer and the through holes 11 as the first through holes, respectively. The wiring 13 is a wiring that is not connected to the circuit wiring but extends from the through hole 11 to the end of the board along the layer, and is connected to the land R1 to the end of the board when detecting the depth of the stub. This is a wiring for energizing R8. The aggregate of the wiring 12, the lands R1 to R8, and the through hole 11 is a test coupon.

絶縁基板10には、上記テストクーポンの一部としてのスルーホール11の他、バックドリル加工対象のスルーホールとしての第2スルーホール(図示せず)が少なくとも形成されている。これらスルーホール11や第2スルーホールは、絶縁基板10の表裏を貫通する貫通孔の内壁にめっき処理を施して導体を形成したものである。 In addition to the through hole 11 as a part of the test coupon, the insulating substrate 10 is formed with at least a second through hole (not shown) as a through hole to be back-drilled. These through holes 11 and the second through holes are formed by plating the inner walls of the through holes penetrating the front and back surfaces of the insulating substrate 10 to form conductors.

第2スルーホールは、目的の層の回路配線と電気的な層間接続を行うものであり、バックドリル加工により不用なスタブを除去すべきスルーホールである。
一方、テストクーポン内のスルーホール11は、スタブを除去すべき対象ではなく、ドリルがランドR1〜R12に接触して、その停止位置を検出するために、ドリルマシンからランドR1〜R12までの印刷配線板内の電気的導通の経路を、配線13とで構成するものである。
The second through hole is for electrically interlayer connection with the circuit wiring of the target layer, and is a through hole for which unnecessary stubs should be removed by back drilling.
On the other hand, the through hole 11 in the test coupon is not a target for removing the stub, and the drill contacts the lands R1 to R12 to print from the drill machine to the lands R1 to R12 in order to detect the stop position. The path of electrical conduction in the wiring board is composed of the wiring 13.

バックドリル加工すべきスルーホールは、回路配線内のスルーホールであり、テストクーポン内のスルーホール11と区別するためにテストクーポン内のスルーホール11を第1スルーホール、バックドリル加工すべきスルーホールは第2スルーホールと称す。つまりスタブが電気特性に悪影響を与える第2スルーホールのみ、スタブをバックドリル加工で除去する。 The through-holes to be back-drilled are through-holes in the circuit wiring, and the through-holes 11 in the test coupon are the first through-holes to be distinguished from the through-holes 11 in the test coupon, and the through-holes to be back-drilled. Is called the second through hole. That is, only the second through hole in which the stub adversely affects the electrical characteristics is removed by back drilling.

回路配線が形成されている層には、第2スルーホールのスタブ加工前に事前にスタブの深さ(位置)を検出するため(テスト切削用)の複数のランドR1〜R8が形成されている。各ランドR1〜R8が形成されている層をバックドリルターゲット層という。ランドR1〜R8は同じ層の回路配線とは接続されていない。 In the layer on which the circuit wiring is formed, a plurality of lands R1 to R8 for detecting the depth (position) of the stub in advance before stub processing of the second through hole (for test cutting) are formed. .. The layer on which each land R1 to R8 is formed is called a back drill target layer. Lands R1 to R8 are not connected to the circuit wiring of the same layer.

図2に示すように、複数のランドR1〜R8は、スルーホール11を含む第1の区画(エリア)としての区画A1に面配置(積層方向に重ならないように各層に配置)されている。各ランドR1〜R8は、積層方向の異なる層に形成されている。また複数のランドR1〜R8は、積層方向に透視した場合に、それぞれが重ならずに、所定形状(例えば円形など)に形成されている。区画A1は中央部にスルーホール11を配置した状態で、その周囲にランドR1〜R8を縦3列、横3列に並べて配置可能なエリアである。 As shown in FIG. 2, the plurality of lands R1 to R8 are arranged in a surface (arranged in each layer so as not to overlap in the stacking direction) in the section A1 as the first section (area) including the through holes 11. The lands R1 to R8 are formed in layers having different stacking directions. Further, the plurality of lands R1 to R8 are formed in a predetermined shape (for example, circular shape) without overlapping each other when viewed through in the stacking direction. The section A1 is an area in which the through holes 11 are arranged in the central portion, and the lands R1 to R8 can be arranged in three vertical rows and three horizontal rows around the through holes 11.

これら複数のランドR1〜R8は、第2スルーホールの、回路配線が層間接続されていない導体の不要部分であるスタブをドリル加工などにより削り取る深さを検出するためのものである。ドリル加工には、例えば既存のバックドリル工法などが用いられる。 These plurality of lands R1 to R8 are for detecting the depth at which the stub, which is an unnecessary portion of the conductor in which the circuit wiring is not interconnected, is scraped off by drilling or the like in the second through hole. For drilling, for example, an existing back drilling method is used.

ランドR1〜R8は、スルーホール11と隣接して他のランドと積層方向に重ならないように層順に隣り合って配置されている。これを「螺旋階段状の配置」と称す。この例では、1つのスルーホール11を中心としたその周囲の区画A1に8つのランドR1〜R8それぞれをスルーホール11と隣接配置している。ランドR1〜R8は、積層方向から透視して見て各ランドR1〜R8の中心を結ぶ線分21が正方格子状(正方形)になるように配置されている。 The lands R1 to R8 are arranged adjacent to the through holes 11 in a layered order so as not to overlap with other lands in the stacking direction. This is called a "spiral staircase arrangement". In this example, each of the eight lands R1 to R8 is arranged adjacent to the through hole 11 in the section A1 around the one through hole 11. The lands R1 to R8 are arranged so that the line segments 21 connecting the centers of the lands R1 to R8 form a square grid when viewed from the stacking direction.

ここで、バックドリルターゲット層が8層の場合で本願発明の螺旋配置(図2の螺旋階段状配置の例)と比較例1(図3の直線階段状配置例)とを面積で比較して説明する。
比較条件としては、深さ種類(階層)が8種類(階層)、ランドR1〜R8のランド径が1mm、各層を接続するスルーホール11の外層ランド(図示せず)径が1mmとし、各ランドR1〜R8から回路配線(配線パターン)までの間隙B1を0.5mmずつ空ける必要があるものとする。
Here, when the back drill target layer is 8 layers, the spiral arrangement of the present invention (example of spiral staircase arrangement in FIG. 2) and comparative example 1 (example of linear staircase arrangement in FIG. 3) are compared in terms of area. explain.
As comparison conditions, eight types of depth types (layers), land diameters of lands R1 to R8 are 1 mm, and outer layer land (not shown) diameter of the through hole 11 connecting each layer is 1 mm, and each land is used. It is assumed that the gap B1 from R1 to R8 to the circuit wiring (wiring pattern) needs to be opened by 0.5 mm.

<比較例1のテストクーポン配置>
図3に示すように、積層方向から透視した場合に基板面を直線的にかつ配線端面から見て階段状にランドR1〜R8を配置した比較例1(直線配置)の場合、8層に渡って設けたランドR1〜R8と、これらランドR1〜R8を接続するスルーホール11と、ランドR1〜R8までの間隙B1とを設けた場合(8つのランド+1つのスルーホール+間隙)、ランドR1の中心からランドR8の中心までの距離(中心間距離)は7mm、必要な面積は10mm×2mm=20mmとなる。なお、8層以外に、例えば9層の場合は中心間距離)は8mm、12層の場合は中心間距離)は11mmとなる。
<Placement of test coupon in Comparative Example 1>
As shown in FIG. 3, in the case of Comparative Example 1 (straight line arrangement) in which the lands R1 to R8 are arranged linearly and stepwise when viewed from the wiring end surface when viewed from the stacking direction, the number of layers is eight. When the lands R1 to R8, the through holes 11 connecting the lands R1 to R8, and the gap B1 between the lands R1 to R8 are provided (8 lands + 1 through hole + gap), the lands R1 The distance from the center to the center of the land R8 (distance between the centers) is 7 mm, and the required area is 10 mm × 2 mm = 20 mm 2 . In addition to the 8 layers, for example, in the case of 9 layers, the center-to-center distance) is 8 mm, and in the case of 12 layers, the center-to-center distance) is 11 mm.

<本発明のテストクーポン配置>
一方、図2に示した本発明のランドR1〜R8の螺旋配置では、縦幅Y1は3つのランドR8,R1,R2の直径+(間隙B1×2)=4mm、横幅X1も3つのランドR2,R3,R4の直径+(間隙B1×2)=4mmであり、その面積S0は、Y1×X1=16mmとなり、比較例1の配置よりも本発明のランドR1〜R8の配置の方が必要面積を4mm分、小さくできることがわかる。
<Placement of test coupon of the present invention>
On the other hand, in the spiral arrangement of the lands R1 to R8 of the present invention shown in FIG. 2, the vertical width Y1 is the diameter of the three lands R8, R1 and R2 + (gap B1 × 2) = 4 mm, and the horizontal width X1 is also three lands R2. , R3, R4 diameter + (gap B1 × 2) = 4 mm, and the area S0 is Y1 × X1 = 16 mm 2 , and the arrangement of lands R1 to R8 of the present invention is better than the arrangement of Comparative Example 1. It can be seen that the required area can be reduced by 4 mm and 2 minutes.

また、本発明では、最も遠い対角に位置するランド間の距離、例えばランドR8とランドR4との中心間距離H1は2.8mmであり、比較例1の中心間距離7mmに比べて距離が1/2以下になっていることがわかる。 Further, in the present invention, the distance between the lands located at the farthest diagonal, for example, the center-to-center distance H1 between the lands R8 and the lands R4 is 2.8 mm, which is larger than the center-to-center distance of 7 mm in Comparative Example 1. It can be seen that it is less than 1/2.

以下、この実施形態の印刷配線板の製造方法を説明する。
この印刷配線板の場合、絶縁基板10の複数の層に回路配線を形成する。続いて、絶縁基板10の表裏面を貫通する貫通孔を形成し、形成した貫通孔の内壁にめっき処理を施して導体を形成し、目的の層の回路配線と電気的な層間接続を行う。
Hereinafter, a method for manufacturing the printed wiring board of this embodiment will be described.
In the case of this printed wiring board, circuit wiring is formed in a plurality of layers of the insulating substrate 10. Subsequently, a through hole penetrating the front and back surfaces of the insulating substrate 10 is formed, and the inner wall of the formed through hole is plated to form a conductor, and electrical interlayer connection is performed with the circuit wiring of the target layer.

続いて、第2スルーホールの、回路配線が層間接続されてない導体の不要部分であるスタブの深さを検出するために、スルーホール11を含む第1の区画A内に、スルーホール11と隣接して他のランドR1〜R8と積層方向に重ならないように複数のランドR1〜R8を配置する。 Subsequently, in order to detect the depth of the stub, which is an unnecessary part of the conductor in which the circuit wiring is not interconnected, in the second through hole, the through hole 11 is formed in the first section A including the through hole 11. A plurality of lands R1 to R8 are arranged adjacent to each other so as not to overlap with other lands R1 to R8 in the stacking direction.

また、複数のランドR1〜R8とスルーホール11とをそれぞれ接続する複数の配線12を形成し、さらに回路配線とは接続されずに、スルーホール11から基板端部に延びる配線13を形成する。このようにして配線12と配線13、ランドR1〜R8を形成した印刷配線板または印刷配線板の中間体を形成する。 Further, a plurality of wirings 12 for connecting the plurality of lands R1 to R8 and the through holes 11 are formed, and a wiring 13 extending from the through holes 11 to the end of the substrate is formed without being connected to the circuit wiring. In this way, a printed wiring board or an intermediate of the printed wiring board on which the wiring 12, the wiring 13, and the lands R1 to R8 are formed is formed.

なお「中間体」とは、印刷配線板を製造する際に、製造パネルの外枠の外形加工で廃棄される部分にテストクーポンを作製した状態のものであり、印刷配線板内にテストクーポンを作製し、最終的に残るものが「印刷配線板」である。以降、「印刷配線板の中間体」についても、「印刷配線板」と称す。 The "intermediate body" is a state in which a test coupon is produced on the part to be discarded in the outer frame processing of the outer frame of the manufacturing panel when the printed wiring board is manufactured, and the test coupon is placed in the printed wiring board. What is manufactured and finally remains is a "printed wiring board". Hereinafter, the "intermediate body of the printed wiring board" is also referred to as the "printed wiring board".

続いて、印刷配線板に対して、スタブ除去のためのバックドリル加工を行う際には、ランドR1〜R8に通電し、絶縁基板10の一方の面(下面)を、不用なスタブの深さ(位置)を検出すべきランドR1〜R8の面方向の位置にドリルを移動し、その位置においてドリルで印刷配線板を切削してゆき、バックドリル工法でドリルの先端が停止すべきランドR1〜R8に当接した位置をスタブの深さとして検出する。 Subsequently, when back-drilling the printed wiring board for removing stubs, the lands R1 to R8 are energized, and one surface (lower surface) of the insulating substrate 10 is subjected to an unnecessary stub depth. Move the drill to a position in the plane direction of lands R1 to R8 where (position) should be detected, cut the printed wiring board with the drill at that position, and land R1 to stop the tip of the drill by the back drill method. The position in contact with R8 is detected as the depth of the stub.

そして、ドリルを実際にスタブ除去すべき第2スルーホール(図示せず)の位置に移して、上記検出した深さに基づいて、バックドリル工法により第2スルーホールの導体を削ってゆき、第2スルーホールから不要な導体部分であるスタブを除去する。 Then, the drill is moved to the position of the second through hole (not shown) where the stub should be actually removed, and the conductor of the second through hole is scraped by the back drill method based on the detected depth. 2 Remove unnecessary conductor stubs from the through holes.

なお、ここに示した製造方法の例は一例であり、各工程を入れ替え、また新たな工程を追加したり、一部の工程を削除することで、製造方法をさまざまに変えることも可能である。 The example of the manufacturing method shown here is an example, and it is possible to change the manufacturing method in various ways by exchanging each process, adding a new process, or deleting a part of the processes. ..

このようにこの実施の形態の印刷配線板によれば、スルーホール11を含む区画Aに、スルーホール11と隣接して他のランドと積層方向に重ならないようにランドR1〜R8を配置、例えばスルーホール11の周囲にランドR1〜R8を螺旋階段状に配置することにより、各ランドR1〜R8間の距離を短くでき、バックドリル加工の精度を向上させると共に、ランドR1〜R8形成のために必要な面積S0を狭くでき、その分、本来回路配線のために割り当てる印刷配線板の領域を犠牲にせずにテストクーポンを配置することができる。螺旋階段状とは、異なる層で、積層方向に重ならず、三次元的に螺旋状である状態をいう。 As described above, according to the printed wiring board of this embodiment, lands R1 to R8 are arranged in the section A including the through hole 11 so as to be adjacent to the through hole 11 and not overlap with other lands in the stacking direction, for example. By arranging the lands R1 to R8 in a spiral staircase around the through hole 11, the distance between the lands R1 to R8 can be shortened, the accuracy of back drilling can be improved, and the lands R1 to R8 can be formed. The required area S0 can be narrowed, and the test coupon can be arranged without sacrificing the area of the printed wiring board originally allocated for the circuit wiring. The spiral staircase is a state in which different layers are three-dimensionally spiral without overlapping in the stacking direction.

より具体的には、以下のような効果がある。
ランドR1〜R8を面配置(スルーホール11を中心に螺旋階段状に配置)することで、比較例1のように階段状であっても直線的に配置した場合に比べてランドR1〜R8を形成する上で必要な面積S0が小さくなり(比較例1の20mmに対して本発明は16mm)、その差分、従来はテストクーポンを形成できなかった領域であっても、テストクーポンを形成することが可能になる。
More specifically, it has the following effects.
By arranging the lands R1 to R8 on a surface (arranging them in a spiral staircase shape centering on the through hole 11), the lands R1 to R8 can be arranged in a linear manner even if they are stepped as in Comparative Example 1. becomes small area S0 needed to form (the present invention to 20 mm 2 of Comparative example 1 is 16 mm 2), the difference, even in the prior art could not form a test coupon region, forming a test coupon It will be possible to do.

また、ランドR1〜R8を配置した区画A1のうち、対角に位置する一方の端のランド中心から他方の端のランド中心までの中心間距離H1が、比較例1の7mmに対して本発明は2.8mmになり、直線階段状のものよりも半分近く短くなるので、実際に積層基板において層毎に形成したランドR1〜R8の深さの検出ばらつきが少なくなり、バックドリル加工の加工精度を向上することができる。 Further, in the section A1 in which the lands R1 to R8 are arranged, the center-to-center distance H1 from the land center of one end located diagonally to the land center of the other end is the present invention with respect to 7 mm of Comparative Example 1. Is 2.8 mm, which is almost half shorter than that of a straight stepped one, so that the detection variation of the depths of lands R1 to R8 actually formed for each layer on the laminated substrate is reduced, and the machining accuracy of back drilling is reduced. Can be improved.

次に、図4乃至図7を参照してランドの数や配置を変更した変形例を説明する。
図4に示すように、例えば10層の印刷配線板の深さが9種類(9階層)のものにランドR1〜R9を配置する場合、ランドR9が、図2に示した区画A1の横幅X1には収まりきらなくなるため、区画A1に囲む第2区画である区画A2を設け、その横幅X2の中に、ランドR8に隣接させてランドR9を配置する。区画A2は、区画A1を両側にランド1つの直径分だけ広げた区画である。
Next, a modified example in which the number and arrangement of lands are changed will be described with reference to FIGS. 4 to 7.
As shown in FIG. 4, for example, when the lands R1 to R9 are arranged in 9 types (9 layers) of 10-layer printed wiring boards, the lands R9 are the width X1 of the section A1 shown in FIG. A2, which is a second section surrounded by the section A1, is provided, and the land R9 is arranged adjacent to the land R8 in the width X2 thereof. The compartment A2 is a compartment in which the compartment A1 is expanded on both sides by the diameter of one land.

この場合のランドR1〜R9を形成するために必要な面積S1は、図2に示した寸法条件に従うと、縦幅Y1は4mm、横幅X2は5mmとなり、Y1×X2=20mmとなる。 According to the dimensional conditions shown in FIG. 2, the area S1 required to form the lands R1 to R9 in this case is 4 mm in the vertical width Y1 and 5 mm in the horizontal width X2, and Y1 × X2 = 20 mm 2 .

また、最も遠い対角に位置するランド間の距離、例えばランドR9とランドR4との中心間距離H2は3.6mmであり、この例についても比較例1(直線配置)の中心間距離8mm(図示せず)に比べて十分短くなることがわかる。 Further, the distance between the lands located at the farthest diagonal, for example, the distance H2 between the centers of the lands R9 and R4 is 3.6 mm, and in this example as well, the distance between the centers of Comparative Example 1 (straight line arrangement) is 8 mm ( It can be seen that it is sufficiently shorter than (not shown).

図5に示すように、例えば13層の印刷配線板の深さが12種類(12階層)のものにランドR1〜R12を配置する場合、ランドR12が図2に示した縦幅Y1に収まりきらなくなるため、区画A2の縦幅Y2の中でランドR11に隣接させてランドR12を配置する。区画A2は、区画A1よりも縦横両側にランド1つ分の直径だけ広いものである。 As shown in FIG. 5, for example, when the lands R1 to R12 are arranged in 12 types (12 layers) of 13-layer printed wiring boards, the lands R12 may not fit in the vertical width Y1 shown in FIG. The land R12 is arranged adjacent to the land R11 in the vertical width Y2 of the compartment A2. The compartment A2 is wider than the compartment A1 by the diameter of one land on both the vertical and horizontal sides.

この場合のランドR1〜R12を形成するために必要な面積S2は、図2に示した寸法条件に従うと、縦幅Y2は5mm、横幅X2は5mmとなり、Y2×X2=25mmとなる。 According to the dimensional conditions shown in FIG. 2, the area S2 required to form the lands R1 to R12 in this case is 5 mm in the vertical width Y2 and 5 mm in the horizontal width X2, and Y2 × X2 = 25 mm 2 .

また、最も遠い対角に位置するランド間の距離、例えばランドR12とランドR6との中心間距離H3は4.2mmであり、この例についても比較例1(直線配置)の中心間距離11mm(図示せず)に比べて十分短くなっていることがわかる。
すなわち、上記図4、図5に示した変形例によれば、テストクーポンの最も遠い対角に位置するランド間の距離を短くすることで、バックドリルの加工深さ毎の測定精度が向上し、この結果、バックドリル加工精度を向上させることができる。
Further, the distance between the lands located at the farthest diagonal, for example, the distance H3 between the centers of the lands R12 and R6 is 4.2 mm, and in this example as well, the distance between the centers of Comparative Example 1 (straight line arrangement) is 11 mm ( It can be seen that it is sufficiently shorter than (not shown).
That is, according to the modified examples shown in FIGS. 4 and 5, the measurement accuracy for each processing depth of the back drill is improved by shortening the distance between the lands located at the farthest diagonals of the test coupon. As a result, the back drilling accuracy can be improved.

図6に示すように、例えば7層の印刷配線板の深さが6種類(6階層)のものにランドR1〜R6を配置する場合、積層方向から透視して見て各ランドR1〜R6の中心を結ぶ線分が六方格子状(六角形22)になるように複数のランドR1〜R6を配置する。このように配置することで、スルーホール11から等距離にランドR1〜R6を配置することができ、積層基板において層毎に形成したランドR1〜R6の深さの検出ばらつきが少なくなり、バックドリル加工の加工精度を向上させることができる。 As shown in FIG. 6, for example, when lands R1 to R6 are arranged in six layers (six layers) of seven-layer printed wiring boards, the lands R1 to R6 are viewed from the stacking direction. A plurality of lands R1 to R6 are arranged so that the line segments connecting the centers form a hexagonal grid (hexagon 22). By arranging in this way, the lands R1 to R6 can be arranged equidistantly from the through holes 11, and the detection variation of the depths of the lands R1 to R6 formed for each layer on the laminated substrate is reduced, and the back drill The processing accuracy of processing can be improved.

上記図4乃至図6に示した例は一例であり、バックドリルターゲット層の階層数を1〜15層までにしたときの比較例1(直線配置)と本発明(螺旋配置)の面積比較を図7に示す。 The example shown in FIGS. 4 to 6 is an example, and the area comparison between Comparative Example 1 (straight line arrangement) and the present invention (spiral arrangement) when the number of layers of the back drill target layer is 1 to 15 layers is compared. It is shown in FIG.

この図7より、11層のケースで、比較例1の面積が26mmに対して、本発明(螺旋配置)の面積が20mmとなり、面積差が6mm、15層のケースで、比較例1の面積が34mmに対して、本発明(螺旋配置)の面積が25mmとなり、面積差が9mmとなり、層数が多くなるほど、面積差が大きくなることがわかる。 From FIG. 7, in the case of 11 layers, the area of Comparative Example 1 is 26 mm 2 , the area of the present invention (spiral arrangement) is 20 mm 2 , and the area difference is 6 mm 2 , 15 layers. It can be seen that the area of 1 is 34 mm 2 , the area of the present invention (spiral arrangement) is 25 mm 2 , the area difference is 9 mm 2 , and the area difference increases as the number of layers increases.

本発明の実施の形態を説明したが、この実施の形態は、例として示したものであり、この他の様々な形態で実施が可能であり、発明の要旨を逸脱しない範囲で、構成要素の省略、置き換え、変更を行うことができる。 Although the embodiment of the present invention has been described, this embodiment is shown as an example, and can be implemented in various other forms, and the components of the present invention are not deviated from the gist of the invention. It can be omitted, replaced, or changed.

10…絶縁基板、11…スルーホール、12、13…配線、A1、A2…区画、B1…間隙、H1、H2、H3…中心間距離、R1〜R12…ランド、S0、S1、S2…面積、X1、X2…横幅、Y1、Y2…縦幅。 10 ... Insulated substrate, 11 ... Through hole, 12, 13 ... Wiring, A1, A2 ... Section, B1 ... Gap, H1, H2, H3 ... Center distance, R1 to R12 ... Land, S0, S1, S2 ... Area, X1, X2 ... width, Y1, Y2 ... height.

Claims (6)

複数の層を有し前記層に回路配線を形成した絶縁基板と、
前記絶縁基板の表裏を貫通する貫通孔の内壁に形成した導体により目的の層との電気的な層間接続を行う第1スルーホールと、
前記第1スルーホールを含む第1の区画に、前記第1スルーホールと隣接して他のランドと積層方向に重ならないように層内に配置されたスタブの深さ検出用の複数のランドと、
前記複数のランドと前記第1スルーホールとをそれぞれ接続する複数の第1配線とを具備し、
積層方向から透視して各ランドの中心を結ぶ線分が正方形または六角形になるように前記複数のランドを配置したことを特徴とする印刷配線板。
An insulating substrate having a plurality of layers and having circuit wiring formed in the layers,
A first through hole that electrically interconnects the target layer with a conductor formed in the inner wall of the through hole that penetrates the front and back of the insulating substrate.
In the first section including the first through hole, a plurality of lands for detecting the depth of the stub arranged in the layer adjacent to the first through hole so as not to overlap with other lands in the stacking direction. ,
A plurality of first wirings for connecting the plurality of lands and the first through holes are provided .
A printed wiring board characterized in that the plurality of lands are arranged so that a line segment connecting the centers of the lands is square or hexagonal when viewed from the stacking direction.
前記第1の区画に収まりきらない前記ランドを、前記第1の区画を囲む第2の区画に配置したことを特徴とする請求項1に記載の印刷配線板。 The printed wiring board according to claim 1, wherein the land that does not fit in the first section is arranged in a second section that surrounds the first section. 前記回路配線とは接続されずに、前記第1スルーホールから基板端部に延びる第2配線をさらに具備することを特徴とする請求項1または請求項2に記載の印刷配線板。 The printed wiring board according to claim 1 or 2, further comprising a second wiring extending from the first through hole to the end of the substrate without being connected to the circuit wiring. 絶縁基板の複数の層に回路配線を形成する工程と、
前記絶縁基板の表裏面を貫通する貫通孔の内壁にめっき処理を施して第1スルーホールおよび第2スルーホールを形成し、前記第2スルーホールを介して目的の層の前記回路配線と電気的な層間接続を行う工程と、
前記第2スルーホールの前記回路配線が前記層間接続されていない不要部分であるスタブの深さを検出するために、前記第1スルーホールを含む第1の区画内に、前記第1スルーホールと隣接して他のランドと積層方向に重ならないように複数のランドを、積層方向から透視して各ランドの中心を結ぶ線分が正方形または六角形になるように配置する工程と、
前記複数のランドと前記第1スルーホールとをそれぞれ接続する複数の第1配線を形成する工程と
を有することを特徴とする印刷配線板の製造方法。
The process of forming circuit wiring in multiple layers of an insulating substrate,
The inner wall of the through hole penetrating the front and back surfaces of the insulating substrate is plated to form a first through hole and a second through hole, and the circuit wiring and electrical of the target layer are electrically passed through the second through hole. The process of connecting between layers and
In order to detect the depth of the stub, which is an unnecessary portion where the circuit wiring of the second through hole is not interconnected, the first through hole and the first through hole are formed in the first section including the first through hole. A process of arranging a plurality of lands adjacent to each other so as not to overlap with other lands in the stacking direction so that the line segment connecting the centers of the lands is a square or a hexagon when viewed from the stacking direction.
A method for manufacturing a printed wiring board, which comprises a step of forming a plurality of first wirings for connecting the plurality of lands and the first through holes, respectively.
前記回路配線とは接続されずに、前記第1スルーホールから基板端部に延びる第2配線を形成する工程をさらに有することを特徴とする請求項に記載の印刷配線板の製造方法。 The method for manufacturing a printed wiring board according to claim 4 , further comprising a step of forming a second wiring extending from the first through hole to the end of the substrate without being connected to the circuit wiring. 前記ランドに通電し、前記絶縁基板の一方の面よりバックドリル工法で切削してドリルの先端が前記ランドに当接した位置を前記スタブの深さとして検出する工程と、
検出した前記深さに基づいてバックドリル工法により前記第2スルーホールから前記スタブを除去する工程と
を有する請求項または請求項に記載の印刷配線板の製造方法。
A step of energizing the land, cutting from one surface of the insulating substrate by a back drill method, and detecting the position where the tip of the drill abuts on the land as the depth of the stub.
The method for manufacturing a printed wiring board according to claim 4 or 5 , further comprising a step of removing the stub from the second through hole by a back drill method based on the detected depth.
JP2017106403A 2017-05-30 2017-05-30 Printing wiring board and manufacturing method of printed wiring board Active JP6890471B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017106403A JP6890471B2 (en) 2017-05-30 2017-05-30 Printing wiring board and manufacturing method of printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017106403A JP6890471B2 (en) 2017-05-30 2017-05-30 Printing wiring board and manufacturing method of printed wiring board

Publications (2)

Publication Number Publication Date
JP2018206789A JP2018206789A (en) 2018-12-27
JP6890471B2 true JP6890471B2 (en) 2021-06-18

Family

ID=64958119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017106403A Active JP6890471B2 (en) 2017-05-30 2017-05-30 Printing wiring board and manufacturing method of printed wiring board

Country Status (1)

Country Link
JP (1) JP6890471B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020145332A (en) * 2019-03-07 2020-09-10 日立化成株式会社 Printed-circuit board and manufacturing method of printed-circuit board
CN110475432B (en) * 2019-08-08 2021-05-11 沪士电子股份有限公司 PCB and manufacturing and back drilling method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218925A (en) * 2007-03-07 2008-09-18 Fujitsu Ltd Wiring board, manufacturing method of wiring board and inspection method thereof
JP4901602B2 (en) * 2007-06-22 2012-03-21 日立ビアメカニクス株式会社 Printed circuit board manufacturing method and printed circuit board
JP5691762B2 (en) * 2011-04-11 2015-04-01 日本電気株式会社 Method for manufacturing printed circuit board

Also Published As

Publication number Publication date
JP2018206789A (en) 2018-12-27

Similar Documents

Publication Publication Date Title
KR101748507B1 (en) Selective partitioning of via structures in printed circuit boards
JP4923884B2 (en) Multilayer printed wiring board and manufacturing method thereof
US20080277154A1 (en) Process for making stubless printed circuit boards
US7750249B2 (en) Multilayer printed circuit board and method of manufacturing same
KR20060065539A (en) Multi-layered circuit board and manufacturing method of multi-layered circuit board
US10820420B2 (en) Printed circuit boards with thick-wall vias
JP6890471B2 (en) Printing wiring board and manufacturing method of printed wiring board
JP4617900B2 (en) Built-up printed wiring board structure and processing method of built-up printed wiring board
JP5691762B2 (en) Method for manufacturing printed circuit board
JP2015185735A (en) Multilayer wiring board and manufacturing method therefor
JP2008153441A (en) Wiring substrate, and manufacturing method thereof
WO2010052783A1 (en) Multilayer printed circuit board, method for examining multilayer printed circuit board, system for examining multilayer printed circuit board, and method for manufacturing multilayer printed circuit board
JP6191465B2 (en) Printed circuit board inspection method and printed circuit board
KR101003391B1 (en) Method of processing hole of printed circuit board
US20060175081A1 (en) method for electrical interconnection between printed wiring board layers using through holes with solid core conductive material
JP2010205953A (en) Interlayer connection hole of printed wiring board, and method of making the interlayer connection hole
JP2005268318A (en) Method for manufacturing multilayer printed wiring board
KR20180075171A (en) Structure and method for diagonal via connected a layer spacing of PCB substrate
JP2009060151A (en) Production process of laminated wiring board
JP2017069318A (en) Multilayer wiring board
JP4119702B2 (en) Inspection method for multilayer printed wiring boards
JP2019029559A (en) Multilayer wiring board and manufacturing method thereof
JP5721541B2 (en) Manufacturing method of component mounting printed wiring board
JP4963495B2 (en) Laminated wiring board and manufacturing method thereof
KR20130069144A (en) Method of manufacturing printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210525

R150 Certificate of patent or registration of utility model

Ref document number: 6890471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150