JP6890401B2 - Multiple mode storage management device, multiple mode storage device, and its selection latent exposure (SUE) mapping operation method - Google Patents
Multiple mode storage management device, multiple mode storage device, and its selection latent exposure (SUE) mapping operation method Download PDFInfo
- Publication number
- JP6890401B2 JP6890401B2 JP2016220253A JP2016220253A JP6890401B2 JP 6890401 B2 JP6890401 B2 JP 6890401B2 JP 2016220253 A JP2016220253 A JP 2016220253A JP 2016220253 A JP2016220253 A JP 2016220253A JP 6890401 B2 JP6890401 B2 JP 6890401B2
- Authority
- JP
- Japan
- Prior art keywords
- storage
- storage device
- sue
- blocks
- user data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013507 mapping Methods 0.000 title claims description 112
- 238000000034 method Methods 0.000 title claims description 75
- 238000007726 management method Methods 0.000 claims description 170
- 238000005192 partition Methods 0.000 claims description 73
- 230000015654 memory Effects 0.000 claims description 67
- 230000005540 biological transmission Effects 0.000 claims description 48
- 230000006870 function Effects 0.000 claims description 41
- 238000013144 data compression Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 22
- 238000012545 processing Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 4
- 238000013480 data collection Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 description 56
- 238000010586 diagram Methods 0.000 description 55
- 239000000872 buffer Substances 0.000 description 35
- 230000000694 effects Effects 0.000 description 31
- 238000013459 approach Methods 0.000 description 14
- 230000006837 decompression Effects 0.000 description 11
- 238000012423 maintenance Methods 0.000 description 10
- 238000011084 recovery Methods 0.000 description 9
- 238000011069 regeneration method Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 230000006835 compression Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 230000008929 regeneration Effects 0.000 description 6
- 230000001351 cycling effect Effects 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 235000019580 granularity Nutrition 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- NOIWEHDTLCFLHV-UHFFFAOYSA-N 2-[2-(dimethylamino)-2-oxoethoxy]benzamide Chemical compound CN(C)C(=O)COC1=CC=CC=C1C(N)=O NOIWEHDTLCFLHV-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 208000013774 myofibrillar myopathy 9 Diseases 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0626—Reducing size or complexity of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/15—Use in a specific computing environment
- G06F2212/152—Virtualized environment, e.g. logically partitioned system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7207—Details relating to flash memory management management of metadata or control data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Description
本発明は情報格納（Ｉｎｆｏｒｍａｔｉｏｎ Ｓｔｏｒａｇｅ）に関する。 The present invention relates to information storage.
事業、科学、教育、及びエンタテイメントの大部分の分野で、多数の電子技術（例えば、デジタルコンピュータ、計算機、オーディオ装置、ビデオ装備、電話機システム等）は生産性を増加し、費用を削減してきた。これらの電子システムは情報格納システムを伴う動作を遂行する。情報格納動作の遂行に際してその速度及び便宜性は情報格納システムの全般的な性能に大きい影響を与える。しかし、情報格納に関する従来の試案は通常、速度と管理可能な複雑度との間の逆関係（Ｉｎｖｅｒｓｅ Ｒｅｌａｔｉｏｎｓｈｉｐ）を伴い、その両立は困難であった。 In most areas of business, science, education, and entertainment, numerous electronic technologies (eg, digital computers, computers, audio equipment, video equipment, telephone systems, etc.) have increased productivity and reduced costs. These electronic systems perform operations involving information storage systems. The speed and convenience of performing the information storage operation have a great influence on the overall performance of the information storage system. However, conventional tentative proposals for information storage usually involve an inverse relationship between speed and manageable complexity, making it difficult to achieve both.
情報格納システムは２つのカテゴリの中の１つに属する動作を伴なう。１つのカテゴリは使用者によって開始される活動（Ａｃｔｉｖｉｔｙ）と関連する格納動作を含む。他のカテゴリはシステムによって開始される管理及び保守（ｍａｉｎｔｅｎａｎｃｅ）活動を含む。これらの動作の進行速度及びその際の便宜性は、情報を格納するために活用されるアドレス空間（Ａｄｄｒｅｓｓ Ｓｐａｃｅ）の型と関連付けられる。 The information storage system involves operations that belong to one of two categories. One category includes storage operations associated with user-initiated activity. Other categories include management and maintenance activities initiated by the system. The rate of progress of these operations and the convenience in doing so are associated with the type of address space utilized to store the information.
物理アドレス（Ｐｈｙｓｉｃａｌ Ａｄｄｒｅｓｓ）基盤の空間を活用する既存の試案は、理論的には非常に高速の動作が期待されるが、既存の物理アドレス基盤の空間での実際の管理及び保守動作に関する試案は非常に複雑であり、事実上概ね具現されなかった。一方、既存の論理アドレス（Ｌｏｇｉｃａｌ Ａｄｄｒｅｓｓ）空間の管理及び保守は物理アドレス空間に比べて低い複雑度が期待されたが、既存の論理アドレス空間は物理アドレス空間のように高速動作しない。 The existing tentative plan that utilizes the space of the physical address base is theoretically expected to operate at a very high speed, but the tentative plan regarding the actual management and maintenance operation in the space of the existing physical address base is It was so complex that it was virtually unrealized. On the other hand, the management and maintenance of the existing logical address space is expected to be less complicated than the physical address space, but the existing logical address space does not operate at high speed like the physical address space.
既存の格納システムは、従来は許容可能な水準で何とか動作できたが、最近の改善されたアプリケーション（Ａｐｐｌｉｃａｔｉｏｎ）及びプラットフォーム（Ｐｌａｔｆｏｒｍ）からの要求及び宿望であった必要性を充足するには益々不適切になっている。改善されたシステム開発を可能にするために速度向上と管理可能な複雑度の両方を達成しようとする既存の試案は不成功であった。 Existing storage systems have traditionally managed to operate at acceptable levels, but more and more to meet the demands and aspirations of recent improved applications and platforms. It is inappropriate. Existing tentative attempts to achieve both speedup and manageable complexity to enable improved system development have been unsuccessful.
本発明の課題は、情報格納システムにおける速度向上と管理可能な複雑度の両方を達成するために、効率的、且つ効果的な多重モード（Ｍｕｌｔｉｍｏｄｅ）格納接近（ａｐｐｒｏａｃｈ）法を提供することにある。多重モード格納方法は多重の異なる類型のアドレス空間を共に採用できる。 An object of the present invention is to provide an efficient and effective Multimode storage approach method for achieving both speedup and manageable complexity in an information storage system. .. The multiple mode storage method can employ multiple different types of address spaces together.
本発明の一実施形態によれば、使用者データを選別潛在露出（Ｓｅｌｅｃｔｉｖｅ Ｕｎｄｅｒｌｙｉｎｇ Ｅｘｐｏｓｕｒｅ、以下、ＳＵＥという）アドレス空間にマッピングするための装置は、メモリ及びプロセッサを含み、その内、メモリはコンピュータ命令語を格納し、プロセッサはコンピュータ命令語を実行して、複数の論理アドレス基盤のブロックからの第１使用者データを結合してＳＵＥページを生成する。ＳＵＥページは、格納装置内で１つの単位として一括して管理されるメモリセルの対応する物理ブロックを含む複数のダイ（Ｄｉｅ、チップ）の各々の上の該当物理ブロックの該当物理ページに対応する。プロセッサは更に、第１使用者データを論理アドレス空間でＳＵＥページと関連付けるマッピング情報を格納装置に格納する命令を実行する。 According to one embodiment of the present invention, the device for mapping user data to the Selective Underlying Exposure (hereinafter referred to as SUE) address space includes a memory and a processor, in which the memory is a computer instruction. The words are stored and the processor executes computer instructions to combine the first user data from multiple logical address-based blocks to generate a SUE page. The SUE page corresponds to the corresponding physical page of the corresponding physical block on each of the plurality of dies (Die, chip) including the corresponding physical block of the memory cell managed collectively as one unit in the storage device. .. The processor further executes an instruction to store the mapping information that associates the first user data with the SUE page in the logical address space in the storage device.
本発明の実施形態による装置で、複数の論理アドレス基盤のブロックからの第１使用者データを結合して選別潜在露出ページを生成するために、プロセッサはコンピュータ命令語をさらに実行して、論理アドレス基盤のブロックのグループからの第２使用者データを、選別潜在露出アドレスを有する（Ａｄｄｒｅｓｓａｂｌｅ）単位に結合し、選別潜在露出アドレスを有する単位に対応するヘッダを生成し、選別潜在露出アドレスを有する単位及びヘッダの少なくとも一部分を格納装置伝送ブロックに位置させることができる。ヘッダは再生（Ｒｅｃｌａｍａｔｉｏｎ）処理又はデータコレクション（Ｃｏｌｌｅｃｔｉｏｎ）処理を許容するために第２使用者データと関連される情報を含むことができ、複数の論理アドレス基盤のブロックは論理アドレス基盤のブロックのグループを含むことができ、第１使用者データは第２使用者データを含むことができる。 In an apparatus according to an embodiment of the present invention, in order to combine first user data from blocks of a plurality of logical address bases to generate a sorted latent exposure page, the processor further executes computer instructions to generate a logical address. Second user data from a group of underlying blocks is combined into units that have a sorting latent exposure address, a header corresponding to the unit that has a sorting latent exposure address is generated, and a unit that has a sorting latent exposure address. And at least a portion of the header can be located in the containment transmission block. The header can contain information associated with the second user data to allow Reclaim or Collection processing, and multiple logical address-based blocks are a group of logical address-based blocks. The first user data can include the second user data.
本発明の実施形態による装置で、複数の論理アドレス基盤のブロックからの第１使用者データを結合して選別潜在露出ページを生成するために、プロセッサはコンピュータ命令語をさらに実行して、第２使用者データに対してデータ圧縮アルゴリズムを遂行し、複数の追加の選別潜在露出アドレスを有する単位及び対応するヘッダを格納装置伝送ブロックに位置させることができる。 In the apparatus according to the embodiment of the present invention, in order to combine the first user data from the blocks of the plurality of logical address bases to generate the sorted latent exposure page, the processor further executes a computer instruction to generate a second. A data compression algorithm can be performed on the user data and units with multiple additional sorting latent exposure addresses and corresponding headers can be located in the storage device transmission block.
本発明の実施形態による装置で、複数の論理アドレス基盤のブロックからの第１使用者データを結合して選別潜在露出ページを生成するために、プロセッサはコンピュータ命令語をさらに実行して、整数個（Ｉｎｔｅｇｒａｌ Ｎｕｍｂｅｒ）の格納装置伝送ブロックを選別潜在露出ページに結合することができる。 In an apparatus according to an embodiment of the present invention, in order to combine first user data from multiple logical address-based blocks to generate a sorted latent exposure page, the processor further executes computer instructions to generate an integer number. A storage device transmission block of (Integer Number) can be combined with a sorting latent exposure page.
本発明の実施形態によって使用者データを選別潜在露出アドレス空間にマッピングするための方法は、プロセッサを利用して、複数の論理アドレス基盤のブロックからの第１使用者データを結合して格納装置で１つの単位として一括管理されるメモリセルの対応する物理ブロックを含む複数のダイの各々上の該当物理ブロックの該当物理ページに対応する選別潜在露出ページを生成する段階、及び第１使用者データを論理アドレス空間で選別潜在露出ページと関連させるマッピング情報を格納装置に格納する段階を含むことができる。 A method for sorting user data and mapping it to a selected latent exposure address space according to an embodiment of the present invention is to use a processor to combine first user data from blocks of a plurality of logical address infrastructures in a storage device. The stage of generating the sorting latent exposure page corresponding to the corresponding physical page of the corresponding physical block on each of the plurality of dies including the corresponding physical block of the memory cell collectively managed as one unit, and the first user data. It can include the step of storing the mapping information associated with the sorted latent exposure page in the logical address space in the storage device.
本発明の実施形態による方法で、複数の論理アドレス基盤のブロックからの第１使用者データを結合して選別潜在露出ページを生成する段階は、論理アドレス基盤のブロックのグループからの第２使用者データを、選別潜在露出アドレスを有する単位に結合する段階、選別潜在露出アドレスを有する単位に対応するヘッダを生成する段階、及び選別潜在露出アドレスを有する単位及びヘッダの少なくとも一部分を格納装置伝送ブロックに位置させる段階を含むことができる。ヘッダは再生処理又はデータコレクション処理を許容するために第２使用者データと関連付けられる情報を含むことができ、複数の論理アドレス基盤のブロックは論理アドレス基盤のブロックのグループを含むことができ、第１使用者データは第２使用者データを含むことができる。 In the method according to the embodiment of the present invention, the step of combining the first user data from a plurality of logical address-based blocks to generate a sorted latent exposure page is a step of generating a second user from a group of logical address-based blocks. A step of combining data into a unit having a sorting latent exposure address, a step of generating a header corresponding to a unit having a sorting latent exposure address, and at least a part of a unit having a sorting latent exposure address and a header in a storage device transmission block. It can include a step of positioning. The header can contain information associated with the second user data to allow replay processing or data collection processing, and multiple logical address infrastructure blocks can contain a group of logical address infrastructure blocks. 1 User data can include 2nd user data.
本発明の実施形態による方法で、複数の論理アドレス基盤のブロックからの第１使用者データを結合して選別潜在露出ページを生成する段階は、第２使用者データに対してデータ圧縮アルゴリズムを遂行する段階をさらに含むことができる。 In the method according to the embodiment of the present invention, the step of combining the first user data from the blocks of the plurality of logical address bases to generate the sorted latent exposure page executes the data compression algorithm for the second user data. Further steps can be included.
本発明の実施形態による方法で、複数の論理アドレス基盤のブロックからの第１使用者データを結合して選別潜在露出ページを生成する段階は、複数の追加の選別潜在露出アドレスを有する単位及び対応するヘッダを格納装置伝送ブロックに位置させる段階をさらに含むことができる。 In the method according to the embodiment of the present invention, the step of combining the first user data from the blocks of the plurality of logical address bases to generate the selected latent exposure page is a unit having a plurality of additional selected latent exposure addresses and a correspondence. A step of locating the header to be stored in the storage device transmission block can be further included.
本発明の実施形態による方法で、複数の論理アドレス基盤のブロックからの第１使用者データを結合して選別潜在露出ページを生成する段階は、単一の論理アドレス基盤のブロックから始まる（Ｏｒｉｇｉｎａｔｅ）第３使用者データを格納装置伝送ブロック及び引き続く（Ｃｏｎｓｅｃｕｔｉｖｅ）格納装置伝送ブロックに含める段階をさらに含むことができる。 The step of combining first user data from multiple logical address-based blocks to generate a sorted latent exposure page in a method according to an embodiment of the present invention begins with a single logical address-based block (Originate). A step of including the third user data in the storage device transmission block and the subsequent Consident storage device transmission block can be further included.
本発明の実施形態による方法で、複数の論理アドレス基盤のブロックからの第１使用者データを結合して選別潜在露出ページを生成する段階は、単一の論理アドレス基盤のブロックから始まる第３使用者データを選別潜在露出ページ及び引き続く選別潜在露出ページに含める段階をさらに含むことができる。 In the method according to the embodiment of the present invention, the step of combining the first user data from a plurality of logical address-based blocks to generate a sorted latent exposure page is a third use starting from a single logical address-based block. It is possible to further include the step of including the person data in the selected latent exposure page and the subsequent selected latent exposure page.
本発明の実施形態による方法で、複数の論理アドレス基盤のブロックからの第１使用者データを結合して選別潜在露出ページを生成する段階は、整数個の格納装置伝送ブロックを選別潜在露出ページに結合する段階をさらに含むことができる。 In the step of combining the first user data from a plurality of logical address-based blocks to generate a sorted latent exposure page by the method according to the embodiment of the present invention, an integer number of storage device transmission blocks are converted into the sorted latent exposed page. Further binding steps can be included.
本発明の実施形態による方法はホストアプリケーション（Ｈｏｓｔ Ａｐｐｌｉｃａｔｉｏｎ）又は仮想マシン（Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅ）から複数の論理アドレス基盤のブロックを受信する段階をさらに含むことができる。複数の論理アドレス基盤のブロックの各々は格納ネットワーク標準プロトコルと関連付けられるデータの量を含むことができる。 The method according to an embodiment of the present invention can further include the step of receiving a plurality of blocks of logical address infrastructure from a host application (Host Application) or a virtual machine (Virtual Machine). Each block of multiple logical address infrastructures can contain the amount of data associated with the storage network standard protocol.
本発明の実施形態による方法は、選別潜在露出ページを格納装置の選別潜在露出アドレス基盤の使用者領域に格納するために格納装置に伝達する段階、及び選別潜在露出ページと関連付けられるメタデータを格納装置の論理アドレス基盤のシステム領域に格納するために格納装置に伝送する段階をさらに含むことができる。 The method according to an embodiment of the present invention stores a step of transmitting a sorted latent exposure page to a storage device for storing it in the user area of the sorted latent exposure address base of the storage device, and stores metadata associated with the sorted latent exposure page. It can further include a step of transmitting to the storage device for storage in the system area of the logical address infrastructure of the device.
本発明の実施形態による方法は複数の選別潜在露出ページを、格納システムと関連付けられる各格納装置で１つの単位として一括管理されるメモリセルの対応する物理ブロックを含む複数のダイの各々上の該当物理ブロックの該当物理ページに対応するメタページと関連付けらせる段階をさらに含むことができる。複数の選別潜在露出ページは選別潜在露出ページを含むことができる。 The method according to an embodiment of the present invention is applicable on each of a plurality of dies including corresponding physical blocks of memory cells in which a plurality of sorted latent exposure pages are collectively managed as one unit in each storage device associated with the storage system. It can further include a step of associating the physical block with the corresponding metapage of the physical page. A plurality of selected latent exposure pages can include a selected latent exposure page.
本発明の実施形態による方法は複数のメタページを、格納システムと関連付けられる各格納装置で１つの単位として一括管理されるメモリセルの対応する物理ブロックを含む複数のダイの各々上の該当物理ブロックに対応するメタブロックと関連させる段階をさらに含むことができる。複数のメタページの各々は複数のダイの各々上の該当物理ブロックの連関された物理ページに対応することができ、複数のメタページはメタページを含むことができる。 The method according to an embodiment of the present invention is a corresponding physical block on each of a plurality of dies including a corresponding physical block of a memory cell in which a plurality of metapages are collectively managed as one unit in each storage device associated with the storage system. It can further include a step associated with the corresponding metablock. Each of the plurality of metapages can correspond to the associated physical page of the corresponding physical block on each of the plurality of dies, and the plurality of metapages can include the metapage.
本発明の実施形態による方法で、メタブロックは複数の選別潜在露出ブロックとさらに関連されることができる。複数の選別潜在露出ブロックの各々は格納システムと関連される各格納装置で１つの単位として一括管理されるメモリセルの対応する物理ブロックを含む複数のダイの各々上の該当物理ブロックに対応することができる。 By the method according to the embodiment of the present invention, the metablock can be further associated with a plurality of selected latent exposure blocks. Each of the plurality of sorting latent exposure blocks corresponds to the corresponding physical block on each of the plurality of dies including the corresponding physical block of the memory cell which is collectively managed as one unit in each storage device associated with the storage system. Can be done.
本発明の実施形態による多重モード（Ｍｕｌｔｉｍｏｄｅ）格納装置はメモリセルの第１パーティション及びメモリセルの第２パーティションを含むことができる。メモリセルの第１パーティションは選別潜在露出ページに対応する使用者データにプログラムされる１つの単位として一括管理されるメモリセルの対応する物理ブロックを含む複数のダイ上の物理ブロック及び物理ページで構成されることができる。物理ブロック各々の物理ページの各々は複数のダイの部分集合上にあり得る。メモリセルの第２パーティションは選別潜在露出ページを複数の論理アドレス基盤のブロックに連関させる第１マッピングに従ってプログラムされることができる。 The Multimode storage device according to the embodiment of the present invention can include a first partition of a memory cell and a second partition of the memory cell. The first partition of a memory cell consists of physical blocks and physical pages on multiple dies, including the corresponding physical blocks of the memory cell, which are collectively managed as one unit programmed into the user data corresponding to the sorted latent exposure page. Can be done. Physical Block Each physical page can be on a subset of multiple dies. The second partition of the memory cell can be programmed according to the first mapping that links the sorted latent exposed pages to multiple blocks of logical address infrastructure.
本発明の実施形態による多重モード格納装置で、メモリセルの第２パーティションは、選別潜在露出ページを整数個の格納装置伝送ブロックに連関させる第２マッピング、整数個の格納装置伝送ブロックの各々を複数の選別潜在露出アドレスを有する単位及び対応するヘッダに連関させる第３マッピング、及び複数の選別潜在露出アドレスを有する単位の各々を論理アドレス基盤のブロックのグループに連関させる第４マッピングに従ってさらにプログラムされることができる。複数の論理アドレス基盤のブロックは論理アドレス基盤のブロックのグループを含むことができる。 In the multiple mode storage device according to the embodiment of the present invention, the second partition of the memory cell has a plurality of second mappings for associating the sorted latent exposure page with an integer number of storage device transmission blocks, and a plurality of each of the integer number of storage device transmission blocks. Further programmed according to a third mapping that associates a unit with a sorted latent exposure address and a corresponding header, and a fourth mapping that links each of the units with multiple sorted latent exposure addresses to a group of blocks on the logical address base. be able to. Multiple logical address-based blocks can contain a group of logical address-based blocks.
本発明の実施形態による多重モード格納装置で、ヘッダは再生処理又はデータコレクション処理を許容するために複数の選別潜在露出アドレスを有する単位と関連される情報を含むことができる。 In a multi-mode storage device according to an embodiment of the present invention, the header can contain information associated with a unit having a plurality of sorting latent exposure addresses to allow replay processing or data collection processing.
本発明の実施形態による多重モード格納装置で、整数個の格納装置伝送ブロック及び選別潜在露出ページは圧縮されたデータを含むことができる。 In a multi-mode storage device according to an embodiment of the present invention, an integer number of storage device transmission blocks and sorting latent exposure pages can contain compressed data.
本発明の実施形態による多重モード格納接近（ａｐｐｒｏａｃｈ）法は複雑度を管理可能である範囲に制限しながらも、格納システムの性能を改善できる。 The multiple-mode storage approach method according to an embodiment of the present invention can improve the performance of the storage system while limiting the complexity to a manageable range.
この明細書の一部分として組み込まれた添付図面は、本発明の原理を例示的に説明するために含まれており、本発明は、説明に用いた特定の具現例に限定されない。 The accompanying drawings incorporated as part of this specification are included to illustrate the principles of the invention, and the invention is not limited to the particular embodiment used in the description.
上述した特性及び以下詳細な説明は全て本発明の説明及び理解を助けるための例示的な事項である。即ち、本発明はこのような実施形態に限定されなく、他の形態に具体化されることができる。次の実施形態は単なる本発明を完全に開示するための例示であり、本発明が属する技術分野の通常の技術者に本発明を伝達するための説明である。従って、本発明の構成要素を具現するための方法が多数ある場合には、これらの方法の中で特定なもの又はこれと同一性があるものの中で何れも本発明の具現が可能であることを明にする必要がある。 The above-mentioned properties and the following detailed description are all exemplary items to assist in the description and understanding of the present invention. That is, the present invention is not limited to such an embodiment, and can be embodied in other embodiments. The following embodiments are merely examples for fully disclosing the present invention, and are description for transmitting the present invention to ordinary engineers in the technical field to which the present invention belongs. Therefore, when there are many methods for embodying the components of the present invention, the present invention can be embodied in any of these methods that are specific or have the same identity. Need to be clarified.
本明細書で所定の構成が特定要素を含むと言及した場合、又は所定の過程が特定段階を含むと言及した場合は、その外の他の要素又は他の段階がさらに含まれることができることを意味する。即ち、本明細書で使用される用語は特定実施形態を説明するためのことであり、本発明の概念を限定するためのことではない。さらに、発明の理解を助けるために説明した例示はそれの相補的な実施形態も含む。幾つかの例で、本発明の技術思想を不必要に曖昧にしないために、広く公知された方法、過程、構成要素、及び回路は詳細に説明されないこともあり得る。 If, as used herein, a given configuration is mentioned to include a particular element, or if a given process is referred to as including a particular step, then other elements or other steps may be further included. means. That is, the terms used in the present specification are for explaining a specific embodiment, not for limiting the concept of the present invention. In addition, the examples described to aid in understanding the invention also include complementary embodiments thereof. In some examples, widely known methods, processes, components, and circuits may not be described in detail in order not to unnecessarily obscure the technical ideas of the present invention.
本明細書で使用される用語は本発明が属する技術分野の通常の技術者が一般的に理解する意味を有する。普遍的に使用される用語は本明細書の脈絡に従って一貫的な意味として解釈されるべきである。また、本明細書で使用される用語は、その意味が明確に定義された場合ではなければ、あまりにも理想的であるか、或いは形式的な意味として解釈されるべきではない。 The terms used herein have the meaning generally understood by ordinary technicians in the art to which the present invention belongs. The terms used universally should be construed as consistent meanings in accordance with the context of this specification. Also, the terms used herein should not be too ideal or construed as formal meanings unless their meaning is clearly defined.
以下に、効率的、且つ効果的な多重モード（Ｍｕｌｔｉｍｏｄｅ）格納アクセス（Ａｃｃｅｓｓ、以下、接近ともいう）法について説明する。多重モード格納方法は多重の異なる類型のアドレス空間（Ａｄｄｒｅｓｓ Ｓｐａｃｅ）及びアドレス空間活動（Ａｃｔｉｖｉｔｙ）を採用できる。幾つかの実施形態で、多重モード且つ選別潜在露出（Ｓｅｌｅｃｔｉｖｅ Ｕｎｄｅｒｌｙｉｎｇ Ｅｘｐｏｓｕｒｅ、以下ＳＵＥ）格納装置は格納装置の幾つかの潜在的な様相（Ａｓｐｅｃｔ）の選別的な露出を可能にする反面、他の潜在的な様相を露出しない。多重モード格納且つＳＵＥ接近法は複雑度を管理可能である範囲に制限しながらも、性能を改善できる。 The efficient and effective multimode storage access (Access, hereinafter also referred to as approach) method will be described below. As the multiple mode storage method, multiple different types of address space (Addless Space) and address space activity (Activity) can be adopted. In some embodiments, multiple modes and Selective Underlying Exposure (SUE) containment devices allow selective exposure of some potential aspects of the containment device, while others. Does not expose potential aspects. Multiple mode storage and SUE approach can improve performance while limiting complexity to a manageable range.
幾つかの具現例において、物理アドレス空間（Ｐｈｙｓｉｃａｌ Ａｄｄｒｅｓｓ Ｓｐａｃｅ）の潜在的な様相が選別的に露出される。全般的な格納階層（Ｈｉｅｒａｒｃｈｉｃａｌ）接近法が具現され、一階層の潜在的な様相は他の階層レベルにおいて選別的に露出される。選別的な露出はアドレス空間構成及びアドレス空間の間のマッピング（Ｍａｐｐｉｎｇ）を通じて発生される。
選別的に露出された潜在的な様相は、その露出された潜在的な様相を有する階層レベルと異なる他の階層レベルにおいて遂行される多様な活動をより効率的且つ効果的に具現できる。この多様な活動は格納管理動作を含む。多重モード格納及びＳＵＥ接近法は多様な構成及び具現を含むことが理解されよう。
In some embodiment, the potential aspects of the physical address space are selectively exposed. A general Hierarchical approach is embodied, and the potential aspects of one layer are selectively exposed at the other layer level. Selective exposure occurs through address space composition and mapping between address spaces.
Selectively exposed potential aspects can more efficiently and effectively embody a variety of activities performed at other hierarchical levels that differ from the hierarchical level that has the exposed potential aspects. This diverse activity includes storage management operations. It will be appreciated that multiple mode storage and SUE approach involves a variety of configurations and implementations.
以下、添付した図面を通じて本発明の実施形態について説明する。
［Ｉ．多重モード格納装置］
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
[I. Multiple mode storage device]
図１は本発明の実施形態による選別潜在露出（ＳＵＥ）格納パーティション（Ｐａｒｔｉｔｉｏｎ）１０１を含む例示的な格納装置１００を示すブロック図である。ＳＵＥ格納パーティション１０１は選別潜在露出（ＳＵＥ）インタフェイス１０２及び潜在格納領域（Ｕｎｄｅｒｌｙｉｎｇ Ｓｔｏｒａｇｅ Ｒｅｇｉｏｎ）１０３を含む。
FIG. 1 is a block diagram showing an
潜在格納領域１０３は情報を格納し、ＳＵＥインタフェイス１０２は潜在格納領域１０３自身の様相（例えば、特性（Ｃｈａｒａｃｔｅｒｉｓｔｉｃ）、特徴（Ｆｅａｔｕｒｅ）、機能（Ｆｕｎｃｔｉｏｎ）、等）を外部構成要素又は格納システム階層レベル（図示せず）に選別的に露出する。ここで、潜在格納領域１０３自身の様相とは具体的には、例えば、次元（Ｄｉｍｅｎｓｉｏｎ）と関連する物理的な様相、代表的幾何構造（Ｒｅｐｒｅｓｅｎｔａｔｉｖｅ Ｇｅｏｍｅｔｒｙ）、管理機能、書込み動作、消去動作、等を指す。
この露出は、潜在格納領域１０３に格納された情報（使用者データ及びメタデータ）の様相と関連付けられる。ＳＵＥ格納パーティション１０１は潜在的な様相（例えば、特性、特徴、機能、等）の一部を露出する。
The
This exposure is associated with aspects of the information (user data and metadata) stored in the
潜在的な様相の一部を露出する具現例において、露出された様相と関連する活動（例えば、フリー空間（Ｆｒｅｅ Ｓｐａｃｅ）の管理、フリー空間の使用のための再生（Ｒｅｃｌａｍａｔｉｏｎ）及び環境設定、オーバプロビジョニング（Ｏｖｅｒ−ｐｒｏｖｉｓｉｏｎｉｎｇ）、トリム（Ｔｒｉｍ）動作、パワーサイクリング（Ｐｏｗｅｒ Ｃｙｃｌｉｎｇ）等）は、潜在的な様相の一部を選別的に露出しないシステムに比べて、より効率的に（例えば、より速く、より小さい帯域幅で、より少ない消耗電力で）遂行できる。この活動は潜在的な様相をより多く、又は全て露出する接近法に比べて、より低い複雑度下で遂行できる。 In the embodiment that exposes a part of the potential aspect, activities related to the exposed aspect (eg, management of free space, provisioning and environment setting for use of free space, over-provisioning). Provisioning (Over-provisioning), Trim operation, Power Cycling, etc.) are more efficient (eg, faster) than systems that do not selectively expose some of the potential aspects. , With less bandwidth and less power consumption). This activity can be performed at a lower complexity than the approach method, which exposes more or all of the potential aspects.
潜在的な様相の中で何れの部分を露出させるか、の選択は、速度と複雑度とを比較するか、或いは速度と複雑度との間の均衡を考慮して決定される。ＳＵＥ格納パーティション１０１が単一パーティションを有する単一モード格納装置に含まれる場合、又は、ＳＵＥ格納パーティション１０１が複数のパーティションを有する多重モード格納装置に含まれる場合があることも理解されよう。
The choice of which part of the potential aspect to expose is determined by comparing velocity and complexity, or by considering the balance between velocity and complexity. It will also be appreciated that the
図２は本発明の実施形態による例示的な多重モード格納装置２２０を示すブロック図である。格納装置２２０は第１パーティション２３０及び第２パーティション２４０を含む。
FIG. 2 is a block diagram showing an exemplary multiple
多重のモード及びこれに対応するパーティションは多様な要素と関連付けられるか、或いは多様な要素を基盤とすることが理解されよう。この多様な要素は潜在格納領域の異なる露出、異なるアドレス空間（例えば、論理的アドレス空間、仮想（Ｖｉｒｔｕａｌ）アドレス空間、又は物理的アドレス空間）、異なる格納管理モード（例えば、内部管理及び外部管理）、異なる潜在格納情報（例えば、メタデータ及び使用者データ）、等を含む。ここで、内部管理及び外部管理は、格納装置管理システムの構成要素及び動作（例えば、フラッシュ管理システム（Ｆｌａｓｈ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ、ＦＭＳ）、ソリッドステート（Ｓｏｌｉｄ Ｓｔａｔｅ）装置管理システム、等）を含む。パーティション及びこれに対応する構成要素は、異なる類型に属してもよい。 It will be appreciated that multiple modes and their corresponding partitions are associated with or are based on a variety of elements. This diverse element has different exposures of latent storage space, different address spaces (eg, logical address space, virtual address space, or physical address space), different storage management modes (eg, internal and external management). , Different latent information (eg, metadata and user data), etc. Here, the internal management and the external management include components and operations of the storage device management system (for example, a flash management system (FMS), a solid state device management system, etc.). The partition and its corresponding components may belong to different types.
多重モード格納装置２２０のパーティション及びこれに対応するインタフェイスは、異なる類型のアドレス空間（例えば、論理アドレス空間、及び選別潜在露出（ＳＵＥ）アドレス空間）と関連付けられる。多重モード格納装置２２０の複数のパーティション及びこれに対応するインタフェイスは、同一の類型のアドレス空間と関連付けが可能である（例として、多重モード格納装置２２０の複数のパーティション及びこれに対応するインタフェイスは、ＳＵＥアドレス空間と関連付けが可能である）。
The partition of the
第１パーティション２３０は第１類型のインタフェイス２３１及び潜在格納領域２３３を含む。第２パーティション２４０は第２類型のインタフェイス２４１及び潜在格納領域２４３を含む。幾つかの実施形態で、第１パーティション２３０は第１類型のアドレス空間パーティション（例えば、論理アドレス空間パーティション）であり、第２パーティション２４０は第２類型のアドレス空間パーティション（例えば、ＳＵＥアドレス空間及び仮想アドレス空間パーティション）である。パーティションはＳＵＥ格納パーティションであり得ることが理解されよう。
The
図３は本発明の実施形態による他の例示的な多重モード格納装置３５０を示すブロック図である。格納装置３５０は第１パーティション３７０及び第２パーティション３８０を含む。
FIG. 3 is a block diagram showing another exemplary multiple
幾つかの実施形態で、第１パーティション３７０は第１類型のアドレス空間パーティションであり、第２パーティション３８０はＳＵＥアドレス空間パーティションである。第１パーティション３７０は第１類型のインタフェイス３７１及び潜在格納領域３７３を含む。第２パーティション３８０はＳＵＥインタフェイス３８１及び潜在格納領域３８３を含む。第１パーティション関連活動３７２（例えば、ＦＭＳ（フラッシュ管理システム））のような幾つかの活動が１つのパーティションに対して内部的に（例えば、格納装置３５０で）遂行され、他のパーティションに対して外部的に（図示せず）遂行される。
In some embodiments, the
異なるパーティションには異なる類型の情報が格納され得る。幾つかの実施形態で、２つの類型の情報（例えば、メタデータ及び使用者データ）があり得る。使用者データは主に使用者アプリケーション（Ａｐｐｌｉｃａｔｉｏｎ）によって生成され、メタデータは主に使用者データと関連付けられる補助情報（例えば、格納システム階層でのファイルの位置、ファイルの内容のサイズ、アクセス（Ａｃｃｅｓｓ）時刻、修正時刻、使用者ＩＤ等）である。第１フラッシュ管理システムはメタデータを管理するのに焦点を当てる。メタデータは結局使用者データの格納を管理するために利用される。 Different types of information can be stored in different partitions. In some embodiments, there can be two types of information (eg, metadata and user data). User data is primarily generated by the user application, and metadata is primarily auxiliary information associated with user data (eg, file location in the storage system hierarchy, file content size, access). ) Time, correction time, user ID, etc.). The first flash management system focuses on managing metadata. Metadata is eventually used to manage the storage of user data.
使用者によって開始される（Ｕｓｅｒ−ｉｎｉｔｉａｔｅｄ）活動に関連付けられた動作を、管理又は保守活動に関連付けられたシステム動作に対する場合とは異なるように、格納システムが指示するか、或いは具現化することが理解されよう。例として、使用者によって開始される読出し又は書込みは、使用者観点から提供される特定の論理アドレス又は位置に向けられる反面、システム動作はシステム観点から提供される物理ブロック（Ｂｌｏｃｋ）及びページ（Ｐａｇｅ）に向けられる。 The containment system may direct or embody actions associated with user-initiated activities as different from those associated with system actions associated with management or maintenance activities. Will be understood. As an example, a user-initiated read or write is directed to a specific logical address or location provided from the user's point of view, while system operation is provided from the system's point of view. ).
格納装置３５０が多様な構成及び具現化を含むことが理解されよう。幾つかの実施形態で、格納装置３５０はソリッドステート装置である。格納装置３５０はフラッシュ構成要素（例えば、ＮＡＮＤフラッシュ構成要素、ＮＯＲフラッシュ構成要素等）を含む。
It will be appreciated that the
図４は本発明の実施形態による例示的な多重モードソリッドステートドライブ（Ｍｕｌｔｉｍｏｄｅ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ、以下、ＭＭ−ＳＳＤともいう）４００を示すブロック図である。多重モードソリッドステートドライブ４００は多重モード格納装置の１つの具現例である。多重モードソリッドステートドライブ４００は、論理アドレス空間パーティション４１０、フラッシュ変換ロジック（Ｆｌａｓｈ Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｇｉｃ、ＦＴＬ）４１３を含む論理インタフェイス４１１、潜在物理アドレス空間４１２、ＳＵＥアドレス空間パーティション４２０、ＳＵＥインタフェイス４２１、及び潜在物理アドレス空間４２３を含む。
FIG. 4 is a block diagram showing an exemplary multimode solid state drive (Multimode Solid State Drive, hereinafter also referred to as MM-SSD) 400 according to an embodiment of the present invention. The multimode
論理アドレス空間パーティション４１０は論理アドレス基盤のシステムデータ（例えば、メタデータ）を受信、格納し、ＳＵＥアドレス空間パーティション４２０は潜在露出アドレス空間に従うアドレス基盤の使用者データ（例えば、アプリケーションデータ）を受信する。使用者データは潜在物理アドレス空間４２３に格納され、潜在物理アドレス空間４２３はフラッシュ格納構成要素（例えば、異なる類型のフローティングゲートトランジスタ（Ｆｌｏａｔｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ））を含む。フラッシュ格納構成要素は多様な構成及びグラニュラリティ（Ｇｒａｎｕｌａｒｉｔｙ、プログラムの粒度）に配列される。例として、フラッシュ格納構成要素は複数のダイ（Ｄｉｅ）として配列され、複数のダイの中の１つのダイ４７０はブロック４７３、４７９及びブロック内のページを含む。
The logical
幾つかの実施形態で、ＳＵＥインタフェイス４２１は潜在物理アドレス空間４２３の様相を露出する。潜在物理アドレス空間４２３の選別的な様相は、多重モードソリッドステートドライブ４００の潜在的な動作と、使用者データに対するアドレシング（Ａｄｄｒｅｓｓｉｎｇ）との調整（Ｃｏｏｒｄｉｎａｔｉｏｎ）によって露出される。この調整は潜在物理アドレス空間４２３の管理動作の露出と関連付けられる。
潜在的な物理格納管理の様相は、一括して管理される複数の潜在物理アドレスブロック（例えば、４７１、４７２、４７３、４７４）をグループ化（Ｇｒｏｕｐｉｎｇ）することを含む。
例として、上記複数の潜在物理アドレスブロックの一括管理は、単一管理単位として、単一動作により、１つのブロック集合において、１つの帯域（Ｂａｎｄ）において、そして、単一管理コマンド（Ｃｏｍｍａｎｄ）に応答して行われる。
In some embodiments, the
Aspects of potential physical storage management include grouping a plurality of potential physical address blocks (eg, 471, 472, 473, 474) that are collectively managed.
As an example, the collective management of the plurality of latent physical address blocks is performed as a single management unit, by a single operation, in one block set, in one band (Band), and in a single management command (Command). It is done in response.
図５は本発明の実施形態によって物理アドレス空間情報を論理アドレス空間情報に変換する例示的な過程を示す概念図である。ＳＵＥアドレスブロック５０３は多様な管理及び保守動作と関連付けられた情報（例えば、５０５、５０７、５０８）を含む。物理アドレス空間５０２は複数のダイ５１１、５１２、５１３、５１４、５２１、５２２、５２３、５２４、５３１、５３２、５３３、５３４、５４１、５４２、５４３、５４４を含む。各ダイは複数の物理アドレス基盤のブロック（例えば、５１５、５１９）を含み、各物理アドレス基盤のブロックは複数の物理アドレスページを含む。
FIG. 5 is a conceptual diagram showing an exemplary process of converting physical address space information into logical address space information according to an embodiment of the present invention. The
物理アドレス空間５０２内では、物理ブロック及び物理ページ基盤のアドレス格納位置にアクセスできる。ＳＵＥインタフェイス５０１はＳＵＥアドレスブロック５０３の情報を受信し、受信された情報を物理アドレス空間５０２と互換可能である構成に変換するか、或いは再構成する。ＳＵＥアドレスブロック５０３の情報は物理的な管理動作に関与する情報に対応する。
Within the
幾つかの実施形態で、管理及び保守動作は物理アドレス空間５０２内の物理ブロック（例えば、５１５、５１９、５３９）に提供される。管理動作は物理アドレス空間又は物理レベル管理ユニットに提供される。物理レベル管理ユニットは実質的に同一の時点に（例えば、管理動作又はコマンドに応答して）管理される複数のアドレス、ページ、ブロック、等の管理を含む。例として、消去動作は、各ダイ上の（ブロック５１５と同様に黒色ドットで示した）物理ブロックに提供される。
In some embodiments, management and maintenance operations are provided to physical blocks (eg, 515, 519, 539) within the
ＳＵＥアドレスブロック５０３は、物理ブロックにマッチング（Ｍａｔｃｈｉｎｇ）するように構成されるので、各物理ブロックに対応する情報（例えば、５０５、５０７、５０８）はＳＵＥアドレスブロック５０３に含まれる。幾つかの例で、ＳＵＥインタフェイス５０１はＳＵＥアドレスブロック５０３の情報５０５、５０７、５０８を受信し、情報５０５、５０７、５０８が各々物理ブロック５１５、５１７、５２８に対応することを識別し、従って対応する管理及び保守動作を遂行する。幾つかの実施形態で、例えば、消去管理動作は複数の物理ブロック内の情報に対して遂行され、他方、書込み動作は１ページ内の情報に対して遂行される。
Since the
２つのアドレス空間（論理アドレス空間と物理アドレス空間）の幾何構造もやはり互いに異なり得る。幾つかの実施形態で、論理アドレス空間は単一次元であり（例えば、ＬＢＡ（論理ブロックアドレス、Ｌｏｇｉｃａｌ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ）のオフセット（Ｏｆｆｓｅｔ）が如何に一直線上に整列（ａｌｉｇｎ）されるか、のみに関連）、他方、物理アドレス空間は多様な様相（例えば、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）、物理ページ、物理ブロック、物理ダイ等、又はそれらの一部、又は部分集合）を含んで多次元である。
ＳＵＥアドレス空間は一次元であるか、或いは制限された又は減少した数の次元である。ＳＵＥアドレス空間の幾つかの例で、潜在物理アドレス空間の次元は抽出（Ａｂｓｔｒａｃｔ）されて、単一の又は減少した数の次元になる。潜在物理アドレス空間の管理活動（例えば、再生／ガーベッジコレクション（Ｇａｒｂａｇｅ Ｃｏｌｌｅｃｔｉｏｎ）、パワーサイクリング等）と関連付けられる選択された次元（例えば、ブロック及びページ）は抽出されてＳＵＥアドレス空間の次元になる一方、潜在物理アドレス空間の他の様相又は活動（例えば、ＥＣＣ）はＳＵＥアドレス空間の次元として抽出されない場合がある。
The geometric structures of the two address spaces (logical address space and physical address space) can also differ from each other. In some embodiments, the logical address space is unidimensional (eg, only how the offsets of the LBA (Logical Block Address) are aligned). On the other hand, the physical address space is multidimensional, including various aspects (eg, ECC (Ertor Direction Code), physical pages, physical blocks, physical dies, etc., or parts or subsets thereof).
The SUE address space is one-dimensional, or has a limited or reduced number of dimensions. In some examples of the SUE address space, the dimensions of the latent physical address space are extracted to a single or reduced number of dimensions. Selected dimensions (eg, blocks and pages) associated with latent physical address space management activities (eg, replay / garbage collection, power cycling, etc.) are extracted into SUE address space dimensions, while Other aspects or activities of the latent physical address space (eg, ECC) may not be extracted as dimensions of the SUE address space.
潜在的な様相の選別的な露出は、システム全体において、多重モードソリッドステートドライブ４００ではない他の構成要素（図示せず）による、使用者データを多重モードソリッドステートドライブ４００に伝送する前の調整（ｃｏｏｒｄｉｎａｔｉｏｎ）を含むことが理解されよう。幾つかの実施形態では、多重モードソリッドステートドライブ４００は全般的なシステム階層の異なるレベルで動作する管理構成要素に結合される。
Selective exposure of potential aspects is adjusted throughout the system by other components (not shown) other than the multi-mode solid-
図６は本発明の実施形態による格納システム６００を示すブロック図である。格納システム６００は多重モード格納管理システム６１０、及びそれと通信するように連結される複数の多重モードソリッドステートドライブ（例えば、６２０、６３０、６４０、６５０）を含む。
FIG. 6 is a block diagram showing a
幾つかの活動（例えば、幾つかの格納管理動作及びフラッシュ管理システム動作）は多重モード格納管理システム６１０によって制御され、他の活動（例えば、他の格納管理動作及びフラッシュ管理システム動作）は多重モードソリッドステートドライブ６２０、６３０、６４０、６５０によって制御されることが理解されよう。幾つかの実施形態で、多重モードソリッドステートドライブ６２０、６３０、６４０、６５０は各々コントローラ６２１、６３１、６４１、６５１を含む。コントローラ６２１、６３１、６４１、６５１は多重モードソリッドステートドライブ６２０、６３０、６４０、６５０に対して幾つかの活動を制御するか、或いは指示する。一方、多重モード格納管理システム６１０はコントローラ６１１を含み、コントローラ６１１は多重モードソリッドステートドライブ６２０、６３０、６４０、６５０に対して幾つかの活動を制御するか、或いは指示する。
Some activities (eg, some storage management operations and flash management system operations) are controlled by the multiple mode
幾つかの例示的な具現で、コントローラ６２１、６３１、６４１、６５１は各々多重モードソリッドステートドライブ６２０、６３０、６４０、６５０の第１パーティション（図３の３７０）の活動を制御するか、或いは指示し、コントローラ６１１は多重モードソリッドステートドライブ６２０、６３０、６４０、６５０の第２パーティション（図３の３８０）の活動を制御するか、或いは指示する。コントローラ６１１は選別潜在露出（ＳＵＥ）インタフェイス（図３の３８１）を通じて多重モードソリッドステートドライブ６２０、６３０、６４０、６５０の活動を制御する。
In some exemplary embodiments, the
幾つかの実施形態で、格納システム６００は多重のボリューム（Ｍｕｌｔｉｐｌｅ＿Ｖｏｌｕｍｅ、例えば、６７１、６７２、６７３）を含む。幾つかの具現例で、格納システム６００は使用者空間を含む。使用者空間は多重ボリュームにマッピングされ、格納空間は多重のボリュームとして使用者に提供される。多重ボリュームが異なるサイズを有することが理解されよう。また、異なるサイズのＳＵＥアドレス基盤単位が多重のボリュームと関連付けられることが理解されよう。
In some embodiments, the
図７は本発明の実施形態による格納システム７００を示すブロック図である。格納システム７００は機器７１０に含まれる多重モード格納管理システム７２０と通信するように連結される多重モードソリッドステートドライブ７５０を含む。機器７１０は多様なコンピュータ／電子機器（装置）の中の何れかである。他の多重モードソリッドステートドライブが多重モード格納管理システム７２０に連結され得ることが理解されよう。格納システム７００の多重モード格納管理システム７２０はメタデータ７３０及び使用者データ７４０の格納を管理する。
FIG. 7 is a block diagram showing a
多重モード格納管理システム７２０はコントローラ７４５を含む。コントローラ７４５は（使用者データのための）フラッシュ管理システム（ＦＭＳ）７４１、及びＳＵＥ（選別潜在露出）マッパー７４２を含む。
The multiple mode
多重モードソリッドステートドライブ７５０は、論理アドレス空間パーティション７７０及びＳＵＥアドレス空間パーティション７８０を含む。論理アドレス空間パーティション７７０は物理アドレス空間７７７及びコントローラ７７５を含み、コントローラ７７５は（メタデータのための）フラッシュ管理システム７７１を含む。フラッシュ管理システム７７１は論理インタフェイス７７２を含み、論理インタフェイス７７２はＦＴＬ（フラッシュ変換ロジック、図４の４１３）７７３を含む。物理アドレス空間７７７はＮＡＮＤフラッシュを含む。ＳＵＥアドレス空間パーティション７８０はＳＵＥインタフェイス７８２及び物理アドレス空間７８７を含み、物理アドレス空間７８７はＮＡＮＤフラッシュを含む。
The multiple mode
メタデータ７３０の情報は論理アドレスブロック７９１から受信されると、論理アドレスブロック７９２に伝達されて、即ち、多重モード管理システム７２０から論理アドレス空間パーティション７７０に提供される。論理アドレスブロック７９１、７９２は同一であること（例えば、論理アドレスブロック７９１が変更されずに、単純に論理アドレス空間パーティション７７０に伝達される）が理解されよう。
When the information of the
論理インタフェイス７７２はメタデータと関連付けられた論理ブロックアドレス（ＬＢＡ）を、物理アドレス空間７７７と関連付けられた物理アドレスブロック７９３に変換する。フラッシュ管理システム７７１は物理アドレス空間７７７と関連付けられた格納管理及び保守動作を指示する。メタデータは物理アドレス空間７７７のＮＡＮＤフラッシュに格納される。
The
論理アドレスブロック７９７の使用者データはフラッシュ管理システム７４１に伝達される。物理アドレス空間７８７の潜在的な特徴及び特性がＳＵＥインタフェイス７８２を通じて露出されることに従って、フラッシュ管理システム７４１は物理アドレス空間７８７の潜在的な特徴及び特性と関連付けられるフラッシュ管理及び保守動作を指示する。ＳＵＥマッパー７４２は論理アドレスブロック７９７をＳＵＥアドレスブロック７９８にマッピングする。
The user data of the
これによって、ＳＵＥアドレスブロック７９８はＳＵＥインタフェイス７８２によって、（図５の物理ブロック５１７、５１９と類似な）物理アドレスブロック７９９に変換される。物理アドレスブロック７９９は物理アドレス空間７８７に含まれるＮＡＮＤフラッシュ構成要素と関連付けられる。論理アドレスブロックはＳＵＥアドレスブロックと異なるサイズを有し得、ＳＵＥアドレスブロックは物理アドレスブロックと異なるサイズを有し得ることが理解されよう。
As a result, the
階層レベルの上位で多様な活動を遂行することは既存の接近法に比べて、より効率的、且つ、より便利な管理を可能にする。従来の接近法の場合、多重の階層に影響を与える活動を取り扱う際の柔軟性に欠けていた。従来の幾つかの接近法は全般的な性能に幾何級数的に否定的な影響を引き起こす活動（例えば、ログ−オン−ログ（Ｌｏｇ−ｏｎ−Ｌｏｇ）、駆動レベルのフラッシュ管理システム、及びシステムレベルのフラッシュ管理システム）を多重の階層に対して遂行しなければならない。 Performing various activities at the upper level of the hierarchy enables more efficient and convenient management compared to the existing approach method. Traditional approaches lack flexibility in dealing with activities that affect multiple hierarchies. Some traditional approaches have activities that have a geometrically negative effect on overall performance (eg, log-on-log, drive-level flash management systems, and system-level). Flash management system) must be performed for multiple hierarchies.
例として、ＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ）格納システムには、上位格納階層レベル（例えば、ＲＡＩＤシステム管理レベル）及び下位格納階層レベル（例えば、格納駆動レベル）の全てに影響を与え、一括管理される必要がある要素が多くある（例えば、データ格納及び対応するパリティー（Ｐａｒｉｔｙ）の格納）。情報のライフサイクル（Ｌｉｆｅｃｙｃｌｅ）が階層毎に互いに異なり（例えば、使用者は情報を上書き（Ｏｖｅｒｗｒｉｔｅ）しようとするのに、ＲＡＩＤシステムはパリティーを再び計算する必要がある）、この場合、駆動レベルは使用者のために“新しい”データを書き込むが、システムレベルはＲＡＩＤシステムのために“既存の”情報を維持しようとする。これはトリム動作能力が無い書込み増幅ファクタ（Ｗｒｉｔｅ Ａｍｐｌｉｆｉｃａｔｉｏｎ Ｆａｃｔｏｒ）に帰着する。 As an example, in a RAID (Redundant Array of Independent Disks) storage system, all of the upper storage hierarchy level (for example, RAID system management level) and the lower storage hierarchy level (for example, storage drive level) are affected and managed collectively. There are many elements that need to be (eg, data storage and corresponding parity storage). The information lifecycles are different for each hierarchy (eg, the user tries to overwrite the information, but the RAID system needs to recalculate the parity), in which case the drive level is Writes "new" data for the user, but the system level tries to keep the "existing" information for the RAID system. This results in a write amplification factor (Write Amplification Factor) that does not have the ability to operate the trim.
図８は本発明の実施形態によって多重モード選別潜在露出を駆動する方法を説明するフローチャートである。 FIG. 8 is a flowchart illustrating a method of driving multiple mode selection latent exposure according to an embodiment of the present invention.
７％のオーバプロビジョニングを有するドライブ（例えば、ソリッドステートドライブ）は、ドライブオーバプロビジョニング無しで直接上書きを遂行するシステム（例えば、ハードディスクドライブ）に比べて１５倍難い作業を要求し、システムオーバプロビジョニングの無いシステムに比べて、更に１５倍困難な作業を要求するので、その結果、合わせて２２５（＝１５×１５）倍困難になる。
フラッシュ管理システムを上位格納階層レベルへ移動する多重モード格納装置は、作業の減少を可能にする。（例えば、７％のオーバプロビジョニングはオーバプロビジョニングが無いシステムに比べ単に１５倍困難な領域で動作し、２８％のオーバプロビジョニングはオーバプロビジョニングが無いシステムに比べ単に３倍困難な領域で動作する。）、これは書込み増幅ファクタを削減する。
幾つかの具現例で、上位レベルからの管理動作を指示するために利用される選別された潜在アドレスブロック及びページは、潜在物理レベルと調整されるか、或いはマッチングされる。即ち、使用者レベルでの情報ライフサイクルがシステムレベルでの情報ライフサイクルと異なるようにすることを可能にする。しかし、管理の観点からは、２つのライフサイクルは同一になるよう調整できる（例えば、使用者レベルでのライフサイクルの長さ及びシステムレベルでのライフサイクルの長さを、使用者空間の利用及び消去に対応するようにできる）。
Drives with 7% overprovisioning (eg solid state drives) require 15 times more difficult work than systems that perform direct overwrites without drive overprovisioning (eg hard disk drives) and are free of system overprovisioning. It requires 15 times more difficult work than the system, and as a result, it becomes 225 (= 15 × 15) times more difficult in total.
Multiple mode storage devices that move the flash management system to higher storage hierarchy levels allow for reduced work. (For example, 7% overprovisioning operates in an area that is simply 15 times more difficult than a system without overprovisioning, and 28% overprovisioning operates in an area that is simply 3 times more difficult than a system without overprovisioning.) , This reduces the write amplification factor.
In some embodiments, the screened latent address blocks and pages used to direct management operations from higher levels are coordinated or matched with latent physical levels. That is, it makes it possible to make the information life cycle at the user level different from the information life cycle at the system level. However, from a management point of view, the two life cycles can be adjusted to be the same (eg, the length of the life cycle at the user level and the length of the life cycle at the system level, the use of user space and Can be made compatible with erasure).
図８は、本発明の実施形態によって多重モード選別潜在露出を駆動する方法を説明するフローチャートである。
図８を参照すると、Ｓ８１０動作で、装置の第１部分が第１類型の情報を格納するための第１領域として構成されるか、或いは指定される。幾つかの実施形態で、第１領域はメタデータ領域であり、第１類型の情報はメタデータである。ＥＣＣのサイズは可変である（Ｖａｒｙ）。
FIG. 8 is a flowchart illustrating a method of driving multiple mode selection latent exposure according to an embodiment of the present invention.
Referring to FIG. 8, in the operation S810, the first part of the apparatus is configured or designated as a first area for storing information of the first type. In some embodiments, the first region is the metadata region and the first type of information is the metadata. The size of ECC is variable (Vary).
Ｓ８２０動作で、第１アドレス空間情報に基づいて第１類型インタフェイス動作が遂行される。幾つかの具現例で、第１領域はメタデータ領域であり、第１類型の情報はメタデータである。幾つかの実施形態で、第１類型インタフェイスは論理アドレス空間インタフェイスであり、論理アドレス基盤の情報に基づいて動作が遂行される。論理インタフェイス動作はＦＴＬ（フラッシュ変換ロジック、図４の４１３）を含む。ＦＴＬはメタデータ及び論理アドレスを受信し、システムレベル構成において可視のアドレスブロックを物理レベル構成におけるアドレスブロックに変換する。 In the S820 operation, the first type interface operation is performed based on the first address space information. In some embodiment, the first region is the metadata region, and the first type of information is the metadata. In some embodiments, the first type interface is a logical address space interface, and the operation is performed based on the information of the logical address infrastructure. The logical interface operation includes FTL (flash conversion logic, 413 in FIG. 4). The FTL receives metadata and logical addresses and translates visible address blocks in system-level configurations into address blocks in physical-level configurations.
Ｓ８３０動作で、装置の第２部分が第２類型の情報を格納するための第２領域として構成されるか、或いは指定される。幾つかの実施形態で、第２領域は使用者データ領域であり、第２類型の情報は使用者データである。ＳＵＥアドレス空間は物理アドレス空間と関連付けられる複雑度を抽出、即ち、除去するが、潜在物理アドレス空間構成との関係、即ち、対応を相変わらず露出する。幾つかの実施形態で、物理空間次元はＳＵＥアドレスページ次元及びＳＵＥアドレスブロック次元に抽出される。物理アドレス空間はＳＵＥアドレスによって抽象化される。 In the operation of S830, the second part of the device is configured or designated as a second area for storing the second type of information. In some embodiments, the second area is the user data area and the second type of information is the user data. The SUE address space extracts, or removes, the complexity associated with the physical address space, but still exposes the relationship, or correspondence, with the latent physical address space configuration. In some embodiments, the physical space dimension is extracted into the SUE address page dimension and the SUE address block dimension. The physical address space is abstracted by the SUE address.
Ｓ８４０動作で、第２アドレス空間情報に基づいて第２類型インタフェイス動作が遂行される。第２類型インタフェイスは潜在的な様相を露出する。第２アドレス空間情報はＳＵＥアドレス空間情報である。ＳＵＥアドレス空間情報は潜在的な様相に対応する。潜在的な様相は物理アドレス空間幾何構造の代表幾何構造又は次元を含む。ＳＵＥインタフェイスは潜在的なシステム管理動作（例えば、フリー空間の管理、フリー空間の使用のための整備及び環境設定等）と関連付けられる次元を露出する。メタデータ領域でのオーバプロビジョニングの比率は使用者データ領域でのオーバプロビジョニングの比率と相異なり得る。 In the S840 operation, the second type interface operation is performed based on the second address space information. The second type interface exposes a potential aspect. The second address space information is SUE address space information. SUE address space information corresponds to a potential aspect. Potential aspects include representative geometries or dimensions of physical address space geometry. The SUE interface exposes the dimensions associated with potential system management operations (eg, free space management, maintenance for free space use and environment settings, etc.). The rate of overprovisioning in the metadata area can differ from the rate of overprovisioning in the user data area.
図９は本発明の実施形態による多重モードソリッドステートドライブ（ＭＭ−ＳＳＤ）９２０を例示的に示すブロック図である。
図９で、多重モードソリッドステートドライブ９２０は論理アドレス基盤のソリッドステートドライブ９１０及び物理アドレス基盤のソリッドステートドライブ９３０に関する既存の試案と比較される。
FIG. 9 is a block diagram exemplarily showing a multiple mode solid state drive (MM-SSD) 920 according to an embodiment of the present invention.
In FIG. 9, the multiple mode
論理アドレス基盤のソリッドステートドライブ９１０は、論理インタフェイス９１１、ＦＴＬ（９１２）、及び論理アドレス空間９１３を含む。
物理アドレス基盤のソリッドステートドライブ９３０は、物理インタフェイス９３１及び物理アドレス空間９３２を含む。
多重モードソリッドステートドライブ９２０は、論理インタフェイス９２１、ＦＴＬ９２２、論理アドレス空間９２３、ＳＵＥインタフェイス９２４、及び物理アドレス空間９２５を含む。
The logical address-based
The physical address-based
The multimode
多重モードソリッドステートドライブ９２０は、ドライブの潜在的な様相の便利、且つ選別的な露出を可能にする。十分に露出をしないか、或いは過度な複雑度を有する既存の接近法と異なり、多重モードソリッドステートドライブ９２０は過度な複雑さを伴わず適切な量の露出を可能にする。
The multi-mode
実際、既存のソリッドステートドライブは、きれいな線型アドレス空間を有するよりは、通常、一連のフラッシュチップと共にコントローラを含む。このフラッシュチップ及びコントローラは、ダイ上のトランジスタのグループ、即ちストリング（Ｓｔｒｉｎｇ）に格納されたデータを有するページからなるブロックで動作するように構成される。
物理アドレス基盤のソリッドステートドライブ９３０は、格納媒体の全ての潜在的な物理アドレス様相を露出しようとするので、これは（論理アドレス基盤のソリッドステートドライブ９１０に比べて）非常に速い動作を可能にするが、非常に複雑な接近法をもたらす。
論理アドレス基盤のソリッドステートドライブ９１０は格納媒体の潜在的な細部様相を全て又は概ね隠すスキーム（Ｓｃｈｅｍｅ）を利用して単一の線型フラットマッピング空間（Ｌｉｎｅａｒ Ｆｌａｔ Ｍａｐｐｉｎｇ Ｓｐａｃｅ）を有するが、潜在的な細部様相の大部分を隠しながら、データを最終的には物理領域に格納しようとするので（物理アドレス基盤のソリッドステートドライブ９３０に比べて）システム動作を遅くする。
In fact, existing solid-state drives typically include a controller with a set of flash chips, rather than having a clean linear address space. The flash chip and controller are configured to operate in a group of transistors on the die, i.e. a block of pages containing data stored in a string.
This allows for very fast operation (compared to the logical address based solid state drive 910) as the physical address based
The logical address-based solid-
多重モードソリッドステートドライブ９２０は、フラッシュ管理システム動作の、便利、且つ柔軟な構成と具現化を容易にする。
多重モードソリッドステートドライブ９２０は、論理アドレス空間９２３に対するフラッシュ管理システム（ＦＭＳ、図７の７７５）の動作を主に多重モードソリッドステートドライブ９２０の内部コントローラ（例えば、図７のコントローラ７７５）において遂行する。
一方、ＳＵＥアドレス空間９２５に対するフラッシュ管理システム（ＦＭＳ、図７の７４１）の動作は、主に多重モードソリッドステートドライブ９２０の外部コントローラ（例えば、図７のコントローラ７４５）においてシステムレベルに遂行される。
The multi-mode
The multimode
On the other hand, the operation of the flash management system (FMS, 741 in FIG. 7) for the
即ち、多重モードソリッドステートドライブ９２０のフラッシュ管理システム（ＦＭＳ）の動作は、分離又は分割する上述の能力を有するので、このような分離又は分割を許容しない物理アドレス基盤のソリッドステートドライブ９１０及び論理アドレス基盤のソリッドステートドライブ９３０で利用されるフラッシュ管理システム（ＦＭＳ）の動作とは異なる。繰り返して述べると、
論理アドレス基盤のソリッドステートドライブ９１０のためのフラッシュ管理システムの動作は主に論理アドレス基盤のソリッドステートドライブ９１０の内部コントローラにおいて遂行され、物理アドレス基盤のソリッドステートドライブ９３０のためのフラッシュ管理システムの動作は主に物理アドレス基盤のソリッドステートドライブ９３０の外部コントローラにおいてシステムレベルに遂行される。
That is, since the operation of the flash management system (FMS) of the multiple mode
The operation of the flash management system for the logical address-based solid-
幾つかの実施形態で、多重モードソリッドステートドライブ９２０は潜在アドレス空間の幾つかの特徴を選別的に露出できるのに対して、従来の、論理アドレス基盤のソリッドステートドライブ９１０及び物理アドレス基盤のソリッドステートドライブ９３０は、潜在アドレス空間の幾つかの特徴及びその他の様相の選別的な露出を可能にしない。幾つかの実施形態で、潜在的な様相を外部フラッシュ管理システム（例えば、図７の多重モード格納管理システム７２０）に露出することは、その潜在的な様相の選択された露出をマッピングすることを伴う。
［ＩＩ．選別潜在露出（ＳＵＥ）マッピング］
In some embodiments, the multimode
[II. Sorted latent exposure (SUE) mapping]
本発明の他の実施形態は、選別潜在露出（ＳＵＥ）マッピングスキームを具現して、格納システムで使用者データに対する論理アドレス空間からＳＵＥアドレス空間へのマッピングを生成する。個別的な格納装置レベルよりは多重の格納装置を横断してシステムレベルで遂行されるべき或る特定の格納媒体管理機能を許容するために、ＳＵＥマッピングスキームは、潜在物理格納媒体の重要な特徴を選別的に露出する。 Another embodiment of the invention embodies a selective latent exposure (SUE) mapping scheme to generate a logical address space-to-SUE address space mapping for user data in a storage system. SUE mapping schemes are an important feature of latent physical storage media to allow certain storage media management functions to be performed at the system level across multiple storage devices rather than at the individual storage device level. Is selectively exposed.
例として幾つかの実施形態は、格納機器における多重のＮＡＮＤフラッシュ不揮発性メモリ装置を横断する使用者アドレス空間の様相の選別的な露出を可能にする。ＳＵＥマッピングスキームのＳＵＥページ及びブロックは、物理的なＮＡＮＤフラッシュ不揮発性メモリ装置の各々において１つの単位として一括管理される、対応する物理ページ及びブロックに整列される。物理的なＮＡＮＤフラッシュ不揮発性メモリ装置の個別的なダイは、ＳＵＥマッピングスキームでは区別されないけれども、ＳＵＥブロックのサイズに間接的に反映される。 As an example, some embodiments allow selective exposure of aspects of the user address space across multiple NAND flash non-volatile memory devices in storage equipment. The SUE pages and blocks of the SUE mapping scheme are aligned with the corresponding physical pages and blocks that are collectively managed as a unit in each of the physical NAND flash non-volatile memory devices. The individual dies of the physical NAND flash non-volatile memory device are indirectly reflected in the size of the SUE block, although they are not distinguished by the SUE mapping scheme.
格納装置の物理ページ及びブロックとＳＵＥマッピングスキームのＳＵＥページ及びブロックとの間の相関は、格納システムにおいて、全てのＮＡＮＤフラッシュ不揮発性メモリ装置を横断するシステムレベルに組織され、具現される或る特定のＮＡＮＤフラッシュ管理機能（例えば、消去、プログラム、及び、フリー空間の再生（ガーベッジコレクション）と管理）を許容する。
このように、或る特定の格納媒体管理機能をシステムレベルで具現すると、格納資源全体の準備（Ｐｒｏｖｉｓｉｏｎ）が有益な効率性を備えて実行できる。
The correlation between the physical pages and blocks of the containment device and the SUE pages and blocks of the SUE mapping scheme is organized and embodied at the system level across all NAND flash non-volatile memory devices in the storage system. Allows NAND flash management functions (eg, erase, program, and free space regeneration (garbage collection) and management).
In this way, when a specific storage medium management function is realized at the system level, the preparation of the entire storage resource (Provision) can be executed with beneficial efficiency.
図３、４、６等を再び参照すれば、ＮＡＮＤフラッシュ不揮発性メモリ装置のような多重モード格納装置（例えば、３５０、４００、６２０）はこの明細書で説明されるＳＵＥマッピングスキームを利用して具現される。例として、幾つかの実施形態で、多重モード格納装置はＮＡＮＤフラッシュ基盤のソリッドステートドライブである。幾つかの実施形態で多重モード格納装置は、標準ディスクドライブフォームファクタ（Ｓｔａｎｄａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ Ｆｏｒｍ Ｆａｃｔｏｒ）又は標準メモリカードフォームファクタ（Ｓｔａｎｄａｒｄ Ｍｅｍｏｒｙ Ｃａｒｄ Ｆｏｒｍ Ｆａｃｔｏｒ）のような標準化された物理的なフォームファクタに従う。 With reference to FIGS. 3, 4, 6 and the like again, multiple mode storage devices such as NAND flash non-volatile memory devices (eg, 350, 400, 620) utilize the SUE mapping scheme described herein. It will be embodied. As an example, in some embodiments, the multiple mode storage device is a NAND flash based solid state drive. In some embodiments, the multi-mode storage device follows a standardized physical form factor, such as a standard disk drive form factor or a standard memory card form factor.
図５を再び参照すれば、上で説明したように、多重モード格納装置は、多数のＮＡＮＤフラッシュメモリセルを有する多重のダイ５１１、５１２、５１３、５１４、５２１、５２２、５２３、５２４、５３１、５３２、５３３、５３４、５４１、５４２、５４３、５４４、即ち、メモリチップを含む。各ダイ上のＮＡＮＤフラッシュメモリセルは、物理ブロック５１５、５１７、５１９、５２８、５３９のように、多重の個別的な物理ブロックにさらに区分される。
With reference to FIG. 5 again, as described above, the multiple mode storage device is a multiple die with a large number of NAND
消去及びフリー空間の管理は、多重モード格納装置内の個別グルーピングされた１つ以上のダイ上のメモリセルのブロックに対して遂行される。例として、多重モード格納装置は１２８個のダイを含み、１２８個のダイの中の１つのブロックに対して、１つのグループ又は単位として消去及びフリー空間の管理を遂行する。代案的に、多重モード格納装置は１２８個のダイを含み、１つのグループとして、ダイの部分集合（例えば、３２個のダイのグループ）の中の１つのブロックに対して消去及びフリー空間の管理を遂行する。 Erase and free space management are performed on blocks of memory cells on one or more individually grouped dies within the multimode storage device. As an example, a multimode storage device comprises 128 dies and performs erasure and free space management as a group or unit for one block in the 128 dies. Alternatively, the multi-mode storage device contains 128 dies and, as a group, erases and manages free space for one block in a subset of dies (eg, a group of 32 dies). To carry out.
図１０は本発明の実施形態による多重モード格納装置の使用者領域への格納のための例示的なＳＵＥブロック及び対応するＳＵＥページを示すブロック図である。 FIG. 10 is a block diagram showing an exemplary SUE block and corresponding SUE page for storing the multiple mode storage device according to an embodiment of the present invention in the user area.
図１０を参照すれば、ＳＵＥブロック１０１０を形成する物理ブロック１０１２、１０１４、１０１６、１０１８の配列が示されている。メモリセルの物理ブロック１０１２、１０１４、１０１６、１０１８の各々は、メモリセルの多重の個別物理ページ（例えば、１０２１、１０２２、１０２３、１０２４）にさらに区分される。ＳＵＥページ１０３０は対応するＳＵＥブロック１０１０の物理ブロック１０１２、１０１４、１０１６、１０１８に対応する物理ページ１０３２、１０３４、１０３６、１０３８を含む。
With reference to FIG. 10, the sequences of the
幾つかの実施形態で、多重モード格納装置（例えば、３５０、４００、６２０）におけるメモリセルのＳＵＥ構成が生成される。
ＳＵＥページ及びＳＵＥブロックは、プログラム及び消去に関する単位として一括管理される、格納装置上のダイの各グループに対して組織される。
ＳＵＥブロックは、多重モード格納装置のダイの部分集合に含まれる各々のダイから各々１つずつ選択される物理ブロックのメモリセルを含むように定義され、この物理ブロックは１つの単位として一括して消去され、管理される。
ＳＵＥページは１つのＳＵＥブロックの個別セクション（Ｓｅｃｔｉｏｎ）即ちセグメント（Ｓｅｇｍｅｎｔ）を含むように定義され、この個別セクション即ちセグメントは一括してプログラムされる。
In some embodiments, SUE configurations of memory cells in multiple mode storage devices (eg, 350, 400, 620) are generated.
SUE pages and SUE blocks are organized for each group of dies on the storage device, which are collectively managed as units for programming and erasing.
A SUE block is defined to contain a memory cell of a physical block selected one by one from each die contained in a subset of the die of the multimode storage device, and the physical blocks are collectively regarded as one unit. It is erased and managed.
A SUE page is defined to contain an individual section or segment of a SUE block, and this individual section or segment is programmed together.
例として、幾つかの実施形態で、多重モード格納装置は１２８個のダイを含み、各ダイに含まれる各々の物理ブロック上のフリー空間を一括消去し、管理する。
対応するＳＵＥブロック１０１０は、多重モード格納装置の１２８個のダイから各々１つずつ選択される１２８個の物理ブロックのメモリセルを含むように定義される。対応するＳＵＥページ１０３０は１２８個の物理ブロックに各々対応する１２８個のセクション即ちセグメントを含むように定義される。
As an example, in some embodiments, the multiple mode storage device comprises 128 dies and collectively erases and manages free space on each physical block contained in each die.
The
例として、他の実施形態で、多重モード格納装置は１２８個のダイを含むことができ、３２個のダイの各々の物理ブロック上のフリー空間を一度に一括消去し、管理する。
対応するＳＵＥブロック１０１０は、多重モード格納装置の３２個のダイから各々１つずつ選択される３２個の物理ブロックのメモリセルを含むように定義される。この場合、対応するＳＵＥページ１０３０は３２個の物理ブロックに各々対応する３２個のセクション即ちセグメントを含むように定義される。
As an example, in another embodiment, the multimode storage device can include 128 dies and collectively erase and manage the free space on each physical block of the 32 dies.
The
その他の実施形態で、多重モード格納装置は、４つのプレーン（Ｐｌａｎｅ）に分割された１２８個のダイを含み、各ダイに含まれる各々のプレーンのブロック上のフリー空間を管理する。対応するＳＵＥブロック１０１０はメモリ装置に含まれる各々のプレーンの１２８個のブロックのメモリセルを含むように定義される。この場合、対応するＳＵＥページ１０３０は各々のプレーンのブロックに対応する１２８個のセクション即ちセグメントを含むように定義される。
In another embodiment, the multimode storage device comprises 128 dies divided into four planes and manages free space on blocks of each plane contained in each die. The
図１１は本発明の実施形態による多重モード格納装置の使用者領域への格納のための使用者格納空間の例示的なＳＵＥブロック及び対応するＳＵＥページを示すブロック図である。 FIG. 11 is a block diagram showing an exemplary SUE block and corresponding SUE page of the user storage space for storing the multiple mode storage device according to the embodiment of the present invention in the user area.
図１１を参照すれば、使用者格納空間の例示的なＳＵＥブロック１１１０が示されている。幾つかの実施形態で、ＳＵＥブロック１１１０は仮想ブロック（Ｖｉｒｔｕａｌ Ｂｌｏｃｋ、Ｖ−Ｂｌｏｃｋ））と同様に扱える。ＳＵＥブロック１１１０は個別格納装置レベルでメモリ媒体を管理するための動作の基本単位である。ＳＵＥブロックは多重のＳＵＥページ（Ｓ−Ｐａｇｅ）から構成される。幾つかの具現例で、ＳＵＥページは仮想ページ（Ｖ−Ｐａｇｅ）と同様に扱える。例として、図１１に示したＳＵＥブロック１１１０は４つのＳＵＥページ１１２１、１１２２、１１２３、１１２４を含む。
With reference to FIG. 11, an
図５に示したように、ＳＵＥブロックのＳＵＥページに割当てられる物理的なメモリセル、１つの多重モード格納装置（例えば、３５０、４００、６２０）に含まれる多重のダイを横断して分布する対応する物理ページ及び物理ブロック内に位置する。
代案的な実施形態は、多重モード格納装置において、物理的な消去ブロックのサイズとプログラム可能である物理ページのサイズとの間係に基づいて所定個数のページに分割されるブロックを含む。
As shown in FIG. 5, the physical memory cells allocated to the SUE page of the SUE block are distributed across multiple dies contained in one multiple mode storage device (eg, 350, 400, 620). Located within the physical page and physical block to be used.
An alternative embodiment includes, in a multi-mode storage device, blocks that are divided into a predetermined number of pages based on the relationship between the size of the physical erase blocks and the size of the programmable physical pages.
図１２は本発明の実施形態による多重モード格納装置の使用者領域への格納のための例示的なＳＵＥメタページ及び対応するＳＵＥページを示すブロック図である。 FIG. 12 is a block diagram showing an exemplary SUE metapage and a corresponding SUE page for storing the multiple mode storage device according to an embodiment of the present invention in the user area.
図１２を参照すれば、例示的なメタページ（Ｍｅｔａｐａｇｅ）１２１０が示されている。メタページ１２１０は格納システムにおいて多重の格納装置を横断する多重のＳＵＥページから構成される。例として、図１２に示したメタページ１２１０は５つのＳＵＥページ１２１１、１２１２、１２１３、１２１４、１２１５を含む。
代案的な実施形態は、格納システムの個別的な多重モード格納装置の個数、及び多重モード格納装置の各々で１つの単位として一括管理されるダイの個数に基づいて、所定個数のＳＵＥページに分割されるメタページを含む。
With reference to FIG. 12, an
An alternative embodiment is divided into a predetermined number of SUE pages based on the number of individual multiple mode storage devices in the storage system and the number of dies collectively managed as one unit in each of the multiple mode storage devices. Includes metapages that are
各ＳＵＥページに割当てられる物理的なメモリセルは個別的な多重モード格納装置（例えば、３５０、４００、６２０）内に位置する。メタページ１２１０を形成する様々なＳＵＥページ１２１１、１２１２、１２１３、１２１４、１２１５に割当てられるメモリセルは、格納システム（例えば、格納機器）と関連付けられる多重の格納装置（例えば、６２０、６３０、６４０、６５０）内に位置する。
The physical memory cells assigned to each SUE page are located within individual multimode storage devices (eg, 350, 400, 620). The memory cells allocated to the
従って、ＳＵＥページ１１２１、１１２２、１１２３、１１２４のサイズ、即ち幅（Ｗｉｄｔｈ）は、各多重モード格納装置で１つの単位として一括管理されるダイの個数に対応できる反面、メタページ１２１０のサイズ、即ち幅は格納システムに含まれる多重モード格納装置の個数に対応する。
Therefore, the size of the SUE pages 1121, 1122, 1123, and 1124, that is, the width, can correspond to the number of dies that are collectively managed as one unit in each multiple mode storage device, while the size of the
図１３は本発明の実施形態による多重モード格納装置の使用者領域への格納のための例示的なＳＵＥメタブロック及び対応するＳＵＥメタページを示すブロック図である。 FIG. 13 is a block diagram showing an exemplary SUE metablock and corresponding SUE metapage for storing the multiple mode storage device according to an embodiment of the present invention in the user area.
図１３を参照すれば、例示的なメタブロック（Ｍｅｔａｂｌｏｃｋ、Ｍ−Ｂｌｏｃｋ）１３１０が示されている。メタブロック１３１０は多重のメタページ１３１１、１３１２、１３１３、１３１４から構成される。メタページ（Ｍ−Ｐａｇｅ）１２１０と共に参照すれば、メタブロック１３１０に割当てられる物理的なメモリセルは格納システムと関連付けられる多重の格納装置内に位置する。
即ち、メタブロック１３１０は、格納システムに含まれる多重モード格納装置（例えば、６２０、６３０、６４０、６５０）の各々で、１つの単位として一括管理されるダイの対応する部分集合に含まれる各ダイから選択される該当ブロックを含むことができる。従って、メタブロック１３１０の大きさは各多重モード格納装置（例えば、３５０、４００、６２０）で一括管理されるダイの個数、及び格納システムに含まれる多重モード格納装置６２０、６３０、６４０、６５０の個数に対応する。
Referring to FIG. 13, exemplary metablocks (Metablock, M-Block) 1310 are shown. The
That is, the
図１４は本発明の実施形態による多重モード格納装置の使用者領域への格納のための他の例示的なＳＵＥメタブロック及び対応するＳＵＥブロックを示すブロック図である。 FIG. 14 is a block diagram showing another exemplary SUE metablock and corresponding SUE block for storing the multiple mode storage device according to an embodiment of the present invention in the user area.
図１４を参照すれば、例示的なメタブロック１４１０が、多重のＳＵＥブロック（例えば、１１１０）から構成されるブロックダイアグラムとして示されている。メタブロック１４１０は格納システムに含まれる多重モード格納装置（例えば、６２０、６３０、６４０、６５０）の各々で一括管理されるダイの各部分集合（ｓｕｂｓｅｔ）から選択される各々のＳＵＥブロック１４１１、１４１２、１４１３、１４１４、１４１５の結合体（ａｇｇｒｅｇａｔｉｏｎ）である。類似に、メタページ１２１０はメタブロック１４１０で対応するＳＵＥブロック１４１１、１４１２、１４１３、１４１４、１４１５の各々から選択される対応するＳＵＥページ（例えば、１２１１、１２１２、１２１３、１２１４、１２１５）の結合体である。
With reference to FIG. 14, the exemplary metablock 1410 is shown as a block diagram composed of multiple SUE blocks (eg, 1110). The metablock 1410 is a
幾つかの実施形態で、特定のメモリ媒体管理機能（例えば、消去、プログラム、フリー空間の再生（ｒｅｃｌａｍａｔｉｏｎ、ガーベッジコレクション）及び管理等）はメタブロックレベルで遂行できる。即ち、このメモリ媒体管理機能は個別的な格納装置レベルではなく、格納システムレベルで提供される。 In some embodiments, certain memory media management functions (eg, erasure, programs, free space regeneration (reclamation, garbage collection) and management, etc.) can be performed at the metablock level. That is, this memory medium management function is provided at the storage system level, not at the individual storage device level.
望ましいシステムレベルのメモリ管理を可能にするために、使用者データ専用に割当てられ、例えばアプリケーション及び仮想マシンＯＳ（Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅ Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）によって取り扱われる（ａｄｄｒｅｓｓ）論理アドレス空間は、ＳＵＥアドレス空間にマッピングされる。
従って、格納システムに含まれる多重モード格納装置の使用者領域を、潜在露出インタフェイスを通じて取り扱うことが可能になるこのようなシステムレベルのメモリマッピング及び管理の結果、書込み増幅因子（ｆａｃｔｏｒ）を低減し、これは格納領域の準備を低減して費用削減を可能にする。
To enable desirable system-level memory management, the (addless) logical address space allocated exclusively for user data and handled by, for example, the application and virtual machine operating system (OS) is mapped to the SUE address space. To.
Therefore, as a result of such system-level memory mapping and management that makes it possible to handle the user area of the multiple mode storage device included in the storage system through the latent exposure interface, the write amplification factor (factory) is reduced. , This reduces storage reserves and enables cost savings.
図１５は本発明の実施形態によって論理アドレスからＳＵＥアドレスへのアドレスマッピングを提供するために、多重モード格納システムによって具現される例示的なＳＵＥマッピングスキームを示す概念図である。 FIG. 15 is a conceptual diagram illustrating an exemplary SUE mapping scheme embodied by a multiple mode storage system to provide address mapping from a logical address to a SUE address according to an embodiment of the present invention.
図１５を参照すれば、ＳＵＥマッピングスキーム１５００が示されている。ＳＵＥマッピングスキーム１５００は図６の多重モード格納管理システム６１０のような格納システムによって具現されて、本発明の実施形態によって論理アドレスからＳＵＥアドレスへのアドレスマッピングを提供する。ＳＵＥマッピングスキーム１５００は論理アドレス空間をＳＵＥアドレス空間と関連付ける。ＳＵＥアドレス空間は潜在物理格納媒体の重要な特徴を示す。ＳＵＥアドレス空間は、格納システムに含まれる多重の格納装置が結合されてなる物理的な格納空間を取り扱うために利用される。
With reference to FIG. 15, the
使用者データ１５０２は、例としてホストアプリケーション及び仮想マシンＯＳからの入力として受信される。ホスト使用者データは、元のホストファイルシステム、インタフェイス標準等と関連付けられる論理ブロックのサイズ（例えば、５１２Ｋバイトサイズの情報）に対応する格納単位（例えば、論理アドレス基盤のブロック又は論理ブロック）に組織化される。
受信された使用者データの各論理ブロックは論理ブロックアドレス（ＬＢＡ）によって取り扱われる。例として、幾つかの実施形態で、入力された論理ブロックの取り扱い（アドレッシング）はＡＮＳＩ（Ａｍｅｒｉｃａｎ Ｎａｔｉｏｎａｌ Ｓｔａｎｄａｒｄｓ Ｉｎｓｔｉｔｕｔｅ）によって配布されたＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）標準と関連付けられる。
The
Each logical block of received user data is handled by a logical block address (LBA). As an example, in some embodiments, the handling (addressing) of an input logical block is associated with a SCSI (Smal Computer System Interface) standard distributed by the American National Standards Institute (ANSI).
使用者データ１５０２の論理アドレス基盤のブロックは、ＳＵＥアドレスを有する（ＳＵＥ Ａｄｄｒｅｓｓａｂｌｅ）単位、即ち、ハイブリッドマッピングシステム（Ｈｙｂｒｉｄ Ｍａｐｐｉｎｇ Ｓｙｓｔｅｍ）のマッピングブロック（ＨＭＢ））に結合される。幾つかの実施形態で、整数個の論理ブロックがグループ化されてＳＵＥアドレスを有する１つの単位を形成する。例として、図１５で、８つの論理ブロックがＳＵＥアドレスを有する単位を形成するために結合される。代案的な実施形態で、ＳＵＥアドレスを有する１つの単位を形成するために整数個又は分数個（Ｆｒａｃｔｉｏｎａｌ Ｎｕｍｂｅｒ）の論理ブロックが結合される。
The block of the logical address base of the
幾つかの実施形態で、ＳＵＥアドレスを有する単位は格納システムのためのマッピングの最小グラニュラリティを有する。多様な実施形態で、ＳＵＥアドレスを有する単位は４Ｋバイト、８Ｋバイト、又はその他の適当なサイズを有する。 In some embodiments, the unit with the SUE address has the minimum granularity of the mapping for the storage system. In various embodiments, the unit having the SUE address has 4K bytes, 8K bytes, or any other suitable size.
幾つかの実施形態で、格納システムは一連のボリューム（Ｖｏｌｕｍｅ）を含む。各ボリュームはＳＵＥアドレスを有する一連の単位を含み、ＳＵＥアドレスを有する各単位は一連の論理単位を含む。異なるボリュームは各々異なるＳＵＥアドレスを有する単位のサイズを有する。
ボリュームは多数の特性を有し得ることが理解されよう。ボリュームはアプリケーション、単一の使用者レベルファイルシステム、論理的なドライブ、ネームスペース（Ｎａｍｅｓｐａｃｅ、例えば、与えられたネームスペースと関連付けられる隣接する論理アドレスの集合）、ＬＵＮ（Ｌｏｇｉｃａｌ Ｕｎｉｔ Ｎｕｍｂｅｒ）等に対応できる。
In some embodiments, the storage system comprises a series of volumes. Each volume contains a series of units with a SUE address, and each unit with a SUE address contains a series of logical units. Different volumes have a unit size, each with a different SUE address.
It will be appreciated that a volume can have a number of properties. Volumes correspond to applications, single user-level file systems, logical drives, namespaces (namespaces, eg, sets of adjacent logical addresses associated with a given namespace), LUNs (Logical Unit Numbers), etc. it can.
図示した具現例で、論理ブロックアドレス（ＬＢＡ）１５２１、１５２２、１５２３、１５２４、１５２５、１５２６、１５２７、１５２８によって取り扱われる論理アドレス基盤のブロック（ｌｏｇｉｃａｌｌｙ＿ａｄｄｒｅｓｓｅｄ＿ｂｌｏｃｋ）１５３１、１５３２、１５３３、１５３４、１５３５、１５３６、１５３７、１５３８は、ＳＵＥアドレスを有する単位１５０３に結合され、論理ブロックアドレス１５４１、１５４２、１５４３、１５４４、１５４５、１５４６、１５４７、１５４８によって取り扱われる論理アドレス基盤のブロック１５５１、１５５２、１５５３、１５５４、１５５５、１５５６、１５５７、１５５８は、ＳＵＥアドレスを有する単位１５０４に結合され、論理ブロックアドレス１５７１、１５７２、１５７３、１５７４、１５７５、１５７６、１５７７、１５７８によって取り扱われる論理アドレス基盤のブロック１５８１、１５８２、１５８３、１５８４、１５８５、１５８６、１５８７、１５８８は、ＳＵＥアドレスを有する単位１５０５に結合される。
１つのアドレス基盤の論理ブロックは、１つのＳＵＥアドレスを有する単位全体を占有する場合もあり、１つのＳＵＥアドレスを有する単位に多重のアドレス基盤のブロックが含まれる場合もある。
In the illustrated embodiment, the logical address-based blocks (logically_addlessed_block) 1531, 1532, 1533, 1534, 1535, 1536, handled by the logical block addresses (LBA) 1521, 1522, 1523, 1524, 1525, 1526, 1527, 1528, 1537, 1538 are combined into
One address-based logical block may occupy the entire unit having one SUE address, or the unit having one SUE address may include multiple address-based blocks.
選択的に、ＳＵＥアドレスを有する単位（例えば、１５０３、１５０４、１５０５）の使用者データ１５０２に対してデータ圧縮アルゴリズムを遂行し、これによってＳＵＥアドレスを有する圧縮された単位（例えば、１５０７、１５０８、１５０９）が生成される。ＳＵＥアドレスを有する圧縮された単位（例えば、１５０７、１５０８、１５０９）に各々対応してヘッダ（Ｈｅａｄｅｒ）セクション（例えば、１５１１、１５１２、１５１３）が生成される。ヘッダセクションは、例として、再生及びデータ復旧活動に利用される情報を含む。
Optionally, a data compression algorithm is performed on the
ＳＵＥアドレスを有する圧縮された単位及びヘッダセクションは、格納装置伝送ブロック（又は、ソリッドステートドライブ伝送ブロック１５１５、１５１７）に位置する。図示した例で、ヘッダセクション１５１１、１５１２、１５１３及びこれに対応するＳＵＥアドレスを有する圧縮された単位１５０７、１５０８、１５０９がソリッドステートドライブ伝送ブロック１５１５、１５１７に含まれる。幾つかの実施形態で、ＳＵＥアドレスを有する圧縮された単位はもちろん、使用者データ１５０２に含まれる論理ブロックもやはり、２以上の格納装置伝送ブロックに跨って位置する。
The compressed unit and header section with the SUE address is located in the storage device transmission block (or solid state drive transmission blocks 1515, 1517). In the illustrated example, the solid state drive transmission blocks 1515, 1517 include compressed
整数個の格納装置伝送ブロックが多重モード格納装置への伝送のためにＳＵＥページ１５９１、１５９２、１５９３、１５９４に合わせて整列される。幾つかの実施形態で、ＳＵＥアドレスを有する圧縮された単位はもちろん、使用者データ１５０２に含まれる論理ブロックもやはり、２以上のＳＵＥページ１５９１、１５９２、１５９３、１５９４に跨って位置する。
An integer number of storage device transmission blocks are aligned with
幾つかの実施形態で、ＥＣＣ等を利用して使用者データ１５０２に対して遂行されるべき誤謬訂正がシステムレベルでは具現されない場合もあり、その場合は、誤謬訂正が個別的な多重モード格納装置によって具現されなければならない。
In some embodiments, the error correction to be performed on the
使用者データと関連付けられるメタデータは多重モード格納装置（例えば、３５０、４００、６２０）の論理アドレス基盤のシステム領域に格納されることができる。例として、幾つかの実施形態で、論理ブロックのアドレッシング動作を利用して管理される多重モード格納装置のメモリセルの一部分（パーティション）はマップテーブル（Ｍａｐ Ｔａｂｌｅ）を格納する。マップテーブルはＳＵＥアドレスを有する単位をＳＵＥアドレス空間にマッピングする。例として、マップテーブルはポインタ（Ｐｏｉｎｔｅｒ）を格納し、ポインタの各々はＳＵＥアドレスを有する個別的な単位を示す。
従って、ＳＵＥアドレス空間で、使用者データの論理ブロックの対応する格納位置は、ＳＵＥアドレスを有する単位のマッピング、及び、論理ブロックとＳＵＥアドレスを有する単位の各々の対応するオフセット（Ｏｆｆｓｅｔ）を利用して判別される。
The metadata associated with the user data can be stored in the system area of the logical address infrastructure of the multiple mode storage device (eg, 350, 400, 620). As an example, in some embodiments, a portion (partition) of a memory cell of a multimode storage device managed using the addressing operation of a logical block stores a map table. The map table maps units with SUE addresses to the SUE address space. As an example, a map table stores pointers, each of which represents an individual unit with a SUE address.
Therefore, in the SUE address space, the corresponding storage position of the logical block of user data utilizes the mapping of the unit having the SUE address and the corresponding offset of each of the logical block and the unit having the SUE address. Is determined.
幾つかの実施形態で、ボリューム（例えば、６７１、６７２、６７３）に情報が格納されることができる。多重のボリューム又はネームスペースがあり、異なるボリューム又はネームスペースは異なるサイズのＳＵＥアドレスを有する単位と関連付けられ得る。異なるサイズのボリューム又はネームスペースが同一のサイズのＳＵＥアドレスを有する単位と関連付けられることが理解されよう。 In some embodiments, information can be stored in volumes (eg, 671, 672, 673). There are multiple volumes or namespaces, and different volumes or namespaces can be associated with units with different sized SUE addresses. It will be appreciated that volumes or namespaces of different sizes are associated with units that have SUE addresses of the same size.
図１６は図１５のＳＵＥマッピングスキームを具現できる例示的な格納システムを示すブロック図である。図１６を参照すれば、例示的な格納システム１６０２は、多重モード格納管理システムと、多重モード格納装置とからなり、前記多重モード格納管理システムは、プロセッサ１６０４、メモリ１６０６、ネットワークインタフェイス１６０８、入出力装置１６１０、表示装置１６１２、及びバス１６１４を含む多重モード格納管理装置を介して具現され、前記多重モード格納装置は多重の不揮発性メモリ装置１６１６を含む。格納システム１６０２の多様なハードウェア構成要素はローカルデータリンク（Ｌｏｃａｌ Ｄａｔａ Ｌｉｎｋ）１６１８によって連結される。ローカルデータリンク１６１８は、多様な実施形態において例えば、アドレスバス、データバス、直列バス、並列バス、又はこれらの組合せを含む。
FIG. 16 is a block diagram showing an exemplary storage system that can embody the SUE mapping scheme of FIG. Referring to FIG. 16, an
プロセッサ１６０４は格納システム１６０２を制御するのに適合する汎用プロセッサ又は専用プロセッサ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｄｉｇｉｔａｌ Ｐｒｏｃｅｓｓｏｒ、ＡＳＩＣ）を含む。メモリ１６０６はプロセッサ１６０４によってアクセス可能な、データ及び命令語（Ｉｎｓｔｒｕｃｔｉｏｎ）を格納するのに適合するデジタルメモリ装置を含む。
The
ネットワークインタフェイス１６０８は格納システム１６０２を通信ネットワーク（例えば、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）ネットワーク等）と通信連結するのに適合するネットワークインタフェイスを含む。ネットワークインタフェイス１６０８は格納ネットワーク標準（例えば、ｉＳＣＳＩ（Ｉｎｔｅｒｎｅｔ Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）プロトコル）を具現する。
The
入出力装置１６１０は格納システム１６０２でデジタル情報を送受信するのに適合する装置を含む。表示装置１６１２は文字又はＧＵＩ（Ｇｒａｐｈｉｃａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）を表示するのに適合する装置を含む。
The input /
バス１６１４は、例としてＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）バス、又は格納システムの通信のために利用できるその他の何らかの高速直列拡張バスを含む。バス１６１４は格納システム１６０２の格納装置（例えば、不揮発性メモリ装置１６１６）へのアクセスのために、ＮＶＭｅ（Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ）標準、又はＮＶＭＨＣＩ（Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｈｏｓｔ−Ｃｏｎｔｒｏｌｌｅｒ Ｉｎｔｅｒｆａｃｅ）標準を活用する。不揮発性メモリ装置１６１６は、例として、ＮＡＮＤフラッシュ基盤のソリッドステートドライブ、又はその他の何らかの適合する不揮発性メモリ装置を含む。
代案的な実施形態で、汎用コンピューティング装置が図１５のＳＵＥマッピングスキーム１５００の機能を具現する。例として汎用コンピューティング装置は、サーバ、ワークステーション、個人用コンピュータ等を含む。
In an alternative embodiment, the general purpose computing device embodies the functionality of the
不揮発性メモリ装置１６１６のような、コンピュータ読出し可能な媒体に格納されるプログラムコード（例えば、ソースコード（Ｓｏｕｒｃｅ Ｃｏｄｅ）、オブジェクトコード（Ｏｂｊｅｃｔ Ｃｏｄｅ）、実行可能コード（Ｅｘｅｃｕｔａｂｌｅ Ｃｏｄｅ）、等）はワーキングメモリ又は演算メモリ（例えば、メモリ１６０６）にロードされて、図１５のＳＵＥマッピングスキーム１５００の機能を遂行するためにプロセッサ１６０４によって実行される。
代案的な実施形態で、実行可能な命令語がファームウェア形態に格納されるか、或いは上の機能が専用ハードウェアによって遂行される。
Program code (eg, source code, object code, executable code, etc.) stored in a computer-readable medium, such as the
In an alternative embodiment, executable instructions are stored in firmware form or the above functions are performed by dedicated hardware.
図１７は本発明の実施形態によって論理アドレス空間をＳＵＥアドレス空間にマッピングする例示的な方法を説明するフローチャートである。図１７の例示的な方法は、格納システムに含まれる多重の格納装置の物理格納空間の結合体を取り扱うために論理アドレス空間をＳＵＥアドレス空間にマッピングするＳＵＥマッピングスキームを具現化する図１６の格納システム１６０２によって遂行される。
FIG. 17 is a flowchart illustrating an exemplary method of mapping a logical address space to a SUE address space according to an embodiment of the present invention. An exemplary method of FIG. 17 embodies a SUE mapping scheme that maps a logical address space to a SUE address space to handle a combination of physical storage spaces of multiple storage devices included in a storage system. Performed by
Ｓ１７０２動作で、例として、ホストアプリケーション又は仮想ＯＳから使用者データが受信されてから、図１７の方法が開始される。受信された使用者データは論理ブロックから構成されて論理ブロックアドレスによってアドレスされる。論理ブロックは、元のホストファイルシステム、データベース等と関連付けられてアドレス可能な、最小サイズのメモリ単位に対応する。 In the operation of S1702, for example, the method of FIG. 17 is started after the user data is received from the host application or the virtual OS. The received user data is composed of logical blocks and is addressed by the logical block address. A logical block corresponds to the smallest memory unit that can be addressed in association with the original host file system, database, etc.
Ｓ１７０４動作で、上で説明したように、論理ブロックがＳＵＥアドレスを有する単位に結合される。例として、整数個の論理ブロックがＳＵＥアドレスを有する各単位を形成するためにグループ化される。Ｓ１７０６動作で、上で説明したように、オプションとして、ＳＵＥアドレスを有する単位の使用者データに対してデータ圧縮アルゴリズムが遂行される（図１７で破線に表示した動作はオプションである）。 In the S1704 operation, as described above, the logical blocks are combined into units having a SUE address. As an example, an integer number of logical blocks are grouped to form each unit with a SUE address. In the S1706 operation, as described above, an optional data compression algorithm is performed on the user data of the unit having the SUE address (the operation shown by the broken line in FIG. 17 is an option).
Ｓ１７０８動作で、ヘッダセクションが生成されてＳＵＥアドレスを有する各単位に加える。上で説明したように、例として、ヘッダセクションは再生及びデータ復旧活動に利用するための情報を含む。Ｓ１７１０動作で、上で説明したように、ＳＵＥアドレスを有する圧縮された単位及びヘッダセクションが格納装置伝送ブロックに配置される。 In S1708 operation, a header section is generated and added to each unit having a SUE address. As explained above, as an example, the header section contains information for use in replay and data recovery activities. In operation S1710, as described above, compressed units and header sections with SUE addresses are placed in the storage device transmission block.
上で説明したように、Ｓ１７１２動作で、整数個の格納装置伝送ブロックが結合されてＳＵＥページに合うように整列される。Ｓ１７１４動作で、ＳＵＥページに対応する格納装置伝送ブロックが多重モード格納装置に伝送されて、使用者領域に格納される。Ｓ１７１６動作で、ＳＵＥページの使用者データに関するメタデータが多重モード格納装置に伝送されて、上で説明したように、システム領域に格納される。
［ＩＩＩ．多重モード格納管理システム］
As described above, in S1712 operation, an integer number of storage device transmission blocks are combined and aligned to fit the SUE page. In the operation of S1714, the storage device transmission block corresponding to the SUE page is transmitted to the multiple mode storage device and stored in the user area. In the S1716 operation, the metadata related to the user data of the SUE page is transmitted to the multiple mode storage device and stored in the system area as described above.
[III. Multiple mode storage management system]
図１８は本発明のもう１つの実施形態を示し、格納システム（例えば、図１６の格納システム１６０２）が、自己の格納装置における論理及びＳＵＥ格納空間へのアドレスを可能にするためにＳＵＥアドレシングスキームを採用した例示的な、自己の多重モード格納管理システム（図６、図７等で簡潔に紹介した）の詳細を説明するブロック図である。
多重モード格納管理システム１８０２は、ＳＵＥ格納管理器１８０４、論理格納管理器１８０６、再生管理器１８０８、及び格納アレイ（Ａｒｒａｙ）管理器１８１０を含む。
FIG. 18 shows another embodiment of the present invention in which a storage system (eg,
The multiple mode
ＳＵＥ格納管理器１８０４は使用者データ格納マッピング、読出し及び書込み機能を提供する。ＳＵＥ格納管理器１８０４はＳＵＥアドレスマッピングスキームを利用して、使用者データを格納システムの使用者領域にマッピングする。ＳＵＥ格納管理器１８０４は、格納システムの格納装置へのＳＵＥインタフェイスを通じて、使用者領域に格納された使用者データにアクセスする。
The
ＳＵＥマッピングスキームは、論理ブロックアドレスから物理アドレスへのマッピング機能を格納システムと格納装置との間で分配する。言い換えると、ＳＵＥマッピングスキームは論理ブロックアドレスからＳＵＥアドレスへの格納システムレベルのマッピング、即ち仮想化（Ｖｉｒｔｕａｌｉｚａｔｉｏｎ）と、ＳＵＥアドレスから物理アドレスへの格納装置水準のマッピング、即ち変換を結合する。 The SUE mapping scheme distributes the logical block address to physical address mapping function between the storage system and the storage device. In other words, the SUE mapping scheme combines logical block address-to-SUE address storage system-level mapping, or virtualization, with SUE address-to-physical address storage device-level mapping, or translation.
ＳＵＥマッピングスキームは格納装置の或る特定の物理的な特徴、即ち代表幾何構造を格納システムに対して露出し、使用者データに関する特定の不揮発性メモリ管理機能が、個別的な格納装置レベルにおいてではなく、多重格納装置を横断する格納システムレベルにおける遂行を可能にする。このように、個別的な格納装置レベルから格納システムレベルへ使用者データ管理作業を再分配することは、書込み増幅因子の低減を結果し、システム効率性を向上して、資源準備を減少し、費用削減を可能にする。 The SUE mapping scheme exposes certain physical features of the containment device, namely representative geometry, to the storage system, and certain non-volatile memory management functions for user data are provided at the individual storage device level. Allows performance at the storage system level across multiple storage devices. Thus, redistributing user data management work from the individual storage device level to the storage system level results in a reduction in write amplification factors, improving system efficiency, reducing resource reserves, and reducing resource reserves. Enables cost reduction.
論理格納管理器１８０６はシステムデータ格納マッピング、読出し、及び書込み機能を提供する。論理格納管理器１８０６は論理ブロックアドレス（ＬＢＡ）のような論理アドレスマッピングスキームを利用して、システムデータを格納装置のシステム領域にマッピングする。論理格納管理器１８０６は格納装置への論理インタフェイスを通じて、システム領域に格納されたシステムデータにアクセスする。
The
従って、幾つかの実施形態で、関連付けられた格納装置又は関連付けられた多重の格納装置の各々のメモリ領域は、論理アドレス基盤のシステム領域及びＳＵＥアドレス基盤の使用者領域の２者からなる別個の格納領域、即ちアドレス領域に再分割される、即ち区分される。格納装置は２つのホストインタフェイスを含む。１つは論理アドレス基盤のシステム領域へのアクセスを提供する論理ホストインタフェイスであり、その他の１つはＳＵＥアドレス基盤の使用者領域へのアクセスを提供するＳＵＥホストインタフェイスである。
システムデータに関する不揮発性メモリ管理機能は個別的な格納装置コントローラによって遂行される。
Therefore, in some embodiments, each memory area of the associated storage device or associated multiple storage devices is a separate two, a system area of the logical address infrastructure and a user area of the SUE address infrastructure. It is subdivided into storage areas, that is, address areas, that is, divided. The containment device includes two host interfaces. One is a logical host interface that provides access to the system area of the logical address infrastructure, and the other is a SUE host interface that provides access to the user area of the SUE address infrastructure.
The non-volatile memory management function for system data is performed by a separate storage controller.
再生管理器１８０８は使用者データに関して格納システムレベルで提供される不揮発性メモリ管理機能を提供し、この不揮発性メモリ管理機能はフリー空間の管理及び再生、即ちガーベッジコレクションを含む。従って、格納システムに含まれる個別的な格納装置は使用者データに対するローカルな再生（ガーベッジコレクション）を遂行しなくても良い。
再生管理器１８０８は多様なフリー空間の管理及び再生方法を具現し、幾つかの実施形態では、この明細書で説明される新しいフリー空間の管理及び再生方法も遂行する。
格納アレイ管理器１８１０、又はＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ）管理器は、格納システムに含まれる多重の格納装置のアレイに対して格納管理を提供するが、この格納管理は使用者データに関してはデータ復旧機能を含む。従って、格納システムに含まれる個別的な格納装置は、使用者データに対するダイレベルのＲＡＩＤ機能を遂行しなくても良い。
格納アレイ管理器１８１０は多様な格納管理及びデータ復旧方法を具現し、幾つかの実施形態では、この明細書で説明される新しい格納管理及びデータ復旧方法を遂行する。
The
The
図１９を参照して、更にもう１つの例示的実施形態を説明する。本実施形態に係る多重モード格納管理システム１９０２は、格納システム（例えば、図１６の格納システム１６０２）が自己の格納装置における論理及びＳＵＥ格納空間を取り扱うためにＳＵＥアドレシングスキームを採用した他の例示的な、自己の多重モード格納管理システムを示すブロック図である。多重モード格納管理システム１９０２はデータ整列器１９０４、ＳＵＥ格納アクセス管理器１９０６、データ圧縮管理器１９０８、ボリュームマッピングエンジン１９１０、バッファ管理器１９１２、メタブロック管理器１９１４、再生管理器１９１６、格納アレイ管理器１９１８、及び論理格納アクセス管理器１９２０を含む。
Yet another exemplary embodiment will be described with reference to FIG. The multiple mode
データ整列器１９０４は論理アドレス基盤の媒体アクセスコマンド（例えば、読出しコマンド、書込みコマンド、マッピング解除（Ｕｎｍａｐｐｉｎｇ）コマンド等）をＳＣＳＩターゲット（Ｔａｒｇｅｔ）から受信する。このコマンドは論理ブロックアドレス（ＬＢＡ）方式を採用することができ、ＳＣＳＩのメモリ位置抽出基準はメモリブロックが整数指標（Ｉｎｔｅｇｅｒ Ｉｎｄｅｘ）によって指示される線型アドレススキームに基づく。論理ブロックアドレス方式で、単一整数基盤のアドレスがデータの各論理ブロックの開始を識別するために利用され、各線型基盤アドレスは単一論理ブロックと固有に関連付けられる。従って、論理ブロックアドレス方式は格納装置の細部的な事項又は特徴をＯＳ、ファイルシステム、装置ドライバ、及びホストアプリケーションから隠すか、或いは隠すことができる。
The
書込み動作の間に、データ整列器１９０４はＳＣＳＩターゲットから受信されるデータの論理ブロックをＳＵＥマッピングブロックに結合する。例として、幾つかの実施形態で、単数又は複数の論理ブロックが１つのＳＵＥマッピングブロックを形成するためにグループ化される。オプションとして、データ圧縮管理器１９０８はＳＵＥマッピングブロックの使用者データに対してデータ圧縮アルゴリズムを遂行する。
During the write operation, the
読出し動作の間に、データ整列器１９０４は読出しコマンドをＳＣＳＩターゲットから受信し、読出し要請をＳＵＥ格納アクセス管理器１９０６に伝達する。データ整列器１９０４は要請された使用者データをＳＵＥ格納アクセス管理器１９０６から受信し、要請された使用者データをＳＣＳＩターゲットに伝達する。
During the read operation, the
ＳＵＥ格納アクセス管理器１９０６は使用者データ読出し及び書込み機能を提供する。書込み動作の間に、ＳＵＥ格納アクセス管理器１９０６は各ＳＵＥマッピングブロックに対してヘッダセクションを生成する。ヘッダセクションは、例として再生及びデータ復旧活動に利用できる情報を含む。ＳＵＥ格納アクセス管理器１９０６は圧縮されたＳＵＥマッピングブロックとこれに対応するヘッダセクションを共に格納装置伝送ブロックに位置させる。幾つかの実施形態で、圧縮されたＳＵＥマッピングブロックはもちろん、使用者データに含まれる論理ブロックもやはり、２以上の格納装置伝送ブロックに跨って位置する。 The SUE storage access controller 1906 provides user data read and write functions. During the write operation, the SUE storage access controller 1906 generates a header section for each SUE mapping block. The header section contains information that can be used for replay and data recovery activities as an example. The SUE storage access controller 1906 places both the compressed SUE mapping block and the corresponding header section in the storage device transmission block. In some embodiments, the compressed SUE mapping block, as well as the logical block contained in the user data, is also located across the two or more storage device transmission blocks.
ＳＵＥ格納アクセス管理器１９０６は単数又は複数の格納装置伝送ブロックを、格納装置への伝送のためのＳＵＥページに整列する。ＳＵＥ格納アクセス管理器１９０６はＳＵＥページに対応する格納装置伝送ブロックを書込みバッファに伝送する。 The SUE storage access controller 1906 aligns one or more storage device transmission blocks on the SUE page for transmission to the storage device. The SUE storage access controller 1906 transmits the storage device transmission block corresponding to the SUE page to the write buffer.
幾つかの実施形態で、圧縮されたＳＵＥマッピングブロックは勿論、使用者データに含まれる論理ブロックもやはり、２以上のＳＵＥページに跨って位置する。各ＳＵＥページは格納システムの個別的な格納装置に対応する。ＳＵＥページはＳＵＥマッピングスキームでプログラム又は書込み動作の基本単位である。 In some embodiments, the compressed SUE mapping block, as well as the logical block contained in the user data, is also located across two or more SUE pages. Each SUE page corresponds to an individual storage device in the storage system. A SUE page is a basic unit of program or write operation in a SUE mapping scheme.
読出し動作の間に、ＳＵＥ格納アクセス管理器１９０６は要請された使用者データの位置を判別し、要請された使用者データを関連格納装置から読み出すように読出しバッファに要請する。ＳＵＥ格納アクセス管理器１９０６は使用者データを読出しバッファからデータ整列器１９０４に伝送する。
During the read operation, the SUE storage access controller 1906 determines the location of the requested user data and requests the read buffer to read the requested user data from the associated storage device. The SUE storage access controller 1906 transmits the user data from the read buffer to the
データ圧縮管理器１９０８はＳＵＥアドレシングスキームの下位機能として、又はＳＵＥアドレススキームに対する補完的な機能として、使用者データに対して圧縮アルゴリズムを遂行する。データ圧縮管理器１９０８によって遂行されるデータ圧縮機能はオフセットが内在するシステムで書込み増幅を引き起こす要因を解消するのに役に立つ。
The
ボリュームマッピングエンジン１９１０はＳＵＥアドレスマッピング機能を調整する。ボリュームマッピングエンジン１９１０は、使用者データの現在位置を記録（ｒｅｃｏｒｄ）した使用者領域マップテーブルを維持する。使用者領域マップテーブルは論理ブロックアドレスを格納された使用者データのＳＵＥアドレスと連関させるマッピング情報を含む。使用者領域マップテーブルは関連格納装置の論理アドレス基盤のシステム領域に格納される。
The
書込み動作の間に、ボリュームマッピングエンジン１９１０は書き込まれた使用者データに対してＳＵＥ格納アクセス管理器１９０６から受信された新しい又は変更されたＳＵＥアドレス位置に基づいて、使用者領域マップテーブルを更新する。
During the write operation, the
読出し動作の間に、ボリュームマッピングエンジン１９１０は要請された論理ブロックアドレスに基づいて、要請された使用者データのＳＵＥアドレス位置を使用者領域マップテーブルで検索する。ボリュームマッピングエンジン１９１０はＳＵＥアドレス位置をＳＵＥ格納アクセス管理器１９０６に提供する。
During the read operation, the
ボリュームマッピングエンジン１９１０は、使用者データをＳＵＥページ、ＳＵＥブロック、メタページ、及びメタブロックに組織化して構成する。ＳＵＥブロックは多重の物理ブロックを個別的な格納装置にマッピングする。幾つかの実施形態で、同一のＳＵＥブロックにマッピングされる物理ブロックは格納装置の別個のダイ上に各々位置する。同一のＳＵＥブロックにマッピングされる全ての物理ブロックは格納装置レベルで１つの単位として消去され、管理される。
従って、ＳＵＥブロックはフリー空間の再生及び管理に関して各々のダイ上で一括管理される物理ブロックのグループに対応することができる。換言すると、１つのＳＵＥブロックに対応するダイ上の各々の物理ブロックのグループは格納媒体の１つの単位として管理される。
The
Therefore, the SUE block can correspond to a group of physical blocks that are collectively managed on each die for reproduction and management of free space. In other words, each group of physical blocks on the die corresponding to one SUE block is managed as one unit of the storage medium.
各ＳＵＥブロックは多重のＳＵＥページを含み、このＳＵＥページの各々はＳＵＥブロックにマッピングされる該当物理ブロックの物理ページに整列される。格納システムに含まれる全ての格納装置を横断して位置する各々のＳＵＥブロックの対応するＳＵＥページはメタページにマッピングされる。同様に、格納システムに含まれる全ての格納装置を横断して位置する対応するＳＵＥブロックはメタブロックにマッピングされる。 Each SUE block contains multiple SUE pages, each of which is aligned with the physical page of the corresponding physical block that maps to the SUE block. The corresponding SUE page of each SUE block located across all storage devices contained in the storage system is mapped to a metapage. Similarly, the corresponding SUE blocks located across all containment devices contained in the containment system are mapped to metablocks.
多重モード格納管理システム１９０２のレベルでの格納媒体管理機能（例えば、フリー空間の再生及び管理）は使用者データのメタブロックに対して遂行される。従って、多重モード格納管理システム１９０２のレベルでの格納媒体管理機能は、格納システムに含まれる各格納装置において一括管理される対応物理ブロックのグループに対して遂行される。
Storage medium management functions (eg, free space playback and management) at the level of the multiple mode
プログラム動作及び読出し動作は使用者データのメタページに対して遂行される。従って、プログラム動作及び読出し動作は、格納システムに含まれる各不揮発性メモリ装置において一括管理される対応物理ページのグループに対して遂行される。 The program operation and the read operation are performed on the meta page of the user data. Therefore, the program operation and the read operation are performed for the group of corresponding physical pages that are collectively managed in each non-volatile memory device included in the storage system.
従って、格納システムに含まれる格納装置は、物理的な格納領域の重要な構成、即ち代表幾何構造を、多重モード格納管理システム１９０２に対して露出する方式に仮想化される。
単一の格納装置に含まれる各々のダイ上で一括管理される物理ブロックのグループは、多重モード格納管理システム１９０２にＳＵＥブロックとして提供され、そして格納システムに含まれる全ての格納装置を横断して位置する各々のダイ上で一括管理される物理ブロックに対応するグループは多重モード格納管理システム１９０２にメタブロックとして提供される。
Therefore, the storage device included in the storage system is virtualized in such a way that the important configuration of the physical storage area, that is, the representative geometric structure, is exposed to the multiple mode
A group of physical blocks collectively managed on each die contained in a single containment device is provided to the Multiple Mode
類似に、単一の格納装置に含まれる各々のダイ上で一括してプログラムされる物理ページのグループは、多重モード格納管理システム１９０２にＳＵＥページとして提供される。そして格納システムに含まれる全ての格納装置を横断して位置する各々のダイ上で一括してプログラムされる物理ページのグループは、多重モード格納管理システム１９０２にメタページとして提供される。
Similarly, a group of physical pages programmed collectively on each die contained in a single storage device is provided as SUE pages to the Multiple Mode
バッファ管理器１９１２は読出し及び書込みバッファのプール（Ｐｏｏｌ）を管理する。
書込み動作の間に、使用者データが格納アレイ管理器１９１８を経て個別的な格納装置にＳＵＥページとして別々に送られる前に使用者データの完全なメタページが概ね累積される時まで、バッファ管理器１９１２はＳＵＥ格納アクセス管理器１９０６から受信された格納装置伝送ブロックを書込みバッファに累積する。
The
Buffer management during write operations until the complete metapage of user data is approximately accumulated before the user data is sent separately as SUE pages through the
読出し動作の間に、バッファ管理器１９１２は読出しキャッシュ（Ｃａｃｈｅ）機能を支援するために読出しバッファを提供する。格納アレイ管理器１９１８から格納装置伝送ブロックとして受信される使用者データのＳＵＥページは、ＳＵＥ格納アクセス管理器１９０６に伝達される時まで読出しバッファに格納される。
During the read operation, the
メタブロック管理器１９１４は格納装置の使用者領域において定義される個別的なメタブロックの現在状態（例えば、消去（Ｅｒａｓｅｄ）、活性化（Ａｃｔｉｃｅ）、閉鎖（Ｃｌｏｓｅｄ）、再生（Ｒｅｃｌａｍａｔｅｄ）、又は消去中（Ｅｒａｓｉｎｇ））を追跡把握して管理する。現在状態はメタブロック情報テーブルに格納され、メタブロック情報テーブルはメモリに格納され、格納装置のシステム領域にバックアップされる。
また、メタブロック管理器１９１４は現在特定の状態にあるメタブロックの該当リスト（例えば、消去リスト、再生リスト、消去中リスト、等）を維持する。メタブロック管理器１９１４は再生活動のためにＳＵＥ格納アクセス管理器１９０６に伝送しようとする特定メタブロックを選択する。
The
In addition, the
再生管理器１９１６は指定されたメタブロックの有効な（Ｖａｌｉｄ）使用者データを復旧し、その有効な使用者データを他のメタブロックに移動させる旨の、メタブロック管理器１９１４からの再生要請を処理する。再生管理器１９１６は格納装置の使用者領域にフリー空間を提供するために、指定されたメタブロックに対応する物理的なメモリセルが消去され、再生されるように要請する。
The
格納アレイ管理器１９１８は格納装置の使用者領域をＳＵＥインタフェイスに提供する。それだけでなく、格納アレイ管理器１９１８は格納装置のシステム領域を論理インタフェイスに提供する。格納アレイ管理器１９１８はＲＡＩＤストライプ（Ｓｔｒｉｐｅ）方式及びパリティー検査のようなデータ保護機能を提供する。例として、幾つかの実施形態で、格納装置伝送ブロックはＲＡＩＤ要素として利用され、ＲＡＩＤストライプは１メタページの全てのＳＵＥページに跨って位置する格納装置伝送ブロックを含む。従って、格納システムで所定の格納装置が故障になれば、格納アレイ管理器１９１８は逆パリティー（Ｒｅｖｅｒｓｅ Ｐａｒｉｔｙ）演算を利用して、故障になった格納装置からデータを復旧できる。
The
論理格納アクセス管理器１９２０は論理アドレス方式を利用して、システムデータの読出し及び書込み機能を提供する。論理格納アクセス管理器１９２０は使用者データにメタデータを格納し、読み出すことができるが、このメタデータは使用者領域マップテーブル、メタブロック情報テーブル、及びボリュームテーブルは勿論、格納システムファイル、ログ（Ｌｏｇ）ファイル等を含む。
The logical
使用者領域に格納される使用者データと関連して、個別的な不揮発性メモリ装置は、特定メモリ媒体の管理機能（例えば、読出し再試行（Ｒｅｔｒｙ）、損傷された物理ブロックのマッピング、ＥＣＣ、改善されたＩＳＰＰ（Ｉｎｃｒｅｍｅｎｔａｌ Ｓｔｅｐ Ｐｕｌｓｅ Ｐｒｏｇｒａｍｍｉｎｇ）等）に対して責任を負う。
システム領域に格納されるシステムデータと関連して、個別的な不揮発性メモリ装置は、全てのメモリ媒体の管理機能（例えば、再生、ウェアレベリング（Ｗｅａｒ−ｌｅｖｅｌｉｎｇ）、読出し及び書込みキャッシング（Ｃａｃｈｉｎｇ）、読出し再試行、損傷された物理ブロックのマッピング、ＥＣＣ、改善されたＩＳＰＰ等）に対して責任を負う。
In connection with the user data stored in the user area, the individual non-volatile memory devices have the ability to manage specific memory media (eg, Retry), mapping of damaged physical blocks, ECC, etc. Responsible for improved ISPP (Incremental Step Pulse Programming, etc.).
In connection with the system data stored in the system area, the individual non-volatile memory devices have management functions for all memory media (eg, playback, wear leveling, read and write caching), Responsible for read retries, mapping of damaged physical blocks, ECC, improved ISPP, etc.).
図２０は格納システムが本発明の実施形態によって自己の格納装置における論理及びＳＵＥ格納空間を取り扱うためにＳＵＥアドレシングスキームを採用した更にもう１つの例示的な、自己の多重モード格納管理システム（別名、ハイブリッドマッピングシステム（ＨＭＳ））を示すブロック図である。 FIG. 20 shows yet another exemplary self-multiple mode storage management system (also known as a storage system) in which the storage system employs a SUE addressing scheme to handle logic and SUE storage space in its own storage device according to embodiments of the present invention. It is a block diagram which shows the hybrid mapping system (HMS).
多重モード格納管理システム２００２は、格納システムに含まれる多重格納装置に跨って分散する使用者領域に関する不揮発性メモリ媒体管理に対して責任を負う全域フラッシュ変換階層（Ｇｌｏｂａｌ Ｆｌａｓｈ Ｔｒａｎｓｌａｔｉｏｎ Ｌａｙｅｒ，ＧＦＴＬ）として動作する。
多重モード格納管理システム２００２は、不揮発性メモリ媒体のアクセス機能、ホストアプリケーションの論理アドレス空間の要素を物理的な不揮発性メモリ位置に整列されたＳＵＥアドレス空間のデータ構造にマッピングするアドレスマッピング機能、再生、及びウェアレベリング機能を遂行する。
The multiple mode
The multiple mode
多重モード格納管理システム２００２は、データ整列器２００４、使用者領域アクセス管理器２００６、使用者領域マッピングエンジン２００８、バッファ管理器２０１０、システム領域アクセス管理器２０１２、メタブロック管理器２０１４、メタブロック情報管理器２０１６、格納装置制御管理器２０１８、格納装置アクセス管理器２０２０、全域状態（Ｇｌｏｂａｌ Ｓｔａｔｅ）管理器２０２２、及び全域誤謬（Ｇｌｏｂａｌ Ｅｒｒｏｒ）管理器２０２４を含む。
多重モード格納管理システム２００２は、システム状態管理器２０２６、システムログ及び統計管理器２０２８、ターゲット装置２０３０、及び多重の不揮発性メモリ装置２０３２と通信するように連結される。
The multiple mode
The multiple mode
全域誤謬管理器２０２４は多重モード格納管理システム２００２を含む格納システムで発生する全域誤謬を管理する。システム状態管理器２０２６は多重モード格納管理システム２００２の状態（例えば、動作環境）を管理する。システムログ及び統計管理器２０２８は多重モード格納管理システム２００２を含む格納システムの動作に基づいて、システムログ／統計を提供する。不揮発性メモリ装置２０３２は広く利用される何らかの種類の不揮発性メモリを含む。ターゲット装置２０３０は読出し／書込み動作の対象である他のメモリ装置である。
The whole area
データ整列器（ＤＡＵ）２００４は、ターゲット装置２０３０から論理アドレス基盤の媒体アクセスコマンド（例えば、読出しコマンド、書込みコマンド、マッピング解除コマンド等）を受信する。データ整列器２００４は、論理ブロックアドレス（ＬＢＡ）のバッファリストを入力として受信する。
書込み動作の間に、データ整列器２００４は、ターゲット装置２０３０から受信されるデータの論理ブロックをＳＵＥマッピングブロック（別名、ハイブリッドマッピングブロック（Ｈｙｂｒｉｄ Ｍａｐｐｉｎｇ Ｂｌｏｃｋ））に結合する。例として、幾つかの実施形態で、単数又は複数の論理ブロックが１つのＳＵＥマッピングブロックを形成するためにグループ化される。
The data aligner (DAU) 2004 receives a logical address-based medium access command (for example, read command, write command, unmapping command, etc.) from the
During the write operation, the
データ整列器２００４は、ターゲット装置２０３０から受信されて整列した使用者データのトラフィック（Ｔｒａｆｆｉｃ）及び整列されない使用者データのトラフィック全てを統合する。この時、データ整列器２００４は論理アドレスから物理アドレスへのマッピングのための単位（ＳＵＥマッピングブロック）にデータを整列するために、整列されない書込みトラフィックのための読出し／修正／書込み（Ｒｅａｄ／Ｍｏｄｉｆｙ／Ｗｒｉｔｅ）動作を遂行する。
データ整列器２００４は、使用者データをＳＵＥマッピングブロックに整列されたバッファリストに位置させる。多様な実施形態で、ＳＵＥマッピングブロックは４Ｋバイト、８Ｋバイト、１６Ｋバイト等のように、固定されたデータ量を有する。
The
The data aligner 2004 places the user data in a buffer list aligned in the SUE mapping block. In various embodiments, the SUE mapping block has a fixed amount of data, such as 4 Kbytes, 8 Kbytes, 16 Kbytes, and so on.
読出し動作の間に、データ整列器２００４は、ターゲット装置２０３０から読出しコマンドを受信して、読出し要請を使用者領域アクセス管理器２００６に伝達する。データ整列器２００４は要請された使用者データを使用者領域アクセス管理器２００６から受信して、その要請された使用者データをターゲット装置２０３０に伝達する。
During the read operation, the
図２１は本発明の実施形態による多重モード格納管理システムによって具現される使用者領域アクセス管理器（ＵＡＡＭ）を示すブロック図である。図２１を参照すれば、使用者領域アクセス管理器（ＵＡＡＭ）２００６は読出し管理器２１０２、書込み管理器２１０４、データ圧縮管理器２１０６、データ圧縮解除（Ｄｅｃｏｍｐｒｅｓｓｉｏｎ）管理器２１０８、再生管理器２１１０、フリー空間書込み管理器２１１２、流れ制御管理器２１１４、及びサービス品質管理器２１１６を含む。
FIG. 21 is a block diagram showing a user area access control device (UAAM) embodied by the multiple mode storage management system according to the embodiment of the present invention. Referring to FIG. 21, the user area access controller (UAAM) 2006 includes a
読出し管理器２１０２、はデータ整列器２００４から読出し要請を受信し、その読出し要請を処理する。読出し管理器２１０２は使用者領域マッピングエンジン（ＵＡＭＥ）２００８からの関連するマッピング情報を要請する。読出し管理器２１０２は読出し要請を格納装置アクセス管理器２０２０に送る。読出し動作の間に、読出し管理器２１０２はバッファ管理器２０１０に読出しバッファの使用者データを送ることを要請する。読出し管理器２１０２は読出し要請された使用者データに関する圧縮解除要請をデータ圧縮解除管理器２１０８に送る。
The
書込み管理器２１０４は、データ整列器２００４から書込み要請を受信する。書込み動作の間に、書込み管理器２１０４は、ＳＵＥマッピングブロックストリームに対するメタデータヘッダを生成し、使用者データのＳＵＥアドレスに関して使用者領域マッピングエンジン２００８のためにマッピング情報を生成する。書込み管理器２１０４は、使用者データ圧縮コマンドをスケジューリング（Ｓｃｈｅｄｕｌｉｎｇ）するために圧縮要請をデータ圧縮管理器２１０６に送り、格納装置アクセス管理器２０２０に書込み要請を送る。書込み管理器２１０４はバッファ管理器２０１０に書込みバッファの使用者データを送ることを要請する。書込みデータの現在メタブロックが一杯になった場合、書込み管理器２１０４はメタブロック管理器（ＭＢＭ）２０１４に新しい活性化されたメタブロックを開けることを要請する。
The
データ圧縮管理器（ＤＣＭ）２１０６は、書込み管理器２１０４から圧縮要請を受信し、その圧縮要請を処理する。幾つかの実施形態で、データ圧縮管理器２１０６はＳＵＥマッピングブロックの使用者データに対してデータ圧縮アルゴリズムを具現化する。幾つかの他の実施形態で、データ圧縮管理器２１０６は外部圧縮ユニット（図示せず）に対してデータ圧縮作業をスケジューリングする。
The data compression controller (DCM) 2106 receives the compression request from the
データ圧縮解除管理器（ＤＤＭ）２１０８は、読出し管理器２１０２から圧縮解除要請を受信し、その圧縮解除要請を処理する。幾つかの実施形態で、データ圧縮解除管理器２１０８はＳＵＥマッピングブロックの使用者データに対してデータ圧縮解除アルゴリズムを具現化する。幾つかの他の実施形態で、データ圧縮解除管理器２１０８は外部圧縮解除ユニット（図示せず）に対してデータ圧縮解除作業をスケジューリングする。
The data decompression control device (DDM) 2108 receives the decompression request from the read
再生管理器（ＲＣＭ）２１１０は、メタブロック管理器２０１４から再生要請を受信し、フリー空間を再生するために指定されたメタブロックから有効データを復旧するためにその再生要請を処理する。再生管理器２１１０は、使用者領域マッピングエンジン２００８からの関連するマッピング情報を要請し、指定されたメタブロックに関して読出し要請を読出し管理器２１０２に送る。再生管理器２１１０は格納装置からの読出しデータストリームのＳＵＥマッピングブロックに伴うメタデータヘッダを分析し、指定されたメタブロックに残っている全ての有効データに関して書込み管理器２１０４に書込み要請を送る。また、再生管理器２１１０は部分的なメタブロックデータを再生するために格納装置制御管理器２０１８からの要請を処理する。
The reproduction manager (RCM) 2110 receives a reproduction request from the
フリー空間書込み管理器（ＦＳＡＭ）２１１２は書込み動作の間に書込み管理器２１０４からマッピング情報を受信し、メタブロックに格納された古くなった使用者データに関してフリー空間の情報を生成する。フリー空間書込み管理器２１１２は、フリー空間の情報をメタブロック情報管理器２０１６に送って、対応するメタブロック情報テーブルのエントリを更新する。
The free space write controller (FSAM) 2112 receives mapping information from the
流れ制御管理器（ＦＣＭ）２１１４は読出し／書込みバッファ、圧縮バッファ、格納バス及びその他のキュー深さ（Ｑｕｅｕｅ Ｄｅｐｔｈ）等のようなシステム資源をモニタリングする。システムレベルの資源準備が基準限界以下に低下される場合、流れ制御管理器２１１４はサービス品質管理器２１１６の調節水準（Ｔｈｒｏｔｔｌｉｎｇ−ｄｏｗｎ Ｌｅｖｅｌ）をリセットする。幾つかの実施形態で、資源準備の要求水準はシステム管理者コマンドを利用して設定される。流れ制御管理器２１１４はシステム管理者に統計値を提供するが、この統計値はインタフェイスレベルの調節（Ｔｈｒｏｔｔｌｉｎｇ）のために利用される。
The flow control controller (FCM) 2114 monitors system resources such as read / write buffers, compression buffers, storage buses and other queue depths. If the system-level resource reserve drops below the reference limit, the
サービス品質管理器（ＱｏＳＭ）２１１６はシステム資源提供水準及びレイテンシ（Ｌａｔｅｎｃｙ）測定値に基づいて、サービス品質の政策を定義する。サービス品質管理器２１１６は異なるサービス品質政策プールを支援するために多重のキューを具現する。レイテンシ基盤の政策に関して、サービス品質管理器２１１６はキューエントリに対してタイムスタンプ（Ｔｉｍｅ ｓｔａｍｐ）を具現する。サービス品質管理器２１１６は多様なキューパラメタ（Ｐａｒａｍｅｔｅｒ）をモニタリングし、政策が違反されないことを保障するための要請を選択する。流れ制御管理器２１１４の要請に従って、サービス品質管理器２１１６は資源提供基盤の政策キューに対してトラフィックを調節（ｔｈｒｏｔｔｌｅ＿ｄｏｗｎ）する。
The quality of service controller (QoSM) 2116 defines a quality of service policy based on system resource provision levels and latency measurements. The
図２２は本発明の実施形態による多重モード格納管理システムによって具現される使用者領域マッピングエンジン（ＵＡＭＥ）を示すブロック図である。図２２を参照すれば、使用者領域マッピングエンジン２００８はボリューム管理器（ＶＭ）２２０２、マップページ読出し管理器（ＭＰＲＭ）２２０４、マップページ書込み管理器（ＭＰＷＭ）２２０６、及びマップページキャッシュ管理器（ＭＰＣＭ）２２０８を含む。
FIG. 22 is a block diagram showing a user area mapping engine (UAME) embodied by the multiple mode storage management system according to the embodiment of the present invention. Referring to FIG. 22, the user
ボリューム管理器（ＶＭ）２２０２は、ボリュームを生成し、除去（破壊）し、管理するサービスを提供し、多重の準備政策を取り扱う。ボリューム管理器２２０２は、関連する情報をボリュームテーブル内に維持するが、このボリュームテーブルはメモリに格納され、システム領域にバックアップされる。ボリューム管理器２２０２は、ボリュームテーブルのエントリにアクセスするサービスを提供する。ボリューム管理器２２０２は、システム領域アクセス管理器２０１２を利用してボリュームテーブルをバックアップし、復元する。
Volume controller (VM) 2202 provides services to generate, remove (destroy), and manage volumes and handles multiple preparatory policies. The
マップページの欠如（Ｍｉｓｓ）がマップページキャッシュ管理器２２０８によって検出された場合、マップページ読出し管理器２２０４は、欠如されたマッピングページに関してマップページキャッシュ管理器２２０８から提供される要請を受信し、処理する。マップページ書込み管理器２２０６はマッピングページ退去（ｅｖｉｃｔｉｏｎ）のためのマップページキャッシュ管理器２２０８からの要請を受信し、処理する。
If a missing map page (Miss) is detected by the map
マップページキャッシュ管理器２２０８は読出し管理器２１０２及び再生管理器２１１０から提供されるマッピングエントリ情報要請を処理する。また、マップページキャッシュ管理器２２０８は書込み管理器２１０４によって提供されるマッピングエントリ更新を処理する。マップページの欠如が検出された場合、マップページキャッシュ管理器２２０８はマップページ読出し管理器２２０４に欠如されたマッピングページを要請する。マップページキャッシュ管理器２２０８はマップページ書込み管理器２２０６にマッピングページの退去を要請する。
The map
再び図２０を参照して、バッファ管理器２０１０は読出し及び書込みバッファのプールを管理する。書込み動作の間に、バッファ管理器２０１０は格納装置伝送ブロックを割当及びリリース（Ｒｅｌｅａｓｅ）して、書込み管理器２１０４から受信された使用者データを書込みバッファに累積する。使用者データの完全なメタページが概ね累積された時、バッファ管理器２０１０は書込みバッファの使用者データのリリースのための要請を書込み管理器２０１４から受信する。そして、バッファ管理器２０１０は使用者データを格納装置アクセス管理器２０２０に伝達する。
With reference to FIG. 20 again, the
読出し動作の間に、バッファ管理器２０１０は格納装置伝送ブロックを読出しバッファに割当及びリリースして、読出しキャッシュ機能を支援する。格納装置アクセス管理器２０２０から格納装置伝送ブロックとして受信された使用者データのＳＵＥページは最初には読出しバッファに格納される。バッファ管理器２０１０は読出しバッファの使用者データのリリースのための要請を読出し管理器２１０２から受信する。バッファ管理器２０１０は格納装置伝送ブロックを読出し管理器２１０２に伝達する。
During the read operation, the
再び図２０を参照して、システム領域アクセス管理器（ＳＡＡＭ）２０１２は格納システムに含まれる格納装置のシステム領域に格納されたシステムデータへのアクセスに関する要請を処理する。システム領域アクセス管理器２０１２はボリュームテーブル及びメタブロック情報テーブルをバックアップし、復元するために、ボリューム管理器２２０２及びメタブロック情報管理器２０１６からの要請を各々受信し、処理する。システム領域アクセス管理器２０１２は使用者領域マップテーブルにアクセスするために、マップページ書込み管理器２２０６、マップページ読出し管理器２２０４、及びマップページキャッシュ管理器２２０８からの要請を受信し、処理する。
With reference to FIG. 20 again, the system area access controller (SAAM) 2012 processes a request for access to system data stored in the system area of the storage device included in the storage system. The system
図２３は本発明の実施形態による多重モード格納管理システムによって具現されるメタブロック管理器（ＭＢＭ）を示すブロック図である。図２３を参照すれば、メタブロック管理器２０１４は再生メタブロック選択器（ＲＣＭＢＰ）２３０２及びメタブロック状態管理器（ＭＢＳＭ）２３０４を含む。
FIG. 23 is a block diagram showing a metablock manager (MBM) embodied by the multiple mode storage management system according to the embodiment of the present invention. Referring to FIG. 23, the
再生メタブロック選択器２３０２は、消去回数、古くなったデータの水準、保存時間等のような使用者領域メタブロックに関するパラメタをモニタリングする。モニタリングされたパラメタに基づいて、再生メタブロック選択器２３０２は再生、即ちガーベッジコレクションに当てるべきメタブロックを選択する。再生メタブロック選択器２３０２は多様なウェアレベリング政策を具現する。例として、再生メタブロック選択器２３０２はメタブロック消去回数が適当な値範囲内で維持されるようにし、相対的に動的なデータ（ホット（Ｈｏｔ）データ）と相対的に静的なデータ（コールド（Ｃｏｌｄ）データ）が互いに別個のメタブロックに分離されるようにする。
The
メタブロック状態管理器２３０４は、使用者領域メタブロックの現在状態（例えば、活性、閉鎖、消去中、消去済、再生（ガーベッジコレクション））を追跡する。メタブロック状態管理器２３０４は、メタブロック情報テーブルを更新して、メタブロックを多様な状態に遷移（Ｔｒａｎｓｉｔｉｏｎ）させる。また、メタブロック状態管理器２３０４は、特定な状態にあるメタブロックの多様なリスト（例えば、消去済のメタブロックリスト、再生メタブロックリスト、及び消去中のメタブロックリスト）を維持する。メタブロック状態管理器２３０４は、消去されたメタブロックリストをモニタリングして、個別的のメタブロックが再生（ガーベッジコレクション）に適しているか否かを判別する。
The
再び図２０を参照して、メタブロック情報管理器（ＭＢＩＭ）２０１６は、メタブロック情報テーブルを維持する。メタブロック情報管理器２０１６は、他のモジュールのために、メタブロック情報テーブルにあるエントリへのアクセスサービスを提供する。メタブロック情報管理器２０１６はメタブロック情報テーブルをバックアップし、復元するために、システム領域アクセス管理器２０１２に要請を伝送する。
With reference to FIG. 20 again, the metablock information manager (MBIM) 2016 maintains a metablock information table. The
図２４は本発明の実施形態による多重モード格納管理システムによって具現される格納装置制御管理器（ＳＣＭ）を示すブロック図である。図２４を参照すれば、格納装置制御管理器（ＳＣＭ）２０１８、即ちソリッドステート装置（ＳＳＤ）制御管理器（ＳＣＭ）は格納装置ログ及び統計管理器（ＳＬＳＭ）２４０２、ＳＵＥブロック消去エンジン（ＳＢＥＥ）２４０４、及び格納装置誤謬管理器（ＳＥＭ）２４０６を含む。 FIG. 24 is a block diagram showing a storage device control manager (SCM) embodied by the multiple mode storage management system according to the embodiment of the present invention. With reference to FIG. 24, the containment control controller (SCM) 2018, that is, the solid state device (SSD) control controller (SCM) is the containment log and statistics controller (SLSM) 2402, SUE block erase engine (SBEE). Includes 2404 and Storage Error Control (SEM) 2406.
格納装置ログ及び統計管理器２４０２は格納装置のアクセス履歴（Ｈｉｓｔｏｒｙ）のログを維持する。
The storage device log and the
ＳＵＥブロック消去エンジン（ＳＢＥＥ）２４０４はメタブロック管理器２０１４を通じて再生管理器２１１０から消去要請を受信し、消去処理を管理する。ＳＵＥブロック消去エンジン２４０４はＳＵＥブロックの消去要請を格納装置アクセス管理器２０２０に伝送する。
The SUE block erasing engine (SBEE) 2404 receives an erasing request from the
格納装置誤謬管理器（ＳＥＭ）２４０６は部分的なメタブロックデータを再生する（ｒｅｃｌａｉｍ）ために再生管理器２１１０に要請を伝送する。
The storage fallacy controller (SEM) 2406 transmits a request to the
図２５は本発明の実施形態による多重モード格納管理システムによって具現される格納装置アクセス管理器（ＳＡＭ）を示すブロック図である。図２５を参照すれば、格納装置アクセス管理器（ＳＡＭ）２０２０は論理アクセス管理器（ＳＬＡＭ）２５０２、ＲＡＩＤ管理器（ＲＡＩＤＭ）２５０４、読出しルックアップ（Ｌｏｏｋｕｐ）エンジン（ＲＬＥ）２５０６、及び格納初期化管理器（ＳＩＭ）２５０８を含む。 FIG. 25 is a block diagram showing a storage device access control device (SAM) embodied by the multiple mode storage management system according to the embodiment of the present invention. Referring to FIG. 25, the storage device access control device (SAM) 2020 includes a logical access control device (SLAM) 2502, a RAID manager (RAIDM) 2504, a read lookup (Lookup) engine (RLE) 2506, and storage initialization. Includes controller (SIM) 2508.
読出しルックアップエンジン２５０６は読出し動作のルックアップを提供し、管理する。格納初期化管理器２５０８は格納システムの初期化動作を管理する。
The
論理アクセス管理器又はＳＳＤ論理アクセス管理器（ＳＬＡＭ）２５０２は、格納装置のシステム領域のシステムデータに対するアクセスサービスを提供する。論理アクセス管理器２５０２は格納装置のシステム領域でシステムデータを取り扱うために多様な論理ブロックアドレス方式を利用する。論理アクセス管理器２５０２はＮＶＭｅ又はＮＶＭＨＣＩの標準を活用する。論理アクセス管理器２５０２は格納システムに含まれる格納装置又はＳＳＤへアクセスするためのコマンドを取り扱う。
The logical access controller or SSD logical access controller (SLAM) 2502 provides access services for system data in the system area of the storage device. The
ＲＡＩＤ管理器２５０４は使用者データに関して、格納システムに含まれる多重の格納装置のアレイのための格納管理（データ復旧機能を含む）を提供する。従って、格納システムに含まれる個別的な格納装置は使用者データのためのダイレベルのＲＡＩＤ機能を遂行しなくても良い。ＲＡＩＤ管理器２５０４は多様な格納管理及びデータ復旧方法を具現する。幾つかの実施形態で、ＲＡＩＤ管理器２５０４はこの明細書で説明される新しい格納管理及びデータ復旧方法を遂行する。
The
ＲＡＩＤ管理器２５０４は格納装置の使用者領域をＳＵＥインタフェイスに提供する。それだけでなく、ＲＡＩＤ管理器２５０４は格納装置のシステム領域を論理インタフェイスに提供する。ＲＡＩＤ管理器２５０４はＲＡＩＤストライプ方式及びパリティー検査のようなデータ保護機能を提供する。例として、幾つかの実施形態で、格納装置伝送ブロックはＲＡＩＤ要素として利用され、ＲＡＩＤストライプは１メタページの全てのＳＵＥページに跨って位置する格納装置伝送ブロックを含む。従って、格納システムにおいて或る１つの格納装置が故障になれば、ＲＡＩＤ管理器２５０４は逆パリティー演算を利用して、故障になった格納装置からデータを復旧できる。
The
図２６は本発明の実施形態による多重モード格納管理システムによって具現される全域状態管理器を示すブロック図である。図２６を参照すれば、全域状態管理器２０２２は電力中断管理器２６０２、及び誤謬及び衝突（Ｃｒａｓｈ）管理器２６０４を含む。
FIG. 26 is a block diagram showing an overall state manager embodied by the multiple mode storage management system according to the embodiment of the present invention. Referring to FIG. 26, the global
電力中断管理器２６０２は多重モード格納管理システム２００２の電力中断に関連するイシューを管理する。誤謬及び衝突管理器２６０４は多重モード格納管理システム２００２で発生する誤謬／衝突イシューを管理する。
The power
図１８、図１９、及び図２０の多重モード格納管理システム１８０２、１９０２、２００２の機能は図１６の格納システム１６０２によって具現される。代案的な実施形態で、多重モード格納管理システム１８０２、１９０２、２００２の機能は普通のコンピューティング装置又は特殊目的ハードウェアによって具現される。
The functions of the multiple mode
説明された多重モード接近（ａｐｐｒｏａｃｈ）法は、情報の効果的、且つ効率的な格納を可能にする多様な特徴及び特性を含む。この特徴及び特性は、性能に関連する様々な他の様相を向上する。幾つかの実施形態で、先に説明したパーティション設定接近法の柔軟性は、比較的高速と、比較的扱い易い複雑度の実現を可能にする。
相対的に多量の使用者データがＳＵＥアドレス空間に格納され、これは使用者データのための非常に速い格納及び管理動作を可能にする。反面、相対的に少量のメタデータが論理アドレス基盤の領域に格納され、これは格納システムが、複雑度削減のために使用されるメタデータの抽象化特性を活用（ｌｅｖｅｒａｇｅ）することを可能にする。
The described multiple mode approach method includes a variety of features and properties that allow for effective and efficient storage of information. This feature and property enhances various other aspects related to performance. In some embodiments, the flexibility of the partitioning approach described above allows for relatively fast and relatively manageable complexity.
A relatively large amount of user data is stored in the SUE address space, which allows for very fast storage and management operations for user data. On the other hand, a relatively small amount of metadata is stored in the area of the logical address infrastructure, which allows the storage system to leverage the metadata abstraction properties used to reduce complexity. To do.
さらに、相対的に少量のメタデータ領域のオーバプロビジョニングは柔軟に増加できるので、オーバプロビジョニング効果の比率をより増大し、これは、メタデータ格納動作の速度を高め、そうでなければ複雑度の増加に起因して発生したであろう速度の低下を補償するのに役に立つ。これは、他の格納システムに比べて、オーバプロビジョニング資源の、より良い全般的な割当及び、より良い影響を可能にする。
また、この柔軟性は、異なる格納領域のブロックが２つのパーティションの間で再配置、即ち再割当されることによって、ライフサイクル保全の向上を可能にする。
或る領域に格納されたデータの特性（例えば、類型）が、その領域で一類型のデータが他の類型のデータより少なく書き込まれ、消去されることを示す（例えば、大部分のメタデータは使用者データに比べて多く変更されない）場合、パーティションの物理ブロックは他のパーティションに再割当されて特定領域の磨耗及び損傷を均して安定できる。また、この柔軟性はパワーサイクリングの責任をシステムレベルまで移動させることによって、パワーサイクリングの向上を可能にする。
In addition, overprovisioning of relatively small amounts of metadata space can be flexibly increased, thus increasing the proportion of overprovisioning effects, which speeds up metadata storage operations and otherwise increases complexity. Helps to compensate for the slowdown that would have been caused by. This allows for better overall allocation and better impact of overprovisioning resources compared to other storage systems.
This flexibility also allows for improved lifecycle integrity by relocating, or reallocating, blocks of different storage space between the two partitions.
The characteristics of the data stored in an area (eg, type) indicate that one type of data is written and erased less than the other types of data in that area (eg, most metadata). If it does not change much compared to the user data), the physical blocks of the partition can be reassigned to other partitions to even out and stabilize the wear and tear of a particular area. This flexibility also allows for improved power cycling by shifting responsibility for power cycling to the system level.
上の詳細な説明の中で幾つかの部分は、コンピュータメモリ内のデータビットに対する演算の手続、論理ブロック、処理、及びその他の象徴的な描写に関する用語を利用して提供した。この説明及び描写は本発明が属する技術分野で通常の知識を有する者に知識の要旨を効果的に伝達するために、データ処理分野で通常の知識を有する者によって一般的に使用される手段である。
この明細書での手続、論理ブロック、又は処理は、望む結果に導く段階又は命令語の一貫性あるシークェンス（Ｓｅｑｕｅｎｃｅ）であると看做されるべきである。この段階は物理的な量（Ｑｕａｎｔｉｔｙ）を物理的に操作する過程を含む。必須的ではないが通常、この物理的な量はコンピュータシステムで格納されるか、伝送されるか、結合されるか、比較されるか、或いはその他の異なる方式により取り扱われる電気的信号、磁気的信号、光学的信号、又は量子信号の形態を取る。主に共通に使用されているという理由から、これらの信号は時には、ビット、値、要素、シンボル、文字、用語、数字等として言及することが簡便である。
Some parts of the above detailed description have been provided using terminology for arithmetic procedures, logical blocks, processing, and other symbolic depictions of data bits in computer memory. This description and description is by means commonly used by persons with ordinary knowledge in the field of data processing in order to effectively convey the gist of knowledge to those with ordinary knowledge in the technical field to which the present invention belongs. is there.
The procedure, logical block, or process herein should be considered as a consistent sequence of steps or commands that lead to the desired result. This step involves the process of physically manipulating the physical quantity. Although not essential, this physical quantity is usually stored, transmitted, combined, compared, or otherwise handled by a computer system, an electrical signal, magnetic. It takes the form of a signal, an optical signal, or a quantum signal. These signals are sometimes convenient to refer to as bits, values, elements, symbols, letters, terms, numbers, etc., mainly because they are commonly used.
しかし、この用語及び類似な用語の全ては、適切な物理的量と関連付けられ、その物理的量に適用された単なる簡便なラベルに過ぎないことが理解されなければならない。以下の論議から明らかに、特別に異なって言及されない限り、この明細書の全般に亘って“処理”、“コンピューティング”、“計算”、“判別”、“表示”等のような用語を使用した説明は、物理的な（例えば、電子的な）量として表現されるデータを操作し、変換するコンピュータシステム又は類似な処理装置（例えば、電気的コンピューティング装置、光学的コンピューティング装置、又は量子コンピューティング装置）の動作及び処理を意味すると理解されよう。この用語はコンピュータシステムの構成要素（例えば、レジスター、メモリ、その他の類似な情報格納装置、伝送装置、又は表示装置、等）内での物理的な量を他の構成要素内での物理的な量として類似に表現される他のデータに操作又は変換する処理装置の動作及び処理を意味する。 However, it must be understood that all of this term and similar terms are associated with the appropriate physical quantity and are merely a simple label applied to that physical quantity. Clearly from the discussion below, terms such as "processing," "computing," "calculation," "discrimination," "display," etc. are used throughout this specification unless specifically mentioned otherwise. The description given is a computer system or similar processing device (eg, electrical computing device, optical computing device, or quantum) that manipulates and transforms data expressed as a physical (eg, electronic) quantity. It will be understood to mean the operation and processing of a computing device). The term refers to the physical quantity within a component of a computer system (eg, register, memory, other similar information storage device, transmission device, or display device, etc.) and the physical quantity within other components. It means the operation and processing of a processing device that operates or converts into other data that is similarly expressed as a quantity.
各々の概念図に示した構成は単なる概念的な観点から理解されなければならない。本発明の理解を助けるために、概念図に示した構成要素の各々の形態、構造、サイズ等は誇張又は縮小されて表現されている。実際に具現される構成は各々の概念図に示したのと異なる物理的形状を有し得る。従って各々の概念図は構成要素の物理的形状を制限しない。 The composition shown in each conceptual diagram must be understood from a mere conceptual point of view. In order to help the understanding of the present invention, each form, structure, size, etc. of the components shown in the conceptual diagram are exaggerated or reduced. The actually embodied configuration may have a physical shape different from that shown in each conceptual diagram. Therefore, each conceptual diagram does not limit the physical shape of the component.
各々のブロック図に示した装置構成は、本発明の理解を助けるためであり、各々のブロックは機能によって、より小さい単位のブロックから形成され得る。又は、複数のブロックは機能によってさらに大きい単位のブロックを形成し得る。即ち、本発明の技術思想はブロック図に示した構成によって限定されない。 The device configuration shown in each block diagram is to aid in the understanding of the present invention, and each block may be formed from blocks of smaller units by function. Alternatively, the plurality of blocks may form a block of a larger unit depending on the function. That is, the technical idea of the present invention is not limited by the configuration shown in the block diagram.
以上で、本発明に関する実施形態を中心に本発明を説明した。但し、本発明が属する技術分野の特性上、本発明が達成しようとする目的は、本発明で開示した構成要件を含む、上述の実施形態と異なる方法で達成され得る。従って、上述の実施形態は本発明に対して、限定的ではなく、説明的、記述的な観点から存在すると理解されなければならない。即ち、本発明で開示した構成要件を含み、本発明の目的を達成できる技術思想は、本発明の技術思想に含まれると解釈されなければならない。 The present invention has been described above with a focus on embodiments relating to the present invention. However, due to the characteristics of the technical field to which the present invention belongs, the object to be achieved by the present invention can be achieved by a method different from the above-described embodiment including the constituent requirements disclosed in the present invention. Therefore, it should be understood that the above-described embodiments exist with respect to the present invention from a descriptive and descriptive point of view, rather than being limiting. That is, a technical idea including the constituent requirements disclosed in the present invention and capable of achieving the object of the present invention must be interpreted as being included in the technical idea of the present invention.
従って、本発明の本質的な特性を逸脱しない範囲内で修正又は変形された技術思想は、本発明が請求する保護範囲に含まれる。また、本発明の保護範囲は上の実施形態に限定されず、請求項から読み取られる技術思想をカバーすると理解されなければならない。 Therefore, technical ideas modified or modified without departing from the essential characteristics of the present invention are included in the scope of protection claimed by the present invention. Further, it should be understood that the scope of protection of the present invention is not limited to the above embodiment and covers the technical idea read from the claims.
１００ 格納装置
１０１ 選別潜在露出格納パーティション
１０２ 選別潜在露出インタフェイス
１０３ 潜在格納領域
２２０ 多重モード格納装置
２３０ 第１パーティション
２３１ 第１類型のインタフェイス
２３３ 潜在格納領域
２４０ 第２パーティション
２４１ 第２類型のインタフェイス
２４３ 潜在格納領域
３５０ 多重モード格納装置
３７１ 第１パーティション
３７２ 第１パーティション関連活動
３７３ 潜在格納領域
３８０ 第２パーティション
３８１ 選別潜在露出インタフェイス
３８３ 潜在格納領域
４００ 多重モードソリッドステートドライブ（ＭＭ−ＳＳＤ）
４１０ 論理アドレス空間パーティション
４１１ 論理インタフェイス
４１２ 潜在物理アドレス空間
４１３ フラッシュ変換ロジック
４２０ 選別潜在露出アドレス空間パーティション
４２１ 選別潜在露出インタフェイス
４２３ 潜在物理アドレス空間
４７０ ダイ
４７１、４７２、４７３、４７４、４７９ 潜在物理アドレスブロック
５０１ 選別潜在露出インタフェイス
５０２ 物理アドレス空間
５０３ 選別潜在露出アドレスブロック
５０５、５０７、５０８ 情報
５１１、５１２、５１３、５１４、５２１、５２２、５２３、５２４、５３１、５３２、５３３、５３４、５４１、５４２、５４３、５４４ ダイ
５１５、５１７、５１９、５２８、５３９ 物理アドレス基盤のブロック
６００ 格納システム
６１０ 多重モード格納管理システム
６１１ コントローラ
６２０、６３０、６４０、６５０ 多重モードソリッドステートドライブ（ＭＭ−ＳＳＤ）
６２１、６３１、６４１、６５１ コントローラ
６７１、６７２、６７３ 多重ボリューム
７００ 格納システム
７１０ 機器
７２０ 多重モード格納管理システム
７３０ メタデータ
７４０ 使用者データ
７４１ 使用者データのためのフラッシュ管理システム
７４２ 選別潜在露出マッパー
７４５ コントローラ
７５０ 多重モードソリッドステートドライブ（ＭＭ−ＳＳＤ）
７７０ 論理アドレス空間パーティション
７７１ メタデータのためのフラッシュ管理システム
７７２ 論理インタフェイス
７７３ フラッシュ変換ロジック
７７５ コントローラ
７７７ 物理アドレス空間
７８０ 選別潜在露出アドレス空間パーティション
７８２ 選別潜在露出インタフェイス
７８７ 物理アドレス空間
７９１、７９２、７９７ 論理アドレスブロック
７９３、７９９ 物理アドレスブロック
７９８ 選別潜在露出アドレスブロック
９１０ 論理アドレス基盤のソリッドステートドライブ
９１１ 論理インタフェイス
９１２ フラッシュ変換ロジック
９１３ 論理アドレス空間
９２０ 多重モードソリッドステートドライブ（ＭＭ−ＳＳＤ）
９２１ 論理インタフェイス
９２２ フラッシュ変換ロジック
９２３ 論理アドレス空間
９２４ 選別潜在露出インタフェイス
９２５ 物理アドレス空間
９３０ 物理アドレス基盤のソリッドステートドライブ
９３１ 物理インタフェイス
９３２ 物理アドレス空間
１０１０ ＳＵＥブロック
１０１２、１０１４、１０１６、１０１８ 物理ブロック
１０２１、１０２２、１０２３、１０２４ 物理ページ
１０３０ ＳＵＥページ
１０３２、１０３４、１０３６、１０３８ 物理ページ
１１１０ ＳＵＥブロック
１１２１、１１２２、１１２３、１１２４ ＳＵＥページ
１２１０ メタページ
１２１１、１２１２、１２１３、１２１４、１２１５ ＳＵＥページ
１３１０ メタブロック
１３１１、１３１２、１３１３、１３１４ メタページ
１４１０ メタブロック
１４１１、１４１２、１４１３、１４１４、１４１５ ＳＵＥブロック
１５００ 選別潜在露出マッピングスキーム
１５０２ 使用者データ
１５０３、１５０４、１５０５ ＳＵＥアドレスを有する単位
１５０７、１５０８、１５０９ ＳＵＥアドレスを有する圧縮された単位
１５１１、１５１２、１５１３ ヘッダセクション
１５１５、１５１７ ソリッドステートドライブ伝送ブロック
１５２１、１５２２、１５２３、１５２４、１５２５、１５２６、１５２７、１５２８、１５４１、１５４２、１５４３、１５４４、１５４５、１５４６、１５４７、１５４８、１５７１、１５７２、１５７３、１５７４、１５７５、１５７６、１５７７、１５７８ 論理ブロックアドレス
１５３１、１５３２、１５３３、１５３４、１５３５、１５３６、１５３７、１５３８、１５５１、１５５２、１５５３、１５５４、１５５５、１５５６、１５５７、１５５８、１５８１、１５８２、１５８３、１５８４、１５８５、１５８６、１５８７、１５８８ 論理アドレス基盤のブロック
１５９１、１５９２、１５９３、１５９４ ＳＵＥページ
１６０２ 格納システム
１６０４ プロセッサ
１６０６ メモリ
１６０８ ネットワークインタフェイス
１６１０ 入出力装置
１６１２ 表示装置
１６１４ バス
１６１６ 不揮発性メモリ装置
１６１８ ローカルデータリンク
１８０２ 多重モード格納管理システム
１８０４ 選別潜在露出格納管理器
１８０６ 論理格納管理器
１８０８ 再生管理器
１８１０ 格納アレイ管理器
１９０２ 多重モード格納管理システム
１９０４ データ整列器
１９０６ ＳＵＥ格納アクセス管理器
１９０８ データ圧縮管理器
１９１０ ボリュームマッピングエンジン
１９１２ バッファ管理器
１９１４ メタブロック管理器
１９１６ 再生管理器
１９１８ 格納アレイ管理器
１９２０ 論理格納アクセス管理器
２００２ 多重モード格納管理システム
２００４ データ整列器
２００６ 使用者領域アクセス管理器
２００８ 使用者領域マッピングエンジン
２０１０ バッファ管理器
２０１２ システム領域アクセス管理器
２０１４ メタブロック管理器
２０１６ メタブロック情報管理器
２０１８ 格納装置制御管理器
２０２０ 格納装置アクセス管理器
２０２２ 全域状態管理器
２０２４ 全域誤謬管理器
２０２６ システム状態管理器
２０２８ システムログ及び統計管理器
２０３０ ターゲット装置
２０３２ 不揮発性メモリ装置
２１０２ 読出し管理器
２１０４ 書込み管理器
２１０６ データ圧縮管理器
２１０８ データ圧縮解除管理器
２１１０ 再生管理器
２１１２ フリー空間書込み管理器
２１１４ 流れ制御管理器
２１１６ サービス品質管理器
２２０２ ボリューム管理器
２２０４ マップページ読出し管理器
２２０６ マップページ書込み管理器
２２０８ マップページキャッシュ管理器
２３０２ 再生メタブロック選択器
２３０４ メタブロック状態管理器
２４０２ 格納装置ログ及び統計管理器
２４０４ 選別潜在露出ブロック消去エンジン
２４０６ 格納装置誤謬管理器
２５０２ 論理アクセス管理器
２５０４ ＲＡＩＤ管理器
２５０６ 読出しルックアップエンジン
２５０８ 格納初期化管理器
２６０２ 電力中断管理器
２６０４ 誤謬及び衝突管理器
100
410 Logical Address Space Partition 411
621, 631, 641, 651
770 Logical
921
Claims (20)
コンピュータ命令語を格納するためのメモリと、
前記コンピュータ命令語を実行して、複数の論理アドレス基盤のブロックからの第１使用者データを結合して格納装置で１つの単位として一括管理されるメモリセルの対応する物理ブロックを含む複数のダイ（Ｄｉｅ）の各々上の該当物理ブロックの該当物理ページに対応して選別潜在露出される選別潜在露出ページを生成し、前記第１使用者データを論理アドレス空間で前記選別潜在露出ページに関連付けるマッピング情報を前記格納装置に格納するためのプロセッサと、を含み、
前記選別潜在露出は、特定の格納媒体管理機能を個別的な格納装置レベルではなく、多重の格納装置を横断する格納システムレベルで遂行可能となるように、前記格納装置の物理的な格納領域に対応する物理アドレス空間の構成を格納システムに対して選別的に露出させることを特徴とする装置。 User data, sorting the potential exposure (Selective Underlying Exposure number, hereinafter referred SUE) for mapping the SUE address space (Address Space) to enable, a multi-mode storage management device,
Memory for storing computer instructions and
A plurality of dies including the corresponding physical block of the memory cell which executes the computer instruction word and combines the first user data from the blocks of the plurality of logical address bases and collectively manages them as one unit in the storage device. generates a respective on of the relevant physical block corresponding physical page selection potential exposure page that will be screened potential exposure in response to the of the (Die), associating the first user data to the selection potential exposure page logical address space mapping a processor for storing information in the storage device, only including,
The sorting latent exposure is in the physical storage area of the storage device so that a particular storage medium management function can be performed at the storage system level across multiple storage devices rather than at the individual storage device level. A device characterized in that the configuration of the corresponding physical address space is selectively exposed to the storage system.
論理アドレス基盤のブロックのグループからの第２使用者データを、前記選別潜在露出に対応した選別潜在露出アドレスを有する（Ａｄｄｒｅｓｓａｂｌｅ）単位に結合し、
前記選別潜在露出アドレスを有する単位に対応するヘッダを生成し、
前記選別潜在露出アドレスを有する単位及び前記ヘッダの少なくとも一部分を格納装置伝送ブロックに位置させ、
前記ヘッダは、再生（Ｒｅｃｌａｍａｔｉｏｎ）処理又はデータコレクション（Ｃｏｌｌｅｃｔｉｏｎ）処理を許容するために前記第２使用者データと関連付けられる情報を含み、前記複数の論理アドレス基盤のブロックは、前記論理アドレス基盤のブロックのグループを含み、前記第１使用者データは、前記第２使用者データを含むことを特徴とする請求項１に記載の装置。 In order to combine the first user data from the plurality of logical address-based blocks to generate the sorted latent exposure page, the processor further executes the computer instruction.
The second user data from the group of blocks of the logical address base is combined into units having a selected latent exposure address corresponding to the selected latent exposure.
Generate a header corresponding to the unit having the sorted latent exposure address.
A unit having the sorted latent exposure address and at least a part of the header are located in the storage device transmission block.
The header contains information associated with the second user data to allow reproduction or collection processing, and the plurality of logical address-based blocks are blocks of the logical address-based. The apparatus according to claim 1, wherein the first user data includes the second user data.
前記第２使用者データに対してデータ圧縮アルゴリズムを遂行し、
前記選別潜在露出に対応した複数の追加の選別潜在露出アドレスを有する単位及び対応するヘッダを前記格納装置伝送ブロックに位置させることを特徴とする請求項２に記載の装置。 In order to combine the first user data from the plurality of logical address-based blocks to generate the sorted latent exposure page, the processor further executes the computer instruction.
Perform a data compression algorithm on the second user data
The device according to claim 2, wherein a unit having a plurality of additional sorting latent exposure addresses corresponding to the sorting latent exposure and a corresponding header are located in the storage device transmission block.
プロセッサを利用して、複数の論理アドレス基盤のブロックからの第１使用者データを結合して格納装置で１つの単位として一括管理されるメモリセルの対応する物理ブロックを含む複数のダイ（Ｄｉｅ）の各々上の該当物理ブロックの該当物理ページに対応して選別潜在露出される選別潜在露出ページを生成する段階と、
前記第１使用者データを論理アドレス空間で前記選別潜在露出ページと関連付けるマッピング情報を前記格納装置に格納する段階と、を含み、
前記選別潜在露出は、特定の格納媒体管理機能を個別的な格納装置レベルではなく、多重の格納装置を横断する格納システムレベルで遂行可能となるように、前記格納装置の物理的な格納領域に対応する物理アドレス空間の構成を格納システムに対して選別的に露出させることを特徴とする方法。 User data, sorting the potential exposure (Selective Underlying Exposure, SUE) a SUE mapping method for mapping the SUE address space that enables (Address Space),
Multiple dies (Die) including the corresponding physical blocks of memory cells that are collectively managed as one unit in the storage device by combining the first user data from multiple logical address infrastructure blocks using a processor. generating a respective on of the relevant physical block corresponding physical page selection potential exposure page that will be screened potential exposure in response to the of,
See containing and a step of storing the mapping information associated with the screened potential exposure page the first user data in a logical address space in the storage device,
The sorting latent exposure is in the physical storage area of the storage device so that a particular storage medium management function can be performed at the storage system level across multiple storage devices rather than at the individual storage device level. A method characterized in that the configuration of the corresponding physical address space is selectively exposed to the storage system.
論理アドレス基盤のブロックのグループからの第２使用者データを、前記選別潜在露出に対応した選別潜在露出アドレスを有する（Ａｄｄｒｅｓｓａｂｌｅ）単位に結合する段階と、
前記選別潜在露出アドレスを有する単位に対応するヘッダを生成する段階と、
前記選別潜在露出アドレスを有する単位及び前記ヘッダの少なくとも一部分を格納装置伝送ブロックに位置させる段階と、を含み、
前記ヘッダは、再生（Ｒｅｃｌａｍａｔｉｏｎ）処理又はデータコレクション（Ｃｏｌｌｅｃｔｉｏｎ）処理を許容するために前記第２使用者データと関連付けられる情報を含み、前記複数の論理アドレス基盤のブロックは、前記論理アドレス基盤のブロックのグループを含み、前記第１使用者データは、前記第２使用者データを含むことを特徴とする請求項５に記載の方法。 The step of combining the first user data from the plurality of logical address-based blocks to generate the sorted latent exposure page is
The step of combining the second user data from the group of blocks of the logical address base into the unit having the selected latent exposure address corresponding to the selected latent exposure, and the step of combining the second user data.
The stage of generating the header corresponding to the unit having the selected latent exposure address, and
Includes a unit having the sorted latent exposure address and a step of locating at least a portion of the header in the storage device transmission block.
The header contains information associated with the second user data to allow reproduction or collection processing, and the plurality of logical address-based blocks are blocks of the logical address-based. The method according to claim 5, wherein the first user data includes the second user data.
前記第２使用者データに対してデータ圧縮アルゴリズムを遂行する段階をさらに含むことを特徴とする請求項６に記載の方法。 The step of combining the first user data from the plurality of logical address-based blocks to generate the sorted latent exposure page is
The method of claim 6, further comprising performing a data compression algorithm on the second user data.
前記選別潜在露出に対応した複数の追加の選別潜在露出アドレスを有する単位及び対応するヘッダを前記格納装置伝送ブロックに位置させる段階をさらに含むことを特徴とする請求項７に記載の方法。 The step of combining the first user data from the plurality of logical address-based blocks to generate the sorted latent exposure page is
The method of claim 7, further comprising a step of locating a unit having a plurality of additional sorting latent exposure addresses corresponding to the sorting latent exposure and a corresponding header in the storage device transmission block.
単一の論理アドレス基盤のブロックから始まる（Ｏｒｉｇｉｎａｔｅ）第３使用者データを前記格納装置伝送ブロック及び引き続く（Ｃｏｎｓｅｃｕｔｉｖｅ）格納装置伝送ブロックに含める段階をさらに含むことを特徴とする請求項６に記載の方法。 The step of combining the first user data from the plurality of logical address-based blocks to generate the sorted latent exposure page is
6. The aspect of claim 6, further comprising including a third user data starting from a block of a single logical address base in the storage device transmission block and a subsequent storage device transmission block. Method.
単一の論理アドレス基盤のブロックから始まる第３使用者データを前記選別潜在露出ページ及び引き続く選別潜在露出ページに含める段階をさらに含むことを特徴とする請求項６に記載の方法。 The step of combining the first user data from the plurality of logical address-based blocks to generate the sorted latent exposure page is
The method of claim 6, further comprising including a third user data starting from a single logical address-based block in the sort latent exposure page and subsequent sort latent exposure pages.
整数（Ｉｎｔｅｇｒａｌ Ｎｕｍｂｅｒ）個の格納装置伝送ブロックを前記選別潜在露出ページに結合する段階をさらに含むことを特徴とする請求項６に記載の方法。 The step of combining the first user data from the plurality of logical address-based blocks to generate the sorted latent exposure page is
The method of claim 6, further comprising the step of coupling an integral number of storage device transmission blocks to the sorted latent exposure page.
前記複数の論理アドレス基盤のブロックの各々は、格納ネットワーク標準プロトコルと関連付けられるデータの量を含むことを特徴とする請求項５に記載の方法。 Further including the step of receiving the block of the plurality of logical address infrastructures from the host application (Host Application) or the virtual machine (Virtual Machine).
The method of claim 5, wherein each of the blocks of the plurality of logical address infrastructures comprises an amount of data associated with a storage network standard protocol.
前記選別潜在露出ページと関連付けられるメタデータを前記格納装置の論理アドレス基盤のシステム領域に格納するために前記格納装置に伝送する段階と、をさらに含むことを特徴とする請求項５に記載の方法。 A step of transmitting the sorting latent exposure page to the storage device in order to store the sorting latent exposure page in the user area of the sorting latent exposure address base corresponding to the sorting latent exposure of the storage device.
The method of claim 5, further comprising a step of transmitting metadata associated with the sorted latent exposure page to the storage device for storage in the system area of the logical address infrastructure of the storage device. ..
前記複数の選別潜在露出ページは、前記選別潜在露出ページを含むことを特徴とする請求項５に記載の方法。 A plurality of sorting latent exposure pages corresponding to the sorting latent exposure are collectively managed as one unit in each storage device associated with the storage system. On each of the plurality of dies including the corresponding physical block of the memory cell. Further includes the step of associating the relevant physical block with the metapage corresponding to the relevant physical page of
The method according to claim 5, wherein the plurality of selected latent exposure pages include the selected latent exposure page.
前記複数のメタページの各々は、前記複数のダイの各々上の前記該当物理ブロックの連関された物理ページに対応し、前記複数のメタページは、前記メタページを含むことを特徴とする請求項１４に記載の方法。 Corresponds to the corresponding physical block on each of the plurality of dies including the corresponding physical block of the memory cell in which a plurality of metapages are collectively managed as one unit in each storage device associated with the storage system. Including the step of associating with the metablock to be
A claim, wherein each of the plurality of metapages corresponds to an associated physical page of the relevant physical block on each of the plurality of dies, and the plurality of metapages includes the metapage. 14. The method according to 14.
前記選別潜在露出ページを複数の論理アドレス基盤のブロックに連関させる第１マッピングに従ってプログラムされる、前記メモリセルの第２パーティションを含み、
前記物理ブロック各々の前記物理ページの各々は、前記複数のダイの部分集合上にあり、
前記選別潜在露出は、特定の格納媒体管理機能を個別的な格納装置レベルではなく、多重の格納装置を横断する格納システムレベルで遂行可能となるように、前記格納装置の物理的な格納領域に対応する物理アドレス空間の構成を格納システムに対して選別的に露出させることを特徴とする多重モード（Ｍｕｌｔｉｍｏｄｅ）格納装置。 Sorting latent exposure Physical sorting latent exposure (Selective Underlying Exposure) Physics on multiple dies (Dies) containing the corresponding physical blocks of memory cells that are collectively managed as one unit programmed into the user data corresponding to the page. The first partition of the memory cell, which consists of blocks and physical pages,
Includes a second partition of the memory cell, programmed according to a first mapping that links the sorted latent exposure page to blocks of multiple logical address infrastructures.
Wherein each of the physical pages of the physical block each of Ri subset on the near of the plurality of die,
The sorting latent exposure is in the physical storage area of the storage device so that a particular storage medium management function can be performed at the storage system level across multiple storage devices rather than at the individual storage device level. corresponding the configuration of the physical address space selection manner is exposed to storage system multimode, wherein Rukoto (multimode) storage device.
前記複数の論理アドレス基盤のブロックは、前記論理アドレス基盤のブロックのグループを含むことを特徴とする請求項１７に記載の多重モード格納装置。 The second partition of the memory cell associates the sorting latent exposure page with an integer number of storage device transmission blocks, a second mapping, each of the integer number of storage device transmission blocks to the sorting latent exposure. A third mapping that associates a unit having a plurality of corresponding selected latent exposure addresses and a corresponding header, and a third mapping that associates each of the units having the plurality of selected latent exposure addresses with a group of blocks of a logical address base. 4 Further programmed according to mapping,
The multiple mode storage device according to claim 17, wherein the plurality of logical address infrastructure blocks include a group of the logical address infrastructure blocks.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/941,517 | 2015-11-13 | ||
| US14/941,517 US9996473B2 (en) | 2015-11-13 | 2015-11-13 | Selective underlying exposure storage mapping |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017091545A JP2017091545A (en) | 2017-05-25 |
| JP6890401B2 true JP6890401B2 (en) | 2021-06-18 |
Family
ID=56561275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016220253A Active JP6890401B2 (en) | 2015-11-13 | 2016-11-11 | Multiple mode storage management device, multiple mode storage device, and its selection latent exposure (SUE) mapping operation method |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9996473B2 (en) |
| EP (1) | EP3168735A1 (en) |
| JP (1) | JP6890401B2 (en) |
| KR (1) | KR20170056414A (en) |
| CN (1) | CN106708424B (en) |
| TW (1) | TWI702495B (en) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10445229B1 (en) | 2013-01-28 | 2019-10-15 | Radian Memory Systems, Inc. | Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies |
| US11249652B1 (en) | 2013-01-28 | 2022-02-15 | Radian Memory Systems, Inc. | Maintenance of nonvolatile memory on host selected namespaces by a common memory controller |
| US9542118B1 (en) | 2014-09-09 | 2017-01-10 | Radian Memory Systems, Inc. | Expositive flash memory control |
| US10222984B1 (en) * | 2015-12-31 | 2019-03-05 | EMC IP Holding Company LLC | Managing multi-granularity flash translation layers in solid state drives |
| US9785368B1 (en) * | 2016-07-24 | 2017-10-10 | Nxp Usa, Inc. | System and method for mapping control and user data |
| US20180150256A1 (en) * | 2016-11-29 | 2018-05-31 | Intel Corporation | Technologies for data deduplication in disaggregated architectures |
| US10338842B2 (en) * | 2017-05-19 | 2019-07-02 | Samsung Electronics Co., Ltd. | Namespace/stream management |
| US20190073132A1 (en) * | 2017-09-05 | 2019-03-07 | Alibaba Group Holding Limited | Method and system for active persistent storage via a memory bus |
| JP6785205B2 (en) | 2017-09-21 | 2020-11-18 | キオクシア株式会社 | Memory system and control method |
| JP2019079464A (en) | 2017-10-27 | 2019-05-23 | 東芝メモリ株式会社 | Memory system and control method |
| JP6982468B2 (en) | 2017-10-27 | 2021-12-17 | キオクシア株式会社 | Memory system and control method |
| KR102410671B1 (en) | 2017-11-24 | 2022-06-17 | 삼성전자주식회사 | Storage device, host device controlling storage device, and operation mehtod of storage device |
| US10977182B2 (en) * | 2017-12-01 | 2021-04-13 | Micron Technology, Inc. | Logical block mapping based on an offset |
| US10496548B2 (en) * | 2018-02-07 | 2019-12-03 | Alibaba Group Holding Limited | Method and system for user-space storage I/O stack with user-space flash translation layer |
| KR102528258B1 (en) * | 2018-04-30 | 2023-05-04 | 에스케이하이닉스 주식회사 | Memory controller and operating method thereof |
| US20200371778A1 (en) * | 2019-05-21 | 2020-11-26 | X Development Llc | Automated identification of code changes |
| TWI719654B (en) * | 2019-06-21 | 2021-02-21 | 慧榮科技股份有限公司 | Apparatus and method and computer program product for handling flash physical-resource sets |
| US10942881B2 (en) * | 2019-06-25 | 2021-03-09 | Micron Technology, Inc. | Parallel operations in aggregated and virtualized solid state drives |
| CN111176583B (en) * | 2019-12-31 | 2021-03-30 | 北京百度网讯科技有限公司 | Data writing method and device and electronic equipment |
| CN115079957B (en) * | 2022-07-20 | 2023-08-04 | 阿里巴巴（中国）有限公司 | Request processing method, device, controller, equipment and storage medium |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6658528B2 (en) | 2001-07-30 | 2003-12-02 | International Business Machines Corporation | System and method for improving file system transfer through the use of an intelligent geometry engine |
| US6775751B2 (en) | 2002-08-06 | 2004-08-10 | International Business Machines Corporation | System and method for using a compressed main memory based on degree of compressibility |
| WO2005124530A2 (en) | 2004-06-21 | 2005-12-29 | Kabushiki Kaisha Toshiba | Method for controlling memory card and method for controlling nonvolatile semiconductor memory |
| KR100809320B1 (en) | 2006-09-27 | 2008-03-05 | 삼성전자주식회사 | Apparatus and method for managing mapping information of non-volatile memory supporting separated cell type |
| JPWO2009153982A1 (en) | 2008-06-20 | 2011-11-24 | パナソニック株式会社 | Multiple-partitioned nonvolatile storage device and system |
| CN101739348B (en) * | 2008-11-26 | 2012-07-25 | 威刚科技股份有限公司 | Memory system and control method thereof |
| US8250333B2 (en) * | 2009-01-05 | 2012-08-21 | Sandisk Technologies Inc. | Mapping address table maintenance in a memory device |
| US8094500B2 (en) * | 2009-01-05 | 2012-01-10 | Sandisk Technologies Inc. | Non-volatile memory and method with write cache partitioning |
| JP5325637B2 (en) * | 2009-04-01 | 2013-10-23 | 株式会社アイ・オー・データ機器 | Information processing program and information processing apparatus |
| US9134918B2 (en) * | 2009-12-31 | 2015-09-15 | Sandisk Technologies Inc. | Physical compression of data with flat or systematic pattern |
| WO2012051600A2 (en) | 2010-10-15 | 2012-04-19 | Kyquang Son | File system-aware solid-state storage management system |
| US20120110259A1 (en) * | 2010-10-27 | 2012-05-03 | Enmotus Inc. | Tiered data storage system with data management and method of operation thereof |
| US9176864B2 (en) | 2011-05-17 | 2015-11-03 | SanDisk Technologies, Inc. | Non-volatile memory and method having block management with hot/cold data sorting |
| US8775904B2 (en) * | 2011-12-07 | 2014-07-08 | International Business Machines Corporation | Efficient storage of meta-bits within a system memory |
| US8639669B1 (en) | 2011-12-22 | 2014-01-28 | Emc Corporation | Method and apparatus for determining optimal chunk sizes of a deduplicated storage system |
| KR20130096881A (en) | 2012-02-23 | 2013-09-02 | 삼성전자주식회사 | Flash memory device |
| US8903959B2 (en) | 2013-01-08 | 2014-12-02 | Lyve Minds, Inc. | Storage network data distribution |
| US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
| US9141626B2 (en) * | 2013-03-14 | 2015-09-22 | Microsoft Technology Licensing, Llc | Volume having tiers of different storage traits |
| US9804960B2 (en) | 2013-03-14 | 2017-10-31 | Western Digital Technologies, Inc. | Overprovision capacity in a data storage device |
| CN103955432B (en) * | 2014-04-22 | 2017-09-19 | 深圳市硅格半导体有限公司 | The method and device of data storage |
| US9727456B2 (en) | 2014-11-03 | 2017-08-08 | Pavilion Data Systems, Inc. | Scheduled garbage collection for solid state storage devices |
| US9626312B2 (en) * | 2015-07-17 | 2017-04-18 | Sandisk Technologies Llc | Storage region mapping for a data storage device |
-
2015
- 2015-11-13 US US14/941,517 patent/US9996473B2/en active Active
-
2016
- 2016-07-25 KR KR1020160094383A patent/KR20170056414A/en active IP Right Grant
- 2016-08-02 EP EP16182280.4A patent/EP3168735A1/en not_active Ceased
- 2016-08-03 TW TW105124532A patent/TWI702495B/en active
- 2016-09-27 CN CN201610857593.2A patent/CN106708424B/en active Active
- 2016-11-11 JP JP2016220253A patent/JP6890401B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170056414A (en) | 2017-05-23 |
| US20170139838A1 (en) | 2017-05-18 |
| EP3168735A1 (en) | 2017-05-17 |
| CN106708424B (en) | 2021-05-04 |
| US9996473B2 (en) | 2018-06-12 |
| CN106708424A (en) | 2017-05-24 |
| JP2017091545A (en) | 2017-05-25 |
| TW201729101A (en) | 2017-08-16 |
| TWI702495B (en) | 2020-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6890401B2 (en) | Multiple mode storage management device, multiple mode storage device, and its selection latent exposure (SUE) mapping operation method | |
| JP6910131B2 (en) | Storage device including multiple partitions for multiple mode operation, and its operation method | |
| JP7404442B2 (en) | A management system for operating storage media in multiple modes, a storage system including the same, and a method for managing storage media using the same | |
| TWI709073B (en) | Distributed storage system, distributed storage method and distributed facility | |
| US8521949B2 (en) | Data deleting method and apparatus | |
| US9256382B2 (en) | Interface for management of data movement in a thin provisioned storage system | |
| KR20170008153A (en) | A heuristic interface for enabling a computer device to utilize data property-based data placement inside a nonvolatile memory device | |
| JP2011192259A (en) | I/o conversion method and apparatus for storage system | |
| US20240086092A1 (en) | Method for managing namespaces in a storage device and storage device employing the same | |
| US11422931B2 (en) | Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization | |
| KR20230102877A (en) | Block relocation device for efficient I/O bandwidth sharing of logical volumes composed of multiple SSDs and method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210525 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6890401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |