JP6874976B2 - Amplifier circuit and amplifier - Google Patents

Amplifier circuit and amplifier Download PDF

Info

Publication number
JP6874976B2
JP6874976B2 JP2017067947A JP2017067947A JP6874976B2 JP 6874976 B2 JP6874976 B2 JP 6874976B2 JP 2017067947 A JP2017067947 A JP 2017067947A JP 2017067947 A JP2017067947 A JP 2017067947A JP 6874976 B2 JP6874976 B2 JP 6874976B2
Authority
JP
Japan
Prior art keywords
amplifier
input
unit
amplifier circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017067947A
Other languages
Japanese (ja)
Other versions
JP2018170694A (en
Inventor
勇仁 上村
勇仁 上村
慎吾 曽布川
慎吾 曽布川
Original Assignee
株式会社エヌエフホールディングス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社エヌエフホールディングス filed Critical 株式会社エヌエフホールディングス
Priority to JP2017067947A priority Critical patent/JP6874976B2/en
Publication of JP2018170694A publication Critical patent/JP2018170694A/en
Application granted granted Critical
Publication of JP6874976B2 publication Critical patent/JP6874976B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

この発明は、入力信号を増幅する増幅回路および増幅装置に関するものである。 The present invention relates to an amplifier circuit and an amplifier device for amplifying an input signal.

物理現象を電気信号として検出するセンサの出力電圧は、非常に小さい電圧(例えば数マイクロボルト(μV))である場合がある。このような微小信号計測の分野では、電気信号の検出および解析において、可能な限り雑音を増加させることなく、センサで検出した微小信号を増幅する必要がある。 The output voltage of a sensor that detects a physical phenomenon as an electrical signal may be a very small voltage (eg, a few microvolts (μV)). In the field of such minute signal measurement, it is necessary to amplify the minute signal detected by the sensor in the detection and analysis of the electric signal without increasing the noise as much as possible.

従来、増幅回路の低雑音技術に関し、増幅回路を並列に接続して雑音成分を平均化することによる低雑音化技術が知られている(特許文献1)。 Conventionally, regarding the noise reduction technology of an amplifier circuit, a noise reduction technology by connecting amplifier circuits in parallel and averaging noise components is known (Patent Document 1).

また、低雑音・低歪み計装増幅器(Low−Noise,Low−Distortion Instrumentation Amplifier)が知られている(非特許文献1)。この低雑音・低歪み計装増幅器は、熱雑音の発生を抑制するため、抵抗などの回路素子を極力削減した構成になっており、低雑音の特徴はあるが発振しやすいというデメリットも有している。この低雑音・低歪み計装増幅器の例では、10Ω未満の低ソースインピーダンスにおいて動作が不安定になりやすく発振しやすい。このような低雑音・低歪み計装増幅器の動作を安定させるため、非特許文献1の図2(FIGURE 2)に示すように、抵抗とインダクタを並列に接続したインピーダンスが外部入力(VIN+、VIN-)と低雑音・低歪み計装増幅器の入力部の間に配置される。
Further, a low-noise / low-distortion instrumentation amplifier (Low-Noise, Low-Distortion Instrumentation Amplifier) is known (Non-Patent Document 1). This low-noise / low-distortion instrumentation amplifier has a configuration in which circuit elements such as resistors are reduced as much as possible in order to suppress the generation of thermal noise, and although it has the characteristic of low noise, it also has the disadvantage of being easy to oscillate. ing. In this example of a low noise / low distortion instrumentation amplifier, operation tends to be unstable and oscillation tends to occur at a low source impedance of less than 10Ω. In order to stabilize the operation of such a low noise / low distortion instrumentation amplifier, as shown in FIG. 2 (FIGURE 2) of Non-Patent Document 1, the impedance in which the resistor and the inductor are connected in parallel is the external input (V IN + , It is placed between the VIN- ) and the input section of the low noise / low distortion instrumentation amplifier.

特開平5−121977号公報Japanese Unexamined Patent Publication No. 5-121977

「Low−Noise,Low−Distortion INSTRUMENTATION AMPLIFIER」(INA163 データシート)、[online]、2005年5月、Texas Instruments Incorporated、[2017年3月9日検索]、インターネット<URL:http://www.tij.co.jp/jp/lit/ds/symlink/ina163.pdf>"Low-Noise, Low-Distortion INSTRUMENTATION AMPLIFIER" (INA163 data sheet), [online], May 2005, Texas Instruments Inc., [Searched March 9, 2017], Internet <URL: http: // www. tij.co.jp/jp/lit/ds/symlink/ina163.pdf >

雑音成分を平均化するため増幅回路の並列接続数を増加させると、各増幅回路の入力部−出力部間の静電容量の並列接続数が増幅回路の並列接続数の増加につれて増加する。入力部−出力部間の静電容量の並列接続数が増加すると、増幅回路全体の入力部−出力部間の静電容量が増加する。このため、増幅回路の雑音低減を図ろうとすると、入力部−出力部間の静電容量が増加する。この静電容量は、増幅回路の動作の安定性を低下させる。このため、増幅回路の並列接続数が制限される。 When the number of parallel connections of the amplifier circuit is increased in order to average the noise components, the number of parallel connections of the capacitance between the input unit and the output unit of each amplifier circuit increases as the number of parallel connections of the amplifier circuit increases. As the number of parallel connections of the capacitance between the input unit and the output unit increases, the capacitance between the input unit and the output unit of the entire amplifier circuit increases. Therefore, when trying to reduce the noise of the amplifier circuit, the capacitance between the input unit and the output unit increases. This capacitance reduces the operational stability of the amplifier circuit. Therefore, the number of parallel connections of the amplifier circuit is limited.

増幅器の動作を安定させるために、抵抗とインダクタを並列に接続したインピーダンスを外部入力と低雑音・低歪み計装増幅器の入力部の間に配置すると、インピーダンスに含まれる抵抗が熱雑音を発生し、雑音が増加する。
また、増幅回路の動作の安定性を確保するために、増幅回路の入力部と共通電位間に静電容量を追加すると、増幅回路の周波数帯域が劣化する。
If an impedance in which a resistor and an inductor are connected in parallel is placed between the external input and the input section of a low-noise / low-distortion instrumentation amplifier in order to stabilize the operation of the amplifier, the resistance contained in the impedance will generate thermal noise. , Noise increases.
Further, if a capacitance is added between the input portion of the amplifier circuit and the common potential in order to ensure the stability of the operation of the amplifier circuit, the frequency band of the amplifier circuit deteriorates.

つまり、従来の低雑音技術では、増幅回路の低雑音化や周波数帯域維持と安定動作を両立させることが困難であるという課題がある。 That is, the conventional low noise technology has a problem that it is difficult to reduce the noise of the amplifier circuit, maintain the frequency band, and achieve stable operation at the same time.

本発明の目的は、低雑音で周波数帯域を維持し、動作が安定した増幅を行うことにある。
An object of the present invention is to maintain a frequency band with low noise and to perform amplification with stable operation.

上記目的を達成するため、本発明の増幅回路の一側面によれば、入力信号を増幅する増幅部と、相殺増幅部と、該相殺増幅部の出力部および該出力部とは極性の反転した前記相殺増幅部の入力部に接続する容量素子を含電流源とを備え、前記相殺増幅部の入力部に前記入力信号に対応する信号が入力され、前記電流源が、前記増幅部の出力部から入力部に流れる帰還電流を低減または相殺する相殺電流を生成すればよい。 In order to achieve the above object, according to one aspect of the amplifier circuit of the present invention, the amplification unit for amplifying the input signal, the offset amplification unit, the output unit of the offset amplification unit, and the output unit are reversed in polarity. and a capacitive element connected to the input of the offset amplifier section and a including a current source, a signal corresponding to the input signal to the input of the cancellation amplifier unit is input, the current source of the amplifying section An offset current that reduces or cancels the feedback current flowing from the output unit to the input unit may be generated.

上記増幅回路において、前記増幅部は、出力インピーダンスがそれぞれ付加された複数の増幅器を含み、前記出力インピーダンスがそれぞれ付加された複数の増幅器が並列接続されてもよい。 In the amplifier circuit, the amplifier unit may include a plurality of amplifiers to which output impedances are added, and a plurality of amplifiers to which output impedances may be added may be connected in parallel.

上記増幅回路において、前記増幅部が非反転増幅部であり、前記相殺増幅部が反転増幅部であってもよい。 In the amplifier circuit, the amplifier may be a non-inverting amplifier and the offset amplifier may be an inverting amplifier.

上記増幅回路において、前記増幅部および前記相殺増幅部が差動入力部を含んでもよい。 In the amplifier circuit, the amplification unit and the offset amplification unit may include a differential input unit.

上記増幅回路において、前記増幅部および前記相殺増幅部が差動出力部を含んでもよい。 In the amplifier circuit, the amplification unit and the offset amplification unit may include a differential output unit.

上記増幅回路において、前記相殺増幅部がディスクリート増幅素子を含む回路で構成された増幅回路、演算増幅器または計装増幅器であってもよい。 In the amplifier circuit, the canceling amplifier may be an amplifier circuit, an operational amplifier, or an instrumentation amplifier composed of a circuit including a discrete amplifier element.

上記増幅回路において、前記増幅部がディスクリート増幅素子を含む回路で構成された増幅回路、演算増幅器または計装増幅器であってもよい。 In the amplifier circuit, the amplifier unit may be an amplifier circuit, an operational amplifier, or an instrumentation amplifier composed of a circuit including a discrete amplifier element.

上記増幅回路において、前記増幅部の入力部の前段に抵抗を直列に接続してもよい。 In the amplifier circuit, a resistor may be connected in series in front of the input unit of the amplifier unit.

上記増幅回路において、前記抵抗に並列にインダクタを接続してもよい。 In the amplifier circuit, an inductor may be connected in parallel with the resistor.

上記目的を達成するため、本発明の増幅装置の一側面によれば、上記増幅回路を備えてもよい。
In order to achieve the above object, according to one aspect of the amplifier device of the present invention, the amplifier circuit may be provided.

本発明によれば、次のいずれかの効果が得られる。 According to the present invention, any of the following effects can be obtained.

(1)本発明の増幅回路および増幅装置によれば、低雑音を保持しつつ動作の安定性を高くすることができる。 (1) According to the amplifier circuit and the amplifier device of the present invention, it is possible to improve the stability of operation while maintaining low noise.

(2)本発明の増幅回路および増幅装置によれば、周波数帯域を維持しつつ、低雑音を保持し、動作の安定性を高くすることができる。 (2) According to the amplifier circuit and the amplifier device of the present invention, it is possible to maintain low noise and improve the stability of operation while maintaining the frequency band.

そして、本発明の他の目的、特徴および利点は、添付図面および各実施の形態を参照することにより、一層明確になるであろう。
And other objects, features and advantages of the present invention will be further clarified by reference to the accompanying drawings and each embodiment.

図1は、第1の実施の形態に係る増幅回路の一例を示す図である。FIG. 1 is a diagram showing an example of an amplifier circuit according to the first embodiment. 図2は、増幅器の一例を示す図である。FIG. 2 is a diagram showing an example of an amplifier. 図3は、増幅器の周波数特性の一例を示す図である。FIG. 3 is a diagram showing an example of the frequency characteristics of the amplifier. 図4は、増幅器に入力インピーダンスを接続した増幅回路の一例を示す図である。FIG. 4 is a diagram showing an example of an amplifier circuit in which an input impedance is connected to an amplifier. 図5は、増幅回路のループ一巡利得測定回路の一例を示す図である。FIG. 5 is a diagram showing an example of a loop loop gain measurement circuit of an amplifier circuit. 図6は、ループ一巡利得と位相のシミュレーション結果の一例を示す図である。FIG. 6 is a diagram showing an example of the simulation results of the loop loop gain and the phase. 図7は、第1の実施の形態に係る増幅回路のシミュレーション結果の一例を示す図である。FIG. 7 is a diagram showing an example of a simulation result of the amplifier circuit according to the first embodiment. 図8は、電流源の増幅器の一例を示す図である。FIG. 8 is a diagram showing an example of a current source amplifier. 図9は、第2の実施の形態に係る増幅回路の一例を示す図である。FIG. 9 is a diagram showing an example of an amplifier circuit according to the second embodiment. 図10は、第3の実施の形態に係る増幅回路の一例を示す図である。FIG. 10 is a diagram showing an example of an amplifier circuit according to the third embodiment. 図11は、第3の実施の形態に係る増幅回路の他の例を示す図である。FIG. 11 is a diagram showing another example of the amplifier circuit according to the third embodiment. 図12は、第4の実施の形態に係る増幅回路の一例を示す図である。FIG. 12 is a diagram showing an example of an amplifier circuit according to the fourth embodiment. 図13は、第5の実施の形態に係る増幅回路の一例を示す図である。FIG. 13 is a diagram showing an example of an amplifier circuit according to the fifth embodiment.

以下、本発明の実施の形態について説明する。

〔第1の実施の形態〕
Hereinafter, embodiments of the present invention will be described.

[First Embodiment]

図1は、第1の実施の形態に係る増幅回路の一例を示している。図1において、破線で示した容量は、浮遊容量を表し、実線で表された容量素子とは区別されている。図1において、増幅器42、62を除く三角形は、共通電位を表している。増幅回路2は、増幅部4と、増幅部4に接続した電流源6と、入力インピーダンス8を含み、入力信号を増幅する。 FIG. 1 shows an example of an amplifier circuit according to the first embodiment. In FIG. 1, the capacitance shown by the broken line represents the stray capacitance and is distinguished from the capacitance element represented by the solid line. In FIG. 1, the triangles excluding the amplifiers 42 and 62 represent the common potential. The amplifier circuit 2 includes an amplifier unit 4, a current source 6 connected to the amplifier unit 4, and an input impedance 8 to amplify an input signal.

増幅部4は、静電容量(例えば浮遊容量)による帰還を含む増幅部であって、例えば、増幅部4の正の出力部から正の入力部に帰還する正帰還を含む正帰還増幅部である。増幅部4は、増幅器42、入力−出力間容量46および出力インピーダンス48によって構成され、入力信号を増幅する。 The amplification unit 4 is an amplification unit that includes feedback due to capacitance (for example, stray capacitance), and is, for example, a positive feedback amplification unit that includes positive feedback that returns from the positive output unit of the amplification unit 4 to the positive input unit. is there. The amplification unit 4 is composed of an amplifier 42, an input-output capacitance 46, and an output impedance 48, and amplifies the input signal.

増幅器42は、低雑音性を有する増幅器であって、少なくとも1つの入力部43および少なくとも1つの出力部44を含み、入力信号の増幅作用を備えている。この増幅器42は、例えば演算増幅器と負帰還回路により構成した回路、計装増幅器や、ディスクリート増幅素子と受動素子の組み合わせで構成した回路である。この増幅器42は、入力部43と出力部44の極性が同じである非反転増幅器である。増幅器42の入力部43は、増幅部4の入力部を兼ね、増幅器42の出力部44は、増幅部4の出力部を兼ねている。増幅器42の低雑音性により、低雑音性を有する増幅部4が得られる。 The amplifier 42 is a low-noise amplifier, includes at least one input unit 43 and at least one output unit 44, and has an input signal amplification function. The amplifier 42 is, for example, a circuit composed of an operational amplifier and a negative feedback circuit, an instrumentation amplifier, or a circuit composed of a combination of a discrete amplification element and a passive element. The amplifier 42 is a non-inverting amplifier having the same polarity of the input unit 43 and the output unit 44. The input unit 43 of the amplifier 42 also serves as the input unit of the amplification unit 4, and the output unit 44 of the amplifier 42 also serves as the output unit of the amplification unit 4. Due to the low noise property of the amplifier 42, the amplification unit 4 having low noise property can be obtained.

入力−出力間容量46は、入力部43と出力部44との間の静電容量であり、例えば増幅器42の浮遊容量である。つまり、入力−出力間容量46は、コンデンサなどの部品としての容量素子を含まず、入力部43と出力部44間に存在する端子間容量を示している。この入力−出力間容量46は、コンデンサなどの部品としての容量素子を含んでもよい。この入力−出力間容量46は、正の入力部43と正の出力部44間に存在する正入力−正出力間容量である。入力−出力間容量46により、増幅器42の出力部44から入力部43に帰還電流iCpが流れる。つまり、増幅部4では、出力部44から入力部43に帰還電流iCpが流れる。 The input-output capacitance 46 is the capacitance between the input unit 43 and the output unit 44, for example, the stray capacitance of the amplifier 42. That is, the input-output capacitance 46 does not include a capacitance element as a component such as a capacitor, and indicates the terminal capacitance existing between the input unit 43 and the output unit 44. The input-output capacitance 46 may include a capacitance element as a component such as a capacitor. The input-output capacitance 46 is a positive input-positive output capacitance existing between the positive input unit 43 and the positive output unit 44. Due to the input-output capacitance 46, the feedback current i Cp flows from the output unit 44 of the amplifier 42 to the input unit 43. That is, in the amplification unit 4, the feedback current i Cp flows from the output unit 44 to the input unit 43.

出力インピーダンス48は、例えば抵抗を含み、増幅回路2の出力インピーダンス値をこの抵抗によって決定される値(例えば50Ω)に調整する。この出力インピーダンス48は、省略してもよい。 The output impedance 48 includes, for example, a resistor, and adjusts the output impedance value of the amplifier circuit 2 to a value determined by this resistor (for example, 50Ω). This output impedance 48 may be omitted.

電流源6は、増幅器62と容量素子66を含み、増幅部4の帰還電流iCpを低減または相殺する相殺電流iCfを生成する。つまり、電流源6は、帰還電流iCpを低減または相殺する電流相殺部の一例である。ここで、電流の相殺は、帰還電流iCpの一部または全部が相殺電流iCfにより差し引かれることを表すものとし、この電流の相殺には、正電荷および負電荷の一部または全部が一つになって一部または全体において電荷を喪失する電荷の中和が含まれるものとする。つまり、電流源6は、正帰還による帰還電流iCpの一部または全部を相殺電流iCfにより中和する電流中和部の一例でもある。 The current source 6 includes an amplifier 62 and a capacitance element 66, and generates an offset current i Cf that reduces or cancels the feedback current i Cp of the amplification unit 4. That is, the current source 6 is an example of a current canceling unit that reduces or cancels the feedback current i Cp. Here, the current offset means that a part or all of the feedback current i Cp is subtracted by the offset current i Cf , and the offset of this current includes one part or all of the positive charge and the negative charge. It shall include the neutralization of charge, which in turn loses charge in part or in whole. That is, the current source 6 is also an example of a current neutralizing unit that neutralizes a part or all of the feedback current i Cp due to positive feedback by the canceling current i Cf.

増幅器62は、相殺電流iCfの生成に用いられる相殺増幅部の一例であり、増幅器42とは反対の出力状態を作り出す増幅器である。つまり、増幅器42は非反転増幅器であり、増幅器62は、入力信号を反転して増幅する反転増幅器である。増幅器62は、少なくとも1つの入力部63および少なくとも1つの出力部64を含み、入力信号の増幅作用を備えている。この増幅器62は、例えば演算増幅器と負帰還回路により構成した回路、計装増幅器や、ディスクリート増幅素子と受動素子の組み合わせで構成した回路である。 The amplifier 62 is an example of an offset amplification unit used to generate an offset current i Cf , and is an amplifier that creates an output state opposite to that of the amplifier 42. That is, the amplifier 42 is a non-inverting amplifier, and the amplifier 62 is an inverting amplifier that inverts and amplifies the input signal. The amplifier 62 includes at least one input unit 63 and at least one output unit 64, and has an input signal amplification function. The amplifier 62 is, for example, a circuit composed of an operational amplifier and a negative feedback circuit, an instrumentation amplifier, or a circuit composed of a combination of a discrete amplification element and a passive element.

容量素子66は、例えばコンデンサであり、増幅器62の入力−出力間容量を形成する。容量素子66は、増幅器62の入力部63および出力部64に接続する。増幅器62は入力信号を反転させるので、容量素子66は、出力部64およびこの出力部64とは極性が反転した入力部63に接続することになる。増幅回路2では、容量素子66を用いているが、例えば増幅器62の浮遊容量を用いたり容量素子を併用してもよい。 The capacitance element 66 is, for example, a capacitor and forms the input-output capacitance of the amplifier 62. The capacitive element 66 is connected to the input unit 63 and the output unit 64 of the amplifier 62. Since the amplifier 62 inverts the input signal, the capacitive element 66 is connected to the output unit 64 and the input unit 63 whose polarity is inverted from that of the output unit 64. Although the capacitance element 66 is used in the amplifier circuit 2, for example, the stray capacitance of the amplifier 62 may be used or the capacitance element may be used in combination.

電流源6は、増幅部4の入力部43に接続される。この接続により、増幅部4に入力される入力信号に対応したまたは入力信号と同じ信号が電流源6の増幅器62に入力される。増幅器62の出力部64からは、増幅および反転された入力信号が出力される。この増幅器62の出力は、容量素子66を介して入力部63に帰還され、相殺電流iCfが生成される。この相殺電流iCfが増幅部4の入力部43に供給され、増幅部4の帰還電流iCpを低減または相殺する。言い換えると、帰還電流iCpが電流源6の入力部63に相殺電流iCfとして流れ込むことで帰還電流iCpが電流源6に吸収され、正帰還による帰還電流iCpの一部または全部が中和される。 The current source 6 is connected to the input unit 43 of the amplification unit 4. By this connection, a signal corresponding to the input signal input to the amplification unit 4 or the same signal as the input signal is input to the amplifier 62 of the current source 6. An amplified and inverted input signal is output from the output unit 64 of the amplifier 62. The output of the amplifier 62 is fed back to the input unit 63 via the capacitive element 66, and a canceling current i Cf is generated. This canceling current i Cf is supplied to the input unit 43 of the amplification unit 4 to reduce or cancel the feedback current i Cp of the amplification unit 4. In other words, the feedback current i Cp flows into the input unit 63 of the current source 6 as an offset current i Cf , so that the feedback current i Cp is absorbed by the current source 6, and a part or all of the feedback current i Cp due to positive feedback is medium. Be summed.

入力インピーダンス8は、増幅部4の入力部43および共通電位に接続する入力抵抗82および入力容量84を含み、増幅回路2の入力インピーダンスを調整する。この入力インピーダンス8は、例えば増幅回路2の正の入力側のインピーダンスを調整する正入力インピーダンスであり、入力抵抗82および入力容量84はそれぞれ正入力抵抗および正入力容量である。入力抵抗82および入力容量84は、以下の(1)、(2)、(3)または(4)を想定した抵抗成分および容量成分からなる合成インピーダンスである。
(1) 入力インピーダンスを調整するために、増幅部4の入力部43に意図的に配置された電気部品としての抵抗やコンデンサ、または抵抗や回路の浮遊容量。
(2) 増幅部4の入力部43に接続された信号ケーブルの静電容量。
(3) 増幅部4の入力部43に接続される信号センサの出力インピーダンス。
(4) 増幅部4自身の入力インピーダンス。
The input impedance 8 includes an input unit 43 of the amplifier unit 4, an input resistance 82 connected to a common potential, and an input capacitance 84, and adjusts the input impedance of the amplifier circuit 2. The input impedance 8 is, for example, a positive input impedance that adjusts the impedance on the positive input side of the amplifier circuit 2, and the input resistance 82 and the input capacitance 84 are the positive input resistance and the positive input capacitance, respectively. The input resistance 82 and the input capacitance 84 are composite impedances composed of a resistance component and a capacitance component assuming the following (1), (2), (3) or (4).
(1) A resistor or capacitor as an electric component intentionally placed in the input section 43 of the amplification section 4 in order to adjust the input impedance, or a stray capacitance of the resistor or circuit.
(2) Capacitance of the signal cable connected to the input unit 43 of the amplification unit 4.
(3) The output impedance of the signal sensor connected to the input unit 43 of the amplification unit 4.
(4) Input impedance of the amplification unit 4 itself.

この入力インピーダンス8は省略してもよい。 This input impedance 8 may be omitted.

〔増幅器101の特性〕
図2は、増幅器の一例を示している。図2に示す増幅器101は、例えば、増幅部4の増幅器42として用いることができる。この増幅器101は、少なくとも1つの入力部102および少なくとも1つの出力部103を有し、直流利得がAo、帯域幅がfcの増幅作用を有している。この増幅器101は、例えば演算増幅器と負帰還回路により構成した回路、計装増幅器や、ディスクリート増幅素子と受動素子の組み合わせで構成した回路である。
[Characteristics of amplifier 101]
FIG. 2 shows an example of an amplifier. The amplifier 101 shown in FIG. 2 can be used, for example, as the amplifier 42 of the amplification unit 4. The amplifier 101 has at least one input unit 102 and at least one output unit 103, and has an amplification function having a DC gain of Ao and a bandwidth of fc. The amplifier 101 is, for example, a circuit composed of an operational amplifier and a negative feedback circuit, an instrumentation amplifier, or a circuit composed of a combination of a discrete amplification element and a passive element.

この増幅器101に他の回路を組み合わせることによって、増幅回路が形成される。増幅回路の伝達関数A(f)は、式1のように表わせる。

Figure 0006874976
・・・・式1 An amplifier circuit is formed by combining the amplifier 101 with another circuit. The transfer function A (f) of the amplifier circuit can be expressed as in Equation 1.
Figure 0006874976
・ ・ ・ ・ Equation 1

例えば、増幅器101の直流利得Aoを40dB(=100倍)、帯域幅fcを1MHzとしたときの利得−周波数特性は、例えば図3の(A)のように表され、位相−周波数特性は、例えば図3の(B)のように表される。図3の(A)に示す利得−周波数特性および図3の(B)に示す位相−周波数特性を持つ増幅器101は、以下のような特性を示す。
(1) 1MHzより十分低い周波数では40dBの利得を持つ。
(2) 周波数1MHzにおける利得が、周波数が変化しても利得が変化しない平坦部の利得(例えば40dB)から−3dBの利得(例えば37dB)であり、周波数1MHzにおける出力信号の位相が、入力信号を基準として−45deg(degree)である。
(3) 帯域幅fcの周波数よりも十分高い周波数では、利得−周波数特性が−20dB/decの傾きを持ち、位相が−90degに漸近する。
For example, the gain-frequency characteristics when the DC gain Ao of the amplifier 101 is 40 dB (= 100 times) and the bandwidth fc is 1 MHz are expressed as shown in (A) of FIG. 3, and the phase-frequency characteristics are as shown in FIG. For example, it is represented as shown in FIG. 3B. The amplifier 101 having the gain-frequency characteristic shown in FIG. 3A and the phase-frequency characteristic shown in FIG. 3B exhibits the following characteristics.
(1) It has a gain of 40 dB at a frequency sufficiently lower than 1 MHz.
(2) The gain at a frequency of 1 MHz is a gain of a flat portion (for example, 40 dB) to a gain of -3 dB (for example, 37 dB) in which the gain does not change even if the frequency changes, and the phase of the output signal at the frequency of 1 MHz is the input signal. It is -45 deg (gain) with reference to.
(3) At a frequency sufficiently higher than the frequency of the bandwidth fc, the gain-frequency characteristic has a slope of -20 dB / dec, and the phase gradually approaches -90 deg.

〔増幅器101に入力インピーダンス8を接続した増幅回路の動作〕
図4の(A)に示す増幅回路では、既述の周波数特性を持つ増幅器101に対して、増幅器101に入力−出力間容量104(例えば正入力−正出力間容量)、入力抵抗82および入力容量84が接続されている。入力−出力間容量104は、増幅器101の入力部102と出力部103との間の静電容量であり、例えば増幅器101の浮遊容量である。つまり、入力−出力間容量104は、部品としての容量素子を含まず、入力部102と出力部103間に存在する端子間容量を表わしている。この入力−出力間容量104は、部品としての容量素子を併用してもよい。
[Operation of an amplifier circuit in which an input impedance 8 is connected to an amplifier 101]
In the amplifier circuit shown in FIG. 4A, for the amplifier 101 having the frequency characteristics described above, the input-output capacitance 104 (for example, the positive input-positive output capacitance), the input resistance 82, and the input are input to the amplifier 101. A capacity 84 is connected. The input-output capacitance 104 is the capacitance between the input unit 102 and the output unit 103 of the amplifier 101, for example, the stray capacitance of the amplifier 101. That is, the input-output capacitance 104 does not include a capacitance element as a component, and represents the terminal capacitance existing between the input unit 102 and the output unit 103. The input-output capacitance 104 may be used in combination with a capacitive element as a component.

図4の(B)に示す増幅回路は、図4の(A)に示す増幅回路の各部品の配置を等価的に変更した回路である。つまり、図4の(B)に示す増幅回路は、図4の(A)に示す増幅回路の等価回路である。図4の(A)および図4の(B)の増幅回路では、等価的に、入力−出力間容量104と入力インピーダンス8により形成される分圧回路を含む正帰還回路が形成されている。図4の(A)および図4の(B)の増幅回路の出力部103の出力信号は、この分圧回路で分圧され、入力部102に正帰還される。 The amplifier circuit shown in FIG. 4B is a circuit in which the arrangement of each component of the amplifier circuit shown in FIG. 4A is equivalently changed. That is, the amplifier circuit shown in FIG. 4B is an equivalent circuit of the amplifier circuit shown in FIG. 4A. In the amplifier circuit of FIG. 4A and FIG. 4B, a positive feedback circuit including a voltage dividing circuit formed by the input-output capacitance 104 and the input impedance 8 is formed equivalently. The output signal of the output unit 103 of the amplifier circuit of FIG. 4A and FIG. 4B is divided by this voltage dividing circuit and positively fed back to the input unit 102.

〔ループ一巡利得および位相の周波数特性〕
図5は、図4の(A)および図4の(B)に示す増幅回路の安定性を評価するための評価モデルの一例であって、増幅回路のループ一巡利得測定回路の一例を示している。図5に示す評価モデルは、増幅回路の帰還系統の安定性を評価するため、出力部103と入力−出力間容量104の間に発振器105を含んでいる。この図5に示す評価モデルを用いて、既述の正帰還回路および増幅器101により形成されるループを一巡して得られる利得(ループ一巡利得)の周波数特性および位相の周波数特性をシミュレーションで評価する。
[Loop cycle gain and phase frequency characteristics]
FIG. 5 is an example of an evaluation model for evaluating the stability of the amplifier circuit shown in FIGS. 4A and 4B, and shows an example of a loop loop gain measurement circuit of the amplifier circuit. There is. The evaluation model shown in FIG. 5 includes an oscillator 105 between the output unit 103 and the input-output capacitance 104 in order to evaluate the stability of the feedback system of the amplifier circuit. Using the evaluation model shown in FIG. 5, the frequency characteristics of the gain (loop-round gain) obtained by going around the loop formed by the positive feedback circuit and the amplifier 101 described above and the frequency characteristics of the phase are evaluated by simulation. ..

図6の(A)は、第1のシミュレーションに係るループ一巡利得の周波数特性を示し、図6の(B)は、第1のシミュレーションに係る位相の周波数特性を示し、図6の(C)は第2のシミュレーションに係るループ一巡利得の周波数特性を示し、図6の(D)は第2のシミュレーションに係る位相の周波数特性を示している。図6の(A)において、上段の数値は、入力容量84の容量を表し、中段の数値は、位相0deg時の周波数を表し、下段の数値は、ループ一巡利得を表す。図6の(C)において、上段の数値は、入力−出力間容量104の容量を表し、下段の数値は、ループ一巡利得を表す。 FIG. 6A shows the frequency characteristic of the loop loop gain according to the first simulation, FIG. 6B shows the frequency characteristic of the phase according to the first simulation, and FIG. 6C shows the frequency characteristic of the phase. Shows the frequency characteristic of the loop round gain according to the second simulation, and FIG. 6D shows the frequency characteristic of the phase according to the second simulation. In FIG. 6A, the numerical value in the upper row represents the capacity of the input capacitance 84, the numerical value in the middle row represents the frequency at the time of phase 0 deg, and the numerical value in the lower row represents the loop loop gain. In FIG. 6C, the numerical value in the upper row represents the capacity of the input-output capacitance 104, and the numerical value in the lower row represents the loop loop gain.

第1のシミュレーションの条件は以下の通りである。
入力−出力間容量104の容量値: 0.35pF
入力抵抗82の抵抗値: 100kΩ
入力容量84の容量値: 10pF、30pF、100pF
The conditions of the first simulation are as follows.
Capacity value of input-output capacity 104: 0.35pF
Resistance value of input resistance 82: 100 kΩ
Capacity value of input capacity 84: 10pF, 30pF, 100pF

第2のシミュレーションの条件は以下の通りである。
入力−出力間容量104の容量値: 0.1pF、0.35pF、1pF
入力抵抗82の抵抗値: 100kΩ
入力容量84の容量値: 30pF
The conditions of the second simulation are as follows.
Capacity value of input-output capacity 104: 0.1pF, 0.35pF, 1pF
Resistance value of input resistance 82: 100 kΩ
Capacity value of input capacity 84: 30pF

図5の評価モデルにおいて、ループ一巡利得は、発振器105と入力−出力間容量104との接続部の電圧Vooを基準にした、出力部103の電圧Voの比で得ることができる。電圧Vooおよび電圧Voはそれぞれ方向成分を有するベクトルとして表され、ループ一巡利得は、電圧Vooを基準にした電圧Voのベクトル比で表される。位相−周波数特性において位相が0degになる周波数でのループ一巡利得が0dB(=1倍)以上となる範囲では、増幅回路の動作は不安定であり、帰還電流が増幅器101で増幅され、増幅回路が発振状態になる。一方、位相が0degになる周波数でのループ一巡利得が、おおむね1/2(≒−6dB)程度以下であれば、増幅回路の動作は安定する。 In the evaluation model of FIG. 5, the loop loop gain can be obtained by the ratio of the voltage Vo of the output unit 103 with reference to the voltage Voo of the connection portion between the oscillator 105 and the input-output capacitance 104. The voltage Vo and the voltage Vo are represented as vectors having directional components, respectively, and the loop loop gain is represented by the vector ratio of the voltage Vo with respect to the voltage Vo. In the range where the loop loop gain at the frequency where the phase becomes 0 deg in the phase-frequency characteristic is 0 dB (= 1 times) or more, the operation of the amplifier circuit is unstable, the feedback current is amplified by the amplifier 101, and the amplifier circuit. Is in an oscillating state. On the other hand, if the loop loop gain at the frequency at which the phase becomes 0 deg is about 1/2 (≈-6 dB) or less, the operation of the amplifier circuit is stable.

図6の(A)では、入力容量84が100pFである場合、ループ一巡利得が−9.3dBとなり、増幅回路が発振せず、動作が安定する。一方、入力容量84が10pFまたは30pFである場合、ループ一巡利得が0dBを超え、増幅回路が発振する。つまり、入力−出力間容量104が一定である場合、入力容量84が小さいほど増幅回路は発振しやすい。 In FIG. 6A, when the input capacitance 84 is 100 pF, the loop loop gain is −9.3 dB, the amplifier circuit does not oscillate, and the operation is stable. On the other hand, when the input capacitance 84 is 10 pF or 30 pF, the loop loop gain exceeds 0 dB, and the amplifier circuit oscillates. That is, when the input-output capacitance 104 is constant, the smaller the input capacitance 84, the easier it is for the amplifier circuit to oscillate.

図6の(C)では、入力−出力間容量104が0.1pFである場合、ループ一巡利得が−10.0dBとなり、増幅回路が発振せず、動作が安定する。一方、入力−出力間容量104が0.35pFまたは1pFである場合、ループ一巡利得が0dBを超え、増幅回路が発振する。つまり、入力容量84が一定である場合、入力−出力間容量104が大きいほど増幅回路は発振しやすい。なお、図6の(D)では、入力−出力間容量104によらず、位相−周波数特性はほぼ一定になる。 In FIG. 6C, when the input-output capacitance 104 is 0.1 pF, the loop loop gain is -10.0 dB, the amplifier circuit does not oscillate, and the operation is stable. On the other hand, when the input-output capacitance 104 is 0.35 pF or 1 pF, the loop loop gain exceeds 0 dB, and the amplifier circuit oscillates. That is, when the input capacitance 84 is constant, the larger the input-output capacitance 104, the easier it is for the amplifier circuit to oscillate. In FIG. 6D, the phase-frequency characteristic is substantially constant regardless of the input-output capacitance 104.

以上のシミュレーション結果をまとめると、入力−出力間容量104と入力容量84に着目して発振しにくい増幅回路を構成するためには、以下の(1)および(2)の対応が有効である。
(1) 入力−出力間容量104の容量値を小さくする。
(2) 入力容量84の容量値を大きくする。
Summarizing the above simulation results, the following correspondences (1) and (2) are effective in order to construct an amplifier circuit that is difficult to oscillate by focusing on the input-output capacitance 104 and the input capacitance 84.
(1) Reduce the capacity value of the input-output capacity 104.
(2) Increase the capacity value of the input capacity 84.

信号源の出力抵抗と入力容量84は時定数を形成するので、入力容量84が大きいとそれに反比例して増幅回路の周波数帯域が減少する。このため、入力容量84の容量値は、使用するうえで必要な帯域を確保する観点から小さいことが好ましく、増幅回路の安定性とは相反する条件となる。また、低雑音増幅回路は、回路素子の削減により、図4の(A)および図4の(B)に示す増幅回路の回路構成では、動作が不安定になりやすく発振しやすい。そこで、増幅回路2では、電流源6が相殺電流iCfを生成し、この相殺電流iCfにより低雑音性を有する増幅器42および増幅部4の動作を安定させる。 Since the output resistance of the signal source and the input capacitance 84 form a time constant, if the input capacitance 84 is large, the frequency band of the amplifier circuit decreases in inverse proportion to it. Therefore, the capacitance value of the input capacitance 84 is preferably small from the viewpoint of securing a band required for use, which is a condition contrary to the stability of the amplifier circuit. Further, the low noise amplifier circuit tends to be unstable in operation and easily oscillate in the circuit configuration of the amplifier circuit shown in FIG. 4A and FIG. 4B due to the reduction of circuit elements. Therefore, in the amplifier circuit 2, the current source 6 generates a canceling current i Cf , and the canceling current i Cf stabilizes the operation of the amplifier 42 and the amplification unit 4 having low noise.

〔帰還電流iCpおよび相殺電流iCf
増幅部4の入力部43の電圧をVi、出力部44の電圧をVop、入力−出力間容量46の静電容量をCp、入力−出力間容量46に流れる帰還電流をiCpとする。このとき、帰還電流iCpは式2のように表わせる。

Figure 0006874976
・・・・式2 [Feedback current i Cp and offset current i Cf ]
The voltage of the input unit 43 of the amplification unit 4 is V i , the voltage of the output unit 44 is V op , the capacitance of the input-output capacitance 46 is Cp, and the feedback current flowing through the input-output capacitance 46 is i Cp. .. At this time, the feedback current i Cp can be expressed as in Equation 2.
Figure 0006874976
・ ・ ・ ・ Equation 2

同様に増幅器62の出力部64の電圧をVon、増幅器62に接続した容量素子66の静電容量をCfとすると、増幅器62の出力部64から容量素子66に流れる相殺電流iCfは式3のように表わせる。

Figure 0006874976
・・・・式3 Similarly, assuming that the voltage of the output unit 64 of the amplifier 62 is V on and the capacitance of the capacitance element 66 connected to the amplifier 62 is Cf, the canceling current i Cf flowing from the output unit 64 of the amplifier 62 to the capacitance element 66 is given by Equation 3. It can be expressed as.
Figure 0006874976
・ ・ ・ ・ Equation 3

帰還電流iCpおよび相殺電流iCfの正負の符号が逆であるとき、帰還電流iCpと相殺電流iCfとが打ち消しあう。つまり、帰還電流iCpが低減または相殺されるので、増幅器42に流れ込む帰還電流iCpの量が抑制され、増幅器42による帰還電流iCpの増幅および増幅部4の発振が抑制される。つまり、増幅回路2の動作が安定する。また、帰還電流iCpおよび相殺電流iCfの正負の符号が逆であり、帰還電流iCpおよび相殺電流iCfの絶対値が近い値であるほど安定方向に向かい、等しいときに最も安定する。つまり
Cp/iCf=−1 ・・・・式4
となるように調整された電流源6を備えることで、正帰還による発振が起こらない最も安定した動作の増幅回路2を得ることができる。
When the positive and negative signs of the feedback current i Cp and the canceling current i Cf are opposite, the feedback current i Cp and the canceling current i Cf cancel each other out. That is, since the feedback current i Cp is reduced or canceled, the amount of the feedback current i Cp flowing into the amplifier 42 is suppressed, and the amplification of the feedback current i Cp by the amplifier 42 and the oscillation of the amplification unit 4 are suppressed. That is, the operation of the amplifier circuit 2 is stable. Further, the positive and negative signs of the feedback current i Cp and the canceling current i Cf are opposite, and the closer the absolute values of the feedback current i Cp and the canceling current i Cf are, the more stable the direction is, and when they are equal, the most stable. That is, i Cp / i Cf = -1 ... Equation 4
By providing the current source 6 adjusted so as to be, it is possible to obtain an amplifier circuit 2 having the most stable operation in which oscillation due to positive feedback does not occur.

増幅部4の増幅器42の利得がAp(≧1)であり、電流源6の増幅器62の利得がAn(>0、ただし増幅器62の出力は反転する)であるとき、式4の条件を充足させるためには、増幅部4の入力−出力間容量46の静電容量Cpと電流源6の容量素子66の静電容量Cfとの間の関係は、式2および式3より式5のようになる。

Figure 0006874976
・・・・式5
例えば、増幅器42および増幅器62の利得がともに40dB(=100倍)の場合は、容量素子66の静電容量Cfを、入力−出力間容量46の静電容量Cpのおよそ0.98倍、つまりほぼ同じ静電容量にすればよい。静電容量Cfを静電容量Cpとほぼ同じ値に調整することで、式4の条件を充足させることができ、電流源6は増幅部4を流れる帰還電流iCpを相殺することができる。 When the gain of the amplifier 42 of the amplification unit 4 is Ap (≧ 1) and the gain of the amplifier 62 of the current source 6 is An (> 0, but the output of the amplifier 62 is inverted), the condition of Equation 4 is satisfied. The relationship between the capacitance Cp of the input-output capacitance 46 of the amplification unit 4 and the capacitance Cf of the capacitance element 66 of the current source 6 is as shown in Equation 5 from Equations 2 and 3. become.
Figure 0006874976
・ ・ ・ ・ Equation 5
For example, when the gains of the amplifier 42 and the amplifier 62 are both 40 dB (= 100 times), the capacitance Cf of the capacitance element 66 is approximately 0.98 times the capacitance Cp of the input-output capacitance 46, that is, The capacitance may be almost the same. By adjusting the capacitance Cf to a value substantially the same as the capacitance Cp, the condition of Equation 4 can be satisfied, and the current source 6 can cancel the feedback current i Cp flowing through the amplification unit 4.

図7は、図1の回路において増幅器42の入力−出力間容量46による帰還電流iCpが電流源6により相殺されることを確認するためのシミュレーションの結果を示している。このシミュレーションでは、入力抵抗82の値を100kΩ、入力容量の値を30pF、静電容量Cpを0.35pF、増幅器42の利得および増幅器62の利得を40dBとしている。図7の(A)において、上段の数値は、容量素子66の静電容量Cfの容量を表し、下段の数値は、ループ一巡利得を表す。図7中の静電容量Cf=0.35pFのシミュレーション結果では、Cf=Cpに設定している。Cf=Cpであるとき、iCp≒−iCfとなり、帰還電流iCpおよび相殺電流iCfが相殺され、正帰還による影響が緩和される。言い換えると、帰還電流iCpが電流源6の入力部63にほぼそのまま相殺電流iCfとして流れ込むことで帰還電流iCpが吸収され、正帰還による帰還電流iCpが中和される。図7中の静電容量Cf=0.35pFのシミュレーションでは、ループ一巡利得は、位相が0degとなる周波数227kHzにおいて、−6dB(≒1/2倍)に近い負のdB値を示し、増幅回路2は安定状態となる。 FIG. 7 shows the result of a simulation for confirming that the feedback current i Cp due to the input-output capacitance 46 of the amplifier 42 is canceled by the current source 6 in the circuit of FIG. In this simulation, the value of the input resistance 82 is 100 kΩ, the value of the input capacitance is 30 pF, the capacitance Cp is 0.35 pF, and the gain of the amplifier 42 and the gain of the amplifier 62 are 40 dB. In FIG. 7A, the numerical value in the upper row represents the capacitance of the capacitance Cf of the capacitance element 66, and the numerical value in the lower row represents the loop loop gain. In the simulation result of the capacitance Cf = 0.35pF in FIG. 7, Cf = Cp is set. When Cf = Cp, i Cp ≈ −i Cf , the feedback current i Cp and the canceling current i Cf are offset, and the influence of positive feedback is mitigated. In other words, the feedback current i Cp flows into the input unit 63 of the current source 6 as an offset current i Cf almost as it is, so that the feedback current i Cp is absorbed and the feedback current i Cp due to positive feedback is neutralized. In the simulation of the capacitance Cf = 0.35 pF in FIG. 7, the loop loop gain shows a negative dB value close to -6 dB (≈1/2 times) at a frequency of 227 kHz at which the phase is 0 deg, and is an amplifier circuit. 2 is in a stable state.

一方、図7中の静電容量Cf=0.001pFのシミュレーション結果は、静電容量Cfが非常に小さい値に設定され、相殺電流iCfがほぼ生成されない場合のループ一巡利得を示している。図7中の静電容量Cf=0.001pFのシミュレーションでは、ループ一巡利得は、位相が0degとなる周波数227kHzにおいて、0.8dB(≒1.1倍)となり、増幅回路2は発振する。
つまり、電流源6の接続により増幅回路2のループ一巡利得が0dB以上の状態から0dB未満に低下され、増幅回路2の安定状態が維持される。
On the other hand, the simulation result of the capacitance Cf = 0.001 pF in FIG. 7 shows the loop loop gain when the capacitance Cf is set to a very small value and the canceling current i Cf is hardly generated. In the simulation of the capacitance Cf = 0.001 pF in FIG. 7, the loop loop gain is 0.8 dB (≈1.1 times) at a frequency of 227 kHz at which the phase is 0 deg, and the amplifier circuit 2 oscillates.
That is, by connecting the current source 6, the loop loop gain of the amplifier circuit 2 is reduced from 0 dB or more to less than 0 dB, and the stable state of the amplifier circuit 2 is maintained.

増幅器42および増幅器62の利得は異なっていてもよい。例えば、増幅器42の利得Apがおよそ40.1dB(=101倍)であり、増幅器62の利得Anがおよそ19.1dB(=9倍)である場合、式4の条件を充足させるためには、Cf=10Cpとなる。つまり、増幅器62の利得Anを増幅器42の利得Apよりも小さくすることにより、正帰還を相殺、吸収または中和するための容量素子66の静電容量Cfは、入力−出力間容量46の静電容量Cpよりも大きくすることができる。 The gains of the amplifier 42 and the amplifier 62 may be different. For example, when the gain Ap of the amplifier 42 is about 40.1 dB (= 101 times) and the gain An of the amplifier 62 is about 19.1 dB (= 9 times), in order to satisfy the condition of Equation 4, the condition of Equation 4 is satisfied. Cf = 10 Cp. That is, by making the gain An of the amplifier 62 smaller than the gain Ap of the amplifier 42, the capacitance Cf of the capacitance element 66 for canceling, absorbing or neutralizing the positive feedback is the static electricity of the input-output capacitance 46. The capacitance can be made larger than Cp.

増幅器62の利得Anがおよそ19.1dB(=9倍)である場合、増幅器62は9倍の利得で入力インピーダンスがハイインピーダンスとなる反転増幅器である。増幅器62として、例えば計装増幅器の反転入力を共通電位に接続したものを用いることが可能である。この増幅器62の他の具体例として、図8のような、入力段にバッファBuを配置し、抵抗Rfの抵抗値が抵抗Riの抵抗値の9倍とした反転増幅器IAをバッファBuの後段に配置した回路構成が挙げられる。 When the gain An of the amplifier 62 is about 19.1 dB (= 9 times), the amplifier 62 is an inverting amplifier having a gain of 9 times and an input impedance of high impedance. As the amplifier 62, for example, an instrumentation amplifier in which the inverting input is connected to a common potential can be used. As another specific example of the amplifier 62, as shown in FIG. 8, an inverting amplifier IA in which a buffer Bu is arranged in the input stage and the resistance value of the resistor Rf is 9 times the resistance value of the resistor Ri is placed in the subsequent stage of the buffer Bu. The arranged circuit configuration can be mentioned.

図8では、バッファBuとして演算増幅器によるボルテージフォロアを例示しているが、無帰還のバッファ回路やバッファ用IC、ソースフォロア、エミッタフォロアなども適用可能である。またバッファBuの利得が1以外の場合、抵抗Riや抵抗Rfの値を変更することによって反転増幅器IAの利得を調整し、バッファBuと反転増幅器IA全体の利得を9倍にすればよい。(例えばソースフォロアの増幅率は、1に近いが1より小さい。)
バッファBuを用いない場合は、反転増幅器IAの入力インピーダンスは抵抗Riに等しくなるので、これを入力抵抗82の代わりとして用いたり、入力抵抗82の一部として使用することもできる。
In FIG. 8, a voltage follower using an operational amplifier is illustrated as the buffer Bu, but a non-feedback buffer circuit, a buffer IC, a source follower, an emitter follower, and the like can also be applied. When the gain of the buffer Bu is other than 1, the gain of the inverting amplifier IA may be adjusted by changing the values of the resistor Ri and the resistor Rf, and the gain of the buffer Bu and the inverting amplifier IA as a whole may be increased by 9 times. (For example, the amplification factor of the source follower is close to 1, but smaller than 1.)
When the buffer Bu is not used, the input impedance of the inverting amplifier IA is equal to the resistance Ri, so that this can be used as a substitute for the input resistance 82 or as a part of the input resistance 82.

増幅器62の利得を増幅器42の利得よりも小さくすれば、容量素子66の静電容量Cfを、市場において容易に入手可能な容量素子の静電容量、例えばピコファラド(pF)オーダ以上の静電容量に設定し、この容量素子66の静電容量Cfに応じて増幅器62の利得Anを設定することが可能である。例えば演算増幅器の端子間の浮遊容量などで考えられる1pFより小さいオーダの静電容量値ではなく、市場において容易に入手可能なコンデンサの値で電流源6を構成可能であり、増幅回路2は実用上非常に有用である。 If the gain of the amplifier 62 is made smaller than the gain of the amplifier 42, the capacitance Cf of the capacitive element 66 can be changed to the capacitance of the capacitive element easily available on the market, for example, the capacitance equal to or higher than the picofarad (pF) order. It is possible to set the gain An of the amplifier 62 according to the capacitance Cf of the capacitance element 66. For example, the current source 6 can be configured by the value of a capacitor easily available on the market instead of the capacitance value on the order smaller than 1 pF, which is considered as the stray capacitance between the terminals of the operational amplifier, and the amplifier circuit 2 is practical. Very useful on top.

〔第1の実施の形態の効果〕
(1) 増幅部4が低雑音の増幅器42を含むので、増幅回路2の雑音を抑制することができ、電流源6の相殺電流iCfにより帰還電流iCpを低減または相殺するので、増幅部4の動作が安定する。つまり低雑音を保持しつつ動作の安定性が高い増幅回路2を得ることができる。
[Effect of the first embodiment]
(1) Since the amplification unit 4 includes the low-noise amplifier 42, the noise of the amplifier circuit 2 can be suppressed, and the feedback current i Cp is reduced or canceled by the canceling current i Cf of the current source 6, so that the amplification unit 4 The operation of 4 is stable. That is, it is possible to obtain an amplifier circuit 2 having high operational stability while maintaining low noise.

(2) 相殺電流iCfが帰還電流iCpを低減または相殺するので、入力容量84を小さくすることが可能となり、増幅回路2の周波数帯域を維持することができる。 (2) Since the canceling current i Cf reduces or cancels the feedback current i Cp , the input capacitance 84 can be reduced and the frequency band of the amplifier circuit 2 can be maintained.

〔第1の実施の形態の変形例〕
増幅部4や電流源6は、演算増幅器や計装増幅器を使用した構成のほか、ディスクリート増幅素子を使用した増幅回路でもよい。

〔第2の実施の形態〕
[Modified example of the first embodiment]
The amplifier unit 4 and the current source 6 may have a configuration using an operational amplifier or an instrumentation amplifier, or may be an amplifier circuit using a discrete amplifier element.

[Second Embodiment]

図9は、第2の実施の形態に係る増幅回路の一例を示している。図9において、増幅器42a、62aを除く三角形は、共通電位を表している。図9において図1と同一部分には同一符号を付してある。 FIG. 9 shows an example of an amplifier circuit according to the second embodiment. In FIG. 9, the triangles excluding the amplifiers 42a and 62a represent the common potential. In FIG. 9, the same parts as those in FIG. 1 are designated by the same reference numerals.

第2の実施の形態の増幅回路2aは、入力部43aが差動入力部である増幅部4aを備えている。第1の実施の形態の増幅回路2では、増幅部4の入力部43が1入力であるのに対して、第2の実施の形態の増幅回路2aでは、1入力を差動入力に置き換えて増幅部4aが形成される。この差動入力への置き換えに対応して、増幅回路2aの電流源6a内の増幅器62aも差動入力に置き換えられる。つまり、増幅器62aの入力部63aが差動入力部を形成している。また、第1の実施の形態の増幅回路2では、増幅部4の入力部43に入力インピーダンス8を接続しているのに対して、第2の実施の形態の増幅回路2aでは、増幅部4aの二つの入力部に入力インピーダンス8、9をそれぞれ接続している。入力インピーダンス8は、増幅部4aの非反転入力部と共通電位に接続し、入力インピーダンス9は、増幅部4aの反転入力部と共通電位に接続している。入力インピーダンス8、9は、例えば同一またはほぼ同一のインピーダンスを有している。 The amplifier circuit 2a of the second embodiment includes an amplifier unit 4a in which the input unit 43a is a differential input unit. In the amplifier circuit 2 of the first embodiment, the input unit 43 of the amplifier unit 4 has one input, whereas in the amplifier circuit 2a of the second embodiment, one input is replaced with a differential input. The amplification unit 4a is formed. Corresponding to the replacement with the differential input, the amplifier 62a in the current source 6a of the amplifier circuit 2a is also replaced with the differential input. That is, the input unit 63a of the amplifier 62a forms the differential input unit. Further, in the amplifier circuit 2 of the first embodiment, the input impedance 8 is connected to the input unit 43 of the amplifier unit 4, whereas in the amplifier circuit 2a of the second embodiment, the amplifier unit 4a Input impedances 8 and 9 are connected to each of the two input units. The input impedance 8 is connected to the non-inverting input unit of the amplification unit 4a at a common potential, and the input impedance 9 is connected to the inverting input unit of the amplification unit 4a at a common potential. The input impedances 8 and 9 have, for example, the same or substantially the same impedance.

増幅回路2aでは、差動入力部を形成する入力部43aの二つの入力部、つまり反転入力部(負側の入力部)と非反転入力部(正側の入力部)の差が増幅部4aの入力信号となり、正帰還の経路が増幅器42aの出力部44と非反転入力部との間に形成される。差動入力部を形成する入力部63aの二つの入力部、つまり反転入力部と非反転入力部の差が電流源6aの入力信号となり、増幅および反転された入力信号が増幅器62aから出力される。この増幅器62aの出力は、容量素子66を介して入力部63aの反転入力部に帰還される。電流源6aの反転入力部が増幅部4aの非反転入力部に接続するとともに電流源6aの非反転入力部が増幅部4aの反転入力部に接続し、増幅器62aが増幅器42aとは反対の出力状態を作り出している。その他、図9に示すように構成すれば、増幅回路2aの動作は第1の実施の形態の増幅回路2と同様に考えることができる。 In the amplification circuit 2a, the difference between the two input units of the input unit 43a forming the differential input unit, that is, the inverting input unit (negative side input unit) and the non-inverting input unit (positive side input unit) is the amplification unit 4a. A positive feedback path is formed between the output section 44 of the amplifier 42a and the non-inverting input section. The difference between the two input units of the input unit 63a forming the differential input unit, that is, the inverting input unit and the non-inverting input unit becomes the input signal of the current source 6a, and the amplified and inverted input signals are output from the amplifier 62a. .. The output of the amplifier 62a is fed back to the inverting input unit of the input unit 63a via the capacitive element 66. The inverting input section of the current source 6a is connected to the non-inverting input section of the amplification section 4a, the non-inverting input section of the current source 6a is connected to the inverting input section of the amplification section 4a, and the amplifier 62a outputs the opposite of the amplifier 42a. Creating a state. In addition, if it is configured as shown in FIG. 9, the operation of the amplifier circuit 2a can be considered in the same manner as the amplifier circuit 2 of the first embodiment.

図9に示す増幅回路2aにおいて、増幅部4aの反転入力部を増幅回路2aの共通電位に短絡すると、増幅部4aが等価的に1入力の正帰還増幅部を構成し、電流源6aが等価的に1入力の反転増幅部を構成する。つまり、増幅部4aの反転入力部を増幅回路2aの共通電位に短絡すると、増幅部4aの反転入力部および電流源6aの非反転入力部に対する入力信号が0となり、等価的に図1に示す第1の実施の形態の増幅回路2と同じ構成になる。差動入力部を有する増幅器42a、62aは、例えば演算増幅器により構成した回路、計装増幅器や、ディスクリート増幅素子と受動素子の組み合わせで構成した回路である。 In the amplifier circuit 2a shown in FIG. 9, when the inverting input unit of the amplifier unit 4a is short-circuited to the common potential of the amplifier circuit 2a, the amplifier unit 4a equivalently constitutes a 1-input positive feedback amplifier unit, and the current source 6a is equivalent. It constitutes a one-input inverting amplification unit. That is, when the inverting input unit of the amplifier unit 4a is short-circuited to the common potential of the amplifier circuit 2a, the input signals to the inverting input unit of the amplifier unit 4a and the non-inverting input unit of the current source 6a become 0, which are equivalently shown in FIG. It has the same configuration as the amplifier circuit 2 of the first embodiment. The amplifiers 42a and 62a having a differential input unit are, for example, a circuit composed of an operational amplifier, an instrumentation amplifier, or a circuit composed of a combination of a discrete amplification element and a passive element.

この増幅回路2aは、第1の実施の形態の増幅回路2と同様に動作させることができ、電流源6aの接続により帰還電流iCpを低減または相殺するので、増幅部4aの動作が安定する。つまり低雑音を保持しつつ動作の安定性が高く、かつ周波数帯域が維持された増幅回路2aを得ることができる。

〔第3の実施の形態〕
This amplifier circuit 2a can be operated in the same manner as the amplifier circuit 2 of the first embodiment, and the feedback current i Cp is reduced or offset by the connection of the current source 6a, so that the operation of the amplifier unit 4a is stable. .. That is, it is possible to obtain an amplifier circuit 2a that maintains low noise, has high operational stability, and maintains a frequency band.

[Third Embodiment]

図10は、第3の実施の形態に係る増幅回路の一例を示している。図10において、増幅器42b、62bを除く三角形は、共通電位を表している。図10において図1および図9と同一部分には同一符号を付してある。 FIG. 10 shows an example of an amplifier circuit according to a third embodiment. In FIG. 10, the triangles excluding the amplifiers 42b and 62b represent the common potential. In FIG. 10, the same parts as those in FIGS. 1 and 9 are designated by the same reference numerals.

第3の実施の形態の増幅回路2b−1は、入力部43aが差動入力部であるとともに出力部44aが差動出力部である増幅部4bを備えている。第2の実施の形態の増幅回路2aでは、増幅部4aの出力部44が1出力であるのに対して、第3の実施の形態の増幅回路2b−1では、増幅部4bの出力部44aが差動出力である。増幅部4bが差動出力となったことに伴い、正帰還の経路として、既述の入力−出力間容量46の他に負側の入力−出力間容量47を介した経路が加わる。入力−出力間容量47は、入力部43aの反転入力部と出力部44aの反転出力部との間の静電容量であり、例えば増幅器42bの浮遊容量である。この入力−出力間容量47は、例えば負の入力部(反転入力部)と負の出力部(反転出力部)間に存在する負入力−負出力間容量である。入力−出力間容量47により、第1の実施の形態で既述した帰還電流iCp(第1の帰還電流)とは異なる第2の帰還電流が増幅器42bの反転出力部から反転入力部に流れる。 The amplifier circuit 2b-1 of the third embodiment includes an amplifier unit 4b in which the input unit 43a is a differential input unit and the output unit 44a is a differential output unit. In the amplifier circuit 2a of the second embodiment, the output unit 44 of the amplifier unit 4a has one output, whereas in the amplifier circuit 2b-1 of the third embodiment, the output unit 44a of the amplifier unit 4b Is the differential output. As the amplification unit 4b becomes a differential output, a path via the negative input-output capacitance 47 is added as a positive feedback path in addition to the input-output capacitance 46 described above. The input-output capacitance 47 is the capacitance between the inverting input unit of the input unit 43a and the inverting output unit of the output unit 44a, for example, the stray capacitance of the amplifier 42b. The input-output capacitance 47 is, for example, a negative input-negative output capacitance existing between a negative input unit (inverting input unit) and a negative output unit (inverting output unit). Due to the input-output capacitance 47, a second feedback current different from the feedback current i Cp (first feedback current) described in the first embodiment flows from the inverting output section of the amplifier 42b to the inverting input section. ..

第2の帰還電流による正帰還の相殺のため、電流源6bに容量素子67が備えられる。容量素子67は、増幅器62bの反転出力部および非反転入力部に接続する。増幅器62bの反転出力部から出力される反転側出力が容量素子67を介して増幅器62bの非反転入力部に帰還され、第1の実施の形態で既述した相殺電流iCf(第1の相殺電流)とは異なる第2の相殺電流が生成される。この第2の相殺電流が第2の帰還電流を低減または相殺する。 A capacitive element 67 is provided in the current source 6b to offset the positive feedback by the second feedback current. The capacitive element 67 is connected to the inverting output section and the non-inverting input section of the amplifier 62b. The inverting output output from the inverting output section of the amplifier 62b is fed back to the non-inverting input section of the amplifier 62b via the capacitive element 67, and the canceling current i Cf (first canceling) described in the first embodiment is performed. A second canceling current different from the current) is generated. This second offset current reduces or cancels the second feedback current.

増幅回路2b−1は、差動出力を有し、非反転の出力では、第1の相殺電流が第1の帰還電流を低減または相殺し、反転側出力では、第2の相殺電流が第2の帰還電流を低減または相殺する。差動出力の両方で増幅部4bの動作が安定する。つまり低雑音を保持しつつ動作の安定性が高く、かつ周波数帯域が維持された二出力の増幅回路2b−1を得ることができる。 The amplifier circuit 2b-1 has a differential output, and at the non-inverting output, the first canceling current reduces or cancels the first feedback current, and at the inverting output, the second canceling current is the second. Reduces or offsets the feedback current of. The operation of the amplification unit 4b is stable at both differential outputs. That is, it is possible to obtain a two-output amplifier circuit 2b-1 that maintains low noise, has high operational stability, and maintains a frequency band.

〔変形例〕
図10に示す増幅回路2b−1では、電流源6bの反転入力部を増幅部4bの非反転入力部に接続し、電流源6bの非反転入力部を増幅部4bの反転入力部に接続しているが、図11に示す増幅回路2b−2に示すように、これらを逆に接続してもよい。図11に示す増幅回路2b−2では、容量素子66を介して増幅器62bの反転入力部に帰還される第1の相殺電流で、入力−出力間容量47を介した経路に対する第2の帰還電流を低減または相殺し、容量素子67を介して増幅器62bの非反転入力部に帰還される第2の相殺電流で、入力−出力間容量46を介した経路に対する第1の帰還電流を低減または相殺する。斯かる構成であっても、差動出力の両方で増幅部4bの動作が安定し、低雑音を保持しつつ動作の安定性が高く、かつ周波数帯域が維持された二出力の増幅回路2b−2を得ることができる。

〔第4の実施の形態〕
[Modification example]
In the amplifier circuit 2b-1 shown in FIG. 10, the inverting input section of the current source 6b is connected to the non-inverting input section of the amplification section 4b, and the non-inverting input section of the current source 6b is connected to the inverting input section of the amplification section 4b. However, as shown in the amplifier circuit 2b-2 shown in FIG. 11, these may be connected in reverse. In the amplification circuit 2b-2 shown in FIG. 11, the first canceling current fed back to the inverting input portion of the amplifier 62b via the capacitance element 66, and the second feedback current with respect to the path via the input-output capacitance 47. Is reduced or offset, and the second offset current is fed back to the non-inverting input section of the amplifier 62b via the capacitive element 67, reducing or canceling the first feedback current for the path through the input-output capacitance 46. To do. Even with such a configuration, the operation of the amplifier unit 4b is stable at both differential outputs, the operation stability is high while maintaining low noise, and the frequency band is maintained. The two-output amplifier circuit 2b- 2 can be obtained.

[Fourth Embodiment]

第1の実施の形態の増幅回路2の増幅部4は、一つの増幅部4で構成したが、この第4の実施の形態の増幅回路2cの増幅部4cは、並列に接続された自然数N個の増幅部4c−1、4c−2、・・・、4c−Nで構成される。第2の実施の形態の増幅回路2aの増幅部4aは、一つの増幅部4aで構成したが、この第4の実施の形態の増幅回路2dの増幅部4dは、並列に接続された自然数N個の増幅部4d−1、4d−2、・・・、4d−Nで構成される。第3の実施の形態の増幅回路2b−1、2b−2の増幅部4bは、一つの増幅部4bで構成したが、この第4の実施の形態の増幅回路2eの増幅部4eは、並列に接続された自然数N個の増幅部4e−1、4e−2、・・・、4e−Nで構成される。このような構成により、背景技術で既述した特許文献1にあるような、出力の平均化による低雑音化を図ることができる。 The amplifier unit 4 of the amplifier circuit 2 of the first embodiment is composed of one amplifier unit 4, but the amplifier unit 4c of the amplifier circuit 2c of the fourth embodiment is a natural number N connected in parallel. It is composed of four amplification units 4c-1, 4c-2, ..., 4c-N. The amplifier unit 4a of the amplifier circuit 2a of the second embodiment is composed of one amplifier unit 4a, but the amplifier unit 4d of the amplifier circuit 2d of the fourth embodiment is a natural number N connected in parallel. It is composed of four amplification units 4d-1, 4d-2, ..., 4d-N. The amplifier 4b of the amplifier circuits 2b-1 and 2b-2 of the third embodiment is composed of one amplifier 4b, but the amplifier 4e of the amplifier circuit 2e of the fourth embodiment is in parallel. It is composed of amplification units 4e-1, 4e-2, ..., 4e-N having N natural numbers connected to. With such a configuration, it is possible to reduce noise by averaging the outputs as described in Patent Document 1 described in the background art.

図12の(A)に示す増幅回路2cでは、増幅部4cが並列に接続された自然数N個の増幅部4c−1、4c−2、・・・、4c−Nで構成されている。各増幅部4c−1、4c−2、・・・、4c−Nは、第1の実施の形態で既述した増幅部4と同様の構成を有している。なお、各増幅部4c−1、4c−2、・・・、4c−N中の利得Ap、出力電圧Vo、出力インピーダンスRo、静電容量Cpには、増幅部4c−1、4c−2、・・・、4c−Nと同様に、ハイフン(−)および通し番号が付されている。通し番号付きのパラメータは、変数kを用いて例えば利得Ap−k、出力電圧Vo-k、出力インピーダンスRo-k、静電容量Cp−k(k=1〜N)のように表される。 The amplifier circuit 2c shown in FIG. 12A is composed of N natural number amplifier units 4c-1, 4c-2, ..., 4c-N in which the amplifier units 4c are connected in parallel. Each amplification unit 4c-1, 4c-2, ..., 4c-N has the same configuration as the amplification unit 4 described above in the first embodiment. Each amplifier section 4c-1,4c-2, ···, gain Ap in 4c-N, the output voltage V o, output impedance R o, the electrostatic capacitance Cp, the amplification unit 4c-1,4c- Like 2, ..., 4c-N, a hyphen (-) and a serial number are attached. The serially numbered parameters are expressed using the variable k, for example, gain Ap−k, output voltage V ok , output impedance R ok , capacitance Cp−k (k = 1 to N).

増幅部4cを外部から見ると、増幅部4cの出力インピーダンスの値Roは、式6で表され、入力−出力間容量の静電容量Cpは、式7で表され、出力電圧Voは、式8で表される。つまり増幅部4cは、第1の実施の形態の増幅部4と等価な構成で表わすことができ、第1の実施の形態と同様の構成として扱うことができる。

Figure 0006874976
・・・・式6
Figure 0006874976
・・・・式7
Figure 0006874976
・・・・式8 Looking at the amplifying unit 4c externally, the value R o of the output impedance of the amplification section 4c is represented by Formula 6, input - the capacitance Cp of the output capacitance is represented by Formula 7, the output voltage V o is , Represented by Equation 8. That is, the amplification unit 4c can be represented by a configuration equivalent to the amplification unit 4 of the first embodiment, and can be treated as the same configuration as that of the first embodiment.
Figure 0006874976
・ ・ ・ ・ Equation 6
Figure 0006874976
・ ・ ・ ・ Equation 7
Figure 0006874976
・ ・ ・ ・ Equation 8

増幅部4c−1、4c−2、・・・、4c−Nが同一の特性を有する場合、増幅部4cは、式9で表される出力インピーダンスRo、式10で表される入力−出力間容量の静電容量Cpおよび式11で表される出力電圧Voを有する単体の増幅部に等価的に置き換えられる。
o=Ro-1/N ・・・・式9
Cp=N・Cp−1 ・・・・式10
o=Vo-1 ・・・・式11
If amplifying unit 4c-1, 4C-2, · · ·, are 4c-N have the same characteristics, the amplification unit 4c, the output impedance R o of the formula 9, formula 10 Input - Output amplifying portion unitary with the output voltage V o which is represented by the capacitance Cp and formula 11 between capacity replaced equivalently to.
Ro = Ro-1 / N ・ ・ ・ ・ Equation 9
Cp = N ・ Cp-1 ・ ・ ・ ・ Equation 10
V o = V o-1 ... Equation 11

増幅部4c−1、4c−2、・・・、4c−Nが並列に接続しているので、並列接続による平均化により、各増幅部4c−1、4c−2、・・・、4c−Nが有する雑音電圧に対して、増幅部4cの雑音電圧がNの平方根の逆数(ルートN分の1)倍となる。つまり、増幅部4c−1、4c−2、・・・、4c−Nの並列接続により、増幅部4cの雑音を低下させることができる。 Since the amplification units 4c-1, 4c-2, ..., 4c-N are connected in parallel, the amplification units 4c-1, 4c-2, ..., 4c- The noise voltage of the amplification unit 4c is the reciprocal of the square root of N (1/1 of the route N) with respect to the noise voltage of N. That is, the noise of the amplification unit 4c can be reduced by connecting the amplification units 4c-1, 4c-2, ..., 4c-N in parallel.

式10によれば、並列化に伴い静電容量Cpが大きくなる。第1の実施の形態中の「ループ一巡利得および位相の周波数特性」にて示した通り、この静電容量Cpが大きくなることは、増幅回路の安定性が損なわれやすくなる要因となる。しかしながら、増幅部4cは等価的に単体の増幅部に置き換えられるので、第1の実施の形態と同様に電流源6を設定すればよい。増幅回路2cは、増幅部4cの正帰還による帰還電流を電流源6の相殺電流により低減または相殺することができ、増幅回路2cのように増幅部の並列接続により静電容量Cpが大きくなっても動作を安定させつつ、低雑音化をはかれ、かつ周波数帯域を維持することができる。 According to Equation 10, the capacitance Cp increases with parallelization. As shown in "Frequency characteristics of loop round gain and phase" in the first embodiment, an increase in this capacitance Cp becomes a factor that tends to impair the stability of the amplifier circuit. However, since the amplification unit 4c is equivalently replaced with a single amplification unit, the current source 6 may be set as in the first embodiment. The amplifier circuit 2c can reduce or cancel the feedback current due to the positive feedback of the amplifier unit 4c by the canceling current of the current source 6, and the capacitance Cp becomes large due to the parallel connection of the amplifier units as in the amplifier circuit 2c. It is possible to reduce noise and maintain the frequency band while stabilizing the operation.

図12の(B)に示す増幅回路2dでは、増幅部4dが並列に接続された自然数N個の増幅部4d−1、4d−2、・・・、4d−Nで構成されている。各増幅部4d−1、4d−2、・・・、4d−Nは、第2の実施の形態で既述した増幅部4aと同様の構成を有している。この増幅部4dは、第2の実施の形態の増幅部4aと等価な構成で表わすことができ、第2の実施の形態と同様の構成として扱うことができる。増幅部4d−1、4d−2、・・・、4d−Nを並列に接続しているので、並列接続による平均化により、各増幅部4d−1、4d−2、・・・、4d−Nが有する雑音電圧に対して、増幅部4dの雑音電圧がNの平方根の逆数倍となる。つまり、増幅部4d−1、4d−2、・・・、4d−Nの並列接続により、増幅部4dの雑音を低下させることができる。 The amplifier circuit 2d shown in FIG. 12B is composed of N natural number amplifier units 4d-1, 4d-2, ..., 4d-N in which the amplification units 4d are connected in parallel. Each amplification unit 4d-1, 4d-2, ..., 4d-N has the same configuration as the amplification unit 4a described above in the second embodiment. The amplification unit 4d can be represented by a configuration equivalent to the amplification unit 4a of the second embodiment, and can be treated as the same configuration as that of the second embodiment. Since the amplification units 4d-1, 4d-2, ..., 4d-N are connected in parallel, the amplification units 4d-1, 4d-2, ..., 4d- The noise voltage of the amplification unit 4d is the inverse of the square root of N with respect to the noise voltage of N. That is, the noise of the amplification unit 4d can be reduced by connecting the amplification units 4d-1, 4d-2, ..., 4d-N in parallel.

増幅部4dは等価的に単体の増幅部に置き換えられるので、第2の実施の形態と同様に電流源6aを設定すればよい。増幅回路2dは、増幅部4dの正帰還による帰還電流を電流源6aの相殺電流により低減または相殺することができ、増幅回路2dのように増幅部の並列接続により静電容量Cpが大きくなっても動作を安定させつつ、低雑音化をはかれ、かつ周波数帯域を維持することができる。 Since the amplification unit 4d is equivalently replaced with a single amplification unit, the current source 6a may be set as in the second embodiment. The amplifier circuit 2d can reduce or cancel the feedback current due to the positive feedback of the amplifier unit 4d by the canceling current of the current source 6a, and the capacitance Cp becomes large due to the parallel connection of the amplifier units as in the amplifier circuit 2d. It is possible to reduce noise and maintain the frequency band while stabilizing the operation.

図12の(C)に示す増幅回路2eでは、増幅部4eが並列に接続された自然数N個の増幅部4e−1、4e−2、・・・、4e−Nで構成されている。各増幅部4e−1、4e−2、・・・、4e−Nは、第3の実施の形態で既述した増幅部4bと同様の構成を有している。この増幅部4eは、第3の実施の形態の増幅部4bと等価な構成で表わすことができ、第3の実施の形態と同様の構成として扱うことができる。増幅部4e−1、4e−2、・・・、4e−Nを並列に接続しているので、並列接続による平均化により、各増幅部4e−1、4e−2、・・・、4e−Nが有する雑音電圧に対して、増幅部4eの雑音電圧がNの平方根の逆数倍となる。つまり、増幅部4e−1、4e−2、・・・、4e−Nの並列接続により、増幅部4eの雑音を低下させることができる。 The amplifier circuit 2e shown in FIG. 12C is composed of N natural number amplifier units 4e-1, 4e-2, ..., 4e-N in which the amplifier units 4e are connected in parallel. Each amplification unit 4e-1, 4e-2, ..., 4e-N has the same configuration as the amplification unit 4b described above in the third embodiment. The amplification unit 4e can be represented by a configuration equivalent to the amplification unit 4b of the third embodiment, and can be treated as the same configuration as that of the third embodiment. Since the amplification units 4e-1, 4e-2, ..., 4e-N are connected in parallel, the amplification units 4e-1, 4e-2, ..., 4e- The noise voltage of the amplification unit 4e is the inverse of the square root of N with respect to the noise voltage of N. That is, the noise of the amplification unit 4e can be reduced by connecting the amplification units 4e-1, 4e-2, ..., 4e-N in parallel.

増幅部4eは等価的に単体の増幅部に置き換えられるので、第3の実施の形態と同様に電流源6bを設定すればよい。増幅回路2eは、増幅部4eの正帰還による帰還電流を電流源6bの相殺電流により低減または相殺することができ、増幅回路2eのように増幅部の並列接続により静電容量CpaおよびCpbが大きくなっても動作を安定させつつ、低雑音化をはかれ、かつ周波数帯域を維持することができる。

〔第5の実施の形態〕
Since the amplification unit 4e is equivalently replaced with a single amplification unit, the current source 6b may be set as in the third embodiment. The amplifier circuit 2e can reduce or cancel the feedback current due to the positive feedback of the amplifier unit 4e by the canceling current of the current source 6b, and the capacitance Cpa and Cpb are large due to the parallel connection of the amplifier units as in the amplifier circuit 2e. Even so, it is possible to reduce noise and maintain the frequency band while stabilizing the operation.

[Fifth Embodiment]

図13は、第5の実施の形態に係る増幅回路を示している。図13において図9と同一部分には同一符号を付してある。 FIG. 13 shows an amplifier circuit according to a fifth embodiment. In FIG. 13, the same parts as those in FIG. 9 are designated by the same reference numerals.

第5の実施の形態の増幅回路2fでは、第2の実施の形態の増幅回路2aの正負それぞれの入力部43aに、抵抗10、11が接続されている。増幅回路2aの入力部43aの非反転入力部に、抵抗10が接続され、入力部43aの反転入力部に、抵抗11が接続されている。 In the amplifier circuit 2f of the fifth embodiment, resistors 10 and 11 are connected to the positive and negative input units 43a of the amplifier circuit 2a of the second embodiment, respectively. A resistor 10 is connected to the non-inverting input section of the input section 43a of the amplifier circuit 2a, and a resistor 11 is connected to the inverting input section of the input section 43a.

増幅回路2aが発振している状態では、増幅器42aから発振周波数の大きな信号が出力されるとともに、その信号の大きさと増幅器42aの発振周波数における利得に応じて入力側も電圧的に振動している状態となる。この増幅器42aの入力側の電圧的な振動が、図9の増幅回路2aに入力している信号の振幅よりも大きいとき、増幅回路2aに信号を供給する信号源の電圧が正の時に信号源側に電流が流れ込み、電圧が負の時に信号源から電流が吐き出される、という状況となる。この状況は、信号源から増幅器42aを抵抗としてみた場合、印加した電圧と流れる電流の符号が逆の状態であり、信号源から見て等価的に負の値の抵抗、つまり負性抵抗と見なせる状態になる。 In the state where the amplifier circuit 2a is oscillating, a signal having a large oscillation frequency is output from the amplifier 42a, and the input side also oscillates in voltage according to the magnitude of the signal and the gain at the oscillation frequency of the amplifier 42a. It becomes a state. When the voltage vibration on the input side of the amplifier 42a is larger than the amplitude of the signal input to the amplifier circuit 2a in FIG. 9, the signal source when the voltage of the signal source supplying the signal to the amplifier circuit 2a is positive. The situation is that a current flows to the side and the current is discharged from the signal source when the voltage is negative. In this situation, when the amplifier 42a is viewed as a resistor from the signal source, the sign of the applied voltage and the flowing current are opposite, and it can be regarded as a resistor having an equivalent negative value when viewed from the signal source, that is, a negative resistance. Become in a state.

この負性抵抗を打ち消すため、増幅部4aの入力部43aに、図13に示す抵抗10、11が接続される。この信号源側から見たインピーダンスは、ネットワークアナライザで増幅器42aの入力側のSパラメータの周波数特性の測定を行うことにより求めることができる。 In order to cancel this negative resistance, the resistors 10 and 11 shown in FIG. 13 are connected to the input unit 43a of the amplification unit 4a. The impedance seen from the signal source side can be obtained by measuring the frequency characteristic of the S parameter on the input side of the amplifier 42a with a network analyzer.

第1の実施の形態で既述したループ一巡利得および位相の周波数特性(図6)において、位相が0degとなる周波数を含む周波数領域で、ネットワークアナライザで測定される抵抗値があまり大きくない程度の正の値、例えば10Ωから100Ωになるように、抵抗10、11の抵抗値を決めればよい。 In the loop round gain and phase frequency characteristics (FIG. 6) described in the first embodiment, the resistance value measured by the network analyzer is not so large in the frequency region including the frequency at which the phase is 0 deg. The resistance values of the resistors 10 and 11 may be determined so as to be a positive value, for example, from 10Ω to 100Ω.

増幅回路2aの入力部側に抵抗10、11を備えることで、増幅回路2aの動作の安定性がより高められる。抵抗10、11は、電流源6aの補助として用いられるので、抵抗10、11の抵抗値は小さく、抵抗10、11で発生する熱雑音の量が抑制され、増幅回路2fの低雑音が維持される。 By providing resistors 10 and 11 on the input portion side of the amplifier circuit 2a, the operational stability of the amplifier circuit 2a is further enhanced. Since the resistors 10 and 11 are used as an auxiliary to the current source 6a, the resistance values of the resistors 10 and 11 are small, the amount of thermal noise generated by the resistors 10 and 11 is suppressed, and the low noise of the amplifier circuit 2f is maintained. To.

抵抗10、11に対して並列にインダクタ12、13を接続してもよい。抵抗10、11とインダクタ12、13との並列接続による合成インピーダンスは、抵抗値とインダクタによるリアクタンス値が等しくなる周波数fdを境にして、低周波領域では短絡に近く、高周波領域で抵抗に漸近する周波数特性を示す。既述のループ一巡利得および位相の周波数特性において位相が0degとなる周波数を含む高い周波数領域では、この合成インピーダンスは抵抗となる。一方、低周波領域では十分小さい入力インピーダンスになるように、抵抗に応じてインダクタ12、13のインダクタンスを設定する。このようなインダクタンスの設定により、抵抗10、11とインダクタ12、13との並列接続による合成インピーダンスは、増幅回路2fの入力部が、低周波領域では抵抗10、11による熱雑音の重畳の影響を受けないようにすることができる。 Inductors 12 and 13 may be connected in parallel with the resistors 10 and 11. The combined impedance due to the parallel connection of the resistors 10 and 11 and the inductors 12 and 13 is close to a short circuit in the low frequency region and gradually approaches the resistance in the high frequency region with the frequency fd at which the resistance value and the reactance value of the inductor are equal. Shows frequency characteristics. In the high frequency region including the frequency at which the phase becomes 0 deg in the loop round gain and the frequency characteristics of the phase described above, this combined impedance becomes a resistance. On the other hand, the inductances of the inductors 12 and 13 are set according to the resistance so that the input impedance is sufficiently small in the low frequency region. Due to such an inductance setting, the combined impedance due to the parallel connection of the resistors 10 and 11 and the inductors 12 and 13 is affected by the superposition of thermal noise by the resistors 10 and 11 in the input section of the amplifier circuit 2f in the low frequency region. You can avoid receiving it.

電流源6aの補助として用いられる抵抗10、11の抵抗値が小さくなったことに伴い、インダクタ12、13のインダクタンス値も、周波数fdが同じであれば小さいインダクタンス値とすることができる。そのため、インダクタ12、13としては、より小さいインダクタンス値のインダクタとすることができ、コスト面で有利となる。 As the resistance values of the resistors 10 and 11 used as an auxiliary of the current source 6a become smaller, the inductance values of the inductors 12 and 13 can also be made smaller if the frequency fd is the same. Therefore, the inductors 12 and 13 can be inductors having a smaller inductance value, which is advantageous in terms of cost.

なお、この実施の形態では、第2の実施の形態の正負それぞれの入力部に抵抗10、11を接続し、または抵抗10、11とインダクタ12、13との並列接続による合成インピーダンスを接続したが、他の実施の形態の増幅回路2、2b−1、2b−2、2c〜2eの入力部に抵抗10、11を接続し、または合成インピーダンスを接続しても、同様の効果を得ることができる。
In this embodiment, the resistors 10 and 11 are connected to the positive and negative input portions of the second embodiment, or the combined impedance by connecting the resistors 10 and 11 and the inductors 12 and 13 in parallel is connected. , The same effect can be obtained by connecting resistors 10 and 11 to the input portions of the amplifier circuits 2, 2b-1, 2b-2, 2c to 2e of other embodiments, or by connecting the combined impedance. it can.

上記した実施の形態について、変形例等を列挙する。 Modifications and the like of the above-described embodiments are listed.

(1)上記実施の形態では、増幅回路の例について説明したが、本発明は増幅回路に限定されるものではなく、例えば、既述の増幅回路を備える増幅装置であってもよい。増幅回路を伴うことにより、増幅装置は、増幅回路と同様の効果を得ることができる。 (1) In the above-described embodiment, an example of an amplifier circuit has been described, but the present invention is not limited to the amplifier circuit, and for example, an amplifier device including the above-mentioned amplifier circuit may be used. By including an amplifier circuit, the amplifier device can obtain the same effect as the amplifier circuit.

(2)上記実施の形態では、電流源6、6aが容量素子66を備え、電流源6bが容量素子66、67を備え、電流源6cが容量素子66aを備えているが、電流源6の増幅器62、電流源6aの増幅器62a、電流源6bの増幅器62b、電流源6cの増幅器42aの入力−出力間容量を容量素子として用いてもよい。 (2) In the above embodiment, the current sources 6 and 6a include the capacitive element 66, the current source 6b includes the capacitive elements 66 and 67, and the current source 6c includes the capacitive element 66a. The input-output capacitance of the amplifier 62, the amplifier 62a of the current source 6a, the amplifier 62b of the current source 6b, and the amplifier 42a of the current source 6c may be used as the capacitive element.

(3)上記実施の形態では、増幅器42、42aの入力−出力間容量46および増幅器42bの入力−出力間容量46、47が浮遊容量である例を示したが、これらの入力−出力間容量46、47がコンデンサなどの部品としての容量素子を含んでいてもよい。 (3) In the above embodiment, an example is shown in which the input-output capacitance 46 of the amplifiers 42 and 42a and the input-output capacitance 46 and 47 of the amplifier 42b are stray capacitances, but these input-output capacitances are shown. 46 and 47 may include a capacitive element as a component such as a capacitor.

以上説明したように、本発明の最も好ましい実施形態等について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、または明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
As described above, the most preferable embodiments of the present invention have been described, but the present invention is not limited to the above description, and the invention described in the claims or disclosed in the specification. It goes without saying that various modifications and changes can be made by those skilled in the art based on the gist, and such modifications and changes are included in the scope of the present invention.

本発明の低雑音増幅回路は、センサで検出する微小信号計測の他、様々な用途に利用できる。例えば以下(1)〜(3)に示すような用途に広く利用可能である。
(1) 物理学・工学分野における測定
量子コンピュータにおける超電導デバイスの信号増幅、赤外線検出用のMCT(Mercury Cadmium Tellurium)センサ、微少磁気検出用のSQUID(Superconducting Quantum Interference Device)センサ、マイクロ波検出用の高温超電導ジョセフソン素子、光電子増倍管、フォトトランジスタなどの光検出素子。
(2) 生物分野における生体信号測定
CT(コンピュータ断層撮影)スキャナ、MRI(Magnetic Resonance Imaging)用の電磁波センサ。
(3) その他
各種センサ、素子、分析機器等の低雑音・高速応答が要求される分野。
ロックインアンプの感度向上やコモンモードノイズの除去。
The low noise amplifier circuit of the present invention can be used for various purposes other than measurement of minute signals detected by a sensor. For example, it can be widely used for the following purposes (1) to (3).
(1) Measurements in the fields of physics and engineering MCT (Mercury Cadmium Tellurium) sensor for signal amplification and infrared detection of superconducting devices in quantum computers, SQUID (Superconducting Quantum Interface) sensor for micromagnetic detection, Microwave detection Photodetector elements such as high-temperature superconducting Josephson elements, photoelectron multipliers, and phototransistors.
(2) Measurement of biological signals in the field of biology Electromagnetic wave sensors for CT (Computed Tomography) scanners and MRI (Magnetic Resonance Imaging).
(3) Other fields where low noise and high-speed response are required for various sensors, elements, analytical instruments, etc.
Improving the sensitivity of lock-in amplifiers and removing common mode noise.

2 増幅回路
4 増幅部
6 電流源
8、9 入力インピーダンス
10、11 抵抗
12、13 インダクタ
42 増幅器
43 入力部
44 出力部
46、47 入力−出力間容量
48 出力インピーダンス
62 増幅器
63 入力部
64 出力部
66、67 容量素子
82 入力抵抗
84 入力容量
2 Amplifier circuit 4 Amplifier 6 Current source 8, 9 Input impedance 10, 11 Resistance 12, 13 Inductor 42 Amplifier 43 Input unit 44 Output unit 46, 47 Input-output capacity 48 Output impedance 62 Amplifier 63 Input unit 64 Output unit 66 , 67 Capacitive element 82 Input resistance 84 Input capacitance

Claims (10)

入力信号を増幅する増幅部と、
相殺増幅部と、該相殺増幅部の出力部および該出力部とは極性の反転した前記相殺増幅部の入力部に接続する容量素子を含電流源と、
を備え
前記相殺増幅部の入力部に前記入力信号に対応する信号が入力され、
前記電流源が、前記増幅部の出力部から入力部に流れる帰還電流を低減または相殺する相殺電流を生成することを特徴とする増幅回路。
An amplification unit that amplifies the input signal and
And offsetting amplifier section, and including a current source and a capacitor element connected to the input of inverted the canceling amplification of polarity to the output section and the output section of the phase killing amplification unit,
Equipped with a,
A signal corresponding to the input signal is input to the input unit of the offset amplification unit, and the signal corresponding to the input signal is input.
It said current source, an amplifier circuit, characterized that you generate cancellation current to reduce or cancel the feedback current flowing through the input section from the output of the amplification unit.
前記増幅部は、出力インピーダンスがそれぞれ付加された複数の増幅器を含み、前記出力インピーダンスがそれぞれ付加された複数の増幅器が並列接続されることを特徴とする請求項1に記載の増幅回路。 The amplifier circuit according to claim 1, wherein the amplifier unit includes a plurality of amplifiers to which output impedances are added, and a plurality of amplifiers to which the output impedances are added are connected in parallel. 前記増幅部が非反転増幅部であり、
前記相殺増幅部が反転増幅部であることを特徴とする請求項1または請求項の何れか一項に記載の増幅回路。
The amplification unit is a non-inverting amplification unit.
The amplifier circuit according to any one of claims 1 or 2 , wherein the canceling amplifier is an inverting amplifier.
前記増幅部および前記相殺増幅部が差動入力部を含むことを特徴とする請求項1ないし請求項の何れか一項に記載の増幅回路。 The amplifier circuit according to any one of claims 1 to 3 , wherein the amplifier unit and the offset amplification unit include a differential input unit. 前記増幅部および前記相殺増幅部が差動出力部を含むことを特徴とする請求項記載の増幅回路。 The amplifier circuit according to claim 4, wherein the amplifier unit and the offset amplification unit include a differential output unit. 前記相殺増幅部がディスクリート増幅素子を含む回路で構成された増幅回路、演算増幅器または計装増幅器であることを特徴とする請求項1ないし請求項の何れか一項に記載の増幅回路。 The amplifier circuit according to any one of claims 1 to 5 , wherein the canceling amplifier is an amplifier circuit, an operational amplifier, or an instrumentation amplifier composed of a circuit including a discrete amplifier element. 前記増幅部がディスクリート増幅素子を含む回路で構成された増幅回路、演算増幅器または計装増幅器であることを特徴とする請求項1ないし請求項の何れか一項に記載の増幅回路。 The amplifier circuit according to any one of claims 1 to 6 , wherein the amplifier unit is an amplifier circuit, an operational amplifier, or an instrumentation amplifier composed of a circuit including a discrete amplifier element. 前記増幅部の入力部の前段に抵抗を直列に接続したことを特徴とする請求項1ないし請求項の何れか一項に記載の増幅回路。 The amplifier circuit according to any one of claims 1 to 7 , wherein a resistor is connected in series to the front stage of the input unit of the amplifier unit. 前記抵抗に並列にインダクタを接続したことを特徴とする請求項記載の増幅回路。 The amplifier circuit according to claim 8, wherein an inductor is connected in parallel with the resistor. 請求項1ないし請求項の何れか一項に記載の増幅回路を備えることを特徴とする増幅装置。
An amplifier device comprising the amplifier circuit according to any one of claims 1 to 9.
JP2017067947A 2017-03-30 2017-03-30 Amplifier circuit and amplifier Active JP6874976B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017067947A JP6874976B2 (en) 2017-03-30 2017-03-30 Amplifier circuit and amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017067947A JP6874976B2 (en) 2017-03-30 2017-03-30 Amplifier circuit and amplifier

Publications (2)

Publication Number Publication Date
JP2018170694A JP2018170694A (en) 2018-11-01
JP6874976B2 true JP6874976B2 (en) 2021-05-19

Family

ID=64019554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017067947A Active JP6874976B2 (en) 2017-03-30 2017-03-30 Amplifier circuit and amplifier

Country Status (1)

Country Link
JP (1) JP6874976B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022059060A1 (en) * 2020-09-15 2022-03-24

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218808A (en) * 1985-07-17 1987-01-27 Sanyo Electric Co Ltd Input bias current compensation circuit for inversion amplifier circuit
JPH0821821B2 (en) * 1991-10-30 1996-03-04 株式会社エヌエフ回路設計ブロック amplifier
JPH0832387A (en) * 1994-07-20 1996-02-02 Alps Electric Co Ltd Logarithmic amplifier circuit
JP2003157506A (en) * 2001-11-21 2003-05-30 Matsushita Electric Ind Co Ltd Input capacitance canceller circuit
US8451063B2 (en) * 2010-09-29 2013-05-28 Hitachi, Ltd. Wideband low noise sensor amplifier circuit
JP2013247396A (en) * 2012-05-23 2013-12-09 Sharp Corp Voltage conversion circuit, sensor system and communication system

Also Published As

Publication number Publication date
JP2018170694A (en) 2018-11-01

Similar Documents

Publication Publication Date Title
US10817114B2 (en) Capacitance detection device for detecting capacitance between object proximate to detection electrode and the detection electrode and input device used for inputting information according to proximity of object
US6366076B1 (en) Device with wide passband for measuring electric current intensity in a conductor
US9510768B2 (en) Device for measuring impedance of biologic tissues including an alternating current (AC) coupled voltage-to-current converter
Bouchaala et al. High accurate and wideband current excitation for bioimpedance health monitoring systems
JP5743924B2 (en) DA converter
JP2007502423A (en) Low noise electric field sensor
Liu et al. The differential Howland current source with high signal to noise ratio for bioimpedance measurement system
JP6874976B2 (en) Amplifier circuit and amplifier
Sharma et al. Design of CMOS instrumentation amplifier with improved gain & CMRR for low power sensor applications
JP2011247610A (en) Impedance detection circuit and impedance detection method
US11448673B2 (en) Reduction of noise in impedance measurement circuits
Zupan et al. Comparison of EMI improved differential input pair structures within an integrated folded cascode operational transconductance amplifier
Lin et al. Ripple suppression in capacitive-gain chopper instrumentation amplifier using amplifier slicing
CN110622413B (en) Amplifying circuit, chip and electronic device
JP6079136B2 (en) Current detector
CN106849887B (en) High-bandwidth front-end of tunnel junction parallel resistance scanning tunnel microscope
US9817035B2 (en) Impedance measuring circuit
US6580317B1 (en) Low-noise broadband amplifier device having negative feedback via a controlled current source, and use of the amplifier device
Corbacho et al. Wide-bandwidth electronically programmable CMOS instrumentation amplifier for bioimpedance spectroscopy
EP2878927B1 (en) Sensor circuit for measuring a physical quantity
Batra et al. A comparative study of current sources used in bioimpedance measurement systems
Safari et al. Current-mode instrumentation amplifiers based on various current-mode building blocks
JP2003283266A (en) Offset canceller
Hribik et al. A high-input-impedance buffer
RU2703671C1 (en) Non-contact electrometer amplifier and feedback circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210415

R150 Certificate of patent or registration of utility model

Ref document number: 6874976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250