JP6867316B2 - Optical device - Google Patents
Optical device Download PDFInfo
- Publication number
- JP6867316B2 JP6867316B2 JP2018013348A JP2018013348A JP6867316B2 JP 6867316 B2 JP6867316 B2 JP 6867316B2 JP 2018013348 A JP2018013348 A JP 2018013348A JP 2018013348 A JP2018013348 A JP 2018013348A JP 6867316 B2 JP6867316 B2 JP 6867316B2
- Authority
- JP
- Japan
- Prior art keywords
- optical device
- contact layer
- region
- drain
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
本発明は、シリコン電子デバイスと組み合わせることが可能な光デバイスに関する。 The present invention relates to an optical device that can be combined with a silicon electronic device.
近年、光デバイス製造の効率化・低コスト化のために、成熟した半導体電子デバイス製造設備を用いて光デバイスを製造する技術が進展している。特に、シリコン光導波路と電子デバイス構造を組み合わせた光変調器が精力的に開発されている(非特許文献1)。 In recent years, in order to improve the efficiency and reduce the cost of manufacturing optical devices, the technology for manufacturing optical devices using mature semiconductor electronic device manufacturing equipment has been advanced. In particular, an optical modulator that combines a silicon optical waveguide and an electronic device structure has been energetically developed (Non-Patent Document 1).
更に、こうした半導体光デバイスと電子デバイスとを同一ウェハ上にモノリシックに集積することも実現されている。例えば、光デバイスと駆動・制御用電子回路とを、ウェハプロセスで一貫して作製、集積する技術がある(非特許文献2参照)。これにより、後工程が簡略化され、製造コストが低減できると期待されている。 Further, it is also realized that such a semiconductor optical device and an electronic device are monolithically integrated on the same wafer. For example, there is a technique for consistently manufacturing and integrating an optical device and a drive / control electronic circuit by a wafer process (see Non-Patent Document 2). This is expected to simplify the post-process and reduce the manufacturing cost.
しかしながら、光変調など動作を実現するシリコン光デバイスは、一般的な電子デバイス構造と比較して大きいという問題があった。例えば、非特許文献1において示されているシリコン光導波路型変調器は、光位相シフタを構成するシリコン(Si)光導波路のコア幅は一般的に数百nmであり、またコア高さも数百nmである。製造プロセスの観点からすると、リソグラフィで形成するSiコア線幅は、トランジスタのゲートなどの電子デバイスのSiパタン線幅と比べて1桁大きい。また、ドライエッチングによるSiコアの形成においては、電子デバイスのSi層プロセス工程にはない加工が必要であり、電子デバイスとは大きく異なる製造設備・製造条件が必要になるという問題があった。 However, there is a problem that the silicon optical device that realizes the operation such as optical modulation is larger than the general electronic device structure. For example, in the silicon optical waveguide type modulator shown in Non-Patent Document 1, the core width of the silicon (Si) optical waveguide constituting the optical phase shifter is generally several hundred nm, and the core height is also several hundred. It is nm. From the viewpoint of the manufacturing process, the Si core line width formed by lithography is an order of magnitude larger than the Si pattern line width of electronic devices such as transistor gates. Further, in the formation of the Si core by dry etching, there is a problem that processing that is not in the Si layer process process of the electronic device is required, and manufacturing equipment and manufacturing conditions that are significantly different from those of the electronic device are required.
更に、従来のSi導波路型変調は、Si導波路への光閉じ込めのためにSiコア下部に屈折率の低いSiO2によるクラッドを数μmの厚さで配置することが一般的であり、この点においても、電子デバイスとは異なっている。このため、従来のSi導波路型変調では、製造においては数μm厚の埋め込み酸化膜(BOX)層を有するシリコンオンインシュレータ(SOI)基板を用い、厚いボックス層をクラッドとして用いている。一方で、電子デバイス製造においては、このような厚いBOX層を有するSOI基板が用いられることはなく、基板においても光変調器製造は電子デバイス製造と大きな違いがあった。 Further, in the conventional Si waveguide type modulation, a clad made of SiO 2 having a low refractive index is generally arranged in the lower part of the Si core to a thickness of several μm in order to confine the light in the Si waveguide. It is also different from electronic devices in that respect. Therefore, in the conventional Si waveguide type modulation, a silicon-on-insulator (SOI) substrate having an embedded oxide film (BOX) layer having a thickness of several μm is used in manufacturing, and a thick box layer is used as a clad. On the other hand, in the manufacture of electronic devices, an SOI substrate having such a thick BOX layer is not used, and the manufacture of an optical modulator in the substrate is also significantly different from the manufacture of an electronic device.
上述した違いは、電子デバイス製造設備を用いることで光デバイス製造を効率化・低コスト化するためには大きな障壁となっていた。 The above-mentioned difference has been a major obstacle to the efficiency and cost reduction of optical device manufacturing by using the electronic device manufacturing equipment.
本発明は、以上のような問題点を解消するためになされたものであり、電子デバイス製造設備を用いてより効率的・低コストで光デバイスが製造できるようにすることを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to enable more efficient and low-cost manufacturing of optical devices by using electronic device manufacturing equipment.
本発明に係る光デバイスは、シリコン層の上にゲート絶縁層を介して形成されたゲート電極と、ゲート電極が形成されている領域を挟んでシリコン層に形成されたソース領域およびドレイン領域と、ソース領域の上に接続して形成された金属からなるソース電極と、ドレイン領域の上に接続して形成された金属からなるドレイン電極と、ソース領域とソース電極との間に形成された金属シリサイドからなるソースコンタクト層と、ドレイン領域とドレイン電極との間に形成された金属シリサイドからなるドレインコンタクト層とを備え、ソースコンタクト層とドレインコンタクト層とに挾まれたゲート電極の直下のシリコン層に形成されるチャネルの領域をコアとしてゲート幅方向を導波方向とするプラズモニック導波路を備える。 The optical device according to the present invention includes a gate electrode formed on a silicon layer via a gate insulating layer, a source region and a drain region formed on the silicon layer with a region on which the gate electrode is formed, and a drain region. A metal source electrode formed by connecting over the source region, a metal drain electrode formed by connecting over the drain region, and a metal VDD formed between the source region and the source electrode. The silicon layer is provided with a source contact layer made of the same material and a drain contact layer made of a metal silicide formed between the drain region and the drain electrode, and is sandwiched between the source contact layer and the drain contact layer in a silicon layer directly below the gate electrode. A plasmonic waveguide having a region of the formed channel as a core and a gate width direction as a waveguide direction is provided.
上記光デバイスにおいて、ゲート電極は、シリコンから構成され、ゲート電極の上に形成された金属シリサイドからなるゲートコンタクト層を更に備える。 In the above optical device, the gate electrode further comprises a gate contact layer made of silicon and made of a metal silicide formed on the gate electrode.
上記光デバイスにおいて、ゲート絶縁層は、窒化シリコンから構成されていてもよい。 In the above optical device, the gate insulating layer may be made of silicon nitride.
上記光デバイスにおいて、プラズモニック導波路に連続してシリコン層に形成された他のプラズモニック導波路を備える。 The optical device includes another plasmonic waveguide formed in a silicon layer continuously with the plasmonic waveguide.
上記光デバイスにおいて、シリコン層は、シリコン基板である。また、シリコン層は、SOI基板の表面シリコン層であってもよい。 In the above optical device, the silicon layer is a silicon substrate. Further, the silicon layer may be a surface silicon layer of the SOI substrate.
以上説明したように、本発明によれば、ソース領域とソース電極との間に金属シリサイドからなるソースコンタクト層を設け、ドレイン領域とドレイン電極との間に金属シリサイドからなるドレインコンタクト層を設け、ソースコンタクト層とドレインコンタクト層とに挾まれたゲート電極の直下のシリコン層に形成されるチャネルの領域をコアとするプラズモニック導波路を構成したので、電子デバイス製造設備を用いてより効率的・低コストで光デバイスが製造できるという優れた効果が得られる。 As described above, according to the present invention, a source contact layer made of metal silicide is provided between the source region and the source electrode, and a drain contact layer made of metal silicide is provided between the drain region and the drain electrode. Since a plasmonic waveguide having a channel region formed in the silicon layer directly below the gate electrode sandwiched between the source contact layer and the drain contact layer as the core is constructed, it is more efficient to use electronic device manufacturing equipment. The excellent effect of being able to manufacture optical devices at low cost can be obtained.
以下、本発明の実施の形態について説明する。 Hereinafter, embodiments of the present invention will be described.
[実施の形態1]
はじめに、本発明の実施の形態1おける光デバイスについて図1を参照して説明する。この光デバイスは、まず、シリコン層101の上にゲート絶縁層102を介して形成されたゲート電極103と、ゲート電極103が形成されている領域を挟んでシリコン層101に形成されたソース領域104およびドレイン領域105とを備える。シリコン層101は、例えば、Si基板であればよい。ゲート電極103は、例えば、ポリシリコンから構成すればよい。また、シリコン層101は、p型不純物が導入され、ソース領域104およびドレイン領域105は、n型不純物が導入されている。これらは、よく知られたnチャネルMOSFETと同様の構成である。
[Embodiment 1]
First, the optical device according to the first embodiment of the present invention will be described with reference to FIG. In this optical device, first, a
また、この光デバイスは、ソース領域104の上に接続して形成された金属からなるソース電極106と、ドレイン領域105の上に接続して形成された金属からなるドレイン電極107とを備える。
The optical device also includes a
また、この光デバイスは、層厚方向に、ソース領域104とソース電極106との間に形成された金属シリサイドからなるソースコンタクト層108と、ドレイン領域105とドレイン電極107との間に形成された金属シリサイドからなるドレインコンタクト層109とを備える。ソースコンタクト層108,ドレインコンタクト層109は、例えば、各々ソース領域104,ドレイン領域105を表面側からシリサイド化することで形成された領域である。
Further, this optical device is formed between the
ソースコンタクト層108,ドレインコンタクト層109は、例えば、ニッケルシリサイド(NiSi)、コバルトシリサイド(CoSi2)、タンタルシリサイドなどの、nチャネルMOSFETにおいて負の誘電率実部を有する材料から構成すればよい。例えば、ソース領域104,ドレイン領域105に、Ni,Co,Taなどの金属層を形成し、加熱することでSiと金属との合金を形成することで、上述した金属シリサイドによるソースコンタクト層108,ドレインコンタクト層109が形成できる。ソースコンタクト層108,ドレインコンタクト層109は、ソース領域104,ドレイン領域105との間に形成されるチャネルの領域121と、層厚方向に同じ位置(高さ)に配置される。
The
また、実施の形態1における光デバイスは、ソースコンタクト層108とドレインコンタクト層109とに挾まれたゲート電極103の直下のシリコン層101に形成されるチャネルの領域121をコアとしてゲート幅方向を導波方向とするプラズモニック導波路を備える。上述したように、チャネルの領域121を、所定の厚さとしたソースコンタクト層108,ドレインコンタクト層109で挾むことで、所望とする光強度分布を有するプラズモニック導波路が形成できる。
Further, the optical device according to the first embodiment guides the gate width direction with the
なお、実施の形態1では、ゲート電極103をポリシリコンから構成し、ゲート電極103の上に金属シリサイドからなるゲートコンタクト層110を備える。ゲートコンタクト層110も、NiSi、CoSi2、タンタルシリサイドなどの材料から構成すればよい。例えば、ゲート電極103を形成した後、ソース領域104,ドレイン領域105にとともに、これらの上にNi,Co,Taなどの金属層を形成し、加熱することでSiと金属との合金を形成することで、ソースコンタクト層108,ドレインコンタクト層109とともにゲートコンタクト層110が形成できる。
In the first embodiment, the
また、ゲート電極103,ゲートコンタクト層110の両脇には、サイドウオール111が形成されている。また、ゲート電極103,ゲートコンタクト層110,サイドウオール111,ソース電極106,およびドレイン電極107は、パッシベーション膜112においわれている。パッシベーション膜112には、各電極に接続するコンタクト(不図示)が形成され、パッシベーション膜112の上に形成される配線(不図示)に接続される。
ここで、Siから構成するゲート電極103やゲート絶縁層102は、チャネルの領域121をコアとするプラズモニック導波路のプラズモニックモードに影響を与える。このため、ゲート電極103の上にも金属シリサイドの層を配置し、ゲート電極103やゲート絶縁層の厚さを適宜に設定することで、上述したプラズモニック導波路において、所望とするプラズモニックモードを得られるように調整できる。
Here, the
上述した実施の形態1における光デバイスは、ソース電極106とドレイン電極107との間に所定のバイアス電圧を印加した状態で、ゲート電極103にゲート電圧を印加することで、チャネルの領域121をキャリアが走行し、チャネルの領域121内ではキャリアプラズマ効果によって屈折率変化が生じる。この屈折率変化により、上述したプラズモニック導波路を、プラズモニックモードとして閉じ込められて導波する光に対して強度・位相変調が付与できる。
In the optical device according to the first embodiment described above, a predetermined bias voltage is applied between the
上述したプラズモニック導波路に連続し、シリコン層101に他のプラズモニック導波路を形成すれば、実施の形態1における光デバイスを光強度・位相シフタとして用いるマッハツェンダー干渉計による光変調器が実現できる。例えば、実施の形態1のMOSFET構造の光デバイスを、所定のゲート幅(導波長)に形成し、このゲート幅方向(導波方向)の両端から、チャネルの領域121に連続するコアからなる他のプラズモニック導波路を形成すればよい。例えば、ゲート電極やソース・ドレインとなる不純物導入領域がなく、コアの両脇に金属シリサイドが形成された他のプラズモニック導波路とすればよい。また、光デバイスのゲート幅方向(導波方向)の両端から、チャネルの領域121に連続するコアの両脇に溝を形成し、この溝に金属層を配置することで、他のプラズモニック導波路としてもよい(特許文献1参照)。他のプラズモニック導波路により、基本的なマッハツェンダー干渉計を構成し、この一方のアームに、実施の形態1における光デバイスを配置すればよい。
By forming another plasmonic waveguide continuous with the above-mentioned plasmonic waveguide and forming another plasmonic waveguide on the
なお、上述したチャネルの領域121における導波光の強度・位相変調においては、チャネル長は短ければ短いほどキャリア走行時間が短縮されるため望ましい。一方で、シリサイド材料の誘電率によっては光が閉じ込められないため、プラズモニックモードが存在するようにチャネル長を広げるなど、適宜調整される。
In the intensity / phase modulation of the waveguide light in the
ところで、nチャネルMOSFETにおいては、チャネルの領域121に引っ張り歪みを与えることで、キャリアの移動度が増大して高速化に寄与することがよく知られている。移動度の向上は、キャリアプラズマ効果を増大させ高効率変調にも寄与するため、このような歪み付与は、好適である。例えば、よく知られているように、窒化シリコンを堆積することでゲート絶縁層102を形成すれば、チャネルの領域121に引っ張り歪みを与えることができる。
By the way, in an n-channel MOSFET, it is well known that by applying tensile strain to the
次に、実施の形態1における光デバイスについて、2次元有限要素法によってプラズモニックモードの電界強度分布を計算した結果について、図2を用いて説明する。波長は1550nmである。ソースコンタクト層108,ドレインコンタクト層109,ゲートコンタクト層110は、CoSi2(複素屈折率:N=0.97+i7.56)とし、厚さは60nmとした。
Next, regarding the optical device according to the first embodiment, the result of calculating the electric field strength distribution in the plasmonic mode by the two-dimensional finite element method will be described with reference to FIG. The wavelength is 1550 nm. The
ゲート電極103は、ポリシリコンから構成し、厚さ100nmとした。また、ゲート長は60nmとし、ゲート絶縁層102は、SiO2とし、厚さは2nmとした。また、ソースコンタクト層108とドレインコンタクト層109との間隔(チャネルの領域121)は、120nmとした。
The
図2に示すように、ソースコンタクト層108とドレインコンタクト層109との間のチャネルの領域121に、光が閉じ込められていることが分かる。
As shown in FIG. 2, it can be seen that light is confined in the
以上に説明したように、実施の形態1によれば、一般的なMOSFETと同様の素子寸法で光変調器が作製できる。また、実施の形態1によれば、従来技術と異なり、SiO2などから構成する下部クラッドを必要とせずに、光強度・位相シフタを構成できる。これにより、例えば、電子デバイスの製造では一般に用いられない厚い埋め込み絶縁層を備えるSOI基板を使わず、電子回路作製に広く用いられる低コストなバルクSi基板を使って光変調器が作製可能となる。このように、実施の形態1によれば、電子デバイス製造設備を用いてより効率的・低コストで光デバイスが製造できるという、優れた効果が得られる。 As described above, according to the first embodiment, the optical modulator can be manufactured with the same element dimensions as that of a general MOSFET. Further, according to the first embodiment, unlike the prior art, the light intensity / phase shifter can be configured without the need for a lower clad made of SiO 2 or the like. As a result, for example, an optical modulator can be manufactured using a low-cost bulk Si substrate widely used for manufacturing electronic circuits, without using an SOI substrate having a thick embedded insulating layer that is not generally used in manufacturing electronic devices. .. As described above, according to the first embodiment, it is possible to obtain an excellent effect that the optical device can be manufactured more efficiently and at low cost by using the electronic device manufacturing equipment.
なお、実施の形態1で示した各材料および寸法は一例である。ソースコンタクト層108とドレインコンタクト層109とに挾まれたチャネルの領域121をコアとするプラズモニック導波路において、低損失プラズモニックモードが得られ、かつ高効率に光変調が得られるように、MOSFETチャネル内部でのプラズモニックモード閉じ込めが得られるように適宜調整する。
The materials and dimensions shown in the first embodiment are examples. In a plasmonic waveguide whose core is the
[実施の形態2]
次に、本発明の実施の形態2おける光デバイスについて図3を参照して説明する。この光デバイスは、ゲート絶縁層102、ゲート電極103、ソース領域104、ドレイン領域105、ソース電極106、ドレイン電極107、ソースコンタクト層108、ドレインコンタクト層109、ゲートコンタクト層110、サイドウオール111、パッシベーション膜112を備える。これらの構成は、前述した実施の形態1と同様である。
[Embodiment 2]
Next, the optical device according to the second embodiment of the present invention will be described with reference to FIG. This optical device includes a
実施の形態2では、上述した構成を、よく知られたSOI(Silicon on Insulator)基板の表面シリコン層であるシリコン層201およびこの上に形成している。シリコン層201は、SOI基板の埋め込み絶縁層211の上に配置されている。このSOI基板は、完全空亡型MOSFETで用いられるものであり、埋め込み絶縁層211の厚さは0.2μm程度であり、一般的なSiコアによる光導波路のクラッドには適さない。
In the second embodiment, the above-described configuration is formed on the
次に、実施の形態2における光デバイスについて、2次元有限要素法によってプラズモニックモードの電界強度分布を計算した結果について、図4を用いて説明する。波長は1550nmである。ソースコンタクト層108,ドレインコンタクト層109,ゲートコンタクト層110は、NiSi(複素屈折率:N=1.54+i4.73)とし、厚さは60nmとした。シリコン層201の厚さは80nmとした。
Next, regarding the optical device according to the second embodiment, the result of calculating the electric field strength distribution in the plasmonic mode by the two-dimensional finite element method will be described with reference to FIG. The wavelength is 1550 nm. The
ゲート電極103は、ポリシリコンから構成し、厚さ100nmとした。また、ゲート長は60nmとし、ゲート絶縁層102は、SiO2とし、厚さは2nmとした。また、ソースコンタクト層108とドレインコンタクト層109との間隔(チャネルの領域121)は、120nmとした。
The
図4に示すように、実施の形態2においても、ソースコンタクト層108とドレインコンタクト層109との間のチャネルの領域121に、光が閉じ込められていることが分かる。
As shown in FIG. 4, it can be seen that also in the second embodiment, the light is confined in the
以上に説明したように、実施の形態2においても、一般的なMOSFETと同様の素子寸法で光変調器が作製できる。このように、実施の形態2によれば、電子デバイス製造設備を用いてより効率的・低コストで光デバイスが製造できるという、優れた効果が得られる。 As described above, also in the second embodiment, the optical modulator can be manufactured with the same element dimensions as that of a general MOSFET. As described above, according to the second embodiment, it is possible to obtain an excellent effect that the optical device can be manufactured more efficiently and at low cost by using the electronic device manufacturing equipment.
なお、実施の形態2で示した各材料および寸法も一例である。ソースコンタクト層108とドレインコンタクト層109とに挾まれたチャネルの領域121をコアとするプラズモニック導波路において、低損失プラズモニックモードが得られ、かつ高効率に光変調が得られるように、MOSFETチャネル内部でのプラズモニックモード閉じ込めが得られるように適宜調整する。
The materials and dimensions shown in the second embodiment are also examples. In a plasmonic waveguide whose core is the
以上に説明したように、本発明によれば、ソース領域とソース電極との間に金属シリサイドからなるソースコンタクト層を設け、ドレイン領域とドレイン電極との間に金属シリサイドからなるドレインコンタクト層を設け、ソースコンタクト層とドレインコンタクト層とに挾まれたゲート電極の直下のシリコン層に形成されるチャネルの領域をコアとするプラズモニック導波路を構成したので、電子デバイス製造設備を用いてより効率的・低コストで光デバイスが製造できるようになる。 As described above, according to the present invention, a source contact layer made of metal silicide is provided between the source region and the source electrode, and a drain contact layer made of metal silicide is provided between the drain region and the drain electrode. Since the plasmonic waveguide having the channel region formed in the silicon layer directly under the gate electrode sandwiched between the source contact layer and the drain contact layer as the core was constructed, it is more efficient to use the electronic device manufacturing equipment.・ It will be possible to manufacture optical devices at low cost.
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。 The present invention is not limited to the embodiments described above, and many modifications and combinations can be carried out by a person having ordinary knowledge in the art within the technical idea of the present invention. That is clear.
101…シリコン層、102…ゲート絶縁層、103…ゲート電極、104…ソース領域、105…ドレイン領域、106…ソース電極、107…ドレイン電極、108…ソースコンタクト層、109…ドレインコンタクト層、110…ゲートコンタクト層、111…サイドウオール、112…パッシベーション膜、121…チャネルの領域。 101 ... Silicon layer, 102 ... Gate insulating layer, 103 ... Gate electrode, 104 ... Source region, 105 ... Drain region, 106 ... Source electrode, 107 ... Drain electrode, 108 ... Source contact layer, 109 ... Drain contact layer, 110 ... Gate contact layer, 111 ... side wall, 112 ... passivation film, 121 ... channel region.
Claims (6)
前記ゲート電極が形成されている領域を挟んで前記シリコン層に形成されたソース領域およびドレイン領域と、
前記ソース領域の上に接続して形成された金属からなるソース電極と、
前記ドレイン領域の上に接続して形成された金属からなるドレイン電極と、
前記ソース領域と前記ソース電極との間に形成された金属シリサイドからなるソースコンタクト層と、
前記ドレイン領域と前記ドレイン電極との間に形成された金属シリサイドからなるドレインコンタクト層と
を備え、
前記ソースコンタクト層と前記ドレインコンタクト層とに挾まれた前記ゲート電極の直下の前記シリコン層に形成されるチャネルの領域をコアとしてゲート幅方向を導波方向とするプラズモニック導波路を備える
ことを特徴とする光デバイス。 A gate electrode formed on the silicon layer via a gate insulating layer,
The source region and the drain region formed on the silicon layer with the region on which the gate electrode is formed are interposed therebetween.
A source electrode made of metal formed by connecting on the source region,
A drain electrode made of metal formed by connecting on the drain region,
A source contact layer made of a metal silicide formed between the source region and the source electrode,
A drain contact layer made of a metal silicide formed between the drain region and the drain electrode is provided.
A plasmonic waveguide having a channel region formed in the silicon layer immediately below the gate electrode sandwiched between the source contact layer and the drain contact layer as a core and a gate width direction as a waveguide direction is provided. A featured optical device.
前記ゲート電極は、シリコンから構成され、
前記ゲート電極の上に形成された金属シリサイドからなるゲートコンタクト層を更に備えることを特徴とする光デバイス。 In the optical device according to claim 1,
The gate electrode is made of silicon.
An optical device further comprising a gate contact layer made of a metal silicide formed on the gate electrode.
前記ゲート絶縁層は、窒化シリコンから構成されていることを特徴とする光デバイス。 In the optical device according to claim 1 or 2.
An optical device characterized in that the gate insulating layer is made of silicon nitride.
前記プラズモニック導波路に連続して前記シリコン層に形成された他のプラズモニック導波路を備えることを特徴とする光デバイス。 In the optical device according to any one of claims 1 to 3.
An optical device comprising the plasmonic waveguide continuous with another plasmonic waveguide formed in the silicon layer.
前記シリコン層は、シリコン基板であることを特徴とする光デバイス。 In the optical device according to any one of claims 1 to 4.
An optical device in which the silicon layer is a silicon substrate.
前記シリコン層は、SOI基板の表面シリコン層であることを特徴とする光デバイス。 In the optical device according to any one of claims 1 to 4.
An optical device characterized in that the silicon layer is a surface silicon layer of an SOI substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018013348A JP6867316B2 (en) | 2018-01-30 | 2018-01-30 | Optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018013348A JP6867316B2 (en) | 2018-01-30 | 2018-01-30 | Optical device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019132923A JP2019132923A (en) | 2019-08-08 |
JP6867316B2 true JP6867316B2 (en) | 2021-04-28 |
Family
ID=67546157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018013348A Active JP6867316B2 (en) | 2018-01-30 | 2018-01-30 | Optical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6867316B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20240069280A1 (en) * | 2021-02-08 | 2024-02-29 | Nippon Telegraph And Telephone Corporation | Photo-detector |
-
2018
- 2018-01-30 JP JP2018013348A patent/JP6867316B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019132923A (en) | 2019-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220082875A1 (en) | Electro-optical modulator using waveguides with overlapping ridges | |
US7298949B2 (en) | SOI-based photonic bandgap devices | |
US10718904B2 (en) | Thin-film integration compatible with silicon photonics foundry production | |
US10274757B2 (en) | Electro-optic device | |
US10996539B2 (en) | Electro-optic modulator | |
WO2011030593A1 (en) | Electro-optical modulator | |
US9519163B2 (en) | Tunable silicon grating couplers | |
JP6622228B2 (en) | Optical modulator and manufacturing method thereof | |
JP5752629B2 (en) | Athermal ring light modulator | |
US11730067B2 (en) | Qubit-optical-CMOS integration using structured substrates | |
US20140307300A1 (en) | Athermal optical modulator and method of manufacturing the same | |
JP6992961B2 (en) | Electro-optic modulator | |
US20160202504A1 (en) | Electro-absorption optical modulation device and method of fabricating the same | |
TW202131036A (en) | Semiconductor device and method of making the same | |
JP6867316B2 (en) | Optical device | |
JP5369737B2 (en) | Optical communication system and manufacturing method thereof | |
CN110045520B (en) | Electro-optic phase modulator | |
Takenaka et al. | CMOS photonics technologies based on heterogeneous integration of SiGe/Ge and III-V on Si | |
US20220334449A1 (en) | An Electro-Optic Modulator | |
Chung et al. | Poly-crystalline silicon waveguide devices on hollow deep trench isolation in standard foundry bulk silicon process | |
Xu et al. | Toward Monolithic Optoelectronic Integration of GeSn Photodiode and FinFET on GeSnOI Platform | |
WO2005096076A1 (en) | Light phase modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210408 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6867316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |