JP6852367B2 - Estimator, estimation method and program - Google Patents
Estimator, estimation method and program Download PDFInfo
- Publication number
- JP6852367B2 JP6852367B2 JP2016231593A JP2016231593A JP6852367B2 JP 6852367 B2 JP6852367 B2 JP 6852367B2 JP 2016231593 A JP2016231593 A JP 2016231593A JP 2016231593 A JP2016231593 A JP 2016231593A JP 6852367 B2 JP6852367 B2 JP 6852367B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- output current
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、推定装置、推定方法及びプログラムに関する。 The present invention relates to an estimation device, an estimation method and a program.
従来、半導体素子の出力波形のシミュレーションモデルとして、ＩＢＩＳ（Input/output Buffer Information Specification）モデルが知られている。一般に、ＩＢＩＳモデルには、半導体素子を特定の電源電圧で動作させた場合の出力電圧と出力電流との関係を示すＩＢＩＳデータが含まれている。このＩＢＩＳデータを利用することにより、半導体素子を特定の電源電圧で動作させた場合の出力波形をシミュレーションすることができる。 Conventionally, an IBIS (Input / output Buffer Information Specification) model is known as a simulation model of an output waveform of a semiconductor element. Generally, the IBIS model includes IBIS data showing the relationship between the output voltage and the output current when the semiconductor element is operated at a specific power supply voltage. By using this IBIS data, it is possible to simulate the output waveform when the semiconductor element is operated at a specific power supply voltage.
しかしながら、半導体素子を特定の電源電圧以外の電源電圧で動作させた場合の出力波形のシミュレーションを行う場合、上記のＩＢＩＳデータを直接利用することはできなかった。これは、上記のＩＢＩＳデータには、特定の電源電圧以外の電源電圧で動作させた場合の出力電流が含まれないためである。そこで、任意の電源電圧における出力波形のシミュレーションが可能になるように、予め用意されたＩＢＩＳデータに基づいて、任意の電源電圧に対応する出力電流を推定する方法が提案されている。 However, when simulating the output waveform when the semiconductor element is operated with a power supply voltage other than a specific power supply voltage, the above IBIS data cannot be directly used. This is because the above IBIS data does not include the output current when operated at a power supply voltage other than the specific power supply voltage. Therefore, a method of estimating the output current corresponding to an arbitrary power supply voltage has been proposed based on the IBIS data prepared in advance so that the output waveform can be simulated at an arbitrary power supply voltage.
しかしながら、近年、回路の低電源電圧化により、特定の電源電圧に対する所望の電源電圧の変動量が相対的に大きくなっている。この結果、従来の推定方法では、半導体素子の出力電流を十分な精度で推定できないという問題があった。 However, in recent years, due to the lowering of the power supply voltage of the circuit, the fluctuation amount of the desired power supply voltage with respect to a specific power supply voltage has become relatively large. As a result, the conventional estimation method has a problem that the output current of the semiconductor element cannot be estimated with sufficient accuracy.
本発明は、上記の課題に鑑みてなされたものであり、ＩＢＩＳデータに基づいて出力電流を精度よく推定することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to accurately estimate the output current based on the IBIS data.
一実施形態に係る推定装置は、半導体素子を第１電源電圧で動作させた場合の出力電圧と出力電流との関係を示す第１データと、前記半導体素子を第１出力電圧で動作させた場合の電源電圧と前記出力電流との関係を示す第２データと、を含むＩＢＩＳデータを記憶するＩＢＩＳデータ記憶部と、前記第１データに基づいて、前記第１電源電圧と前記出力電圧との比と、前記出力電流と、の関係を示す第３データを生成し、当該第３データに基づいて、第２電源電圧及び第２出力電圧に対応する第１推定出力電流を算出する第１推定部と、前記第２データに基づいて、前記第１電源電圧及び前記第２電源電圧に対応する補正係数を算出する補正係数算出部と、前記第１推定出力電流及び前記補正係数に基づいて、前記第２電源電圧及び前記第２出力電圧に対応する前記出力電流の第２推定出力電流を算出する第２推定部と、を備える。 The estimation device according to the embodiment includes first data showing the relationship between the output voltage and the output current when the semiconductor element is operated at the first power supply voltage, and the case where the semiconductor element is operated at the first output voltage. IBIS data storage unit that stores IBIS data including the second data showing the relationship between the power supply voltage and the output current, and the ratio of the first power supply voltage to the output voltage based on the first data. The first estimation unit that generates the third data showing the relationship between the output current and the output current, and calculates the first estimated output current corresponding to the second power supply voltage and the second output voltage based on the third data. The correction coefficient calculation unit that calculates the correction coefficient corresponding to the first power supply voltage and the second power supply voltage based on the second data, and the correction coefficient calculation unit based on the first estimated output current and the correction coefficient. A second estimation unit for calculating a second estimated output current of the output current corresponding to the second power supply voltage and the second output voltage is provided.
本発明の各実施形態によれば、ＩＢＩＳデータに基づいて出力電流を精度よく推定することができる。 According to each embodiment of the present invention, the output current can be estimated accurately based on the IBIS data.
以下、本発明の各実施形態について、添付の図面を参照しながら説明する。なお、各実施形態に係る明細書及び図面の記載に関して、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重畳した説明を省略する。 Hereinafter, each embodiment of the present invention will be described with reference to the accompanying drawings. Regarding the description of the specification and the drawings according to each embodiment, the components having substantially the same functional configuration are designated by the same reference numerals, and the superimposed description will be omitted.
＜第１実施形態＞
第１実施形態に係る推定装置１について、図１〜図９を参照して説明する。本実施形態に係る推定装置１は、予め用意されたＩＢＩＳデータに基づいて、半導体素子を所望の電源電圧や所望の出力電圧で動作させた場合の出力電流を推定する。推定装置１は、ＰＣ（Personal Computer）、サーバ、携帯電話、スマートフォン、タブレット端末などのコンピュータにより実現される。
<First Embodiment>
The
まず、推定装置１のハードウェア構成について説明する。図１は、推定装置１のハードウェア構成の一例を示す図である。図１の推定装置は、ＣＰＵ（Central Processing Unit）１０１と、ＲＯＭ（Read Only Memory）１０２と、ＲＡＭ（Random Access Memory）１０３と、ＨＤＤ（Hard Disk Drive）１０４と、を備える。また、推定装置１は、入力装置１０５と、表示装置１０６と、通信インタフェース１０７と、バス１０８と、を備える。
First, the hardware configuration of the
ＣＰＵ１０１は、プログラムを実行することにより、各構成を制御し、推定装置１の機能を実現する。ＲＯＭ１０２は、ＣＰＵ１０１が実行するプログラムや設定値などの各種のデータを記憶する。ＲＡＭ１０３は、ＣＰＵ１０１に作業領域を提供する。ＨＤＤ１０４は、ＣＰＵ１０１が実行するプログラムや設定値などの各種のデータを記憶する。入力装置１０５は、ユーザの操作を受け付け、推定装置１に各種の情報を入力する。入力装置１０５は、例えば、マウス、キーボード、タッチパネル、ハードウェアキーなどである。表示装置１０６は、推定装置１が保持している各種の情報を表示する。表示装置１０６は、例えば、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイ、ブラウン管ディスプレイなどである。通信インタフェース１０７は、推定装置１をインターネットやＬＡＮ（Local Area Network）などのネットワークに接続するためのインタフェースである。推定装置１は、通信インタフェース１０７を介して、ネットワーク上の外部装置と通信する。バス１０８は、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、ＨＤＤ１０４、入力装置１０５、表示装置１０６及び通信インタフェース１０７を接続する。
By executing the program, the
次に、本実施形態に係る推定装置１の機能構成について説明する。図２は、本実施形態に係る推定装置１の機能構成の一例を示す図である。図２の推定装置１は、ＩＢＩＳデータ記憶部１１と、第１推定部１２と、補正係数算出部１３と、第２推定部１４と、を備える。これらの各構成は、ＣＰＵ１０１がプログラムを実行することにより実現される。
Next, the functional configuration of the
ＩＢＩＳデータ記憶部１１は、ＩＢＩＳデータを記憶する。ＩＢＩＳデータは、ＩＢＩＳモデルを構成するデータであり、半導体素子Ｃの提供者により予め用意される。本実施形態において、ＩＢＩＳデータには、第１データと、第２データと、が含まれる。
The IBIS
第１データは、半導体素子Ｃを特定の電源電圧Ｖｄｄ１（第１電源電圧）で動作させた場合の出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係を示すデータである。図３は、第１データに対応する半導体素子Ｃの状態を模式的に示す図である。図３に示すように、電源電圧Ｖｄｄ１は一定であり、出力電圧Ｖｏｕｔは可変である。また、図３の例では、半導体素子Ｃに電流が流れ込む方向が、出力電流Ｉｏｕｔの正の方向である。このとき、出力電圧Ｖｏｕｔが変化すると、出力電流Ｉｏｕｔが追従して変化する。 The first data is data showing the relationship between the output voltage Vout and the output current Iout when the semiconductor element C is operated at a specific power supply voltage Vdd1 (first power supply voltage). FIG. 3 is a diagram schematically showing a state of the semiconductor element C corresponding to the first data. As shown in FIG. 3, the power supply voltage Vdd1 is constant and the output voltage Vout is variable. Further, in the example of FIG. 3, the direction in which the current flows into the semiconductor element C is the positive direction of the output current Iout. At this time, when the output voltage Vout changes, the output current Iout follows and changes.
図４は、電源電圧Ｖｄｄ１が１．５［Ｖ］の場合の第１データの一例を示す図である。図４の第１データには、−１．５［Ｖ］から３．０［Ｖ］までの０．０５［Ｖ］ごとの出力電圧Ｖｏｕｔに対応する出力電流Ｉｏｕｔ［ｍＡ］が含まれている。例えば、−１．５［Ｖ］の出力電圧Ｖｏｕｔに対応する出力電流Ｉｏｕｔは、−３０［ｍＡ］である。 FIG. 4 is a diagram showing an example of the first data when the power supply voltage Vdd1 is 1.5 [V]. The first data in FIG. 4 includes an output current Iout [mA] corresponding to an output voltage Vout of every 0.05 [V] from −1.5 [V] to 3.0 [V]. .. For example, the output current Iout corresponding to the output voltage Vout of −1.5 [V] is −30 [mA].
第２データは、半導体素子Ｃを特定の出力電圧Ｖｏｕｔ１（第１出力電圧）で動作させた場合の電源電圧Ｖｄｄと出力電流Ｉｏｕｔとの関係を示すデータである。図５は、第２データに対応する半導体素子Ｃの状態を模式的に示す図である。図５に示すように、電源電圧Ｖｄｄは可変であり、出力電圧Ｖｏｕｔ１は一定である。また、図５の例では、半導体素子Ｃに電流が流れ込む方向が、出力電流Ｉｏｕｔの正の方向である。このとき、電源電圧Ｖｄｄが変化すると、出力電流Ｉｏｕｔが追従して変化する。 The second data is data showing the relationship between the power supply voltage Vdd and the output current Iout when the semiconductor element C is operated at a specific output voltage Vout1 (first output voltage). FIG. 5 is a diagram schematically showing a state of the semiconductor element C corresponding to the second data. As shown in FIG. 5, the power supply voltage Vdd is variable and the output voltage Vout1 is constant. Further, in the example of FIG. 5, the direction in which the current flows into the semiconductor element C is the positive direction of the output current Iout. At this time, when the power supply voltage Vdd changes, the output current Iout follows and changes.
図６は、出力電圧Ｖｏｕｔ１が０［Ｖ］の場合の第２データの一例を示す図である。図６の第２データには、０．０［Ｖ］から３．０［Ｖ］までの０．１［Ｖ］ごとの電源電圧Ｖｄｄに対応する出力電流Ｉｏｕｔ［ｍＡ］が含まれている。例えば、３．０［Ｖ］の電源電圧Ｖｄｄに対応する出力電流Ｉｏｕｔは、−３０［ｍＡ］である。 FIG. 6 is a diagram showing an example of the second data when the output voltage Vout1 is 0 [V]. The second data of FIG. 6 includes an output current Iout [mA] corresponding to a power supply voltage Vdd of every 0.1 [V] from 0.0 [V] to 3.0 [V]. For example, the output current Iout corresponding to the power supply voltage Vdd of 3.0 [V] is −30 [mA].
なお、ＩＢＩＳデータ記憶部１１が記憶するＩＢＩＳデータは、第１データ及び第２データに限られない。ＩＢＩＳデータには、信号の立ち上がり特性及び立ち下り特性や、パッケージの特性に関するデータが含まれていてもよい。
The IBIS data stored in the IBIS
本実施形態に係る推定装置１は、第１データ及び第２データに基づいて、電源電圧Ｖｄｄ２（第２電源電圧）及び出力電圧Ｖｏｕｔ２（第２出力電圧）に対応する出力電流Ｉｏｕｔを推定する。電源電圧Ｖｄｄ２は、出力電流Ｉｏｕｔを推定する対象となる電源電圧である。また、出力電圧Ｖｏｕｔ２は、出力電流Ｉｏｕｔを推定する対象となる出力電圧である。電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２は、推定装置１のユーザにより設定されてもよいし、出力波形のシミュレーションを実行する外部装置から入力されてもよい。
The
第１推定部１２は、第１データに基づいて、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する出力電流Ｉｏｕｔを推定する。具体的には、第１推定部１２は、電源電圧Ｖｄｄ２と出力電圧Ｖｏｕｔ２との比に基づいて、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する出力電流Ｉｏｕｔの推定値である推定出力電流Ｉｏｕｔ１（第１推定出力電流）を算出する。推定出力電流Ｉｏｕｔ１の算出方法については後述する。
The
補正係数算出部１３は、第２データに基づいて、電源電圧Ｖｄｄ１及び電源電圧Ｖｄｄ２に対応する補正係数Ｋを算出する。補正係数Ｋは、電源電圧Ｖｄｄ１及び出力電圧Ｖｏｕｔ１に対応する出力電流Ｉｏｕｔと、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ１に対応する出力電流Ｉｏｕｔと、の比に相当する。補正係数Ｋの算出方法については後述する。
The correction
第２推定部１４は、推定出力電流Ｉｏｕｔ１及び補正係数Ｋに基づいて、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する出力電流Ｉｏｕｔを推定する。具体的には、第２推定部１４は、推定出力電流Ｉｏｕｔ１を補正係数Ｋで補正することにより、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する出力電流Ｉｏｕｔの推定値である推定出力電流Ｉｏｕｔ２（第２推定出力電流）を算出する。推定出力電流Ｉｏｕｔ１の算出方法については後述する。
The
次に、本実施形態に係る推定装置１による処理について説明する。図７は、本実施形態に係る推定装置１による処理の一例を示すフローチャートである。以下では、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２は設定済みであるものとする。
Next, the processing by the
まず、第１推定部１２は、ＩＢＩＳデータ記憶部１１から第１データを読み出し、読み出した第１データに基づいて、第３データを生成する（ステップＳ１０１）。第３データは、半導体素子Ｃを電源電圧Ｖｄｄ１で動作させた場合の、電源電圧Ｖｄｄ１に対する出力電圧Ｖｏｕｔの比Ｒ１と、出力電流Ｉｏｕｔと、の関係を示すデータである。第１推定部１２は、比Ｒ１を算出し、第３データを生成する。
First, the
図８は、図４に基づいて生成される第３データを示す図である。図８の例では、図４の各出力電圧Ｖｏｕｔが、電源電圧Ｖｄｄ１である１．５［Ｖ］で除算されている。図８の第３データには、−１から２までの０．０３３３ごとの比Ｒ１に対応する出力電流Ｉｏｕｔ［ｍＡ］が含まれている。例えば、−１の比Ｒ１に対応する出力電流Ｉｏｕｔは、−３０［ｍＡ］である。 FIG. 8 is a diagram showing a third data generated based on FIG. In the example of FIG. 8, each output voltage Vout of FIG. 4 is divided by 1.5 [V] which is the power supply voltage Vdd1. The third data in FIG. 8 includes an output current Iout [mA] corresponding to the ratio R1 for each 0.0333 from -1 to 2. For example, the output current Iout corresponding to the ratio R1 of -1 is -30 [mA].
次に、第１推定部１２は、電源電圧Ｖｄｄ２に対する出力電圧Ｖｏｕｔ２の比Ｒ２を算出する（ステップＳ１０２）。
Next, the
続いて、第１推定部１２は、第３データを参照して、比Ｒ２に対応する出力電流Ｉｏｕｔを、推定出力電流Ｉｏｕｔ１として取得する（ステップＳ１０３）。より詳細には、第１推定部１２は、第３データに比Ｒ２と一致する比Ｒ１が含まれる場合、当該比Ｒ１に対応する出力電流Ｉｏｕｔを、推定出力電流Ｉｏｕｔ１として取得する。また、第１推定部１２は、第３データに比Ｒ２と一致する比Ｒ１が含まれない場合、比Ｒ２に最も近い比Ｒ１に対応する出力電流Ｉｏｕｔを、推定出力電流Ｉｏｕｔ１として取得する。なお、第１推定部１２は、第３データに比Ｒ２と一致する比Ｒ１が含まれない場合、多項式補間や線形補間により、比Ｒ２に対応する推定出力電流Ｉｏｕｔ１を算出してもよい。
Subsequently, the
一方、補正係数算出部１３は、ＩＢＩＳデータ記憶部１１から第２データを読み出し、読み出した第２データを参照して、電源電圧Ｖｄｄ１に対応する出力電流Ｉｏｕｔを取得する（ステップＳ１０４）。より詳細には、補正係数算出部１３は、第２データに電源電圧Ｖｄｄ１と一致する電源電圧Ｖｄｄが含まれる場合、当該電源電圧Ｖｄｄに対応する出力電流Ｉｏｕｔを取得する。また、補正係数算出部１３は、第２データに電源電圧Ｖｄｄ１と一致する電源電圧Ｖｄｄが含まれない場合、電源電圧Ｖｄｄ１に最も近い電源電圧Ｖｄｄに対応する出力電流Ｉｏｕｔを取得する。なお、補正係数算出部１３は、第２データに電源電圧Ｖｄｄ１と一致する電源電圧Ｖｄｄが含まれない場合、多項式補間や線形補間により、電源電圧Ｖｄｄ１に対応する出力電流Ｉｏｕｔを算出してもよい。
On the other hand, the correction
次に、補正係数算出部１３は、読み出した第２データを参照して、電源電圧Ｖｄｄ２に対応する出力電流Ｉｏｕｔを取得する（ステップＳ１０５）。より詳細には、補正係数算出部１３は、第２データに電源電圧Ｖｄｄ２と一致する電源電圧Ｖｄｄが含まれる場合、当該電源電圧Ｖｄｄに対応する出力電流Ｉｏｕｔを取得する。また、補正係数算出部１３は、第２データに電源電圧Ｖｄｄ２と一致する電源電圧Ｖｄｄが含まれない場合、電源電圧Ｖｄｄ２に最も近い電源電圧Ｖｄｄに対応する出力電流Ｉｏｕｔを取得する。なお、補正係数算出部１３は、第２データに電源電圧Ｖｄｄ２と一致する電源電圧Ｖｄｄが含まれない場合、多項式補間や線形補間により、電源電圧Ｖｄｄ２に対応する出力電流Ｉｏｕｔを算出してもよい。
Next, the correction
続いて、補正係数算出部１３は、電源電圧Ｖｄｄ２に対応する出力電流Ｉｏｕｔを、電源電圧Ｖｄｄ１に対応する出力電流Ｉｏｕｔで除算することにより、補正係数Ｋを算出する（ステップＳ１０６）。
Subsequently, the correction
その後、第２推定部１４は、算出された推定出力電流Ｉｏｕｔ１及び補正係数Ｋを乗算することにより、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する推定出力電流Ｉｏｕｔ２を算出する（ステップＳ１０７）。第２推定部１４は、算出した推定出力電流Ｉｏｕｔ２を、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２と対応付けてＩＢＩＳデータ記憶部１１に記憶させる。
After that, the
図９は、出力電流Ｉｏｕｔの推定の実験結果を示すグラフである。図９の特性カーブＡ〜Ｆは、電源電圧Ｖｄｄ１で動作させた場合の出力電流Ｉｏｕｔを示す第１データを用意された半導体素子について、電源電圧Ｖｄｄ１とは異なる電源電圧Ｖｄｄ２で動作させた場合の出力電流Ｉｏｕｔを推定した推定結果を示している。 FIG. 9 is a graph showing the experimental results of estimating the output current Iout. The characteristic curves A to F of FIG. 9 show the case where the semiconductor element for which the first data indicating the output current Iout when operated at the power supply voltage Vdd1 is operated at a power supply voltage Vdd2 different from the power supply voltage Vdd1. The estimation result which estimated the output current Iout is shown.
特性カーブＡ（図９の細実線）は、半導体素子を実際に電源電圧Ｖｄｄ２で動作させることにより得られた出力電流Ｉｏｕｔの実測値である。推定結果が特性カーブＡに近いほど、出力電流Ｉｏｕｔが精度よく推定されていることを意味する。 The characteristic curve A (thin solid line in FIG. 9) is an actually measured value of the output current Iout obtained by actually operating the semiconductor element at the power supply voltage Vdd2. The closer the estimation result is to the characteristic curve A, the more accurately the output current Iout is estimated.
特性カーブＢ（図９の太実線）は、この半導体素子に用意された第１データである。電源電圧Ｖｄｄ１は電源電圧Ｖｄｄ２とは異なるため、特性カーブＢは、特性カーブＡから大きく離れている。このことからわかるように、第１データにおける出力電流Ｉｏｕｔを直接利用して、電源電圧Ｖｄｄ２の場合の出力電流Ｉｏｕｔの出力波形をシミュレーションすることは困難である。 The characteristic curve B (thick solid line in FIG. 9) is the first data prepared for this semiconductor element. Since the power supply voltage Vdd1 is different from the power supply voltage Vdd2, the characteristic curve B is far from the characteristic curve A. As can be seen from this, it is difficult to directly use the output current Iout in the first data to simulate the output waveform of the output current Iout when the power supply voltage is Vdd2.
特性カーブＣ（図９の一点鎖線）は、本実施形態に係る推定装置１とは異なる従来の第１の方法により推定された推定結果である。第１の方法は、第１データに含まれる出力電流Ｉｏｕｔのうち、電源電圧Ｖｄｄ２と出力電圧Ｖｏｕｔ２との差に対応する出力電流Ｉｏｕｔを、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する出力電流Ｉｏｕｔとして推定する方法である。すなわち、第１の方法によれば、第１データに含まれる、Ｖｏｕｔ＝Ｖｄｄ１−（Ｖｄｄ２−Ｖｏｕｔ２）に対応する出力電流Ｉｏｕｔが、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する出力電流Ｉｏｕｔの推定値となる。
The characteristic curve C (dashed line in FIG. 9) is an estimation result estimated by a conventional first method different from the
例えば、図４の第１データが用意され、Ｖｄｄ２＝１．７［Ｖ］及びＶｏｕｔ２＝０．３［Ｖ］である場合、０．１［Ｖ］（＝１．５［Ｖ］−（１．７［Ｖ］−０．３［Ｖ］））に対応する−１４［ｍＡ］が推定結果となる。図９によれば、特性カーブＣは、特性カーブＢよりは特性カーブＡに近づいているものの、出力電圧Ｖｏｕｔが低い領域では、特性カーブＡから大きく離れていることがわかる。 For example, when the first data of FIG. 4 is prepared and Vdd2 = 1.7 [V] and Vout2 = 0.3 [V], 0.1 [V] (= 1.5 [V]-(1). -14 [mA] corresponding to .7 [V] -0.3 [V])) is the estimation result. According to FIG. 9, it can be seen that the characteristic curve C is closer to the characteristic curve A than the characteristic curve B, but is far from the characteristic curve A in the region where the output voltage Vout is low.
特性カーブＤ（図９の破線）は、本実施形態に係る推定装置１とは異なる従来の第２の方法（特許文献１に記載の方法）により推定された推定結果である。第２の方法は、原点（０Ｖ，０Ａ）のｘｙ座標に第１データをプロットし、各点の基準ベクトルに補正係数を乗算した値を、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する出力電流Ｉｏｕｔとして推定する方法である。補正係数は、電源電圧Ｖｄｄ１と電源電圧Ｖｄｄ２との比（Ｖｄｄ２／Ｖｄｄ１）に相当する。図９によれば、特性カーブＤは、特性カーブＣよりさらに特性カーブＡに近づいているものの、出力電圧Ｖｏｕｔが低い領域では、依然として特性カーブＡから離れていることがわかる。
The characteristic curve D (broken line in FIG. 9) is an estimation result estimated by a conventional second method (method described in Patent Document 1) different from the
特性カーブＥ（図９の点線）は、本実施形態に係る推定装置１とは異なる従来の第３の方法により推定された推定結果である。第３の方法では、上記の第１の方法と、出力電圧Ｖｏｕｔ１で動作させた場合の出力電流Ｉｏｕｔを示す第２データと、が利用される。第３の方法は、第１の方法により推定された出力電流Ｉｏｕｔに、第２データに基づいて算出された補正係数を乗算した値を、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する出力電流Ｉｏｕｔとして推定する方法である。補正係数は、第２データに含まれる、電源電圧Ｖｄｄ２に対応する出力電流Ｉｏｕｔと、電源電圧Ｖｄｄ１に対応する出力電流Ｉｏｕｔと、の比に相当する。
The characteristic curve E (dotted line in FIG. 9) is an estimation result estimated by a conventional third method different from the
例えば、図４の第１データと、図６の第２データと、が用意され、Ｖｄｄ２＝１．７［Ｖ］及びＶｄｄ２＝０．３［Ｖ］である場合、−１４［ｍＡ］（第１の方法により推定された出力電流Ｉｏｕｔ）に、補正係数が乗算される。補正係数は、１．７［Ｖ］に対応する−１７［ｍＡ］を、１．５［Ｖ］に対応する−１５［Ｖ］で除算した、１．１３（＝１．７［ｍＡ］／１５［ｍＡ］）である。したがって、出力電流Ｉｏｕｔは、１４［ｍＡ］に１．１３を乗算した−１５．９［ｍＡ］となる。図９によれば、特性カーブＥは、特性カーブＤよりさらに特性カーブＡに近づいているものの、出力電圧Ｖｏｕｔが中程度の領域では、特性カーブＡからやや離れていることがわかる。
For example, when the first data of FIG. 4 and the second data of FIG. 6 are prepared and Vdd2 = 1.7 [V] and Vdd2 = 0.3 [V], -14 [mA] (No. 1). The output current Iout) estimated by
特性カーブＦ（図９の二点鎖線）は、本実施形態に係る推定装置１により推定された推定結果（推定出力電流Ｉｏｕｔ２）である。図９からわかるように、特性カーブＦは、特性カーブＥよりさらに特性カーブＡに近づいており、出力電圧Ｖｏｕｔのいずれの領域においても、特性カーブＡをよく近似していることがわかる。これは、本実施形態に係る推定装置１が、出力電流Ｉｏｕｔを最も精度よく推定していることを示している。
The characteristic curve F (two-dot chain line in FIG. 9) is an estimation result (estimated output current Iout2) estimated by the
以上説明した通り、本実施形態に係る推定装置１は、第１データ及び第２データに基づいて、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する出力電流Ｉｏｕｔを精度よく推定することができる。したがって、本実施形態に係る推定装置１による推定結果を利用することにより、ユーザは、所望の電源電圧及び出力電圧における出力波形を、精度よくシミュレーションすることができる。
As described above, the
なお、本実施形態に係る推定装置１は、出力波形のシミュレーションを実行する構成を備えてもよい。言い換えると、本実施形態に係る推定装置１は、出力波形のシミュレーションを実行するシミュレーション装置の一部を構成してもよい。この場合、シミュレーション装置は、推定装置１により推定された出力電流Ｉｏｕｔを、シミュレーション結果として出力すればよい。
The
＜第２実施形態＞
第２実施形態に係る推定装置１について、図１０及び図１１を参照して説明する。本実施形態では、出力電流Ｉｏｕｔの推定の要否を判定する推定装置１について説明する。なお、本実施形態に係る推定装置１のハードウェア構成及び推定方法は、第１実施形態と同様である。
<Second Embodiment>
The
まず、本実施形態に係る推定装置１の機能構成について説明する。図１０は、本実施形態に係る推定装置１の機能構成の一例を示す図である。図１０の推定装置１は、要否判定部１５を備える。他の構成は、第１実施形態と同様である。
First, the functional configuration of the
要否判定部１５は、電源電圧Ｖｄｄ１，Ｖｄｄ２及び出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２に基づいて、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する出力電流Ｉｏｕｔの推定（推定出力電流Ｉｏｕｔ２の算出）の要否を判定する。
The
要否判定部１５は、電源電圧Ｖｄｄ１及び電源電圧Ｖｄｄ２が一致する場合、又は出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２が一致する場合、出力電流Ｉｏｕｔの推定は不要と判定する。これは、上記の場合、第１データ又は第２データに含まれる出力電流Ｉｏｕｔを、出力波形のシミュレーションに直接利用できるためである。
The
一方、要否判定部１５は、電源電圧Ｖｄｄ１及び電源電圧Ｖｄｄ２が一致せず、かつ、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２が一致しない場合、出力電流Ｉｏｕｔの推定が必要と判定する。これは、上記の場合、第１データ又は第２データに含まれる出力電流Ｉｏｕｔを、出力波形のシミュレーションに直接利用できないためである。
On the other hand, the
なお、電源電圧Ｖｄｄ１と電源電圧Ｖｄｄ２とが一致するとは、電源電圧Ｖｄｄ１と電源電圧Ｖｄｄ２とが完全に一致することを意味してもよいし、電源電圧Ｖｄｄ１と電源電圧Ｖｄｄ２との誤差が所定の範囲内であることを意味してもよい。所定の範囲は、任意に設定可能である。 The fact that the power supply voltage Vdd1 and the power supply voltage Vdd2 match may mean that the power supply voltage Vdd1 and the power supply voltage Vdd2 completely match, and the error between the power supply voltage Vdd1 and the power supply voltage Vdd2 is predetermined. It may mean that it is within the range. The predetermined range can be set arbitrarily.
同様に、出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２とが一致するとは、出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２とが完全に一致することを意味してもよいし、出力電圧Ｖｏｕｔ１と出力電圧Ｖｏｕｔ２との誤差が所定の範囲内であることを意味してもよい。所定の範囲は、任意に設定可能である。 Similarly, the fact that the output voltage Vout1 and the output voltage Vout2 match may mean that the output voltage Vout1 and the output voltage Vout2 completely match, and the error between the output voltage Vout1 and the output voltage Vout2 is predetermined. It may mean that it is within the range of. The predetermined range can be set arbitrarily.
次に、本実施形態に係る推定装置１による処理について説明する。図１１は、本実施形態に係る推定装置１による処理の一例を示すフローチャートである。以下では、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２は設定済みであるものとする。
Next, the processing by the
まず、要否判定部１５は、ＩＢＩＳデータ記憶部１１から第１データ及び第２データを読み出し、電源電圧Ｖｄｄ１及び出力電圧Ｖｏｕｔ１を取得する（ステップＳ２０１）。
First, the
次に、要否判定部１５は、電源電圧Ｖｄｄ１及び電源電圧Ｖｄｄ２が一致するか判定する（ステップＳ２０２）。電源電圧Ｖｄｄ１及び電源電圧Ｖｄｄ２が一致する場合（ステップＳ２０２のＹＥＳ）、要否判定部１５は、出力電流Ｉｏｕｔの推定は不要と判定する（ステップＳ２０６）。
Next, the
一方、電源電圧Ｖｄｄ１及び電源電圧Ｖｄｄ２が一致しない場合（ステップＳ２０２のＮＯ）、要否判定部１５は、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２が一致するか判定する（ステップＳ２０３）。出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２が一致する場合（ステップＳ２０３のＹＥＳ）、要否判定部１５は、出力電流Ｉｏｕｔの推定は不要と判定する（ステップＳ２０６）。
On the other hand, when the power supply voltage Vdd1 and the power supply voltage Vdd2 do not match (NO in step S202), the
一方、電源電圧Ｖｄｄ１及び電源電圧Ｖｄｄ２が一致しない場合（ステップＳ２０２のＮＯ）、要否判定部１５は、出力電流Ｉｏｕｔの推定が必要と判定する（ステップＳ２０４）。そして、要否判定部１５は、第１推定部１２、補正係数算出部１３及び第２推定部１４に、出力電流Ｉｏｕｔの推定を指示する。この指示に従って、第１推定部１２、補正係数算出部１３及び第２推定部１４は、電源電圧Ｖｄｄ２及び出力電圧Ｖｏｕｔ２に対応する出力電流Ｉｏｕｔを推定する（ステップＳ２０５）。出力電流Ｉｏｕｔの推定方法は、第１実施形態と同様である。すなわち、図７の処理がステップＳ２０５の内部処理に相当する。
On the other hand, when the power supply voltage Vdd1 and the power supply voltage Vdd2 do not match (NO in step S202), the
以上説明した通り、本実施形態によれば、電源電圧Ｖｄｄ１，Ｖｄｄ２及び出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２に基づいて、出力電流Ｉｏｕｔの推定の要否を判定することができる。これにより、出力電流Ｉｏｕｔの余計な推定を抑制することができる。 As described above, according to the present embodiment, it is possible to determine whether or not the output current Iout needs to be estimated based on the power supply voltages Vdd1 and Vdd2 and the output voltages Vout1 and Vout2. This makes it possible to suppress unnecessary estimation of the output current Iout.
なお、本実施形態に係る推定装置１は、出力波形のシミュレーションを実行する構成を備えてもよい。言い換えると、本実施形態に係る推定装置１は、出力波形のシミュレーションを実行するシミュレーション装置の一部を構成してもよい。この場合、シミュレーション装置は、推定装置１により推定が必要と判定された場合、推定装置１により推定された出力電流Ｉｏｕｔ（推定出力電流Ｉｏｕｔ２）を、シミュレーション結果として出力すればよい。
The
一方、シミュレーション装置は、推定装置１により推定が不要と判定された場合、第１データ又は第２データに含まれる、電源電圧Ｖｄｄ１及び出力電圧Ｖｏｕｔ１に対応する出力電流Ｉｏｕｔを、シミュレーション結果として出力すればよい。
On the other hand, when the
また、図１１の例では、要否判定部１５は、電源電圧Ｖｄｄ１及び電源電圧Ｖｄｄ２が一致せず、かつ、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２が一致しない場合に、出力電流Ｉｏｕｔの推定が必要と判定している。しかしながら、要否判定部１５は、電源電圧Ｖｄｄ１及び電源電圧Ｖｄｄ２が一致しない、又は、出力電圧Ｖｏｕｔ１及び出力電圧Ｖｏｕｔ２が一致しない場合に、出力電流Ｉｏｕｔの推定が必要と判定してもよい。この場合も、出力電流Ｉｏｕｔの推定方法は第１実施形態と同様である。
Further, in the example of FIG. 11, the
なお、上記実施形態に挙げた構成等に、その他の要素との組み合わせなど、ここで示した構成に本発明が限定されるものではない。これらの点に関しては、本発明の趣旨を逸脱しない範囲で変更することが可能であり、その応用形態に応じて適切に定めることができる。 The present invention is not limited to the configurations shown here, such as combinations with other elements in the configurations and the like described in the above embodiments. These points can be changed without departing from the spirit of the present invention, and can be appropriately determined according to the application form thereof.
１：推定装置
１１：ＩＢＩＳデータ記憶部
１２：第１推定部
１３：補正係数算出部
１４：第２推定部
１５：要否判定部
1: Estimator 11: IBIS data storage unit 12: First estimation unit 13: Correction coefficient calculation unit 14: Second estimation unit 15: Necessity determination unit
Claims (7)
前記第１データに基づいて、前記第１電源電圧と前記出力電圧との比と、前記出力電流と、の関係を示す第３データを生成し、当該第３データに基づいて、第２電源電圧及び第２出力電圧に対応する第１推定出力電流を算出する第１推定部と、
前記第２データに基づいて、前記第１電源電圧及び前記第２電源電圧に対応する補正係数を算出する補正係数算出部と、
前記第１推定出力電流及び前記補正係数に基づいて、前記第２電源電圧及び前記第２出力電圧に対応する前記出力電流の第２推定出力電流を算出する第２推定部と、
を備える推定装置。 The first data showing the relationship between the output voltage and the output current when the semiconductor element is operated at the first power supply voltage, and the power supply voltage and the output current when the semiconductor element is operated at the first output voltage. An IBIS data storage unit that stores IBIS data including a second data indicating a relationship, and an IBIS data storage unit.
Based on the first data, third data showing the relationship between the ratio of the first power supply voltage to the output voltage and the output current is generated, and based on the third data, the second power supply voltage is generated. And the first estimation unit that calculates the first estimated output current corresponding to the second output voltage,
A correction coefficient calculation unit that calculates a correction coefficient corresponding to the first power supply voltage and the second power supply voltage based on the second data, and a correction coefficient calculation unit.
A second estimation unit that calculates a second estimated output current of the output current corresponding to the second power supply voltage and the second output voltage based on the first estimated output current and the correction coefficient.
Estimator equipped with.
請求項１に記載の推定装置。 The estimation device according to claim 1, wherein the first estimated output current is the output current corresponding to the ratio of the second power supply voltage to the second output voltage.
請求項１又は請求項２に記載の推定装置。 The estimation device according to claim 1 or 2, wherein the correction coefficient is a ratio of the output current corresponding to the first power supply voltage and the output current corresponding to the second power supply voltage.
請求項１乃至請求項３のいずれか１項に記載の推定装置。 Wherein when the first power supply voltage and said second power supply voltage is matched, the second power supply voltage and the estimated claims, further comprising a necessity determining unit determines that the unnecessary of the output current corresponding to the second output voltage The estimation device according to any one of claims 1 to 3.
請求項１乃至請求項３のいずれか１項に記載の推定装置。 Wherein when the first output voltage and said second output voltage matches said second power supply voltage and the estimated claims, further comprising a necessity determining unit determines that the unnecessary of the output current corresponding to the second output voltage The estimation device according to any one of claims 1 to 3.
前記第１データに基づいて、前記第１電源電圧と前記出力電圧との比と、前記出力電流と、の関係を示す第３データを生成し、当該第３データに基づいて、第２電源電圧及び第２出力電圧に対応する第１推定出力電流を算出する第１推定工程と、
前記第２データに基づいて、前記第１電源電圧及び前記第２電源電圧に対応する補正係数を算出する補正係数算出工程と、
前記第１推定出力電流及び前記補正係数に基づいて、前記第２電源電圧及び前記第２出力電圧に対応する前記出力電流の第２推定出力電流を算出する第２推定工程と、
を含む推定方法。 The first data showing the relationship between the output voltage and the output current when the semiconductor element is operated at the first power supply voltage, and the power supply voltage and the output current when the semiconductor element is operated at the first output voltage. An IBIS data storage process for storing IBIS data including a second data showing a relationship, and an IBIS data storage process.
Based on the first data, third data showing the relationship between the ratio of the first power supply voltage to the output voltage and the output current is generated, and based on the third data, the second power supply voltage is generated. And the first estimation process for calculating the first estimated output current corresponding to the second output voltage,
A correction coefficient calculation step of calculating a correction coefficient corresponding to the first power supply voltage and the second power supply voltage based on the second data, and a correction coefficient calculation step.
A second estimation step of calculating a second estimated output current of the output current corresponding to the second power supply voltage and the second output voltage based on the first estimated output current and the correction coefficient.
Estimating method including.
前記第１データに基づいて、前記第１電源電圧と前記出力電圧との比と、前記出力電流と、の関係を示す第３データを生成し、当該第３データに基づいて、第２電源電圧及び第２出力電圧に対応する第１推定出力電流を算出する第１推定工程と、
前記第２データに基づいて、前記第１電源電圧及び前記第２電源電圧に対応する補正係数を算出する補正係数算出工程と、
前記第１推定出力電流及び前記補正係数に基づいて、前記第２電源電圧及び前記第２出力電圧に対応する前記出力電流の第２推定出力電流を算出する第２推定工程と、
をコンピュータに実行させるためのプログラム。 The first data showing the relationship between the output voltage and the output current when the semiconductor element is operated at the first power supply voltage, and the power supply voltage and the output current when the semiconductor element is operated at the first output voltage. An IBIS data storage process for storing IBIS data including a second data showing a relationship, and an IBIS data storage process.
Based on the first data, third data showing the relationship between the ratio of the first power supply voltage to the output voltage and the output current is generated, and based on the third data, the second power supply voltage is generated. And the first estimation process for calculating the first estimated output current corresponding to the second output voltage,
A correction coefficient calculation step of calculating a correction coefficient corresponding to the first power supply voltage and the second power supply voltage based on the second data, and a correction coefficient calculation step.
A second estimation step of calculating a second estimated output current of the output current corresponding to the second power supply voltage and the second output voltage based on the first estimated output current and the correction coefficient.
A program that lets your computer run.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016231593A JP6852367B2 (en) | 2016-11-29 | 2016-11-29 | Estimator, estimation method and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016231593A JP6852367B2 (en) | 2016-11-29 | 2016-11-29 | Estimator, estimation method and program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018088168A JP2018088168A (en) | 2018-06-07 |
| JP6852367B2 true JP6852367B2 (en) | 2021-03-31 |
Family
ID=62494555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016231593A Active JP6852367B2 (en) | 2016-11-29 | 2016-11-29 | Estimator, estimation method and program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6852367B2 (en) |
-
2016
- 2016-11-29 JP JP2016231593A patent/JP6852367B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018088168A (en) | 2018-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016085166A (en) | Device and method of evaluating storage battery | |
| JP6221884B2 (en) | Estimation program, estimation method, and estimation apparatus | |
| JP2004200461A (en) | Method for simulating semiconductor device characteristics, and semiconductor device characteristics simulator | |
| US9647908B2 (en) | Method, apparatus and system for determining software performance | |
| KR20140005157A (en) | Reputation scoring for online storefronts | |
| CN110032483B (en) | Method, device and medium for adjusting test parameters | |
| TW201413444A (en) | System, method, and computer program product for testing device parameters | |
| JP2015184217A (en) | Estimation program, estimation method, and estimation device | |
| US7937252B2 (en) | CMOS model generating apparatus and method, program of the method and recording medium | |
| JP2015105863A (en) | Estimation program, estimation method, and estimation device | |
| JP6852367B2 (en) | Estimator, estimation method and program | |
| WO2024131784A1 (en) | Power consumption control method and apparatus for graphics processing unit, device, medium and program product | |
| JP2010108360A (en) | Simulation method, information processor, and program | |
| WO2016177239A1 (en) | Electric quantity display method and device | |
| CN104467701B (en) | A kind of voltage correction method and electric terminal of power amplifier | |
| CN111797483A (en) | Method and apparatus for correcting motor balanced electrical signal, and computer readable storage medium | |
| US20120166368A1 (en) | Apparatus for generating a probability graph model using a combination of variables and method for determining a combination of variables | |
| US8630835B2 (en) | Simulation device, simulation method, and recording medium storing program | |
| CN114200315A (en) | Method and device for predicting remaining charging time, electronic equipment and storage medium | |
| CN113361719A (en) | Incremental learning method based on image processing model and image processing method | |
| JP2006221375A (en) | Field effect transistor model, circuit simulation device, circuit simulation method, program for circuit simulation, and recording medium | |
| US20060047492A1 (en) | Circuit simulation methods and systems | |
| US20060015311A1 (en) | Circuit design support method and system | |
| JP5206693B2 (en) | Circuit simulator and circuit simulation method | |
| JP7482921B2 (en) | BATTERY CHARACTERISTICS ESTIMATION DEVICE, BATTERY CHARACTERISTICS ESTIMATION METHOD, AND PROGRAM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210222 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6852367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |