JP6839554B2 - High frequency circuit board - Google Patents
High frequency circuit board Download PDFInfo
- Publication number
- JP6839554B2 JP6839554B2 JP2017019973A JP2017019973A JP6839554B2 JP 6839554 B2 JP6839554 B2 JP 6839554B2 JP 2017019973 A JP2017019973 A JP 2017019973A JP 2017019973 A JP2017019973 A JP 2017019973A JP 6839554 B2 JP6839554 B2 JP 6839554B2
- Authority
- JP
- Japan
- Prior art keywords
- feeding line
- bias feeding
- circuit board
- conductor layer
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 22
- 230000001902 propagating effect Effects 0.000 claims description 8
- 230000002238 attenuated effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
- Waveguide Connection Structure (AREA)
- Microwave Amplifiers (AREA)
Description
本発明は、高周波回路基板に関するものである。 The present invention relates to a high frequency circuit board.
基地局向け高周波回路基板や、マイクロ波加熱装置等の増幅器モジュールを設計する場合、電源側へ流入する高周波信号を十分に減衰させる必要がある。電源側へ流入する高周波信号を十分減衰できない場合、帰還した高周波信号の影響により、利得が不安定になり、最悪の場合、発振に至る等の問題が発生する。 When designing a high-frequency circuit board for a base station or an amplifier module such as a microwave heating device, it is necessary to sufficiently attenuate the high-frequency signal flowing into the power supply side. If the high-frequency signal flowing into the power supply side cannot be sufficiently attenuated, the gain becomes unstable due to the influence of the returned high-frequency signal, and in the worst case, problems such as oscillation occur.
一般的には、特許文献1に示すように、高周波回路から、バイアス給電線路側のλ/4の位置に、増幅すべき周波数に近い自己共振周波数を有するコンデンサを設置することにより、高周波回路から見たバイアス給電線路側のインピーダンスを高くして、電源側へ流入する高周波信号を減衰させることが行われる。
Generally, as shown in
しかし、数十MHz以上の帯域幅を持った変調波信号を扱う場合、線形性の観点から、帯域幅の周波数に対し、バイアス給電線路の寄生インダクタンス成分を極力低く設計する必要があるため、バイアス給電線路は、線路幅が太く、短く、低インピ―ダンスになるように設計される。また、大電流が流れる場合、電流容量の観点からもバイアス給電線路は線路幅が太く設計される。 However, when handling a modulated wave signal with a bandwidth of several tens of MHz or more, it is necessary to design the parasitic inductance component of the bias feeding line as low as possible with respect to the frequency of the bandwidth from the viewpoint of linearity, so bias The power supply line is designed to have a wide line width, a short line width, and a low impedance. Further, when a large current flows, the bias feeding line is designed to have a large line width from the viewpoint of current capacity.
このような、太いバイアス給電線路に対し、特許文献1の方法で高周波信号を減衰させようとすると、40〜50dB程度しか高周波信号が減衰しないため、例えば、50〜60dB以上の高い増幅率を有する増幅器モジュールでは、電源側へ流入する高周波信号を十分減衰できず、前述したような問題が発生する。
When an attempt is made to attenuate a high frequency signal by the method of
また、数〜数十Aの電流が流れるバイアス給電線路では、高周波特性の優れたインダクタを使用することが、性能・コスト的に困難であり、このような場合、特に、数GHzを超える高周波信号において、電源側へ流入する高周波信号を、十分に減衰させることが困難となる。 Further, in a bias feeding line in which a current of several to several tens of A flows, it is difficult to use an inductor having excellent high frequency characteristics in terms of performance and cost. In such a case, a high frequency signal exceeding several GHz is particularly difficult. In, it becomes difficult to sufficiently attenuate the high frequency signal flowing into the power supply side.
そこで、特許文献2に示すように、コンデンサだけではなく、適切な配置でスタブを併用することにより、電源側に流入する高周波信号を減衰させる技術がある。
Therefore, as shown in
しかしながら、特許文献2で開示されている技術では、バイアス給電線路上にスタブを形成、または、スタブを接続することを想定しているため、例えば、比誘電率3.5の基板において、2GHzでは、λ/4が約20mm近くあり、スタブが回路面積を大幅に圧迫し、モジュールの小型化が困難であるという課題がある。
However, in the technique disclosed in
また、回路面積を圧迫せずにスタブを形成しようとした場合、バイアス給電線路の幅を細くする必要があるため、電流容量が確保できず、特許文献2の発明を実施できないという課題がある。
Further, when an attempt is made to form a stub without pressing the circuit area, there is a problem that the current capacity cannot be secured and the invention of
本発明は、以上の点に鑑みてなされたものであり、電流容量を確保しつつ、小型化が可能な高周波回路基板を提供することを目的としている。 The present invention has been made in view of the above points, and an object of the present invention is to provide a high-frequency circuit board that can be miniaturized while ensuring a current capacity.
上記課題を解決するために、本発明は、高周波信号を伝搬する回路パターンと、バイアス給電線路の回路パターンとを少なくとも有する高周波回路基板において、前記バイアス給電線路を有する第1導体層と、前記第1導体層と誘電体層を挟んで配置されるとともに、前記第1導体層と直流的に遮断された第2導体層と、を少なくとも有し、前記第2導体層には、前記バイアス給電線路と電磁結合して前記高周波信号に対応する所定の周波数で共振するスロットが形成されている、ことを特徴とする。
このような構成によれば、電流容量を確保しつつ、小型化が可能な高周波回路基板を提供することができる。
In order to solve the above problems, the present invention comprises a first conductor layer having the bias feeding line and the first conductor layer having the bias feeding line in a high frequency circuit board having at least a circuit pattern for propagating a high frequency signal and a circuit pattern of the bias feeding line. It has at least one conductor layer and a second conductor layer that is arranged with a dielectric layer sandwiched between the first conductor layer and a second conductor layer that is cut off in a direct current manner. It is characterized in that a slot that resonates at a predetermined frequency corresponding to the high frequency signal is formed by electromagnetically coupling with the high frequency signal.
According to such a configuration, it is possible to provide a high-frequency circuit board that can be miniaturized while ensuring the current capacity.
また、本発明は、前記所定の周波数の波長をλとする場合に、前記高周波信号を伝搬する前記回路パターンから、前記バイアス給電線路側にλ/4離れた位置に定在波の節が生じるように前記スロットが配置されていることを特徴とする。
このような構成によれば、回路パターンから見たバイアス給電線路のインピーダンスを高くすることで、電源側に流入する高周波信号を減衰することができる。
Further, in the present invention, when the wavelength of the predetermined frequency is λ, a standing wave node is generated at a position λ / 4 away from the circuit pattern propagating the high frequency signal on the bias feeding line side. The slot is arranged as described above.
According to such a configuration, the high frequency signal flowing into the power supply side can be attenuated by increasing the impedance of the bias feeding line as seen from the circuit pattern.
また、本発明は、前記所定の周波数の波長をλとする場合に、前記高周波信号を伝搬する前記回路パターンから、前記バイアス給電線路側にλ/4離れた位置に接続されたコンデンサから、電源側にλ/4〜5λ/12離れた位置に定在波の節が生じるように前記スロットが配置されていることを特徴とする。
このような構成によれば、コンデンサとスロットとを用いて、電源側に流入する高周波信号をより確実に減衰することができる。
Further, in the present invention, when the wavelength of the predetermined frequency is λ, the power supply is supplied from the capacitor connected to the bias feeding line side at a position λ / 4 away from the circuit pattern propagating the high frequency signal. The slot is arranged so that a standing wave node is generated at a position separated by λ / 4 to 5λ / 12 on the side.
According to such a configuration, the high frequency signal flowing into the power supply side can be more reliably attenuated by using the capacitor and the slot.
また、本発明は、前記スロットが前記バイアス給電線路に沿って複数配置されていることを特徴とする。
このような構成によれば、複数のスロットによって電源側に流入する高周波信号をより確実に減衰することができる。
Further, the present invention is characterized in that a plurality of the slots are arranged along the bias feeding line.
According to such a configuration, the high frequency signal flowing into the power supply side can be more reliably attenuated by the plurality of slots.
また、本発明は、前記所定の周波数の波長をλとする場合に、前記高周波信号を伝搬する前記回路パターンから、前記バイアス給電線路側にλ/4の奇数倍離離れた位置に定在波の節が生じるように複数の前記スロットがそれぞれ配置されていることを特徴とする。
このような構成によれば、回路パターンから見たバイアス給電線路のインピーダンスを高くすることで、電源側に流入する高周波信号をより確実に減衰することができる。
Further, in the present invention, when the wavelength of the predetermined frequency is λ, a standing wave is located at an odd multiple of λ / 4 on the bias feeding line side from the circuit pattern propagating the high frequency signal. It is characterized in that a plurality of the above slots are arranged so as to generate the knots of
According to such a configuration, by increasing the impedance of the bias feeding line seen from the circuit pattern, the high frequency signal flowing into the power supply side can be attenuated more reliably.
また、本発明は、複数の前記スロットは、異なる共振周波数を有することを特徴とする。
このような構成によれば、減衰する高周波信号の帯域幅を広帯域化することができる。
Further, the present invention is characterized in that the plurality of the slots have different resonance frequencies.
According to such a configuration, the bandwidth of the attenuated high frequency signal can be widened.
本発明は、前記スロットは、前記第2導体層において前記バイアス給電線路に沿って設けられた第1空隙部および第2空隙部と、前記第2導体層において前記第1空隙部および前記第2空隙部を接続する第3空隙部と、を有することを特徴とする。
このような構成によれば、簡単な構成によってスタブを構成することができる。
In the present invention, the slot has a first gap portion and a second gap portion provided along the bias feeding line in the second conductor layer, and the first gap portion and the second gap portion in the second conductor layer. It is characterized by having a third void portion connecting the gap portions.
According to such a configuration, the stub can be configured by a simple configuration.
また、本発明は、前記第3空隙部は、前記バイアス給電線路に沿う方向において、前記第1空隙部および前記第2空隙部の端部に形成されていることを特徴とする。
このような構成によれば、簡単な構成によってスタブを構成することができる。
Further, the present invention is characterized in that the third gap is formed at the end of the first gap and the second gap in the direction along the bias feeding line.
According to such a configuration, the stub can be configured by a simple configuration.
また、本発明は、前記第1空隙部、前記第2空隙部、および、前記第3空隙部は、互いの端部を接続したスタブを形成し、前記バイアス給電線路は、前記スタブの少なくとも一部を覆設することを特徴とする。
このような構成によれば、簡単な構成によってスタブを構成することができる。
Further, in the present invention, the first gap portion, the second gap portion, and the third gap portion form a stub connecting the ends thereof, and the bias feeding line is at least one of the stubs. It is characterized by lining the part.
According to such a configuration, the stub can be configured by a simple configuration.
また、本発明は、前記バイアス給電線路に直交する方向において、前記スタブの幅は、前記バイアス給電線路の幅と略一致することを特徴とする。
このような構成によれば、高周波信号をより一層減衰させることができる。
Further, the present invention is characterized in that the width of the stub substantially coincides with the width of the bias feeding line in the direction orthogonal to the bias feeding line.
According to such a configuration, the high frequency signal can be further attenuated.
本発明によれば、電流容量を確保しつつ、小型化が可能な高周波回路基板を提供することができる。 According to the present invention, it is possible to provide a high-frequency circuit board that can be miniaturized while ensuring a current capacity.
次に、本発明の実施形態について説明する。 Next, an embodiment of the present invention will be described.
(A)本発明の第1実施形態の説明
図1は、本発明の第1実施形態に係る高周波回路基板の構成例を示す模式図である。図1に示すように第1実施形態に係る高周波回路基板1は、GND層20、誘電体層30、および、バイアス給電線路40を有し、筐体10の上に配置されている。
(A) Description of First Embodiment of the Present Invention FIG. 1 is a schematic view showing a configuration example of a high-frequency circuit board according to the first embodiment of the present invention. As shown in FIG. 1, the high-
ここで、筐体10は、例えば、金属部材によって構成され、上面(図1のZ軸方向上側の面)の中央部にはザグリ部11がX軸に沿って形成され、Y−Z断面が凹形状を有している。なお、ザグリ部11の幅はW1とされ、深さはD1とされている。
Here, the
GND層20は、例えば、銅箔等によって構成され、GND層20の中央部には、U字形状を有するスロット21がX軸に沿って形成されている。このスロット21によって、矩形形状を有するスタブ22が形成される。なお、スロット21のY軸方向の幅はW2とされ、スタブ22のY軸方向の幅はW3とされている。スロット21およびスタブ22は、ザグリ部11の直上に位置するように形成されている。また、ザグリ部11のY軸方向の幅W1は、スロット21の幅W2よりも広くなるように(W1>W2となるように)形成されている。また、スロット21はザグリ部11の略中央に位置するように配置される。なお、本実施形態においては、GND層20の中央部をU字形状に切り欠き、空隙部21a、21b、21cを設けることでスロット21を形成しているが、この他の構成を用いてスロットを形成する様にしてもよい。
The
誘電体層30は、GND層20とバイアス給電線路40とを電気的に絶縁するようにこれらの間に配置されている。
The
バイアス給電線路40は、銅箔等によって構成され、バイアス用の直流電圧が印加される。バイアス給電線路40は、Y軸方向の幅がW4であり、幅W4はスタブ22の幅W3と略等しくなるように設定される。なお、W4>W3であったり、W4<W3であったりしてもよい。なお、バイアス給電線路40およびスタブ22によって共振回路50が形成される。後述するように、W4=W3である場合に、最も効率良く高周波信号を減衰することができる。
The
図2は、本発明の第1実施形態に係る高周波回路基板1の実際の構成例を示す図である。図2に示すように、高周波回路基板1のGND層20は、例えば、厚さが35μmの銅箔によって構成される。誘電体層30は、例えば、厚さが0.762mmで、比誘電率3.6の誘電体によって構成される。バイアス給電線路40は、例えば、厚さが35μmの銅箔によって構成される。スロット21で囲まれているスタブ22の長さは2.3GHzのλ/4に対応する約18〜20mmに設定されている。また、前述したように、バイアス給電線路40と、GND層20とは電気的には導通していない。なお、以上に例示した寸法は、一例であって、例示した以外の寸法でもよいことはいうまでもない。
FIG. 2 is a diagram showing an actual configuration example of the high
図3(A)は、図2に示す実施形態のバイアス給電線路40に対して10MHzの高周波電圧を印加した場合における電界分布を示し、図3(B)は、図2に示す実施形態に2GHzの高周波電圧を印加した場合における電界分布を示している。図3(A)に示すように、10MHzでは一様な電界分布であるが、2.3GHzではスロット21に電界が集中しており、共振が起きている様子が確認できる。
FIG. 3A shows the electric field distribution when a high frequency voltage of 10 MHz is applied to the
図4は、図2に示す実施形態の周波数特性を示している。この図4に示すように、図2に示す実施形態は、共振周波数である2.3GHzにおいて約16dBの減衰特性を有している。 FIG. 4 shows the frequency characteristics of the embodiment shown in FIG. As shown in FIG. 4, the embodiment shown in FIG. 2 has an attenuation characteristic of about 16 dB at a resonance frequency of 2.3 GHz.
図5は、図2に示す共振回路50の適用例を示している。図5に示すように、共振回路50は、回路パターン60が有する増幅器61の出力側の回路パターンに対してバイアス用の直流電圧を供給するバイアス給電線路70と直流電源の間に配置される。なお、増幅器61は、例えば、2.3GHzを中心周波数とし、帯域幅が、例えば、60〜120MHzの信号を増幅して出力する。前述したように、共振回路50は、2.3GHzが共振周波数になるように設定されていることから、増幅器61が増幅する2.3GHzを中心周波数とする信号を減衰し、電源側に漏洩することを抑制する。
FIG. 5 shows an application example of the
なお、図5の例では示していないが、バイアス給電線路70とGND層20との間にショート用のコンデンサを接続することで、2.3GHzの信号に対して、例えば、40dB程度の減衰量をコンデンサにより得ることができる。このため、図5に示す共振回路50とショート用コンデンサとにより、56dB程度の減衰量を得ることができることから、例えば、増幅器61のゲインが50dBであっても、電源側に漏洩する2.3GHzの高周波信号を十分に減衰させる。これにより、利得特性が不安定になったり、発振したりすることを防止できる。
Although not shown in the example of FIG. 5, by connecting a short-circuit capacitor between the
以上に説明したように、本発明の第1実施形態によれば、バイアス給電線路40と電気的(正確には直流的)に導通していないGND層20に対して、バイアス給電線路40と電磁結合して特定の周波数で共振する共振回路50を形成することにより、バイアス給電線路40の電流容量を確保したまま、回路面積を拡大せずに、電源側に流入する高周波信号をすることが減衰できる。これにより、利得特性が不安定になったり、発振したりすることを防止できる。
As described above, according to the first embodiment of the present invention, the
(B)本発明の第2実施形態の説明
図6は、本発明の第2実施形態の構成例を示す図である。なお、図6において、図5と対応する部分には同一の符号を付してその説明を省略する。図6では、図5と比較すると、増幅器61の給電点Pからλ/4波長離れた位置に、定在波の節がくるように共振回路50が配置されている。
(B) Explanation of Second Embodiment of the Present Invention FIG. 6 is a diagram showing a configuration example of the second embodiment of the present invention. In FIG. 6, the same reference numerals are given to the portions corresponding to those in FIG. 5, and the description thereof will be omitted. In FIG. 6, as compared with FIG. 5, the
図7は、共振回路50のそれぞれの部分の電圧振幅を示す図である。この図7に示すように、共振周波数の高周波信号(例えば、2.3GHzの信号)を共振回路50に供給された場合、図中黒丸で示す節の電圧振幅が0となり、スタブ22の先端部分が最大振幅となる定在波が発生する。このような定在波が発生すると、図中黒丸で示す節については共振周波数においてGND層20と短絡(ショート)に近い状態となる。
FIG. 7 is a diagram showing voltage amplitudes of each portion of the
第2実施形態では、増幅器61の給電点Pからλ/4の位置に共振回路の節が生じるように共振回路50を配置することで、節に該当する部分をGND層20と短絡状態にし、高周波回路から見たバイアス給電線路40のインピーダンスを高くすることができるので、電源側へ流入する高周波信号を減衰することができる。また、第2実施形態では、十分な減衰量を確保できることから、ショート用のコンデンサを削減できるため、小型化および低コスト化に貢献できる。
In the second embodiment, the
以上に説明したように、本発明の第2実施形態では、増幅器61の給電点Pからλ/4の位置に共振回路50の共振時における節がくるように配置したので、利得特性が不安定になったり、発振したりすることを防止できるだけでなく、ショート用のコンデンサを削減することができる。これにより、一層の小型化および低コスト化に貢献できる。
As described above, in the second embodiment of the present invention, the gain characteristic is unstable because the node of the
(C)本発明の第3実施形態の説明
図8は、本発明の第3実施形態の構成例を示す図である。なお、図8において、図6と対応する部分には同一の符号を付してその説明を省略する。図8では図6と比較すると、給電点Pからλ/4離れたバイアス給電線路70に対してコンデンサ63が接続されている。また、コンデンサ63の接続点からλ/4〜5λ/12の位置に共振回路50が接続されている。これら以外の構成は、図6と同様である。
(C) Explanation of Third Embodiment of the Present Invention FIG. 8 is a diagram showing a configuration example of the third embodiment of the present invention. In FIG. 8, the parts corresponding to those in FIG. 6 are designated by the same reference numerals, and the description thereof will be omitted. In FIG. 8, as compared with FIG. 6, the capacitor 63 is connected to the
図9は、図8に示す第3実施形態の周波数特性を示している。この図9において、太い実線で示す直線は、コンデンサ63のみを付加し、共振回路50を付加しない場合の周波数特性を示している。この直線に示すように、コンデンサ63のみを付加した場合には、2.1〜2.5GHzの帯域においては、略−40dB程度の略フラットな減衰特性を有している。また、間隔が狭い太い破線で示す曲線は、コンデンサ63の接続点から2λ/12(=λ/6)の位置に定在波の節がくるように共振回路50を接続した場合の周波数特性を示している。間隔が広い太い破線で示す曲線は、コンデンサ63の接続点から3λ/12(=λ/4)の位置に定在波の節がくるように共振回路50を接続した場合の周波数特性を示している。太い一点鎖線で示す曲線は、コンデンサ63の接続点から4λ/12(=λ/3)の位置に定在波の節がくるように共振回路50を接続した場合の周波数特性を示している。太い二点鎖線で示す曲線は、コンデンサ63の接続点から5λ/12の位置に定在波の節がくるように共振回路50を接続した場合の周波数特性を示している。細い実線で示す曲線は、コンデンサ63の接続点から6λ/12(=λ/2)の位置に定在波の節がくるように共振回路50を接続した場合の周波数特性を示している。間隔が狭い細い破線で示す曲線は、コンデンサ63の接続点から7λ/12の位置に定在波の節がくるように共振回路50を接続した場合の周波数特性を示している。間隔が広い細い破線で示す曲線は、コンデンサ63の接続点から8λ/12の位置に定在波の節がくるように共振回路50を接続した場合の周波数特性を示している。
FIG. 9 shows the frequency characteristics of the third embodiment shown in FIG. In FIG. 9, the straight line shown by the thick solid line shows the frequency characteristics when only the capacitor 63 is added and the
図9に示すグラフの比較から、λ/6と2λ/3の位置で、急激に減衰量が劣化していることが分かる。また、λ/4〜5λ/12の間で、十分な減衰量を確保できていることが分かる。以上から、コンデンサ63から電源側にλ/4〜5λ/12の位置に、定在波の節がくるように共振回路50を設置することにより、より大きな効果を得ることができる。
From the comparison of the graphs shown in FIG. 9, it can be seen that the amount of attenuation deteriorates sharply at the positions of λ / 6 and 2λ / 3. Further, it can be seen that a sufficient amount of attenuation can be secured between λ / 4 and 5λ / 12. From the above, a larger effect can be obtained by installing the
以上に説明したように、本発明の第3実施形態では、増幅器61の給電点Pからλ/4の位置にコンデンサ63を接続するとともに、コンデンサ63の接続点からλ/4〜5λ/12の位置に、定在波の節がくるように共振回路50を設置するようにしたので、利得特性が不安定になったり、発振したりすることを防止できるだけでなく、効率良く高周波信号を減衰することができる。
As described above, in the third embodiment of the present invention, the capacitor 63 is connected at the position of λ / 4 from the feeding point P of the amplifier 61, and the connection point of the capacitor 63 is λ / 4 to 5λ / 12. Since the
(D)本発明の第4実施形態の説明
図10は、本発明の第4実施形態の構成例を示す図である。第4実施形態では、複数の共振回路50を直列接続して使用する。より詳細には、第4実施形態では、複数のスロット21をバイアス給電線路70に沿って設ける。なお、直列接続する際には、隣接する共振回路50の節同士の距離が、(2n+1)λ/4(n=0,1,2,・・・)となるように設定される。
(D) Explanation of Fourth Embodiment of the Present Invention FIG. 10 is a diagram showing a configuration example of the fourth embodiment of the present invention. In the fourth embodiment, a plurality of
図11は、直列接続する共振回路50の個数による周波数特性の変化を示す図である。この図11において、実線は共振回路50を1個用いた場合の周波数特性を示し、間隔が短い破線は共振回路50を2個直列接続した場合の周波数特性を示し、間隔が長い破線は共振回路50を3個直列接続した場合の周波数特性を示している。図11に示すように、直列接続する共振回路50の個数が多いほど、減衰量が大きくなる。
FIG. 11 is a diagram showing a change in frequency characteristics depending on the number of
図12は、2個の共振回路50を直列接続した場合において、接続する間隔(節間の間隔)による周波数特性の変化を示す図である。図12の実線は2個の共振回路50の節間の間隔をλ/4に設定した場合の周波数特性を示し、間隔が短い破線は2個の共振回路50の節間の間隔をλ/2に設定した場合の周波数特性を示し、間隔が長い破線は2個の共振回路50の節間の間隔を3λ/4に設定した場合の周波数特性を示し、一点鎖線は2個の共振回路50の節間の間隔をλに設定した場合の周波数特性を示している。図12に示すように、共振回路50に生じる定在波の節の間隔がλ/4の奇数倍で設置されている場合により大きい減衰量を得ることができる。
FIG. 12 is a diagram showing a change in frequency characteristics depending on the connection interval (internode interval) when two
以上に説明したように、本発明の第4実施形態では、複数個(2個以上)の共振回路50を直列接続するとともに、隣接する共振回路50の節間の間隔がλ/4の奇数倍になるように設定するようにしたので、利得特性が不安定になったり、発振したりすることを防止できるだけでなく、複数個の共振回路50を直列接続した場合に、効率良く高周波信号を減衰することができる。なお、複数の共振回路50を直列接続した場合には、1個の場合に比較して減衰量が大きくなるので、コンデンサ63を省略することができる。コンデンサ63は、高い周波数まで対応可能で、かつ、高い耐電圧特性を有する必要があるため、一般的に高価である。このため、コンデンサ63を省略することで、低コスト化を図ることかできる。
As described above, in the fourth embodiment of the present invention, a plurality of (two or more)
(E)本発明の第5実施形態の説明
図13は、本発明の第5実施形態の構成例を示す図である。第5実施形態では、共振周波数が異なる複数の共振回路50−1,50−2を直列接続して使用する。なお、共振回路50−1,50−2は、図2と同様の構成とされるが、共振周波数が異なるように構成される。また、直列接続する際には、共振回路50−1,50−2の節同士の距離が、(2n+1)λ/4(n=0,1,2,・・・)となるように設定される。また、共振回路50−1は共振周波数がf1に設定され、共振回路50−2は共振周波数がf2に設定される。なお、一例として、f1>f2に設定することができる。
(E) Description of the Fifth Embodiment of the Present Invention FIG. 13 is a diagram showing a configuration example of the fifth embodiment of the present invention. In the fifth embodiment, a plurality of resonance circuits 50-1, 50-2 having different resonance frequencies are connected in series and used. The resonance circuits 50-1 and 50-2 have the same configuration as that of FIG. 2, but are configured so that the resonance frequencies are different. Further, when connecting in series, the distance between the nodes of the resonant circuits 50-1, 50-2 is set to be (2n + 1) λ / 4 (n = 0, 1, 2, ...). To. Further, the resonance frequency of the resonance circuit 50-1 is set to f1, and the resonance frequency of the resonance circuit 50-2 is set to f2. As an example, f1> f2 can be set.
図14は、直列接続する共振回路50−1,50−2の共振周波数f1,f2を変化させた場合の周波数特性を示す図である。図14において、実線はf1=f2=2.3GHzに設定した場合の周波数特性を示し、破線はf1=2.2GHzおよびf2=2.3GHzに設定した場合の周波数特性を示している。図14に示すように、f1=2.2GHzおよびf2=2.3GHzに設定した場合には、特性を広帯域化することができる。 FIG. 14 is a diagram showing frequency characteristics when the resonance frequencies f1 and f2 of the resonance circuits 50-1 and 50-2 connected in series are changed. In FIG. 14, the solid line shows the frequency characteristics when f1 = f2 = 2.3 GHz is set, and the broken line shows the frequency characteristics when f1 = 2.2 GHz and f2 = 2.3 GHz are set. As shown in FIG. 14, when f1 = 2.2 GHz and f2 = 2.3 GHz are set, the characteristics can be widened.
なお、図14の例では、2個の共振回路50−1,50−2を直列接続するようにしたが、3個以上の共振回路を直列接続するようにしてもよい。 In the example of FIG. 14, two resonance circuits 50-1 and 50-2 are connected in series, but three or more resonance circuits may be connected in series.
以上に説明したように、本発明の第4実施形態では、共振周波数が異なる複数個の共振回路50を直列接続するとともに、隣接する共振回路50の節間の間隔がλ/4の奇数倍になるように設定するようにしたので、利得特性が不安定になったり、発振したりすることを防止できるだけでなく、高周波信号が帯域幅を有する場合には、当該帯域幅に応じてf1,f2を設定することで、高周波信号を確実に減衰することができる。
As described above, in the fourth embodiment of the present invention, a plurality of
(F)変形実施形態の説明
以上の各実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、共振回路50として、図15(A)〜(I)に示す構造のものを使用するようにしてもよい。
(F) Description of Modified Embodiments It goes without saying that each of the above embodiments is an example, and the present invention is not limited to the cases described above. For example, as the
より詳細には、図15(A)は、スタブ22の幅が図2の場合よりも狭く設定されている。このような構成でも、電源側に漏洩する高周波信号を減衰することで、利得特性が不安定になったり、発振したりすることを防止できる。また、図15(B)は、スロット21およびスタブ22が途中で右方向に折れ曲がっている構成例である。図15(C)は、スロット21およびスタブ22の幅方向の半分(右半分)がバイアス給電線路40と重複し、残りの半分(左半分)が重複しない位置関係に配置されている構成例である。図15(D)は、スロット21およびスタブ22がバイアス給電線路40と略直交する位置関係に配置されている構成例である。図15(E)は、スロット21およびスタブ22がバイアス給電線路40と斜めに交差する位置関係に配置されている構成例である。図15(F)は、スロット21に対して、上下方向から2つのスタブが伸出する構成例である。図15(G)は、スロット21に対して、上下方向から2つのスタブが伸出するとともに、スロット21および2つのスタブとバイアス給電線路40とが略直交する位置関係とされている構成例である。図15(H)は、共振回路50に生じる定在波の節が電源側に位置する構成例である。図15(I)は、スロット21のみが形成され、スタブ22を有しない構成例である。
More specifically, in FIG. 15A, the width of the
図15(A)〜(I)に示す構成例を用いた場合でも、高周波信号を減衰すること
ができるので、利得特性が不安定になったり、発振したりすることを防止できる。
Even when the configuration examples shown in FIGS. 15A to 15I are used, the high frequency signal can be attenuated, so that the gain characteristics can be prevented from becoming unstable or oscillating.
また、図16は、スロット21およびスタブ22の長さL2の部分がバイアス給電線路40と重複する位置に配置され、スロット21およびスタブ22の長さ(L1−L2)の部分がバイアス給電線路40と重複しない位置に配置される構成例である。図17は、図16に示す構成例において、L2/L1を変化させた場合における共振回路50の周波数特性を示す図である。図17に示すように、L2/L1が0%である場合、すなわち、スロット21およびスタブ22がバイアス給電線路40と重複しない場合には減衰量は−3dB程度であるが、L2/L1が7%,14%,23%,47%,90%と増加するにつれて減衰量が大きくなる。この結果、図16に示す構成例では、L2/L1の割合を調整することで所望の減衰量を得ることができる。また、図17に示す結果から、スロット21およびスタブ22とバイアス給電線路40との重複する面積が大きい程、減衰量が大きくなることが分かる。このことから、W3=W4となる様スロット21およびスタブ22を設計することが好ましい。
Further, in FIG. 16, the portion of the
また、以上の各実施形態では、GND層20およびバイアス給電線路40は、銅箔によって構成するようにしたが、導電性の金属であれば、銅以外の金属箔を用いるようにしてもよい。例えば、金、銀、アルミニウム等の箔を用いたり、これらのメッキを用いたりするようにてもよい。また、メッキではなく、導電性の金属を蒸着するようにしてもよい。あるいは、導電性のペースト(例えば、銅ペースト)を表面に塗布するようにしてもよい。
Further, in each of the above embodiments, the
また、図1に示す第1実施形態では、筐体10にザグリ部11を設けるようにしたが、筐体10が導電性でない場合(例えば、樹脂等によって構成される場合)には、ザグリ部11は必ずしも設ける必要はない。
Further, in the first embodiment shown in FIG. 1, the counterbore portion 11 is provided in the
1 高周波回路基板
10 筐体
11 ザグリ部
20 GND層(第2導体層)
21 スロット
21a 空隙部(第1空隙部)
21b 空隙部(第2空隙部)
21c 空隙部(第3空隙部)
22 スタブ
30 誘電体層
40 バイアス給電線路(第1導体層)
50 共振回路
60 回路パターン
61 増幅器
62 整合回路
63 コンデンサ
70 バイアス給電線路
1 High-
21 Slot 21a Void part (1st gap part)
21b gap (second gap)
21c gap (third gap)
22
50
Claims (7)
前記バイアス給電線路を有する第1導体層と、
前記第1導体層と誘電体層を挟んで配置されるとともに、前記第1導体層と直流的に遮断された第2導体層と、を少なくとも有し、
前記第2導体層には、前記バイアス給電線路と電磁結合して前記高周波信号に対応する所定の周波数で共振するスロットが形成されており、
前記所定の周波数の波長をλとする場合に、前記高周波信号を伝搬する前記回路パターンから、前記バイアス給電線路側にλ/4離れた位置に接続されたコンデンサから、電源側にλ/4〜5λ/12離れた位置に定在波の節が生じるように前記スロットが配置されている
ことを特徴とする高周波回路基板。 In a high-frequency circuit board having at least a circuit pattern for propagating a high-frequency signal and a circuit pattern for a bias feeding line.
The first conductor layer having the bias feeding line and
It has at least a first conductor layer and a second conductor layer that is arranged so as to sandwich the dielectric layer and that is shielded from the first conductor layer in a direct current manner.
The second conductor layer is formed with a slot that is electromagnetically coupled to the bias feeding line and resonates at a predetermined frequency corresponding to the high frequency signal .
When the wavelength of the predetermined frequency is λ, the capacitor connected to the bias feeding line side at a position λ / 4 away from the circuit pattern propagating the high frequency signal is λ / 4 to the power supply side. A high-frequency circuit board characterized in that the slots are arranged so that a standing wave node is generated at a position separated by 5λ / 12.
前記バイアス給電線路を有する第1導体層と、
前記第1導体層と誘電体層を挟んで配置されるとともに、前記第1導体層と直流的に遮断された第2導体層と、を少なくとも有し、
前記第2導体層には、前記バイアス給電線路と電磁結合して前記高周波信号に対応する所定の周波数で共振するスロットが形成されており、
前記スロットが前記バイアス給電線路に沿って複数配置されており、
前記所定の周波数の波長をλとする場合に、前記高周波信号を伝搬する前記回路パターンから、前記バイアス給電線路側にλ/4の奇数倍離れた位置に定在波の節が生じるように複数の前記スロットがそれぞれ配置されている
ことを特徴とする高周波回路基板。 In a high-frequency circuit board having at least a circuit pattern for propagating a high-frequency signal and a circuit pattern for a bias feeding line.
The first conductor layer having the bias feeding line and
It has at least a first conductor layer and a second conductor layer that is arranged so as to sandwich the dielectric layer and that is shielded from the first conductor layer in a direct current manner.
The second conductor layer is formed with a slot that is electromagnetically coupled to the bias feeding line and resonates at a predetermined frequency corresponding to the high frequency signal.
A plurality of the slots are arranged along the bias feeding line, and the slots are arranged along the bias feeding line .
When the wavelength of the predetermined frequency is λ, a plurality of standing wave nodes are generated on the bias feeding line side at an odd multiple of λ / 4 from the circuit pattern propagating the high frequency signal. high frequency circuit board you wherein slots are arranged.
前記第2導体層において前記第1空隙部および前記第2空隙部を接続する第3空隙部と、
を有することを特徴とする請求項1乃至3のいずれか1項に記載の高周波回路基板。 The slot includes a first gap portion and a second gap portion provided along the bias feeding line in the second conductor layer, and a second gap portion.
In the second conductor layer, the first gap portion and the third gap portion connecting the second gap portion and the third gap portion are
The high frequency circuit board according to any one of claims 1 to 3 , wherein the high frequency circuit board has.
前記バイアス給電線路は、前記スタブの少なくとも一部を覆設する
ことを特徴とする請求項4または5に記載の高周波回路基板。 The first gap, the second gap, and the third gap form a stub that connects the ends of each other.
The high-frequency circuit board according to claim 4 or 5 , wherein the bias feeding line covers at least a part of the stub.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017019973A JP6839554B2 (en) | 2017-02-06 | 2017-02-06 | High frequency circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017019973A JP6839554B2 (en) | 2017-02-06 | 2017-02-06 | High frequency circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018129597A JP2018129597A (en) | 2018-08-16 |
JP6839554B2 true JP6839554B2 (en) | 2021-03-10 |
Family
ID=63173271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017019973A Active JP6839554B2 (en) | 2017-02-06 | 2017-02-06 | High frequency circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6839554B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09289421A (en) * | 1996-04-24 | 1997-11-04 | Kyocera Corp | High frequency power amplifier |
JP2001016053A (en) * | 1999-06-29 | 2001-01-19 | Kyocera Corp | Power amplifier for high frequency |
JP4511478B2 (en) * | 2005-04-25 | 2010-07-28 | 京セラ株式会社 | BANDPASS FILTER, HIGH FREQUENCY MODULE, AND RADIO COMMUNICATION DEVICE USING THE SAME |
JP4624401B2 (en) * | 2007-12-17 | 2011-02-02 | シャープ株式会社 | High frequency circuit and receiver |
-
2017
- 2017-02-06 JP JP2017019973A patent/JP6839554B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018129597A (en) | 2018-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101405068B1 (en) | High-frequency signal line | |
KR100836213B1 (en) | Antenna, radio device, method of designing antenna, and method of measuring operating frequency of antenna | |
EP1628359B1 (en) | Small planar antenna with enhanced bandwidth and small strip radiator | |
JP2016171329A (en) | Circuit board with noise suppression structure | |
US9705194B2 (en) | Antenna module | |
JP7122523B2 (en) | antenna device | |
WO2019138603A1 (en) | Waveguide microstrip line converter and antenna device | |
JP4636950B2 (en) | Transmission circuit, antenna duplexer, high-frequency switch circuit | |
JP2011223203A (en) | Waveguide/planar line converter and high frequency circuit | |
US11476580B2 (en) | Antenna and communication device | |
JP2009182786A (en) | Laminated antenna | |
JP6687303B2 (en) | Transducer and antenna device | |
CN114447568A (en) | Antenna assembly and electronic equipment | |
JP6839554B2 (en) | High frequency circuit board | |
JP4601573B2 (en) | Waveguide converter | |
CN112544015B (en) | Waveguide slot antenna | |
JP4602240B2 (en) | Short-circuit means, tip short-circuit stub including short-circuit means, resonator, and high-frequency filter | |
JP4200684B2 (en) | Waveguide / transmission line converter | |
JP2006081160A (en) | Transmission path converter | |
JP7072743B2 (en) | Heat dissipation structure, high frequency circuit and antenna device | |
US20230253946A1 (en) | Filter device | |
JP2005151165A (en) | High-frequency resonance circuit, and oscillator using the same | |
JP7077137B2 (en) | Transmission lines and connectors | |
WO2019208675A1 (en) | Oscillation device, and oscillation frequency adjusting method | |
JP2023149557A (en) | microstrip antenna |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191122 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20200117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210215 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6839554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |