JP6838213B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP6838213B2 JP6838213B2 JP2019008909A JP2019008909A JP6838213B2 JP 6838213 B2 JP6838213 B2 JP 6838213B2 JP 2019008909 A JP2019008909 A JP 2019008909A JP 2019008909 A JP2019008909 A JP 2019008909A JP 6838213 B2 JP6838213 B2 JP 6838213B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- regulator
- terminal
- power supply
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012544 monitoring process Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
作する内部回路を有する電子装置に係り、特に内部回路のスタンバイ電流の計測が容易な
電子装置に関する。
ン後のスタンバイ電流の計測に対する配慮は欠けていた。
路104はバッテリ電源ライン106と、バッテリ電源ライン106の電圧を監視する電
圧監視回路500と、基準電圧を発生するバンドギャップリフャレンス512と、レギュ
レータ回路104の出力電圧を制御する定電圧発生用トランジスタ503と、電圧監視回
路500の信号に応じて分圧比を切り換えてレギュレータ回路104の出力電圧を分圧す
る分圧比切り換え回路502と、バンドギャップリフャレンス512と分圧比切り換え回
路502の出力の差電圧から定電圧発生用トランジスタ503を制御するアンプ回路50
1と、レギュレータ回路104の出力電圧を内部回路(バーンインの必要なLSIなど)
へ接続するレギュレータ出力ライン105より構成される。電圧監視回路500はコンパ
レータ511と、抵抗R1、R2から構成され、分圧比切り換え回路502は抵抗R3、
R4、R5とMOSトランジスタ510から構成される。
変化させて内部回路へバーンイン電圧を印加できるようにしている。しかし、バーンイン
後の内部回路の故障判定は動作確認のみであった。バーンインによるLSIの故障はLS
Iを構成するMOSトランジスタの酸化膜のリーク電流の増加から始まり、その後、動作
不良に発展する。この為、動作確認のみでは故障の初期段階であるリーク電流の増加を検
出できない。リーク電流の増加したLSIはリーク電流の小さいLSIに比べて動作不良
に至る時間が早く、製品寿命を確実に確保する為にはバーンイン後にリーク電流の増加を
検出する必要がある。リーク電流の増加を検出する為にLSIには一般的にスタンバイ端
子があり、スタンバイ端子をアクティブにすることでLSIの消費電流をほぼゼロにでき
、この時の消費電流をスタンバイ電流と称し、このスタンバイ電流はLSI内部のリーク
電流に依存する。つまり、スタンバイ端子をアクティブにすることでバーンインによって
生じたLSI内部のリーク電流の増加をスタンバイ電流を計測することで検出できる。し
かし、本電子装置では内部回路(バーンインの必要なLSIなど)のスタンバイ電流を計
測する機能が無く、製品寿命を確実に確保することが困難であった。
できる電子装置を提供することにある。
イ電流の計測を容易にできる電子装置を提供できる。
1は第1の実施例の電子装置の構成、図2は第1の実施例の電子装置の動作チャート、図
3は電源端子2の電圧とレギュレータ5の出力電圧の関係である。
ンイン端子3と、スタンバイ信号を印加するスタンバイ端子4と、電源端子2の電圧から
所定の電圧を生成するレギュレータ5と、レギュレータ5の出力電圧によって動作する内
部回路16とから構成される。レギュレータ5は基準電圧を発生する基準電圧源6と、レ
ギュレータ5の出力電圧Vcrtを分圧する固定抵抗14、15と、スタンバイ信号に応
じて固定抵抗14、15への電流を遮断するMOSトランジスタ13と、抵抗14、15
で分圧された電圧と基準電圧源6の出力電圧との差電圧を増幅する増幅器7と、増幅器7
の出力によって駆動されるMOSトランジスタ9、12と、MOSトランジスタ9、12
によってベース電流を制御されるトランジスタ11と、トランジスタ11のベース電流を
制限する固定抵抗8と、バーンイン信号に応じてMOSトランジスタ9をオン状態にMO
Sトランジスタ12をオフ状態にするMOSトランジスタ10とで構成される。
端子3の電圧(バーンイン信号)はローレベルであり、スタンバイ端子4の電圧(スタン
バイ信号)もローレベルである。このとき電源端子2の電圧Vccは通常時の電源電圧と
して5Vを供給する。この為、レギュレータ5も通常動作するのでレギュレータ5の出力
電圧Vcrtは3.3Vになり、このVcrtによって内部回路16も通常動作する。こ
の時の電源端子2の消費電流Iccは基準電圧源6の消費電流Ibgと増幅器7の消費電
流Iampと固定抵抗14、15へ流れる電流Iresと内部回路16の消費電流Icr
tの合計になる。
(バーンイン信号)をハイレベルし、スタンバイ端子4の電圧(スタンバイ信号)をロー
レベルにする。このとき電源端子2の電圧Vccは通常時の電源電圧として5Vを供給す
る。この時、バーンイン信号によってMOSトランジスタ10がオン状態になるのでMO
Sトランジスタ9はオン状態にMOSトランジスタ12はオフ状態に移行する。この結果
、トランジスタ11のベースとコレクタは固定抵抗8で接続され、レギュレータ5の出力
電圧はVccよりダイオード1個分(約0.6V)下がった電圧4.4Vになる。このこ
とにより内部回路16に4.4Vを供給する。
関係であるが、バーンイン時にはレギュレータ5の出力電圧Vcrtは電源端子2の電圧
Vccよりもダイオード1個分の電圧降下(約0.6V)が生じる。このことによりバー
ンイン端子3にハイレベルを印加するだけで、電源端子2には通常時の電圧を印加したま
まで内部回路16へバーンイン時に印加すべき電圧4.4Vが印加できる。つまり、バー
ンインのために特別な電源を用意する必要が無いのでバーンインを実施するための設備の
簡素化を実現できる。このことは、通常時の電源電圧Vccとバーンイン時に内部回路1
6へ印加する電圧の差分だけレギュレータ回路5で電圧を降下させることで実現できる。
また、バーイン電圧を後から変更したい場合には電源電圧Vccを若干調整することでレ
ギュレータ5の出力電圧を操作できる。つまり、レギュレータ5の出力電圧Vcrtを電
源端子2の電圧Vccとの間に一定の電圧が生じるようにすることでバーンイン装置の簡
素化とバーンイン電圧の変更に対応できる。なお、バーンイン時の電源端子2の電圧Vc
cとレギュレータ5の出力電圧Vcrtの差電圧は電源装置の通常の電源電圧と内部回路
16のバーンイン電圧に応じて任意に設定することが望ましい。また、バーンイン時の電
源端子2の電圧Vccとレギュレータ5の出力電圧Vcrtの間に差電圧を設けることで
、バーンイン端子3にノイズが印加され、誤ってバーンイン状態に移行したとしても内部
回路16へ印加される電圧をバーンイン電圧以下に抑えることができるので内部回路16
の損傷を抑えることができる。
(バーンイン信号)をハイレベルし、スタンバイ端子4の電圧(スタンバイ信号)もハイ
レベルにする。このとき電源端子2の電圧Vccにはスタンバイ時の電源電圧として6V
を供給する。この時、バーンイン信号によってMOSトランジスタ10がオン状態になる
のでMOSトランジスタ9はオン状態にMOSトランジスタ12はオフ状態に移行する。
この結果、トランジスタ11のベースとコレクタは固定抵抗8で接続され、レギュレータ
5の出力電圧はVccよりダイオード1個分(約0.6V)下がった電圧5.4Vになる
。このことにより内部回路16に5.4Vを供給する。
低消費電力状態)に移行する。この結果、基準電圧源6の消費電流Ibgは0に、増幅器
7の消費電流Iampも0に、固定抵抗13、14へ流れる電流Iresも0になる。電
源端子2の消費電流Iccは基準電圧源6の消費電流Ibgと増幅器7の消費電流Iam
pと固定抵抗13、14へ流れる電流Iresと内部回路16の消費電流Icrtの合計
になるので源端子2の電流と内部回路16の消費電流(レギュレータの出力端子の電流)
は等しくなる。また、内部回路16の消費電流Icrtは内部回路が正常であれば0にな
り、内部回路16がバーンインにより故障してリーク電流が増加した場合にはIleak
が流れるので電源端子2の電流Iccは内部回路16が正常であれば0になり、内部回路
16がバーンインにより故障してリーク電流が増加した場合にはIleakが流れる。つ
まり、電源端子2の電流Iccを測定することで内部回路16のスタンバイ電流(リーク
電流の増加)を検出することができる。
路16を切り離し、内部回路16へ個別に電源を接続して電流を計測し、電流の計測後に
レギュレータ5と内部回路16を接続する必要があるが、本実施例ではレギュレータ5の
消費電流を0にするスタンバイ端子を設けることで、電源端子2の電流Iccを測定する
だけで内部回路16のスタンバイ電流を検出することができる。
力電圧を変化させるようにしたので、内部回路16の電源電圧を任意に変更することがで
きる。このことにより内部回路16のスタンバイ電流を計測するのに最適な電源電圧を内
部回路16へ印加することができる。つまり、内部回路16のスタンバイ電流を測定する
為に高めの電源電圧を内部回路16へ印加することができ、より小さい故障によって生じ
るリーク電流の増加を検出可能にした。
態に移行させるバーンイン端子3を設けることで、バーンイン端子3の電圧をハイレベル
にするだけで内部回路16にバーンイン電圧(4.4V)を印加できるようになり、バー
ンインの設備の簡素化を可能にした。
15へ流れる電流を遮断すると共に、バーンイン信号によってMOSトランジスタ10を
オン状態にしてMOSトランジスタ9をオン状態にMOSトランジスタ12をオフ状態に
する。このことにより、電源端子2の電流とレギュレータ5の出力端子の電流を等しくし
た。この結果、内部回路16のスタンバイ電流を電源端子2の電流から計測できるので内
部回路16への電源配線を切り離す必要なしに内部回路16のスタンバイ電流を容易に計
測できるようにした。
第2の実施例の電子装置の構成、図6は第2の実施例の電子装置の動作チャートである。
イン端子3、スタンバイ端子4を削除して、制御端子17と3値論理回路18を付加して
端子数の削減を図ったものである。
7の電圧を0Vにして、電源端子2の電圧Vccには通常時の電源電圧として5Vを供給
する。この時、3値論理回路18によりバーンイン信号はローレベルが出力され、スタン
バイ信号もローレベルが出力される。この結果、レギュレータ5は通常動作するのでレギ
ュレータ5の出力電圧Vcrtは3.3Vを出力し、このVcrtによって内部回路16
も通常動作する。
5Vにして、電源端子2の電圧Vccには通常時の電源電圧として5Vを供給する。この
時、3値論理回路18によりバーンイン信号はハイレベルが出力され、スタンバイ信号に
はローレベルが出力される。この結果、レギュレータ5の出力電圧はVccより約0.6
V下がった電圧4.4Vが出力され内部回路16にバーンイン電圧である4.4Vを供給
する。
10Vにして、電源端子2の電圧Vccにはスタンバイ時の電源電圧として6Vを供給す
る。この時、3値論理回路18によりバーンイン信号はハイレベルが出力され、スタンバ
イ信号にもハイレベルが出力される。この結果、レギュレータ5の出力電圧はVccより
約0.6V下がった電圧5.4Vが出力され内部回路16にスタンバイ電流測定用の電圧
である5.4Vを供給すると共にレギュレータ5および内部回路16をスタンバイ状態に
することで内部回路16のスタンバイ電流を電源端子2の電流から計測可能にした。
値論理回路18のしきい値を高電圧にすることでノイズによる誤動作を減らすことも可能
である。
の実施例の電子装置の構成である。
ジスタ11(NPN型)をPNP型のトランジスタ19に変更した変形例である。第3の
実施例の電子装置ではトランジスタ19をPNP型にしたので固定抵抗8、MOSトラン
ジスタ9を削除してMOSトランジスタ20を付加した。このことでバーンイン信号によ
ってMOSトランジスタ10がオン状態になるのでMOSトランジスタ12をオフ状態に
、MOSトランジスタ20をオン状態に移行させる。この結果、トランジスタ19のベー
スとコレクタは接続され、レギュレータ5の出力電圧はVccより約0.6V下がった電
圧4.4Vになり、内部回路16に4.4Vを供給する。また、スタンバイ状態(バーン
イン端子とスタンバイ端子がハイレベルの状態)においてはMOSトランジスタ12がオ
フ状態なのでトランジスタ19のベース端子からグランドへ流れる電流を遮断する。この
為、電源端子2の電流Iccと内部回路16の電流は等しくなるので、内部回路16のス
タンバイ電流を電源端子2の電流を計測することで測定できる。
の実施例の電子装置の構成である。
ジスタ11(NPN型)をN型のMOSトランジスタ21に変更した変形例である。本実
施例においてもバーンイン信号によってMOSトランジスタ10をオン状態にして、MO
Sトランジスタ12をオフ状態にMOSトランジスタ20をオン状態に移行させる。この
結果、MOSトランジスタ21のゲートとドレインは接続され、レギュレータ5の出力電
圧はVccよりMOSトランジスタ21のしきい値分(約0.6V)下がった電圧4.4
Vになる。このことにより内部回路16に4.4Vを供給する。また、スタンバイ状態(
バーンイン端子とスタンバイ端子がハイレベルの状態)においてはMOSトランジスタ1
2がオフ状態なのでMOSトランジスタ9からグランドへ流れる電流を遮断する。この為
、電源端子2の電流Iccと内部回路16の電流は等しくなるので、内部回路16のスタ
ンバイ電流を電源端子2の電流を計測することで測定できる。
の実施例の電子装置の構成である。
ジスタ11(NPN型)をP型のMOSトランジスタ22に変更した変形例である。第5
の実施例の電子装置はP型のMOSトランジスタ22に変更したのでMOSトランジスタ
9を削除してMOSトランジスタ23を付加した。本実施例においてもバーンイン信号に
よってMOSトランジスタ10がオン状態になり、MOSトランジスタ12をオフ状態に
移行させMOSトランジスタ23をオン状態に移行させる。この結果、MOSトランジス
タ22のゲートとドレインは接続され、レギュレータ5の出力電圧はVccよりMOSト
ランジスタ22のしきい値分(約0.6V)下がった電圧4.4Vになる。このことによ
り内部回路16に4.4Vを供給する。また、スタンバイ状態(バーンイン端子とスタン
バイ端子がハイレベルの状態)においてはMOSトランジスタ12がオフ状態なので抵抗
8からグランドへ流れる電流を遮断する。この為、電源端子2の電流Iccと内部回路1
6の電流は等しくなるので、内部回路16のスタンバイ電流を電源端子2の電流を計測す
ることで測定できる。
第6の実施例の電子装置の構成である。
、MOSトランジスタ9を削除し、インバータ24、ダイオード25、MOSトランジス
タ26を付加した変形例である。第6の実施例の電子装置においてはバーンイン信号によ
ってトランジスタ10をオン状態にして、MOSトランジスタ12をオフ状態に移行させ
、トランジスタ11をオフ状態にすることでトランジスタ11の電流を遮断するとともに
、インバータ24を介してバーンイン信号をMOSトランジスタ26のゲートへ印加して
MOSトランジスタ26をオン状態する。このことで、電源端子2はダイオード25を介
して内部回路16へ接続される。この結果、レギュレータ5の出力電圧は電源端子2の電
圧Vccよりダオード25の降下電圧分(約0.6V)下がった電圧4.4Vになる。こ
のことにより内部回路16に4.4Vを供給する。また、スタンバイ状態(バーンイン端
子とスタンバイ端子がハイレベルの状態)においてはトランジスタ11がオフ状態なので
電源端子2の電流Iccと内部回路16の電流は等しくなる。つまり、内部回路16のス
タンバイ電流を電源端子2の電流を計測することで測定できる。本実施例ではダイオード
25の接続数を変更することで、バーンイン時の電源端子2の電圧と内部回路16の電圧
の差電圧の変更が容易である。この結果、電源端子2の電圧および内部回路16のバーン
イン電圧の変化に対して汎用性を上げることができる。
第7の実施例の電子装置の構成である。
するバーンイン端子29と、スタンバイ信号を印加するスタンバイ端子30と、電源端子
28の電圧から所定の電圧を生成するレギュレータ31と、レギュレータ31の出力電圧
によって動作する内部回路32と、電源端子28の電圧から所定の電圧を生成するレギュ
レータ33と、レギュレータ33の出力電圧によって動作する内部回路34と、電源端子
28の電圧から所定の電圧を生成するレギュレータ35と、レギュレータ35の出力電圧
によって動作する内部回路37と、レギュレータ35の出力電圧を観測する観測端子36
とから構成され、全ての回路が1つ集積回路に集積化されている。
の実施例の動作と全く同じであるが、3個のレギュレータ31、33、35にそれぞれ内
部回路32、34、37が付加した構成となっている。集積回路においては内部回路の構
成に応じて複数のレギュレータを持つことが多い。この様な場合においても第1の実施例
で示した様にバーンイン端子29とスタンバイ端子30を用いて内部回路32、34、3
7の容易なバーンインの実施と、内部回路32、34、37のスタンバイ電流の計測を電
源端子28の電流を測定することで実現できる。なお、本実施例では内部電圧を確認でき
るように観測端子36を設けてレギュレータ35の出力電圧を確認できるようにした。
ータ、6‥基準電圧源、7‥増幅器、8‥固定抵抗、9‥MOSトランジスタ、10‥M
OSトランジスタ、11‥トランジスタ、12‥MOSトランジスタ、13‥MOSトラ
ンジスタ、14‥固定抵抗、15‥固定抵抗、16‥内部回路、17‥制御端子、18‥
3値論理回路、19‥トランジスタ、20‥MOSトランジスタ、21‥MOSトランジ
スタ、22‥MOSトランジスタ、23‥MOSトランジスタ、24‥インバータ、25
‥ダイオード、26‥MOSトランジスタ、27‥電子装置、28‥電源端子、29‥バ
ーンイン端子、30‥スタンバイ端子、31‥レギュレータ、32‥内部回路、33‥レ
ギュレータ、34‥内部回路、35‥レギュレータ、36‥観測端子、37‥内部回路、
104‥レギュレータ回路、105‥レギュレータ出力ライン、106‥バッテリ電源ラ
イン、500‥電圧監視回路、501‥アンプ回路、502‥分圧比切り換え回路、50
3‥定電圧発生用トランジスタ、510‥MOSトランジスタ、511‥コンパレータ、
512‥バンドギャップリフャレンス
Claims (7)
- 電源端子と、
前記電源端子の電圧から出力電圧を生成するレギュレータと、
前記出力電圧によって動作する内部回路と、
前記レギュレータおよび前記内部回路を低消費電力状態にするスタンバイ端子と、
前記レギュレータの前記出力電圧を前記電源端子の電圧に応じて変化する状態に移行させるバーンイン端子とを備え、
前記バーンイン端子に所定の電圧を印加した場合、前記電源端子へ供給される電圧より下がって生成される前記レギュレータの出力電圧を前記内部回路に印加し、
前記スタンバイ端子に前記所定の電圧を印加した場合、前記レギュレータおよび前記内部回路を低消費電力状態とし、前記電源端子の電流と前記レギュレータの出力端子の電流を等しくするようにし、
前記バーンイン端子および前記スタンバイ端子の両方に前記所定の電圧を印加した場合、前記電源端子の電流を測定するだけで前記内部回路のスタンバイ電流を検出することができることを特徴とする電子装置。
- 電源端子と、
前記電源端子の電圧から出力電圧を生成するレギュレータと、
前記出力電圧によって動作する内部回路と、
前記レギュレータの前記出力電圧を前記電源端子の電圧に応じて変化する状態に移行させるバーンイン信号と、前記レギュレータおよび前記内部回路を低消費電力状態に移行させるスタンバイ信号と、を出力する3値論理回路とを有し、
前記3値論理回路に第1の所定の電圧を印加した場合、前記3値論理回路はバーイン信号を出力して前記電源端子へ供給される電圧より下がって生成される前記レギュレータの出力電圧を前記内部回路に印加し、
前記3値論理回路に第2の所定の電圧を印加した場合、前記3値論理回路は前記バーイン信号と前記スタンバイ信号を出力して、前記電源端子へ供給される電圧より下がって生成される前記レギュレータの出力電圧を前記内部回路に印加するとともに前記レギュレータおよび前記内部回路を低消費電力状態とし、前記電源端子の電流と前記レギュレータの出力端子の電流を等しくするようにし、前記電源端子の電流を測定するだけで前記内部回路のスタンバイ電流を検出することができることを特徴とする電子装置。
- 請求項1または2に記載の電子装置において、
前記レギュレータの出力回路をNPN型トランジスタで構成し、
前記NPN型トランジスタのベース端子のグランド側への電流を遮断するスイッチング素子を有することを特徴とする電子装置。 - 請求項1または2に記載の電子装置において、
前記レギュレータの出力回路をPNP型トランジスタで構成し、
前記PNP型トランジスタのベース端子のグランド側への電流を遮断するスイッチング素子を有することを特徴とする電子装置。 - 請求項1または2に記載の電子装置において、
前記レギュレータの出力回路をMOS型トランジスタで構成し、
前記レギュレータの前記出力電圧を前記電源端子の電圧に基づいて電圧降下させるために前記MOS型トランジスタをオン状態にすることを特徴とする電子装置。 - 請求項1または2に記載の電子装置において、
前記電源端子と前記内部回路を接続するスイッチを有し、
前記レギュレータの前記出力電圧を前記電源端子の電圧に基づいて電圧降下させるために前記スイッチをオン状態にすることを特徴とする電子装置。 - 請求項1または2に記載の電子装置において、
前記レギュレータと前記内部回路とを同一集積回路に配置したことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019008909A JP6838213B2 (ja) | 2019-01-23 | 2019-01-23 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019008909A JP6838213B2 (ja) | 2019-01-23 | 2019-01-23 | 電子装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014263806A Division JP2016126359A (ja) | 2014-12-26 | 2014-12-26 | 電子装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019061723A JP2019061723A (ja) | 2019-04-18 |
JP2019061723A5 JP2019061723A5 (ja) | 2019-05-30 |
JP6838213B2 true JP6838213B2 (ja) | 2021-03-03 |
Family
ID=66178620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019008909A Active JP6838213B2 (ja) | 2019-01-23 | 2019-01-23 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6838213B2 (ja) |
-
2019
- 2019-01-23 JP JP2019008909A patent/JP6838213B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019061723A (ja) | 2019-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7135842B2 (en) | Voltage regulator having improved IR drop | |
TWI436591B (zh) | 具有過電壓保護之輸出驅動器及用於輸出驅動器之過電壓保護的方法 | |
CN210129850U (zh) | 输出缓冲电路 | |
US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
US7477104B2 (en) | Power amplifier circuit and test apparatus | |
CN112543021B (zh) | 输入输出电路和电路系统 | |
JP6838213B2 (ja) | 電子装置 | |
JP7162755B2 (ja) | 半導体装置 | |
WO2016104041A1 (ja) | 電子装置 | |
TWI407693B (zh) | 積體電路中之輸出驅動器及積體電路中之差動電流輸出驅動器電路之過電壓保護方法 | |
JP2001306163A (ja) | アナログmosによる過電流保護機能付きレギュレータ回路 | |
US6271692B1 (en) | Semiconductor integrated circuit | |
JP2007514296A (ja) | 集積回路への電力供給方法、システム及びそれに使用される集積回路 | |
US6249134B1 (en) | Semiconductor integrated circuit device and testing method thereof | |
US10027107B2 (en) | Electronic device with reverse voltage protection circuitry for multiple control lines | |
JP3848265B2 (ja) | 電子装置 | |
JP2018097748A (ja) | 電圧異常検出回路及び半導体装置 | |
JP5440512B2 (ja) | 電子回路、回路装置、試験システム、電子回路の制御方法 | |
JP6229040B2 (ja) | 半導体集積回路装置及びこれを備えたセンシングモジュール | |
JP5708457B2 (ja) | 過電流検出回路および負荷駆動装置 | |
JP2016080623A (ja) | 半導体集積回路 | |
JP2020102017A (ja) | 電子装置 | |
JP2008147785A (ja) | プルアップ抵抗遮断用mosトランジスタの駆動回路 | |
JP2024134706A (ja) | 半導体装置 | |
KR100367731B1 (ko) | 내부전원 차단장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200923 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6838213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |