JP6823495B2 - 情報処理装置および画像認識装置 - Google Patents
情報処理装置および画像認識装置 Download PDFInfo
- Publication number
- JP6823495B2 JP6823495B2 JP2017034348A JP2017034348A JP6823495B2 JP 6823495 B2 JP6823495 B2 JP 6823495B2 JP 2017034348 A JP2017034348 A JP 2017034348A JP 2017034348 A JP2017034348 A JP 2017034348A JP 6823495 B2 JP6823495 B2 JP 6823495B2
- Authority
- JP
- Japan
- Prior art keywords
- filter data
- data
- layer
- storage area
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
- G06V10/82—Arrangements for image or video recognition or understanding using pattern recognition or machine learning using neural networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/21—Design or setup of recognition systems or techniques; Extraction of features in feature space; Blind source separation
- G06F18/217—Validation; Performance evaluation; Active pattern learning techniques
- G06F18/2193—Validation; Performance evaluation; Active pattern learning techniques based on specific statistical tests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/24—Classification techniques
- G06F18/245—Classification techniques relating to the decision surface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/40—Extraction of image or video features
- G06V10/44—Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components
- G06V10/443—Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components by matching or filtering
- G06V10/449—Biologically inspired filters, e.g. difference of Gaussians [DoG] or Gabor filters
- G06V10/451—Biologically inspired filters, e.g. difference of Gaussians [DoG] or Gabor filters with interaction between the filter responses, e.g. cortical complex cells
- G06V10/454—Integrating the filters into a hierarchical structure, e.g. convolutional neural networks [CNN]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/94—Hardware or software architectures specially adapted for image or video understanding
Description
Claims (8)
- データを受け付ける入力手段と、
前記データに対して処理を行う畳込みニューラルネットワークを構成する演算ユニットと、
前記演算ユニットで用いるデータを記憶する記憶領域と、
前記処理の結果を出力する出力手段と、を備え、
前記畳込みニューラルネットワークは、
第1の内積演算を含む第1の処理を行う第1の中間層と、
第2の内積演算を含む第2の処理を行う第2の中間層と、を備え、
前記第1の内積演算のための第1のフィルタデータと、前記第2の内積演算のための第2のフィルタデータのビット幅が異なり、
前記記憶領域は、フィルタデータ記憶領域を備え、
前記フィルタデータ記憶領域は、
第1のビット幅を有する第1のフィルタデータを記憶する第1の領域と、
第2のビット幅を有する第2のフィルタデータを記憶する第2の領域と、を備え、
前記第1の領域のバンク構成およびアドレスの振り方は、前記第2の領域のバンク構成およびアドレスの振り方と同じであり、
前記第1のビット幅は前記第2のビット幅より大きく、
1つのバンクには、前記第2のフィルタデータが、前記第1のフィルタデータより多くの数記憶される、
情報処理装置。 - 前記第1の中間層は、畳込み層もしくは全結合層であり、
前記第2の中間層は、畳込み層もしくは全結合層である、
請求項1記載の情報処理装置。 - 前記記憶領域は、前記第1のフィルタデータのビット幅と、前記第2のフィルタデータのビット幅を記憶している、
請求項1記載の情報処理装置。 - 前記第1の中間層は、前記第2の中間層より処理に必要なパラメータの数が多く、
前記第1の内積演算のための第1のフィルタデータのビット幅は、前記第2の内積演算のための第2のフィルタデータのビット幅よりも大きい、
請求項1記載の情報処理装置。 - 前記第1の中間層は、前記第2の中間層より前段にあり、
前記第1の内積演算のための第1のフィルタデータのビット幅は、前記第2の内積演算のための第2のフィルタデータのビット幅よりも大きい、
請求項1記載の情報処理装置。 - 前記第1の中間層は画像データに対して色の情報を用いて物体の検出を行う層であり、
前記第2の中間層は画像データに対して物体のエッジ検出を行う層であり、
前記第1の内積演算のための第1のフィルタデータのビット幅は、前記第2の内積演算のための第2のフィルタデータのビット幅よりも大きい、
請求項1記載の情報処理装置。 - 前記情報処理装置はFPGAで構成され、
前記記憶領域は、前記FPGAに搭載された半導体メモリであり、
前記演算ユニットは、前記FPGAに搭載されたプログラム可能なロジックセルである、
請求項1記載の情報処理装置。 - 画像を受け付ける入力手段と、
前記画像を処理する演算ユニットと、
前記演算ユニットで用いるデータを記憶する記憶領域と、
前記処理の結果を出力する出力手段と、を備え、
前記画像に写っている物体の種類を分類し識別する画像認識装置であって、
前記演算ユニットは、
前記画像の処理のために、前記画像の特徴量抽出を行うフィルタの畳込み演算を行う複数の階層を有し、
前の階層で得られた畳込み演算の結果に対して、後の階層で更に畳込み演算を行い、
前記畳込み演算に用いられるフィルタデータのデータタイプは、少なくとも2つの異なるデータタイプが含まれるように、階層毎に定め、
前記記憶領域は、前記階層毎に、前記フィルタデータを格納するフィルタデータ記憶領域を備え、
前記フィルタデータは前記フィルタデータ記憶領域の1つのアドレスに複数個記憶され、
前記1つのアドレスに記憶されるフィルタデータの個数は、階層毎に同じではなく、
前記フィルタデータのうち第1のフィルタデータは、それよりもビット幅の小さい第2のフィルタデータよりも、1つのアドレスあたりに記録される個数が少なく、
前記フィルタデータは共通した畳込み演算器で使用され、
前記畳込み演算器は、前記フィルタデータを格納するための、固定された大きさの複数のレジスタを備え、
ある階層で行う畳込み演算に用いられる複数個のフィルタデータを、前記複数のレジスタに1対1に対応付けて格納し、
他の階層で行う畳込み演算に用いられる複数個のフィルタデータを、前記複数のレジスタに1対1に対応付けて格納することにより、
前記共通した畳込み演算器を、異なる畳込み演算を行う階層として機能させる、
画像認識装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017034348A JP6823495B2 (ja) | 2017-02-27 | 2017-02-27 | 情報処理装置および画像認識装置 |
US15/881,056 US11507797B2 (en) | 2017-02-27 | 2018-01-26 | Information processing apparatus, image recognition apparatus, and parameter setting method for convolutional neural network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017034348A JP6823495B2 (ja) | 2017-02-27 | 2017-02-27 | 情報処理装置および画像認識装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018142049A JP2018142049A (ja) | 2018-09-13 |
JP6823495B2 true JP6823495B2 (ja) | 2021-02-03 |
Family
ID=63246355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017034348A Active JP6823495B2 (ja) | 2017-02-27 | 2017-02-27 | 情報処理装置および画像認識装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11507797B2 (ja) |
JP (1) | JP6823495B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10402628B2 (en) * | 2016-10-10 | 2019-09-03 | Gyrfalcon Technology Inc. | Image classification systems based on CNN based IC and light-weight classifier |
US20200159532A1 (en) * | 2018-02-13 | 2020-05-21 | Shanghai Cambricon Information Technology Co., Ltd | Computing device and method |
CN109343920B (zh) * | 2018-09-10 | 2021-09-07 | 深圳市腾讯网络信息技术有限公司 | 一种图像处理方法及其装置、设备和存储介质 |
US10474930B1 (en) * | 2018-10-05 | 2019-11-12 | StradVision, Inc. | Learning method and testing method for monitoring blind spot of vehicle, and learning device and testing device using the same |
JP7040771B2 (ja) * | 2018-10-10 | 2022-03-23 | LeapMind株式会社 | ニューラルネットワーク処理装置、通信装置、ニューラルネットワーク処理方法、およびプログラム |
US20200117981A1 (en) * | 2018-10-11 | 2020-04-16 | International Business Machines Corporation | Data representation for dynamic precision in neural network cores |
JP7278150B2 (ja) * | 2019-05-23 | 2023-05-19 | キヤノン株式会社 | 画像処理装置、撮像装置、画像処理方法 |
US11551054B2 (en) | 2019-08-27 | 2023-01-10 | International Business Machines Corporation | System-aware selective quantization for performance optimized distributed deep learning |
JP7008221B2 (ja) * | 2019-12-27 | 2022-01-25 | パナソニックIpマネジメント株式会社 | ニューラルネットワーク最適化方法、ニューラルネットワーク最適化装置およびプログラム |
WO2022009433A1 (ja) * | 2020-07-10 | 2022-01-13 | 富士通株式会社 | 情報処理装置,情報処理方法および情報処理プログラム |
US11868443B1 (en) * | 2021-05-12 | 2024-01-09 | Amazon Technologies, Inc. | System for training neural network using ordered classes |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005024625A1 (ja) * | 2003-08-28 | 2005-03-17 | Hitachi Ulsi Systems Co., Ltd. | データ処理装置 |
US7461116B2 (en) * | 2003-09-17 | 2008-12-02 | Agility Design Solutions Inc. | Emulation of a fixed point operation using a corresponding floating point operation |
JP4513865B2 (ja) * | 2008-01-25 | 2010-07-28 | セイコーエプソン株式会社 | 並列演算装置および並列演算方法 |
JP5376920B2 (ja) * | 2008-12-04 | 2013-12-25 | キヤノン株式会社 | コンボリューション演算回路、階層的コンボリューション演算回路及び物体認識装置 |
JP5772442B2 (ja) | 2011-09-22 | 2015-09-02 | 富士ゼロックス株式会社 | 画像処理装置及び画像処理プログラム |
US20160026912A1 (en) * | 2014-07-22 | 2016-01-28 | Intel Corporation | Weight-shifting mechanism for convolutional neural networks |
US9563825B2 (en) * | 2014-11-20 | 2017-02-07 | Adobe Systems Incorporated | Convolutional neural network using a binarized convolution layer |
JP6586735B2 (ja) * | 2015-02-20 | 2019-10-09 | セイコーエプソン株式会社 | 回路装置、物理量検出装置、電子機器及び移動体 |
US10262259B2 (en) * | 2015-05-08 | 2019-04-16 | Qualcomm Incorporated | Bit width selection for fixed point neural networks |
US10049322B2 (en) * | 2015-05-21 | 2018-08-14 | Google Llc | Prefetching weights for use in a neural network processor |
US9633282B2 (en) * | 2015-07-30 | 2017-04-25 | Xerox Corporation | Cross-trained convolutional neural networks using multimodal images |
-
2017
- 2017-02-27 JP JP2017034348A patent/JP6823495B2/ja active Active
-
2018
- 2018-01-26 US US15/881,056 patent/US11507797B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180247182A1 (en) | 2018-08-30 |
US11507797B2 (en) | 2022-11-22 |
JP2018142049A (ja) | 2018-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6823495B2 (ja) | 情報処理装置および画像認識装置 | |
CN109102065B (zh) | 一种基于PSoC的卷积神经网络加速器 | |
EP3557485B1 (en) | Method for accelerating operations and accelerator apparatus | |
US11467969B2 (en) | Accelerator comprising input and output controllers for feeding back intermediate data between processing elements via cache module | |
US20220043886A1 (en) | Hardware Implementation of Convolutional Layer of Deep Neural Network | |
Yuan et al. | High performance CNN accelerators based on hardware and algorithm co-optimization | |
CN107239829B (zh) | 一种优化人工神经网络的方法 | |
CN109871936B (zh) | 用于处理神经网络中的卷积运算的方法和装置 | |
JP6773568B2 (ja) | 演算システムおよびニューラルネットワークの演算方法 | |
US9886377B2 (en) | Pipelined convolutional operations for processing clusters | |
US20190042251A1 (en) | Compute-in-memory systems and methods | |
EP3480743A1 (en) | End-to-end data format selection for hardware implementation of deep neural network | |
WO2021080873A1 (en) | Structured pruning for machine learning model | |
CN114626516A (zh) | 一种基于对数块浮点量化的神经网络加速系统 | |
US20210216864A1 (en) | Apparatus and method with neural network model reconfiguration | |
JP7251354B2 (ja) | 情報処理装置、情報処理プログラム、及び情報処理方法 | |
KR102372869B1 (ko) | 인공 신경망을 위한 행렬 연산기 및 행렬 연산 방법 | |
WO2020072619A1 (en) | Addressing bottlenecks for deep neural network execution of a graphics processor unit | |
Han et al. | A high-throughput scalable BNN accelerator with fully pipelined architecture | |
US20240143525A1 (en) | Transferring non-contiguous blocks of data using instruction-based direct-memory access (dma) | |
US20240143986A1 (en) | Methods and systems for executing a neural network on a neural network accelerator | |
Aiello | Design of optimized architectures for non-linear convolutional neural networks | |
He et al. | Research on Efficient CNN Acceleration Through Mixed Precision Quantization: A Comprehensive Methodology. | |
Sarma | Optimizing Deep Learning for Memory and Compute: A joint Algorithm-Architecture Exploration | |
CN117808045A (zh) | 用于对神经网络中的卷积层执行通道均衡的方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6823495 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |