JP6805111B2 - On-wafer optical characteristics inspection circuit and inspection method - Google Patents
On-wafer optical characteristics inspection circuit and inspection method Download PDFInfo
- Publication number
- JP6805111B2 JP6805111B2 JP2017214487A JP2017214487A JP6805111B2 JP 6805111 B2 JP6805111 B2 JP 6805111B2 JP 2017214487 A JP2017214487 A JP 2017214487A JP 2017214487 A JP2017214487 A JP 2017214487A JP 6805111 B2 JP6805111 B2 JP 6805111B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inspection
- waveguide
- main circuit
- optical characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、例えば光通信用の光回路の特性を検査するオンウェハ光特性検査用回路および検査方法に関するものである。 The present invention relates to, for example, an on-wafer optical characteristic inspection circuit and an inspection method for inspecting the characteristics of an optical circuit for optical communication.
光通信のトラフィック増大に伴って、光送受信器の高速化・小型化と共に低コスト化が求められている。
光送受信器の小型・低コスト化のためには、構成部品である光フィルターや光変調器等を含む光回路についても、低コストに製造可能な、より小型なものが必要である。
As the traffic of optical communication increases, it is required to reduce the cost as well as increase the speed and size of the optical transceiver.
In order to reduce the size and cost of optical transceivers, it is necessary to have smaller optical circuits including optical filters and light modulators, which are components, that can be manufactured at low cost.
小型な光回路を低コストに実現する技術として、近年シリコンフォトニクス（Silicon photonics：ＳｉＰｈ）が注目を集めており、ＳｉＰｈ光回路の研究開発が盛んに行われている。
光送受信器の製造コストのうち、実装・検査工程が占める割合が大きいので、光送受信器の低コスト化を進めるためには、ＳｉＰｈ光回路をオンウェハで検査し良品選別した上でモジュール実装を行うことが望ましい。
In recent years, silicon photonics (SiPh) has been attracting attention as a technology for realizing a small optical circuit at low cost, and research and development of SiPh optical circuits are being actively carried out.
Since the mounting / inspection process accounts for a large proportion of the manufacturing cost of optical transceivers, in order to reduce the cost of optical transceivers, SiPh optical circuits are inspected on-wafer, and good products are selected before module mounting. Is desirable.
ＳｉＰｈ光回路の検査としては、外部光源からＳｉＰｈ光回路に光を入射し挿入損失（insertion loss：ＩＬ）を評価する方法が一般的である。
図８（Ａ）は従来のオンウェハ検査方法を説明する図であり、ＳｉＰｈ光回路のダイシング前の１チップの構成を示す平面図、図８（Ｂ）は図８（Ａ）の１０４の部分を拡大した平面図、図８（Ｃ）は図８（Ｂ）のＡ−Ａ’線断面図である。なお、図８（Ｂ）では、オーバークラッド層の下のＳｉコア層に形成された構造を透視して記載している。
As an inspection of the SiPh optical circuit, a method of injecting light from an external light source into the SiPh optical circuit and evaluating the insertion loss (IL) is common.
FIG. 8A is a view for explaining a conventional on-wafer inspection method, a plan view showing a configuration of one chip before dicing of a SiPh optical circuit, and FIG. 8B is a portion 104 of FIG. 8A. An enlarged plan view, FIG. 8C is a sectional view taken along line AA'of FIG. 8B. In addition, in FIG. 8B, the structure formed in the Si core layer under the overclad layer is shown through.
ＳｉＰｈ光回路のダイシング前のチップ１００は、検査の対象となる本回路１０１の領域と、検査用回路１０２の領域とに分かれ、本回路１０１と検査用回路１０２との間、および周囲の他のチップ（不図示）との間は、ダイシング用の深堀溝（Deep trench）１０３によって隔てられている。本回路１０１と検査用回路１０２とは、Ｓｉ基板２００の上に形成されたＢＯＸ（Buried Oxide）層２０１と、ＢＯＸ層２０１の上に形成された光回路を構成するＳｉコア層２０２と、Ｓｉコア層２０２の上に形成されたオーバークラッド層２０３とからなる断面構造を有する。 The chip 100 before dicing of the SiPh optical circuit is divided into a region of the main circuit 101 to be inspected and a region of the inspection circuit 102, and the region between the main circuit 101 and the inspection circuit 102 and other surroundings. It is separated from the chip (not shown) by a deep trench 103 for dicing. The circuit 101 and the inspection circuit 102 include a BOX (Buried Oxide) layer 201 formed on the Si substrate 200, a Si core layer 202 forming an optical circuit formed on the BOX layer 201, and Si. It has a cross-sectional structure composed of an overclad layer 203 formed on the core layer 202.
検査用回路１０２には、光結合用のグレーティングカプラ（Grating coupler：ＧＣ）１０５と、外部からＧＣ１０５を介して入射した検査光を導くＳｉ導波路１０６と、Ｓｉ導波路１０６を伝播する検査光のモードフィールド径を変換するスポットサイズ変換器（Spot-size converter：ＳＳＣ）１０７とが形成されている。
本回路１０１には、検査用回路１０２から出射した検査光のモードフィールド径を変換してＳｉ導波路１０９に接続するＳＳＣ１０８が形成されている。
The inspection circuit 102 includes a grating coupler (GC) 105 for optical coupling, a Si waveguide 106 that guides inspection light incident from the outside via the GC 105, and inspection light propagating through the Si waveguide 106. A Spot-size converter (SSC) 107 that converts the mode field diameter is formed.
The circuit 101 is formed with an SSC 108 that converts the mode field diameter of the inspection light emitted from the inspection circuit 102 and connects it to the Si waveguide 109.
このように、従来のオンウェハ検査方法では、本回路１０１の横に深堀溝１０３を隔てて検査用回路１０２を配置し、検査用回路１０２から検査対象である本回路１０１に検査光を入射させる方法が提案されている（例えば特許文献１参照）。この従来の方法では、検査後に図９（Ａ）、図９（Ｂ）のように深堀溝１０３に沿ってダイシングすることで、本回路１０１のみを切り出すようにしている。図９（Ａ）、図９（Ｂ）における１１０はダイシングラインである。図１０（Ａ）はダイシング後の本回路１０１の平面図、図１０（Ｂ）は図１０（Ａ）の１１１の部分を拡大した平面図である。 As described above, in the conventional on-wafer inspection method, the inspection circuit 102 is arranged next to the main circuit 101 with the deep moat groove 103 interposed therebetween, and the inspection light is incident on the main circuit 101 to be inspected from the inspection circuit 102. Has been proposed (see, for example, Patent Document 1). In this conventional method, only the main circuit 101 is cut out by dicing along the deep moat groove 103 as shown in FIGS. 9 (A) and 9 (B) after the inspection. Reference numeral 110 in FIGS. 9 (A) and 9 (B) is a dicing line. FIG. 10 (A) is a plan view of the main circuit 101 after dicing, and FIG. 10 (B) is an enlarged plan view of a portion 111 of FIG. 10 (A).
ＳｉＰｈ光回路は、端面光結合用にチップ端部にダイシング用の深堀溝１０３とＳＳＣ１０８とを元々含む構成であるため、本回路１０１の部分に検査用の構造を追加で作製する必要がない。したがって、検査用回路１０２を付加したことによる、本回路１０１の構成および特性への影響の懸念はなく、オンウェハ検査を実現することができる。 Since the SiPh optical circuit originally has a structure in which a deep dicing groove 103 and an SSC 108 for dicing are originally included in the chip end portion for end face optical coupling, it is not necessary to additionally manufacture a structure for inspection in the portion of this circuit 101. Therefore, there is no concern that the addition of the inspection circuit 102 will affect the configuration and characteristics of the circuit 101, and on-wafer inspection can be realized.
しかしながら、従来のオンウェハ検査方法では、挿入損失測定のＳ／Ｎ比（Signal-to-noise ratio）が悪化してしまうという課題があった。以下、この課題について説明する。
図８（Ａ）〜図８（Ｃ）に示した構造における、深堀溝１０３で隔てられたＳＳＣ１０７とＳＳＣ１０８の結合損失を、光の波長１．５５μｍの場合についてＦＤＴＤ（Finite difference time domain）法によって計算した結果を図１１に示す。図１１の横軸は深堀溝１０３の幅Ｌｇである。
However, the conventional on-wafer inspection method has a problem that the S / N ratio (Signal-to-noise ratio) of the insertion loss measurement deteriorates. This issue will be described below.
The coupling loss of SSC107 and SSC108 separated by the deep groove 103 in the structures shown in FIGS. 8 (A) to 8 (C) is determined by the FDTD (Finite difference time domain) method in the case of a light wavelength of 1.55 μm. The calculated result is shown in FIG. The horizontal axis of FIG. 11 is the width Lg of the deep moat groove 103.
深堀溝１０３は、チップ化時のダイシングにおけるチップ欠けを防止する目的で作製されている。このため、深掘溝１０３の幅Ｌｇはダイシングブレードの幅によって決まり、一般的にＬｇ＝１００μｍ前後とされることが多い。 The Fukahori groove 103 is manufactured for the purpose of preventing chipping during dicing during chipping. Therefore, the width Lg of the deep digging groove 103 is determined by the width of the dicing blade, and is generally set to around Lg = 100 μm.
Ｌｇ＝１００μｍの深堀溝１０３を介したＳＳＣ１０７とＳＳＣ１０８の結合損失は、図１１より約−１７ｄＢであり、検査用回路１０２に検査光を照射する光ファイバ（不図示）とＧＣ１０５の典型的な結合損失１〜３ｄＢを含めると、合計で約１８〜２０ｄＢの損失が生じることになる。
以上のような理由により、検査光は光源の出力パワーよりも１８〜２０ｄＢ減衰して本回路１０１に入射するため、挿入損失測定のＳ／Ｎ比が悪化する。
The coupling loss of SSC 107 and SSC 108 via the deep groove 103 of Lg = 100 μm is about -17 dB from FIG. 11, and the typical coupling of the optical fiber (not shown) and GC 105 that irradiate the inspection circuit 102 with the inspection light. Including the losses 1-3 dB, a total loss of about 18-20 dB will occur.
For the above reasons, the inspection light is attenuated by 18 to 20 dB from the output power of the light source and enters the circuit 101, so that the S / N ratio of the insertion loss measurement deteriorates.
本発明は、上記課題を解決するために考案されたものであり、ＳｉＰｈ光回路のオンウェハ検査において、検査用回路から本回路に検査光を入射させる際の結合効率、または本回路から出射する検査光を検査用回路に入射させる際の結合効率を改善することを目的とする。 The present invention has been devised to solve the above problems, and in the on-wafer inspection of a SiPh optical circuit, the coupling efficiency when the inspection light is incident on the circuit from the inspection circuit, or the inspection emitted from the circuit. The purpose is to improve the coupling efficiency when light is incident on the inspection circuit.
本発明は、検査対象となる本回路と同一の基板上に形成されたオンウェハ光特性検査用回路において、検査光の入射用のグレーティングカプラと、このグレーティングカプラを介して入射した前記検査光を導く第１の導波路と、この第１の導波路内を伝播した前記検査光のモードフィールド径を前記第１の導波路のモードフィールド径よりも小さいサイズに縮小する第１のスポットサイズ変換器と、オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記第１のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記検査光を前記本回路に形成された第２のスポットサイズ変換器に結合させる第２の導波路とを備えることを特徴とするものである。 The present invention guides a grating coupler for incident inspection light and the inspection light incident through the grating coupler in an on-wafer optical characteristic inspection circuit formed on the same substrate as the circuit to be inspected. A first waveguide and a first spot size converter that reduces the mode field diameter of the inspection light propagating in the first waveguide to a size smaller than the mode field diameter of the first waveguide. It has a core having a width corresponding to the mode field diameter after reduction by the first spot size converter, which is formed in the boundary region between the on-wafer optical characteristic inspection circuit and the main circuit, and the inspection light is transmitted to the main circuit. It is characterized by including a second waveguide to be coupled to a second spot size converter formed in the circuit.
また、本発明のオンウェハ光特性検査用回路は、検査光の出射用のグレーティングカプラと、前記本回路からの検査光を前記グレーティングカプラに導く第１の導波路と、前記本回路からの検査光のモードフィールド径を前記第１の導波路のモードフィールド径のサイズに拡大して、前記検査光を前記第１の導波路に結合させる第１のスポットサイズ変換器と、オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記本回路に形成された第２のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記本回路からの検査光を前記第１のスポットサイズ変換器に結合させる第２の導波路とを備えることを特徴とするものである。 Further, the on-wafer optical characteristic inspection circuit of the present invention includes a grating coupler for emitting inspection light, a first waveguide that guides inspection light from the circuit to the grating coupler, and inspection light from the circuit. The mode field diameter of the first spot size converter is expanded to the size of the mode field diameter of the first waveguide, and the inspection light is coupled to the first waveguide, and an on-wafer optical characteristic inspection circuit. It has a core having a width corresponding to the mode field diameter after reduction by the second spot size converter formed in the main circuit and formed in the boundary region between the main circuit and the main circuit, and the inspection light from the main circuit. Is provided with a second waveguide for coupling the light to the first spot size converter.
また、本発明のオンウェハ光特性検査用回路の１構成例において、前記第２の導波路の光伝播方向の長さは、前記本回路の検査後にオンウェハ光特性検査用回路と前記本回路とを前記境界領域の位置で切り離して前記本回路をチップ化する際のダイシングラインの幅よりも長いことを特徴とするものである。
また、本発明のオンウェハ光特性検査用回路の１構成例において、前記第２の導波路の光伝播方向の長さは、前記ダイシングラインの幅に、ダイシング後の前記本回路の切断面の想定される研磨の幅を加えた寸法よりも長いことを特徴とするものである。
Further, in one configuration example of the on-wafer optical characteristic inspection circuit of the present invention, the length of the second waveguide in the optical propagation direction is determined by the on-wafer optical characteristic inspection circuit and the main circuit after the inspection of the main circuit. It is characterized in that it is longer than the width of the dicing line when the circuit is cut off at the position of the boundary region to form a chip.
Further, in one configuration example of the on-wafer optical characteristic inspection circuit of the present invention, the length of the second waveguide in the optical propagation direction is assumed to be the width of the dicing line and the cut surface of the circuit after dicing. It is characterized in that it is longer than the dimension including the width of the polishing to be performed.
また、本発明の検査方法は、検査対象となる本回路と同一の基板上に形成されたオンウェハ光特性検査用回路を用いて前記本回路の光特性を検査する第１の工程と、前記本回路の検査後に前記オンウェハ光特性検査用回路と前記本回路とを境界領域の位置で切り離して前記本回路をチップ化する第２の工程とを含み、前記オンウェハ光特性検査用回路は、検査光の入射用のグレーティングカプラと、このグレーティングカプラを介して入射した前記検査光を導く第１の導波路と、この第１の導波路内を伝播した前記検査光のモードフィールド径を前記第１の導波路のモードフィールド径よりも小さいサイズに縮小する第１のスポットサイズ変換器と、オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記第１のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記検査光を前記本回路に形成された第２のスポットサイズ変換器に結合させる第２の導波路とを備えることを特徴とするものである。 The inspection method of the present invention includes a first step of inspecting the optical characteristics of the circuit using an on-wafer optical characteristic inspection circuit formed on the same substrate as the circuit to be inspected, and the present invention. After the circuit is inspected, the on-wafer optical characteristic inspection circuit and the main circuit are separated from each other at the position of the boundary region to form a chip, and the on-wafer optical characteristic inspection circuit includes inspection light. The mode field diameter of the grating coupler for incident, the first waveguide that guides the inspection light incident through the grating coupler, and the inspection light propagating in the first waveguide is the first. A first spot size converter that reduces the size to a size smaller than the mode field diameter of the waveguide, and a reduction by the first spot size converter that is formed in the boundary region between the on-wafer optical characteristic inspection circuit and the main circuit. It has a core having a width corresponding to a later mode field diameter, and includes a second waveguide for coupling the inspection light to a second spot size converter formed in the main circuit. Is.
また、本発明の検査方法は、検査対象となる本回路と同一の基板上に形成されたオンウェハ光特性検査用回路を用いて前記本回路の光特性を検査する第１の工程と、前記本回路の検査後に前記オンウェハ光特性検査用回路と前記本回路とを境界領域の位置で切り離して前記本回路をチップ化する第２の工程とを含み、前記オンウェハ光特性検査用回路は、検査光の出射用のグレーティングカプラと、前記本回路からの検査光を前記グレーティングカプラに導く第１の導波路と、前記本回路からの検査光のモードフィールド径を前記第１の導波路のモードフィールド径のサイズに拡大して、前記検査光を前記第１の導波路に結合させる第１のスポットサイズ変換器と、オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記本回路に形成された第２のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記本回路からの検査光を前記第１のスポットサイズ変換器に結合させる第２の導波路とを備えることを特徴とするものである。 The inspection method of the present invention includes a first step of inspecting the optical characteristics of the circuit using an on-wafer optical characteristic inspection circuit formed on the same substrate as the circuit to be inspected, and the present invention. After the circuit is inspected, the on-wafer optical characteristic inspection circuit and the main circuit are separated from each other at the position of the boundary region to form a chip, and the on-wafer optical characteristic inspection circuit includes inspection light. The mode field diameter of the grating coupler for emission, the first waveguide that guides the inspection light from the main circuit to the grating coupler, and the mode field diameter of the inspection light from the main circuit is the mode field diameter of the first waveguide. A first spot size converter that couples the inspection light to the first waveguide, and an on-wafer optical characteristic inspection circuit formed in the boundary region between the main circuit and the main circuit. A second spot having a core having a width corresponding to the mode field diameter after reduction by the second spot size converter formed in the circuit, and coupling the inspection light from the present circuit to the first spot size converter. It is characterized by having a waveguide.
本発明によれば、深堀溝を介さずに検査用回路と本回路とを第２の導波路で接続するため、光回路のオンウェハ検査において、検査用回路から本回路に検査光を入射させる際の結合効率、または本回路から出射する検査光を検査用回路に入射させる際の結合効率を改善することができ、本回路の挿入損失測定のＳ／Ｎ比を改善することができる。 According to the present invention, since the inspection circuit and the main circuit are connected by the second waveguide without passing through the deep moat groove, when the inspection light is incident on the main circuit from the inspection circuit in the on-wafer inspection of the optical circuit. It is possible to improve the coupling efficiency of the above or the coupling efficiency when the inspection light emitted from the main circuit is incident on the inspection circuit, and the S / N ratio of the insertion loss measurement of the main circuit can be improved.
以下に本発明の実施例の一例を示す。 An example of an example of the present invention is shown below.
［第１の実施例］
図１（Ａ）〜図１（Ｃ）は本発明の第１の実施例に係るオンウェハ光特性検査用回路を説明する図であり、図１（Ａ）は本実施例に係るＳｉＰｈ光回路のダイシング前の１チップの構成を示す平面図、図１（Ｂ）は本回路と検査用回路の境界部分（図１（Ａ）の５の部分）を拡大した平面図、図１（Ｃ）は図１（Ｂ）のＢ−Ｂ’線断面図である。なお、図１（Ｂ）では、オーバークラッド層の下のＳｉコア層に形成された構造を透視して記載している。
[First Example]
1 (A) to 1 (C) are views for explaining the on-wafer optical characteristic inspection circuit according to the first embodiment of the present invention, and FIG. 1 (A) shows the SiPh optical circuit according to the present embodiment. A plan view showing the configuration of one chip before dicing, FIG. 1 (B) is an enlarged plan view of the boundary portion between the main circuit and the inspection circuit (part 5 in FIG. 1 (A)), and FIG. 1 (C) is an enlarged plan view. It is a cross-sectional view taken along the line BB'of FIG. 1 (B). In addition, in FIG. 1B, the structure formed in the Si core layer under the overclad layer is shown through.
本実施例のＳｉＰｈ光回路のダイシング前のチップ１は、従来と同様に検査の対象となる本回路２の領域と、検査用回路３（オンウェハ光特性検査用回路）の領域とに分かれている。図１（Ａ）、図１（Ｂ）の１２は本回路２と検査用回路３の境界線を示している。ただし、本実施例では、チップ１と周囲の他のチップ（不図示）との間のみダイシング用の深堀溝４によって隔てられ、本回路２と検査用回路３との間には深堀溝４が形成されていない。 The chip 1 before dicing of the SiPh optical circuit of this embodiment is divided into a region of the main circuit 2 to be inspected and a region of the inspection circuit 3 (circuit for on-wafer optical characteristic inspection) as in the conventional case. .. 12 in FIGS. 1 (A) and 1 (B) show the boundary line between the main circuit 2 and the inspection circuit 3. However, in this embodiment, only the chip 1 and other peripheral chips (not shown) are separated by the dicing deep moat groove 4, and the deep moat groove 4 is provided between the main circuit 2 and the inspection circuit 3. Not formed.
本回路２と検査用回路３とは、Ｓｉ基板５０の上に形成されたＳｉＯ2から成るＢＯＸ層５１と、ＢＯＸ層５１の上に形成された光回路を構成する厚さ２２０ｎｍのＳｉコア層５２と、Ｓｉコア層５２の上に形成されたＳｉＯ2またはＳｉＮから成るオーバークラッド層５３とを備えた断面構造を有する。 The circuit 2 and the inspection circuit 3 are a BOX layer 51 made of SiO 2 formed on the Si substrate 50 and a Si core layer having a thickness of 220 nm forming an optical circuit formed on the BOX layer 51. It has a cross-sectional structure including a 52 and an overclad layer 53 made of SiO 2 or SiN formed on the Si core layer 52.
検査用回路３には、光ファイバ（不図示）からの検査光をＳｉＰｈ光回路に結合させるためのＧＣ６と、ＧＣ６を介して検査用回路３に入射した検査光を導くＳｉ導波路７と、Ｓｉ導波路７内を伝播した検査光のモードフィールド径をＳｉ導波路７のモードフィールド径よりも小さいサイズに縮小するＳＳＣ８とが形成されている。 The inspection circuit 3 includes a GC 6 for coupling the inspection light from the optical fiber (not shown) to the SiPh optical circuit, and a Si waveguide 7 for guiding the inspection light incident on the inspection circuit 3 via the GC 6. An SSC 8 is formed which reduces the mode field diameter of the inspection light propagating in the Si waveguide 7 to a size smaller than the mode field diameter of the Si waveguide 7.
本回路２には、検査用回路３から出射した検査光のモードフィールド径をＳｉ導波路１０のモードフィールド径のサイズに拡大して本回路２のＳｉ導波路１０に結合させるＳＳＣ９が形成されている。 In the circuit 2, an SSC 9 is formed in which the mode field diameter of the inspection light emitted from the inspection circuit 3 is expanded to the size of the mode field diameter of the Si waveguide 10 and coupled to the Si waveguide 10 of the circuit 2. There is.
ＧＣ６は、検査光の伝搬方向（図１（Ｂ）上下方向）に周期的で、かつ厚さ方向に凹凸を有する回折格子をＳｉコア層５２に形成したものである。
ＳＳＣ８は、厚さを維持した状態で、検査用回路３から本回路２の方に向かう先端の幅（図１（Ｂ）左右方向の寸法）がテーパー状に細くなるＳｉコア（Ｓｉコア層５２）を有する。このような構造により、Ｓｉ導波路７内を伝播した検査光のモードフィールド径の縮小を実現する。
In the GC6, a diffraction grating that is periodic in the propagation direction of the inspection light (vertical direction in FIG. 1B) and has irregularities in the thickness direction is formed on the Si core layer 52.
The SSC 8 has a Si core (Si core layer 52) in which the width of the tip (dimension in the left-right direction of FIG. 1 (B)) from the inspection circuit 3 toward the main circuit 2 is tapered in a state where the thickness is maintained. ). With such a structure, the mode field diameter of the inspection light propagating in the Si waveguide 7 can be reduced.
そして、本回路２と検査用回路３との境界領域には、ＳＳＣ８による縮小後のモードフィールド径に対応する幅のＳｉコア（Ｓｉコア層５２）を有する細幅Ｓｉ導波路１１が形成されている。 Then, in the boundary region between the main circuit 2 and the inspection circuit 3, a narrow Si waveguide 11 having a Si core (Si core layer 52) having a width corresponding to the mode field diameter after reduction by the SSC 8 is formed. There is.
一方、ＳＳＣ９は、厚さを維持した状態で、検査用回路３と本回路２との境界領域からＳｉ導波路１０の方に向かう先端の幅がテーパー状に太くなるＳｉコア（Ｓｉコア層５２）を有する。このような構造により、検査用回路３から本回路２に入射した検査光のモードフィールド径の拡大を実現する。 On the other hand, the SSC 9 has a Si core (Si core layer 52) in which the width of the tip toward the Si waveguide 10 from the boundary region between the inspection circuit 3 and the main circuit 2 increases in a tapered shape while maintaining the thickness. ). With such a structure, the mode field diameter of the inspection light incident on the main circuit 2 from the inspection circuit 3 can be increased.
ＳＳＣ８，９のテーパー幅、およびＳＳＣ８とＳＳＣ９間をつなぐ細幅Ｓｉ導波路１１の幅は、ＳｉＰｈ光回路の設計に合わせて任意で設定してよい。ここでは例として、Ｓｉ導波路７，１０のコア幅を０．４４μｍとし、細幅Ｓｉ導波路１１については長さを２５０μｍ、コア幅を０．２μｍとしている。細幅Ｓｉ導波路１１の光伝播方向の長さは、検査完了後に本回路２と検査用回路３とを切り離す際に用いるダイシングブレードの厚さよりも長いことが必要である。 The taper width of the SSCs 8 and 9 and the width of the narrow Si waveguide 11 connecting the SSC8 and the SSC9 may be arbitrarily set according to the design of the SiPh optical circuit. Here, as an example, the core width of the Si waveguides 7 and 10 is 0.44 μm, and the length of the narrow Si waveguide 11 is 250 μm and the core width is 0.2 μm. The length of the narrow Si waveguide 11 in the light propagation direction needs to be longer than the thickness of the dicing blade used when the main circuit 2 and the inspection circuit 3 are separated after the inspection is completed.
図２は本実施例の検査方法を説明するフローチャートである。本実施例の検査方法は、本回路２の光特性を検査するオンウェハ検査工程（図２ステップＳ１）と、本回路２の検査後に検査用回路３と本回路２とを境界領域の位置で切り離して本回路２をチップ化するダイシング工程（図２ステップＳ２）と、ダイシング工程の後に本回路２の切断面を研磨する研磨工程（図２ステップＳ３）とを含む。 FIG. 2 is a flowchart illustrating the inspection method of this embodiment. In the inspection method of this embodiment, the on-wafer inspection step (step S1 in FIG. 2) for inspecting the optical characteristics of the main circuit 2 and the inspection circuit 3 and the main circuit 2 are separated at the position of the boundary region after the inspection of the main circuit 2. This includes a dicing step of converting the circuit 2 into a chip (step S2 in FIG. 2) and a polishing step of polishing the cut surface of the circuit 2 after the dicing step (step S3 of FIG. 2).
上記のような構成を用いてオンウェハ検査時には、図示しない光ファイバからＧＣ６に検査光を照射することで、検査用回路３に検査光を導入し、この検査光を検査用回路３を介して本回路２に導入することができる。検査用回路３と本回路２とは、深堀溝を介さずに細幅Ｓｉ導波路１１で接続されているため、深堀溝での結合損失がなく、高効率に検査光を本回路２に導入することができる。本回路２の検査の例としては、例えば本回路２のＳｉ導波路１０を出射する光のパワーを測定することで挿入損失を求める検査などがある。 At the time of on-wafer inspection using the above configuration, the inspection light is introduced into the inspection circuit 3 by irradiating the GC6 with the inspection light from an optical fiber (not shown), and the inspection light is transmitted through the inspection circuit 3. It can be introduced into the circuit 2. Since the inspection circuit 3 and the main circuit 2 are connected by a narrow Si waveguide 11 without passing through the deep moat groove, there is no coupling loss in the deep moat groove and the inspection light is introduced into the main circuit 2 with high efficiency. can do. As an example of the inspection of the main circuit 2, for example, there is an inspection in which the insertion loss is obtained by measuring the power of the light emitted from the Si waveguide 10 of the main circuit 2.
本実施例では、検査完了後に図３（Ａ）、図３（Ｂ）のように検査用回路３と本回路２との境界線に沿ってダイシングすることで、本回路２を切り出してチップ化する。図３（Ａ）、図３（Ｂ）における１３はダイシングラインである。図４はダイシング後の本回路２の平面図である。 In this embodiment, after the inspection is completed, the circuit 2 is cut out and made into a chip by dicing along the boundary line between the inspection circuit 3 and the circuit 2 as shown in FIGS. 3 (A) and 3 (B). To do. Reference numeral 13 in FIGS. 3 (A) and 3 (B) is a dicing line. FIG. 4 is a plan view of the circuit 2 after dicing.
本実施例では、ダイシング時にダイシングブレードが通過する領域に深堀溝が形成されていないため、本回路２の端面に欠けが発生したり、光ファイバとの端面光結合の際の結合効率低下を招く恐れがある。しかし、図４に示すように、ダイシング後に本回路２のチップ端面を研磨することで、清浄な端面を得ることができ、光ファイバとの結合効率の低下を防ぐことができる。 In this embodiment, since the deep groove is not formed in the region through which the dicing blade passes during dicing, the end face of the circuit 2 may be chipped or the coupling efficiency may be lowered at the time of optical coupling of the end face with the optical fiber. There is a fear. However, as shown in FIG. 4, by polishing the chip end face of the main circuit 2 after dicing, a clean end face can be obtained, and a decrease in coupling efficiency with an optical fiber can be prevented.
本回路２のＳＳＣ９は、本回路２を例えば光送受信器の一部として使用する際に、本回路２への光入力部となるため残しておく必要がある。したがって、ダイシング後の研磨時にチップ端面がＳＳＣ９の入力部に達することを防ぐため、細幅Ｓｉ導波路１１の光伝播方向の長さは、ダイシングライン１３の幅（図３（Ｂ）上下方向の寸法）よりも長いことが必要で、さらにチップ端面を研磨することから、ダイシングライン１３の幅に、想定される研磨の幅を加えた寸法よりも長くしておく必要がある。 The SSC 9 of the main circuit 2 needs to be left as it becomes an optical input unit to the main circuit 2 when the main circuit 2 is used as a part of, for example, an optical transmitter / receiver. Therefore, in order to prevent the chip end face from reaching the input portion of the SSC 9 during polishing after dicing, the length of the narrow Si waveguide 11 in the light propagation direction is the width of the dicing line 13 (in the vertical direction of FIG. 3B). It is necessary to be longer than the dimension), and since the end face of the chip is to be polished, it is necessary to make it longer than the dimension obtained by adding the expected polishing width to the width of the dicing line 13.
［第２の実施例］
次に、本発明の第２の実施例について説明する。図５は本実施例に係るＳｉＰｈ光回路のダイシング前の１チップの構成を示す平面図である。本実施例のチップ２１は、検査用回路２３（オンウェハ光特性検査用回路）の領域に、検査光入射用のＧＣ２４および検査光出力用のＧＣ２５を形成し、本回路２２の領域に、複数回の曲げを含むＳｉ導波路２６を形成したものである。
[Second Example]
Next, a second embodiment of the present invention will be described. FIG. 5 is a plan view showing the configuration of one chip before dicing of the SiPh optical circuit according to the present embodiment. The chip 21 of this embodiment forms a GC24 for injecting inspection light and a GC25 for outputting inspection light in the region of the inspection circuit 23 (circuit for inspecting on-wafer optical characteristics), and forms the GC25 for inspection light output a plurality of times in the region of the circuit 22. The Si waveguide 26 including the bending of the above is formed.
本実施例においても光回路の断面構造は、図１（Ｃ）で説明した第１の実施例の構造と同様である。
図６（Ａ）はＧＣ２５の部分を拡大した平面図、図６（Ｂ）は本回路２２と検査用回路２３の境界部分（図５の４０の部分）を拡大した平面図である。なお、図５、図６（Ａ）、図６（Ｂ）では、オーバークラッド層の下のＳｉコア層に形成された構造を透視して記載している。図５の４１は本回路２２と検査用回路２３の境界線を示している。
Also in this embodiment, the cross-sectional structure of the optical circuit is the same as the structure of the first embodiment described with reference to FIG. 1 (C).
FIG. 6A is an enlarged plan view of the GC25 portion, and FIG. 6B is an enlarged plan view of the boundary portion (40 portion of FIG. 5) between the main circuit 22 and the inspection circuit 23. In addition, in FIGS. 5, 6 (A) and 6 (B), the structure formed in the Si core layer under the overclad layer is described transparently. 41 in FIG. 5 shows a boundary line between the main circuit 22 and the inspection circuit 23.
検査用回路２３には、光ファイバ（不図示）からの検査光をＳｉＰｈ光回路に結合させるための検査光入射用のＧＣ２４と、本回路２３を通過した検査光を外部に出力するための検査光出力用のＧＣ２５と、ＧＣ２４を介して検査用回路２３に入射した検査光を導くＳｉ導波路２７と、Ｓｉ導波路２７内を伝播した検査光のモードフィールド径をＳｉ導波路２７のモードフィールド径よりも小さいサイズに縮小するＳＳＣ２８と、本回路２２からの検査光をＧＣ２５に導くＳｉ導波路２９と、本回路２２から検査用回路２３に戻る検査光のモードフィールド径をＳｉ導波路２９のモードフィールド径のサイズに拡大してＳｉ導波路２９に結合させるＳＳＣ３０とが形成されている。 The inspection circuit 23 includes a GC 24 for incident inspection light for coupling the inspection light from the optical fiber (not shown) to the SiPh optical circuit, and an inspection for outputting the inspection light passing through the circuit 23 to the outside. The mode field diameter of the GC25 for optical output, the Si waveguide 27 for guiding the inspection light incident on the inspection circuit 23 via the GC24, and the inspection light propagating in the Si waveguide 27 is the mode field of the Si waveguide 27. The mode field diameter of the SSC 28, which is reduced to a size smaller than the diameter, the Si waveguide 29 that guides the inspection light from the main circuit 22 to the GC 25, and the inspection light that returns from the main circuit 22 to the inspection circuit 23, is set to the Si waveguide 29. An SSC 30 that is enlarged to the size of the mode field diameter and coupled to the Si waveguide 29 is formed.
本回路２には、Ｓｉ導波路２６と、検査用回路２３から出射した検査光のモードフィールド径をＳｉ導波路２６のモードフィールド径のサイズに拡大してＳｉ導波路２６に結合させるＳＳＣ３１と、Ｓｉ導波路２６内を伝播した検査光のモードフィールド径をＳｉ導波路２６のモードフィールド径よりも小さいサイズに縮小するＳＳＣ３２とが形成されている。 The circuit 2 includes a Si waveguide 26 and an SSC 31 in which the mode field diameter of the inspection light emitted from the inspection circuit 23 is expanded to the size of the mode field diameter of the Si waveguide 26 and coupled to the Si waveguide 26. An SSC 32 is formed which reduces the mode field diameter of the inspection light propagating in the Si waveguide 26 to a size smaller than the mode field diameter of the Si waveguide 26.
さらに、本回路２２と検査用回路２３との境界領域には、ＳＳＣ２８による縮小後のモードフィールド径に対応する幅のＳｉコアを有し、検査光をＳＳＣ３１に結合させる細幅Ｓｉ導波路３３と、ＳＳＣ３２による縮小後のモードフィールド径に対応する幅のＳｉコアを有し、検査光をＳＳＣ３０に結合させる細幅Ｓｉ導波路３４とが形成されている。 Further, in the boundary region between the main circuit 22 and the inspection circuit 23, a narrow Si waveguide 33 having a Si core having a width corresponding to the mode field diameter after reduction by the SSC 28 and coupling the inspection light to the SSC 31 , A narrow Si waveguide 34 having a Si core having a width corresponding to the mode field diameter after reduction by the SSC 32 and connecting the inspection light to the SSC 30 is formed.
図６（Ｂ）では、図５の４０の部分を拡大した平面図を示しているが、図５の４２の部分を拡大した平面構造も図６（Ｂ）に示す構造と同様である。
本実施例では、Ｓｉ導波路２６，２７，２９のコア幅を０．４４μｍ、ＳＳＣ２８，３０，３１，３２の光伝播方向の長さを３０μｍ、細幅Ｓｉ導波路３３，３４のコア幅を０．２μｍ、細幅Ｓｉ導波路３３，３４の光伝播方向の長さを２５０μｍとしている。
6 (B) shows an enlarged plan view of the 40 portion of FIG. 5, but the enlarged plan structure of the 42 portion of FIG. 5 is the same as the structure shown in FIG. 6 (B).
In this embodiment, the core width of the Si waveguides 26, 27, 29 is 0.44 μm, the length of the SSC 28, 30, 31, 32 in the optical propagation direction is 30 μm, and the core width of the narrow Si waveguides 33, 34 is set. The length of the narrow Si waveguides 33 and 34 of 0.2 μm in the light propagation direction is 250 μm.
本実施例においても検査方法は図２で説明したとおりである。上記のような構成を用いてオンウェハ検査時には、第１の実施例と同様に図示しない光ファイバからＧＣ２４に検査光を照射することで、検査用回路２３に検査光を導入し、この検査光を検査用回路２３を介して本回路２２に導入することができる。そして、本回路２２に形成された、複数回の曲げを含むＳｉ導波路２６を伝播した検査光を、検査用回路２３に戻し、検査用回路２３のＧＣ２５から出射させ、その出射光のパワーを測定することによって、本回路２２の挿入損失を測定することができる。 In this embodiment as well, the inspection method is as described with reference to FIG. At the time of on-wafer inspection using the above configuration, the inspection light is introduced into the inspection circuit 23 by irradiating the GC 24 with the inspection light from an optical fiber (not shown) as in the first embodiment, and the inspection light is used. It can be introduced into the main circuit 22 via the inspection circuit 23. Then, the inspection light formed in the main circuit 22 and propagating through the Si waveguide 26 including a plurality of bends is returned to the inspection circuit 23, emitted from the GC 25 of the inspection circuit 23, and the power of the emitted light is reduced. By measuring, the insertion loss of the circuit 22 can be measured.
本実施例では、検査完了後に図７のように検査用回路２３と本回路２２との境界線に沿ってダイシングすることで、本回路２２のみを切り出すようにしている。図７における４３はダイシングラインである。そして、第１の実施例と同様にダイシング後の本回路２の端面を研磨すればよい。第１の実施例および本実施例では、ダイシングと研磨の後に検査用回路３，２３の領域が残らないため、本回路２，２２の構成および特性への影響の懸念はない。 In this embodiment, only the main circuit 22 is cut out by dicing along the boundary line between the inspection circuit 23 and the main circuit 22 as shown in FIG. 7 after the inspection is completed. 43 in FIG. 7 is a dicing line. Then, the end face of the main circuit 2 after dicing may be polished in the same manner as in the first embodiment. In the first embodiment and the present embodiment, since the regions of the inspection circuits 3 and 23 do not remain after dicing and polishing, there is no concern about the influence on the configuration and characteristics of the circuits 2 and 22.
ダイシングライン４３の幅を１００μｍ、研磨する幅を１００μｍとすると、上記のとおり細幅Ｓｉ導波路３３，３４の長さは２５０μｍ程度で良い。ここで、細幅Ｓｉ導波路３３，３４の導波路損失を２．０ｄＢ／ｃｍとすると、細幅Ｓｉ導波路３３で接続されるＳＳＣ２８とＳＳＣ３１の結合損失、および細幅Ｓｉ導波路３４で接続されるＳＳＣ３２とＳＳＣ３０の結合損失は、それぞれ０．０５ｄＢである。この値は、図１１で示した、幅１００μｍの深堀溝１０３を介して結合させたＳＳＣ１０７，１０８を用いた場合よりも、約１７．９５〜１９．９５ｄＢだけ結合効率を改善できることが分かる。 Assuming that the width of the dicing line 43 is 100 μm and the width of polishing is 100 μm, the lengths of the narrow Si waveguides 33 and 34 may be about 250 μm as described above. Here, assuming that the waveguide loss of the narrow Si waveguides 33 and 34 is 2.0 dB / cm, the coupling loss of the SSC 28 and SSC 31 connected by the narrow Si waveguide 33 and the connection by the narrow Si waveguide 34. The combined loss of SSC32 and SSC30 to be formed is 0.05 dB, respectively. It can be seen that this value can improve the coupling efficiency by about 17.95 to 19.95 dB as compared with the case of using SSC 107 and 108 coupled via the deep moat groove 103 having a width of 100 μm shown in FIG.
本発明は、光回路を検査する技術に適用することができる。 The present invention can be applied to techniques for inspecting optical circuits.
１，２１…チップ、２，２２…本回路、３，２３…検査用回路、４…深堀溝、６，２４，２５…グレーティングカプラ、７，１０，２６，２７，２９…Ｓｉ導波路、８，９，２８，３０，３１，３２…スポットサイズ変換器、１１，３３，３４…細幅Ｓｉ導波路、５０…Ｓｉ基板、５１…ＢＯＸ層、５２…Ｓｉコア層、５３…オーバークラッド層。 1,21 ... Chip, 2,22 ... Main circuit, 3,23 ... Inspection circuit, 4 ... Fukahori groove, 6,24,25 ... Grating coupler, 7,10,26,27,29 ... Si waveguide, 8 , 9, 28, 30, 31, 32 ... Spot size converter, 11, 33, 34 ... Narrow Si waveguide, 50 ... Si substrate, 51 ... BOX layer, 52 ... Si core layer, 53 ... Overclad layer.
Claims (8)
検査光の入射用のグレーティングカプラと、
このグレーティングカプラを介して入射した前記検査光を導く第１の導波路と、
この第１の導波路内を伝播した前記検査光のモードフィールド径を前記第１の導波路のモードフィールド径よりも小さいサイズに縮小する第１のスポットサイズ変換器と、
オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記第１のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記検査光を前記本回路に形成された第２のスポットサイズ変換器に結合させる第２の導波路とを備えることを特徴とするオンウェハ光特性検査用回路。 In the on-wafer optical characteristic inspection circuit formed on the same substrate as this circuit to be inspected,
A grating coupler for the incidence of inspection light and
A first waveguide that guides the inspection light incident through the grating coupler, and
A first spot size converter that reduces the mode field diameter of the inspection light propagating in the first waveguide to a size smaller than the mode field diameter of the first waveguide.
It has a core formed in the boundary region between the on-wafer optical characteristic inspection circuit and the main circuit, and has a width corresponding to the mode field diameter after reduction by the first spot size converter, and the inspection light is used in the main circuit. A circuit for inspecting on-wafer optical characteristics, which comprises a second waveguide to be coupled to a second spot size converter formed in.
検査光の出射用のグレーティングカプラと、
前記本回路からの検査光を前記グレーティングカプラに導く第１の導波路と、
前記本回路からの検査光のモードフィールド径を前記第１の導波路のモードフィールド径のサイズに拡大して、前記検査光を前記第１の導波路に結合させる第１のスポットサイズ変換器と、
オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記本回路に形成された第２のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記本回路からの検査光を前記第１のスポットサイズ変換器に結合させる第２の導波路とを備えることを特徴とするオンウェハ光特性検査用回路。 In the on-wafer optical characteristic inspection circuit formed on the same substrate as this circuit to be inspected,
A grating coupler for emitting inspection light and
A first waveguide that guides the inspection light from this circuit to the grating coupler,
With a first spot size converter that expands the mode field diameter of the inspection light from the present circuit to the size of the mode field diameter of the first waveguide and couples the inspection light to the first waveguide. ,
It has a core having a width corresponding to the mode field diameter formed in the boundary region between the on-wafer optical characteristic inspection circuit and the main circuit and reduced by the second spot size converter formed in the main circuit. An on-wafer optical characteristic inspection circuit comprising a second waveguide that couples inspection light from this circuit to the first spot size converter.
前記第２の導波路の光伝播方向の長さは、前記本回路の検査後にオンウェハ光特性検査用回路と前記本回路とを前記境界領域の位置で切り離して前記本回路をチップ化する際のダイシングラインの幅よりも長いことを特徴とするオンウェハ光特性検査用回路。 In the on-wafer optical characteristic inspection circuit according to claim 1 or 2.
The length of the second waveguide in the light propagation direction is when the circuit for on-wafer optical characteristic inspection and the circuit are separated at the position of the boundary region after the inspection of the circuit and the circuit is made into a chip. An on-wafer optical characteristic inspection circuit characterized by being longer than the width of a dicing line.
前記第２の導波路の光伝播方向の長さは、前記ダイシングラインの幅に、ダイシング後の前記本回路の切断面の想定される研磨の幅を加えた寸法よりも長いことを特徴とするオンウェハ光特性検査用回路。 In the on-wafer optical characteristic inspection circuit according to claim 3,
The length of the second waveguide in the light propagation direction is longer than the width of the dicing line plus the expected polishing width of the cut surface of the circuit after dicing. Circuit for on-wafer optical characteristic inspection.
前記本回路の検査後に前記オンウェハ光特性検査用回路と前記本回路とを境界領域の位置で切り離して前記本回路をチップ化する第２の工程とを含み、
前記オンウェハ光特性検査用回路は、
検査光の入射用のグレーティングカプラと、
このグレーティングカプラを介して入射した前記検査光を導く第１の導波路と、
この第１の導波路内を伝播した前記検査光のモードフィールド径を前記第１の導波路のモードフィールド径よりも小さいサイズに縮小する第１のスポットサイズ変換器と、
オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記第１のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記検査光を前記本回路に形成された第２のスポットサイズ変換器に結合させる第２の導波路とを備えることを特徴とする検査方法。 The first step of inspecting the optical characteristics of the main circuit using the on-wafer optical characteristics inspection circuit formed on the same substrate as the main circuit to be inspected, and
After the inspection of the main circuit, the on-wafer optical characteristic inspection circuit and the main circuit are separated at the position of the boundary region to form a chip, which includes a second step.
The on-wafer optical characteristic inspection circuit is
A grating coupler for the incidence of inspection light and
A first waveguide that guides the inspection light incident through the grating coupler, and
A first spot size converter that reduces the mode field diameter of the inspection light propagating in the first waveguide to a size smaller than the mode field diameter of the first waveguide.
It has a core formed in the boundary region between the on-wafer optical characteristic inspection circuit and the main circuit, and has a width corresponding to the mode field diameter after reduction by the first spot size converter, and the inspection light is transmitted to the main circuit. An inspection method comprising a second waveguide to be coupled to a second spot size converter formed in.
前記本回路の検査後に前記オンウェハ光特性検査用回路と前記本回路とを境界領域の位置で切り離して前記本回路をチップ化する第２の工程とを含み、
前記オンウェハ光特性検査用回路は、
検査光の出射用のグレーティングカプラと、
前記本回路からの検査光を前記グレーティングカプラに導く第１の導波路と、
前記本回路からの検査光のモードフィールド径を前記第１の導波路のモードフィールド径のサイズに拡大して、前記検査光を前記第１の導波路に結合させる第１のスポットサイズ変換器と、
オンウェハ光特性検査用回路と前記本回路との境界領域に形成され、前記本回路に形成された第２のスポットサイズ変換器による縮小後のモードフィールド径に対応する幅のコアを有し、前記本回路からの検査光を前記第１のスポットサイズ変換器に結合させる第２の導波路とを備えることを特徴とする検査方法。 The first step of inspecting the optical characteristics of the main circuit using the on-wafer optical characteristics inspection circuit formed on the same substrate as the main circuit to be inspected, and
After the inspection of the main circuit, the on-wafer optical characteristic inspection circuit and the main circuit are separated at the position of the boundary region to form a chip, which includes a second step.
The on-wafer optical characteristic inspection circuit is
A grating coupler for emitting inspection light and
A first waveguide that guides the inspection light from this circuit to the grating coupler,
With a first spot size converter that expands the mode field diameter of the inspection light from the present circuit to the size of the mode field diameter of the first waveguide and couples the inspection light to the first waveguide. ,
It has a core having a width corresponding to the mode field diameter formed in the boundary region between the on-wafer optical characteristic inspection circuit and the main circuit and reduced by the second spot size converter formed in the main circuit. An inspection method comprising a second waveguide that couples inspection light from this circuit to the first spot size converter.
前記第２の導波路の光伝播方向の長さは、前記第２の工程において前記オンウェハ光特性検査用回路と前記本回路とを前記境界領域の位置で切り離す際のダイシングラインの幅よりも長いことを特徴とする検査方法。 In the inspection method according to claim 5 or 6,
The length of the second waveguide in the light propagation direction is longer than the width of the dicing line when the on-wafer optical characteristic inspection circuit and the main circuit are separated at the position of the boundary region in the second step. An inspection method characterized by that.
前記第２の工程の後に、前記本回路の切断面を研磨する第３の工程をさらに含み、
前記第２の導波路の光伝播方向の長さは、前記第２の工程において前記オンウェハ光特性検査用回路と前記本回路とを前記境界領域の位置で切り離す際のダイシングラインの幅に、想定される前記研磨の幅を加えた寸法よりも長いことを特徴とする検査方法。 In the inspection method according to any one of claims 5 to 7,
After the second step, a third step of polishing the cut surface of the circuit is further included.
The length of the second waveguide in the light propagation direction is assumed to be the width of the dicing line when the on-wafer optical characteristic inspection circuit and the main circuit are separated at the position of the boundary region in the second step. An inspection method characterized in that it is longer than the dimension including the width of the polishing to be performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017214487A JP6805111B2 (en) | 2017-11-07 | 2017-11-07 | On-wafer optical characteristics inspection circuit and inspection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017214487A JP6805111B2 (en) | 2017-11-07 | 2017-11-07 | On-wafer optical characteristics inspection circuit and inspection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019086385A JP2019086385A (en) | 2019-06-06 |
| JP6805111B2 true JP6805111B2 (en) | 2020-12-23 |
Family
ID=66762837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017214487A Active JP6805111B2 (en) | 2017-11-07 | 2017-11-07 | On-wafer optical characteristics inspection circuit and inspection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6805111B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020255190A1 (en) * | 2019-06-17 | 2020-12-24 | ||
| WO2023042320A1 (en) * | 2021-09-15 | 2023-03-23 | 日本電信電話株式会社 | Testing optical circuit and method for manufacturing optical circuit chip |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007034007A (en) * | 2005-07-28 | 2007-02-08 | Hitachi Cable Ltd | Fiber array with spot size converting waveguide, manufacturing method thereof, and integrated waveguide member used therefor |
| JP5413810B2 (en) * | 2007-03-14 | 2014-02-12 | 日本電気株式会社 | Optical waveguide and method for manufacturing the same |
| US9922887B2 (en) * | 2012-12-11 | 2018-03-20 | Acacia Communications, Inc. | Wafer-scale testing of photonic integrated circuits using horizontal spot-size converters |
| US10295744B2 (en) * | 2015-05-29 | 2019-05-21 | Nippon Telegraph And Telephone Corporation | Coherent optical mixer circuit |
-
2017
- 2017-11-07 JP JP2017214487A patent/JP6805111B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019086385A (en) | 2019-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10677991B2 (en) | Optical coupler comprising vertically offset waveguide cores | |
| US9128240B2 (en) | Spot-size converter, manufacturing method thereof, and integrated optical circuit device | |
| US10215919B2 (en) | Optical coupling arrangement | |
| JP6172679B2 (en) | Optical coupling structure, semiconductor device, optical interconnect structure for multi-chip module, and manufacturing method for optical coupling structure | |
| TWI300858B (en) | Method and apparatus for tapering an optical waveguide | |
| JP6289401B2 (en) | Spot size converter | |
| KR20130133009A (en) | Efficient silicon-on-insulator grating coupler | |
| JP2017500602A (en) | Apparatus and method for optical waveguide edge coupler for optical integrated chip | |
| KR101928132B1 (en) | Method and apparatus providing a waveguide and an evanescent field coupled photonic detector | |
| CN107532967A (en) | The wafer level test of optics | |
| US11415752B2 (en) | Optical inspection circuit | |
| JP2011191782A (en) | Double core optical fiber | |
| JP6805111B2 (en) | On-wafer optical characteristics inspection circuit and inspection method | |
| CN109791251B (en) | Light beam spot size converter | |
| US8693816B2 (en) | Nanophotonic optical duplexer | |
| JP5904954B2 (en) | Integrated photo detector | |
| WO2019216169A1 (en) | Optical device and optical coupling method | |
| JP2015045789A (en) | Spot size converter | |
| JP6427072B2 (en) | Optical fiber block | |
| KR100493098B1 (en) | Optical module with planar lightwave circuit structure | |
| JP2005062505A (en) | Bidirectional optical module, device for performing bidirectional optical communication therewith, and bidirectional optical transmission system | |
| JP2014186263A (en) | Optical waveguide element and manufacturing method of the same | |
| Ura et al. | Cavity-resonator-integrated grating input/output couplers for WDM optical-interconnect system in package | |
| JPH1010371A (en) | Optical transmitter-receiver | |
| JP2010181658A (en) | Inspection method of optical filter and method of manufacturing transmission/reception module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6805111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |