JP6794851B2 - Oscillation circuit, oscillator circuit control method and thermocode correction circuit - Google Patents
Oscillation circuit, oscillator circuit control method and thermocode correction circuit Download PDFInfo
- Publication number
- JP6794851B2 JP6794851B2 JP2017016850A JP2017016850A JP6794851B2 JP 6794851 B2 JP6794851 B2 JP 6794851B2 JP 2017016850 A JP2017016850 A JP 2017016850A JP 2017016850 A JP2017016850 A JP 2017016850A JP 6794851 B2 JP6794851 B2 JP 6794851B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bit value
- circuit
- adjacent
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、発振回路の制御方法及びサーモコード訂正回路の制御方法に関する。 The present invention relates to a method for controlling an oscillation circuit and a method for controlling a thermocode correction circuit.
ハード故障に起因するビットエラーではなく、宇宙からの放射線等の影響を原因とするビット反転エラーであるソフトエラーがメモリ及びフリップフロップ等のデータ保持回路で発生した場合、発生したソフトエラーを訂正する種々の技術が知られている。例えば、直列接続してシフトレジスタを形成するフリップフロップの出力信号に基づいてソフトエラー等の発生を検知した場合、シフトレジスタを初期化する技術が知られている（例えば、特許文献１を参照）。また、フューズの切断の有無を示すヒューズデータを記憶する専用のラッチに記憶されるデータと、ヒューズデータを記憶するチップ内のレジスタのデータをビット毎に比較して、ソフトエラーを検出する技術が知られている（例えば、特許文献２を参照）。また、同一のデータを保持する３以上の奇数個のフリップフロップと、前記奇数個のフリップフロップの保持するデータについて多数決を取ることによって、ソフトエラーを検出する技術が知られている（例えば、特許文献３を参照）。 If a soft error that is not a bit error caused by a hardware failure but a bit inversion error caused by the influence of radiation from space occurs in a data holding circuit such as a memory or flip-flop, the soft error that occurs is corrected. Various techniques are known. For example, a technique for initializing a shift register when an occurrence of a soft error or the like is detected based on an output signal of a flip-flop connected in series to form a shift register is known (see, for example, Patent Document 1). .. In addition, there is a technology to detect soft errors by comparing the data stored in the dedicated latch that stores fuse data indicating whether or not the fuse is blown with the data of the register in the chip that stores the fuse data bit by bit. It is known (see, for example, Patent Document 2). Further, a technique for detecting a soft error is known by taking a majority vote on three or more odd-numbered flip-flops holding the same data and the data held by the odd-numbered flip-flops (for example, a patent). See Reference 3).
しかしながら、サーモメータコードを記憶するフリップフロップ等の記憶素子で発生したソフトエラーを小規模な回路で訂正することは知られていない。 However, it is not known to correct a soft error generated in a storage element such as a flip-flop that stores a thermometer code with a small-scale circuit.
一実施形態では、サーモメータコードを記憶するフリップフロップ等の記憶素子で発生したソフトエラーを小規模な回路で訂正することができる訂正回路を有する発振回路を提供することを目的とする。 In one embodiment, it is an object of the present invention to provide an oscillation circuit having a correction circuit capable of correcting a soft error generated in a storage element such as a flip-flop that stores a thermometer code with a small-scale circuit.
１つの態様では、発振回路は、複数のビット値において連続する０又は１のビット値により数値が表現されるサーモメータコードに基づき、出力する発振信号の発振周波数が制御される発振器と、制御回路と、記憶回路と、訂正回路とを有する。制御回路は、発振周波数と所定の基準周波数との比較結果に基づいて、サーモメータコードを生成する。記憶回路は、生成されたサーモメータコードを記憶する。訂正回路は、記憶されたサーモメータコードにそれぞれ含まれる、各ビット値と、各ビットに隣接する第１隣接ビットの第１隣接ビット値と、各ビットに隣接する第２隣接ビットの第２隣接ビット値とに基づいて、ビット値の訂正が必要な場合、訂正が必要なビット値を訂正する。そして、訂正回路は、対象ビット値が訂正された訂正済サーモメータコードを発振器に出力する。 In one embodiment, the oscillation circuit is an oscillator and a control circuit in which the oscillation frequency of the output oscillation signal is controlled based on a thermometer code in which a numerical value is expressed by consecutive 0 or 1 bit values in a plurality of bit values. , A storage circuit, and a correction circuit. The control circuit generates a thermometer code based on the comparison result between the oscillation frequency and the predetermined reference frequency. The storage circuit stores the generated thermometer code. The correction circuit includes each bit value included in the stored thermometer code, the first adjacent bit value of the first adjacent bit adjacent to each bit, and the second adjacent bit of the second adjacent bit adjacent to each bit. If the bit value needs to be corrected based on the bit value, the bit value that needs to be corrected is corrected. Then, the correction circuit outputs the corrected thermometer code in which the target bit value is corrected to the oscillator.
一実施形態では、サーモメータコードを記憶するフリップフロップ等の記憶素子で発生したソフトエラーをより小規模な回路で訂正することができる。 In one embodiment, a soft error generated in a storage element such as a flip-flop that stores the thermometer code can be corrected by a smaller circuit.
以下図面を参照して、実施形態に係る発振回路の制御方法及びサーモコード訂正回路について説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されない。 The control method of the oscillation circuit and the thermocode correction circuit according to the embodiment will be described below with reference to the drawings. However, the technical scope of the present invention is not limited to those embodiments.
（実施形態に係る発振回路に関連する発振回路）
実施形態に係る実施形態に係る発振回路及び発振回路の制御方法について説明する前に、実施形態に係る発振回路に関連する発振回路及び発振回路の制御方法について説明する。
(Oscillation circuit related to the oscillation circuit according to the embodiment)
Before explaining the oscillator circuit and the control method of the oscillator circuit according to the embodiment, the oscillator circuit and the control method of the oscillator circuit related to the oscillator circuit according to the embodiment will be described.
図１（ａ）は関連する発振回路の回路図であり、図１（ｂ）は図１（ａ）の発振回路の制御に使用されるサーモメータコードを説明するための図である。ここで、サーモメータコードとは、複数のビット値で表現され、複数のビット値において連続する０又は１の個数により、数値を表現する一種の数値表現形式である。言い換えると、サーモメータコードは、特定のビットを境に上位ビットと下位ビットとの間で、異なる値を示す。 FIG. 1A is a circuit diagram of a related oscillation circuit, and FIG. 1B is a diagram for explaining a thermometer code used for controlling the oscillation circuit of FIG. 1A. Here, the thermometer code is a kind of numerical expression format expressed by a plurality of bit values and expressing a numerical value by the number of consecutive 0s or 1s in the plurality of bit values. In other words, the thermometer code shows different values between the high-order bit and the low-order bit with a specific bit as a boundary.
発振回路９００は、発振器９０１と、ＣＯＬＵＭＮ回路９０２と、ＲＯＷ回路９０３と、周波数比較回路９０４とを有し、発振器９０１から出力される発振信号をクロックとして出力する。発振器９０１は、１０行３列に配置された３０個のリング発振器９１０を有する。３０個のリング発振器９１０のそれぞれは、図１（ａ）においては３段で示される複数段の直列接続されたインバータを有し、不図示の接続配線を介して互いに接続される。３０個のリング発振器９１０は互いに接続されるため、発振するリング発振器９１０の数が増加するに従って、リング発振器９１０が出力する発振信号の発振周波数は高くなる。また、発振するリング発振器９１０の数が減少するに従って、リング発振器９１０が出力する発振信号の発振周波数は低くなる。なお、リング発振器９１０のそれぞれは、３段でなくても、奇数段のインバータが直列接続されていれば良い。
The
図２（ａ）は発振器９０１の部分内部回路であり、図２（ｂ）は奇数行に配置されるリング発振器９１０の初段のインバータの内部回路図であり、図２（ｃ）は偶数行に配置されるリング発振器９１０の初段のインバータの内部回路図である。
FIG. 2A is a partial internal circuit of the
３０個のリング発振器９１０のそれぞれは、最終段である３段目のインバータの出力端子が互いに接続されると共に、出力端子ＯＵＴに接続される。リング発振器９１０は、発振しているときは発振器として機能し、発振を停止しているときは負荷として機能する。発振しているリング発振器９１０の数が増加して発振器として機能するリング発振器９１０の数が増加し且つ負荷として機能するリング発振器９１０の数が減少することで、発振器９０１の周波数は高くなる。一方、発振しているリング発振器９１０の数が減少して発振器として機能するリング発振器９１０の数が減少し且つ負荷として機能するリング発振器９１０の数が増加することで、発振器９０１の周波数は低くなる。
In each of the 30
奇数行に配置されるリング発振器９１０は、初段に第１スイッチ付インバータ９１１が配置される。第１スイッチ付インバータ９１１は、一対の論理トランジスタ９１３及び９１４と、一対の制御トランジスタ９１５及び９１６と、ＯＲ素子９１７と、ＡＮＤ素子９１８とを有する。
In the
一対の論理トランジスタ９１３及び９１４は、一対の論理トランジスタ９１３及び９１４の双方がオンしているときに、３段目のインバータから出力される信号を反転して２段目のインバータに入力する。
When both the pair of
一対の制御トランジスタ９１５及び９１６は、ＯＲ素子９１７から入力される信号に対応する信号値が「０」であるときに同時にオフし、ＯＲ素子９１７から入力される信号に対応する信号値が「１」であるときに同時にオンする。
The pair of
ＯＲ素子９１７の一方の入力端子には（ｉ＋１）行を選択することを示す（ｉ＋１）行選択信号が入力され、ＯＲ素子９１７の他方の入力端子にはＡＮＤ素子９１８の出力信号が入力される。ＡＮＤ素子９１８の一方の入力端子にはｉ行を選択することを示すｉ行選択信号が入力され、ＡＮＤ素子９１８の他方の入力端子にはｊ列を選択することを示すｊ列選択信号が入力される。
A (i + 1) row selection signal indicating that the (i + 1) row is selected is input to one input terminal of the
第１行及び第９行等の奇数行であるｉ行に配置されるリング発振器９１０は、ｉ行選択信号に対応する信号値が「０」であり且つ（ｉ＋１）行選択信号に対応する信号値が「０」であるときにオフする。奇数行であるｉ行に配置されるリング発振器９１０は、ｉ行選択信号に対応する信号値が「１」であり、（ｉ＋１）行選択信号に対応する信号値が「０」であるときに、ｊ列選択信号に対応する信号値に応じてオンオフする。奇数行であるｉ行に配置されるリング発振器９１０は、ｉ行選択信号に対応する信号値が「１」であり、（ｉ＋１）行選択信号に対応する信号値が「０」であり且つｊ列選択信号に対応する信号値が「０」のときオフする。奇数行であるｉ行に配置されるリング発振器９１０は、ｉ行選択信号に対応する信号値が「１」であり、（ｉ＋１）行選択信号に対応する信号値が「０」であり且つｊ列選択信号に対応する信号値が「１」のときオンする。奇数行であるｉ行に配置されるリング発振器９１０は、（ｉ＋１）行選択信号に対応する信号値が「１」であるときにオンする。
The
第８行等の偶数行に配置されるリング発振器９１０は、初段に第２スイッチ付インバータ９１２が配置される。第１スイッチ付インバータ９１１は、ｊ列選択信号が入力され且つＡＮＤ素子９１８の他方の入力端子に出力端子が接続されインバータ９１９を有することが第１スイッチ付インバータ９１１と相違する。
In the
偶数行であるｉ行に配置されるリング発振器９１０は、ｉ行選択信号に対応する信号値が「０」であり且つ（ｉ＋１）行選択信号に対応する信号値が「０」であるときにオフする。偶数行であるｉ行に配置されるリング発振器９１０は、ｉ行選択信号に対応する信号値が「１」であり、（ｉ＋１）行選択信号に対応する信号値が「０」であるときに、ｊ列選択信号に対応する信号値に応じてオンオフする。偶数行であるｉ行に配置されるリング発振器９１０は、ｉ行選択信号に対応する信号値が「１」であり、（ｉ＋１）行選択信号に対応する信号値が「０」であり且つｊ列選択信号に対応する信号値が「１」のときオフする。偶数行であるｉ行に配置されるリング発振器９１０は、ｉ行選択信号に対応する信号値が「１」であり、（ｉ＋１）行選択信号に対応する信号値が「０」であり且つｊ列選択信号に対応する信号値が「０」のときオンする。偶数行であるｉ行に配置されるリング発振器９１０は、ｉ行選択信号に対応する信号値が「１」であるときにオンする。
The
ＣＯＬＵＭＮ回路９０２は、ＣＯＬＵＭＮシフト制御回路９２１と、３個のフリップフロップを有するＣＯＬＵＭＮデータフリップフロップ９２２とを有し、３行に配置されるリング発振器を選択するＣＯＬＵＭＮデータを出力する。ＣＯＬＵＭＮ回路９０２は、周波数比較回路９０４から入力されるＣＯＬＵＭＮシフト制御信号に基づいて、発振するリング発振器９１０を選択するためにＣＯＬＵＭＮデータを生成する。ＣＯＬＵＭＮシフト制御回路９２１は、ＣＯＬＵＭＮシフト制御信号に応じたサーモメータコードをＣＯＬＵＭＮデータとして生成し、生成したＣＯＬＵＭＮデータをＣＯＬＵＭＮデータフリップフロップ９２２に出力する。ＣＯＬＵＭＮシフト制御回路９２１は、サーモメータコードのビット値「０」と「１」との間の境界位置が最下位ビット又は最上位ビットから第２ビットにシフトするとき、ＣＯＬＭＵＮデータのみをシフトする。すなわち、ＣＯＬＵＭＮシフト制御回路９２１は、サーモメータコードの境界位置が最下位ビット又は最上位ビットから中間ビットにシフトするとき、ＣＯＬＭＵＮデータのみをシフトする。一方、ＣＯＬＵＭＮシフト制御回路９２１は、サーモメータコードの境界位置が中間ビットから最下位ビット又は最上位ビットにシフトするとき、「ＯＮ」及び「ＯＦＦ」を示すビット値を反転する。また、ＣＯＬＵＭＮ回路９０２は、サーモメータコードの境界位置が行方向に亘ってシフトするとき、ＣＯＬＭＵＮデータをシフトすると共に、行の増加又は減少を示すＲＯＷシフト制御信号をＲＯＷ回路９０３に出力する。ＣＯＬＵＭＮデータフリップフロップ９２２は、ＣＯＬＵＭＮシフト制御回路９２１から入力されたＣＯＬＭＵＮデータを記憶すると共に、記憶したＣＯＬＭＵＮデータを発振器９０１に出力する。
The
ＲＯＷ回路９０３は、ＲＯＷシフト制御回路９３１と、１０個のフリップフロップを有するＲＯＷデータフリップフロップ９３２とを有し、１０列に配置されるリング発振器を選択するＲＯＷデータを出力する。ＲＯＷ回路９０３は、ＣＯＬＵＭＮ回路９０２から入力されるＲＯＷシフト制御信号に基づいて、発振するリング発振器９１０を選択するためにＲＯＷデータを生成する。ＲＯＷシフト制御回路９３１は、入力されたＲＯＷシフト制御信号に応じたサーモメータコードをＲＯＷデータとしてＲＯＷデータフリップフロップ９３２に出力する。ＲＯＷデータフリップフロップ９３２は、ＲＯＷシフト制御回路９３１から入力されたＲＯＷデータを記憶すると共に、記憶したＲＯＷデータを発振器９０１に出力する。
The
ＣＯＬＵＭＮデータ及びＲＯＷデータのそれぞれは、発振するリング発振器を決定するためのサーモメータコードを示す。図１（ｂ）に示す例では、最下位ビットから８ビットまでの間がリング発振器９１０を「ＯＮ」して発振させることを示すビット値であり、９ビットから最上位ビットまでの間がリング発振器９１０を「ＯＦＦ」して発振させないことを示すビット値である。ＣＯＬＵＭＮデータ及びＲＯＷデータは、ビット値が「０」のとき「ＯＮ」を示し且つビット値が「１」のとき「ＯＦＦ」を示してもよく、ビット値が「１」のとき「ＯＮ」を示し且つビット値が「０」のとき「ＯＦＦ」を示してもよい。ＣＯＬＵＭＮデータ及びＲＯＷデータは、全てのリング発振器９１０を「ＯＮ」することを示す状態、及び全てのリング発振器９１０を「ＯＦＦ」することを示す状態にシフトするときに、ビット値と「ＯＮ」及び「ＯＦＦ」との対応関係を反転させてもよい。例えば、ＣＯＬＵＭＮシフト制御回路９２１は、ビット値「０」が「ＯＮ」を示す状態で、全てのリング発振器９１０を「ＯＮ」することを示す状態にシフトするときに、ビット値「１」が「ＯＮ」を示すように対応関係を反転させる。また、ＣＯＬＵＭＮシフト制御回路９２１は、ビット値「１」が「ＯＮ」を示す状態で、全てのリング発振器９１０を「ＯＮ」することを示す状態にシフトするときに、ビット値「０」が「ＯＮ」を示すように対応関係を反転させる。同様に、ＣＯＬＵＭＮシフト制御回路９２１は、ビット値「０」が「ＯＮ」を示す状態で、全てのリング発振器９１０を「ＯＦＦ」することを示す状態にシフトするときに、ビット値「１」が「ＯＮ」を示すように対応関係を反転させる。また、ＣＯＬＵＭＮシフト制御回路９２１は、ビット値「１」が「ＯＮ」を示す状態で、全てのリング発振器９１０を「ＯＦＦ」することを示す状態にシフトするときに、ビット値「０」が「ＯＮ」を示すように対応関係を反転させる。すなわち、ＣＯＬＵＭＮシフト制御回路９２１は、サーモメータコードの境界位置を第２ビットから最下位ビット又は最上位ビットにシフトするとき、「ＯＮ」及び「ＯＦＦ」を示すビット値を反転する。
Each of the COLUMN data and the ROW data indicates a thermometer code for determining an oscillating ring oscillator. In the example shown in FIG. 1B, the bit value from the least significant bit to the 8th bit indicates that the
周波数比較回路９０４は、発振信号を逓倍設定に従って分周した分周周波数と、基準クロックの基準周波数を比較して、発振信号の発振周波数を制御する。周波数比較回路９０４は、分周周波数が基準周波数よりも低かったとき、周波数を高くするために、発振するリング発振器９１０が１つ増加することを示すＣＯＬＵＭＮシフト制御信号を出力する。周波数比較回路９０４は、分周周波数が基準周波数よりも高かったとき、周波数を低くするために、発振するリング発振器９１０が１つ減少することを示すＣＯＬＵＭＮシフト制御信号を出力する。
The
図３は、サーモメータコードを使用した発振周波数制御を説明するための図であり、図３（ａ）は現在のリング発振器９１０の発振状態を示す図である。図３（ｂ）は現在の分周周波数が基準クロックの基準周波数よりも高いときの発振回路９００による制御後のリング発振器９１０の発振状態を示す図である。図３（ｃ）は現在の分周周波数が基準クロックの基準周波数よりも低いときの発振回路９００による制御後のリング発振器９１０の発振状態を示す図である。図３（ｄ）は図３（ｃ）の状態における分周周波数が基準クロックの基準周波数よりも低いときの発振回路９００による制御後のリング発振器９１０の発振状態を示す図である。
FIG. 3 is a diagram for explaining oscillation frequency control using a thermometer code, and FIG. 3A is a diagram showing an oscillation state of the
図３（ａ）において、ＣＯＬＵＭＮデータは、最下位ビット及び第２ビットのビット値が「ＯＮ」を示し、最上位ビットのビット値が「ＯＦＦ」を示す。また、ＲＯＷデータは、最下位ビットから第７ビットまでのビット値が「ＯＮ」を示し、第８ビットから最上位ビットまでのビット値が「ＯＦＦ」を示す。図３（ａ）において、ＲＯＷデータのビット値が「ＯＮ」を示す第１行から第７行までのリング発振器９１０と、第８行のＣＯＬＵＭＮデータのビット値が「ＯＮ」を示す第１列から第２列までのリング発振器９１０とが「ＯＮ」する。図３（ａ）において、２３個のリング発振器９１０とが「ＯＮ」する。
In FIG. 3A, the bit values of the least significant bit and the second bit of the COLUMN data indicate “ON”, and the bit value of the most significant bit indicates “OFF”. Further, in the ROW data, the bit value from the least significant bit to the 7th bit indicates "ON", and the bit value from the 8th bit to the most significant bit indicates "OFF". In FIG. 3A, the
現在の発振周波数が基準クロックの基準周波数よりも高いとき、周波数比較回路９０４は、発振するリング発振器９１０の数を１つ減少させることを示すＣＯＬＵＭＮシフト制御信号をＣＯＬＵＭＮシフト制御回路２１にを出力する。ＣＯＬＵＭＮシフト制御回路２１は、発振するリング発振器９１０の数を１つ減少させることを示すＣＯＬＵＭＮシフト制御信号が入力されると、ビット値が「ＯＮ」を示すビットを１つ減少させたＣＯＬＵＭＮデータを生成する。すなわち、ＣＯＬＵＭＮシフト制御回路２１は、最下位ビットのビット値が「ＯＮ」を示し、第２ビット及び最上位ビットのビット値が「ＯＦＦ」を示すＣＯＬＵＭＮデータを生成する。ＣＯＬＵＭＮシフト制御回路２１は、生成したＣＯＬＵＭＮデータをＣＯＬＵＭＮデータフリップフロップ９２２に出力する。ＣＯＬＵＭＮデータフリップフロップ９２２は、入力されたＣＯＬＵＭＮデータを記憶すると共に、発振器９０１に出力する。発振器９０１にビット値が「ＯＮ」を示すビットを１つ減少させたＣＯＬＵＭＮデータが入力されることで、図３（ｂ）に示すように、発振するリング発振器９１０の数が１つ減少して２２個になる。
When the current oscillation frequency is higher than the reference frequency of the reference clock, the
現在の発振周波数が基準クロックの基準周波数よりも低いとき、周波数比較回路９０４は、発振するリング発振器９１０の数を１つ増加させることを示すＣＯＬＵＭＮシフト制御信号を出力する。ＣＯＬＵＭＮシフト制御回路２１は、発振するリング発振器９１０の数を１つ増加させることを示すＣＯＬＵＭＮシフト制御信号が入力されると、ビット値が「ＯＮ」を示すビットを１つ増加させたＣＯＬＵＭＮデータを生成出力する。すなわち、ＣＯＬＵＭＮシフト制御回路２１は、最下位ビットから最上位ビットまでのビット値が「ＯＮ」を示すＣＯＬＵＭＮデータを生成する。ＣＯＬＵＭＮシフト制御回路２１は、生成したＣＯＬＵＭＮデータをＣＯＬＵＭＮデータフリップフロップ９２２に出力する。ＣＯＬＵＭＮデータフリップフロップ９２２は、入力されたＣＯＬＵＭＮデータを記憶すると共に、発振器９０１に出力する。発振器９０１にビット値が「ＯＮ」を示すビットを１つ増加させたＣＯＬＵＭＮデータが入力されることで、図３（ｃ）に示すように、発振するリング発振器９１０の数が１つ増加して２４個になる。
When the current oscillation frequency is lower than the reference frequency of the reference clock, the
図３（ｃ）の状態における発振周波数が基準クロックの基準周波数よりも低いとき、周波数比較回路９０４は、発振するリング発振器９１０の数を更に１つ増加させることを示すＣＯＬＵＭＮシフト制御信号を出力する。ＣＯＬＵＭＮシフト制御回路２１は、発振するリング発振器９１０の数を１つ増加させることを示すＣＯＬＵＭＮシフト制御信号が入力されると、ビット値が「ＯＮ」を示すビットを１つ増加させることを示すＲＯＷシフト制御信号を生成する。ＣＯＬＵＭＮシフト制御回路２１は、生成したＲＯＷシフト制御信号をＲＯＷシフト制御回路９３１に出力する。ＲＯＷシフト制御回路９３１は、ビット値が「ＯＮ」を示すビットを１つ増加させることを示すＲＯＷシフト制御信号が入力されると、ビット値が「ＯＮ」を示すビットを１つ増加させたＲＯＷデータを生成する。すなわち、ＲＯＷシフト制御回路９３１は、最下位ビットから第８ビットまでのビット値が「ＯＮ」を示し、第９ビットから最上位ビットまでのビット値が「ＯＦＦ」を示すＲＯＷデータを生成する。ＲＯＷシフト制御回路９３１は、生成したＲＯＷデータをＲＯＷデータフリップフロップ９３２に出力する。ＲＯＷデータフリップフロップ９３２は、入力されたＲＯＷデータを記憶すると共に、発振器９０１に出力する。発振器９０１にビット値が「ＯＮ」を示すビットを１つ増加させたＲＯＷデータが入力されることで、図３（ｄ）に示すように、発振するリング発振器９１０の数が１つ増加して２５個になる。
When the oscillation frequency in the state of FIG. 3C is lower than the reference frequency of the reference clock, the
他方、半導体素子で形成されるフリッププロップでは、ソフトエラーの発生が問題になっている。ソフトエラーは、外部からのα線や中性子線が回路周辺にあたることで値が反転してしまうエラーである。発振回路９００では、ＣＯＬＵＭＮデータフリップフロップ９２２及びＲＯＷデータフリップフロップ９３２に含まれるフリップフロップでソフトエラーが発生した場合、発生したソフトエラーは訂正されることはない。フリップフロップでソフトエラーが発生すると、「０１０」及び「１０１」という通常のサーモメータコードでは発生しないイレギュラーなパターンが発生する。ここでは、「０１０」及び「１０１」等のビット列に含まれるビット値が第１ビット値から第１ビット値と相違する第２ビット値に遷移した後に第１ビットに戻る通常のサーモメータコードでは発生しないイレギュラーなパターンをバブルパターンと称する。
On the other hand, in flip props formed of semiconductor elements, the occurrence of soft errors has become a problem. A soft error is an error in which the value is inverted when α rays or neutron rays from the outside hit the periphery of the circuit. In the
発振回路９００においてバブルパターンが発生すると、発生したバブルパターンは、検出されることはないため、訂正されない。発振回路９００では、発生したバブルパターンは、ＣＯＬＵＭＮデータ及びＲＯＷデータがリセットされるまで訂正されることなくＣＯＬＵＭＮデータ及びＲＯＷデータに含まれる。
When a bubble pattern is generated in the
図４（ａ）はＲＯＷデータにバブルパターンが発生した一例を示す図であり、図４（ｂ）は図４（ａ）の状態における行選択信号及び列選択信号の信号値を示す図である。図４（ｂ）において、実線で示される信号線は印加される行選択信号又は列選択信号が選択状態であることを示し、破線で示される信号線は印加される行選択信号又は列選択信号が非選択状態であることを示す。 FIG. 4A is a diagram showing an example in which a bubble pattern is generated in ROW data, and FIG. 4B is a diagram showing signal values of a row selection signal and a column selection signal in the state of FIG. 4A. .. In FIG. 4B, the signal line indicated by the solid line indicates that the applied row selection signal or column selection signal is in the selected state, and the signal line indicated by the broken line is the applied row selection signal or column selection signal. Indicates that is in the unselected state.
図４に示す例では、ＣＯＬＵＭＮデータに対応するサーモメータコードは最下位ビット及び第２ビットのビット値が「ＯＮ」を示し、最上位ビットのビット値が「ＯＦＦ」を示す。また、ＲＯＷデータに対応するサーモメータコードは最下位ビットから第４ビットまでのビット値が「ＯＮ」を示し、第５ビットから最上位ビットまでのビット値が「ＯＦＦ」を示す。ＲＯＷデータに対応するサーモメータコードの第８ビットのビット値は、ソフトエラーにより「ＯＮ」から「ＯＦＦ」に反転している。ＲＯＷデータに対応するサーモメータコードの第８ビットのビット値が反転することで、発振回路９００は、本来は「ＯＦＦ」である５個のリング発振器９１０が「ＯＮ」する。本来は「ＯＦＦ」である５個のリング発振器９１０が「ＯＮ」することで、発振信号の発振周波数は、所望の発振周波数よりも高くなり、発振信号をクロックとして使用する不図示の論理回路において誤動作が発生するおそれがある。
In the example shown in FIG. 4, in the thermometer code corresponding to the COLUMN data, the bit values of the least significant bit and the second bit indicate "ON", and the bit value of the most significant bit indicates "OFF". Further, in the thermometer code corresponding to the ROW data, the bit value from the least significant bit to the 4th bit indicates "ON", and the bit value from the 5th bit to the most significant bit indicates "OFF". The bit value of the 8th bit of the thermometer code corresponding to the ROW data is inverted from "ON" to "OFF" due to a soft error. By inverting the bit value of the 8th bit of the thermometer code corresponding to the ROW data, the
図５〜７は、ＣＯＬＵＭＮデータにバブルパターンが発生した一例を示す図である。図５（ａ）はＣＯＬＵＭＮデータにバブルパターンが発生した第１の状態を示し、図５（ｂ）は図５（ａ）の状態における行選択信号及び列選択信号の信号値を示す。図６（ａ）は図５に示す第１の状態からＣＯＬＵＭＮデータを上位ビット側に１ビットシフトした第２の状態を示し、図６（ｂ）は図６（ａ）の状態における行選択信号及び列選択信号の信号値を示す。図７（ａ）は図６に示す第２の状態からＣＯＬＵＭＮデータを上位ビット側に更に１ビットシフトした第３の状態を示し、図７（ｂ）は図７（ａ）の状態における行選択信号及び列選択信号の信号値を示す。図５（ｂ）、６（ｂ）、７（ｂ）において、実線で示される信号線は印加される行選択信号又は列選択信号が選択状態であることを示し、破線で示される信号線は印加される行選択信号又は列選択信号が非選択状態であることを示す。図５〜７において、リング発振器は行方向に６個配置されるので、ＣＯＬＵＭＮデータのビット数は、６ビットである。 FIGS. 5 to 7 are diagrams showing an example in which a bubble pattern is generated in the COLUMN data. FIG. 5A shows the first state in which the bubble pattern is generated in the COLUMN data, and FIG. 5B shows the signal values of the row selection signal and the column selection signal in the state of FIG. 5A. FIG. 6A shows a second state in which the COLUMN data is shifted by 1 bit to the upper bit side from the first state shown in FIG. 5, and FIG. 6B shows a row selection signal in the state of FIG. 6A. And the signal value of the column selection signal is shown. FIG. 7A shows a third state in which the COLUMN data is further shifted by 1 bit to the upper bit side from the second state shown in FIG. 6, and FIG. 7B shows row selection in the state of FIG. 7A. The signal values of the signal and the column selection signal are shown. In FIGS. 5 (b), 6 (b), and 7 (b), the signal line indicated by the solid line indicates that the applied row selection signal or column selection signal is in the selected state, and the signal line indicated by the broken line is Indicates that the applied row selection signal or column selection signal is in the non-selection state. In FIGS. 5 to 7, since six ring oscillators are arranged in the row direction, the number of bits of the COLUMN data is 6 bits.
図５において、ビット値「０」が「ＯＮ」を示し、ビット値「１」が「ＯＦＦ」を示す。図５では、ＣＯＬＵＭＮデータの第５ビットにソフトエラーが発生し、第５ビットのビット値が「ＯＦＦ」から「ＯＮ」に反転する。すなわち、図５に示す第１の状態では、「０００１１１」であるＣＯＬＵＭＮデータは、「０００１０１」となりＣＯＬＵＭＮデータの第４ビットから第６ビットまでの間にバブルデータが発生する。 In FIG. 5, the bit value “0” indicates “ON” and the bit value “1” indicates “OFF”. In FIG. 5, a soft error occurs in the 5th bit of the COLUMN data, and the bit value of the 5th bit is inverted from “OFF” to “ON”. That is, in the first state shown in FIG. 5, the COLUMN data of "000111" becomes "000101", and bubble data is generated between the 4th bit to the 6th bit of the COLUMN data.
図６では、図５に示す第１の状態からＣＯＬＵＭＮデータが上位ビット側に１ビットシフトして、ソフトエラーにより反転して「ＯＮ」を示す第５ビットのビット値が最上位ビットである第６ビットに達する。第６ビットのビット値が「ＯＮ」を示すとき、サーモメータコードであるＣＯＬＵＭＮデータは、第１ビットから第６ビットまでの全てのビット値が「ＯＮ」を示すと判断される。ＣＯＬＵＭＮデータが全てのビット値が「ＯＮ」を示すと判断されると、「ＯＮ」を示すビット値が「０」から「１」に反転される。図５に示す第１の状態では「０００１０１」であったＣＯＬＵＭＮデータは、上位ビットに１ビットすることで「００００１０」となった後に、「ＯＮ」を示すビット値が反転することでビット値が「１」である第５ビットが「ＯＮ」となる。図６に示す第２の状態では、ＣＯＬＵＭＮデータは、第４ビットから第６ビットまでの間に「０１０」で示されるバブルデータが発生する。 In FIG. 6, the COLUMN data is shifted by 1 bit from the first state shown in FIG. 5 to the upper bit side, inverted by a soft error, and the bit value of the fifth bit indicating “ON” is the most significant bit. Reach 6 bits. When the bit value of the 6th bit indicates "ON", the COLUMN data which is the thermometer code is determined that all the bit values from the 1st bit to the 6th bit indicate "ON". When the COLUMN data is determined that all the bit values indicate "ON", the bit values indicating "ON" are inverted from "0" to "1". The COLUMN data, which was "000101" in the first state shown in FIG. 5, becomes "0000010" by 1 bit in the high-order bit, and then the bit value is inverted by inverting the bit value indicating "ON". The fifth bit, which is "1", is "ON". In the second state shown in FIG. 6, bubble data represented by "010" is generated between the 4th bit and the 6th bit in the COLUMN data.
図７では、図６に示す第２の状態からＣＯＬＵＭＮデータが上位ビット側に更に１ビットシフトして、バブルデータに含まれる「ＯＮ」を示す第５ビットのビット値が最上位ビットである第６ビットに達する。第６ビットのビット値が「ＯＮ」を示すとき、図６に示す第２の状態と同様に、ＣＯＬＵＭＮデータは、第１ビットから第６ビットまでの全てのビット値が「ＯＮ」を示すと判断される。ＣＯＬＵＭＮデータが全てのビット値が「ＯＮ」を示すと判断されると、「ＯＮ」を示すビット値が「１」から「０」に反転される。図６に示す第２の状態では「００００１０」であったＣＯＬＵＭＮデータは、上位ビットに１ビットシフトすることで「１００００１」となる。そして、上位ビットに１ビットシフトすることで「１００００１」となったＣＯＬＵＭＮデータは、「ＯＮ」を示すビット値が反転することでビット値が「１」である第２ビットから第５ビットまでのビットが「ＯＮ」となる。 In FIG. 7, the COLUMN data is further shifted by 1 bit to the upper bit side from the second state shown in FIG. 6, and the bit value of the fifth bit indicating “ON” included in the bubble data is the most significant bit. Reach 6 bits. When the bit value of the 6th bit indicates "ON", as in the second state shown in FIG. 6, the COLUMN data indicates that all the bit values from the 1st bit to the 6th bit indicate "ON". Judged. When the COLUMN data is determined that all the bit values indicate "ON", the bit values indicating "ON" are inverted from "1" to "0". The COLUMN data, which was "000010" in the second state shown in FIG. 6, becomes "100001" by shifting 1 bit to the high-order bit. Then, the COLUMN data that becomes "100001" by shifting to the upper bit by 1 bit is from the second bit to the fifth bit whose bit value is "1" by inverting the bit value indicating "ON". The bit is "ON".
図６に示す第２の状態と、図７に示す第３の状態との間では、「ＯＮ」するリング発振器の数が９個異なるので、第２の状態の発振信号の周波数と第３の状態の発振信号の周波数との間で発振信号の周波数が大きく飛ぶことになる。ＣＯＬＵＭＮデータでソフトエラーが発生すると、バブルパターンがシフトされて最下位ビット及び最上位ビットを通過する度にＲＯＷデータをシフトするＲＯＷシフト制御信号が立て続けにアサートされる。ＲＯＷデータが短期間に繰り返しシフトすることで発振信号の発振周波数が大きく飛ぶ問題が発生する。 Since the number of ring oscillators to be "ONed" differs by 9 between the second state shown in FIG. 6 and the third state shown in FIG. 7, the frequency of the oscillation signal in the second state and the third state The frequency of the oscillating signal jumps significantly from the frequency of the oscillating signal in the state. When a soft error occurs in the COLUMN data, the ROW shift control signal that shifts the ROW data is asserted in succession each time the bubble pattern is shifted and passes through the least significant bit and the most significant bit. The problem that the oscillation frequency of the oscillation signal fluctuates greatly occurs because the ROW data is repeatedly shifted in a short period of time.
フリップフロップでのソフトエラーの発生を防止するために、フリップフロップ内部のラッチ回路等に容量を付加する等のソフトエラーへの耐性を向上させる回路構成が採用されている。しかしながら、半導体集積回路の微細化の進行に従って、フリップフロップのソフトエラーへの耐性が低下しており、α線に加えて従来は問題にならなかった中性子によるソフトエラーが発生するようになってきている。このため、回路構成による対策だけで、フリップフロップのソフトエラーの発生を防止することは、容易ではない。 In order to prevent the occurrence of soft errors in the flip-flop, a circuit configuration is adopted that improves the resistance to soft errors such as adding a capacitance to the latch circuit or the like inside the flip-flop. However, with the progress of miniaturization of semiconductor integrated circuits, the resistance of flip-flops to soft errors has decreased, and soft errors due to neutrons, which have not been a problem in the past, have come to occur in addition to α rays. There is. Therefore, it is not easy to prevent the occurrence of flip-flop soft errors only by taking measures based on the circuit configuration.
特許文献３に記載される方法によって、ソフトエラーにより反転したフリップフロップに記憶されるビット値を訂正することができる。しかしながら、特許文献３に記載される方法では、リップフロップを３重化する多数決回路を使用するため、フリップフロップの個数が３倍に増加するため、回路規模的にデジタル制御発振器（DigitalControledOscrator、ＤＣＯ）での使用には適さない。また、誤り検出訂正（error detection and correction、ＥＣＣ）コードを付加して訂正を行うＥＣＣ制御方式を採用することで、ソフトエラーにより反転したフリップフロップに記憶されるビット値を訂正することができる。しかしながら、ＥＣＣ制御方式では、ソフトエラーの検出に時間が掛かり高速に検出できるソフトエラー訂正方法が実現されれず、動作速度の点で高速に動作することが望ましいＤＣＯには適用することは容易ではない。さらに、ＥＣＣ制御方式によりソフトエラーを検出する場合、特別なコードを付加するエンコード／デコード回路とそのコードを使用する検出回路が付加されるため、回路規模が大きくなり、ＤＣＯに実装することは容易ではない。
By the method described in
（実施形態に係る発振回路の概要）
実施形態に係る発振回路は、サーモメータコードで制御される発振器において、フリップフロップが記憶するサーモメータコードを示すビット値の中で、ソフトエラーにより反転したビット値を自動的に検出して訂正することを目的とする回路である。実施形態に係る発振回路は、サーモメータコードに含まれる対象ビットの対象ビット値と、対象ビットに隣接する隣接ビットの隣接ビット値に基づいて、対象ビット値が誤りであると判定したときに、対象ビット値を訂正する。
(Outline of Oscillation Circuit According to Embodiment)
The oscillation circuit according to the embodiment automatically detects and corrects the bit value inverted due to a soft error among the bit values indicating the thermometer code stored in the flip-flop in the oscillator controlled by the thermometer code. It is a circuit for the purpose of. When the oscillation circuit according to the embodiment determines that the target bit value is incorrect based on the target bit value of the target bit included in the thermometer code and the adjacent bit value of the adjacent bit adjacent to the target bit, Correct the target bit value.
（実施形態に係る発振回路の概要）
図８（ａ）は実施形態に係る発振回路の動作の説明のための第１の図であり、図８（ｂ）は実施形態に係る発振回路の動作の説明のための第２の図である。
(Outline of Oscillation Circuit According to Embodiment)
FIG. 8A is a first diagram for explaining the operation of the oscillator circuit according to the embodiment, and FIG. 8B is a second diagram for explaining the operation of the oscillator circuit according to the embodiment. is there.
図８（ａ）に示すように、実施形態に係る発振回路は、サーモメータコードをビット値「１」が連続する区間、ビット値「０」が連続する区間、ビット値「０」と「１」との境界位置の３種類の領域に大別する。図８（ｂ）に示すように、実施形態に係る発振回路は、着目する対象ビット、対象ビットの１ビット上位の第１隣接ビット及び対象ビットの１ビット下位の第２隣接ビットの３ビットの区間毎に判定する。実施形態に係る発振回路は、判定した区間がビット値「１」が連続する区間である１連続領域、ビット値「０」が連続する区間である０連続領域、及びビット値「０」と「１」の境界位置である境界領域のいずれかであるかを判定する。 As shown in FIG. 8A, in the oscillation circuit according to the embodiment, the thermometer code has a section in which the bit value “1” is continuous, a section in which the bit value “0” is continuous, and the bit values “0” and “1”. It is roughly divided into three types of areas at the boundary position with. As shown in FIG. 8B, the oscillation circuit according to the embodiment has three bits of the target bit of interest, the first adjacent bit one bit higher than the target bit, and the second adjacent bit one bit lower than the target bit. Judgment is made for each section. In the oscillation circuit according to the embodiment, the determined interval is a continuous region in which the bit value “1” is continuous, the 0 continuous region in which the bit value “0” is continuous, and the bit values “0” and “ It is determined whether it is one of the boundary regions which is the boundary position of "1".
実施形態に係る発振回路は、判定した区間のビット値が「１１１」及び「１０１」であるとき、１連続領域であると判定する。実施形態に係る発振回路は、判定した区間のビット値が「１０１」であるとき、対象ビットのビット値「０」はソフトエラーによって「１」から「０」に反転したと判断して、対象ビットのビット値を「０」から「１」に訂正する。また、実施形態に係る発振回路は、判定した区間のビット値が「１１１」であるとき、ソフトエラーは対象ビットに発生していないと判断して、訂正処理を実行しない。 The oscillation circuit according to the embodiment determines that it is one continuous region when the bit values of the determined section are "111" and "101". The oscillation circuit according to the embodiment determines that when the bit value of the determined section is "101", the bit value "0" of the target bit is inverted from "1" to "0" due to a soft error, and is the target. The bit value of the bit is corrected from "0" to "1". Further, the oscillation circuit according to the embodiment does not execute the correction process by determining that the soft error has not occurred in the target bit when the bit value of the determined section is "111".
実施形態に係る発振回路は、判定した区間のビット値が「０００」及び「０１０」であるとき、０連続領域であると判定する。実施形態に係る発振回路は、判定した区間のビット値が「０１０」であるとき、対象ビットのビット値「１」はソフトエラーによって「０」から「１」に反転したと判断して、対象ビットのビット値を「１」から「０」に訂正する。また、実施形態に係る発振回路は、判定した区間のビット値が「０００」であるとき、ソフトエラーは対象ビットに発生していないと判断して、訂正処理を実行しない。 The oscillation circuit according to the embodiment determines that it is a 0 continuous region when the bit values of the determined section are "000" and "010". The oscillation circuit according to the embodiment determines that when the bit value of the determined section is "010", the bit value "1" of the target bit is inverted from "0" to "1" due to a soft error, and is the target. The bit value of the bit is corrected from "1" to "0". Further, the oscillation circuit according to the embodiment determines that a soft error has not occurred in the target bit when the bit value of the determined section is "000", and does not execute the correction process.
実施形態に係る発振回路は、判定した区間のビット値が「１１０」、「０１１」、「１００」及び「００１」であるとき、境界領域であると判定する。また、第１実施形態に係る発振回路は、判定した区間が境界領域であると判定したとき、ソフトエラーは対象ビットに発生していないと判断して、訂正処理を実行しない。 The oscillation circuit according to the embodiment determines that it is a boundary region when the bit values of the determined section are "110", "011", "100", and "001". Further, the oscillation circuit according to the first embodiment determines that the soft error has not occurred in the target bit when it is determined that the determined section is the boundary region, and does not execute the correction process.
実施形態に係る発振回路は、図８を参照して説明された処理を実行する訂正回路を有する。すなわち、訂正回路は、サーモメータコードに含まれる対象ビットの対象ビット値、対象ビットに隣接する第１隣接ビットの第１隣接ビット値及び第２隣接ビットの第２隣接ビット値に基づいて、対象ビット値を訂正する。訂正回路は、対象ビット値を訂正したサーモメータコードを発振器に出力する。 The oscillator circuit according to the embodiment has a correction circuit that executes the process described with reference to FIG. That is, the correction circuit targets based on the target bit value of the target bit included in the thermometer code, the first adjacent bit value of the first adjacent bit adjacent to the target bit, and the second adjacent bit value of the second adjacent bit. Correct the bit value. The correction circuit outputs a thermometer code in which the target bit value is corrected to the oscillator.
（第１実施形態に係る発振回路の構成及び機能）
図９は、第１実施形態に係る発振回路の回路図である。
(Configuration and Function of Oscillation Circuit According to First Embodiment)
FIG. 9 is a circuit diagram of an oscillation circuit according to the first embodiment.
発振回路１は、発振器１０と、ＣＯＬＵＭＮ回路２０と、ＲＯＷ回路３０と、周波数比較回路４０とを有し、発振器１０から出力される発振信号をクロックとして出力する。発振器１０は、１０行３列に配置された３０個のリング発振器１１を有する。発振回路１は、完全デジタル位相同期回路（All Digital Phase-locked loop、ＡＤＰＬＬ）の発振回路であるＤＣＯである。発振器１０は、発振器９０１と同様な構成及び機能を有するので、ここでは詳細な説明を省略する。
The
ＣＯＬＵＭＮ回路２０は、ＣＯＬＵＭＮシフト制御回路２１と、３個のフリップフロップを有するＣＯＬＵＭＮデータフリップフロップ２２と、第１ＣＯＬＵＭＮ訂正回路２３とを有する。ＣＯＬＵＭＮシフト制御回路２１及びＣＯＬＵＭＮデータフリップフロップ２２は、ＣＯＬＵＭＮシフト制御回路９２１及びＣＯＬＵＭＮデータフリップフロップ９２２と同様な構成及び機能を有するので、ここでは詳細な説明を省略する。ＣＯＬＵＭＮシフト制御回路２１は、発振器１０から出力される発振信号を分周した分周周波数と基準クロックの基準周波数との比較結果に基づいて、サーモメータコードであるＣＯＬＵＭＮデータを生成する。ＣＯＬＵＭＮデータフリップフロップ２２は、ＣＯＬＵＭＮシフト制御回路２１によって生成されたＣＯＬＵＭＮデータを記憶する。第１ＣＯＬＵＭＮ訂正回路２３は、第１訂正回路２４をリング発振器１１の列の数と同一数である３個有する。
The
図１０（ａ）は第１ＣＯＬＵＭＮ訂正回路２３が有する第１訂正回路２４の内部回路図であり、図１０（ｂ）は第１訂正回路２４の真理値表であり、図１０（ｃ）は第１訂正回路２４の動作を説明するための図である。
10 (a) is an internal circuit diagram of the
第１訂正回路２４は、ＥＯＲ素子２５と、第１ＡＮＤ素子２６と、第２ＡＮＤ素子２７と、ＯＲ素子２８とを有する。ＥＯＲ素子２５は、対象ビットのビット値Ｆと対象ビットの１ビット上位の第１隣接ビットのビット値Ａとの排他的論理和を第２ＡＮＤ素子２７に出力する。第１ＡＮＤ素子２６は、対象ビットの１ビット上位の第１隣接ビットのビット値Ａと対象ビットの１ビット下位の第２隣接ビットのビット値Ｂとの論理積をＯＲ素子２８に出力する。第２ＡＮＤ素子２７は、対象ビットのビット値Ｆと、対象ビットのビット値Ｆと対象ビットの１ビット上位の第１隣接ビットのビット値Ａとの排他的論理和との論理積をＯＲ素子２８に出力する。ＯＲ素子２８は、第１ＡＮＤ素子２６の出力と、第２ＡＮＤ素子２７の出力との論理和を訂正済データＡＦとして出力する。
The
第１訂正回路２４は、対象ビットのビット値Ｆ、第１隣接ビットのビット値Ａ及び第２隣接ビットのビット値Ｂが何れも「０」であるときに、境界位置の可能性がないと判断して、訂正済データＡＦを第１隣接ビットのビット値Ａと同じ「０」とする。第１訂正回路２４は、対象ビットのビット値Ｆ、第１隣接ビットのビット値Ａが「１」であり且つ対象ビットのビット値Ｆ及び第２隣接ビットのビット値Ｂが「０」であるときに、境界位置の可能性があると判断して、対象ビットのビット値Ｆを変更しない。すなわち、第１訂正回路２４は、訂正済データＡＦを第１隣接ビットのビット値Ａと同じ「０」とする。第１訂正回路２４は、対象ビットのビット値Ｆが「１」であり且つ第１隣接ビットのビット値Ａ及び第２隣接ビットのビット値Ｂが「０」であるときに、バブルパターンであると判断して、対象ビットのビット値Ｆを変更する。すなわち、第１訂正回路２４は、訂正済データＡＦを第１隣接ビットのビット値Ａである「１」と反対の「０」とする。
The
第１訂正回路２４は、対象ビットのビット値Ｆ及び第１隣接ビットのビット値Ａが「１」であり且つ第２隣接ビットのビット値Ｂが「０」であるときに、境界位置の可能性があると判断して、対象ビットのビット値Ｆを変更しない。すなわち、第１訂正回路２４は、訂正済データＡＦを第１隣接ビットのビット値Ａと同じ「１」とする。第１訂正回路２４は、対象ビットのビット値Ｆ及び第１隣接ビットのビット値Ａが「０」であり且つ第２隣接ビットのビット値Ｂが「１」であるときに、境界位置の可能性があると判断して、対象ビットのビット値Ｆを変更しない。すなわち、第１訂正回路２４は、訂正済データＡＦを第１隣接ビットのビット値Ａと同じ「０」とする。第１訂正回路２４は、対象ビットのビット値Ｆが「０」であり且つ第１隣接ビットのビット値Ａ及び第２隣接ビットのビット値Ｂが「１」であるときに、バブルパターンであると判断して、対象ビットのビット値Ｆを変更する。すなわち、第１訂正回路２４は、訂正済データＡＦを第１隣接ビットのビット値Ａである「０」と反対の「１」とする。
The
第１訂正回路２４は、対象ビットのビット値Ｆ及び第２隣接ビットのビット値Ｂが「１」であり且つ第１隣接ビットのビット値Ａが「０」であるときに、境界の可能性があると判断して、対象ビットのビット値Ｆを変更しない。すなわち、第１訂正回路２４は、訂正済データＡＦを第１隣接ビットのビット値Ａと同じ「１」とする。第１訂正回路２４は、対象ビットのビット値Ｆ、第１隣接ビットのビット値Ａ及び第２隣接ビットのビット値Ｂが何れも「１」であるときに、境界位置の可能性がないと判断して、訂正済データＡＦを第１隣接ビットのビット値Ａと同じ「１」とする。第１訂正回路２４は、対象ビット値Ｆが、第１隣接ビット値Ａ及び第２隣接ビット値Ｂの双方と一致しないときに、対象ビット値Ｆが第１隣接ビット値Ａ及び第２隣接ビット値Ｂに一致するように、対象ビット値Ｆを訂正する。
The
第１ＣＯＬＵＭＮ訂正回路２３は、最上位ビットから最下位ビットまで第１訂正回路２４から訂正済データＡＦを順次出力させてもよく、最下位ビットから最上位ビットまで第１訂正回路２４から訂正済データＡＦを順次出力させてもよい。また、第１ＣＯＬＵＭＮ訂正回路２３は、最下位ビットから最上位ビットまで第１訂正回路２４から訂正済データＡＦを同時に出力させてもよい。
The first
ＲＯＷ回路３０は、ＲＯＷシフト制御回路３１と、１０個のフリップフロップを有するＲＯＷデータフリップフロップ３２と、第１ＲＯＷ訂正回路３３とを有する。ＲＯＷシフト制御回路３１及びＲＯＷデータフリップフロップ３２は、ＲＯＷシフト制御回路９３１及びＲＯＷデータフリップフロップ９３２と同様な構成及び機能を有するので、ここでは詳細な説明を省略する。第１ＲＯＷ訂正回路３３は、第１訂正回路２４をリング発振器１１の行の数と同一数である１０個有する。
The
第１ＲＯＷ訂正回路３３は、最上位ビットから最下位ビットまで第１訂正回路２４から訂正済データＡＦを順次出力させてもよく、最下位ビットから最上位ビットまで第１訂正回路２４から訂正済データＡＦを順次出力させてもよい。また、第１ＲＯＷ訂正回路３３は、最下位ビットから最上位ビットまで第１訂正回路２４から訂正済データＡＦを同時に出力させてもよい。
The first
周波数比較回路４０は、周波数比較回路９０４の構成及び機能と同様な機能及び機能を有するので、ここでは詳細な説明は省略する。
Since the
（第１実施形態に係る発振回路の動作）
図１１は、発振回路１の動作を示すフローチャートである。
(Operation of Oscillator Circuit According to First Embodiment)
FIG. 11 is a flowchart showing the operation of the
まず、周波数比較回路４０は、発振信号を逓倍設定に従って分周した分周周波数と、基準クロックの基準周波数を比較して（Ｓ１０１）、比較結果に応じたＣＯＬＵＭＮシフト制御信号をＣＯＬＵＭＮシフト制御回路２１に出力する。周波数比較回路４０は、分周周波数が基準周波数よりも低かったとき、周波数を高くするために、発振するリング発振器１１が１つ増加することを示すＣＯＬＵＭＮシフト制御信号をＣＯＬＵＭＮシフト制御回路２１に出力する。周波数比較回路４０は、分周周波数が基準周波数よりも高かったとき、周波数を低くするために、発振するリング発振器１１が１つ減少することを示すＣＯＬＵＭＮシフト制御信号をＣＯＬＵＭＮシフト制御回路２１に出力する。
First, the
次いで、ＣＯＬＵＭＮシフト制御回路２１及びＲＯＷシフト制御回路３１は、入力されたＣＯＬＵＭＮシフト制御信号及びＲＯＷシフト制御信号に応じたＣＯＬＵＭＮデータ及びＲＯＷデータを生成する（Ｓ１０２）。ＣＯＬＵＭＮシフト制御回路２１は生成したＣＯＬＵＭＮデータをＣＯＬＵＭＮデータフリップフロップ２２に出力し、ＲＯＷシフト制御回路３１は生成したＲＯＷデータをＲＯＷデータフリップフロップ３２に出力する。
Next, the COLUMN
次いで、ＣＯＬＵＭＮデータフリップフロップ２２及びＲＯＷデータフリップフロップ３２は、入力されたＣＯＬＵＭＮデータ及びＲＯＷデータをそれぞれ記憶する（Ｓ１０３）。ＣＯＬＵＭＮデータフリップフロップ２２は記憶したＣＯＬＵＭＮデータを第１ＣＯＬＵＭＮ訂正回路２３に出力し、ＲＯＷデータフリップフロップ３２は記憶したＲＯＷデータを第１ＲＯＷ訂正回路３３に出力する。
Next, the COLUMN data flip-
次いで、第１ＣＯＬＵＭＮ訂正回路２３及び第１ＲＯＷ訂正回路３３は、入力されたＣＯＬＵＭＮデータ及びＲＯＷデータに含まれるソフトエラーを検出し、訂正する（Ｓ１０４）。第１ＣＯＬＵＭＮ訂正回路２３は訂正したＣＯＬＵＭＮデータを発振器１０及びにＣＯＬＵＭＮシフト制御回路２１に出力し、第１ＲＯＷ訂正回路３３は訂正したＲＯＷデータを発振器１０及びにＲＯＷシフト制御回路３１に出力する。
Next, the first
そして、発振器１０は、訂正したＣＯＬＵＭＮデータ及びＲＯＷデータに応じた数のリング発振器１１を発振する（Ｓ１０５）。以降、Ｓ１０１〜Ｓ１０５の処理が順次繰り返される。
Then, the
（第１実施形態に係る発振回路の作用効果）
第１実施形態に係る発振回路は、サーモメータコードを記憶するフリップフロップ等の記憶素子で発生したソフトエラーを、第１訂正回路のような小規模な回路で訂正することができる。
(Operational effect of the oscillation circuit according to the first embodiment)
The oscillation circuit according to the first embodiment can correct a soft error generated in a storage element such as a flip-flop that stores a thermometer code with a small-scale circuit such as the first correction circuit.
図１２は、第１実施形態に係る発振回路によるソフトエラーの訂正処理の処理結果の一例を示す図である。図１２に示すサーモメータコードのビット長は１３ビットであり、正常な状態では最下位ビットから第６ビットまでのデータ値が「１」であり、第７ビットから第１３ビットまでのビット値が「０」である。 FIG. 12 is a diagram showing an example of a processing result of soft error correction processing by the oscillation circuit according to the first embodiment. The bit length of the thermometer code shown in FIG. 12 is 13 bits, the data value from the least significant bit to the 6th bit is "1" in the normal state, and the bit value from the 7th bit to the 13th bit is. It is "0".
図１２に示す第１の誤りパターンでは、第２ビットのビット値がソフトエラーにより「０」から「１」に反転している。図１２に示す第１の誤りパターンでは、第１実施形態に係る発振回路は、ソフトエラーの訂正処理を実行することにより、発生したソフトエラーにより反転したビット値を正常なビット値に訂正している。図１２に示す第２の誤りパターンでは、第１０ビットのビット値がソフトエラーにより「１」から「０」に反転している。図１２に示す第２の誤りパターンでは、第１実施形態に係る発振回路は、ソフトエラーの訂正処理を実行することにより、発生したソフトエラーにより反転したビット値を正常なビット値に訂正している。第１実施形態に係る発振回路は、第１及び第２の誤りパターンのように、サーモメータコードのビット値「０」と「１」との間の境界位置から３ビット以上離れたビットで発生したソフトエラーを正常なビット値に訂正することができる。 In the first error pattern shown in FIG. 12, the bit value of the second bit is inverted from "0" to "1" due to a soft error. In the first error pattern shown in FIG. 12, the oscillation circuit according to the first embodiment corrects the bit value inverted due to the generated soft error to a normal bit value by executing the soft error correction process. There is. In the second error pattern shown in FIG. 12, the bit value of the tenth bit is inverted from "1" to "0" due to a soft error. In the second error pattern shown in FIG. 12, the oscillation circuit according to the first embodiment corrects the bit value inverted due to the generated soft error to a normal bit value by executing the soft error correction process. There is. The oscillation circuit according to the first embodiment is generated at bits separated from the boundary position between the bit values “0” and “1” of the thermometer code by 3 bits or more, as in the first and second error patterns. Soft errors can be corrected to normal bit values.
図１２に示す第３の誤りパターンでは、第５ビットのビット値がソフトエラーにより「０」から「１」に反転している。図１２に示す第３の誤りパターンでは、第１実施形態に係る発振回路は、ソフトエラーの訂正処理を実行することにより、発生したソフトエラーにより反転したビット値の１ビット下位のビットのビット値に訂正している。図１２に示す第３の誤りパターンでは、第１実施形態に係る発振回路は、サーモメータコードのビット値「０」と「１」との間の境界位置が１ビット下位にシフトするように訂正する。図１２に示す第４の誤りパターンでは、第１実施形態に係る発振回路は、ソフトエラーの訂正処理を実行することにより、発生したソフトエラーにより反転したビット値の１ビット上位のビットのビット値に訂正している。図１２に示す第４の誤りパターンでは、第１実施形態に係る発振回路は、サーモメータコードのビット値「０」と「１」との間の境界位置が１ビット上位にシフトするように訂正する。第１実施形態に係る発振回路は、第３及び第４の誤りパターンのように、サーモメータコードのビット値「０」と「１」との間の境界位置から１ビット離れたビットで発生したソフトエラーを、サーモメータコードの境界位置を１ビットシフトして訂正する。しかしながら、第１実施形態に係る発振回路は、第３及び第４の誤りパターンで発生したバブルバターンを解消することができるので、第１実施形態に係る発振回路がＤＣＯとして動作することで、サーモメータコードの境界位置を自動的に修正できる。 In the third error pattern shown in FIG. 12, the bit value of the fifth bit is inverted from "0" to "1" due to a soft error. In the third error pattern shown in FIG. 12, the oscillation circuit according to the first embodiment executes a soft error correction process, and the bit value of the bit lower than the bit value inverted by the soft error generated by the soft error. It has been corrected to. In the third error pattern shown in FIG. 12, the oscillation circuit according to the first embodiment is corrected so that the boundary position between the bit values “0” and “1” of the thermometer code is shifted one bit lower. To do. In the fourth error pattern shown in FIG. 12, the oscillation circuit according to the first embodiment executes the soft error correction process, and the bit value of the bit one bit higher than the bit value inverted by the generated soft error. It has been corrected to. In the fourth error pattern shown in FIG. 12, the oscillation circuit according to the first embodiment is corrected so that the boundary position between the bit values “0” and “1” of the thermometer code is shifted upward by one bit. To do. The oscillation circuit according to the first embodiment is generated at a bit separated from the boundary position between the bit values “0” and “1” of the thermometer code, as in the third and fourth error patterns. The soft error is corrected by shifting the boundary position of the thermometer code by 1 bit. However, since the oscillation circuit according to the first embodiment can eliminate the bubble pattern generated in the third and fourth error patterns, the oscillation circuit according to the first embodiment operates as a DCO to thermostat. The boundary position of the meter code can be corrected automatically.
図１２に示す第５の誤りパターンでは、第６ビットのビット値がソフトエラーにより「０」から「１」に反転している。図１２に示す第５の誤りパターンでは、第１実施形態に係る発振回路は、バブルパターンが発生していないので、ソフトエラーの訂正処理を実行することはない。図１２に示す第６の誤りパターンでは、第７ビットのビット値がソフトエラーにより「１」から「０」に反転している。図１２に示す第６の誤りパターンでは、第１実施形態に係る発振回路は、バブルパターンが発生していないので、ソフトエラーの訂正処理を実行することはない。第１実施形態に係る発振回路は、第５及び第６の誤りパターンで発生した場合、ソフトエラーの訂正処理を実行することはない。しかしながら、第１実施形態に係る発振回路は、第５及び第６の誤りパターンではバブルバターンは発生していないので、第１実施形態に係る発振回路がＤＣＯとして動作することで、サーモメータコードの境界位置を自動的に修正できる。 In the fifth error pattern shown in FIG. 12, the bit value of the sixth bit is inverted from "0" to "1" due to a soft error. In the fifth error pattern shown in FIG. 12, since the oscillation circuit according to the first embodiment does not generate the bubble pattern, the soft error correction process is not executed. In the sixth error pattern shown in FIG. 12, the bit value of the seventh bit is inverted from "1" to "0" due to a soft error. In the sixth error pattern shown in FIG. 12, since the oscillation circuit according to the first embodiment does not generate the bubble pattern, the soft error correction process is not executed. The oscillation circuit according to the first embodiment does not execute the soft error correction process when it occurs in the fifth and sixth error patterns. However, in the oscillation circuit according to the first embodiment, bubble pattern does not occur in the fifth and sixth error patterns. Therefore, the oscillation circuit according to the first embodiment operates as a DCO to obtain a thermometer code. The boundary position can be corrected automatically.
（第２実施形態に係る発振回路の構成及び機能）
図１３は、第２実施形態に係る発振回路の回路図である。
(Configuration and Function of Oscillation Circuit According to Second Embodiment)
FIG. 13 is a circuit diagram of the oscillation circuit according to the second embodiment.
発振回路２は、ＣＯＬＵＭＮ回路５０及びＲＯＷ回路６０をＣＯＬＵＭＮ回路２０及びＲＯＷ回路３０の代わりに有することが発振回路１と相違する。ＣＯＬＵＭＮ回路５０及びＲＯＷ回路６０以外の発振回路２の構成素子の構成及び機能は、同一符号が付された発振回路１の構成要素の構成及び機能と同様なので、ここでは詳細な説明は省略する。
The
ＣＯＬＵＭＮ回路５０は、ＣＯＬＵＭＮシフト制御回路５１と、ＣＯＬＵＭＮデータフリップフロップ５２と、第１ＣＯＬＵＭＮ訂正回路５３と、境界ビット生成回路５４と、境界データフリップフロップ５５と、第２ＣＯＬＵＭＮ訂正回路５６を有する。ＣＯＬＵＭＮシフト制御回路５１〜第１ＣＯＬＵＭＮ訂正回路５３は、ＣＯＬＵＭＮシフト制御回路２１〜第１ＣＯＬＵＭＮ訂正回路２３と同様の構成及び機能を有するので、ここでは詳細な説明は省略する。
The
境界ビット生成回路５４は、サーモメータコードのビット値「０」と「１」との間の境界位置を示す境界ビットが奇数ビットであるか偶数ビットであるかを示す境界情報を生成する。 The boundary bit generation circuit 54 generates boundary information indicating whether the boundary bit indicating the boundary position between the bit values “0” and “1” of the thermometer code is an odd number bit or an even numbered bit.
図１４は、ビット数が３である境界ビット生成回路５４を、ビット数がＮであると一般化したときの境界ビット生成回路５４０の回路図である。境界ビット生成回路５４０では、ビット数ｎは偶数である。
FIG. 14 is a circuit diagram of the boundary
境界ビット生成回路５４０は、（ｎ／２）個のＥＯＲ素子５４１と、ＯＲ素子５４２とを有する。（ｎ／２）個のＥＯＲ素子５４１のそれぞれは、一方の入力端子に奇数ビットのビット値が入力され且つ他方の入力端子に隣接する偶数ビットのビット値が入力される。具体的には、第１のＥＯＲ素子５４１は、一方の入力端子に最下位ビットのビット値が入力され且つ他方の入力端子に最下位ビットに隣接する第２ビットのビット値が入力される。また、第２のＥＯＲ素子５４１は、一方の入力端子に第３ビットのビット値が入力され且つ他方の入力端子に第３ビットに隣接する第４ビットのビット値が入力される。以降、ｍを偶数として、ＥＯＲ素子５４１は、一方の入力端子に第（ｍ−１）ビットのビット値が入力され且つ他方の入力端子に第（ｍ−１）ビットに隣接する第ｍビットのビット値が入力される。なお、ｎが奇数の場合、一方に最上位ビットのビット値が入力され、且つ他方は仮想的に最下位ビットの値を反転した値を第（ｎ＋１）ビットのビット値としてＥＯＲ素子５４１の入力端子に入力し、最下位ビットから第（ｎ＋１）ビットのビット値が何れかのＥＯＲ素子５４１の入力端子に入力される。
The boundary
ＯＲ素子５４２は、（ｎ／２）個のＥＯＲ素子５４１の出力端子が接続され、（ｎ／２）個のＥＯＲ素子５４１の出力信号に応じた境界情報を出力する。ＯＲ素子５４２は、（ｎ／２）個のＥＯＲ素子５４１の出力信号の何れか１つが「１」であるとき、すなわちサーモメータコードの境界位置が奇数であるときにビット値「１」を示す境界情報を出力する。また、ＯＲ素子５４２は、（ｎ／２）個のＥＯＲ素子５４１の出力信号の何れもが「０」であるとき、すなわちサーモメータコードの境界位置が偶数であるときにビット値「０」を示す境界情報を出力する。
The OR
境界データフリップフロップ５５は、境界ビット生成回路５４から出力される境界情報を記憶し、記憶した境界情報を第２ＣＯＬＵＭＮ訂正回路５６に出力する。境界ビット生成回路５４及び境界データフリップフロップ５５は、ＣＯＬＵＭＮデータにおいて、サーモメータコードの境界位置を示す境界ビットが奇数ビットであるか偶数ビットであるかを示す境界情報を生成し、記憶する。境界ビット生成回路５４及び境界データフリップフロップ５５は、境界情報生成回路を形成する。 The boundary data flip-flop 55 stores the boundary information output from the boundary bit generation circuit 54, and outputs the stored boundary information to the second COLUMN correction circuit 56. The boundary bit generation circuit 54 and the boundary data flip-flop 55 generate and store boundary information indicating whether the boundary bit indicating the boundary position of the thermometer code is an odd number bit or an even number bit in the COLUMN data. The boundary bit generation circuit 54 and the boundary data flip-flop 55 form a boundary information generation circuit.
第２ＣＯＬＵＭＮ訂正回路５６は、第２訂正回路７０を３個有する。第２ＣＯＬＵＭＮ訂正回路５６は、境界情報に対応する境界判定ビット値に基づいて、サーモメータコードの境界位置を下位ビット方向にシフトする。
The second COLUMN correction circuit 56 has three
図１５（ａ）は第２訂正回路７０の内部回路図であり、図１５（ｂ）は第２訂正回路７０の動作を説明するための図である。
FIG. 15A is an internal circuit diagram of the
第２訂正回路７０は、第１ＡＮＤ素子７１と、第１ＥＯＲ素子７２と、第２ＥＯＲ素子７３と、第２ＡＮＤ素子７４と、ＯＲ素子７５とを有する。第１ＡＮＤ素子７１は、第１ＣＯＬＵＭＮ訂正回路５３によって訂正された対象ビット及び対象ビットの１ビット上位の第１隣接ビットのビット値（訂正Ｆ及び訂正Ａ）の論理積を出力する。第１ＥＯＲ素子７２は、第１ＣＯＬＵＭＮ訂正回路５３によって訂正された対象ビット及び対象ビットの１ビット上位の第１隣接ビットのビット値（訂正Ｆ及び訂正Ａ）の排他的論理和を出力する。第１ＣＯＬＵＭＮ訂正回路５３によって訂正された第１隣接ビット（訂正Ａ）と、第２ＣＯＬＵＭＮ訂正回路５６から入力される境界情報に対応する境界判定ビット値（Ｋ）との排他的論理和を出力する。第２ＡＮＤ素子７４は、第１ＥＯＲ素子７２及び第２ＥＯＲ素子７３の出力信号に対応するビット値の論理積を出力する。ＯＲ素子７５は、第１ＡＮＤ素子７１及び第２ＡＮＤ素子７４の出力信号の論理和を訂正済データ（ＳＦ）として出力する。
The
第２訂正回路７０は、訂正された対象ビット及び第１隣接ビットのビット値（訂正Ｆ及び訂正Ａ）が同一のとき、境界位置がないと判断して、対象ビットのビット値を訂正しない。また、第２訂正回路７０は、訂正された対象ビット及び第１隣接ビットのビット値（訂正Ｆ及び訂正Ａ）が相違し且つ境界情報に対応する境界判定ビット値（Ｋ）が「１」のとき、境界位置があると判断して対象ビットのビット値を訂正しない。一方、第２訂正回路７０は、訂正された対象ビット及び第１隣接ビットのビット値（訂正Ｆ及び訂正Ａ）が相違し且つ境界情報に対応する境界判定ビット値（Ｋ）が「０」のとき、対象ビットのビット値を訂正する。
When the corrected target bit and the bit value of the first adjacent bit (correction F and correction A) are the same, the
ＲＯＷ回路６０は、ＲＯＷシフト制御回路６１と、ＲＯＷデータフリップフロップ６２と、第１ＲＯＷ訂正回路６３と、境界ビット生成回路６４と、境界データフリップフロップ６５と、第２ＲＯＷ訂正回路６６を有する。ＲＯＷシフト制御回路６１〜第１ＲＯＷ訂正回路６３は、ＲＯＷシフト制御回路３１〜第１ＲＯＷ訂正回路３３と同様の構成及び機能を有するので、ここでは詳細な説明は省略する。また、境界ビット生成回路６４及び境界データフリップフロップ６５は、境界ビット生成回路５４及び境界データフリップフロップ５５と同様の構成及び機能を有するので、ここでは詳細な説明は省略する。第２ＲＯＷ訂正回路６６は、第２訂正回路７０をリング発振器１１の行の数と同一数である１０個有する。
The
（第２実施形態に係る発振回路の動作）
図１６は、発振回路２の動作を示すフローチャートである。
(Operation of Oscillator Circuit According to Second Embodiment)
FIG. 16 is a flowchart showing the operation of the
まず、周波数比較回路４０は、発振信号を逓倍設定に従って分周した分周周波数と、基準クロックの基準周波数を比較して（Ｓ２０１）、比較結果に応じたＣＯＬＵＭＮシフト制御信号をＣＯＬＵＭＮシフト制御回路５１に出力する。次いで、ＣＯＬＵＭＮシフト制御回路５１及びＲＯＷシフト制御回路６１は、入力されたＣＯＬＵＭＮシフト制御信号及びＲＯＷシフト制御信号に応じたＣＯＬＵＭＮデータ及びＲＯＷデータを生成する（Ｓ２０２）。次いで、ＣＯＬＵＭＮデータフリップフロップ５２及びＲＯＷデータフリップフロップ６２は、入力されたＣＯＬＵＭＮデータ及びＲＯＷデータをそれぞれ記憶する（Ｓ２０３）。
First, the
次いで、境界情報生成回路は、ＣＯＬＵＭＮデータ及びＲＯＷデータにおいて、サーモメータコードの境界位置を示す境界ビットが奇数ビットであるか偶数ビットであるかを示す境界情報を生成し、記憶する（Ｓ２０４）。具体的には、境界ビット生成回路５４及び境界データフリップフロップ５５は、ＣＯＬＵＭＮデータにおいて、サーモメータコードの境界位置を示す境界ビットが奇数ビットであるか偶数ビットであるかを示す境界情報を生成し、記憶する。また、境界ビット生成回路６４及び境界データフリップフロップ６５は、ＲＯＷデータにおいて、サーモメータコードの境界位置を示す境界ビットが奇数ビットであるか偶数ビットであるかを示す境界情報を生成し、記憶する。
Next, the boundary information generation circuit generates and stores boundary information indicating whether the boundary bit indicating the boundary position of the thermometer code is an odd number bit or an even number bit in the COLUMN data and the ROW data (S204). Specifically, the boundary bit generation circuit 54 and the boundary data flip-flop 55 generate boundary information indicating whether the boundary bit indicating the boundary position of the thermometer code is an odd number bit or an even number bit in the COLUMN data. ,Remember. Further, the boundary
次いで、第１ＣＯＬＵＭＮ訂正回路５３及び第１ＲＯＷ訂正回路６３は、入力されたＣＯＬＵＭＮデータ及びＲＯＷデータに含まれるソフトエラーを検出し、訂正する（Ｓ２０５）。次いで、第２ＣＯＬＵＭＮ訂正回路５６及び第２ＲＯＷ訂正回路６６は、境界情報及び訂正されたＣＯＬＵＭＮデータ及びＲＯＷデータに基づいて、サーモメータコードの境界位置を下位ビット方向にシフトする（Ｓ２０６）。
Next, the first
そして、発振器１０は、訂正したＣＯＬＵＭＮデータ及びＲＯＷデータに応じた数のリング発振器１１を発振する（Ｓ２０７）。以降、Ｓ２０１〜Ｓ２０７の処理が順次繰り返される。
Then, the
（第２実施形態に係る発振回路の作用効果）
第２実施形態に係る発振回路は、ソフトエラーの訂正により上位ビット側にシフトしたサーモメータコードの境界位置を下位ビット側にシフトすることができる。第２実施形態に係る発振回路は、サーモメータコードの境界位置を下位ビット側にシフトすることで、第２実施形態に係る発振回路から出力されるクロックを使用して動作する回路の動作速度が高速になり動作エラーを生じることを防止することができる。
(Action and effect of the oscillation circuit according to the second embodiment)
The oscillation circuit according to the second embodiment can shift the boundary position of the thermometer code shifted to the upper bit side by correcting the soft error to the lower bit side. In the oscillation circuit according to the second embodiment, the boundary position of the thermometer code is shifted to the lower bit side, so that the operating speed of the circuit that operates using the clock output from the oscillation circuit according to the second embodiment can be increased. It is possible to prevent the high speed and the occurrence of an operation error.
図１７は、第２実施形態に係る発振回路によるソフトエラーの訂正処理の処理結果の一例を示す図である。図１７に示すサーモメータコードのビット長は１３ビットであり、正常な状態では最下位ビットから第６ビットまでのデータ値が「１」であり、第７ビットから第１３ビットまでのビット値が「０」である。図１７に示す第１誤りパターン〜第６誤りパターンのそれぞれは、図１２に示す第１誤りパターン〜第６誤りパターンと同一のエラーである。図１７に示す第１の誤りパターン及び第２の誤りパターンでの第２実施形態に係る発振回路の動作は、第１実施形態に係る発振回路の動作と同様なので、ここでは詳細な説明は省略する。 FIG. 17 is a diagram showing an example of a processing result of soft error correction processing by the oscillation circuit according to the second embodiment. The bit length of the thermometer code shown in FIG. 17 is 13 bits, the data value from the least significant bit to the 6th bit is "1" in the normal state, and the bit value from the 7th bit to the 13th bit is. It is "0". Each of the first error pattern to the sixth error pattern shown in FIG. 17 is the same error as the first error pattern to the sixth error pattern shown in FIG. Since the operation of the oscillation circuit according to the second embodiment in the first error pattern and the second error pattern shown in FIG. 17 is the same as the operation of the oscillation circuit according to the first embodiment, detailed description thereof is omitted here. To do.
図１７に示す第３の誤りパターンでは、第２実施形態に係る発振回路は、発生したソフトエラーの訂正により１ビット下位にシフトしたサーモメータコードの境界位置を更に１ビット下位にシフトしている。図１７に示す第４の誤りパターンでは、第２実施形態に係る発振回路は、発生したソフトエラーの訂正により１ビット上位にシフトしたサーモメータコードの境界位置を更に１ビット下位にシフトしている。第２実施形態に係る発振回路は、第３及び第４の誤りパターンのように、サーモメータコードの境界位置から１ビット離れたビットで発生したソフトエラーを、サーモメータコードの境界位置が上位側にシフトしないように訂正することができる。
In the third error pattern shown in FIG. 17, in the oscillation circuit according to the second embodiment, the boundary position of the thermometer code shifted one bit lower due to the correction of the generated soft error is further shifted one bit lower. .. In the fourth error pattern shown in FIG. 17, in the oscillation circuit according to the second embodiment, the boundary position of the thermometer code shifted one bit higher due to the correction of the generated soft error is further shifted one bit lower. .. In the oscillation circuit according to the second embodiment, as in the third and fourth error patterns, a soft error generated at a
図１７に示す第５の誤りパターン及び第６の誤りパターンでは、第２実施形態に係る発振回路は、バブルパターンが発生していないので、ソフトエラーの訂正処理を実行することなく、サーモメータコードの境界位置を１ビット下位にシフトしている。第２実施形態に係る発振回路は、第５及び第６の誤りパターンで発生した場合、サーモメータコードの境界位置が上位側にシフトしないように訂正することができる。 In the fifth error pattern and the sixth error pattern shown in FIG. 17, since the oscillation circuit according to the second embodiment does not generate the bubble pattern, the thermometer code does not execute the soft error correction process. The boundary position of is shifted one bit lower. The oscillation circuit according to the second embodiment can be corrected so that the boundary position of the thermometer code does not shift to the upper side when it occurs in the fifth and sixth error patterns.
（実施形態の変形例）
発振回路１及び２は、アレイ状に配置されたリング発振器の発振を制御するために、ＣＯＬＵＭＮ回路及びＲＯＷ回路を有するが、実施形態に係る発振回路は、行方向及び列方向の何れか一方向に延伸するように配列されたリング発振器を発振させてもよい。一方向に延伸するように配列されたリング発振器を発振させるとき、実施形態に係る発振回路は、ＣＯＬＵＭＮ回路及びＲＯＷ回路に何れか一方のみを有する構成にすることができる。また、発振回路１及び２は、リング発振器を使用して発振信号を生成するが、実施形態に係る発振回路は、発振信号が生成可能な発振回路を有すればよい。また、発振回路１及び２は、サーモメータコードを使用して発振するリング発振器の数を制御するが、実施形態では、リング発振器以外の電子回路を制御する構成としてもよい。
(Modified example of embodiment)
また、発振回路２は、ＣＯＬＵＭＮデータ及びＲＯＷデータにおいてサーモメータコードの境界位置を下位ビット方向にシフトするが、実施形態に係る発振回路は、サーモメータコードの境界位置を上位ビット方向にシフトしてもよい。
Further, the
図１８（ａ）は第２訂正回路７０の変形例の内部回路図であり、図１８（ｂ）は図１７（ａ）に示す第２訂正回路の動作を説明するための図である。実施形態に係る発振回路は、第２訂正回路７０の代わりに図１８（ａ）に示す第２訂正回路を配置することにより、サーモメータコードの境界位置を上位ビット方向にシフトすることができる。
FIG. 18A is an internal circuit diagram of a modified example of the
第２訂正回路８０は、第１ＡＮＤ素子８１と、第１ＥＯＲ素子８２と、第２ＥＯＲ素子８３と、第２ＡＮＤ素子８４と、ＯＲ素子８５とを有する。第１ＡＮＤ素子８１〜ＯＲ素子８５は、対象ビットの１ビット上位の第１隣接ビットのビット値の代わりに対象ビットの１ビット下位の第２隣接ビットのビット値が入力されることが、第１ＡＮＤ素子７１〜ＯＲ素子７５と相違する。第２隣接ビットのビット値が入力されること以外は、第１ＡＮＤ素子８１〜ＯＲ素子８５の構成及び機能は、第１ＡＮＤ素子７１〜ＯＲ素子７５の構成及び機能と同様なので、ここでは詳細な説明は省略する。
The
図１９は、第２実施形態に係る発振回路の変形例によるソフトエラーの訂正処理の処理結果の一例を示す図である。図１９に示すサーモメータコードのビット長は１３ビットであり、正常な状態では最下位ビットから第６ビットまでのデータ値が「１」であり、第７ビットから第１３ビットまでのビット値が「０」である。図１９に示す第１誤りパターン〜第６誤りパターンのそれぞれは、図１２に示す第１誤りパターン〜第６誤りパターンと同一のエラーである。図１９に示す第１の誤りパターン〜第６の誤りパターンでの動作は、サーモメータコードの境界位置が上位ビット方向にシフトすること以外は、第２実施形態に係る発振回路の動作と同様なので、ここでは詳細な説明は省略する。 FIG. 19 is a diagram showing an example of a processing result of a soft error correction process according to a modified example of the oscillation circuit according to the second embodiment. The bit length of the thermometer code shown in FIG. 19 is 13 bits, the data value from the least significant bit to the 6th bit is "1" in the normal state, and the bit value from the 7th bit to the 13th bit is. It is "0". Each of the first error pattern to the sixth error pattern shown in FIG. 19 is the same error as the first error pattern to the sixth error pattern shown in FIG. The operation of the first error pattern to the sixth error pattern shown in FIG. 19 is the same as the operation of the oscillation circuit according to the second embodiment except that the boundary position of the thermometer code is shifted in the high-order bit direction. , Detailed description is omitted here.
また、説明された第１訂正回路２４及び第２訂正回路等の内部回路は、これらの内部回路の一例を示すものであり、これらの回路構成に限定して解釈されるものではない。また、これらの内部回路の構成は、実施形態の変形例に応じて変更されてもよい。
Further, the internal circuits such as the
１、２ 発振回路
１０ 発振器
１１ リング発振器
２０、５０ ＣＯＬＵＭＮ回路
２１、５１ ＣＯＬＵＭＮシフト制御回路（制御回路）
２２、５２ ＣＯＬＵＭＮデータフリップフロップ（記憶回路）
２３、５３ 第１ＣＯＬＵＭＮ訂正回路（第１訂正回路）
３０、６０ ＲＯＷ回路
３１、６１ ＲＯＷシフト制御回路（制御回路）
３２、６２ ＲＯＷデータフリップフロップ（記憶回路）
３３、６３ 第１ＲＯＷ訂正回路（第１訂正回路）
５４、６４ 境界ビット生成回路
５５、６５ 境界データフリップフロップ
５６ 第２ＣＯＬＵＭＮ訂正回路（第２訂正回路）
６６ 第２ＲＯＷ訂正回路
1, 2
22, 52 COLUMN data flip-flop (memory circuit)
23, 53 1st COLUMN correction circuit (1st correction circuit)
30, 60
32, 62 ROW data flip-flop (memory circuit)
33, 63 1st ROW correction circuit (1st correction circuit)
54, 64 Boundary
66 Second ROW correction circuit
Claims (4)
前記発振周波数と所定の基準周波数との比較結果に基づいて、前記サーモメータコードを生成する制御回路と、
生成された前記サーモメータコードを記憶する記憶回路と、
記憶された前記サーモメータコードにそれぞれ含まれる各ビット値と、各ビットに隣接する第１隣接ビットの第１隣接ビット値と、各ビットに隣接する第２隣接ビットの第２隣接ビット値とに基づいて、ビット値の訂正が必要な場合、訂正が必要なビット値を訂正した訂正済サーモメータコードを前記発振器に出力する訂正回路と、
を有し、
前記訂正回路は、各ビット値が、前記第１隣接ビット値及び前記第２隣接ビット値の双方と一致しない場合、当該ビット値が前記第１隣接ビット値及び前記第２隣接ビット値に一致するように、前記訂正が必要なビット値を訂正する第１訂正回路を有する、発振回路。 An oscillator in which the oscillation frequency of the output oscillation signal is controlled based on a thermometer code in which a numerical value is expressed by consecutive 0 or 1 bit values in a plurality of bit values.
A control circuit that generates the thermometer code based on the result of comparison between the oscillation frequency and a predetermined reference frequency, and
A storage circuit that stores the generated thermometer code and
Each bit value included in the stored thermometer code, the first adjacent bit value of the first adjacent bit adjacent to each bit, and the second adjacent bit value of the second adjacent bit adjacent to each bit Based on this, when the bit value needs to be corrected, a correction circuit that outputs the corrected thermometer code with the corrected bit value corrected to the oscillator, and a correction circuit.
Have a,
In the correction circuit, when each bit value does not match both the first adjacent bit value and the second adjacent bit value, the bit value matches the first adjacent bit value and the second adjacent bit value. As described above, an oscillation circuit having a first correction circuit for correcting a bit value that needs to be corrected .
前記訂正回路はさらに、前記境界情報に対応する境界判定ビット値に基づいて、前記サーモメータコードの境界位置を上位ビット方向又は下位ビット方向の何れか一方にシフトする第２訂正回路を有する、請求項１に記載の発振回路。 The oscillation circuit further includes a boundary information generating circuit boundary bit indicating a boundary position is also stored with the generating boundary information indicating which even bit or an odd bit of the thermometer code,
The correction circuit further includes a second correction circuit that shifts the boundary position of the thermometer code to either the upper bit direction or the lower bit direction based on the boundary determination bit value corresponding to the boundary information. Item 1. The oscillation circuit according to Item 1 .
生成された前記サーモメータコードを記憶する記憶回路と、
記憶された前記サーモメータコードにそれぞれ含まれる、各ビット値と、各ビットに隣接する第１隣接ビットの第１隣接ビット値と、各ビットに隣接する第２隣接ビットの第２隣接ビット値とに基づいて、ビット値の訂正が必要な場合、訂正が必要なビット値を訂正した訂正済サーモメータコードを出力する訂正回路と、
を有し、
前記訂正回路は、各ビット値が、前記第１隣接ビット値及び前記第２隣接ビット値の双方と一致しない場合、当該ビット値が前記第１隣接ビット値及び前記第２隣接ビット値に一致するように、前記訂正が必要なビット値を訂正する第１訂正回路を有するサーモコード訂正回路。 A control circuit that generates a thermometer code in which a numerical value is expressed by consecutive 0 or 1 bit values in multiple bit values, and a control circuit.
A storage circuit that stores the generated thermometer code and
Each bit value included in the stored thermometer code, the first adjacent bit value of the first adjacent bit adjacent to each bit, and the second adjacent bit value of the second adjacent bit adjacent to each bit. When the bit value needs to be corrected based on, the correction circuit that outputs the corrected thermometer code that corrected the bit value that needs to be corrected, and
Have a,
In the correction circuit, when each bit value does not match both the first adjacent bit value and the second adjacent bit value, the bit value matches the first adjacent bit value and the second adjacent bit value. As described above, a thermocode correction circuit having a first correction circuit for correcting a bit value requiring correction.
記憶されたサーモメータコードにそれぞれ含まれる、各ビット値と、各ビットに隣接する第１隣接ビットの第１隣接ビット値と、各ビットに隣接する第２隣接ビットの第２隣接ビット値に基づいて、ビット値の訂正が必要な場合、各ビット値が、前記第１隣接ビット値及び前記第２隣接ビット値の双方と一致しない場合、当該ビット値が前記第１隣接ビット値及び前記第２隣接ビット値に一致するように、前記訂正が必要なビット値を訂正し、
訂正が必要なビット値を訂正した訂正済サーモメータコードを前記発振器に出力する、
発振回路の制御方法。 Based on the comparison result between the oscillation frequency of the oscillation signal output from the oscillator and the predetermined reference frequency, a numerical value is expressed by a continuous 0 or 1 bit value in a plurality of bit values, and a thermometer that controls the oscillation frequency. the control method of oscillators that have a storage circuit for storing the code,
Based on each bit value included in each stored thermometer code, the first adjacent bit value of the first adjacent bit adjacent to each bit, and the second adjacent bit value of the second adjacent bit adjacent to each bit. If it is necessary to correct the bit value, and if each bit value does not match both the first adjacent bit value and the second adjacent bit value, the bit value is the first adjacent bit value and the second adjacent bit value. Correct the bit value that needs to be corrected so that it matches the adjacent bit value .
The corrected thermometer code with the corrected bit value corrected is output to the oscillator.
How to control the oscillation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017016850A JP6794851B2 (en) | 2017-02-01 | 2017-02-01 | Oscillation circuit, oscillator circuit control method and thermocode correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017016850A JP6794851B2 (en) | 2017-02-01 | 2017-02-01 | Oscillation circuit, oscillator circuit control method and thermocode correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018125724A JP2018125724A (en) | 2018-08-09 |
| JP6794851B2 true JP6794851B2 (en) | 2020-12-02 |
Family
ID=63109764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017016850A Active JP6794851B2 (en) | 2017-02-01 | 2017-02-01 | Oscillation circuit, oscillator circuit control method and thermocode correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6794851B2 (en) |
-
2017
- 2017-02-01 JP JP2017016850A patent/JP6794851B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018125724A (en) | 2018-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8564355B2 (en) | Clock device | |
| US11218141B2 (en) | Correction circuit | |
| US10725841B1 (en) | Method and apparatus for error detection and correction | |
| JP2006229957A (en) | Automatic initialization type frequency divider | |
| JP6794851B2 (en) | Oscillation circuit, oscillator circuit control method and thermocode correction circuit | |
| US5969553A (en) | Digital delay circuit and digital PLL circuit with first and second delay units | |
| JP6423270B2 (en) | Random number generation apparatus and random number generation method | |
| US6407597B1 (en) | Semiconductor device capable of immediately recovering from erroneous state to normal state | |
| JP5481836B2 (en) | Counter circuit and counter circuit control method | |
| KR100737912B1 (en) | Ecc circuit of semiconductor memory device | |
| JP2014116054A (en) | Integrated circuit | |
| JP6379032B2 (en) | Random number generation device and random number generation method | |
| KR100892723B1 (en) | Digital temperature information generator of semiconductor integrated circuit | |
| US7259634B2 (en) | Arrangement and method for digital delay line | |
| JP4434277B2 (en) | Clock generation circuit and method of using the same | |
| JP2010109717A (en) | Semiconductor integrated circuit, and method of controlling the same | |
| JP5029422B2 (en) | Semiconductor device reset circuit | |
| JP4916475B2 (en) | Parallel / serial conversion circuit | |
| US7760847B2 (en) | Counting circuit and address counter using the same | |
| US11288120B2 (en) | Circuit and method for soft-error protection in operation of ECC and register | |
| JP4668591B2 (en) | High frequency counter circuit | |
| JP6423277B2 (en) | Random number generation apparatus and random number generation method | |
| US11398260B2 (en) | Network device and network connection method with linear feedback shift register | |
| JP2013206149A (en) | Semiconductor integrated circuit device and system using the same | |
| CN109817254B (en) | Feedback system and method of operation thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191008 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201026 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6794851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |