JP6791648B2 - A / D converter circuit and electronic equipment - Google Patents

A / D converter circuit and electronic equipment Download PDF

Info

Publication number
JP6791648B2
JP6791648B2 JP2016076346A JP2016076346A JP6791648B2 JP 6791648 B2 JP6791648 B2 JP 6791648B2 JP 2016076346 A JP2016076346 A JP 2016076346A JP 2016076346 A JP2016076346 A JP 2016076346A JP 6791648 B2 JP6791648 B2 JP 6791648B2
Authority
JP
Japan
Prior art keywords
circuit
converter
reference voltage
voltage
converter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016076346A
Other languages
Japanese (ja)
Other versions
JP2017188783A (en
Inventor
謹司 伊藤
謹司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016076346A priority Critical patent/JP6791648B2/en
Publication of JP2017188783A publication Critical patent/JP2017188783A/en
Application granted granted Critical
Publication of JP6791648B2 publication Critical patent/JP6791648B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

本発明は、A/Dコンバータに関する。 The present invention relates to an A / D converter.

さまざまな用途において、電気的状態や物理的状態を測定するセンサが用いられる。多くのセンサの出力はアナログ信号であり、マイコンなどのプロセッサによりデジタル信号処理するために、デジタル信号に変換する必要がある。それほどの精度が要求されない用途では、マイコンに組み込まれたA/Dコンバータを使用することも可能であるが、高精度が要求される用途では、高精度なA/Dコンバータを集積化したA/DコンバータIC(Integrated Circuit)が利用される。 Sensors that measure electrical and physical conditions are used in a variety of applications. The output of many sensors is an analog signal, and it is necessary to convert it into a digital signal in order to process the digital signal by a processor such as a microcomputer. In applications where such accuracy is not required, it is possible to use the A / D converter built into the microcomputer, but in applications where high accuracy is required, A / D converters with high accuracy are integrated. A D converter IC (Integrated Circuit) is used.

図1は、本発明者が検討したA/DコンバータIC(Integrated Circuit)100rを備える信号処理システム10rのブロック図である。信号処理システム10rは、センサ12、マイコン20r、A/DコンバータIC100rを備える。センサ12は、温度センサや電流センサ、電圧センサなどが例示される。A/DコンバータIC100rは、センサ12からのアナログ入力信号S1を受け、デジタル信号S2に変換する。マイコン20rは、A/DコンバータIC100rが生成したデジタル信号S2を処理する。 FIG. 1 is a block diagram of a signal processing system 10r including an A / D converter IC (Integrated Circuit) 100r examined by the present inventor. The signal processing system 10r includes a sensor 12, a microcomputer 20r, and an A / D converter IC100r. Examples of the sensor 12 include a temperature sensor, a current sensor, and a voltage sensor. The A / D converter IC100r receives the analog input signal S1 from the sensor 12 and converts it into the digital signal S2. The microcomputer 20r processes the digital signal S2 generated by the A / D converter IC100r.

A/DコンバータIC100rは、A/Dコンバータ102、バンドギャップリファレンス(BGR)回路104、バッファ106、インタフェース回路108を備える。A/Dコンバータ102は、アナログ入力信号S1をデジタル信号S2に変換する。BGR回路104は、温度に依存しない基準電圧VBGRを生成する。バッファ106は、基準電圧VBRGをA/Dコンバータ102に供給する。A/Dコンバータ102は、基準電圧VBRGを利用して、アナログ入力信号S1をデジタル信号S2に変換する。デジタル信号S2は、インタフェース回路108から、マイコン20rのインタフェース回路22に送信される。 The A / D converter IC100r includes an A / D converter 102, a bandgap reference (BGR) circuit 104, a buffer 106, and an interface circuit 108. The A / D converter 102 converts the analog input signal S1 into the digital signal S2. The BGR circuit 104 generates a temperature-independent reference voltage V BGR . The buffer 106 supplies the reference voltage V BRG to the A / D converter 102. The A / D converter 102 converts the analog input signal S1 into the digital signal S2 by using the reference voltage V BRG . The digital signal S2 is transmitted from the interface circuit 108 to the interface circuit 22 of the microcomputer 20r.

A/DコンバータIC100rは、それ単体での入出力特性の温度依存性(温度ドリフト)が小さくなるように設計され、したがってBGR回路104が生成する基準電圧VBGRの温度特性も、そのような観点から最適化されている。 The A / D converter IC100r is designed so that the temperature dependence (temperature drift) of the input / output characteristics of the A / D converter IC100r is small, and therefore, the temperature characteristics of the reference voltage VBGR generated by the BGR circuit 104 are also such a viewpoint. Optimized from.

ところがA/DコンバータIC100r以外の回路ブロック、たとえばセンサ12における温度依存性が大きい場合、信号処理システム10r全体としてみたときの温度ドリフトが問題となる。 However, when the temperature dependence of the circuit block other than the A / D converter IC100r, for example, the sensor 12 is large, the temperature drift of the signal processing system 10r as a whole becomes a problem.

あるいはA/DコンバータIC100rは、あらかじめ規定された標準の外部回路との組み合わせにおいて入出力特性の温度依存性(温度ドリフト)が小さくなるように設計してもよく、したがってBGR回路104が生成する基準電圧VBGRの温度特性も、そのような観点から最適化することも可能である。ところが信号処理システム10rの設計者が、A/DコンバータIC100rが、標準の外部回路とは別の外部回路と組み合わせた場合、信号処理システム10r全体としてみたときの温度ドリフトが問題となる。 Alternatively, the A / D converter IC100r may be designed so that the temperature dependence (temperature drift) of the input / output characteristics becomes small in combination with a predetermined standard external circuit, and therefore the reference generated by the BGR circuit 104. The temperature characteristics of the voltage V BGR can also be optimized from that perspective. However, when the designer of the signal processing system 10r combines the A / D converter IC100r with an external circuit different from the standard external circuit, the temperature drift of the signal processing system 10r as a whole becomes a problem.

信号処理システム10r全体の温度ドリフトを補正するために、マイコン20rは、インタフェース回路22、補正処理部24、補正テーブル26、信号処理部28を備える。補正処理部24は、インタフェース回路22が受信したデジタル信号S3を、温度Tに応じて補正する。補正テーブル26には、各温度Tにおける補正情報が格納される。信号処理部28は、補正後のデジタル信号S4に対して、所定の信号処理を施す。 In order to correct the temperature drift of the entire signal processing system 10r, the microcomputer 20r includes an interface circuit 22, a correction processing unit 24, a correction table 26, and a signal processing unit 28. The correction processing unit 24 corrects the digital signal S3 received by the interface circuit 22 according to the temperature T. The correction table 26 stores correction information at each temperature T. The signal processing unit 28 performs predetermined signal processing on the corrected digital signal S4.

特開2011−101247号公報Japanese Unexamined Patent Publication No. 2011-101247 特開2014−171035号公報Japanese Unexamined Patent Publication No. 2014-171035

本発明者らは、図1の信号処理システム10rについて検討した結果、以下の課題を認識するに至った。補正処理部24の機能は、マイコン20rの演算処理ユニットをソフトウェア制御することで実現される。したがってデジタル信号S3のビット数が16ビットあるいはそれ以上に高くなると、マイコン20rの演算処理ユニットの演算処理が重くなるため、高性能なマイコン20rが必要となり、コストが高くなる。 As a result of examining the signal processing system 10r of FIG. 1, the present inventors have come to recognize the following problems. The function of the correction processing unit 24 is realized by software-controlling the arithmetic processing unit of the microcomputer 20r. Therefore, when the number of bits of the digital signal S3 is 16 bits or more, the arithmetic processing of the arithmetic processing unit of the microcomputer 20r becomes heavy, so that a high-performance microcomputer 20r is required and the cost increases.

また補正テーブル26をROM(Read Only Memory)に格納しておく必要があるためそのデータ量が大きいと、コストが高くなってしまう。 Further, since the correction table 26 needs to be stored in the ROM (Read Only Memory), if the amount of data is large, the cost becomes high.

本発明者はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、信号処理システムの温度ドリフトを低減可能なA/Dコンバータ回路の提供にある。 The present inventor has been made in view of such a problem, and one of the exemplary purposes of the embodiment is to provide an A / D converter circuit capable of reducing the temperature drift of a signal processing system.

本発明のある態様は、アナログ信号をデジタル信号に変換するA/Dコンバータ回路に関する。A/Dコンバータ回路は、基準電圧を生成する基準バイアス回路であって、基準電圧の温度依存性が複数から選択可能に構成された基準バイアス回路と、基準電圧を参照して、アナログ信号をデジタル信号に変換するA/Dコンバータと、を備える。 One aspect of the present invention relates to an A / D converter circuit that converts an analog signal into a digital signal. The A / D converter circuit is a reference bias circuit that generates a reference voltage. The reference bias circuit is configured so that the temperature dependence of the reference voltage can be selected from a plurality of reference voltages, and the analog signal is digitally referred to by referring to the reference voltage. It includes an A / D converter that converts a signal.

この態様によると、A/Dコンバータ回路の外部回路、素子の温度特性を考慮して、基準バイアス回路の温度依存性を選択することにより、信号処理システム全体の温度ドリフトを補正できる。 According to this aspect, the temperature drift of the entire signal processing system can be corrected by selecting the temperature dependence of the reference bias circuit in consideration of the temperature characteristics of the external circuit and the element of the A / D converter circuit.

またある態様においては、後段のプロセッサにおけるデジタル信号処理における温度ドリフトの補正が不要となり、あるいはその処理を簡素化することができる。これによりプロセッサの演算量を低減できる。 In some embodiments, it is not necessary to correct the temperature drift in the digital signal processing in the subsequent processor, or the processing can be simplified. As a result, the amount of calculation by the processor can be reduced.

基準バイアス回路は、その出力電圧の温度依存性が複数から選択可能な基準電圧回路を含んでもよい。 The reference bias circuit may include a reference voltage circuit in which the temperature dependence of the output voltage can be selected from a plurality.

基準電圧回路は、PTAT(Proportional to Absolute Temperature)電圧と、CTAT(Complementary to Absolute Temperature)電圧を加算して得られる電圧を生成するバンドギャップリファレンス回路を含み、PTAT電圧とCTAT電圧の少なくとも一方の係数が可変であってもよい。 The reference voltage circuit includes a bandgap reference circuit that generates a voltage obtained by adding a PTAT (Proportional to Absolute Temperature) voltage and a CATT (Complementary to Absolute Temperature) voltage, and includes at least one coefficient of the PTAT voltage and the CATT voltage. May be variable.

ある態様のA/Dコンバータ回路は、基準電圧回路の出力電圧を受け、A/Dコンバータに基準電圧を供給するバッファ回路をさらに備えてもよい。バッファ回路は、そのオフセットが複数から選択可能であってもよい。これにより基準電圧の温度依存性に加えて、オフセット量を制御可能となり、信号処理システム全体の温度ドリフトをさらに抑制できる。 The A / D converter circuit of some embodiment may further include a buffer circuit that receives the output voltage of the reference voltage circuit and supplies the reference voltage to the A / D converter. The offset of the buffer circuit may be selectable from a plurality. As a result, in addition to the temperature dependence of the reference voltage, the offset amount can be controlled, and the temperature drift of the entire signal processing system can be further suppressed.

基準電圧回路における温度依存性と、バッファ回路におけるオフセットは、共通の制御信号にもとづいて選択されてもよい。この場合、制御を簡素化できる。 The temperature dependence in the reference voltage circuit and the offset in the buffer circuit may be selected based on a common control signal. In this case, control can be simplified.

基準電圧回路における温度依存性と、バッファ回路におけるオフセットは、個別に独立して設定可能であってもよい。これにより、より多様なプラットフォームにおいて、温度ドリフトを補正できる。 The temperature dependence in the reference voltage circuit and the offset in the buffer circuit may be individually and independently set. This allows temperature drift to be compensated for on a wider variety of platforms.

ある態様のA/Dコンバータ回路は、基準電圧回路の出力電圧を受け、A/Dコンバータに基準電圧を供給するバッファ回路をさらに備えてもよい。バッファ回路は、そのオフセットが複数から選択可能であってもよい。これにより基準電圧の温度依存性に加えて、オフセット量を制御可能となり、信号処理システム全体の温度ドリフトをさらに抑制できる。 The A / D converter circuit of some embodiment may further include a buffer circuit that receives the output voltage of the reference voltage circuit and supplies the reference voltage to the A / D converter. The offset of the buffer circuit may be selectable from a plurality. As a result, in addition to the temperature dependence of the reference voltage, the offset amount can be controlled, and the temperature drift of the entire signal processing system can be further suppressed.

バッファ回路は、そのゲインが複数から選択可能であってもよい。基準電圧回路における温度依存性を指示する制御信号と、バッファ回路におけるゲインを指示する制御信号は、同一であってもよい。 The gain of the buffer circuit may be selectable from a plurality. The control signal instructing the temperature dependence in the reference voltage circuit and the control signal instructing the gain in the buffer circuit may be the same.

基準電圧回路における温度依存性と、バッファ回路におけるゲインは、個別に独立して設定可能であってもよい。 The temperature dependence in the reference voltage circuit and the gain in the buffer circuit may be individually and independently set.

ある態様のA/Dコンバータ回路は、基準電圧の温度依存性を指示する制御信号を格納するレジスタと、デジタル信号を処理する外部のプロセッサと接続され、デジタル信号をプロセッサに出力するとともに、制御信号を前記プロセッサから受信し、レジスタに書き込むインタフェース回路と、をさらに備えてもよい。 In some embodiments, the A / D converter circuit is connected to a register that stores a control signal that indicates the temperature dependence of the reference voltage and an external processor that processes the digital signal, outputs the digital signal to the processor, and outputs the control signal. May further include an interface circuit that receives the signal from the processor and writes it to the register.

A/Dコンバータ回路は、基準電圧の温度依存性を指示する制御信号を格納する不揮発性メモリを備えてもよい。
不揮発性メモリに制御信号をあらかじめ書き込んでおくことにより、A/Dコンバータ回路の起動毎にレジスタに制御信号を書き込み必要がなくなる。
The A / D converter circuit may include a non-volatile memory for storing a control signal indicating the temperature dependence of the reference voltage.
By writing the control signal to the non-volatile memory in advance, it is not necessary to write the control signal to the register every time the A / D converter circuit is started.

A/Dコンバータは、ΔΣA/Dコンバータであってもよい。ΔΣA/Dコンバータは、ビット数が大きく、したがってデジタル信号処理によるドリフト補正のコストが高いため、プロセッサの演算低減の効果を一層享受できる。 The A / D converter may be a ΔΣ A / D converter. Since the ΔΣA / D converter has a large number of bits and therefore the cost of drift correction by digital signal processing is high, the effect of reducing the calculation of the processor can be further enjoyed.

ある態様のA/Dコンバータ回路は、それぞれにアナログ入力信号が入力可能な複数の入力端子と、複数の入力端子のうち、ひとつを選択するマルチプレクサと、マルチプレクサの出力信号を増幅するアンプと、アンプの出力信号をフィルタリングするフィルタと、をさらに備えてもよい。 An A / D converter circuit of a certain aspect includes a plurality of input terminals capable of inputting analog input signals, a multiplexer that selects one of the plurality of input terminals, an amplifier that amplifies the output signal of the multiplexer, and an amplifier. It may further include a filter for filtering the output signal of.

ある態様のA/Dコンバータ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を1つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。 The A / D converter circuit of a certain aspect may be integrally integrated on one semiconductor substrate. "Integrated integration" includes cases where all the components of a circuit are formed on a semiconductor substrate or cases where the main components of a circuit are integrated integrally, and some of them are used for adjusting circuit constants. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the circuits on one chip, the circuit area can be reduced and the characteristics of the circuit elements can be kept uniform.

本発明の別の態様は、電子機器に関する。電子機器は、センサと、センサからのアナログ信号を受け、デジタル信号に変換する上述のいずれかのA/Dコンバータ回路と、A/Dコンバータ回路が生成したデジタル信号を処理するプロセッサと、を備える。 Another aspect of the invention relates to electronic devices. The electronic device includes a sensor, any of the above-mentioned A / D converter circuits that receive an analog signal from the sensor and convert it into a digital signal, and a processor that processes a digital signal generated by the A / D converter circuit. ..

なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。 It should be noted that any combination of the above components and the conversion of the expression of the present invention between methods, devices and the like are also effective as aspects of the present invention.

本発明のある態様によれば、信号処理システム全体の温度ドリフトを補正できる。 According to an aspect of the present invention, the temperature drift of the entire signal processing system can be corrected.

本発明者が検討したA/DコンバータICを備える信号処理システムのブロック図である。It is a block diagram of the signal processing system including the A / D converter IC examined by this inventor. 実施の形態に係るA/DコンバータICを備える信号処理システムのブロック図である。It is a block diagram of the signal processing system including the A / D converter IC which concerns on embodiment. 基準電圧VREFの温度依存性の一例を示す図である。It is a figure which shows an example of the temperature dependence of a reference voltage V REF . 基準バイアス回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the reference bias circuit. 一般化された基準電圧回路の概念図である。It is a conceptual diagram of a generalized reference voltage circuit. 図4のバンドギャップリファレンス電圧VBGRの温度依存性を示す図である。It is a figure which shows the temperature dependence of the bandgap reference voltage V BGR of FIG. A/DコンバータICを備える電子機器のブロック図である。It is a block diagram of an electronic device provided with an A / D converter IC.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 Hereinafter, the present invention will be described with reference to the drawings based on preferred embodiments. The same or equivalent components, members, and processes shown in the drawings shall be designated by the same reference numerals, and redundant description will be omitted as appropriate. Further, the embodiment is not limited to the invention but is an example, and all the features and combinations thereof described in the embodiment are not necessarily essential to the invention.

図2は、実施の形態に係るA/DコンバータIC100を備える信号処理システム10のブロック図である。信号処理システム10は、センサ12、A/DコンバータIC100、プロセッサ20を備える。 FIG. 2 is a block diagram of a signal processing system 10 including the A / D converter IC 100 according to the embodiment. The signal processing system 10 includes a sensor 12, an A / D converter IC 100, and a processor 20.

センサ12は、電流センサ、電圧センサ、温度センサ、測距計、角度センサ、ジャイロセンサなどであり、測定対象の電気的状態あるいは物理的状態に応じたアナログ信号S1を生成する。 The sensor 12 is a current sensor, a voltage sensor, a temperature sensor, a distance measuring meter, an angle sensor, a gyro sensor, or the like, and generates an analog signal S1 according to an electrical state or a physical state of a measurement target.

A/DコンバータIC100は、アナログ入力信号S1をデジタル信号S2に変換し、後段のプロセッサ20に出力する。プロセッサ20は、A/DコンバータIC100からのデジタル信号を処理する。プロセッサ20は、マイコンやDSP(Digital Signal Processor)、CPU(Central Processing Unit)などであってもよい。 The A / D converter IC 100 converts the analog input signal S1 into a digital signal S2 and outputs it to the processor 20 in the subsequent stage. The processor 20 processes a digital signal from the A / D converter IC 100. The processor 20 may be a microcomputer, a DSP (Digital Signal Processor), a CPU (Central Processing Unit), or the like.

A/DコンバータIC100は、A/Dコンバータ102、基準バイアス回路110、バッファ106、インタフェース回路108を備える。基準バイアス回路110は、基準電圧VREFを生成し、A/Dコンバータ102の基準電圧端子に供給する。A/Dコンバータ102は、基準バイアス回路110が生成する基準電圧VREFにもとづいて、アナログ信号S1をデジタル信号S2に変換する。A/Dコンバータ102のフルスケールレンジあるいは1LSBの電圧幅は、基準電圧VREFにもとづいて定まることに留意されたい。 The A / D converter IC 100 includes an A / D converter 102, a reference bias circuit 110, a buffer 106, and an interface circuit 108. The reference bias circuit 110 generates a reference voltage V REF and supplies it to the reference voltage terminal of the A / D converter 102. The A / D converter 102 converts the analog signal S1 into the digital signal S2 based on the reference voltage V REF generated by the reference bias circuit 110. It should be noted that the full scale range of the A / D converter 102 or the voltage width of 1 LSB is determined based on the reference voltage V REF .

A/Dコンバータ102の形式は特に限定されないが、たとえばΔΣA/Dコンバータのように高精度が要求され、温度ドリフトの要求を受けやすい形式において、本発明は特に有効である。またA/Dコンバータ102は、差動形式であってもよいし、シングルエンド形式であってもよい。 The type of the A / D converter 102 is not particularly limited, but the present invention is particularly effective in a type such as a ΔΣ A / D converter that requires high accuracy and is susceptible to temperature drift requirements. Further, the A / D converter 102 may be of a differential type or a single-ended type.

インタフェース回路108は、デジタル信号S2を受け、プロセッサ20に送信する。プロセッサ20のインタフェース回路22は、デジタル信号S2を受信し、信号処理部28は、インタフェース回路22が受信したデジタル信号S3を処理する。インタフェース回路108およびインタフェース回路22は、たとえばIC(Inter IC)インタフェースやSPI(Serial Peripheral Interface)を用いることができ、特に限定されない。 The interface circuit 108 receives the digital signal S2 and transmits it to the processor 20. The interface circuit 22 of the processor 20 receives the digital signal S2, and the signal processing unit 28 processes the digital signal S3 received by the interface circuit 22. Interface circuit 108 and interface circuit 22, for example, I 2 C (Inter IC) can be used an interface or SPI (Serial Peripheral Interface), it is not particularly limited.

本実施の形態において基準バイアス回路110は、その出力である基準電圧VREFの温度依存性が複数から選択可能に構成される。基準電圧VREFの温度依存性は、制御信号S5にもとづいて選択される。図3は、基準電圧VREFの温度依存性の一例を示す図である。この例では、(i)〜(v)の5通りの中から、ひとつの温度依存性が選択可能となっている。なお、温度依存性の選択肢の個数は、5個に限定されず、それより多くてもよいし、少なくてもよい。また複数の基準電圧VREFそれぞれの温度依存性(形状)は、特に限定されない。 In the present embodiment, the reference bias circuit 110 is configured so that the temperature dependence of the reference voltage V REF , which is the output thereof, can be selected from a plurality. The temperature dependence of the reference voltage V REF is selected based on the control signal S5. FIG. 3 is a diagram showing an example of the temperature dependence of the reference voltage V REF . In this example, one temperature dependence can be selected from the five types (i) to (v). The number of temperature-dependent options is not limited to 5, and may be larger or smaller. The temperature dependence (shape) of each of the plurality of reference voltages V REF is not particularly limited.

図2に戻る。A/DコンバータIC100には、制御信号S5を格納するレジスタ120が設けられる。インタフェース回路108は、プロセッサ20から、制御信号S5を受信し、レジスタ120に書き込む。 Return to FIG. The A / D converter IC 100 is provided with a register 120 for storing the control signal S5. The interface circuit 108 receives the control signal S5 from the processor 20 and writes it to the register 120.

以上が信号処理システム10の構成である。続いてその動作を説明する。
信号処理システム10の設計者は、信号処理システム10の設計段階において、プロセッサ20に入力されるデジタル信号S3の温度ドリフトを小さくする温度依存性を、A/DコンバータIC100により提供される複数の選択肢の中から決定する。そして、決定した選択肢を指示する制御信号S5をプロセッサ20の外部あるいは内部のROMに格納しておく。
The above is the configuration of the signal processing system 10. Next, the operation will be described.
The designer of the signal processing system 10 provides a plurality of options provided by the A / D converter IC 100 for temperature dependence that reduces the temperature drift of the digital signal S3 input to the processor 20 at the design stage of the signal processing system 10. Decide from among. Then, the control signal S5 instructing the determined option is stored in the ROM outside or inside the processor 20.

信号処理システム10の使用時においては、その電源投入後のセットアップ時に、プロセッサ20からA/DコンバータIC100に対して、制御信号S5を送信し、基準バイアス回路110の基準電圧VREFの温度依存性を指示する。A/Dコンバータ102は、制御信号S5に応じた温度依存性を有する基準電圧VREFを参照して、アナログ入力信号S1をデジタル信号S2に変換する。 When the signal processing system 10 is used, the processor 20 transmits the control signal S5 to the A / D converter IC 100 at the time of setup after the power is turned on, and the temperature dependence of the reference voltage V REF of the reference bias circuit 110. To instruct. The A / D converter 102 converts the analog input signal S1 into the digital signal S2 with reference to the reference voltage V REF having a temperature dependence according to the control signal S5.

以上が信号処理システム10の動作である。この信号処理システム10によれば、A/DコンバータIC100に適切な制御信号S5を与えることで、A/DコンバータIC100単体ではなく、センサ12を含めた信号処理システム10全体としての温度ドリフトを小さくできる。 The above is the operation of the signal processing system 10. According to this signal processing system 10, by giving an appropriate control signal S5 to the A / D converter IC 100, the temperature drift of the entire signal processing system 10 including the sensor 12 is reduced, not the A / D converter IC 100 alone. it can.

これにより、プロセッサ20における温度ドリフトの補正処理が不要となり、あるいはその処理を最小限とすることができる。つまりプロセッサ20の演算負荷を軽減できることから、図1に比べて低速なハードウェアを用いることが可能となり、プロセッサ20のコストを下げることができる。 As a result, the temperature drift correction process in the processor 20 becomes unnecessary, or the process can be minimized. That is, since the computing load of the processor 20 can be reduced, it is possible to use hardware that is slower than that in FIG. 1, and the cost of the processor 20 can be reduced.

また補正テーブルも不要となるため、メモリ容量を減らすことができ、図1に比べて、コストをさらに下げることが可能である。 Further, since the correction table is not required, the memory capacity can be reduced, and the cost can be further reduced as compared with FIG.

本発明は、図2のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。 The present invention extends to various devices and circuits grasped as the block diagram and circuit diagram of FIG. 2 or derived from the above description, and is not limited to a specific configuration. Hereinafter, more specific configuration examples and examples will be described not for narrowing the scope of the present invention but for helping the understanding of the essence of the invention and the circuit operation and clarifying them.

図4は、基準バイアス回路110の構成例を示す回路図である。基準バイアス回路110は、基準電圧回路112およびバッファ回路114を含む。基準電圧回路112は、その出力電圧VBGRの温度依存性が複数から選択可能に構成される。好ましくは基準電圧回路112は、バンドギャップリファレンス回路で構成される。バンドギャップリファレンス回路は、PTAT(Proportional to Absolute Temperature)電圧と、CTAT(Complementary to Absolute Temperature)電圧を加算し、バンドギャップリファレンス電圧VBGRを生成する。 FIG. 4 is a circuit diagram showing a configuration example of the reference bias circuit 110. The reference bias circuit 110 includes a reference voltage circuit 112 and a buffer circuit 114. The reference voltage circuit 112 is configured so that the temperature dependence of its output voltage V BGR can be selected from a plurality. Preferably, the reference voltage circuit 112 is composed of a bandgap reference circuit. The bandgap reference circuit adds a PTAT (Proportional to Absolute Temperature) voltage and a CATT (Complementary to Absolute Temperature) voltage to generate a bandgap reference voltage V BGR .

図4のバンドギャップリファレンス回路は、トランジスタQ1,Q2、抵抗R1〜R3および演算増幅器(差動増幅器)116を含む。たとえば抵抗R3を可変抵抗とし、その抵抗値を制御信号S5に応じて切りかえ可能としてもよい。これにより、PTAT電圧とCTAT電圧の加算係数が可変となり、バンドギャップリファレンス電圧VBGRの温度特性を切りかえることが可能となる。 The bandgap reference circuit of FIG. 4 includes transistors Q1 and Q2, resistors R1 to R3, and an operational amplifier (differential amplifier) 116. For example, the resistor R3 may be a variable resistor, and the resistance value may be switched according to the control signal S5. As a result, the addition coefficient of the PTAT voltage and the CATT voltage becomes variable, and the temperature characteristic of the bandgap reference voltage V BGR can be switched.

なおこのバンドギャップリファレンス回路の構成は一例に過ぎず、公知のさまざまな形式のバンドギャップリファレンス回路を用いることができる。図5は、より一般化された基準電圧回路112の概念図である。PTAT回路130は、正の温度係数を有するPTAT電圧を生成し、CTAT回路132は、負の温度係数を有するCTAT電圧を生成する。加算器134は、PTAT電圧VPTATとCTAT電圧VCTATを加算し、バンドギャップリファレンス電圧VBGRを生成する。加算器134における加算係数は、制御信号S5に応じて切りかえ可能である。 The configuration of this bandgap reference circuit is only an example, and various known types of bandgap reference circuits can be used. FIG. 5 is a conceptual diagram of a more generalized reference voltage circuit 112. The PTAT circuit 130 produces a PTAT voltage with a positive temperature coefficient, and the CDAT circuit 132 produces a CATT voltage with a negative temperature coefficient. The adder 134 adds the PTAT voltage V PTAT and the CATT voltage V CATT to generate the bandgap reference voltage V BGR . The addition coefficient in the adder 134 can be switched according to the control signal S5.

図6は、図4のバンドギャップリファレンス電圧VBGRの温度依存性を示す図である。バンドギャップリファレンス回路において加算の係数を変化させると、温度依存性がゼロ(dVBGR/dT=0)が成り立つ温度Tが変化させることができる。図6を参照すると、温度Tを変化させると、バンドギャップリファレンス電圧VREFの傾きだけでなく、電圧範囲も大きく変化することに留意されたい。 FIG. 6 is a diagram showing the temperature dependence of the bandgap reference voltage V BGR of FIG. By changing the coefficient of addition in the bandgap reference circuit, the temperature T 0 at which the temperature dependence is zero (dV BGR / dT = 0) can be changed. With reference to FIG. 6, it should be noted that when the temperature T 0 is changed, not only the slope of the bandgap reference voltage V REF but also the voltage range changes significantly.

図4に戻る。バッファ回路114は、バンドギャップリファレンス電圧VBGRを受け、基準電圧VREFを生成する。バッファ回路114は、そのオフセットもしくはゲインの少なくとも一方、あるいは両方が切りかえ可能である。すなわちバッファ回路114は、そのオフセット(あるいはゲイン)が、複数から選択可能に構成される。これにより、図6に示すバンドギャップリファレンス電圧VBGRを、上下方向にシフトさせることが可能となる。その結果、図3に示すような、基準電圧VREFを生成することが可能となる。すなわちバッファ回路114によって、複数のバンドギャップリファレンス電圧VBGRの上下方向のばらつきを解消してもよい。 Return to FIG. The buffer circuit 114 receives the bandgap reference voltage V BGR and generates a reference voltage V REF . The buffer circuit 114 can switch at least one or both of its offset and gain. That is, the buffer circuit 114 is configured so that its offset (or gain) can be selected from a plurality. This makes it possible to shift the bandgap reference voltage V BGR shown in FIG. 6 in the vertical direction. As a result, it becomes possible to generate a reference voltage V REF as shown in FIG. That is, the buffer circuit 114 may eliminate the vertical variation of the plurality of bandgap reference voltages V BGR .

あるいはセンサ12からのアナログ信号S1が、センサ12の種類に応じて異なるオフセットを有する場合には、そのオフセットをキャンセルするために、バッファ回路114を利用することができる。 Alternatively, if the analog signal S1 from the sensor 12 has a different offset depending on the type of the sensor 12, the buffer circuit 114 can be used to cancel the offset.

バッファ回路114の構成は特に限定されず、たとえば非反転増幅器あるいはリニアレギュレータで構成することができる。オフセットあるいはゲインは、帰還抵抗RFBを可変抵抗とすることにより、あるいはオペアンプOAのオフセット電圧を可変とすることにより、調節可能となる。 The configuration of the buffer circuit 114 is not particularly limited, and may be configured by, for example, a non-inverting amplifier or a linear regulator. The offset or gain can be adjusted by making the feedback resistor RFB a variable resistor or by making the offset voltage of the operational amplifier OA variable.

基準電圧回路112における温度依存性と、バッファ回路114におけるゲイン(あるいはオフセット)は、共通の制御信号S5にもとづいて選択されてもよい。これにより、プロセッサ20からひとつの制御信号S5を与えることで、基準電圧VREFの温度依存性を指定可能となる。 The temperature dependence in the reference voltage circuit 112 and the gain (or offset) in the buffer circuit 114 may be selected based on the common control signal S5. As a result, the temperature dependence of the reference voltage V REF can be specified by giving one control signal S5 from the processor 20.

あるいは基準電圧回路112における温度依存性と、バッファ回路114におけるゲイン(あるいはオフセット)は、個別に独立に制御可能であってもよい。すなわち、基準電圧回路112の制御信号S5aと、バッファ回路114の制御信号S5bを別々のレジスタに書き込むようにしてもよい。この場合、基準電圧VREFの温度依存性(傾きあるいはTの点)と、上下方向へのシフト量を、組み合わせることが可能となるため、信号処理システム10の設計者に、温度ドリフト補正に関して、多くの自由度を提供できる。 Alternatively, the temperature dependence in the reference voltage circuit 112 and the gain (or offset) in the buffer circuit 114 may be individually and independently controllable. That is, the control signal S5a of the reference voltage circuit 112 and the control signal S5b of the buffer circuit 114 may be written to separate registers. In this case, since it is possible to combine the temperature dependence of the reference voltage V REF (inclination or the point of T 0 ) and the amount of shift in the vertical direction, the designer of the signal processing system 10 is asked about the temperature drift correction. , Can provide many degrees of freedom.

(用途)
図7は、A/DコンバータIC300を備える電子機器400のブロック図である。電子機器400は、たとえば電池駆動型であり、スマートホン、タブレット端末、ノートPCなどが例示される。
(Use)
FIG. 7 is a block diagram of an electronic device 400 including an A / D converter IC 300. The electronic device 400 is, for example, a battery-powered type, and examples thereof include a smartphone, a tablet terminal, and a notebook PC.

たとえば信号処理システム10は、電子機器400のバッテリ402の充電状態(SOC:State Of Charge)を検出する用途に用いることができる。A/DコンバータIC300は、上述のA/DコンバータIC100のアーキテクチャを用いて構成される。 For example, the signal processing system 10 can be used for detecting the state of charge (SOC) of the battery 402 of the electronic device 400. The A / D converter IC 300 is configured using the architecture of the A / D converter IC 100 described above.

A/DコンバータIC300の複数の入力端子IN1〜INM(Mは整数)はそれぞれ、外部からアナログ入力信号が入力可能となっている。たとえば入力端子INには、バッテリ402の電圧VBATを示す信号、サーミスタや熱電対などの温度センサ404からの温度検出信号、バッテリ電流検出用のセンス抵抗Rの電圧降下に応じた電流検出信号などが入力される。 An analog input signal can be input from the outside to each of the plurality of input terminals IN1 to INM (M is an integer) of the A / D converter IC300. For example, at the input terminal IN, a signal indicating the voltage VBAT of the battery 402, a temperature detection signal from the temperature sensor 404 such as a thermistor or a thermocouple, and a current detection signal corresponding to the voltage drop of the sense resistor RS for detecting the battery current. Etc. are entered.

マルチプレクサ302は、複数の入力端子IN1〜INMを時分割で選択する。アンプ304は、マルチプレクサ302の出力信号を増幅するプログラマブルゲインアンプ(PGA)である。フィルタ306は、アンプ304の出力信号をフィルタリングする。ΔΣA/Dコンバータ308は、フィルタ306の出力信号VINをデジタル信号DOUTに変換する。ロジック回路310は、ΔΣA/Dコンバータ308からのデジタル信号DOUTに所定の信号処理を施す。インタフェース回路312は、SPI(Serial Peripheral Interface)やIC(Inter IC)インタフェースであり、外部のプロセッサ20に、デジタル信号を出力する。プロセッサ20は、A/DコンバータIC300からのデジタル信号にもとづいて、バッテリ402の残量を推定あるいは測定する。バッテリ402の残量推定は、クーロンカウント法やバッテリ402の開放電圧(OCV)を利用したOCV法などを利用可能である。 The multiplexer 302 selects a plurality of input terminals IN1 to INM in a time division manner. The amplifier 304 is a programmable gain amplifier (PGA) that amplifies the output signal of the multiplexer 302. The filter 306 filters the output signal of the amplifier 304. The ΔΣA / D converter 308 converts the output signal V IN of the filter 306 into a digital signal D OUT . The logic circuit 310 applies predetermined signal processing to the digital signal D OUT from the ΔΣ A / D converter 308. Interface circuit 312, SPI is (Serial Peripheral Interface) or I 2 C (Inter IC) interface, external to the processor 20, and outputs the digital signal. The processor 20 estimates or measures the remaining amount of the battery 402 based on the digital signal from the A / D converter IC 300. For estimating the remaining amount of the battery 402, a Coulomb count method, an OCV method using the open circuit voltage (OCV) of the battery 402, or the like can be used.

なおA/DコンバータIC100の用途は、特に限定されず、高精度が要求されるさまざまなアプリケーションに用いることができる。 The application of the A / D converter IC100 is not particularly limited, and it can be used in various applications that require high accuracy.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 The present invention has been described above based on the embodiments. This embodiment is an example, and it will be understood by those skilled in the art that various modifications are possible for each of these components and combinations of each processing process, and that such modifications are also within the scope of the present invention. is there. Hereinafter, such a modification will be described.

(第1変形例)
実施の形態では、レジスタ120に制御信号S5を書き込むことにより、基準電圧VREFの温度依存性を選択したが、それに限定されない。制御信号S5を格納する不揮発性のメモリを設け、A/DコンバータIC100の出荷前に、制御信号S5の値をA/DコンバータIC100に格納しておいてもよい。これにより信号処理システム10の起動ごとに制御信号S5を書き込む必要がなくなるため、処理を簡素化できる。
(First modification)
In the embodiment, the temperature dependence of the reference voltage V REF is selected by writing the control signal S5 to the register 120, but the present invention is not limited thereto. A non-volatile memory for storing the control signal S5 may be provided, and the value of the control signal S5 may be stored in the A / D converter IC 100 before the A / D converter IC 100 is shipped. As a result, it is not necessary to write the control signal S5 every time the signal processing system 10 is started, so that the processing can be simplified.

(第2変形例)
図2では、プロセッサ20の補正処理部24が完全に無いものとしたが、簡略化された補正処理部を備えてもよい。たとえば、図4のバッファ回路114の処理に相当する演算程度であれば、演算量は少なくて済むため、この演算をプロセッサ20において行ってもよい。この場合、バッファ回路114の特性を固定してもよい。
(Second modification)
In FIG. 2, it is assumed that the correction processing unit 24 of the processor 20 is completely absent, but a simplified correction processing unit may be provided. For example, if the calculation is equivalent to the processing of the buffer circuit 114 in FIG. 4, the amount of calculation is small, so that the calculation may be performed by the processor 20. In this case, the characteristics of the buffer circuit 114 may be fixed.

実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。 Although the present invention has been described based on the embodiments, the embodiments merely show the principles and applications of the present invention, and the embodiments include the ideas of the present invention defined in the claims. Many modifications and arrangements can be changed as long as they do not separate.

10…信号処理システム、12…センサ、20r…マイコン、20…プロセッサ、22…インタフェース回路、24…補正処理部、26…補正テーブル、28…信号処理部、100…A/DコンバータIC、102…A/Dコンバータ、104…BGR回路、106…バッファ、108…インタフェース回路、110…基準バイアス回路、112…基準電圧回路、114…バッファ回路、120…レジスタ、S1…アナログ入力信号、S2…デジタル信号、S5…制御信号、300…A/DコンバータIC、302…マルチプレクサ、304…アンプ、306…フィルタ、308…ΔΣA/Dコンバータ、310…ロジック回路、312…インタフェース回路。 10 ... Signal processing system, 12 ... Sensor, 20r ... Microcomputer, 20 ... Processor, 22 ... Interface circuit, 24 ... Correction processing unit, 26 ... Correction table, 28 ... Signal processing unit, 100 ... A / D converter IC, 102 ... A / D converter, 104 ... BGR circuit, 106 ... buffer, 108 ... interface circuit, 110 ... reference bias circuit, 112 ... reference voltage circuit, 114 ... buffer circuit, 120 ... register, S1 ... analog input signal, S2 ... digital signal , S5 ... Control signal, 300 ... A / D converter IC, 302 ... multiplexer, 304 ... amplifier, 306 ... filter, 308 ... ΔΣ A / D converter, 310 ... logic circuit, 312 ... interface circuit.

Claims (14)

電気的または物理的な状態を測定対象とするセンサの出力にもとづくアナログ信号を受け、デジタル信号に変換するA/Dコンバータ回路であって、
基準電圧を生成する基準バイアス回路であって、前記基準電圧の温度依存性が複数から選択可能に構成された基準バイアス回路と、
前記基準電圧を参照して、前記アナログ信号を前記デジタル信号に変換するA/Dコンバータと、
レジスタと、
前記A/Dコンバータ回路の電源投入時にプロセッサからの制御信号を受け、前記レジスタに格納するとともに、前記デジタル信号を前記プロセッサに送信するインタフェース回路と、
を備え、前記基準バイアス回路における前記基準電圧の前記温度依存性は、前記A/Dコンバータ回路の電源投入時に前記レジスタに格納された前記制御信号にもとづいて選択され、
前記制御信号は、前記センサ、前記A/Dコンバータ回路および前記プロセッサを含む信号処理システムの設計段階において、前記プロセッサが受信する前記デジタル信号の温度ドリフトが小さくなるように決定されていることを特徴とするA/Dコンバータ回路。
An A / D converter circuit that receives an analog signal based on the output of a sensor that measures an electrical or physical state and converts it into a digital signal.
A reference bias circuit that generates a reference voltage and is configured so that the temperature dependence of the reference voltage can be selected from a plurality of reference bias circuits.
An A / D converter that converts the analog signal into the digital signal with reference to the reference voltage.
Registers and
Receiving a control signal from the processor at power up of the A / D converter circuit, and stores in the register, and an interface circuit for transmitting the digital signal to the processor,
The temperature dependence of the reference voltage in the reference bias circuit is selected based on the control signal stored in the register when the power of the A / D converter circuit is turned on.
The control signal is characterized in that the temperature drift of the digital signal received by the processor is determined to be small at the design stage of the signal processing system including the sensor, the A / D converter circuit and the processor. A / D converter circuit.
前記基準バイアス回路は、その出力電圧の温度依存性が複数から選択可能な基準電圧回路を含むことを特徴とする請求項1に記載のA/Dコンバータ回路。 The A / D converter circuit according to claim 1, wherein the reference bias circuit includes a reference voltage circuit in which the temperature dependence of the output voltage can be selected from a plurality. 前記基準電圧回路は、PTAT(Proportional to Absolute Temperature)電圧と、CTAT(Complementary to Absolute Temperature)電圧を加算して得られる電圧を生成するバンドギャップリファレンス回路を含み、前記PTAT電圧と前記CTAT電圧の少なくとも一方の係数が可変であることを特徴とする請求項2に記載のA/Dコンバータ回路。 The reference voltage circuit includes a bandgap reference circuit that generates a voltage obtained by adding a PTAT (Proportional to Absolute Temperature) voltage and a CATT (Complementary to Absolute Temperature) voltage, and includes at least the PTAT voltage and the CATT voltage. The A / D converter circuit according to claim 2, wherein one of the coefficients is variable. 前記基準バイアス回路は、前記基準電圧回路の出力電圧を受け、前記A/Dコンバータに前記基準電圧を供給するバッファ回路をさらに備え、
前記バッファ回路は、そのオフセットが複数から選択可能であることを特徴とする請求項2または3に記載のA/Dコンバータ回路。
The reference bias circuit further includes a buffer circuit that receives the output voltage of the reference voltage circuit and supplies the reference voltage to the A / D converter.
The A / D converter circuit according to claim 2 or 3, wherein the buffer circuit can be selected from a plurality of offsets.
前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記オフセットは、共通の前記制御信号にもとづいて選択されることを特徴とする請求項4に記載のA/Dコンバータ回路。 The A / D converter circuit according to claim 4, wherein the temperature dependence in the reference voltage circuit and the offset in the buffer circuit are selected based on a common control signal. 前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記オフセットは、個別に独立して設定可能であることを特徴とする請求項4に記載のA/Dコンバータ回路。 The A / D converter circuit according to claim 4, wherein the temperature dependence in the reference voltage circuit and the offset in the buffer circuit can be individually and independently set. 前記基準バイアス回路は、前記基準電圧回路の出力電圧を受け、前記A/Dコンバータに供給するバッファ回路をさらに備え、
前記バッファ回路は、そのゲインが複数から選択可能であることを特徴とする請求項2または3に記載のA/Dコンバータ回路。
The reference bias circuit further includes a buffer circuit that receives the output voltage of the reference voltage circuit and supplies it to the A / D converter.
The A / D converter circuit according to claim 2 or 3, wherein the buffer circuit can be selected from a plurality of gains.
前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記ゲインは、共通の前記制御信号にもとづいて選択されることを特徴とする請求項7に記載のA/Dコンバータ回路。 The A / D converter circuit according to claim 7, wherein the temperature dependence in the reference voltage circuit and the gain in the buffer circuit are selected based on a common control signal. 前記基準電圧回路における前記温度依存性と、前記バッファ回路における前記ゲインは、個別に独立して設定可能であることを特徴とする請求項7に記載のA/Dコンバータ回路。 The A / D converter circuit according to claim 7, wherein the temperature dependence in the reference voltage circuit and the gain in the buffer circuit can be set individually and independently. 前記制御信号を格納する不揮発性メモリを備えることを特徴とする請求項1からのいずれかに記載のA/Dコンバータ回路。 The A / D converter circuit according to any one of claims 1 to 9 , further comprising a non-volatile memory for storing the control signal. 前記A/Dコンバータは、ΔΣA/Dコンバータであることを特徴とする請求項1から10のいずれかに記載のA/Dコンバータ回路。 The A / D converter circuit according to any one of claims 1 to 10 , wherein the A / D converter is a ΔΣ A / D converter. それぞれにアナログ入力信号が入力可能な複数の入力端子と、
前記複数の入力端子のうち、ひとつを選択するマルチプレクサと、
前記マルチプレクサの出力信号を増幅するアンプと、
前記アンプの出力信号をフィルタリングするフィルタと、
をさらに備えることを特徴とする請求項1から11のいずれかに記載のA/Dコンバータ回路。
Multiple input terminals that can input analog input signals to each,
A multiplexer that selects one of the plurality of input terminals, and
An amplifier that amplifies the output signal of the multiplexer and
A filter that filters the output signal of the amplifier and
The A / D converter circuit according to any one of claims 1 to 11 , further comprising.
ひとつの半導体基板に一体集積化されることを特徴とする請求項1から12のいずれかに記載のA/Dコンバータ回路。 The A / D converter circuit according to any one of claims 1 to 12 , wherein the A / D converter circuit is integrally integrated on one semiconductor substrate. センサと、
前記センサからのアナログ信号を受け、デジタル信号に変換する請求項1から13のいずれかに記載のA/Dコンバータ回路と、
前記A/Dコンバータ回路が生成した前記デジタル信号を処理するプロセッサと、
を備えることを特徴とする電子機器。
With the sensor
The A / D converter circuit according to any one of claims 1 to 13 , which receives an analog signal from the sensor and converts it into a digital signal.
A processor that processes the digital signal generated by the A / D converter circuit, and
An electronic device characterized by being equipped with.
JP2016076346A 2016-04-06 2016-04-06 A / D converter circuit and electronic equipment Active JP6791648B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016076346A JP6791648B2 (en) 2016-04-06 2016-04-06 A / D converter circuit and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016076346A JP6791648B2 (en) 2016-04-06 2016-04-06 A / D converter circuit and electronic equipment

Publications (2)

Publication Number Publication Date
JP2017188783A JP2017188783A (en) 2017-10-12
JP6791648B2 true JP6791648B2 (en) 2020-11-25

Family

ID=60046629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016076346A Active JP6791648B2 (en) 2016-04-06 2016-04-06 A / D converter circuit and electronic equipment

Country Status (1)

Country Link
JP (1) JP6791648B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7315319B2 (en) * 2018-12-06 2023-07-26 ローム株式会社 AD converter

Also Published As

Publication number Publication date
JP2017188783A (en) 2017-10-12

Similar Documents

Publication Publication Date Title
US9385673B2 (en) Amplifier with offset compensation
US9470585B2 (en) Calibrated temperature measurement system
US9322719B2 (en) Input stage for temperature measurement system
US9488529B2 (en) Temperature measurement system
US20050285954A1 (en) Apparatus and method for determining temperature of an active pixel imager and correcting temperature induced variations in an imager
US7084700B2 (en) Differential voltage amplifier circuit
US20110119015A1 (en) Geomagnetic sensor control device
KR20120123274A (en) Instrumentation amplifier calibration method, system and apparatus
US20100145657A1 (en) Integrated sensor array with offset reduction
JPH02210272A (en) Power supply circuit and output compensating circuit for bridge type measuring device furnished with aforementioned circuit
US10879920B2 (en) Device and method for absolute voltage measurement
JP2016223974A (en) Temperature compensation circuit and sensor device
JP6791648B2 (en) A / D converter circuit and electronic equipment
JP2000214029A (en) Pressure sensor circuit
JP6313150B2 (en) Semiconductor device, battery monitoring system, and battery monitoring method
JP2002107256A (en) Pressure sensor circuit
KR100710772B1 (en) Sensor signal processing system and detector
US7345536B2 (en) Amplifier circuit and control method thereof
WO2020059246A1 (en) Sensor processing circuit and sensor system
US20240097632A1 (en) Integrated circuit and semiconductor device
JP2019101043A (en) Electronic device for measuring physical parameter
JP2002084151A (en) Physical quantity detector
US11012086B2 (en) Analog-to-digital converter for converting analog signals input from a plurality of sensors
JP2018105888A (en) Semiconductor device and battery monitoring system
EP3130894A2 (en) Abnormality detection device for sensor and sensor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201105

R150 Certificate of patent or registration of utility model

Ref document number: 6791648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250