JP6784150B2

JP6784150B2 - Arithmetic coding circuits, encoder devices, and arithmetic coding methods

Info

Publication number: JP6784150B2
Application number: JP2016222493A
Authority: JP
Inventors: 栄太小林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2016-11-15
Filing date: 2016-11-15
Publication date: 2020-11-11
Anticipated expiration: 2036-11-15
Also published as: JP2018082268A

Description

本発明は、可変長符号化を実行する算術符号化回路、エンコーダ装置、及び算術符号化方法に関する。 The present invention relates to an arithmetic coding circuit, an encoder device, and an arithmetic coding method for performing variable length coding.

昨今、可変長符号化を実行する算術符号化方式は、画像や映像を符号化する際によく用いられている。関連する技術は、例えば、非特許文献１や、特許文献１、２、及び３に開示されている。非特許文献１は、Ｈ．２６５ＨＥＶＣ（High Efficiency Video Coding）に関連する技術を開示しており、特許文献１、２及び３は、Ｈ．２６４ＡＶＣ（Advanced Video Coding）（ＭＰＥＧ−４ＡＶＣ）に関連する技術を開示している。Ｈ．２６５ＨＥＶＣ及びＨ．２６４ＡＶＣは、いずれもＣＡＢＡＣ（Context-based Adaptive Binary Arithmetic Coding）を採用している。以下詳説する。 Nowadays, an arithmetic coding method that executes variable length coding is often used when coding an image or a video. Related techniques are disclosed in, for example, Non-Patent Document 1 and Patent Documents 1, 2, and 3. Non-Patent Document 1 describes H. 265 The technology related to HEVC (High Efficiency Video Coding) is disclosed, and Patent Documents 1, 2 and 3 refer to H. It discloses a technique related to 264 AVC (Advanced Video Coding) (MPEG-4 AVC). H. 265 HEVC and H.M. All 264 AVCs employ CABAC (Context-based Adaptive Binary Arithmetic Coding). It will be explained in detail below.

非特許文献１には、ＩＴＵ―Ｔ勧告Ｈ．２６５規格に基づく映像符号化方式であるＨＥＶＣが記載されている。このＨＥＶＣ方式は、算術符号化回路（専用回路）によって映像等を次のように符号化する。デジタル化された映像の各フレームは符号化ツリーユニット（CTU：Coding Tree Unit）に分割され、ラスタスキャン順に各符号化ツリーユニットが符号化される。次に、各符号化ツリーユニットは、クアッドツリー構造を形成するように、符号化ユニット（CU：Coding Unit）に分割されて符号化される。各符号化ユニットは、予測ユニット（PU：Prediction Unit）に分割されて予測される。また、各符号化ユニットの予測誤差は、クアッドツリー構造で、変換ユニット（TU：Transform Unit）に分割されて周波数変換される。周波数変換後の予測誤差は、変換ユニット単位で量子化された後に、算術符号化回路で符号化される。 Non-Patent Document 1 includes ITU-T Recommendation H. HEVC, which is a video coding method based on the 265 standard, is described. In this HEVC method, an image or the like is encoded by an arithmetic coding circuit (dedicated circuit) as follows. Each frame of the digitized video is divided into a coding tree unit (CTU), and each coding tree unit is encoded in the order of raster scan. Next, each coding tree unit is divided into coding units (CUs) and encoded so as to form a quad tree structure. Each coding unit is divided into prediction units (PUs) for prediction. Further, the prediction error of each coding unit is divided into Transform Units (TUs) in a quad tree structure and frequency conversion is performed. The prediction error after frequency conversion is quantized in conversion unit units and then encoded by an arithmetic coding circuit.

次に、特許文献１、２及び３を説明する。特許文献１、２、及び３には、Ｈ．２６４ＡＶＣ規格に基づく映像符号化方式に関連する技術が記載されている。 Next, Patent Documents 1, 2 and 3 will be described. In Patent Documents 1, 2 and 3, H. Techniques related to video coding schemes based on the 264 AVC standard are described.

特許文献１に記載されている符号化回路は、２値データ列を生成する２値化部と、２値化部が生成した２値データ列を一時保持するバッファ部と、バッファ部が一時保持した２値データ列を２値算術符号化する２値算術符号化部を具備する。また、この符号化回路は、バッファされた２値データ列を参照して、２値化部の入力データ列（シンタックス要素）を復号すると共にコンテキスト計算に用いる復号信号を生成する２値復号部を具備する。この２値復号部は、バッファ部の後段に設けられて、復号したシンタックス要素と復号信号をコンテキスト計算部に供給する。コンテキスト計算部は、２値復号化部から供給された各種情報を用いて、２値データに対応したコンテキスト番号（コンテキストインデックス）を計算し、計算したコンテキスト番号をコンテキストメモリーに供給する。コンテキストメモリーは、コンテキスト計算部から指定されたコンテキスト番号に基づいてコンテキストを２値算術符号化部に供給する。このように、特許文献１は２値化部によって生成された２値データ列を直接バッファ部に格納している。 The coding circuit described in Patent Document 1 has a binarization unit that generates a binarized data string, a buffer unit that temporarily holds the binarized data string generated by the binarization unit, and a buffer unit that temporarily holds the binarized data string. It is provided with a binar arithmetic coding unit that binarically encodes the obtained binar data string. Further, this coding circuit refers to the buffered binary data string, decodes the input data string (syntax element) of the binarization unit, and generates a decoding signal used for context calculation. Equipped with. This binary decoding unit is provided after the buffer unit, and supplies the decoded syntax element and the decoded signal to the context calculation unit. The context calculation unit calculates the context number (context index) corresponding to the binary data using various information supplied from the binary decoding unit, and supplies the calculated context number to the context memory. The context memory supplies the context to the binary arithmetic coding unit based on the context number specified by the context calculation unit. As described above, Patent Document 1 directly stores the binarized data string generated by the binarization unit in the buffer unit.

特許文献２に記載されている符号化回路は、２値化部と、コンテキスト計算部と、２値化部及びコンテキスト計算部に接続されたバッファ部と、バッファ部に一時保持された２値データ列を二値算術符号化する符号化部を具備する。また、コンテキスト計算部は、バッファされる前の２値データ列を使用して、２値データに対応したコンテキスト番号を計算し、計算したコンテキスト番号をバッファ部に供給する。また、コンテキストメモリーは、バッファ部を介してコンテキスト番号を得る。特許文献２は、２値化部で生成された２値データ列とコンテキスト計算部で計算されたコンテキストインデックスとを直接バッファ部に格納している。 The coding circuit described in Patent Document 2 includes a binarization unit, a context calculation unit, a buffer unit connected to the binarization unit and the context calculation unit, and binary data temporarily held in the buffer unit. A coding unit that binarically encodes a column is provided. Further, the context calculation unit calculates the context number corresponding to the binary data using the binary data string before being buffered, and supplies the calculated context number to the buffer unit. Further, the context memory obtains the context number via the buffer unit. In Patent Document 2, the binarized data string generated by the binarization unit and the context index calculated by the context calculation unit are directly stored in the buffer unit.

特許文献３に記載されている符号化回路は、２値化部と、記憶部（バッファ）と、コンテキスト計算部と、コンテキストメモリー部と、２値符号化部を具備する。この符号化回路は、２値データを記憶する記憶部の他に、コンテキストインデックスを格納するコンテキストメモリー部と、初期化パラメータからコンテキスト情報の初期値を生成する初期値生成部を備えている。この初期値生成部は、記憶部に記憶された２値データに対応したスライスの初期パラメータから、その２値データに対応するコンテキスト情報の初期値を生成して、コンテキストメモリーに供給する。なお、特許文献３では、２値復号化部の記載が省略されており、コンテキスト計算部が２値復号化部の処理動作も受け持っている。特許文献３においても、２値化部は直接記憶部に接続され、且つ、コンテキスト計算部及び初期値生成部は直接コンテキストメモリー部に接続されている。なお、特許文献１、２及び３では、コンテキスト番号を得るため演算回路をコンテキスト計算部と呼んでいるが、本明細書では、コンテキスト番号を得るため演算回路をコンテキスト生成部と呼ぶ。 The coding circuit described in Patent Document 3 includes a binarization unit, a storage unit (buffer), a context calculation unit, a context memory unit, and a binarization unit. This coding circuit includes a context memory unit that stores a context index and an initial value generation unit that generates an initial value of context information from initialization parameters, in addition to a storage unit that stores binary data. The initial value generation unit generates an initial value of context information corresponding to the binary data from the initial parameters of the slice corresponding to the binary data stored in the storage unit, and supplies the initial value to the context memory. In Patent Document 3, the description of the binary decoding unit is omitted, and the context calculation unit is also in charge of the processing operation of the binary decoding unit. Also in Patent Document 3, the binarization unit is directly connected to the storage unit, and the context calculation unit and the initial value generation unit are directly connected to the context memory unit. In Patent Documents 1, 2 and 3, the arithmetic circuit is called a context calculation unit in order to obtain a context number, but in the present specification, the arithmetic circuit is referred to as a context generation unit in order to obtain a context number.

特開２００８−１４１５３０号公報Japanese Unexamined Patent Publication No. 2008-141530 特開２００８−１４１５３１号公報Japanese Unexamined Patent Publication No. 2008-141531 特開２００９−０８９１７９号公報Japanese Unexamined Patent Publication No. 2009-08917

Dajiang Zhou, Jinjia Zhou, Wei Fei, and Satoshi Goto 共著， “Ultra-high-throughput VLSI architecture of H.265/HEVC CABAC encoder for UHDTV applications”, IEEE Transactions on Circuits and Systems for Video Technology (TCSVT), Vol. 25, No. 3, pp. 497-507, March 2015.Dajiang Zhou, Jinjia Zhou, Wei Fei, and Satoshi Goto, “Ultra-high-throughput VLSI architecture of H.265 / HEVC CABAC encoder for UHDTV applications”, IEEE Transactions on Circuits and Systems for Video Technology (TCSVT), Vol. 25, No. 3, pp. 497-507, March 2015.

一方、図７（ａ）はＨ．２６５ＨＥＶＣに準拠した算術符号化回路を概略的に示している。図７（ａ）に示された算術符号化回路で符号化を行う手順を説明する。多値信号で入力されたCU、PU、TUの構成情報（それぞれのサイズ等）及び量子化後の量子化係数は、２値化部で２値データ列（“0”又は“1”のデータ列）に変換される。２値データ列への変換は、その数値が表す情報（シンタックス要素）毎に定められた変換方法に従って変換される。 On the other hand, FIG. 7A shows H. An arithmetic coding circuit conforming to 265 HEVC is shown schematically. A procedure for coding with the arithmetic coding circuit shown in FIG. 7A will be described. The configuration information (each size, etc.) of CU, PU, and TU input as a multi-valued signal and the quantization coefficient after quantization are binary data strings (“0” or “1” data in the binarization section. Converted to column). The conversion to the binary data string is performed according to the conversion method defined for each information (syntax element) represented by the numerical value.

算術符号化回路では、入力されるシンタックス要素毎の２値データとシンタックス要素毎に定められたコンテキストとを用いて符号化を行うＣＡＢＡＣが実行される。この方式では、あるシンタックス要素のシンボル列が多値である場合、その何番目のシンボルかによっても異なるコンテキストをとる場合もある。なお、コンテキストは、多く出現する方のシンボル（優勢シンボル：MPS：Most Probability Symbol）と、その発生確率の組からなる。ＨＥＶＣ方式において、コンテキストは発生確率とその変化は６１通りの状態数とその状態遷移によって表現される。 In the arithmetic coding circuit, CABAC that encodes using the binary data for each input syntax element and the context defined for each syntax element is executed. In this method, if the symbol string of a syntax element is multi-valued, it may take a different context depending on the number of the symbol. The context consists of a set of the symbol that appears more frequently (dominant symbol: MPS: Most Probability Symbol) and its probability of occurrence. In the HEVC method, the context is represented by the occurrence probability and its change by 61 kinds of state numbers and their state transitions.

また、Ｈ．２６５ＨＥＶＣにおいては、コンテキストによる発生確率を用いない、コンテキスト非依存な特殊なシンボルが存在する。このようなシンボルはバイパスシンボルと呼ばれ、優勢シンボルの発生確率が常に５０％だと固定して処理する。一方、通常のコンテキストを用いるシンボルは、コンテキストシンボルと呼ばれる。バイパスシンボルは、発生確率を固定することにより、コンテキストを更新する必要がなくなるため、コンテキストシンボルよりも符号化の演算量が削減できる。 In addition, H. In 265HEVC, there is a special context-independent symbol that does not use the probability of occurrence by context. Such a symbol is called a bypass symbol, and it is fixed that the probability of occurrence of the dominant symbol is always 50%. On the other hand, a symbol that uses a normal context is called a context symbol. By fixing the probability of occurrence of the bypass symbol, it is not necessary to update the context, so that the amount of coding calculation can be reduced as compared with the context symbol.

この算術符号化回路は、シンタックス要素（シンタックスエレメント）列を入力として受け付けて２値化とコンテキスト生成を行い、２値データ列とコンテキスト番号とをそれぞれ出力する２値化及びコンテキスト生成部と、コンテキスト番号を参照して該当コンテキストを選択して符号化部に送信するコンテキスト選択部と、２値データ列とコンテキスト選択部から得たコンテキストを用いて符号化する符号化部と、から構成されている。なお、この図７（ａ）の算術符号化回路には、２値データをバッファする記憶部が設けられていない。 This arithmetic coding circuit accepts a syntax element (syntax element) string as an input, performs binarization and context generation, and outputs a binary data string and a context number, respectively, with a binarization and context generator. , A context selection unit that selects the relevant context by referring to the context number and sends it to the encoding unit, and a coding unit that encodes using the context obtained from the binary data string and the context selection unit. ing. The arithmetic coding circuit of FIG. 7A is not provided with a storage unit for buffering binary data.

また、図７（ｂ）に示すように、２値データ列及びコンテキスト番号をバッファする記憶部を２値化及びコンテキスト生成部に直接接続した構成の算術符号化回路も検討されている。この記憶部を設けることで、算術符号化回路は、符号化ツリーユニット（CTU）毎の画像の複雑度等によって生じる２値データ列の変動量を吸収できる。一方、仮に記憶部で２値データ列の変動量を吸収しきれずに２値データ列が欠落すると、正しく復号できなくなる。このため、記憶部は適切な容量の有する必要がある。 Further, as shown in FIG. 7B, an arithmetic coding circuit having a configuration in which a storage unit that buffers a binary data string and a context number is binarized and directly connected to a context generation unit is also being studied. By providing this storage unit, the arithmetic coding circuit can absorb the fluctuation amount of the binary data string caused by the complexity of the image for each coding tree unit (CTU). On the other hand, if the storage unit cannot absorb the fluctuation amount of the binary data string and the binary data string is missing, it cannot be decoded correctly. Therefore, the storage unit needs to have an appropriate capacity.

この図７（ｂ）に示す算術符号化回路は概略つぎのように動作する。
まず、２値化及びコンテキスト生成部は、入力されたシンタックス要素から、２値データ列を生成すると同時に、各１bitのシンボル毎のコンテキスト番号を生成する。生成された２値データ列とコンテキスト番号は、接続されている記憶部に一時蓄積される。 The arithmetic coding circuit shown in FIG. 7B operates as follows.
First, the binarization and context generation unit generates a binary data string from the input syntax elements, and at the same time, generates a context number for each 1-bit symbol. The generated binary data string and context number are temporarily stored in the connected storage unit.

次に、適切なタイミングで２値データとコンテキスト番号が記憶部から読み出され、コンテキスト番号はコンテキスト選択部に、２値データは符号化部に入力される。 Next, the binary data and the context number are read from the storage unit at an appropriate timing, the context number is input to the context selection unit, and the binary data is input to the encoding unit.

コンテキスト選択部では、入力されたコンテキスト番号から、その番号に該当するコンテキストが読み出されて、読み出されたコンテキストが符号化部に入力される。符号化部では、入力された２値データとコンテキストを用いて２値データを符号化し、符号化データが出力される。 In the context selection unit, the context corresponding to the input context number is read from the input context number, and the read context is input to the encoding unit. The coding unit encodes the binary data using the input binary data and the context, and outputs the encoded data.

図７（ａ）及び（ｂ）に例示したＨ．２６５ＨＥＶＣに準拠した符号化回路は多くの場合、Ｈ．２６４ＡＶＣよりも多大なシンタックス要素の符号化を求められている。仮に図７（ｂ）に示す算術符号化回路によってＨ．２６５ＨＥＶＣにしたがってリアルタイムエンコードを実施する場合、バッファに蓄積される２値データとコンテキスト番号のデータ量が大きく、記憶部容量が多量に必要になる。 H.I. Illustrated in FIGS. 7 (a) and 7 (b). 265 HEVC compliant coding circuits are often H.C. Coding of more syntax elements than 264 AVC is required. Temporarily, by the arithmetic coding circuit shown in FIG. 7 (b), H. When real-time encoding is performed according to 265 HEVC, the amount of binary data and context number data stored in the buffer is large, and a large amount of storage capacity is required.

よりこの方式の問題点を具体的に説明すれば、１bitの２値データの信号列のそれぞれに対して、コンテキスト番号が付属する点がある。Ｈ.２６５ＨＥＶＣには、コンテキスト番号の種類が４７６種類ある。このコンテキスト番号を表現するには９bitのデータが必要になる。このため、１bitの２値データにつき９bitのコンテキスト番号を付随させることになる。この結果、このコンテキスト番号を記録するためのデータ量が記憶部の容量の肥大化を招くことになる。 To explain the problem of this method more concretely, there is a point that a context number is attached to each signal string of 1-bit binary data. H.265 HEVC has 476 types of context numbers. 9-bit data is required to express this context number. Therefore, a 9-bit context number is attached to each 1-bit binary data. As a result, the amount of data for recording this context number causes an increase in the capacity of the storage unit.

特許文献２に記載された算術符号化回路は、上記図７（ｂ）に示した算術符号化回路と同様の問題点を有する。 The arithmetic coding circuit described in Patent Document 2 has the same problems as the arithmetic coding circuit shown in FIG. 7B.

これに対して、特許文献１や特許文献３に記載されている算術符号化回路は、バッファの後段にコンテキスト計算部を具備した構成を採る。この構成の場合、コンテキスト番号をバッファすることが無い。一方で、バッファの後段でコンテキスト計算を行うためには、二値化部でシンタックスエレメントを２値化処理して得た２値データから、再度シンタックスエレメント（若しくは同等の信号）を得る２値化復号処理が必要になる。この構成では、２値化復号処理用の回路構成が必要となる。 On the other hand, the arithmetic coding circuit described in Patent Document 1 and Patent Document 3 adopts a configuration in which a context calculation unit is provided after the buffer. In this configuration, the context number is not buffered. On the other hand, in order to perform the context calculation in the latter stage of the buffer, the syntax element (or equivalent signal) is obtained again from the binar data obtained by binarizing the syntax element in the binarization unit2. Value decoding processing is required. In this configuration, a circuit configuration for binarization decoding processing is required.

また、今後多く利用されるＨ．２６５ＨＥＶＣでは、Ｈ．２６４ＡＶＣに対して単位時間当たりの符号化データの量が多く且つコンテキスト番号の種類が多くなり、その結果バッファ容量がＨ．２６４ＡＶＣ方式よりもより多量に確保する必要がある。 In addition, H. In 265 HEVC, H. For 264 AVC, the amount of coded data per unit time is large and the types of context numbers are large, resulting in a buffer capacity of H. It is necessary to secure a larger amount than the 264 AVC method.

Ｈ．２６５ＨＥＶＣに適用可能な構成を備えた図７（ｂ）においても、２値化及びコンテキスト生成部と記憶部（バッファ）を、バスを介して接続することは考慮されていない。このことは、Ｈ．２６４ＡＶＣに準拠した符号化回路を開示した特許文献１〜３も同様である。 H. Also in FIG. 7B having a configuration applicable to 265HEVC, it is not considered to connect the binarization and context generation unit and the storage unit (buffer) via the bus. This means that H. The same applies to Patent Documents 1 to 3 which disclose a coding circuit conforming to 264AVC.

例えば、図７（ｂ）において、２値化及びコンテキスト生成部をバスを介して記憶部に接続した場合、バスを介してバッファに蓄積される２値データとコンテキスト番号のデータ量が大きくなり、バスの帯域が不足してしまうおそれがある。即ち、１bitの２値データにつき、９bitのコンテキスト番号が付随することになり、このデータ量がバスの帯域を逼迫させ、また、バッファ容量の肥大化を招いてしまう。 For example, in FIG. 7B, when the binarization and context generation unit is connected to the storage unit via the bus, the amount of binary data and the context number data stored in the buffer via the bus becomes large. There is a risk of running out of bus bandwidth. That is, a 9-bit context number is attached to each 1-bit binary data, and this amount of data tightens the bus bandwidth and causes the buffer capacity to increase.

このことは、特許文献１〜３に記載されたＨ．２６４ＡＶＣに準拠した符号化回路の場合に比較してより深刻になる。 This is described in Patent Documents 1 to 3. This is more serious than in the case of a 264AVC compliant coding circuit.

本発明は、算術符号化回路の規模を考慮しつつ、バッファとして使用する記憶部および記憶部周辺回路の有効利用を考慮してなされたものである。 The present invention has been made in consideration of the effective use of the storage unit and the peripheral circuit of the storage unit used as a buffer while considering the scale of the arithmetic coding circuit.

本発明は、上記課題の少なくとも何れかを解決し、回路規模、及び記憶部容量の適切な低減を図れる算術符号化回路、及び該算術符号化回路を有するエンコーダの提供を目的とする。 An object of the present invention is to provide an arithmetic coding circuit capable of solving at least one of the above problems and appropriately reducing the circuit scale and the storage capacity, and an encoder having the arithmetic coding circuit.

また、本発明は、上記課題の少なくとも何れかを解決し、算術符号化回路の回路規模、及び記憶部容量を適切に低減可能な算術符号化方法の提供を目的とする。 Another object of the present invention is to solve at least one of the above problems and to provide an arithmetic coding method capable of appropriately reducing the circuit scale of the arithmetic coding circuit and the storage capacity.

本発明は、記憶部に接続されたバス上のデータ量を低減できる算術符号化回路及び／又は方法を提供することを目的とする。 An object of the present invention is to provide an arithmetic coding circuit and / or method capable of reducing the amount of data on a bus connected to a storage unit.

本発明の一実施形態に係る算術符号化回路は、シンタックス要素を受け、当該シンタックス要素を２値化して２値データ列を生成する２値化部と、前記２値データ列をコンテキスト生成処理してコンテキスト番号を生成するコンテキスト生成部と、前記２値化部及び前記コンテキスト生成部に接続され、前記２値データ列を格納するバッファを接続できるバスと、前記バスを介して前記バッファから取得した前記２値データ列から前記コンテキスト生成処理によって得られたコンテキスト番号を参照して所要のコンテキストを選択するコンテキスト選択部と、前記２値化部で生成された２値データ列と、前記コンテキスト選択部の選択した所要のコンテキストとを参照して前記２値データ列を符号化する符号化部と、を備え、前記２値化部は、前記２値データ列を復号化する回路のうち、前記２値データ列からコンテキスト番号を表わすビット数よりも少ないビット数を有するコンテキスト番号生成補助情報を生成する回路を少なくとも含み、前記コンテキスト生成部は、前記コンテキスト番号生成補助情報を前記バスを介して受け、当該コンテキスト番号生成補助情報に基づいた処理によって、２値データ列の個々のビットに対応したコンテキスト番号を生成し、前記コンテキスト選択部に出力する。 The arithmetic coding circuit according to the embodiment of the present invention has a binarization unit that receives a syntax element and binarizes the syntax element to generate a binary data string, and a context generation of the binary data string. A context generation unit that processes and generates a context number, a bus that is connected to the binarization unit and the context generation unit and can connect a buffer that stores the binary data string, and a bus from the buffer via the bus. A context selection unit that selects a required context by referring to a context number obtained by the context generation process from the acquired binary data string, a binary data string generated by the binarization unit, and the context. The binarization unit includes a coding unit that encodes the binary data string with reference to a required context selected by the selection unit, and the binarization unit is a circuit that decodes the binary data string. The context generation unit includes at least a circuit that generates context number generation auxiliary information having a number of bits smaller than the number of bits representing the context number from the binary data string, and the context generation unit transmits the context number generation auxiliary information via the bus. Upon receiving, the context number corresponding to each bit of the binary data string is generated by the process based on the context number generation auxiliary information, and is output to the context selection unit .

本発明の一実施形態に係るエンコーダ装置は、上記算術符号化回路を具備する。 The encoder device according to the embodiment of the present invention includes the above arithmetic coding circuit.

本発明の一実施形態に係る算術符号化回路の算術符号化方法は、シンタックス要素を２値化して２値データ列を生成して、バスを介して外部記憶部のバッファに格納すると共に、前記２値データ列からコンテキスト番号を表わすビット数よりも少ないビット数を有するコンテキスト番号生成補助情報を生成する第１の工程と、前記外部記憶部にバッファされた前記２値データ列と前記コンテキスト番号生成補助情報とを参照し、当該コンテキスト番号生成補助情報に基づいたコンテキスト生成処理によって２値データ列の個々のビットに対応したコンテキスト番号を設定する第２の工程と、設定したコンテキスト番号を参照して所要のコンテキストを選択する第３の工程と、生成された２値データ列と、選択された所要のコンテキストとを参照して前記２値データ列を符号化して出力する第４の工程とを、を含む。 In the arithmetic coding method of the arithmetic coding circuit according to the embodiment of the present invention, the syntax element is binarized to generate a binary data string, which is stored in the buffer of the external storage unit via the bus . The first step of generating context number generation auxiliary information having a bit number smaller than the number of bits representing the context number from the binary data string, and the binary data string and the context number buffered in the external storage unit . Refer to the generation auxiliary information, and refer to the second step of setting the context number corresponding to each bit of the binary data string by the context generation process based on the context number generation auxiliary information, and the set context number. The third step of selecting the required context, the generated binary data string, and the fourth step of encoding and outputting the binary data string with reference to the selected required context. ,including.

本発明によれば、バス上のデータ量を減少できると共に、回路規模、及び記憶部容量の適切な低減を図れる算術符号化回路、及び該算術符号化回路を有するエンコーダを提供できる。 According to the present invention, it is possible to provide an arithmetic coding circuit capable of reducing the amount of data on the bus and appropriately reducing the circuit scale and the storage capacity, and an encoder having the arithmetic coding circuit.

また、本発明によれば、バス上のデータ量を減少できると共に、算術符号化回路の回路規模、及び記憶部容量を適切に低減可能な算術符号化方法を提供できる。 Further, according to the present invention, it is possible to provide an arithmetic coding method capable of reducing the amount of data on the bus and appropriately reducing the circuit scale and the storage capacity of the arithmetic coding circuit.

本発明の第１の実施形態の算術符号化回路１０を示すブロック図である。It is a block diagram which shows the arithmetic coding circuit 10 of the 1st Embodiment of this invention. 本発明の第２の実施形態の算術符号化回路１１を示すブロック図である。It is a block diagram which shows the arithmetic coding circuit 11 of the 2nd Embodiment of this invention. 第２の実施形態に係る算術符号化回路１１の動作を示したフローチャートである。It is a flowchart which showed the operation of the arithmetic coding circuit 11 which concerns on 2nd Embodiment. コンテキスト番号生成補助情報に用いるライスパラメータを示す説明図である。It is explanatory drawing which shows the rice parameter used for the context number generation auxiliary information. ２値化部の外部記憶部への出力を示す説明図である。It is explanatory drawing which shows the output to the external storage part of the binarization part. 本発明の第３の実施形態のエンコーダ装置を示す機能ブロック図である。It is a functional block diagram which shows the encoder device of the 3rd Embodiment of this invention. Ｈ．２６５ＨＥＶＣに対応した算術符号化回路例を示したブロック図である。H. It is a block diagram which showed the example of the arithmetic coding circuit corresponding to 265 HEVC.

図面を参照して、本発明の実施形態を説明する。 Embodiments of the present invention will be described with reference to the drawings.

［第１の実施形態］
図１は、第１の実施形態の算術符号化回路１０を示すブロック図であり、ここでは、主に、Ｈ．２６５ＨＥＶＣにしたがって動作する場合について説明するが、Ｈ．２６４ＡＶＣに従って動作する場合にも同様に適用可能である。第１の実施形態の算術符号化回路１０は、ＣＡＢＡＣ（Context-based Adaptive Binary Arithmetic Coding）を採用して、エントロピー符号化を実行する回路である。図１に示す外部記憶部２０は、算術符号化回路１０にバス３０を介して接続されている。図１では、外部記憶部２０及びバス３０は算術符号化回路１０の外部に設けられているが、これらは算術符号化回路１０の内部に設けられても良い。この場合、外部記憶部２０はバッファとして使用される。 [First Embodiment]
FIG. 1 is a block diagram showing an arithmetic coding circuit 10 of the first embodiment, and here, mainly H.I. The case of operating according to 265 HEVC will be described. It is also applicable when operating according to 264AVC. The arithmetic coding circuit 10 of the first embodiment is a circuit that executes entropy coding by adopting CABAC (Context-based Adaptive Binary Arithmetic Coding). The external storage unit 20 shown in FIG. 1 is connected to the arithmetic coding circuit 10 via a bus 30. In FIG. 1, the external storage unit 20 and the bus 30 are provided outside the arithmetic coding circuit 10, but they may be provided inside the arithmetic coding circuit 10. In this case, the external storage unit 20 is used as a buffer.

算術符号化回路１０は、２値化部１０１と、コンテキスト番号生成部１０２と、コンテキスト選択部１０３と、符号化部１０４によって構成されている。このうち、２値化部１０１は、外部記憶部２０にバス３０を介して接続され、他方、コンテキスト番号生成部１０４も外部記憶部２０にバス３０を介して接続されている。 The arithmetic coding circuit 10 is composed of a binarization unit 101, a context number generation unit 102, a context selection unit 103, and a coding unit 104. Of these, the binarization unit 101 is connected to the external storage unit 20 via the bus 30, while the context number generation unit 104 is also connected to the external storage unit 20 via the bus 30.

２値化部１０１は、シンタックス要素（シンタックスエレメント：ＳＥ）を受け付けて、当該シンタックス要素を２値化して２値データ列を生成して、外部記憶部２０にバス３０を介して２値データ列を出力する。 The binarization unit 101 receives a syntax element (syntax element: SE), binarizes the syntax element to generate a binar data string, and sends the external storage unit 20 to the external storage unit 20 via the bus 30. Output the value data string.

コンテキスト生成部１０２は、２値データ列を、バス３０を介して外部記憶部２０から取得して、２値データを復号した後にコンテキスト生成処理によってコンテキスト番号を生成する。 The context generation unit 102 acquires a binary data string from the external storage unit 20 via the bus 30, decodes the binary data, and then generates a context number by a context generation process.

コンテキスト選択部１０３は、コンテキスト生成部１０２によって生成されたコンテキスト番号を参照して、コンテキスト番号で指定された所要のコンテキストを選択する。個々のコンテキストは、優勢シンボル（MPS：most probable symbol）とその発生確率の組からなる。コンテキスト選択部１０３は、例えばコンテキストをテーブルデータ（コンテキストテーブル）として保持して、受け付けたコンテキスト番号を索引として該当するコンテキストを出力する構成にすればよい。 The context selection unit 103 refers to the context number generated by the context generation unit 102, and selects the required context specified by the context number. Each context consists of a pair of dominant symbols (MPS: most probable symbols) and their probability of occurrence. For example, the context selection unit 103 may be configured to hold the context as table data (context table) and output the corresponding context using the received context number as an index.

符号化部１０４は、コンテキスト選択部１０３の選択した所要のコンテキストを参照して２値データ列を符号化処理する。この符号化部１０４で使用される２値データ列は、外部記憶部２０によってバッファされた２値データ列である。なお、図１では、２値データ列はコンテキスト生成部１０２から取得されるように示しているが、符号化部１０４はコンテキスト生成部１０２を介さずに２値データ列を外部記憶部２０から直接取得することも可能である。符号化された符号化データは算術符号化回路１０から出力され、後段の回路に引き渡される。 The coding unit 104 encodes the binary data string with reference to the required context selected by the context selection unit 103. The binary data string used in the coding unit 104 is a binary data string buffered by the external storage unit 20. Although the binary data string is shown to be acquired from the context generation unit 102 in FIG. 1, the coding unit 104 directly transmits the binary data string from the external storage unit 20 without going through the context generation unit 102. It is also possible to obtain it. The coded coded data is output from the arithmetic coding circuit 10 and passed to the subsequent circuit.

このように、算術符号化回路１０は、バス３０を介して接続した外部記憶部２０を使用して、入力されたシンタックス要素を逐次的にエントロピー符号化して、符号化データ列を出力する。尚、コンテキスト選択部１０３及び符号化部１０４は単一の回路、例えば、ＣＰＵ（Central Processing Unit）によって構成されても良い。 In this way, the arithmetic coding circuit 10 sequentially entropy-codes the input syntax elements using the external storage unit 20 connected via the bus 30, and outputs the coded data string. The context selection unit 103 and the coding unit 104 may be configured by a single circuit, for example, a CPU (Central Processing Unit).

この回路構成によれば、外部記憶部２０は、算術符号化回路１０の符号化処理以外にも使用することが可能になる。また、バス３０は、外部記憶部２０と該算術符号化回路１０以外のエンコーダ装置内の回路との共通バスとして使用される構成を採用しても良い。 According to this circuit configuration, the external storage unit 20 can be used for purposes other than the coding process of the arithmetic coding circuit 10. Further, the bus 30 may adopt a configuration used as a common bus between the external storage unit 20 and the circuits in the encoder device other than the arithmetic coding circuit 10.

このように、バス３０の前段に２値化部１０１を備え、バス３０から２値データを読み出した後にコンテキスト番号生成部１０２を設けることで、コンテキスト番号をバス３０を介することなく得られる回路構成を得られる。このため、外部記憶部２０やバス３０の帯域を適切に有効利用可能になり、従前の算術符号化回路による同量のエントロピー符号化の実行に対して、符号化処理に掛かる外部記憶部２０の容量やバス３０の使用帯域を実質的に低減できる。 In this way, by providing the binarization unit 101 in front of the bus 30 and providing the context number generation unit 102 after reading the binar data from the bus 30, a circuit configuration in which the context number can be obtained without going through the bus 30. Can be obtained. Therefore, the bands of the external storage unit 20 and the bus 30 can be appropriately and effectively used, and the external storage unit 20 is subjected to the coding process for the execution of the same amount of entropy coding by the conventional arithmetic coding circuit. The capacity and the bandwidth used by the bus 30 can be substantially reduced.

［第２の実施形態］
図２は、本発明の第２の実施形態に係る算術符号化回路１１を示すブロック図である。図示された算術符号化回路１１の回路構成のうち、第１の実施形態の算術符号化回路１０と同様の回路要素については、同じ符号を付けて説明を省略若しくは簡略化する。 [Second Embodiment]
FIG. 2 is a block diagram showing an arithmetic coding circuit 11 according to a second embodiment of the present invention. Among the circuit configurations of the illustrated arithmetic coding circuit 11, the circuit elements similar to those of the arithmetic coding circuit 10 of the first embodiment are designated by the same reference numerals and the description thereof will be omitted or simplified.

図２に示す算術符号化回路１１の外部記憶部２０は、第１の実施形態と同様に、算術符号化回路１１に接続された外部記憶部でありバッファとして使用され、バス３０を介して算術符号化回路１１に接続されている。 The external storage unit 20 of the arithmetic coding circuit 11 shown in FIG. 2 is an external storage unit connected to the arithmetic coding circuit 11 and is used as a buffer, as in the first embodiment, and is used as a buffer for arithmetic operations via the bus 30. It is connected to the coding circuit 11.

図示された算術符号化回路１１は、２値データ列に加えて、コンテキスト番号生成補助情報を生成する２値化部２０１を備えている点で、図１に示された算術符号化回路１０と相違している。具体的に言えば、図２に示された算術符号化回路１１は、前述した２値化部２０１と共に、コンテキスト番号生成部２０２と、コンテキスト選択部１０３と、符号化部１０４を含んでいる。このうち、２値化部２０１とコンテキスト番号生成部２０２は、バス３０を介して外部記憶部２０に接続されている。この結果、外部記憶回路２０には、２値データとコンテキスト生成補助情報が蓄積される。 The illustrated arithmetic coding circuit 11 is different from the arithmetic coding circuit 10 shown in FIG. 1 in that it includes a binarization unit 201 that generates context number generation auxiliary information in addition to the binary data string. It is different. Specifically, the arithmetic coding circuit 11 shown in FIG. 2 includes a context number generation unit 202, a context selection unit 103, and a coding unit 104 together with the binarization unit 201 described above. Of these, the binarization unit 201 and the context number generation unit 202 are connected to the external storage unit 20 via the bus 30. As a result, the external storage circuit 20 stores binary data and context generation auxiliary information.

外部記憶部２０及びバス３０は、第１の実施形態と同様に、算術符号化回路１１の符号化処理以外にも使用される構成を採用しても良い。 Similar to the first embodiment, the external storage unit 20 and the bus 30 may adopt a configuration used other than the coding process of the arithmetic coding circuit 11.

図２に示された２値化部２０１は、シンタックス要素を２値化して２値データ列を生成すると共に、コンテキスト番号の生成を補助するコンテキスト番号生成補助情報(即ち、付加情報)をシンタックス要素から生成して、外部記憶部２０にバス３０を介して出力する。 The binarization unit 201 shown in FIG. 2 binarizes the syntax element to generate a binar data string, and also thins the context number generation auxiliary information (that is, additional information) that assists the generation of the context number. It is generated from the tax element and output to the external storage unit 20 via the bus 30.

コンテキスト番号生成補助情報は、コンテキスト番号を表わすビット数よりも少ないビット数を有する情報である。また、コンテキスト番号生成補助情報は、２値データのビット列に対応して逐次的に変化する情報である。なお、コンテキスト番号生成補助情報については、後述する。 The context number generation auxiliary information is information having a number of bits smaller than the number of bits representing the context number. Further, the context number generation auxiliary information is information that changes sequentially corresponding to the bit string of the binary data. The context number generation auxiliary information will be described later.

コンテキスト生成部２０２は、２値データ列とコンテキスト番号生成補助情報とを外部記憶部２０からバス３０を介して取得して、コンテキスト番号生成補助情報の内容を参照して該コンテキスト番号生成補助情報の内容に基づいたコンテキスト生成処理によってコンテキスト番号を生成する。 The context generation unit 202 acquires the binary data string and the context number generation auxiliary information from the external storage unit 20 via the bus 30, and refers to the contents of the context number generation auxiliary information to obtain the context number generation auxiliary information. The context number is generated by the context generation process based on the contents.

コンテキスト選択部１０３及び符号化部１０４は、第１の実施形態と同様な構成を備えている。なお、図２では、２値データ列をコンテキスト生成部２０２から取得するように回路構成を示しているが、第１の実施形態と同様に、符号化部１０４はコンテキスト生成部２０２を介さずに２値データ列を外部記憶部２０から直接取得することも可能である。 The context selection unit 103 and the encoding unit 104 have the same configuration as that of the first embodiment. Although the circuit configuration is shown in FIG. 2 so that the binary data string is acquired from the context generation unit 202, the coding unit 104 does not go through the context generation unit 202 as in the first embodiment. It is also possible to acquire the binary data string directly from the external storage unit 20.

以下、図３を参照して、本発明の第２の実施形態に係る算術符号化回路１１の動作を説明する。まず、算術符号化回路１１に入力されたシンタックス値は２値化部２０１で２値データ列に変換される。同時に２値化処理中に取得した、コンテキスト番号生成処理を補助するコンテキスト番号生成補助情報(即ち付加情報)を生成する（ステップＢ１）。 Hereinafter, the operation of the arithmetic coding circuit 11 according to the second embodiment of the present invention will be described with reference to FIG. First, the syntax value input to the arithmetic coding circuit 11 is converted into a binar data string by the binarization unit 201. At the same time, the context number generation auxiliary information (that is, additional information) that assists the context number generation process acquired during the binarization process is generated (step B1).

２値データとコンテキスト番号生成補助情報(付加情報)はバス３０を介して記憶部２０に保存される（ステップＢ２）。 The binary data and the context number generation auxiliary information (additional information) are stored in the storage unit 20 via the bus 30 (step B2).

続いて、コンテキスト番号生成部２０２はバス３０を介して記憶部２０から２値データとコンテキスト番号生成補助情報(付加情報)を記憶部２０から読み出す（ステップＢ３）。 Subsequently, the context number generation unit 202 reads binary data and context number generation auxiliary information (additional information) from the storage unit 20 from the storage unit 20 via the bus 30 (step B3).

次に、コンテキスト番号生成部２０２は２値データを解析し、その際に必要があればコンテキスト番号生成補助情報（付加情報）を参照してコンテキスト番号を生成し、生成したコンテキスト番号をコンテキスト番号選択部１０３へ出力する。他方、コンテキスト番号生成部２０２は、バス３０を介して入力された２値データはそのまま符号化部１０４へ出力する（ステップＢ４）。 Next, the context number generation unit 202 analyzes the binary data, generates a context number by referring to the context number generation auxiliary information (additional information) if necessary, and selects the generated context number. Output to unit 103. On the other hand, the context number generation unit 202 outputs the binary data input via the bus 30 to the coding unit 104 as it is (step B4).

コンテキスト選択部１０３は入力されたコンテキスト番号に対応したコンテキスト情報を出力し（ステップＢ５）、符号化部１０４はコンテキスト情報にしたがってコンテキスト番号生成部２０２からの２値データを符号化する。 The context selection unit 103 outputs the context information corresponding to the input context number (step B5), and the encoding unit 104 encodes the binary data from the context number generation unit 202 according to the context information.

コンテキスト番号生成部２０２は、Ｈ．２６４ＡＶＣで用いられている回路を適用することによって構成できるから、ここでは詳述しない。 The context number generation unit 202 has a H. Since it can be configured by applying the circuit used in 264AVC, it will not be described in detail here.

このように、算術符号化回路１１は、バス３０を介して接続した外部記憶部２０を使用して、入力されたシンタックス要素を逐次的にエントロピー符号化して、符号化データ列を出力する。この回路構成によれば、外部記憶部２０は、算術符号化回路１１の符号化処理以外にも使用することが可能になる。また、バス３０は、外部記憶部２０と該算術符号化回路１１以外のエンコーダ装置内の回路との共通バスとして使用できる。このため、外部記憶部２０やバス３０の帯域を適切に有効利用可能になり、従前の算術符号化回路による同量のエントロピー符号化の実行に対して、符号化処理に掛かる外部記憶部２０の容量やバス３０の使用帯域を実質的に低減できる。 In this way, the arithmetic coding circuit 11 sequentially entropy-codes the input syntax elements using the external storage unit 20 connected via the bus 30, and outputs the coded data string. According to this circuit configuration, the external storage unit 20 can be used for purposes other than the coding process of the arithmetic coding circuit 11. Further, the bus 30 can be used as a common bus between the external storage unit 20 and the circuits in the encoder device other than the arithmetic coding circuit 11. Therefore, the bands of the external storage unit 20 and the bus 30 can be appropriately and effectively used, and the external storage unit 20 is subjected to the coding process for the execution of the same amount of entropy coding by the conventional arithmetic coding circuit. The capacity and the bandwidth used by the bus 30 can be substantially reduced.

また、コンテキスト番号生成補助情報(付加情報)を用いることで、コンテキスト番号をそのままバッファする構成に対して外部記憶部２０の容量及びバス３０の使用帯域を低減できる。特に、エンコードに必要とされるバス帯域は、バッファ用記憶素子のように増強が難しい。このため、このバス帯域の削減によって実質的にエンコード能力にキャップが加わることを予防できる。 Further, by using the context number generation auxiliary information (additional information), the capacity of the external storage unit 20 and the bandwidth used by the bus 30 can be reduced with respect to the configuration in which the context number is buffered as it is. In particular, the bus bandwidth required for encoding is difficult to increase like a buffer storage element. Therefore, it is possible to prevent the encoding capability from being substantially capped by reducing the bus bandwidth.

換言すれば、算術符号化処理に係るバスの必要帯域がコンテキスト番号生成補助情報を用いることで削減されるため、バス帯域幅に制限の加わるエンコーダ装置のアーキテクチャを採用する際に、上記仕組みがより有効に働く。特に、映像符号化処理等の符号化前のデータ量が非常に大きく、他の処理のためにもバスの帯域を十分に確保する必要があるエンコーダ装置の算術符号化回路に好適である。 In other words, since the required bandwidth of the bus related to arithmetic coding processing is reduced by using the context number generation auxiliary information, the above mechanism is more effective when adopting the encoder device architecture in which the bus bandwidth is limited. Works effectively. In particular, it is suitable for an arithmetic coding circuit of an encoder device in which the amount of data before coding such as video coding processing is very large and it is necessary to secure a sufficient bus bandwidth for other processing.

次に、図４及び図５を参照してコンテキスト番号生成補助情報の例を説明する。図４は、コンテキスト番号生成補助情報に用いるライスパラメータを示す説明図である。図５（ａ）は、コンテキスト番号生成補助情報を不使用のバッファ状態を示す説明図である。一方、図５（ｂ）は、ライスパラメータをコンテキスト番号生成補助情報に用いる際のバッファ状態を示す説明図である。 Next, an example of the context number generation auxiliary information will be described with reference to FIGS. 4 and 5. FIG. 4 is an explanatory diagram showing the rice parameters used for the context number generation auxiliary information. FIG. 5A is an explanatory diagram showing a buffer state in which the context number generation auxiliary information is not used. On the other hand, FIG. 5B is an explanatory diagram showing a buffer state when the rice parameter is used for the context number generation auxiliary information.

標準化された映像符号化の規格の１つであるＨ．２６５ＨＥＶＣの規格によれば、画像を構成する各画素値を直交変換し、量子化されたあとの量子化係数は、それぞれがトランケーテッド・ライス符号とk次ゴロム符号によって表現される。トランケーテッド・ライス符号は符号化においてライスパラメータと呼ばれるパラメータを持つ。このＨＥＶＣで定義されているライスパラメータをコンテキスト番号生成補助情報として使用できる。 H.H., which is one of the standardized video coding standards. According to the 265 HEVC standard, each pixel value constituting an image is orthogonally converted, and the quantization coefficient after quantization is represented by a transcribed rice code and a k-th order Golomb code, respectively. The truncated rice code has a parameter called a rice parameter in coding. The rice parameter defined in this HEVC can be used as context number generation auxiliary information.

すなわち、ライスパラメータをコンテキスト番号生成補助情報として２値化部２０１で生成し、外部記憶部２０及びバス３０を介してコンテキスト番号生成回路２０２で使用する。なお、ライスパラメータは一例であり、例えばブロックサイズやブロックの分割形状の情報をコンテキスト番号生成補助情報とすることも可能である。 That is, the rice parameter is generated by the binarization unit 201 as the context number generation auxiliary information, and is used by the context number generation circuit 202 via the external storage unit 20 and the bus 30. The rice parameter is an example, and for example, information on the block size and the division shape of the block can be used as the context number generation auxiliary information.

ライスパラメータ及びk次ゴロム符号の次数kは、１６個の量子化係数を順次読み込み、ある定められた量子化計数値を読んだ時点で更新される。図４（ａ）を参照すると、ライスパラメータ、及び次数kが更新される量子化係数値の対応例が示されている。ライスパラメータは初期値“0”から始まり“3”から“5”までの量子化係数値を読み込んだときに“1”に更新される。また“6”から“11”までの量子化係数値を読み込んだときに“2”に更新される。次数kに関しても同様である。 The rice parameter and the order k of the k-th order Golomb code are updated when 16 quantization coefficients are sequentially read and a predetermined quantization count value is read. With reference to FIG. 4A, a correspondence example of the rice parameter and the quantization coefficient value at which the order k is updated is shown. The rice parameter starts from the initial value "0" and is updated to "1" when the quantization coefficient values from "3" to "5" are read. Also, when the quantization coefficient values from "6" to "11" are read, it is updated to "2". The same applies to the order k.

図４（ｂ）を参照すると、量子化係数値を２値化する際の、ライスパラメータの違いに起因する２値データ列の違いが示されている。同じ量子化係数値「5」であってもライスパラメータが“0”のときの２値データ列は“111101”となり、ライスパラメータが“1”のときは“1101”となる。すなわち、ライスパラメータを正しく把握していなければ１つの量子化係数の長さが正しく取得できずに正しいコンテキスト番号が容易に得られないことが分かる。 With reference to FIG. 4B, the difference in the binar data string due to the difference in the rice parameters when binarizing the quantization coefficient value is shown. Even if the same quantization coefficient value is "5", the binary data string is "111101" when the rice parameter is "0", and is "1101" when the rice parameter is "1". That is, it can be seen that if the rice parameters are not correctly grasped, the length of one quantization coefficient cannot be obtained correctly and the correct context number cannot be easily obtained.

図５を参照すると、コンテキスト生成補助情報をバッファしない例（すなわち第１の実施形態）におけるバッファされた２値データ列と、コンテキスト生成補助情報をバッファする例（すなわち第２の実施形態）におけるバッファされた２値データ列が示されている。 Referring to FIG. 5, the buffered binary data string in the example of not buffering the context generation auxiliary information (that is, the first embodiment) and the buffer in the example of buffering the context generation auxiliary information (that is, the second embodiment). The resulting binary data string is shown.

図５上段に示したコンテキスト生成補助情報をバッファしない例では、コンテキスト番号生成部１０２には２値データのみが入力されることになる。よって、それぞれの量子化係数の長さを取得するためには、トランケーテッド・ライス符号とk次ゴロムの組み合わせによる２値データ列を、一度元の量子化係数に復元して係数値を取得し、ライスパラメータを時々刻々と適切に更新していく処理が必要となる。すなわち、バッファの後段に２値復号化回路が必要となる。 In the example in which the context generation auxiliary information shown in the upper part of FIG. 5 is not buffered, only binary data is input to the context number generation unit 102. Therefore, in order to obtain the length of each quantization coefficient, the binary data string obtained by combining the truncated rice code and the k-th order Golomb is once restored to the original quantization coefficient to obtain the coefficient value. However, it is necessary to update the rice parameters appropriately every moment. That is, a binary decoding circuit is required after the buffer.

一方、図５下段に示したコンテキスト生成補助情報をバッファする例では、２値化部２０１で２値データ列に付随してコンテキスト番号生成補助情報であるライスパラメータを２値データがバスを介してバッファされる。コンテキスト番号生成部２０２は、２値データ列だけでなくライスパラメータをバスを介して外部記憶部２０から取得することによって、現在のライスパラメータを参照でき、内部でライスパラメータを２値データ列に従って更新する処理が不要となる。これによりコンテキスト番号生成部２０２内でライスパラメータを取得更新するために設けられていた回路が不要となり、回路面積の低減が図れる。また、コンテキスト番号生成処理にかかる処理負担が軽減されて、コンテキスト番号を得る処理の高速化や、コンテキスト番号を得る処理によって局所的に発生する熱や消費電力を低減する。 On the other hand, in the example of buffering the context generation auxiliary information shown in the lower part of FIG. 5, the binarization unit 201 attaches the rice parameter, which is the context number generation auxiliary information, to the binarized data string via the bus. It is buffered. The context number generation unit 202 can refer to the current rice parameter by acquiring not only the binary data string but also the rice parameter from the external storage unit 20 via the bus, and internally updates the rice parameter according to the binary data string. No processing is required. As a result, the circuit provided for acquiring and updating the rice parameter in the context number generation unit 202 becomes unnecessary, and the circuit area can be reduced. In addition, the processing load on the context number generation process is reduced, the speed of the process of obtaining the context number is increased, and the heat and power consumption locally generated by the process of obtaining the context number are reduced.

このように、算術符号化回路に必要となる、少なくとも、バッファの後段に設けられたコンテキスト番号を得るための回路規模を適切に低減可能になる。このため、算術符号化回路もしくはエンコーダ装置として、回路規模及び記憶部容量の適切な低減を図ることが可能になる。 In this way, it is possible to appropriately reduce the circuit scale required for the arithmetic coding circuit to obtain at least the context number provided in the subsequent stage of the buffer. Therefore, as an arithmetic coding circuit or an encoder device, it is possible to appropriately reduce the circuit scale and the storage capacity.

［第３の実施形態］
次に、本発明の第３の実施形態に係るエンコーダを説明する。図６は、第３の実施形態のエンコーダを示す機能ブロック図である。図６（ａ）に示されたエンコーダ１は、第１の実施形態に係る算術符号化回路１０を含むエンコーダであり、図６（ｂ）に示されたエンコーダ２は、第２の実施形態に係る算術符号化回路１１を具備したエンコーダである。 [Third Embodiment]
Next, the encoder according to the third embodiment of the present invention will be described. FIG. 6 is a functional block diagram showing the encoder of the third embodiment. The encoder 1 shown in FIG. 6 (a) is an encoder including the arithmetic coding circuit 10 according to the first embodiment, and the encoder 2 shown in FIG. 6 (b) is the second embodiment. It is an encoder including the arithmetic coding circuit 11.

エンコーダ１若しくはエンコーダ２は、算術符号化回路１０若しくは算術符号化回路１１と、外部記憶部２０と、エンコーダの他の回路群４０とがバス３０を介して接続され、エンコーダ内の制御を司るコントローラ５０の管理下でエントロピー符号化を実行する。 The encoder 1 or encoder 2 is a controller in which an arithmetic coding circuit 10 or an arithmetic coding circuit 11, an external storage unit 20, and another encoder circuit group 40 are connected via a bus 30 to control the control in the encoder. Entropy coding is performed under the control of 50.

このエンコーダ１は、例えば８Ｋ放送のリアルタイムエンコーダとして動作する。エンコーダ１の対応符号化方式はＨ．２６５ＨＥＶＣ及びＨ．２６４ＡＶＣに対応する。なお、他の回路群４０には、各規格に係る構成要素（例えばブロック分割部、イントラ予測部、動き補償回路など）が含まれ得る。この他の回路群４０には、バス３０を介して外部記憶部２０を使用する演算回路が含まれる。 This encoder 1 operates as, for example, a real-time encoder for 8K broadcasting. The corresponding coding method of the encoder 1 is H.I. 265 HEVC and H.M. It corresponds to 264 AVC. The other circuit group 40 may include components related to each standard (for example, a block division unit, an intra prediction unit, a motion compensation circuit, etc.). The other circuit group 40 includes an arithmetic circuit that uses the external storage unit 20 via the bus 30.

図６（ａ）及び（ｂ）に示したエンコーダ１又は２は、第１又は第２の実施形態を用いて説明した算術符号化回路１０又は算術符号化回路１１を具備しており、第１又は第２の実施形態を用いて説明した効果と同様な効果を奏する。 The encoder 1 or 2 shown in FIGS. 6 (a) and 6 (b) includes the arithmetic coding circuit 10 or the arithmetic coding circuit 11 described using the first or second embodiment, and the first one. Alternatively, the same effect as that described using the second embodiment is obtained.

以上説明したように、上記回路構成を採用することで、回路規模、及び記憶部容量の適切な低減を図れる算術符号化回路、及び該算術符号化回路を有するエンコーダを得られる。 As described above, by adopting the above circuit configuration, it is possible to obtain an arithmetic coding circuit capable of appropriately reducing the circuit scale and the storage capacity, and an encoder having the arithmetic coding circuit.

同様に、算術符号化回路の回路規模、及び記憶部容量を適切に低減可能な算術符号化方法を得られる。 Similarly, an arithmetic coding method capable of appropriately reducing the circuit scale of the arithmetic coding circuit and the storage capacity can be obtained.

また、図６（ｂ）に示した上記回路構成を採用することで、算術符号化回路１１は、少なくとも、バッファの後段に設けられたコンテキスト番号を得るための回路規模を、同等バッファ容量を用いて同等の符号化速度を発揮する既存回路に対して低減して算術符号化回路を構築できる。 Further, by adopting the above circuit configuration shown in FIG. 6B, the arithmetic coding circuit 11 uses at least the same buffer capacity as the circuit scale for obtaining the context number provided in the subsequent stage of the buffer. It is possible to construct an arithmetic coding circuit by reducing the number of existing circuits that exhibit the same coding speed.

また、上記算術符号化回路１１によれば、算術符号化に必要となるバッファ容量を、同等のコンテキスト番号を得るための回路規模を用いて同等の符号化速度を発揮する既存回路に対して、低減した算術符号化回路及びエンコーダ装置を実現できる。 Further, according to the above-mentioned arithmetic coding circuit 11, the buffer capacity required for arithmetic coding is adjusted to the existing circuit exhibiting the same coding speed by using the circuit scale for obtaining the same context number. A reduced arithmetic coding circuit and encoder device can be realized.

本発明は、４Ｋ映像や８Ｋ映像のように、リアルタイム映像符号化処理の符号化前のデータ量が大きい算術符号化に好適である。なお、外部記憶部２０は、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）といった揮発性記憶素子で実現される事を想定され得る。また外部記憶部２０はフラッシュメモリやハードディスクのような不揮発性の記憶素子でも実現されうる。上記は一例であり、その他のデータを記憶可能な記録媒体によっても実現され得る。 The present invention is suitable for arithmetic coding in which the amount of data before coding in the real-time video coding process is large, such as 4K video and 8K video. It can be assumed that the external storage unit 20 is realized by a volatile storage element such as SRAM (Static Random Access Memory) or DRAM (Dynamic Random Access Memory). Further, the external storage unit 20 can also be realized by a non-volatile storage element such as a flash memory or a hard disk. The above is an example, and can be realized by a recording medium capable of storing other data.

なお、実施形態を例示して本発明を説明した。しかし、本発明の具体的な構成は前述の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更があってもこの発明に含まれる。例えば、上述した実施形態のブロック構成の分離併合、手順の入れ替えなどの変更は本発明の趣旨および説明される機能を満たせば自由であり、上記説明が本発明を限定するものではない。 The present invention has been described by exemplifying embodiments. However, the specific configuration of the present invention is not limited to the above-described embodiment, and is included in the present invention even if there is a change within a range that does not deviate from the gist of the present invention. For example, changes such as separation and merging of block configurations and replacement of procedures of the above-described embodiments are free as long as the gist of the present invention and the functions described are satisfied, and the above description does not limit the present invention.

また、上記の実施形態の一部又は全部は、以下のようにも記載されうる。尚、以下の付記は本発明をなんら限定するものではない。
［付記１］
シンタックス要素を受け、当該シンタックス要素を２値化して２値データ列を生成する２値化部と、
前記２値データ列をコンテキスト生成処理してコンテキスト番号を生成するコンテキスト生成部と、
前記２値化部及び前記コンテキスト生成部に接続されたバスと、を備え、
前記バスには前記２値データ列を格納するバッファを接続できる算術符号化回路。 In addition, some or all of the above embodiments may also be described as follows. The following notes do not limit the present invention in any way.
[Appendix 1]
A binarization unit that receives a syntax element and binarizes the syntax element to generate a binar data string.
A context generator that generates a context number by performing context generation processing on the binary data string, and
A bus connected to the binarization unit and the context generation unit is provided.
An arithmetic coding circuit capable of connecting a buffer for storing the binary data string to the bus.

［付記２］
前記バス及び前記バッファのうち、少なくともバスを内部に含む付記１記載の算術符号化回路。 [Appendix 2]
The arithmetic coding circuit according to Appendix 1, wherein at least the bus is included in the bus and the buffer.

［付記３］
前記バス及び前記バッファを内部に含む付記２記載の算術符号化回路。 [Appendix 3]
The arithmetic coding circuit according to Appendix 2, which includes the bus and the buffer inside.

［付記４］
前記バスを介して前記バッファから取得した前記２値データ列から前記コンテキスト生成処理によって得られたコンテキスト番号を参照して所要のコンテキストを選択するコンテキスト選択部と、
前記２値化部で生成された２値データ列と、前記コンテキスト選択部の選択した所要のコンテキストとを参照して前記２値データ列を符号化する符号化部と、
を更に含む付記１〜３の何れか一項に記載の算術符号化回路。 [Appendix 4]
A context selection unit that selects a required context by referring to the context number obtained by the context generation process from the binary data string acquired from the buffer via the bus.
A coding unit that encodes the binarized data string with reference to the binarized data string generated by the binarized unit and the required context selected by the context selection unit.
The arithmetic coding circuit according to any one of Appendix 1 to 3, further comprising.

［付記５］
前記バッファは、前記算術符号化回路以外にも接続され、
前記バスは、前記バッファと該算術符号化回路以外のエンコーダ装置内の回路との共通バスとしても使用される、
付記１又は２記載の算術符号化回路。 [Appendix 5]
The buffer is connected to other than the arithmetic coding circuit.
The bus is also used as a common bus between the buffer and circuits in the encoder device other than the arithmetic coding circuit.
The arithmetic coding circuit according to Appendix 1 or 2.

［付記６］
前記バッファに対して前記バスを介して接続された前記２値化部は、前記２値データ列を復号化する回路のうち、前記２値データ列からコンテキスト番号を表わすビット数よりも少ないビット数を有するコンテキスト番号生成補助情報を生成する回路を少なくとも含み、
前記バッファに対して前記バスを介して接続された前記コンテキスト生成部は、前記コンテキスト番号生成補助情報を前記バスを介して受け、当該コンテキスト番号生成補助情報に基づいた処理によって、２値データ列の個々のビットに対応したコンテキスト番号を生成し、前記コンテキスト選択部に出力する
付記２〜５の何れか一項に記載の算術符号化回路。 [Appendix 6]
The binarization unit connected to the buffer via the bus has a smaller number of bits than the number of bits representing the context number from the binary data string in the circuit for decoding the binary data string. Includes at least a circuit that generates auxiliary information for context number generation
The context generation unit connected to the buffer via the bus receives the context number generation auxiliary information via the bus, and performs processing based on the context number generation auxiliary information to obtain a binary data string. The arithmetic coding circuit according to any one of Supplementary note 2 to 5, which generates a context number corresponding to each bit and outputs the context number to the context selection unit.

［付記７］
該算術符号化回路は、Ｈ．２６５ＨＥＶＣに準拠した符号化するＣＡＢＡＣ回路である付記１〜６の何れか一項に記載の算術符号化回路。 [Appendix 7]
The arithmetic coding circuit is described in H.I. The arithmetic coding circuit according to any one of Appendix 1 to 6, which is a CABAC circuit that encodes according to 265HEVC.

［付記８］
前記コンテキスト番号生成補助情報は、ライスパラメータであり、
前記２値化部は、前記２値データ列として前記シンタックス要素を量子化係数を示すビット列に２値化すると共に、２値化した量子化係数を示すビット列に対応するライスパラメータ列を出力し、
前記コンテキスト生成部は、前記バッファに記憶された量子化係数を示すビット列と該ビット列に対応するライスパラメータとを取得して、前記バッファに記憶されていた前記ライスパラメータを参照して該ライスパラメータの値に基づいた処理によって、２値データ列の個々のビットに対応したコンテキスト番号を設定し、前記コンテキスト選択部に出力する
付記７に記載の算術符号化回路。 [Appendix 8]
The context number generation auxiliary information is a rice parameter.
The binarization unit binarizes the syntax element into a bit string indicating the quantization coefficient as the binar data string, and outputs a rice parameter string corresponding to the bit string indicating the binarized quantization coefficient. ,
The context generation unit acquires a bit string indicating the quantization coefficient stored in the buffer and a rice parameter corresponding to the bit string, and refers to the rice parameter stored in the buffer to obtain the rice parameter of the rice parameter. The arithmetic coding circuit according to Appendix 7, wherein a context number corresponding to each bit of a binary data string is set by processing based on a value and output to the context selection unit.

［付記９］
前記バッファに対して前記バスを介して接続された前記コンテキスト生成部は、前記２値データ列を復号化する回路のうち、前記２値データ列からライスパラメータを生成する回路を少なくとも含まず、
前記バッファに記憶された２値データ列からライスパラメータを生成せずに、前記バッファに記憶されていた前記ライスパラメータを参照して該ライスパラメータの値に基づいた処理によって、２値データ列の個々のビットに対応したコンテキスト番号を設定し、前記コンテキスト選択部に出力する
付記８に記載の算術符号化回路。 [Appendix 9]
The context generator connected to the buffer via the bus does not include at least a circuit that generates rice parameters from the binary data string among the circuits that decode the binary data string.
Individual of the binary data string by processing based on the value of the rice parameter with reference to the rice parameter stored in the buffer without generating the rice parameter from the binary data string stored in the buffer. The arithmetic coding circuit according to Appendix 8, wherein a context number corresponding to a bit of is set and output to the context selection unit.

［付記１０］
前記バッファに前記バスを介して接続された前記２値化部は、
前記２値データ列を復号化する回路のうち、前記２値データ列からライスパラメータを生成する回路を少なくとも含み、
シンタックス要素を２値化して２値データ列を生成すると共に、コンテキスト番号の生成を補助するライスパラメータを前記シンタックス要素から生成して、バッファに出力し、
前記バッファの後段にある前記コンテキスト生成部は、前記バッファに記憶された２値データ列からライスパラメータを生成せずに、前記バッファに記憶されていた前記ライスパラメータを参照して該ライスパラメータの値に基づいた処理によって、２値データ列の個々のビットに対応したコンテキスト番号を設定し、前記コンテキスト選択部に出力する
付記８記載の算術符号化回路。 [Appendix 10]
The binarization unit connected to the buffer via the bus
Among the circuits for decoding the binary data string, at least a circuit for generating rice parameters from the binary data string is included.
The syntax element is binarized to generate a binary data string, and a rice parameter that assists in the generation of the context number is generated from the syntax element and output to the buffer.
The context generator located in the subsequent stage of the buffer does not generate a rice parameter from the binary data string stored in the buffer, but refers to the rice parameter stored in the buffer and refers to the value of the rice parameter. The arithmetic coding circuit according to Appendix 8 which sets a context number corresponding to each bit of a binary data string by processing based on the above and outputs the context number to the context selection unit.

［付記１１］
付記１から９の何れか一項に記載の算術符号化回路を具備したエンコーダ装置。 [Appendix 11]
An encoder device including the arithmetic coding circuit according to any one of Supplementary note 1 to 9.

［付記１２］
シンタックス要素を２値化して２値データ列を生成して、バスを介してバッファに格納する第１の工程と、
前記外部記憶部にバッファされた前記２値データ列を参照し、コンテキスト生成処理によってコンテキスト番号を設定する第２の工程と、
設定したコンテキスト番号を参照して所要のコンテキストを選択する第３の工程と、
生成された２値データ列と、選択された所要のコンテキストとを参照して前記２値データ列を符号化して出力する第４の工程とを、
を含む算術符号化回路の算術符号化方法。 [Appendix 12]
The first step of binarizing the syntax element to generate a binary data string and storing it in the buffer via the bus.
A second step of referring to the binary data string buffered in the external storage unit and setting the context number by the context generation process, and
The third step of selecting the required context by referring to the set context number, and
A fourth step of encoding and outputting the binary data string with reference to the generated binary data string and the selected required context.
Arithmetic coding method of an arithmetic coding circuit including.

［付記１３］
前記外部記憶部は、前記算術符号化回路以外が実行する符号化処理以外の演算処理にも使用され、
前記バスは、前記外部記憶部と該算術符号化回路以外のエンコーダ装置内の回路との共通バスとしても使用される、
付記１２記載の算術符号化方法。 [Appendix 13]
The external storage unit is also used for arithmetic processing other than the coding processing executed by other than the arithmetic coding circuit.
The bus is also used as a common bus between the external storage unit and a circuit in an encoder device other than the arithmetic coding circuit.
The arithmetic coding method according to Appendix 12.

［付記１４］
該算術符号化回路は、Ｈ．２６５ＨＥＶＣ方式でシンタックス要素を符号化するＣＡＢＡＣ回路であり、
前記第１の工程では、前記２値データ列としてシンタックス要素を量子化係数を示すビット列に２値化すると共に、２値化した量子化係数を示すビット列に対応するライスパラメータ列を前記外部記憶部に出力し、
前記第２の工程では、前記外部記憶部にバッファされた量子化係数を示すビット列と該ビット列に対応するライスパラメータとを取得して、前記２値データ列からライスパラメータを生成せずに、前記バッファに記憶されていた前記ライスパラメータを参照して該ライスパラメータの値に基づいた処理によって、２値データ列の個々のビットに対応したコンテキスト番号を設定し、
前記第３の工程では、設定されたコンテキスト番号を参照して所要のコンテキストを選択し、
前記第４の工程では、生成された２値データ列と、選択された所要のコンテキストとを参照して前記２値データ列を符号化する、
付記１２又は１３記載の算術符号化方法。 [Appendix 14]
The arithmetic coding circuit is described in H.I. It is a CABAC circuit that encodes a syntax element by the 265HEVC method.
In the first step, the syntax element is binarized as the binarized data string into a bit string indicating the quantization coefficient, and the rice parameter string corresponding to the bit string indicating the binarized quantization coefficient is stored in the external storage. Output to the section
In the second step, the bit string indicating the quantization coefficient buffered in the external storage unit and the rice parameter corresponding to the bit string are acquired, and the rice parameter is not generated from the binary data string. The context number corresponding to each bit of the binary data string is set by processing based on the value of the rice parameter with reference to the rice parameter stored in the buffer.
In the third step, the required context is selected with reference to the set context number.
In the fourth step, the binary data string is encoded with reference to the generated binary data string and the required context selected.
The arithmetic coding method according to Appendix 12 or 13.

１，２エンコーダ
１０，１１算術符号化回路
１０１，２０１２値化部
１０２，２０２コンテキスト番号生成部
１０３コンテキスト選択部
１０４符号化部
２０外部記憶部（外部メモリー）
３０バス
４０他の回路群
５０コントローラ 1, 2, Encoder 10, 11 Arithmetic coding circuit 101, 201 2 Thresholding unit 102, 202 Context number generation unit 103 Context selection unit 104 Coding unit 20 External storage unit (external memory)
30 Bus 40 Other circuits 50 Controller

Claims

A binarization unit that receives a syntax element and binarizes the syntax element to generate a binar data string.
A context generator that generates a context number by performing context generation processing on the binary data string, and
A bus that is connected to the binarization unit and the context generation unit and can connect a buffer that stores the binar data string .
A context selection unit that selects a required context by referring to the context number obtained by the context generation process from the binary data string acquired from the buffer via the bus.
A coding unit that encodes the binarized data string with reference to the binarized data string generated by the binarized unit and the required context selected by the context selection unit.
With
Among the circuits that decode the binary data string, the binarization unit includes at least a circuit that generates context number generation auxiliary information having a number of bits smaller than the number of bits representing the context number from the binary data string. Including
The context generation unit receives the context number generation auxiliary information via the bus, generates a context number corresponding to each bit of the binary data string by processing based on the context number generation auxiliary information, and generates the context number corresponding to each bit of the binary data string. Output to the context selection section,
Arithmetic coding circuit.

The buffer is connected to other than the arithmetic coding circuit.
The bus is also used as a common bus between the buffer and circuits in the encoder device other than the arithmetic coding circuit.
The arithmetic coding circuit according to claim 1 .

The context number generation auxiliary information is a rice parameter.
The binarization unit binarizes the syntax element into a bit string indicating the quantization coefficient as the binar data string, and outputs a rice parameter string corresponding to the bit string indicating the binarized quantization coefficient. ,
The context generating unit acquires a bit string indicating the quantization coefficient stored in the buffer and a rice parameter corresponding to the bit string, and refers to the rice parameter stored in the buffer to obtain the rice parameter of the rice parameter. The arithmetic coding circuit according to claim 1 or 2 , wherein a context number corresponding to each bit of the binary data string is set by processing based on the value and output to the context selection unit.

The context generator connected to the buffer via the bus does not include at least a circuit that generates rice parameters from the binary data string among the circuits that decode the binary data string.
Individual of the binary data string by processing based on the value of the rice parameter with reference to the rice parameter stored in the buffer without generating the rice parameter from the binary data string stored in the buffer. The arithmetic coding circuit according to claim 3 , wherein a context number corresponding to a bit of is set and output to the context selection unit.

The binarization unit connected to the buffer via the bus
Among the circuits for decoding the binary data string, at least a circuit for generating rice parameters from the binary data string is included.
The syntax element is binarized to generate a binary data string, and a rice parameter that assists in the generation of the context number is generated from the syntax element and output to the buffer.
The context generator located in the subsequent stage of the buffer does not generate a rice parameter from the binary data string stored in the buffer, but refers to the rice parameter stored in the buffer and refers to the value of the rice parameter. The arithmetic coding circuit according to claim 4 , wherein the context number corresponding to each bit of the binary data string is set by the process based on the above, and the context number is output to the context selection unit.

An encoder device including the arithmetic coding circuit according to any one of claims 1 to 5 .

The syntax element is binarized to generate a binary data string, which is stored in the buffer of the external storage unit via the bus, and has a number of bits smaller than the number of bits representing the context number from the binary data string. The first step of generating the context number generation auxiliary information and
The context corresponding to each bit of the binary data string is referred to by the binary data string buffered in the external storage unit and the context number generation auxiliary information, and the context generation process based on the context number generation auxiliary information is performed. The second step of setting the number and
The third step of selecting the required context by referring to the set context number, and
A fourth step of encoding and outputting the binary data string with reference to the generated binary data string and the selected required context.
Arithmetic coding method of an arithmetic coding circuit including.

The arithmetic coding circuit is described in H.I. It is a CABAC circuit that encodes a syntax element by the 265HEVC method.
The context number generation auxiliary information is a rice parameter.
In the first step, the syntax element is binarized as the binarized data string into a bit string indicating the quantization coefficient, and the rice parameter string corresponding to the bit string indicating the binarized quantization coefficient is stored in the external storage. Output to the section
In the second step, the bit string indicating the quantization coefficient buffered in the external storage unit and the rice parameter corresponding to the bit string are acquired, and the rice parameter is not generated from the binary data string. The context number corresponding to each bit of the binary data string is set by processing based on the value of the rice parameter with reference to the rice parameter stored in the buffer.
In the third step, the required context is selected with reference to the set context number.
In the fourth step, the binary data string is encoded with reference to the generated binary data string and the required context selected.
The arithmetic coding method according to claim 7 .