JP6757885B2 - Projection type display device - Google Patents

Projection type display device Download PDF

Info

Publication number
JP6757885B2
JP6757885B2 JP2016114943A JP2016114943A JP6757885B2 JP 6757885 B2 JP6757885 B2 JP 6757885B2 JP 2016114943 A JP2016114943 A JP 2016114943A JP 2016114943 A JP2016114943 A JP 2016114943A JP 6757885 B2 JP6757885 B2 JP 6757885B2
Authority
JP
Japan
Prior art keywords
image
subframe
motion
image signal
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016114943A
Other languages
Japanese (ja)
Other versions
JP2017027024A (en
Inventor
亮佳 山口
亮佳 山口
井上　益孝
益孝 井上
行天　敬明
敬明 行天
高明 安部
高明 安部
亮治 大久保
亮治 大久保
和磨 谷
和磨 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to US15/183,328 priority Critical patent/US10091477B2/en
Publication of JP2017027024A publication Critical patent/JP2017027024A/en
Application granted granted Critical
Publication of JP6757885B2 publication Critical patent/JP6757885B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Projection Apparatus (AREA)

Description

本開示は、映像を投写する投写型表示装置に関する。 The present disclosure relates to a projection type display device that projects an image.

特許文献１は、映像投影装置を開示する。この映像投影装置は、動き補間画像処理回路と、画素ずらし制御回路と、画素ずらし素子とを備える。動き補間画像処理回路は、複数のフレーム画像により構成される動画像データに基づいて連続する２つのフレーム画像の間の時間に該当する補間フレーム画像を１つ以上生成する。これにより、この映像投影装置は、より高解像度かつ滑らかな動画像表示を行うことが可能となる。 Patent Document 1 discloses an image projection device. This image projection device includes a motion interpolation image processing circuit, a pixel shift control circuit, and a pixel shift element. The motion interpolation image processing circuit generates one or more interpolation frame images corresponding to the time between two consecutive frame images based on the motion image data composed of a plurality of frame images. This makes it possible for this image projection device to perform a higher resolution and smoother moving image display.

特開２００９−７１４４４号公報Japanese Unexamined Patent Publication No. 2009-71444

本開示は、投写するサブフレーム毎に動き補間画像処理回路を設けることで、各動き補間画像処理回路の負荷を低減させることができるため、動き補間画像処理回路を容易に実現することができる投写型表示装置を提供する。 In the present disclosure, by providing a motion interpolation image processing circuit for each subframe to be projected, the load on each motion interpolation image processing circuit can be reduced, so that the motion interpolation image processing circuit can be easily realized. A type display device is provided.

本開示は、光源からの光を映像信号に基づいて変調して生成した映像光を出射する表示素子と、表示素子から出射される映像光の光路を変更することにより投写画像の画素をシフトする画素シフト装置を備えた投写型表示装置である。投写型表示装置は、投写画像の解像度を有する画像信号をリサンプリングして、表示素子の解像度を有する複数のサブフレーム画像を生成するリサンプリング回路と、リサンプリング回路から出力されるサブフレーム画像に対して動き補間画像処理を行う動き補間画像処理回路と、動き補間処理回路から出力される動き補間処理されたサブフレーム画像が供給される画素シフトコントローラと、を備える。画素シフトコントローラは、動き補間処理されたサブフレーム画像に基づいて、表示素子と画素シフト装置を所定のタイミングで駆動し、表示素子から出射される投写画像を投写面上において画素シフトして表示する。 The present disclosure shifts the pixels of a projected image by changing the optical path of the display element that emits the image light generated by modulating the light from the light source based on the image signal and the image light emitted from the display element. It is a projection type display device provided with a pixel shift device. The projection type display device has a resampling circuit that resamples an image signal having the resolution of the projected image to generate a plurality of subframe images having the resolution of the display element, and a subframe image output from the resampling circuit. On the other hand, it includes a motion interpolation image processing circuit that performs motion interpolation image processing, and a pixel shift controller that supplies a motion interpolation processed subframe image output from the motion interpolation processing circuit. The pixel shift controller drives the display element and the pixel shift device at a predetermined timing based on the motion-interpolated subframe image, and displays the projected image emitted from the display element by pixel shifting on the projection surface. ..

本開示における投写型表示装置は、投写するサブフレーム毎に動き補間画像処理回路を設けることで、各動き補間画像処理回路の負荷を低減させることができるため、動き補間画像処理回路を容易に実現することができる。 In the projection type display device of the present disclosure, the load of each motion interpolation image processing circuit can be reduced by providing the motion interpolation image processing circuit for each subframe to be projected, so that the motion interpolation image processing circuit can be easily realized. can do.

本開示の投写型表示装置の使用状態を示す図The figure which shows the use state of the projection type display device of this disclosure. 投写型表示装置の光学構成の一例を示す図The figure which shows an example of the optical composition of the projection type display device. 実施の形態で使用される画素シフト装置のブロック図Block diagram of the pixel shift device used in the embodiment 実施の形態で使用される画素シフト装置の概略図Schematic of the pixel shift device used in the embodiment 画素シフト装置で使用される部品を示す図The figure which shows the component used in the pixel shift apparatus 実施の形態で使用される平行平板ガラスの平面図Top view of parallel flat glass used in embodiments 平行平板ガラスによる光路変更の原理を説明するための図Diagram for explaining the principle of changing the optical path by parallel flat glass 実施の形態で使用される平行平板ガラスの動きを説明するための図The figure for demonstrating the movement of the parallel plate glass used in embodiment 投写画像のベースとなるベース画像信号の模式図Schematic diagram of the base image signal that is the base of the projected image ベース画像信号から生成される２倍密画像用のサブフレーム画像信号を示す図The figure which shows the subframe image signal for a double density image generated from a base image signal. サブフレーム画像信号を２倍密画像になるようにシフトさせた状態を示す図The figure which shows the state which shifted the subframe image signal so that it becomes a double dense image. ベース画像信号から生成される４倍密画像用のサブフレーム画像信号を示す図The figure which shows the subframe image signal for 4 times dense image generated from the base image signal. サブフレーム画像信号を４倍密画像になるようにシフトさせた状態を示す図The figure which shows the state which shifted the subframe image signal so that it becomes 4 times dense image. 実施の形態１で使用される映像信号回路構成を示すブロック図Block diagram showing the video signal circuit configuration used in the first embodiment 動き補間画像処理回路の動作の一例を示す図A diagram showing an example of the operation of a motion interpolation image processing circuit. 実施の形態２で使用される映像信号回路構成を示すブロック図Block diagram showing the video signal circuit configuration used in the second embodiment

以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。 Hereinafter, embodiments will be described in detail with reference to the drawings as appropriate. However, more detailed explanation than necessary may be omitted. For example, detailed explanations of already well-known matters and duplicate explanations for substantially the same configuration may be omitted. This is to avoid unnecessary redundancy of the following description and to facilitate the understanding of those skilled in the art.

なお、出願人は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。 It should be noted that the applicant is not intended to limit the subject matter described in the claims by those skilled in the art by providing the accompanying drawings and the following description in order to fully understand the present disclosure. Absent.

（実施の形態１）
以下、図１〜図１５を用いて、実施の形態１を説明する。 (Embodiment 1)
Hereinafter, the first embodiment will be described with reference to FIGS. 1 to 15.

［１−１］構成
＜１−１−１＞プロジェクタの光学構成
図１は、本開示のプロジェクタ１００によって投写面７００に画像が投写されている状態を示しており、かかるプロジェクタ１００の光学構成について図２の模式図を用いて説明する。 [1-1] Configuration <1-1-1> Optical configuration of a projector FIG. 1 shows a state in which an image is projected on a projection surface 700 by the projector 100 of the present disclosure, and the optical configuration of the projector 100. This will be described with reference to the schematic diagram of FIG.

プロジェクタ１００は、発光管１１０と発光管１１０で発光した白色光を反射するリフレクタ１２０とから構成される光源１３０を備える。発光管１１０は、互いに波長域が異なる赤色の光、緑色の光および青色の光を含む白色の光束を射出する。発光管１１０は、例えば、超高圧水銀ランプやメタルハライドランプで構成される。リフレクタ１２０は、一の焦点位置に配置された発光管１１０から射出された光束を反射させ、前方に略平行光として出射させる。 The projector 100 includes a light source 130 including a light emitting tube 110 and a reflector 120 that reflects white light emitted by the light emitting tube 110. The arc tube 110 emits a white luminous flux including red light, green light, and blue light having different wavelength ranges from each other. The arc tube 110 is composed of, for example, an ultra-high pressure mercury lamp or a metal halide lamp. The reflector 120 reflects the light flux emitted from the arc tube 110 arranged at one focal position and emits it forward as substantially parallel light.

光源１３０からの白色光は、照明光学系に入力される。照明光学系は、レンズ１６０、ロッド１７０、レンズ１８０およびミラー１９０を有する。照明光学系は、光源１３０から射出された光束を３つのＤＭＤ（デジタル・ミラー・デバイス）５３０ａ、５３０ｂ、５３０ｃに導く（３つのＤＭＤ５３０ａ、５３０ｂ、５３０ｃを総称してＤＭＤ５３０という）。ロッド１７０は、内部で光を全反射させる柱状ガラス部材である。光源１３０から出射した光束は、ロッド１７０内で複数回反射し、ロッド１７０の出射面での光強度分布が実質的に均一になる。レンズ１８０は、ロッド１７０の出射面の光束をＤＭＤ５３０ａ、５３０ｂ、５３０ｃに結像させるリレーレンズである。ミラー１９０は、レンズ１８０を介した光束を反射する。反射した光束は、フィールドレンズ２００に入射する。 The white light from the light source 130 is input to the illumination optical system. The illumination optical system includes a lens 160, a rod 170, a lens 180, and a mirror 190. The illumination optical system guides the luminous flux emitted from the light source 130 to three DMDs (digital mirror devices) 530a, 530b, and 530c (three DMDs 530a, 530b, and 530c are collectively referred to as DMD530). The rod 170 is a columnar glass member that totally reflects light inside. The light flux emitted from the light source 130 is reflected a plurality of times in the rod 170, and the light intensity distribution on the exit surface of the rod 170 becomes substantially uniform. The lens 180 is a relay lens that forms an image of the luminous flux on the exit surface of the rod 170 on the DMD 530a, 530b, and 530c. The mirror 190 reflects the luminous flux through the lens 180. The reflected luminous flux is incident on the field lens 200.

フィールドレンズ２００は、入射した光を略平行な光束に変換するレンズである。フィールドレンズ２００を介した光束は、全反射プリズムに入射する。 The field lens 200 is a lens that converts incident light into a substantially parallel luminous flux. The light flux passing through the field lens 200 is incident on the total reflection prism.

全反射プリズムは、プリズム２７０とプリズム２８０とで構成される。プリズム２７０とプリズム２８０との近接面には空気層２１０が存在する。空気層２１０は薄い空気層である。空気層２１０は、臨界角以上の角度で入射する光束を全反射する。全反射した光束は、カラープリズムに入射する。 The total reflection prism is composed of a prism 270 and a prism 280. An air layer 210 exists on a surface close to the prism 270 and the prism 280. The air layer 210 is a thin air layer. The air layer 210 totally reflects the light flux incident at an angle equal to or higher than the critical angle. The totally reflected luminous flux is incident on the color prism.

カラープリズムは、プリズム２２１、プリズム２３１およびプリズム２９０で構成される。プリズム２２１とプリズム２３１との近接面には青色の光を反射するダイクロイック膜２２０が設けられている。また、プリズム２３１とプリズム２９０との近接面には赤色の光を反射するダイクロイック膜２３０が設けられている。プリズム２９０、プリズム２３１、プリズム２２１には、それぞれＤＭＤ５３０ａ、ＤＭＤ５３０ｂ、ＤＭＤ５３０ｃが配備される。 The color prism is composed of a prism 221 and a prism 231 and a prism 290. A dichroic film 220 that reflects blue light is provided on a surface close to the prism 221 and the prism 231. Further, a dichroic film 230 that reflects red light is provided on a surface close to the prism 231 and the prism 290. DMD530a, DMD530b, and DMD530c are provided on the prism 290, the prism 231 and the prism 221 respectively.

ＤＭＤ５３０ａ、５３０ｂ、５３０ｃは、各々１９２０×１０８０個のマイクロミラーを有する。ＤＭＤ５３０は、画像信号に応じて、各マイクロミラーを偏向させる。これにより、ＤＭＤ５３０は、投写光学系３００に入射させる光と、投写光学系３００の有効範囲外へ反射する光とに画像信号に応じて分けることによって、ＤＭＤ５３０に入射する光を変調する。なお、ＤＭＤ５３０ａには、緑色の光が入射する。ＤＭＤ５３０ｂには、赤色の光が入射する。ＤＭＤ５３０ｃには、青色の光が入射する。 Each DMD530a, 530b, 530c has 1920 x 1080 micromirrors. The DMD530 deflects each micromirror in response to the image signal. As a result, the DMD 530 modulates the light incident on the DMD 530 by separating the light incident on the projection optical system 300 and the light reflected outside the effective range of the projection optical system 300 according to the image signal. In addition, green light is incident on DMD530a. Red light is incident on the DMD 530b. Blue light is incident on the DMD 530c.

ＤＭＤ５３０ａ、５３０ｂ、ＤＭＤ５３０ｃで反射された光束のうち投写光学系３００に入射する光束は、カラープリズムにて合成される。合成された光束は、全反射プリズムに入射する。全反射プリズムに入射した光束は、空気層２１０に臨界角以下で入射する。従って、この光束は空気層２１０を透過して投写光学系３００に入射する。 Of the luminous fluxes reflected by the DMD 530a, 530b, and DMD 530c, the luminous flux incident on the projection optical system 300 is synthesized by the color prism. The combined luminous flux is incident on the total reflection prism. The luminous flux incident on the total reflection prism is incident on the air layer 210 at a critical angle or less. Therefore, this luminous flux passes through the air layer 210 and is incident on the projection optical system 300.

投写光学系３００は、入射した光束を拡大するための光学系である。投写光学系３００は、フォーカス機能やズーム機能を有し、ＤＭＤ５３０からの映像光を投写面上に投写することにより、投写面上に画像を映出する。 The projection optical system 300 is an optical system for enlarging the incident luminous flux. The projection optical system 300 has a focus function and a zoom function, and projects an image on the projection surface by projecting the image light from the DMD 530 onto the projection surface.

プロジェクタ１００は、投写光学系３００の光軸に垂直な面内に配置され、後述するような動作が可能な光学素子として平行平板ガラス４００を備える。プロジェクタ１００は、この平行平板ガラス４００を動作させることにより、ＤＭＤ５３０により生成される画像を構成する画素の投写面（スクリーン）上での表示位置を画素ピッチ以下の間隔でずらす（シフトする）。これにより、プロジェクタ１００は高解像度の画像を投写できる。 The projector 100 is arranged in a plane perpendicular to the optical axis of the projection optical system 300, and includes a parallel flat glass 400 as an optical element capable of operating as described later. By operating the parallel flat glass 400, the projector 100 shifts (shifts) the display position of the pixels forming the image generated by the DMD 530 on the projection surface (screen) at intervals equal to or less than the pixel pitch. As a result, the projector 100 can project a high-resolution image.

＜１−１−２＞プリズムと投写レンズとの間の構成
次に、全反射プリズムおよびカラープリズムからなるプリズムブロックと、投写光学系３００との間に配置される平行平板ガラス４００を駆動する画素シフト装置４３０ついて説明する。 <1-1-2> Configuration between prism and projection lens Next, a pixel that drives a parallel flat glass 400 arranged between a prism block composed of a total reflection prism and a color prism and a projection optical system 300. The shift device 430 will be described.

図３は、本実施の形態に係る画素シフト装置４３０の全体の回路構成を示すブロック図であり、図４は、図３に示す回路によって駆動される画素シフト装置４３０の概略構成を示す図である。図３及び図４に示す画素シフト装置４３０は、それに接続される外部装置を除きプロジェクタ１００内に配備される。 FIG. 3 is a block diagram showing the overall circuit configuration of the pixel shift device 430 according to the present embodiment, and FIG. 4 is a diagram showing a schematic configuration of the pixel shift device 430 driven by the circuit shown in FIG. is there. The pixel shift device 430 shown in FIGS. 3 and 4 is installed in the projector 100 except for an external device connected to the pixel shift device 430.

本実施の形態では、光学素子として平面円形状の平行平板ガラス４００を使用している。平行平板ガラス４００の端部は連結部材４０６ａ、４０６ｂ、４０６ｃ、４０６ｄによって４個のアクチュエータＡ４０１ａ、アクチュエータＢ４０１ｂ、アクチュエータＣ４０１ｃ、アクチュエータＤ４０１ｄの可動部４０７ａ、４０７ｂ、４０７ｃ、４０７ｄと、それぞれ連結されている。 In this embodiment, a flat circular flat glass 400 is used as the optical element. The ends of the parallel flat glass 400 are connected to the four actuators A401a, B401b, actuator C401c, and the movable parts 407a, 407b, 407c, and 407d of the actuator D401d by connecting members 406a, 406b, 406c, and 406d, respectively.

本実施の形態ではアクチュエータ４０１（アクチュエータＡ４０１ａ〜アクチュエータＤ４０１ｄ）としてボイスコイルモータ（ＶＣＭ）を使用している。図５はＶＣＭの構造の一例を示しており、ロ字型をしたヨーク４０１１の内部に異なる磁極の永久磁石（Ｎ極の永久磁石４０１２とＳ極の永久磁石４０１３）が一定の距離を隔てて対向するよう配置され、その対向配置された永久磁石４０１２、４０１３の間に可動部４０７（４０７ａ〜４０７ｄ）が配置される。 In this embodiment, a voice coil motor (VCM) is used as the actuator 401 (actuator A401a to actuator D401d). FIG. 5 shows an example of the structure of the VCM, in which permanent magnets with different magnetic poles (N-pole permanent magnet 4012 and S-pole permanent magnet 4013) are separated by a certain distance inside the square-shaped yoke 4011. The movable portions 407 (407a to 407d) are arranged between the permanent magnets 4012 and 4013 arranged so as to face each other.

この可動部４０７にはガイド窓４０７０が開設されており、このガイド窓４０７０にヨーク４０１１が挿通され、可動部４０７に設けられたコイル４０１４が、対向配置された永久磁石４０１２、４０１３の間に配備される。コイル４０１４に駆動信号電流を流すと可動部４０７は矢印方向の一軸方向に移動する。この可動部４０７の移動量はコイル４０１４に流れる信号電流の大きさに応じて、基準位置から正方向または負方向に移動する。可動部４０７の移動量は、可動部４０７に取り付けられた位置センサ４０２（４０２ａ〜４０２ｄ）を、図３に示す位置検出回路４０３ａ〜４０３ｄが検出することによって検出される。コイル４０１４が取り付けられた可動部４０７と永久磁石４０１２、４０１３との間には僅かながら隙間が生じている。従って、可動部４０７は駆動信号電流により駆動される一軸方向に対して垂直方向の力が加わっても、その僅かな隙間分で許容される距離だけ変位が可能で、可動部４０７は傾くことができる。 A guide window 4070 is provided in the movable portion 407, a yoke 4011 is inserted through the guide window 4070, and a coil 4014 provided in the movable portion 407 is arranged between the permanent magnets 4012 and 4013 arranged opposite to each other. Will be done. When a drive signal current is passed through the coil 4014, the movable portion 407 moves in the uniaxial direction in the arrow direction. The amount of movement of the movable portion 407 moves in the positive direction or the negative direction from the reference position depending on the magnitude of the signal current flowing through the coil 4014. The amount of movement of the movable portion 407 is detected by detecting the position sensors 402 (402a to 402d) attached to the movable portion 407 by the position detection circuits 403a to 403d shown in FIG. There is a slight gap between the movable portion 407 to which the coil 4014 is attached and the permanent magnets 4012 and 4013. Therefore, even if a force in the direction perpendicular to the uniaxial direction driven by the drive signal current is applied to the movable portion 407, the movable portion 407 can be displaced by an allowable distance by the slight gap, and the movable portion 407 can be tilted. it can.

アクチュエータ４０１の可動部４０７ａ〜４０７ｄが結合される連結部材４０６ａ〜４０６ｄは、図６に示すように平行平板ガラス４００の面中心Ｏで互いに直交するＡ−Ｃ軸とＢ−Ｄ軸上において、平行平板ガラス４００の外周の端部ＥＡ、ＥＢ、ＥＣ、ＥＤで連結されている。 As shown in FIG. 6, the connecting members 406a to 406d to which the movable parts 407a to 407d of the actuator 401 are connected are parallel to each other on the AC axis and the BD axis orthogonal to each other at the surface center O of the parallel flat glass 400. The outer peripheral ends of the flat glass 400 are connected by EA, EB, EC, and ED.

図３に示すように、４つのアクチュエータＡ４０１ａ、アクチュエータＢ４０１ｂ、アクチュエータＣ４０１ｃ、アクチュエータＤ４０１ｄは、１つのマイクロコンピュータ４０５の制御信号によって制御される駆動回路４０４ａ、４０４ｂ、４０４ｃ、４０４ｄによって駆動される。駆動回路４０４ａ〜４０４ｄからの駆動信号電流によってアクチュエータＡ４０１ａ〜アクチュエータＤ４０１ｄは、一軸方向にその可動部４０７ａ〜４０７ｄが進退するように駆動される。可動部４０７ａ〜４０７ｄの位置は、それに設けられた位置センサ４０２ａ〜４０２ｄを位置検出回路４０３ａ〜４０３ｄが検出することによって検出される。そして、位置検出回路４０３ａ〜４０３ｄの検出出力はマイクロコンピュータ４０５に入力され、マイクロコンピュータ４０５は、この検出信号に基づいて、アクチュエータＡ４０１ａ〜アクチュエータＤ４０１ｄの可動部４０７ａ〜４０７ｄの位置を常時監視し、アクチュエータＡ４０１ａ〜アクチュエータＤ４０１ｄをサーボ制御する。 As shown in FIG. 3, the four actuators A401a, B401b, actuator C401c, and actuator D401d are driven by drive circuits 404a, 404b, 404c, and 404d controlled by a control signal of one microcomputer 405. Actuators A401a to D401d are driven by drive signal currents from drive circuits 404a to 404d so that their movable portions 407a to 407d move forward and backward in the uniaxial direction. The positions of the movable portions 407a to 407d are detected by the position detection circuits 403a to 403d detecting the position sensors 402a to 402d provided therein. Then, the detection output of the position detection circuits 403a to 403d is input to the microcomputer 405, and the microcomputer 405 constantly monitors the positions of the movable parts 407a to 407d of the actuators A401a to D401d based on the detection signal, and the actuator Servo control of A401a to actuator D401d.

マイクロコンピュータ４０５には画素シフトコントローラ４２０からサブフレーム画像同期信号が入力され、マイクロコンピュータ４０５はサブフレーム画像同期信号に基づいて駆動回路４０４ａ〜４０４ｄに供給する同期信号を生成する。ＤＭＤ駆動部４１０には画素シフトコントローラ４２０からサブフレーム画像信号およびサブフレーム画像同期信号が入力され、ＤＭＤ駆動部４１０はＤＭＤ５３０を制御するＤＭＤ駆動信号及び同期信号を生成する。サブフレーム画像同期信号により、アクチュエータとＤＭＤ５３０との制御を同期させることができる。画素シフトコントローラ４２０については後述する。 A subframe image synchronization signal is input to the microcomputer 405 from the pixel shift controller 420, and the microcomputer 405 generates a synchronization signal to be supplied to the drive circuits 404a to 404d based on the subframe image synchronization signal. A subframe image signal and a subframe image synchronization signal are input to the DMD drive unit 410 from the pixel shift controller 420, and the DMD drive unit 410 generates a DMD drive signal and a synchronization signal that control the DMD 530. The control of the actuator and the DMD 530 can be synchronized by the subframe image synchronization signal. The pixel shift controller 420 will be described later.

各アクチュエータ４０１の可動部４０７ａ〜４０７ｄの移動量は、シフト量操作部４１１を操作することにより調整量を示す信号がマイクロコンピュータ４０５に入力され、マイクロコンピュータ４０５が駆動回路４０４ａ〜４０４ｄを制御することにより調整される。シフト量操作部４１１は、例えばプロジェクタ１００本体に設けられる操作キーであってもよく、プロジェクタ１００を操作するリモートコントローラに割り当てられたキーであっても良い。 As for the movement amount of the movable parts 407a to 407d of each actuator 401, a signal indicating the adjustment amount is input to the microcomputer 405 by operating the shift amount operation part 411, and the microcomputer 405 controls the drive circuits 404a to 404d. Is adjusted by. The shift amount operation unit 411 may be, for example, an operation key provided on the projector 100 main body, or may be a key assigned to the remote controller that operates the projector 100.

以上のように構成された画素シフト装置４３０について、その動作を以下説明する。 The operation of the pixel shift device 430 configured as described above will be described below.

図７に示すように、平行平板ガラス４００の面が、入力光線Ｌｉに対して直交しているとき、入力光線Ｌｉは、平行平板ガラス４００と空気の界面において屈折せずに直進する。入力光線が屈折せずに平行平板ガラス４００を通過し、また空気に出る界面においても、平行平板ガラス４００が平行平面で構成され、光線と界面が直交しているため、光線は屈折せずに直進する。このため入力光線Ｌｉが映像光である場合、画像の移動（シフト）は発生しない。 As shown in FIG. 7, when the plane of the parallel plate glass 400 is orthogonal to the input ray Li, the input ray Li travels straight without refraction at the interface between the parallel plate glass 400 and the air. Since the parallel flat glass 400 is composed of parallel planes and the interface is orthogonal to the light rays, the light rays are not refracted even at the interface where the input light rays pass through the parallel flat glass 400 without being refracted and go out to the air. Go straight. Therefore, when the input ray Li is video light, the image does not move (shift).

一方、平行平板ガラス４００が、図７の破線で示すように入力光線Ｌｉに対して直交していないとき、入力光線Ｌｉは、平行平板ガラス４００と空気の界面において屈折する。入力光線Ｌｉが屈折して平行平板ガラス４００に入射後、平行平板ガラス４００を通過し、空気に出る界面においても、平行平板ガラス４００が平行平面で構成され、光線と界面が直交していないため、光線は屈折する。 On the other hand, when the parallel plate glass 400 is not orthogonal to the input ray Li as shown by the broken line in FIG. 7, the input ray Li is refracted at the interface between the parallel plate glass 400 and the air. Since the input light ray Li is refracted and incident on the parallel plate glass 400, and then passes through the parallel plate glass 400 and comes out to the air, the parallel plate glass 400 is composed of a parallel plane and the light ray and the interface are not orthogonal to each other. , Rays are refracted.

平行平板ガラス４００に入射するときに屈折する角度と、平行平板ガラス４００から出射するときに屈折する角度は等しいため、入力光線Ｌｉが映像光であると、出力光線Ｌｏの映像光は平行平板ガラス４００の傾き方向に平行移動する。この結果、平行平板ガラス４００から出力され投写される画像の表示位置が移動（シフト）することになる。 Since the angle of refraction when incident on the parallel plate glass 400 and the angle of refraction when emitted from the parallel plate glass 400 are equal, when the input ray Li is image light, the image light of the output ray Lo is the parallel plate glass. It moves in parallel in the tilt direction of 400. As a result, the display position of the image output and projected from the parallel flat glass 400 is moved (shifted).

このような原理を利用して画像の表示位置をシフトさせるために、図６に示す平行平板ガラス４００の中心Ｏを通る互いに直交するＡ−Ｃ軸とＢ−Ｄ軸上にある平行平板ガラス４００の端部ＥＡとＥＣ、及びＥＢとＥＤは、各アクチュエータ４０１の可動部４０７ａ〜４０７ｄと連結部材４０６ａ〜４０６ｄで搖動自在に連結される。そして、アクチュエータ４０１を駆動することによって、中心Ｏの位置を一定に保持しつつ、例えば、図８に示すように、Ｂ−Ｄ軸を回転軸中心として端部ＥＡを所定量上方に移動させ、端部ＥＣを所定量下方に移動させるとともに、Ａ−Ｃ軸を回転軸中心として端部ＥＢを所定量下方に移動させ、端部ＥＤを所定量上方に移動させる。これによって、平行平板ガラス４００に入射する映像光の光路が変更され所定の位置に画素が表示される。このように各端部ＥＡ、ＥＢ、ＥＣ及びＥＤを上下方向に制御することによって、画素の表示位置を移動させる画素シフトを行うことができる。 In order to shift the display position of the image using such a principle, the parallel flat glass 400 on the AC axis and the BD axis orthogonal to each other passing through the center O of the parallel flat glass 400 shown in FIG. The ends EA and EC, and EB and ED are oscillatingly connected to the movable parts 407a to 407d of each actuator 401 by the connecting members 406a to 406d. Then, by driving the actuator 401, while keeping the position of the center O constant, for example, as shown in FIG. 8, the end EA is moved upward by a predetermined amount with the BD axis as the center of the rotation axis. The end EC is moved downward by a predetermined amount, the end EB is moved downward by a predetermined amount with the AC axis as the center of the rotation axis, and the end ED is moved upward by a predetermined amount. As a result, the optical path of the image light incident on the parallel flat glass 400 is changed, and the pixels are displayed at predetermined positions. By controlling each end EA, EB, EC, and ED in the vertical direction in this way, pixel shift can be performed to move the display position of the pixel.

［１−２］動作
＜１−２−１＞２倍密画像の出力動作
２倍密画像の出力動作では、平行平板ガラス４００を１方向（図６に示すＡ−Ｃ軸又はＢ−Ｄ軸を回転軸とするいずれかの方向）に揺動させることにより、画素シフトを行う。この場合、図３に示すＤＭＤ駆動部４１０は、２枚のサブフレーム画像信号を、入力フレームレートの２倍の速度で出力するようＤＭＤ駆動信号を生成する。画素シフト装置４３０のマイクロコンピュータ４０５は、入力される２枚のサブフレーム画像同期信号から、アクチュエータの駆動回路４０４ａ〜４０４ｄの同期信号を生成する。駆動回路４０４ａ〜４０４ｄは、ＤＭＤ駆動部４１０に同期してアクチュエータＡ４０１ａ〜アクチュエータＤ４０１ｄを駆動し、画素の投写位置を移動させるよう、アクチュエータ駆動信号を生成する。 [1-2] Operation <1-2-1> Output operation of double-dense image In the output operation of double-dense image, the parallel flat glass 400 is moved in one direction (AC axis or BD axis shown in FIG. 6). Pixel shift is performed by swinging in any direction with the rotation axis). In this case, the DMD drive unit 410 shown in FIG. 3 generates a DMD drive signal so as to output the two subframe image signals at a speed twice the input frame rate. The microcomputer 405 of the pixel shift device 430 generates a synchronization signal of the actuator drive circuits 404a to 404d from the two input subframe image synchronization signals. The drive circuits 404a to 404d drive the actuators A401a to D401d in synchronization with the DMD drive unit 410, and generate an actuator drive signal so as to move the projection position of the pixel.

画素シフトコントローラ４２０の具体的な動作例について図９、図１０を用いて説明する。ここで、プロジェクタ１００において、ＤＭＤ５３０ａ、５３０ｂ、５３０ｃは１９２０画素（水平方向）×１０８０画素（垂直方向）の画像を出力することが可能である。また、平行平板ガラス４００のアクチュエータ４０１による駆動は、水平方向に１／２画素分、垂直方向に１／２画素分だけ投写位置がずれる（シフトする）ように、設定されている。ここで、１／２画素分（または、半画素分）ずらすとは、画素を画素間のピッチの半分の位置まで移動させることを意味する。 A specific operation example of the pixel shift controller 420 will be described with reference to FIGS. 9 and 10. Here, in the projector 100, the DMD 530a, 530b, and 530c can output an image of 1920 pixels (horizontal direction) × 1080 pixels (vertical direction). Further, the drive of the parallel flat glass 400 by the actuator 401 is set so that the projection position is shifted (shifted) by 1/2 pixel in the horizontal direction and 1/2 pixel in the vertical direction. Here, shifting by 1/2 pixel (or half a pixel) means moving the pixel to a position of half the pitch between pixels.

図９は、プロジェクタ１００のサブフレーム画像信号を作成するためのベースとなる画像信号を示す図であり、３８４０画素（水平方向）×２１６０画素（垂直方向）の、いわゆる４Ｋ２Ｋ画像の信号である。このベース画像信号の画素数は、ＤＭＤ５３０ａ、５３０ｂ、５３０ｃの画素数の４倍である。３８４０画素（水平方向）×２１６０画素（垂直方向）のベース画像信号の解像度は、第２の解像度の一例である。 FIG. 9 is a diagram showing an image signal that is a base for creating a subframe image signal of the projector 100, and is a so-called 4K2K image signal of 3840 pixels (horizontal direction) × 2160 pixels (vertical direction). The number of pixels of this base image signal is four times the number of pixels of DMD 530a, 530b, and 530c. The resolution of the base image signal of 3840 pixels (horizontal direction) × 2160 pixels (vertical direction) is an example of the second resolution.

図１０は、図９で示す１フレームのベース画像信号から互いに異なるサンプル位置でリサンプルすることにより２枚のサブフレーム画像信号（リサンプル画像信号）を作成する方法を示したものである。この２枚のサブフレーム画像信号が画素シフトコントローラ４２０へ入力される。このサブフレーム画像信号の解像度は、第３の解像度に対応する。 FIG. 10 shows a method of creating two subframe image signals (resampled image signals) by resampling from the base image signal of one frame shown in FIG. 9 at different sample positions. These two subframe image signals are input to the pixel shift controller 420. The resolution of this subframe image signal corresponds to a third resolution.

図９のベース画像信号において、水平方向に画素の列番号（０、１、２、３、４、５・・・）が付され、垂直方向に画素の行番号（０、１、２、３・・・）が付されている。
１）水平方向に列番号０から数えて何番目の列番号であるかを示す数値を２で除した余りが０であり、かつ、垂直方向に行番号０から数えて何番目の行番号であるかを示す数値を２で除した余りが０である画素をサンプリングした信号を、第１サブフレーム信号とする。
２）水平方向に列番号０から数えて何番目の列番号であるかを示す数値を２で除した余りが１であり、かつ、垂直方向に行番号０から数え何番目の行番号であるかを示す数値を２で除した余りが１である画素をサンプリングした信号を、第２サブフレーム信号とする。 In the base image signal of FIG. 9, the column numbers of the pixels (0, 1, 2, 3, 4, 5 ...) Are assigned in the horizontal direction, and the row numbers of the pixels (0, 1, 2, 3) are assigned in the vertical direction. ...) is attached.
1) The remainder obtained by dividing the numerical value indicating the number of the column number from column number 0 in the horizontal direction by 2 is 0, and the number of the row number counted from row number 0 in the vertical direction. The signal obtained by sampling the pixels whose remainder is 0 after dividing the numerical value indicating the presence by 2 is defined as the first subframe signal.
2) The remainder obtained by dividing the numerical value indicating the number of the column number from column number 0 in the horizontal direction by 2 is 1, and the number of the row number counted from row number 0 in the vertical direction. A signal obtained by sampling a pixel having a remainder of 1 obtained by dividing a numerical value indicating the above value by 2 is defined as a second subframe signal.

ＤＭＤ５３０ａ、５３０ｂ、５３０ｃは、出力フレームレートの２倍の速度でサブフレーム画像を出力する。具体的には、出力フレームレートを６０Ｈｚとすると、サブフレーム画像は１２０Ｈｚで出力され、アクチュエータは６０Ｈｚで駆動される。 The DMD 530a, 530b, and 530c output subframe images at twice the output frame rate. Specifically, assuming that the output frame rate is 60 Hz, the subframe image is output at 120 Hz, and the actuator is driven at 60 Hz.

図１１はこのときのアクチュエータに指示する変位（ＶＣＭ変位量）とサブフレーム画像の移動の様子を模式的に示している。この場合、図１１に示すようにアクチュエータＡ４０１ａに対しては変位Ａを指示し、アクチュエータＣ４０１ｃに対しては変位Ａを反転した変位Ｃを指示する。アクチュエータＢ４０１ｂとアクチュエータＤ４０１ｄに対しては変位を指示せず、変位させない。これによって、平行平板ガラス４００はＢ−Ｄ軸を回転軸として搖動する。平行平板ガラス４００の搖動により、入力する映像光の光路が変更され、互いに半画素ずれた第１サブフレーム画像（第１ＳＦ）と第２サブフレーム画像（第２ＳＦ）が投写される。 FIG. 11 schematically shows the displacement (VCM displacement amount) instructed to the actuator at this time and the state of movement of the subframe image. In this case, as shown in FIG. 11, the displacement A is instructed to the actuator A401a, and the displacement C in which the displacement A is inverted is instructed to the actuator C401c. The actuator B401b and the actuator D401d are not instructed to be displaced and are not displaced. As a result, the parallel flat glass 400 oscillates with the BD axis as the rotation axis. The optical path of the input video light is changed by the motion of the parallel flat glass 400, and the first subframe image (first SF) and the second subframe image (second SF) shifted by half a pixel from each other are projected.

＜１−２−２＞４倍密画像の出力動作
４倍密画像の出力動作では、平行平板ガラス４００を２方向（図６に示すＡ−Ｃ軸及びＢ−Ｄ軸を回転軸とする両方向）に揺動させることにより、画素シフトを行う。この場合、図３に示すＤＭＤ駆動部４１０は、４枚のサブフレーム画像信号を、入力フレームレートの４倍の速度で出力するようＤＭＤ駆動信号を生成する。画素シフト装置４３０のマイクロコンピュータ４０５は、入力される４枚のサブフレーム画像同期信号から、アクチュエータの駆動回路４０４ａ〜４０４ｄの同期信号を生成する。駆動回路４０４ａ〜４０４ｄは、ＤＭＤ駆動部４１０に同期してアクチュエータＡ４０１ａ〜アクチュエータＤ４０１ｄを駆動し、画素の投写位置を移動させるよう、アクチュエータ駆動信号を生成する。 <1-2-2> Output operation of 4x dense image In the output operation of 4x dense image, the parallel flat glass 400 is rotated in two directions (both directions with the AC axis and the BD axis shown in FIG. 6 as rotation axes). ) Is used to shift the pixels. In this case, the DMD drive unit 410 shown in FIG. 3 generates a DMD drive signal so as to output the four subframe image signals at a speed four times the input frame rate. The microcomputer 405 of the pixel shift device 430 generates synchronization signals of the actuator drive circuits 404a to 404d from the four input subframe image synchronization signals. The drive circuits 404a to 404d drive the actuators A401a to D401d in synchronization with the DMD drive unit 410, and generate an actuator drive signal so as to move the projection position of the pixel.

２方向に投写位置を移動可能な場合の画像出力動作について図１２、図１３を用いて説明する。なお、表示素子であるＤＭＤ５３０の解像度およびベース画像信号の解像度は２倍密画像の出力動作で説明した場合と同様である。 The image output operation when the projection position can be moved in two directions will be described with reference to FIGS. 12 and 13. The resolution of the DMD530, which is a display element, and the resolution of the base image signal are the same as those described in the output operation of the double-dense image.

図１２は、図９で示す１フレームのベース画像信号から、互いに異なるサンプル位置でリサンプルすることにより４枚のサブフレーム画像信号（リサンプル画像信号）を作成する方法を示したものであり、この４枚のサブフレーム画像信号が画素シフトコントローラ４２０へ入力される。 FIG. 12 shows a method of creating four subframe image signals (resampled image signals) by resampling the base image signals of one frame shown in FIG. 9 at different sample positions. These four subframe image signals are input to the pixel shift controller 420.

図９に示すベース画像信号において、
１）水平方向に０から数え何番目であるかを示す数値を２で除した余りが０であり、かつ、垂直方向に０から数え何番目であるかを示す数値を２で除した余りが０である画素をサンプリングした信号を、第１サブフレームとする。
２）水平方向に０から数え何番目であるかを示す数値を２で除した余りが１であり、かつ、垂直方向に０から数え何番目であるかを示す数値を２で除した余りが０である画素をサンプリングした信号を、第２サブフレームとする。
３）水平方向に０から数え何番目であるかを示す数値を２で除した余りが１であり、かつ、垂直方向に０から数え何番目であるかを示す数値を２で除した余りが１である画素をサンプリングした信号を、第３サブフレームとする。
４）水平方向に０から数え何番目であるかを示す数値を２で除した余りが０であり、かつ、垂直方向に０から数え何番目であるかを示す数値を２で除した余りが１である画素をサンプリングした信号を、第４サブフレームとする。 In the base image signal shown in FIG.
1) The remainder obtained by dividing the numerical value indicating the number counted from 0 in the horizontal direction by 2 is 0, and the remainder obtained by dividing the numerical value indicating the number counted from 0 in the vertical direction by 2 is 0. The signal obtained by sampling the pixels that are 0 is defined as the first subframe.
2) The remainder obtained by dividing the numerical value indicating the number counted from 0 in the horizontal direction by 2 is 1, and the remainder obtained by dividing the numerical value indicating the number counted from 0 in the vertical direction by 2 is 1. The signal obtained by sampling the pixels that are 0 is defined as the second subframe.
3) The remainder obtained by dividing the numerical value indicating the number counted from 0 in the horizontal direction by 2 is 1, and the remainder obtained by dividing the numerical value indicating the number counted from 0 in the vertical direction by 2 is 1. The signal obtained by sampling the pixel of 1 is referred to as a third subframe.
4) The remainder obtained by dividing the numerical value indicating the number counted from 0 in the horizontal direction by 2 is 0, and the remainder obtained by dividing the numerical value indicating the number counted from 0 in the vertical direction by 2 is 0. The signal obtained by sampling the pixel of 1 is defined as the fourth subframe.

ＤＭＤ５３０ａ、５３０ｂ、５３０ｃは、出力フレームレートの４倍の速度で４枚のサブフレーム画像を出力する。具体的には、出力フレームレートを６０Ｈｚとすると、サブフレーム画像は２４０Ｈｚで出力され、アクチュエータは６０Ｈｚで駆動される。 The DMD 530a, 530b, and 530c output four subframe images at a speed four times the output frame rate. Specifically, assuming that the output frame rate is 60 Hz, the subframe image is output at 240 Hz, and the actuator is driven at 60 Hz.

図１３はこのときのアクチュエータに指示する変位（ＶＣＭ変位）とサブフレーム画像の移動の様子を模式的に示している。この場合、アクチュエータＡ４０１ａに対しては変位Ａを指示し、アクチュエータＣ４０１ｃに対しては変位Ａを反転した変位Ｃを指示する。アクチュエータＢ４０１ｂに対しては変位Ｂを指示し、アクチュエータＤ４０１ｄに対しては変位Ｂを反転した変位Ｄを指示する。そして、アクチュエータＡ４０１ａとアクチュエータＣ４０１ｃに指示する変位波形に対してアクチュエータＢ４０１ｂとアクチュエータＤ４０１ｄに指示する変位波形は、位相が９０°移相されている。これによって、平行平板ガラス４００は、Ｂ−Ｄ軸及びＡ−Ｃ軸を回転軸として搖動するので、平行平板ガラス４００に入力される映像光の光路が水平、垂直方向に変位され、互いに半画素ずれた第１サブフレーム画像（第１ＳＦ）、第２サブフレーム画像（第２ＳＦ）、第３サブフレーム画像（第３ＳＦ）、第４サブフレーム画像（第４ＳＦ）が投写される。 FIG. 13 schematically shows the displacement (VCM displacement) instructed to the actuator at this time and the state of movement of the subframe image. In this case, the displacement A is instructed to the actuator A401a, and the displacement C obtained by reversing the displacement A is instructed to the actuator C401c. Displacement B is instructed to the actuator B401b, and displacement D is instructed to the actuator D401d by reversing the displacement B. The phase of the displacement waveform instructed to the actuator B401b and the actuator D401d is 90 ° out of phase with respect to the displacement waveform instructed to the actuator A401a and the actuator C401c. As a result, the parallel flat plate glass 400 oscillates with the BD axis and the AC axis as rotation axes, so that the optical paths of the image light input to the parallel flat plate glass 400 are displaced in the horizontal and vertical directions, and half pixels of each other. The shifted first subframe image (first SF), second subframe image (second SF), third subframe image (third SF), and fourth subframe image (fourth SF) are projected.

＜１−２−３＞映像信号回路動作
図１４は、本実施の形態に係るプロジェクタ１００の映像信号回路の構成を示す図である。なお、図１４は、４倍密画像出力の場合の構成図である。 <1-2-3> Video Signal Circuit Operation FIG. 14 is a diagram showing a configuration of a video signal circuit of the projector 100 according to the present embodiment. Note that FIG. 14 is a configuration diagram in the case of 4x dense image output.

解像度変換回路５００は、入力された所定の解像度（第１の解像度）を有する映像信号を、図９のベース画像信号と同じ解像度（第２の解像度）へ変換する回路である。このベース画像信号の解像度は投写面上に表示される投写画像の解像度（投写解像度）と同じである。 The resolution conversion circuit 500 is a circuit that converts an input video signal having a predetermined resolution (first resolution) to the same resolution (second resolution) as the base image signal of FIG. The resolution of this base image signal is the same as the resolution of the projected image displayed on the projection surface (projection resolution).

リサンプリング回路５１０は、解像度変換回路５００から出力されるベース画像信号と同じ解像度の画像信号を、図１２のように互いに異なるサンプル位置でリサンプルすることにより４枚のサブフレーム画像信号を作成する。このサブフレーム画像信号は表示素子であるＤＭＤ５３０の解像度（画素数）を有する。各サブフレーム画像信号は、後段の動き補間画像処理回路Ａ５２０ａ〜動き補間画像処理回路Ｄ５２０ｄに入力される。 The resampling circuit 510 creates four subframe image signals by resampling image signals having the same resolution as the base image signal output from the resolution conversion circuit 500 at different sample positions as shown in FIG. .. This subframe image signal has the resolution (number of pixels) of DMD530, which is a display element. Each subframe image signal is input to the motion interpolation image processing circuit A520a to the motion interpolation image processing circuit D520d in the subsequent stage.

図１５は、動き補間画像処理の動作例を示す図である。図１５の（ａ）は、連続する３枚のベース画像信号６００、６１０、６２０を示す。ベース画像信号６００、６１０、６２０は、時系列的に、リサンプリング回路５１０に入力され、それぞれ４つのサブフレーム画像信号が作成される。具体的には、ベース画像信号６００に基づき、第１サブフレーム画像信号６０１、第２サブフレーム画像信号６０２、第３サブフレーム画像信号６０３及び第４サブフレーム画像信号６０４が作成される。同様に、ベース画像信号６１０に基づき、第１サブフレーム画像信号６１１、第２サブフレーム画像信号６１２、第３サブフレーム画像信号６１３及び第４サブフレーム画像信号６１４が作成され、ベース画像信号６２０に基づき、第１サブフレーム画像信号６２１、第２サブフレーム画像信号６２２、第３サブフレーム画像信号６２３及び第４サブフレーム画像信号６２４が作成される。 FIG. 15 is a diagram showing an operation example of motion interpolation image processing. FIG. 15A shows three consecutive base image signals 600, 610, and 620. The base image signals 600, 610, and 620 are input to the resampling circuit 510 in chronological order, and four subframe image signals are created for each. Specifically, the first subframe image signal 601, the second subframe image signal 602, the third subframe image signal 603, and the fourth subframe image signal 604 are created based on the base image signal 600. Similarly, based on the base image signal 610, a first subframe image signal 611, a second subframe image signal 612, a third subframe image signal 613, and a fourth subframe image signal 614 are created, and the base image signal 620 is used. Based on this, the first subframe image signal 621, the second subframe image signal 622, the third subframe image signal 623, and the fourth subframe image signal 624 are created.

動き補間画像処理回路Ａ５２０ａには、図１５の（ｂ）に示す第１サブフレーム画像信号６０１、６１１、６２１が入力される。動き補間画像処理回路Ｂ５２０ｂには、図１５の（ｂ）に示す第２サブフレーム画像信号６０２、６１２、６２２が入力される。動き補間画像処理回路Ｃ５２０ｃには、図１５の（ｂ）に示す第３サブフレーム画像信号６０３、６１３、６２３が入力される。動き補間画像処理回路Ｄ５２０ｄには、図１５の（ｂ）に示す第４サブフレーム画像信号６０４、６１４、６２４が入力される。 The first subframe image signals 601, 611, and 621 shown in FIG. 15B are input to the motion interpolation image processing circuit A520a. The second subframe image signals 602, 612, and 622 shown in FIG. 15B are input to the motion interpolation image processing circuit B520b. The third subframe image signals 603, 613, and 623 shown in FIG. 15B are input to the motion interpolation image processing circuit C520c. The fourth subframe image signals 604, 614, and 624 shown in FIG. 15B are input to the motion interpolation image processing circuit D520d.

動き補間画像処理回路Ａ５２０ａは、入力された第１サブフレーム画像信号６０１、６１１を、そのまま、図１５の（ｃ）に示す動き補間サブフレーム画像信号６０５、６１５としてそれぞれ出力する。このように、入力された第１サブフレーム画像信号６０１、６１１は、動き補間画像処理回路Ａ５２０ａをスルーする形になるが、動き補間画像処理回路Ａ５２０ａは、他の動き補間画像処理回路において信号処理時に生じる信号の遅延時間とタイミングを合わせるように機能する。 The motion interpolation image processing circuit A520a outputs the input first subframe image signals 601 and 611 as they are as motion interpolation subframe image signals 605 and 615 shown in FIG. 15 (c), respectively. In this way, the input first subframe image signals 601 and 611 pass through the motion interpolation image processing circuit A520a, but the motion interpolation image processing circuit A520a performs signal processing in another motion interpolation image processing circuit. It functions to match the delay time and timing of the signal that sometimes occurs.

動き補間画像処理回路Ｂ５２０ｂは、入力される連続した２枚の第２サブフレーム画像信号６０２、６１２により、第２サブフレーム画像信号６０２から第２サブフレーム画像信号６１２までの動きベクトルを検出する。そして、検出した動きベクトルを用いて、第２サブフレーム画像信号６０２からフレームレートの４分の１の時間進んだ、図１５の（ｃ）に示す動き補間サブフレーム画像信号６０６を生成し、出力する。具体的には、フレームレートが６０Ｈｚの場合、動き補間サブフレーム画像信号６０６は、第２サブフレーム画像信号６０２から１／２４０秒進んだ画像信号となる。 The motion interpolation image processing circuit B520b detects motion vectors from the second subframe image signal 602 to the second subframe image signal 612 by two consecutive input second subframe image signals 602 and 612. Then, using the detected motion vector, a motion interpolation subframe image signal 606 shown in FIG. 15 (c), which is advanced from the second subframe image signal 602 by a quarter of the frame rate, is generated and output. To do. Specifically, when the frame rate is 60 Hz, the motion interpolation subframe image signal 606 is an image signal advanced by 1/240 seconds from the second subframe image signal 602.

動き補間画像処理回路Ｃ５２０ｃは、入力される連続した２枚の第３サブフレーム画像信号６０３、６１３により、第３サブフレーム画像信号６０３から第３サブフレーム画像信号６１３までの動きベクトルを検出する。そして、検出した動きベクトルに基づき、第３サブフレーム画像信号６０３からフレームレートの２分の１の時間進んだ、図１５の（ｃ）に示す動き補間サブフレーム画像信号６０７を生成し、出力する。具体的には、フレームレートが６０Ｈｚの場合、動き補間サブフレーム画像信号６０７は、第３サブフレーム画像信号６０３から１／１２０秒進んだ画像信号となる。 The motion interpolation image processing circuit C520c detects motion vectors from the third subframe image signal 603 to the third subframe image signal 613 by two consecutive input third subframe image signals 603 and 613. Then, based on the detected motion vector, the motion interpolation subframe image signal 607 shown in FIG. 15C, which is advanced by half the frame rate from the third subframe image signal 603, is generated and output. .. Specifically, when the frame rate is 60 Hz, the motion interpolation subframe image signal 607 is an image signal that is 1/120 seconds ahead of the third subframe image signal 603.

動き補間画像処理回路Ｄ５２０ｄは、入力される連続した２枚の第４サブフレーム画像信号６０４、６１４により、第４サブフレーム画像信号６０４から第４サブフレーム画像信号６１４までの動きベクトルを検出する。そして、検出した動きベクトルに基づき、第４サブフレーム画像信号６０４からフレームレートの４分の３の時間進んだ、図１５の（ｃ）に示す動き補間サブフレーム画像信号６０８を生成し、出力する。具体的には、フレームレートが６０Ｈｚの場合、動き補間サブフレーム画像信号６０８は、第４サブフレーム画像信号６０４から１／８０秒進んだ画像信号となる。 The motion interpolation image processing circuit D520d detects motion vectors from the fourth subframe image signal 604 to the fourth subframe image signal 614 by two consecutive input fourth subframe image signals 604 and 614. Then, based on the detected motion vector, the motion interpolation subframe image signal 608 shown in FIG. 15 (c), which is advanced from the fourth subframe image signal 604 by 3/4 of the frame rate, is generated and output. .. Specifically, when the frame rate is 60 Hz, the motion interpolation subframe image signal 608 is an image signal that is 1/80 second ahead of the fourth subframe image signal 604.

動き補間サブフレーム画像信号６１５、６１６、６１７、６１８も同様にして、第１サブフレーム画像信号６１１と６２１、第２サブフレーム画像信号６１２と６２２、第３サブフレーム画像信号６１３と６２３、第４サブフレーム画像信号６１４と６２４からそれぞれ生成される。このように、動き補間サブフレーム画像信号は、動きベクトルによって動き補間されたサブフレーム画像信号である。 Similarly for motion interpolation subframe image signals 615, 616, 617, 618, the first subframe image signals 611 and 621, the second subframe image signals 612 and 622, the third subframe image signals 613 and 623, and the fourth It is generated from the subframe image signals 614 and 624, respectively. As described above, the motion-interpolated subframe image signal is a subframe image signal that is motion-interpolated by the motion vector.

画素シフトコントローラ４２０は、図１４に示すように、動き補間画像処理回路Ａ５２０ａ〜動き補間画像処理回路Ｄ５２０ｄから入力された４枚の動き補間サブフレーム画像信号をＤＭＤ駆動部４１０へ入力し、入力フレームレートの４倍の速度で出力するようＤＭＤ駆動信号を生成する。また、画素シフトコントローラ４２０からは、サブフレーム画像同期信号がＤＭＤ駆動部４１０及び画素シフト装置４３０に入力される。画素シフト装置４３０の駆動回路４０４ａ〜４０４ｄは、ＤＭＤ駆動部４１０に同期してアクチュエータＡ４０１ａ〜アクチュエータＤ４０１ｄを駆動し、画素の投写位置を移動させるように、アクチュエータ駆動信号を生成する。これにより、ＤＭＤ５３０は、アクチュエータ４０１と同期して、フレームレートの４倍の速度で駆動し、動き補間サブフレーム画像信号により変調された映像光が、画素シフトを伴って投写される。 As shown in FIG. 14, the pixel shift controller 420 inputs four motion interpolation subframe image signals input from the motion interpolation image processing circuit A520a to the motion interpolation image processing circuit D520d to the DMD drive unit 410, and inputs the input frame. A DMD drive signal is generated to output at four times the rate. Further, from the pixel shift controller 420, a subframe image synchronization signal is input to the DMD drive unit 410 and the pixel shift device 430. The drive circuits 404a to 404d of the pixel shift device 430 drive the actuators A401a to D401d in synchronization with the DMD drive unit 410, and generate an actuator drive signal so as to move the projection position of the pixel. As a result, the DMD 530 is driven at a speed four times the frame rate in synchronization with the actuator 401, and the video light modulated by the motion-interpolated subframe image signal is projected with pixel shift.

以上は４倍密画像出力の場合の説明であるが、２倍密画像の場合、映像信号回路は２つの動き補間画像処理回路で構成される。そして、リサンプリング回路５１０は図９に示すように２枚のサブフレーム画像信号を作成し、２枚のサブフレーム画像信号はそれぞれの動き補間画像処理回路に入力される。 The above is the description in the case of the 4x dense image output, but in the case of the 2x dense image, the video signal circuit is composed of two motion interpolation image processing circuits. Then, the resampling circuit 510 creates two subframe image signals as shown in FIG. 9, and the two subframe image signals are input to the respective motion interpolation image processing circuits.

［１−３］効果
特許文献１に開示されている技術は、動き補間画像処理回路にて１フレーム毎に３枚の動き補間サブフレーム画像信号を生成する必要がある。また、動き補間画像処理回路に入力されるベース画像信号の解像度も投写解像度と同様のため、表示素子の解像度が大きくなると、回路の高速化が困難または大規模化してしまう。 [1-3] Effect In the technique disclosed in Patent Document 1, it is necessary to generate three motion interpolation subframe image signals for each frame by the motion interpolation image processing circuit. Further, since the resolution of the base image signal input to the motion interpolation image processing circuit is the same as the projection resolution, it becomes difficult or large-scale to increase the speed of the circuit as the resolution of the display element increases.

一方、本実施の形態では、サブフレーム毎に動き補間画像処理回路を設けることで、各動き補間画像処理回路は１枚の動き補間サブフレーム画像信号だけを生成すればよい。また、動き補間画像処理回路に入力されるサブフレーム画像信号の解像度も投写解像度の１／４となるため、回路を容易に実現でき、回路規模を小さくすることができる。 On the other hand, in the present embodiment, by providing the motion interpolation image processing circuit for each subframe, each motion interpolation image processing circuit need only generate one motion interpolation subframe image signal. Further, since the resolution of the subframe image signal input to the motion interpolation image processing circuit is also 1/4 of the projection resolution, the circuit can be easily realized and the circuit scale can be reduced.

（実施の形態２）
［２−１］概要
図１６は、本実施の形態に係るプロジェクタの映像信号回路の構成を示す図である。実施の形態２の映像信号回路では、実施の形態１の映像信号回路における、動き補間画像処理回路Ｂ５２０ｂ〜動き補間画像処理回路Ｄ５２０ｄの内部の動きベクトル検出回路が削除され、外部に動きベクトル検出回路５４０が設けられる。そして、動きベクトル検出回路５４０にて得られた動きベクトルの情報が、動き補間画像処理回路Ｂ５２１ｂ〜動き補間画像処理回路Ｄ５２１ｄへ出力される。 (Embodiment 2)
[2-1] Overview FIG. 16 is a diagram showing a configuration of a video signal circuit of a projector according to the present embodiment. In the video signal circuit of the second embodiment, the motion vector detection circuit inside the motion interpolation image processing circuit B520b to the motion interpolation image processing circuit D520d in the video signal circuit of the first embodiment is deleted, and the motion vector detection circuit is externally deleted. 540 is provided. Then, the motion vector information obtained by the motion vector detection circuit 540 is output to the motion interpolation image processing circuit B521b to the motion interpolation image processing circuit D521d.

［２−２］動作
なお、図１６は、４倍密画像出力の場合の構成図である。この実施の形態２における映像信号回路の動作について、図１６とともに図１５を参照して説明する。 [2-2] Operation FIG. 16 is a configuration diagram in the case of 4x dense image output. The operation of the video signal circuit according to the second embodiment will be described with reference to FIG. 16 and FIG.

解像度変換回路５０１は、入力された映像信号を、図９のベース画像信号と同じ解像度へ変換する回路である。解像度変換回路５０１は、ベース画像信号と同じ解像度の画像信号を、リサンプリング回路５１１及び動きベクトル検出回路５４０に出力する。 The resolution conversion circuit 501 is a circuit that converts the input video signal to the same resolution as the base image signal of FIG. The resolution conversion circuit 501 outputs an image signal having the same resolution as the base image signal to the resampling circuit 511 and the motion vector detection circuit 540.

リサンプリング回路５１１は、解像度変換回路５０１から出力されるベース画像信号と同じ解像度の画像信号を、図１２のように互いに異なるサンプル位置でリサンプルすることにより４枚のサブフレーム画像信号を作成する。具体的には、実施の形態１と同様に、図１５に示すように、ベース画像信号６００、６１０、６２０に基づき、第１サブフレーム画像信号６０１、６１１、６２１、第２サブフレーム画像信号６０２、６１２、６２２、第３サブフレーム画像信号６０３、６１３、６２３及び第４サブフレーム画像信号６０４、６１４、６２４がそれぞれ作成される。 The resampling circuit 511 creates four subframe image signals by resampling image signals having the same resolution as the base image signal output from the resolution conversion circuit 501 at different sample positions as shown in FIG. .. Specifically, as in the first embodiment, as shown in FIG. 15, the first subframe image signals 601 and 611, 621 and the second subframe image signals 602 are based on the base image signals 600, 610 and 620. , 612, 622, third subframe image signals 603, 613, 623 and fourth subframe image signals 604, 614, 624, respectively.

動きベクトル検出回路５４０は、解像度変換回路５００から出力されるベース画像信号と同じ解像度の連続した２枚の画像信号から、映像の動きベクトルを検出する。検出された動きベクトルの情報は、動き補間画像処理回路Ｂ５２１ｂ、動き補間画像処理回路Ｃ５２１ｃ、及び動き補間画像処理回路Ｄ５２１ｄへ出力される。 The motion vector detection circuit 540 detects a motion vector of an image from two consecutive image signals having the same resolution as the base image signal output from the resolution conversion circuit 500. The detected motion vector information is output to the motion interpolation image processing circuit B521b, the motion interpolation image processing circuit C521c, and the motion interpolation image processing circuit D521d.

動き補間画像処理回路Ａ５２１ａには、リサンプリング回路５１１で作成された第１サブフレーム画像信号６０１、６１１、６２１が入力される。動き補間画像処理回路Ｂ５２１ｂには、リサンプリング回路５１１で作成された第２サブフレーム画像信号６０２、６１２、６２２が入力される。動き補間画像処理回路Ｃ５２１ｃには、リサンプリング回路５１１で作成された第３サブフレーム画像信号６０３、６１３、６２３が入力される。動き補間画像処理回路Ｄ５２１ｄには、リサンプリング回路５１１で作成された第４サブフレーム画像信号６０４、６１４、６２４が入力される。 The first subframe image signals 601, 611, and 621 created by the resampling circuit 511 are input to the motion interpolation image processing circuit A521a. The second subframe image signals 602, 612, and 622 created by the resampling circuit 511 are input to the motion interpolation image processing circuit B521b. The third subframe image signals 603, 613, and 623 created by the resampling circuit 511 are input to the motion interpolation image processing circuit C521c. The fourth subframe image signals 604, 614, and 624 created by the resampling circuit 511 are input to the motion interpolation image processing circuit D521d.

動き補間画像処理回路Ａ５２１ａは、入力された第１サブフレーム画像信号６０１、６１１を、そのまま、図１５の（ｃ）に示す動き補間サブフレーム画像信号６０５、６１５として出力する。このように、入力された第１サブフレーム画像信号６０１、６１１は、動き補間画像処理回路Ａ５２１ａをスルーする形になるが、動き補間画像処理回路Ａ５２１ａは、他の動き補間画像処理回路において信号処理時に生じる信号の遅延時間とタイミングを合わせるように機能する。 The motion interpolation image processing circuit A521a outputs the input first subframe image signals 601 and 611 as they are as the motion interpolation subframe image signals 605 and 615 shown in FIG. 15 (c). In this way, the input first subframe image signals 601 and 611 pass through the motion interpolation image processing circuit A521a, but the motion interpolation image processing circuit A521a performs signal processing in another motion interpolation image processing circuit. It functions to match the delay time and timing of the signal that sometimes occurs.

動き補間画像処理回路Ｂ５２１ｂは、動きベクトル検出回路５４０から入力される動きベクトルを用いて、第２サブフレーム画像信号６０２からフレームレートの４分の１の時間進んだ図１５の（ｃ）に示す動き補間サブフレーム画像信号６０６を生成し、出力する。 The motion interpolation image processing circuit B521b is shown in FIG. 15 (c), which is advanced from the second subframe image signal 602 by a quarter of the frame rate by using the motion vector input from the motion vector detection circuit 540. Motion interpolation Subframe image signal 606 is generated and output.

動き補間画像処理回路Ｃ５２１ｃは、動きベクトル検出回路５４０から入力される動きベクトルを用いて、第３サブフレーム画像信号６０３からフレームレートの２分の１の時間進んだ図１５の（ｃ）に示す動き補間サブフレーム画像信号６０７を生成し、出力する。 The motion interpolation image processing circuit C521c is shown in FIG. 15 (c), which is advanced from the third subframe image signal 603 by half the frame rate by using the motion vector input from the motion vector detection circuit 540. Motion interpolation Subframe image signal 607 is generated and output.

動き補間画像処理回路Ｄ５２１ｄは、動きベクトル検出回路５４０から入力される動きベクトルを用いて、第４サブフレーム画像信号６０４からフレームレートの４分の３の時間進んだ図１５の（ｃ）に示す動き補間サブフレーム画像信号６０８を生成し、出力する。 The motion interpolation image processing circuit D521d is shown in FIG. 15 (c), which is advanced from the fourth subframe image signal 604 by three-quarters of the frame rate by using the motion vector input from the motion vector detection circuit 540. Motion interpolation Subframe image signal 608 is generated and output.

動き補間サブフレーム画像信号６１６、６１７、６１８についても同様に、動きベクトル検出回路５４０から入力される動きベクトルを用いて、第２サブフレーム画像信号６１２、第３サブフレーム画像信号６１３、第４サブフレーム画像信号６１４、からそれぞれ生成される。 Similarly, for the motion interpolation subframe image signals 616, 617, and 618, the second subframe image signal 612, the third subframe image signal 613, and the fourth sub are used by using the motion vector input from the motion vector detection circuit 540. It is generated from each of the frame image signals 614.

以降の映像信号回路の動作については、実施の形態１と同様であるので、その説明は省略する。 The subsequent operation of the video signal circuit is the same as that of the first embodiment, and thus the description thereof will be omitted.

［２−３］効果
本実施の形態の動き補間画像処理回路はベクトル検出回路を有しないため、回路規模を、実施の形態１と比較してより小さくすることができる。また、実施の形態１では、近接する画素にも関わらず各動き補間画像処理回路による動きベクトルの検出結果が異なってしまうと、映像品質の低下が発生する。しかし、本実施の形態では、動きベクトルの情報を各動き補間画像処理回路で共有しており、近接する画素は全て同じ動きベクトルの情報を持つため、かかる映像品質の低下は発生しない。 [2-3] Effect Since the motion interpolation image processing circuit of the present embodiment does not have the vector detection circuit, the circuit scale can be made smaller than that of the first embodiment. Further, in the first embodiment, if the detection result of the motion vector by each motion interpolation image processing circuit is different despite the adjacent pixels, the image quality is deteriorated. However, in the present embodiment, the motion vector information is shared by each motion interpolation image processing circuit, and all the adjacent pixels have the same motion vector information, so that the deterioration of the image quality does not occur.

なお、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において、種々の変更、置き換え、付加、省略などを行うことができる。 Since the above-described embodiment is for exemplifying the technology in the present disclosure, various changes, replacements, additions, omissions, etc. can be made within the scope of claims or the equivalent thereof.

本開示は、プロジェクタ等の投写型表示装置に適用できる。 The present disclosure can be applied to a projection type display device such as a projector.

１００ プロジェクタ
１１０ 発光管
１２０ リフレクタ
１３０ 光源
１６０ レンズ
１７０ ロッド
１８０ レンズ
１９０ ミラー
２００ フィールドレンズ
２１０ 空気層
２２０，２３０ ダイクロイック膜
２２１，２３１ プリズム
２７０，２８０，２９０ プリズム
３００ 投写光学系
４００ 平行平板ガラス
４０１ アクチュエータ
４０１ａ アクチュエータＡ
４０１ｂ アクチュエータＢ
４０１ｃ アクチュエータＣ
４０１ｄ アクチュエータＤ
４０２，４０２ａ，４０２ｂ，４０２ｃ，４０２ｄ 位置センサ
４０３ａ，４０３ｂ，４０３ｃ，４０３ｄ 位置検出回路
４０４ａ，４０４ｂ，４０４ｃ，４０４ｄ 駆動回路
４０５ マイクロコンピュータ
４０６ａ，４０６ｂ，４０６ｃ，４０６ｄ 連結部材
４０７，４０７ａ，４０７ｂ，４０７ｃ，４０７ｄ 可動部
４１０ ＤＭＤ駆動部
４２０ 画素シフトコントローラ
４３０ 画素シフト装置
５００，５０１ 解像度変換回路
５１０，５１１ リサンプリング回路
５２０ａ，５２１ａ 動き補間画像処理回路Ａ
５２０ｂ，５２１ｂ 動き補間画像処理回路Ｂ
５２０ｃ，５２１ｃ 動き補間画像処理回路Ｃ
５２０ｄ，５２１ｄ 動き補間画像処理回路Ｄ
５３０，５３０ａ，５３０ｂ，５３０ｃ ＤＭＤ
５４０ 動きベクトル検出回路
６００，６１０，６２０ ベース画像信号
６０１，６１１，６２１ 第１サブフレーム画像信号
６０２，６１２，６２２ 第２サブフレーム画像信号
６０３，６１３，６２３ 第３サブフレーム画像信号
６０４，６１４，６２４ 第４サブフレーム画像信号
６０５，６０６，６０７，６０８，６１５，６１６，６１７，６１８ 動き補間サブフレーム画像信号
７００ 投写面 100 Projector 110 Light emitting tube 120 Reflector 130 Light source 160 Lens 170 Rod 180 Lens 190 Mirror 200 Field lens 210 Air layer 220, 230 Dycroic film 221,231 Prism 270, 280, 290 Prism 300 Projection optical system 400 Parallel plate glass 401 Actuator 401a Actuator A
401b Actuator B
401c Actuator C
401d Actuator D
402, 402a, 402b, 402c, 402d Position sensor 403a, 403b, 403c, 403d Position detection circuit 404a, 404b, 404c, 404d Drive circuit 405 Microcomputer 406a, 406b, 406c, 406d Connecting member 407, 407a, 407b, 407c, 407d Movable unit 410 DMD drive unit 420 Pixel shift controller 430 Pixel shift device 500, 501 Resolution conversion circuit 510, 511 Resampling circuit 520a, 521a Motion interpolation image processing circuit A
520b, 521b Motion interpolation image processing circuit B
520c, 521c Motion interpolation image processing circuit C
520d, 521d Motion interpolation image processing circuit D
530, 530a, 530b, 530c DMD
540 Motion vector detection circuit 600,610,620 Base image signal 601,611,621 1st subframe image signal 602,612,622 2nd subframe image signal 603,613,623 3rd subframe image signal 604,614 624 4th subframe image signal 605,606,607,608,615,616,617,618 Motion interpolation subframe image signal 700 Projection surface

Claims (4)

光源からの光を映像信号に基づいて変調して生成した映像光を出射する表示素子と、前記表示素子から出射される前記映像光の光路を変更することにより投写画像の画素をシフトする画素シフト装置と、を備えた投写型表示装置であって、
前記投写画像の解像度を有する画像信号をリサンプリングして、前記表示素子の解像度を有する複数のサブフレーム画像信号を生成するリサンプリング回路と、
前記リサンプリング回路から出力される前記サブフレーム画像信号に対して動き補間画像処理を行う動き補間画像処理回路と、
前記動き補間画像処理回路から出力される動き補間処理されたサブフレーム画像信号が供給される画素シフトコントローラと、を備え、
前記画素シフトコントローラは、前記動き補間処理されたサブフレーム画像信号に基づいて、前記表示素子と前記画素シフト装置を所定のタイミングで駆動し、前記表示素子から出射される前記投写画像を投写面上に画素シフトして表示する、投写型表示装置。 A pixel shift that shifts the pixels of the projected image by changing the optical path of the image light emitted from the display element and the display element that emits the image light generated by modulating the light from the light source based on the image signal. A projection type display device equipped with a device,
A resampling circuit that resamples an image signal having the resolution of the projected image and generates a plurality of subframe image signals having the resolution of the display element.
A motion interpolation image processing circuit that performs motion interpolation image processing on the subframe image signal output from the resampling circuit, and a motion interpolation image processing circuit.
A pixel shift controller for supplying a motion-interpolated subframe image signal output from the motion-interpolated image processing circuit is provided.
The pixel shift controller drives the display element and the pixel shift device at predetermined timings based on the motion-interpolated subframe image signal, and projects the projected image emitted from the display element on the projection surface. A projection type display device that shifts pixels to and displays. 前記動き補間画像処理回路は、前記サブフレーム画像信号の動きベクトルを検出し、前記動きベクトルを用いて、前記サブフレーム画像信号に対して前記動き補間画像処理を行う、請求項１に記載の投写型表示装置。 The projection according to claim 1, wherein the motion interpolation image processing circuit detects a motion vector of the subframe image signal and performs the motion interpolation image processing on the subframe image signal using the motion vector. Type display device. 前記映像信号を前記投写画像の解像度を有する前記画像信号に変換する解像度変換回路をさらに備える、請求項１に記載の投写型表示装置。 The projection type display device according to claim 1, further comprising a resolution conversion circuit that converts the video signal into the image signal having the resolution of the projected image. 前記解像度変換回路から得られる前記画像信号の動きベクトルを検出する動きベクトル検出回路をさらに備え、
前記動き補間画像処理回路は、前記動きベクトル検出回路からの前記動きベクトルに基づいて前記動き補間画像処理を行う、請求項３に記載の投写型表示装置。 A motion vector detection circuit for detecting a motion vector of the image signal obtained from the resolution conversion circuit is further provided.
The projection type display device according to claim 3, wherein the motion interpolation image processing circuit performs the motion interpolation image processing based on the motion vector from the motion vector detection circuit.
JP2016114943A 2015-07-16 2016-06-09 Projection type display device Active JP6757885B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/183,328 US10091477B2 (en) 2015-07-16 2016-06-15 Projection image display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015142200 2015-07-16
JP2015142200 2015-07-16

Publications (2)

Publication Number Publication Date
JP2017027024A JP2017027024A (en) 2017-02-02
JP6757885B2 true JP6757885B2 (en) 2020-09-23

Family

ID=57946503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016114943A Active JP6757885B2 (en) 2015-07-16 2016-06-09 Projection type display device

Country Status (1)

Country Link
JP (1) JP6757885B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6508260B2 (en) * 2017-06-21 2019-05-08 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP6685264B2 (en) 2017-10-04 2020-04-22 キヤノン株式会社 Projection apparatus, control method thereof, and projection system
JP7309360B2 (en) 2018-12-27 2023-07-18 キヤノン株式会社 Image projection device and its control method
JP7052784B2 (en) * 2019-09-30 2022-04-12 セイコーエプソン株式会社 Optical devices, projectors, and methods of controlling optical devices
JP2024034291A (en) * 2022-08-31 2024-03-13 株式会社Ｊｖｃケンウッド Optical path control device, display divice, and optical path control method
JP2024034346A (en) * 2022-08-31 2024-03-13 株式会社Ｊｖｃケンウッド Display device and method for display

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657603B1 (en) * 1999-05-28 2003-12-02 Lasergraphics, Inc. Projector with circulating pixels driven by line-refresh-coordinated digital images
JP3722204B2 (en) * 2000-06-16 2005-11-30 シャープ株式会社 Projection-type image display device
JP2004177575A (en) * 2002-11-26 2004-06-24 Sharp Corp Liquid crystal display device
US8340185B2 (en) * 2006-06-27 2012-12-25 Marvell World Trade Ltd. Systems and methods for a motion compensated picture rate converter
JP2008191300A (en) * 2007-02-02 2008-08-21 Matsushita Electric Ind Co Ltd Video image processor and display device
JP4418827B2 (en) * 2007-05-16 2010-02-24 三菱電機株式会社 Image display apparatus and method, and image generation apparatus and method
JP2009071444A (en) * 2007-09-11 2009-04-02 Olympus Corp Pixel shift display device, pixel shift display method, and pixel shift display program
JP2009135847A (en) * 2007-12-03 2009-06-18 Hitachi Ltd Video processor and frame rate conversion method
JP2011033805A (en) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd Video controller, projection-type video display device, and video display system
JP6390944B2 (en) * 2013-05-20 2018-09-19 パナソニックＩｐマネジメント株式会社 Projection display device

Also Published As

Publication number Publication date
JP2017027024A (en) 2017-02-02

Similar Documents

Publication Publication Date Title
US9253431B2 (en) Projection video display apparatus
JP6757885B2 (en) Projection type display device
JP6364609B2 (en) Projection-type image display device and image signal generation device
JP6484799B2 (en) Projection type image display apparatus and adjustment method
US10091477B2 (en) Projection image display apparatus
JP6432744B2 (en) Optical member driving device and projection type image display device
US9823466B2 (en) Optical path changing device and projection image display apparatus
JP2024086828A (en) Projection type image display device and control method therefor
US9456207B2 (en) Projection display apparatus
JP2017223718A (en) Projection type video display device, stack projection display system, and blending projection display system
US20240295801A1 (en) Projector and control apparatus
JP2017016106A (en) Optical path change apparatus and projection type video display
JP5509904B2 (en) projector
US9575397B2 (en) Optical member driving device and projection image display apparatus
JP2007072031A (en) Projector
JP2012181479A (en) Image forming device
CN106131522A (en) A kind of multi-screen projector equipment and method
CN114518682B (en) Optical device and display device
JP7267713B2 (en) PROJECTION DEVICE, CONTROL METHOD THEREOF, AND PROGRAM
JP6322806B2 (en) Projection display device
CN114518683B (en) Optical device driving method, optical system and display device
JPWO2021256423A5 (en)
JP2023047820A (en) Optical path-changing device and projection image display device
JP2023047818A (en) Optical path-changing device and projection image display device
JP2014174419A (en) Video projection device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R151 Written notification of patent or utility model registration

Ref document number: 6757885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151