JP6737166B2 - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
JP6737166B2
JP6737166B2 JP2016248069A JP2016248069A JP6737166B2 JP 6737166 B2 JP6737166 B2 JP 6737166B2 JP 2016248069 A JP2016248069 A JP 2016248069A JP 2016248069 A JP2016248069 A JP 2016248069A JP 6737166 B2 JP6737166 B2 JP 6737166B2
Authority
JP
Japan
Prior art keywords
transistor
gate
circuit board
wiring pattern
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016248069A
Other languages
Japanese (ja)
Other versions
JP2018101734A (en
Inventor
研一 澤田
研一 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016248069A priority Critical patent/JP6737166B2/en
Publication of JP2018101734A publication Critical patent/JP2018101734A/en
Application granted granted Critical
Publication of JP6737166B2 publication Critical patent/JP6737166B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Inverter Devices (AREA)

Description

本発明は半導体モジュールに関する。 The present invention relates to a semiconductor module.

半導体モジュールとして、回路基板と、回路基板に搭載された複数のトランジスタを備えたモジュールが知られている（特許文献１）。このような半導体モジュールでは、複数のトランジスタは、例えば電気的に配線されることによって、例えばインバータ回路（電力変換回路）といった所定の回路を構成している。複数のトランジスタを駆動するには、トランジスタのゲート電極パッドにゲート抵抗を介して制御信号を入力する必要がある。通常、ゲート抵抗などは、半導体モジュールに外付けされている。 As a semiconductor module, a module including a circuit board and a plurality of transistors mounted on the circuit board is known (Patent Document 1). In such a semiconductor module, the plurality of transistors form a predetermined circuit such as an inverter circuit (power conversion circuit) by being electrically wired, for example. In order to drive a plurality of transistors, it is necessary to input a control signal to the gate electrode pad of the transistor via the gate resistance. Normally, the gate resistance and the like are externally attached to the semiconductor module.

特開２００１−８５６１２号公報JP, 2001-85612, A

複数のトランジスタを備える半導体モジュールにおいて、ゲート抵抗を外付けする場合には、トランジスタのゲート電極パッドとゲート抵抗との配線長が長くなる。配線長が長いとインダクタンスの影響でトランジスタを高速動作しにくい。これを解決するために、複数のトランジスタが搭載される回路基板に、ゲート抵抗を直接搭載することも考えられるが、その場合、ゲート抵抗の搭載領域を回路基板上に確保しなければならないため、半導体モジュールが大型化する傾向にある。 In a semiconductor module including a plurality of transistors, when the gate resistance is externally attached, the wiring length between the gate electrode pad of the transistor and the gate resistance becomes long. If the wiring is long, it is difficult to operate the transistor at high speed due to the influence of inductance. In order to solve this, it is possible to directly mount the gate resistor on the circuit board on which a plurality of transistors are mounted, but in that case, since the mounting region of the gate resistor must be secured on the circuit board, Semiconductor modules tend to be larger.

そこで、本発明は、高速動作を実現可能であって小型化が可能な半導体モジュールを提供することを目的とする。 Therefore, an object of the present invention is to provide a semiconductor module that can realize high-speed operation and can be downsized.

本発明の一側面に係る半導体モジュールは、第１回路基板と、上記第１回路基板に搭載される複数のトランジスタと、第２回路基板と、上記第２回路基板に搭載された少なくとも一つのゲート抵抗とを有する回路部品と、上記第１回路基板に搭載された複数の上記トランジスタを収容するケースと、を備え、上記回路部品は、複数の上記トランジスタに対応して配置されており、上記第２回路基板が上記第１回路基板に対して交差した状態で上記第１回路基板に固定されており、上記ケースのうち上記第１回路基板と対向する壁部には、上記回路部品に対応する開口部が形成されており、上記ケースは、上記開口部から上記第１回路基板に向けて延びており、上記回路部品を取り囲む筒部を有する。 A semiconductor module according to one aspect of the present invention includes a first circuit board, a plurality of transistors mounted on the first circuit board, a second circuit board, and at least one gate mounted on the second circuit board. A circuit component having a resistor; and a case for accommodating the plurality of transistors mounted on the first circuit board, wherein the circuit component is arranged corresponding to the plurality of transistors. Two circuit boards are fixed to the first circuit board in a state of intersecting the first circuit board, and a wall portion of the case facing the first circuit board corresponds to the circuit component. An opening is formed, and the case has a tubular portion that extends from the opening toward the first circuit board and surrounds the circuit component.

本発明によれば、高速動作を実現可能であって小型化が可能な半導体モジュールを提供できる。 According to the present invention, it is possible to provide a semiconductor module that can realize high-speed operation and can be downsized.

図１は、一形態に係る半導体モジュールを模式的に示す斜視図である。FIG. 1 is a perspective view schematically showing a semiconductor module according to one embodiment. 図２は、図１に示した半導体モジュールを上側からみた場合の透視図である。FIG. 2 is a perspective view of the semiconductor module shown in FIG. 1 when viewed from above. 図３は、図１に示した半導体モジュールが有する第１回路基板上の構成を示す模式図である。FIG. 3 is a schematic diagram showing a configuration on the first circuit board included in the semiconductor module shown in FIG. 図４は、図２のＩＶ―ＩＶ線に沿った断面図である。FIG. 4 is a sectional view taken along line IV-IV of FIG. 図５は、図２のＶ−Ｖ線に沿った断面図である。FIG. 5 is a sectional view taken along the line VV of FIG. 図６は、回路部品としてのゲート基板を一方の面からみた図面である。FIG. 6 is a view of a gate substrate as a circuit component viewed from one side. 図７は、図６に示したゲート基板を、図６のＡ方向からみた側面図である。FIG. 7 is a side view of the gate substrate shown in FIG. 6 viewed from the direction A in FIG. 図８は、図６に示したゲート基板を、他方の面からみた図面である。FIG. 8 is a view of the gate substrate shown in FIG. 6 viewed from the other side. 図９は、図６に示したゲート基板を、図６のＢ方向からみた側面図である。FIG. 9 is a side view of the gate substrate shown in FIG. 6 viewed from the direction B in FIG. 図１０は、図１に示した半導体モジュールの等価回路としての電力変換回路を示す図面である。FIG. 10 is a diagram showing a power conversion circuit as an equivalent circuit of the semiconductor module shown in FIG. 図１１は、半導体モジュールが有するケースの変形例を示した図面である。FIG. 11 is a view showing a modified example of the case included in the semiconductor module.

以下、図面を参照して本発明の実施形態について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。 Embodiments of the present invention will be described below with reference to the drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description.

［本発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。 [Description of Embodiments of the Present Invention]
First, the contents of the embodiments of the present invention will be listed and described.

一形態に係る半導体モジュールは、第１回路基板と、上記第１回路基板に搭載される複数のトランジスタと、第２回路基板と、上記第２回路基板に搭載された少なくとも一つのゲート抵抗とを有する回路部品と、上記第１回路基板に搭載された複数の上記トランジスタを収容するケースと、を備え、上記回路部品は、複数の上記トランジスタに対応して配置されており、上記第２回路基板が上記第１回路基板に対して交差した状態で上記第１回路基板に固定されており、上記ケースのうち上記第１回路基板と対向する壁部には、上記回路部品に対応する開口部が形成されており、上記ケースは、上記開口部から上記第１回路基板に向けて延びており、上記回路部品を取り囲む筒部を有する。 A semiconductor module according to one aspect includes a first circuit board, a plurality of transistors mounted on the first circuit board, a second circuit board, and at least one gate resistor mounted on the second circuit board. A circuit component having the circuit component and a case for accommodating the plurality of transistors mounted on the first circuit board, wherein the circuit component is arranged corresponding to the plurality of transistors. Is fixed to the first circuit board in a state of intersecting with the first circuit board, and an opening corresponding to the circuit component is formed in a wall portion of the case facing the first circuit board. The case is formed and extends from the opening toward the first circuit board, and has a tubular portion that surrounds the circuit component.

上記半導体モジュールは、ゲート抵抗を有する回路部品を有し、その回路部品は、上記第２回路基板が上記第１回路基板に対して交差した状態で上記第１回路基板に固定されている。そのため、例えば、ゲート抵抗を半導体モジュールの外部に設けた場合より、複数のトランジスタと、ゲート抵抗との配線長を短くすることが可能である。その結果、複数のトランジスタと、ゲート抵抗との配線に起因するインダクタンスが低減されるので、半導体モジュールを高速動作可能である。更に、回路部品は、上記第２回路基板が上記第１回路基板に対して交差した状態で上記第１回路基板に固定していることから、第１回路基板における回路部品の配置領域を低減でき、第１回路基板を小型化できる。その結果、半導体モジュールの小型化が図れる。 The semiconductor module has a circuit component having a gate resistance, and the circuit component is fixed to the first circuit board with the second circuit board intersecting the first circuit board. Therefore, for example, it is possible to reduce the wiring length between the plurality of transistors and the gate resistance, as compared with the case where the gate resistance is provided outside the semiconductor module. As a result, the inductance due to the wiring between the plurality of transistors and the gate resistance is reduced, so that the semiconductor module can operate at high speed. Further, since the circuit component is fixed to the first circuit substrate in a state where the second circuit substrate intersects with the first circuit substrate, it is possible to reduce the arrangement area of the circuit component on the first circuit substrate. The first circuit board can be downsized. As a result, the semiconductor module can be downsized.

上記回路部品は、上記第２回路基板が上記第１回路基板に対して垂直な状態となるように上記第１回路基板に固定されていてもよい。これにより、第１回路基板における回路部品の配置領域を更に低減できる。そのため、より小型の半導体モジュールを実現可能である。 The circuit component may be fixed to the first circuit board so that the second circuit board is perpendicular to the first circuit board. As a result, the area where the circuit components are arranged on the first circuit board can be further reduced. Therefore, a smaller semiconductor module can be realized.

上記回路部品は、隣接する上記トランジスタの間に配置されていてもよい。これにより、上記隣接するトランジスタと回路部品が有するゲート抵抗との配線長をより短くできる。 The circuit component may be arranged between the adjacent transistors. As a result, the wiring length between the adjacent transistor and the gate resistance of the circuit component can be further shortened.

複数の上記トランジスタは、上記回路部品を囲むように配置されていてもよい。これにより、複数の上記トランジスタと回路部品が有するゲート抵抗との配線長をより短くできる。 The plurality of transistors may be arranged so as to surround the circuit component. Thereby, the wiring length between the plurality of transistors and the gate resistance of the circuit component can be further shortened.

一形態において、複数の上記トランジスタのうち少なくとも一つの第１トランジスタは、電力変換回路の上アーム側のトランジスタであり、上記複数の上記トランジスタのうち少なくとも一つの第２トランジスタは、上記電力変換回路の下アーム側のトランジスタであり、上記少なくとも一つのゲート抵抗は、上記第１トランジスタに対応した第１ゲート抵抗及び上記第２トランジスタに対応した第２ゲート抵抗を有する複数のゲート抵抗であり、上記回路部品は、上記少なくとも一つの第１トランジスタ及び上記少なくとも一つの第２トランジスタに囲まれていてもよい。この構成では、半導体モジュールは、電力変換回路として機能する。上記回路部品が、上記少なくとも一つの第１トランジスタ及び上記少なくとも一つの第２トランジスタに囲まれていることから、第１トランジスタと第１ゲート抵抗との配線長、及び第２トランジスタと第２ゲート抵抗との配線長を短くすることが可能である。 In one aspect, at least one first transistor of the plurality of transistors is a transistor on an upper arm side of the power conversion circuit, and at least one second transistor of the plurality of transistors is of the power conversion circuit. A lower arm transistor, wherein the at least one gate resistor is a plurality of gate resistors having a first gate resistor corresponding to the first transistor and a second gate resistor corresponding to the second transistor, and The component may be surrounded by the at least one first transistor and the at least one second transistor. In this configuration, the semiconductor module functions as a power conversion circuit. Since the circuit component is surrounded by the at least one first transistor and the at least one second transistor, the wiring length between the first transistor and the first gate resistor, and the second transistor and the second gate resistor It is possible to shorten the wiring length between and.

一形態において、上記第１回路基板は、絶縁基板と、上記絶縁基板上に設けられた第１入力用配線パターン、第２入力用配線パターン、出力用配線パターン、第１ゲート配線パターン及び第２ゲート配線パターンと、を有し、複数の上記トランジスタのうち少なくとも一つの第１トランジスタは、上記第１トランジスタの第１主電極パッド、第２主電極パッド及びゲート電極パッドが上記第１入力用配線パターン、上記出力用配線パターン及び上記第１ゲート配線パターンに電気的に接続された状態で、上記第１回路基板に搭載されており、複数の上記トランジスタのうち少なくとも一つの第２トランジスタは、上記第２トランジスタの第１主電極パッド、第２主電極パッド及びゲート電極パッドが上記出力用配線パターン、上記第２入力用配線パターン及び上記第２ゲート配線パターンに電気的に接続された状態で、上記第１回路基板に搭載されており、上記少なくとも一つのゲート抵抗は、上記第１トランジスタに対応した第１ゲート抵抗及び上記第２トランジスタに対応した第２ゲート抵抗を有する複数のゲート抵抗であり、上記回路部品は、上記第１ゲート配線パターンに上記第１ゲート抵抗が電気的に接続されるとともに、上記第２ゲート配線パターンに上記第２ゲート抵抗が電気的に接続された状態で上記第１回路基板に固定されており、上記回路部品は、上記少なくとも一つの第１トランジスタ及び上記少なくとも一つの第２トランジスタに囲まれていてもよい。この構成では、半導体モジュールは、第１トランジスタが上アーム側のトランジスタであり、第２トランジスタが下アーム側のトランジスタである電力変換回路として機能する。上記回路部品が、上記少なくとも一つの第１トランジスタ及び上記少なくとも一つの第２トランジスタに囲まれていることから、第１トランジスタと第１ゲート抵抗との配線長、及び第２トランジスタと第２ゲート抵抗との配線長を短くすることが可能である。 In one aspect, the first circuit board includes an insulating substrate, a first input wiring pattern, a second input wiring pattern, an output wiring pattern, a first gate wiring pattern, and a second wiring pattern provided on the insulating substrate. A gate wiring pattern, wherein at least one first transistor of the plurality of transistors has a first main electrode pad, a second main electrode pad and a gate electrode pad of the first transistor as the first input wiring. The pattern, the output wiring pattern, and the first gate wiring pattern are electrically connected to the first circuit board, and at least one second transistor of the plurality of transistors is With the first main electrode pad, the second main electrode pad and the gate electrode pad of the second transistor electrically connected to the output wiring pattern, the second input wiring pattern and the second gate wiring pattern, The at least one gate resistor mounted on the first circuit board is a plurality of gate resistors having a first gate resistor corresponding to the first transistor and a second gate resistor corresponding to the second transistor. In the circuit component, the first gate resistor is electrically connected to the first gate wiring pattern, and the second gate resistor is electrically connected to the second gate wiring pattern. The circuit component may be fixed to one circuit board and may be surrounded by the at least one first transistor and the at least one second transistor. In this configuration, the semiconductor module functions as a power conversion circuit in which the first transistor is the upper arm side transistor and the second transistor is the lower arm side transistor. Since the circuit component is surrounded by the at least one first transistor and the at least one second transistor, the wiring length between the first transistor and the first gate resistor, and the second transistor and the second gate resistor It is possible to shorten the wiring length between and.

上記第１ゲート抵抗は、上記第２回路基板の一方の面に搭載され、上記第２ゲート抵抗は、上記第２回路基板の他方の面に搭載されていてもよい。第２回路基板の両面を利用して第１ゲート抵抗及び第２ゲート抵抗を配置することから、省スペース化が図れている。 The first gate resistor may be mounted on one surface of the second circuit board, and the second gate resistor may be mounted on the other surface of the second circuit board. Since the first gate resistance and the second gate resistance are arranged by using both surfaces of the second circuit board, space saving is achieved.

上記ケースには、上記筒部に連通する凹部が形成されていてもよい。これにより、筒部内に配置された回路部品への通気性が向上する。この場合、半導体モジュールを高速動作しても、ゲート抵抗を効率的に冷却可能である。 The case may be formed with a recess communicating with the tubular portion. Thereby, the air permeability to the circuit components arranged in the tubular portion is improved. In this case, the gate resistance can be efficiently cooled even if the semiconductor module is operated at high speed.

上記凹部は、上記ケースの一側壁から反対側の側壁まで延びていてもよい。これにより、筒部内に配置された回路部品への通気性が更に向上する。 The recess may extend from one side wall of the case to an opposite side wall. This further improves the air permeability to the circuit components arranged in the tubular portion.

上記トランジスタは、ダイオード内蔵型のトランジスタであってもよい。これにより、トランジスタとは別部品としてダイオードを配置しなくてもよい。そのため、第１回路基板におけるダイオード搭載領域が不要になるので、半導体モジュールを小さくできる。 The transistor may be a diode built-in transistor. Therefore, it is not necessary to dispose the diode as a separate component from the transistor. Therefore, the diode mounting area on the first circuit board is not necessary, and the semiconductor module can be made smaller.

上記トランジスタは、ＭＯＳＦＥＴであってもよい。ＭＯＳＦＥＴは、高速動作に適している。そのため、トランジスタがＭＯＳＦＥＴである形態は、半導体モジュールの高速動作に有効である。更にＭＯＳＦＥＴは、その構成上、ダイオードを内蔵しているため、前述したように、半導体モジュールの小さくできる。 The transistor may be a MOSFET. MOSFETs are suitable for high speed operation. Therefore, the mode in which the transistor is a MOSFET is effective for high-speed operation of the semiconductor module. Further, since the MOSFET has a built-in diode due to its structure, the size of the semiconductor module can be reduced as described above.

上記トランジスタの材料は、ワイドバンドギャップ半導体を含み得る。 The material of the transistor may include a wide band gap semiconductor.

［本願発明の実施形態の詳細］
本発明の実施形態の具体例を、以下に図面を参照しつつ説明する。本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。 [Details of Embodiment of Present Invention]
Specific examples of embodiments of the present invention will be described below with reference to the drawings. The present invention is not limited to these exemplifications, but is defined by the scope of the claims, and is intended to include meanings equivalent to the scope of the claims and all modifications within the scope. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description. The dimensional ratios in the drawings do not always match those in the description.

図１は、一形態に係る半導体モジュールを模式的に示す斜視図である。図２は、図１に示した半導体モジュールを上側からみた場合の透視図である。図２では、半導体モジュールの主要構成要素を示している。図３は、半導体モジュールが有する第１回路基板上の構成を示した模式図である。図４は、図２のＩＶ―ＩＶ線に沿った断面図である。図５は、図２のＶ−Ｖ線に沿った断面図である。以下の説明では、図１に示したＸ方向、Ｙ方向、Ｚ方向を使用する場合もある。Ｚ方向は、第１回路基板の厚さ方向に対応する。Ｘ方向及びＹ方向は、Ｚ方向に直交する方向であり、Ｘ方向とＹ方向は互いに直交している。 FIG. 1 is a perspective view schematically showing a semiconductor module according to one embodiment. FIG. 2 is a perspective view of the semiconductor module shown in FIG. 1 when viewed from above. FIG. 2 shows the main components of the semiconductor module. FIG. 3 is a schematic diagram showing the configuration on the first circuit board included in the semiconductor module. FIG. 4 is a sectional view taken along line IV-IV of FIG. FIG. 5 is a sectional view taken along the line VV of FIG. In the following description, the X direction, Y direction, and Z direction shown in FIG. 1 may be used. The Z direction corresponds to the thickness direction of the first circuit board. The X direction and the Y direction are directions orthogonal to the Z direction, and the X direction and the Y direction are orthogonal to each other.

半導体モジュール１は、第１回路基板１２と、４つの第１トランジスタＴｒ１、４つの第２トランジスタＴｒ２と、２つのゲート基板(回路部品)１４と、ケース１６とを備える。半導体モジュール１では、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の一端がケース１６から引き出されており、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の他端は、第１回路基板１２に接続されている。 The semiconductor module 1 includes a first circuit board 12, four first transistors Tr1, four second transistors Tr2, two gate boards (circuit components) 14, and a case 16. In the semiconductor module 1, one ends of the positive voltage input terminal 18, the negative voltage input terminal 20 and the output terminal 22 are drawn out from the case 16, and the other ends of the positive voltage input terminal 18, the negative voltage input terminal 20 and the output terminal 22 are connected to each other. , Connected to the first circuit board 12.

図２〜図５に示したように、第１回路基板１２は、絶縁基板１２１と、絶縁基板１２１上に形成されたＰパッド１２２、Ｏパッド１２３、Ｎパッド１２４、２つの第１制御用パッド１２５ａ及び２つの第２制御用パッド１２５ｂとを有する。第１回路基板１２は、２つの第１補助パッド１２６ａ及び２つの第２補助パッド１２６ｂを有してもよい。断らない限り、第１回路基板１２が第１補助パッド１２６ａ及び第２補助パッド１２６ｂを有する形態を説明する。 As shown in FIGS. 2 to 5, the first circuit board 12 includes an insulating substrate 121, P pads 122, O pads 123, N pads 124 formed on the insulating substrate 121, and two first control pads. 125a and two second control pads 125b. The first circuit board 12 may include two first auxiliary pads 126a and two second auxiliary pads 126b. Unless otherwise specified, the form in which the first circuit board 12 has the first auxiliary pad 126a and the second auxiliary pad 126b will be described.

絶縁基板１２１は例えばセラミックス基板である。絶縁基板１２１の材料の例は、ＡｌＮ、ＳｉＮ及びＡｌ２Ｏ３を含む。絶縁基板１２１の厚さ方向から見た形状は限定されないが、例えば矩形及び正方形が挙げられる。 The insulating substrate 121 is, for example, a ceramic substrate. Examples of the material of the insulating substrate 121 include AlN, SiN, and Al 2 O 3 . The shape of the insulating substrate 121 viewed from the thickness direction is not limited, but examples thereof include a rectangle and a square.

図２及び図３に示したように、Ｐパッド（第１入力用配線パターン）１２２及びＯパッド（出力用配線パターン）１２３及びＮパッド（第２入力用配線パターン）１２４は、Ｘ方向に延びており、例えば銅からなる導電層である。Ｙ方向において、Ｐパッド１２２、Ｏパッド１２３及びＮパッド１２４は、この順に離間して対向配置されている。図1に示した正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の他端（ケース１６内の端）は、Ｐパッド１２２、Ｏパッド１２３、Ｎパッド１２４に接続されている。例えば、Ｘ方向において、Ｐパッド１２２及びＮパッド１２４それぞれの同じ側の端部に正電圧入力端子１８及び負電圧入力端子２０が接続され、出力端子２２は、正電圧入力端子１８及び負電圧入力端子２０が配置されている側と反対側においてＯパッド１２３の端部に接続されている。 As shown in FIGS. 2 and 3, the P pad (first input wiring pattern) 122, the O pad (output wiring pattern) 123, and the N pad (second input wiring pattern) 124 extend in the X direction. And is a conductive layer made of copper, for example. In the Y direction, the P pad 122, the O pad 123, and the N pad 124 are arranged to face each other and spaced in this order. The other ends (ends inside the case 16) of the positive voltage input terminal 18, the negative voltage input terminal 20, and the output terminal 22 shown in FIG. 1 are connected to the P pad 122, the O pad 123, and the N pad 124. For example, in the X direction, the positive voltage input terminal 18 and the negative voltage input terminal 20 are connected to the ends of the P pad 122 and the N pad 124 on the same side, and the output terminal 22 is the positive voltage input terminal 18 and the negative voltage input. It is connected to the end of the O pad 123 on the side opposite to the side where the terminal 20 is arranged.

Ｏパッド１２３において、Ｐパッド１２２との対向領域には、Ｘ方向に離間して２つの凹部１２３ａが形成されている。各凹部１２３ａ内には、第１制御用パッド１２５ａと第１補助パッド１２６ａの組と、第２制御用パッド１２５ｂと第２補助パッド１２６ｂの組が配置されている。凹部１２３ａ内において、第１制御用パッド１２５ａ及び第１補助パッド１２６ａは、Ｐパッド１２２側（凹部１２３ａの開口側）に配置されている。第２制御用パッド１２５ｂ及び第２補助パッド１２６ｂは、凹部１２３ａの底部側に配置されている。 In the region of the O pad 123 facing the P pad 122, two recesses 123a are formed apart from each other in the X direction. A set of the first control pad 125a and the first auxiliary pad 126a and a set of the second control pad 125b and the second auxiliary pad 126b are arranged in each recess 123a. In the recess 123a, the first control pad 125a and the first auxiliary pad 126a are arranged on the P pad 122 side (the opening side of the recess 123a). The second control pad 125b and the second auxiliary pad 126b are arranged on the bottom side of the recess 123a.

第１制御用パッド１２５ａ、第２制御用パッド１２５ｂ、第１補助パッド１２６ａ及び第２補助パッド１２６ｂはＹ方向に延びており、例えば銅からなる導電層である。第１制御用パッド１２５ａと第１補助パッド１２６ａとは、Ｘ方向に離間して配置されており、例えば平行配置されている。同様に、第２制御用パッド１２５ｂと第２補助パッド１２６ｂとはＸ方向に離間して配置されており、例えば平行配置されている。 The first control pad 125a, the second control pad 125b, the first auxiliary pad 126a, and the second auxiliary pad 126b extend in the Y direction and are conductive layers made of, for example, copper. The first control pad 125a and the first auxiliary pad 126a are arranged apart from each other in the X direction, and are arranged, for example, in parallel. Similarly, the second control pad 125b and the second auxiliary pad 126b are arranged apart from each other in the X direction, for example, in parallel.

第２制御用パッド１２５ｂは、第１補助パッド１２６ａと実質的に同じ直線上において、第１補助パッド１２６ａから離間して配置されている。第２補助パッド１２６ｂは、第１制御用パッド１２５ａと実質的に同じ直線上において、第１制御用パッド１２５ａから離間して配置されている。 The second control pad 125b is arranged on the substantially same straight line as the first auxiliary pad 126a and apart from the first auxiliary pad 126a. The second auxiliary pad 126b is arranged on the same straight line as the first control pad 125a and apart from the first control pad 125a.

Ｙ方向において、第１制御用パッド１２５ａ及び第１補助パッド１２６ａの組と、第２制御用パッド１２５ｂ及び第２補助パッド１２６ｂの組との間にゲート基板１４が配置されている。 In the Y direction, the gate substrate 14 is arranged between the set of the first control pad 125a and the first auxiliary pad 126a and the set of the second control pad 125b and the second auxiliary pad 126b.

第１トランジスタＴｒ１及び第２トランジスタＴｒ２は、同じ構成を有するトランジスタＴｒである。トランジスタＴｒは、本実施形態において、縦型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であり、ドレイン電極パッドＤＰ、ソース電極パッドＳＰ及びゲート電極パッドＧＰを有する。ソース電極パッドＳＰ及びゲート電極パッドＧＰは、ドレイン電極パッドＤＰと反対側に配置されており、ソース電極パッドＳＰ及びゲート電極パッドＧＰは互いに絶縁されている。ＭＯＳＦＥＴは、その構成上、内部にダイオードを有する。したがって、第１トランジスタＴｒ１及び第２トランジスタＴｒ２は、ダイオードを内蔵するトランジスタＴｒである。トランジスタＴｒ（第１トランジスタＴｒ１及び第２トランジスタＴｒ２）の材料の例は、ワイドバンドギャップ半導体、シリコンその他の半導体を含む。ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどを含む。 The first transistor Tr1 and the second transistor Tr2 are transistors Tr having the same configuration. In the present embodiment, the transistor Tr is a vertical MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), and has a drain electrode pad DP, a source electrode pad SP, and a gate electrode pad GP. The source electrode pad SP and the gate electrode pad GP are arranged on the side opposite to the drain electrode pad DP, and the source electrode pad SP and the gate electrode pad GP are insulated from each other. The MOSFET has a diode inside due to its configuration. Therefore, the first transistor Tr1 and the second transistor Tr2 are transistors Tr including a diode. Examples of the material of the transistor Tr (the first transistor Tr1 and the second transistor Tr2) include a wide band gap semiconductor, silicon and other semiconductors. Wide bandgap semiconductors have a bandgap larger than that of silicon. Examples of wide bandgap semiconductors include silicon carbide (SiC), gallium nitride (GaN), diamond, and the like.

４つの第１トランジスタＴｒ１は、Ｘ方向に離間して配置されている。具体的には、第１制御用パッド１２５ａ及び第１補助パッド１２６ａの組に対応して２つの第１トランジスタＴｒ１が配置されている。換言すれば、Ｘ方向において隣接す２つの第１トランジスタＴｒ１の間に第１制御用パッド１２５ａ及び第１補助パッド１２６ａの組が配置されている。同様に、４つの第２トランジスタＴｒ２は、Ｐパッド１２２にＸ方向に離間して配置されている。具体的には、第２制御用パッド１２５ｂ及び第２補助パッド１２６ｂの組に対応して２つの第２トランジスタＴｒ２が配置されている。換言すれば、Ｘ方向において、隣接する２つの第２トランジスタＴｒ２の間に第２制御用パッド１２５ｂ及び第２補助パッド１２６ｂの組が配置されている。 The four first transistors Tr1 are arranged apart from each other in the X direction. Specifically, two first transistors Tr1 are arranged corresponding to the set of the first control pad 125a and the first auxiliary pad 126a. In other words, the set of the first control pad 125a and the first auxiliary pad 126a is arranged between the two first transistors Tr1 adjacent to each other in the X direction. Similarly, the four second transistors Tr2 are arranged on the P pad 122 so as to be separated from each other in the X direction. Specifically, two second transistors Tr2 are arranged corresponding to the set of the second control pad 125b and the second auxiliary pad 126b. In other words, in the X direction, the set of the second control pad 125b and the second auxiliary pad 126b is arranged between two adjacent second transistors Tr2.

前述したように、Ｙ方向において、第１制御用パッド１２５ａ及び第１補助パッド１２６ａの組と、第２制御用パッド１２５ｂ及び第２補助パッド１２６ｂの組との間にゲート基板１４が配置されている。したがって、上記第１トランジスタＴｒ１及び第２トランジスタＴｒ２の配置では、Ｘ方向において、各ゲート基板１４の両側に第１トランジスタＴｒ１が配置されているとともに、各ゲート基板１４の両側に第２トランジスタＴｒ２も配置されている。更に、ゲート基板１４は、ゲート基板１４に対応して配置される２つの第１トランジスタＴｒ１及び２つの第２トランジスタＴｒ２に囲まれている。 As described above, the gate substrate 14 is disposed between the set of the first control pad 125a and the first auxiliary pad 126a and the set of the second control pad 125b and the second auxiliary pad 126b in the Y direction. There is. Therefore, in the arrangement of the first transistor Tr1 and the second transistor Tr2, the first transistors Tr1 are arranged on both sides of each gate substrate 14 in the X direction, and the second transistors Tr2 are arranged on both sides of each gate substrate 14 as well. It is arranged. Further, the gate substrate 14 is surrounded by two first transistors Tr1 and two second transistors Tr2 arranged corresponding to the gate substrate 14.

第１トランジスタＴｒ１は、図４及び図５に示したように、ドレイン電極パッドＤＰがＰパッド１２２に対向し且つ電気的に接続された状態でＰパッド１２２に搭載されている。ドレイン電極パッドＤＰとＰパッド１２２とは、例えば半田といった導電性接着材で接続され得る。第１トランジスタＴｒ１において、ドレイン電極パッドＤＰと反対側に配置されたソース電極パッドＳＰ及びゲート電極パッドＧＰは、図２及び図３に示したように、それぞれ導線を介してＯパッド１２３及び第１制御用パッド１２５ａに接続されている。第１トランジスタＴｒ１のソース電極パッドＳＰは、導線を介して第１補助パッド１２６ａにも接続されている。導線の例は、ワイヤ、リボンを含む。 As shown in FIGS. 4 and 5, the first transistor Tr1 is mounted on the P pad 122 with the drain electrode pad DP facing and electrically connected to the P pad 122. The drain electrode pad DP and the P pad 122 can be connected by a conductive adhesive material such as solder. In the first transistor Tr1, the source electrode pad SP and the gate electrode pad GP arranged on the side opposite to the drain electrode pad DP are, as shown in FIGS. 2 and 3, respectively, the O pad 123 and the first pad through the conducting wire. It is connected to the control pad 125a. The source electrode pad SP of the first transistor Tr1 is also connected to the first auxiliary pad 126a via a conductive wire. Examples of the conductive wire include a wire and a ribbon.

第２トランジスタＴｒ２は、図５に示したように、ドレイン電極パッドＤＰがＯパッド１２３に対向し且つ電気的に接続された状態でＯパッド１２３に搭載されている。ドレイン電極パッドＤＰとＯパッド１２３とは、例えば半田といった導電性接着材で接続され得る。第２トランジスタＴｒ２において、ドレイン電極パッドＤＰと反対側に配置されたソース電極パッドＳＰ及びゲート電極パッドＧＰは、図２及び図３に示したように、Ｎパッド１２４及び第２制御用パッド１２５ｂに導線を介して接続されている。第２トランジスタＴｒ２のソース電極パッドＳＰは、導線を介して第２補助パッド１２６ｂにも接続されている。導線の例は、ワイヤ、リボンを含む。 As shown in FIG. 5, the second transistor Tr2 is mounted on the O pad 123 in a state where the drain electrode pad DP faces the O pad 123 and is electrically connected thereto. The drain electrode pad DP and the O pad 123 can be connected by a conductive adhesive material such as solder. In the second transistor Tr2, the source electrode pad SP and the gate electrode pad GP arranged on the opposite side of the drain electrode pad DP are the N pad 124 and the second control pad 125b, as shown in FIGS. It is connected via a conductor. The source electrode pad SP of the second transistor Tr2 is also connected to the second auxiliary pad 126b via a conductive wire. Examples of the conductive wire include a wire and a ribbon.

ゲート基板１４は、図３に示したように、第１回路基板１２に対して垂直に固定されている。本明細書において、「垂直」とは、９０度に対して±１０度程度の許容範囲(誤差範囲)を含む概念である。ゲート基板１４について、図６〜図９を利用して説明する。図６〜図９では、ゲート基板１４と、第１回路基板１２との接続関係を示すために、第１回路基板１２の一部を図示している。図６は、ゲート基板１４を一方の面からみた図面である。図７は、ゲート基板１４を、図６のＡ方向からみた側面図である。図８は、ゲート基板１４を、他方の面からみた図面である。図９は、ゲート基板１４を、図６のＢ方向からみた側面図である。 The gate substrate 14 is fixed vertically to the first circuit substrate 12, as shown in FIG. In the present specification, “vertical” is a concept including an allowable range (error range) of about ±10 degrees with respect to 90 degrees. The gate substrate 14 will be described with reference to FIGS. 6 to 9. 6 to 9, a part of the first circuit board 12 is shown in order to show the connection relationship between the gate board 14 and the first circuit board 12. FIG. 6 is a view of the gate substrate 14 viewed from one side. FIG. 7 is a side view of the gate substrate 14 seen from the direction A in FIG. FIG. 8 is a view of the gate substrate 14 viewed from the other side. FIG. 9 is a side view of the gate substrate 14 seen from the direction B in FIG.

ゲート基板１４は、第２回路基板２４と、第１ゲート抵抗２６と、第２ゲート抵抗２８と、導電板３０Ａと、導電板３０Ｂと、導電板３２Ａと、導電板３２Ｂと、第１ゲート端子３４と、第２ゲート端子３６と、第１補助端子３８と、第２補助端子４０と、を有する。 The gate board 14 includes a second circuit board 24, a first gate resistor 26, a second gate resistor 28, a conductive plate 30A, a conductive plate 30B, a conductive plate 32A, a conductive plate 32B, and a first gate terminal. 34, a second gate terminal 36, a first auxiliary terminal 38, and a second auxiliary terminal 40.

第２回路基板２４は、絶縁基板２４１を有し、絶縁基板２４１の第１主面２４１ａ及び第２主面２４１ｂのそれぞれには、第１配線パターン２４２ａ、第２配線パターン２４２ｂ及び第３配線パターン２４３が形成されている。図６は、第１主面２４１ａ側からゲート基板１４をみた図に対応し、図８は、第２主面２４１ｂ側からゲート基板１４をみた図に対応する。 The second circuit board 24 has an insulating substrate 241, and a first wiring pattern 242a, a second wiring pattern 242b, and a third wiring pattern are formed on the first main surface 241a and the second main surface 241b of the insulating substrate 241, respectively. 243 is formed. FIG. 6 corresponds to a view of the gate substrate 14 from the first main surface 241a side, and FIG. 8 corresponds to a view of the gate substrate 14 from the second main surface 241b side.

絶縁基板２４１は、縁部２４１ｃ、縁部２４１ｄ、縁部２４１ｅ及び縁部２４１ｆを有する。縁部２４１ｅは、縁部２４１ｃと反対側に位置している。縁部２４１ｅ及び縁部２４１ｆは、縁部２４１ｃ及び縁部２４１ｄを繋いでおり、縁部２４１ｆは、縁部２４１ｅと反対側に位置している。絶縁基板２４１は、第１主面２４１ａの法線方向からみた場合、例えば矩形又は正方形を有する。絶縁基板２４１の材料の例は、絶縁基板１２１の場合と同様である。 The insulating substrate 241 has an edge 241c, an edge 241d, an edge 241e, and an edge 241f. The edge portion 241e is located on the opposite side of the edge portion 241c. The edge portion 241e and the edge portion 241f connect the edge portion 241c and the edge portion 241d, and the edge portion 241f is located on the opposite side of the edge portion 241e. The insulating substrate 241 has, for example, a rectangular shape or a square shape when viewed in the normal direction of the first main surface 241a. The example of the material of the insulating substrate 241 is the same as that of the insulating substrate 121.

ゲート基板１４における第１主面２４１ａ側の構成について説明する。 The configuration of the gate substrate 14 on the first main surface 241a side will be described.

図６、図７及び図９に示したように、第１配線パターン２４２ａ、第２配線パターン２４２ｂ及び第３配線パターン２４３は、第１主面２４１ａ上において縁部２４１ｃと縁部２４１ｄとの間に延在しており、例えば銅からなる導電層である。第１配線パターン２４２ａ及び第２配線パターン２４２ｂは、図６に示したように、縁部２４１ｅ寄りに形成されており、第３配線パターン２４３は、第１配線パターン２４２ａ及び第２配線パターン２４２ｂに対して、縁部２４１ｆ寄りに配置されている。図７に示したように、第１配線パターン２４２ａ及び第２配線パターン２４２ｂは、縁部２４１ｃから縁部１２１ｄに向かう方向（Ｚ方向）において、離間している。 As shown in FIGS. 6, 7, and 9, the first wiring pattern 242a, the second wiring pattern 242b, and the third wiring pattern 243 are located between the edge portion 241c and the edge portion 241d on the first main surface 241a. Is a conductive layer made of, for example, copper. As shown in FIG. 6, the first wiring pattern 242a and the second wiring pattern 242b are formed near the edge 241e, and the third wiring pattern 243 is formed on the first wiring pattern 242a and the second wiring pattern 242b. On the other hand, it is arranged near the edge 241f. As shown in FIG. 7, the first wiring pattern 242a and the second wiring pattern 242b are separated from each other in the direction from the edge portion 241c to the edge portion 121d (Z direction).

第１ゲート抵抗２６は、端子２６ａ及び端子２６ｂがそれぞれ第１配線パターン２４２ａ及び第２配線パターン２４２ｂに接続されることによって、第１回路基板１２に搭載されている。端子２６ａ及び端子２６ｂと第１配線パターン２４２ａ及び第２配線パターン２４２ｂとは、例えば半田といった導電性接着材で接続され得る。第１ゲート抵抗２６は、第１トランジスタＴｒ１に対応したゲート抵抗であり、第１ゲート抵抗２６の抵抗値は、第１トランジスタＴｒ１へのゲート信号に応じた値であればよい。 The first gate resistor 26 is mounted on the first circuit board 12 by connecting the terminals 26a and 26b to the first wiring pattern 242a and the second wiring pattern 242b, respectively. The terminals 26a and 26b may be connected to the first wiring pattern 242a and the second wiring pattern 242b with a conductive adhesive material such as solder. The first gate resistance 26 is a gate resistance corresponding to the first transistor Tr1, and the resistance value of the first gate resistance 26 may be any value according to the gate signal to the first transistor Tr1.

図６及び図７に示したように、第１配線パターン２４２ａの縁部２４１ｃ側の端部には導電板３０Ａの一端が接続されている。導電板３０Ａの他端は、第１制御用パッド１２５ａに接続されている。第１配線パターン２４２ａと導電板３０Ａ及び導電板３０Ａと第１制御用パッド１２５ａのそれぞれは例えば半田といった導電性接着材で接続され得る。 As shown in FIGS. 6 and 7, one end of the conductive plate 30A is connected to the end of the first wiring pattern 242a on the edge 241c side. The other end of the conductive plate 30A is connected to the first control pad 125a. The first wiring pattern 242a and the conductive plate 30A, and the conductive plate 30A and the first control pad 125a may be connected by a conductive adhesive material such as solder.

第２配線パターン２４２ｂの縁部２４１ｄ側の端部には、第１ゲート端子３４の一端が接続されている。第１ゲート端子３４の他端は、ケース１６の上面（後述する天板１６３）から引き出されている（図１参照）。 One end of the first gate terminal 34 is connected to an end of the second wiring pattern 242b on the edge 241d side. The other end of the first gate terminal 34 is drawn out from the upper surface of the case 16 (top plate 163 described later) (see FIG. 1 ).

第３配線パターン２４３の縁部２４１ｃ側の端部には、導電板３２Ａの一端が接続されている。導電板３２Ａの他端は、第１補助パッド１２６ａに接続されている。第３配線パターン２４３と導電板３２Ａ及び導電板３２Ａと第１補助パッド１２６ａのそれぞれは例えば半田といった導電性接着材で接続され得る。 One end of the conductive plate 32A is connected to the end of the third wiring pattern 243 on the edge 241c side. The other end of the conductive plate 32A is connected to the first auxiliary pad 126a. The third wiring pattern 243 and the conductive plate 32A and the conductive plate 32A and the first auxiliary pad 126a may be connected to each other by a conductive adhesive material such as solder.

次に、ゲート基板１４における第２主面２４１ｂ側の構成について説明する。 Next, the configuration of the gate substrate 14 on the second main surface 241b side will be described.

第２主面２４１ｂにおける、第１配線パターン２４２ａ、第２配線パターン２４２ｂ及び第３配線パターン２４３の構成は、図８に示したように、第１配線パターン２４２ａ及び第２配線パターン２４２ｂが縁部２４１ｆ寄りに配置され、第３配線パターン２４３が縁部２４１ｅ寄りに配置されている点以外は、第１主面２４１ａ側の構成と同様である。第１主面２４１ａと第２主面２４１ｂにおける第１配線パターン２４２ａ、第２配線パターン２４２ｂ及び第３配線パターン２４３の配置は互いに反転している。 The configuration of the first wiring pattern 242a, the second wiring pattern 242b, and the third wiring pattern 243 on the second main surface 241b is such that the first wiring pattern 242a and the second wiring pattern 242b are edge portions, as shown in FIG. The configuration is the same as that on the first main surface 241a side, except that the third wiring pattern 243 is arranged closer to 241f and the third wiring pattern 243 is arranged closer to the edge 241e. The arrangements of the first wiring patterns 242a, the second wiring patterns 242b, and the third wiring patterns 243 on the first main surface 241a and the second main surface 241b are mutually inverted.

第２ゲート抵抗２８は、端子２８ａ及び端子２８ｂがそれぞれ第１配線パターン２４２ａ及び第２配線パターン２４２ｂに接続されることによって、第２回路基板２４に搭載されている。端子２８ａ及び端子２８ｂと第１配線パターン２４２ａ及び第２配線パターン２４２ｂとは、例えば半田といった導電性接着材で接続され得る。第２ゲート抵抗２８は、第２トランジスタＴｒ２に対応したゲート抵抗であり、第２ゲート抵抗２８の抵抗値は、第２トランジスタＴｒ２へのゲート信号に応じた値であればよい。 The second gate resistor 28 is mounted on the second circuit board 24 by connecting the terminals 28a and 28b to the first wiring pattern 242a and the second wiring pattern 242b, respectively. The terminals 28a and 28b may be connected to the first wiring pattern 242a and the second wiring pattern 242b with a conductive adhesive material such as solder. The second gate resistance 28 is a gate resistance corresponding to the second transistor Tr2, and the resistance value of the second gate resistance 28 may be a value according to the gate signal to the second transistor Tr2.

図８及び図９に示したように、第１配線パターン２４２ａの縁部２４１ｃ側の端部には導電板３０Ｂの一端が接続されている。導電板３０Ｂの他端は、第２制御用パッド１２５ｂに接続されている。第１配線パターン２４２ａと導電板３０Ｂ及び導電板３０Ｂと第２制御用パッド１２５ｂのそれぞれは例えば半田といった導電性接着材で接続され得る。 As shown in FIGS. 8 and 9, one end of the conductive plate 30B is connected to the end of the first wiring pattern 242a on the edge 241c side. The other end of the conductive plate 30B is connected to the second control pad 125b. The first wiring pattern 242a and the conductive plate 30B, and the conductive plate 30B and the second control pad 125b may be connected by a conductive adhesive material such as solder.

第２配線パターン２４２ｂの縁部２４１ｄ側の端部には、第２ゲート端子３６の一端が接続されている。第２ゲート端子３６の他端は、ケース１６の上面から引き出されている（図１参照）。 One end of the second gate terminal 36 is connected to the end of the second wiring pattern 242b on the edge 241d side. The other end of the second gate terminal 36 is drawn out from the upper surface of the case 16 (see FIG. 1).

第３配線パターン２４３の縁部２４１ｃ側の端部には、導電板３２Ｂの一端が接続されている。導電板３２Ｂの他端は、第２補助パッド１２６ｂに接続されている。第３配線パターン２４３と導電板３２Ｂ及び導電板３２Ｂと第２補助パッド１２６ｂのそれぞれは例えば半田といった導電性接着材で接続され得る。 One end of the conductive plate 32B is connected to the end of the third wiring pattern 243 on the edge 241c side. The other end of the conductive plate 32B is connected to the second auxiliary pad 126b. The third wiring pattern 243 and the conductive plate 32B, and the conductive plate 32B and the second auxiliary pad 126b may be connected by a conductive adhesive material such as solder.

導電板３０Ａ、導電板３０Ｂ、導電板３２Ａ及び導電板３２Ｂは、ゲート基板１４を第１回路基板１２に搭載するための導電性接続部材である。導電板３０Ａ、導電板３０Ｂ、導電板３２Ａ及び導電板３２Ｂは、図７及び図９に示したように、一部が湾曲した形状を有してもよい。これにより、ゲート基板１４の振動を吸収してゲート基板１４を安定した状態で第１回路基板１２に固定可能である。 The conductive plate 30A, the conductive plate 30B, the conductive plate 32A, and the conductive plate 32B are conductive connecting members for mounting the gate board 14 on the first circuit board 12. The conductive plate 30A, the conductive plate 30B, the conductive plate 32A, and the conductive plate 32B may have a partially curved shape, as shown in FIGS. 7 and 9. Thereby, the vibration of the gate substrate 14 can be absorbed and the gate substrate 14 can be fixed to the first circuit substrate 12 in a stable state.

上記ゲート基板１４の構成及び第１回路基板１２への接続形態では、第１ゲート端子３４は、第１ゲート抵抗２６を介して第１トランジスタＴｒ１に電気的に接続されており、第２ゲート端子３６は、第２ゲート抵抗２８を介して第２トランジスタＴｒ２に電気的に接続されている。更に、第１補助端子３８は、第１トランジスタＴｒ１のソース電極パッドＳＰに電気的に接続されており、第２補助端子４０は、第２トランジスタＴｒ２のソース電極パッドＳＰに電気的に接続されている。 In the configuration of the gate substrate 14 and the connection form to the first circuit substrate 12, the first gate terminal 34 is electrically connected to the first transistor Tr1 via the first gate resistor 26, and the second gate terminal 34 is provided. 36 is electrically connected to the second transistor Tr2 via the second gate resistor 28. Further, the first auxiliary terminal 38 is electrically connected to the source electrode pad SP of the first transistor Tr1, and the second auxiliary terminal 40 is electrically connected to the source electrode pad SP of the second transistor Tr2. There is.

したがって、第１ゲート端子３４及び第２ゲート端子３６を利用して第１トランジスタＴｒ１及び第２トランジスタＴｒ２にゲート信号を供給可能であるとともに、第１補助端子３８及び第２補助端子４０を利用して、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のソース電極パッドＳＰの電位を取り出し得る。 Therefore, it is possible to supply the gate signal to the first transistor Tr1 and the second transistor Tr2 using the first gate terminal 34 and the second gate terminal 36, and to use the first auxiliary terminal 38 and the second auxiliary terminal 40. Thus, the potentials of the source electrode pads SP of the first transistor Tr1 and the second transistor Tr2 can be taken out.

図１、図２、図４及び図５を利用してケース１６について説明する。ケース１６は、第１回路基板１２及び第１回路基板１２に搭載された第１トランジスタＴｒ１及び第２トランジスタＴｒ２などを収容する。ケース１６は、底板１６１と、外囲ケース１６２と、天板１６３と、２つの筒部１６４とを有する。 The case 16 will be described with reference to FIGS. 1, 2, 4, and 5. The case 16 accommodates the first circuit board 12, the first transistor Tr1 and the second transistor Tr2 mounted on the first circuit board 12, and the like. The case 16 has a bottom plate 161, an outer case 162, a top plate 163, and two cylindrical portions 164.

底板１６１は、図２、図４及び図５に示したように、第１回路基板１２が搭載される板状部材である。底板１６１は熱伝導率の高い材料から構成された放熱板（ヒートシンク）であり、底板１６１の材料の例はアルミニウム、銅、モリブデン、タングステン、ＳｉＣ、及び、それらの化合物等である。第１回路基板１２は、図４及び図５に示したように、放熱層４２を介して底板１６１に固定されている。 The bottom plate 161 is a plate-shaped member on which the first circuit board 12 is mounted, as shown in FIGS. 2, 4, and 5. The bottom plate 161 is a heat dissipation plate (heat sink) made of a material having high thermal conductivity, and examples of the material of the bottom plate 161 are aluminum, copper, molybdenum, tungsten, SiC, and compounds thereof. As shown in FIGS. 4 and 5, the first circuit board 12 is fixed to the bottom plate 161 via the heat dissipation layer 42.

外囲ケース１６２は、側壁１６２ａ、側壁１６２ｂ、側壁１６２ｃ及び側壁１６２ｄを有する枠状体であり、第１回路基板１２の周囲を囲んで底板１６１に固定されている。側壁１６２ｂは、側壁１６２ａと反対側に位置している。側壁１６２ｃ及び側壁１６２ｄは、側壁１６２ａ及び側壁１６２ｂを繋いでおり、側壁１６２ｄは、側壁１６２ｂと反対側に位置している。外囲ケース１６２は、絶縁材料(例えば樹脂)からなる。 The outer case 162 is a frame-shaped body having a side wall 162a, a side wall 162b, a side wall 162c, and a side wall 162d, and is fixed to the bottom plate 161 so as to surround the periphery of the first circuit board 12. The side wall 162b is located on the opposite side of the side wall 162a. The side wall 162c and the side wall 162d connect the side wall 162a and the side wall 162b, and the side wall 162d is located on the opposite side of the side wall 162b. The outer case 162 is made of an insulating material (for example, resin).

天板１６３は、外囲ケース１６２の底板１６１と反対側の開口を塞ぐ部材であり、第１回路基板１２と対向する壁部である。天板１６３は、絶縁材料（例えば樹脂）からなる。天板１６３の材料は、外囲ケース１６２と同じ材料であり得る。天板１６３は、外囲ケース１６２と一体成形された構成を有してもよいし、例えば外囲ケース１６２とは別部材として形成され、外囲ケース１６２にネジ又は接着材で固定されていてもよい。天板１６３には、２つのゲート基板１４の配置位置に対応した開口部１６３ａが形成されている。 The top plate 163 is a member that closes the opening of the outer case 162 on the side opposite to the bottom plate 161, and is a wall portion that faces the first circuit board 12. The top plate 163 is made of an insulating material (for example, resin). The material of the top plate 163 may be the same as that of the outer casing 162. The top plate 163 may have a configuration integrally formed with the outer case 162, or may be formed as a separate member from the outer case 162 and fixed to the outer case 162 with a screw or an adhesive material. Good. The top plate 163 is formed with openings 163a corresponding to the positions where the two gate substrates 14 are arranged.

２つの筒部１６４のそれぞれは、対応する開口部１６３ａに連通して天板１６３に設けられており、開口部１６３ａから底板１６１側（第１回路基板１２側）に向けて延びている。筒部１６４の長さは、天板１６３と第１回路基板１２との間の距離と同じでもよいし、天板１６３と第１回路基板１２との距離より短く、筒部１６４と第１回路基板１２との間に若干隙間が生じる長さであってもよい。筒部１６４の端部が第１回路基板１２と接する場合は、筒部１６４は、例えば接着材で第１回路基板１２に固定されてもよい。 Each of the two cylindrical portions 164 is provided in the top plate 163 in communication with the corresponding opening 163a, and extends from the opening 163a toward the bottom plate 161 side (first circuit board 12 side). The length of the cylinder portion 164 may be the same as the distance between the top plate 163 and the first circuit board 12, or may be shorter than the distance between the top plate 163 and the first circuit board 12, and the length of the cylinder portion 164 and the first circuit board 12 may be smaller. The length may be such that a slight gap is formed between the substrate 12 and the substrate 12. When the end of the tubular portion 164 contacts the first circuit board 12, the tubular portion 164 may be fixed to the first circuit board 12 with an adhesive, for example.

筒部１６４は、対応するゲート基板１４を囲う囲いである。すなわち、ゲート基板１４は、筒部１６４の内側に配置されており、筒部１６４の周壁で囲われている。Ｚ方向からみた筒部１６４の形状は、図１に示したように、四角形状（矩形、正方形など）でもよいし、円形でもよい。Ｚ方向からみた筒部１６４の大きさは、ゲート基板１４を内側に配置可能な大きさであればよい。 The tubular portion 164 is an enclosure that surrounds the corresponding gate substrate 14. That is, the gate substrate 14 is arranged inside the tubular portion 164 and is surrounded by the peripheral wall of the tubular portion 164. The shape of the tubular portion 164 when viewed from the Z direction may be a quadrangular shape (rectangular shape, square shape, etc.) or a circular shape as shown in FIG. 1. The size of the cylindrical portion 164 viewed from the Z direction may be any size that allows the gate substrate 14 to be arranged inside.

ケース１６内には、図４に示したように、第１回路基板１２、第１回路基板１２上の第１トランジスタＴｒ１及び第２トランジスタＴｒ２などを埋設する樹脂部４４Ａが設けられていてもよい。樹脂部４４Ａの材料は、例えばシリコーン樹脂である。樹脂部４４Ａと天板１６３との間には、隙間が生じていてもよい。図４に示したように、筒部１６４の内側（ゲート基板１４の配設領域）にも樹脂部４４Ｂが設けられてもよい。樹脂部４４Ｂの材料は、樹脂部４４Ａの材料と同じとし得る。樹脂部４４Ｂの厚さは、樹脂部４４Ａの厚さより小さくてもよい。例えば、樹脂部４４Ｂは、第２回路基板２４より下方に配置されていればよい。これにより、ゲート基板１４がより安定して第１回路基板１２に固定され得る。樹脂部４４Ａを形成するために、ケース１６には、樹脂注入層の孔部が形成されていてもよい。この孔部は、樹脂注入後に塞げば良い。 As shown in FIG. 4, a resin portion 44A for embedding the first circuit board 12, the first transistor Tr1 and the second transistor Tr2 on the first circuit board 12, and the like may be provided in the case 16. .. The material of the resin portion 44A is, for example, silicone resin. A gap may be formed between the resin portion 44A and the top plate 163. As shown in FIG. 4, the resin portion 44B may be provided inside the tubular portion 164 (a region where the gate substrate 14 is provided). The material of the resin portion 44B may be the same as the material of the resin portion 44A. The thickness of the resin portion 44B may be smaller than the thickness of the resin portion 44A. For example, the resin portion 44B may be arranged below the second circuit board 24. Thereby, the gate substrate 14 can be more stably fixed to the first circuit substrate 12. In order to form the resin portion 44A, the case 16 may be provided with a hole portion of a resin injection layer. This hole may be closed after the resin is injected.

上記半導体モジュール１は、例えば、次のようにして製造され得る。第１回路基板１２上に、第１トランジスタＴｒ１及び第２トランジスタＴｒ２をそれぞれ前述したような配置で搭載し、それらを電気的に接続する。この際、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の端部を、Ｐパッド１２２、Ｎパッド１２４及びＯパッド１２３に接続しておく。第１トランジスタＴｒ１、第２トランジスタＴｒ２などが搭載された第１回路基板１２を底板１６１に固定した後、天板１６３が固定された外囲ケース１６２を底板１６１に固定する。この際、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の一端を、天板１６３から導出する。外囲ケース１６２と底板１６１とは例えばネジ止めでもよいし、接着材で固定してもよい。天板１６３に設けられた筒部１６４と第１回路基板１２とは例えば接着材で固定されてもよい。次いで、筒部１６４内にゲート基板１４を挿入し、ゲート基板１４と第１回路基板１２とを固定する。その後、外囲ケース１６２内に、樹脂部４４Ａの材料樹脂を注入し、樹脂部４４Ａを形成するとともに、筒部１６４内に樹脂部４４Ｂの材料樹脂を供給し、樹脂部４４Ｂを形成する。 The semiconductor module 1 can be manufactured, for example, as follows. The first transistor Tr1 and the second transistor Tr2 are mounted on the first circuit board 12 in the above-described arrangement and are electrically connected to each other. At this time, the ends of the positive voltage input terminal 18, the negative voltage input terminal 20, and the output terminal 22 are connected to the P pad 122, the N pad 124, and the O pad 123 in advance. After fixing the first circuit board 12 on which the first transistor Tr1 and the second transistor Tr2 are mounted to the bottom plate 161, the enclosure case 162 to which the top plate 163 is fixed is fixed to the bottom plate 161. At this time, one ends of the positive voltage input terminal 18, the negative voltage input terminal 20, and the output terminal 22 are led out from the top plate 163. The outer case 162 and the bottom plate 161 may be screwed, for example, or may be fixed with an adhesive. The cylindrical portion 164 provided on the top plate 163 and the first circuit board 12 may be fixed by, for example, an adhesive material. Next, the gate substrate 14 is inserted into the tubular portion 164, and the gate substrate 14 and the first circuit board 12 are fixed. Then, the resin material of the resin portion 44A is injected into the outer case 162 to form the resin portion 44A, and the material resin of the resin portion 44B is supplied into the cylindrical portion 164 to form the resin portion 44B.

或いは、天板１６３が外囲ケース１６２と別部材である形態では、第１回路基板１２上に、第１トランジスタＴｒ１、第２トランジスタＴｒ２、ゲート基板１４をそれぞれ前述したような配置で搭載し、それらを電気的に接続する。この際、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の端部を、Ｐパッド１２２、Ｎパッド１２４及びＯパッド１２３に接続しておく。次に、第１トランジスタＴｒ１、第２トランジスタＴｒ２などが搭載された第１回路基板１２を、底板１６１に固定する。続いて、外囲ケース１６２を底板１６１に固定した後、天板１６３で外囲ケース１６２の底板１６１と反対側の開口を塞ぐ。この際、正電圧入力端子１８、負電圧入力端子２０及び出力端子２２の一端を、天板１６３から導出する。その後、前述したようにして樹脂部４４Ａ及び樹脂部４４Ｂを形成する。 Alternatively, in the form in which the top plate 163 is a separate member from the surrounding case 162, the first transistor Tr1, the second transistor Tr2, and the gate substrate 14 are mounted on the first circuit board 12 in the above-described arrangements, respectively. Connect them electrically. At this time, the ends of the positive voltage input terminal 18, the negative voltage input terminal 20, and the output terminal 22 are connected to the P pad 122, the N pad 124, and the O pad 123 in advance. Next, the first circuit board 12 on which the first transistor Tr1 and the second transistor Tr2 are mounted is fixed to the bottom plate 161. Subsequently, after fixing the outer case 162 to the bottom plate 161, the top plate 163 closes the opening of the outer case 162 on the side opposite to the bottom plate 161. At this time, one ends of the positive voltage input terminal 18, the negative voltage input terminal 20, and the output terminal 22 are led out from the top plate 163. Then, the resin portion 44A and the resin portion 44B are formed as described above.

半導体モジュール１の製造方法の一例を説明したが、半導体モジュール１を製造できれば、上記製造方法に限定されない。 Although an example of the method of manufacturing the semiconductor module 1 has been described, the manufacturing method is not limited to the above as long as the semiconductor module 1 can be manufactured.

上記半導体モジュール１の構成では、４つの第１トランジスタＴｒ１は並列接続されており、第１トランジスタＴｒ１のドレイン電極パッドＤＰは、正電圧入力端子１８が接続されたＰパッド１２２に電気的に接続されているので、４つの第１トランジスタＴｒ１は、Ｐパッド１２２を介して正電圧入力端子１８に電気的に接続されている。４つの第２トランジスタＴｒ２は並列接続されており、第２トランジスタＴｒ２のソース電極パッドＳＰは、負電圧入力端子２０が接続されたＮパッド１２４に電気的に接続されているので、４つの第２トランジスタＴｒ２は、Ｎパッド１２４を介して負電圧入力端子２０に電気的に接続されている。更に、４つの第１トランジスタＴｒ１のソース電極パッドＳＰは、Ｏパッド１２３に電気的に接続され、４つの第２トランジスタＴｒ２のドレイン電極パッドＤＰは、Ｏパッド１２３に電気的に接続されている。したがって、並列接続された第１トランジスタＴｒ１の群と、並列接続された第２トランジスタＴｒ２の群とは、正電圧入力端子１８と負電圧入力端子２０との間に直列接続されている。Ｏパッド１２３には、出力端子２２が接続されているので、並列接続された第１トランジスタＴｒ１の群と、並列接続された第２トランジスタＴｒ２の群との直列回路における中間ノードは、出力端子２２に電気的に接続されている。 In the configuration of the semiconductor module 1, the four first transistors Tr1 are connected in parallel, and the drain electrode pad DP of the first transistor Tr1 is electrically connected to the P pad 122 to which the positive voltage input terminal 18 is connected. Therefore, the four first transistors Tr1 are electrically connected to the positive voltage input terminal 18 via the P pad 122. The four second transistors Tr2 are connected in parallel, and the source electrode pad SP of the second transistor Tr2 is electrically connected to the N pad 124 to which the negative voltage input terminal 20 is connected. The transistor Tr2 is electrically connected to the negative voltage input terminal 20 via the N pad 124. Further, the source electrode pads SP of the four first transistors Tr1 are electrically connected to the O pad 123, and the drain electrode pads DP of the four second transistors Tr2 are electrically connected to the O pad 123. Therefore, the group of first transistors Tr1 connected in parallel and the group of second transistors Tr2 connected in parallel are connected in series between the positive voltage input terminal 18 and the negative voltage input terminal 20. Since the output terminal 22 is connected to the O pad 123, the intermediate node in the series circuit of the group of the first transistors Tr1 connected in parallel and the group of the second transistors Tr2 connected in parallel is the output terminal 22. Is electrically connected to.

各ゲート基板１４に対応して設けられた２つの第１トランジスタＴｒ１のゲート電極パッドＧＰは、第１ゲート抵抗２６を介して第１ゲート端子３４に電気的に接続されている。更に、２つの第１トランジスタＴｒ１のソース電極パッドＳＰは、対応するゲート基板１３が有する第１補助端子３８に電気的に接続されている。同様に、各ゲート基板１４に対応して設けられた２つの第２トランジスタＴｒ２のゲート電極パッドＧＰは、第２ゲート抵抗２８を介して第２ゲート端子３６に電気的に接続されている。更に、２つの第２トランジスタＴｒ２のソース電極パッドＳＰは、対応するゲート基板１４が有する第２補助端子４０に電気的に接続されている。 The gate electrode pads GP of the two first transistors Tr1 provided corresponding to each gate substrate 14 are electrically connected to the first gate terminal 34 via the first gate resistor 26. Further, the source electrode pads SP of the two first transistors Tr1 are electrically connected to the first auxiliary terminals 38 of the corresponding gate substrate 13. Similarly, the gate electrode pads GP of the two second transistors Tr2 provided corresponding to each gate substrate 14 are electrically connected to the second gate terminal 36 via the second gate resistor 28. Further, the source electrode pads SP of the two second transistors Tr2 are electrically connected to the second auxiliary terminals 40 included in the corresponding gate substrate 14.

したがって、半導体モジュール１は、図１０に示した電力変換回路２として機能する。図１０では、半導体モジュール１の要素と対応する要素には同じ符号を付している。図１０では、便宜的にダイオードＤｉを第１トランジスタＴｒ１及び第２トランジスタＴｒ２とは分離して図示しているが、図１０のダイオードＤｉは、第１トランジスタＴｒ１及び第２トランジスタＴｒ２に内蔵されているダイオードである。図１０に示したように、半導体モジュール１において、第１トランジスタＴｒ１は電力変換回路２の上アームとして機能し、第２トランジスタＴｒ２は電力変換回路２の下アームとして機能する。 Therefore, the semiconductor module 1 functions as the power conversion circuit 2 shown in FIG. In FIG. 10, elements corresponding to those of the semiconductor module 1 are designated by the same reference numerals. Although the diode Di is illustrated separately from the first transistor Tr1 and the second transistor Tr2 in FIG. 10 for convenience, the diode Di in FIG. 10 is included in the first transistor Tr1 and the second transistor Tr2. It is a diode. As shown in FIG. 10, in the semiconductor module 1, the first transistor Tr1 functions as the upper arm of the power conversion circuit 2 and the second transistor Tr2 functions as the lower arm of the power conversion circuit 2.

半導体モジュール１は、同じ構成のゲート基板１４を２つ有する。したがって、半導体モジュール１は、第１ゲート端子３４及び第２ゲート端子３６を２つ有するため、図１０では、２つの第１トランジスタＴｒ１の組に対してそれぞれ一つの第１ゲート端子３４を図示している。第２ゲート端子３６についても同様である。ただし、２つの第１ゲート端子３４には、電力変換回路２における上アーム用のトランジスタに対するゲート信号として同じゲート信号が入力され、２つの第２ゲート端子３６には電力変換回路２における下アーム用のトランジスタに対するゲート信号として同じゲート信号が入力される。半導体モジュール１が２つのゲート基板１４を有することから、２つの第１補助端子３８及び２つの第２補助端子４０を有する。よって、図１０では、２つの第１トランジスタＴｒ１の組に対してそれぞれ一つの第１補助端子３８を図示している。第２補助端子４０についても同様である。ただし、２つの第１補助端子３８から取り出される電位は同じであり、２つの第２補助端子４０から取り出された電位は同じである。 The semiconductor module 1 has two gate substrates 14 having the same configuration. Therefore, since the semiconductor module 1 has two first gate terminals 34 and two second gate terminals 36, FIG. 10 illustrates one first gate terminal 34 for each pair of two first transistors Tr1. ing. The same applies to the second gate terminal 36. However, the same gate signal is input to the two first gate terminals 34 as a gate signal for the transistor for the upper arm in the power conversion circuit 2, and the two second gate terminals 36 are used for the lower arm in the power conversion circuit 2. The same gate signal is input as the gate signal for the transistor. Since the semiconductor module 1 has two gate substrates 14, it has two first auxiliary terminals 38 and two second auxiliary terminals 40. Therefore, in FIG. 10, one first auxiliary terminal 38 is shown for each set of two first transistors Tr1. The same applies to the second auxiliary terminal 40. However, the potentials extracted from the two first auxiliary terminals 38 are the same, and the potentials extracted from the two second auxiliary terminals 40 are the same.

半導体モジュール１は、ゲート基板１４が、第１回路基板１２に対して垂直に固定されている。ゲート基板１４には、第１ゲート抵抗２６及び第２ゲート抵抗２８が搭載されている。したがって、第１ゲート抵抗２６及び第２ゲート抵抗２８を半導体モジュールの外部に配置する場合より、第１トランジスタＴｒ１及び第２トランジスタＴｒ２の近くに、第１ゲート抵抗２６及び第２ゲート抵抗２８を配置できている。 In the semiconductor module 1, the gate board 14 is vertically fixed to the first circuit board 12. A first gate resistor 26 and a second gate resistor 28 are mounted on the gate substrate 14. Therefore, the first gate resistance 26 and the second gate resistance 28 are arranged closer to the first transistor Tr1 and the second transistor Tr2 than when the first gate resistance 26 and the second gate resistance 28 are arranged outside the semiconductor module. is made of.

これにより、第１トランジスタＴｒ１及び第２トランジスタＴｒ２と第１ゲート抵抗２６及び第２ゲート抵抗２８との配線長が短くなるので、インダクタンスを低減できる。更に、ゲート基板１４が、第１回路基板１２に対して垂直に固定されていることから、第１ゲート抵抗２６及び第２ゲート抵抗２８と、第１トランジスタＴｒ１及び第２トランジスタＴｒ２とを繋ぐ配線経路（以下、「信号用配線経路」と称す）の一部は、電力変換回路２において主電流が流れるＰパッド１２２及びＮパッド１２４とは同一平面上に位置しない。その結果、信号用配線経路に対して主電流に起因して生じる誘導インダクタンスの影響も低減できる。したがって、半導体モジュール１を高速動作（高周波動作）可能である。 As a result, the wiring length between the first transistor Tr1 and the second transistor Tr2 and the first gate resistance 26 and the second gate resistance 28 is shortened, so that the inductance can be reduced. Further, since the gate substrate 14 is fixed vertically to the first circuit substrate 12, the wiring connecting the first gate resistor 26 and the second gate resistor 28 to the first transistor Tr1 and the second transistor Tr2. A part of the path (hereinafter, referred to as “signal wiring path”) is not located on the same plane as the P pad 122 and the N pad 124 through which the main current flows in the power conversion circuit 2. As a result, it is possible to reduce the influence of the inductive inductance caused on the signal wiring path due to the main current. Therefore, the semiconductor module 1 can operate at high speed (high frequency operation).

信号用配線経路のインダクタンスを低減できていることから、インダクタンスの影響を考慮して第１ゲート抵抗２６及び第２ゲート抵抗２８の抵抗値を決定する際、第１ゲート抵抗２６及び第２ゲート抵抗２８の選択の自由度が向上している。 Since the inductance of the signal wiring path can be reduced, when determining the resistance values of the first gate resistance 26 and the second gate resistance 28 in consideration of the influence of the inductance, the first gate resistance 26 and the second gate resistance 26 The freedom of choice of 28 is improved.

上記信号用配線経路の一部が、Ｐパッド１２２及びＮパッド１２４と同一平面上にないことで信号用配線経路への、主電流からの影響を低減していることから、第１制御用パッド１２５ａを絶縁基板１２１上で、主電流の影響を抑制するように、Ｐパッド１２２及びＮパッド１２４と一定の距離を確保しながら引き回す必要がない。その結果、絶縁基板１２１（第１回路基板１２）を小さくできるとともに、第１トランジスタＴｒ１及び第２トランジスタＴｒ２をゲート基板１４の近くに集めて配置できるので、半導体モジュール１の小型化が図れる。 Since part of the signal wiring path is not on the same plane as the P pad 122 and the N pad 124, the influence of the main current on the signal wiring path is reduced. It is not necessary to route 125a on the insulating substrate 121 while securing a certain distance from the P pad 122 and the N pad 124 so as to suppress the influence of the main current. As a result, the insulating substrate 121 (first circuit substrate 12) can be made small, and the first transistor Tr1 and the second transistor Tr2 can be gathered and arranged near the gate substrate 14, so that the semiconductor module 1 can be miniaturized.

半導体モジュール１では、ゲート基板１４は、絶縁性の筒部１６４によって取り囲まれており、ケース１６における第１トランジスタＴｒ１及び第２トランジスタＴｒ２の収容空間とは実質的に分離されている。この点で、筒部１６４は隔壁として機能している。そのため、第１トランジスタＴｒ１及び第２トランジスタＴｒ２の近くにゲート基板１４を配置しても、第１トランジスタＴｒ１及び第２トランジスタＴｒ２と、第１ゲート抵抗２６及び第２ゲート抵抗２８とをより確実に絶縁できている。更に、例えば、第１トランジスタＴｒ１及び第２トランジスタＴｒ２などが搭載された第１回路基板１２をケース１６に収容した後に、ゲート基板１４を第１回路基板１２に搭載する形態では、筒部１６４によって、ゲート基板１４の搭載位置を確定し易い。 In the semiconductor module 1, the gate substrate 14 is surrounded by the insulating cylindrical portion 164, and is substantially separated from the accommodation space of the first transistor Tr1 and the second transistor Tr2 in the case 16. In this respect, the tubular portion 164 functions as a partition. Therefore, even if the gate substrate 14 is arranged near the first transistor Tr1 and the second transistor Tr2, the first transistor Tr1 and the second transistor Tr2, and the first gate resistor 26 and the second gate resistor 28 can be more reliably provided. It is insulated. Further, for example, in a mode in which the gate circuit board 14 is mounted on the first circuit board 12 after the first circuit board 12 on which the first transistor Tr1 and the second transistor Tr2 are mounted is housed in the case 16, the tubular portion 164 is used. It is easy to determine the mounting position of the gate substrate 14.

Ｘ方向において、各ゲート基板１４の両側には、２つの第１トランジスタＴｒ１及び２つの第２トランジスタＴｒ２が配置され、各ゲート基板１４は、２つの第１トランジスタＴｒ１及び２つの第２トランジスタＴｒ２で囲まれている。そのため、第１トランジスタＴｒ１及び第２トランジスタＴｒ２と第１ゲート抵抗２６及び第２ゲート抵抗２８との配線長をより短くできる。その結果、信号用配線経路のインダクタンスをより低減可能であることから、半導体モジュール１を高速動作可能である。 In the X direction, two first transistors Tr1 and two second transistors Tr2 are arranged on both sides of each gate substrate 14, and each gate substrate 14 includes two first transistors Tr1 and two second transistors Tr2. being surrounded. Therefore, the wiring length between the first transistor Tr1 and the second transistor Tr2 and the first gate resistance 26 and the second gate resistance 28 can be further shortened. As a result, the inductance of the signal wiring path can be further reduced, so that the semiconductor module 1 can operate at high speed.

第１トランジスタＴｒ１及び第２トランジスタＴｒ２が、ダイオードＤｉ（図１０参照）を内蔵したトランジスタ（具体的にはＭＯＳＦＥＴ）であることから、絶縁基板１２１上においてダイオード搭載領域を確保する必要がない。そのため、第１トランジスタＴｒ１及び第２トランジスタＴｒ２をより密集して配置できるので、より小さい第１回路基板１２を使用でき、半導体モジュール１を小型化可能である。 Since the first transistor Tr1 and the second transistor Tr2 are transistors (specifically MOSFETs) having the diode Di (see FIG. 10) built therein, it is not necessary to secure the diode mounting region on the insulating substrate 121. Therefore, the first transistor Tr1 and the second transistor Tr2 can be arranged more densely, so that a smaller first circuit board 12 can be used and the semiconductor module 1 can be miniaturized.

ＭＯＳＦＥＴは、ＩＧＢＴより高速動作が可能であり、前述したようにダイオードＤｉを内蔵している。したがって、半導体モジュール１の構成は、第１トランジスタＴｒ１及び第２トランジスタＴｒ２がＭＯＳＦＥＴである形態において、より有効である。 The MOSFET can operate at a higher speed than the IGBT, and has the diode Di built therein as described above. Therefore, the configuration of the semiconductor module 1 is more effective when the first transistor Tr1 and the second transistor Tr2 are MOSFETs.

第１トランジスタＴｒ１及び第２トランジスタＴｒ２の材料がワイドバンドギャップ半導体であれば、第１トランジスタＴｒ１及び第２トランジスタＴｒ２の耐圧性が向上する。ワイドバンドギャップ半導体を使用していることにより、シリコン材料適用のＭＯＳＦＥＴと比較して同様のオン抵抗で高圧特性を実現できる。そのため、半導体モジュール１を、電力変換回路２として使用しやすい。 If the materials of the first transistor Tr1 and the second transistor Tr2 are wide band gap semiconductors, the withstand voltage characteristics of the first transistor Tr1 and the second transistor Tr2 are improved. By using the wide band gap semiconductor, it is possible to realize high voltage characteristics with the same ON resistance as compared with the MOSFET using a silicon material. Therefore, the semiconductor module 1 is easy to use as the power conversion circuit 2.

ゲート基板１４の一方の面に、上アーム用の第１ゲート抵抗２６を配置して、他方の面に下アーム用の第２ゲート抵抗２８を配置しており、そのゲート基板１４は、第１回路基板１２に対して垂直に固定されている。したがって、第１ゲート抵抗２６及び第２ゲート抵抗２８を直接第１回路基板１２上に搭載する場合より省スペース化が図れているので、半導体モジュール１を小型化可能である。 The first gate resistor 26 for the upper arm is arranged on one surface of the gate substrate 14, and the second gate resistor 28 for the lower arm is arranged on the other surface thereof. It is fixed vertically to the circuit board 12. Therefore, space saving is achieved as compared with the case where the first gate resistor 26 and the second gate resistor 28 are directly mounted on the first circuit board 12, and the semiconductor module 1 can be miniaturized.

図６〜図９を利用して説明したように、ゲート基板１４が有する絶縁基板２４１の第１主面２４１ａ及び第２主面２４１ｂ上の構成を反転させている形態では、上アーム用のゲート信号と下アーム用のゲート信号との相互作用（干渉）を低減できている。 As described with reference to FIGS. 6 to 9, in the configuration in which the configuration on the first main surface 241a and the second main surface 241b of the insulating substrate 241 included in the gate substrate 14 is reversed, the gate for the upper arm is formed. The interaction (interference) between the signal and the gate signal for the lower arm can be reduced.

以上、本発明の種々の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲で、変形可能である。 Although various embodiments of the present invention have been described above, the present invention is not limited to the above embodiments and can be modified without departing from the spirit of the present invention.

例えば、図１１に示した半導体モジュール１Ａのように、ケース１６には、筒部１６４に連通する凹部４６が形成されていてもよい。凹部４６は、例えば、ケース１６の一つの側壁から反対側の側壁まで延在し得る。このような凹部４６が形成されていることで、ゲート基板１４への通気性が向上する。そのため、ゲート基板１４の冷却効率が高まる。半導体モジュール１を高速動作（高周波駆動）した際、ゲート基板１４はより発熱し易い。よって、ケース１６に凹部４６を設けた形態では、半導体モジュール１をより高速動作させやすい。 For example, as in the semiconductor module 1A shown in FIG. 11, the case 16 may be provided with a recess 46 communicating with the tubular portion 164. The recess 46 may extend, for example, from one sidewall of the case 16 to the opposite sidewall. By forming such a recess 46, the air permeability to the gate substrate 14 is improved. Therefore, the cooling efficiency of the gate substrate 14 is improved. When the semiconductor module 1 is operated at high speed (high frequency drive), the gate substrate 14 is more likely to generate heat. Therefore, in the case where the recess 46 is provided in the case 16, the semiconductor module 1 can be operated at a higher speed.

第１トランジスタＴｒ１及び第２トランジスタＴｒ２の配置状態は、図２〜図５に例示した形態に限定されない。同様に、絶縁基板１２１上の各種パッド（Ｐパッド１２２、Ｏパッド１２３、Ｎパッド１２４など）の配置状態及び形状も図２〜図５に例示した形態に限定されない。 The arrangement state of the first transistor Tr1 and the second transistor Tr2 is not limited to the form illustrated in FIGS. Similarly, the arrangement state and shape of various pads (P pad 122, O pad 123, N pad 124, etc.) on the insulating substrate 121 are not limited to those illustrated in FIGS. 2 to 5.

第１トランジスタＴｒ１、第２トランジスタＴｒ２、ゲート基板１４の数（及びそれに対応した筒部１６４の数）は一例であり、上記実施形態で例示した数に限定されない。半導体モジュールは、複数のトランジスタＴｒを備えておればよく、例えば、そのうちの少なくとも一つを第１トランジスタＴｒ１として使用し、残部のトランジスタを第２トランジスタＴｒ２として使用し得る。 The numbers of the first transistors Tr1, the second transistors Tr2, and the gate substrates 14 (and the corresponding numbers of the cylindrical portions 164) are examples, and are not limited to the numbers exemplified in the above embodiment. The semiconductor module may include a plurality of transistors Tr. For example, at least one of the transistors Tr can be used as the first transistor Tr1 and the remaining transistors can be used as the second transistor Tr2.

トランジスタ（第１トランジスタ及び第２トランジスタ）が、ダイオード内蔵型のトランジスタであるＭＯＳＦＥＴである場合を例にして説明したが、トランジスタは、例えばダイオードを内蔵しないＩＧＢＴでもよい。この場合でも、ゲート基板１４を、ＩＧＢＴの近くに配置可能であり、前述した信号用配線経路を短くできるので、ＩＧＢＴをより速く駆動可能であるとともに、半導体モジュールの小型化が可能である。 Although the case where the transistors (the first transistor and the second transistor) are MOSFETs that are diode-incorporated transistors has been described as an example, the transistors may be, for example, IGBTs that do not include a diode. Even in this case, since the gate substrate 14 can be arranged near the IGBT and the signal wiring path described above can be shortened, the IGBT can be driven faster and the semiconductor module can be downsized.

回路部品としてのゲート基板１４は、第１回路基板１２に対して交差していれば、第１回路基板１２に対して垂直に配置されていなくてもよい。ゲート基板１４は、第１回路基板１２に対して交差するとは、第１回路基板１２及び第２回路基板２４の厚さ方向が交わる配置であり、第１回路基板１２及び第２回路基板２４が非平行な状態を意味する。ゲート基板１４と、第１回路基板１２との間のなす角度（或いは、第１回路基板１２及び第２回路基板２４の厚さ方向の為す角度）は、ゲート基板１４が、図３に示したように、ゲート基板１４の外部出力端子（第１ゲート端子３４、第２ゲート端子３６等）がケース１６に接触することなく、第１回路基板１２の上方に開口した開口部１６３ａの外に突出するように固定されている範囲であればよい。 The gate substrate 14 as a circuit component does not have to be arranged vertically to the first circuit board 12 as long as it intersects with the first circuit board 12. The crossing of the gate circuit board 14 with respect to the first circuit board 12 is an arrangement in which the thickness directions of the first circuit board 12 and the second circuit board 24 intersect, and the first circuit board 12 and the second circuit board 24 are It means a non-parallel state. The angle formed between the gate board 14 and the first circuit board 12 (or the angle formed by the thickness directions of the first circuit board 12 and the second circuit board 24) is shown in FIG. 3 by the gate board 14. As described above, the external output terminals (first gate terminal 34, second gate terminal 36, etc.) of the gate board 14 project outside the opening 163a opened above the first circuit board 12 without contacting the case 16. It is only necessary that the range is fixed so that

ゲート基板１４には、第１ゲート抵抗２６及び第２ゲート抵抗２８に加えて他の素子（例えばダイオード）が搭載されていてもよい。 In addition to the first gate resistance 26 and the second gate resistance 28, another element (for example, a diode) may be mounted on the gate substrate 14.

半導体モジュールの等価回路が電力変換回路である場合を例にして説明したが、複数のトランジスタで構成される回路であればよい。 The case where the equivalent circuit of the semiconductor module is the power conversion circuit has been described as an example, but a circuit including a plurality of transistors may be used.

１，１Ａ…半導体モジュール、２…電力変換回路、１２…第１回路基板、１４…ゲート基板（回路部品）、１６…ケース、２４…第２回路基板、２６…第１ゲート抵抗、２８…第２ゲート抵抗、３４…第１ゲート端子、３６…第２ゲート端子、４６…凹部、１２１…絶縁基板、１２２…Ｐパッド（第１入力用配線パターン）、１２３…Ｏパッド（出力用配線パターン）、１２４…Ｎパッド（第２入力用配線パターン）、１２５ａ…第１制御用パッド（第１ゲート配線パターン）、１２５ｂ…第２制御用パッド（第２ゲート配線パターン）、１６２ａ…側壁、１６２ｂ…側壁、１６３…天板（回路基板と対向する壁部）、１６３ａ…開口部、１６４…筒部。 1, 1A... Semiconductor module, 2... Power conversion circuit, 12... First circuit board, 14... Gate board (circuit component), 16... Case, 24... Second circuit board, 26... First gate resistance, 28... 2 gate resistance, 34... First gate terminal, 36... Second gate terminal, 46... Recess, 121... Insulating substrate, 122... P pad (first input wiring pattern), 123... O pad (output wiring pattern) , 124... N pad (second input wiring pattern), 125a... First control pad (first gate wiring pattern), 125b... Second control pad (second gate wiring pattern), 162a... Side wall, 162b... Side walls, 163... Top plate (wall portion facing the circuit board), 163a... Opening portion, 164... Cylindrical portion.

Claims (12)

第１回路基板と、
前記第１回路基板に搭載される複数のトランジスタと、
第２回路基板と、前記第２回路基板に搭載された少なくとも一つのゲート抵抗とを有する回路部品と、
前記第１回路基板に搭載された複数の前記トランジスタを収容するケースと、
を備え、
前記回路部品は、複数の前記トランジスタに対応して配置されており、前記第２回路基板が前記第１回路基板に対して交差した状態で前記第１回路基板に固定されており、
前記ケースのうち前記第１回路基板と対向する壁部には、前記回路部品に対応する開口部が形成されており、
前記ケースは、前記開口部から前記第１回路基板に向けて延びており、前記回路部品を取り囲む筒部を有する、
半導体モジュール。 A first circuit board;
A plurality of transistors mounted on the first circuit board;
A circuit component having a second circuit board and at least one gate resistor mounted on the second circuit board;
A case that accommodates the plurality of transistors mounted on the first circuit board;
Equipped with
The circuit component is arranged corresponding to the plurality of transistors, and is fixed to the first circuit board in a state where the second circuit board intersects with the first circuit board,
An opening corresponding to the circuit component is formed in a wall portion of the case facing the first circuit board,
The case has a tubular portion that extends from the opening toward the first circuit board and surrounds the circuit component.
Semiconductor module. 前記回路部品は、前記第２回路基板が前記第１回路基板に対して垂直な状態となるように前記第１回路基板に固定されている、
請求項１に記載の半導体モジュール。 The circuit component is fixed to the first circuit board such that the second circuit board is in a state of being perpendicular to the first circuit board.
The semiconductor module according to claim 1. 前記回路部品は、隣接する前記トランジスタの間に配置されている、
請求項１又は２に記載の半導体モジュール。 The circuit component is arranged between the adjacent transistors.
The semiconductor module according to claim 1. 複数の前記トランジスタは、前記回路部品を囲むように配置されている、
請求項１から請求項３のいずれか１項に記載の半導体モジュール。 A plurality of the transistors are arranged so as to surround the circuit component,
The semiconductor module according to any one of claims 1 to 3. 複数の前記トランジスタのうち少なくとも一つの第１トランジスタは、電力変換回路の上アーム側のトランジスタであり、
複数の前記トランジスタのうち少なくとも一つの第２トランジスタは、前記電力変換回路の下アーム側のトランジスタであり、
前記少なくとも一つのゲート抵抗は、前記第１トランジスタに対応した第１ゲート抵抗及び前記第２トランジスタに対応した第２ゲート抵抗を有する複数のゲート抵抗であり、
前記回路部品は、前記少なくとも一つの第１トランジスタ及び前記少なくとも一つの第２トランジスタに囲まれている、
請求項１から請求項４のいずれか１項に記載の半導体モジュール。 At least one first transistor of the plurality of transistors is a transistor on the upper arm side of the power conversion circuit,
At least one second transistor of the plurality of transistors is a transistor on the lower arm side of the power conversion circuit,
The at least one gate resistance is a plurality of gate resistances having a first gate resistance corresponding to the first transistor and a second gate resistance corresponding to the second transistor,
The circuit component is surrounded by the at least one first transistor and the at least one second transistor,
The semiconductor module according to any one of claims 1 to 4. 前記第１回路基板は、
絶縁基板と、
前記絶縁基板上に設けられた第１入力用配線パターン、第２入力用配線パターン、出力用配線パターン、第１ゲート配線パターン及び第２ゲート配線パターンと、
を有し、
複数の前記トランジスタのうち少なくとも一つの第１トランジスタは、前記第１トランジスタの第１主電極パッド、第２主電極パッド及びゲート電極パッドが前記第１入力用配線パターン、前記出力用配線パターン及び前記第１ゲート配線パターンに電気的に接続された状態で、前記第１回路基板に搭載されており、
複数の前記トランジスタのうち少なくとも一つの第２トランジスタは、前記第２トランジスタの第１主電極パッド、第２主電極パッド及びゲート電極パッドが前記出力用配線パターン、前記第２入力用配線パターン及び前記第２ゲート配線パターンに電気的に接続された状態で、前記第１回路基板に搭載されており、
前記少なくとも一つのゲート抵抗は、前記第１トランジスタに対応した第１ゲート抵抗及び前記第２トランジスタに対応した第２ゲート抵抗を有する複数のゲート抵抗であり、
前記回路部品は、前記第１ゲート配線パターンに前記第１ゲート抵抗が電気的に接続されるとともに、前記第２ゲート配線パターンに前記第２ゲート抵抗が電気的に接続された状態で前記第１回路基板に固定されており、
前記回路部品は、前記少なくとも一つの第１トランジスタ及び前記少なくとも一つの第２トランジスタに囲まれている、
請求項１から請求項４のいずれか１項に記載の半導体モジュール。 The first circuit board is
An insulating substrate,
A first input wiring pattern, a second input wiring pattern, an output wiring pattern, a first gate wiring pattern and a second gate wiring pattern provided on the insulating substrate,
Have
In at least one first transistor of the plurality of transistors, a first main electrode pad, a second main electrode pad, and a gate electrode pad of the first transistor are the first input wiring pattern, the output wiring pattern, and the Mounted on the first circuit board in a state of being electrically connected to the first gate wiring pattern,
In at least one second transistor of the plurality of transistors, the first main electrode pad, the second main electrode pad, and the gate electrode pad of the second transistor are the output wiring pattern, the second input wiring pattern, and the second input wiring pattern. Mounted on the first circuit board in a state of being electrically connected to the second gate wiring pattern,
The at least one gate resistance is a plurality of gate resistances having a first gate resistance corresponding to the first transistor and a second gate resistance corresponding to the second transistor,
In the circuit component, the first gate resistance is electrically connected to the first gate wiring pattern, and the second gate resistance is electrically connected to the second gate wiring pattern. It is fixed to the circuit board,
The circuit component is surrounded by the at least one first transistor and the at least one second transistor,
The semiconductor module according to any one of claims 1 to 4. 前記第１ゲート抵抗は、前記第２回路基板の一方の面に搭載され、前記第２ゲート抵抗は、前記第２回路基板の他方の面に搭載されている、
請求項５又は請求項６に記載の半導体モジュール。 The first gate resistor is mounted on one surface of the second circuit board, and the second gate resistor is mounted on the other surface of the second circuit board.
The semiconductor module according to claim 5 or 6. 前記ケースには、前記筒部に連通する凹部が形成されている、
請求項１から請求項７のいずれか１項に記載の半導体モジュール。 The case is formed with a recess communicating with the tubular portion,
The semiconductor module according to any one of claims 1 to 7. 前記凹部は、前記ケースの一側壁から反対側の側壁まで延びている、
請求項８に記載の半導体モジュール。 The recess extends from one side wall of the case to an opposite side wall,
The semiconductor module according to claim 8. 前記トランジスタは、ダイオード内蔵型のトランジスタである、
請求項１から請求項９のいずれか１項に記載の半導体モジュール。 The transistor is a transistor with a built-in diode,
The semiconductor module according to any one of claims 1 to 9. 前記トランジスタは、ＭＯＳＦＥＴである、
請求項１から請求項１０のいずれか１項に記載の半導体モジュール。 The transistor is a MOSFET,
The semiconductor module according to any one of claims 1 to 10. 前記トランジスタの材料は、ワイドバンドギャップ半導体を含む、
請求項１から請求項１１のいずれか１項に記載の半導体モジュール。 The material of the transistor includes a wide band gap semiconductor,
The semiconductor module according to any one of claims 1 to 11.
JP2016248069A 2016-12-21 2016-12-21 Semiconductor module Active JP6737166B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016248069A JP6737166B2 (en) 2016-12-21 2016-12-21 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016248069A JP6737166B2 (en) 2016-12-21 2016-12-21 Semiconductor module

Publications (2)

Publication Number Publication Date
JP2018101734A JP2018101734A (en) 2018-06-28
JP6737166B2 true JP6737166B2 (en) 2020-08-05

Family

ID=62715594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016248069A Active JP6737166B2 (en) 2016-12-21 2016-12-21 Semiconductor module

Country Status (1)

Country Link
JP (1) JP6737166B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111970816B (en) * 2020-08-27 2022-01-25 合肥鑫晟光电科技有限公司 Drive circuit backboard, manufacturing method thereof and backlight module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4040838B2 (en) * 2000-12-18 2008-01-30 三菱電機株式会社 Power semiconductor device
JP2006066572A (en) * 2004-08-26 2006-03-09 Hitachi Ltd Power converter and its manufacturing method
US7768109B2 (en) * 2007-08-24 2010-08-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP4609504B2 (en) * 2008-03-04 2011-01-12 株式会社豊田自動織機 Electronics
JP5851599B2 (en) * 2012-05-18 2016-02-03 三菱電機株式会社 Power module

Also Published As

Publication number Publication date
JP2018101734A (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US11600602B2 (en) Semiconductor power module
JP6973406B2 (en) Semiconductor module
US10319671B2 (en) Semiconductor package with leadframe
JP6907931B2 (en) Semiconductor module
JP7516392B2 (en) Power Module
JP2020004929A (en) Semiconductor device
US11742333B2 (en) Semiconductor module
JP5285224B2 (en) Circuit equipment
JP6415467B2 (en) Wiring board and semiconductor module
WO2001082376A1 (en) Semiconductor device
JP6737166B2 (en) Semiconductor module
US20190074243A1 (en) Transistor package with three-terminal clip
JP6468984B2 (en) Semiconductor device
US6664629B2 (en) Semiconductor device
JP7491043B2 (en) Semiconductor Module
US11251162B2 (en) Semiconductor device with reduced thermal resistance
JP7370475B2 (en) power semiconductor module
JP6274380B1 (en) Semiconductor module
CN115411008A (en) Switching device, semiconductor device, and method for manufacturing switching device
JP2022049634A (en) Semiconductor element
CN117425962A (en) Bonding structure and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200629

R150 Certificate of patent or registration of utility model

Ref document number: 6737166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250