JP6730911B2 - Pulse power supply device and pulse generation method - Google Patents
Pulse power supply device and pulse generation method Download PDFInfo
- Publication number
- JP6730911B2 JP6730911B2 JP2016207916A JP2016207916A JP6730911B2 JP 6730911 B2 JP6730911 B2 JP 6730911B2 JP 2016207916 A JP2016207916 A JP 2016207916A JP 2016207916 A JP2016207916 A JP 2016207916A JP 6730911 B2 JP6730911 B2 JP 6730911B2
- Authority
- JP
- Japan
- Prior art keywords
- bouncer
- capacitor
- circuit
- main
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、パルス電源装置およびパルス発生方法に関する。 The present invention relates to a pulse power supply device and a pulse generation method.
パルス電源装置としては、例えば、特許文献１に記載のものが知られている。特許文献１に記載のパルス電源装置は、複数の半導体マルクス回路と、複数の半導体マルクス回路の各スイッチを同時にオン／オフさせる制御回路とを備える。このパルス電源装置では、制御回路が半導体マルクス回路の各スイッチを同時にオンさせることで、半導体マルクス回路の各コンデンサを直列接続した状態にして放電させることができ、各コンデンサの放電電圧の和に相当する出力パルスを発生させることができる。
As a pulse power supply device, for example, one described in
しかしながら、上記のパルス電源装置では、各コンデンサの放電が進むにつれて各コンデンサの両端電圧が低下し、放電波形（出力パルス波形）にサグが発生して、平坦度の高い出力パルスを得ることができないという問題がある。 However, in the above pulse power supply device, the voltage across each capacitor decreases as the discharge of each capacitor progresses, sag occurs in the discharge waveform (output pulse waveform), and an output pulse with high flatness cannot be obtained. There is a problem.
放電波形のサグを補償して平坦度の高い出力パルスを得るためには、ＰＷＭスイッチング等を用いる方法があるが、その方法では、スイッチング素子の数が多くなるので、動作が複雑になり信頼性が低下する。また、別の方法として、直列に挿入するコンデンサユニットの数を途中から増やす方法もあるが、この方法では、スイッチングの際にノイズが増大し、出力パルスの電圧変動が大きくなる。 In order to compensate the sag of the discharge waveform and obtain an output pulse with high flatness, there is a method using PWM switching or the like. However, in this method, the number of switching elements increases, so the operation becomes complicated and the reliability becomes high. Is reduced. As another method, there is a method of increasing the number of capacitor units to be inserted in series from the middle, but in this method, noise increases at the time of switching and the voltage fluctuation of the output pulse increases.
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、放電波形のサグを補償して平坦度の高い出力パルスを得ることができ、しかも、高信頼性・低ノイズ化を実現することが可能なパルス電源装置およびパルス発生方法を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to compensate for sag of a discharge waveform to obtain an output pulse with high flatness, and yet to provide high reliability and low noise. It is an object of the present invention to provide a pulse power supply device and a pulse generation method capable of realizing the above-mentioned characteristics.
上記課題を解決するために、本発明に係るパルス電源装置は、
互いに直列接続された複数の半導体マルクス回路を備え、前記半導体マルクス回路の主スイッチがオン状態のときに、前記主スイッチに直列接続された前記半導体マルクス回路の主コンデンサが放電してパルス出力を行うパルス電源装置であって、
前記複数の半導体マルクス回路のすべての半導体マルクス回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサ回路を備え、
前記バウンサ回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサコンデンサと、
前記バウンサコンデンサに並列接続された、バウンサリアクトルおよびバウンサスイッチからなる第１直列回路と、を備えることを特徴とする。
In order to solve the above problems, a pulse power supply device according to the present invention,
A plurality of semiconductor Marx circuits serially connected to each other are provided, and when the main switch of the semiconductor Marx circuit is in an ON state, the main capacitor of the semiconductor Marx circuit serially connected to the main switch discharges to perform pulse output. A pulse power supply,
All semiconductor Marx circuits of the plurality of semiconductor Marx circuits,
A bouncer circuit connected in series to the main switch and the main capacitor,
The bouncer circuit is
A bouncer capacitor connected in series with the main switch and the main capacitor,
A first series circuit including a bouncer reactor and a bouncer switch connected in parallel to the bouncer capacitor.
この構成によれば、バウンサ回路を備えることにより、放電波形のサグを補償して平坦度の高い出力パルスを得ることができる。また、この構成では、基本的にスイッチの追加は複数の半導体マルクス回路に対して少なくとも１つだけ（バウンサスイッチだけ）であり、バウンサコンデンサの電圧振動の周期（バウンサコンデンサの放電周期）当たり１回のスイッチングで済むので、高信頼性・低ノイズ化を実現することができる。 According to this configuration, by providing the bouncer circuit, the sag of the discharge waveform can be compensated and an output pulse with high flatness can be obtained. In addition, in this configuration, basically only at least one switch (only the bouncer switch) is added to a plurality of semiconductor Marx circuits, and the voltage oscillation cycle of the bouncer capacitor (bouncer capacitor discharge cycle). Since only one switching is required per time, high reliability and low noise can be realized.
上記課題を解決するために、本発明の他の実施形態に係るパルス電源装置は、
互いに直列接続された複数の半導体マルクス回路を備え、前記半導体マルクス回路の主スイッチがオン状態のときに、前記主スイッチに直列接続された前記半導体マルクス回路の主コンデンサが放電してパルス出力を行うパルス電源装置であって、
前記複数の半導体マルクス回路のうちの少なくとも１つの半導体マルクス回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサ回路を備え、
前記バウンサ回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサコンデンサと、
前記バウンサコンデンサに並列接続された、バウンサリアクトルおよびバウンサスイッチからなる第１直列回路と、を備え、
前記バウンサスイッチは、サイリスタと、前記サイリスタに逆並列接続されたダイオードと、を備えることを特徴とする。
In order to solve the above problems, a pulse power supply device according to another embodiment of the present invention,
A plurality of semiconductor Marx circuits serially connected to each other are provided, and when the main switch of the semiconductor Marx circuit is in an ON state, the main capacitor of the semiconductor Marx circuit serially connected to the main switch discharges to perform pulse output. A pulse power supply,
At least one semiconductor Marx circuit of the plurality of semiconductor Marx circuits,
A bouncer circuit connected in series to the main switch and the main capacitor,
The bouncer circuit is
A bouncer capacitor connected in series with the main switch and the main capacitor,
A first series circuit including a bouncer reactor and a bouncer switch connected in parallel to the bouncer capacitor,
The bouncer switch includes a thyristor and a diode connected in anti-parallel to the thyristor .
上記課題を解決するために、本発明の他の実施形態に係るパルス電源装置は、
互いに直列接続された複数の半導体マルクス回路を備え、前記半導体マルクス回路の主スイッチがオン状態のときに、前記主スイッチに直列接続された前記半導体マルクス回路の主コンデンサが放電してパルス出力を行うパルス電源装置であって、
前記複数の半導体マルクス回路のうちの少なくとも１つの半導体マルクス回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサ回路を備え、
前記バウンサ回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサコンデンサと、
前記バウンサコンデンサに並列接続された、バウンサリアクトルおよびバウンサスイッチからなる第１直列回路と、を備え、
前記半導体マルクス回路は、
高電位側入力端子、低電位側入力端子、高電位側出力端子および低電位側出力端子と、
前記高電位側入力端子−前記高電位側出力端子間に介装された充電スイッチと、
前記低電位側入力端子−前記低電位側出力端子間に介装された、前記主スイッチ、前記バウンサ回路および前記主コンデンサからなる第２直列回路と、
前記第２直列回路に並列接続された整流器と、を備え、
前記充電スイッチと前記主コンデンサと前記整流器とが直列接続されていることを特徴とする。
In order to solve the above problems, a pulse power supply device according to another embodiment of the present invention,
A plurality of semiconductor Marx circuits serially connected to each other are provided, and when the main switch of the semiconductor Marx circuit is in an ON state, the main capacitor of the semiconductor Marx circuit serially connected to the main switch discharges to perform pulse output. A pulse power supply,
At least one semiconductor Marx circuit of the plurality of semiconductor Marx circuits,
A bouncer circuit connected in series to the main switch and the main capacitor,
The bouncer circuit is
A bouncer capacitor connected in series with the main switch and the main capacitor,
A first series circuit including a bouncer reactor and a bouncer switch connected in parallel to the bouncer capacitor,
The semiconductor Marx circuit is
A high potential side input terminal, a low potential side input terminal, a high potential side output terminal and a low potential side output terminal,
A charging switch interposed between the high potential side input terminal and the high potential side output terminal;
A second series circuit including the main switch, the bouncer circuit, and the main capacitor, which is interposed between the low-potential-side input terminal and the low-potential-side output terminal;
A rectifier connected in parallel to the second series circuit,
The charging switch, the main capacitor, and the rectifier are connected in series .
また、上記課題を解決するために、本発明に係るパルス発生方法は、
直列接続された複数の半導体マルクス回路のうちの少なくとも１つの半導体マルクス回路が、直列接続された主スイッチ、バウンサ回路および主コンデンサを備えたパルス電源装置において、前記主コンデンサを放電させてパルス出力を行わせるパルス発生方法であって、
前記主スイッチおよび前記バウンサ回路のバウンサスイッチをオフ状態にして、前記主コンデンサおよび前記バウンサ回路のバウンサコンデンサを充電する充電ステップと、
前記充電ステップ後、前記主スイッチをオフ状態にしたまま前記バウンサスイッチをオン状態にして、前記バウンサコンデンサの共振による電圧振動を開始させるバウンサ動作開始ステップと、
前記バウンサ動作開始ステップ後、前記バウンサコンデンサの電圧が第１極性から第２極性に反転する前後の期間に、前記主スイッチをオン状態にして前記パルス出力を行わせるパルス出力ステップと、
前記パルス出力ステップ後、前記主スイッチをオフ状態にして前記バウンサコンデンサを回生充電し、前記バウンサコンデンサの電圧を前記第２極性から前記第１極性に戻す回生充電ステップと、を含む
ことを特徴とする。
Further, in order to solve the above problems, the pulse generation method according to the present invention,
In a pulse power supply device in which at least one semiconductor Marx circuit among a plurality of semiconductor Marx circuits connected in series includes a main switch, a bouncer circuit, and a main capacitor connected in series, the main capacitor is discharged to generate a pulse output. A pulse generation method to be performed,
A charging step of charging the main capacitor and the bouncer capacitor of the bouncer circuit by turning off the bouncer switch of the main switch and the bouncer circuit,
After the charging step, a bouncer operation starting step of turning on the bouncer switch while keeping the main switch in an off state to start voltage oscillation due to resonance of the bouncer capacitor,
A pulse output step in which the main switch is turned on and the pulse output is performed during a period before and after the voltage of the bouncer capacitor is inverted from the first polarity to the second polarity after the bouncer operation start step;
After the pulse output step, the main switch is turned off to regeneratively charge the bouncer capacitor, and the voltage of the bouncer capacitor is returned from the second polarity to the first polarity. Characterize.
この構成によれば、バウンサコンデンサの共振による電圧振動を行わせることにより、放電波形のサグを補償して平坦度の高い出力パルスを得ることができる。また、この構成では、基本的にスイッチの追加は複数の半導体マルクス回路に対して少なくとも１つだけ（バウンサスイッチだけ）であり、バウンサコンデンサの電圧振動の周期（バウンサコンデンサの放電周期）当たり１回のスイッチングで済むので、高信頼性・低ノイズ化を実現することができる。 According to this configuration, by causing voltage oscillation due to resonance of the bouncer capacitor, it is possible to compensate for sag in the discharge waveform and obtain an output pulse with high flatness. In addition, in this configuration, basically only at least one switch (only the bouncer switch) is added to a plurality of semiconductor Marx circuits, and the voltage oscillation cycle of the bouncer capacitor (bouncer capacitor discharge cycle). Since only one switching is required per time, high reliability and low noise can be realized.
本発明によれば、放電波形のサグを補償して平坦度の高い出力パルスを得ることができ、しかも、高信頼性・低ノイズ化を実現することが可能なパルス電源装置およびパルス発生方法を提供することができる。 According to the present invention, there is provided a pulse power supply device and a pulse generation method capable of compensating the sag of a discharge waveform to obtain an output pulse having high flatness and realizing high reliability and low noise. Can be provided.
以下、添付図面を参照して、本発明に係るパルス電源装置およびパルス発生方法の実施形態について説明する。 Embodiments of a pulse power supply device and a pulse generation method according to the present invention will be described below with reference to the accompanying drawings.
［パルス電源装置］
図１に、本発明の一実施形態に係る半導体マルクス回路１を示し、図２に、本発明の一実施形態に係るパルス電源装置１０を示す。
[Pulse power supply]
FIG. 1 shows a
半導体マルクス回路１は、高電位側入力端子Ｔ１、低電位側入力端子Ｔ２、高電位側出力端子Ｔ１’および低電位側出力端子Ｔ２’を備えた４端子回路であり、充電スイッチＱｃと、主スイッチＱｍと、バウンサ回路と、主コンデンサＣｍと、整流器Ｄｃと、第１分圧抵抗器Ｒｍと、第２分圧抵抗器Ｒｂとを備える。
The
充電スイッチＱｃは、例えばＦＥＴからなり、高電位側入力端子Ｔ１−高電位側出力端子Ｔ１’間に介装されている。充電スイッチＱｃの電流路の一端は、高電位側入力端子Ｔ１に接続されている。充電スイッチＱｃの電流路の他端は、高電位側出力端子Ｔ１’に接続されるとともに、主コンデンサＣｍを介して低電位側出力端子Ｔ２’にも接続されている。充電スイッチＱｃの制御端子（例えば、ＦＥＴのゲート）には、充電スイッチＱｃのオン／オフ動作を制御するための駆動回路（図示略）が接続されている。 The charge switch Qc is composed of, for example, an FET and is interposed between the high potential side input terminal T1 and the high potential side output terminal T1'. One end of the current path of the charging switch Qc is connected to the high potential side input terminal T1. The other end of the current path of the charging switch Qc is connected to the high potential side output terminal T1' and also to the low potential side output terminal T2' via the main capacitor Cm. A drive circuit (not shown) for controlling the on/off operation of the charging switch Qc is connected to the control terminal of the charging switch Qc (for example, the gate of the FET).
主スイッチＱｍ、バウンサ回路および主コンデンサＣｍは、互いに直列接続され、低電位側入力端子Ｔ２−低電位側出力端子Ｔ２’間に介装されている。主スイッチＱｍは、例えば絶縁ゲートバイポーラトランジスタからなり、電流路の一端が低電位側入力端子Ｔ２に接続され、電流路の他端がバウンサ回路に接続されている。主スイッチＱｍの制御端子（例えば、絶縁ゲートバイポーラトランジスタのゲート）には、主スイッチＱｍのオン／オフ動作を制御するための駆動回路（図示略）が接続されている。主スイッチＱｍには、第１分圧抵抗器Ｒｍが並列接続されている。 The main switch Qm, the bouncer circuit, and the main capacitor Cm are connected in series with each other and are interposed between the low potential side input terminal T2 and the low potential side output terminal T2'. The main switch Qm is composed of, for example, an insulated gate bipolar transistor, one end of the current path is connected to the low potential side input terminal T2, and the other end of the current path is connected to the bouncer circuit. A drive circuit (not shown) for controlling the on/off operation of the main switch Qm is connected to the control terminal of the main switch Qm (for example, the gate of the insulated gate bipolar transistor). A first voltage dividing resistor Rm is connected in parallel with the main switch Qm.
バウンサ回路は、バウンサコンデンサＣｂと、バウンサコンデンサＣｂに並列接続された、バウンサリアクトルＬｂおよびバウンサスイッチＱｂからなる直列回路（本発明の「第１直列回路」に相当）とを備える。バウンサコンデンサＣｂの一端は、主スイッチＱｍの電流路の他端に接続され、バウンサコンデンサＣｂの他端は、高電位側出力端子Ｔ１’に接続されるとともに、主コンデンサＣｍを介して低電位側出力端子Ｔ２’にも接続されている。バウンサコンデンサＣｂには、第２分圧抵抗器Ｒｂが並列接続されている。 The bouncer circuit includes a bouncer capacitor Cb and a series circuit (corresponding to the “first series circuit” of the present invention) that is connected in parallel to the bouncer capacitor Cb and includes a bouncer reactor Lb and a bouncer switch Qb. One end of the bouncer capacitor Cb is connected to the other end of the current path of the main switch Qm, the other end of the bouncer capacitor Cb is connected to the high-potential side output terminal T1′, and a low voltage is also provided via the main capacitor Cm. It is also connected to the potential side output terminal T2'. A second voltage dividing resistor Rb is connected in parallel to the bouncer capacitor Cb.
バウンサスイッチＱｂは、サイリスタＴｈｙと、サイリスタＴｈｙに逆並列接続されたダイオードＤとを備える。サイリスタＴｈｙのカソードおよびダイオードＤのアノードは、バウンサコンデンサＣｂの一端側に接続され、サイリスタＴｈｙのアノードおよびダイオードＤのカソードは、バウンサリアクトルＬｂを介してバウンサコンデンサＣｂの他端側に接続されている。サイリスタＴｈｙのゲートには、サイリスタＴｈｙのオン動作を制御するための駆動回路（図示略）が接続されている。 The bouncer switch Qb includes a thyristor Thy and a diode D connected in antiparallel with the thyristor Thy. The cathode of the thyristor Thy and the anode of the diode D are connected to one end of the bouncer capacitor Cb, and the anode of the thyristor Thy and the cathode of the diode D are connected to the other end of the bouncer capacitor Cb via the bouncer reactor Lb. Has been done. A drive circuit (not shown) for controlling the ON operation of the thyristor Thy is connected to the gate of the thyristor Thy.
整流器Ｄｃは、主スイッチＱｍ、バウンサ回路および主コンデンサＣｍからなる直列回路（本発明の「第２直列回路」に相当）に並列接続されている。整流器Ｄｃは、例えばダイオードからなり、アノードが低電位側出力端子Ｔ２’に接続され、カソードが低電位側入力端子Ｔ２に接続されている。整流器Ｄｃは、充電スイッチＱｃおよび主コンデンサＣｍに直列接続され、主コンデンサＣｍの充電経路を形成する。 The rectifier Dc is connected in parallel to a series circuit (corresponding to the “second series circuit” of the invention) including a main switch Qm, a bouncer circuit, and a main capacitor Cm. The rectifier Dc is composed of, for example, a diode, has an anode connected to the low potential side output terminal T2' and a cathode connected to the low potential side input terminal T2. The rectifier Dc is connected in series with the charging switch Qc and the main capacitor Cm and forms a charging path for the main capacitor Cm.
半導体マルクス回路１は、主スイッチＱｍの駆動回路、充電スイッチＱｃの駆動回路、およびサイリスタＴｈｙの駆動回路に電源電圧を供給する少なくとも１つの電源回路を備えていてもよい。１つの電源回路で主スイッチＱｍの駆動回路、充電スイッチＱｃの駆動回路、およびサイリスタＴｈｙの駆動回路に電源電圧を供給する場合、例えば、一端が高電位側入力端子Ｔ１に接続され、かつ他端が低電位側入力端子Ｔ２に接続されたＤＣ／ＤＣコンバータを用いることができる。ＤＣ／ＤＣコンバータは、高電位側入力端子Ｔ１および低電位側入力端子Ｔ２から入力された直流電圧からの電力変換により、上記電源電圧を生成することができる。
The
図２に示すように、本実施形態に係るパルス電源装置１０は、直列接続された２つの半導体マルクス回路１−１、１−２と、制御回路２０とを備える。半導体マルクス回路１−１、１−２は、図１に示す半導体マルクス回路１と同じものである。
As shown in FIG. 2, the pulse
半導体マルクス回路１−１の高電位側入力端子Ｔ１および低電位側入力端子Ｔ２は、可変直流電源Ｅに接続されている。半導体マルクス回路１−１の高電位側出力端子Ｔ１’および低電位側出力端子Ｔ２’は、半導体マルクス回路１−２の高電位側入力端子Ｔ１および低電位側入力端子Ｔ２に接続され、半導体マルクス回路１−２の高電位側出力端子Ｔ１’および低電位側出力端子Ｔ２’は、負荷（図示略）に接続されている。 The high potential side input terminal T1 and the low potential side input terminal T2 of the semiconductor Marx circuit 1-1 are connected to the variable DC power source E. The high potential side output terminal T1′ and the low potential side output terminal T2′ of the semiconductor Marx circuit 1-1 are connected to the high potential side input terminal T1 and the low potential side input terminal T2 of the semiconductor Marx circuit 1-2, and are connected to the semiconductor Marx circuit. The high potential side output terminal T1′ and the low potential side output terminal T2′ of the circuit 1-2 are connected to a load (not shown).
制御回路２０は、半導体マルクス回路１−１、１−２における主スイッチＱｍの駆動回路、充電スイッチＱｃの駆動回路、およびサイリスタＴｈｙの駆動回路に、制御信号（電流信号または電圧信号）を出力する。主スイッチＱｍの駆動回路は、例えば、制御信号が入力されている間は主スイッチＱｍをオン状態にする。充電スイッチＱｃの駆動回路は、例えば、制御信号が入力されている間は充電スイッチＱｃをオン状態にする。サイリスタＴｈｙの駆動回路は、制御信号が入力されるとサイリスタＴｈｙをオン状態にする。
The
［パルス発生方法］
本実施形態に係るパルス発生方法は、パルス電源装置１０で出力パルスを発生させる方法であり、充電ステップ、バウンサ動作開始ステップ、パルス出力ステップおよび回生充電ステップを含む。
[Pulse generation method]
The pulse generation method according to the present embodiment is a method of generating an output pulse in the pulse
図３（Ａ）〜（Ｄ）に、各ステップにおけるパルス電源装置１０内の電流経路を示す。図４（Ａ）に、バウンサコンデンサＣｂの電圧Ｖｃｂと、主コンデンサＣｍの電圧Ｖｃｍと、出力電圧Ｖｏｕｔの波形を示す。また、図４（Ｂ）に、バウンサスイッチＱｂに流れる電流Ｉｃｂと、出力電流（主コンデンサＣｍの放電電流）Ｉｃｍの波形を示す。なお、図４（Ａ）、（Ｂ）の各波形は半導体マルクス回路１−１における波形であるが、半導体マルクス回路１−２においても同様の波形となる。
3A to 3D show current paths in the pulse
充電ステップでは、制御回路２０の制御下で、充電スイッチＱｃをオン状態にする一方、主スイッチＱｍとバウンサスイッチＱｂのサイリスタＴｈｙをオフ状態にして、主コンデンサＣｍおよびバウンサコンデンサＣｂを充電する。
In the charging step, under the control of the
図３（Ａ）に示すように、主コンデンサＣｍは、充電スイッチＱｃおよび整流器Ｄｃを介して、可変直流電源Ｅの直流電圧で充電される。バウンサコンデンサＣｂは、充電スイッチＱｃおよび第１分圧抵抗器Ｒｍを介して、第１分圧抵抗器Ｒｍと第２分圧抵抗器Ｒｂの分圧比に応じた電圧で充電される。本実施形態では、第１分圧抵抗器Ｒｍと第２分圧抵抗器Ｒｂの分圧比を、６：１〜１０：１の範囲内で設定している。また、図４（Ａ）に示すように、出力端子に対してバウンサコンデンサＣｂは正極性に充電される一方、主コンデンサＣｍは負極性に充電される。 As shown in FIG. 3A, the main capacitor Cm is charged with the DC voltage of the variable DC power supply E via the charging switch Qc and the rectifier Dc. The bouncer capacitor Cb is charged with a voltage according to the voltage division ratio of the first voltage dividing resistor Rm and the second voltage dividing resistor Rb via the charging switch Qc and the first voltage dividing resistor Rm. In this embodiment, the division ratio of the first voltage dividing resistor Rm and the second voltage dividing resistor Rb is set within the range of 6:1 to 10:1. Further, as shown in FIG. 4A, the bouncer capacitor Cb is charged to the output terminal in the positive polarity, while the main capacitor Cm is charged to the negative polarity.
バウンサ動作開始ステップでは、制御回路２０の制御下で、主スイッチＱｍをオフ状態にしたまま、充電スイッチＱｃをオフ状態にするとともにバウンサスイッチＱｂのサイリスタＴｈｙをオン状態にして、バウンサ動作すなわちバウンサコンデンサＣｂの共振による電圧振動を開始させる。図３（Ｂ）に示すように、バウンサコンデンサＣｂは、バウンサリアクトルＬｂおよびサイリスタＴｈｙを介して放電する。これにより、バウンサコンデンサＣｂの電圧振動が開始する。
In the bouncer operation start step, under the control of the
図４（Ａ）に示すように、時間ｔ１においてバウンサ動作開始ステップが開始されると、バウンサコンデンサＣｂの電圧Ｖｃｂは、バウンサ動作開始ステップおよびこれ以降のステップにわたって、バウンサコンデンサＣｂの静電容量とバウンサリアクトルＬｂのインダクタンスとの積で決まる周期の余弦波形で振動する。本実施形態では、この周期が出力パルスＶｏｕｔのパルス幅の３〜６倍になる。また、図４（Ｂ）に示すように、時間ｔ１においてバウンサ動作開始ステップが開始されると、バウンサスイッチＱｂのサイリスタＴｈｙに正弦波電流Ｉｃｂが流れ始める。 As shown in FIG. 4(A), when the bouncer operation start step is started at time t 1 , the voltage Vcb of the bouncer capacitor Cb changes from the static charge of the bouncer capacitor Cb to the bouncer operation start step and subsequent steps. It vibrates in a cosine waveform with a period determined by the product of the capacitance and the inductance of the bounce reactor Lb. In the present embodiment, this cycle is 3 to 6 times the pulse width of the output pulse Vout. Further, as shown in FIG. 4B, when the bouncer operation start step is started at time t 1 , the sine wave current Icb starts to flow in the thyristor Thy of the bouncer switch Qb.
パルス出力ステップでは、制御回路２０の制御下で、充電スイッチＱｃをオフ状態にしたまま、主スイッチＱｍをオン状態にして主コンデンサＣｍを放電させることにより、負極性のパルス出力を行わせる。図３（Ｃ）に示すように、主コンデンサＣｍの放電電流は、バウンサコンデンサＣｂおよび主スイッチＱｍを介してＧＮＤに流れるとともに、バウンサコンデンサＣｂからサイリスタＴｈｙに流れる正弦波電流Ｉｃｂにほぼ全部が重畳する。
In the pulse output step, under the control of the
パルス出力ステップは、バウンサコンデンサＣｂの電圧Ｖｃｂが正極性（第１極性）から負極性（第２極性）に反転する前後の直線的に変化する期間、例えば図４（Ａ）に示す時間ｔ２〜ｔ３に行われる。図４（Ｂ）に示すように、時間ｔ２においてパルス出力ステップが開始されると、上記のとおり主コンデンサＣｍの放電電流Ｉｃｍのほぼ全部が正弦波電流Ｉｃｂに重畳するので、その分、正弦波電流Ｉｃｂが減少する。また、パルス出力ステップでは、主コンデンサＣｍの電圧低下（サグ）がバウンサコンデンサＣｂの電圧振動により打ち消されるので、図４（Ａ）に示すように平坦度の高い出力パルスＶｏｕｔを得ることができる。 The pulse output step is a period in which the voltage Vcb of the bouncer capacitor Cb changes linearly before and after being inverted from the positive polarity (first polarity) to the negative polarity (second polarity), for example, the time t shown in FIG. It is performed from 2 to t 3 . As shown in FIG. 4 (B), the pulse output step is started at time t 2, since almost all of the discharge current Icm of the main capacitor Cm as described above is superimposed on sine wave current Icb, correspondingly, sinusoidal The wave current Icb decreases. Further, in the pulse output step, the voltage drop (sag) of the main capacitor Cm is canceled by the voltage oscillation of the bouncer capacitor Cb, so that the output pulse Vout with high flatness can be obtained as shown in FIG. 4(A). ..
回生充電ステップでは、制御回路２０の制御下で、充電スイッチＱｃをオフ状態にしたまま主スイッチＱｍをオフ状態にすることにより、バウンサスイッチＱｂのオン状態のダイオードＤを通じて、バウンサコンデンサＣｂの回生充電を行う。図３（Ｄ）に示すようにダイオードＤがオン状態になると、バウンサコンデンサＣｂは、バウンサリアクトルＬｂとの共振動作により、ダイオードＤおよびバウンサリアクトルＬｂを介して回生充電される。
In the regenerative charging step, under the control of the
図４（Ｂ）に示すように、時間ｔ３において回生充電ステップが開始されると、バウンサリアクトルＬｂに流れる正弦波電流Ｉｃｂに重畳していた放電電流Ｉｃｍがゼロになるので、その分、正弦波電流Ｉｃｂが増加する。その後、正弦波電流Ｉｃｂが減少し、正弦波電流Ｉｃｂがゼロになるタイミング（図４の時間ｔ３’）で、サイリスタＴｈｙがオフ状態になり、ダイオードＤがオン状態になる。ダイオードＤがオン状態になると、バウンサコンデンサＣｂは回生充電され、図４（Ａ）に示すように、バウンサコンデンサＣｂの極性が負極性から正極性に戻る。回生充電ステップは、ダイオードＤを流れる正弦波電流Ｉｃｂがゼロになるタイミング（図４の時間ｔ４）で終了する。 As shown in FIG. 4B, when the regenerative charging step is started at time t 3 , the discharge current Icm superposed on the sine wave current Icb flowing through the bounce reactor Lb becomes zero. The sine wave current Icb increases. After that, at the timing when the sine wave current Icb decreases and the sine wave current Icb becomes zero (time t 3 ′ in FIG. 4), the thyristor Thy is turned off and the diode D is turned on. When the diode D is turned on, the bouncer capacitor Cb is regeneratively charged, and the polarity of the bouncer capacitor Cb returns from the negative polarity to the positive polarity, as shown in FIG. The regenerative charging step ends at the timing (time t 4 in FIG. 4 ) when the sine wave current Icb flowing through the diode D becomes zero.
結局、本実施形態に係るパルス電源装置１０およびパルス発生方法によれば、バウンサ回路（バウンサコンデンサＣｂ、バウンサリアクトルＬｂおよびバウンサスイッチＱｂ）により、主コンデンサＣｍの放電波形のサグを補償して平坦度の高い出力パルスＶｏｕｔを得ることができる。また、本実施形態に係るパルス電源装置１０およびパルス発生方法では、基本的にスイッチの追加は半導体マルクス回路ごとに１つだけ（バウンサスイッチＱｂだけ）であり、バウンサコンデンサＣｂの電圧振動の周期当たり１回のスイッチングで済むので、高信頼性・低ノイズ化を実現することができる。
After all, according to the pulse
さらに、本実施形態に係るパルス電源装置１０は、μｓオーダーの短パルスクライストロン電源や方形波パルス電磁石電源、レーダー用電源等に用いることができる。
Further, the pulse
以上、本発明に係るパルス電源装置およびパルス発生方法の実施形態について説明したが、本発明は上記実施形態に限定されるものではない。 Although the embodiments of the pulse power supply device and the pulse generating method according to the present invention have been described above, the present invention is not limited to the above embodiments.
例えば、本発明のパルス電源装置を構成する半導体マルクス回路１の数は、適宜変更することができる。すなわち、本発明のパルス電源装置は、互いに直列接続された複数の半導体マルクス回路１を備え、当該複数の半導体マルクス回路１のそれぞれ主スイッチＱｍがオン状態のときに、当該複数の半導体マルクス回路１のそれぞれの主コンデンサＣｍが放電してパルス出力を行うように構成することができる。
For example, the number of
本発明のパルス電源装置を構成する複数の半導体マルクス回路は、少なくとも１つがバウンサ回路（バウンサコンデンサＣｂ、バウンサリアクトルＬｂおよびバウンサスイッチＱｂ）を備えていればよい。しかしながら、メンテナンスの観点からは、すべての半導体マルクス回路が上記バウンサ回路を備えていることが好ましい。 At least one of the plurality of semiconductor Marx circuits constituting the pulse power supply device of the present invention may include the bouncer circuit (bouncer capacitor Cb, bouncer reactor Lb, and bouncer switch Qb). However, from the viewpoint of maintenance, it is preferable that all the semiconductor Marx circuits include the bouncer circuit.
本発明のバウンサスイッチＱｂは、バウンサコンデンサＣｂに共振による電圧振動を生じさせることができるのであれば、適宜構成を変更することができる。 The configuration of the bouncer switch Qb of the present invention can be appropriately changed as long as it can cause voltage oscillation due to resonance in the bouncer capacitor Cb.
本発明のパルス電源装置を構成する半導体マルクス回路１は、主スイッチＱｍに並列接続された第１分圧抵抗器Ｒｍと、バウンサ回路（バウンサコンデンサＣｂ）に並列接続された第２分圧抵抗器Ｒｂとを備えているが、パルス的に充電を行う場合、コンデンサの静電容量の逆比で分圧するので、適切な静電容量に設定することにより、これら第１および第２分圧抵抗器Ｒｍ、Ｒｂを不要とすることも可能である。また、電圧分圧手段を設ける場合でも、上記に限らず、主スイッチＱｍとバウンサ回路に印加される電圧を分圧するものであればその形態は問わない。
The
１、１−１、１−２ 半導体マルクス回路
１０ パルス電源装置
２０ 制御回路
1, 1-1, 1-2
Claims (4)
前記複数の半導体マルクス回路のすべての半導体マルクス回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサ回路を備え、
前記バウンサ回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサコンデンサと、
前記バウンサコンデンサに並列接続された、バウンサリアクトルおよびバウンサスイッチからなる第１直列回路と、を備える
ことを特徴とするパルス電源装置。 A plurality of semiconductor Marx circuits serially connected to each other are provided, and when the main switch of the semiconductor Marx circuit is in an ON state, the main capacitor of the semiconductor Marx circuit serially connected to the main switch discharges to perform pulse output. A pulse power supply,
All semiconductor Marx circuits of the plurality of semiconductor Marx circuits,
A bouncer circuit connected in series to the main switch and the main capacitor,
The bouncer circuit is
A bouncer capacitor connected in series with the main switch and the main capacitor,
A first series circuit composed of a bouncer reactor and a bouncer switch connected in parallel to the bouncer capacitor.
前記複数の半導体マルクス回路のうちの少なくとも１つの半導体マルクス回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサ回路を備え、
前記バウンサ回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサコンデンサと、
前記バウンサコンデンサに並列接続された、バウンサリアクトルおよびバウンサスイッチからなる第１直列回路と、を備え、
前記バウンサスイッチは、サイリスタと、前記サイリスタに逆並列接続されたダイオードと、を備えることを特徴とするパルス電源装置。 A plurality of semiconductor Marx circuits serially connected to each other are provided, and when the main switch of the semiconductor Marx circuit is in an ON state, the main capacitor of the semiconductor Marx circuit serially connected to the main switch discharges to perform pulse output. A pulse power supply,
At least one semiconductor Marx circuit of the plurality of semiconductor Marx circuits,
A bouncer circuit connected in series to the main switch and the main capacitor,
The bouncer circuit is
A bouncer capacitor connected in series with the main switch and the main capacitor,
A first series circuit including a bouncer reactor and a bouncer switch connected in parallel to the bouncer capacitor,
The bouncer switch, thyristor and, features and to Rupa pulse power supply that comprises a reverse-parallel connected diodes to the thyristors.
前記複数の半導体マルクス回路のうちの少なくとも１つの半導体マルクス回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサ回路を備え、
前記バウンサ回路は、
前記主スイッチおよび前記主コンデンサに直列接続されたバウンサコンデンサと、
前記バウンサコンデンサに並列接続された、バウンサリアクトルおよびバウンサスイッチからなる第１直列回路と、を備え、
前記半導体マルクス回路は、
高電位側入力端子、低電位側入力端子、高電位側出力端子および低電位側出力端子と、
前記高電位側入力端子−前記高電位側出力端子間に介装された充電スイッチと、
前記低電位側入力端子−前記低電位側出力端子間に介装された、前記主スイッチ、前記バウンサ回路および前記主コンデンサからなる第２直列回路と、
前記第２直列回路に並列接続された整流器と、を備え、
前記充電スイッチと前記主コンデンサと前記整流器とが直列接続されていることを特徴とするパルス電源装置。 A plurality of semiconductor Marx circuits serially connected to each other are provided, and when the main switch of the semiconductor Marx circuit is in an ON state, the main capacitor of the semiconductor Marx circuit serially connected to the main switch discharges to perform pulse output. A pulse power supply,
At least one semiconductor Marx circuit of the plurality of semiconductor Marx circuits,
A bouncer circuit connected in series to the main switch and the main capacitor,
The bouncer circuit is
A bouncer capacitor connected in series with the main switch and the main capacitor,
A first series circuit including a bouncer reactor and a bouncer switch connected in parallel to the bouncer capacitor,
The semiconductor Marx circuit is
A high potential side input terminal, a low potential side input terminal, a high potential side output terminal and a low potential side output terminal,
A charging switch interposed between the high potential side input terminal and the high potential side output terminal;
A second series circuit including the main switch, the bouncer circuit, and the main capacitor, which is interposed between the low-potential-side input terminal and the low-potential-side output terminal;
A rectifier connected in parallel to the second series circuit,
The charging switch and the main condenser and the rectifier and features and to Rupa pulse power supply that are connected in series.
前記主スイッチおよび前記バウンサ回路のバウンサスイッチをオフ状態にして、前記主コンデンサおよび前記バウンサ回路のバウンサコンデンサを充電する充電ステップと、
前記充電ステップ後、前記主スイッチをオフ状態にしたまま前記バウンサスイッチをオン状態にして、前記バウンサコンデンサの共振による電圧振動を開始させるバウンサ動作開始ステップと、
前記バウンサ動作開始ステップ後、前記バウンサコンデンサの電圧が第１極性から第２極性に反転する前後の期間に、前記主スイッチをオン状態にして前記パルス出力を行わせるパルス出力ステップと、
前記パルス出力ステップ後、前記主スイッチをオフ状態にして前記バウンサコンデンサを回生充電し、前記バウンサコンデンサの電圧を前記第２極性から前記第１極性に戻す回生充電ステップと、を含む
ことを特徴とするパルス発生方法。 In a pulse power supply device in which at least one semiconductor Marx circuit among a plurality of semiconductor Marx circuits connected in series includes a main switch, a bouncer circuit, and a main capacitor connected in series, the main capacitor is discharged to generate a pulse output. A pulse generation method to be performed,
A charging step of charging the main capacitor and the bouncer capacitor of the bouncer circuit by turning off the bouncer switch of the main switch and the bouncer circuit,
After the charging step, a bouncer operation starting step of turning on the bouncer switch while keeping the main switch in an off state to start voltage oscillation due to resonance of the bouncer capacitor,
A pulse output step in which the main switch is turned on and the pulse output is performed during a period before and after the voltage of the bouncer capacitor is inverted from the first polarity to the second polarity after the bouncer operation start step;
After the pulse output step, the main switch is turned off to regeneratively charge the bouncer capacitor, and the voltage of the bouncer capacitor is returned from the second polarity to the first polarity. Characteristic pulse generation method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016207916A JP6730911B2 (en) | 2016-10-24 | 2016-10-24 | Pulse power supply device and pulse generation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016207916A JP6730911B2 (en) | 2016-10-24 | 2016-10-24 | Pulse power supply device and pulse generation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018074625A JP2018074625A (en) | 2018-05-10 |
| JP6730911B2 true JP6730911B2 (en) | 2020-07-29 |
Family
ID=62114532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016207916A Active JP6730911B2 (en) | 2016-10-24 | 2016-10-24 | Pulse power supply device and pulse generation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6730911B2 (en) |
-
2016
- 2016-10-24 JP JP2016207916A patent/JP6730911B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018074625A (en) | 2018-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8749094B2 (en) | Power supply, method, and computer program product for supplying electrical power to a load | |
| US9807863B1 (en) | Switching amplifier | |
| Chen et al. | A resonant MOSFET gate driver with efficient energy recovery | |
| US20150188405A1 (en) | High efficiency resonant switched capacitor converter with continuous conversion ratio | |
| CN107636947A (en) | For controlling the circuit and method of three-level buck converter | |
| JP6031532B2 (en) | Device and method used for outputting voltage alternating pulse | |
| US9729060B2 (en) | Power conversion apparatus having DC-DC converters with different gate resistances | |
| KR101980691B1 (en) | Synthetic test circuit for valve test of hvdc | |
| JP2011525749A (en) | Power switch grouping | |
| JP5366032B2 (en) | Ramp signal generation circuit and ramp signal adjustment circuit | |
| JP6652906B2 (en) | Pulse power supply device and pulse generation method | |
| JP5339018B1 (en) | Power converter and inverter device provided with the power converter | |
| JP2005253295A (en) | Welding set having semi-resonant soft switching type inverter | |
| RU163741U1 (en) | MULTI-PHASE RECTIFIER WITH CORRECTION OF POWER COEFFICIENT | |
| CN108462482B (en) | Device and method for generating bipolar high-voltage pulse | |
| JP6730911B2 (en) | Pulse power supply device and pulse generation method | |
| US8653863B2 (en) | Sawtooth wave generation circuit | |
| JP2004104645A (en) | Triangular wave generating device, pulse width modulation signal generating device and external synchronization/internal synchronization/asynchronization switching device | |
| TW201533719A (en) | Charge pump circuit | |
| JP2017103879A (en) | Power converter | |
| JP2017005965A (en) | Voltage step up/down dc/dc converter | |
| US10128667B2 (en) | DC/DC converter with capacitor voltage balancing | |
| JP2020018037A (en) | Power element driving device | |
| JP2011188708A (en) | Switching power supply | |
| JP2009124781A (en) | Gate drive for voltage-driven semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200703 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6730911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |