JP6708037B2 - Image reading device and its reading drive circuit - Google Patents

Image reading device and its reading drive circuit Download PDF

Info

Publication number
JP6708037B2
JP6708037B2 JP2016142611A JP2016142611A JP6708037B2 JP 6708037 B2 JP6708037 B2 JP 6708037B2 JP 2016142611 A JP2016142611 A JP 2016142611A JP 2016142611 A JP2016142611 A JP 2016142611A JP 6708037 B2 JP6708037 B2 JP 6708037B2
Authority
JP
Japan
Prior art keywords
tft
gate
data line
double
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016142611A
Other languages
Japanese (ja)
Other versions
JP2018014594A (en
Inventor
白嵜 友之
友之 白嵜
澤野 智美
智美 澤野
徳子 森川
徳子 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2016142611A priority Critical patent/JP6708037B2/en
Publication of JP2018014594A publication Critical patent/JP2018014594A/en
Application granted granted Critical
Publication of JP6708037B2 publication Critical patent/JP6708037B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Image Input (AREA)

Description

本発明は、2次元の接触型等の画像読取装置およびその読出駆動回路に関する。 The present invention relates to a two-dimensional contact type image reading device and a reading drive circuit thereof.

画像読取装置は、文字や画像が記載された紙等の被読取媒体(以下、原稿とも呼ぶ)上の文字や画像を読み取る装置である。画像を読み取る装置には、光学文字読取装置(OCR)で読み取った文字や画像を認識し、所定の処理を施して表示する装置もある(特許文献1、2、3参照)。 The image reading device is a device that reads characters and images on a medium (hereinafter, also referred to as a document) on a read medium such as paper on which characters and images are written. As an apparatus for reading an image, there is also an apparatus for recognizing a character or an image read by an optical character reading apparatus (OCR), performing a predetermined process and displaying the character or the image (see Patent Documents 1, 2, and 3).

近年、画像データの文字認識技術が発達し、その文字認識処理と共に構文解析等の技術によって言語翻訳も可能となっている。一般に、翻訳処理は、原稿画像を据え置き型のイメージスキャナーで読み取り、必要に応じて、輪郭補正、コントラスト補正等の前処理を行った後、文字認識を行い、次いで構文解析、翻訳という手順を踏む。 In recent years, a character recognition technique for image data has been developed, and language translation is possible by a technique such as the character recognition process and a syntax analysis. Generally, in the translation process, the manuscript image is read by a stationary image scanner, after performing preprocessing such as contour correction and contrast correction, if necessary, character recognition is performed, and then the steps of syntax analysis and translation are performed. ..

同様にスマートフォンカメラで画像を取得し、取得した画像データと該画像データからの翻訳結果とを同時にスマートフォンのディスプレイに比較表示する翻訳アプリ等が開発されている。この様に、原稿と翻訳結果等を同時に確認できる、画像読取装置と、読み取った画像データや翻訳結果等を表示するディスプレイとの両方を具備する、携帯型入出力一体型装置は非常に有用である。 Similarly, a translation application or the like has been developed in which an image is acquired by a smartphone camera and the acquired image data and the translation result from the image data are simultaneously compared and displayed on the display of the smartphone. In this way, a portable input/output integrated device having both an image reading device capable of simultaneously confirming a manuscript and translation results and a display for displaying read image data and translation results is very useful. is there.

近年、高速通信ネットワークの整備により、画像データの前処理や、文字認識、構文解析・翻訳といった高度な演算処理は、クラウドコンピューティングで実現することも可能であり、更にはワールドワイドなビッグデータ解析による高度な学習機能の活用も可能である。ネットワークインターフェイスを有し且つ通信環境にあるスマートフォンやタブレット端末等の携帯型入出力一体型画像読取装置は、自身が高度な処理や大きなメモリを有せずとも、良質な翻訳サービスを提供する事ができる。 In recent years, with the development of high-speed communication networks, advanced processing such as image data preprocessing, character recognition, and parsing/translation can also be realized with cloud computing. It is also possible to utilize advanced learning functions by. A portable input/output integrated image reading device such as a smartphone or a tablet terminal that has a network interface and is in a communication environment may provide a high-quality translation service even if it does not have sophisticated processing or a large memory. it can.

しかしながら、スマートフォンやタブレット端末等は、読取装置としてカメラを用いており、撮像に際し、ピントのずれや手ぶれ等の振動による画像ボケが生じ易く、また環境照度に対する最適露光条件設定(絞り、シャッター速度)が必要である。またカメラによる撮像では、室内環境で書類の画像を取り込む際、撮影装置自身の影や照明の映り込みが生じ易いといった問題もあり、これらの問題は文字や画像の認識精度の低下や、簡便性を損なう。そのため、撮影者はこれら諸条件をある一定の水準で満たすように撮影しなければならない。 However, smartphones, tablet terminals, etc. use cameras as reading devices, and during imaging, image blurring easily occurs due to vibrations such as focus shift and camera shake, and optimal exposure condition setting (aperture, shutter speed) for environmental illuminance. is necessary. In addition, when capturing an image of a document in an indoor environment, there is a problem in that the image captured by the camera is likely to cause a shadow of the image capturing apparatus itself or a reflection of illumination, which is a problem in that the recognition accuracy of characters and images is deteriorated and the ease of use is reduced. Spoil. Therefore, the photographer must photograph so that these conditions are met at a certain level.

そこで、薄型トランジスタを用いた接触型固定焦点2次元画像読取装置を薄型シート状に形成し、スマートフォンやタブレット端末に組み合わせることでこれらの課題を解決することが出来ることが提案されている。図1〜3にその概要を示す。 Therefore, it has been proposed that these problems can be solved by forming a contact type fixed focus two-dimensional image reading device using a thin transistor in a thin sheet shape and combining it with a smartphone or a tablet terminal. The outline is shown in FIGS.

図1(a)〜(e)に、スマートフォンケース内蔵型の画像読取装置およびスマートフォンケースを取り付けるスマートフォンの概略図を示す。図1(e)に示す様に、画像読取装置101は、原稿を読み取る画像読取部202、画像読み取りの際に使用する光源部203および制御部201を備える。また、画像読取部202と光源部203とは積層されており、光源部203は画像読取部202とスマートフォンケース212との間に配置されている。本実施形態のように、画像読取装置101がスマートフォンケース212に内蔵される場合、画像読取部202は、その読取面がスマートフォンを取り付ける面と対向する面に、スマートフォンケース212の外部に露出するように配置される。 1A to 1E are schematic diagrams of an image reading device with a built-in smartphone case and a smartphone to which the smartphone case is attached. As shown in FIG. 1E, the image reading apparatus 101 includes an image reading unit 202 that reads a document, a light source unit 203 used when reading an image, and a control unit 201. The image reading unit 202 and the light source unit 203 are laminated, and the light source unit 203 is arranged between the image reading unit 202 and the smartphone case 212. When the image reading apparatus 101 is built in the smartphone case 212 as in the present embodiment, the image reading unit 202 exposes the reading surface to the outside of the smartphone case 212 on the surface opposite to the smartphone mounting surface. Is located in.

図3(a)、(b)に示すように、この装置は被読み取り媒体の上に載せて撮像することが可能であり、前述したカメラ読み取りの問題点が解消される。薄型シート状の画像読取装置を実現するためには、機械走査メカニズムや、光学集光系を用いることは困難である。この問題は図2(a)〜(c)に示す電子走査型の透明画像読取装置と薄型バックライトを用いることが有用である。 As shown in FIGS. 3(a) and 3(b), this apparatus can be placed on a medium to be read and imaged, and the above-mentioned problems of the camera reading can be solved. It is difficult to use a mechanical scanning mechanism or an optical focusing system in order to realize a thin sheet-shaped image reading apparatus. To solve this problem, it is useful to use the electronic scanning type transparent image reading device and the thin backlight shown in FIGS.

[画像読取方法]
図4に、画像読取部202のより詳細な断面構造を示す。303は透明薄型基板であり、光源部203は画像読取部202を挟んで被読取媒体204に対向している。受光素子302は透明薄型基板303上に形成されている。被読取媒体204に対向している側が受光素子302の光検出面である。301は読取部の一部である透明な保護層であり、光源部203から出射した光304は、透明基板303を透過し、受光素子302を含む基板上の遮光物の間隙を通過し、被読取媒体204表面に到達後、被読取媒体204表面の描画物に起因した反射光305を生じ検出光として受光素子302に入射する。受光素子と基板の接合面との逆側を光検出面とする本素子構造をトップ読込型と呼ぶ。
[Image reading method]
FIG. 4 shows a more detailed sectional structure of the image reading unit 202. Reference numeral 303 denotes a transparent thin substrate, and the light source unit 203 faces the medium to be read 204 with the image reading unit 202 interposed therebetween. The light receiving element 302 is formed on a transparent thin substrate 303. The side facing the medium to be read 204 is the light detection surface of the light receiving element 302. Reference numeral 301 denotes a transparent protective layer that is a part of the reading unit, and light 304 emitted from the light source unit 203 passes through the transparent substrate 303, passes through the gap of the light shield on the substrate including the light receiving element 302, After reaching the surface of the reading medium 204, reflected light 305 due to a drawing object on the surface of the medium to be read 204 is generated and enters the light receiving element 302 as detection light. This element structure in which the side opposite to the bonding surface between the light receiving element and the substrate is the light detecting surface is called the top reading type.

[ダブルゲート方式薄膜トランジスタ(DGTr)の等価回路]
図4に示す受光素子302はDGTrであり、図5にその等価回路図を示す。DGTrは4端子素子であり、トップ読込型素子では、センストップゲート端子410、選択ボトムゲート端子413、ソースまたはドレイン端子411、412から構成される。ソースとドレインの属性は相対的な電位で決まり、ゲート電流を構成する主たるキャリアが電子の場合、相対的に負電位の端子がソースとなり、ゲート電流を構成する主たるキャリアが正孔の場合、相対的に正電位の端子がソースとなる。図4に示すDGTrはアモルファスSiTFTを用いており、主たるキャリアは電子であり、nch型トランジスタとなる。
[Equivalent circuit of double-gate thin film transistor (DGTr)]
The light receiving element 302 shown in FIG. 4 is a DGTr, and its equivalent circuit diagram is shown in FIG. The DGTr is a four-terminal element, and in the top read type element, it is composed of a sense top gate terminal 410, a selection bottom gate terminal 413, and source or drain terminals 411 and 412. The attributes of the source and drain are determined by the relative potential.When the main carrier that constitutes the gate current is an electron, the terminal with a relatively negative potential serves as the source, and when the main carrier that constitutes the gate current is a hole, the relative The positive potential terminal becomes the source. The DGTr shown in FIG. 4 uses an amorphous SiTFT, the main carrier is an electron, and becomes an nch-type transistor.

[トップ読込DGTrの構造]
図6に、トップ読込型読取部のトップ読込DGTrの構造を説明する。チャンネルを構成するa−Si半導体層403を挟んで基板側に選択ボトムゲート電極401と対向してセンストップゲート電極408を有する。a−Si半導体層403とブロッキングレイヤー絶縁膜404の界面領域は、受光素子が光検出状態においてセンストップゲート電極408が加える負電界が形成する感光部となる。a−Si半導体層403の選択ボトムゲート絶縁膜402の界面領域は、受光素子がデータ読出し状態において時選択ボトムゲート電極401から加える正電界が形成するチャンネル部となる。
[Structure of top read DGTr]
FIG. 6 illustrates the structure of the top reading DGTr of the top reading type reading unit. A sense top gate electrode 408 is provided on the substrate side so as to face the selective bottom gate electrode 401 with the a-Si semiconductor layer 403 forming the channel interposed therebetween. The interface region between the a-Si semiconductor layer 403 and the blocking layer insulating film 404 serves as a photosensitive portion where a negative electric field applied by the sense top gate electrode 408 is formed when the light receiving element is in the light detecting state. The interface region of the selective bottom gate insulating film 402 of the a-Si semiconductor layer 403 serves as a channel portion where a positive electric field applied from the selective bottom gate electrode 401 is formed when the light receiving element is in a data read state.

406はソースまたはドレイン電極であり、オーミックコンタクト層405を介しa−Si半導体層403に接続している。読出し状態において形成されるチャンネル部は、ソースとドレイン電極を電気的に接続する。 A source or drain electrode 406 is connected to the a-Si semiconductor layer 403 via an ohmic contact layer 405. The channel portion formed in the read state electrically connects the source and drain electrodes.

センストップゲート電極408及び、透明薄型基板303、選択ボトムゲート絶縁膜402、オーバーコート絶縁膜407、保護膜409、ブロッキングレイヤー絶縁膜404は透明であり、選択ボトムゲート電極401は不透明であり、光源部203から入射した光は被読取媒体204の反射光として感光部に入射する。 The sense top gate electrode 408, the transparent thin substrate 303, the selective bottom gate insulating film 402, the overcoat insulating film 407, the protective film 409, and the blocking layer insulating film 404 are transparent, the selective bottom gate electrode 401 is opaque, and the light source is The light incident from the portion 203 is incident on the photosensitive portion as the reflected light of the medium 204 to be read.

[ゲートドライバ動作]
図7に、DGTrを用いた、3行×3列のイメージセンサの回路図を示す。510はデータドライバ、520は選択ボトムゲートドライバ、530はセンストップゲートドライバ、540はデータ線、541は選択ボトムゲート制御線、542はセンストップゲート制御線、543はソース線、544は蓄積容量を示す。
[Gate driver operation]
FIG. 7 shows a circuit diagram of a 3-row×3-column image sensor using a DGTr. Reference numeral 510 is a data driver, 520 is a selected bottom gate driver, 530 is a sense top gate driver, 540 is a data line, 541 is a selected bottom gate control line, 542 is a sense top gate control line, 543 is a source line, and 544 is a storage capacitance. Show.

イメージセンサは以下に説明するように動作する。イメージセンサは、選択ボトムゲート制御線541とセンストップゲート制御線542を有し、同一方向に異なるタイミングで走査を行なう。選択ボトムゲート制御線541、センストップゲート制御線542とも1行当たりの占有時間は等しく、この値をゲート周期と呼ぶ。 The image sensor operates as described below. The image sensor has a selection bottom gate control line 541 and a sense top gate control line 542, and performs scanning in the same direction at different timings. The occupying time per row is the same for both the selection bottom gate control line 541 and the sense top gate control line 542, and this value is called a gate period.

選択ボトムゲート制御線541はDGTFTセンサ550の行列に対し第1行から第3行に向ってon状態(読出)を走査し、on後は逐次off(保持)に移行する。センストップゲート制御線542はDGTFTセンサ550の行列に対し第1行から第3行に向って光キャリア掃出(初期化状態)を走査し、掃出後は逐次光キャリア蓄積に移行する。 The selected bottom gate control line 541 scans the matrix of the DGTFT sensor 550 from the first row to the third row for the on state (readout), and after turning on, sequentially shifts to the off state (holding). The sense top gate control line 542 scans the optical carrier sweeping (initialization state) from the first row to the third row with respect to the matrix of the DGTFT sensor 550, and after sweeping, sequentially shifts to the optical carrier accumulation.

図7はセンストップゲート制御線542の掃出走査から、2ゲート周期遅れて選択ボトムゲート制御線541のon(選択)走査が行われているアレイ全体の状態を示している。この場合3行アレイセンサの走査は、合計5ゲート周期で終了する。この合計ゲート周期を走査時間と呼ぶ。この時1行目の受光素子505はon走査終了、即ち読出終了の時点で、合計2ゲート周期の蓄積状態を遷移しており、この合計周期を蓄積時間と呼ぶ。即ち、走査行nのセンサアレイの蓄積時間と走査時間は、トップセンスゲート走査開始後、dゲート周期遅れで選択ボトムゲート走査を開始する場合、蓄積時間はdとなり、走査時間はn+dとなる。蓄積時間は露光時間に等しく、蓄積状態の間光キャリアは蓄積する。 FIG. 7 shows a state of the entire array in which the on (selection) scan of the selected bottom gate control line 541 is performed with a delay of two gate cycles from the sweep scan of the sense top gate control line 542. In this case, the scanning of the 3-row array sensor ends in a total of 5 gate cycles. This total gate period is called a scanning time. At this time, the light-receiving element 505 of the first row transits the accumulation state of a total of 2 gate cycles at the end of on-scanning, that is, the end of reading, and this total cycle is called an accumulation time. That is, the accumulation time and the scanning time of the sensor array in the scanning row n are d and the scanning time are n+d when the selective bottom gate scanning is started with a delay of d gate cycles after the start of the top sense gate scanning. The storage time is equal to the exposure time and the photo carriers accumulate during the storage state.

[走査行状態遷移と検出原理]
図8〜10に、図7に示す3行×3列のイメージセンサの第1〜3行の走査行状態遷移の詳細をまとめた表それぞれ示す。また、図11〜15に、各ゲート周期における各制御線の電位変化を示すタイミングチャートを示す。センサアレイの各走査行は、ゲート周期が1から5に向かって状態を遷移する。図7に示す状態は、ゲート周期3に相当する。各行は、掃出状態、蓄積状態を経過してから読出状態(選択ボトムゲート制御線が+15V:on)となる。読出状態には更に細分化した状態があり、ディスチャージ、プリチャージ状態を経過することで蓄積容量の電位を統一し、その後自然放電状態を経て、各画素の蓄積光キャリアに応じたデータ電位を取得する。
[Scan row state transition and detection principle]
8 to 10 are tables respectively showing details of the scanning row state transitions of the first to third rows of the 3×3 image sensor shown in FIG. 7. Further, FIGS. 11 to 15 are timing charts showing changes in potential of each control line in each gate cycle. Each scan row of the sensor array transits from gate state to gate state from 1 to 5. The state shown in FIG. 7 corresponds to the gate cycle 3. Each row is in the read state (the selected bottom gate control line is +15V: on) after the sweep state and the storage state have passed. There are subdivided read states. The potential of the storage capacitors is unified by passing through the discharge and precharge states, and then the data potential according to the accumulated optical carrier of each pixel is acquired through the natural discharge state. To do.

次にトランジスタの動作概念図を用い状態遷移と検出原理を説明する。 Next, the state transition and the detection principle will be described using a conceptual diagram of transistor operation.

図16に、トランジスタ動作概念図における各部名称を示す。選択ゲート制御線電位は、ソース・ドレイン間の電流経路であるチャンネル418の生成に寄与し、15Vでon、0Vでoffに制御する。センスゲート制御線電位は、−15Vで空乏層414を生成すると同時に、正孔蓄積領域420に正孔415を蓄積し、+15Vで蓄積した正孔415を掃出す。 FIG. 16 shows each part name in the transistor operation conceptual diagram. The select gate control line potential contributes to the generation of the channel 418 which is a current path between the source and the drain, and controls on at 15V and off at 0V. When the sense gate control line potential is −15V, the depletion layer 414 is generated, at the same time, the holes 415 are accumulated in the hole accumulation region 420, and the accumulated holes 415 are swept out at +15V.

走査は掃出状態から開始する。 The scan starts from the sweep state.

図17に、掃出状態のトランジスタ動作概念図を示す。掃出状態における各制御線の電位は、図11または図15に示すように変化する。掃出状態ではセンストップゲート電極408に+15V:掃出、選択ボトムゲート電極401に0V:offを加える。この時、センストップゲート電極408に印加した+15Vが生じる正電界は、事前の履歴に従い正孔蓄積領域412に残存する正孔415を掃出す。このとき、図17に示すように、データ線540には任意の電位が生じている。掃出後は蓄積状態に遷移する。 FIG. 17 shows a conceptual diagram of transistor operation in the sweep state. The potential of each control line in the sweep state changes as shown in FIG. 11 or 15. In the sweep state, +15V: sweep is applied to the sense top gate electrode 408, and 0V: off is applied to the selected bottom gate electrode 401. At this time, the positive electric field generated by +15 V applied to the sense top gate electrode 408 sweeps out the holes 415 remaining in the hole accumulation region 412 according to the history in advance. At this time, as shown in FIG. 17, an arbitrary potential is generated in the data line 540. After the sweep, it transits to the accumulation state.

図18に、蓄積状態における暗部トランジスタ動作概念図を示し、図19に、蓄積状態における明部トランジスタ動作概念図を示す。蓄積状態における各制御線の電位は、図12〜14に示すように変化する。蓄積状態ではセンストップゲート電極408に−15V:蓄積、選択ボトムゲート電極401に0V:offを加える。この時、センストップゲート電極408に印加した−15Vが生じる負電界は、a−Si半導体層403に存在する電子を排他し空乏層正孔414を生じる。 FIG. 18 shows a conceptual diagram of dark transistor operation in the accumulated state, and FIG. 19 shows a conceptual diagram of bright transistor operation in the accumulated state. The potential of each control line in the storage state changes as shown in FIGS. In the storage state, −15 V: storage is applied to the sense top gate electrode 408, and 0 V: off is applied to the selection bottom gate electrode 401. At this time, the negative electric field generated by −15 V applied to the sense top gate electrode 408 excludes the electrons existing in the a-Si semiconductor layer 403 and generates a depletion layer hole 414.

図18に示すように、受光部417に光が入射しない暗部画素においては空乏層414がチャンネル領域416に到達する。一方、図19に示すように、受光部417に光421が入射する明部画素においては、光照射によりa−Si半導体層403に正孔・電子対が発生し、正電荷をもつ正孔415はセンストップゲート電極408の−15Vの負電界により正孔蓄積領域420に蓄積する。蓄積した正孔415の正電荷により、センストップゲート電極408の−15Vが生じる負電界は抑制され、暗部画素に比較し、空乏層414は縮小する。即ち、空乏層414の縮小の程度は光照射量に依存した蓄積正孔量が決定する。このとき、図18、19に示すように、データ線540には任意の電位が生じている。蓄積状態の後、読出状態に移行する。 As shown in FIG. 18, the depletion layer 414 reaches the channel region 416 in the dark pixel where light does not enter the light receiving unit 417. On the other hand, as shown in FIG. 19, in the bright portion pixel where the light 421 is incident on the light receiving portion 417, a hole-electron pair is generated in the a-Si semiconductor layer 403 by light irradiation, and a positive hole 415 having a positive charge is generated. Are accumulated in the hole accumulation region 420 by the negative electric field of −15 V of the sense top gate electrode 408. The positive electric charge of the accumulated holes 415 suppresses the negative electric field of −15 V of the sense top gate electrode 408, and the depletion layer 414 shrinks as compared with the dark pixel. That is, the degree of reduction of the depletion layer 414 is determined by the amount of accumulated holes depending on the light irradiation amount. At this time, as shown in FIGS. 18 and 19, an arbitrary potential is generated on the data line 540. After the accumulation state, the state shifts to the reading state.

読出状態は、ディスチャージ、プリチャージ、自然放電、電位取得の状態に細分化される。 The read state is subdivided into discharge, precharge, spontaneous discharge, and potential acquisition states.

ディスチャージ状態、プリチャージ状態では、センストップゲート電極408に−15V:蓄積、選択ボトムゲート電極413に0V:offを加える。ディスチャージ状態では、全データ端子に共通の電圧源を接続し、全データラインの電位を0Vに統一する。引き続きプリチャージ状態では、全データ端子に共通の電圧源を接続し、全データラインの電位を5Vに統一する。プリチャージ後、データ端子419をハイインピーダンス(Hi−Z)とする。蓄積容量544に蓄えた電荷により、ソース線543とデータ線540間には5Vの電位差が残る。プリチャージに続き読出状態は自然放電状態、電位取得状態に遷移する。 In the discharged state and the precharged state, −15V: accumulation is applied to the sense top gate electrode 408, and 0V: off is applied to the selected bottom gate electrode 413. In the discharged state, a common voltage source is connected to all data terminals, and the potentials of all data lines are unified to 0V. Then, in the precharge state, a common voltage source is connected to all the data terminals, and the potentials of all the data lines are unified to 5V. After precharging, the data terminal 419 is set to high impedance (Hi-Z). Due to the charge stored in the storage capacitor 544, a potential difference of 5 V remains between the source line 543 and the data line 540. Following precharge, the read state transitions to the spontaneous discharge state and the potential acquisition state.

図20に、自然放電状態、電位取得状態における暗部画素のトランジスタ動作概念図を示し、図21に、自然放電状態、電位取得状態における明部画素のトランジスタ動作概念図を示す。自然放電状態、電位取得状態では、センストップゲート電極408に−15V:蓄積、選択ボトムゲート電極413に+15V:onを加える。選択ボトムゲート電極413の+15Vは、チャンネル形成部418にソース・ドレイン406間の電流経路となるチャンネルを生成する。 FIG. 20 is a conceptual diagram of transistor operation of the dark pixel in the natural discharge state and potential acquisition state, and FIG. 21 is a conceptual diagram of transistor operation of the bright pixel in the natural discharge state and potential acquisition state. In the spontaneous discharge state and the potential acquisition state, −15 V: accumulation is applied to the sense top gate electrode 408, and +15 V: on is applied to the selected bottom gate electrode 413. The +15V of the selected bottom gate electrode 413 generates a channel in the channel forming portion 418 which serves as a current path between the source/drain 406.

図20に示すように、受光部417に光が入射しない暗部画素においては正孔蓄積が生じず、空乏層414はチャンネル領域416に到達し、選択ボトムゲート413が形成するチャンネルを遮断する。この為、自然放電状態の暗部画素では放電が生じず、蓄積容量544にプリチャージした5Vは電位取得状態まで維持される。一方、図21に示す様に、受光部417に光421が入射する明部画素において、積算露光量に従った正孔415が蓄積されており、空乏層414は積算光照射量に応じて縮小している。選択ボトムゲート413に加える+15V:onが生成するチャンネルに流れる電流量は、空乏層414の大きさに依存して変化する。積算露光量が大きく空乏層414がより縮小した画素は、より大きな電流駆動能力を持つ。この為、自然放電状態の明部画素では、積算露光量に応じた放電が生じ、蓄積容量544にプリチャージした5Vはソース線543の電位0Vに向かって減少する。 As shown in FIG. 20, hole accumulation does not occur in the dark pixel where light does not enter the light receiving unit 417, the depletion layer 414 reaches the channel region 416, and blocks the channel formed by the selective bottom gate 413. Therefore, discharge does not occur in the dark pixel in the natural discharge state, and 5 V precharged in the storage capacitor 544 is maintained until the potential acquisition state. On the other hand, as shown in FIG. 21, in the bright pixel where the light 421 is incident on the light receiving section 417, holes 415 are accumulated according to the integrated exposure amount, and the depletion layer 414 is reduced according to the integrated light irradiation amount. is doing. The amount of current flowing through the channel generated by +15V:on applied to the selective bottom gate 413 changes depending on the size of the depletion layer 414. A pixel having a large integrated exposure amount and a smaller depletion layer 414 has a larger current driving capability. Therefore, in the bright pixel in the natural discharge state, discharge corresponding to the integrated exposure amount occurs, and 5V precharged in the storage capacitor 544 decreases toward the potential 0V of the source line 543.

自然放電に続く電位取得状態では、データ端子419がドライバー510内のアナログ・デジタ変換機に接続し、放電過程でのデータ線540の電圧を取得する。この為、積算露光量が多く、より大きな電流駆動能力を持つ画素では、より速い放電が生じ、より低い電位が取得される。 In the potential acquisition state following the natural discharge, the data terminal 419 is connected to the analog-digital converter in the driver 510 to acquire the voltage of the data line 540 during the discharge process. Therefore, in a pixel having a large integrated exposure amount and a larger current driving capability, faster discharge occurs and a lower potential is acquired.

図22に、データ読出に自然放電を用いる従来の3列データ×3行走査での画素回路と駆動方法の概要を示す。また、図23に、従来のデータ読出し時のデータ線動作の概要を示し、図24に、従来の駆動方法におけるデータ読出し時のデータ線の電圧変化と、データ取得タイミングを示す。 FIG. 22 shows an outline of a pixel circuit and a driving method in the conventional 3 column data×3 row scanning using natural discharge for data reading. Further, FIG. 23 shows an outline of the data line operation at the time of reading the conventional data, and FIG. 24 shows the voltage change of the data line at the time of reading the data and the data acquisition timing in the conventional driving method.

掃出状態、蓄積状態は、センストップゲートドライバ630がセンストップゲート制御線642を介して制御し、読出状態のon、offは、選択ボトムゲートドライバ620が選択ボトムゲート制御線641を介して制御する。ディスチャージ状態、プリチャージ状態は、データドライバ610のスイッチ611をオンし、スイッチ612を切り替えて制御する。選択ボトムゲート制御線641に+15Vが印加されて読出状態がonになると同時にスイッチ611はオフして、自然放電状態、電位取得状態に順に遷移する。測定電位は、蓄積容量644の両端の電圧、すなわちソース・ドレイン間の電位差として検出される。 The sweep state and the storage state are controlled by the sense top gate driver 630 via the sense top gate control line 642, and the on/off states in the read state are controlled by the selected bottom gate driver 620 via the selected bottom gate control line 641. To do. The discharge state and the precharge state are controlled by turning on the switch 611 of the data driver 610 and switching the switch 612. When +15V is applied to the selected bottom gate control line 641 to turn on the read state, the switch 611 is turned off at the same time, and the state transits to the spontaneous discharge state and the potential acquisition state in order. The measured potential is detected as the voltage across the storage capacitor 644, that is, the potential difference between the source and drain.

[電子走査型透明画像読取装置の種類]
電子走査型透明画像読取装置としては、多結晶Si薄膜トランジスタ(polySiTFT)技術を用いCMOSイメージセンサ型の画素回路を電子走査する装置や、アモルファスSi薄膜トランジスタ(a−SiTFT)を用いたダブルゲート方式薄膜トランジスタ(DGTr)を電子走査する装置がある。a−SiTFTは大型TV用として量産されており、より大面積の接触型2次元画像読取装置の実現に有利である。また、DGTr型はpolySiTFT型に比べ画素回路単純であり開口率が高く、高感度化や微細化に有利である。
[Types of electronic scanning transparent image reading device]
Examples of the electronic scanning transparent image reading device include a device that electronically scans a CMOS image sensor type pixel circuit using a polycrystalline Si thin film transistor (polySiTFT) technology, and a double gate thin film transistor (a-SiTFT) using an amorphous Si thin film transistor (a-SiTFT) There is a device for electronically scanning a DGTr). The a-Si TFT is mass-produced for a large-sized TV and is advantageous for realizing a contact type two-dimensional image reading device having a larger area. Further, the DGTr type has a simpler pixel circuit and has a higher aperture ratio than the polySiTFT type, and is advantageous for high sensitivity and miniaturization.

特開2003−8843号公報JP, 2003-8843, A 特許第3234736号公報Japanese Patent No. 3234736 特許第2735697号公報Japanese Patent No. 2735697

これまで説明してきた従来の電子走査型画像読取装置では、大面積化により、走査線数増加と共に配線抵抗増加と寄生容量増加による時定数増加により走査時間が増加する。しかしながら画像読取装置の利用者にとっては、より短い走査時間が好ましい。走査時間を抑制する為には、走査ゲート周期の短縮が必要となる。図13に示すように、自然放電によりデータ線電位を取得する従来のDGTr型駆動では、ゲート周期の長さは主に自然放電期間に依存する。自然放電の速度は、トランジスタの電流駆動能力に依存する。図21に示す様に、従来の駆動方法において、トランジスタの駆動能力はデータ線540とソース線543の電位差に依存する。自然放電においてこの電位差は図24に示す様にデータ取得まで漸次縮小し、即ち放電速度の低下を伴い、ゲート周期短縮には好ましくない。 In the conventional electronic scanning image reading apparatus described so far, the scanning time increases due to the increase in the number of scanning lines due to the increase in the area and the increase in the time constant due to the increase in the wiring resistance and the parasitic capacitance. However, shorter scanning times are preferred for users of image reading devices. In order to suppress the scanning time, it is necessary to shorten the scanning gate cycle. As shown in FIG. 13, in the conventional DGTr type drive in which the data line potential is obtained by natural discharge, the length of the gate cycle mainly depends on the natural discharge period. The speed of spontaneous discharge depends on the current driving capability of the transistor. As shown in FIG. 21, in the conventional driving method, the driving capability of the transistor depends on the potential difference between the data line 540 and the source line 543. In the natural discharge, this potential difference is gradually reduced until the data is acquired as shown in FIG. 24, that is, the discharge speed is reduced, which is not preferable for shortening the gate cycle.

本発明は、このような課題に鑑みてなされたもので、その目的とするところは、タブルゲートTFTを用いたイメージセンサシステムにおいて、自然放電を用いた従来の方法に比較しより高速のデータ取得を実現する画像読取装置およびその読出駆動回路を提供することにある。 The present invention has been made in view of such problems, and an object thereof is to obtain data at a higher speed in an image sensor system using a tabletable gate TFT as compared with a conventional method using natural discharge. An object of the present invention is to provide an image reading device that realizes the above and a reading drive circuit thereof.

上記の課題を解決するために、本発明は、ダブルゲートTFTを撮像素子とする画像読取装置の撮像データ値を読み出す読取駆動回路であって、前記ダブルゲートTFTのドレイン端子にデータ線を介して接続された電圧測定手段であって、前記ダブルゲートTFTの露光量に応じた駆動能力に依存して変化する前記データ線上の過渡電圧又は飽和電圧の測定値を出力する、前記電圧測定手段と、前記データ線に前記電圧測定手段と並列に接続された定電流源であって、前記ダブルゲートTFTのドレイン端子に対し前記データ線を介して所定の押込電流を印加する、前記定電流源と、を備えたことを特徴とする。 In order to solve the above-mentioned problems, the present invention is a read drive circuit for reading an imaged data value of an image reading device having a double gate TFT as an image pickup element, wherein a drain terminal of the double gate TFT is connected via a data line. Connected voltage measuring means, which outputs a measured value of a transient voltage or a saturation voltage on the data line that changes depending on the driving ability according to the exposure amount of the double gate TFT, A constant current source connected to the data line in parallel with the voltage measuring means, wherein the constant current source applies a predetermined inrush current to the drain terminal of the double gate TFT via the data line, It is characterized by having.

請求項2に記載の発明は、ダブルゲートTFTを撮像素子とする2次元の画像読取装置であって、前記ダブルゲートTFTを複数2次元に配列したTFTアレイと、前記ダブルゲートTFTのドレイン端子にデータ線を介して接続された電圧測定手段であって、前記ダブルゲートTFTの露光量に応じた駆動能力に依存して変化する前記データ線上の過渡電圧又は飽和電圧の測定値を出力する、前記電圧測定手段、および前記データ線に前記電圧測定手段と並列に接続された定電流源であって、前記ダブルゲートTFTのドレイン端子に対し前記データ線を介して所定の押込電流を印加する、前記定電流源を備えた読出駆動回路と、前記TFTアレイの各ダブルゲートTFTのボトムゲート端子に選択ボトムゲート制御線を介して接続された選択ボトムゲート駆動回路と、前記TFTアレイの各ダブルゲートTFTのトップゲート端子にセンストップゲート制御線を介して接続されたセンストップゲート駆動回路と、を備えたことを特徴とする。 According to a second aspect of the present invention, there is provided a two-dimensional image reading apparatus having a double gate TFT as an image pickup device, wherein a plurality of the double gate TFTs are two-dimensionally arranged in a TFT array and a drain terminal of the double gate TFT. A voltage measuring means connected via a data line, which outputs a measured value of a transient voltage or a saturation voltage on the data line, which changes depending on a driving ability according to an exposure amount of the double gate TFT. A constant current source connected to the voltage measuring means and the data line in parallel with the voltage measuring means, wherein a predetermined inrush current is applied to the drain terminal of the double gate TFT via the data line, A read drive circuit having a constant current source, a select bottom gate drive circuit connected to a bottom gate terminal of each double gate TFT of the TFT array via a select bottom gate control line, and each double gate TFT of the TFT array And a sense top gate drive circuit connected to the top gate terminal via a sense top gate control line.

請求項3に記載の発明は、ダブルゲートTFTを撮像素子とする2次元の画像読取装置であって、ボトムゲート端子とソース・ドレイン電極の一方が短絡されたダイオード接続構造をもつ前記ダブルゲートTFTを複数2次元に配列したTFTアレイと、前記TFTアレイのダイオード接続した各ダブルゲートTFTのカソード端子にデータ線を介して接続された電圧測定手段であって、前記ダブルゲートTFTの露光量に応じた駆動能力に依存して変化する前記データ線上の過渡電圧又は飽和電圧の測定値を出力する、前記電圧測定手段、および前記データ線に前記電圧測定手段と並列に接続された定電流源であって、前記ダブルゲートTFTのカソード端子に対し前記データ線を介して所定の引込電流を引き込む、前記定電流源を備えた読出駆動回路と、前記TFTアレイの各ダブルゲートTFTのアノード端子およびボトムゲート端子に選択ボトムゲート制御線を介して接続された選択ボトムゲート駆動回路と、前記TFTアレイの各ダブルゲートTFTのトップゲート端子にセンストップゲート制御線を介して接続されたセンストップゲート駆動回路と、を備えたことを特徴とする。 The invention according to claim 3 is a two-dimensional image reading apparatus using a double gate TFT as an image pickup device, wherein the double gate TFT has a diode connection structure in which one of a bottom gate terminal and one of a source/drain electrode is short-circuited. And a voltage measuring means connected to a cathode terminal of each diode-connected double-gate TFT of the TFT array via a data line, in which a plurality of two-dimensionally arranged TFT arrays are arranged. And a constant current source connected to the data line in parallel with the voltage measuring unit, which outputs a measured value of a transient voltage or a saturation voltage on the data line that changes depending on the driving capability. And a read drive circuit including the constant current source for drawing a predetermined drawing current to the cathode terminal of the double gate TFT through the data line, and the anode terminal and the bottom gate of each double gate TFT of the TFT array. A select bottom gate drive circuit connected to the terminal via a select bottom gate control line; and a sense top gate drive circuit connected to the top gate terminal of each double gate TFT of the TFT array via a sense top gate control line. , Is provided.

請求項4に記載の発明は、請求項2又は3に記載の2次元接触型画像読取装置において、前記定電流源はTFT回路によって形成されたことを特徴とする。 According to a fourth aspect of the present invention, in the two-dimensional contact image reading apparatus according to the second or third aspect, the constant current source is formed by a TFT circuit.

本発明は、DGTrを用いた2次元接触型等のイメージセンサシステムにおいて、大型化や走査線本数の増加に伴う走査時間の増加を抑制する効果を奏する。 INDUSTRIAL APPLICABILITY The present invention has the effect of suppressing an increase in scanning time due to an increase in size and an increase in the number of scanning lines in a two-dimensional contact type image sensor system using a DGTr.

(a)は本発明の第1の実施形態に係る画像読取装置を内蔵したスマートフォンもしくはタブレットPCケースの、嵌合部側から見た、スマートフォンもしくはタブレットPCケース未実装状態の概略図であり、(b)は本発明の第1の実施形態に係る画像読取装置の画像読取側からみた概略図であり、(c)はスマートフォンもしくはタブレットPCの概略図であり、(d)は本発明の第1の実施形態に係る画像読取装置を内蔵したスマートフォンもしくはタブレットPCケースがスマートフォンもしくはタブレットPCと嵌合した状態であり、スマートフォンもしくはタブレットPCの表示側から見た概略図であり、(e)は(d)のA−A’断面図である。(A) is a schematic view of a smartphone or a tablet PC case in which the image reading device according to the first embodiment of the present invention is built-in, in a state where the smartphone or the tablet PC case is not mounted, as viewed from the fitting portion side, 2B is a schematic view of the image reading apparatus according to the first embodiment of the present invention viewed from the image reading side, FIG. 7C is a schematic view of a smartphone or a tablet PC, and FIG. Is a schematic view seen from the display side of the smartphone or the tablet PC, in which the smartphone or the tablet PC case having the built-in image reading device according to the embodiment is fitted to the smartphone or the tablet PC. 3 is a sectional view taken along line AA′ of FIG. (a)本発明の第1の実施形態に係る画像読取装置の光源部側から見た概略図であり、(b)はその側面図であり、(c)はその読取部側から見た概略図である。(A) It is the schematic diagram seen from the light source part side of the image reading device concerning the 1st embodiment of the present invention, (b) is the side view, and (c) is the outline figure seen from the reading part side. It is a figure. (a)は本発明の第1の実施形態に係る画像読取装置が被読取媒体上画像を読取っている状態を示す図であり、(b)は(a)のA−A’断面図である。(A) is a figure which shows the state which the image reading apparatus which concerns on the 1st Embodiment of this invention is reading the image on a to-be-read medium, (b) is an AA' cross section figure of (a). .. トップ読込型読取部の詳細な断面図である。It is a detailed sectional view of a top reading type reading unit. 受光素子の一例であるダブルゲートトランジスタの等価回路図である。It is an equivalent circuit diagram of a double gate transistor which is an example of a light receiving element. トップ読込型読取部のトップ読込受光素子の詳細な構造を示す図である。It is a figure which shows the detailed structure of the top reading light receiving element of a top reading type reading part. DGTrを用いた、3行×3列のイメージセンサの概略回路図である。It is a schematic circuit diagram of an image sensor of 3 rows x 3 columns using DGTr. 図7の3行×3列のイメージセンサの第1行の状態遷移の詳細をまとめた表である。8 is a table summarizing details of state transitions in the first row of the 3×3 image sensor in FIG. 7. 図7の3行×3列のイメージセンサの第2行の状態遷移の詳細をまとめた表である。8 is a table summarizing details of state transitions of a second row of the image sensor of 3 rows×3 columns in FIG. 7. 図7の3行×3列のイメージセンサの第3行の状態遷移の詳細をまとめた表である。8 is a table summarizing details of state transitions of a third row of the image sensor of 3 rows×3 columns in FIG. 7. 掃出状態かつ非読出状態のゲート周期における各制御線およびデータ線の電位の変化を示す図である。It is a figure which shows the change of the electric potential of each control line and a data line in the gate period of a sweep state and a non-reading state. 蓄積状態かつ非読出状態のゲート周期における各制御線およびデータ線の電位の変化を示す図である。FIG. 6 is a diagram showing changes in potentials of control lines and data lines in a gate cycle in a storage state and a non-reading state. 選択ボトムゲート制御線が+15V:onである行の読出状態のゲート周期における各制御線およびデータ線の電位の変化を示す図である。It is a figure which shows the change of the electric potential of each control line and a data line in the gate period of the reading state of the row whose selection bottom gate control lines are +15V:on. 選択ボトムゲート制御線が0V:offである行の読出状態のゲート周期における各制御線およびデータ線の電位の変化を示す図である。It is a figure which shows the change of the electric potential of each control line and the data line in the gate period of the reading state of the row whose selection bottom gate control lines are 0V:off. 掃出状態かつ読出状態のゲート周期における各制御線およびデータ線の電位の変化を示す図である。It is a figure which shows the change of the electric potential of each control line and a data line in the gate period of a sweep state and a read state. 画素トランジスタ動作概念の説明する図である。It is a figure explaining a pixel transistor operation concept. 掃出状態の画素トランジスタ動作概念を示す図である。It is a figure which shows the pixel transistor operation concept in a sweep state. 蓄積状態暗部画素のトランジスタ動作概念を示す図である。It is a figure which shows the transistor operation concept of an accumulation state dark part pixel. 蓄積状態暗部画素のトランジスタ動作概念を示す図である。It is a figure which shows the transistor operation concept of an accumulation state dark part pixel. 読出/自然放電または電位取得状態暗部画素のトランジスタ動作概念を示す図である。It is a figure which shows the transistor operation concept of a read/spontaneous discharge or potential acquisition state dark part pixel. 読出/自然放電または電位取得状態明部画素のトランジスタ動作概念を示す図である。It is a figure which shows the transistor operation concept of reading/spontaneous discharge or electric potential acquisition state bright part pixel. 従来の3列データ×3行走査での画素回路と駆動方法の概要を示す図である。It is a figure which shows the outline of the conventional pixel circuit in 3 column data x 3 row scanning, and a driving method. 従来のデータ読出し時のデータ線動作の概要を示す図である。It is a figure which shows the outline of the data line operation|movement at the time of the conventional data read. 従来の駆動方法におけるデータ読出し時のデータ線の電圧変化と、データ読出しタイミングを示す図である。It is a figure which shows the voltage change of the data line at the time of data read in the conventional drive method, and data read timing. 本発明の第1実施形態に係る3列データ×3行走査での画素回路と高速読出し駆動方法の概要を示す図である。FIG. 3 is a diagram showing an outline of a pixel circuit in 3 column data×3 row scanning and a high-speed read driving method according to the first embodiment of the present invention. 本発明の第1実施形態に係るデータ読出し時のデータ線動作の概要を示す図である。It is a figure which shows the outline|summary of the data line operation|movement at the time of the data read concerning 1st Embodiment of this invention. DGTFTセンサのVds−Id特性を示す図である。It is a figure which shows the Vds-Id characteristic of a DGTFT sensor. 本発明の第1実施形態に係る駆動方法におけるデータ読出し時のデータ線の電圧変化と、データ読出しタイミングを示す図である。FIG. 5 is a diagram showing a voltage change of a data line and a data read timing at the time of reading data in the driving method according to the first embodiment of the present invention. 本発明の第2実施形態に係る3列データ×3行走査での画素回路と高速読出し駆動方法の概要を示す図である。It is a figure which shows the outline|summary of the pixel circuit in 3 column data x 3 row scanning and the high-speed read-out drive method which concern on 2nd Embodiment of this invention. 本発明の第2実施形態に係るデータ読出し時のデータ線動作の概要を示す図である。It is a figure which shows the outline of the data line operation|movement at the time of the data read concerning 2nd Embodiment of this invention. ダイオード接続したDGTFTセンサのV−I特性を示す図である。It is a figure which shows the VI characteristic of the DGTFT sensor which carried out the diode connection. 本発明の第2実施形態に係る駆動方法におけるデータ読出し時のデータ線の電圧変化と、データ読出しタイミングを示す図である。It is a figure which shows the voltage change of the data line at the time of the data read and the data read timing in the driving method which concerns on 2nd Embodiment of this invention.

以下、本発明の実施の形態について、詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail.

<第1実施形態>
図25に、本発明の第1実施形態に係る3列データ×3行走査での画素回路と高速読出し駆動方法の概要について示し、図26に、本発明の第1実施形態に係るデータ読出し時のデータ線動作の概要について示す。また、図27に、DGTFTセンサのVds−Id特性を示し、図28に、本発明の第1実施形態に係る駆動方法におけるデータ読出し時のデータ線の電圧変化と、データ読出しタイミングを示す。
<First Embodiment>
FIG. 25 shows an outline of a pixel circuit in 3 column data×3 row scanning and a high-speed read driving method according to the first embodiment of the present invention, and FIG. 26 shows a data read operation according to the first embodiment of the present invention. An outline of the data line operation of is shown. Further, FIG. 27 shows the Vds-Id characteristics of the DGTFT sensor, and FIG. 28 shows the voltage change of the data line at the time of data reading and the data reading timing in the driving method according to the first embodiment of the present invention.

図25に示す画素回路中の各DGTFTセンサ750、選択ボトムゲートドライバ720、センストップゲートドライバ730は従来の構造および駆動方法と同じである。すなわち、各DGTFTセンサ750のドレイン端子にはデータ線740を介してデータドライバ710が接続され、ソース端子にはソース線743を介してグラウンドに接続されている。また、各DGTFTセンサ750の選択ボトムゲート端子には選択ボトムゲート制御線741を介して選択ボトムゲートドライバ720が接続され、センストップゲートにはセンストップゲート制御線742を介してセンストップゲートドライバ730が接続されている。選択ボトムゲートドライバ720は、オン時が+15V、オフ時が0Vであり、センストップゲートドライバ730は、掃出時が+15V、蓄積時が−15Vである。 Each DGTFT sensor 750, selective bottom gate driver 720, and sense top gate driver 730 in the pixel circuit shown in FIG. 25 have the same structure and driving method as the conventional one. That is, the data driver 710 is connected to the drain terminal of each DGT TFT sensor 750 via the data line 740, and the source terminal is connected to the ground via the source line 743. The selected bottom gate terminal of each DGT TFT sensor 750 is connected to a selected bottom gate driver 720 via a selected bottom gate control line 741, and the sense top gate is connected to a sense top gate control line 742 via a sense top gate driver 730. Are connected. The selected bottom gate driver 720 has +15V when turned on and 0V when turned off, and the sense top gate driver 730 has +15V when swept and -15V when accumulated.

一方、データドライバ710の構成は従来と異なる。データドライバ710内には、データ線740の電圧を測定するADコンバータ712と並列にデータ線740に押込定電流源713を接続しており、押込定電流源713の定電流押込電圧上限は15Vとする。これにより図26に示す様に、測定電位は従来同様、蓄積容量744の両端の電圧、すなわちソース・ドレイン間の電位差として検出される。 On the other hand, the configuration of the data driver 710 is different from the conventional one. In the data driver 710, a push constant current source 713 is connected to the data line 740 in parallel with an AD converter 712 that measures the voltage of the data line 740, and the constant current push voltage upper limit of the push constant current source 713 is 15V. To do. Thus, as shown in FIG. 26, the measured potential is detected as the voltage across the storage capacitor 744, that is, the potential difference between the source and the drain, as in the conventional case.

選択ボトムゲート制御線741に+15Vを加えてONする直前に、スイッチ711をオンしてディスチャージすることでデータ線740の電位を0Vにそろえた後、スイッチ711をオフし、次にスイッチ714をオンし、データ線740側に定電流源713を接続し、電流を押し込む。この時、ソース線743に対するデータ線740の電圧Vdsは、図27に示す露光量に応じたトランジスタの駆動能力特性に従い押込電流値に対応する電圧となる。すなわち図28に示す様に、データライン電位は露光量に応じたトランジスタの駆動能力特性と押込電流値とによって決まる値に向かって速やかに飽和する。このとき電圧変化の速度は押込電流に比例する。ADコンバータ712は、選択ボトムゲートがオンしてDGTFTセンサ750を介して電流押込みが開始されてから所定の時間経過後のデータ線740の過渡電圧又は飽和電圧を、DGTFTセンサ750の撮像データ値として測定する。 Immediately before applying +15V to the selected bottom gate control line 741 to turn it on, the switch 711 is turned on and discharged to adjust the potential of the data line 740 to 0V, then the switch 711 is turned off, and then the switch 714 is turned on. Then, the constant current source 713 is connected to the data line 740 side to push in the current. At this time, the voltage Vds of the data line 740 with respect to the source line 743 becomes a voltage corresponding to the inrush current value according to the drive capability characteristics of the transistor according to the exposure amount shown in FIG. That is, as shown in FIG. 28, the data line potential is quickly saturated toward a value determined by the driving ability characteristic of the transistor and the inrush current value according to the exposure amount. At this time, the rate of voltage change is proportional to the inrush current. The AD converter 712 uses the transient voltage or the saturation voltage of the data line 740 after a predetermined time elapses after the selection bottom gate is turned on and the current inrush is started via the DGTFT sensor 750, as the imaging data value of the DGTFT sensor 750. taking measurement.

本実施例において、データドライバLSI内に設けられた定電流源713は、TFT回路によってDGTFTと一括して形成してもよい。 In the present embodiment, the constant current source 713 provided in the data driver LSI may be formed together with the DGTFT by a TFT circuit.

[第1実施形態の効果]
本実施形態によれば、以下のような効果を奏する。
[Effects of First Embodiment]
According to this embodiment, the following effects are achieved.

従来の自然放電では、データ線740の電圧は、放電電流が蓄積容量の電位に応じて低下していくため、蓄積容量の電位に応じて放電速度を低下させながら0Vに向かって穏やかに漸近していく。一方本実施形態では、定電流源713を用いて所定の押込電流を印加することによって、図27に示すように所定の押込電流量における露光量に応じたトランジスタ駆動能力に従うソース・ドレイン間電圧Vsdまで速やかに飽和させることができる。そのため、DG−TFTセンサを用いた2次元の電子走査型画像読取装置において、従来駆動方法に比較し、高速なデータ取得が実現し、センサーパネルサイズの大型化による走査時間の増大を抑制する事ができる。 In the conventional natural discharge, the voltage of the data line 740 gradually decreases toward 0V while decreasing the discharge rate according to the potential of the storage capacitor, because the discharge current decreases according to the potential of the storage capacitor. To go. On the other hand, in the present embodiment, by applying a predetermined inrush current using the constant current source 713, as shown in FIG. 27, the source-drain voltage Vsd according to the transistor driving capability according to the exposure amount at the predetermined inrush current amount. Can be saturated quickly. Therefore, in a two-dimensional electronic scanning type image reading apparatus using a DG-TFT sensor, higher speed data acquisition is realized as compared with the conventional driving method, and an increase in scanning time due to an increase in sensor panel size is suppressed. You can

本実施例において、データドライバLSI内に設けられた定電流源は、TFT回路によってDGTFTと一括して形成してもよい。 In this embodiment, the constant current source provided in the data driver LSI may be formed together with the DGTFT by a TFT circuit.

<第2実施形態>
図29に、本発明の第2実施形態に係る3列データ×3行走査での画素回路と高速読出し駆動方法の概要について示し、図30に、本発明の第2実施形態に係るデータ読出し時のデータ線動作の概要について示す。また、図31に、ダイオード接続したDGTFTセンサのV−I特性を示し、図32に、本発明の第2実施形態に係る駆動方法におけるデータ読出し時のデータ線の電圧変化と、データ読出しタイミングを示す。
<Second Embodiment>
FIG. 29 shows an outline of a pixel circuit in 3 column data×3 row scanning and a high-speed read driving method according to the second embodiment of the present invention, and FIG. 30 shows a data read operation according to the second embodiment of the present invention. An outline of the data line operation of is shown. Further, FIG. 31 shows the VI characteristics of the diode-connected DGTFT sensor, and FIG. 32 shows the voltage change of the data line at the time of data read and the data read timing in the driving method according to the second embodiment of the present invention. Show.

実施形態2は、実施形態1に対してデータドライバ810、DGTFTセンサ850の構成と、選択ボトムゲートドライバ820のオン・オフ時の設定電圧がことなる。図29、30に示す様に、本実施形態の駆動方法では、各DGTFT850は選択ボトムゲート電極と、ソース・ドレイン電極の一方が短絡されたダイオード接続構造もっている。実施形態2では、データドライバ810内の引き込み定電流源813によりデータ読み出しを行う為、DGTFT850ソース・ドレイン端子のデータ線に接続した電極は相対的に負電位となり、即ちソース端子となる。一方のドレイン端子は選択ボトムゲート電極と短絡されたダイオード接続となっている為、ソース端子をカソード端子、ドレイン端子はアノード端子と呼び変えても良い。この為、本実施形態では独立したソース線は存在しない。また、選択ボトムゲート制御線841とデータ線840との間に蓄積容量843が接続されている。 The second embodiment differs from the first embodiment in the configuration of the data driver 810 and the DGTFT sensor 850 and the set voltage when the selection bottom gate driver 820 is turned on/off. As shown in FIGS. 29 and 30, in the driving method of this embodiment, each DGTFT 850 has a diode connection structure in which one of the selection bottom gate electrode and one of the source/drain electrodes are short-circuited. In the second embodiment, since data is read by the pull-in constant current source 813 in the data driver 810, the electrode connected to the data line of the DGTFT 850 source/drain terminal has a relatively negative potential, that is, the source terminal. Since one drain terminal is diode-connected short-circuited with the selected bottom gate electrode, the source terminal may be called the cathode terminal and the drain terminal may be called the anode terminal. Therefore, there is no independent source line in this embodiment. Further, a storage capacitor 843 is connected between the selected bottom gate control line 841 and the data line 840.

データドライバ810内には、ADコンバータ812と並列にデータ線840に引込定電流源813を接続しており、引込定電流源813の定電流引込電圧下限は−15Vとする。選択ボトムゲートドライバ820は、オン時が0V、オフ時が−15Vであり、センストップゲートドライバ830は、掃出時が+15V、蓄積時が−15Vである。 In the data driver 810, a pull-in constant current source 813 is connected to the data line 840 in parallel with the AD converter 812, and the constant current pull-in voltage lower limit of the pull-in constant current source 813 is −15V. The select bottom gate driver 820 has 0 V when it is on, and -15 V when it is off, and the sense top gate driver 830 has +15 V when sweeping and -15 V when accumulating.

選択ボトムゲート制御線841に0Vを加えてONする直前に、スイッチ811をオンしてプリチャージすることでデータ線840の電位を0Vにそろえた後、スイッチ811をオフし、次にスイッチ814をオンし、データ線840側に定電流源813を接続し、電流を引き込む。この時、選択ボトムゲート制御線841を介して0Vが加えられたDGTFT850のアノードに対するデータ線840の電圧Vは、図31に示す露光量に応じたトランジスタダイオード接続の駆動能力特性に従い、図32に示す様に速やかに飽和に向かう。ADコンバータ812は、選択ボトムゲートがオンしてDGTFTセンサ850を介して電流引き込みが開始されてから所定の時間経過後のデータ線840の過渡電圧又は飽和電圧を、DGTFTセンサ850の撮像データ値として測定する。 Immediately before applying 0V to the selected bottom gate control line 841 to turn it on, the switch 811 is turned on and precharged to adjust the potential of the data line 840 to 0V, then the switch 811 is turned off, and then the switch 814 is turned on. When turned on, the constant current source 813 is connected to the data line 840 side to draw a current. At this time, the voltage V of the data line 840 with respect to the anode of the DGTFT 850 to which 0V is applied via the selective bottom gate control line 841 is shown in FIG. 32 according to the driving capability characteristic of the transistor diode connection according to the exposure amount shown in FIG. As shown, it quickly approaches saturation. The AD converter 812 uses the transient voltage or the saturation voltage of the data line 840 after a lapse of a predetermined time after the selection bottom gate is turned on and the current drawing is started via the DGTFT sensor 850, as the imaging data value of the DGTFT sensor 850. taking measurement.

尚、本実施例において、データドライバLSI内に設けられた定電流源813は、TFT回路によってDGTFTと一括して形成してもよい。 Incidentally, in this embodiment, the constant current source 813 provided in the data driver LSI may be formed together with the DGTFT by a TFT circuit.

[第2実施形態の効果]
本実施形態によれば、以下のような効果を奏する。
[Effects of Second Embodiment]
According to this embodiment, the following effects are achieved.

飽和に至る速度は各データ線840に接続する寄生容量と配線抵抗に起因する時定数と定電流源813による引込電流の大きさに従う。大型化や走査線本数の増加に伴う走査時間の増加の際にも引込電流を大きくし、飽和に至る時間を縮小することで読出し時間の増大を抑制する事ができる。 The speed of saturation depends on the time constant due to the parasitic capacitance connected to each data line 840 and the wiring resistance, and the magnitude of the current drawn by the constant current source 813. Even when the scan time increases with the increase in size and the number of scan lines, the pull-in current is increased and the time to reach saturation is shortened, whereby the increase in read time can be suppressed.

DG−TFTセンサを用いた2次元の電子走査型画像読取装置において、従来駆動方法に比較し、高速なデータ読出しが実現すると共に、センサーパネルサイズの大型化による走査時間の増大を抑制する事ができる。さらに、各DGTFTセンサがダイオード接続を取ることで、従来回路におけるソース線が不要となる為、開口率やセンサ面積の拡大が可能になる上、製造歩留まりが向上する。 In a two-dimensional electronic scanning type image reading device using a DG-TFT sensor, higher-speed data reading can be realized as compared with the conventional driving method, and an increase in scanning time due to an increase in sensor panel size can be suppressed. it can. Further, since each DGTFT sensor has a diode connection, the source line in the conventional circuit is not required, so that the aperture ratio and the sensor area can be increased, and the manufacturing yield is improved.

以上、本発明の実施形態を詳述してきたが、実際には、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。 Although the embodiments of the present invention have been described above in detail, the present invention is not limited to the above-described embodiments in practice, and modifications within the scope of the present invention are included in the present invention.

101 画像読取装置
201 制御部
202 画像読取部
203 光源部
204 被読取媒体
205 TFTによるエリア切り替え回路
206 TFTエリア切り替え制御線
207 センサアレイエリア
209 表示部
211 スマートフォン又はタブレットPCなどの携帯端末
212 スマートフォン又はタブレットPCのケース
213 TFTによるディスチャージ、プリチャージ、未接続3状態切り替え回路
214 TFT状態切り替え回路制御線
214−1 データライン間接続・非接続(ハイインピーダンス:Hi−z)制御線
214−2 ディスチャージ制御線
214−3 プリチャージ制御線
301 透明保護層
302 受光素子
302a 受光素子 読出し/検出状態
302b 受光素子 非読出し/検出状態
302c 受光素子 非読出し/初期化状態
303 透明薄型基板
304 光源出射光
305 媒体反射光
401 ボトムゲート電極
402 ボトムゲート絶縁膜
403 半導体層
404 ブロッキングレイヤー絶縁膜
405 オーミックコンタクト層
406、411,412 ソース又はドレイン電極
407 オーバーコート絶縁膜
408 トップゲート電極
409 保護膜
410 トップゲート端子
413 ボトムゲート端子
414 空乏層
415 正孔
416 電子
417 受光部
418 チャンネル領域
419 データ端子(ドライバ入出力端子)
420 正孔蓄積領域
421 画素入射光
510、610、710、810 データドライバ
520、620、720、820 選択ボトムゲートドライバ
530、630、730、830 センストップゲートドライバ
540、640、740、840 データ線
541、641、741、841 選択ボトムゲート制御線
542、642、742、842 センストップゲート制御線
543、643、743、843 ソース線
544、644、744、844 蓄積容量
550、650、750、850 DGTFTセンサ
611、612、711、811、714、814 スイッチ
613、712、812 ADコンバータ
713、813 定電流源
101 image reading device 201 control unit 202 image reading unit 203 light source unit 204 medium to be read 205 TFT area switching circuit 206 TFT area switching control line 207 sensor array area 209 display unit 211 mobile terminal such as smartphone or tablet PC 212 smartphone or tablet PC case 213 Discharge by TFT, precharge, unconnected 3-state switching circuit 214 TFT state switching circuit control line 214-1 Data line connection/non-connection (high impedance: Hi-z) control line 214-2 Discharge control line 214-3 Precharge control line 301 Transparent protective layer 302 Light receiving element 302a Light receiving element Reading/detecting state 302b Light receiving element non-reading/detecting state 302c Light receiving element non-reading/initialization state 303 Transparent thin substrate 304 Light source emitted light 305 Medium reflected light 401 bottom gate electrode 402 bottom gate insulating film 403 semiconductor layer 404 blocking layer insulating film 405 ohmic contact layer 406, 411, 412 source or drain electrode 407 overcoat insulating film 408 top gate electrode 409 protective film 410 top gate terminal 413 bottom gate terminal 414 Depletion layer 415 Hole 416 Electron 417 Light receiving part 418 Channel region 419 Data terminal (driver input/output terminal)
420 hole accumulation region 421 pixel incident light 510, 610, 710, 810 data driver 520, 620, 720, 820 selective bottom gate driver 530, 630, 730, 830 sense top gate driver 540, 640, 740, 840 data line 541 , 641, 741, 841 Selective bottom gate control lines 542, 642, 742, 842 Sense top gate control lines 543, 643, 743, 843 Source lines 544, 644, 744, 844 Storage capacitors 550, 650, 750, 850 DGTFT sensor 611, 612, 711, 811, 714, 814 Switch 613, 712, 812 AD converter 713, 813 Constant current source

Claims (4)

ダブルゲートTFTを撮像素子とする画像読取装置の撮像データ値を読み出す読取駆動回路であって、
前記ダブルゲートTFTのドレイン端子にデータ線を介して接続された電圧測定手段であって、前記ダブルゲートTFTの露光量に応じた駆動能力に依存して変化する前記データ線上の過渡電圧又は飽和電圧の測定値を出力する、前記電圧測定手段と、
前記データ線に前記電圧測定手段と並列に接続された定電流源であって、前記ダブルゲートTFTのドレイン端子に対し前記データ線を介して所定の押込電流を印加する、前記定電流源と、
を備えたことを特徴とする読出駆動回路。
A reading drive circuit for reading an imaged data value of an image reading device using a double gate TFT as an image pickup element,
A voltage measuring unit connected to a drain terminal of the double gate TFT via a data line, the transient voltage or the saturation voltage on the data line changing depending on the driving ability according to the exposure amount of the double gate TFT. Outputting the measured value of the voltage measuring means,
A constant current source connected to the data line in parallel with the voltage measuring means, for applying a predetermined inrush current to the drain terminal of the double gate TFT via the data line,
A read drive circuit comprising:
ダブルゲートTFTを撮像素子とする2次元の画像読取装置であって、
前記ダブルゲートTFTを複数2次元に配列したTFTアレイと、
前記ダブルゲートTFTのドレイン端子にデータ線を介して接続された電圧測定手段であって、前記ダブルゲートTFTの露光量に応じた駆動能力に依存して変化する前記データ線上の過渡電圧又は飽和電圧の測定値を出力する、前記電圧測定手段、および前記データ線に前記電圧測定手段と並列に接続された定電流源であって、前記ダブルゲートTFTのドレイン端子に対し前記データ線を介して所定の押込電流を印加する、前記定電流源を備えた読出駆動回路と、
前記TFTアレイの各ダブルゲートTFTのボトムゲート端子に選択ボトムゲート制御線を介して接続された選択ボトムゲート駆動回路と、
前記TFTアレイの各ダブルゲートTFTのトップゲート端子にセンストップゲート制御線を介して接続されたセンストップゲート駆動回路と、
を備えたことを特徴とする画像読取装置。
A two-dimensional image reading device using a double gate TFT as an image pickup element,
A TFT array in which a plurality of the double gate TFTs are two-dimensionally arranged,
A voltage measuring unit connected to a drain terminal of the double gate TFT via a data line, the transient voltage or the saturation voltage on the data line changing depending on the driving ability according to the exposure amount of the double gate TFT. A constant current source for outputting the measured value of the voltage measuring means and a constant current source connected in parallel to the voltage measuring means on the data line, the drain terminal of the double gate TFT being predetermined through the data line. And a read drive circuit including the constant current source, for applying the inrush current of
A select bottom gate drive circuit connected to a bottom gate terminal of each double gate TFT of the TFT array via a select bottom gate control line;
A sense top gate drive circuit connected to the top gate terminal of each double gate TFT of the TFT array via a sense top gate control line;
An image reading apparatus comprising:
ダブルゲートTFTを撮像素子とする2次元の画像読取装置であって、
ボトムゲート端子とソース・ドレイン電極の一方が短絡されたダイオード接続構造もつ前記ダブルゲートTFTを複数2次元に配列したTFTアレイと、
前記TFTアレイのダイオード接続した各ダブルゲートTFTのカソード端子にデータ線を介して接続された電圧測定手段であって、前記ダブルゲートTFTの露光量に応じた駆動能力に依存して変化する前記データ線上の過渡電圧又は飽和電圧の測定値を出力する、前記電圧測定手段、および前記データ線に前記電圧測定手段と並列に接続された定電流源であって、前記ダブルゲートTFTのカソード端子に対し前記データ線を介して所定の引込電流を引き込む、前記定電流源を備えた読出駆動回路と、
前記TFTアレイの各ダブルゲートTFTのアノード端子およびボトムゲート端子に選択ボトムゲート制御線を介して接続された選択ボトムゲート駆動回路と、
前記TFTアレイの各ダブルゲートTFTのトップゲート端子にセンストップゲート制御線を介して接続されたセンストップゲート駆動回路と、
を備えたことを特徴とする画像読取装置。
A two-dimensional image reading device using a double gate TFT as an image pickup element,
A TFT array in which a plurality of the double gate TFTs having a diode connection structure in which one of a bottom gate terminal and one of a source/drain electrode is short-circuited are arranged two-dimensionally
Voltage measuring means connected to the cathode terminal of each diode-connected double-gate TFT of the TFT array via a data line, wherein the data changes depending on the driving capacity according to the exposure amount of the double-gate TFT. A constant current source for outputting a measured value of a transient voltage or a saturation voltage on a line, the constant voltage source being connected to the data line in parallel with the voltage measuring unit, the cathode terminal of the double-gate TFT. A read driving circuit including the constant current source, which draws a predetermined drawing current through the data line;
A selection bottom gate drive circuit connected to the anode terminal and bottom gate terminal of each double gate TFT of the TFT array via a selection bottom gate control line;
A sense top gate drive circuit connected to the top gate terminal of each double gate TFT of the TFT array via a sense top gate control line;
An image reading apparatus comprising:
前記定電流源はTFT回路によって形成されたことを特徴とする請求項2又は3に記載の2次元接触型画像読取装置。 The two-dimensional contact image reading apparatus according to claim 2, wherein the constant current source is formed by a TFT circuit.
JP2016142611A 2016-07-20 2016-07-20 Image reading device and its reading drive circuit Expired - Fee Related JP6708037B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016142611A JP6708037B2 (en) 2016-07-20 2016-07-20 Image reading device and its reading drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016142611A JP6708037B2 (en) 2016-07-20 2016-07-20 Image reading device and its reading drive circuit

Publications (2)

Publication Number Publication Date
JP2018014594A JP2018014594A (en) 2018-01-25
JP6708037B2 true JP6708037B2 (en) 2020-06-10

Family

ID=61020330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016142611A Expired - Fee Related JP6708037B2 (en) 2016-07-20 2016-07-20 Image reading device and its reading drive circuit

Country Status (1)

Country Link
JP (1) JP6708037B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109377927B (en) * 2018-11-05 2022-03-01 Oppo(重庆)智能科技有限公司 Driving method, driving circuit, display panel and storage medium

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246516A (en) * 1996-03-13 1997-09-19 Sharp Corp Amplification-type solid-state image sensing device
JP2001102558A (en) * 1999-10-01 2001-04-13 Casio Comput Co Ltd Photosensor system
JP2002055660A (en) * 2000-08-11 2002-02-20 Casio Comput Co Ltd Electronic device
JP5234090B2 (en) * 2010-03-31 2013-07-10 カシオ計算機株式会社 Optical sensor device and driving method of optical sensor device
JP6069822B2 (en) * 2011-10-12 2017-02-01 セイコーエプソン株式会社 Imaging method, biometric authentication method, imaging apparatus, and biometric authentication apparatus

Also Published As

Publication number Publication date
JP2018014594A (en) 2018-01-25

Similar Documents

Publication Publication Date Title
TWI803506B (en) Pixel and method for operating the pixel
US10608101B2 (en) Detection circuit for photo sensor with stacked substrates
US8089035B2 (en) CMOS image sensor with high sensitivity wide dynamic range pixel for high resolution applications
US9088726B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus
CN105308747B (en) Separated grid is had ready conditions the imaging sensor of resetting
CN110248121A (en) Imaging pixel with storage
CN1384548A (en) Image sensing element, image sensing device and information processor
JP6263914B2 (en) Imaging device, driving method of imaging device, and camera
JP6708037B2 (en) Image reading device and its reading drive circuit
US8203639B2 (en) Method for resetting time-based CMOS image sensor
TWI238526B (en) Photoelectric transfer amount detection method and photoelectric transfer device, image input method and image input device, and two-dimensional image sensor and driving method of same
CN107787580B (en) Optical sensor using correlated double sampling
WO2008023806A1 (en) Sensitivity correction method and imaging device
JP6769113B2 (en) Image reader
JP2017195520A (en) Image reading device
JP6825232B2 (en) Image reader
CA2301345A1 (en) Frame capture
US20110303825A1 (en) Active Photosensing Pixel
KR101139408B1 (en) Pixel circuit with discharge path in digital X-ray detector and Digital X-ray detector
Wu et al. High speed global shutter image sensors for professional applications
EP3445040B1 (en) Detecting high intensity light in photo sensor
US8098315B2 (en) Solid state imaging apparatus, solid state imaging device driving method and camera
Choi et al. Binary CMOS image sensor with a gate/body-tied MOSFET-type photodetector for high-speed operation
CN114220128A (en) Thin film transistor photosensitive circuit, display panel and mobile device
JP2007060377A (en) Drive method for solid state imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200504

R150 Certificate of patent or registration of utility model

Ref document number: 6708037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees