JP6703053B2 - Photoelectric conversion device, photoelectric conversion system - Google Patents

Photoelectric conversion device, photoelectric conversion system Download PDF

Info

Publication number
JP6703053B2
JP6703053B2 JP2018147778A JP2018147778A JP6703053B2 JP 6703053 B2 JP6703053 B2 JP 6703053B2 JP 2018147778 A JP2018147778 A JP 2018147778A JP 2018147778 A JP2018147778 A JP 2018147778A JP 6703053 B2 JP6703053 B2 JP 6703053B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
signal
unit
potential
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018147778A
Other languages
Japanese (ja)
Other versions
JP2019024200A (en
Inventor
橋本　誠二
誠二 橋本
高橋　秀和
秀和 高橋
篤 古林
篤 古林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018147778A priority Critical patent/JP6703053B2/en
Publication of JP2019024200A publication Critical patent/JP2019024200A/en
Application granted granted Critical
Publication of JP6703053B2 publication Critical patent/JP6703053B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Focusing (AREA)
  • Automatic Focus Adjustment (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、光電変換装置、光電変換システムに関する。 The present invention relates to a photoelectric conversion device and a photoelectric conversion system.

特許文献１には、光電変換部と、容量素子と、転送トランジスタと、アンプとを有する光電変換装置が記載されている。光電変換部は、第１の電極と、第１の電極に対して基板側に設けられた第２の電極と、第１の電極および第２の電極の間に配された光電変換層とを有する。そして、容量素子は、第２の電極から出力された信号を蓄積する。転送トランジスタは、容量素子が蓄積した信号を、アンプに出力する。 Patent Document 1 describes a photoelectric conversion device including a photoelectric conversion unit, a capacitive element, a transfer transistor, and an amplifier. The photoelectric conversion unit includes a first electrode, a second electrode provided on the substrate side with respect to the first electrode, and a photoelectric conversion layer arranged between the first electrode and the second electrode. Have. Then, the capacitive element accumulates the signal output from the second electrode. The transfer transistor outputs the signal accumulated in the capacitive element to the amplifier.

特開２００２−３５０５５１号公報JP-A-2002-350551

特許文献１の光電変換装置では、１つの光電変換部に対し１つの容量素子を設けていた。よって、光電変換装置の回路面積が増加する課題があった。 In the photoelectric conversion device of Patent Document 1, one capacitance element is provided for one photoelectric conversion unit. Therefore, there is a problem that the circuit area of the photoelectric conversion device increases.

本発明は上記の課題を鑑みて為されたものであり、一の態様は、複数の光電変換部と、増幅部と、を各々が有する複数のセルが配された画素領域を有する光電変換装置において、前記複数の光電変換部の各々は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された、信号電荷を蓄積する光電変換層と、前記光電変換層および前記第２の電極の間に配された絶縁層と、を含み、前記増幅部に、前記光電変換部の各々が蓄積した前記信号電荷に基づく光信号が出力され、さらに前記光電変換装置は、第１のノードと第２のノードとを有する容量素子を有し、前記第１のノードは、前記複数の光電変換部の各々の前記第２の電極と、前記増幅部とに電気的に接続され、前記第２のノードに、互いに値の異なる複数の電位が選択的に供給されることを特徴とする光電変換装置である。 The present invention has been made in view of the above problems, and in one aspect, a photoelectric conversion device having a pixel region in which a plurality of cells each including a plurality of photoelectric conversion units and an amplification unit are arranged. In the photoelectric conversion layer, each of the plurality of photoelectric conversion units is arranged between a first electrode, a second electrode, and the first electrode and the second electrode, and stores a signal charge. And an insulating layer disposed between the photoelectric conversion layer and the second electrode, wherein the amplification unit outputs an optical signal based on the signal charges accumulated in each of the photoelectric conversion units, Further, the photoelectric conversion device includes a capacitive element having a first node and a second node, and the first node includes the second electrode of each of the plurality of photoelectric conversion units and the amplifier. And a plurality of electric potentials having different values from each other are selectively supplied to the second node.

本発明により、光電変換装置の回路面積を低減することができる。 According to the present invention, the circuit area of the photoelectric conversion device can be reduced.

光電変換装置の構成の一例を示した図Diagram showing an example of the configuration of a photoelectric conversion device 光電変換部の動作の一例を示した図Diagram showing an example of the operation of the photoelectric conversion unit 光電変換装置の動作の一例を示した図Diagram showing an example of the operation of the photoelectric conversion device 光電変換装置の動作の一例を示した図Diagram showing an example of the operation of the photoelectric conversion device 容量駆動部の構成の一例を示した図The figure which showed an example of the structure of a capacity drive part 光電変換装置の動作の一例を示した図Diagram showing an example of the operation of the photoelectric conversion device 光電変換装置の動作の一例を示した図Diagram showing an example of the operation of the photoelectric conversion device 光電変換装置の構成の一例を示した図Diagram showing an example of the configuration of a photoelectric conversion device 光電変換システムの構成の一例を示した図Diagram showing an example of the configuration of the photoelectric conversion system

以下、図面を参照しながら、各実施例の光電変換装置を説明する。 Hereinafter, the photoelectric conversion device of each embodiment will be described with reference to the drawings.

（実施例１）
図１は、本発明の光電変換装置の構成の一例を示した図である。 (Example 1)
FIG. 1 is a diagram showing an example of the configuration of the photoelectric conversion device of the present invention.

図１に示した光電変換装置１０は、画素セル１０００、容量駆動部１２、垂直信号線１７、電流源１８、列増幅部１９を有する。また、光電変換装置１０は、電源部３０ａ、電源部３０ｂを有する。 The photoelectric conversion device 10 illustrated in FIG. 1 includes a pixel cell 1000, a capacitance drive unit 12, a vertical signal line 17, a current source 18, and a column amplification unit 19. The photoelectric conversion device 10 also includes a power supply unit 30a and a power supply unit 30b.

画素セル１０００は、単位画素１０ａ、単位画素１０ｂ、リセット部１４、画素出力部１６を有する。 The pixel cell 1000 includes a unit pixel 10a, a unit pixel 10b, a reset unit 14, and a pixel output unit 16.

単位画素１０ａは、光電変換部１０１ａと転送トランジスタ１５ａとを有する。また、単位画素１０ｂは、光電変換部１０１ｂと転送トランジスタ１５ｂとを有する。光電変換部１０１ａは、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、第２の電極２０９を有する。ブロッキング層２０３は第１の電極２０１と光電変換層２０５との間に設けられており、光電変換層２０５はブロッキング層２０３と絶縁層２０７との間に設けられている。また、絶縁層２０７は、光電変換層２０５と第２の電極２０９との間に設けられている。光電変換部１０１ｂは、光電変換部１０１ａと同様の構成を用いることができる。以下の説明では、光電変換部１０１ａに関して説明する。と同じである。転送トランジスタ１５ａ、１５ｂの各々は、複数の光電変換部１０１ａ、１０１ｂの各々に対応して設けられている。転送トランジスタ１５ａ、１５ｂの各々は、複数の光電変換部１０１ａ、１０１ｂの各々の光信号を、増幅部である増幅トランジスタ１６ａに転送する転送部である。 The unit pixel 10a has a photoelectric conversion unit 101a and a transfer transistor 15a. Further, the unit pixel 10b has a photoelectric conversion unit 101b and a transfer transistor 15b. The photoelectric conversion unit 101a includes a first electrode 201, a blocking layer 203, a photoelectric conversion layer 205, an insulating layer 207, and a second electrode 209. The blocking layer 203 is provided between the first electrode 201 and the photoelectric conversion layer 205, and the photoelectric conversion layer 205 is provided between the blocking layer 203 and the insulating layer 207. The insulating layer 207 is provided between the photoelectric conversion layer 205 and the second electrode 209. The photoelectric conversion unit 101b can have the same configuration as the photoelectric conversion unit 101a. In the following description, the photoelectric conversion unit 101a will be described. Is the same as. Each of the transfer transistors 15a and 15b is provided corresponding to each of the plurality of photoelectric conversion units 101a and 101b. Each of the transfer transistors 15a and 15b is a transfer unit that transfers the optical signal of each of the plurality of photoelectric conversion units 101a and 101b to the amplification transistor 16a that is an amplification unit.

第１の電極２０１は、光電変換層２０５が感度を有する波長域の光の透過率の高い導電部材で構成される。例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などのインジウム、および／またはスズを含む化合物や、ＺｎＯなどの化合物が、第１の電極２０１の材料として用いられる。これにより、本実施例の光電変換層２０５は、銅などの不透明の電極を第１の電極２０１として用いる場合に比して、より多くの光を取り込むことができる。他の例として、本実施例の第１の電極２０１は、所定の量の光が透過する程度の薄さを有するポリシリコンや金属で形成されていても良い。 The first electrode 201 is composed of a conductive member having a high transmittance of light in a wavelength range in which the photoelectric conversion layer 205 has sensitivity. For example, a compound containing indium and/or tin such as ITO (Indium Tin Oxide) or a compound such as ZnO is used as the material of the first electrode 201. As a result, the photoelectric conversion layer 205 of the present embodiment can capture more light than in the case where an opaque electrode such as copper is used as the first electrode 201. As another example, the first electrode 201 of this embodiment may be formed of polysilicon or metal having a thinness enough to transmit a predetermined amount of light.

ブロッキング層２０３は、光電変換層２０５が蓄積する信号電荷と同じ極性の電荷が第１の電極２０１から光電変換層２０５に注入されることを低減する。光電変換層２０５は、第１の電極２０１に印加される電位Ｖｓと、第２の電極２０９の電位との電位差によって空乏化する。また第１の電極２０１に印加される電位Ｖｓと第２の電極２０９の電位との関係に応じて、光電変換層２０５のポテンシャルの傾きが反転する。このような構成により、光電変換層２０５は、信号電荷の蓄積、および、蓄積された信号電荷の排出を行うことができる。光電変換部１０１ａの動作については後述する。 The blocking layer 203 reduces injection of charges having the same polarity as the signal charges accumulated in the photoelectric conversion layer 205 from the first electrode 201 into the photoelectric conversion layer 205. The photoelectric conversion layer 205 is depleted due to the potential difference between the potential Vs applied to the first electrode 201 and the potential of the second electrode 209. Further, the potential gradient of the photoelectric conversion layer 205 is inverted depending on the relationship between the potential Vs applied to the first electrode 201 and the potential of the second electrode 209. With such a structure, the photoelectric conversion layer 205 can accumulate signal charges and discharge the accumulated signal charges. The operation of the photoelectric conversion unit 101a will be described later.

尚、本実施例において、第１の電極２０１に供給される電源電圧は、電源部３０ａ、３０ｂから供給される電位Ｖｓである。 In this embodiment, the power supply voltage supplied to the first electrode 201 is the potential Vs supplied from the power supply units 30a and 30b.

光電変換層２０５は、真性のアモルファスシリコン（以下、ａ−Ｓｉ）、低濃度のＰ型のａ−Ｓｉ、低濃度のＮ型のａ−Ｓｉなどで形成される。あるいは、光電変換層２０５は、化合物半導体で形成されてもよい。例えば、ＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰなどのＩＩＩ−Ｖ族化合物半導体、ＣｄＳｅ、ＺｎＳ、ＨｄＴｅなどのＩＩ−ＶＩ族化合物半導体、ＰｂＳ、ＰｂＴｅ、ＣｕＯなどのＩＶ−ＶＩ族化合物半導体が挙げられる。あるいは、光電変換層２０５は、有機材料で形成されてもよい。例えば、フラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、亜鉛フタロシアニン（ＺｎＰｃ）、キナクリドン、フタロシアニン系化合物、ナフタロシアニン系化合物などを用いることができる。さらに、光電変換層２０５は、上述の化合物半導体を含んで構成された量子ドット膜を用いることができる。 The photoelectric conversion layer 205 is formed of intrinsic amorphous silicon (hereinafter a-Si), low-concentration P-type a-Si, low-concentration N-type a-Si, or the like. Alternatively, the photoelectric conversion layer 205 may be formed of a compound semiconductor. Examples thereof include III-V group compound semiconductors such as BN, GaAs, GaP, AlSb, and GaAlAsP, II-VI group compound semiconductors such as CdSe, ZnS, and HdTe, and IV-VI group compound semiconductors such as PbS, PbTe, and CuO. .. Alternatively, the photoelectric conversion layer 205 may be formed of an organic material. For example, fullerene, coumarin 6 (C6), rhodamine 6G (R6G), zinc phthalocyanine (ZnPc), quinacridone, phthalocyanine compound, naphthalocyanine compound and the like can be used. Further, as the photoelectric conversion layer 205, a quantum dot film including the above compound semiconductor can be used.

光電変換層２０５が半導体で構成される場合、当該半導体の不純物濃度が低いか、あるいは、当該半導体は真性であるとよい。このような構成によれば、光電変換層２０５に空乏層を十分に広げることができるため、高感度化、ノイズ低減などの効果を得ることができる。 When the photoelectric conversion layer 205 is formed of a semiconductor, the impurity concentration of the semiconductor may be low or the semiconductor may be intrinsic. With such a configuration, the depletion layer can be sufficiently widened in the photoelectric conversion layer 205, so that effects such as high sensitivity and noise reduction can be obtained.

ブロッキング層２０３には、光電変換層２０５に用いられる半導体と同じ材料であって、光電変換層２０５に用いられる半導体よりも不純物濃度の高いＮ型あるいはＰ型の半導体を用いることができる。例えば、光電変換層２０５にａ−Ｓｉが用いられる場合、ブロッキング層２０３に不純物がドープされたＮ型のａ−Ｓｉ、あるいは、不純物がドープされたＰ型のａ−Ｓｉが用いられる。不純物濃度の違いによりフェルミ準位の位置が異なるため、ブロッキング層２０３は、電子およびホールのうち一方に対してのみ、ポテンシャルバリアとして機能する。 For the blocking layer 203, an N-type or P-type semiconductor that is the same material as the semiconductor used for the photoelectric conversion layer 205 and has a higher impurity concentration than the semiconductor used for the photoelectric conversion layer 205 can be used. For example, when a-Si is used for the photoelectric conversion layer 205, N-type a-Si doped with impurities or P-type a-Si doped with impurities is used for the blocking layer 203. Since the position of the Fermi level differs depending on the difference in impurity concentration, the blocking layer 203 functions as a potential barrier for only one of electrons and holes.

光電変換層２０５が量子ドット膜を含む場合には、量子ドット膜に用いられる半導体と同じ材料であって、量子ドット膜の導電型とは逆の導電型のブロッキング層２０３を設ければよい。例えば、量子ドット膜がＰ型のＰｂＳである場合には、ブロッキング層２０３はＮ型のＰｂＳとすれば良い。また、量子ドット膜と同じ材料で、同じ導電型のブロッキング層２０３であっても、不純物濃度を量子ドット膜とブロッキング層２０３とで異ならせればよい。 When the photoelectric conversion layer 205 includes a quantum dot film, a blocking layer 203 having the same material as the semiconductor used for the quantum dot film and having a conductivity type opposite to that of the quantum dot film may be provided. For example, when the quantum dot film is P-type PbS, the blocking layer 203 may be N-type PbS. Further, even if the blocking layer 203 is made of the same material as the quantum dot film and has the same conductivity type, the impurity concentration may be different between the quantum dot film and the blocking layer 203.

もしくは、光電変換層２０５とは異なる材料でブロッキング層２０３を構成することができる。このような構成によれば、ヘテロ接合が形成される。材料の違いによりバンドギャップが異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。光電変換層２０５が量子ドット膜を含む場合には、例えば量子ドット膜としてＰｂＳを用い、ブロッキング層２０３にＺｎＯを用いるようにしても良い。 Alternatively, the blocking layer 203 can be made of a material different from that of the photoelectric conversion layer 205. With this structure, a heterojunction is formed. Since the bandgap differs depending on the material, the potential barrier can be formed only for one of the electron and the hole. When the photoelectric conversion layer 205 includes a quantum dot film, for example, PbS may be used as the quantum dot film and ZnO may be used for the blocking layer 203.

光電変換層２０５と第２の電極２０９との間には、絶縁層２０７が配される。例えば絶縁層２０７の材料として、アモルファス酸化シリコン（以下、ａ−ＳｉＯ）、アモルファス窒化シリコン（ａ−ＳｉＮ）、有機材料が用いられる。絶縁層２０７の厚さは、トンネル効果により信号電荷が透過しない程度の厚さとするとよい。このような構成にすることで、リーク電流を低減できるため、ノイズを低減することができる。具体的には、絶縁層２０７の厚さは５０ｎｍ以上とするとよい。 The insulating layer 207 is provided between the photoelectric conversion layer 205 and the second electrode 209. For example, as the material of the insulating layer 207, amorphous silicon oxide (hereinafter a-SiO), amorphous silicon nitride (a-SiN), or organic material is used. The thickness of the insulating layer 207 is preferably set such that signal charges are not transmitted due to a tunnel effect. With such a configuration, the leak current can be reduced, and thus noise can be reduced. Specifically, the thickness of the insulating layer 207 is preferably 50 nm or more.

ブロッキング層２０３、光電変換層２０５、および、絶縁層２０７にアモルファス膜を用いる場合は、水素化処理を行い、水素でダングリングボンドを終端してもよい。このような構成により、ノイズを低減することができる。 When an amorphous film is used for the blocking layer 203, the photoelectric conversion layer 205, and the insulating layer 207, hydrogenation treatment may be performed to terminate the dangling bond with hydrogen. With such a configuration, noise can be reduced.

第２の電極２０９は金属などの導電部材で構成される。第２の電極２０９には、配線を構成する導電部材、あるいは、外部と接続するためのパッド電極を構成する導電部材と同じ材料が用いられる。このような構成によれば、本実施例の光電変換部１０１ａは、第２の電極２０９と、配線を構成する導電部材、あるいは、パッド電極とを同時に形成することができる。したがって、本実施例の光電変換部１０１ａは、第２の電極２０９を、配線を構成する導電部材あるいはパッド電極と異なる材料とした場合に比して、簡略化した製造プロセスで製造することができる。 The second electrode 209 is made of a conductive material such as metal. The second electrode 209 is made of the same material as the conductive member that forms the wiring or the conductive member that forms the pad electrode for connecting to the outside. With such a configuration, the photoelectric conversion unit 101a of the present embodiment can simultaneously form the second electrode 209 and the conductive member forming the wiring or the pad electrode. Therefore, the photoelectric conversion unit 101a of the present embodiment can be manufactured by a simplified manufacturing process as compared with the case where the second electrode 209 is made of a material different from that of the conductive member or the pad electrode forming the wiring. ..

光電変換部１０１ａの第１の電極２０１は電源部３０ａと電気的に接続されている。電源部３０ａは、第１の電極２０１に電位Ｖｓを供給する。光電変換部１０１ｂの第１の電極は電源部３０ｂと電気的に接続されている。電源部３０ｂは、光電変換部１０１ｂの第１の電極に電位Ｖｓを供給する。 The first electrode 201 of the photoelectric conversion unit 101a is electrically connected to the power supply unit 30a. The power supply unit 30a supplies the potential Vs to the first electrode 201. The first electrode of the photoelectric conversion unit 101b is electrically connected to the power supply unit 30b. The power supply unit 30b supplies the potential Vs to the first electrode of the photoelectric conversion unit 101b.

転送トランジスタ１５ａは、光電変換部１０１ａの第２の電極２０９と電気的に接続されている。また、転送トランジスタ１５ｂは、光電変換部１０１ｂの第２の電極と電気的に接続されている。転送トランジスタ１５ａのゲートには、不図示の垂直走査回路から信号φＴ１が入力される。また、転送トランジスタ１５ｂのゲートには、不図示の垂直走査回路から信号φＴ２が入力される。 The transfer transistor 15a is electrically connected to the second electrode 209 of the photoelectric conversion unit 101a. The transfer transistor 15b is electrically connected to the second electrode of the photoelectric conversion unit 101b. A signal φT1 is input to the gate of the transfer transistor 15a from a vertical scanning circuit (not shown). The signal φT2 is input to the gate of the transfer transistor 15b from a vertical scanning circuit (not shown).

リセット部１４は、リセットトランジスタ１４ａを有する。リセットトランジスタ１４ａは、ソースとドレインの一方にリセット電位Ｖｒｅｓが供給され、ソースとドレインの他方がノードＦＤに電気的に接続されている。リセット電位Ｖｒｅｓは、電位Ｖｓよりも小さい電位である。本実施例では、電位Ｖｓは５Ｖ、リセット電位Ｖｒｅｓは２Ｖとする。また、リセットトランジスタ１４ａのゲートには、不図示の垂直走査回路から信号φＲＥＳが入力される。 The reset unit 14 has a reset transistor 14a. The reset potential Vres is supplied to one of a source and a drain of the reset transistor 14a, and the other of the source and the drain is electrically connected to the node FD. The reset potential Vres is a potential smaller than the potential Vs. In this embodiment, the potential Vs is 5V and the reset potential Vres is 2V. A signal φRES is input to the gate of the reset transistor 14a from a vertical scanning circuit (not shown).

容量駆動部１２は、バッファ回路１２ａと容量素子１２ｂとを有する。容量素子１２ｂの一方のノードである第１のノードは、ノードＦＤに電気的に接続されている。さらに言えば、容量素子１２ｂの第１のノードは、転送部である転送トランジスタ１５ａ、１５ｂのそれぞれを介して、光電変換部１０１ａ、１０１ｂのそれぞれに対して共通に電気的に接続されている。容量素子１２ｂの他方のノードである第２のノードは、バッファ回路１２ａに電気的に接続されている。バッファ回路１２ａには、垂直走査回路とは別に設けられた不図示のタイミングジェネレータから信号φＶｐが入力される。バッファ回路１２ａは、信号φＶｐの電位をバッファした電位を、容量素子１２ｂに供給する。この不図示のタイミングジェネレータは、電位の異なる信号φＶｐを、バッファ回路１２ａを介して、容量素子１２ｂに供給する電位供給部である。 The capacitance drive unit 12 has a buffer circuit 12a and a capacitance element 12b. A first node, which is one node of the capacitor 12b, is electrically connected to the node FD. Further, the first node of the capacitive element 12b is electrically connected in common to each of the photoelectric conversion units 101a and 101b via each of the transfer transistors 15a and 15b that are the transfer units. The second node, which is the other node of the capacitor 12b, is electrically connected to the buffer circuit 12a. A signal φVp is input to the buffer circuit 12a from a timing generator (not shown) provided separately from the vertical scanning circuit. The buffer circuit 12a supplies the potential obtained by buffering the potential of the signal φVp to the capacitive element 12b. The timing generator (not shown) is a potential supply unit that supplies signals φVp having different potentials to the capacitive element 12b via the buffer circuit 12a.

ノードＦＤには容量素子１２ｂが電気的に接続される。容量素子１２ｂは、例えば、互いに対向する２つの電極を含む。２つの電極はポリシリコンや金属などの材料で構成される。あるいは、容量素子１２ｂは、半導体領域と当該半導体領域の上に配されたポリシリコン電極とを含んで構成される。ノードＦＤに容量素子１２ｂが接続される構成によれば、光信号を光電変換部１０１ａから読み出すときにノイズを低減することができる。このノイズ低減の動作について説明する。 The capacitive element 12b is electrically connected to the node FD. The capacitive element 12b includes, for example, two electrodes facing each other. The two electrodes are made of a material such as polysilicon or metal. Alternatively, the capacitive element 12b is configured to include a semiconductor region and a polysilicon electrode arranged on the semiconductor region. With the configuration in which the capacitive element 12b is connected to the node FD, noise can be reduced when the optical signal is read from the photoelectric conversion unit 101a. This noise reduction operation will be described.

本実施例の光電変換装置では、ノードＦＤの電位の制御を行う。光電変換部１０１ａの第２の電極２０９の電位は、ノードＦＤの容量値（増幅トランジスタ１６ａのゲート容量）と、第１の電極２０１と第２の電極２０９との間の容量成分の容量値（以下、光電変換部１０１ａの容量値とする）との比に応じて変化する。これは、ノードＦＤと光電変換部１０１ａとを、直列に接続された２つの容量として見なすことができるからである。 In the photoelectric conversion device of this embodiment, the potential of the node FD is controlled. The potential of the second electrode 209 of the photoelectric conversion unit 101a is the capacitance value of the node FD (the gate capacitance of the amplification transistor 16a) and the capacitance value of the capacitance component between the first electrode 201 and the second electrode 209 ( Hereafter, the capacitance value of the photoelectric conversion unit 101a). This is because the node FD and the photoelectric conversion unit 101a can be regarded as two capacitors connected in series.

本実施例の光電変換装置では、ノードＦＤの電位の制御を行う。光電変換部１０１ａの第２の電極２０９の電位は、容量素子１２ｂと、ノードＦＤで接続された増幅トランジスタ１６ａのゲート容量と、第１の電極２０１と第２の電極２０９との間の容量成分の容量値（以下、光電変換部１０１ａの容量値とする）との合成容量との比に応じて変化する。これは、容量素子１２ｂと合成容量とを、直列に接続された２つの容量として見なすことができるからである。 In the photoelectric conversion device of this embodiment, the potential of the node FD is controlled. The potential of the second electrode 209 of the photoelectric conversion portion 101a includes a capacitance element 12b, a gate capacitance of the amplification transistor 16a connected to the node FD, and a capacitance component between the first electrode 201 and the second electrode 209. Of the photoelectric conversion unit 101a and the combined capacitance value thereof (hereinafter, referred to as the capacitance value of the photoelectric conversion unit 101a). This is because the capacitive element 12b and the combined capacitance can be regarded as two capacitors connected in series.

本実施例の光電変換装置では、容量素子１２ｂの容量値が大きいほど、信号φＶｐを変化させた時の第２の電極２０９の電位の変化量が大きくなる。 In the photoelectric conversion device of this embodiment, the larger the capacitance value of the capacitive element 12b, the larger the amount of change in the potential of the second electrode 209 when the signal φVp is changed.

本実施例によれば、ノードＦＤに容量素子１２ｂが電気的に接続される。容量素子１２ｂの、信号φＶｐの電位が入力されるノードと、ノードＦＤとは、電気的に分離されている。 According to this embodiment, the capacitive element 12b is electrically connected to the node FD. A node of the capacitor 12b to which the potential of the signal φVp is input and the node FD are electrically separated from each other.

したがって、光電変換部１０１ａから光信号を読み出すために第２の電極２０９の電位を制御した際に、第１の電極２０１と第２の電極２０９との間に大きな電位差を印加することができる。これにより、本実施例の光電変換装置は、光電変換層２０５を容易に空乏化することができる。これにより、光電変換部１０１ａの入射光に対する感度が向上する。また、光電変換層２０５の入射光に基づく信号電荷の蓄積開始時の電位を略一定の電位とすることによって、光信号に含まれるノイズを低減することができる。 Therefore, when the potential of the second electrode 209 is controlled to read the optical signal from the photoelectric conversion unit 101a, a large potential difference can be applied between the first electrode 201 and the second electrode 209. As a result, the photoelectric conversion device of this embodiment can easily deplete the photoelectric conversion layer 205. This improves the sensitivity of the photoelectric conversion unit 101a to the incident light. In addition, noise included in the optical signal can be reduced by setting the potential at the time of starting the accumulation of the signal charge based on the incident light of the photoelectric conversion layer 205 to be a substantially constant potential.

画素出力部１６は、増幅トランジスタ１６ａと、選択トランジスタ１６ｂとを有する。増幅トランジスタ１６ａのゲートは、ノードＦＤに電気的に接続されている。また、増幅トランジスタ１６ａのソースとドレインの一方には、電位Ｖｄｄが入力され、ソースとドレインの他方は、選択トランジスタ１６ｂのソースとドレインの一方に電気的に接続されている。選択トランジスタ１６ｂのソースとドレインの他方は、垂直信号線１７に電気的に接続されている。また、選択トランジスタ１６ｂのゲートには、不図示の垂直走査回路から信号φＳＥＬが入力される。増幅部である増幅トランジスタ１６ａは、第２の電極２０９から出力される信号を増幅した信号を出力する。 The pixel output unit 16 has an amplification transistor 16a and a selection transistor 16b. The gate of the amplification transistor 16a is electrically connected to the node FD. The potential Vdd is input to one of the source and the drain of the amplification transistor 16a, and the other of the source and the drain is electrically connected to one of the source and the drain of the selection transistor 16b. The other of the source and the drain of the selection transistor 16b is electrically connected to the vertical signal line 17. The signal φSEL is input to the gate of the selection transistor 16b from a vertical scanning circuit (not shown). The amplification transistor 16a, which is the amplification unit, outputs a signal obtained by amplifying the signal output from the second electrode 209.

電流源１８は、垂直信号線１７を介して、選択トランジスタ１６ｂと電気的に接続されている。選択トランジスタ１６ｂがオンすると、増幅トランジスタ１６ａと電流源１８とによってソースフォロワ回路が構成される。 The current source 18 is electrically connected to the selection transistor 16b via the vertical signal line 17. When the selection transistor 16b is turned on, the amplification transistor 16a and the current source 18 form a source follower circuit.

列増幅部１９の入力ノードは垂直信号線１７に電気的に接続されている。列増幅部１９の出力ノードは、不図示の信号保持部に電気的に接続されている。不図示の信号保持部は、不図示の出力部に電気的に接続されている。この不図示の出力部が出力する信号が、光電変換装置が、光電変換装置の外部に出力する信号である。 The input node of the column amplification unit 19 is electrically connected to the vertical signal line 17. The output node of the column amplification unit 19 is electrically connected to a signal holding unit (not shown). The signal holding unit (not shown) is electrically connected to the output unit (not shown). The signal output by the output unit (not shown) is a signal output by the photoelectric conversion device to the outside of the photoelectric conversion device.

図１に示した光電変換装置は、複数の光電変換部である光電変換部１０１ａと光電変換部１０１ｂに対して、１つの容量素子１２ｂと、１つの増幅トランジスタ１６ａとが設けられている。つまり、１つの容量素子１２ｂおよび１つの増幅トランジスタ１６ａは、光電変換部１０１ａと光電変換部１０１ｂで共有されている。 In the photoelectric conversion device illustrated in FIG. 1, one capacitance element 12b and one amplification transistor 16a are provided for the photoelectric conversion units 101a and 101b, which are a plurality of photoelectric conversion units. That is, one capacitance element 12b and one amplification transistor 16a are shared by the photoelectric conversion unit 101a and the photoelectric conversion unit 101b.

図１では、１つの画素セル１０００のみを示しているが、実際には複数の画素セルが、数千行、数千列に渡って配列されている。また、垂直信号線１７、電流源１８、列増幅部１９のそれぞれは、複数の画素セル１０００が配列された列に対応して、それぞれが複数列設けられている。複数の画素セル１０００は、画素領域に設けられている。また、列増幅部１９は、画素領域の外部に設けられた周辺回路領域に設けられている。周辺回路領域は、例えば、複数の光電変換部１０１に対して共通に設けられた第１の電極２０１の正射影の外部の領域である。 Although only one pixel cell 1000 is shown in FIG. 1, a plurality of pixel cells are actually arranged in thousands rows and thousands columns. Further, each of the vertical signal line 17, the current source 18, and the column amplification unit 19 is provided in a plurality of columns corresponding to the column in which the plurality of pixel cells 1000 are arranged. The plurality of pixel cells 1000 are provided in the pixel area. The column amplification unit 19 is provided in the peripheral circuit area provided outside the pixel area. The peripheral circuit region is, for example, a region outside the orthogonal projection of the first electrode 201 provided commonly to the plurality of photoelectric conversion units 101.

次に、本実施例における光電変換部１０１ａの動作について説明する。図２（ａ）〜（ｄ）のそれぞれは、光電変換部１０１ａにおけるエネルギーバンドを模式的に示している。図２（ａ）〜（ｄ）のそれぞれには、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、第２の電極２０９のエネルギーバンドが示されている。図２の縦軸は電子に対するポテンシャルを表している。図２の上に行くほど、電子に対するポテンシャルが高い。したがって、図２の下に行くほど、電位は低くなる。第１の電極２０１、および、第２の電極２０９については、フェルミ準位が示されている。ブロッキング層２０３、および、光電変換層２０５については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。 Next, the operation of the photoelectric conversion unit 101a in this embodiment will be described. Each of FIGS. 2A to 2D schematically shows an energy band in the photoelectric conversion unit 101a. In each of FIGS. 2A to 2D, energy bands of the first electrode 201, the blocking layer 203, the photoelectric conversion layer 205, the insulating layer 207, and the second electrode 209 are shown. The vertical axis of FIG. 2 represents the potential for electrons. The higher towards the top of FIG. 2, the higher the potential for electrons. Therefore, the potential becomes lower toward the bottom of FIG. The Fermi level is shown for the first electrode 201 and the second electrode 209. For the blocking layer 203 and the photoelectric conversion layer 205, the band gap between the energy level of the conduction band and the energy level of the valence band is shown.

光電変換部１０１ａの動作としては、以下のステップ（１）〜（５）が繰り返し行われる。（１）増幅部の入力ノードのリセット、（２）ノイズ信号の読み出し、（３）光電変換部からの信号電荷の転送、（４）光信号の読み出し、（５）信号電荷の蓄積。以下、それぞれのステップについて説明する。 As the operation of the photoelectric conversion unit 101a, the following steps (1) to (5) are repeated. (1) resetting the input node of the amplifier, (2) reading a noise signal, (3) transferring signal charges from the photoelectric converter, (4) reading optical signals, and (5) accumulating signal charges. Each step will be described below.

図２（ａ）は、ステップ（１）からステップ（２）における光電変換部１０１ａの状態を示している。第１の電極２０１には、電位Ｖｓが供給されている。第１の電位Ｖｓは、例えば、３Ｖである。光電変換層２０５には、露光期間中に生じた信号電荷として、白丸で示されたホールが蓄積されている。蓄積されたホールの量に応じて、光電変換層２０５の絶縁層２０７側の表面ポテンシャルは変化する。また、バッファ回路１２ａは第１の電位Ｖｄ１を容量素子１２ｂに供給している。第１の電位Ｖｄ１は、例えば、０Ｖである。 FIG. 2A shows the state of the photoelectric conversion unit 101a from step (1) to step (2). The potential Vs is supplied to the first electrode 201. The first potential Vs is, for example, 3V. Holes indicated by white circles are accumulated in the photoelectric conversion layer 205 as signal charges generated during the exposure period. The surface potential of the photoelectric conversion layer 205 on the insulating layer 207 side changes depending on the amount of accumulated holes. Further, the buffer circuit 12a supplies the first potential Vd1 to the capacitive element 12b. The first potential Vd1 is, for example, 0V.

この状態でリセットトランジスタ１４ａをオンする。これにより、第２の電極２０９を含むノード、つまり、ノードＦＤの電位がリセット電位Ｖｒｅｓにリセットされる。リセット電位Ｖｒｅｓは、例えば、１Ｖである。ノードＦＤは増幅トランジスタ１６ａのゲートに接続されているため、ノードＦＤは増幅部の入力ノードである。そのため、増幅部の入力ノードのリセットが行われる。 In this state, the reset transistor 14a is turned on. Thus, the potential of the node including the second electrode 209, that is, the node FD is reset to the reset potential Vres. The reset potential Vres is, for example, 1V. Since the node FD is connected to the gate of the amplification transistor 16a, the node FD is an input node of the amplification section. Therefore, the input node of the amplifier is reset.

その後、リセットトランジスタ１４ａをオフする。これにより、ノードＦＤが電気的にフローティングになる。このときリセットトランジスタ１４ａによるリセットノイズ（図２のノイズｋＴＣ１）が発生しうる。このとき、信号電荷のホールは、光電変換層２０５に蓄積されたままである。 Then, the reset transistor 14a is turned off. As a result, the node FD becomes electrically floating. At this time, reset noise (noise kTC1 in FIG. 2) due to the reset transistor 14a may occur. At this time, the holes of the signal charge are still accumulated in the photoelectric conversion layer 205.

選択トランジスタ１０５がオンすることにより、増幅トランジスタ１６ａがリセットノイズを含むノイズ信号を出力する。 When the selection transistor 105 is turned on, the amplification transistor 16a outputs a noise signal including reset noise.

図２（ｂ）および（ｃ）は、ステップ（３）における光電変換部１０１ａの状態を示している。まず、バッファ回路１２ａは第２の電位Ｖｄ２を容量素子１２ｂに供給する。信号電荷としてホールを用いているため、第２の電位Ｖｄ２は第１の電位Ｖｄ１より高い電位である。第２の電位Ｖｄ２は、例えば、５Ｖである。 2B and 2C show the state of the photoelectric conversion unit 101a in step (3). First, the buffer circuit 12a supplies the second potential Vd2 to the capacitive element 12b. Since holes are used as signal charges, the second potential Vd2 is higher than the first potential Vd1. The second potential Vd2 is, for example, 5V.

このとき、第２の電極２０９（ノードＦＤ）の電位は、バッファ回路１２ａが供給する電位の変化と同じ方向に向かって変化する。第２の電極２０９の電位の変化量ｄＶＢは、ノードＦＤに電気的に接続された容量素子１２ｂの容量値Ｃ１と、光電変換部１０１ａの容量値Ｃ２との比に応じて決まる。ｄＶＢは、
ｄＶＢ＝（Ｖｄ２−Ｖｄ１）×Ｃ１／（Ｃ１＋Ｃ２） ・・・（１）
と表される。以下の説明では、説明を簡単にするため、容量値Ｃ１と容量値Ｃ２とが等しいとする。従って、変化量ｄＶＢは、
ｄＶＢ＝（Ｖｄ２−Ｖｄ１）×（１／２） ・・・（２）
と表される。尚、本実施例では、光電変換部１０１ｂの容量値もまた、光電変換部１０１ｂの容量値Ｃ２と等しいとする。 At this time, the potential of the second electrode 209 (node FD) changes in the same direction as the change in the potential supplied by the buffer circuit 12a. The amount of change dVB in the potential of the second electrode 209 is determined according to the ratio between the capacitance value C1 of the capacitance element 12b electrically connected to the node FD and the capacitance value C2 of the photoelectric conversion unit 101a. dVB is
dVB=(Vd2-Vd1)*C1/(C1+C2) (1)
Is expressed as In the following description, for simplification of description, it is assumed that the capacitance value C1 and the capacitance value C2 are equal. Therefore, the change amount dVB is
dVB=(Vd2-Vd1)×(1/2) (2)
Is expressed as In this embodiment, the capacitance value of the photoelectric conversion unit 101b is also equal to the capacitance value C2 of the photoelectric conversion unit 101b.

本実施例では、第２の電極２０９の電位の変化量ｄＶＢが、第１の電極２０９の電位Ｖｓとリセット電位Ｖｒｅｓの差（Ｖｓ−Ｖｒｅｓ）よりも十分に大きい。そのため、第２の電極２０９のポテンシャルは、第１の電極２０１のポテンシャルよりも低くなり、光電変換層２０５のポテンシャルの傾きが反転する。これにより、黒丸で示された電子が第１の電極２０９から光電変換層２０５へ注入される。また、信号電荷として光電変換層２０５に蓄積されたホールの一部または全部が、ブロッキング層２０３の方へ移動する。移動したホールは、ブロッキング層２０３の多数キャリアと再結合して消滅する。その結果、光電変換層２０５のホールが光電変換層２０５から排出される。光電変換層２０５の全体が空乏化する場合には、信号電荷として蓄積されたホールの全部が排出される。 In this embodiment, the change amount dVB of the potential of the second electrode 209 is sufficiently larger than the difference (Vs−Vres) between the potential Vs of the first electrode 209 and the reset potential Vres. Therefore, the potential of the second electrode 209 becomes lower than the potential of the first electrode 201, and the slope of the potential of the photoelectric conversion layer 205 is inverted. As a result, electrons indicated by black circles are injected from the first electrode 209 to the photoelectric conversion layer 205. Further, some or all of the holes accumulated in the photoelectric conversion layer 205 as signal charges move toward the blocking layer 203. The moved holes are recombined with majority carriers of the blocking layer 203 and disappear. As a result, holes in the photoelectric conversion layer 205 are discharged from the photoelectric conversion layer 205. When the entire photoelectric conversion layer 205 is depleted, all the holes accumulated as signal charges are discharged.

次に、図２（ｃ）に示される状態においては、バッファ回路１２ａは、第１の電位Ｖｄ１を容量素子１２ｂに供給する。これにより、光電変換層２０５のポテンシャルの傾きが再び反転する。そのため、図２（ｂ）の状態の時に光電変換層２０５に注入されていた電子は、光電変換層２０５から排出される。一方、ブロッキング層２０３が、第１の電極２０１から光電変換層２０５へのホールの注入を低減している。したがって、ノードＦＤの電位は、リセットされた状態から、消滅したホールの量に応じた電位Ｖｓｉｇだけ変化する。つまり、信号電荷として蓄積されたホールの量に応じた電位ＶｓｉｇがノードＦＤに現れる。蓄積されたホールの量に応じた電位Ｖｓｉｇを、光信号成分と呼ぶ。 Next, in the state shown in FIG. 2C, the buffer circuit 12a supplies the first potential Vd1 to the capacitive element 12b. As a result, the slope of the potential of the photoelectric conversion layer 205 is inverted again. Therefore, the electrons injected into the photoelectric conversion layer 205 in the state of FIG. 2B are discharged from the photoelectric conversion layer 205. On the other hand, the blocking layer 203 reduces injection of holes from the first electrode 201 into the photoelectric conversion layer 205. Therefore, the potential of the node FD changes from the reset state by the potential Vsig according to the amount of the disappeared holes. That is, the potential Vsig corresponding to the amount of holes accumulated as signal charge appears at the node FD. The potential Vsig corresponding to the amount of accumulated holes is called an optical signal component.

ここで、図２（ｃ）に示される状態の時に、選択トランジスタ１６ｂがオンする。これにより、増幅トランジスタ１６ａが光信号を出力する。ステップ（２）で読み出されたノイズ信号と、ステップ（４）で読み出された光信号との差分が、蓄積された信号電荷に応じた電位Ｖｓｉｇに基づく信号である。 Here, in the state shown in FIG. 2C, the selection transistor 16b is turned on. As a result, the amplification transistor 16a outputs an optical signal. The difference between the noise signal read in step (2) and the optical signal read in step (4) is a signal based on the potential Vsig corresponding to the accumulated signal charge.

図２（ｄ）は、ステップ（５）における光電変換部１０１ａの状態を示している。第１の電極２０１に電位Ｖｓが供給され、ノードＦＤにリセット電位Ｖｒｅｓが供給される。リセット電位Ｖｒｅｓは第１の電極２０１の電位Ｖｓより低いため、光電変換層２０５の電子は第１の電極２０１に排出される。一方、光電変換層２０５のホールは、光電変換層２０５と絶縁層２０７との界面に向かって移動する。しかし、ホールは絶縁層２０７に移動できないため、光電変換層２０５に蓄積される。また、前述の通り、ブロッキング層２０３が、ホールが光電変換層２０５に注入されることを低減する。したがって、この状態で光電変換層２０５に光が入射すると、光電変換によって生じた電子ホール対のうち、ホールのみが信号電荷として光電変換層２０５に蓄積される。電位Ｖｃｈは、光電変換層２０５において蓄積されたホールに基づいて、第２の電極２０９の変化する電位である。 FIG. 2D shows the state of the photoelectric conversion unit 101a in step (5). The potential Vs is supplied to the first electrode 201 and the reset potential Vres is supplied to the node FD. Since the reset potential Vres is lower than the potential Vs of the first electrode 201, the electrons of the photoelectric conversion layer 205 are discharged to the first electrode 201. On the other hand, the holes in the photoelectric conversion layer 205 move toward the interface between the photoelectric conversion layer 205 and the insulating layer 207. However, the holes cannot be moved to the insulating layer 207 and thus are accumulated in the photoelectric conversion layer 205. In addition, as described above, the blocking layer 203 reduces injection of holes into the photoelectric conversion layer 205. Therefore, when light enters the photoelectric conversion layer 205 in this state, only holes out of electron hole pairs generated by photoelectric conversion are accumulated in the photoelectric conversion layer 205 as signal charges. The potential Vch is a potential at which the second electrode 209 changes based on holes accumulated in the photoelectric conversion layer 205.

信号電荷が電子の場合、第２の電位Ｖｄ２は第１の電位Ｖｄ１より低い電位とすればよい。また、ブロッキング層２０３の導電型を、本実施例のブロッキング層２０３とは反対の導電型とすれば良い。そのため、図２（ａ）〜（ｄ）でのポテンシャルの傾きが反転する。それ以外の動作は同じである。 When the signal charge is an electron, the second potential Vd2 may be lower than the first potential Vd1. Further, the conductivity type of the blocking layer 203 may be opposite to that of the blocking layer 203 of this embodiment. Therefore, the inclination of the potential in FIGS. 2A to 2D is inverted. Other operations are the same.

次に、図３を参照しながら、図１に示した光電変換装置のタイミングチャートを説明する。 Next, a timing chart of the photoelectric conversion device shown in FIG. 1 will be described with reference to FIG.

図３（ａ）は、光電変換部１０１ａおよび光電変換部１０１ｂのそれぞれからノードＦＤに、信号を個別に出力させる動作を示している。一方、図３（ｂ）は、光電変換部１０１ａおよび光電変換部１０１ｂのそれぞれが生成した光信号同士を加算した信号が、ノードＦＤに出力される動作を示している。図３（ａ）、図３（ｂ）に示した各信号は、図１に示した各信号と対応している。図３（ａ）、図３（ｂ）に示した信号φＳ／Ｈは、不図示のタイミングジェネレータが、列増幅部１９の後段に設けられた、不図示の信号保持部のサンプリング動作を制御する信号である。信号保持部は、信号φＳ／Ｈの信号レベルがＨｉレベル（以下、Ｈｉとする）からＬｏレベル（以下、Ｌｏとする）に変化した時に、列増幅部１９が出力する信号を保持する。 FIG. 3A shows an operation of individually outputting signals from the photoelectric conversion units 101a and 101b to the node FD. On the other hand, FIG. 3B shows an operation in which a signal obtained by adding optical signals generated by the photoelectric conversion units 101a and 101b is output to the node FD. The signals shown in FIGS. 3A and 3B correspond to the signals shown in FIG. With respect to the signal φS/H shown in FIGS. 3A and 3B, a timing generator (not shown) controls the sampling operation of a signal holding unit (not shown) provided in the subsequent stage of the column amplification unit 19. It is a signal. The signal holding unit holds the signal output from the column amplification unit 19 when the signal level of the signal φS/H changes from the Hi level (hereinafter, Hi) to the Lo level (hereinafter, Lo).

まず、図３（ａ）に示した動作を説明する。図３（ａ）に示した、期間Ｔ０−１における動作が、光電変換部１０１ａに関わる動作である。また期間Ｔ０−２における動作が、光電変換部１０１ｂに関わる動作である。 First, the operation shown in FIG. 3A will be described. The operation in the period T0-1 shown in FIG. 3A is the operation relating to the photoelectric conversion unit 101a. Further, the operation in the period T0-2 is the operation relating to the photoelectric conversion portion 101b.

時刻ｔ１に、不図示の垂直走査回路は、信号φＲＥＳと信号φＴ１のそれぞれの信号レベルを、Ｌｏレベル（以下、Ｌｏと表記する）からＨｉレベル（以下、Ｈｉと表記する）にする。Ｈｉの信号φＲＥＳがゲートに入力されたリセットトランジスタ１４ａは、オンする。これにより、ノードＦＤの電位が、電位Ｖｄ１にリセットされる。また、Ｈｉの信号φＴ１がゲートに入力された転送トランジスタ１５ａがオンする。これにより、光電変換部１０１ａの第２の電極２０９とノードＦＤとの間の電気的経路が非導通状態から導通状態になるため、第２の電極２０９の電位は、電位Ｖｄ１にリセットされる。また、垂直走査回路は信号φＳＥＬをＨｉとする。これにより、選択トランジスタ１６ｂがオンとなる。したがって、増幅トランジスタ１６ａは、ノードＦＤの電位に基づく信号を垂直信号線１７に出力する。 At time t1, the vertical scanning circuit (not shown) changes the signal levels of the signal φRES and the signal φT1 from the Lo level (hereinafter, referred to as Lo) to the Hi level (hereinafter, referred to as Hi). The reset transistor 14a whose gate receives the Hi signal φRES is turned on. As a result, the potential of the node FD is reset to the potential Vd1. Further, the transfer transistor 15a to which the Hi signal φT1 is input to the gate is turned on. Accordingly, the electric path between the second electrode 209 of the photoelectric conversion unit 101a and the node FD is changed from the non-conduction state to the conduction state, so that the potential of the second electrode 209 is reset to the potential Vd1. Further, the vertical scanning circuit sets the signal φSEL to Hi. As a result, the selection transistor 16b is turned on. Therefore, the amplification transistor 16a outputs a signal based on the potential of the node FD to the vertical signal line 17.

時刻ｔ２に、不図示の垂直走査回路は、信号φＲＥＳをＨｉからＬｏにする。これにより、ノードＦＤのリセットが解除される。この時刻ｔ１から時刻ｔ２までの期間Ｔ１−１の動作が、上述したステップ（２）に対応する動作である。 At time t2, the vertical scanning circuit (not shown) changes the signal φRES from Hi to Lo. As a result, the reset of the node FD is released. The operation in the period T1-1 from the time t1 to the time t2 is the operation corresponding to step (2) described above.

その後、不図示のタイミングジェネレータは、信号φＳ／Ｈの信号レベルをＬｏからＨｉにし、その後再び、Ｌｏとする。信号保持部は、この信号φＳ／Ｈの信号レベルがＨｉからＬｏに変化した時に列増幅部１９が出力する信号を保持する。この時に、列増幅部１９が出力する信号は、ノイズ信号である。この動作は、上述したステップ（２）に対応する。図３（ａ）では、信号保持部のノイズ信号の保持に関わる動作をＮと表記している。 After that, the timing generator (not shown) changes the signal level of the signal φS/H from Lo to Hi and then sets it to Lo again. The signal holding unit holds the signal output from the column amplification unit 19 when the signal level of the signal φS/H changes from Hi to Lo. At this time, the signal output from the column amplification unit 19 is a noise signal. This operation corresponds to step (2) described above. In FIG. 3A, the operation related to the holding of the noise signal by the signal holding unit is represented by N.

尚、時刻ｔ３に達するまでの期間においては、バッファ回路１２ａは、Ｌｏの信号φＶｐに基づいて、第１の電位Ｖｄ１を容量素子１２ｂに供給している。Ｌｏの信号φＶｐは、本実施例では０Ｖとする。バッファ回路１２ａは、０Ｖである第１の電位Ｖｄ１を、容量素子１２ｂに供給している。 Note that in the period until the time t3 is reached, the buffer circuit 12a supplies the first potential Vd1 to the capacitive element 12b based on the Lo signal φVp. The signal φVp of Lo is 0V in this embodiment. The buffer circuit 12a supplies the first potential Vd1, which is 0 V, to the capacitive element 12b.

時刻ｔ３に、タイミングジェネレータは信号φＶｐの信号レベルをＬｏである０ＶからＨｉである１０Ｖにする。また、Ｈｉの信号φＶｐに基づいて、バッファ回路１２ａは、１０Ｖである第２の電位Ｖｄ２を容量素子１２ｂに供給する。第２の電極２０９の電位の変化量ｄＶＢは、上記の（２）式により、ｄＶＢ＝（１０−０）×（１／２）＝５（Ｖ）となる。従って、第２の電極２０９の電位は、リセット電位Ｖｒｅｓに対して５Ｖが印加された電位となる。 At time t3, the timing generator changes the signal level of the signal φVp from 0V which is Lo to 10V which is Hi. Further, based on the Hi signal φVp, the buffer circuit 12a supplies the second potential Vd2 of 10 V to the capacitive element 12b. The change amount dVB of the potential of the second electrode 209 is dVB=(10−0)×(1/2)=5(V) according to the above equation (2). Therefore, the potential of the second electrode 209 is a potential obtained by applying 5 V to the reset potential Vres.

Ｈｉの信号φＶｐが入力されることにより、図２（ｂ）に示したように、光電変換層２０５のホールがリフレッシュされる。その後、タイミングジェネレータが信号φＶｐをＬｏとする。これにより、図２（ｃ）に示したように、第２の電極２０９に光信号が出力される。この動作は、上述したステップ（３）に対応する。転送トランジスタ１５ａはオンしているため、光電変換部１０１ａの第２の電極２０９と増幅トランジスタ１６ａとの間の電気的経路は導通状態となっている。よって、増幅トランジスタ１６ａは、光信号に基づく信号を、垂直信号線１７に出力する。この動作は、上述したステップ（４）に対応する。列増幅部１９は、増幅トランジスタ１６ａが出力した光信号に基づく信号を増幅した信号（以下、増幅光信号と表記する）を出力する。 By inputting the Hi signal φVp, the holes of the photoelectric conversion layer 205 are refreshed as shown in FIG. After that, the timing generator sets the signal φVp to Lo. As a result, an optical signal is output to the second electrode 209 as shown in FIG. This operation corresponds to step (3) described above. Since the transfer transistor 15a is turned on, the electrical path between the second electrode 209 of the photoelectric conversion unit 101a and the amplification transistor 16a is in a conductive state. Therefore, the amplification transistor 16a outputs a signal based on the optical signal to the vertical signal line 17. This operation corresponds to step (4) described above. The column amplification unit 19 outputs a signal obtained by amplifying a signal based on the optical signal output by the amplification transistor 16a (hereinafter referred to as an amplified optical signal).

その後、タイミングジェネレータは、信号φＳ／ＨをＨｉとした後、Ｌｏとする。これにより、信号保持部は、列増幅部１９が出力した増幅光信号を保持する。図３（ａ）では、信号保持部の増幅光信号の保持に関わる動作をＳと表記している。 After that, the timing generator sets the signal φS/H to Hi and then to Lo. As a result, the signal holding unit holds the amplified optical signal output by the column amplification unit 19. In FIG. 3A, the operation related to holding the amplified optical signal of the signal holding unit is denoted by S.

次に、時刻ｔ５から時刻ｔ６の期間において、光電変換部１０１ａの下部電極の残留電荷をリセットする。これにより、光電変換部１０１ａは、図２（ｄ）に示したように、光に基づく信号電荷の蓄積を再び行う準備が整う。この動作は、ステップ（５）の動作を行うための準備の動作である。 Next, in the period from time t5 to time t6, the residual charge of the lower electrode of the photoelectric conversion unit 101a is reset. As a result, the photoelectric conversion unit 101a is ready to perform accumulation of signal charges based on light again, as shown in FIG. This operation is a preparation operation for performing the operation of step (5).

時刻ｔ６に、垂直走査回路は、信号φＴ１をＬｏとする。また、垂直走査回路は、信号φＳＥＬをＬｏとする。これにより、選択トランジスタ１６ｂがオフとなる。これにより、光電変換部１０１ａが蓄積した信号電荷に基づく信号の垂直信号線１７への出力が終了する。 At time t6, the vertical scanning circuit sets the signal φT1 to Lo. Further, the vertical scanning circuit sets the signal φSEL to Lo. As a result, the selection transistor 16b is turned off. As a result, the output of the signal based on the signal charges accumulated in the photoelectric conversion unit 101a to the vertical signal line 17 is completed.

信号保持部が保持した、ノイズ信号と増幅光信号との差を得ることにより、増幅光信号に含まれるノイズ成分を低減した信号を得ることができる。 By obtaining the difference between the noise signal and the amplified optical signal held by the signal holding unit, it is possible to obtain a signal in which the noise component included in the amplified optical signal is reduced.

その後、光電変換部１０１ｂにおいても、光電変換部１０１ａを用いて行った動作と同じ動作を行うことによって、光電変換部１０１ｂが蓄積した信号電荷に基づく信号が垂直信号線１７に出力される。 After that, also in the photoelectric conversion unit 101b, by performing the same operation as that performed using the photoelectric conversion unit 101a, a signal based on the signal charge accumulated in the photoelectric conversion unit 101b is output to the vertical signal line 17.

次に、図３（ｂ）に示した動作を説明する。以下の説明では図３（ａ）を参照しながら説明した動作とは異なる点を中心に説明する。図３（ｂ）に示した動作は、光電変換部１０１ａと光電変換部１０１ｂのそれぞれの光信号をノードＦＤで加算する動作である。 Next, the operation shown in FIG. 3B will be described. In the following description, the points different from the operation described with reference to FIG. The operation illustrated in FIG. 3B is an operation of adding the optical signals of the photoelectric conversion unit 101a and the photoelectric conversion unit 101b at the node FD.

時刻ｔ１０に、垂直走査回路は、信号φＴ１、信号φＴ２の両方の信号レベルを、ＬｏからＨｉにする。これにより、転送トランジスタ１５ａ、転送トランジスタ１５ｂの両方がオンする。また、信号φＲＥＳをＨｉとする。これにより、光電変換部１０１ａ、光電変換部１０１ｂの両方の第２の電極２０９の電位と、ノードＦＤの電位がそれぞれリセット電位Ｖｒｅｓに基づいてリセットされる。 At time t10, the vertical scanning circuit changes the signal levels of both the signal φT1 and the signal φT2 from Lo to Hi. As a result, both the transfer transistor 15a and the transfer transistor 15b are turned on. Further, the signal φRES is set to Hi. Accordingly, the potentials of the second electrodes 209 of both the photoelectric conversion units 101a and 101b and the potential of the node FD are reset based on the reset potential Vres.

時刻ｔ１１に、垂直走査回路は信号φＲＥＳをＬｏとする。 At time t11, the vertical scanning circuit sets the signal φRES to Lo.

その後、タイミングジェネレータは、信号φＳ／ＨをＨｉとした後にＬｏとする。これにより、信号保持部はノイズ信号を保持する。 After that, the timing generator sets the signal φS/H to Hi and then to Lo. As a result, the signal holding unit holds the noise signal.

時刻ｔ１２に、タイミングジェネレータは、信号φＶｐの信号レベルをＬｏである０Ｖから、Ｈｉである１５Ｖにする。ここで、Ｈｉの信号φＶｐの信号レベルを１５Ｖとしている点について説明する。上記の（１）式で表した第２の電極２０９の電位の変化量ｄＶＢは、図３（ｂ）に示した動作では、光電変換部１０１ｂの容量値をＣ３とすると、
ｄＶＢ＝（Ｖｄ２−Ｖｄ１）×Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３） ・・・（３）
となる。本実施例では、上述の通り、Ｃ１＝Ｃ２＝Ｃ３としているため、（３）式は、
ｄＶＢ＝（Ｖｄ２−Ｖｄ１）×（１／３） ・・・（４）
と書き換えられる。光電変換部１０１ａおよび光電変換部１０１ｂのそれぞれの第２の電極２０９の電位の変化量ｄＶＢを、図３（ａ）の動作と同じく５Ｖとするためには、Ｖｄ１＝０（Ｖ）であるため、Ｖｄ２＝１５（Ｖ）となる。よって、信号φＶｐを１５Ｖとしている。図３（ａ）のように、光電変換部１０１ａ、光電変換部１０１ｂから個別に光信号を読み出す場合に対して、信号φＶｐのＨｉの信号レベルは、３／２倍となる。 At time t12, the timing generator changes the signal level of the signal φVp from 0V which is Lo to 15V which is Hi. Here, the point that the signal level of the Hi signal φVp is set to 15V will be described. The change amount dVB of the potential of the second electrode 209 expressed by the above formula (1) is set to C3 when the capacitance value of the photoelectric conversion unit 101b is C3 in the operation shown in FIG. 3B.
dVB=(Vd2-Vd1)*C1/(C1+C2+C3) (3)
Becomes In the present embodiment, since C1=C2=C3 is set as described above, the formula (3) is
dVB=(Vd2-Vd1)×(1/3) (4)
Can be rewritten as In order to set the amount of change dVB of the potential of the second electrode 209 of each of the photoelectric conversion unit 101a and the photoelectric conversion unit 101b to 5V as in the operation of FIG. 3A, Vd1=0 (V) is satisfied. , Vd2=15 (V). Therefore, the signal φVp is set to 15V. As shown in FIG. 3A, the signal level of Hi of the signal φVp is 3/2 times that when the optical signals are individually read from the photoelectric conversion units 101a and 101b.

信号φＶｐをＨｉからＬｏとする。また、転送トランジスタ１５ａ、１５ｂは共にオンしているため、光電変換部１０１ａ、１０１ｂの第２の電極２０９と増幅トランジスタ１６ａとの間の電気的経路は導通状態である。よって、ノードＦＤには、光電変換部１０１ａと光電変換部１０１ｂのそれぞれの第２の電極２０９から光信号が出力される。ノードＦＤの電位は、光電変換部１０１ａと光電変換部１０１ｂとのそれぞれの光信号同士を加算した信号の電位となる。 The signal φVp is changed from Hi to Lo. Further, since both the transfer transistors 15a and 15b are turned on, the electrical path between the second electrode 209 of the photoelectric conversion units 101a and 101b and the amplification transistor 16a is in a conductive state. Therefore, optical signals are output to the node FD from the second electrodes 209 of the photoelectric conversion units 101a and 101b. The potential of the node FD is the potential of the signal obtained by adding the optical signals of the photoelectric conversion unit 101a and the photoelectric conversion unit 101b.

その後、タイミングジェネレータは、信号φＳ／ＨをＨｉとした後、Ｌｏとする。これにより、信号保持部は、光電変換部１０１ａと光電変換部１０１ｂとのそれぞれの光信号同士を加算した信号を、増幅トランジスタ１６ａと、列増幅部１９とが順に増幅した信号を保持する。 After that, the timing generator sets the signal φS/H to Hi and then to Lo. As a result, the signal holding unit holds the signal obtained by sequentially amplifying the optical signals of the photoelectric conversion unit 101a and the photoelectric conversion unit 101b by the amplification transistor 16a and the column amplification unit 19.

このように、本実施例の光電変換装置は、図３（ａ）に示した動作では、複数の光電変換部の各々の光信号を個別に読み出すことができる。また、本実施例の光電変換装置は、図３（ｂ）に示した動作では、複数の光電変換部の各々の光信号同士を、増幅部の入力ノードであるノードＦＤで加算した信号を、読み出すことができる。 As described above, the photoelectric conversion device according to the present embodiment can individually read the optical signal of each of the plurality of photoelectric conversion units in the operation illustrated in FIG. Further, in the operation shown in FIG. 3B, the photoelectric conversion apparatus of the present embodiment adds the signals obtained by adding the optical signals of the plurality of photoelectric conversion units at the node FD that is the input node of the amplification unit, Can be read.

また、本実施例の光電変換装置は、１つの容量素子１２ｂと、１つの増幅トランジスタ１６ａとを、複数の光電変換部１０１ａ、１０１ｂでシェアしている。これにより、複数の光電変換部１０１ａ、１０１ｂの各々に対して、１つの容量素子１２ｂと、１つの増幅トランジスタ１６ａとを個別に設ける場合に比して、画素セルの回路面積を小さくすることができる。 Further, in the photoelectric conversion device of this embodiment, one capacitance element 12b and one amplification transistor 16a are shared by the plurality of photoelectric conversion units 101a and 101b. As a result, the circuit area of the pixel cell can be reduced as compared with the case where one capacitance element 12b and one amplification transistor 16a are individually provided for each of the plurality of photoelectric conversion units 101a and 101b. it can.

また、ＲＧＢのカラーフィルタがベイヤー配列で設けられ、各色に対応して複数の光電変換部の各々が設けられている場合がある。この場合には、同じ色のカラーフィルタが配された複数の光電変換部で、１つの容量素子１２ｂと、１つの増幅トランジスタ１６ａとを共有するようにしても良い。 In some cases, RGB color filters are provided in a Bayer array, and a plurality of photoelectric conversion units are provided for each color. In this case, one capacitance element 12b and one amplification transistor 16a may be shared by a plurality of photoelectric conversion units in which color filters of the same color are arranged.

また、信号φＶｐは、タイミングジェネレータからバッファ１２ａを介して容量素子１２ｂに入力されていた。他の例として、図８のように、バッファ１２ａを介さずに、信号φＶｐがタイミングジェネレータから容量素子１２ｂに入力されても良い。 Further, the signal φVp was input from the timing generator to the capacitive element 12b via the buffer 12a. As another example, as shown in FIG. 8, the signal φVp may be input from the timing generator to the capacitive element 12b without passing through the buffer 12a.

また、本実施例では、１つの増幅トランジスタ１６ａを、複数の光電変換部１０１ａ、１０１ｂでシェアする構成を説明した。他の例として、図８のように、複数の光電変換部１０１ａ、１０１ｂの各々に対し、複数の増幅トランジスタ１６ａの各々が設けられている構成であっても良い。例えば、行列状に複数の画素セル１０００が配列された構成の場合、複数の画素セル１０００の各々が、各々の画素セル１０００が有する光電変換部の数と同じ数の増幅トランジスタ１６を有する。そして、同じ行に属する画素セル１０００で、１つの容量素子１２ａを共有する構成であっても良い。複数の容量素子１２ｂが設けられる構成では、複数のバッファ回路１２ａの各々が複数の容量素子１２ｂの各々に対応して設けられている構成が好ましい。このようにバッファ回路１２ａが容量素子１２ｂに対応して設けられていることにより、電位供給部に掛かる負荷を低減することができる。 In addition, in this embodiment, the configuration in which one amplification transistor 16a is shared by the plurality of photoelectric conversion units 101a and 101b has been described. As another example, as shown in FIG. 8, each of the plurality of photoelectric conversion units 101a and 101b may be provided with each of the plurality of amplification transistors 16a. For example, in the case of a configuration in which a plurality of pixel cells 1000 are arranged in a matrix, each of the plurality of pixel cells 1000 has the same number of amplification transistors 16 as the number of photoelectric conversion units included in each pixel cell 1000. The pixel cells 1000 belonging to the same row may share one capacitive element 12a. In the configuration in which the plurality of capacitance elements 12b are provided, it is preferable that each of the plurality of buffer circuits 12a be provided corresponding to each of the plurality of capacitance elements 12b. Since the buffer circuit 12a is provided corresponding to the capacitive element 12b in this way, the load on the potential supply unit can be reduced.

本実施例では、２つの光電変換部１０１ａ、１０１ｂが１つの容量素子１２ｂと、１つの増幅トランジスタ１６ａとをシェアする構成を説明した。１つの容量素子１２ｂと１つの増幅トランジスタ１６ａとをシェアする光電変換部は、複数であれば良い。また、ノードＦＤに共通して電気的に接続されている複数の光電変換部１０１において、光信号をノードＦＤに同時に読み出す数が、Ｎ個（Ｎは１以上の整数）の場合に対し、Ｎ個よりも多いＭ個の場合、信号φＶｐのＨｉの信号レベルを大きくする。これは、光電変換部１０１が出力する光信号が、光電変換部１０１が蓄積した信号電荷がホールである場合である。光電変換部１０１が蓄積した信号電荷が電子の場合には、光信号をノードＦＤに同時に読み出す数が、Ｎ個（Ｎは１以上の整数）の場合に対し、Ｎ個よりも多いＭ個の場合、信号φＶｐのＨｉの信号レベルをより小さくする。 In this embodiment, the configuration in which the two photoelectric conversion units 101a and 101b share one capacitance element 12b and one amplification transistor 16a has been described. A plurality of photoelectric conversion units may share one capacitance element 12b and one amplification transistor 16a. In addition, in the plurality of photoelectric conversion units 101 that are electrically connected to the node FD in common, the number of optical signals read out to the node FD at the same time is N (N is an integer of 1 or more). In the case of M, which is larger than the number, the signal level of Hi of the signal φVp is increased. This is a case where the optical signal output from the photoelectric conversion unit 101 has holes as signal charges accumulated by the photoelectric conversion unit 101. When the signal charges accumulated in the photoelectric conversion unit 101 are electrons, the number of optical signals read out to the node FD at the same time is N (N is an integer of 1 or more), and M is more than N. In this case, the signal level of Hi of the signal φVp is made smaller.

また、本実施例の光電変換装置は、図３（ａ）に示した、複数の光電変換部の各々から個別に光信号を読み出す動作と、図３（ｂ）に示した、複数の光電変換部の光信号同士を加算した信号を読み出す動作とを組み合わせても良い。このような動作の一例を、図４に示す。 In addition, the photoelectric conversion device of the present embodiment has the operation of individually reading an optical signal from each of the plurality of photoelectric conversion units illustrated in FIG. 3A and the plurality of photoelectric conversions illustrated in FIG. The operation of reading out a signal obtained by adding the optical signals of the other units may be combined. An example of such an operation is shown in FIG.

時刻ｔ２１から時刻ｔ２６までの期間が、ノイズ信号と、光電変換部１０１ａの光信号との読み出しに関わる動作を行う期間である。時刻ｔ２７から時刻ｔ３１までの期間が、光電変換部１０１ａと光電変換部１０１ｂの光信号同士を加算した信号の読み出しに関わる動作を行う期間である。この動作により、信号保持部は、時刻ｔ２６に、光電変換部１０１ａの光信号を、増幅トランジスタ１６ａと列増幅部１９とが増幅した信号であるＡ信号を保持する。また、時刻ｔ２９に、信号保持部は、光電変換部１０１ａと光電変換部１０１ｂの光信号同士を加算した信号を、増幅トランジスタ１６ａと列増幅部１９とが増幅した信号であるＡ＋Ｂ信号を保持する。光電変換装置は、このＡ信号とＡ＋Ｂ信号をそれぞれ、光電変換装置の外部に出力する。 A period from time t21 to time t26 is a period in which operations related to reading the noise signal and the optical signal of the photoelectric conversion unit 101a are performed. A period from time t27 to time t31 is a period in which an operation relating to reading of a signal obtained by adding optical signals of the photoelectric conversion unit 101a and the photoelectric conversion unit 101b is performed. By this operation, the signal holding unit holds the optical signal of the photoelectric conversion unit 101a at time t26, that is, the A signal which is the signal amplified by the amplification transistor 16a and the column amplification unit 19. At time t29, the signal holding unit holds the signal A+B which is the signal obtained by amplifying the signal obtained by adding the optical signals of the photoelectric conversion units 101a and 101b to each other by the amplification transistor 16a and the column amplification unit 19. .. The photoelectric conversion device outputs the A signal and the A+B signal to the outside of the photoelectric conversion device, respectively.

ここで、光電変換装置と、光電変換装置が出力する信号を処理する出力信号処理部とを有する光電変換システムの一例について説明する。光電変換装置の外部に設けられた出力信号処理部は、Ａ＋Ｂ信号からＡ信号を差し引くことによって、Ｂ信号を得ることができる。この出力信号処理部が生成するＢ信号は、光電変換部１０１ｂの光信号を、増幅トランジスタ１６ａと列増幅部１９とが増幅して得られる信号に相当する信号である。光電変換装置が、複数のマイクロレンズが設けられたマイクロレンズアレイをさらに有し、１つのマイクロレンズが、１つの光電変換部１０１ａ、１０１ｂに対して設けられている場合がある。この場合、光電変換装置に光を導く光学系の互いに異なる射出瞳から射出された光が、複数の光電変換部１９１ａ、１０１ｂの各々に入射する。この構成の場合には、出力信号処理部が生成したＢ信号と、光電変換装置が出力したＡ信号とによって、出力信号処理部は、光電変換部１０１ａに入射した光と、光電変換部１０１ｂに入射した光との位相差を検出することができる。これにより、光電変換装置と出力信号処理部とを有する光電変換システムは、位相差検出方式による焦点検出を行うことができる。また、出力信号処理部は、光電変換装置から出力されたＡ＋Ｂ信号を用いて、画像を生成することができる。 Here, an example of a photoelectric conversion system including a photoelectric conversion device and an output signal processing unit which processes a signal output from the photoelectric conversion device will be described. The output signal processing unit provided outside the photoelectric conversion device can obtain the B signal by subtracting the A signal from the A+B signal. The B signal generated by the output signal processing unit is a signal corresponding to a signal obtained by amplifying the optical signal of the photoelectric conversion unit 101b by the amplification transistor 16a and the column amplification unit 19. The photoelectric conversion device may further include a microlens array provided with a plurality of microlenses, and one microlens may be provided for one photoelectric conversion unit 101a or 101b. In this case, light emitted from different exit pupils of the optical system that guides light to the photoelectric conversion device enters each of the plurality of photoelectric conversion units 191a and 101b. In the case of this configuration, the output signal processing unit uses the B signal generated by the output signal processing unit and the A signal output by the photoelectric conversion device to cause the light incident on the photoelectric conversion unit 101a and the photoelectric conversion unit 101b. The phase difference with the incident light can be detected. Accordingly, the photoelectric conversion system including the photoelectric conversion device and the output signal processing unit can perform focus detection by the phase difference detection method. The output signal processing unit can also generate an image using the A+B signal output from the photoelectric conversion device.

尚、本実施例では、光電変換部１０１の信号電荷に基づく光信号を読み出す際に、第２の電極２０９の電位を制御していた。他の例として、本実施例の光電変換装置は、光電変換部１０１の信号電荷に基づく光信号を読み出す際に、第１の電極２０１を制御するようにしても良い。この場合には、本実施例においてバッファ回路１２ａに電気的に接続されていた容量素子１２ｂのノードは、接地電位のように固定された電位が供給されればよい。 In this example, the potential of the second electrode 209 was controlled when reading the optical signal based on the signal charge of the photoelectric conversion unit 101. As another example, the photoelectric conversion device of the present embodiment may control the first electrode 201 when reading an optical signal based on the signal charge of the photoelectric conversion unit 101. In this case, the node of the capacitive element 12b electrically connected to the buffer circuit 12a in the present embodiment may be supplied with a fixed potential such as the ground potential.

尚、本実施例では、画素セル１０００に転送トランジスタ１５が設けられた構成を示したが、転送トランジスタ１５を設けなくとも良い。つまり、容量素子１２ｂの一方のノードである第１のノードが、光電変換部１０１ａ、１０１ｂの第２の電極２０９に直結していてもよい。この場合には、信号φＶｐの信号レベルがＨｉとなる期間に、光信号の出力を行わない光電変換部１０１の第１の電極２０１をフローティング状態にする。一方、光信号の出力を行う光電変換部１０１の第１の電極２０１には電位Ｖｓを供給する。これにより、転送トランジスタ１５が画素セル１０００に設けられていない場合においても、ノードＦＤに共通に電気的に接続された複数の光電変換部１０１から、光信号を選択的に増幅トランジスタ１６ａに読み出すことができる。 Although the pixel cell 1000 is provided with the transfer transistor 15 in this embodiment, the transfer transistor 15 may not be provided. That is, the first node, which is one node of the capacitor 12b, may be directly connected to the second electrodes 209 of the photoelectric conversion units 101a and 101b. In this case, the first electrode 201 of the photoelectric conversion unit 101 that does not output an optical signal is set in a floating state during a period in which the signal level of the signal φVp is Hi. On the other hand, the potential Vs is supplied to the first electrode 201 of the photoelectric conversion unit 101 which outputs an optical signal. Thereby, even when the transfer transistor 15 is not provided in the pixel cell 1000, the optical signal is selectively read from the plurality of photoelectric conversion units 101 electrically connected to the node FD to the amplification transistor 16a. You can

尚、本実施例の光電変換部１０１は、ショットキー型の光電変換部であっても良い。 The photoelectric conversion unit 101 of this embodiment may be a Schottky photoelectric conversion unit.

本実施例の光電変換装置は、複数の光電変換部１０ａ、１０ｂと、増幅１６ａと、を有する。複数の光電変換部１０ａ、１０ｂの各々は、第１の電極２０１と、第２の電極２０９と、信号電荷を蓄積する光電変換層２０５と、絶縁層２０７と、を含む。容量素子１２ｂの第１のノードは、複数の光電変換部１０ａ、１０ｂの各々の第２の電極２０９と、増幅部１６ａとに電気的に接続されている。容量素子１２ｂの第２のノードに、互いに値の異なる複数の電位が選択的に入力される。この構成により、複数の光電変換部１２ａ、１２ｂとで容量素子１２ｂをシェアしていることから、１つの光電変換部に対して１つの容量素子１２ｂを有する場合に比して、容量素子１２ｂの数を減らすことができる。本実施例の光電変換装置は、容量素子１２ｂの数を減らせることによって、光電変換装置の回路面積を低減することができる。 The photoelectric conversion device of this embodiment includes a plurality of photoelectric conversion units 10a and 10b and an amplifier 16a. Each of the plurality of photoelectric conversion units 10a and 10b includes a first electrode 201, a second electrode 209, a photoelectric conversion layer 205 that accumulates signal charges, and an insulating layer 207. The first node of the capacitive element 12b is electrically connected to the second electrode 209 of each of the photoelectric conversion units 10a and 10b and the amplification unit 16a. A plurality of potentials having different values are selectively input to the second node of the capacitor 12b. With this configuration, since the capacitive element 12b is shared by the plurality of photoelectric conversion units 12a and 12b, the capacitance of the capacitive element 12b is larger than that of the case where one photoelectric conversion unit has one capacitive element 12b. The number can be reduced. The photoelectric conversion device of the present embodiment can reduce the circuit area of the photoelectric conversion device by reducing the number of the capacitive elements 12b.

（実施例２）
容量駆動部１２の他の例を、図５の構成図と図６（ａ）、図６（ｂ）のタイミング図を参照しながら説明する。 (Example 2)
Another example of the capacitance drive unit 12 will be described with reference to the configuration diagram of FIG. 5 and the timing diagrams of FIGS. 6A and 6B.

本実施例の容量駆動部１２ｂは、容量素子Ｃ１１と容量素子Ｃ１２に直列に接続したスイッチを並列に構成している。 In the capacitance drive unit 12b of this embodiment, the switches connected in series to the capacitance element C11 and the capacitance element C12 are configured in parallel.

スイッチはパルスφＣｓｅｌにより制御する。 The switch is controlled by the pulse φCsel.

図６（ａ）は光電変換部１０１ａ、１０１ｂの光信号を個別に読み出す動作を示している。図６（ａ）の動作では、タイミングジェネレータは信号φＣｓｅｌをＬｏとする。これにより、容量素子Ｃ１２を用いず、容量素子Ｃ１１を用いて光電変換部１０１ａ、１０１ｂをそれぞれ個別に駆動する。図６（ａ）に示した動作は、図３（ａ）に示した動作に対し、信号φＣｓｅｌを除いて、同じである。信号φＶｐのＨｉの信号レベルも、図６（ａ）に示した動作では、図３（ａ）と同じ１０Ｖである。 FIG. 6A shows the operation of individually reading the optical signals of the photoelectric conversion units 101a and 101b. In the operation of FIG. 6A, the timing generator sets the signal φCsel to Lo. As a result, the photoelectric conversion units 101a and 101b are individually driven by using the capacitive element C11 without using the capacitive element C12. The operation shown in FIG. 6A is the same as the operation shown in FIG. 3A except for the signal φCsel. The Hi signal level of the signal φVp is also 10 V in the operation shown in FIG. 6A, which is the same as that in FIG. 3A.

図６（ｂ）は、複数の光電変換部１０１ａ、１０１ｂの光信号同士をノードＦＤで加算した信号を読み出す動作である。 FIG. 6B shows an operation of reading a signal obtained by adding optical signals of the plurality of photoelectric conversion units 101a and 101b at the node FD.

図６（ｂ）の動作ではタイミングジェネレータは、信号φＣｓｅｌをＨｉとする。従って、容量素子Ｃ１１と容量素子Ｃ１２の合成容量で、２つの光電変換部１０１ａ、１０１ｂを駆動する。本実施例では容量素子Ｃ１２の容量値を容量素子Ｃ１１の容量値と同じとする。これにより、Ｈｉの信号φＶｐの信号レベルを、図６（ａ）に示した動作の場合と同じ信号レベルの１０Ｖから変えずに、２つの光電変換部１０１ａ、１０１ｂの第２の電極２０９の電位を、リセット電位Ｖｒｅｓに対して５Ｖ印加した電位とすることができる。本実施例の容量駆動部１２は、複数の光電変換部１０１ａ、１０１ｂの光信号を個別に読み出す場合と、複数の光電変換部１０１ａ、１０１ｂの光信号を加算して読み出す場合とで、信号φＶｐのＨｉの信号レベルを変えずに、動作させることができる。これにより、信号φＶｐを供給する回路の構成を、実施例１の光電変換装置に比して、本実施例の光電変換装置は簡略化することができる。 In the operation of FIG. 6B, the timing generator sets the signal φCsel to Hi. Therefore, the two photoelectric conversion units 101a and 101b are driven by the combined capacitance of the capacitive element C11 and the capacitive element C12. In this embodiment, the capacitance value of the capacitive element C12 is the same as the capacitance value of the capacitive element C11. As a result, the potential of the second electrode 209 of the two photoelectric conversion units 101a and 101b can be maintained without changing the signal level of the Hi signal φVp from the same signal level of 10 V as in the case of the operation shown in FIG. 6A. Can be a potential obtained by applying 5 V to the reset potential Vres. The capacitance drive unit 12 according to the present exemplary embodiment separately outputs the signal φVp when reading the optical signals of the plurality of photoelectric conversion units 101a and 101b individually and when adding and reading the optical signals of the plurality of photoelectric conversion units 101a and 101b. Can be operated without changing the Hi signal level. As a result, the configuration of the circuit that supplies the signal φVp can be simplified in the photoelectric conversion device of the present embodiment as compared with the photoelectric conversion device of the first embodiment.

尚、本実施例の図６（ｂ）の動作では、光信号を加算する光電変換部の数を２つとしていたが、３つ以上の数であっても良い。容量駆動部１２の容量素子Ｃ１１に対して、並列に設けられる容量素子の数は、光電変換装置の動作モードにおいて、光信号を加算する光電変換部の数が最大となるモードでの、光信号を加算する光電変換部の数と同じとするのが良い。 In the operation of FIG. 6B of this embodiment, the number of photoelectric conversion units that add optical signals is two, but it may be three or more. The number of capacitance elements provided in parallel with the capacitance element C11 of the capacitance drive unit 12 is the optical signal in the mode in which the number of photoelectric conversion units that add the optical signals is maximum in the operation mode of the photoelectric conversion device. Is preferably the same as the number of photoelectric conversion units to which is added.

本実施例では、複数の光電変換部１０１ａ、１０１ｂで、１つの増幅部をシェアしている。これにより、複数の光電変換部１０１ａ、１０１ｂの各々に対し、複数の増幅部の各々を設ける構成に比して、本実施例の光電変換装置は画素セルの回路面積を小さくすることができる。 In this embodiment, a plurality of photoelectric conversion units 101a and 101b share one amplification unit. As a result, the photoelectric conversion device of the present embodiment can reduce the circuit area of the pixel cell in comparison with the configuration in which each of the plurality of amplification units is provided for each of the plurality of photoelectric conversion units 101a and 101b.

また、本実施例では、容量駆動部１２を、複数の光電変換部１０１ａ、１０１ｂでシェアしている。これにより、容量駆動部１２を、複数の光電変換部１０１ａ、１０１ｂの各々に設ける場合に比して、本実施例の光電変換装置は、画素セル１０００の回路面積を小さくすることができる。 In addition, in the present embodiment, the capacitance drive unit 12 is shared by the plurality of photoelectric conversion units 101a and 101b. As a result, the photoelectric conversion device according to the present embodiment can reduce the circuit area of the pixel cell 1000 as compared with the case where the capacitance driving unit 12 is provided in each of the plurality of photoelectric conversion units 101a and 101b.

尚、本実施例の光電変換装置においても、複数の光電変換部１０１ａ、１０１ｂの各々に対し、複数の増幅トランジスタ１６の各々が設けられている構成であっても良い。例えば、行列状に複数の画素セル１０００が配列された構成の場合、複数の画素セル１０００の各々が、各々の画素セル１０００が有する光電変換部の数と同じ数の増幅トランジスタ１６を有する。そして、同じ行に属する画素セル１０００で、１つの容量駆動部１２を共有する構成であっても良い。 Also in the photoelectric conversion device of this embodiment, a plurality of amplification transistors 16 may be provided for each of the plurality of photoelectric conversion units 101a and 101b. For example, in the case of a configuration in which a plurality of pixel cells 1000 are arranged in a matrix, each of the plurality of pixel cells 1000 has the same number of amplification transistors 16 as the number of photoelectric conversion units included in each pixel cell 1000. The pixel cells 1000 belonging to the same row may share one capacitance driving unit 12.

（実施例３）
本実施例の光電変換装置について、実施例１と異なる点を中心に説明する。 (Example 3)
The photoelectric conversion device of the present embodiment will be described focusing on the differences from the first embodiment.

図７は、積層された複数の光電変換部のレイアウトと、複数の光電変換部の光信号の読み出しに関わる素子を示した回路とを合わせて示した図である。本実施例の光電変換装置は、単位セル１０００が設けられた半導体基板に、深さ方向に複数の光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒが積層されている。つまり、本実施例の光電変換装置は、入射光の差し込む側から順に、複数の光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒが設けられている。光電変換部１０１０Ｂは、青色の光に基づく信号電荷を蓄積する。また、光電変換部１０１０Ｇは、緑色の光に基づく信号電荷を蓄積する。また、光電変換部１０１０Ｒは、赤色の光に基づく信号電荷を蓄積する。 FIG. 7 is a diagram showing a layout of a plurality of stacked photoelectric conversion units and a circuit showing an element related to reading of an optical signal of the plurality of photoelectric conversion units. In the photoelectric conversion device of this example, a plurality of photoelectric conversion units 1010B, 1010G, and 1010R are stacked in the depth direction on a semiconductor substrate provided with the unit cell 1000. That is, the photoelectric conversion device of the present embodiment is provided with a plurality of photoelectric conversion units 1010B, 1010G, and 1010R in order from the side into which incident light is inserted. The photoelectric conversion unit 1010B stores signal charges based on blue light. Further, the photoelectric conversion unit 1010G accumulates signal charges based on green light. Further, the photoelectric conversion unit 1010R accumulates signal charges based on red light.

光電変換部１０１０Ｂは、第１の電極２０１Ｂ、ブロッキング層２０３Ｂ、光電変換層２０５Ｂ、絶縁層２０７Ｂ、第２の電極２０９Ｂを有する。これらの構成は、実施例１で述べた光電変換部１０１ａの構成と同じである。光電変換部１０１０Ｇと、光電変換部１０１０Ｒのそれぞれは、光電変換部１０１０Ｂと同じ構成を有する。 The photoelectric conversion unit 1010B includes a first electrode 201B, a blocking layer 203B, a photoelectric conversion layer 205B, an insulating layer 207B, and a second electrode 209B. These configurations are the same as the configurations of the photoelectric conversion unit 101a described in the first embodiment. Each of the photoelectric conversion unit 1010G and the photoelectric conversion unit 1010R has the same configuration as the photoelectric conversion unit 1010B.

複数の転送トランジスタ１５Ｂ、１５Ｇ、１５Ｒはそれぞれ順に、複数の光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒのそれぞれに電気的に接続されている。複数の転送トランジスタ１５Ｂ、１５Ｇ、１５Ｒは、ノードＦＤに共通に電気的に接続されている。 The plurality of transfer transistors 15B, 15G, and 15R are electrically connected in sequence to the plurality of photoelectric conversion units 1010B, 1010G, and 1010R, respectively. The plurality of transfer transistors 15B, 15G, 15R are electrically connected in common to the node FD.

容量駆動部１２、リセット部１４、画素出力部１６、垂直信号線１７、電流源１８、列増幅部１９の構成は、実施例１の光電変換装置と同じである。 The configurations of the capacitance drive unit 12, the reset unit 14, the pixel output unit 16, the vertical signal line 17, the current source 18, and the column amplification unit 19 are the same as those of the photoelectric conversion device of the first embodiment.

本実施例の光電変換装置は、３つの光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒが１つの容量駆動部１２をシェアしている。これにより、１つの容量駆動部１２は、３つの光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒのそれぞれを駆動することができる。よって、３つの光電変換部１０１０Ｂ、１０１０Ｇ、１０１０Ｒのそれぞれに対して、１つずつ容量駆動部１２を設ける構成に比して、画素セル１０００の回路面積を小さくすることができる。 In the photoelectric conversion device of this embodiment, three photoelectric conversion units 1010B, 1010G, and 1010R share one capacitance drive unit 12. Thereby, one capacitance drive unit 12 can drive each of the three photoelectric conversion units 1010B, 1010G, and 1010R. Therefore, the circuit area of the pixel cell 1000 can be reduced as compared with the configuration in which one capacitance drive unit 12 is provided for each of the three photoelectric conversion units 1010B, 1010G, and 1010R.

（実施例４）
上記の実施例１から実施例３で述べた光電変換装置は種々の光電変換システムに適用可能である。光電変換システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図９に、光電変換システムの一例としてデジタルスチルカメラに本発明の実施例１から実施例３のいずれかの光電変換装置を適用した光電変換システムの模式図を示す。 (Example 4)
The photoelectric conversion devices described in Embodiments 1 to 3 above can be applied to various photoelectric conversion systems. Examples of photoelectric conversion systems include digital still cameras, digital camcorders, and surveillance cameras. FIG. 9 shows a schematic diagram of a photoelectric conversion system in which the photoelectric conversion device according to any one of the first to third embodiments of the present invention is applied to a digital still camera as an example of the photoelectric conversion system.

図９に例示した光電変換システムは、光電変換装置１５４、レンズの保護のためのバリア１５１、被写体の光学像を光電変換装置１５４に結像させるレンズ１５２及びレンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２及び絞り１５３は光電変換装置１５４に光を導く光学系である。また、図９に例示した光電変換システムは光電変換装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。 The photoelectric conversion system illustrated in FIG. 9 makes a photoelectric conversion device 154, a barrier 151 for protecting a lens, a lens 152 for forming an optical image of a subject on the photoelectric conversion device 154, and a variable light amount passing through the lens 152. It has a diaphragm 153 for. The lens 152 and the diaphragm 153 are an optical system that guides light to the photoelectric conversion device 154. In addition, the photoelectric conversion system illustrated in FIG. 9 includes an output signal processing unit 155 that processes an output signal output from the photoelectric conversion device 154.

出力信号処理部１５５は、光電変換装置１５４が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、出力信号処理部１５５はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。 The output signal processing unit 155 performs AD conversion for converting an analog signal output by the photoelectric conversion device 154 into a digital signal. In addition, the output signal processing unit 155 also performs an operation of performing various corrections and compressions as necessary to output image data.

図９に例示した光電変換システムはさらに、画像データを一時的に記憶するためのバッファメモリ部１５６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１５７を有する。さらに光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１５９、記録媒体１５９に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１５８を有する。なお、記録媒体１５９は光電変換システムに内蔵されていてもよく、着脱可能であってもよい。 The photoelectric conversion system illustrated in FIG. 9 further includes a buffer memory unit 156 for temporarily storing image data and an external interface unit (external I/F unit) 157 for communicating with an external computer or the like. Further, in the photoelectric conversion system, a recording medium 159 such as a semiconductor memory for recording or reading imaging data, and a recording medium control interface unit (recording medium control I/F unit) 158 for recording or reading on the recording medium 159. Have. The recording medium 159 may be built in the photoelectric conversion system or may be removable.

さらに光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、光電変換装置１５４と出力信号処理部１５５に各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも光電変換装置１５４と、光電変換装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。以上のように、本実施例の光電変換システムは、光電変換装置１５４を適用して撮像動作を行うことが可能である。 Further, the photoelectric conversion system has an overall control/calculation unit 1510 for controlling various calculations and the entire digital still camera, a timing generation unit 1511 for outputting various timing signals to the photoelectric conversion device 154 and the output signal processing unit 155. Here, the timing signal or the like may be input from the outside, and the photoelectric conversion system may include at least the photoelectric conversion device 154 and the output signal processing unit 155 that processes the output signal output from the photoelectric conversion device 154. .. As described above, the photoelectric conversion system according to the present embodiment can perform the image pickup operation by applying the photoelectric conversion device 154.

また、出力信号処理部１５５は、実施例１で述べたように、光電変換装置１５４が出力する信号を用いて、位相差の検出を行っても良い。 In addition, the output signal processing unit 155 may detect the phase difference using the signal output by the photoelectric conversion device 154, as described in the first embodiment.

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。また、これまで述べた各実施例を種々組み合わせて実施することができる。 It should be noted that each of the above-described embodiments is merely an example of an embodiment in carrying out the present invention, and the technical scope of the present invention should not be limitedly interpreted by these exemplifications. That is, the present invention can be implemented in various modes without departing from the technical idea or the main features thereof. In addition, various embodiments described so far can be implemented in various combinations.

１０ 単位画素
１２ 容量駆動部
１２ａ バッファ回路
１２ｂ 容量素子
１４ リセット部
１４ａ リセットトランジスタ
１５ 転送トランジスタ
１６ 画素出力部
１６ａ 増幅トランジスタ
１６ｂ 選択トランジスタ
１７ 垂直信号線
１８ 電流源
１９ 列増幅部
３０ 電源部
１０１ 光電変換部
１０００ 画素セル 10 unit pixel 12 capacitance drive unit 12a buffer circuit 12b capacitance element 14 reset unit 14a reset transistor 15 transfer transistor 16 pixel output unit 16a amplification transistor 16b selection transistor 17 vertical signal line 18 current source 19 column amplification unit 30 power supply unit 101 photoelectric conversion unit 1000 pixel cell

Claims (23)

複数の光電変換部と、増幅部と、を各々が有する複数のセルが配された画素領域を有する光電変換装置において、
前記複数の光電変換部の各々は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された、信号電荷を蓄積する光電変換層と、前記光電変換層および前記第２の電極の間に配された絶縁層と、を含み、
前記増幅部に、前記光電変換部の各々が蓄積した前記信号電荷に基づく光信号が出力され、
さらに前記光電変換装置は、第１のノードと第２のノードとを有する容量素子を有し、前記第１のノードは、前記複数の光電変換部の各々の前記第２の電極と、前記増幅部とに電気的に接続され、
前記第２のノードに、互いに値の異なる複数の電位が選択的に供給されることを特徴とする光電変換装置。 In a photoelectric conversion device having a pixel region in which a plurality of cells each having a plurality of photoelectric conversion units and an amplification unit are arranged ,
Each of the plurality of photoelectric conversion units has a first electrode, a second electrode, and a photoelectric conversion layer that is disposed between the first electrode and the second electrode and that accumulates signal charges. An insulating layer disposed between the photoelectric conversion layer and the second electrode,
An optical signal based on the signal charges accumulated in each of the photoelectric conversion units is output to the amplification unit,
Further, the photoelectric conversion device includes a capacitive element having a first node and a second node, and the first node includes the second electrode of each of the plurality of photoelectric conversion units and the amplifier. Electrically connected to the
A photoelectric conversion device, wherein a plurality of potentials having different values are selectively supplied to the second node. 前記増幅部が、前記第１のノードに接続されるゲートを有するトランジスタを含むことを特徴とする請求項１に記載の光電変換装置。 The photoelectric conversion device according to claim 1, wherein the amplification unit includes a transistor having a gate connected to the first node. 前記トランジスタが、ソースフォロワ回路の一部であることを特徴とする請求項２に記載の光電変換装置。 The photoelectric conversion device according to claim 2, wherein the transistor is a part of a source follower circuit. 前記複数のセルの各々は、複数の転送部をさらに有し、
前記複数の転送部の各々は、前記光電変換部の前記第２の電極と前記増幅部との間の電気的経路の導通と非導通とを切り替えることを特徴とする請求項１〜３のいずれかに記載の光電変換装置。 Each of the plurality of cells further includes a plurality of transfer units,
4. Each of the plurality of transfer units switches between conduction and non-conduction of an electrical path between the second electrode of the photoelectric conversion unit and the amplification unit. The photoelectric conversion device according to 1. 前記容量素子の容量値が可変であって、
前記光電変換層から前記信号電荷を排出する場合に、前記複数の転送部のうちの一部の転送部のみがオンすることで前記光電変換部と前記増幅部との間の電気的経路が導通している場合には、前記容量素子の容量値は第１の容量値であり、
前記光電変換層から前記信号電荷を排出する場合に、前記複数の転送部が共にオンすることで、前記複数の光電変換部と前記増幅部との間の電気的経路の各々が共に導通している場合には、前記容量素子の容量値は前記第１の容量値よりも大きい第２の容量値であることを特徴とする請求項４に記載の光電変換装置。 The capacitance value of the capacitive element is variable,
When the signal charges are discharged from the photoelectric conversion layer, only some of the plurality of transfer units are turned on so that the electrical path between the photoelectric conversion unit and the amplification unit becomes conductive. The capacitance value of the capacitive element is the first capacitance value,
When the signal charges are discharged from the photoelectric conversion layer, the plurality of transfer units are turned on together so that each of the electrical paths between the plurality of photoelectric conversion units and the amplification unit is electrically connected. When it exists, the capacitance value of the capacitance element is a second capacitance value larger than the first capacitance value, and the photoelectric conversion device according to claim 4. 前記光電変換装置は、第１のスイッチと第２のスイッチとを有し、
前記第１のノードは、前記第１のスイッチを介して前記複数の光電変換部のうちの一の前記光電変換部に電気的に接続されており、
前記第１のノードは、前記第２のスイッチを介して前記複数の光電変換部のうちの他の一の前記光電変換部に電気的に接続されていることを特徴とする請求項１〜３のいずれかに記載の光電変換装置。 The photoelectric conversion device has a first switch and a second switch,
The first node is electrically connected to one of the photoelectric conversion units of the plurality of photoelectric conversion units via the first switch,
The first node is electrically connected to the other photoelectric conversion unit of the plurality of photoelectric conversion units via the second switch. The photoelectric conversion device according to any one of 1. 前記光電変換装置は複数の前記増幅部を有し、
前記一の光電変換部は前記複数の増幅部のうちの一の増幅部に電気的に接続されており、
前記他の一の光電変換部は前記複数の増幅部のうちの他の一の増幅部に電気的に接続されていることを特徴とする請求項６に記載の光電変換装置。 The photoelectric conversion device has a plurality of the amplification units,
The one photoelectric conversion unit is electrically connected to one of the plurality of amplification units,
The photoelectric conversion device according to claim 6, wherein the other photoelectric conversion unit is electrically connected to another amplification unit of the plurality of amplification units. 前記複数の光電変換部に対して、一の前記増幅部が設けられていることを特徴とする請求項１〜６のいずれかに記載の光電変換装置。 For the previous SL plurality of photoelectric conversion unit, photoelectric conversion device according to claim 1, wherein the amplifying unit one is provided. 前記第２のノードが、前記複数の電位を供給する電位供給部に電気的に接続されていることを特徴とする請求項１〜８のいずれかに記載の光電変換装置。 The photoelectric conversion device according to claim 1, wherein the second node is electrically connected to a potential supply unit that supplies the plurality of potentials. 前記光電変換装置は、
複数の前記容量素子と、
前記複数の容量素子の各々に各々が対応して設けられ、前記電位供給部から前記複数の容量素子の各々に、各々が前記複数の電位を供給する複数のバッファ回路とを有することを特徴とする請求項９に記載の光電変換装置。 The photoelectric conversion device,
A plurality of the capacitive elements,
A plurality of buffer circuits, each of which is provided corresponding to each of the plurality of capacitance elements, and each of which supplies the plurality of potentials from the potential supply unit to each of the plurality of capacitance elements. The photoelectric conversion device according to claim 9. 前記電位供給部が前記第２のノードに第１の電位を供給することによって、前記光電変換層が前記信号電荷を蓄積し、
前記電位供給部が前記第２のノードに前記第１の電位とは異なる電位を供給することによって、前記光電変換層から前記信号電荷が排出されることを特徴とする請求項９または１０に記載の光電変換装置。 When the potential supply unit supplies the first potential to the second node, the photoelectric conversion layer accumulates the signal charge,
11. The signal charge is discharged from the photoelectric conversion layer by the potential supply unit supplying a potential different from the first potential to the second node. Photoelectric conversion device. 前記複数の光電変換部のうちのＮ個（Ｎは１以上の数）の光電変換部と前記増幅部との間の電気的経路が導通状態にある場合には、前記電位供給部が前記容量素子の前記第２のノードに前記異なる電位の第２の電位を供給することで前記Ｎ個の光電変換部の各々の前記光電変換層から前記信号電荷を排出し、
前記複数の光電変換部のうちの前記Ｎ個より多い数のＭ個の光電変換部の各々と前記増幅部との間の各々の電気的経路が共に導通状態にある場合には、前記電位供給部が、前記容量素子の前記第２のノードに前記異なる電位の第３の電位を供給することで前記Ｍ個の光電変換部の各々の前記光電変換層から前記信号電荷を排出し、
前記信号電荷はホールであり、前記第３の電位は前記第２の電位よりも値の大きい電位であることを特徴とする請求項９に記載の光電変換装置。 When the electrical path between the N photoelectric conversion units (N is a number of 1 or more) of the plurality of photoelectric conversion units and the amplification unit is in a conductive state, the potential supply unit is connected to the capacitor. Supplying the second potential of the different potential to the second node of the element to discharge the signal charge from the photoelectric conversion layer of each of the N photoelectric conversion units,
When the electrical paths between the M photoelectric conversion units, the number of which is greater than N of the plurality of photoelectric conversion units, and the amplification unit are both conductive, the potential supply is performed. Section supplies the third potential of the different potential to the second node of the capacitive element to discharge the signal charge from the photoelectric conversion layer of each of the M photoelectric conversion sections,
The photoelectric conversion device according to claim 9, wherein the signal charge is a hole, and the third potential is a potential having a larger value than the second potential. 前記複数の光電変換部のうちのＮ個（Ｎは１以上の数）の光電変換部と前記増幅部との間の電気的経路が導通状態にある場合には、前記電位供給部が前記容量素子の前記第２のノードに前記異なる電位の第２の電位を供給することで前記Ｎ個の光電変換部の各々の前記光電変換層から前記信号電荷を排出し、
前記複数の光電変換部のうちの前記Ｎ個より多い数のＭ個の光電変換部の各々と前記増幅部との間の各々の電気的経路が共に導通状態にある場合には、前記電位供給部が、前記容量素子の前記第２のノードに前記異なる電位の第３の電位を供給することで前記Ｍ個の光電変換部の各々の前記光電変換層から前記信号電荷を排出し、
前記信号電荷は電子であり、前記第３の電位は前記第２の電位よりも値の小さい電位であることを特徴とする請求項１１に記載の光電変換装置。 When the electrical path between the N photoelectric conversion units (N is a number of 1 or more) of the plurality of photoelectric conversion units and the amplification unit is in a conductive state, the potential supply unit is connected to the capacitor. Supplying the second potential of the different potential to the second node of the element to discharge the signal charge from the photoelectric conversion layer of each of the N photoelectric conversion units,
When the electrical paths between the M photoelectric conversion units, the number of which is greater than N of the plurality of photoelectric conversion units, and the amplification unit are both conductive, the potential supply is performed. Section supplies the third potential of the different potential to the second node of the capacitive element to discharge the signal charge from the photoelectric conversion layer of each of the M photoelectric conversion sections,
The photoelectric conversion device according to claim 11, wherein the signal charge is an electron, and the third potential is a potential whose value is smaller than that of the second potential. 前記複数のセルの各々に対して、１つのマイクロレンズが設けられ、
前記複数のセルの各々において、
前記複数の光電変換部のうちの一部の光電変換部のみと前記増幅部との間の電気的経路が共に導通状態にあることによって、前記一部の光電変換部の前記第２の電極から前記増幅部に前記光信号が出力された後、
前記複数の光電変換部のうちの全ての光電変換部と前記増幅部との間の電気的経路が共に導通状態にあることによって、前記増幅部に、前記全ての前記光電変換部の各々の前記第２の電極から出力された前記光信号同士を加算した信号が出力されることを特徴とする請求項１〜１３のいずれかに記載の光電変換装置。 One microlens is provided for each of the plurality of cells ,
In each of the plurality of cells,
Since only some of the plurality of photoelectric conversion units have electrical paths between the photoelectric conversion units and the amplification unit, the second electrodes of the some photoelectric conversion units are connected to each other. After the optical signal is output to the amplifier,
Since the electrical paths between all the photoelectric conversion units and the amplification unit of the plurality of photoelectric conversion units are in a conductive state together, the amplification unit, the photoelectric conversion unit of each of the photoelectric conversion unit The photoelectric conversion device according to claim 1, wherein a signal obtained by adding the optical signals output from the second electrode is output. 前記光電変換装置に光学系から光が入射し、
前記光学系の互いに異なる射出瞳から射出された光が、前記複数の光電変換部の各々に入射し、
前記複数の光電変換部のうちの一部の光電変換部のみと前記増幅部との間の電気的経路が共に導通状態にあることによって、前記一部の光電変換部の前記第２の電極から前記増幅部に前記光信号が出力された後、
前記複数の光電変換部のうちの全ての光電変換部と前記増幅部との間の電気的経路が共に導通状態にあることによって、前記増幅部に、前記全ての前記光電変換部の各々の前記第２の電極から出力された前記光信号同士を加算した信号が出力されることを特徴とする請求項１〜１３のいずれかに記載の光電変換装置。 Light enters the photoelectric conversion device from an optical system,
Light emitted from different exit pupils of the optical system enters each of the plurality of photoelectric conversion units,
Since only some of the plurality of photoelectric conversion units have electrical paths between the photoelectric conversion units and the amplification unit, the second electrodes of the some photoelectric conversion units are connected to each other. After the optical signal is output to the amplifier,
Since the electrical paths between all the photoelectric conversion units and the amplification unit of the plurality of photoelectric conversion units are in a conductive state together, the amplification unit, the photoelectric conversion unit of each of the photoelectric conversion unit The photoelectric conversion device according to claim 1, wherein a signal obtained by adding the optical signals output from the second electrode is output. 前記複数の光電変換部は、半導体基板に設けられており、
前記複数の光電変換部は、前記半導体基板の深さ方向に積層されていることを特徴とする請求項１〜１５のいずれかに記載の光電変換装置。 The plurality of photoelectric conversion units are provided on a semiconductor substrate,
16. The photoelectric conversion device according to claim 1, wherein the plurality of photoelectric conversion units are stacked in a depth direction of the semiconductor substrate. 前記容量素子は、互いに対向する２つの電極を有し、
前記２つの電極のうちの一の電極が、前記容量素子の前記第１のノードであって、
前記２つの電極のうちの他の電極が、前記容量素子の前記第２のノードであることを特徴とする請求項１〜１６のいずれかに記載の光電変換装置。 The capacitive element has two electrodes facing each other,
One electrode of the two electrodes is the first node of the capacitive element,
The other electrode of the two electrodes is the second node of the capacitive element, The photoelectric conversion device according to claim 1. 前記容量素子は半導体基板に設けられ、
前記容量素子の前記第１のノードは半導体領域と当該半導体領域の上に配されたゲートとの一方であって、
前記第２のノードは半導体領域と当該半導体領域の上に配されたゲートとの他方に電気的に接続されていることを特徴とする請求項１〜１６のいずれかに記載の光電変換装置。 The capacitive element is provided on a semiconductor substrate,
The first node of the capacitive element is one of a semiconductor region and a gate arranged on the semiconductor region,
17. The photoelectric conversion device according to claim 1, wherein the second node is electrically connected to the other of the semiconductor region and the gate arranged on the semiconductor region. 前記第１の電極に、電源電圧が供給されていることを特徴とする請求項１〜１８のいずれかに記載の光電変換装置。 The power supply voltage is supplied to the 1st electrode, The photoelectric conversion apparatus in any one of Claims 1-18 characterized by the above-mentioned. 前記光電変換層が量子ドットを含むことを特徴とする請求項１〜１９のいずれかに記載の光電変換装置。 The photoelectric conversion device according to claim 1, wherein the photoelectric conversion layer includes quantum dots. 前記信号電荷と同じ極性の電荷の、前記第１の電極から前記光電変換層への注入を低減するブロッキング層を、前記第１の電極と前記光電変換層との間に有することを特徴とする請求項１〜２０のいずれかに記載の光電変換装置。 A blocking layer that reduces injection of charges having the same polarity as the signal charges from the first electrode into the photoelectric conversion layer is provided between the first electrode and the photoelectric conversion layer. The photoelectric conversion device according to claim 1. 請求項１〜２１のいずれかに記載の光電変換装置と、
前記光電変換装置が出力する、前記光信号に基づく信号を処理することで画像を生成する出力信号処理部と、
を有することを特徴とする光電変換システム。 A photoelectric conversion device according to any one of claims 1 to 21,
An output signal processing unit that generates an image by processing a signal based on the optical signal output by the photoelectric conversion device,
A photoelectric conversion system comprising: 請求項１４または１５に記載の光電変換装置と、出力信号処理部とを有する光電変換システムであって、
前記光電変換装置は、
前記複数の光電変換部のうちの一部のみの前記光電変換部から出力された前記光信号に基づく第１の信号と、
前記複数の光電変換部のうちの全ての前記光電変換部から出力された前記光信号に基づく第２の信号とをそれぞれ前記出力信号処理部に出力し、
前記第１の信号と前記第２の信号との差を用いて位相差を検出し、
前記第２の信号を用いて画像を生成することを特徴とする光電変換システム。 A photoelectric conversion system comprising the photoelectric conversion device according to claim 14 or 15, and an output signal processing unit,
The photoelectric conversion device,
A first signal based on the optical signal output from only a part of the photoelectric conversion units of the plurality of photoelectric conversion units;
And outputting a second signal based on the optical signals output from all the photoelectric conversion units of the plurality of photoelectric conversion units to the output signal processing unit,
Detecting a phase difference using the difference between the first signal and the second signal,
A photoelectric conversion system, wherein an image is generated using the second signal.
JP2018147778A 2018-08-06 2018-08-06 Photoelectric conversion device, photoelectric conversion system Active JP6703053B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018147778A JP6703053B2 (en) 2018-08-06 2018-08-06 Photoelectric conversion device, photoelectric conversion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018147778A JP6703053B2 (en) 2018-08-06 2018-08-06 Photoelectric conversion device, photoelectric conversion system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014156783A Division JP6385187B2 (en) 2014-07-31 2014-07-31 Photoelectric conversion device, photoelectric conversion system

Publications (2)

Publication Number Publication Date
JP2019024200A JP2019024200A (en) 2019-02-14
JP6703053B2 true JP6703053B2 (en) 2020-06-03

Family

ID=65368665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018147778A Active JP6703053B2 (en) 2018-08-06 2018-08-06 Photoelectric conversion device, photoelectric conversion system

Country Status (1)

Country Link
JP (1) JP6703053B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208974A (en) * 1989-02-09 1990-08-20 Hitachi Ltd Solid-state image sensing device
JP4307138B2 (en) * 2003-04-22 2009-08-05 キヤノン株式会社 Photoelectric conversion device and control method of photoelectric conversion device
JP4307230B2 (en) * 2003-12-05 2009-08-05 キヤノン株式会社 Radiation imaging apparatus and radiation imaging method
JP4751576B2 (en) * 2004-03-18 2011-08-17 富士フイルム株式会社 Photoelectric conversion film stack type solid-state imaging device
WO2011058684A1 (en) * 2009-11-12 2011-05-19 パナソニック株式会社 Solid-state image pickup device
JP5959829B2 (en) * 2011-11-09 2016-08-02 キヤノン株式会社 Solid-state imaging device
JP5755111B2 (en) * 2011-11-14 2015-07-29 キヤノン株式会社 Driving method of imaging apparatus
JP6017214B2 (en) * 2012-07-23 2016-10-26 ソニーセミコンダクタソリューションズ株式会社 Imaging device, driving method of imaging device, and imaging display system

Also Published As

Publication number Publication date
JP2019024200A (en) 2019-02-14

Similar Documents

Publication Publication Date Title
US9826181B2 (en) Photoelectric conversion device and imaging system
US9722107B2 (en) Photoelectric conversion device and imaging system
US9723236B2 (en) Photoelectric conversion apparatus and method for driving photoelectric conversion apparatus
US10547016B2 (en) Photoelectric conversion apparatus and imaging system
JP6808316B2 (en) Imaging device and imaging system
US9941315B2 (en) Photoelectric conversion device and imaging system
JP7020770B2 (en) Imaging device and imaging system
JP6494207B2 (en) Photoelectric conversion device, photoelectric conversion system, and method for driving photoelectric conversion device
US9866774B2 (en) Photoelectric conversion device and imaging system
JP7000020B2 (en) Photoelectric conversion device, imaging system
US10244193B2 (en) Imaging apparatus and imaging system
JP2018093298A (en) Photoelectric conversion device and photoelectric conversion system
JP6385187B2 (en) Photoelectric conversion device, photoelectric conversion system
JP2018093297A (en) Photoelectric conversion device and imaging system
JP6465597B2 (en) Photoelectric conversion device, photoelectric conversion system
JP2017098815A (en) Photoelectric conversion device and imaging system
JP6703053B2 (en) Photoelectric conversion device, photoelectric conversion system
JP6808317B2 (en) Imaging device and imaging system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200507

R151 Written notification of patent or utility model registration

Ref document number: 6703053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151