JP6701628B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP6701628B2
JP6701628B2 JP2015109521A JP2015109521A JP6701628B2 JP 6701628 B2 JP6701628 B2 JP 6701628B2 JP 2015109521 A JP2015109521 A JP 2015109521A JP 2015109521 A JP2015109521 A JP 2015109521A JP 6701628 B2 JP6701628 B2 JP 6701628B2
Authority
JP
Japan
Prior art keywords
wiring pattern
connecting portion
electrode
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015109521A
Other languages
Japanese (ja)
Other versions
JP2016225435A (en
Inventor
田村 剛
田村  剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2015109521A priority Critical patent/JP6701628B2/en
Publication of JP2016225435A publication Critical patent/JP2016225435A/en
Application granted granted Critical
Publication of JP6701628B2 publication Critical patent/JP6701628B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

本発明は、半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and its manufacturing method.

従来から、LEDをセラミック等の基体に実装する際に、LEDチップの電極をセラミック基板側に向けて実装するフリップチップ実装が採用されている。
一般に、LEDチップは、n型半導体層、発光層及びp型半導体層が積層され、これら半導体層の一部が厚み方向に除去され、同じ面側に、n型半導体層に接続された負電極及びp型半導体層に接続された正電極を備えている。そのために、負電極の上面と正電極の上面との間に、高低差が存在する。この高低差は、フリップチップ実装において、基体に対するLEDの傾斜を招く。
そこで、LEDの傾斜を防止するために、LEDをフリップ実装する場合に、n電極及びp電極に対して、異なる高さのバンプを形成する方法(例えば、特許文献1)、基体自体に、n電極及びp電極に対応する段差を設ける方法(例えば、特許文献2)等が提案されている。
Conventionally, when mounting an LED on a substrate such as a ceramic, flip-chip mounting has been adopted in which the electrodes of the LED chip are mounted toward the ceramic substrate side.
Generally, in an LED chip, an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are stacked, a part of these semiconductor layers is removed in the thickness direction, and a negative electrode connected to the n-type semiconductor layer on the same surface side. And a positive electrode connected to the p-type semiconductor layer. Therefore, there is a difference in height between the upper surface of the negative electrode and the upper surface of the positive electrode. This height difference causes tilting of the LED with respect to the substrate in flip-chip mounting.
Therefore, in order to prevent the inclination of the LED, when the LED is flip-mounted, a method of forming bumps of different heights on the n-electrode and the p-electrode (for example, Patent Document 1), n is formed on the substrate itself. A method of providing a step corresponding to the electrode and the p electrode (for example, Patent Document 2) has been proposed.

特開2012−49296号公報JP, 2012-49296, A 特開2002−171022号公報JP, 2002-171022, A

近年のLEDの広範な需要に対応するために、LEDの基体へのフリップチップ実装を、高い信頼性で実現する構成及び手法が求められている。
本開示は、LEDの基体へのフリップチップ実装を、高い信頼性で実現することができる半導体装置及びその製造方法を提供することを目的とする。
In order to meet the widespread demand for LEDs in recent years, there is a demand for a structure and a method for realizing flip-chip mounting on the base body of LEDs with high reliability.
An object of the present disclosure is to provide a semiconductor device that can be flip-chip mounted on a base body of an LED with high reliability, and a manufacturing method thereof.

本発明の一実施形態に係る半導体装置は、第1半導体層上に第2半導体層が積層された半導体積層体、第1半導体層に電気的に接続された第1電極、第2半導体層に電気的に接続され、第1電極と同一面側に配置された第2電極及び第2半導体層の側面を被覆しかつ第1半導体層の側面の少なくとも一部を露出した保護膜を備える半導体素子と、第1配線パターン及び第2配線パターンを備える基体と、第1接合部材及び第2接合部材とを有し、第1配線パターンは、第2配線パターン側に凸状に延伸した第1接続部を有し、第2配線パターンは、第1接続部側に凸状に延伸し、第1接続部よりも面積の大きい第2接続部を有し、第1電極は、第1接続部と対面して、第1接合部材によって第1接続部に接続されており、第2電極は、第2接続部と対面して、第1接合部材より最大厚みが厚い第2接合部材によって、第2接続部と接続されている。
本発明の別の実施形態に係る半導体装置は、第1半導体層上に第2半導体層が積層された半導体積層体、第1半導体層に電気的に接続された第1電極、第2半導体層に電気的に接続され、第1電極と同一面側に配置された第2電極及び第2半導体層の側面を被覆しかつ第1半導体層の側面の少なくとも一部を露出した保護膜を備える半導体素子と、第1配線パターン及び第2配線パターンを備える基体と、第1接合部材及び第2接合部材とを有し、第1配線パターンは、第2配線パターン側に凸状に延伸した第1接続部を有し、第2配線パターンは、第1接続部側に凸状に延伸し、第1接続部よりも面積の大きい第2接続部を有し、第1電極は、第1接続部と対面して、第1接合部材によって第1接続部に接続されており、第2電極は、第2接続部と対面して、第1接合部材より最大厚みが厚い第2接合部材によって、第2接続部と接続されており、保護膜より露出した第1半導体層の側面と第2接合部材との最短距離が、保護膜より露出した第1半導体層の側面と第1接合部材との最短距離よりも長い。
本発明の一実施形態に係る半導体装置の製造方法は、(a)第1配線パターンと第2配線パターンとを備え、第1配線パターンが、第2配線パターン側に凸状に延伸する第1接続部を有し、かつ第2配線パターンが、第1接続部側に延伸し、該第1接続部の縁よりも長い縁を有する凸状の第2接続部を有する基体を準備し、(b)第1電極及び第2電極を同一面側に備える半導体素子を準備し、(c)半導体素子を、第1電極が第1接合部材を介して第1配線パターンに対面し、かつ第2電極が第2接合部材を介して第2配線パターンに対面するように、前記基体上に配置し、(d)第1接合部材及び第2接合部材を溶融し第1接続部及び第2接続部の縁による表面張力により、第1接合部材と第1配線パターンとの接合面積が、第2接合部材と第2配線パターンとの接合面積よりも大きくなるように接続することを含む。
A semiconductor device according to an embodiment of the present invention includes a semiconductor stack in which a second semiconductor layer is stacked on a first semiconductor layer, a first electrode electrically connected to the first semiconductor layer, and a second semiconductor layer. A semiconductor element that is electrically connected and covers a side surface of the second electrode and the second semiconductor layer that are arranged on the same surface side as the first electrode and includes a protective film that exposes at least a part of the side surface of the first semiconductor layer. And a base body having a first wiring pattern and a second wiring pattern, a first joining member and a second joining member, and the first wiring pattern is a first connection that extends in a convex shape toward the second wiring pattern side. And a second wiring pattern, which has a second connection portion that has a larger area than the first connection portion, extends in a convex shape toward the first connection portion, and the first electrode is connected to the first connection portion. The second electrode faces the first connecting member and is connected to the first connecting portion by the first connecting member, and the second electrode faces the second connecting portion and is connected to the second connecting member having a maximum thickness larger than that of the first connecting member. It is connected to the connection part.
A semiconductor device according to another embodiment of the present invention is a semiconductor stack in which a second semiconductor layer is stacked on a first semiconductor layer, a first electrode electrically connected to the first semiconductor layer, and a second semiconductor layer. A semiconductor that is electrically connected to the first electrode and covers the side surface of the second electrode and the second semiconductor layer that are arranged on the same side as the first electrode and that exposes at least a part of the side surface of the first semiconductor layer. An element, a base body having a first wiring pattern and a second wiring pattern, a first bonding member and a second bonding member, and the first wiring pattern is a first wiring pattern that extends in a convex shape toward the second wiring pattern side. The second wiring pattern has a connecting portion, the second wiring pattern extends in a convex shape toward the first connecting portion side, and has a second connecting portion having a larger area than the first connecting portion, and the first electrode is the first connecting portion. And a second electrode facing the second connecting portion and having a maximum thickness greater than that of the first joining member. The shortest distance between the side surface of the first semiconductor layer exposed from the protective film and the second bonding member is the shortest distance between the side surface of the first semiconductor layer exposed from the protective film and the first bonding member. Longer than distance.
A method for manufacturing a semiconductor device according to an embodiment of the present invention includes (a) a first wiring pattern and a second wiring pattern, and the first wiring pattern extends in a convex shape toward the second wiring pattern side. A substrate having a connecting portion and a second wiring pattern, which extends toward the first connecting portion side and has a convex second connecting portion having an edge longer than the edge of the first connecting portion, is prepared. b) preparing a semiconductor element having a first electrode and a second electrode on the same surface side, and (c) the semiconductor element having the first electrode facing the first wiring pattern via the first bonding member, and the second element The electrode is arranged on the base so that the electrode faces the second wiring pattern via the second joining member, and (d) the first joining member and the second joining member are melted to form the first connecting portion and the second connecting portion. The connection includes connecting the first bonding member and the first wiring pattern so that the bonding area between the first bonding member and the first wiring pattern is larger than the bonding area between the second bonding member and the second wiring pattern by the surface tension of the edge.

本開示の半導体装置及びその製造方法によれば、LEDの基体へのフリップチップ実装を、高い信頼性で実現することができる。   According to the semiconductor device and the method of manufacturing the same of the present disclosure, flip-chip mounting on the base body of the LED can be realized with high reliability.

本発明の半導体装置の一実施形態を示す平面図である。It is a top view which shows one Embodiment of the semiconductor device of this invention. 図1Aの点線枠Cにおける拡大図である。It is an enlarged view in the dotted-line frame C of FIG. 1A. 図1BのB−B’線断面に相当する半導体素子の一実施形態を示す断面図である。FIG. 2 is a cross-sectional view showing an embodiment of a semiconductor device corresponding to a cross section taken along line B-B′ of FIG. 1B. 図1BのB−B’線断面図である。FIG. 2B is a sectional view taken along line B-B′ of FIG. 1B. 図1Dの点線枠Eにおける拡大図である。It is an enlarged view in the dotted-line frame E of FIG. 1D. 図1Dの点線枠Fにおける拡大図である。It is an enlarged view in the dotted-line frame F of FIG. 1D. 本発明の半導体装置におけるさらに別の配線パターンの形状を説明するための概略平面図である。It is a schematic plan view for explaining the shape of still another wiring pattern in the semiconductor device of the present invention.

以下、本発明の実施形態に係る半導体装置及びその製造方法を、図面を参照しながら説明する。各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。また、以下の説明において、同一の名称、符号については、原則として同一、同質又は同機能の部材を示しており、詳細説明を適宜省略する。さらに、本開示を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する様態としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。一部の実施例及び実施形態において説明された内容は、他の実施例及び実施形態等に利用可能なものもある。   Hereinafter, a semiconductor device and a method of manufacturing the same according to embodiments of the present invention will be described with reference to the drawings. The sizes and positional relationships of members shown in each drawing may be exaggerated for clarity of explanation. Further, in the following description, the same name and reference numeral basically indicate members of the same, same quality or same function, and detailed description thereof will be appropriately omitted. Further, each element constituting the present disclosure may be configured such that a plurality of elements are configured by the same member and one member also serves as a plurality of elements, or conversely, the function of one member is performed by a plurality of members. It can be shared and realized. The contents described in some of the examples and embodiments may be applicable to other examples and embodiments.

〔第1実施形態〕
第1実施形態の半導体装置10は、図1A〜1Dに示すように、第1半導体層であるn型半導体層3上に、第2半導体層であるp型半導体層5が、積層された半導体積層体6、第1半導体層に電気的に接続された第1電極、第2半導体層に電気的に接続され、第1電極と同一面側に配置された第2電極及び第2半導体層の側面を被覆しかつ、第1半導体層の側面の少なくとも一部を露出した保護膜(例えば、図1C中、8、12)を備える半導体素子である発光素子1と、第1配線パターン15及び第2配線パターン16を備える基体13と、第1接合部材17及び第2接合部材18とを有して構成される。
また、第1配線パターン15は、第2配線パターン16側に凸状に延伸した第1接続部15aを有し、第2配線パターン16は、第1接続部15a側に凸状に延伸し、第1接続部15aよりも面積の大きい第2接続部16aを有する。第1電極は、第1接続部15aと対面して、第1接合部材17によって第1接続部15aに接続されている。第2電極は、第2接続部16aと対面して、第1接合部材17より最大厚みが厚い第2接合部材18によって、第2接続部16aと接続されている。
[First Embodiment]
As shown in FIGS. 1A to 1D, the semiconductor device 10 of the first embodiment is a semiconductor in which a p-type semiconductor layer 5 which is a second semiconductor layer is stacked on an n-type semiconductor layer 3 which is a first semiconductor layer. Of the laminated body 6, the first electrode electrically connected to the first semiconductor layer, the second electrode electrically connected to the second semiconductor layer and disposed on the same surface side as the first electrode, and the second semiconductor layer. The light emitting element 1 that is a semiconductor element that covers the side surface and has a protective film (for example, 8 and 12 in FIG. 1C) that exposes at least a part of the side surface of the first semiconductor layer, the first wiring pattern 15, and the first wiring pattern 15. It is configured to have a base 13 having two wiring patterns 16, a first joining member 17 and a second joining member 18.
In addition, the first wiring pattern 15 has a first connecting portion 15a that is convexly extended toward the second wiring pattern 16 side, and the second wiring pattern 16 is convexly extended toward the first connecting portion 15a side. The second connecting portion 16a has an area larger than that of the first connecting portion 15a. The first electrode faces the first connecting portion 15a and is connected to the first connecting portion 15a by the first joining member 17. The second electrode faces the second connecting portion 16a and is connected to the second connecting portion 16a by a second joining member 18 having a maximum thickness larger than that of the first joining member 17.

(基体)
基体は、上述したように、少なくとも、第1配線パターンと第2配線パターンとを備える。第1配線パターン及び第2配線パターンは、互いに離間して、対向して配置されていることが好ましい。これら第1配線パターン及び第2配線パターンは、ガラス、樹脂、セラミックス等からなる基材の表面に、任意に内部及び/又は裏面に、配置されていることが好ましい。また、基材14に可撓性を有する部材(例えば、フィルム、シート形状などの部材)を用いてもよい。可撓性を有する部材にすることで基体を製造中及び出荷時に巻き取ること、所望のサイズに切断して用いること等ができるので好ましい。可撓性を有する部材としてはPET(ポリエチレンテレフタレート)、ポリイミド、ガラスエポキシ等の材料を用いることが好ましい。第1配線パターン及び第2配線パターンは、半導体素子に電流を供給し得るものであればよく、当該分野で通常使用されている材料、厚み等で形成されていることが好ましい。
(Base)
As described above, the base body includes at least the first wiring pattern and the second wiring pattern. It is preferable that the first wiring pattern and the second wiring pattern are arranged so as to be separated from each other and face each other. It is preferable that the first wiring pattern and the second wiring pattern are arranged on the front surface of the base material made of glass, resin, ceramics or the like, optionally inside and/or on the back surface. Further, a flexible member (for example, a member having a film or sheet shape) may be used as the base material 14. It is preferable to use a flexible member because the substrate can be wound up during manufacturing and shipping, cut into a desired size and used. As the flexible member, it is preferable to use materials such as PET (polyethylene terephthalate), polyimide and glass epoxy. The first wiring pattern and the second wiring pattern may be any as long as they can supply a current to the semiconductor element, and are preferably formed of a material, a thickness and the like which are usually used in the relevant field.

第1配線パターンは、第2配線パターン側に凸状に延伸する部位である第1接続部を有する。第2配線パターンは、第1接続部側に凸状に延伸する部位である第2接続部を有する。これら接続部が凸状に延伸する形状とすることにより、接続部の外周の大部分が、配線パターンの縁に位置することができる。これによって、後述する接合部材の表面張力を効果的に利用することができる。その結果、接合部材を適所、適切な形態で配置することができ、意図する接合形態を確保することができる。   The first wiring pattern has a first connecting portion that is a portion that extends in a convex shape toward the second wiring pattern side. The second wiring pattern has a second connecting portion that is a portion that extends in a convex shape toward the first connecting portion. By making these connecting portions extend in a convex shape, most of the outer circumference of the connecting portion can be located at the edge of the wiring pattern. This makes it possible to effectively utilize the surface tension of the joining member, which will be described later. As a result, the joining member can be arranged in a proper place and in an appropriate form, and the intended joining form can be secured.

第2接続部は、第1接続部よりも面積の大きいことが好ましい。このように、第2接続部の面積を大きくすることにより、第2接続部における縁の長さをより長く維持することができるために、第2接合部材の表面張力をより利用することが可能となる。それによって、第2接続部内に接合部材をより止めておくことができ、その厚みを増大させて、半導体素子を第1接続部側が低くなるように傾斜させることが容易となる。また、第2接続部の面積は特に限定されるものではないが、傾斜させるためには、第1接続部の面積の105〜150%程度であることが好ましく、105〜130%程度がより好ましい。   The second connecting portion preferably has a larger area than the first connecting portion. In this way, by increasing the area of the second connecting portion, the length of the edge of the second connecting portion can be maintained longer, so that the surface tension of the second joining member can be utilized more. Becomes Thereby, the joining member can be further stopped in the second connection portion, the thickness thereof can be increased, and the semiconductor element can be easily inclined so that the first connection portion side becomes lower. The area of the second connecting portion is not particularly limited, but in order to incline, it is preferably about 105 to 150% of the area of the first connecting portion, and more preferably about 105 to 130%. ..

第2接続部の凸状に延伸する長さ(図1Bの矢印L方向の長さ)は、第1接続部の凸状に延伸する長さ(図1Bの矢印L方向の長さ)よりも長いことが好ましい。このようにすることで、第2接合部材をより第2接続部内に止めておくことができる。これは、第2接続部が第1接続部側に凸状に延伸しているためである。つまり、第2接続部が延伸している方向において、第1接続部側とは反対側には第2接続部の幅よりも大きな幅を持つ第2配線パターンの一部が形成されている。このため、第2接合部材をより第2接続部内に止めるためには第2接続部の凸状に延伸する長さが長い方が好ましい。   The convexly extending length of the second connecting portion (the length in the arrow L direction in FIG. 1B) is greater than the convexly extending length of the first connecting portion (the length in the arrow L direction in FIG. 1B). It is preferably long. By doing so, the second joining member can be further stopped in the second connecting portion. This is because the second connecting portion extends in a convex shape toward the first connecting portion. That is, in the direction in which the second connecting portion extends, a part of the second wiring pattern having a width larger than the width of the second connecting portion is formed on the side opposite to the first connecting portion side. Therefore, in order to further stop the second joining member in the second connecting portion, it is preferable that the convex length of the second connecting portion be long.

第2接続部の幅(図1Bの矢印W方向の長さ)は、第1接続部の幅と同等又はそれよりも狭い方が好ましい。これは、第2接続部が第1接続部側に凸状に延伸しているので第2接続部の幅(図1Bの矢印W方向の長さ)方向においては両側に第2接続部の縁が形成される。このため、第2接続部の幅が狭い方が表面張力をより利用しやすくなるためである。   The width of the second connecting portion (the length in the direction of the arrow W in FIG. 1B) is preferably equal to or narrower than the width of the first connecting portion. This is because the second connecting portion extends to the first connecting portion side in a convex shape, and thus the edges of the second connecting portion on both sides in the width direction of the second connecting portion (length in the direction of arrow W in FIG. 1B). Is formed. Therefore, the narrower the width of the second connecting portion, the more easily the surface tension can be used.

凸状に延伸する第1接続部及び第2接続部の形状は、例えば、三角形、四角形等の多角形、T及びL等の変則的な形、半円及び半楕円等のような曲線を含む形状等が挙げられる。なかでも、通常、半導体素子が四角形であることから、第1接続部及び第2接続部の形状も四角形であることが好ましいが、特に、第2接続部は、先端部、つまり第1接続部側において幅が広いことがより好ましい。言い換えると、第2接続部は、T又はL状に延伸していることがより好ましい。このようにすることで、より第2接合部材をより第2接続部内に止めておくことができる。   The shapes of the first connecting portion and the second connecting portion that extend in a convex shape include, for example, a polygon such as a triangle or a quadrangle, an irregular shape such as T and L, or a curve such as a semicircle and a semi-ellipse. Shape etc. are mentioned. In particular, since the semiconductor element is usually quadrangular, it is preferable that the shapes of the first connecting portion and the second connecting portion are also quadrangular. In particular, the second connecting portion is the tip portion, that is, the first connecting portion. It is more preferable that the width is wide on the side. In other words, it is more preferable that the second connecting portion extends in a T or L shape. By doing so, the second joining member can be further stopped in the second connecting portion.

第1接続部である凸状に延伸する部位の長さ及び幅は、載置する半導体素子の大きさ、半導体素子の電極の大きさ等によって適宜設定することができ、例えば、電極の大きさに対して、幅(図1BのWに垂直方向)は0.5〜2倍、長さ(図1BのW方向)は0.5倍〜3倍程度が挙げられる。   The length and width of the convexly extending portion that is the first connecting portion can be appropriately set depending on the size of the semiconductor element to be mounted, the size of the electrode of the semiconductor element, and the like. For example, the size of the electrode On the other hand, the width (direction perpendicular to W in FIG. 1B) is 0.5 to 2 times, and the length (direction W in FIG. 1B) is about 0.5 to 3 times.

第1接続部は、半導体素子の第1電極と対面して第1接合部材によって接続されている。第2接続部は、半導体素子の第2電極と対面して第2接合部材によって接続されている。
ここで、第1接合部材及び第2接合部材は、錫−ビスマス系、錫−銅系、錫−銀系、金−錫系などの半田、AuとSn、AuとSi、AuとGe、AuとCu、AgとCuとをそれぞれ主成分とする合金等の共晶合金、銀、金、パラジウムなどの導電性ペースト、バンプ、異方性導電材、低融点金属のろう材等の導電性の部材が挙げられる。なかでも、半田、共晶合金が好ましく、半田がより好ましい。第1接合部材及び第2接合部材は、同じ材料によって形成されているものが好ましいが、異なる材料によるものでもよい。この時、第1接合部材に第2接合部材より濡れ広がりが良い材料を選択することが好ましい。このようにすることで、第1接合部材の第1配線パターン表面への広がりを、第2接合部材の第2配線パターン表面への広がりよりも大きくすることができる。
The first connecting portion faces the first electrode of the semiconductor element and is connected by the first joining member. The second connecting portion faces the second electrode of the semiconductor element and is connected by the second joining member.
Here, the first joining member and the second joining member are solder such as tin-bismuth-based, tin-copper-based, tin-silver-based, gold-tin-based solder, Au and Sn, Au and Si, Au and Ge, Au. And Cu, eutectic alloys such as alloys containing Ag and Cu as main components, conductive pastes such as silver, gold, and palladium, conductive materials such as bumps, anisotropic conductive materials, and low melting point metal brazing materials. Members. Among them, solder and eutectic alloy are preferable, and solder is more preferable. The first joining member and the second joining member are preferably made of the same material, but may be made of different materials. At this time, it is preferable to select a material for the first joining member that has better wettability and spread than the second joining member. By doing so, the spread of the first bonding member on the surface of the first wiring pattern can be made larger than the spread of the second bonding member on the surface of the second wiring pattern.

第2接合部材は、第1接合部材より最大厚みが厚く、接続部と半導体素子の電極とを接続していることが好ましい。第1接合部材と第2接合部材との最大厚みの差は、半導体素子の大きさ、傾斜等を考慮すると、半導体素子の上面が10度程度又はそれより小さな傾斜となる範囲が挙げられる。具体的には、一辺が600μmの半導体素子の場合には、100μm程度以下が挙げられ、80μm程度以下が好ましく、60μm程度以下がより好ましい。   It is preferable that the second joining member has a maximum thickness larger than that of the first joining member and connects the connecting portion and the electrode of the semiconductor element. The maximum thickness difference between the first joining member and the second joining member is, for example, a range in which the upper surface of the semiconductor element has an inclination of about 10 degrees or smaller in consideration of the size and inclination of the semiconductor element. Specifically, in the case of a semiconductor element having one side of 600 μm, the thickness is about 100 μm or less, preferably about 80 μm or less, and more preferably about 60 μm or less.

言い換えると、上述したように、保護膜から露出した半導体積層体において、露出した第1半導体層の側面と第2接合部材との最短距離が、露出した第1半導体層の側面と第1接合部材との最短距離よりも長くなるように、第2接合部材が、第1接合部材より最大厚みが厚く設定されていることが好ましい。
このような接合部材の厚み関係及び/又は第1半導体層との距離関係を満たすことにより、保護膜から露出した第1半導体層が、第2配線パターンと短絡することを効果的に防止することができ、半導体素子の基体への実装の信頼性を確保することができる。なお、保護膜から露出した第1半導体層と、第1配線パターンとが接触しても極性が同じであるため短絡は生じない。第1配線パターンと第2配線パターンで極性が異なるため短絡が生じる。
In other words, as described above, in the semiconductor stacked body exposed from the protective film, the shortest distance between the exposed side surface of the first semiconductor layer and the second bonding member is the exposed side surface of the first semiconductor layer and the first bonding member. It is preferable that the maximum thickness of the second joining member is set to be thicker than that of the first joining member so that the second joining member is longer than the shortest distance.
By satisfying such a thickness relationship of the joining member and/or a distance relationship with the first semiconductor layer, it is possible to effectively prevent the first semiconductor layer exposed from the protective film from being short-circuited with the second wiring pattern. Therefore, the reliability of mounting the semiconductor element on the substrate can be ensured. Note that even if the first semiconductor layer exposed from the protective film and the first wiring pattern are in contact with each other, the polarity is the same, so that a short circuit does not occur. Since the first wiring pattern and the second wiring pattern have different polarities, a short circuit occurs.

さらに言い換えると、上述した接合部材の厚み関係を確保するために、第1接合部材の第1配線パターン表面への広がりが、第2接合部材の第2配線パターン表面への広がりよりも大きくすることが好ましい。つまり、第1接合部材と第1配線パターンとの接合面積が、第2接合部材と第2配線パターンとの接合面積よりも大きくすることが好ましい。
ただし、1つの半導体素子を接続する第1接合部材及び第2接合部材は同量で配置されていてもよいが、両者の差が一方又は他方の50〜200重量%以内であればよい。なかでも、第2接合部材の量が第1接合部材の量よりも少ないことが好ましい。ここで、同量とは、第1接合部材及び第2接合部材の差が一方又は他方の±10重量%以内であることを意味する。
In other words, in order to secure the thickness relationship of the above-mentioned joining member, the spread of the first joining member over the surface of the first wiring pattern should be larger than the spread of the second joining member over the surface of the second wiring pattern. Is preferred. That is, it is preferable that the joint area between the first joint member and the first wiring pattern is larger than the joint area between the second joint member and the second wiring pattern.
However, the first joining member and the second joining member that connect one semiconductor element may be arranged in the same amount, but the difference between the two may be within 50 to 200% by weight of one or the other. Above all, it is preferable that the amount of the second joining member is smaller than the amount of the first joining member. Here, the same amount means that the difference between the first joining member and the second joining member is within ±10 wt% of one or the other.

また、第1接合部材と第1電極との接合面積が、第2接合部材と第2電極との接合面積と同等の大きさにすることが好ましい。これは、接合部材の厚みが、接合部材と電極との接合面積によっても変わるためである。しかし、第1接合部材と第1電極との接合面積と、第2接合部材と第2電極との接合面積と、を同等にすると、第1接合部材と第2接合部材の厚みの差に、接合部材と電極との接合面積がほとんど影響しなくなる。つまり、第1接合部材と第1配線パターンとの接合面積と、第2接合部材と第2配線パターンとの接合面積と、を制御することで第1接合部材の厚みと第2接合部材の厚みを制御することができる。ここで、同等の大きさとは、第1接合部材と第1電極との接合面積及び第2接合部材と第2電極との接合面積の差が一方又は他方の±20%以内であることを意味する。   In addition, it is preferable that the bonding area between the first bonding member and the first electrode is set to be equal to the bonding area between the second bonding member and the second electrode. This is because the thickness of the joining member changes depending on the joining area between the joining member and the electrode. However, when the bonding area between the first bonding member and the first electrode and the bonding area between the second bonding member and the second electrode are made equal to each other, the difference in thickness between the first bonding member and the second bonding member causes The bonding area between the bonding member and the electrode has almost no effect. That is, the thickness of the first joining member and the thickness of the second joining member are controlled by controlling the joining area between the first joining member and the first wiring pattern and the joining area between the second joining member and the second wiring pattern. Can be controlled. Here, “equal size” means that the difference in the joint area between the first joint member and the first electrode and the joint area between the second joint member and the second electrode is within ±20% of one or the other. To do.

半導体素子を、第2接続部側よりも第1接続部側に近づくように傾斜させることが好ましい。また、別の観点から、半導体素子は、電極を備える面の反対面が、基体表面に対して傾斜して配置されていることが好ましい。言い換えると、半導体素子は、第1電極を備える面の反対面が、第2電極を備える面の反対面よりも基体表面に近いことが好ましい。さらに言い換えると、半導体素子は、第2配線パターン側から第1配線パターン側にむかってその上面(反対面)が基体表面により近づくように、第1接合部材及び第2接合部材によって接続されていることが好ましい。傾斜の程度は、特に限定されないが、実装の安定性を考慮すると、2〜10°程度が好ましい。このような傾斜により、上述した接合部材の厚み、接合面積等と相まって、配線パターンと接続され、配線パターンと同じ電荷が印加される接合部材を、反対の電荷が印加される半導体層から遠ざけすることができ、短絡を効果的に防止することができる。   It is preferable to incline the semiconductor element so as to be closer to the first connection portion side than to the second connection portion side. From another perspective, it is preferable that the semiconductor element is arranged such that the surface opposite to the surface provided with the electrodes is inclined with respect to the surface of the base body. In other words, in the semiconductor element, the surface opposite to the surface including the first electrode is preferably closer to the surface of the base body than the surface opposite to the surface including the second electrode. In other words, the semiconductor element is connected by the first bonding member and the second bonding member such that the upper surface (opposite surface) of the semiconductor element is closer to the surface of the base body from the second wiring pattern side toward the first wiring pattern side. It is preferable. The degree of inclination is not particularly limited, but is preferably about 2 to 10° in consideration of stability of mounting. Due to such an inclination, the joining member, which is connected to the wiring pattern and to which the same electric charge as that of the wiring pattern is applied, is moved away from the semiconductor layer to which the opposite electric charge is applied, in combination with the thickness and the joining area of the joining member described above. Therefore, the short circuit can be effectively prevented.

(半導体素子)
半導体素子は、レーザ素子、発光ダイオード等の発光素子であることが好ましいが、トランジスタ、集積回路、抵抗、メモリ等であってもよい。なかでも、発光素子が好ましい。
半導体素子は、1つの基体に1つのみ有していてもよいし、複数有していてもよい。
半導体素子は、少なくとも、半導体積層体と、第1電極及び第2電極と、保護膜とを含む。
(Semiconductor element)
The semiconductor element is preferably a light emitting element such as a laser element or a light emitting diode, but may be a transistor, an integrated circuit, a resistor, a memory or the like. Among them, the light emitting element is preferable.
The semiconductor element may have only one semiconductor element or a plurality of semiconductor elements.
The semiconductor element includes at least a semiconductor stack, a first electrode and a second electrode, and a protective film.

(半導体積層体)
半導体積層体は、複数の半導体層が積層されたものであればよい。具体的には、第1半導体層(例えば、n型半導体層)、発光層及び第2半導体層(例えば、p型半導体層)が、例えば、サファイア基板等の半導体成長用の基板上にこの順に積層されたものが挙げられる。ただし、半導体素子においては、半導体成長用の基板は、除去されていてもよい。
(Semiconductor laminate)
The semiconductor laminated body may be a laminated body of a plurality of semiconductor layers. Specifically, the first semiconductor layer (for example, an n-type semiconductor layer), the light emitting layer, and the second semiconductor layer (for example, a p-type semiconductor layer) are arranged in this order on a substrate for semiconductor growth such as a sapphire substrate. The thing laminated|stacked is mentioned. However, in the semiconductor device, the substrate for semiconductor growth may be removed.

このような半導体層、例えば、第1半導体層、発光層及び第2半導体層は、その種類、材料など、特に限定されるものではなく、III-V族化合物半導体、II-VI族化合物半導体等、種々の半導体によって形成することができる。具体的には、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化物系の半導体材料が挙げられ、InN、AlN、GaN、InGaN、AlGaN、InGaAlN等を用いることができる。各層の膜厚及び層構造は、当該分野で公知のものを利用することができる。
また、基板はその表面に凹凸を有していてもよいし、10°程度以下のオフ角を有していてもよい。
Such semiconductor layers, such as the first semiconductor layer, the light emitting layer, and the second semiconductor layer, are not particularly limited in kind, material, etc., and include III-V group compound semiconductors, II-VI group compound semiconductors, etc. , Can be formed of various semiconductors. Specific examples thereof include nitride-based semiconductor materials such as In X Al Y Ga 1-XY N (0≦X, 0≦Y, X+Y≦1), and InN, AlN, GaN, InGaN, AlGaN, InGaAlN. Etc. can be used. As the film thickness and layer structure of each layer, those known in the art can be used.
The substrate may have irregularities on its surface, or may have an off angle of about 10° or less.

半導体積層体の平面形状は、特に限定されるものではなく、四角形、六角形等の多角形、円、楕円及びこれらに近似する形状等が挙げられる。なかでも、四角形であることが好ましい。半導体積層体は、一部の領域において、厚み方向に除去されていることが好ましい。具体的には、所定の領域において、第2半導体層及び発光層、任意にn型半導体層の一部が除去され、n型半導体層が、第2半導体層側において露出していることが好ましい。ここでの一部の領域は、半導体積層体の一端側であってもよいし、他端側であってもよいし、内側であってもよいし、1つの領域でもよいし、複数の領域でもよい。例えば、半導体積層体の内側において、1つ又は複数の領域であることが好ましい。   The planar shape of the semiconductor laminated body is not particularly limited, and examples thereof include polygons such as quadrangle and hexagon, circles, ellipses, and shapes similar to these. Among them, the rectangular shape is preferable. The semiconductor laminated body is preferably removed in the thickness direction in a partial region. Specifically, it is preferable that the second semiconductor layer, the light emitting layer, and optionally a part of the n-type semiconductor layer are removed in a predetermined region, and the n-type semiconductor layer is exposed on the second semiconductor layer side. . Part of the region here may be one end side, the other end side, the inner side, one region, or a plurality of regions of the semiconductor stacked body. But it's okay. For example, one or a plurality of regions are preferably provided inside the semiconductor stacked body.

(第1電極及び第2電極)
第1半導体層には第1電極が電気的に接続されており、第2半導体層には第2電極が電気的に接続されている。これらの第1電極及び第2電極は、半導体積層体の上面側(つまり、半導体成長用の基板とは反対側)に配置されている。第1電極及び第2電極は、第1半導体層及び第2半導体層と接触して配置しているオーミック層のみならず、このオーミック層に電気的に接続されて、反射層、パッド層等の他の機能を有する1以上の層を含み、半導体装置の表面に露出して配置されている。第1電極と第2電極とは、異なる導電層の積層構造であってもよい。
(First electrode and second electrode)
The first electrode is electrically connected to the first semiconductor layer, and the second electrode is electrically connected to the second semiconductor layer. These first electrode and second electrode are arranged on the upper surface side of the semiconductor stacked body (that is, on the side opposite to the semiconductor growth substrate). The first electrode and the second electrode are electrically connected not only to the ohmic layer arranged in contact with the first semiconductor layer and the second semiconductor layer, but also to the ohmic layer, such as a reflective layer and a pad layer. It includes one or more layers having other functions and is exposed on the surface of the semiconductor device. The first electrode and the second electrode may have a laminated structure of different conductive layers.

例えば、オーミック層は、半導体積層体からの光を効率的に取り出すために、透光性導電膜によって形成されていることが好ましい。ここで透光性とは、発光層から出射される光を、50%以上、60%以上、70%以上、80%以上透過させる性質を意味する。例えば、オーミック層としては、特に限定されず、半導体層とオーミックコンタクトを取り得る電極材料のいずれをも用いることができる。例えば、ニッケル、チタン、タングステン、白金、ロジウム、パラジウム、バナジウム、クロム、ニオブ、亜鉛、タンタル、モリブデン、ハフニウム、アルミニウム、銀、銅等の金属又はこれらの合金、亜鉛、インジウム、スズ、ガリウム及びマグネシウムからなる群から選択される少なくとも1種の元素を含む導電性酸化物等が挙げられる。導電性酸化物としては、ITO、ZnO、IZO、GZO、In23及びSnO2等が挙げられる。オーミック層は、当該分野で公知の方法により形成することができる。また、オーミック層の厚みは特に限定されるものではなく、意図する特性等によって適宜調整することができる。 For example, the ohmic layer is preferably formed of a translucent conductive film in order to efficiently extract light from the semiconductor stacked body. Here, the light-transmitting property means a property of transmitting 50% or more, 60% or more, 70% or more, 80% or more of light emitted from the light emitting layer. For example, the ohmic layer is not particularly limited, and any electrode material capable of making ohmic contact with the semiconductor layer can be used. For example, metals such as nickel, titanium, tungsten, platinum, rhodium, palladium, vanadium, chromium, niobium, zinc, tantalum, molybdenum, hafnium, aluminum, silver and copper or alloys thereof, zinc, indium, tin, gallium and magnesium. Examples thereof include conductive oxides containing at least one element selected from the group consisting of Examples of the conductive oxide include ITO, ZnO, IZO, GZO, In 2 O 3 and SnO 2 . The ohmic layer can be formed by a method known in the art. Further, the thickness of the ohmic layer is not particularly limited and can be appropriately adjusted depending on the intended characteristics and the like.

オーミック層は、通常、電流をそれぞれ半導体層の面内全体に均一に供給するために、半導体積層体の上面と同じ又はそれよりも若干小さい大きさ、半導体積層体の上面と同様の形状又は相似形状とすることが好ましい。   The ohmic layer is usually the same size as or slightly smaller than the top surface of the semiconductor stack, and has the same shape or similar shape as the top surface of the semiconductor stack in order to uniformly supply current to the entire surface of the semiconductor layer. The shape is preferable.

反射層は、銀又は銀合金などを有する層が挙げられる。銀合金としては、当該分野で公知の材料のいずれを用いてもよい。反射層の厚みは、特に限定されるものではなく、発光素子から出射される光を効果的に反射することができる厚み、例えば、20nm〜1μm程度が挙げられる。反射層の第1半導体層又は第2半導体層との接触面積は大きいほど好ましく、例えば、半導体積層体の平面積の50%以上、60%以上、70%以上が挙げられる。   Examples of the reflective layer include a layer containing silver or a silver alloy. As the silver alloy, any material known in the art may be used. The thickness of the reflective layer is not particularly limited and may be a thickness that can effectively reflect the light emitted from the light emitting element, for example, about 20 nm to 1 μm. The larger the contact area of the reflective layer with the first semiconductor layer or the second semiconductor layer, the more preferable. For example, 50% or more, 60% or more, and 70% or more of the plane area of the semiconductor laminated body can be mentioned.

導電層として反射層を用いる場合には、銀のマイグレーションを防止するために、アルミニウム、銅、ニッケル等の金属を含有する単層又は積層等により、その上面(好ましくは、上面及び側面)を被覆する被覆電極を形成することが好ましい。被覆電極の厚みは、例えば、数百nm〜数μm程度が挙げられる。   When a reflective layer is used as the conductive layer, its upper surface (preferably the upper surface and the side surface) is covered with a single layer or a laminated layer containing a metal such as aluminum, copper or nickel in order to prevent migration of silver. It is preferable to form a covered electrode that The thickness of the coated electrode is, for example, about several hundred nm to several μm.

パッド層は、例えば、Au、Pt、Pd、Rh、Ni、W、Mo、Cr、Ti、Al、Cu等の金属又はこれらの合金、オーミック層で例示した導電層の単層膜又は積層膜によって形成することができる。具体的には、これら電極は、半導体層側からTi/Rh/Au、Ti/Pt/Au、W/Pt/Au、Rh/Pt/Au、Ni/Pt/Au、Al-Cu合金/Ti/Pt/Au、Al-Si-Cu合金/Ti/Pt/Au、Ti/Rhなどの積層膜によって形成することができる。膜厚は、当該分野で用いられる膜の膜厚のいずれでもよい。その大きさは、半導体素子に求められる特性によって、適宜設定することができる。   The pad layer is made of, for example, a metal such as Au, Pt, Pd, Rh, Ni, W, Mo, Cr, Ti, Al or Cu, or an alloy thereof, or a single layer film or a laminated film of the conductive layer exemplified as the ohmic layer. Can be formed. Specifically, these electrodes are Ti/Rh/Au, Ti/Pt/Au, W/Pt/Au, Rh/Pt/Au, Ni/Pt/Au, Al-Cu alloy/Ti/from the semiconductor layer side. It can be formed by a laminated film of Pt/Au, Al-Si-Cu alloy/Ti/Pt/Au, Ti/Rh, or the like. The film thickness may be any of film thicknesses used in the field. The size can be appropriately set depending on the characteristics required for the semiconductor element.

第1電極及び第2電極の形状は特に限定されるものではなく、半導体積層体の形状に対応して、例えば、四角形であることが好ましい。
第1電極及び第2電極は、平面視、半導体積層体において、一端側と他端側にそれぞれ配置されていることが好ましい。
The shapes of the first electrode and the second electrode are not particularly limited, and are preferably quadrangular, for example, corresponding to the shape of the semiconductor stacked body.
It is preferable that the first electrode and the second electrode are respectively arranged on one end side and the other end side in the semiconductor laminated body in plan view.

(保護膜)
半導体素子は、半導体積層体の側面の少なくとも一部を被覆した保護膜を備えることが好ましい。保護膜は、半導体積層体の側面の少なくとも一部を露出していることが好ましい。特に、保護膜は、第2半導体層の側面を被覆し、かつ第1半導体層の側面の一部を露出したものがより好ましい。保護膜は、上述した絶縁膜のうちの1層が、半導体積層体の側面に延長するものであってもよい。これにより、半導体積層体の側面を保護することができ、絶縁性をも確保することができる。
(Protective film)
The semiconductor element preferably includes a protective film that covers at least a part of the side surface of the semiconductor stacked body. The protective film preferably exposes at least a part of the side surface of the semiconductor stacked body. In particular, the protective film more preferably covers the side surface of the second semiconductor layer and exposes a part of the side surface of the first semiconductor layer. The protective film may be one of the above-mentioned insulating films that extends to the side surface of the semiconductor stacked body. Thereby, the side surface of the semiconductor laminated body can be protected and the insulating property can be secured.

保護膜は、Ti、Zr、Nb、Ta、Alからなる群より選択された一以上の元素を含む酸化物又は窒化物によって、単層又は多層構造で形成することができる。   The protective film can be formed in a single-layer or multi-layer structure using an oxide or a nitride containing one or more elements selected from the group consisting of Ti, Zr, Nb, Ta, and Al.

(絶縁膜等)
上述したような第1電極及び第2電極の配置を実現するために、オーミック層とパッド層との間、パッド層の上等、任意の位置に、所望の導電性及び/又は絶縁性を確保するために、1層以上の絶縁膜が形成されていることが好ましい。なかでも、オーミック層とパッド層との間、パッド層の上にそれぞれ絶縁膜が形成されていることがより好ましい。このように絶縁膜を配置することにより、第1半導体層の露出した位置にかかわらず、これら絶縁膜を介して、第1電極を第2半導体層上にも引き回すことができる。また、第2半導体層の位置にかかわらず、これら絶縁膜を介して、第2電極を第1半導体層及び/又は第2半導体層上にも引き回すことができる。その結果、第1電極及び第2電極の上面での、半導体層の高低差に起因する高低差を回避することができ、言い換えると、第1電極及び第2電極は、第2半導体層の表面に対して同等の高さに配置することができ、後述するように、半導体素子を基体にフリップチップ実装する場合において、確実かつ高い信頼性を確保することができる。ここで第1電極及び第2電極が同等の高さとは、0.5μm程度以内の高低差は許容されることを意味する。
(Insulating film, etc.)
In order to realize the arrangement of the first electrode and the second electrode as described above, a desired conductivity and/or insulation property is secured at an arbitrary position such as between the ohmic layer and the pad layer or on the pad layer. Therefore, it is preferable that one or more insulating films are formed. Above all, it is more preferable that an insulating film is formed between the ohmic layer and the pad layer and on the pad layer. By arranging the insulating film in this manner, the first electrode can be routed over the second semiconductor layer through the insulating film regardless of the exposed position of the first semiconductor layer. Further, regardless of the position of the second semiconductor layer, the second electrode can be routed over the first semiconductor layer and/or the second semiconductor layer via these insulating films. As a result, it is possible to avoid a height difference on the upper surfaces of the first electrode and the second electrode due to a height difference of the semiconductor layer. In other words, the first electrode and the second electrode are the surface of the second semiconductor layer. It is possible to arrange them at the same height with respect to, and as will be described later, when the semiconductor element is flip-chip mounted on the substrate, reliable and high reliability can be secured. Here, the same height of the first electrode and the second electrode means that a height difference within about 0.5 μm is allowed.

絶縁膜は、保護膜と同様に、Ti、Zr、Nb、Ta、Alからなる群より選択された一以上の元素を含む酸化物又は窒化物によって、単層又は多層構造で形成することができる。上述した反射層は、この絶縁膜中に絶縁性を確保した形状、位置、大きさで形成されていてもよい。   Like the protective film, the insulating film can be formed to have a single-layer structure or a multi-layer structure using an oxide or a nitride containing one or more elements selected from the group consisting of Ti, Zr, Nb, Ta, and Al. . The above-mentioned reflective layer may be formed in this insulating film in a shape, position, and size that ensure insulation.

第1電極と第2電極との間、及び、第1半導体層と第2半導体層との間の、それぞれの間に両者の電気的な接続を阻害しない範囲で、分布ブラッグ反射器(以下「DBR」とも言う)を配置してもよい。
DBRは、例えば、酸化膜等からなる下地層の上に、低屈折率層と高屈折率層とからなる1組の誘電体を複数組積層させた多層構造であり、所定の波長光を選択的に反射する。具体的には屈折率の異なる膜を1/4波長の厚みで交互に積層することにより、所定の波長を高効率に反射させることができる。材料として、Si、Ti、Zr、Nb、Ta、Alからなる群より選択された1種以上の酸化物又は窒化物を含んで形成することができる。DBRを酸化膜で形成する場合、低屈折率層を例えばSiO2、高屈折率層を例えばNb25、TiO2、ZrO2、Ta25等とすることができる。具体的には、下地層側から順番に(Nb25/SiO2)n、nは2〜5が挙げられる。DBRの総膜厚は0.2〜1μm程度が好ましい。
The distributed Bragg reflector (hereinafter, referred to as “the distributed Bragg reflector” (hereinafter, referred to as “between the first electrode and the second electrode” and between the first semiconductor layer and the second semiconductor layer) does not hinder the electrical connection therebetween. (Also referred to as “DBR”).
The DBR is, for example, a multi-layer structure in which a plurality of sets of one set of a low-refractive index layer and a high-refractive index layer are laminated on an underlayer made of an oxide film or the like, and a predetermined wavelength light is selected. Reflected. Specifically, by alternately laminating films having different refractive indexes with a thickness of ¼ wavelength, it is possible to reflect a predetermined wavelength with high efficiency. The material can be formed by including one or more oxides or nitrides selected from the group consisting of Si, Ti, Zr, Nb, Ta, and Al. When the DBR is formed of an oxide film, the low refractive index layer may be, for example, SiO 2 , and the high refractive index layer may be, for example, Nb 2 O 5 , TiO 2 , ZrO 2 , Ta 2 O 5 or the like. Specifically, (Nb 2 O 5 /SiO 2 )n and n are 2 to 5 in order from the underlayer side. The total film thickness of DBR is preferably about 0.2 to 1 μm.

このような構成により、接合部材のリフロー時に、第1接続部及び第2接続部の面積の差異によって、第1接合部材より第2接合部材の方が表面張力が働く。これにより、第1接合部材と第1配線パターンとの接合面積より第2接合部材と第2配線パターンとの接合面積が小さくなり、第2接合部材の厚みを厚くすることができる。これによって、露出したn型半導体層3の側面と第2接合部材18との最短距離sを、露出したn型半導体層3の側面と第1接合部材17との最短距離qよりも長く配置することができる。その結果、p型半導体層5と電気的に接続された第2配線パターン16と、n型半導体層3との短絡を効果的に防止することができ、信頼性の高い半導体装置を得ることができる。   With such a configuration, at the time of reflow of the joining member, the surface tension of the second joining member acts more than that of the first joining member due to the difference in area between the first connecting portion and the second connecting portion. Thereby, the bonding area between the second bonding member and the second wiring pattern becomes smaller than the bonding area between the first bonding member and the first wiring pattern, and the thickness of the second bonding member can be increased. Thereby, the shortest distance s between the exposed side surface of the n-type semiconductor layer 3 and the second bonding member 18 is arranged longer than the shortest distance q between the exposed side surface of the n-type semiconductor layer 3 and the first bonding member 17. be able to. As a result, a short circuit between the second wiring pattern 16 electrically connected to the p-type semiconductor layer 5 and the n-type semiconductor layer 3 can be effectively prevented, and a highly reliable semiconductor device can be obtained. it can.

〔半導体装置の製造方法〕
本開示の半導体装置の製造方法は、
(a)第1配線パターンと第2配線パターンとを備え、第1配線パターンが、第2配線パターン側に凸状に延伸する第1接続部を有し、かつ第2配線パターンが、第1接続部側に延伸し、該第1接続部の縁よりも長い縁を有する第2接続部を有する基体を準備し、
(b)第1電極及び第2電極を同一面側に備える半導体素子を準備し、
(c)半導体素子を、第1電極が第1接合部材を介して第1配線パターンに対面し、且つ第2電極が第2接合部材を介して第2配線パターンに対面するように、基体上に配置し、
(d)第1接合部材及び第2接合部材を溶融し、第1接続部及び第2接続部の縁による表面張力により、第1接合部材と第1配線パターンとの接合面積が、第2接合部材と第2配線パターンとの接合面積よりも大きくなるように接続することを含む半導体装置の製造方法。
[Method of manufacturing semiconductor device]
The manufacturing method of the semiconductor device of the present disclosure,
(A) A first wiring pattern and a second wiring pattern are provided, the first wiring pattern has a first connecting portion that extends in a convex shape toward the second wiring pattern side, and the second wiring pattern is the first wiring pattern. Preparing a base body having a second connecting portion extending toward the connecting portion side and having an edge longer than the edge of the first connecting portion,
(B) preparing a semiconductor element having a first electrode and a second electrode on the same surface side,
(C) The semiconductor element is mounted on the substrate such that the first electrode faces the first wiring pattern via the first bonding member and the second electrode faces the second wiring pattern via the second bonding member. Placed in
(D) The first joint member and the second joint member are melted, and the surface area of the edges of the first joint portion and the second joint portion causes surface tension of the first joint member and the first wiring pattern to be the second joint. A method of manufacturing a semiconductor device, which comprises connecting a member and a second wiring pattern so as to be larger than a bonding area.

工程(a)及び(b)では、上述した基体及び半導体素子をそれぞれ準備する。   In the steps (a) and (b), the above-mentioned substrate and semiconductor element are prepared, respectively.

工程(c)では、半導体素子を、半導体素子の第1電極が第1接合部材を介して第1配線パターンに対面するように、かつ第2電極が第2接合部材を介して第2配線パターンに対面するように、基体上に配置する。   In the step (c), the semiconductor element is arranged such that the first electrode of the semiconductor element faces the first wiring pattern via the first bonding member and the second electrode forms the second wiring pattern via the second bonding member. On the substrate so as to face the substrate.

工程(d)では、第1接合部材及び第2接合部材を溶融する。ここでの溶融方法は、基体自体を加熱する方法、高温雰囲気下に基体及び半導体素子を載置する方法など、当該分野でも公知の方法を利用することができる。温度は、溶融するための温度は、用いる接合部材によって適宜調整することができるが、例えば、150〜300℃程度が好ましく、220〜260℃程度がより好ましい。溶融に要する時間は特に限定されないが、熱による他の部材の損傷/劣化を防止するために、10〜90秒間程度が好ましく、20〜60秒間程度がより好ましい。   In the step (d), the first joining member and the second joining member are melted. As the melting method here, a method known in the art, such as a method of heating the substrate itself, a method of placing the substrate and the semiconductor element in a high temperature atmosphere, can be used. The temperature for melting can be appropriately adjusted depending on the joining member used, but for example, about 150 to 300°C is preferable, and about 220 to 260°C is more preferable. The time required for melting is not particularly limited, but in order to prevent damage/deterioration of other members due to heat, it is preferably about 10 to 90 seconds, more preferably about 20 to 60 seconds.

接合部材を溶融させた後、基体及び半導体素子を常温に晒すことが好ましい。これにより、例えば、第2接合部材を、第1接合部材よりも、最大厚みが厚くなるように又は配線パターンとの接合面積が大きくなるように、これら接合部材を固化させることができる。これにより、保護膜より露出した第1半導体層の側面と第2接合部材との最短距離が、保護膜より露出した第1半導体層の側面と第1接合部材との最短距離よりも長くすることができる。つまり、半導体積層体が保護膜によって被覆されずに露出した場合においても、半導体積層体におけるn又はp型の半導体層を、逆導電型の配線パターンに接触させることなく半導体素子を基体に電気的に接続することができ、短絡が生じない信頼性の高い半導体装置を得ることができる。   After melting the bonding member, it is preferable to expose the substrate and the semiconductor element to room temperature. Thereby, for example, the second joining member can be solidified so that the maximum thickness thereof becomes thicker than that of the first joining member or the joining area with the wiring pattern becomes larger. Thereby, the shortest distance between the side surface of the first semiconductor layer exposed from the protective film and the second bonding member is made longer than the shortest distance between the side surface of the first semiconductor layer exposed from the protective film and the first bonding member. You can That is, even when the semiconductor laminated body is exposed without being covered with the protective film, the semiconductor element is electrically connected to the base without contacting the n or p type semiconductor layer in the semiconductor laminated body with the wiring pattern of the reverse conductivity type. It is possible to obtain a highly reliable semiconductor device which can be connected to the semiconductor device and does not cause a short circuit.

これにより、半導体積層体が保護膜によって被覆されずに露出し、例えば、図1BのLの方向に半導体素子が傾斜するなどして、露出した半導体積層体の一部が配線パターンに近づくような場合においても、半導体積層体におけるn又はp型の半導体層を、逆導電型の配線パターンに接触させることなく半導体素子を基体に電気的に接続することができ、短絡が生じない信頼性の高い半導体装置を製造することができる。   As a result, the semiconductor laminated body is exposed without being covered with the protective film, and for example, the semiconductor element is tilted in the direction of L in FIG. 1B so that a part of the exposed semiconductor laminated body approaches the wiring pattern. Also in this case, the semiconductor element can be electrically connected to the base without contacting the n-type or p-type semiconductor layer in the semiconductor laminated body with the wiring pattern of the opposite conductivity type, and a short circuit does not occur, and reliability is high. A semiconductor device can be manufactured.

この第1実施形態の半導体装置及びその製造方法を図面に基づいて、以下に具体的に説明する。
この実施形態の半導体装置10は、図1A及び1Bに示すように、半導体素子として発光素子1が、基体13上に実装されて構成されている。図1A及び1Bにおいては、発光素子1を基体13上に接続するための接合部材は省略している。
The semiconductor device and the manufacturing method thereof according to the first embodiment will be specifically described below with reference to the drawings.
As shown in FIGS. 1A and 1B, a semiconductor device 10 of this embodiment is configured by mounting a light emitting element 1 as a semiconductor element on a base 13. In FIGS. 1A and 1B, a joining member for connecting the light emitting element 1 to the base 13 is omitted.

発光素子1は、図1Cに示したように、n型半導体層3と、発光層4と、p型半導体層5とが順に積層される半導体積層体6と、半導体積層体6の上面、つまりp型半導体層5の上面で、p型半導体層5に接続されたp電極と、半導体積層体6の上面のp型半導体層5の一部が、半導体積層体6の内側において溝状に除去されて、n型半導体層3が露出し、その露出したn型半導体層3の上面で、n型半導体層3に接続されるn電極とを有する。発光素子1の平面形状は、例えば、一辺600μmの略正方形とする。   As shown in FIG. 1C, the light emitting element 1 includes a semiconductor laminate 6 in which an n-type semiconductor layer 3, a light emitting layer 4, and a p-type semiconductor layer 5 are sequentially laminated, and an upper surface of the semiconductor laminate 6, that is, On the upper surface of the p-type semiconductor layer 5, the p electrode connected to the p-type semiconductor layer 5 and a part of the p-type semiconductor layer 5 on the upper surface of the semiconductor stacked body 6 are removed in a groove shape inside the semiconductor stacked body 6. Then, the n-type semiconductor layer 3 is exposed, and the exposed upper surface of the n-type semiconductor layer 3 has an n-electrode connected to the n-type semiconductor layer 3. The planar shape of the light emitting element 1 is, for example, a substantially square having a side of 600 μm.

n電極は、n型半導体層3の上面にオーミックコンタクトしたn側オーミック電極層7aと、n側オーミック電極層7aの一部を被覆した絶縁性の多層構造膜8を介してn側オーミック電極層7aと電気的に接続されるn側内部電極層9aと、n側外部電極層11aとからなる。
p電極は、p型半導体層5の上面にオーミックコンタクトしたp側オーミック電極層7bと、p側オーミック電極層7bの一部を被覆した絶縁性の多層構造膜8を介してp側オーミック電極層7bと電気的に接続されるp側内部電極層9bと、p側外部電極層11bからなる。
The n-electrode is an n-side ohmic electrode layer through an n-side ohmic electrode layer 7a that makes ohmic contact with the upper surface of the n-type semiconductor layer 3 and an insulating multilayer structure film 8 that covers a part of the n-side ohmic electrode layer 7a. 7a and an n-side internal electrode layer 9a electrically connected to the n-side external electrode layer 11a.
The p-electrode is a p-side ohmic electrode layer via a p-side ohmic electrode layer 7b which is in ohmic contact with the upper surface of the p-type semiconductor layer 5 and an insulating multilayer structure film 8 which covers a part of the p-side ohmic electrode layer 7b. 7b, and a p-side internal electrode layer 9b electrically connected to 7b and a p-side external electrode layer 11b.

絶縁性の多層構造膜8には貫通孔が複数形成されており、その貫通孔を通じて、n側オーミック電極層7aとn側内部電極層9aとが電気的に接続されており、p側オーミック電極層7bとp側内部電極層9bとが電気的に接続されている。また、多層構造膜8は、半導体積層体6の側面の一部を被覆し、一部を露出した保護膜として機能する。   A plurality of through holes are formed in the insulating multilayer structure film 8, and the n-side ohmic electrode layer 7a and the n-side internal electrode layer 9a are electrically connected through the through holes, and the p-side ohmic electrode is formed. The layer 7b and the p-side internal electrode layer 9b are electrically connected. Further, the multilayer structure film 8 functions as a protective film that covers a part of the side surface of the semiconductor laminated body 6 and exposes a part thereof.

n側内部電極層9a及びp側内部電極層9bの上には、それぞれn側内部電極層9a及びn側内部電極層9bの上に開口12aを有する第2絶縁層12(SiO2、厚み:約1μm)が形成されている。この第2絶縁層12の上には、n側内部電極層9a上に配置する開口12aを介して、n側内部電極層9aに接続されたn側外部電極層11aが形成されている。p側内部電極層9b上に配置する開口12aを介して、p側内部電極層9bに接続されたp側外部電極層11bが形成されている。 On top of the n-side internal electrode layer 9a and the p-side internal electrode layer 9b, the second insulating layer 12 having an opening 12a on the n-side internal electrode layer 9a and the n-side internal electrode layer 9b, respectively (SiO 2, thickness: About 1 μm) is formed. An n-side external electrode layer 11a connected to the n-side internal electrode layer 9a is formed on the second insulating layer 12 through an opening 12a arranged on the n-side internal electrode layer 9a. A p-side external electrode layer 11b connected to the p-side internal electrode layer 9b is formed via an opening 12a arranged on the p-side internal electrode layer 9b.

n側外部電極層11aは、n側内部電極層9a上から、p型半導体層5の上に配置するp側内部電極層9bの上にわたって配置している。p側外部電極層11bは、p側内部電極層9b上から、n型半導体層3の上に配置するn側内部電極層9aの上にわたって配置している。
n電極及びp電極の上面、つまり、n側外部電極層11a及びp側外部電極層11bの上面は、p型半導体層5の表面に対して同等の高さに配置されている。
The n-side external electrode layer 11a is arranged from above the n-side internal electrode layer 9a to above the p-side internal electrode layer 9b arranged above the p-type semiconductor layer 5. The p-side external electrode layer 11b is arranged from above the p-side internal electrode layer 9b to above the n-side internal electrode layer 9a arranged above the n-type semiconductor layer 3.
The upper surfaces of the n-electrode and the p-electrode, that is, the upper surfaces of the n-side external electrode layer 11a and the p-side external electrode layer 11b are arranged at the same height as the surface of the p-type semiconductor layer 5.

図1A、1B及び1Dに示すように、基体13は、基材14の表面に形成された第1配線パターン15及び第2配線パターン16を有する。第1配線パターン15及び第2配線パターン16には、一対の外部配線19が接続され、電力が供給される。一対の外部配線19は、基体13上に設けられた公知のコネクタ等に接続されていてもよい。また、図1E及び1Fに図1Dの点線枠の拡大図を示す。   As shown in FIGS. 1A, 1B, and 1D, the base 13 has a first wiring pattern 15 and a second wiring pattern 16 formed on the surface of the base material 14. A pair of external wirings 19 are connected to the first wiring pattern 15 and the second wiring pattern 16, and electric power is supplied. The pair of external wirings 19 may be connected to a known connector or the like provided on the base 13. 1E and 1F show enlarged views of the dotted frame in FIG. 1D.

第1配線パターン15は、第2配線パターン16側に凸状に延伸する第1接続部15aを有し、第2配線パターン16は、第1接続部15a側に凸状に延伸し、第1接続部15aよりも面積の大きい第2接続部16aを有する。第1接続部15a及び第2接続部16aは、いずれも、平面視が四角形である。   The first wiring pattern 15 has a first connecting portion 15a that extends in a convex shape toward the second wiring pattern 16 side, and the second wiring pattern 16 extends in a convex shape toward the first connecting portion 15a side, It has the 2nd connection part 16a whose area is larger than the connection part 15a. Each of the first connecting portion 15a and the second connecting portion 16a has a quadrangular shape in plan view.

第1接続部15aの第1配線パターン15からの延伸する部位の近傍には、第1接続部15aの対向する二辺に沿って、凹パターン15bが形成されている。凹パターン15bとは第1配線パターン15が凹状に形成される部分である。第2接続部16aの第2配線パターン16からの延伸する部位の近傍には、第2接続部16aの対向する二辺に沿って、凹パターン16bが形成されている。凹パターン16bとは第2配線パターン16が凹状に形成される部分である。
第1接続部15aと第2接続部16aとの面積の差は、第2接続部16aの凸状に延伸する延伸長さが第1接続部15aよりも長いことにより設定されている。言い換えると、凹パターン15bの長さ(図1Bの矢印L方向の長さ)が、凹パターン16bの長さ(図1Bの矢印L方向の長さ)よりも長いことにより設定されている。
A concave pattern 15b is formed in the vicinity of a portion of the first connection portion 15a extending from the first wiring pattern 15 along two opposing sides of the first connection portion 15a. The concave pattern 15b is a portion where the first wiring pattern 15 is formed in a concave shape. In the vicinity of the portion of the second connection portion 16a extending from the second wiring pattern 16, a concave pattern 16b is formed along the two opposite sides of the second connection portion 16a. The concave pattern 16b is a portion where the second wiring pattern 16 is formed in a concave shape.
The area difference between the first connecting portion 15a and the second connecting portion 16a is set because the extension length of the second connecting portion 16a extending in a convex shape is longer than that of the first connecting portion 15a. In other words, the length of the concave pattern 15b (the length in the arrow L direction in FIG. 1B) is set to be longer than the length of the concave pattern 16b (the length in the arrow L direction in FIG. 1B).

図1Dに示すように、発光素子1の第1電極は、第1接続部15aと対面して第1接合部材17によって接続されており、第2電極は、第2接続部16aと対面して、第1接合部材17より最大厚みが厚い第2接合部材18によって接続されている。言い換えると、発光素子1は第2接続部側よりも第1接続部側に近づくように傾斜している。更に、言い換えると、第1接合部材17と第1配線パターン15との接合面積が、第2接合部材18と第2配線パターン16との接合面積よりも大きい。このような構成により、露出したn型半導体層3の側面と第2接合部材18との最短距離sを、露出したn型半導体層3の側面と第1接合部材17との最短距離qよりも長く配置することができる(図1E、1F)。第1接合部材17及び第2接合部材18は、SnCu半田からなり、同量で配置されている。また、第1接合部材17の最大厚みは、40μmであり、第2接合部材18の最大厚みは60μmである。   As shown in FIG. 1D, the first electrode of the light emitting element 1 faces the first connecting portion 15a and is connected by the first joining member 17, and the second electrode faces the second connecting portion 16a. Are connected by a second joining member 18 having a maximum thickness larger than that of the first joining member 17. In other words, the light emitting element 1 is inclined so as to be closer to the first connecting portion side than the second connecting portion side. Further, in other words, the joint area between the first joint member 17 and the first wiring pattern 15 is larger than the joint area between the second joint member 18 and the second wiring pattern 16. With such a configuration, the shortest distance s between the exposed side surface of the n-type semiconductor layer 3 and the second bonding member 18 is smaller than the shortest distance q between the exposed side surface of the n-type semiconductor layer 3 and the first bonding member 17. It can be placed long (FIGS. 1E, 1F). The first joining member 17 and the second joining member 18 are made of SnCu solder and are arranged in the same amount. The maximum thickness of the first joining member 17 is 40 μm, and the maximum thickness of the second joining member 18 is 60 μm.

第1接合部材17及び第2接合部材18のこのような配置により、発光素子1は、n電極及びp電極を備える面の反対面、つまり、基板2の上面が、基体13表面に対して9.3°傾斜して配置されている。言い換えると、発光素子1は、n電極及びp電極を備える面の反対面のn電極側が、p電極側よりも基体13表面に近い。   With such an arrangement of the first bonding member 17 and the second bonding member 18, the light emitting element 1 has a surface opposite to the surface provided with the n-electrode and the p-electrode, that is, the upper surface of the substrate 2 with respect to the surface of the base 13. It is arranged at an angle of 3°. In other words, in the light-emitting element 1, the n-electrode side opposite to the surface including the n-electrode and the p-electrode is closer to the surface of the base body 13 than the p-electrode side.

このような半導体装置10は、以下の製造方法によって形成することができる。
まず、上述した基体13及び発光素子1をそれぞれ準備する。
次いで、発光素子1を、発光素子1のn電極が第1接合部材17を介して第1配線パターン15に対面するように、かつp電極が第2接合部材18を介して第2配線パターン16に対面するように、基体13上に配置する。
Such a semiconductor device 10 can be formed by the following manufacturing method.
First, the base 13 and the light emitting element 1 described above are prepared.
Next, in the light emitting element 1, the n electrode of the light emitting element 1 faces the first wiring pattern 15 via the first bonding member 17, and the p electrode of the light emitting element 1 faces the second wiring pattern 16 via the second bonding member 18. Is arranged on the base 13 so as to face the substrate.

その後、第1接合部材17及び第2接合部材18をリフローにより溶融する。そのために、240℃に加熱したリフロー炉に基体13上に配置した発光素子1を挿入し、30秒間維持する。その後、リフロー炉から基体13を取り出すことにより、第1接合部材17を、第2接合部材18よりも、最大厚みが厚くなるように、また、第2配線パターン16表面への広がり面積(つまり、接合面積)が、第1配線パターン15よりも大きくなるように、これら第1接合部材17及び第2接合部材18を固化させることができる。   Then, the first joining member 17 and the second joining member 18 are melted by reflow. Therefore, the light emitting element 1 arranged on the substrate 13 is inserted into a reflow furnace heated to 240° C. and maintained for 30 seconds. After that, the base 13 is taken out from the reflow furnace so that the first bonding member 17 has a maximum thickness larger than that of the second bonding member 18, and the spreading area to the surface of the second wiring pattern 16 (that is, The first joining member 17 and the second joining member 18 can be solidified so that the joining area) becomes larger than that of the first wiring pattern 15.

〔第2実施形態〕
この第2実施形態の半導体装置20は、図2に示すように、第1配線パターン25及び第2配線パターン26において、四角形状に突出させるのみのシンプルな形状で、第1接続部25a及び第2接続部26aを形成した以外、実施形態1の半導体装置10と同様の構成を有する。
この半導体装置20においても、半導体装置10と同様の効果を有する。
[Second Embodiment]
As shown in FIG. 2, the semiconductor device 20 of the second embodiment has a simple shape in which the first wiring pattern 25 and the second wiring pattern 26 only project in a rectangular shape, and the first connection portion 25a and the first connection portion 25a The semiconductor device 10 has the same configuration as the semiconductor device 10 of the first embodiment except that the two-connection portion 26a is formed.
This semiconductor device 20 also has the same effect as the semiconductor device 10.

本発明の実施形態に係る半導体装置の製造方法は、小型で軽量であって、且つ、光取り出し効率の高い半導体装置や、コントラストに優れた半導体装置を容易に得ることができる。これらの半導体装置は、各種表示装置、照明器具、ディスプレイ、液晶ディスプレイのバックライト光源、デジタルビデオカメラ、ファクシミリ、コピー機、スキャナ等における画像読取装置、プロジェクタ装置等の種々の装置に広範に利用することができる。   The method for manufacturing a semiconductor device according to the embodiment of the present invention makes it possible to easily obtain a semiconductor device which is small and lightweight and has a high light extraction efficiency and a semiconductor device having excellent contrast. These semiconductor devices are widely used in various devices such as various display devices, lighting fixtures, displays, backlight light sources for liquid crystal displays, digital video cameras, facsimiles, copiers, image reading devices such as scanners, and projector devices. be able to.

1 発光素子(半導体素子)
2 基板
3 n型半導体層(第1半導体層)
4 発光層
5 p型半導体層(第2半導体層)
6 半導体積層体
7a n側オーミック電極層
7b p側オーミック電極層
8 多層構造膜
9a n側内部電極層
9b p側内部電極層
9 内部電極層
10 半導体装置
11a n側外部電極層
11b p側外部電極層
12 第2絶縁層(保護膜)
13 基体
14 基材
15 第1配線パターン
15a 第1接続部
15b 凹パターン
16 第2配線パターン
16a 第2接続部
16b 凹パターン
17 第1接合部材
18 第2接合部材
19 外部配線
1 Light emitting element (semiconductor element)
2 substrate 3 n-type semiconductor layer (first semiconductor layer)
4 light emitting layer 5 p-type semiconductor layer (second semiconductor layer)
6 semiconductor laminated body 7a n side ohmic electrode layer 7b p side ohmic electrode layer 8 multilayer structure film 9a n side internal electrode layer 9b p side internal electrode layer 9 internal electrode layer 10 semiconductor device 11a n side external electrode layer 11b p side external electrode Layer 12 Second insulating layer (protective film)
Reference Signs List 13 Base 14 Base 15 First Wiring Pattern 15a First Connection 15b Recessed Pattern 16 Second Wiring Pattern 16a Second Connection 16b Recessed Pattern 17 First Joining Member 18 Second Joining Member 19 External Wiring

Claims (17)

第1半導体層上に第2半導体層が積層された半導体積層体、前記第1半導体層に電気的に接続された第1電極、前記第2半導体層に電気的に接続され、前記第1電極と同一面側に配置された第2電極及び前記第2半導体層の側面を被覆しかつ前記第1半導体層の側面の少なくとも一部を露出した保護膜を備える半導体素子と、
第1配線パターン及び第2配線パターンを備える基体と、
第1接合部材及び第2接合部材とを有し、
前記第1配線パターンは、前記第2配線パターン側に凸状に延伸した第1接続部を有し、
前記第2配線パターンは、前記第1接続部側に凸状に延伸し、該第1接続部よりも面積の大きい第2接続部を有し、
前記第1電極は、前記第1接続部と対面して、前記第1接合部材によって前記第1接続部に接続されており、
前記第2電極は、前記第2接続部と対面して、前記第1接合部材より最大厚みが厚い前記第2接合部材によって、前記第2接続部と接続されていることを特徴とする半導体装置。
A semiconductor stack in which a second semiconductor layer is stacked on a first semiconductor layer, a first electrode electrically connected to the first semiconductor layer, and a first electrode electrically connected to the second semiconductor layer. A second electrode disposed on the same surface as the first electrode, and a semiconductor element including a protective film that covers a side surface of the second semiconductor layer and exposes at least a part of a side surface of the first semiconductor layer;
A base having a first wiring pattern and a second wiring pattern;
A first joint member and a second joint member,
The first wiring pattern has a first connection portion that extends in a convex shape toward the second wiring pattern,
The second wiring pattern has a second connection part that extends in a convex shape toward the first connection part and has a larger area than the first connection part,
The first electrode faces the first connecting portion and is connected to the first connecting portion by the first joining member,
The semiconductor device, wherein the second electrode faces the second connecting portion and is connected to the second connecting portion by the second joining member having a maximum thickness larger than that of the first joining member. ..
第1半導体層上に第2半導体層が積層された半導体積層体、前記第1半導体層に電気的に接続された第1電極、前記第2半導体層に電気的に接続され、前記第1電極と同一面側に配置された第2電極及び前記第2半導体層の側面を被覆しかつ前記第1半導体層の側面の少なくとも一部を露出した保護膜を備える半導体素子と、
第1配線パターン及び第2配線パターンを備える基体と、
第1接合部材及び第2接合部材とを有し、
前記第1配線パターンは、前記第2配線パターン側に凸状に延伸した第1接続部を有し、
前記第2配線パターンは、前記第1接続部側に凸状に延伸し、該第1接続部よりも面積の大きい第2接続部を有し、
前記第1電極は、前記第1接続部と対面して、前期第1接合部材によって前記第1接続部に接続されており、
前記第2電極は、前記第2接続部と対面して、前記第1接合部材より最大厚みが厚い前記第2接合部材によって、前記第2接続部と接続されており、
前記保護膜より露出した前記第1半導体層の側面と前記第2接合部材との最短距離が、前記保護膜より露出した第1半導体層の側面と前記第1接合部材との最短距離よりも長いことを特徴とする半導体装置。
A semiconductor stack in which a second semiconductor layer is stacked on a first semiconductor layer, a first electrode electrically connected to the first semiconductor layer, and a first electrode electrically connected to the second semiconductor layer. A second electrode disposed on the same surface as the first electrode, and a semiconductor element including a protective film that covers a side surface of the second semiconductor layer and exposes at least a part of a side surface of the first semiconductor layer;
A base having a first wiring pattern and a second wiring pattern;
A first joint member and a second joint member,
The first wiring pattern has a first connection portion that extends in a convex shape toward the second wiring pattern,
The second wiring pattern has a second connection part that extends in a convex shape toward the first connection part and has a larger area than the first connection part,
The first electrode faces the first connection portion and is connected to the first connection portion by the first joining member.
The second electrode faces the second connecting portion and is connected to the second connecting portion by the second joining member having a maximum thickness larger than that of the first joining member,
The shortest distance between the side surface of the first semiconductor layer exposed from the protective film and the second bonding member is longer than the shortest distance between the side surface of the first semiconductor layer exposed from the protective film and the first bonding member. A semiconductor device characterized by the above.
前記第1接合部材と前記第1配線パターンとの接合面積が、前記第2接合部材と前記第2配線パターンとの接合面積よりも大きい請求項1又は2に記載の半導体装置。   The semiconductor device according to claim 1, wherein a bonding area between the first bonding member and the first wiring pattern is larger than a bonding area between the second bonding member and the second wiring pattern. 前記第1接合部材及び第2接合部材は同量で配置されている請求項1〜3のいずれか1つに記載の半導体装置。   The semiconductor device according to claim 1, wherein the first bonding member and the second bonding member are arranged in the same amount. 前記半導体素子は、前記第1電極を備える面の反対面が、前記第2電極を備える面の反対面よりも前記基体表面に近い請求項1〜4のいずれか1つに記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor element has a surface opposite to a surface including the first electrode closer to the surface of the base than an opposite surface to a surface including the second electrode. 前記第1電極及び第2電極は、前記第2半導体層の表面に対して同等の高さに配置されている請求項1〜5のいずれか1つに記載の半導体装置。   The semiconductor device according to claim 1, wherein the first electrode and the second electrode are arranged at the same height with respect to the surface of the second semiconductor layer. 前記第1接合部材と前記第1電極との接合面積が、前記第2接合部材と前記第2電極との接合面積と同等の大きさである請求項1〜6のいずれか1つに記載の半導体装置。   The joint area of the said 1st joint member and the said 1st electrode is a magnitude|size equivalent to the joint area of the said 2nd joint member and the said 2nd electrode, The any one of Claims 1-6. Semiconductor device. 前記接合部材は半田である請求項1〜7のいずれか1つに記載の半導体装置。   The semiconductor device according to claim 1, wherein the joining member is solder. (a)第1配線パターンと第2配線パターンとを備え、前記第1配線パターンが、前記第2配線パターン側に凸状に延伸する第1接続部を有し、かつ前記第2配線パターンが、前記第1接続部側に延伸し、該第1接続部の縁よりも長い縁を有する凸状の第2接続部を有し、前記第2接続部が、前記第1接続部よりも面積の大きい基体を準備し、
(b)第1電極及び第2電極を同一面側に備える半導体素子を準備し、
(c)前記半導体素子を、前記第1電極が第1接合部材を介して第1配線パターンに対面し、かつ第2電極が第2接合部材を介して第2配線パターンに対面するように、前記基体上に配置し、
(d)前記第1接合部材及び第2接合部材を溶融し前記第1接続部及び前記第2接続部の縁による表面張力により、前記第1接合部材と前記第1配線パターンとの接合面積が、前記第2接合部材と前記第2配線パターンとの接合面積よりも大きくなるように接続し、前記半導体素子を、前記第2接続部側よりも前記第1接続部側がより前記基体に近づくように傾斜させることを含む半導体装置の製造方法。
(A) A first wiring pattern and a second wiring pattern are provided, the first wiring pattern has a first connecting portion that extends in a convex shape toward the second wiring pattern, and the second wiring pattern is , A convex second connecting portion extending toward the first connecting portion and having an edge longer than the edge of the first connecting portion, and the second connecting portion has an area larger than that of the first connecting portion. Prepare a large substrate,
(B) preparing a semiconductor element having a first electrode and a second electrode on the same surface side,
(C) In the semiconductor element, the first electrode faces the first wiring pattern via the first joining member, and the second electrode faces the second wiring pattern via the second joining member, Placed on the substrate,
(D) The first joining member and the second wiring member are melted, and the surface tension of the edges of the first connecting portion and the second connecting portion causes the joining area between the first joining member and the first wiring pattern. Connecting the second bonding member and the second wiring pattern so as to be larger than the bonding area, so that the semiconductor element is closer to the base on the side of the first connecting portion than on the side of the second connecting portion. the method of manufacturing a semiconductor device including a Rukoto is inclined.
(a)第1配線パターンと第2配線パターンとを備え、前記第1配線パターンが、前記第2配線パターン側に凸状に延伸する第1接続部を有し、かつ前記第2配線パターンが、前記第1接続部側に延伸し、該第1接続部の縁よりも長い縁を有する凸状の第2接続部を有し、前記第2接続部の前記凸状に延伸する長さが、前記第1接続部の前記凸状に延伸する長さよりも長い基体を準備し、
(b)第1電極及び第2電極を同一面側に備える半導体素子を準備し、
(c)前記半導体素子を、前記第1電極が第1接合部材を介して第1配線パターンに対面し、かつ第2電極が第2接合部材を介して第2配線パターンに対面するように、前記基体上に配置し、
(d)前記第1接合部材及び第2接合部材を溶融し前記第1接続部及び前記第2接続部の縁による表面張力により、前記第1接合部材と前記第1配線パターンとの接合面積が、前記第2接合部材と前記第2配線パターンとの接合面積よりも大きくなるように接続し、前記半導体素子を、前記第2接続部側よりも前記第1接続部側がより前記基体に近づくように傾斜させることを含む半導体装置の製造方法。
(A) A first wiring pattern and a second wiring pattern are provided, the first wiring pattern has a first connecting portion that extends in a convex shape toward the second wiring pattern, and the second wiring pattern is , A convex second connecting portion extending toward the first connecting portion and having an edge longer than an edge of the first connecting portion, and a length of the second connecting portion extending in the convex shape is , Preparing a substrate longer than the length of the first connecting portion extending in the convex shape,
(B) preparing a semiconductor element having a first electrode and a second electrode on the same surface side,
(C) In the semiconductor element, the first electrode faces the first wiring pattern via the first joining member, and the second electrode faces the second wiring pattern via the second joining member, Placed on the substrate,
(D) The first joining member and the second wiring member are melted, and the surface tension of the edges of the first connecting portion and the second connecting portion causes the joining area between the first joining member and the first wiring pattern. Connecting the second bonding member and the second wiring pattern so as to be larger than the bonding area, so that the semiconductor element is closer to the base on the side of the first connecting portion than on the side of the second connecting portion. the method of manufacturing a semiconductor device including a Rukoto is inclined.
工程(b)において、第1半導体層及び第2半導体層が積層される半導体積層体、前記第1半導体層に接続される第1電極、前記第2半導体層に接続される第2電極及び前記第2半導体層の側面を被覆しかつ前記第1半導体層の側面の少なくとも一部を露出した保護膜を備える半導体素子を準備する請求項9又は10に記載の半導体装置の製造方法。   In the step (b), a semiconductor stacked body in which a first semiconductor layer and a second semiconductor layer are stacked, a first electrode connected to the first semiconductor layer, a second electrode connected to the second semiconductor layer, and the 11. The method of manufacturing a semiconductor device according to claim 9, wherein a semiconductor element is prepared which includes a protective film which covers the side surface of the second semiconductor layer and exposes at least a part of the side surface of the first semiconductor layer. 工程(c)において、前記第1接合部材及び第2接合部材が同量である請求項9〜11のいずれか1つに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 9, wherein, in the step (c), the first bonding member and the second bonding member have the same amount. 工程(d)において、前記第1接合部材及び第2接合部材をリフローによって溶融させる請求項9〜12のいずれか1つに記載の半導体装置の製造方法。   13. The method of manufacturing a semiconductor device according to claim 9, wherein in the step (d), the first joining member and the second joining member are melted by reflow. 工程(a)において、前記第2接続部の凸状に延伸する長さが、前記第1接続部の凸状に延伸する長さよりも長い基体を準備する請求項9〜13のいずれか1つに記載の半導体装置の製造方法。   14. In the step (a), a substrate having a convexly extending length of the second connecting portion longer than a convexly extending length of the first connecting portion is prepared. A method of manufacturing a semiconductor device according to item 1. 工程(a)において、前記第2接続部の幅が、前記第1接続部の幅と同等又はそれよりも狭い基体を準備する請求項9〜14のいずれか1つに記載の半導体装置の製造方法。   The manufacturing of the semiconductor device according to claim 9, wherein in the step (a), a base is prepared in which the width of the second connecting portion is equal to or narrower than the width of the first connecting portion. Method. 工程(d)において、前記第2接合部材の最大厚みを前記第1接合部材の最大厚みよりも厚くする請求項9〜15のいずれか1つに記載の半導体装置の製造方法。 In the step (d), the method of manufacturing a semiconductor device according to any one of claims 9 to 15 to be thicker than the maximum thickness of the first joining member the maximum thickness of the second joint member. 工程(d)において、前記保護膜より露出した前記第1半導体層の側面と前記第2接合部材との最短距離が、前記保護膜より露出した前記第1半導体層の側面と前記第1接合部材との最短距離よりも長くする請求項11及び請求項11を引用する請求項12〜16のいずれか1つに記載の半導体装置の製造方法。
In step (d), the shortest distance between the side surface of the first semiconductor layer exposed from the protective film and the second bonding member is the side surface of the first semiconductor layer exposed from the protective film and the first bonding member. The method for manufacturing a semiconductor device according to claim 11 , wherein the semiconductor device is made longer than the shortest distance from the semiconductor device.
JP2015109521A 2015-05-29 2015-05-29 Semiconductor device and manufacturing method thereof Active JP6701628B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015109521A JP6701628B2 (en) 2015-05-29 2015-05-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015109521A JP6701628B2 (en) 2015-05-29 2015-05-29 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2016225435A JP2016225435A (en) 2016-12-28
JP6701628B2 true JP6701628B2 (en) 2020-05-27

Family

ID=57745980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015109521A Active JP6701628B2 (en) 2015-05-29 2015-05-29 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6701628B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202310442A (en) 2017-12-26 2023-03-01 晶元光電股份有限公司 Light-emitting device, manufacturing method thereof and display module using the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3567790B2 (en) * 1999-03-31 2004-09-22 豊田合成株式会社 Group III nitride compound semiconductor light emitting device
JP2007329369A (en) * 2006-06-09 2007-12-20 C I Kasei Co Ltd Light-emitting device, and method of manufacturing light emitting device
JP4686643B2 (en) * 2009-07-03 2011-05-25 シャープ株式会社 Semiconductor light emitting element mounting substrate, backlight chassis, display device, and television receiver
KR101669641B1 (en) * 2012-06-28 2016-10-26 서울바이오시스 주식회사 Light Emitting Diode for Surface Mount Technology, Method of manufacturing the same and Method of manufacturing of Light Emitting Diode Module
JP6580299B2 (en) * 2013-02-12 2019-09-25 日亜化学工業株式会社 Light emitting device

Also Published As

Publication number Publication date
JP2016225435A (en) 2016-12-28

Similar Documents

Publication Publication Date Title
JP6757313B2 (en) Light emitting element
JP5143140B2 (en) Semiconductor light emitting device
CN108365065B (en) Light emitting element
JP5582054B2 (en) Semiconductor light emitting device
US8450764B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
JP5702711B2 (en) Method for producing group III-nitride LED with increased luminous capacity
JP5354828B2 (en) III-nitride light-emitting device with enhanced light generation capability
JP4617051B2 (en) AlGaInN flip chip light emitting device with high reflectivity ohmic contact
JP5633057B2 (en) Semiconductor light emitting device and semiconductor light emitting device
US9076946B2 (en) Light-emitting element
EP2565944A2 (en) Semiconductor light emitting device
US9799808B2 (en) Light emitting element and light emitting element package
JP2006121084A (en) Luminous unit that uses multilayer compound metallic coating layer as flip chip electrode
US20140231853A1 (en) Group-iii nitride semiconductor light-emitting element and manufacturing method therefor
JP2018510508A (en) Optoelectronic semiconductor chip, optoelectronic semiconductor component, and production method of optoelectronic semiconductor chip
KR102608888B1 (en) Anodic oxidation for electric contacting and opto electronic display and manufacturing method of opto electronic
US10332865B2 (en) Method of fabricating light emitting diode module
JP2007027540A (en) Semiconductor light-emitting device and illuminator using same
JP6520663B2 (en) Element mounting substrate and light emitting device
TW201511353A (en) Light emitting device and method of manufacturing the same
JP6519407B2 (en) Light emitting device and method of manufacturing light emitting device
US10700487B2 (en) Light source device
JP2012015437A (en) Semiconductor light-emitting device
JP6701628B2 (en) Semiconductor device and manufacturing method thereof
JP2012069545A (en) Method for mounting light-emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200420

R150 Certificate of patent or registration of utility model

Ref document number: 6701628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250