JP6698413B2 - Grounded emitter feedback amplifier circuit and transimpedance amplifier circuit - Google Patents

Grounded emitter feedback amplifier circuit and transimpedance amplifier circuit Download PDF

Info

Publication number
JP6698413B2
JP6698413B2 JP2016083739A JP2016083739A JP6698413B2 JP 6698413 B2 JP6698413 B2 JP 6698413B2 JP 2016083739 A JP2016083739 A JP 2016083739A JP 2016083739 A JP2016083739 A JP 2016083739A JP 6698413 B2 JP6698413 B2 JP 6698413B2
Authority
JP
Japan
Prior art keywords
transistor
emitter
amplifier circuit
grounded
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016083739A
Other languages
Japanese (ja)
Other versions
JP2017195464A (en
Inventor
博則 牛坂
博則 牛坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2016083739A priority Critical patent/JP6698413B2/en
Publication of JP2017195464A publication Critical patent/JP2017195464A/en
Application granted granted Critical
Publication of JP6698413B2 publication Critical patent/JP6698413B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)

Description

本発明は、エミッタフォロアを用いたエミッタ接地帰還増幅回路、およびトランスインピーダンス増幅回路に関し、例えば光通信システムにおける受信装置に搭載されるトランスインピーダンス増幅回路に用いられるエミッタ接地帰還増幅回路に関する。   The present invention relates to a grounded-emitter feedback amplifier circuit using an emitter follower and a transimpedance amplifier circuit, for example, a grounded-emitter feedback amplifier circuit used in a transimpedance amplifier circuit mounted in a receiver in an optical communication system.

一般に、光通信システムの受信装置には、受信した光信号を光−電流変換した電流信号を電圧信号へ変換するとともに、その電圧信号を後段の回路(例えば、アナログ・デジタル変換器およびデジタルシグナルプロセッサ等)が動作可能な電圧振幅まで線形増幅するトランスインピーダンス増幅回路(TIA:Transimpedance Amplifier))が設けられている。   Generally, in a receiver of an optical communication system, a received optical signal is subjected to light-current conversion to convert a current signal into a voltage signal, and the voltage signal is converted into a circuit in a subsequent stage (for example, an analog/digital converter and a digital signal processor). Etc.) is provided, and a transimpedance amplifier circuit (TIA: Transimpedance Amplifier) that linearly amplifies the voltage amplitude is provided.

トランスインピーダンス増幅回路として適用可能な増幅回路としては、例えば非特許文献1に開示されたGaAsのFETを用いた増幅回路が知られている。   As an amplifier circuit applicable as a transimpedance amplifier circuit, for example, an amplifier circuit using a GaAs FET disclosed in Non-Patent Document 1 is known.

DERRY P.HORNBUCKLE,RORY L. VAN TUYL, “Monolithic GaAs Direct-Coupled Amplifiers”, IEEE Transactions on Electron Devices, Vol, ED-28, No,. 2, 1981, p.175-p.182.DERRY P.HORNBUCKLE,RORY L. VAN TUYL, “Monolithic GaAs Direct-Coupled Amplifiers”, IEEE Transactions on Electron Devices, Vol, ED-28, No,. 2, 1981, p.175-p.182. Edwin W. Greeneich, “Analog Integrated Circuits”, Springer-Science+Business Media, B.V, p67.Edwin W. Greeneich, “Analog Integrated Circuits”, Springer-Science+Business Media, B.V, p67.

本願発明者は、光通信システムに用いるトランスインピーダンス増幅回路に適用する増幅回路として、InPのDHBT(Double Heterojunction Bipolar Transistor)を用いたエミッタ接地帰還増幅回路を作製することを検討した。その結果、以下に示す課題があることが明らかとなった。   The inventor of the present application studied the production of a grounded-emitter feedback amplifier circuit using an InP DHBT (Double Heterojunction Bipolar Transistor) as an amplifier circuit applied to a transimpedance amplifier circuit used in an optical communication system. As a result, it became clear that there are the following problems.

図17は、本願発明者が先立って検討したエミッタ接地帰還増幅回路の構成を示す図である。
図17に示すエミッタ接地増幅回路500は、非特許文献1の増幅回路をベースとし、FETをDHBTに置き換えて作製した回路である。
FIG. 17 is a diagram showing the configuration of a grounded-emitter feedback amplifier circuit that the present inventor has previously examined.
The grounded-emitter amplifier circuit 500 shown in FIG. 17 is a circuit based on the amplifier circuit of Non-Patent Document 1 and manufactured by replacing the FET with DHBT.

エミッタ接地増幅回路500において、第1のエミッタ接地増幅部50を構成するトランジスタxqa10のコレクタ電極にエミッタフォロワを構成するトランジスタxqa20のベース電極が接続されている。トランジスタxqa20のエミッタ電極と定電流源の代わりに挿入された抵抗R20との間に、ダイオード接続されたトランジスタxqa201が接続されて、第1のエミッタ接地増幅部50を構成するトランジスタxqa10のコレクタ電極からの電位を下げている。また、ダイオード接続されたトランジスタxqa201および抵抗R20が接続されるノードt2010と、第1のエミッタ接地増幅部50を構成するトランジスタxqa10のベース電極との間に帰還抵抗Rfが接続されている。   In the grounded-emitter amplifier circuit 500, the base electrode of the transistor xqa20 forming the emitter follower is connected to the collector electrode of the transistor xqa10 forming the first grounded-emitter amplifier 50. The diode-connected transistor xqa201 is connected between the emitter electrode of the transistor xqa20 and the resistor R20 inserted in place of the constant current source, and is connected from the collector electrode of the transistor xqa10 that constitutes the first grounded-emitter amplification unit 50. The potential of is lowered. A feedback resistor Rf is connected between a node t2010 to which the diode-connected transistor xqa201 and the resistor R20 are connected and the base electrode of the transistor xqa10 that constitutes the first grounded-emitter amplification unit 50.

エミッタ接地増幅回路500では、トランジスタxqa10のコレクタ電位、すなわち第1のエミッタ接地増幅部50の出力ノードt2の電位が約2.1Vと高くなるため、電位を下げるためのレベルシフト回路が必要となる。   In the grounded-emitter amplifier circuit 500, the collector potential of the transistor xqa10, that is, the potential of the output node t2 of the first grounded-emitter amplifier 50 is as high as about 2.1 V, and thus a level shift circuit for lowering the potential is required. ..

上記レベルシフト回路としては、非特許文献2に示す2つのエミッタフォロアを用いた回路を例示することができる。このレベルシフト回路を用いて構成したエミッタ接地増幅回路の別の構成例を図18に示す。   As the level shift circuit, a circuit using two emitter followers shown in Non-Patent Document 2 can be exemplified. FIG. 18 shows another configuration example of the grounded-emitter amplifier circuit configured by using this level shift circuit.

図18に示すエミッタ接地増幅回路600では、一段目のエミッタフォロワ61を構成するトランジスタxqa20のエミッタ電極(ノードt200)に2段目のエミッタフォロア62を構成するトランジスタxqa21のベース電極を接続し、トランジスタxqa21のエミッタ電極と、エミッタ接地増幅部60を構成するトランジスタxqa10のベース電極との間に帰還抵抗Rfを接続している。   In the grounded-emitter amplifier circuit 600 shown in FIG. 18, the base electrode of the transistor xqa21 forming the second-stage emitter follower 62 is connected to the emitter electrode of the transistor xqa20 forming the first-stage emitter follower 61 (node t200). A feedback resistor Rf is connected between the emitter electrode of xqa21 and the base electrode of the transistor xqa10 that constitutes the grounded-emitter amplifier 60.

しかしながら、図18に示したエミッタ接地増幅回路600では、レベルシフト回路としてのエミッタフォロア62の追加により、ノードt200の電位を下げることはできるが、エミッタ接地増幅部60の帰還回路の構成が複雑となり、部品点数が増えるため入力換算雑音が上昇してしまう。   However, in the grounded-emitter amplifier circuit 600 shown in FIG. 18, the potential of the node t200 can be lowered by adding the emitter follower 62 as a level shift circuit, but the configuration of the feedback circuit of the grounded-emitter amplifier 60 becomes complicated. Since the number of parts increases, the input conversion noise increases.

以上のように、上記先行検討例としてのエミッタ接地増幅回路500,600では、回路構成が複雑であり、入力換算雑音が大きくなる傾向を持つという課題がある。   As described above, the grounded-emitter amplifier circuits 500 and 600, which are examples of the preceding studies, have a problem that the circuit configuration is complicated and the input conversion noise tends to increase.

本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、より簡単な回路構成で、入力換算雑音を抑えることが可能となるとともに設計の自由度が高いエミッタ接地増幅回路を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to make it possible to suppress input conversion noise with a simpler circuit configuration and to have a high degree of freedom in designing a grounded-emitter amplifier circuit. To provide.

本発明に係るエミッタ接地帰還増幅回路(100,100A)は、第1トランジスタ(xqa10)を有し、第1トランジスタのベース電極に入力した信号を増幅してコレクタ電極から出力するエミッタ接地増幅部(11)と、第1トランジスタのベース電極と第1トランジスタのコレクタ電極との間に接続された第1帰還抵抗(Rf1)と、一端が電源に接続され、他端が第1トランジスタのコレクタ電極に接続された第1抵抗と、第2トランジスタ(xqa20)を有し、第1トランジスタのコレクタ電極から出力された信号を第2トランジスタのベース電極に入力し、第2トランジスタのエミッタ電極から出力するエミッタフォロア出力部(12)と、第2トランジスタのエミッタ電極と第1トランジスタのベース電極との間に接続された第2帰還抵抗(Rf2)と、を有することを特徴とする。 The grounded-emitter feedback amplifier circuit (100, 100A) according to the present invention has a first transistor (xqa10), and a grounded-emitter amplifier that amplifies a signal input to the base electrode of the first transistor and outputs the amplified signal from the collector electrode ( 11), a first feedback resistor (Rf1) connected between the base electrode of the first transistor and the collector electrode of the first transistor, and one end connected to the power supply and the other end connected to the collector electrode of the first transistor. An emitter having a connected first resistance and a second transistor (xqa20), which inputs a signal output from the collector electrode of the first transistor to the base electrode of the second transistor and outputs from the emitter electrode of the second transistor It has a follower output part (12) and a second feedback resistor (Rf2) connected between the emitter electrode of the second transistor and the base electrode of the first transistor.

上記エミッタ接地帰還増幅回路において、第1トランジスタのベース電極と第1トランジスタのコレクタ電極との間に第1帰還抵抗と直列に接続された第3トランジスタ(xqa201)を更に有し、第3トランジスタのコレクタ電極およびベース電極が、第1トランジスタのコレクタ電極と第2トランジスタのベース電極が接続されるノードに接続されてダイオード接続され、第1帰還抵抗の一端が、第3トランジスタのエミッタ電極に接続され、第1帰還抵抗の他端が、第1トランジスタのベース電極に接続されいるThe grounded-emitter feedback amplifier circuit further includes a third transistor (xqa201) connected in series with the first feedback resistor between the base electrode of the first transistor and the collector electrode of the first transistor. The collector electrode and the base electrode are connected to a node where the collector electrode of the first transistor and the base electrode of the second transistor are connected to form a diode connection, and one end of the first feedback resistor is connected to the emitter electrode of the third transistor. the other end of the first feedback resistor is connected to the base electrode of the first transistor.

上記エミッタ接地帰還増幅回路において、所定の値に固定された第1抵抗の抵抗値および電源の電圧に応じて、第1トランジスタのベース電極に入力される信号の周波数での入力抵抗が略50Ωとなるように、かつ第1トランジスタのコレクタ電極と第2トランジスタのベース電極が接続されるノードの電圧少なくとも1.43Vとなるように、第1帰還抵抗の抵抗値および第2帰還抵抗の抵抗値が設定されている
In the grounded-emitter feedback amplifier circuit, the input resistance at the frequency of the signal input to the base electrode of the first transistor is approximately 50Ω according to the resistance value of the first resistor fixed to a predetermined value and the voltage of the power supply. made way, and as the voltage of the node where the base electrode of the collector electrode and the second transistor are connected to the first transistor is at least 1.43 V, the resistance value of the first feedback resistor and a second feedback resistor resistance Is set .

上記エミッタ接地帰還増幅回路において、第1トランジスタ、第2トランジスタ、および第3トランジスタは、バイポーラトランジスタであってもよい。   In the grounded-emitter feedback amplifier circuit, the first transistor, the second transistor, and the third transistor may be bipolar transistors.

本発明に係る光通信に用いるトランスインピーダンス増幅回路(1,1A)は、上記エミッタ接地帰還増幅回路(100,100A)を有する。   A transimpedance amplifier circuit (1, 1A) used for optical communication according to the present invention has the above-mentioned grounded-emitter feedback amplifier circuit (100, 100A).

なお、上記説明では、一例として、発明の構成要素に対応する図面上の参照符号を括弧を付して記載している。   In the above description, as an example, reference numerals in the drawings corresponding to the constituent elements of the invention are described in parentheses.

本発明によれば、より簡単な回路構成で、入力換算雑音を抑えることが可能となるとともに設計の自由度が高いエミッタ接地増幅回路を実現することが可能となる。   According to the present invention, it is possible to realize a grounded-emitter amplifier circuit with a simpler circuit configuration, which can suppress input-equivalent noise and which has a high degree of freedom in design.

本発明の一実施の形態に係るエミッタ接地帰還増幅回路を含む増幅器の構成を示す図である。It is a figure which shows the structure of the amplifier containing the grounded-emitter feedback amplifier circuit which concerns on one embodiment of this invention. 図1のエミッタ接地増幅部11から第1の帰還経路を含む基本的な要素を取り出した増幅回路30を示す図である。It is a figure which shows the amplifier circuit 30 which took out the basic element containing the 1st feedback path from the emitter common amplification part 11 of FIG. 図2の増幅回路30における、トランジスタxqa10のコレクタ電流Icおよびコレクタ電位Vcの抵抗Rf1に対する依存性を示す図である。FIG. 3 is a diagram showing dependence of collector current Ic and collector potential Vc of transistor xqa10 on resistance Rf1 in amplifier circuit 30 of FIG. 2. 第1の帰還経路の一例としての増幅回路30における、抵抗Rf1をパラメータとする電圧増幅率の入力信号周波数依存性を示す図である。FIG. 9 is a diagram showing the input signal frequency dependence of the voltage amplification factor with the resistance Rf1 as a parameter in the amplifier circuit 30 as an example of the first feedback path. 第1の帰還経路の一例としての増幅回路30における、電圧増幅率Gainおよび入力換算雑音tinoiseの抵抗Rf1に対する依存性を示す図である。FIG. 9 is a diagram showing the dependence of the voltage amplification factor Gain and the input conversion noise tinoise on the resistance Rf1 in the amplifier circuit 30 as an example of the first feedback path. 第1の帰還経路の一例としての増幅回路30における、入力抵抗ziの抵抗Rf1に対する依存性を示す図である。FIG. 6 is a diagram showing the dependence of the input resistance zi on the resistance Rf1 in the amplifier circuit 30 as an example of the first feedback path. 図1のエミッタ接地増幅部11から第2の帰還経路を含む基本的な要素を取り出した増幅回路40を示す図である。It is a figure which shows the amplifier circuit 40 which took out the basic element containing the 2nd feedback path from the grounded-emitter amplifier 11 of FIG. 図7の増幅回路40における、トランジスタxqa10のコレクタ電流Icおよびコレクタ電位Vcの抵抗R2に対する依存性を示す図である。FIG. 9 is a diagram showing the dependence of collector current Ic and collector potential Vc of transistor xqa10 on resistance R2 in amplifier circuit 40 of FIG. 7. 本発明の一実施の形態に係る別のエミッタ接地帰還増幅回路100Aを含む増幅器1Aの構成を示す図である。It is a figure which shows the structure of amplifier 1A containing another emitter grounded feedback amplifier circuit 100A which concerns on one embodiment of this invention. エミッタ接地帰還増幅回路100Aの入力抵抗ziの周波数特性を示す図である。It is a figure which shows the frequency characteristic of the input resistance zi of 100 A of grounded-emitter feedback amplifier circuits. エミッタ接地帰還増幅回路100Aの電圧増幅率を示す図である。It is a figure which shows the voltage amplification factor of 100 A of grounded-emitter feedback amplification circuits. ダイオード接続されたトランジスタxqa201を接続したエミッタ接地帰還増幅回路100の電圧増幅率と、帰還抵抗Rf2のみを接続した増幅回路40の電圧増幅率を示す図である。FIG. 6 is a diagram showing a voltage amplification factor of a grounded-emitter feedback amplification circuit 100 to which a diode-connected transistor xqa 201 is connected and a voltage amplification factor of an amplification circuit 40 to which only a feedback resistor Rf2 is connected. 本発明の一実施の形態に係るエミッタ接地帰還増幅回路100を含む増幅器1のHspiceによるシミュレーション結果を示す図である。It is a figure which shows the simulation result by Hspice of the amplifier 1 containing the grounded-emitter feedback amplifier circuit 100 which concerns on one embodiment of this invention. 本発明の一実施の形態に係るエミッタ接地帰還増幅回路100Aを含む増幅器1AのHspiceによるシミュレーション結果を示す図である。It is a figure which shows the simulation result by Hspice of amplifier 1A containing the emitter grounded feedback amplifier circuit 100A which concerns on one embodiment of this invention. 先行検討例のエミッタ接地帰還増幅回路500を含む増幅器5のHspiceによるシミュレーション結果を示す図である。It is a figure which shows the simulation result by Hspice of the amplifier 5 containing the grounded-emitter feedback amplifier circuit 500 of a prior study example. 先行検討例のエミッタ接地帰還増幅回路600を含む増幅器6のHspiceによるシミュレーション結果を示す図である。FIG. 10 is a diagram showing a simulation result by Hspice of an amplifier 6 including a grounded-emitter feedback amplifier circuit 600 of a prior study example. 本願発明者が先立って検討したエミッタ接地帰還増幅回路の構成を示す図である。It is a figure which shows the structure of the grounded-emitter feedback amplifier circuit which this inventor examined previously. 本願発明者が先立って検討した別のエミッタ接地帰還増幅回路の構成を示す図である。It is a figure which shows the structure of another common-emitter feedback amplifier circuit which this inventor examined previously.

以下、本発明の実施の形態について図を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、本発明の一実施の形態に係るエミッタ接地帰還増幅回路を含む増幅器の構成を示す図である。   FIG. 1 is a diagram showing a configuration of an amplifier including a grounded-emitter feedback amplifier circuit according to an embodiment of the present invention.

同図に示される増幅器1は、例えば、光通信システムや無線通信システム等の受信装置において、受信信号を増幅して後段の回路に出力する増幅器であり、例えばトランスインピーダンス増幅回路(TIA)である。   The amplifier 1 shown in the figure is, for example, an amplifier that amplifies a received signal and outputs it to a subsequent circuit in a receiver such as an optical communication system or a wireless communication system, and is, for example, a transimpedance amplifier circuit (TIA). .

特に制限されないが、増幅器1は、例えば公知のInP DHBT製造プロセスによって半導体基板に形成された半導体集積回路によって実現することができる。なお、増幅器1は、1チップの半導体装置として実現されても良いし、マルチチップ構成の半導体装置として実現されても良く、特に制限されない。   Although not particularly limited, the amplifier 1 can be realized by, for example, a semiconductor integrated circuit formed on a semiconductor substrate by a known InP DHBT manufacturing process. The amplifier 1 may be realized as a one-chip semiconductor device or a multi-chip semiconductor device, and is not particularly limited.

増幅器1は、入力端子Pinに入力された電流信号を増幅し、電圧信号Voutとして出力端子Poutから出力する。図1に示されるように、増幅器1は、エミッタ接地帰還増幅回路100と出力段増幅回路200とから構成されている。なお、図1において参照符号“Iin”は、電流源である。   The amplifier 1 amplifies the current signal input to the input terminal Pin and outputs it as a voltage signal Vout from the output terminal Pout. As shown in FIG. 1, the amplifier 1 is composed of a grounded-emitter feedback amplifier circuit 100 and an output stage amplifier circuit 200. In FIG. 1, reference numeral “Iin” is a current source.

出力段増幅回路200は、トランジスタxqa30および抵抗R32、R34を含むエミッタ接地増幅回路と、トランジスタxqa22、抵抗R22、および容量Coutを含むコレクタ接地増幅回路(エミッタフォロア)とから構成されている。出力段増幅回路200は、エミッタ接地帰還増幅回路100によって増幅された電流信号を所望の増幅率で増幅し、出力端子Poutに接続された負荷抵抗Routに供給する。これにより、電圧信号Voutが生成される。   The output stage amplifier circuit 200 includes a common-emitter amplifier circuit including a transistor xqa30 and resistors R32 and R34, and a common-collector amplifier circuit (emitter follower) including a transistor xqa22, a resistor R22, and a capacitor Cout. The output stage amplifier circuit 200 amplifies the current signal amplified by the grounded-emitter feedback amplifier circuit 100 with a desired amplification factor and supplies it to the load resistor Rout connected to the output terminal Pout. As a result, the voltage signal Vout is generated.

エミッタ接地帰還増幅回路100は、エミッタ接地増幅部11と、エミッタフォロア出力部12と、トランジスタxqa201と、帰還抵抗Rf1,Rf2とを含む。   The grounded-emitter feedback amplification circuit 100 includes a grounded-emitter amplification unit 11, an emitter follower output unit 12, a transistor xqa201, and feedback resistors Rf1 and Rf2.

エミッタ接地増幅部11は、トランジスタxqa10および抵抗R2を含む。トランジスタxqa10のエミッタ電極は、例えば固定電圧が供給されるグラウンドラインGNDに接続され、トランジスタxqa10のベース電極は、入力端子Pinに接続されている。抵抗R2は、一端を電源電圧V3が供給される電源ラインtv3に接続され、他端がトランジスタxqa10のコレクタ電極に接続されている。   The grounded-emitter amplification unit 11 includes a transistor xqa10 and a resistor R2. The emitter electrode of the transistor xqa10 is connected to, for example, the ground line GND to which a fixed voltage is supplied, and the base electrode of the transistor xqa10 is connected to the input terminal Pin. The resistor R2 has one end connected to the power supply line tv3 to which the power supply voltage V3 is supplied, and the other end connected to the collector electrode of the transistor xqa10.

エミッタ接地増幅部11の入出力間には、抵抗Rf1およびトランジスタxqa201から成る帰還経路が形成されている。具体的には、トランジスタxqa10のコレクタ電極とベース電極との間に、抵抗Rf1とダイオード接続されたトランジスタxqa201とが直列に接続されている。より具体的には、トランジスタxqa201のコレクタ電極およびベース電極が、抵抗R2およびトランジスタxqa10のコレクタ電極が接続されるノードt2に接続され、抵抗Rf1が、入力端子Pinおよびトランジスタxqa10のベース電極が接続されるノードt1とトランジスタxqa201のエミッタ電極との間に接続されている。   A feedback path including a resistor Rf1 and a transistor xqa201 is formed between the input and output of the grounded-emitter amplifier 11. Specifically, the resistor Rf1 and the diode-connected transistor xqa201 are connected in series between the collector electrode and the base electrode of the transistor xqa10. More specifically, the collector electrode and the base electrode of the transistor xqa201 are connected to the node t2 to which the resistor R2 and the collector electrode of the transistor xqa10 are connected, and the resistor Rf1 is connected to the input terminal Pin and the base electrode of the transistor xqa10. Connected between the node t1 and the emitter electrode of the transistor xqa201.

エミッタフォロア出力部12は、コレクタ接地のトランジスタxqa20と抵抗R20を含む。トランジスタxqa20のコレクタ電極は電源ラインtv3に接続され、トランジスタxqa20のベース電極は、ノードt2に接続されている。抵抗R20は、一端がグラウンドラインGNDに接続され、他端がトランジスタxqa20のエミッタ電極に接続されている。   The emitter follower output unit 12 includes a transistor xqa20 having a collector grounded and a resistor R20. The collector electrode of the transistor xqa20 is connected to the power supply line tv3, and the base electrode of the transistor xqa20 is connected to the node t2. The resistor R20 has one end connected to the ground line GND and the other end connected to the emitter electrode of the transistor xqa20.

エミッタフォロア出力部12の出力とエミッタ接地増幅部11の入力との間には、抵抗Rf2から成る帰還経路が形成されている。具体的には、トランジスタxqa20のエミッタ電極および抵抗R20が接続されるノード200と入力端子Pin(ノードt1)との間に、抵抗Rf2が接続されている。   Between the output of the emitter follower output section 12 and the input of the grounded-emitter amplification section 11, a feedback path formed of a resistor Rf2 is formed. Specifically, the resistor Rf2 is connected between the node 200 to which the emitter electrode of the transistor xqa20 and the resistor R20 are connected and the input terminal Pin (node t1).

上述したように、本発明の一実施の形態に係るエミッタ接地帰還増幅回路100,100Aは、初段のエミッタ接地増幅部11の入出力間に形成された第1の帰還経路(抵抗Rf1およびトランジスタxqa201,または抵抗Rf1のみ)と、次段のエミッタフォロア出力部12の出力と初段のエミッタ接地増幅部11の入力との間に形成された第2の帰還経路(Rf2)とを含む並列帰還並列注入型の回路構成を有している。これにより、エミッタ接地帰還増幅回路100,100Aは、より簡単な回路構成で、入力換算雑音を抑えることが可能となるとともに、初段のトランジスタのコレクタ電位を任意に設定することが可能になる。以下、本エミッタ接地帰還増幅回路100,100Aの動作および効果について、詳細に説明する。   As described above, in the grounded-emitter feedback amplifier circuits 100 and 100A according to the embodiment of the present invention, the first feedback path (resistor Rf1 and transistor xqa201) formed between the input and output of the first-emitter grounded amplifier unit 11 is used. , Or a resistor Rf1 only) and a second feedback path (Rf2) formed between the output of the emitter follower output section 12 in the next stage and the input of the grounded-emitter amplification section 11 in the first stage. Type circuit configuration. As a result, the grounded-emitter feedback amplifier circuits 100 and 100A can suppress input-equivalent noise with a simpler circuit configuration and can arbitrarily set the collector potential of the first-stage transistor. The operation and effects of the grounded-emitter feedback amplifier circuits 100 and 100A will be described in detail below.

先ず、上述した2つの帰還経路の夫々の特徴について説明する。
図2は、エミッタ接地増幅部11から第1の帰還経路を含む基本的な要素を取り出した増幅回路30を示す図である。
図2に示される増幅回路30は、第1の帰還経路を含む増幅回路の一例であって、エミッタ接地のトランジスタxqa10のコレクタ電極とゲート電極との間を、第1の帰還回路としての抵抗Rf1によって接続した回路である。すなわち、図1に示すエミッタ接地増幅部11のトランジスタxqa201を取り除き、トランジスタxqa10のエミッタ電極に抵抗R4を接続した回路である。
First, the features of each of the two return paths described above will be described.
FIG. 2 is a diagram showing an amplifier circuit 30 in which basic elements including the first feedback path are taken out from the grounded-emitter amplifier 11.
The amplifier circuit 30 shown in FIG. 2 is an example of an amplifier circuit including a first feedback path, and a resistor Rf1 as a first feedback circuit is provided between the collector electrode and the gate electrode of the grounded-emitter transistor xqa10. It is a circuit connected by. That is, it is a circuit in which the transistor xqa201 of the grounded-emitter amplifier 11 shown in FIG. 1 is removed and the resistor R4 is connected to the emitter electrode of the transistor xqa10.

図3は、図2の増幅回路30における、トランジスタxqa10のコレクタ電流Icおよびコレクタ電位Vcの抵抗Rf1に対する依存性を示す図である。   FIG. 3 is a diagram showing the dependence of the collector current Ic of the transistor xqa10 and the collector potential Vc on the resistance Rf1 in the amplifier circuit 30 of FIG.

図3において、参照符号400,401は、Vcc=5V,R2=2.5kΩ、R4=0Ωとし、抵抗Rf1をパラメータとして変化させたときのHspiceによるシミュレーション結果である。参照符号400は、トランジスタxqa10のコレクタ電位Vc、すなわち増幅回路30の出力ノードt2の電位V(t2))を表し、参照符号401は、トランジスタxqa10のコレクタ電流Icを表している。   In FIG. 3, reference numerals 400 and 401 are simulation results by Hspice when Vcc=5 V, R2=2.5 kΩ, R4=0 Ω and the resistance Rf1 is changed as a parameter. Reference numeral 400 represents the collector potential Vc of the transistor xqa10, that is, the potential V(t2) of the output node t2 of the amplifier circuit 30, and reference numeral 401 represents the collector current Ic of the transistor xqa10.

図3から理解されるように、増幅回路30では、抵抗Rf1を低下させると、トランジスタxqa10のコレクタ電流Icが増加する。すなわち、増幅回路30では、抵抗Rf1の値を小さくすることにより、抵抗R2の値を変えることなく、コレクタ電流Icを増加させることができる。ただし、抵抗Rf1を小さくすることにより、コレクタ電位Vc、すなわち増幅回路30の出力ノードt2の電位V(t2)は低下してしまう。例えば、Rf1を3kΩとすると、トランジスタxqa10のコレクタ電位Vc、すなわち出力ノードt2の電圧は約0.8Vとなる。   As understood from FIG. 3, in the amplifier circuit 30, when the resistance Rf1 is lowered, the collector current Ic of the transistor xqa10 increases. That is, in the amplifier circuit 30, by reducing the value of the resistor Rf1, the collector current Ic can be increased without changing the value of the resistor R2. However, by reducing the resistance Rf1, the collector potential Vc, that is, the potential V(t2) of the output node t2 of the amplifier circuit 30 decreases. For example, when Rf1 is 3 kΩ, the collector potential Vc of the transistor xqa10, that is, the voltage of the output node t2 is about 0.8V.

図4は、抵抗Rf1をパラメータとする増幅回路30の電圧増幅率の入力信号周波数依存性を示す図である。   FIG. 4 is a diagram showing the input signal frequency dependence of the voltage amplification factor of the amplifier circuit 30 using the resistor Rf1 as a parameter.

図4において、参照符号410〜413は、Vcc=5V,R2=2.5kΩ、R4=0Ωとし、抵抗Rf1をパラメータとして変化させたときのHspiceによるシミュレーション結果である。参照符号410は、Rf1=1MΩのときの増幅回路30の電圧増幅率を表し、参照符号411は、Rf1=10kΩのときの増幅回路30の電圧増幅率を表し、参照符号412は、Rf1=3kΩのときの増幅回路30の電圧増幅率を表し、参照符号413は、Rf1=1kΩのときの増幅回路30の電圧増幅率を表している。ここで、電圧増幅率とは、増幅回路30におけるノードt1と出力ノードt2の電圧比〔dBV〕である。   In FIG. 4, reference numerals 410 to 413 are simulation results by Hspice when Vcc=5 V, R2=2.5 kΩ, R4=0 Ω and the resistance Rf1 was changed as a parameter. Reference numeral 410 represents the voltage amplification factor of the amplifier circuit 30 when Rf1=1 MΩ, reference numeral 411 represents the voltage amplification factor of the amplifier circuit 30 when Rf1=10 kΩ, and reference numeral 412 represents Rf1=3 kΩ. Represents the voltage amplification factor of the amplification circuit 30, and reference numeral 413 represents the voltage amplification factor of the amplification circuit 30 when Rf1=1 kΩ. Here, the voltage amplification factor is a voltage ratio [dBV] between the node t1 and the output node t2 in the amplifier circuit 30.

図4から理解されるように、抵抗Rf1を変化させたときの電圧増幅率は、Rf1=10kΩのとき、最大となる。 As understood from FIG. 4, the voltage amplification rate when the resistor Rf1 is changed, when the R f1 = 10 k.OMEGA, the maximum.

図5は、増幅回路30の電圧増幅率Gainおよび入力換算雑音tinoiseの抵抗Rf1に対する依存性を示す図である。   FIG. 5 is a diagram showing the dependence of the voltage amplification factor Gain and the input conversion noise tinoise of the amplifier circuit 30 on the resistance Rf1.

図5において、参照符号421,422は、増幅回路30において、Vcc=5V,R2=2.5kΩ、R4=0Ω、入力信号の周波数(入力周波数)を1MHz(以下、centerとも称する)とし、抵抗Rf1をパラメータとして変化させたときのHspiceによるシミュレーション結果である。参照符号421は、増幅回路30の電圧増幅率のシミュレーション結果gain(center)であり、参照符号422は、端子t1での各入力信号周波数における入力換算雑音(inoise)の積分値tinoiseのシミュレーション結果である。また、参照符号420は、増幅回路30の等価回路から算出した電圧増幅率の理論値gain(cal)である。   5, in the amplifier circuit 30, reference numerals 421 and 422 denote Vcc=5V, R2=2.5 kΩ, R4=0 Ω, the frequency of the input signal (input frequency) is 1 MHz (hereinafter also referred to as center), and resistors It is a simulation result by Hspice when changing with Rf1 as a parameter. Reference numeral 421 is a simulation result gain(center) of the voltage amplification factor of the amplifier circuit 30, and reference numeral 422 is a simulation result of the integrated value tinoise of the input conversion noise (inoise) at each input signal frequency at the terminal t1. is there. Further, reference numeral 420 is a theoretical value gain(cal) of the voltage amplification factor calculated from the equivalent circuit of the amplifier circuit 30.

図5から理解されるように、帰還抵抗Rf1=10kΩのとき、電圧増幅率が最大となるとともに入力換算雑音が最小となる。   As understood from FIG. 5, when the feedback resistance Rf1=10 kΩ, the voltage amplification factor becomes maximum and the input conversion noise becomes minimum.

図6は、増幅回路30における入力抵抗ziの抵抗Rf1に対する依存性を示す図である。   FIG. 6 is a diagram showing the dependence of the input resistance zi in the amplifier circuit 30 on the resistance Rf1.

図6において、参照符号430は、1単位の交流電流(入力周波数:1MHz)を端子t1に注入したときの端子t1に現れる電圧の絶対値V(t1)mを増幅回路30の入力抵抗ziとして評価したHspiceによるシミュレーション結果zi(center)であり、参照符号431は、増幅回路30の等価回路から算出した増幅回路30の入力抵抗zi(cal)の理論値を表している。   In FIG. 6, reference numeral 430 indicates the absolute value V(t1)m of the voltage appearing at the terminal t1 when one unit of alternating current (input frequency: 1 MHz) is injected into the terminal t1 as the input resistance zi of the amplifier circuit 30. It is a simulation result zi(center) by the evaluated Hspice, and a reference numeral 431 represents a theoretical value of the input resistance zi(cal) of the amplifier circuit 30 calculated from the equivalent circuit of the amplifier circuit 30.

図6から理解されるように、増幅回路30の入力抵抗ziは、帰還抵抗Rf1に比例して大きくなる。例えば、増幅回路30の電圧増幅率が最大且つ入力換算雑音が最小となるように帰還抵抗Rf1を“10kΩ”に設定した場合、増幅回路30の入力抵抗ziは、図6より、約133Ωとなる。   As understood from FIG. 6, the input resistance zi of the amplifier circuit 30 increases in proportion to the feedback resistance Rf1. For example, when the feedback resistance Rf1 is set to "10 kΩ" so that the voltage amplification factor of the amplifier circuit 30 is maximum and the input conversion noise is minimum, the input resistance zi of the amplifier circuit 30 is about 133 Ω according to FIG. .

ところで、増幅回路30を、例えば光通信で用いられるトランスインピーダンス増幅回路として用いる場合、入力抵抗ziを一定の値(例えば50Ω)にすることが要求される。例えば、トランスインピーダンス増幅回路の入力抵抗ziを“50Ω”とすることが要求されている場合、図6より、帰還抵抗Rf1を3kΩよりも小さくしなければならない。しかしながら、帰還抵抗Rf1を“10kΩ”よりも小さくなると、上述した図5より、増幅回路30の電圧増幅率が低下し、入力換算雑音が増加してしまう。   By the way, when the amplifier circuit 30 is used as, for example, a transimpedance amplifier circuit used in optical communication, the input resistance zi is required to have a constant value (for example, 50Ω). For example, when the input resistance zi of the transimpedance amplifier circuit is required to be “50Ω”, the feedback resistance Rf1 must be smaller than 3 kΩ from FIG. However, when the feedback resistance Rf1 becomes smaller than “10 kΩ”, the voltage amplification factor of the amplifier circuit 30 decreases and the input conversion noise increases, as shown in FIG.

以上のように、エミッタ接地のトランジスタxqa10のコレクタ電極とゲート電極との間を抵抗Rf1によって接続する第1の帰還経路を形成したエミッタ接地の増幅回路30によれば、抵抗R2を変えることなく、帰還抵抗Rf1によって増幅回路30の出力ノードt2の電圧を設定することできるというメリットがある。   As described above, according to the grounded-emitter amplifier circuit 30 in which the first feedback path connecting the collector electrode and the gate electrode of the grounded-emitter transistor xqa10 with the resistor Rf1 is formed, the resistance R2 is not changed. There is an advantage that the voltage of the output node t2 of the amplifier circuit 30 can be set by the feedback resistor Rf1.

その一方で、光通信で用いられるトランスインピーダンス増幅回路の入力段の増幅部として増幅回路30を用いる場合には、入力抵抗ziを一定値(例えば50Ω)に設定しなければならないため、帰還抵抗Rf1を更に小さくせざるを得ず、電圧増幅率が低下し、入力換算雑音が増加するというデメリットがある。また、帰還抵抗Rf1を小さくすることにより、増幅回路30の出力ノードt2が低下するため、増幅回路30の後段にエミッタフォロワおよびエミッタ接地増幅器を接続することが困難となるというデメリットもある。例えば、図1に示した出力段増幅回路200を増幅回路30の後段に接続するためには、増幅回路30の出力ノードt2の電位を少なくとも1.43Vにする必要がある。   On the other hand, when the amplifying circuit 30 is used as the amplifying unit in the input stage of the transimpedance amplifying circuit used in optical communication, the input resistance zi must be set to a constant value (for example, 50Ω), and therefore the feedback resistance Rf1 However, there is a demerit that the voltage amplification factor is lowered and the input conversion noise is increased. Further, by reducing the feedback resistor Rf1, the output node t2 of the amplifier circuit 30 is lowered, so that there is a demerit that it becomes difficult to connect the emitter follower and the grounded-emitter amplifier to the subsequent stage of the amplifier circuit 30. For example, in order to connect the output stage amplifier circuit 200 shown in FIG. 1 to the subsequent stage of the amplifier circuit 30, the potential of the output node t2 of the amplifier circuit 30 needs to be at least 1.43V.

次に、第2の帰還経路について説明する。
図7は、図1のエミッタ接地増幅部11から第2の帰還経路を含む基本的な要素を取り出した増幅回路40を示す図である。
Next, the second feedback path will be described.
FIG. 7 is a diagram showing an amplifier circuit 40 in which the basic elements including the second feedback path are taken out from the grounded-emitter amplifier 11 of FIG.

図7に示される増幅回路40は、第2の帰還経路を含む増幅回路の一例であって、抵抗R2,R4およびトランジスタxqa10から成るエミッタ接地回路の出力ノードt2に、トランジスタxqa20および抵抗R20から成るエミッタフォロアを接続するとともに、上記エミッタフォロアの出力ノードt200と上記エミッタ接地回路の入力端子Pinとの間に、第2の帰還回路としての抵抗Rf2を接続した回路である。すなわち、図1に示すエミッタ接地帰還増幅回路100の帰還抵抗Rf1およびトランジスタトランジスタxqa201を取り除き、トランジスタxqa10のエミッタ電極に抵抗R4を接続した回路である。   The amplifier circuit 40 shown in FIG. 7 is an example of an amplifier circuit including a second feedback path, and includes a transistor xqa20 and a resistor R20 at an output node t2 of a grounded-emitter circuit including resistors R2, R4 and a transistor xqa10. A circuit in which the emitter follower is connected and a resistor Rf2 as a second feedback circuit is connected between the output node t200 of the emitter follower and the input terminal Pin of the grounded-emitter circuit. That is, it is a circuit in which the feedback resistor Rf1 and the transistor transistor xqa201 of the grounded-emitter feedback amplifier circuit 100 shown in FIG. 1 are removed, and the resistor R4 is connected to the emitter electrode of the transistor xqa10.

図8は、増幅回路40における、トランジスタxqa10のコレクタ電流Icおよびコレクタ電位Vcの抵抗R2に対する依存性を示す図である。   FIG. 8 is a diagram showing the dependence of the collector current Ic of the transistor xqa10 and the collector potential Vc on the resistor R2 in the amplifier circuit 40.

図8において、参照符号450,451は、増幅回路40の入力抵抗ziが49〜50Ωに収まるように帰還抵抗Rf2を設定するとともに、Vcc=5V、R4=0Ωとし、抵抗R2をパラメータとして変化させたときのHspiceによるシミュレーション結果である。参照符号450は、トランジスタxqa10のコレクタ電流Icを表し、参照符号451は、トランジスタxqa10のコレクタ電位Vc、すなわちノードt2の電位V(t2))を表している。   In FIG. 8, reference numerals 450 and 451 set the feedback resistance Rf2 so that the input resistance zi of the amplifier circuit 40 falls within 49 to 50Ω, set Vcc=5V, R4=0Ω, and change the resistance R2 as a parameter. It is a simulation result by Hspice at the time. Reference numeral 450 represents the collector current Ic of the transistor xqa10, and reference numeral 451 represents the collector potential Vc of the transistor xqa10, that is, the potential V(t2) of the node t2.

図8から理解されるように、増幅回路40の入力抵抗ziが約50Ωとなるように帰還抵抗Rf2が固定されているので、トランジスタxqa10のコレクタ電流Icを変化させるためには、抵抗R2を変化させなければならない。すなわち、増幅回路40においてコレクタ電流Icを増加させるためには、図8より、抵抗R2を小さくする必要がある。これはV(t2)>>1.43Vとなることを意味し、またR2の減少は増幅率の低下及び入力換算雑音の増加となる。   As understood from FIG. 8, since the feedback resistance Rf2 is fixed so that the input resistance zi of the amplifier circuit 40 becomes about 50Ω, the resistance R2 is changed in order to change the collector current Ic of the transistor xqa10. I have to let That is, in order to increase the collector current Ic in the amplifier circuit 40, it is necessary to make the resistance R2 smaller than in FIG. This means that V(t2)>>1.43V, and a decrease in R2 results in a decrease in amplification factor and an increase in input conversion noise.

また、増幅回路40の後段に出力段増幅回路200を接続するためには、上述したように、トランジスタxqa10のコレクタ電位Vc(V(t2))は、1.43V以上必要である。1.43Vは、出力段増幅回路200の抵抗R34がゼロになるところである。トランジスタxqa10のコレクタ電位Vcを1.43V(図8の実線の矢印)にするためには、図8より、抵抗R2を7kΩ以上に設定する必要がある。しかしながら、抵抗R2を7kΩ以上すると、コレクタ電流Icが低下するため、増幅回路40の帯域が低下するおそれがある。   Further, in order to connect the output stage amplifier circuit 200 to the subsequent stage of the amplifier circuit 40, as described above, the collector potential Vc (V(t2)) of the transistor xqa10 needs to be 1.43 V or more. 1.43 V is where the resistance R34 of the output stage amplifier circuit 200 becomes zero. In order to set the collector potential Vc of the transistor xqa10 to 1.43 V (solid line arrow in FIG. 8), it is necessary to set the resistance R2 to 7 kΩ or more as shown in FIG. However, if the resistance R2 is 7 kΩ or more, the collector current Ic decreases, and thus the band of the amplifier circuit 40 may decrease.

更に増幅回路40では、入力抵抗zi=50Ωおよび抵抗R2の条件によって、帰還抵抗Rf2、トランジスタxqa10のコレクタ電流Ic、およびコレクタ電位Vc(V(t2))が必然的に決まってしまうので、設計の自由度が低いというデメリットがある。   Further, in the amplifier circuit 40, the feedback resistance Rf2, the collector current Ic of the transistor xqa10, and the collector potential Vc (V(t2)) are inevitably determined by the conditions of the input resistance zi=50Ω and the resistance R2. It has the disadvantage of low flexibility.

以上のように、増幅回路30および増幅回路40はどちらも、初段エミッタ接地トランジスタのコレクタ電位を下げる(レベルシフト回路の簡略を促す)が、光通信用のトランスインピーダンス増幅回路として用いるには適切とは言えない。
例えば、光通信用のトランスインピーダンス増幅回路として、初段のトランジスタxqa10のコレクタ電流Ic>1mA,トランジスタxqa10のコレクタ電位V(t2)>1.43V,および入力抵抗zi=50Ωが要求されている場合を考える。
As described above, both the amplifier circuit 30 and the amplifier circuit 40 lower the collector potential of the first stage grounded-emitter transistor (prompt simplification of the level shift circuit), but are suitable for use as a transimpedance amplifier circuit for optical communication. I can't say.
For example, as a transimpedance amplifier circuit for optical communication, a case where a collector current Ic of the first stage transistor xqa10>1 mA, a collector potential V(t2)>1.43 V of the transistor xqa10, and an input resistance zi=50Ω are required. Think

この場合、第1の帰還経路を有する増幅回路30は、上述した理由から、Ic>1mAを満たすことはできるが、V(t2)>1.43Vと、入力抵抗zi=50Ωを同時に満たすことができない。   In this case, the amplifier circuit 30 having the first feedback path can satisfy Ic>1 mA for the above-mentioned reason, but can simultaneously satisfy V(t2)>1.43V and the input resistance zi=50Ω. Can not.

一方、第2の帰還回路を有する増幅回路40は、上述した理由から、入力抵抗zi=50Ω、Ic>1mA、およびコレクタ電位V(t2)>1.43Vを満たすことができる。しかしながら、コレクタ電位V(t2)>>1.43Vとなり、電圧が高くなりすぎてしまう。そのため、増幅回路40の後段(出力ノードt200)に出力段増幅回路200を接続する場合には、初段のトランジスタxqa10のコレクタ電極(ノードt2)に、レベルシフト回路を接続したり、出力段増幅回路200のトランジスタxqa30のエミッタ電極にエミッタ抵抗として図17,18に示した抵抗R34を接続する必要があり、結果的に部品点数が増加したり、もしくは大きな抵抗値を持つ抵抗R34を選択しなければならず、全体の入力換算雑音が増加するおそれがある。   On the other hand, the amplifier circuit 40 having the second feedback circuit can satisfy the input resistance zi=50Ω, Ic>1 mA, and the collector potential V(t2)>1.43V for the reasons described above. However, the collector potential V(t2)>>1.43V and the voltage becomes too high. Therefore, when the output stage amplifier circuit 200 is connected to the subsequent stage (output node t200) of the amplifier circuit 40, the level shift circuit is connected to the collector electrode (node t2) of the transistor xqa10 in the first stage, or the output stage amplifier circuit is connected. It is necessary to connect the resistor R34 shown in FIGS. 17 and 18 to the emitter electrode of the transistor xqa30 of 200 as an emitter resistor, and as a result, the number of parts increases or the resistor R34 having a large resistance value is selected. As a result, the total input conversion noise may increase.

そこで、本発明に係るエミッタ接地帰還増幅回路100,100Aでは、図1,9に示すように、上述の第1の帰還経路と第2の帰還経路を形成し、2重帰還型の回路構成とする。
具体的には、先ず、図9に示すように、エミッタ接地帰還増幅回路100Aにおいて、第1の帰還経路として初段のエミッタ接地増幅部11の入出力間に抵抗Rf1を接続する。
Therefore, in the grounded-emitter feedback amplifier circuits 100 and 100A according to the present invention, as shown in FIGS. 1 and 9, the above-described first feedback path and second feedback path are formed, and a double feedback type circuit configuration To do.
Specifically, first, as shown in FIG. 9, in the grounded-emitter feedback amplifier circuit 100A, a resistor Rf1 is connected between the input and output of the first-emitter grounded amplifier unit 11 as a first feedback path.

これによれば、上述したように、帰還抵抗Rf1の値を調整することで、抵抗R2の値を変えることなく、初段のエミッタ接地のトランジスタxqa10のコレクタ電位を決定することができる。   According to this, as described above, by adjusting the value of the feedback resistor Rf1, it is possible to determine the collector potential of the first-emitter-grounded transistor xqa10 without changing the value of the resistor R2.

しかしながら、上記第1の帰還経路だけでトランスインピーダンス増幅回路としての要求条件(例えば、初段のトランジスタxqa10のコレクタ電流Ic>1mA,トランジスタxqa10のコレクタ電位V(t2)>1.43V、および入力抵抗zi≒50Ω)を満たそうとすると、図3,6から明らかなように、そのような条件は存在しないことがわかる。   However, the requirements for the transimpedance amplifier circuit only with the first feedback path (for example, the collector current Ic of the first-stage transistor xqa10>1 mA, the collector potential V(t2) of the transistor xqa10>1.43 V, and the input resistance zi). When it is attempted to satisfy (.apprxeq.50 .OMEGA.), it is understood that such a condition does not exist, as is clear from FIGS.

そこで、エミッタ接地帰還増幅回路100Aでは、更に、第2の帰還経路として、次段のエミッタフォロア出力部12の出力ノードt200と初段のエミッタ接地増幅部11の入力端子Pinとの間に抵抗Rf2を接続する。   Therefore, in the grounded-emitter feedback amplifier circuit 100A, a resistor Rf2 is further provided as a second feedback path between the output node t200 of the emitter follower output section 12 in the next stage and the input terminal Pin of the first-emitter grounded amplification section 11. Connecting.

これによれば、初段のエミッタ接地増幅部11の電圧増幅率(Av)を低下させずに(入力換算雑音を増加させずに)、エミッタ接地帰還増幅回路100Aの入力抵抗ziを50Ωに設定することが可能となる。例えば、図6に示したように、帰還抵抗Rf1=10kΩのとき、初段のエミッタ接地増幅部11(増幅回路30)の電圧増幅率が最大且つ入力換算ノイズが最小となることから、帰還抵抗Rf1を“10kΩ”に設定し、初段のエミッタ接地増幅部11の電圧増幅率を最大とする。これによれば、エミッタ接地増幅部11の入力換算雑音を低下させることができるとともに、帰還抵抗Rf2の値(Rf2=50×(1+Av))を大きく設定することができるので、帰還抵抗Rf2の入力換算雑音への寄与を小さくすることができる。更に、抵抗Rf2の値を微調整することにより、入力抵抗ziをほぼ正確に50Ωに設定できる。   According to this, the input resistance zi of the grounded-emitter feedback amplifier circuit 100A is set to 50Ω without lowering the voltage amplification factor (Av) of the grounded-emitter amplifier 11 in the first stage (without increasing the input conversion noise). It becomes possible. For example, as shown in FIG. 6, when the feedback resistance Rf1=10 kΩ, the voltage amplification factor of the first-stage grounded-emitter amplifier 11 (amplifier circuit 30) is maximum and the input conversion noise is minimum, so that the feedback resistance Rf1 Is set to “10 kΩ” to maximize the voltage amplification factor of the grounded-emitter amplifier 11 in the first stage. According to this, the input conversion noise of the grounded-emitter amplifier 11 can be reduced, and the value of the feedback resistor Rf2 (Rf2=50×(1+Av)) can be set large, so that the input of the feedback resistor Rf2 can be reduced. The contribution to reduced noise can be reduced. Further, by finely adjusting the value of the resistance Rf2, the input resistance zi can be set to 50Ω almost accurately.

次に、本発明に係るエミッタ接地帰還増幅回路の入力抵抗ziの周波数特性および電圧増幅率の詳細について説明する。ここでは、図9に示す本発明の別の実施の形態としての、エミッタ接地帰還増幅回路100からダイオード接続されたトランジスタxqa201を取り除いたエミッタ接地帰還増幅回路100Aを用いて説明する。
図10は、エミッタ接地帰還増幅回路100Aの入力抵抗ziの周波数特性を示す図である。参照符号461は、Rf1=10kΩ、Rf2=4kΩ、R2=2.5kΩとしたときのエミッタ接地帰還増幅回路100Aの入力抵抗ziのHspiceによるシミュレーション結果である。参照符号460は、比較例として、Rf1=10kΩ、R2=2.5kΩとし、エミッタ接地帰還増幅回路100AのRf2を取り除き、Rf1のみを接続した回路の入力抵抗ziのHspiceによるシミュレーション結果である。
Next, the frequency characteristics and voltage amplification factor of the input resistance zi of the grounded-emitter feedback amplifier circuit according to the present invention will be described in detail. Here, description will be made using a grounded-emitter feedback amplification circuit 100A as another embodiment of the present invention shown in FIG. 9 in which the diode-connected transistor xqa201 is removed from the grounded-emitter feedback amplification circuit 100.
FIG. 10 is a diagram showing frequency characteristics of the input resistance zi of the grounded-emitter feedback amplifier circuit 100A. Reference numeral 461 is a simulation result by Hspice of the input resistance zi of the grounded-emitter feedback amplifier circuit 100A when Rf1=10 kΩ, Rf2=4 kΩ, and R2=2.5 kΩ. As a comparative example, reference numeral 460 is a simulation result by Hspice of the input resistance zi of the circuit in which Rf1=10 kΩ, R2=2.5 kΩ, Rf2 of the grounded-emitter feedback amplifier circuit 100A is removed, and only Rf1 is connected.

図10から理解されるように、Rf1=10kΩ、Rf2=4kΩ、R2=2.5kΩとしたとき、入力周波数20kHzから500MHzにおいて、エミッタ接地帰還増幅回路100Aの入力抵抗ziは50Ω以下となる。   As understood from FIG. 10, when Rf1=10 kΩ, Rf2=4 kΩ, and R2=2.5 kΩ, the input resistance zi of the grounded-emitter feedback amplifier circuit 100A becomes 50Ω or less at the input frequency of 20 kHz to 500 MHz.

また、以下に示すように、エミッタ接地増幅回路100Aにおいて、帰還抵抗Rf1に加えて帰還抵抗Rf2を接続することによる電圧増幅率および入力換算ノイズへの影響は限定的である。   Further, as described below, in the grounded-emitter amplifier circuit 100A, the influence on the voltage amplification factor and the input conversion noise by connecting the feedback resistor Rf2 in addition to the feedback resistor Rf1 is limited.

図11は、エミッタ接地帰還増幅回路100Aの電圧増幅率を示す図である。
参照符号471は、図10と同様に、Rf1=10kΩ、Rf2=4kΩ、R2=2.5kΩとしたときのエミッタ接地帰還増幅回路100Aの電圧増幅率のHspiceによるシミュレーション結果である。参照符号470は、比較例として、Rf1=10kΩ、R2=2.5kΩとし、エミッタ接地帰還増幅回路100Aから帰還抵抗Rf2を取り除き、Rf1のみを接続した回路の電圧増幅率のHspiceによるシミュレーション結果である。
FIG. 11 is a diagram showing the voltage amplification factor of the grounded-emitter feedback amplifier circuit 100A.
Similar to FIG. 10, reference numeral 471 is a simulation result by Hspice of the voltage amplification factor of the grounded-emitter feedback amplifier circuit 100A when Rf1=10 kΩ, Rf2=4 kΩ, and R2=2.5 kΩ. Reference numeral 470 is, as a comparative example, Rf1=10 kΩ, R2=2.5 kΩ, the feedback resistor Rf2 is removed from the grounded-emitter feedback amplifier circuit 100A, and the simulation result by Hspice of the voltage amplification factor of the circuit in which only Rf1 is connected is shown. .

図11から理解されるように、エミッタ接地帰還増幅回路100Aの電圧増幅率は、帰還抵抗Rf2が無い増幅回路の電圧増幅率に比べて、周波数10kHz以上においてわずかに低下しているにすぎない。また、このときのエミッタ接地帰還増幅回路100A(461, 471に対応)の入力換算ノイズtinoiseは、3.667375963e−06Aであり、帰還抵抗Rf2が無い増幅回路(460,470)の入力換算ノイズtinoiseは、2.793814085e−06Aであり、帰還抵抗Rf2が無い増幅回路においてRf1のみで入力抵抗zi=50Ωとした場合の入力換算ノイズtinoiseは、2.989076563e−06Aである。このことから理解されるように、帰還抵抗Rf1に加えて帰還抵抗Rf2を接続することによる電圧増幅率および入力換算ノイズへの影響は小さいと言える。As can be seen from FIG. 11, the voltage amplification factor of the grounded-emitter feedback amplifier circuit 100A is slightly lower than the voltage amplification factor of the amplifier circuit without the feedback resistor Rf2 at a frequency of 10 kHz or higher. The input-equivalent noise tinoise of the grounded-emitter feedback amplifier circuit 100A (corresponding to 461 and 471) at this time is 3.667375963e-06A, and the input-equivalent noise tinoise of the amplifier circuit (460, 470) without the feedback resistor Rf2. Is 2.993814085e-06A, and the input conversion noise tinoise is 2.989076563e-06A when the input resistance zi is 50Ω only with Rf1 in the amplifier circuit without the feedback resistance Rf2. As understood from this, it can be said that the influence of the feedback resistor Rf2 in addition to the feedback resistor Rf1 on the voltage amplification factor and the input conversion noise is small.

したがって、上記のように帰還抵抗Rf1,Rf2を接続し、帰還抵抗Rf1,Rf2の値を適切に設定することにより、入力換算雑音を抑えつつ、入力抵抗ziを50Ωに設定することが可能となる。   Therefore, by connecting the feedback resistors Rf1 and Rf2 as described above and appropriately setting the values of the feedback resistors Rf1 and Rf2, the input resistance zi can be set to 50Ω while suppressing the input conversion noise. ..

しかしながら、上記のように帰還抵抗Rf1,Rf2を設定した場合、エミッタ接地増幅部11の出力ノードt2の電位が約0.9136Vとなり、後段のエミッタフォロア出力部12の出力ノードt200の電位が約0.2136V(=0.9136−0.7)となるので、そのままでは出力段増幅回路200を接続することはできない。   However, when the feedback resistors Rf1 and Rf2 are set as described above, the potential of the output node t2 of the grounded-emitter amplifier 11 becomes about 0.9136 V, and the potential of the output node t200 of the emitter follower output unit 12 in the subsequent stage is about 0. Since it becomes 0.2136V (=0.9136-0.7), the output stage amplifier circuit 200 cannot be connected as it is.

そこで、本発明に係るエミッタ接地帰還増幅回路100では、更に、ダイオード接続されたトランジスタxqa201を帰還抵抗Rf1と直列に接続する。   Therefore, in the grounded-emitter feedback amplifier circuit 100 according to the present invention, the diode-connected transistor xqa201 is further connected in series with the feedback resistor Rf1.

これにより初段のエミッタ接地増幅部11の出力ノードt2の電圧を1.43V以上に設定することができるので、エミッタ接地増幅部11の後段に、1段のエミッタフォロアと1段のエミッタ接地増幅回路から成る出力段増幅回路200を接続することが可能となる。この場合、初段のエミッタ接地回路の出力ノードt2の電位(トランジスタxqa10のコレクタ電位)V(t2)を>>1.43VとならないようにRf1により決定することが出来るので、出力段増幅回路200を接続するために必要なレベルシフトは、一つのエミッタフォロア(xqa20)のみで足りる。
また、ダイオード接続されたトランジスタxqa201に接続した帰還抵抗Rf1の値を調整することにより、出力段増幅回路200の初段のトランジスタxqa30のバイアスを、抵抗R34を接続しない(R34=0)回路構成にすることが可能となる。
As a result, the voltage of the output node t2 of the grounded-emitter amplifier 11 in the first stage can be set to 1.43 V or higher, so that one emitter follower and one grounded emitter amplifier circuit are provided in the subsequent stage of the grounded emitter amplifier 11. It is possible to connect the output stage amplifier circuit 200 including In this case, the potential of the output node t2 (collector potential of the transistor xqa10) V(t2) of the grounded-emitter circuit of the first stage can be determined by Rf1 so as not to be >>1.43V, so that the output stage amplifier circuit 200 is The level shift required for connection is only one emitter follower (xqa20).
Also, by adjusting the value of the feedback resistor Rf1 connected to the diode-connected transistor xqa201, the bias of the first-stage transistor xqa30 of the output stage amplifier circuit 200 is set to a circuit configuration in which the resistor R34 is not connected (R34=0). It becomes possible.

このように、本発明に係るエミッタ接地帰還増幅回路100によれば、ダイオード接続されたトランジスタxqa201を帰還抵抗Rf1と直列に接続することにより、従来よりも全体の部品点数を減らすことができるので、入力換算雑音の更なる低減を図ることが可能となる。   As described above, according to the grounded-emitter feedback amplifier circuit 100 according to the present invention, since the diode-connected transistor xqa201 is connected in series with the feedback resistor Rf1, the total number of components can be reduced as compared with the conventional case. It is possible to further reduce the input conversion noise.

更に、図12に示すように、ダイオード接続されたトランジスタxqa201を接続してノードt2の電位V(t2)を1.43Vに設定したエミッタ接地帰還増幅回路100は、R2=7kΩとしてノードt2の電位V(t2)を1.43V近傍に設定した増幅回路40に比べて、帯域を広げることが可能となる。   Further, as shown in FIG. 12, the grounded-emitter feedback amplifier circuit 100 in which the diode-connected transistor xqa201 is connected and the potential V(t2) of the node t2 is set to 1.43 V sets the potential of the node t2 to R2=7 kΩ. The band can be widened as compared with the amplifier circuit 40 in which V(t2) is set to around 1.43V.

図12は、ダイオード接続されたトランジスタxqa201を接続したエミッタ接地帰還増幅回路100の電圧増幅率と、帰還抵抗Rf2のみを接続した増幅回路40の電圧増幅率を示す図である。   FIG. 12 is a diagram showing the voltage amplification factor of the grounded-emitter feedback amplification circuit 100 to which the diode-connected transistor xqa 201 is connected and the voltage amplification factor of the amplification circuit 40 to which only the feedback resistor Rf2 is connected.

同図において、参照符号481は、Rf1=7kΩ、Rf2=4.2kΩ、R2=2.5kΩとし、トランジスタxqa201を接続したときのエミッタ接地帰還増幅回路100の電圧増幅率(ノードt1とt200との電圧の絶対値の比=V(t200)/V(t1))のHspiceによるシミュレーション結果である。参照符号480は、比較例として、帰還抵抗Rf2のみを接続した増幅回路40において、入力抵抗zi=50ΩとなるようにRf2を設定するとともに、抵抗R2=7kΩとしたときの電圧増幅率のHspiceによるシミュレーション結果である。   In the figure, reference numeral 481 is Rf1=7 kΩ, Rf2=4.2 kΩ, and R2=2.5 kΩ, and the voltage amplification factor of the grounded-emitter feedback amplifier circuit 100 when the transistor xqa201 is connected (node t1 and t200 It is a simulation result by Hspice of ratio of absolute value of voltage=V(t200)/V(t1). As a comparative example, reference numeral 480 represents the voltage amplification factor Hspice when Rf2 is set so that the input resistance zi=50Ω and the resistance R2=7 kΩ in the amplifier circuit 40 in which only the feedback resistor Rf2 is connected. It is a simulation result.

図12に示されるように、エミッタ接地帰還増幅回路100の帯域(−3dB)は、3.464GHzであり、増幅回路40の帯域(−3dB)は、1.2076GHzである。このことから理解されるように、エミッタ接地帰還増幅回路100によれば、帰還抵抗Rf2のみを接続した増幅回路40において抵抗R2を調整してノードt2の電位V(t2)を1.43Vに設定する場合に比べて、帯域を広げることが可能となる。   As shown in FIG. 12, the band (-3 dB) of the grounded-emitter feedback amplifier circuit 100 is 3.464 GHz, and the band (-3 dB) of the amplifier circuit 40 is 1.2076 GHz. As understood from this, according to the grounded-emitter feedback amplifier circuit 100, the resistor R2 is adjusted in the amplifier circuit 40 in which only the feedback resistor Rf2 is connected to set the potential V(t2) of the node t2 to 1.43V. It becomes possible to widen the band as compared with the case of performing.

以上のように、本発明に係るエミッタ接地帰還増幅回路100によれば、抵抗Rf1を含む帰還回路と抵抗Rf2を含む帰還回路を用いて、初段のエミッタ接地増幅部11の入力に対して2重帰還をかけることにより、初段のエミッタ接地増幅部11を構成するトランジスタxqa10のコレクタ電位(ノードt2)を任意に設定することが可能となるとともに、初段のエミッタ接地増幅部11の周波数特性を劣化させることなく、光通信用のトランスインピーダンス増幅回路として要求される入力抵抗ziの条件を満足させることが可能となる。   As described above, according to the grounded-emitter feedback amplifier circuit 100 according to the present invention, the feedback circuit including the resistor Rf1 and the feedback circuit including the resistor Rf2 are used to double the input to the first-emitter grounded amplifier unit 11. By applying feedback, it is possible to arbitrarily set the collector potential (node t2) of the transistor xqa10 that constitutes the first-stage grounded-emitter amplification section 11, and to deteriorate the frequency characteristic of the first-stage grounded-emitter amplification section 11. Without it, it becomes possible to satisfy the condition of the input resistance zi required as a transimpedance amplifier circuit for optical communication.

更に、本発明に係るエミッタ接地帰還増幅回路100において、ダイオード接続されたトランジスタxqa201を帰還抵抗Rf1と直列に接続することにより、従来よりも全体の部品点数を減らすことができるので、入力換算雑音の更なる低減が可能となる。   Further, in the grounded-emitter feedback amplifier circuit 100 according to the present invention, by connecting the diode-connected transistor xqa201 in series with the feedback resistor Rf1, it is possible to reduce the total number of parts as compared with the conventional case, and thus the input conversion noise is reduced. Further reduction is possible.

なお、図9に示すエミッタ接地帰還増幅回路100Aのように、ダイオード接続されたトランジスタxqa201を帰還抵抗Rf1と直列に接続しなくても、抵抗Rf1、Rf2の値を調整することにより、初段のエミッタ接地増幅部11の出力ノードt2の電位V(t2)を1.43V以上に設定することも可能である。例えば、Rf1=45kΩ,Rf2=3.65kΩとしたとき、図3より、V(t2)≒1.44V、Ic≒1.40mAとなる。これにより、抵抗R34に大きな抵抗値を用いることなく、出力段増幅回路200を接続することが可能となる。また、この場合、エミッタ接地帰還増幅回路100と同様に抵抗Rf2を調整することにより、入力抵抗ziを50Ωに設定することができる。   Even if the diode-connected transistor xqa201 is not connected in series with the feedback resistor Rf1 as in the grounded-emitter feedback amplifier circuit 100A shown in FIG. 9, by adjusting the values of the resistors Rf1 and Rf2, the emitter of the first stage can be adjusted. It is also possible to set the potential V(t2) of the output node t2 of the ground amplification unit 11 to 1.43V or more. For example, when Rf1=45 kΩ and Rf2=3.65 kΩ, V(t2)≈1.44 V and Ic≈1.40 mA are obtained from FIG. As a result, the output stage amplifier circuit 200 can be connected without using a large resistance value for the resistor R34. In this case, the input resistance zi can be set to 50Ω by adjusting the resistance Rf2 as in the grounded-emitter feedback amplifier circuit 100.

図13は、本発明の一実施の形態に係るエミッタ接地帰還増幅回路100を含む増幅器1のHspiceによるシミュレーション結果を示す図である。図13のシミュレーションでは、増幅器1において、R2=2.5kΩ、R20=400Ω、Rf1=7kΩ,Rf2=4.2kΩ,R32=2.5kΩ,R34=0Ω,R22=400Ω,Cout=0.1μF,Rout=50Ωとし、入力抵抗ziは入力信号周波数20kHzから500MHzまでの範囲で49〜50Ωとなるように設定した。なお、入力周波数20kHz以下の入力抵抗は49Ω以下であった。   FIG. 13 is a diagram showing a simulation result by Hspice of the amplifier 1 including the grounded-emitter feedback amplifier circuit 100 according to the embodiment of the present invention. In the simulation of FIG. 13, in the amplifier 1, R2=2.5 kΩ, R20=400 Ω, Rf1=7 kΩ, Rf2=4.2 kΩ, R32=2.5 kΩ, R34=0 Ω, R22=400 Ω, Cout=0.1 μF, Rout=50Ω, and the input resistance zi was set to be 49 to 50Ω in the input signal frequency range of 20 kHz to 500 MHz. The input resistance at an input frequency of 20 kHz or less was 49Ω or less.

図14は、本発明の一実施の形態に係るエミッタ接地帰還増幅回路100Aを含む増幅器1AのHspiceによるシミュレーション結果を示す図である。図14のシミュレーションでは、増幅器1Aにおいて、R2=2.5kΩ,Rf1=45kΩ,Rf2=3.6kΩ,R20=400Ω,R34=0Ω,R32=2.5kΩ,R22=400Ω、Cout=0.1μF,Rout=50Ωとし、入力抵抗ziは入力信号周波数20kHzから500MHzまでの範囲で49〜50Ωとなるように設定した。なお、入力周波数20kHz以下の入力抵抗は49Ω以下であった。   FIG. 14 is a diagram showing a simulation result by Hspice of the amplifier 1A including the grounded-emitter feedback amplifier circuit 100A according to the embodiment of the present invention. In the simulation of FIG. 14, in the amplifier 1A, R2=2.5 kΩ, Rf1=45 kΩ, Rf2=3.6 kΩ, R20=400 Ω, R34=0 Ω, R32=2.5 kΩ, R22=400 Ω, Cout=0.1 μF, Rout=50Ω, and the input resistance zi was set to be 49 to 50Ω in the input signal frequency range of 20 kHz to 500 MHz. The input resistance at an input frequency of 20 kHz or less was 49Ω or less.

図15は、先行検討例のエミッタ接地帰還増幅回路500を含む増幅器5のHspiceによるシミュレーション結果を示す図である。図15のシミュレーションでは、増幅器5において、R2=2.5kΩ,Rf1=2.9kΩ,R20=2kΩ,R21=400Ω,R34=1Ω,R32=2.5kΩ,R22=400Ω、Cout=0.1μF,Rout=50Ωとし、入力抵抗ziは入力信号周波数20kHzから500MHzまでの範囲で49〜50Ωとなるように設定した。なお、入力周波数20kHz以下の入力抵抗は49Ω以下であった。   FIG. 15 is a diagram showing a simulation result by the Hspice of the amplifier 5 including the grounded-emitter feedback amplifier circuit 500 of the previous study example. In the simulation of FIG. 15, in the amplifier 5, R2=2.5 kΩ, Rf1=2.9 kΩ, R20=2 kΩ, R21=400 Ω, R34=1 Ω, R32=2.5 kΩ, R22=400 Ω, Cout=0.1 μF, Rout=50Ω, and the input resistance zi was set to be 49 to 50Ω in the input signal frequency range of 20 kHz to 500 MHz. The input resistance at an input frequency of 20 kHz or less was 49Ω or less.

図16は、先行検討例のエミッタ接地帰還増幅回路600を含む増幅器6のHspiceによるシミュレーション結果を示す図である。図16のシミュレーションでは、増幅器6において、R2=2.5kΩ、Rf=3.1kΩ、R20=10kΩ、R21=400Ω、R34=40Ω、R32=2.5kΩ、R22=400Ω、Cout=0.1μF、Rout=50Ωとし、入力抵抗ziは入力信号周波数20kHzから500MHzまでの範囲で49〜50Ωとなるように設定した。なお、入力周波数20kHz以下の入力抵抗は49Ω以下であった。   FIG. 16 is a diagram showing a simulation result by the Hspice of the amplifier 6 including the grounded-emitter feedback amplifier circuit 600 of the previously studied example. In the simulation of FIG. 16, in the amplifier 6, R2=2.5 kΩ, Rf=3.1 kΩ, R20=10 kΩ, R21=400 Ω, R34=40 Ω, R32=2.5 kΩ, R22=400 Ω, Cout=0.1 μF, Rout=50Ω, and the input resistance zi was set to be 49 to 50Ω in the range of the input signal frequency of 20 kHz to 500 MHz. The input resistance at an input frequency of 20 kHz or less was 49Ω or less.

図13〜16には、各エミッタ接地帰還増幅回路において、入力抵抗zi=50Ωに設定したときの主要なノードの電位、主要なトランジスタのコレクタ電流、および入力換算ノイズのシミュレーション結果が示されている。ここで、“total equivalent input noise”は、各回路全体の各入力周波数の入力換算ノイズの積分値tinoiseを表し、“below t200”は、エミッタ接地帰還増幅回路100,100Aの入力換算ノイズの積分値tinoiseを表し、“below t210”は、エミッタ接地帰還増幅回路500,600の入力換算ノイズの積分値tinoiseを表している。   13 to 16 show the simulation results of the potential of the main node, the collector current of the main transistor, and the input conversion noise when the input resistance zi=50Ω is set in each common-emitter feedback amplifier circuit. . Here, "total equal input noise" represents the integrated value tinoise of the input referred noise of each input frequency of each circuit as a whole, and "below t200" is the integrated value of the input referred noise of the grounded-emitter feedback amplifier circuits 100 and 100A. “Below t210” represents an integrated value tinoise of input-equivalent noise of the grounded-emitter feedback amplifier circuits 500 and 600.

図13〜16から理解されるように、本発明に係るエミッタ接地帰還増幅回路100,100Aでは、初段のエミッタ接地のトランジスタxqa10のコレクタ電流Icは1.3mA以上となり、出力段増幅回路200の抵抗R34を0Ωおよび2Ωとすることができる。これにより、先行検討例のエミッタ接地帰還増幅回路500,600と比べて、入力換算ノイズを約2分の1まで低減できる。   As can be understood from FIGS. 13 to 16, in the grounded-emitter feedback amplifier circuits 100 and 100A according to the present invention, the collector current Ic of the first-emitter grounded transistor xqa10 is 1.3 mA or more, and the resistance of the output-stage amplifier circuit 200 is increased. R34 can be 0Ω and 2Ω. As a result, compared to the grounded-emitter feedback amplifier circuits 500 and 600 of the previously studied example, the input conversion noise can be reduced to about half.

なお、増幅器1において、“R34=2Ω”となっているのは、“R34=0”とした場合に、HSPICEのシミュレーションが収束しないことによる。これは、R34=0の場合に、エミッタ−ベース間の僅かの電流変化でコレクタ電流が大きく変化してしまうことが原因であり、R34に小さな値を設定することにより(本シミュレーションでは、2Ωとした。)、急激なコレクタ電流の変動が抑制され、シュミュレーションが収束しやすくなると推測される。   In the amplifier 1, “R34=2Ω” is set because the simulation of HSPICE does not converge when “R34=0”. This is because when R34=0, a small current change between the emitter and the base causes a large change in the collector current. By setting a small value for R34 (in this simulation, 2Ω is set). It is presumed that abrupt changes in collector current are suppressed and the simulation tends to converge.

以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。   Although the invention made by the present inventors has been specifically described based on the embodiments, the present invention is not limited thereto, and it goes without saying that various modifications can be made without departing from the scope of the invention. Yes.

例えば、トランジスタQ1〜Q10がInP DHBTである場合を例示したが、これらのトランジスタの一部または全部を、例えば、SHBT(Single HBT)や、通常のNPNバイポーラトランジスタ等に置き換えてもよい。   For example, the case where the transistors Q1 to Q10 are InP DHBTs is illustrated, but some or all of these transistors may be replaced with, for example, SHBT (Single HBT), a normal NPN bipolar transistor, or the like.

1,1A…増幅器、100,100A…エミッタ接地帰還増幅回路、200…出力段増幅回路、11…エミッタ接地増幅部、12…エミッタフォロア、Rf1,Rf2…帰還抵抗10、R2,R20,R34,R22,R32…抵抗、Rout…負荷抵抗、xqa201,xqa10,xqa20,xqa30,xqa22…トランジスタ、Cout…容量、Pin…入力端子、Pout…出力端子、t2,t200…ノード。   1, 1A... Amplifier, 100, 100A... Common emitter feedback amplifier circuit, 200... Output stage amplifier circuit, 11... Common emitter amplifier section, 12... Emitter follower, Rf1, Rf2... Feedback resistors 10, R2, R20, R34, R22 , R32... Resistance, Rout... Load resistance, xqa201, xqa10, xqa20, xqa30, xqa22... Transistor, Cout... Capacitance, Pin... Input terminal, Pout... Output terminal, t2, t200... Node.

Claims (3)

第1トランジスタを有し、前記第1トランジスタのベース電極に入力した信号を増幅してコレクタ電極から出力するエミッタ接地増幅部と、
前記第1トランジスタの前記ベース電極と前記第1トランジスタの前記コレクタ電極との間に接続された第1帰還抵抗と、
一端が電源に接続され、他端が前記第1トランジスタの前記コレクタ電極に接続された第1抵抗と、
第2トランジスタを有し、前記第1トランジスタの前記コレクタ電極から出力された信号を前記第2トランジスタのベース電極に入力し、前記第2トランジスタのエミッタ電極から出力するエミッタフォロア出力部と、
前記第2トランジスタの前記エミッタ電極と前記第1トランジスタの前記ベース電極との間に接続された第2帰還抵抗と、を有し、
前記第1トランジスタの前記ベース電極と前記第1トランジスタの前記コレクタ電極との間に前記第1帰還抵抗と直列に接続した第3トランジスタを更に有し、
前記第3トランジスタのコレクタ電極およびベース電極が、前記第1トランジスタの前記コレクタ電極と前記第2トランジスタの前記ベース電極が接続されるノードに接続されてダイオード接続とされ、
前記第1帰還抵抗の一端が、前記第3トランジスタのエミッタ電極に接続され、前記第1帰還抵抗の他端が、前記第1トランジスタのベース電極に接続され、
所定の値に固定された前記第1抵抗の抵抗値および前記電源の電圧に応じて、前記第1トランジスタのベース電極に入力される信号の周波数での入力抵抗が略50Ωとなるように、かつ前記第1トランジスタの前記コレクタ電極と前記第2トランジスタの前記ベース電極が接続されるノードの電圧が少なくとも1.43Vとなるように、前記第1帰還抵抗の抵抗値および前記第2帰還抵抗の抵抗値が設定されている
ことを特徴とするエミッタ接地帰還増幅回路。
A grounded-emitter amplifier having a first transistor, which amplifies a signal input to the base electrode of the first transistor and outputs the amplified signal from the collector electrode;
A first feedback resistor connected between the base electrode of the first transistor and the collector electrode of the first transistor;
A first resistor having one end connected to a power source and the other end connected to the collector electrode of the first transistor;
An emitter follower output section that has a second transistor, inputs the signal output from the collector electrode of the first transistor to the base electrode of the second transistor, and outputs the signal from the emitter electrode of the second transistor;
A second feedback resistor connected between the emitter electrode of the second transistor and the base electrode of the first transistor,
Further comprising a third transistor connected in series with the first feedback resistor between the base electrode of the first transistor and the collector electrode of the first transistor,
A collector electrode and a base electrode of the third transistor are connected to a node to which the collector electrode of the first transistor and the base electrode of the second transistor are connected, and are diode-connected;
One end of the first feedback resistor is connected to the emitter electrode of the third transistor, the other end of the first feedback resistor is connected to the base electrode of the first transistor,
In accordance with the resistance value of the first resistor fixed to a predetermined value and the voltage of the power supply, the input resistance at the frequency of the signal input to the base electrode of the first transistor is approximately 50Ω, and The resistance value of the first feedback resistor and the resistance value of the second feedback resistor are set so that the voltage of the node connecting the collector electrode of the first transistor and the base electrode of the second transistor becomes at least 1.43V. A grounded-emitter feedback amplifier circuit characterized by a set value.
請求項1に記載のエミッタ接地帰還増幅回路において、
前記第1トランジスタ、前記第2トランジスタ、および前記第3トランジスタは、バイポーラトランジスタである
ことを特徴とするエミッタ接地帰還増幅回路。
The grounded-emitter feedback amplifier circuit according to claim 1 ,
The grounded-emitter feedback amplifier circuit, wherein the first transistor, the second transistor, and the third transistor are bipolar transistors.
請求項1または2に記載のエミッタ接地帰還増幅回路を有する、光通信に用いるトランスインピーダンス増幅回路。 An emitter grounded feedback amplifier circuit according to claim 1 or 2, transimpedance amplifier circuit for use in optical communication.
JP2016083739A 2016-04-19 2016-04-19 Grounded emitter feedback amplifier circuit and transimpedance amplifier circuit Active JP6698413B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016083739A JP6698413B2 (en) 2016-04-19 2016-04-19 Grounded emitter feedback amplifier circuit and transimpedance amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016083739A JP6698413B2 (en) 2016-04-19 2016-04-19 Grounded emitter feedback amplifier circuit and transimpedance amplifier circuit

Publications (2)

Publication Number Publication Date
JP2017195464A JP2017195464A (en) 2017-10-26
JP6698413B2 true JP6698413B2 (en) 2020-05-27

Family

ID=60155077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016083739A Active JP6698413B2 (en) 2016-04-19 2016-04-19 Grounded emitter feedback amplifier circuit and transimpedance amplifier circuit

Country Status (1)

Country Link
JP (1) JP6698413B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468805A (en) * 1990-07-06 1992-03-04 Sumitomo Electric Ind Ltd Amplifier circuit
JP3047204B2 (en) * 1993-12-20 2000-05-29 日本電気エンジニアリング株式会社 Feedback amplifier circuit
JP3636569B2 (en) * 1996-07-01 2005-04-06 株式会社日立製作所 Optical transmission equipment
WO2005055416A1 (en) * 2003-12-03 2005-06-16 Matsushita Electric Industrial Co., Ltd. Photo-receiving pre-amplifier
JP5081678B2 (en) * 2008-03-24 2012-11-28 株式会社日立製作所 Optical signal receiving circuit
JP6461652B2 (en) * 2015-03-09 2019-01-30 株式会社東芝 Transimpedance circuit

Also Published As

Publication number Publication date
JP2017195464A (en) 2017-10-26

Similar Documents

Publication Publication Date Title
US10135395B2 (en) Power amplifier circuit
JP3158759B2 (en) Differential amplifier with enhanced common-mode stability
US7310017B2 (en) Operational amplifier circuit
US9716470B2 (en) Apparatus and methods for compensating an operational amplifier
CN108429541B (en) Predistorter for compensating for linearity of amplifier
US6496067B1 (en) Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers
US7049893B2 (en) Apparatus, methods and articles of manufacture for power amplifier control in a communication system
KR20020025701A (en) Amplifier circuit
US7405626B2 (en) Distributed amplifier having a variable terminal resistance
JP2019220873A (en) Power amplifier circuit
US10063199B2 (en) Buffer with increased headroom
US20020113656A1 (en) Amplifier
JP2009538552A (en) Gain control type low noise amplification means
US8174318B2 (en) Apparatus and method for providing linear transconductance amplification
US11817836B2 (en) Power amplifying module
JP2005101733A (en) Bias circuit
US20230155558A1 (en) Power amplifier circuit
US8130041B2 (en) Power amplifier device
JP6698413B2 (en) Grounded emitter feedback amplifier circuit and transimpedance amplifier circuit
WO2019082793A1 (en) High-frequency power amplification circuit and communication device
JP2019205006A (en) Power amplifier circuit
JP2006093906A (en) High-frequency power amplifier
US9998080B2 (en) Low voltage supply amplifier
US20030112070A1 (en) Differential amplifier
US20200067462A1 (en) High frequency amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200428

R150 Certificate of patent or registration of utility model

Ref document number: 6698413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150