JP6697679B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6697679B2 JP6697679B2 JP2016150639A JP2016150639A JP6697679B2 JP 6697679 B2 JP6697679 B2 JP 6697679B2 JP 2016150639 A JP2016150639 A JP 2016150639A JP 2016150639 A JP2016150639 A JP 2016150639A JP 6697679 B2 JP6697679 B2 JP 6697679B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- current
- converters
- output
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、並列接続された複数のＤＣ／ＤＣコンバータを備える電力変換装置に関する。 The present invention relates to a power conversion device including a plurality of DC/DC converters connected in parallel.
並列接続された複数のＤＣ／ＤＣコンバータを備え、共通の負荷に電力を供給する電力変換装置が知られている（例えば、特許文献１参照）。各ＤＣ／ＤＣコンバータは、共通の出力電圧が目標電圧に近づくように入力電圧を昇圧する。 There is known a power conversion device that includes a plurality of DC/DC converters connected in parallel and supplies power to a common load (see, for example, Patent Document 1). Each DC/DC converter boosts the input voltage so that the common output voltage approaches the target voltage.
このような電力変換装置では、各ＤＣ／ＤＣコンバータの素子のばらつきなどにより、各ＤＣ／ＤＣコンバータの出力電流などの電流にアンバランスが発生する恐れがある。過大な電流のアンバランスは好ましいものではない。 In such a power converter, an imbalance may occur in the current such as the output current of each DC/DC converter due to variations in the elements of each DC/DC converter. Excessive current imbalance is not desirable.
本発明はこうした状況に鑑みてなされたものであり、その目的は、各ＤＣ／ＤＣコンバータの電流のアンバランスを抑制できる電力変換装置を提供することにある。 The present invention has been made in view of such a situation, and an object thereof is to provide a power conversion device capable of suppressing the current imbalance of each DC/DC converter.
上記課題を解決するために、本発明のある態様の電力変換装置は、それぞれスイッチング素子を有する並列接続された複数のＤＣ／ＤＣコンバータと、複数のＤＣ／ＤＣコンバータの共通の出力電圧が目標電圧に近づくように複数のＤＣ／ＤＣコンバータのスイッチング素子のスイッチング周波数を制御すると共に、各ＤＣ／ＤＣコンバータの出力電流に応じてスイッチング素子のオン時間を個別に制御する制御部と、を備える。 In order to solve the above problems, a power converter according to an aspect of the present invention is configured such that a plurality of DC/DC converters each having a switching element and connected in parallel, and a common output voltage of the plurality of DC/DC converters is a target voltage. A control unit that controls the switching frequencies of the switching elements of the plurality of DC/DC converters so as to approach each of the DC/DC converters, and individually controls the ON time of the switching elements according to the output current of each DC/DC converter.
本発明によれば、各ＤＣ／ＤＣコンバータの電流のアンバランスを抑制できる。 According to the present invention, it is possible to suppress the current imbalance of each DC/DC converter.
図１は、本発明の実施形態に係る電力変換装置１の構成を概略的に示す図である。電力変換装置１は、並列接続された複数のＤＣ／ＤＣコンバータ１０−１〜１０−４と、複数の電流センサ２０−１〜２０−４と、制御部３０と、を備える。ここでは４台のＤＣ／ＤＣコンバータが設けられている一例について説明するが、台数は特に限定されない。
FIG. 1 is a diagram schematically showing a configuration of a
ＤＣ／ＤＣコンバータ１０−１〜１０−４のそれぞれの入力端子Ｔ１は、入力端子ＴＩ１に共通に接続されている。ＤＣ／ＤＣコンバータ１０−１〜１０−４のそれぞれの入力端子Ｔ２は、入力端子ＴＩ２に共通に接続されている。入力端子ＴＩ１と入力端子ＴＩ２との間には、図示しない直流電源などから直流電圧である入力電圧Ｖｉｎが供給される。 The input terminals T1 of the DC/DC converters 10-1 to 10-4 are commonly connected to the input terminal TI1. The input terminals T2 of the DC/DC converters 10-1 to 10-4 are commonly connected to the input terminal TI2. An input voltage Vin, which is a DC voltage, is supplied between the input terminal TI1 and the input terminal TI2 from a DC power supply (not shown) or the like.
ＤＣ／ＤＣコンバータ１０−１〜１０−４のそれぞれの出力端子Ｔ３は、出力端子ＴＯ１に共通に接続されている。ＤＣ／ＤＣコンバータ１０−１〜１０−４のそれぞれの出力端子Ｔ４は、出力端子ＴＯ２に共通に接続されている。出力端子ＴＯ１と出力端子ＴＯ２との間から、図示しない負荷に対して直流電圧である出力電圧Ｖｏｕｔが出力される。 The output terminals T3 of the DC/DC converters 10-1 to 10-4 are commonly connected to the output terminal TO1. The output terminals T4 of the DC/DC converters 10-1 to 10-4 are commonly connected to the output terminal TO2. An output voltage Vout, which is a DC voltage, is output to a load (not shown) from between the output terminal TO1 and the output terminal TO2.
ＤＣ／ＤＣコンバータ１０−１〜１０−４は、それぞれ、非対称ハーフブリッジ型のＬＬＣ方式ＤＣ／ＤＣコンバータであり、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに昇圧または降圧する。 The DC/DC converters 10-1 to 10-4 are respectively asymmetric half-bridge type LLC DC/DC converters, and step up or step down the input voltage Vin to the output voltage Vout.
ＤＣ／ＤＣコンバータ１０−１は、キャパシタＣｉｎと、スイッチング素子Ｑ１と、スイッチング素子Ｑ２と、キャパシタＣｒと、インダクタＬｒと、インダクタＬｍと、トランスＴｒと、キャパシタＣｄと、ダイオードＤ１と、ダイオードＤ２と、キャパシタＣｏｕｔと、駆動部１５とを含む。
The DC/DC converter 10-1 includes a capacitor Cin, a switching element Q1, a switching element Q2, a capacitor Cr, an inductor Lr, an inductor Lm, a transformer Tr, a capacitor Cd, a diode D1, and a diode D2. , A capacitor Cout, and a
キャパシタＣｉｎは、入力端子Ｔ１と入力端子Ｔ２との間に接続されている。スイッチング素子Ｑ１は、Ｎ型ＭＯＳトランジスタであり、入力端子Ｔ１に接続されたドレインと、駆動部１５から駆動信号Ｖｇ１が供給されるゲートと、ソースとを含む。スイッチング素子Ｑ２は、Ｎ型ＭＯＳトランジスタであり、スイッチング素子Ｑ１のソースに接続されたドレインと、駆動部１５から駆動信号Ｖｇ２が供給されるゲートと、入力端子Ｔ２に接続されたソースとを含む。スイッチング素子Ｑ１，Ｑ２は、ハーフブリッジ回路を構成している。
The capacitor Cin is connected between the input terminal T1 and the input terminal T2. The switching element Q1 is an N-type MOS transistor, and includes a drain connected to the input terminal T1, a gate to which the drive signal Vg1 is supplied from the
スイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインは、キャパシタＣｒの一端に接続されている。キャパシタＣｒの他端は、インダクタＬｒの一端に接続されている。インダクタＬｒの他端は、インダクタＬｍの一端に接続されている。インダクタＬｍの他端は、入力端子Ｔ２に接続されている。キャパシタＣｒとインダクタＬｒとインダクタＬｍは、ＬＬＣ共振回路を構成している。 The source of the switching element Q1 and the drain of the switching element Q2 are connected to one end of the capacitor Cr. The other end of the capacitor Cr is connected to one end of the inductor Lr. The other end of the inductor Lr is connected to one end of the inductor Lm. The other end of the inductor Lm is connected to the input terminal T2. The capacitor Cr, the inductor Lr, and the inductor Lm form an LLC resonance circuit.
トランスＴｒは、一次側コイルＣＯ１と、二次側コイルＣＯ２とを含む。一次側コイルＣＯ１の一端は、インダクタＬｍの一端に接続されている。一次側コイルＣＯ１の他端は、インダクタＬｍの他端に接続されている。 The transformer Tr includes a primary coil CO1 and a secondary coil CO2. One end of the primary coil CO1 is connected to one end of the inductor Lm. The other end of the primary coil CO1 is connected to the other end of the inductor Lm.
インダクタＬｒは、トランスＴｒの漏れインダクタンスであってもよいし、漏れインダクタンスにインダクタを組み合わせて構成してもよい。インダクタＬｍは、トランスＴｒの励磁インダクタンスであってもよいし、励磁インダクタンスにインダクタを組み合わせて構成してもよい。 The inductor Lr may be the leakage inductance of the transformer Tr, or may be configured by combining the leakage inductance with an inductor. The inductor Lm may be the exciting inductance of the transformer Tr, or may be configured by combining the exciting inductance with an inductor.
二次側コイルＣＯ２の一端は、出力端子Ｔ３に接続されている。二次側コイルＣＯ２の他端は、キャパシタＣｄの一端に接続されている。キャパシタＣｄの他端は、ダイオードＤ１のアノードとダイオードＤ２のカソードとに接続されている。ダイオードＤ１のカソードは、出力端子Ｔ３に接続されている。ダイオードＤ２のアノードは、出力端子Ｔ４に接続されている。キャパシタＣｏｕｔは、出力端子Ｔ３と出力端子Ｔ４との間に接続されている。キャパシタＣｄと、ダイオードＤ１と、ダイオードＤ２と、キャパシタＣｏｕｔは、倍電圧整流回路を構成している。倍電圧整流回路は、二次側コイルＣＯ２の電圧を整流して出力電圧Ｖｏｕｔを生成する。 One end of the secondary coil CO2 is connected to the output terminal T3. The other end of the secondary coil CO2 is connected to one end of the capacitor Cd. The other end of the capacitor Cd is connected to the anode of the diode D1 and the cathode of the diode D2. The cathode of the diode D1 is connected to the output terminal T3. The anode of the diode D2 is connected to the output terminal T4. The capacitor Cout is connected between the output terminal T3 and the output terminal T4. The capacitor Cd, the diode D1, the diode D2, and the capacitor Cout form a voltage doubler rectifier circuit. The voltage doubler rectifier circuit rectifies the voltage of the secondary coil CO2 to generate the output voltage Vout.
駆動部１５は、制御部３０から供給される周波数制御信号Ｓｆに従った周波数と、制御部３０から供給されるデューティ比制御信号Ｓｄ１に従ったデューティ比とを有する駆動信号Ｖｇ１，Ｖｇ２を生成し、駆動信号Ｖｇ１，Ｖｇ２によりスイッチング素子Ｑ１，Ｑ２を駆動する。駆動信号Ｖｇ１，Ｖｇ２は、矩形波である。
The
各ＤＣ／ＤＣコンバータ１０−２〜１０−４の構成は、ＤＣ／ＤＣコンバータ１０−１と同様であるため、図示および説明を省略する。 The configuration of each of the DC/DC converters 10-2 to 10-4 is the same as that of the DC/DC converter 10-1, and therefore illustration and description thereof are omitted.
電流センサ２０−１〜２０−４は、対応するＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４をそれぞれ検出し、制御部３０に出力する。電流センサ２０−１〜２０−４は、例えば変流器(ＣＴ：Current Transformer)である。
The current sensors 20-1 to 20-4 detect the output currents Io1 to Io4 of the corresponding DC/DC converters 10-1 to 10-4, respectively, and output them to the
制御部３０は、出力電圧Ｖｏｕｔと、電流センサ２０−１〜２０−４で検出された出力電流Ｉｏ１〜Ｉｏ４とに基づいて、ＤＣ／ＤＣコンバータ１０−１〜１０−４を制御する。制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４に同一の周波数制御信号Ｓｆを供給し、ＤＣ／ＤＣコンバータ１０−１〜１０−４にデューティ比制御信号Ｓｄ１〜Ｓｄ４を供給する。
The
制御部３０は、周波数制御信号Ｓｆによって、ＤＣ／ＤＣコンバータ１０−１〜１０−４の共通の出力電圧Ｖｏｕｔが目標電圧に近づくようにＤＣ／ＤＣコンバータ１０−１〜１０−４のスイッチング素子Ｑ１，Ｑ２のスイッチング周波数を制御する。ＤＣ／ＤＣコンバータ１０−１〜１０−４のそれぞれのスイッチング周波数は、実質的に等しい。
The
また、制御部３０は、デューティ比制御信号Ｓｄ１〜Ｓｄ４によって、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、各ＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を個別に制御する。即ち、制御部３０は、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１に応じてＤＣ／ＤＣコンバータ１０−１のスイッチング素子Ｑ１，Ｑ２のオン時間を制御する。制御部３０は、ＤＣ／ＤＣコンバータ１０−２の出力電流Ｉｏ２に応じてＤＣ／ＤＣコンバータ１０−２のスイッチング素子Ｑ１，Ｑ２のオン時間を制御する。制御部３０は、ＤＣ／ＤＣコンバータ１０−３の出力電流Ｉｏ３に応じてＤＣ／ＤＣコンバータ１０−３のスイッチング素子Ｑ１，Ｑ２のオン時間を制御する。制御部３０は、ＤＣ／ＤＣコンバータ１０−４の出力電流Ｉｏ４に応じてＤＣ／ＤＣコンバータ１０−４のスイッチング素子Ｑ１，Ｑ２のオン時間を制御する。
Further, the
具体的には、制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値以上の場合、当該ＤＣ／ＤＣコンバータの二次側コイルＣＯ２に電流が流れている期間に当該ＤＣ／ＤＣコンバータのスイッチング素子Ｑ１，Ｑ２がオフになるように当該スイッチング素子Ｑ１，Ｑ２のオン時間を制御する。所定電流値は、ＤＣ／ＤＣコンバータ１０−１〜１０−４の各素子の耐電流値などに基づいて、予め設定されている。
Specifically, when the output current of the DC/DC converter is equal to or more than a predetermined current value, the
より詳しくは、制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値未満の場合、当該ＤＣ／ＤＣコンバータのスイッチング素子Ｑ１，Ｑ２のオンデューティ比を基準値に制御する。基準値は、例えば約５０％である。また、制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値以上の場合、当該ＤＣ／ＤＣコンバータのスイッチング素子Ｑ１，Ｑ２のオンデューティ比を基準値未満の一定値に制御する。あるいは、制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値以上の場合、出力電流が大きいほどオンデューティ比を小さく制御してもよい。従って、出力電流Ｉｏ１〜Ｉｏ４に依存して、ＤＣ／ＤＣコンバータ１０−１〜１０−４のスイッチング素子Ｑ１，Ｑ２のオンデューティ比は、それぞれ実質的に等しい場合もあれば、異なる場合もある。
More specifically, when the output current of the DC/DC converter is less than a predetermined current value, the
制御部３０の構成は、ハードウェア資源とソフトウェア資源の協働、またはハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＦＰＧＡ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。
The configuration of the
次に、電力変換装置１の動作について説明する。ＤＣ／ＤＣコンバータ１０−１〜１０−４は、それぞれ同じ動作原理で動作する。そこで、１つのＤＣ／ＤＣコンバータ１０−１の動作について図２および図３（ａ），（ｂ）を参照して説明する。
Next, the operation of the
図２は、図１のＤＣ／ＤＣコンバータ１０−１の等価回路図である。図２では、スイッチング素子Ｑ１の寄生素子であるダイオードＤＱ１とキャパシタＣＱ１、および、スイッチング素子Ｑ２の寄生素子であるダイオードＤＱ２とキャパシタＣＱ２も図示されている。 FIG. 2 is an equivalent circuit diagram of the DC/DC converter 10-1 of FIG. In FIG. 2, a diode DQ1 and a capacitor CQ1 which are parasitic elements of the switching element Q1 and a diode DQ2 and a capacitor CQ2 which are parasitic elements of the switching element Q2 are also illustrated.
図３（ａ）は、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１が所定電流値未満の場合の図２の各部の信号を示す波形図である。図３（ｂ）は、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１が所定電流値以上の場合の図２の各部の信号を示す波形図である。 FIG. 3A is a waveform diagram showing signals of the respective parts of FIG. 2 when the output current Io1 of the DC/DC converter 10-1 is less than the predetermined current value. FIG. 3B is a waveform diagram showing signals of respective parts in FIG. 2 when the output current Io1 of the DC/DC converter 10-1 is equal to or higher than a predetermined current value.
まず、図３（ａ）に示す、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１が所定電流値未満の場合について説明する。この場合、制御部３０は、スイッチング素子Ｑ１，Ｑ２のオンデューティ比、即ち駆動信号Ｖｇ１，Ｖｇ２のオンデューティ比を約５０％に制御している。
First, a case where the output current Io1 of the DC/DC converter 10-1 shown in FIG. 3A is less than a predetermined current value will be described. In this case, the
時刻ｔ１において、駆動信号Ｖｇ１はローレベルからハイレベルに立ち上がり、駆動信号Ｖｇ２はハイレベルからローレベルに立ち下がる。これにより、スイッチング素子Ｑ１はオンし、スイッチング素子Ｑ２はオフする。したがって、スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１はほぼ０Ｖになり、スイッチング素子Ｑ２のドレイン・ソース間電圧Ｖｄｓ２は正の電圧になる。 At time t1, the drive signal Vg1 rises from low level to high level, and the drive signal Vg2 falls from high level to low level. As a result, the switching element Q1 turns on and the switching element Q2 turns off. Therefore, the drain-source voltage Vds1 of the switching element Q1 becomes approximately 0V, and the drain-source voltage Vds2 of the switching element Q2 becomes a positive voltage.
このとき、図２に示すように、一次側の電流Ｉ１は、電源、スイッチング素子Ｑ１、キャパシタＣｒ、インダクタＬｒ、一次側コイルＣＯ１、電源の順番に流れる。二次側の電流ＩＣｄは、二次側コイルＣＯ２、キャパシタＣｏｕｔ、ダイオードＤ２、キャパシタＣｄ、二次側コイルＣＯ２の順番に流れる。 At this time, as shown in FIG. 2, the primary side current I1 flows in the order of the power source, the switching element Q1, the capacitor Cr, the inductor Lr, the primary side coil CO1, and the power source. The secondary-side current ICd flows in the order of the secondary-side coil CO2, the capacitor Cout, the diode D2, the capacitor Cd, and the secondary-side coil CO2.
このときの一次側の電流Ｉ１と二次側の電流ＩＣｄは、共振電流である。そのため、スイッチング素子Ｑ１のドレイン電流Ｉｄ１と、電流ＩＣｄは、図３（ａ）に示すように正弦波状に変化する。また、このときインダクタＬｍには、図２に示す経路で励磁電流ＩＬｍが流れている。 The primary side current I1 and the secondary side current ICd at this time are resonance currents. Therefore, the drain current Id1 of the switching element Q1 and the current ICd change sinusoidally as shown in FIG. At this time, the exciting current ILm is flowing through the inductor Lm through the path shown in FIG.
次に、時刻ｔ２において、キャパシタＣｒとインダクタＬｒによる共振が終了し、共振電流が０になる。そのため、ドレイン電流Ｉｄ１は、インダクタＬｍの励磁電流と等しくなり、電流ＩＣｄは、ほぼ０になる。時刻ｔ２以降も励磁電流ＩＬｍが流れ続ける。 Next, at time t2, the resonance caused by the capacitor Cr and the inductor Lr ends, and the resonance current becomes zero. Therefore, the drain current Id1 becomes equal to the exciting current of the inductor Lm, and the current ICd becomes almost zero. The exciting current ILm continues to flow after time t2.
次に、時刻ｔ３において、駆動信号Ｖｇ１はハイレベルからローレベルに立ち下がり、駆動信号Ｖｇ２はローレベルからハイレベルに立ち上がる。これにより、スイッチング素子Ｑ１はオフし、スイッチング素子Ｑ２はオンする。したがって、スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１は正の電圧になり、スイッチング素子Ｑ２のドレイン・ソース間電圧Ｖｄｓ２はほぼ０Ｖになる。このとき、スイッチング素子Ｑ２のドレイン電流Ｉｄ２と、電流ＩＣｄは、図３（ａ）に示すように正弦波状に変化する。 Next, at time t3, the drive signal Vg1 falls from the high level to the low level, and the drive signal Vg2 rises from the low level to the high level. As a result, the switching element Q1 is turned off and the switching element Q2 is turned on. Therefore, the drain-source voltage Vds1 of the switching element Q1 becomes a positive voltage, and the drain-source voltage Vds2 of the switching element Q2 becomes approximately 0V. At this time, the drain current Id2 of the switching element Q2 and the current ICd change sinusoidally as shown in FIG.
次に、時刻ｔ４において、キャパシタＣｒとインダクタＬｒによる共振が終了し、共振電流が０になる。そのため、ドレイン電流Ｉｄ２は、インダクタＬｍの励磁電流と等しくなり、電流ＩＣｄは、ほぼ０になる。 Next, at time t4, the resonance caused by the capacitor Cr and the inductor Lr ends, and the resonance current becomes zero. Therefore, the drain current Id2 becomes equal to the exciting current of the inductor Lm, and the current ICd becomes almost zero.
時刻ｔ５以降は、時刻ｔ１以降と同様に動作する。このような動作により、入力電圧Ｖｉｎは異なる値の出力電圧Ｖｏｕｔに変換される。 After time t5, the operation is similar to that after time t1. By such an operation, the input voltage Vin is converted into the output voltage Vout having a different value.
続いて、図３（ｂ）に示す、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１が所定電流値以上の場合について説明する。この場合、制御部３０は、スイッチング素子Ｑ１，Ｑ２のオンデューティ比を５０％未満の一定値に制御する。なお、ここでの駆動信号Ｖｇ１，Ｖｇ２の周波数は、図３（ａ）の場合の周波数と等しい。
Subsequently, a case where the output current Io1 of the DC/DC converter 10-1 shown in FIG. 3B is equal to or larger than a predetermined current value will be described. In this case, the
時刻ｔ１から、時刻ｔ２より前の時刻ｔ２ａまでの動作は、図３（ａ）と同じである。時刻ｔ２ａにおいて、駆動信号Ｖｇ１はハイレベルからローレベルに立ち下がる。即ち、駆動信号Ｖｇ１のオンデューティ比は、５０％未満になっている。これにより、二次側コイルＣＯ２に電流ＩＣｄが流れている期間にスイッチング素子Ｑ１がオンからオフに強制的に切り替わる。よって、共振電流が０になり、ドレイン電流Ｉｄ１は減少してインダクタＬｍの励磁電流と等しくなる。そのため、電流ＩＣｄは、時刻ｔ２ａにおいてほぼ０に減少する。 The operation from time t1 to time t2a before time t2 is the same as that in FIG. At time t2a, the drive signal Vg1 falls from high level to low level. That is, the on-duty ratio of the drive signal Vg1 is less than 50%. As a result, the switching element Q1 is forcibly switched from on to off while the current ICd is flowing in the secondary coil CO2. Therefore, the resonance current becomes 0, and the drain current Id1 decreases and becomes equal to the exciting current of the inductor Lm. Therefore, the current ICd decreases to almost 0 at time t2a.
時刻ｔ２から、時刻ｔ４より前の時刻ｔ４ａまでの動作は、図３（ａ）と同じである。時刻ｔ４ａにおいて、駆動信号Ｖｇ２はハイレベルからローレベルに立ち下がる。即ち、駆動信号Ｖｇ２のオンデューティ比も、５０％未満になっている。これにより、二次側コイルＣＯ２に電流ＩＣｄが流れている期間にスイッチング素子Ｑ２がオンからオフに強制的に切り替わる。よって、共振電流が０になり、ドレイン電流Ｉｄ２は減少してインダクタＬｍの励磁電流と等しくなる。そのため、電流ＩＣｄは、時刻ｔ４ａにおいてほぼ０に減少する。 The operation from time t2 to time t4a before time t4 is the same as in FIG. At time t4a, the drive signal Vg2 falls from the high level to the low level. That is, the on-duty ratio of the drive signal Vg2 is also less than 50%. As a result, the switching element Q2 is compulsorily switched from on to off while the current ICd is flowing through the secondary coil CO2. Therefore, the resonance current becomes 0, the drain current Id2 decreases, and becomes equal to the exciting current of the inductor Lm. Therefore, the current ICd decreases to almost 0 at time t4a.
時刻ｔ５以降は、時刻ｔ１以降と同様に動作する。このような動作により、入力電圧Ｖｉｎは異なる値の出力電圧Ｖｏｕｔに変換される。 After time t5, the operation is similar to that after time t1. By such an operation, the input voltage Vin is converted into the output voltage Vout having a different value.
以上から、図３（ａ）と比較して、図３（ｂ）では電流ＩＣｄが流れる期間を短くすることができ、その結果、電流ＩＣｄの積分値を減少させ、出力電流Ｉｏ１を減少させることができる。したがって、ＤＣ／ＤＣコンバータ１０−１の出力電流Ｉｏ１が所定電流値以上の場合に、その出力電流Ｉｏ１を減少させることができ、出力電流Ｉｏ１〜Ｉｏ４のアンバランスを抑制できる。 From the above, as compared with FIG. 3A, the period during which the current ICd flows can be shortened in FIG. 3B, and as a result, the integrated value of the current ICd can be reduced and the output current Io1 can be reduced. You can Therefore, when the output current Io1 of the DC/DC converter 10-1 is equal to or larger than the predetermined current value, the output current Io1 can be reduced and the imbalance of the output currents Io1 to Io4 can be suppressed.
このように本実施形態によれば、ＤＣ／ＤＣコンバータ１０−１〜１０−４毎に、各ＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を個別に制御している。そのため、各ＤＣ／ＤＣコンバータ１０−１〜１０−４に素子のばらつきなどが存在していても、各ＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４や電流Ｉ１，ＩＣｄのアンバランスを抑制できる。これにより、素子の耐電流を超えた電流による素子の破壊と、効率の低下などを抑制できる。 As described above, according to the present embodiment, the switching elements Q1 and Q2 are set for each of the DC/DC converters 10-1 to 10-4 according to the output currents Io1 to Io4 of the DC/DC converters 10-1 to 10-4. The on-time of is controlled individually. Therefore, even if there are variations in elements among the DC/DC converters 10-1 to 10-4, the output currents Io1 to Io4 and the currents I1 and ICd of the DC/DC converters 10-1 to 10-4 are different. Unbalance can be suppressed. As a result, it is possible to suppress destruction of the element due to a current exceeding the withstand current of the element and a reduction in efficiency.
また、２つのスイッチング素子Ｑ１，Ｑ２のオン時間を制御しているので、スイッチング素子Ｑ１からトランスＴｒに供給されるエネルギーと、スイッチング素子Ｑ２からトランスＴｒに供給されるエネルギーとのバランスをとることができる。従って、トランスＴｒの偏磁現象を抑制できる。 Further, since the ON times of the two switching elements Q1 and Q2 are controlled, the energy supplied from the switching element Q1 to the transformer Tr and the energy supplied from the switching element Q2 to the transformer Tr can be balanced. it can. Therefore, the demagnetization phenomenon of the transformer Tr can be suppressed.
以上、本発明について、実施形態をもとに説明した。この実施形態は例示であり、それらの各構成要素あるいは各処理プロセスの組合せにいろいろな変形例が可能なこと、また、そうした変形例も本発明の範囲にあることは当業者に理解されるところである。 The present invention has been described above based on the embodiment. It should be understood by those skilled in the art that this embodiment is an exemplification, that various modifications can be made to the combination of each constituent element or each processing process, and that such modifications are within the scope of the present invention. is there.
例えば、以上の実施形態では、電流センサ２０−１〜２０−４は各ＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４を検出する一例について説明したが、これに限らない。例えば、電流センサ２０−１〜２０−４は、各ＤＣ／ＤＣコンバータ１０−１〜１０−４のトランスＴｒの二次側コイルＣＯ２に流れる電流ＩＣｄを検出してもよいし、トランスＴｒの一次側コイルＣＯ１に流れる電流Ｉ１を検出してもよい。そして、制御部３０は、各ＤＣ／ＤＣコンバータ１０−１〜１０−４の電流ＩＣｄまたは電流Ｉ１に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を個別に制御してもよい。ＤＣ／ＤＣコンバータ１０−１において電流ＩＣｄと電流Ｉ１は出力電流Ｉｏ１に対応している。他のＤＣ／ＤＣコンバータ１０−２〜１０−３においても同様である。そのため、制御部３０が各ＤＣ／ＤＣコンバータ１０−１〜１０−４の電流ＩＣｄまたは電流Ｉ１に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を個別に制御することは、各ＤＣ／ＤＣコンバータ１０−１〜１０−４の出力電流Ｉｏ１〜Ｉｏ４に応じてスイッチング素子Ｑ１，Ｑ２のオン時間を個別に制御することと等価である。この変形例でも、以上の実施形態と同様の効果が得られる。
For example, in the above embodiment, an example in which the current sensors 20-1 to 20-4 detect the output currents Io1 to Io4 of the DC/DC converters 10-1 to 10-4 has been described, but the present invention is not limited to this. For example, the current sensors 20-1 to 20-4 may detect the current ICd flowing in the secondary coil CO2 of the transformer Tr of each DC/DC converter 10-1 to 10-4, or the primary of the transformer Tr. The current I1 flowing through the side coil CO1 may be detected. Then, the
また、以上の実施形態では制御部３０はスイッチング素子Ｑ１とＱ２の両方のオンデューティ比を制御する一例について説明したが、これに限らない。例えば、制御部３０はスイッチング素子Ｑ１とＱ２の何れか一方のオンデューティ比を制御してもよい。この変形例では、より簡単に制御を行うことができる。
Further, in the above embodiment, an example in which the
また、ＤＣ／ＤＣコンバータ１０−１〜１０−４において、駆動信号Ｖｇ１はそれぞれ同位相であり、駆動信号Ｖｇ２はそれぞれ同位相であってもよいし、駆動信号Ｖｇ１はそれぞれ所定の位相差を有し、駆動信号Ｖｇ２はそれぞれ所定の位相差を有してもよい。位相差を有する場合では、ＤＣ／ＤＣコンバータ１０−１〜１０−４において、各スイッチング素子Ｑ１がそれぞれ異なるタイミングでオンし、各スイッチング素子Ｑ２がそれぞれ異なるタイミングでオンする。そのため、出力電流Ｉｏ１〜Ｉｏ４がそれぞれ位相差を有するようになるので、出力電流Ｉｏ１〜Ｉｏ４の総和である出力電流Ｉｏｕｔの変動量の大きさを、同位相の場合よりも小さくすることができる。従って、各キャパシタＣｏｕｔの容量値を同位相の場合よりも小さくできる。 Further, in the DC/DC converters 10-1 to 10-4, the drive signals Vg1 may have the same phase, the drive signals Vg2 may have the same phase, and the drive signals Vg1 may have a predetermined phase difference. However, the drive signals Vg2 may have a predetermined phase difference. When there is a phase difference, in the DC/DC converters 10-1 to 10-4, each switching element Q1 is turned on at a different timing, and each switching element Q2 is turned on at a different timing. Therefore, the output currents Io1 to Io4 have a phase difference, respectively. Therefore, the magnitude of variation of the output current Iout, which is the sum of the output currents Io1 to Io4, can be made smaller than that in the case of the same phase. Therefore, the capacitance value of each capacitor Cout can be made smaller than in the case of the same phase.
さらに、以上の実施形態ではＤＣ／ＤＣコンバータ１０−１〜１０−４の入力端子を共通に接続する一例について説明したが、これに限らない。ＤＣ／ＤＣコンバータ１０−１〜１０−４の入力端子を共通に接続せず、ＤＣ／ＤＣコンバータ１０−１〜１０−４にそれぞれ異なる直流電源を接続してもよい。この変形例では、直流電源としてマルチストリング型の太陽電池などを用いることができる。 Furthermore, in the above embodiment, an example in which the input terminals of the DC/DC converters 10-1 to 10-4 are commonly connected has been described, but the present invention is not limited to this. The DC/DC converters 10-1 to 10-4 may not be commonly connected to the input terminals, but different DC power supplies may be connected to the DC/DC converters 10-1 to 10-4. In this modification, a multi-string solar cell or the like can be used as the DC power supply.
また、ＤＣ／ＤＣコンバータ１０−１〜１０−４は、ＬＬＣ方式ＤＣ／ＤＣコンバータであれば具体的な回路形式は特に限定されない。即ち、スイッチング回路としてハーフブリッジ回路を用いた一例について説明したが、例えばフルブリッジ回路を用いてもよい。二次側の整流回路の回路形式も特に限定されない。スイッチング素子は、ＩＧＢＴなどの他のスイッチング素子でもよい。 Further, the DC/DC converters 10-1 to 10-4 are not particularly limited in specific circuit form as long as they are LLC type DC/DC converters. That is, although an example in which a half bridge circuit is used as a switching circuit has been described, a full bridge circuit may be used, for example. The circuit type of the secondary side rectifier circuit is not particularly limited. The switching element may be another switching element such as an IGBT.
また、制御部３０によるオンデューティ比の制御方法も特に限定されない。また、制御部３０は、ＤＣ／ＤＣコンバータ１０−１〜１０−４の何れかに組み込んでもよいし、複数の制御部３０を設け、各制御部３０が対応するＤＣ／ＤＣコンバータを制御してもよい。これらの変形例では、独立した制御部３０を設ける必要がない。
Further, the control method of the on-duty ratio by the
なお、実施の形態は、以下の項目によって特定されてもよい。 The embodiment may be specified by the following items.
［項目１］
それぞれスイッチング素子（Ｑ１，Ｑ２）を有する並列接続された複数のＤＣ／ＤＣコンバータ（１０−１〜１０−４）と、
前記複数のＤＣ／ＤＣコンバータ（１０−１〜１０−４）の共通の出力電圧（Ｖｏｕｔ）が目標電圧に近づくように前記複数のＤＣ／ＤＣコンバータ（１０−１〜１０−４）のスイッチング素子（Ｑ１，Ｑ２）のスイッチング周波数を制御すると共に、各ＤＣ／ＤＣコンバータ（１０−１〜１０−４）の出力電流（Ｉｏ１〜Ｉｏ４）に応じてスイッチング素子（Ｑ１，Ｑ２）のオン時間を個別に制御する制御部（３０）と、
を備えることを特徴とする電力変換装置（１）。
［項目２］
各ＤＣ／ＤＣコンバータ（１０−１〜１０−４）は、前記スイッチング素子（Ｑ１，Ｑ２）に接続された一次側コイル（ＣＯ１）と、前記出力電圧（Ｖｏｕｔ）を生成する整流回路（Ｃｄ，Ｄ１，Ｄ２，Ｃｏｕｔ）に接続される二次側コイル（ＣＯ２）とを含むトランス（Ｔｒ）を有し、
前記制御部（３０）は、ＤＣ／ＤＣコンバータ（１０−１〜１０−４）毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値以上の場合、当該ＤＣ／ＤＣコンバータの二次側コイル（ＣＯ２）に電流が流れている期間に当該ＤＣ／ＤＣコンバータのスイッチング素子（Ｑ１，Ｑ２）がオフになるように当該スイッチング素子（Ｑ１，Ｑ２）のオン時間を制御する、ことを特徴とする項目１に記載の電力変換装置（１）。
［項目３］
各ＤＣ／ＤＣコンバータ（１０−１〜１０−４）は、ブリッジ回路を構成する複数のスイッチング素子（Ｑ１，Ｑ２）を有し、
前記制御部（３０）は、ＤＣ／ＤＣコンバータ（１０−１〜１０−４）毎に、ＤＣ／ＤＣコンバータの出力電流に応じて当該ＤＣ／ＤＣコンバータの少なくとも１つのスイッチング素子（Ｑ１，Ｑ２）のオン時間を制御する、ことを特徴とする項目１または２に記載の電力変換装置（１）。
［項目４］
対応するＤＣ／ＤＣコンバータ（１０−１〜１０−４）の出力電流（Ｉｏ１〜Ｉｏ４）をそれぞれ検出し、前記制御部（３０）に出力する複数の電流センサ（２０−１〜２０−４）を備えることを特徴とする項目１から３のいずれか一項目に記載の電力変換装置（１）。
[Item 1]
A plurality of DC/DC converters (10-1 to 10-4) connected in parallel each having a switching element (Q1, Q2),
Switching elements of the plurality of DC/DC converters (10-1 to 10-4) so that a common output voltage (Vout) of the plurality of DC/DC converters (10-1 to 10-4) approaches a target voltage. While controlling the switching frequency of (Q1, Q2), the ON time of the switching element (Q1, Q2) is individually set according to the output current (Io1 to Io4) of each DC/DC converter (10-1 to 10-4). A control unit (30) for controlling
An electric power converter (1) comprising:
[Item 2]
Each DC/DC converter (10-1 to 10-4) has a primary side coil (CO1) connected to the switching element (Q1, Q2) and a rectifier circuit (Cd, Cd, which generates the output voltage (Vout)). A transformer (Tr) including a secondary coil (CO2) connected to D1, D2, Cout),
The control unit (30), for each of the DC/DC converters (10-1 to 10-4), when the output current of the DC/DC converter is equal to or more than a predetermined current value, the secondary side coil of the DC/DC converter ( The ON time of the switching element (Q1, Q2) is controlled so that the switching element (Q1, Q2) of the DC/DC converter is turned off during the period when a current is flowing through (CO2). The power converter (1) according to 1.
[Item 3]
Each DC/DC converter (10-1 to 10-4) has a plurality of switching elements (Q1, Q2) forming a bridge circuit,
The control unit (30), for each of the DC/DC converters (10-1 to 10-4), according to the output current of the DC/DC converter, at least one switching element (Q1, Q2) of the DC/DC converter. 3. The power conversion device (1) according to
[Item 4]
A plurality of current sensors (20-1 to 20-4) for detecting the output currents (Io1 to Io4) of the corresponding DC/DC converters (10-1 to 10-4) and outputting them to the control unit (30). The power conversion device (1) according to any one of
１…電力変換装置、１０−１〜１０−４…ＤＣ／ＤＣコンバータ、２０−１〜２０−４…電流センサ、３０…制御部、Ｑ１…スイッチング素子、Ｑ２…スイッチング素子、ＣＯ１…一次側コイル、ＣＯ２…二次側コイル、Ｔｒ…トランス。
DESCRIPTION OF
Claims (3)
前記複数のＤＣ／ＤＣコンバータの共通の出力電圧が目標電圧に近づくように前記複数のＤＣ／ＤＣコンバータのスイッチング素子のスイッチング周波数を制御すると共に、各ＤＣ／ＤＣコンバータの出力電流に応じてスイッチング素子のオン時間を個別に制御する制御部と、
を備え、
各ＤＣ／ＤＣコンバータは、前記スイッチング素子に接続された一次側コイルと、前記出力電圧を生成する整流回路に接続される二次側コイルとを含むトランスを有し、
前記制御部は、ＤＣ／ＤＣコンバータ毎に、ＤＣ／ＤＣコンバータの出力電流が所定電流値以上の場合、当該ＤＣ／ＤＣコンバータの二次側コイルに電流が流れている期間に当該ＤＣ／ＤＣコンバータのスイッチング素子がオフになるように当該スイッチング素子のオン時間を制御する、ことを特徴とする電力変換装置。 A plurality of parallel connected DC/DC converters each having a switching element,
The switching frequency of the switching elements of the plurality of DC/DC converters is controlled so that the common output voltage of the plurality of DC/DC converters approaches a target voltage, and the switching elements are controlled according to the output current of each DC/DC converter. A control unit that individually controls the on time of
Equipped with
Each DC/DC converter has a transformer including a primary side coil connected to the switching element, and a secondary side coil connected to a rectifier circuit that generates the output voltage,
The control unit, for each DC/DC converter, when the output current of the DC/DC converter is equal to or more than a predetermined current value, the DC/DC converter in the period in which the current flows in the secondary coil of the DC/DC converter. The power conversion device is characterized in that the on time of the switching element is controlled so that the switching element is turned off .
前記制御部は、ＤＣ／ＤＣコンバータ毎に、ＤＣ／ＤＣコンバータの出力電流に応じて当該ＤＣ／ＤＣコンバータの少なくとも１つのスイッチング素子のオン時間を制御する、ことを特徴とする請求項１に記載の電力変換装置。 Each DC/DC converter has a plurality of switching elements that form a bridge circuit,
Wherein, for each DC / DC converter, according to claim 1 for controlling the on-time of at least one switching element of the DC / DC converter in accordance with the DC / DC converter output current, it is characterized by Power converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016150639A JP6697679B2 (en) | 2016-07-29 | 2016-07-29 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016150639A JP6697679B2 (en) | 2016-07-29 | 2016-07-29 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018019578A JP2018019578A (en) | 2018-02-01 |
| JP6697679B2 true JP6697679B2 (en) | 2020-05-27 |
Family
ID=61082183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016150639A Active JP6697679B2 (en) | 2016-07-29 | 2016-07-29 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6697679B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020039228A (en) | 2018-09-05 | 2020-03-12 | 本田技研工業株式会社 | Voltage conversion device |
| WO2020129122A1 (en) * | 2018-12-17 | 2020-06-25 | 富士電機株式会社 | Dc-dc converter |
-
2016
- 2016-07-29 JP JP2016150639A patent/JP6697679B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018019578A (en) | 2018-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4525817B2 (en) | Switching power supply | |
| US10476395B2 (en) | Voltage converting system and method of using the same | |
| US10116233B2 (en) | Hybrid full bridge-voltage doubler rectifier and single stage LLC converter thereof | |
| Kim et al. | On/off control of boost PFC converters to improve light-load efficiency in paralleled power supply units for servers | |
| US20170054379A1 (en) | Current resonant type dc voltage converter, control integrated circuit, and current resonant type dc voltage conversion method | |
| JP2010213430A (en) | Power supply device, hard disk device, and method for switching power supply device | |
| US11159090B2 (en) | Synchronous rectification of LLC converters based on homopolarity | |
| Lee et al. | A new asymmetrical half-bridge converter with zero DC-offset current in transformer | |
| KR102136564B1 (en) | Power supply apparatus and driving method thereof | |
| JP2010252553A (en) | Power factor improving converter | |
| JP2008289228A (en) | Power conversion device | |
| US9698671B2 (en) | Single-stage AC-to-DC converter with variable duty cycle | |
| JP2018166389A (en) | Electric power conversion system | |
| JP5280766B2 (en) | DCDC converter, switching power supply and uninterruptible power supply | |
| JP2011130577A (en) | Dc power supply unit | |
| US20130286699A1 (en) | Power supplying apparatus, method of operating the same, and solar power generation system including the same | |
| JP6481464B2 (en) | Current resonance type converter | |
| JP6697679B2 (en) | Power converter | |
| JP2013236428A (en) | Dc conversion device | |
| US20150092455A1 (en) | Integrated magnetic circuit and method of reducing magnetic density by shifting phase | |
| US20090129122A1 (en) | Power supply device for arc apparatus | |
| JP2007097320A (en) | Power conversion circuit | |
| JP6963930B2 (en) | DC / DC converter | |
| JP5241571B2 (en) | Switching power supply | |
| JP6112747B2 (en) | Power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200408 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6697679 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |