JP6686607B2 - Receiver, information processing method, program, and demodulation chip - Google Patents

Receiver, information processing method, program, and demodulation chip Download PDF

Info

Publication number
JP6686607B2
JP6686607B2 JP2016062609A JP2016062609A JP6686607B2 JP 6686607 B2 JP6686607 B2 JP 6686607B2 JP 2016062609 A JP2016062609 A JP 2016062609A JP 2016062609 A JP2016062609 A JP 2016062609A JP 6686607 B2 JP6686607 B2 JP 6686607B2
Authority
JP
Japan
Prior art keywords
frequency
conversion
unit
local oscillator
demodulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016062609A
Other languages
Japanese (ja)
Other versions
JP2017175569A (en
Inventor
啓吾 文仙
啓吾 文仙
野田　誠
誠 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016062609A priority Critical patent/JP6686607B2/en
Publication of JP2017175569A publication Critical patent/JP2017175569A/en
Application granted granted Critical
Publication of JP6686607B2 publication Critical patent/JP6686607B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本技術は、受信装置、情報処理方法、プログラム、および復調チップに関し、特に、IQインバランスの補償に用いられる局部発振器のフリーラン周波数を容易に特定することができるようにした受信装置、情報処理方法、プログラム、および復調チップに関する。   The present technology relates to a receiving device, an information processing method, a program, and a demodulation chip, and in particular, to a receiving device and an information processing device capable of easily specifying a free-run frequency of a local oscillator used for IQ imbalance compensation. A method, a program, and a demodulation chip.

無線や有線の搬送波通信方式において直交変復調技術が採用されている。   Orthogonal modulation / demodulation technology is used in wireless or wired carrier communication systems.

送信側においては、同相（Ｉ）成分及び直交（Ｑ）成分を有するベースバンド(Baseband(BB))信号が、送信側キャリアを用いて直交変調され、Ｉ成分及びＱ成分を有するRadio Frequency(RF)信号に周波数変換（アップコンバート）される。送信側キャリアは、局部発振器(Local Oscillator(LO))で生成された、90°ずれた位相を持つ２つの正弦波の信号である。RF信号は、増幅器やアンテナ等を介して、例えば電波として空間へ送信される。   On the transmission side, a baseband (Baseband (BB)) signal having an in-phase (I) component and a quadrature (Q) component is quadrature-modulated using a transmission-side carrier, and a Radio Frequency (RF) having an I component and a Q component is obtained. ) The signal is frequency-converted (up-converted). The transmission side carrier is a signal of two sine waves having a phase shifted by 90 °, which is generated by a local oscillator (Local Oscillator (LO)). The RF signal is transmitted to the space as an electric wave, for example, via an amplifier, an antenna and the like.

一方、受信側においては、RF信号が、局部発振器からの受信側キャリアを用いて直交復調され、BB信号に周波数変換（ダウンコンバート）される。   On the other hand, on the receiving side, the RF signal is quadrature demodulated using the receiving side carrier from the local oscillator and frequency-converted (down-converted) into a BB signal.

ところで、直交変復調器がアナログ回路で構成されている場合、温度、製造のばらつき、経年・経時変化などにより回路特性が変化する。この変化により、局部発振器で生成される２つの正弦波の位相関係が90°からずれるIQインバランス（IQ位相誤差）が発生する。   By the way, when the quadrature modulator / demodulator is composed of an analog circuit, the circuit characteristics change due to temperature, manufacturing variations, aging and aging. This change causes an IQ imbalance (IQ phase error) in which the phase relationship between the two sine waves generated by the local oscillator deviates from 90 °.

IQインバランスが発生した場合、bit-error rate（BER）等の通信品質が劣化する。一般的に、変復調の多値度が高くなるほどこの劣化の程度は大きくなる。   When IQ imbalance occurs, communication quality such as bit-error rate (BER) deteriorates. In general, the higher the multi-level degree of modulation / demodulation, the greater the degree of this deterioration.

特許文献１には、IQインバランス量を検出する技術が開示されている。非特許文献１には、局部発振器のフリーラン周波数を調整することでIQインバランスを補償する技術が開示されている。   Patent Document 1 discloses a technique for detecting an IQ imbalance amount. Non-Patent Document 1 discloses a technique of compensating for IQ imbalance by adjusting the free-run frequency of a local oscillator.

特開２０１５−１８６２３６号公報JP, 2005-186236, A

Kondo S, et al. "A 60-GHz CMOS direct-conversion transmitter with injection-locking I/Q calibration", Microwave Integrated Circuits Conference (EuMIC), 2013 European, On page(s): 300 - 303, Volume: Issue: , 6-8 Oct. 2013Kondo S, et al. "A 60-GHz CMOS direct-conversion transmitter with injection-locking I / Q calibration", Microwave Integrated Circuits Conference (EuMIC), 2013 European, On page (s): 300-303, Volume: Issue. :, 6-8 Oct. 2013

IQインバランスを補償するためには局部発振器のフリーラン周波数を予め特定しておく必要がある。   In order to compensate IQ imbalance, it is necessary to specify the free-run frequency of the local oscillator in advance.

例えば、スペクトラムアナライザなどの測定器を用いることで局部発振器のフリーラン周波数を測定することができるが、この方法では、高価な測定器を多数用意する必要がある。変復調器が60GHz帯などの高周波の帯域を用いた無線通信を行うものである場合、それに対応可能な測定器が必要になり、コストがよりかかってしまう。   For example, the free-run frequency of the local oscillator can be measured by using a measuring instrument such as a spectrum analyzer, but this method requires a large number of expensive measuring instruments to be prepared. If the modulator / demodulator performs wireless communication using a high frequency band such as the 60 GHz band, a measuring instrument that can support it is required, resulting in higher cost.

本技術はこのような状況に鑑みてなされたものであり、IQインバランスの補償に用いられる局部発振器のフリーラン周波数を容易に特定することができるようにするものである。   The present technology has been made in view of such a situation, and makes it possible to easily specify the free-run frequency of a local oscillator used for IQ imbalance compensation.

本技術の一側面の受信装置は、局部発振器と、前記局部発振器が出力する発振信号に基づいて、入力信号の周波数変換を行う周波数変換部と、前記周波数変換部の出力に対してAD変換を行い、AD変換結果を出力するAD変換部とを含む復調器の前記局部発振器の発振周波数を規定する設定値を設定する設定部と、所定の前記設定値を設定していたときに得られた前記局部発振器のフリーラン周波数の測定結果に基づいて、測定結果が得られていない、他の前記設定値における前記フリーラン周波数の予測値を求める予測部と、前記復調器に入力する前記入力信号の周波数として、前記予測値との差分の絶対値が前記AD変換部のナイキスト周波数以下となる周波数を決定する決定部とを備える。   A receiving device according to one aspect of the present technology is a local oscillator, a frequency conversion unit that performs frequency conversion of an input signal based on an oscillation signal output by the local oscillator, and performs AD conversion on the output of the frequency conversion unit. Performed, including a setting unit that sets a setting value that defines the oscillation frequency of the local oscillator of the demodulator that includes an AD conversion unit that outputs an AD conversion result, and was obtained when the predetermined setting value was set. Based on the measurement result of the free-run frequency of the local oscillator, the measurement result is not obtained, the prediction unit for obtaining the predicted value of the free-run frequency in the other set value, the input signal input to the demodulator And a determination unit that determines a frequency at which the absolute value of the difference from the predicted value is equal to or lower than the Nyquist frequency of the AD conversion unit.

前記AD変換部の出力の最大周波数成分を有する周波数と前記入力信号の周波数に基づいて前記フリーラン周波数を測定する測定部と、前記フリーラン周波数の測定結果に基づいて、前記局部発振器の発振周波数を調整する補償部とをさらに設けることができる。   A measuring unit that measures the free-run frequency based on the frequency having the maximum frequency component of the output of the AD converter and the frequency of the input signal, and based on the measurement result of the free-run frequency, the oscillation frequency of the local oscillator. And a compensator for adjusting

前記補償部には、前記入力信号の周波数をf0、前記AD変換部の出力の最大周波数成分を有する周波数をf1としたとき、f0+f1またはf0-f1が前記復調器に入力される信号のキャリア周波数のロックレンジ内の周波数となり、前記局部発振器のIQインバランスが減少するように、前記発振周波数を調整させることができる。 In the compensator, when the frequency of the input signal is f 0 and the frequency having the maximum frequency component of the output of the AD converter is f 1 , f 0 + f 1 or f 0 −f 1 is the demodulator. The oscillation frequency can be adjusted so that the carrier frequency of the signal input to the signal is within the lock range and the IQ imbalance of the local oscillator is reduced.

前記決定部には、前記AD変換部の出力の最大周波数成分を有する周波数が、前記AD変換部の出力の低域遮断周波数以上の周波数となるように、前記入力信号の周波数を決定させることができる。   The determining unit may determine the frequency of the input signal such that the frequency having the maximum frequency component of the output of the AD conversion unit is equal to or higher than the low cutoff frequency of the output of the AD conversion unit. it can.

前記予測部には、前記フリーラン周波数の測定結果の線形補間を行わせることで、前記設定部により設定された他の前記設定値における前記予測値を求めさせることができる。   By causing the prediction unit to perform linear interpolation of the measurement result of the free-run frequency, it is possible to obtain the prediction value for the other setting value set by the setting unit.

前記決定部により決定された周波数の前記入力信号を発生し、前記復調器に供給する発生部をさらに設けることができる。   A generator may be further provided for generating the input signal having the frequency determined by the determiner and supplying the input signal to the demodulator.

他の局部発振器と、入力されたデータのDA変換を行うDA変換部と、前記他の局部発振器が出力する発振信号に基づいて、DA変換部の出力の周波数変換を行う他の周波数変換部とを含み、前記決定部により決定された周波数の前記入力信号を発生し、前記復調器に供給する変調器をさらに設けることができる。   Another local oscillator, a DA conversion unit that performs DA conversion of input data, and another frequency conversion unit that performs frequency conversion of the output of the DA conversion unit based on the oscillation signal output from the other local oscillator. And a modulator for generating the input signal having the frequency determined by the determination unit and supplying the input signal to the demodulator.

前記復調器と前記変調器を同一チップ上に形成することができる。   The demodulator and the modulator can be formed on the same chip.

前記復調器と前記変調器をそれぞれ異なるチップ上に形成することができる。   The demodulator and the modulator can be formed on different chips.

本技術の一側面においては、局部発振器と、前記局部発振器が出力する発振信号に基づいて、入力信号の周波数変換を行う周波数変換部と、前記周波数変換部の出力に対してAD変換を行い、AD変換結果を出力するAD変換部とを含む復調器の前記局部発振器の発振周波数を規定する設定値が設定される。また、所定の前記設定値を設定していたときに得られた前記局部発振器のフリーラン周波数の測定結果に基づいて、測定結果が得られていない、他の前記設定値における前記フリーラン周波数の予測値が求められ、前記復調器に入力する前記入力信号の周波数として、前記予測値との差分の絶対値が前記AD変換部のナイキスト周波数以下となる周波数が決定される。   In one aspect of the present technology, a local oscillator, based on an oscillation signal output by the local oscillator, a frequency conversion unit that performs frequency conversion of an input signal, and performs AD conversion on the output of the frequency conversion unit, A set value defining the oscillation frequency of the local oscillator of the demodulator including the AD conversion unit that outputs the AD conversion result is set. Further, based on the measurement result of the free-run frequency of the local oscillator obtained when the predetermined setting value was set, the measurement result is not obtained, of the free-run frequency of the other setting value. The predicted value is obtained, and the frequency at which the absolute value of the difference from the predicted value is equal to or lower than the Nyquist frequency of the AD conversion unit is determined as the frequency of the input signal input to the demodulator.

本技術によれば、IQインバランスの補償に用いられる局部発振器のフリーラン周波数を容易に特定することができる。   According to the present technology, it is possible to easily specify the free-run frequency of the local oscillator used for IQ imbalance compensation.

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。   Note that the effects described here are not necessarily limited, and may be any effects described in the present disclosure.

復調器の構成例を示す図である。It is a figure which shows the structural example of a demodulator. 本技術の一実施形態にかかる受信装置の構成例を示すブロック図である。It is a block diagram showing an example of composition of a receiving set concerning one embodiment of this art. 復調器の構成例を示す図である。It is a figure which shows the structural example of a demodulator. 各変数の意味を示す図である。It is a figure which shows the meaning of each variable. 制御部の機能構成例を示すブロック図である。It is a block diagram showing an example of functional composition of a control part. IQインバランス補償処理について説明するフローチャートである。It is a flow chart explaining IQ imbalance compensation processing. 図６のステップＳ１において行われるフリーラン周波数測定処理について説明するフローチャートである。7 is a flowchart illustrating a free-run frequency measurement process performed in step S1 of FIG. 6. 復調チップの構成例を示す図である。It is a figure which shows the structural example of a demodulation chip. 変復調チップの構成例を示す図である。It is a figure which shows the structural example of a modulation / demodulation chip. チップ構成の他の例を示す図である。It is a figure which shows the other example of a chip structure. コンピュータの構成例を示すブロック図である。FIG. 19 is a block diagram illustrating a configuration example of a computer.

以下、本技術を実施するための形態について説明する。説明は以下の順序で行う。
１．復調器の構成
２．受信装置の構成例
３．フリーラン周波数の測定
４．制御部の機能構成
５．IQインバランス補償処理
６．変形例 Hereinafter, modes for carrying out the present technology will be described. The description will be given in the following order.
1. Demodulator configuration 2. Configuration example of receiver 3. Measurement of free-run frequency 4. Functional configuration of control unit 5. IQ imbalance compensation processing 6. Modification

＜＜１．復調器の構成＞＞
図１は、復調器の構成例を示す図である。後述するように、本技術の一実施形態に係る受信装置にも、図１に示す構成と同様の構成を有する復調器が設けられる。 << 1. Demodulator configuration >>
FIG. 1 is a diagram showing a configuration example of a demodulator. As described later, the receiving device according to the embodiment of the present technology is also provided with the demodulator having the same configuration as that shown in FIG. 1.

このような構成を有する復調器において、Local Oscillator(LO)のフリーラン周波数の測定が行われる。フリーラン周波数の測定は、IQインバランスの補償の前処理として行われる処理である。   In the demodulator having such a configuration, the free run frequency of the Local Oscillator (LO) is measured. The measurement of the free-run frequency is a process performed as a pre-process for IQ imbalance compensation.

図１の復調器１は、低雑音増幅器１１、単相差動変換器１２−１，１２−２、受信ミキサ１３−１，１３−２、受信LO１４、受信ベースバンドADC１５、デジタルベースバンド回路１６、制御部１７、およびDAC１８から構成される。これらの構成が、例えば１つのチップ上に形成される。   The demodulator 1 of FIG. 1 includes a low noise amplifier 11, single-phase differential converters 12-1 and 12-2, reception mixers 13-1 and 13-2, reception LO 14, reception baseband ADC 15, digital baseband circuit 16, It is composed of a controller 17 and a DAC 18. These structures are formed on one chip, for example.

低雑音増幅器１１は、入力信号を複数段の増幅器によって増幅し、出力する。通信時、低雑音増幅器１１に対しては、図示せぬアンテナから供給されたRF信号が入力される。また、フリーラン周波数の測定時、低雑音増幅器１１に対しては、所定の周波数を有する例えば正弦波信号が入力される。   The low noise amplifier 11 amplifies an input signal by a plurality of stages of amplifiers and outputs it. During communication, an RF signal supplied from an antenna (not shown) is input to the low noise amplifier 11. Further, when measuring the free-run frequency, for example, a sine wave signal having a predetermined frequency is input to the low noise amplifier 11.

単相差動変換器１２−１，１２−２は、それぞれ、低雑音増幅器１１から供給された単相信号を差動信号に変換し、出力する。   The single-phase differential converters 12-1 and 12-2 respectively convert the single-phase signal supplied from the low noise amplifier 11 into a differential signal and output it.

受信ミキサ１３−１は、受信LO１４から供給された受信側キャリア（発振信号）を用いて、単相差動変換器１２−１から供給された信号の周波数変換を行う。受信ミキサ１３−１は、周波数変換後のＩ成分の信号を受信ベースバンドADC１５に出力する。   The reception mixer 13-1 uses the reception-side carrier (oscillation signal) supplied from the reception LO 14 to perform frequency conversion of the signal supplied from the single-phase differential converter 12-1. The reception mixer 13-1 outputs the frequency-converted I component signal to the reception baseband ADC 15.

受信ミキサ１３−２は、受信LO１４から供給された受信側キャリアを用いて、単相差動変換器１２−２から供給された信号の周波数変換を行う。受信ミキサ１３−２は、周波数変換後のＱ成分の信号を受信ベースバンドADC１５に出力する。   The reception mixer 13-2 uses the reception-side carrier supplied from the reception LO 14 to perform frequency conversion of the signal supplied from the single-phase differential converter 12-2. The reception mixer 13-2 outputs the frequency-converted Q component signal to the reception baseband ADC 15.

受信LO１４は、Ｉ成分の信号の周波数変換に用いられる受信側キャリアを生成するLO１４Ａと、Ｑ成分の信号の周波数変換に用いられる受信側キャリアを生成するLO１４Ｂから構成される。   The reception LO 14 includes an LO 14A that generates a reception side carrier used for frequency conversion of an I component signal and an LO 14B that generates a reception side carrier used for frequency conversion of a Q component signal.

LO１４ＡとLO１４Ｂは、それぞれ、端子１４Ｃから供給された例えば20GHzの注入信号を元にして、DAC１８から供給された設定バイアス値に応じた周波数の受信側キャリアを生成する。DAC１８が設定する設定バイアス値は、受信LO１４の発振周波数を規定するパラメータである。LO１４Ａは、生成した受信側キャリアを受信ミキサ１３−１に出力する。LO１４Ｂは、生成した受信側キャリアを受信ミキサ１３−２に出力する。   LO14A and LO14B respectively generate the receiving side carrier of the frequency according to the set bias value supplied from DAC18 based on the injection signal of, for example, 20 GHz supplied from terminal 14C. The set bias value set by the DAC 18 is a parameter that defines the oscillation frequency of the reception LO 14. The LO 14A outputs the generated reception side carrier to the reception mixer 13-1. The LO 14B outputs the generated reception side carrier to the reception mixer 13-2.

受信ベースバンドAnalog-to-Digital Converter(ADC)１５は、受信ミキサ１３−１と受信ミキサ１３−２から供給された信号のA/D変換を行い、デジタルのBB信号をデジタルベースバンド回路１６に出力する。   The reception baseband analog-to-digital converter (ADC) 15 performs A / D conversion on the signals supplied from the reception mixer 13-1 and the reception mixer 13-2, and outputs the digital BB signal to the digital baseband circuit 16. Output.

デジタルベースバンド回路１６は、デジタルのBB信号に対して、フレーム同期、等化、誤り訂正などの各種の処理を施す。デジタルベースバンド回路１６は、これらの処理を施すことによって得られた誤り訂正後の送信データを後段の回路に出力する。   The digital baseband circuit 16 performs various processes such as frame synchronization, equalization and error correction on the digital BB signal. The digital baseband circuit 16 outputs the error-corrected transmission data obtained by performing these processes to the circuit in the subsequent stage.

制御部１７は、Central Processing Unit(CPU)、Read Only Memory(ROM)、Random Access Memory(RAM)などにより構成される。制御部１７のCPUは、所定のプログラムを実行し、デジタルベースバンド回路１６とDAC１８の動作を制御する。例えば、制御部１７は、フリーラン周波数の測定時、設定バイアス値を表す情報をDAC１８に出力する。   The control unit 17 includes a Central Processing Unit (CPU), a Read Only Memory (ROM), a Random Access Memory (RAM), and the like. The CPU of the control unit 17 executes a predetermined program and controls the operations of the digital baseband circuit 16 and the DAC 18. For example, the control unit 17 outputs information indicating the set bias value to the DAC 18 when measuring the free-run frequency.

Digital-to-Analog Converter(DAC)１８は、制御部１７による制御に従って、設定バイアス値を表す信号を受信LO１４に出力する。   The Digital-to-Analog Converter (DAC) 18 outputs a signal representing the set bias value to the reception LO 14 under the control of the control unit 17.

＜＜２．受信装置の構成例＞＞
図２は、本技術の一実施形態にかかる受信装置の構成例を示すブロック図である。 << 2. Configuration example of receiver >>
FIG. 2 is a block diagram showing a configuration example of a receiving device according to an embodiment of the present technology.

受信装置５１は、受信アンテナ６１、復調器６２、信号処理部６３、制御部６４、および信号発生部６５から構成される。図示せぬ送信装置から送信されたRF信号は受信アンテナ６１において受信され、復調器６２に入力される。   The receiving device 51 includes a receiving antenna 61, a demodulator 62, a signal processing unit 63, a control unit 64, and a signal generating unit 65. An RF signal transmitted from a transmitter (not shown) is received by the reception antenna 61 and input to the demodulator 62.

送信装置から送信される信号は、同相成分及び直交成分を有するベースバンド信号に対して送信側キャリアを用いて直交変調し、Ｉ成分及びＱ成分を有するRF信号に周波数変換（アップコンバート）して得られた信号である。RF信号は増幅器やアンテナ等を介して送信される。送信装置には、直交変調を行う変調器が設けられる。送信側キャリアは、変調器のLOで生成された、90°ずれた位相を持つ２つの正弦波の信号である。   A signal transmitted from a transmitter is quadrature-modulated using a transmission-side carrier with respect to a baseband signal having an in-phase component and a quadrature component, and frequency-converted (up-converted) into an RF signal having an I component and a Q component. It is the obtained signal. The RF signal is transmitted via an amplifier or an antenna. The transmitter is provided with a modulator that performs quadrature modulation. The transmitting carrier is a two sine wave signal generated by the modulator LO and having a phase difference of 90 °.

復調器６２は、通信時、受信アンテナ６１から供給されたRF信号に対して、受信側キャリアを用いて直交復調を施し、周波数変換（ダウンコンバート）を行うことによってアナログのBB信号に変換する。復調器６２は、周波数変換を行うことによって得られたアナログのBB信号に対して、A/D変換、フレーム同期、等化、誤り訂正などの処理を施す。復調器６２は、各種の処理を行うことによって得られた誤り訂正後のデータを信号処理部６３に出力する。   During communication, the demodulator 62 performs quadrature demodulation on the RF signal supplied from the receiving antenna 61 by using the receiving carrier and performs frequency conversion (down conversion) to convert it into an analog BB signal. The demodulator 62 performs processing such as A / D conversion, frame synchronization, equalization, and error correction on the analog BB signal obtained by performing frequency conversion. The demodulator 62 outputs the error-corrected data obtained by performing various processes to the signal processing unit 63.

信号処理部６３は、復調器６２から供給された誤り訂正後のデータを取得し、各処理を行う。例えば、送信対象のデータがAVデータである場合、信号処理部６３は、図示せぬ表示装置にAVデータを出力して映像をディスプレイに表示させたり、音声をスピーカらから出力させたりする。   The signal processing unit 63 acquires the error-corrected data supplied from the demodulator 62 and performs each process. For example, when the data to be transmitted is AV data, the signal processing unit 63 outputs the AV data to a display device (not shown) to display a video on the display, or outputs audio from a speaker.

制御部６４は、CPU、ROM、RAMなどにより構成される。制御部６４のCPUは、所定のプログラムを実行し、受信装置５１の全体の動作を制御する。   The control unit 64 includes a CPU, ROM, RAM and the like. The CPU of the control unit 64 executes a predetermined program and controls the overall operation of the receiving device 51.

例えば、制御部６４は、送信装置から送信されてきたデータの受信時、復調器６２と信号処理部６３を制御し、データ受信のための上述した処理を行わせる。   For example, the control unit 64 controls the demodulator 62 and the signal processing unit 63 when receiving the data transmitted from the transmission device, and causes the above-described processing for data reception to be performed.

制御部６４は、復調器６２に設けられるLOのフリーラン周波数の測定時、信号発生部６５を制御して所定の周波数の正弦波信号を復調器６２に入力させ、フリーラン周波数の測定を行う。また、制御部６４は、測定したLOのフリーラン周波数に基づいてIQインバランスの補償を行う。   When measuring the free run frequency of the LO provided in the demodulator 62, the control unit 64 controls the signal generation unit 65 to input a sine wave signal of a predetermined frequency to the demodulator 62 and measure the free run frequency. . Further, the control unit 64 performs IQ imbalance compensation based on the measured LO free-run frequency.

IQインバランスの補償は、受信装置５１の出荷前に行われるようにしてもよいし、出荷後の受信装置５１の起動時などの所定のタイミングで行われるようにしてもよい。IQインバランスの補償を行う回数についても、１回でもよいし、複数回であってもよい。   The IQ imbalance compensation may be performed before shipping the receiving device 51, or may be performed at a predetermined timing such as when the receiving device 51 is started after shipping. The number of times IQ imbalance is compensated may be once or plural times.

信号発生部６５は、制御部６４による制御に従って、所定の周波数の正弦波信号を生成し、復調器６２に出力する。   The signal generator 65 generates a sine wave signal having a predetermined frequency according to the control of the controller 64, and outputs the sine wave signal to the demodulator 62.

このように、受信装置５１は、スペクトラムアナライザなどの外部の測定器を用いずに、内部の構成を用いてIQインバランスを補償する機能を有している。   As described above, the receiving device 51 has a function of compensating for IQ imbalance by using the internal configuration without using an external measuring device such as a spectrum analyzer.

図３は、復調器６２の構成例を示す図である。図３に示す構成のうち、図１を参照して説明した構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。   FIG. 3 is a diagram showing a configuration example of the demodulator 62. Of the configurations shown in FIG. 3, the same configurations as the configurations described with reference to FIG. 1 are denoted by the same reference numerals. A duplicate description will be omitted as appropriate.

図３に示す復調器６２の構成は、制御部６４が復調器６２の外部に設けられている点で、図１の構成と異なる。制御部６４が復調器６２の内部に設けられるようにしてもよい。   The configuration of the demodulator 62 shown in FIG. 3 differs from the configuration of FIG. 1 in that the control unit 64 is provided outside the demodulator 62. The control unit 64 may be provided inside the demodulator 62.

復調器６２は、低雑音増幅器１１、単相差動変換器１２−１，１２−２、受信ミキサ１３−１，１３−２、受信LO１４、受信ベースバンドADC１５、デジタルベースバンド回路１６、制御部１７、およびDAC１８から構成される。フリーラン周波数の測定時に信号発生部６５から供給された正弦波信号は低雑音増幅器１１に入力される。   The demodulator 62 includes a low noise amplifier 11, single-phase differential converters 12-1 and 12-2, reception mixers 13-1 and 13-2, reception LO 14, reception baseband ADC 15, digital baseband circuit 16, and control unit 17. , And DAC 18. The sine wave signal supplied from the signal generator 65 at the time of measuring the free-run frequency is input to the low noise amplifier 11.

＜＜３．フリーラン周波数の測定＞＞
受信LO１４のフリーラン周波数の測定は、以上のような構成を用いて行われる。以下、適宜、フリーラン周波数の測定時に用いられる各変数を、図４の左側のアルファベットにより、または、左側のアルファベットを付した文言で説明する。 << 3. Free run frequency measurement >>
The measurement of the free-run frequency of the reception LO 14 is performed using the above configuration. Hereinafter, each variable used at the time of measuring the free-run frequency will be appropriately described by the alphabet on the left side of FIG. 4 or the wording with the alphabet on the left side.

フリーラン周波数の測定は、受信LO１４の動作状態をフリーランの状態として行われる。フリーランの状態は、フリーラン周波数を測定する対象のチャネルの逆チャネルの発振を停止させた状態である。受信LO１４が20GHzの注入信号に基づいて受信キャリアを生成する場合、その入力も停止される。   The measurement of the free-run frequency is performed with the operating state of the reception LO 14 as the free-run state. The free-run state is a state in which the oscillation of the reverse channel of the channel for which the free-run frequency is measured is stopped. If the receive LO 14 produces a receive carrier based on the 20 GHz injected signal, its input is also stopped.

例えば、Ｉチャネルの受信キャリアを生成するLO１４Ａのフリーラン周波数を測定する場合、LO１４Ｂの発振は停止される。反対に、Ｑチャネルの受信キャリアを生成するLO１４Ｂのフリーラン周波数を測定する場合、LO１４Ａの発振は停止される。フリーラン周波数の測定は、ＩチャネルとＱチャネルのそれぞれについて行われる。   For example, when measuring the free-run frequency of the LO 14A that generates the reception carrier of the I channel, the oscillation of the LO 14B is stopped. On the contrary, when measuring the free-run frequency of the LO 14B that generates the reception carrier of the Q channel, the oscillation of the LO 14A is stopped. The measurement of the free-run frequency is performed for each of the I channel and the Q channel.

制御部６４は、信号発生部６５を制御し、周波数f0の正弦波信号を復調器６２に入力させる。周波数f0は既知である。 The controller 64 controls the signal generator 65 to input the sine wave signal having the frequency f 0 to the demodulator 62. The frequency f 0 is known.

この時、受信ベースバンドADC１５の入力周波数であるadcfreqは、下式（１）により表される。

Figure 0006686607
At this time, adcfreq which is the input frequency of the reception baseband ADC 15 is expressed by the following equation (1).
Figure 0006686607

受信LO１４のフリーラン周波数であるoscfreqは、以下のようにして求められる。   The free-run frequency oscfreq of the reception LO 14 is calculated as follows.

まず、f0-oscfreqの符号が求められる。f0-oscfreqの符号は、例えば、f0をf0+xに変更したときの、変更後の受信ベースバンドADC１５の出力周波数であるf1’を測定し、f1とf1’の差分と、入力周波数の差分xとの関係から求めることができる。 First, the sign of f 0 -oscfreq is obtained. the sign of f 0 -Oscfreq, for example, the difference between when changing the f 0 to f 0 + x, 'measured, f 1 and f 1' f 1 is the output frequency of the received baseband ADC15 after change And the input frequency difference x.

f1は、入力周波数をf0としたときに受信ベースバンドADC１５の出力に基づいて測定される、受信ベースバンドADC１５の入力周波数である。adcfreqは受信ベースバンドADC１５に実際に入力される信号の周波数であるのに対して、f1は、受信ベースバンドADC１５の出力に基づいて測定される、受信ベースバンドADC１５に入力される信号の周波数である。 f 1 is the input frequency of the reception baseband ADC 15, which is measured based on the output of the reception baseband ADC 15 when the input frequency is f 0 . While adcfreq is the frequency of the signal actually input to the reception baseband ADC 15, f 1 is the frequency of the signal input to the reception baseband ADC 15, which is measured based on the output of the reception baseband ADC 15. Is.

f0-oscfreqの符号に応じて、下式（２）より、oscfreqが求められる。f0-oscfreqの値が0以上である場合、f0-adcfreqによりoscfreqが求められ、f0-oscfreqの値が０未満である場合、f0+adcfreqによりoscfreqが求められる。

Figure 0006686607
According to the sign of f 0 -oscfreq, oscfreq is obtained from the following equation (2). If the value of f 0 -Oscfreq is greater than zero, Oscfreq is determined by f 0 -adcfreq, if the value of f 0 -Oscfreq is less than 0, Oscfreq is determined by f 0 + adcfreq.
Figure 0006686607

f0は既知であるから、oscfreqを求めるためには、adcfreqを測定する必要がある。ここで、受信装置５１においては、adcfreqの測定は、受信ベースバンドADC１５の出力に基づいて行われる。スペクトラムアナライザなどの外部の測定器を用いてadcfreqを測定することは受信装置５１においては行われない。 Since f 0 is known, adcfreq needs to be measured in order to obtain oscfreq. Here, in the receiver 51, the measurement of adcfreq is performed based on the output of the reception baseband ADC 15. The receiver 51 does not measure adcfreq using an external measuring device such as a spectrum analyzer.

具体的には、受信ベースバンドADC１５の出力の最大周波数成分を有する周波数であるf1を、測定結果とするようにしてadcfreqの測定が行われる。 Specifically, the adcfreq is measured by using the frequency f 1 having the maximum frequency component of the output of the reception baseband ADC 15 as the measurement result.

この場合、adcfreqは、受信ベースバンドADC１５のナイキスト周波数であるnyquistfreq未満であることが条件となる。nyquistfreqは、受信ベースバンドADC１５のサンプリング周波数の半分の周波数である。   In this case, adcfreq is required to be less than nyquistfreq, which is the Nyquist frequency of the reception baseband ADC 15. nyquistfreq is half the sampling frequency of the reception baseband ADC 15.

この条件を満たしている場合、受信ベースバンドADC１５の出力に対してDiscrete Fourier Transform(DFT)を施し、得られた結果のピーク周波数を求めるなどして、受信ベースバンドADC１５の入力周波数としてのf1を求めることができる。この場合、adcfreqとf1は等しい。 When this condition is satisfied, the output of the reception baseband ADC 15 is subjected to Discrete Fourier Transform (DFT), and the peak frequency of the obtained result is obtained to obtain f 1 as the input frequency of the reception baseband ADC 15. Can be asked. In this case, acfcreq and f 1 are equal.

一方、上記の条件を満たしていない場合、受信ベースバンドADC１５のエイリアシングのため、f1とadcfreqは異なる値となり、adcfreqは求められない。 On the other hand, when the above conditions are not satisfied, f 1 and adcfreq have different values due to aliasing of the reception baseband ADC 15, and adcfreq cannot be obtained.

フリーラン周波数の測定時、制御部６４は、f0を、adcfreqがnyquistfreq未満となるように制御する。 When measuring the free-run frequency, the control unit 64 controls f 0 so that adcfreq is less than nyquistfreq.

これにより、制御部６４は、受信ベースバンドADC１５の出力に基づいて、受信ベースバンドADC１５の入力周波数であるadcfreqを常に求めることができる。また、制御部６４は、求めたadcfreqを用いて、式（２）から、oscfreqを求めることができる。   Thereby, the control unit 64 can always obtain the adcfreq that is the input frequency of the reception baseband ADC 15 based on the output of the reception baseband ADC 15. Further, the control unit 64 can obtain oscfreq from Expression (2) using the obtained adcfreq.

受信ベースバンドADC１５は、本来の用途である通信信号の受信に必要なナイキスト周波数で動作する（ナイキスト周波数の２倍の周波数でサンプリングを行う）。そのナイキスト周波数は、通信に用いられる1chあたりの帯域幅の半分の周波数から、せいぜい数倍の周波数であることが多い。   The reception baseband ADC 15 operates at the Nyquist frequency necessary for receiving the communication signal which is the original application (sampling is performed at a frequency twice the Nyquist frequency). The Nyquist frequency is often half the bandwidth of one channel used for communication, and at most several times that frequency.

一方、受信LO１４のフリーラン周波数であるoscfreqは、一般的に、設定バイアス値であるfreqbiasの設定によって、通信に用いる全chの帯域幅以上の周波数とすることが可能である。ch数は通信の規格によるものであり、例えば、IEEE 802.15.3cでは4ch、IEEE802.11gでは13chといったように、ほとんどの規格が、ch数が２以上である。つまり、全chの帯域幅は、1ch当たりの帯域幅の数倍から数十倍以上である。   On the other hand, oscfreq, which is the free-run frequency of the reception LO 14, can generally be set to a frequency equal to or higher than the bandwidth of all channels used for communication by setting freqbias, which is a set bias value. The number of channels depends on the communication standard. For example, most channels have two or more channels, such as 4 channels in IEEE 802.15.3c and 13 channels in IEEE 802.11g. In other words, the bandwidth of all channels is several times to several tens of times more than the bandwidth per channel.

式（１）からわかるように、f0が固定値であれば、oscfreqが大きく変化した場合、adcfreqも大きく変化する。受信LO１４のフリーラン周波数であるoscfreqに、1chあたりの帯域幅の数倍以上の変化幅がある場合、つまりnyquistfreqの数倍以上の変化幅がある場合、上記条件を満たさない状態が発生し、その状態のときには、adcfreqが求められない。 As can be seen from the equation (1), when f 0 is a fixed value, when oscfreq changes greatly, adcfreq also changes greatly. If the oscfreq, which is the free-run frequency of the reception LO 14, has a change width of several times or more the bandwidth per channel, that is, if it has a change width of several times or more of nyquistfreq, a condition that does not satisfy the above condition occurs, In that state, adcfreq is not required.

上述したように、adcfreqがnyquistfreq未満となるようにf0を制御することで、受信ベースバンドADC１５の出力に基づいて、adcfreqを常に求めることが可能になる。 As described above, by controlling f 0 so that adcfreq is less than nyquistfreq, adcfreq can always be obtained based on the output of the reception baseband ADC 15.

その結果、受信ベースバンドADC１５の入力周波数の測定にスペクトラムアナライザなどの測定器が不要となり、受信LO１４のフリーラン周波数を容易に求めることが可能になる。   As a result, a measuring instrument such as a spectrum analyzer is unnecessary for measuring the input frequency of the reception baseband ADC 15, and the free-run frequency of the reception LO 14 can be easily obtained.

フリーラン周波数の測定を含む一連の処理についてはフローチャートを参照して後述する。   A series of processes including measurement of the free-run frequency will be described later with reference to the flowchart.

＜＜４．制御部の機能構成＞＞
図５は、制御部６４の機能構成例を示すブロック図である。 << 4. Functional configuration of control unit >>
FIG. 5 is a block diagram showing a functional configuration example of the control unit 64.

図５に示す機能部のうちの少なくとも一部は、IQインバランスの補償時に、制御部６４のCPUにより所定のプログラムが実行されることによって実現される。   At least a part of the functional units illustrated in FIG. 5 is realized by executing a predetermined program by the CPU of the control unit 64 at the time of IQ imbalance compensation.

制御部６４においては、バイアス値設定部１０１、フリーラン周波数測定部１０２、測定結果リスト記憶部１０３、IQインバランス補償部１０４、フリーラン周波数予測部１０５、および入力周波数決定部１０６から構成される。   The control unit 64 includes a bias value setting unit 101, a free run frequency measurement unit 102, a measurement result list storage unit 103, an IQ imbalance compensation unit 104, a free run frequency prediction unit 105, and an input frequency determination unit 106. .

バイアス値設定部１０１は、受信LO１４の発振周波数を規定する設定バイアス値であるfreqbiasをDAC１８に設定する。バイアス値設定部１０１は、適宜、測定結果リスト記憶部１０３に記憶されている測定結果リストに基づいて、次に設定するfreqbiasを決定する。バイアス値設定部１０１により設定されたfreqbiasを表す情報は、測定結果リスト記憶部１０３とフリーラン周波数予測部１０５に供給される。   The bias value setting unit 101 sets the set bias value freqbias that defines the oscillation frequency of the reception LO 14 in the DAC 18. The bias value setting unit 101 appropriately determines freqbias to be set next based on the measurement result list stored in the measurement result list storage unit 103. Information indicating freqbias set by the bias value setting unit 101 is supplied to the measurement result list storage unit 103 and the free-run frequency prediction unit 105.

フリーラン周波数測定部１０２は、受信ベースバンドADC１５の出力に対してDFTを施し、得られた結果のピーク周波数（最大周波数成分を有する周波数）を、受信ベースバンドADC１５の入力周波数であるf1として求める。また、フリーラン周波数測定部１０２は、測定により求めたf1をadcfreqとし、adcfreqとf0に基づいて、式（２）から、oscfreqを求める。フリーラン周波数測定部１０２は、求めたoscfreqを表す情報を、現在のfreqbiasにおける測定結果として測定結果リスト記憶部１０３に出力する。 The free-run frequency measuring unit 102 performs DFT on the output of the reception baseband ADC 15 and sets the obtained peak frequency (frequency having the maximum frequency component) as f 1 which is the input frequency of the reception baseband ADC 15. Ask. Further, the free-run frequency measuring unit 102 sets f 1 obtained by measurement as adcfreq, and obtains oscfreq from equation (2) based on adcfreq and f 0 . The free-run frequency measuring unit 102 outputs the information indicating the obtained oscfreq to the measurement result list storage unit 103 as the measurement result of the current freqbias.

測定結果リスト記憶部１０３は、測定結果リストであるresult_listを記憶する。測定結果リスト記憶部１０３は、バイアス値設定部１０１により設定されたfreqbiasと、フリーラン周波数測定部１０２により測定されたoscfreqを対応付けてresult_listに登録する。   The measurement result list storage unit 103 stores result_list which is a measurement result list. The measurement result list storage unit 103 associates freqbias set by the bias value setting unit 101 with oscfreq measured by the free-run frequency measurement unit 102 and registers them in the result_list.

IQインバランス補償部１０４は、ＩチャネルとＱチャネルのそれぞれのoscfreqの測定が終了した場合、測定結果リスト記憶部１０３に記憶されているresult_listを参照し、受信LO１４のIQインバランスの補償を行う。例えば、IQインバランス補償部１０４は、f0+f1またはf0-f1がキャリア周波数のロックレンジ内の周波数となり、IQインバランスが減少するようにバイアス値設定部１０１が設定するfreqbiasを調整することで、IQインバランスの補償を行う。 When the measurement of oscfreq of each of the I channel and the Q channel is completed, the IQ imbalance compensation unit 104 refers to the result_list stored in the measurement result list storage unit 103 and compensates the IQ imbalance of the reception LO 14. . For example, the IQ imbalance compensation unit 104 sets freqbias set by the bias value setting unit 101 so that f 0 + f 1 or f 0 −f 1 becomes a frequency within the lock range of the carrier frequency, and the IQ imbalance is reduced. By adjusting, IQ imbalance is compensated.

フリーラン周波数予測部１０５は、バイアス値設定部１０１によりfreqbiasが設定された場合、現在のfreqbiasにおけるフリーラン周波数の予測値であるfeを求める。フリーラン周波数の予測は、測定結果リスト記憶部１０３に記憶されているresult_listに基づいて行われる。 When the freqbias is set by the bias value setting unit 101, the free-run frequency prediction unit 105 obtains f e , which is the predicted value of the free-run frequency in the current freqbias. The free run frequency is predicted based on the result_list stored in the measurement result list storage unit 103.

入力周波数決定部１０６は、フリーラン周波数予測部１０５により予測されたfeに基づいてf0を決定する。例えばf0は、f1が受信ベースバンドADC１５の低域遮断周波数以上かつナイキスト周波数未満となるように設定される。入力周波数決定部１０６は、f0を表す情報を信号発生部６５に出力し、正弦波信号を復調器６２に入力させる。 The input frequency determination unit 106 determines f 0 based on f e predicted by the free-run frequency prediction unit 105. For example, f 0 is set so that f 1 is equal to or higher than the low cutoff frequency of the reception baseband ADC 15 and lower than the Nyquist frequency. The input frequency determination unit 106 outputs the information indicating f 0 to the signal generation unit 65 and inputs the sine wave signal to the demodulator 62.

＜＜５．IQインバランス補償処理＞＞
図６のフローチャートを参照して、IQインバランスの補償を行う受信装置５１の全体の処理について説明する。 << 5. IQ imbalance compensation processing >>
With reference to the flowchart of FIG. 6, the overall processing of the receiving device 51 that performs IQ imbalance compensation will be described.

ステップＳ１において、制御部６４はフリーラン周波数測定処理を行う。フリーラン周波数測定処理により、各freqbiasにおけるoscfreqが測定され、それらが対応付けてresult_listに登録される。フリーラン周波数測定処理の詳細については図７のフローチャートを参照して後述する。   In step S1, the control unit 64 performs free-run frequency measurement processing. By free-run frequency measurement processing, oscfreq in each freqbias is measured, and they are associated and registered in result_list. Details of the free-run frequency measurement process will be described later with reference to the flowchart of FIG. 7.

ステップＳ２において、制御部６４のIQインバランス補償部１０４は、測定結果リスト記憶部１０３に記憶されているresult_listを参照し、IQインバランスを補償する。例えば、IQインバランス補償部１０４は、バイアス値設定部１０１が設定するfreqbiasを調整することによってIQインバランスの補償を行う。その後、処理が終了され、IQインバランスが補償された復調器６２を用いて通信が行われる。   In step S2, the IQ imbalance compensation unit 104 of the control unit 64 refers to the result_list stored in the measurement result list storage unit 103 and compensates for IQ imbalance. For example, the IQ imbalance compensation unit 104 compensates the IQ imbalance by adjusting freqbias set by the bias value setting unit 101. After that, the processing is ended, and communication is performed using the demodulator 62 in which the IQ imbalance is compensated.

次に、図７のフローチャートを参照して、図６のステップＳ１において行われるフリーラン周波数測定処理について説明する。   Next, the free-run frequency measuring process performed in step S1 of FIG. 6 will be described with reference to the flowchart of FIG.

ステップＳ１１において、制御部６４の各部は初期化を行う。例えば、バイアス値設定部１０１は、受信LO１４の動作モードをフリーランに設定する。また、バイアス値設定部１０１は、ステップＳ１２以降のループ処理の繰り返し回数を表す変数iに0を設定する。入力周波数決定部１０６は、正弦波信号の周波数であるf0を、初期値であるf0_initに設定する。例えば、f0_initは59.0GHzである。 In step S11, each unit of the control unit 64 performs initialization. For example, the bias value setting unit 101 sets the operation mode of the reception LO 14 to free run. Further, the bias value setting unit 101 sets 0 to the variable i representing the number of times the loop process is repeated after step S12. The input frequency determination unit 106 sets f 0 , which is the frequency of the sine wave signal, to f 0 _init, which is the initial value. For example, f 0 _init is 59.0 GHz.

ステップＳ１２において、バイアス値設定部１０１は、受信LO１４のフリーラン周波数の設定バイアス値であるfreqbiasを設定する。例えば、ループ処理の回数が増える毎に大きなfreqbiasが順次設定される。   In step S12, the bias value setting unit 101 sets freqbias, which is the set bias value of the free-run frequency of the reception LO 14. For example, a large freqbias is sequentially set every time the number of times of loop processing increases.

バイアス値設定部１０１は、今回のfreqbiasの設定が１回目のループ処理における設定である場合、あらかじめ決められた初期値を設定する。   The bias value setting unit 101 sets a predetermined initial value when the setting of freqbias this time is the setting in the first loop processing.

バイアス値設定部１０１は、今回のfreqbiasの設定が２回目以降のループ処理における設定である場合、測定結果リスト記憶部１０３が記憶するresult_listに登録されているそれ以前のoscfreqの測定結果に基づいて今回のfreqbiasを設定する。例えば、バイアス値設定部１０１は、直前のループ処理（１回前のループ処理）において用いた前回のfreqbiasに一定のオフセットを加算した値を、２回目以降のループ処理における今回のfreqbiasとして設定する。   When the setting of freqbias this time is the setting in the loop processing after the second time, the bias value setting unit 101 is based on the previous oscfreq measurement result registered in the result_list stored in the measurement result list storage unit 103. Set freqbias this time. For example, the bias value setting unit 101 sets a value obtained by adding a constant offset to the previous freqbias used in the immediately preceding loop processing (loop processing one time before) as the current freqbias in the loop processing after the second time. .

所望のoscfreqが得られると予測されるfreqbiasを線形補間で求め、２回目以降のループ処理における今回のfreqbiasとして設定するようにしてもよい。   The freqbias predicted to obtain the desired oscfreq may be obtained by linear interpolation and set as the current freqbias in the second and subsequent loop processes.

ステップＳ１３において、フリーラン周波数予測部１０５は、測定結果リスト記憶部１０３が記憶するresult_listを参照し、ステップＳ１２で設定された今回のfreqbiasにおけるoscfreqを予測する。フリーラン周波数予測部１０５は、予測したoscfreqを、oscfreqの予測値であるfeとして設定する。 In step S13, the free-run frequency prediction unit 105 refers to the result_list stored in the measurement result list storage unit 103, and predicts oscfreq in the current freqbias set in step S12. The free-run frequency prediction unit 105 sets the predicted oscfreq as f e , which is the predicted value of oscfreq.

フリーラン周波数予測部１０５によるフリーラン周波数の予測は、例えば、result_listに登録されている、それ以前のoscfreqの測定結果に基づいて行われる。result_listにはfreqbiasとoscfreqが対応付けて登録されているから、今回のfreqbiasに応じたoscfreqが線形補間により求められ、求められたoscfreqがfeとして設定される。 The free-run frequency predicting unit 105 predicts the free-run frequency, for example, based on the previous oscfreq measurement result registered in the result_list. Since freqbias and oscfreq are registered in the result_list in association with each other, oscfreq corresponding to the current freqbias is obtained by linear interpolation, and the obtained oscfreq is set as fe .

ステップＳ１４において、入力周波数決定部１０６は、フリーラン周波数予測部１０５により設定されたfeに基づいて、正弦波信号の周波数であるf0を決定する。ここで、f0は、下式（３）の条件を満たす必要があるが、式（３）のoscfreqは未測定である。従って、入力周波数決定部１０６は、oscfreqに代えて、oscfreqの予測値であるfeを用いて、下式（４）の条件を満たすようなf0を決定する。入力周波数決定部１０６は、f0を表す情報を信号発生部６５に出力する。

Figure 0006686607
Figure 0006686607
 In step S14, the input frequency determination unit 106 determines f 0 , which is the frequency of the sine wave signal, based on f e set by the free-run frequency prediction unit 105. Here, f 0 needs to satisfy the condition of the following formula (3), but oscfreq of the formula (3) has not been measured. Therefore, the input frequency determination unit 106 determines f 0 that satisfies the condition of the following Expression (4) by using f e which is a predicted value of oscfreq instead of oscfreq. The input frequency determination unit 106 outputs information indicating f 0 to the signal generation unit 65.
Figure 0006686607
Figure 0006686607

信号発生部６５は、入力周波数決定部１０６により設定されたf0の正弦波信号を復調器６２に出力する。復調器６２の受信LO１４は、今回のfreqbiasに応じて発振し、oscfreqの受信キャリアを出力する。受信ミキサ１３−１と受信ミキサ１３−２のうちのいずれかは、f0の正弦波信号のダウンコンバートを受信LO１４から供給された受信キャリアを用いて行い、adcfreqの信号を受信ベースバンドADC１５に出力する。受信ベースバンドADC１５は、入力された信号のA/D変換を行う。 The signal generation unit 65 outputs the sine wave signal of f 0 set by the input frequency determination unit 106 to the demodulator 62. The reception LO 14 of the demodulator 62 oscillates according to the current freqbias and outputs the reception carrier of oscfreq. One of the reception mixer 13-1 and the reception mixer 13-2 performs down conversion of the sine wave signal of f 0 using the reception carrier supplied from the reception LO 14, and outputs the signal of adcfreq to the reception baseband ADC 15. Output. The reception baseband ADC 15 performs A / D conversion on the input signal.

ステップＳ１５において、フリーラン周波数測定部１０２は、受信ベースバンドADC１５の出力に対してDFTを施し、得られた結果のピーク周波数から、受信ベースバンドADC１５の入力周波数であるf1を求める。 In step S15, the free-run frequency measuring unit 102 performs DFT on the output of the reception baseband ADC 15, and obtains f 1 which is the input frequency of the reception baseband ADC 15 from the peak frequency of the obtained result.

ステップＳ１６において、フリーラン周波数測定部１０２は、ステップＳ１５で求めたadcfreq（f1）とステップＳ１４で設定されたf0に基づいて、式（２）から、oscfreqを求める。 In step S16, the free-run frequency measuring unit 102 obtains oscfreq from equation (2) based on adcfreq (f 1 ) obtained in step S15 and f 0 set in step S14.

まず、フリーラン周波数測定部１０２は、ステップＳ１４で設定されたf0とoscfreqの差（f0-oscfreq）の符号を求める。 First, the free-run frequency measuring unit 102 obtains the sign of the difference (f 0 -oscfreq) between f 0 and oscfreq set in step S14.

ここで、f0と比較して十分小さな周波数をxとした時、信号発生部６５は、f0+xの正弦波信号を復調器６２に出力する。フリーラン周波数測定部１０２は、ステップＳ１５と同様の方法で受信ベースバンドADC１５の入力周波数であるf1’を求め、x、f1’、および、今回のループ処理のステップＳ１５で求められたf1との関係から、f0-oscfreqの符号を求める。例えば、xが0以上の値である場合、f1’-f1の値が0以上であるときに、f0-oscfreqが0以上であるとしてf0-oscfreqの符号が求められる。 Here, when x is a frequency that is sufficiently smaller than f 0 , the signal generator 65 outputs a sine wave signal of f 0 + x to the demodulator 62. The free-run frequency measuring unit 102 obtains f 1 ′ which is the input frequency of the reception baseband ADC 15 by the same method as in step S15, and x, f 1 ′ and f obtained in step S15 of this loop processing Find the sign of f 0 -oscfreq from the relationship with 1 . For example, when x has a value of 0 or more, when the value of f 1 '-f 1 is 0 or more, the code of f 0 -oscfreq is obtained assuming that f 0 -oscfreq is 0 or more.

また、フリーラン周波数測定部１０２は、f0-oscfreqの値が0以上である場合、f0-f1の値をoscfreqとして求め、f0-oscfreqの値が0未満である場合、f0+f1の値をoscfreqとして求める。 Further, the free-run frequency measurement unit 102, when the value of f 0 -Oscfreq is 0 or more, determined the value of f 0 -f 1 as Oscfreq, if the value of f 0 -Oscfreq is less than 0, f 0 Calculate the value of + f 1 as oscfreq.

ステップＳ１７において、フリーラン周波数測定部１０２は、求めたoscfreqを表す情報を、今回のfreqbiasにおける測定結果として測定結果リスト記憶部１０３に出力し、result_listに登録する。   In step S17, the free-run frequency measuring unit 102 outputs the information indicating the obtained oscfreq to the measurement result list storage unit 103 as the measurement result of this time freqbias, and registers it in the result_list.

ステップＳ１８において、バイアス値設定部１０１は、今回のfreqbiasが、freqbiasの最大値であるfreqbias_max以上であるか否かを判定する。今回のfreqbiasがfreqbias_max以上ではないとステップＳ１８において判定された場合、処理はステップＳ１９に進む。   In step S18, the bias value setting unit 101 determines whether or not the current freqbias is greater than or equal to freqbias_max, which is the maximum value of freqbias. If it is determined in step S18 that the current freqbias is not greater than or equal to freqbias_max, the process proceeds to step S19.

ステップＳ１９において、バイアス値設定部１０１は、変数iの値を１だけインクリメントし、ステップＳ１２以降のループ処理を繰り返す。１回のループ処理は、以上のステップＳ１２乃至Ｓ１９の処理よりなる。   In step S19, the bias value setting unit 101 increments the value of the variable i by 1, and repeats the loop processing from step S12. One loop process includes the processes of steps S12 to S19 described above.

一方、ステップＳ１８において、今回のfreqbiasがfreqbias_max以上であると判定された場合、図６のステップＳ１に戻り、それ以降の処理が行われる。以上の処理が、ＩチャネルとＱチャネルのそれぞれについて行われる。   On the other hand, if it is determined in step S18 that the current freqbias is greater than or equal to freqbias_max, the process returns to step S1 in FIG. 6 and the subsequent processes are performed. The above processing is performed for each of the I channel and the Q channel.

以上のように、制御部６４は、式（３）の条件を満たす周波数をf0に設定することにより、上式（４）の条件を常に満たす状態にすることができる。 As described above, the control unit 64 can set the frequency that satisfies the condition of Expression (3) to f 0 so that the condition of Expression (4) above is always satisfied.

これにより、制御部６４は、受信LO１４のフリーラン周波数を受信ベースバンドADC１５の出力に基づいて常に求めることが可能となる。また、制御部６４は、そのようにして求めたフリーラン周波数に基づいて、受信LO１４のIQインバランスを調整することが可能になる。   As a result, the control unit 64 can always obtain the free-run frequency of the reception LO 14 based on the output of the reception baseband ADC 15. Further, the control unit 64 can adjust the IQ imbalance of the reception LO 14 based on the free-run frequency thus obtained.

無線通信に用いる周波数帯域が60GHz帯などの高周波の帯域になるにつれ、寄生容量などの寄生成分の変化が回路特性に与える影響が大きくなり、IQインバランスが発生しやすくなる。このような高周波の帯域を扱う場合であっても、外部の測定器を用いることなくフリーラン周波数を容易に特定することができ、IQインバランスの調整に用いることが可能になる。   As the frequency band used for wireless communication becomes a high frequency band such as the 60 GHz band, the influence of changes in parasitic components such as parasitic capacitance on circuit characteristics becomes large, and IQ imbalance easily occurs. Even in the case of handling such a high frequency band, the free-run frequency can be easily specified without using an external measuring device, and it becomes possible to use it for IQ imbalance adjustment.

なお、ステップＳ１３の処理として行われるoscfreqの予測について、直前のループ処理において測定されたoscfreqがfeとして求められるようにしてもよい。freqbiasの変化が小さい場合、直前のループ処理においてoscfreqをfeとしても、式（３）の条件を満たすf0の計算に用いることができるためである。 Regarding the prediction of oscfreq performed as the process of step S13, the oscfreq measured in the immediately preceding loop process may be obtained as f e . This is because when the change in freqbias is small, even if oscfreq is set to f e in the immediately preceding loop processing, it can be used to calculate f 0 that satisfies the condition of Expression (3).

また、ステップＳ１４において、任意の値をオフセットとしてfeに加えた周波数を、f0に設定するようにしてもよい。 Further, in step S14, the frequency obtained by adding an arbitrary value as an offset to f e may be set to f 0 .

＜＜６．変形例＞＞
＜６−１．第１の変形例＞
図８は、復調チップの構成例を示す図である。 << 6. Modification >>
<6-1. First Modification>
FIG. 8 is a diagram showing a configuration example of the demodulation chip.

図３の例においては、制御部６４と信号発生部６５が復調器６２の外部に設けられるものとしたが、図８に示すように、復調器６２が設けられたチップと同じ１つのチップ上に設けられるようにしてもよい。   In the example of FIG. 3, the control unit 64 and the signal generation unit 65 are provided outside the demodulator 62. However, as shown in FIG. 8, on the same chip as the chip where the demodulator 62 is provided. May be provided in the.

図８の復調チップ２０１は、復調器６２、制御部６４、および信号発生部６５から構成される。図８の復調チップ２０１においても、上述した処理と同様の処理が行われ、フリーラン周波数の測定などが行われる。   The demodulation chip 201 in FIG. 8 includes a demodulator 62, a controller 64, and a signal generator 65. Also in the demodulation chip 201 of FIG. 8, the same processing as the above-mentioned processing is performed, and the measurement of the free-run frequency is performed.

＜６−２．第２の変形例＞
図９は、変復調チップの構成例を示す図である。 <6-2. Second modification>
FIG. 9 is a diagram showing a configuration example of a modulation / demodulation chip.

図３の例においては、信号発生部６５から復調器６２に対して正弦波信号が入力されるものとしたが、復調器が設けられるチップと同一チップ上に形成された変調器において正弦波信号が生成され、復調器６２に入力されるようにしてもよい。図９の変復調チップ２１１に設けられる変調器２２５は、復調器２２１の受信LO１４のフリーラン周波数の測定時、正弦波信号を復調器２２１に供給する信号発生部として機能する。   In the example of FIG. 3, the sine wave signal is input from the signal generator 65 to the demodulator 62. However, in the modulator formed on the same chip where the demodulator is provided, the sine wave signal is input. May be generated and input to the demodulator 62. The modulator 225 provided in the modulation / demodulation chip 211 in FIG. 9 functions as a signal generator that supplies a sine wave signal to the demodulator 221 when measuring the free-run frequency of the reception LO 14 of the demodulator 221.

図９の変復調チップ２１１は、復調器２２１、デジタルベースバンド回路２２２、制御部２２３、DAC２２４、変調器２２５、およびスイッチ２２６から構成される。図３等を参照して説明した構成と同じ構成には同じ符号を付してある。   The modulation / demodulation chip 211 in FIG. 9 includes a demodulator 221, a digital baseband circuit 222, a control unit 223, a DAC 224, a modulator 225, and a switch 226. The same components as those described with reference to FIG. 3 and the like are designated by the same reference numerals.

復調器２２１は、デジタルベースバンド回路１６とDAC１８が設けられていない点を除いて、図３の構成と同様の構成を有する。復調器２２１の受信ベースバンドADC１５は、受信ミキサ１３−１および受信ミキサ１３−２から供給された信号のA/D変換を行い、デジタルのBB信号をデジタルベースバンド回路２２２に出力する。   The demodulator 221 has the same configuration as that of FIG. 3 except that the digital baseband circuit 16 and the DAC 18 are not provided. The reception baseband ADC 15 of the demodulator 221 performs A / D conversion on the signals supplied from the reception mixer 13-1 and the reception mixer 13-2, and outputs a digital BB signal to the digital baseband circuit 222.

デジタルベースバンド回路２２２は、復調器２２１から供給されたデジタルのBB信号に対して、フレーム同期、等化、誤り訂正などの各種の処理を施す。デジタルベースバンド回路２２２は、これらの処理を施すことによって得られた誤り訂正後のデータを後段の回路に出力する。デジタルベースバンド回路２２２は、送信対象のデータが外部から入力された場合、フレーム化などの処理を施し、得られたデータを変調器２２５に出力する。   The digital baseband circuit 222 subjects the digital BB signal supplied from the demodulator 221 to various processes such as frame synchronization, equalization, and error correction. The digital baseband circuit 222 outputs the error-corrected data obtained by performing these processes to the circuit in the subsequent stage. When the data to be transmitted is input from the outside, the digital baseband circuit 222 performs processing such as framing and outputs the obtained data to the modulator 225.

また、デジタルベースバンド回路２２２は、復調器２２１の受信LO１４のフリーラン周波数の測定時、復調器２２１に入力する正弦波信号の元になるデータを変調器２２５の送信ベースバンドDAC２４１に出力する。また、デジタルベースバンド回路２２２は、受信ベースバンドADC１５の出力を制御部２２３に供給する。   Further, the digital baseband circuit 222 outputs the source data of the sine wave signal input to the demodulator 221 to the transmission baseband DAC 241 of the modulator 225 when measuring the free-run frequency of the reception LO 14 of the demodulator 221. The digital baseband circuit 222 also supplies the output of the reception baseband ADC 15 to the control unit 223.

制御部２２３は、図３の制御部６４と同様の機能を有する。すなわち、制御部２２３においては、図５を参照して説明した各構成が実現される。制御部２２３は、フリーラン周波数の測定時、設定バイアス値を表す情報をDAC２２４に出力する。また、制御部２２３は、デジタルベースバンド回路２２２を介して供給された受信ベースバンドADC１５の出力に基づいてフリーラン周波数を測定する。   The control unit 223 has the same function as the control unit 64 of FIG. That is, the control unit 223 realizes each configuration described with reference to FIG. The control unit 223 outputs information indicating the set bias value to the DAC 224 when measuring the free-run frequency. The control unit 223 also measures the free-run frequency based on the output of the reception baseband ADC 15 supplied via the digital baseband circuit 222.

制御部２２３は、フリーラン周波数の測定時、正弦波信号の周波数を決定し、正弦波信号の元になるデータを、デジタルベースバンド回路２２２を介して変調器２２５に出力する。   The control unit 223 determines the frequency of the sine wave signal at the time of measuring the free-run frequency, and outputs the original data of the sine wave signal to the modulator 225 via the digital baseband circuit 222.

DAC２２４は、制御部２２３による制御に従って、設定バイアス値を表す信号を復調器２２１の受信LO１４と変調器２２５の送信LO２４３に出力する。   The DAC 224 outputs a signal representing the set bias value to the reception LO 14 of the demodulator 221 and the transmission LO 243 of the modulator 225 under the control of the control unit 223.

変調器２２５は、送信ベースバンドDAC２４１、送信ミキサ２４２−１，２４２−２、送信LO２４３、差動単相変換器２４４、および電力増幅器２４５から構成される。   The modulator 225 includes a transmission baseband DAC 241, transmission mixers 242-1 and 242-2, a transmission LO 243, a differential single-phase converter 244, and a power amplifier 245.

送信ベースバンドADC２４１は、デジタルベースバンド回路２２２から供給されたデータのD/A変換を行う。送信ベースバンドADC２４１は、D/A変換によって得られたＩ成分の信号を送信ミキサ２４２−１に出力し、Ｑ成分の信号を送信ミキサ２４２−２に出力する。   The transmission baseband ADC 241 performs D / A conversion of the data supplied from the digital baseband circuit 222. The transmission baseband ADC 241 outputs the I component signal obtained by the D / A conversion to the transmission mixer 242-1 and outputs the Q component signal to the transmission mixer 242-2.

送信ミキサ２４２−１は、送信LO２４３から供給された送信側キャリアを用いて、送信ベースバンドDAC２４１から供給された信号の周波数変換（アップコンバート）を行う。送信ミキサ２４２−１は、周波数変換後のＩ成分の信号を差動単相変換器２４４に出力する。   The transmission mixer 242-1 performs frequency conversion (up conversion) of the signal supplied from the transmission baseband DAC 241 using the transmission side carrier supplied from the transmission LO 243. The transmission mixer 242-1 outputs the frequency-converted I component signal to the differential single-phase converter 244.

送信ミキサ２４２−２は、送信LO２４３から供給された送信側キャリアを用いて、送信ベースバンドDAC２４１から供給された信号の周波数変換を行う。送信ミキサ２４２−２は、周波数変換後のＱ成分の信号を差動単相変換器２４４に出力する。   The transmission mixer 242-2 uses the transmission-side carrier supplied from the transmission LO 243 to perform frequency conversion of the signal supplied from the transmission baseband DAC 241. The transmission mixer 242-2 outputs the Q component signal after frequency conversion to the differential single-phase converter 244.

送信LO２４３は、Ｉ成分の信号の周波数変換に用いられる送信側キャリアを生成するLO２４３Ａと、Ｑ成分の信号の周波数変換に用いられる送信側キャリアを生成するLO２４３Ｂから構成される。   The transmission LO 243 includes an LO 243A that generates a transmission side carrier used for frequency conversion of an I component signal and an LO 243B that generates a transmission side carrier used for frequency conversion of a Q component signal.

LO２４３ＡとLO２４３Ｂは、それぞれ、端子２４３Ｃから供給された例えば20GHzの注入信号を元にして、DAC２２４から供給された設定バイアス値に応じた周波数の送信側キャリアを生成し、送信ミキサ２４２−１と送信ミキサ２４２−２に出力する。   The LO 243A and the LO 243B respectively generate a transmission side carrier having a frequency according to the set bias value supplied from the DAC 224 based on the injection signal of, for example, 20 GHz supplied from the terminal 243C, and transmit with the transmission mixer 242-1. Output to the mixer 242-2.

差動単相変換器２４４は、送信ミキサ２４２−１と送信ミキサ２４２−２から供給された差動信号を単相信号に変換し、出力する。   The differential / single-phase converter 244 converts the differential signal supplied from the transmission mixer 242-1 and the transmission mixer 242-2 into a single-phase signal and outputs it.

電力増幅器２４５は、差動単相変換器２４４から供給された信号を複数段の増幅器によって増幅し、RF信号を出力する。通信時、電力増幅器２４５から出力されたRF信号は図示せぬアンテナから送信される。また、フリーラン周波数の測定時、電力増幅器２４５から出力された所定の周波数を有する正弦波信号は、スイッチ２２６を介して復調器２２１に入力される。   The power amplifier 245 amplifies the signal supplied from the differential single-phase converter 244 by a plurality of stages of amplifiers and outputs an RF signal. During communication, the RF signal output from the power amplifier 245 is transmitted from an antenna (not shown). Further, when measuring the free-run frequency, the sine wave signal having a predetermined frequency output from the power amplifier 245 is input to the demodulator 221 via the switch 226.

スイッチ２２６は、フリーラン周波数の測定時、オンとなり、変調器２２５により生成された正弦波信号を復調器２２１に供給する。スイッチ２２６により、正弦波信号を復調器２２１に供給するループバック経路が変復調チップ２１１内に構成される。スイッチ２２６が変復調チップ２１１の外部に設けられ、ループバック経路が変復調チップ２１１外に構成されるようにしてもよい。   The switch 226 is turned on when measuring the free-run frequency, and supplies the sine wave signal generated by the modulator 225 to the demodulator 221. The switch 226 configures a loopback path in the modulation / demodulation chip 211 to supply the sine wave signal to the demodulator 221. The switch 226 may be provided outside the modulation / demodulation chip 211, and the loopback path may be configured outside the modulation / demodulation chip 211.

このように、同じチップに搭載される変調器を信号発生部として用いることにより、正弦波信号を復調器２２１に供給する専用の回路が装置内に設けられていない場合であっても、BIST(Built in Self Test)を行うことが可能になる。また、チップや、チップを搭載する装置の出荷後であっても、自動補償を行わせることが可能になる。   As described above, by using the modulator mounted on the same chip as the signal generator, even if the dedicated circuit for supplying the sine wave signal to the demodulator 221 is not provided in the device, the BIST ( Built in Self Test) can be performed. Further, it is possible to perform automatic compensation even after shipping the chip and the device mounting the chip.

＜６−３．第３の変形例＞
図１０は、チップ構成の例を示す図である。図１０に示す構成のうち、上述した構成と同じ構成には同じ符号を付してある。 <6-3. Third Modification>
FIG. 10 is a diagram showing an example of a chip configuration. Of the configurations shown in FIG. 10, the same configurations as those described above are denoted by the same reference numerals.

図１０に示すように、復調器と変調器がそれぞれ異なるチップにより構成されるようにしてもよい。図１０の復調チップ２６１と変調チップ２６２は異なるチップであり、図３の制御部６４と同様の機能を有する外部の制御部２６３により制御される。変調チップ２６２は、復調チップ２６１の受信LO１４のフリーラン周波数の測定時、正弦波信号を復調チップ２６１に供給する信号発生部として機能する。   As shown in FIG. 10, the demodulator and the modulator may be configured by different chips. The demodulation chip 261 and the modulation chip 262 in FIG. 10 are different chips, and are controlled by an external control unit 263 having the same function as the control unit 64 in FIG. The modulation chip 262 functions as a signal generation unit that supplies a sine wave signal to the demodulation chip 261 when measuring the free-run frequency of the reception LO 14 of the demodulation chip 261.

図１０の復調チップ２６１は図３に示す構成と同じ構成を有する。変調チップ２６２は、デジタルベースバンド回路２７１とDAC２７２が設けられている点を除いて、図９に示す構成と同じ構成を有する。   The demodulation chip 261 in FIG. 10 has the same configuration as that shown in FIG. The modulation chip 262 has the same configuration as that shown in FIG. 9 except that the digital baseband circuit 271 and the DAC 272 are provided.

変調チップ２６２のデジタルベースバンド回路２７１は、復調チップ２６１の受信LO１４のフリーラン周波数の測定時、復調チップ２６１に入力する正弦波信号の元になるデータを送信ベースバンドDAC２４１に出力する。DAC２７２は、制御部２６３による制御に従って、設定バイアス値を表す信号を送信LO２４３に出力する。   The digital baseband circuit 271 of the modulation chip 262 outputs the source data of the sine wave signal input to the demodulation chip 261 to the transmission baseband DAC 241 when measuring the free-run frequency of the reception LO 14 of the demodulation chip 261. The DAC 272 outputs a signal representing the set bias value to the transmission LO 243 under the control of the control unit 263.

このように、別チップに搭載される変調器を信号発生部として用いることによっても、IQインバランスの調整が可能になる。   In this way, the IQ imbalance can be adjusted also by using the modulator mounted on another chip as the signal generator.

＜６−４．その他の例＞
復調器の構成は、図３などに示したものに限らず、受信ミキサ、受信LO、受信ベースバンドADCが最低限含まれていれば良く、他の一部の構成がチップ外に配置されていても良い。 <6-4. Other examples>
The configuration of the demodulator is not limited to that shown in FIG. 3 and the like, as long as it includes at least a reception mixer, a reception LO, and a reception baseband ADC, and some of the other configurations are arranged outside the chip. May be.

また、以上においては、フリーラン周波数の測定時に復調器に入力される信号が正弦波信号であるものとしたが、三角波やノコギリ波などの、基本周波数を有する信号であればどのような波形の信号が入力信号として用いられるようにしてもよい。   Further, in the above description, the signal input to the demodulator at the time of measuring the free-run frequency is a sine wave signal. The signal may be used as an input signal.

・コンピュータの例
上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。 -Example of computer The series of processes described above can be executed by hardware or software. When the series of processes is executed by software, the program forming the software is installed from a program recording medium to a computer incorporated in dedicated hardware or a general-purpose personal computer.

図１１は、コンピュータの構成例を示すブロック図である。   FIG. 11 is a block diagram showing a configuration example of a computer.

CPU１００１、ROM１００２、RAM１００３は、バス１００４により相互に接続されている。   The CPU 1001, ROM 1002, and RAM 1003 are connected to each other by a bus 1004.

バス１００４には、さらに、入出力インタフェース１００５が接続されている。入出力インタフェース１００５には、キーボード、マウスなどよりなる入力部１００６、ディスプレイ、スピーカなどよりなる出力部１００７が接続される。また、入出力インタフェース１００５には、ハードディスクや不揮発性のメモリなどよりなる記憶部１００８、ネットワークインタフェースなどよりなる通信部１００９、リムーバブルメディア１０１１を駆動するドライブ１０１０が接続される。   An input / output interface 1005 is further connected to the bus 1004. The input / output interface 1005 is connected to an input unit 1006 including a keyboard and a mouse, and an output unit 1007 including a display and a speaker. Further, the input / output interface 1005 is connected to a storage unit 1008 including a hard disk and a non-volatile memory, a communication unit 1009 including a network interface, and a drive 1010 that drives the removable medium 1011.

以上のように構成されるコンピュータでは、CPU１００１が、例えば、記憶部１００８に記憶されているプログラムを入出力インタフェース１００５及びバス１００４を介してRAM１００３にロードして実行することにより、上述した一連の処理が行われる。   In the computer configured as described above, the CPU 1001 loads the program stored in the storage unit 1008 into the RAM 1003 via the input / output interface 1005 and the bus 1004 and executes the program, thereby performing the series of processes described above. Is done.

CPU１００１が実行するプログラムは、例えばリムーバブルメディア１０１１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル放送といった、有線または無線の伝送媒体を介して提供され、記憶部１００８にインストールされる。   The program executed by the CPU 1001 is recorded in the removable medium 1011 or provided via a wired or wireless transmission medium such as a local area network, the Internet, or digital broadcasting, and is installed in the storage unit 1008.

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。   It should be noted that the program executed by the computer may be a program in which processing is performed in time series in the order described in this specification, or in parallel or at a necessary timing such as when a call is made. It may be a program in which processing is performed.

本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。   The embodiments of the present technology are not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present technology.

・構成の組み合わせ例
本技術は、以下のような構成をとることもできる。 -Example of combination of configurations The present technology may have the following configurations.

（１）
局部発振器と、前記局部発振器が出力する発振信号に基づいて、入力信号の周波数変換を行う周波数変換部と、前記周波数変換部の出力に対してAD変換を行い、AD変換結果を出力するAD変換部とを含む復調器の前記局部発振器の発振周波数を規定する設定値を設定する設定部と、
所定の前記設定値を設定していたときに得られた前記局部発振器のフリーラン周波数の測定結果に基づいて、測定結果が得られていない、他の前記設定値における前記フリーラン周波数の予測値を求める予測部と、
前記復調器に入力する前記入力信号の周波数として、前記予測値との差分の絶対値が前記AD変換部のナイキスト周波数以下となる周波数を決定する決定部と
を備える受信装置。
（２）
前記AD変換部の出力の最大周波数成分を有する周波数と前記入力信号の周波数に基づいて前記フリーラン周波数を測定する測定部と、
前記フリーラン周波数の測定結果に基づいて、前記局部発振器の発振周波数を調整する補償部と
をさらに備える前記（１）に記載の受信装置。
（３）
前記補償部は、前記入力信号の周波数をf0、前記AD変換部の出力の最大周波数成分を有する周波数をf1としたとき、f0+f1またはf0-f1が前記復調器に入力される信号のキャリア周波数のロックレンジ内の周波数となり、前記局部発振器のIQインバランスが減少するように、前記発振周波数を調整する
前記（２）に記載の受信装置。
（４）
前記決定部は、前記AD変換部の出力の最大周波数成分を有する周波数が、前記AD変換部の出力の低域遮断周波数以上の周波数となるように、前記入力信号の周波数を決定する
前記（１）乃至（３）のいずれかに記載の受信装置。
（５）
前記予測部は、前記フリーラン周波数の測定結果の線形補間を行い、前記設定部により設定された他の前記設定値における前記予測値を求める
前記（１）乃至（４）のいずれかに記載の受信装置。
（６）
前記決定部により決定された周波数の前記入力信号を発生し、前記復調器に供給する発生部をさらに備える
前記（１）乃至（５）のいずれかに記載の受信装置。
（７）
他の局部発振器と、入力されたデータのDA変換を行うDA変換部と、前記他の局部発振器が出力する発振信号に基づいて、DA変換部の出力の周波数変換を行う他の周波数変換部とを含み、前記決定部により決定された周波数の前記入力信号を発生し、前記復調器に供給する変調器をさらに備える
前記（１）乃至（６）のいずれかに記載の受信装置。
（８）
前記復調器と前記変調器は同一チップ上に形成される
前記（７）に記載の受信装置。
（９）
前記復調器と前記変調器はそれぞれ異なるチップ上に形成される
前記（７）に記載の受信装置。
（１０）
局部発振器と、前記局部発振器が出力する発振信号に基づいて、入力信号の周波数変換を行う周波数変換部と、前記周波数変換部の出力に対してAD変換を行い、AD変換結果を出力するAD変換部とを含む復調器の前記局部発振器の発振周波数を規定する設定値を設定し、
所定の前記設定値を設定していたときに得られた前記局部発振器のフリーラン周波数の測定結果に基づいて、測定結果が得られていない、他の前記設定値における前記フリーラン周波数の予測値を求め、
前記復調器に入力する前記入力信号の周波数として、前記予測値との差分の絶対値が前記AD変換部のナイキスト周波数以下となる周波数を決定する
ステップを含む情報処理方法。
（１１）
局部発振器と、前記局部発振器が出力する発振信号に基づいて、入力信号の周波数変換を行う周波数変換部と、前記周波数変換部の出力に対してAD変換を行い、AD変換結果を出力するAD変換部とを含む復調器の前記局部発振器の発振周波数を規定する設定値を設定し、
所定の前記設定値を設定していたときに得られた前記局部発振器のフリーラン周波数の測定結果に基づいて、測定結果が得られていない、他の前記設定値における前記フリーラン周波数の予測値を求め、
前記復調器に入力する前記入力信号の周波数として、前記予測値との差分の絶対値が前記AD変換部のナイキスト周波数以下となる周波数を決定する
ステップを含む処理をコンピュータに実行させるプログラム。
（１２）
局部発振器と、前記局部発振器が出力する発振信号に基づいて、入力信号の周波数変換を行う周波数変換部と、前記周波数変換部の出力に対してAD変換を行い、AD変換結果を出力するAD変換部とを含む復調器と、
前記局部発振器の発振周波数を規定する設定値を設定する設定部と、
所定の前記設定値を設定していたときに得られた前記局部発振器のフリーラン周波数の測定結果に基づいて、測定結果が得られていない、他の前記設定値における前記フリーラン周波数の予測値を求める予測部と、
前記復調器に入力する前記入力信号の周波数として、前記予測値との差分の絶対値が前記AD変換部のナイキスト周波数以下となる周波数を決定する決定部と
を備える復調チップ。 (1)
A local oscillator and a frequency conversion unit that performs frequency conversion of an input signal based on an oscillation signal output by the local oscillator, and AD conversion that performs AD conversion on the output of the frequency conversion unit and outputs an AD conversion result. A setting unit that sets a setting value that defines the oscillation frequency of the local oscillator of the demodulator including a unit,
Based on the measurement result of the free-run frequency of the local oscillator obtained when setting the predetermined setting value, the measurement result is not obtained, the predicted value of the free-run frequency in the other setting value A prediction unit that obtains
As a frequency of the input signal input to the demodulator, a determination unit that determines a frequency at which the absolute value of the difference from the predicted value is equal to or lower than the Nyquist frequency of the AD conversion unit.
(2)
A measuring unit that measures the free-run frequency based on the frequency having the maximum frequency component of the output of the AD conversion unit and the frequency of the input signal,
The receiving device according to (1), further comprising: a compensator that adjusts an oscillation frequency of the local oscillator based on a measurement result of the free-run frequency.
(3)
The compensation unit, f 0 the frequency of the input signal, a frequency having a maximum frequency component of the output of the AD converter when the f 1, to f 0 + f 1 or f 0 -f 1 said demodulator The receiving device according to (2), wherein the oscillation frequency is adjusted so that the carrier frequency of the input signal is within a lock range and the IQ imbalance of the local oscillator is reduced.
(4)
The determining unit determines the frequency of the input signal such that the frequency having the maximum frequency component of the output of the AD conversion unit is equal to or higher than the low cutoff frequency of the output of the AD conversion unit. ) To (3).
(5)
The predicting unit performs linear interpolation of the measurement result of the free-run frequency to obtain the predictive value of the other setting value set by the setting unit. (1) to (4) Receiver.
(6)
The receiving device according to any one of (1) to (5), further including a generation unit that generates the input signal having the frequency determined by the determination unit and supplies the input signal to the demodulator.
(7)
Another local oscillator, a DA conversion unit that performs DA conversion of input data, and another frequency conversion unit that performs frequency conversion of the output of the DA conversion unit based on the oscillation signal output from the other local oscillator. The receiving device according to any one of (1) to (6), further comprising: a modulator that generates the input signal having the frequency determined by the determination unit and supplies the input signal to the demodulator.
(8)
The receiving device according to (7), wherein the demodulator and the modulator are formed on the same chip.
(9)
The receiving device according to (7), wherein the demodulator and the modulator are formed on different chips.
(10)
A local oscillator and a frequency conversion unit that performs frequency conversion of an input signal based on an oscillation signal output by the local oscillator, and AD conversion that performs AD conversion on the output of the frequency conversion unit and outputs an AD conversion result. A set value that defines the oscillation frequency of the local oscillator of the demodulator including a section,
Based on the measurement result of the free-run frequency of the local oscillator obtained when setting the predetermined setting value, the measurement result is not obtained, the predicted value of the free-run frequency in the other setting value Seeking
An information processing method comprising: determining, as a frequency of the input signal input to the demodulator, a frequency at which an absolute value of a difference from the predicted value is equal to or lower than a Nyquist frequency of the AD conversion unit.
(11)
A local oscillator and a frequency conversion unit that performs frequency conversion of an input signal based on an oscillation signal output by the local oscillator, and AD conversion that performs AD conversion on the output of the frequency conversion unit and outputs an AD conversion result. A set value that defines the oscillation frequency of the local oscillator of the demodulator including a section,
Based on the measurement result of the free-run frequency of the local oscillator obtained when setting the predetermined setting value, the measurement result is not obtained, the predicted value of the free-run frequency in the other setting value Seeking
A program for causing a computer to execute a process including a step of determining, as a frequency of the input signal input to the demodulator, a frequency at which an absolute value of a difference from the predicted value is equal to or lower than a Nyquist frequency of the AD conversion unit.
(12)
A local oscillator and a frequency conversion unit that performs frequency conversion of an input signal based on an oscillation signal output by the local oscillator, and AD conversion that performs AD conversion on the output of the frequency conversion unit and outputs an AD conversion result. A demodulator including a section,
A setting unit for setting a setting value that defines the oscillation frequency of the local oscillator,
Based on the measurement result of the free-run frequency of the local oscillator obtained when setting the predetermined setting value, the measurement result is not obtained, the predicted value of the free-run frequency in the other setting value A prediction unit that obtains
A demodulator chip that determines, as a frequency of the input signal input to the demodulator, a frequency at which an absolute value of a difference from the predicted value is equal to or lower than a Nyquist frequency of the AD converter.

１３−１，１３−２ 受信ミキサ、 １４ 受信LO、 １５ 受信ベースバンドADC、 １６ デジタルベースバンド回路、 １８ DAC、 ５１ 受信装置、 ６２ 復調器、 ６４ 制御部、 ６５ 信号発生部、 １０１ バイアス値設定部、 １０２ フリーラン周波数測定部、 １０３ 測定結果リスト記憶部、 １０４ IQインバランス補償部、 １０５ フリーラン周波数予測部、 １０６ 入力周波数決定部   13-1, 13-2 reception mixer, 14 reception LO, 15 reception baseband ADC, 16 digital baseband circuit, 18 DAC, 51 reception device, 62 demodulator, 64 control unit, 65 signal generation unit, 101 bias value setting Section, 102 free-run frequency measuring section, 103 measurement result list storing section, 104 IQ imbalance compensating section, 105 free-run frequency predicting section, 106 input frequency determining section

Claims (12)

局部発振器と、前記局部発振器が出力する発振信号に基づいて、入力信号の周波数変換を行う周波数変換部と、前記周波数変換部の出力に対してAD変換を行い、AD変換結果を出力するAD変換部とを含む復調器の前記局部発振器の発振周波数を規定する設定値を設定する設定部と、
所定の前記設定値を設定していたときに得られた前記局部発振器のフリーラン周波数の測定結果に基づいて、測定結果が得られていない、他の前記設定値における前記フリーラン周波数の予測値を求める予測部と、
前記復調器に入力する前記入力信号の周波数として、前記予測値との差分の絶対値が前記AD変換部のナイキスト周波数以下となる周波数を決定する決定部と
を備える受信装置。 A local oscillator and a frequency conversion unit that performs frequency conversion of an input signal based on an oscillation signal output by the local oscillator, and AD conversion that performs AD conversion on the output of the frequency conversion unit and outputs an AD conversion result. A setting unit that sets a setting value that defines the oscillation frequency of the local oscillator of the demodulator including a unit,
Based on the measurement result of the free-run frequency of the local oscillator obtained when setting the predetermined setting value, the measurement result is not obtained, the predicted value of the free-run frequency in the other setting value A prediction unit that obtains
As a frequency of the input signal input to the demodulator, a determination unit that determines a frequency at which the absolute value of the difference from the predicted value is equal to or lower than the Nyquist frequency of the AD conversion unit. 前記AD変換部の出力の最大周波数成分を有する周波数と前記入力信号の周波数に基づいて前記フリーラン周波数を測定する測定部と、
前記フリーラン周波数の測定結果に基づいて、前記局部発振器の発振周波数を調整する補償部と
をさらに備える請求項１に記載の受信装置。 A measuring unit that measures the free-run frequency based on the frequency having the maximum frequency component of the output of the AD conversion unit and the frequency of the input signal,
The receiver according to claim 1, further comprising: a compensator that adjusts an oscillation frequency of the local oscillator based on a measurement result of the free-run frequency. 前記補償部は、前記入力信号の周波数をf0、前記AD変換部の出力の最大周波数成分を有する周波数をf1としたとき、f0+f1またはf0-f1が前記復調器に入力される信号のキャリア周波数のロックレンジ内の周波数となり、前記局部発振器のIQインバランスが減少するように、前記発振周波数を調整する
請求項２に記載の受信装置。 The compensation unit, f 0 the frequency of the input signal, a frequency having a maximum frequency component of the output of the AD converter when the f 1, to f 0 + f 1 or f 0 -f 1 said demodulator The receiving device according to claim 2, wherein the oscillation frequency is adjusted such that the carrier frequency of the input signal is within a lock range and the IQ imbalance of the local oscillator is reduced. 前記決定部は、前記AD変換部の出力の最大周波数成分を有する周波数が、前記AD変換部の出力の低域遮断周波数以上の周波数となるように、前記入力信号の周波数を決定する
請求項１に記載の受信装置。 The determining unit determines the frequency of the input signal such that the frequency having the maximum frequency component of the output of the AD conversion unit is equal to or higher than the low cutoff frequency of the output of the AD conversion unit. The receiving device according to 1. 前記予測部は、前記フリーラン周波数の測定結果の線形補間を行い、前記設定部により設定された他の前記設定値における前記予測値を求める
請求項１に記載の受信装置。 The receiving device according to claim 1, wherein the prediction unit performs linear interpolation of the measurement result of the free-run frequency to obtain the predicted value of the other setting value set by the setting unit. 前記決定部により決定された周波数の前記入力信号を発生し、前記復調器に供給する発生部をさらに備える
請求項１に記載の受信装置。 The receiving device according to claim 1, further comprising a generation unit that generates the input signal having the frequency determined by the determination unit and supplies the input signal to the demodulator. 他の局部発振器と、入力されたデータのDA変換を行うDA変換部と、前記他の局部発振器が出力する発振信号に基づいて、DA変換部の出力の周波数変換を行う他の周波数変換部とを含み、前記決定部により決定された周波数の前記入力信号を発生し、前記復調器に供給する変調器をさらに備える
請求項１に記載の受信装置。 Another local oscillator, a DA conversion unit that performs DA conversion of input data, and another frequency conversion unit that performs frequency conversion of the output of the DA conversion unit based on the oscillation signal output from the other local oscillator. The receiving device according to claim 1, further comprising a modulator that includes the above-mentioned, and that generates the input signal of the frequency determined by the determination unit and supplies the input signal to the demodulator. 前記復調器と前記変調器は同一チップ上に形成される
請求項７に記載の受信装置。 The receiver according to claim 7, wherein the demodulator and the modulator are formed on the same chip. 前記復調器と前記変調器はそれぞれ異なるチップ上に形成される
請求項７に記載の受信装置。 The receiver according to claim 7, wherein the demodulator and the modulator are formed on different chips. 局部発振器と、前記局部発振器が出力する発振信号に基づいて、入力信号の周波数変換を行う周波数変換部と、前記周波数変換部の出力に対してAD変換を行い、AD変換結果を出力するAD変換部とを含む復調器の前記局部発振器の発振周波数を規定する設定値を設定し、
所定の前記設定値を設定していたときに得られた前記局部発振器のフリーラン周波数の測定結果に基づいて、測定結果が得られていない、他の前記設定値における前記フリーラン周波数の予測値を求め、
前記復調器に入力する前記入力信号の周波数として、前記予測値との差分の絶対値が前記AD変換部のナイキスト周波数以下となる周波数を決定する
ステップを含む情報処理方法。 A local oscillator and a frequency conversion unit that performs frequency conversion of an input signal based on an oscillation signal output by the local oscillator, and AD conversion that performs AD conversion on the output of the frequency conversion unit and outputs an AD conversion result. A set value that defines the oscillation frequency of the local oscillator of the demodulator including a section,
Based on the measurement result of the free-run frequency of the local oscillator obtained when setting the predetermined setting value, the measurement result is not obtained, the predicted value of the free-run frequency in the other setting value Seeking
An information processing method comprising: determining, as a frequency of the input signal input to the demodulator, a frequency at which an absolute value of a difference from the predicted value is equal to or lower than a Nyquist frequency of the AD conversion unit. 局部発振器と、前記局部発振器が出力する発振信号に基づいて、入力信号の周波数変換を行う周波数変換部と、前記周波数変換部の出力に対してAD変換を行い、AD変換結果を出力するAD変換部とを含む復調器の前記局部発振器の発振周波数を規定する設定値を設定し、
所定の前記設定値を設定していたときに得られた前記局部発振器のフリーラン周波数の測定結果に基づいて、測定結果が得られていない、他の前記設定値における前記フリーラン周波数の予測値を求め、
前記復調器に入力する前記入力信号の周波数として、前記予測値との差分の絶対値が前記AD変換部のナイキスト周波数以下となる周波数を決定する
ステップを含む処理をコンピュータに実行させるプログラム。 A local oscillator and a frequency conversion unit that performs frequency conversion of an input signal based on an oscillation signal output by the local oscillator, and AD conversion that performs AD conversion on the output of the frequency conversion unit and outputs an AD conversion result. A set value that defines the oscillation frequency of the local oscillator of the demodulator including a section,
Based on the measurement result of the free-run frequency of the local oscillator obtained when setting the predetermined setting value, the measurement result is not obtained, the predicted value of the free-run frequency in the other setting value Seeking
A program for causing a computer to execute a process including a step of determining, as a frequency of the input signal input to the demodulator, a frequency at which an absolute value of a difference from the predicted value is equal to or lower than a Nyquist frequency of the AD conversion unit. 局部発振器と、前記局部発振器が出力する発振信号に基づいて、入力信号の周波数変換を行う周波数変換部と、前記周波数変換部の出力に対してAD変換を行い、AD変換結果を出力するAD変換部とを含む復調器と、
前記局部発振器の発振周波数を規定する設定値を設定する設定部と、
所定の前記設定値を設定していたときに得られた前記局部発振器のフリーラン周波数の測定結果に基づいて、測定結果が得られていない、他の前記設定値における前記フリーラン周波数の予測値を求める予測部と、
前記復調器に入力する前記入力信号の周波数として、前記予測値との差分の絶対値が前記AD変換部のナイキスト周波数以下となる周波数を決定する決定部と
を備える復調チップ。 A local oscillator and a frequency conversion unit that performs frequency conversion of an input signal based on an oscillation signal output by the local oscillator, and AD conversion that performs AD conversion on the output of the frequency conversion unit and outputs an AD conversion result. A demodulator including a section,
A setting unit for setting a setting value that defines the oscillation frequency of the local oscillator,
Based on the measurement result of the free-run frequency of the local oscillator obtained when setting the predetermined setting value, the measurement result is not obtained, the predicted value of the free-run frequency in the other setting value A prediction unit that obtains
A demodulator chip that determines, as a frequency of the input signal input to the demodulator, a frequency at which an absolute value of a difference from the predicted value is equal to or lower than a Nyquist frequency of the AD converter.
JP2016062609A 2016-03-25 2016-03-25 Receiver, information processing method, program, and demodulation chip Active JP6686607B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016062609A JP6686607B2 (en) 2016-03-25 2016-03-25 Receiver, information processing method, program, and demodulation chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016062609A JP6686607B2 (en) 2016-03-25 2016-03-25 Receiver, information processing method, program, and demodulation chip

Publications (2)

Publication Number Publication Date
JP2017175569A JP2017175569A (en) 2017-09-28
JP6686607B2 true JP6686607B2 (en) 2020-04-22

Family

ID=59972364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016062609A Active JP6686607B2 (en) 2016-03-25 2016-03-25 Receiver, information processing method, program, and demodulation chip

Country Status (1)

Country Link
JP (1) JP6686607B2 (en)

Also Published As

Publication number Publication date
JP2017175569A (en) 2017-09-28

Similar Documents

Publication Publication Date Title
US8717077B2 (en) Duty cycle adjustment for a local oscillator signal
CN107924158B (en) Calibrating dynamic errors in high resolution digital to time converters
US8478222B2 (en) I/Q calibration for walking-IF architectures
KR101121694B1 (en) Transmitting circuit, wireless communication apparatus, and timing adjustment method for transmitting circuit
US20090060089A1 (en) Polar modulation transmitter circuit and communications device
JPWO2006001184A1 (en) Linearity evaluation method using integration processing weighted by probability density function, and circuit simulator, evaluation apparatus, communication circuit, and program using the same
US9385822B2 (en) Wideband calibration method and wideband calibration apparatus for calibrating mismatch between first signal path and second signal path of transmitter/receiver
US9100842B2 (en) Apparatus and method for supporting calibration for radio frequency circuit in communication device
US20090192738A1 (en) Calibration technique for power amplifiers
JP6686607B2 (en) Receiver, information processing method, program, and demodulation chip
US20050118970A1 (en) Method of measuring and calibrating frequency down converter
US10516406B1 (en) Digital to analog converter linearization system
US11881877B2 (en) Spur compensation method and system
US8447260B2 (en) Method and system for on-demand receiver supply voltage and current
JP2008278120A (en) Transceiver and radio system using the same
US10187078B2 (en) Data converters for mitigating time-interleaved artifacts
US20090225877A1 (en) Method and system for characterization of filter transfer functions in ofdm systems
US9106327B2 (en) System and method for correcting integral nonlinearity in an oscillator system
JP2017118300A (en) Frequency characteristic correction circuit
JP2018166322A (en) Wireless receiving device
WO2012144104A1 (en) Wireless communication apparatus
US8200171B1 (en) Square wave testing of two-point polar amplifiers
KR20210145552A (en) A radio frequency transmitter configured to select output power control range and an wireless communication device including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200316

R151 Written notification of patent or utility model registration

Ref document number: 6686607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151