JP6651901B2

JP6651901B2 - Semiconductor device

Info

Publication number: JP6651901B2
Application number: JP2016036276A
Authority: JP
Inventors: 冨田　一義; 一義冨田; 将一兼近
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 2016-02-26
Filing date: 2016-02-26
Publication date: 2020-02-19
Anticipated expiration: 2036-02-26
Also published as: JP2017152655A

Description

本明細書で開示する技術は、発光部を備える半導体装置に関する。 The technology disclosed in this specification relates to a semiconductor device including a light emitting unit.

２次元電子ガスをチャネルとして動作する半導体装置が開発されている。この種の半導体装置は、ヘテロ接合を有する半導体積層を有している。半導体積層は、第１半導体層と、その第１半導体層上に設けられており、第１半導体層とヘテロ接合する第２半導体で構成されている。この種の半導体装置は、ヘテロ接合近傍に発生する２次元電子ガスをチャネルとして利用することで、半導体装置内を電流が流れるように構成されている。 Semiconductor devices that operate using a two-dimensional electron gas as a channel have been developed. This type of semiconductor device has a semiconductor stack having a heterojunction. The semiconductor stack includes a first semiconductor layer and a second semiconductor provided on the first semiconductor layer and heterojunction with the first semiconductor layer. This type of semiconductor device is configured such that a current flows in the semiconductor device by using a two-dimensional electron gas generated near a heterojunction as a channel.

この種の半導体装置では、第２半導体層の上面又はバルクに蓄積する電荷によって半導体装置内を流れる電流が減少する電流コラプス現象の発生が問題となっている。第２半導体層の上面又はバルクに光を照射することで、蓄積された電荷を放出させ、電流コラプス現象の影響を低減する技術が開示されている（特許文献１及び特許文献２）。 In this type of semiconductor device, there is a problem that a current collapse phenomenon in which a current flowing in the semiconductor device is reduced due to charges accumulated on the upper surface or the bulk of the second semiconductor layer. A technique has been disclosed in which the accumulated charge is released by irradiating light to the upper surface or the bulk of the second semiconductor layer to reduce the influence of the current collapse phenomenon (Patent Documents 1 and 2).

特開２００８−１９８７３１号公報JP 2008-198731 A 特開２０１４−２３６０１７号公報JP 2014-236017 A

特許文献１及び特許文献２に記載の半導体装置は、発光部から照射される光を、第２半導体層の上面又はバルクに光を照射することで、電流コラプスの影響を低減している。発光部から照射される光は、様々な方向に広がる。特許文献１及び特許文献２の半導体装置において、発光部から照射される光の一部は、半導体装置の側面から半導体装置の外側に向かって放出されてしまう。すなわち、半導体装置の外側に向かって放出される光は、第２半導体層の上面又はバルクに照射されない。第２半導体層の上面又はバルクに照射される光の量を増やすことで、電流コラプス現象の影響を低減することができる。このため、発光部から照射される光を、第２半導体層の上面又はバルクに効率的に照射することができる技術が望まれる。 The semiconductor devices described in Patent Literature 1 and Patent Literature 2 reduce the influence of current collapse by irradiating the light emitted from the light emitting unit to the upper surface or the bulk of the second semiconductor layer. Light emitted from the light emitting unit spreads in various directions. In the semiconductor devices of Patent Literature 1 and Patent Literature 2, part of light emitted from the light emitting unit is emitted from the side surface of the semiconductor device toward the outside of the semiconductor device. That is, light emitted toward the outside of the semiconductor device does not irradiate the upper surface or the bulk of the second semiconductor layer. By increasing the amount of light applied to the upper surface or the bulk of the second semiconductor layer, the effect of the current collapse phenomenon can be reduced. Therefore, a technique capable of efficiently irradiating the upper surface or the bulk of the second semiconductor layer with light emitted from the light emitting unit is desired.

本明細書に開示する半導体装置は、第１素子を含む第１素子領域と、第１素子領域の周囲に配置されている素子分離領域と、を有する。第１素子領域は、第１素子のチャネルとなる２次元電子ガスが形成されるヘテロ接合を有する第１半導体積層であって、第１半導体層と、その第１半導体層上に設けられているとともに第１半導体層とは異なるバンドギャップを有する第２半導体層と、を有する第１半導体積層と、第１半導体積層内に光を照射するように構成されている第１発光部と、を有している。素子分離領域は、第１素子領域の第１半導体積層の側面に接する第１反射膜、を有しており、第１反射膜は、第１発光部が照射する光を反射するように構成されている。 A semiconductor device disclosed in this specification has a first element region including a first element, and an element isolation region arranged around the first element region. The first element region is a first semiconductor stack having a heterojunction in which a two-dimensional electron gas serving as a channel of the first element is formed, and is provided on the first semiconductor layer and the first semiconductor layer. A first semiconductor layer having a second semiconductor layer having a band gap different from that of the first semiconductor layer; and a first light emitting portion configured to irradiate light into the first semiconductor layer. are doing. The element isolation region has a first reflection film in contact with a side surface of the first semiconductor stack of the first element region, and the first reflection film is configured to reflect light emitted by the first light emitting unit. ing.

上記の半導体装置では、素子分離領域に設けられている第１反射膜が、第１半導体積層の側面に接している。このため、第１素子領域内に設けられている第１発光部から照射される光のうち、第２半導体層の上面又はバルクに直接的に照射されずに、第１半導体積層の側面から第１半導体積層の外側に向かう光は、第１反射膜によって反射される。第１反射膜により反射された光は、第１半導体積層の内側に向かい、その光の一部は、第２半導体層の上面又はバルクに照射される。これにより、第１発光部から照射される光のうち、第２半導体層の上面又はバルクに照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。 In the above-described semiconductor device, the first reflection film provided in the element isolation region is in contact with the side surface of the first semiconductor stack. For this reason, of the light emitted from the first light emitting portion provided in the first element region, the light is not directly irradiated on the upper surface or the bulk of the second semiconductor layer, but is emitted from the side surface of the first semiconductor stack. Light traveling to the outside of one semiconductor stack is reflected by the first reflection film. The light reflected by the first reflection film goes to the inside of the first semiconductor stack, and a part of the light is irradiated on the upper surface or the bulk of the second semiconductor layer. This makes it possible to increase the amount of light irradiated on the upper surface or the bulk of the second semiconductor layer among the light emitted from the first light emitting unit. As a result, the effect of the current collapse phenomenon can be efficiently reduced.

一般的な半導体装置は、１つの素子を含む１つまたは複数の素子領域を備えている。素子領域は、その素子領域の外部領域から電気的に分離されている必要がある。このため、素子領域の周囲には、素子分離領域が配置される。上記の半導体装置では、第１反射膜は、素子分離領域に設けられている。上述のように、素子分離領域は、従来の半導体装置も有している領域である。従って、本明細に開示する半導体装置において、第１反射膜を形成するための領域を、新たに設ける必要がない。このため、半導体装置の製造過程において、第１反射膜による面積消費を増やすことなく、半導体装置を形成することができる。 A general semiconductor device has one or more element regions including one element. The element region needs to be electrically separated from a region outside the element region. For this reason, an element isolation region is arranged around the element region. In the above semiconductor device, the first reflection film is provided in the element isolation region. As described above, the element isolation region is a region that also has a conventional semiconductor device. Therefore, in the semiconductor device disclosed in this specification, it is not necessary to newly provide a region for forming the first reflection film. Therefore, the semiconductor device can be formed without increasing the area consumption by the first reflection film in the manufacturing process of the semiconductor device.

実施例１に係る半導体装置の断面図である。FIG. 2 is a cross-sectional view of the semiconductor device according to the first embodiment. 実施例２に係る半導体装置の断面図である。FIG. 6 is a cross-sectional view of a semiconductor device according to a second embodiment. 実施例３に係る半導体装置の断面図である。FIG. 13 is a sectional view of a semiconductor device according to a third embodiment; 実施例４に係る半導体装置の断面図である。FIG. 14 is a sectional view of a semiconductor device according to a fourth embodiment; 実施例５に係る半導体装置の断面図である。FIG. 14 is a sectional view of a semiconductor device according to a fifth embodiment; 実施例６に係る半導体装置の断面図である。FIG. 14 is a sectional view of a semiconductor device according to a sixth embodiment. 実施例７に係る半導体装置の断面図である。FIG. 14 is a sectional view of a semiconductor device according to a seventh embodiment. 実施例８に係る半導体装置の断面図である。FIG. 16 is a sectional view of a semiconductor device according to an eighth embodiment.

以下に説明する実施例の主要な特徴を列記しておく。なお、以下に示す技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。 The main features of the embodiment described below are listed. The technical elements shown below are independent technical elements, each exhibiting technical utility independently or in various combinations, and are not limited to the combinations described in the claims at the time of filing. .

（特徴１）本明細書で開示される半導体装置の一実施形態は、第１素子を含む第１素子領域と、第１素子領域の周囲に配置されている素子分離領域と、を備えてもよい。第１素子領域は、第１素子のチャネルとなる２次元電子ガスが形成されるヘテロ接合を有する第１半導体積層であって、第１半導体層と、その第１半導体層上に設けられているとともに第１半導体層とは異なるバンドギャップを有する第２半導体層と、を有する第１半導体積層と、第１半導体積層内に光を照射するように構成されている第１発光部と、を有してもよい。この場合、素子分離領域は、第１素子領域の第１半導体積層の側面に接する第１反射膜、を有しており、第１反射膜は、第１発光部が照射する光を反射するように構成されているとよい。このような構成によると、第１素子領域内に設けられている第１発光部から照射される光のうち、第２半導体層の上面又はバルクに直接的に照射されずに、第１半導体積層の側面から第１半導体積層の外側に向かう光は、第１反射膜によって反射される。第１反射膜により反射された光は、第１半導体積層の内側に向かい、その光の一部は、第２半導体層の上面又はバルクに照射される。これにより、第１発光部から照射される光のうち、第２半導体層の上面又はバルクに照射される光の量を増やすことができる。 (Feature 1) One embodiment of a semiconductor device disclosed in this specification may include a first element region including a first element and an element isolation region arranged around the first element region. Good. The first element region is a first semiconductor stack having a heterojunction in which a two-dimensional electron gas serving as a channel of the first element is formed, and is provided on the first semiconductor layer and the first semiconductor layer. A first semiconductor layer having a second semiconductor layer having a band gap different from that of the first semiconductor layer; and a first light emitting portion configured to irradiate light into the first semiconductor layer. May be. In this case, the element isolation region has a first reflection film in contact with a side surface of the first semiconductor stack of the first element region, and the first reflection film reflects light emitted by the first light emitting unit. It is good to be constituted. According to such a configuration, of the light emitted from the first light emitting unit provided in the first element region, the upper surface or the bulk of the second semiconductor layer is not directly irradiated, and the first semiconductor lamination is performed. The light traveling from the side surface to the outside of the first semiconductor stack is reflected by the first reflection film. The light reflected by the first reflection film goes to the inside of the first semiconductor stack, and a part of the light is irradiated on the upper surface or the bulk of the second semiconductor layer. This makes it possible to increase the amount of light irradiated on the upper surface or the bulk of the second semiconductor layer among the light emitted from the first light emitting unit.

（特徴２）他の実施形態では、半導体装置は、素子分離領域を挟んで第１素子領域に隣り合っており、第２素子を含む第２素子領域をさらに備えてもよい。この場合、第２素子領域は、第２素子のチャネルとなる２次元電子ガスが形成されるヘテロ接合を有する第２半導体積層であって、第３半導体層と、その第３半導体層上に設けられているとともに第３半導体層とは異なるバンドギャップを有する第４半導体層と、を有する第２半導体積層と、を有してもよい。第１反射膜が第１半導体積層の側面に設けられていない場合、第１発光部から照射される光のうち、第１半導体積層の側面から第１半導体積層の外側に向かう光が、素子分離領域を通過して、第２素子に照射される。第２素子に第１発光部からの光が照射されることで、第２素子の電気的特性が変化してしまう場合がある。上記の構成によると、第１発光部から照射される光が、第２素子に照射されることを抑制することができる。 (Feature 2) In another embodiment, the semiconductor device may further include a second element region adjacent to the first element region across the element isolation region and including the second element. In this case, the second element region is a second semiconductor layer having a heterojunction in which a two-dimensional electron gas serving as a channel of the second element is formed, and is provided on the third semiconductor layer and the third semiconductor layer. And a fourth semiconductor layer having a band gap different from that of the third semiconductor layer. In the case where the first reflection film is not provided on the side surface of the first semiconductor stack, of the light emitted from the first light emitting unit, light traveling from the side surface of the first semiconductor stack to the outside of the first semiconductor stack is separated by an element. The light passes through the region and is irradiated on the second element. Irradiation of the second element with light from the first light emitting unit may change the electrical characteristics of the second element. According to the above configuration, it is possible to prevent the light emitted from the first light emitting unit from being emitted to the second element.

（特徴３）他の実施形態では、第２素子領域は、第２半導体積層内に光を照射するように構成されている第２発光部をさらに有してもよい。この場合、第１反射膜は、第２素子領域の第２半導体積層の側面に接しており、第２発光部が照射する光を反射するように構成されているとよい。第２素子においても、第４半導体層の上面又はバルクに電荷が蓄積し、電流コラプス現象が発生する。上記の構成によると、第２発光部から照射される光のうち、第４半導体層の上面又はバルクに照射されずに、第２半導体積層の側面から第２半導体積層の外側に向かう光は、第１反射膜によって反射される。第１反射膜により反射された光は、第２半導体積層の内側に向かい、その一部は、第４半導体層の上面又はバルクに照射される。この結果、電流コラプス現象の影響を効率的に低減することができる。また、第２発光部から照射される光が第１素子に照射されると、第１素子の電気的特性が変化してしまう場合がある。上記の構成によると、第２発光部から照射される光が、第１素子に照射されることを抑制することができる。 (Feature 3) In another embodiment, the second element region may further include a second light emitting unit configured to irradiate light into the second semiconductor stack. In this case, it is preferable that the first reflection film is in contact with the side surface of the second semiconductor stack in the second element region, and is configured to reflect light emitted by the second light emitting unit. Also in the second element, electric charges are accumulated on the upper surface or the bulk of the fourth semiconductor layer, and a current collapse phenomenon occurs. According to the above configuration, of the light emitted from the second light emitting unit, the light traveling from the side surface of the second semiconductor stack to the outside of the second semiconductor stack without being irradiated on the upper surface or the bulk of the fourth semiconductor layer is: The light is reflected by the first reflection film. The light reflected by the first reflection film goes to the inside of the second semiconductor stack, and a part of the light is applied to the upper surface or the bulk of the fourth semiconductor layer. As a result, the effect of the current collapse phenomenon can be efficiently reduced. In addition, when light emitted from the second light emitting unit is applied to the first element, the electrical characteristics of the first element may change. According to the above configuration, it is possible to suppress the light emitted from the second light emitting unit from being emitted to the first element.

（特徴４）他の実施形態では、第１素子領域の第１反射膜は、金属の金属反射膜と、絶縁性の材料からなる絶縁反射膜と、有してもよい。この場合、絶縁反射膜は、第１素子領域の第１半導体積層の側面に接しており、金属反射膜は、絶縁反射膜を介して第１半導体積層の側面に対向しているとよい。絶縁反射膜及び金属反射膜は、共に第１発光部から照射される光を反射することができる。このため、金属反射膜が、絶縁反射膜を介して第１半導体積層の側面に対向していることで、第１半導体積層の側面から第１半導体積層の外側に向かう光のうち、第１反射膜により反射される光の量を増やすことができる。これにより、第２半導体層の上面又はバルクに照射される光の量を増やすことができる。また、金属反射膜は、様々な波長の光を反射することができる。すなわち、金属反射膜は、絶縁反射膜により反射することができない波長の光についても、反射できる。これにより、第１反射膜によって、反射することのできる光の波長領域を広げることができる。 (Feature 4) In another embodiment, the first reflection film in the first element region may include a metal reflection film made of metal and an insulating reflection film made of an insulating material. In this case, the insulating reflection film may be in contact with the side surface of the first semiconductor stack in the first element region, and the metal reflection film may be opposed to the side surface of the first semiconductor stack via the insulating reflection film. Both the insulating reflection film and the metal reflection film can reflect light emitted from the first light emitting unit. For this reason, since the metal reflective film faces the side surface of the first semiconductor stack via the insulating reflective film, the first reflection of the light traveling from the side surface of the first semiconductor stack to the outside of the first semiconductor stack. The amount of light reflected by the film can be increased. Thereby, the amount of light irradiated on the upper surface or the bulk of the second semiconductor layer can be increased. Further, the metal reflection film can reflect light of various wavelengths. That is, the metal reflection film can also reflect light having a wavelength that cannot be reflected by the insulating reflection film. Thus, the wavelength region of light that can be reflected by the first reflection film can be expanded.

（特徴５）他の実施形態では、第１素子領域は、第１半導体積層の上面に設けられており、第１発光部が照射する光を反射するように構成されている第２反射膜をさらに有してもよい。第１発光部から照射される光の一部は、第１半導体積層の上方に向かう。第２反射膜が第１半導体積層の上面に設けられていると、第１半導体積層の上方に向かう光は第２反射膜によって反射される。第２反射膜により反射された光は、第１半導体積層の内側に向かい、その一部は、第２半導体層の上面又はバルクに照射される。これにより、第２半導体層の上面又はバルクに照射される光の量をさらに増やすことができ、電流コラプス現象を効率的に低減することができる。 (Feature 5) In another embodiment, the first element region is provided on the upper surface of the first semiconductor stack and includes a second reflective film configured to reflect light emitted by the first light emitting unit. It may further have. Part of the light emitted from the first light emitting unit goes upward of the first semiconductor stack. When the second reflection film is provided on the upper surface of the first semiconductor stack, light traveling upward from the first semiconductor stack is reflected by the second reflection film. The light reflected by the second reflection film goes to the inside of the first semiconductor stack, and a part of the light is applied to the upper surface or the bulk of the second semiconductor layer. Thus, the amount of light applied to the upper surface or the bulk of the second semiconductor layer can be further increased, and the current collapse phenomenon can be efficiently reduced.

（特徴６）他の実施形態では、第１素子領域は、第１半導体積層の下方に設けられており、第1発光部が照射する光を反射するように構成されている第３反射膜をさらに有してもよい。第１発光部から照射される光の一部は、第１半導体積層の下方に向かう。第３反射膜が第１半導体積層の下方に設けられていると、第１半導体積層の下方に向かう光は第３反射膜によって反射される。第３反射膜により反射された光は、第１素子領域の内側に向かい、その一部は、第２半導体層の上面又はバルクに照射される。これにより、第２半導体層の上面又はバルクに照射される光の量をさらに増やすことができ、電流コラプス現象を効率的に低減することができる。 (Feature 6) In another embodiment, the first element region includes a third reflective film provided below the first semiconductor stack and configured to reflect light emitted by the first light emitting unit. It may further have. Part of the light emitted from the first light emitting unit goes to the lower side of the first semiconductor stack. When the third reflection film is provided below the first semiconductor stack, light traveling below the first semiconductor stack is reflected by the third reflection film. The light reflected by the third reflection film goes to the inside of the first element region, and a part of the light is applied to the upper surface or the bulk of the second semiconductor layer. Thus, the amount of light applied to the upper surface or the bulk of the second semiconductor layer can be further increased, and the current collapse phenomenon can be efficiently reduced.

（特徴７）他の実施形態では、第１素子領域は、第１半導体積層の下方に設けられる基板をさらに有してもよい。この場合、基板は、第１発光部が照射する光に対して透過性の材料からなり、第３反射膜は、基板の下面に設けられているとよい。基板が第１発光部から照射される光に対して透過性の材料からなる場合、第１半導体層の下方に向かう光は、基板を通過する。基板の下方に第３反射膜が設けられていると、基板を通過した光は、第３反射膜によって反射される。第３反射膜により反射された光は、第１素子領域の内側に向かい、その一部は、第２半導体層の上面又はバルクに照射される。これにより、第２半導体層の上面又はバルクに照射される光の量をさらに増やすことができ、電流コラプス現象を効率的に低減することができる。 (Feature 7) In another embodiment, the first element region may further include a substrate provided below the first semiconductor stack. In this case, the substrate may be made of a material that transmits light emitted by the first light emitting unit, and the third reflective film may be provided on a lower surface of the substrate. When the substrate is made of a material that is transparent to light emitted from the first light emitting unit, light traveling below the first semiconductor layer passes through the substrate. When the third reflection film is provided below the substrate, light passing through the substrate is reflected by the third reflection film. The light reflected by the third reflection film goes to the inside of the first element region, and a part of the light is applied to the upper surface or the bulk of the second semiconductor layer. Thus, the amount of light applied to the upper surface or the bulk of the second semiconductor layer can be further increased, and the current collapse phenomenon can be efficiently reduced.

（特徴８）他の実施形態では、素子分離領域は、第１素子領域の基板の側面に接する第４反射膜をさらに有しており、第４反射膜は、第１発光部が照射する光を反射するように構成されていてもよい。基板の厚みは、第1半導体積層の厚みよりも比較的に厚い。このため、基板の側面から外側に向かう光は、比較的に多いと考えられる。このため、基板の側面に第４反射膜を設けることで、第２半導体層の上面又はバルクに照射される光の量をさらに増やすことができる。 (Feature 8) In another embodiment, the element isolation region further has a fourth reflection film in contact with the side surface of the substrate in the first element region, and the fourth reflection film is a light emitted by the first light emitting unit. May be configured to reflect light. The thickness of the substrate is relatively thicker than the thickness of the first semiconductor stack. Therefore, it is considered that the amount of light traveling outward from the side surface of the substrate is relatively large. Therefore, by providing the fourth reflection film on the side surface of the substrate, the amount of light applied to the upper surface or the bulk of the second semiconductor layer can be further increased.

（特徴９）他の実施形態では、第１素子領域は、第１半導体積層の上方に設けられているアノード電極と、第１半導体積層の上方に設けられており、アノード電極から離れて配置されているカソード電極と、アノード電極の下方で、第１半導体積層の上面に配置されているｐ型のｐ型半導体層と、を備えており、第１発光部は、前記ｐ型半導体層と前記第２半導体層により構成されていてもよい。このような構成によると、電流コラプス現象を効率よく低減することのできるダイオードを構成することができる。 (Feature 9) In another embodiment, the first element region is provided above the first semiconductor stack, and is provided above the first semiconductor stack, and is arranged apart from the anode electrode. A cathode electrode, and a p-type p-type semiconductor layer disposed on the upper surface of the first semiconductor stack below the anode electrode. The first light-emitting unit includes the p-type semiconductor layer and the p-type semiconductor layer. It may be constituted by the second semiconductor layer. According to such a configuration, it is possible to configure a diode capable of efficiently reducing the current collapse phenomenon.

（特徴１０）第１素子領域は、第１半導体積層の上方に設けられているドレイン電極と、第１半導体積層の上方に設けられており、ドレイン電極から離れて配置されているソース電極と、第１半導体積層の上方に設けられており、ドレイン電極と前記ソース電極の間に設けられているゲート電極と、ゲート電極の下方で、第１半導体積層の上面に配置されているｐ型のｐ型半導体層と、を備えており、第１発光部は、ｐ型半導体層と前記第２半導体層により構成されていてもよい。このような構成によると、電流コラプス現象を効率よく低減することのできるトランジスタを構成することができる。 (Feature 10) The first element region includes a drain electrode provided above the first semiconductor stack, a source electrode provided above the first semiconductor stack and separated from the drain electrode, A gate electrode provided above the first semiconductor stack and provided between the drain electrode and the source electrode; and a p-type p-type electrode disposed below the gate electrode and on the upper surface of the first semiconductor stack. A first semiconductor unit, and the first light emitting unit may include a p-type semiconductor layer and the second semiconductor layer. According to such a configuration, a transistor capable of efficiently reducing the current collapse phenomenon can be configured.

図１を用いて半導体装置１００について説明する。半導体装置１００は、トランジスタＴ１１を含む第１素子領域Ｒ１１と、第１素子領域Ｒ１１の周囲に配置される素子分離領域Ｒ１２と、を備えている。半導体装置１００は、ｐ型の基板１０２と、バッファ層１０４と、第１半導体積層１０６と、ドレイン電極１１２と、ｐ型半導体層１１４と、ゲート電極１１６と、ソース電極１１８と、反射膜１２２と、パッシベーション膜１２４と、を備えている。 The semiconductor device 100 will be described with reference to FIG. The semiconductor device 100 includes a first element region R11 including the transistor T11, and an element isolation region R12 arranged around the first element region R11. The semiconductor device 100 includes a p-type substrate 102, a buffer layer 104, a first semiconductor stack 106, a drain electrode 112, a p-type semiconductor layer 114, a gate electrode 116, a source electrode 118, and a reflective film 122. , A passivation film 124.

基板１０２は、ｐ型のシリコン（Ｓｉ）からなっている。バッファ層１０４は、基板１０２上に設けられており、超格子（ＡｌＮ／ＧａＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）からなっている。第１半導体積層１０６は、バッファ層１０４上に設けられている。第１半導体積層１０６は、第１半導体層１０８と、第１半導体層１０８上に設けられており、第１半導体層１０８のバンドギャップよりも大きいバンドギャップを有する第２半導体層１１０を有している。第１半導体層１０８は、アンドープの窒化ガリウム（ＧａＮ）からなっており、第２半導体層１１０は、アンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）からなっている。なお、第２半導体層１１０は、アンドープではあるもののｎ型の半導体層として機能する。第１半導体層１０８と第２半導体層１１０が接合することで、第１半導体層１０８と第２半導体層１１０の間にヘテロ接合が形成され、トランジスタＴ１１のチャネルとなる２次元電子ガス（２ＤＥＧ）が生成される。 The substrate 102 is made of p-type silicon (Si). The buffer layer 104 is provided on the substrate 102 and is made of a superlattice (AlN / GaN) or aluminum gallium nitride (AlGaN). The first semiconductor stack 106 is provided on the buffer layer 104. The first semiconductor stack 106 includes a first semiconductor layer 108 and a second semiconductor layer 110 provided over the first semiconductor layer 108 and having a band gap larger than the band gap of the first semiconductor layer 108. I have. The first semiconductor layer 108 is made of undoped gallium nitride (GaN), and the second semiconductor layer 110 is made of undoped aluminum gallium nitride (AlGaN). Note that the second semiconductor layer 110 functions as an n-type semiconductor layer although it is undoped. By joining the first semiconductor layer 108 and the second semiconductor layer 110, a heterojunction is formed between the first semiconductor layer 108 and the second semiconductor layer 110, and a two-dimensional electron gas (2DEG) serving as a channel of the transistor T11 is formed. Is generated.

ドレイン電極１１２、ｐ型半導体層１１４、及び、ソース電極１１８は、第２半導体層１１０上に設けられている。ドレイン電極１１２、ｐ型半導体層１１４、及び、ソース電極１１８は、互いに間隔を空けて配置されている。ｐ型半導体層１１４は、ドレイン電極１１２とソース電極１１８の間に配置されている。ｐ型半導体層１１４は、ｐ型のＧａＮからなる。このため、ｐ型半導体層１１４と第２半導体層１１０の界面はＰＮ接合部となる。これにより、ｐ型半導体層１１４と第２半導体層１１０に順方向の電圧が印加されると、ｐ型半導体層１１４側のホールと第２半導体層１１０側の電子が結合し、ｐ型半導体層１１４と第２半導体層１１０の界面から光が照射される。ｐ型半導体層１１４と第２半導体層１１０の界面から照射される光の波長は、ＧａＮの発光波長λ_１である約３６０ｎｍである。以下では、ｐ型半導体層１１４と第２半導体層１１０を総称して、第１発光部１２０と呼ぶ場合がある。ゲート電極１１６は、ｐ型半導体層１１４上に設けられている。第２半導体層１１０上において、ドレイン電極１１２とｐ型半導体層１１４の間、ｐ型半導体層１１４とソース電極１１８の間、ドレイン電極１１２の外側、及び、ソース電極１１８の外側には、反射膜１２２が設けられている。反射膜１２２は、第１発光部１２０から照射される光を反射することができ、誘電体多層膜からなっている。誘電体多層膜は、対となる高屈折率層と低屈折率層が交互に積層されている。高屈折率層と低屈折率層の膜厚は、それぞれλ_１／４ｎである。なお、ｎは、各屈折率層の屈折率である。高屈折率層は、例えば酸化チタン（ＴｉＯ_２）からなり、低屈折率層は、例えば、アルミナ（Ａｌ_２Ｏ_３）からなる。これにより、反射膜１２２は、第１発光部１２０から照射される光を反射することができる。なお、高屈折率層と低屈折率層の対の数は、４対以下であることが好ましい。反射膜１２２上には、パッシベーション膜１２４が設けられている。ドレイン電極１１２、ゲート電極１１６、ソース電極１１８の上面には、それぞれドレイン配線１３２、ゲート配線１３４、ソース配線１３６が設けられている。 The drain electrode 112, the p-type semiconductor layer 114, and the source electrode 118 are provided on the second semiconductor layer 110. The drain electrode 112, the p-type semiconductor layer 114, and the source electrode 118 are spaced apart from each other. The p-type semiconductor layer 114 is disposed between the drain electrode 112 and the source electrode 118. The p-type semiconductor layer 114 is made of p-type GaN. Therefore, the interface between the p-type semiconductor layer 114 and the second semiconductor layer 110 becomes a PN junction. Thus, when a forward voltage is applied to the p-type semiconductor layer 114 and the second semiconductor layer 110, the holes on the p-type semiconductor layer 114 side and the electrons on the second semiconductor layer 110 side are combined, and Light is emitted from the interface between the second semiconductor layer 110 and the second semiconductor layer 110. wavelength of light that the p-type semiconductor layer 114 is irradiated from the interface of the second semiconductor layer 110 is about 360nm is the emission wavelength lambda ₁ of GaN. Hereinafter, the p-type semiconductor layer 114 and the second semiconductor layer 110 may be collectively referred to as a first light emitting unit 120. The gate electrode 116 is provided on the p-type semiconductor layer 114. On the second semiconductor layer 110, a reflective film is provided between the drain electrode 112 and the p-type semiconductor layer 114, between the p-type semiconductor layer 114 and the source electrode 118, outside the drain electrode 112, and outside the source electrode 118. 122 are provided. The reflection film 122 can reflect light emitted from the first light emitting unit 120, and is made of a dielectric multilayer film. The dielectric multilayer film has a pair of high refractive index layers and low refractive index layers that are alternately stacked. The film thickness of each of the high refractive index layer and the low refractive index layer is λ ₁ / 4n. Note that n is the refractive index of each refractive index layer. The high refractive index layer is made of, for example, titanium oxide (TiO ₂ ), and the low refractive index layer is made of, for example, alumina (Al ₂ O ₃ ). Thus, the reflection film 122 can reflect the light emitted from the first light emitting unit 120. Note that the number of pairs of the high refractive index layer and the low refractive index layer is preferably four or less. On the reflective film 122, a passivation film 124 is provided. On the upper surfaces of the drain electrode 112, the gate electrode 116, and the source electrode 118, a drain wiring 132, a gate wiring 134, and a source wiring 136 are provided, respectively.

基板１０２とバッファ層１０４は、第１素子領域Ｒ１１と素子分離領域Ｒ１２とで共通である。素子分離領域Ｒ１２のバッファ層１０４の上方には、分離トレンチ１４０が形成されている。分離トレンチ１４０の下端は、バッファ層１０４の上端と同じ高さである。分離トレンチ１４０は、第１半導体積層１０６の側面を取り囲むように形成されている。これにより、第１半導体積層１０６は、第１半導体積層１０６の外部の領域から分離される。分離トレンチ１４０の内壁には、反射膜１４２が設けられている。すなわち、反射膜１４２は、第１半導体積層１０６の側面、及びバッファ層１０４の上面に接している。反射膜１４２は、反射膜１２２と同じ構造を有している。従って、反射膜１４２も、第１発光部１２０から照射される光を反射する。なお、反射膜１４２と反射膜１２２は、一体的に成形されていることが好ましい。分離トレンチ１４０の内部、及び分離トレンチ１４０の上方には、パッシベーション膜１４４が形成されている。素子分離領域Ｒ１２のパッシベーション膜１４４は、第１素子領域Ｒ１１のパッシベーション膜１２４と一体的に成形されている。なお、以下では、反射膜１４２を、「第１反射膜１４２」と呼び、反射膜１２２を「第２反射膜１２２」と呼ぶ。 The substrate 102 and the buffer layer 104 are common to the first element region R11 and the element isolation region R12. Above the buffer layer 104 in the element isolation region R12, an isolation trench 140 is formed. The lower end of the isolation trench 140 is at the same height as the upper end of the buffer layer 104. The isolation trench 140 is formed so as to surround the side surface of the first semiconductor stack 106. As a result, the first semiconductor stack 106 is separated from a region outside the first semiconductor stack 106. A reflection film 142 is provided on the inner wall of the isolation trench 140. That is, the reflective film 142 is in contact with the side surface of the first semiconductor stack 106 and the upper surface of the buffer layer 104. The reflective film 142 has the same structure as the reflective film 122. Therefore, the reflection film 142 also reflects the light emitted from the first light emitting unit 120. It is preferable that the reflection film 142 and the reflection film 122 are formed integrally. A passivation film 144 is formed inside the isolation trench 140 and above the isolation trench 140. The passivation film 144 in the element isolation region R12 is formed integrally with the passivation film 124 in the first element region R11. Hereinafter, the reflection film 142 is referred to as a “first reflection film 142”, and the reflection film 122 is referred to as a “second reflection film 122”.

半導体装置１００の動作について説明する。ゲート電極１１６に接地電圧を印加している間は、ｐ型半導体層１１４と第２半導体層１１０の界面から伸びる空乏層がｐ型半導体層１１４に対応する範囲のヘテロ接合界面を空乏化し、その範囲の２ＤＥＧが消失する。このため、ドレイン電極１１２とソース電極１１８の間には電流は流れない。 The operation of the semiconductor device 100 will be described. While a ground voltage is applied to the gate electrode 116, a depletion layer extending from the interface between the p-type semiconductor layer 114 and the second semiconductor layer 110 depletes the heterojunction interface in a range corresponding to the p-type semiconductor layer 114. The 2DEG in the range disappears. Therefore, no current flows between the drain electrode 112 and the source electrode 118.

一方、ゲート電極１１６に正の電圧が印加されると、ｐ型半導体層１１４と第２半導体層１１０の界面から伸びる空乏層が消失する。これにより、２次元電子ガスが、ドレイン電極１１２とソース電極１１８の間に連続して形成される。これにより、ドレイン電極１１２とソース電極１１８の間を電流が流れる。 On the other hand, when a positive voltage is applied to the gate electrode 116, the depletion layer extending from the interface between the p-type semiconductor layer 114 and the second semiconductor layer 110 disappears. Accordingly, a two-dimensional electron gas is continuously formed between the drain electrode 112 and the source electrode 118. Thus, a current flows between the drain electrode 112 and the source electrode 118.

次いで、半導体装置１００の作用効果について説明する。半導体装置１００では、ゲート電極１１６に接地電圧を印加している時に、ドレイン電極１１２とゲート電極１１６の間に高電圧（例えば、およそ３００Ｖ）が印加される。このとき、ゲート電極１１６からドレイン側に向けてリーク電流が流れる。このリーク電流に起因して、その電子の一部が、例えば、ゲート電極１１６のドレイン側端部の第２半導体層１１０の上面などにトラップされる。なお、以下では、電子がトラップされている領域を負帯電領域と呼ぶ。この負帯電領域の影響によって、ドレイン電極１１２とソース電極１１８の間の抵抗が増加する電流コラプス現象が発生する。電子が負帯電領域にトラップされている状態で、ゲート電極１１６に正の電圧を印加すると、ドレイン電極１１２とソース電極１１８の間を流れる電流が減少する。上述のように、半導体装置１００においては、ｐ型半導体層１１４と第２半導体層１１０のＰＮ接合により第１発光部１２０が形成されている。このため、ゲート電極１１６に正の電圧が印加されると、ゲート電極１１６からソース電極１１８およびドレイン電極１１２に向けて電流が流れ、第１発光部１２０が光を照射する。第１発光部１２０から照射される光の一部は、第１半導体積層１０６内に向かい、負帯電領域に直接的に照射される。これにより、負帯電領域にトラップされた電子を放出することができる。この結果、ドレイン電極１１２とソース電極１１８の間の抵抗が増加する電流コラプス現象の影響を低減することができる。一方、第１発光部１２０から照射される光の一部は、第１半導体積層１０６の外側に向かう。第１半導体積層１０６の外側に向かう光のうち、第１半導体積層１０６の上方に向かう光は、第２反射膜１２２によって反射される。また、第１半導体積層１０６の外側に向かう光のうち、第１半導体積層１０６の側方に向かう光は、第１反射膜１４２によって反射される。第２反射膜１２２、または第１反射膜１４２によって反射された光の一部は、第１半導体積層１０６内に向かい、負帯電領域に間接的に照射される。従って、第１半導体積層１０６の外側に向かう光の一部を、負帯電領域に間接的に照射することができる。これにより、第１発光部１２０から照射される光のうち、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。 Next, the function and effect of the semiconductor device 100 will be described. In the semiconductor device 100, when a ground voltage is applied to the gate electrode 116, a high voltage (for example, about 300 V) is applied between the drain electrode 112 and the gate electrode 116. At this time, a leak current flows from the gate electrode 116 to the drain side. Due to the leak current, some of the electrons are trapped, for example, on the upper surface of the second semiconductor layer 110 at the end of the gate electrode 116 on the drain side. Hereinafter, a region where electrons are trapped is referred to as a negatively charged region. Due to the influence of the negatively charged region, a current collapse phenomenon occurs in which the resistance between the drain electrode 112 and the source electrode 118 increases. When a positive voltage is applied to the gate electrode 116 in a state where electrons are trapped in the negatively charged region, a current flowing between the drain electrode 112 and the source electrode 118 decreases. As described above, in the semiconductor device 100, the first light emitting unit 120 is formed by the PN junction of the p-type semiconductor layer 114 and the second semiconductor layer 110. Therefore, when a positive voltage is applied to the gate electrode 116, a current flows from the gate electrode 116 to the source electrode 118 and the drain electrode 112, and the first light emitting unit 120 emits light. Part of the light emitted from the first light emitting unit 120 goes into the first semiconductor stack 106 and is directly applied to the negatively charged region. Thereby, the electrons trapped in the negatively charged region can be emitted. As a result, the effect of the current collapse phenomenon in which the resistance between the drain electrode 112 and the source electrode 118 increases can be reduced. On the other hand, part of the light emitted from the first light emitting unit 120 goes to the outside of the first semiconductor stack 106. Of the light going outside the first semiconductor stack 106, the light going upward from the first semiconductor stack 106 is reflected by the second reflection film 122. In addition, of the light that goes to the outside of the first semiconductor stack 106, the light that goes to the side of the first semiconductor stack 106 is reflected by the first reflection film 142. Part of the light reflected by the second reflection film 122 or the first reflection film 142 is directed toward the inside of the first semiconductor stack 106 and is indirectly applied to the negatively charged region. Therefore, a part of the light traveling outside the first semiconductor stack 106 can be indirectly applied to the negatively charged region. Thus, of the light emitted from the first light emitting unit 120, the amount of light emitted to the negatively charged region can be increased. As a result, the effect of the current collapse phenomenon can be efficiently reduced.

第１発光部１２０から照射される光は、様々な方向に向かう。このため、第１発光部から照射される光の一部は、負帯電領域に照射されずに、第１半導体積層１０６の外側に放出される。上記の構成によると、第２反射膜１２２によって、第１半導体積層１０６の上方に向かう光を反射することができ、第１反射膜１４２によって、第１半導体積層１０６の側方に向かう光を反射することができる。第２反射膜１２２、または第１反射膜１４２によって反射された光は、第１半導体積層１０６内に向かい、その一部は負帯電領域に照射される。これにより、第１発光部１２０から照射される光のうち、負帯電領域に照射される光の量が増える。この結果、電流コラプス現象の影響を効率的に低減することができる。 Light emitted from the first light emitting unit 120 travels in various directions. Therefore, part of the light emitted from the first light emitting unit is emitted to the outside of the first semiconductor stack 106 without being applied to the negatively charged region. According to the above configuration, light traveling upward of the first semiconductor laminate 106 can be reflected by the second reflective film 122, and light traveling laterally of the first semiconductor laminate 106 can be reflected by the first reflective film 142. can do. The light reflected by the second reflection film 122 or the first reflection film 142 goes into the first semiconductor stack 106, and a part of the light is irradiated to the negatively charged region. Accordingly, of the light emitted from the first light emitting unit 120, the amount of light emitted to the negatively charged region increases. As a result, the effect of the current collapse phenomenon can be efficiently reduced.

半導体装置１００の製造方法について簡単に説明する。まず、１枚のウエハに、１つの素子を含む複数の素子領域と、複数の素子領域の周囲に配置される素子分離領域Ｒ１２と、が形成される。素子分離領域Ｒ１２は、複数の素子領域を互いに電気的に分離するために形成される。なお、素子分離領域Ｒ１２は、従来の半導体装置を製造する際にも形成される。次いで、ウエハを、トランジスタＴ１１を含む第１素子領域Ｒ１１と、第１素子領域Ｒ１１に隣接する部分の素子分離領域Ｒ１２が含まれるようにダイシングすることで、半導体装置１００は形成される。半導体装置１００は、素子分離領域Ｒ１２に第１反射膜１４２を設けることで、第１発光部１２０から照射される光を、負帯電領域に効率的に照射することができる。上述のように、素子分離領域Ｒ１２は、従来の半導体装置も有している。従って、半導体装置１００は、第１反射膜１４２を形成する領域を新たに設ける必要が無い。このため、半導体装置１００の製造過程において、第１反射膜１４２による面積消費を増やすことなく、半導体装置１００を形成することができる。 A method for manufacturing the semiconductor device 100 will be briefly described. First, a plurality of device regions including one device and a device isolation region R12 arranged around the plurality of device regions are formed on one wafer. The element isolation region R12 is formed to electrically isolate a plurality of element regions from each other. Note that the element isolation region R12 is also formed when a conventional semiconductor device is manufactured. Next, the semiconductor device 100 is formed by dicing the wafer so as to include the first element region R11 including the transistor T11 and the element isolation region R12 adjacent to the first element region R11. By providing the first reflection film 142 in the element isolation region R12, the semiconductor device 100 can efficiently irradiate the light emitted from the first light emitting unit 120 to the negatively charged region. As described above, the element isolation region R12 also has a conventional semiconductor device. Therefore, the semiconductor device 100 does not need to newly provide a region where the first reflection film 142 is formed. Therefore, in the manufacturing process of the semiconductor device 100, the semiconductor device 100 can be formed without increasing the area consumption by the first reflection film 142.

図２を用いて半導体装置２００について説明する。なお、以下では、実施例間で共通する構成については、同じ符号を付して説明を省略する。半導体装置２００は、ダイオードＤ２１を含む第１素子領域Ｒ２１と、第１素子領域Ｒ２１の周囲に配置されている素子分離領域Ｒ１２を備えている。ダイオードＤ２１は、ｐ型の基板１０２と、バッファ層１０４と、第１半導体積層１０６と、カソード電極２１２と、ｐ型半導体層２１４と、アノード電極２１６と、第２反射膜１２２と、パッシベーション膜１２４と、を備えている。 The semiconductor device 200 will be described with reference to FIG. In the following, configurations common to the embodiments are denoted by the same reference numerals, and description thereof is omitted. The semiconductor device 200 includes a first element region R21 including a diode D21, and an element isolation region R12 arranged around the first element region R21. The diode D21 includes a p-type substrate 102, a buffer layer 104, a first semiconductor stack 106, a cathode electrode 212, a p-type semiconductor layer 214, an anode electrode 216, a second reflective film 122, and a passivation film 124. And

カソード電極２１２、及びｐ型半導体層２１４は、第２半導体層１１０上に設けられている。カソード電極２１２、及びｐ型半導体層２１４は、互いに間隔を空けて配置されている。ｐ型半導体層２１４は、ｐ型のＧａＮからなる。このため、ｐ型半導体層２１４と第２半導体層１１０の界面はＰＮ接合部となる。これにより、ｐ型半導体層２１４と第２半導体層１１０に順方向の電圧が印加されると、ｐ型半導体層２１４側のホールと第２半導体層１１０側の電子が結合し、ｐ型半導体層２１４と第２半導体層１１０の界面から光が照射される。ｐ型半導体層２１４と第２半導体層１１０の界面から照射される光の波長は、ＧａＮの発光波長λ_１である約３６０ｎｍである。以下では、ｐ型半導体層２１４と第２半導体層１１０を総称して、第１発光部２２０と呼ぶ場合がある。アノード電極２１６は、ｐ型半導体層２１４上に設けられている。第２半導体層１１０上において、カソード電極２１２とｐ型半導体層２１４の間、カソード電極２１２の外側、及びｐ型半導体層１１４の外側には、第２反射膜１２２が設けられている。第２反射膜１２２上には、パッシベーション膜１２４が設けられている。また、カソード電極２１２上にはカソード配線２２２が設けられ、アノード電極２１６上には、アノード配線２２６が設けられている。 The cathode electrode 212 and the p-type semiconductor layer 214 are provided on the second semiconductor layer 110. The cathode electrode 212 and the p-type semiconductor layer 214 are spaced apart from each other. The p-type semiconductor layer 214 is made of p-type GaN. Therefore, the interface between the p-type semiconductor layer 214 and the second semiconductor layer 110 becomes a PN junction. Thus, when a forward voltage is applied to the p-type semiconductor layer 214 and the second semiconductor layer 110, the holes on the p-type semiconductor layer 214 side and the electrons on the second semiconductor layer 110 side combine, and Light is emitted from the interface between the second semiconductor layer 110 and the second semiconductor layer 110. wavelength of light that the p-type semiconductor layer 214 is irradiated from the interface of the second semiconductor layer 110 is about 360nm is the emission wavelength lambda ₁ of GaN. Hereinafter, the p-type semiconductor layer 214 and the second semiconductor layer 110 may be collectively referred to as a first light emitting unit 220. The anode electrode 216 is provided on the p-type semiconductor layer 214. On the second semiconductor layer 110, a second reflection film 122 is provided between the cathode electrode 212 and the p-type semiconductor layer 214, outside the cathode electrode 212, and outside the p-type semiconductor layer 114. On the second reflection film 122, a passivation film 124 is provided. Further, a cathode wiring 222 is provided on the cathode electrode 212, and an anode wiring 226 is provided on the anode electrode 216.

半導体装置２００の動作について説明する。ダイオードＤ２１に順方向の電圧が印加されると、アノード電極２１６からカソード電極２１２に向かって電流が流れる。アノード電極２１６からカソード電極２１２に向かって電流が流れることで、第１発光部２２０に電流が流れる。これにより、第１発光部２２０より光が照射される。一方、ダイオードＤ２１に逆方向の電圧が印加されると、アノード電極２１６とカソード電極２１２間を電流は流れない。 The operation of the semiconductor device 200 will be described. When a forward voltage is applied to the diode D21, a current flows from the anode electrode 216 to the cathode electrode 212. When a current flows from the anode electrode 216 toward the cathode electrode 212, a current flows through the first light emitting unit 220. Thereby, light is emitted from the first light emitting unit 220. On the other hand, when a reverse voltage is applied to the diode D21, no current flows between the anode electrode 216 and the cathode electrode 212.

半導体装置２００の作用効果について説明する。半導体装置２００では、ダイオードＤ２１に逆方向の高電圧が印加されると、電子の一部が第２半導体層１１０の上面などにトラップされ、負帯電領域が形成される。電子がトラップされている状態で、ダイオードＤ２１に順方向の電圧が印加されると、アノード電極２１６からカソード電極２１２に流れる電流が減少する。上述のように、半導体装置２００においては、ｐ型半導体層２１４と第２半導体層１１０のＰＮ接合により第１発光部２２０が形成されている。このため、ダイオードＤ２１に順方向の電圧が印加されると、アノード電極２１６からカソード電極２１２に向けて電流が流れ、第１発光部２２０が光を照射する。第１発光部２２０から照射される光の一部は、負帯電領域に直接的に照射される。これにより、負帯電領域にトラップされた電子を放出することができる。この結果、アノード電極２１６とカソード電極２１２の間の抵抗が増加する電流コラプス現象の影響を低減することができる。一方、第１発光部２２０から照射される光の一部は、第１半導体積層１０６の外側に向かう。第１半導体積層１０６の外側に向かう光のうち、上方に向かう光は、第２反射膜１２２によって反射される。また、第１半導体積層１０６の外側に向かう光のうち、側方に向かう光は、第１反射膜１４２によって反射される。第２反射膜１２２、または、第１反射膜１４２によって反射された光の一部は、第１半導体積層１０６内に向かい、負帯電領域に間接的に照射される。従って、第１半導体積層１０６の外側に向かう光の一部を、負帯電領域に間接的に照射することができる。これにより、第１発光部２２０から照射される光のうち、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。 The operation and effect of the semiconductor device 200 will be described. In the semiconductor device 200, when a high voltage in the opposite direction is applied to the diode D21, some of the electrons are trapped on the upper surface of the second semiconductor layer 110 or the like, and a negatively charged region is formed. When a forward voltage is applied to the diode D21 in a state where electrons are trapped, the current flowing from the anode electrode 216 to the cathode electrode 212 decreases. As described above, in the semiconductor device 200, the first light emitting unit 220 is formed by the PN junction of the p-type semiconductor layer 214 and the second semiconductor layer 110. Therefore, when a forward voltage is applied to the diode D21, a current flows from the anode electrode 216 to the cathode electrode 212, and the first light emitting unit 220 emits light. Part of the light emitted from the first light emitting unit 220 is directly applied to the negatively charged region. Thereby, the electrons trapped in the negatively charged region can be emitted. As a result, the effect of the current collapse phenomenon in which the resistance between the anode electrode 216 and the cathode electrode 212 increases can be reduced. On the other hand, part of the light emitted from the first light emitting unit 220 goes to the outside of the first semiconductor stack 106. Outgoing light out of the first semiconductor stack 106 is reflected by the second reflective film 122. Further, of the light going to the outside of the first semiconductor stack 106, the light going to the side is reflected by the first reflection film 142. Part of the light reflected by the second reflective film 122 or the first reflective film 142 is directed toward the inside of the first semiconductor stack 106 and is indirectly applied to the negatively charged region. Therefore, a part of the light traveling outside the first semiconductor stack 106 can be indirectly applied to the negatively charged region. This makes it possible to increase the amount of light emitted to the negatively charged region among the lights emitted from the first light emitting unit 220. As a result, the effect of the current collapse phenomenon can be efficiently reduced.

図３を用いて実施例１と異なる点を説明する。半導体装置３００は、トランジスタＴ１１を含む第１素子領域Ｒ１１と、第１素子領域Ｒ１１の周囲に配置されている素子分離領域Ｒ３２を有している。実施例３では、素子分離領域Ｒ３２の第１反射膜２４２が実施例１の素子分離領域Ｒ１２の第１反射膜１４２と異なる。 The differences from the first embodiment will be described with reference to FIG. The semiconductor device 300 has a first element region R11 including a transistor T11 and an element isolation region R32 arranged around the first element region R11. In the third embodiment, the first reflection film 242 in the element isolation region R32 is different from the first reflection film 142 in the element isolation region R12 in the first embodiment.

第１反射膜２４２は、絶縁反射膜２４２ａと金属反射膜２４２ｂを有している。絶縁反射膜２４２ａは、例えば、誘電体多層膜からなる。絶縁反射膜２４２ａは、分離トレンチ１４０の内壁に設けられている。従って、絶縁反射膜２４２ａは、第１半導体積層１０６の側面、及びバッファ層１０４の上面に接している。金属反射膜２４２ｂは、金属からなり、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）などを含む。金属反射膜２４２ｂは、分離トレンチ１４０内に充填されている。従って、金属反射膜は、絶縁反射膜２４２ａに接しているとともに、絶縁反射膜２４２ａを介して第１半導体積層１０６の側面に対向している。 The first reflection film 242 has an insulating reflection film 242a and a metal reflection film 242b. The insulating reflection film 242a is made of, for example, a dielectric multilayer film. The insulating reflection film 242a is provided on the inner wall of the isolation trench 140. Therefore, the insulating reflection film 242a is in contact with the side surface of the first semiconductor stack 106 and the upper surface of the buffer layer 104. The metal reflection film 242b is made of a metal and includes, for example, aluminum (Al), silver (Ag), and the like. The metal reflection film 242b is filled in the isolation trench 140. Therefore, the metal reflective film is in contact with the insulating reflective film 242a and faces the side surface of the first semiconductor stack 106 via the insulating reflective film 242a.

上記の構成によると、第１発光部１２０から照射された光のうち、絶縁反射膜２４２ａを透過した光を金属反射膜２４２ｂで反射することができる。これにより、第１半導体積層１０６の側方に向かう光のうち、第１反射膜２４２により反射される光の量を増やすことができる。このため、第１反射膜２４２に反射されて負帯電領域に照射される光の量が増える。この結果、電流コラプス現象の影響を効率的に低減することができる。また、金属反射膜２４２ｂは、絶縁反射膜２４２ａが反射することができない波長の光についても、反射することができる。このため、第１反射膜２４２により、反射することのできる光の波長領域を広げることができる。 According to the above configuration, of the light emitted from the first light emitting unit 120, the light transmitted through the insulating reflection film 242a can be reflected by the metal reflection film 242b. This makes it possible to increase the amount of light reflected by the first reflection film 242 among the light traveling to the side of the first semiconductor stack 106. Therefore, the amount of light reflected on the first reflection film 242 and irradiated on the negatively charged region increases. As a result, the effect of the current collapse phenomenon can be efficiently reduced. Further, the metal reflection film 242b can also reflect light having a wavelength that cannot be reflected by the insulating reflection film 242a. Therefore, the wavelength region of light that can be reflected can be expanded by the first reflection film 242.

図４を用いて実施例１と異なる点を説明する。半導体装置４００は、トランジスタＴ４１を含む第１素子領域Ｒ４１と、第１素子領域Ｒ４１の周囲に配置される素子分離領域Ｒ４２を有している。実施例４では、第１素子領域Ｒ４１と素子分離領域Ｒ４２に共通の基板４０２が、実施例１の第１素子領域Ｒ１１と素子分離領域Ｒ１２に共通の基板１０２と異なる。基板４０２は、導電性の材料からなり、第１発光部１２０から照射される光に対して透過性がある。基板４０２は、例えば、ＧａＮ、窒化アルミニウム（ＡｌＮ）、Ｇａ_２Ｏ_３などからなる。また、基板４０２の下面には、金属材料からなる第３反射膜４５２が設けられている。第３反射膜４５２は、例えば、Ａｌ、Ａｇなどを含む材料からなる。第３反射膜４５２は、第１発光部１２０から照射される光を反射することができる。 The differences from the first embodiment will be described with reference to FIG. The semiconductor device 400 has a first element region R41 including the transistor T41, and an element isolation region R42 arranged around the first element region R41. In the fourth embodiment, the substrate 402 common to the first element region R41 and the element isolation region R42 is different from the substrate 102 common to the first element region R11 and the element isolation region R12 in the first embodiment. The substrate 402 is made of a conductive material and has transparency to light emitted from the first light emitting unit 120. The substrate 402 is made of, for example, GaN, aluminum nitride (AlN), Ga ₂ O _3, or the like. On the lower surface of the substrate 402, a third reflection film 452 made of a metal material is provided. The third reflective film 452 is made of a material containing, for example, Al, Ag, and the like. The third reflective film 452 can reflect light emitted from the first light emitting unit 120.

半導体装置４００において、ゲート電極１１６に正の電圧が印加されると、ゲート電極１１６からソース電極１１８とドレイン電極１１２に向けて電流が流れ、第１発光部１２０が光を照射する。第１発光部１２０から照射される光の一部は、第１半導体積層１０６の下方に向かう。第１半導体積層１０６の下方に向かう光は、基板４０２を通過する。上記の構成によると、基板４０２を通過した光は、第３反射膜４５２により反射される。第３反射膜４５２により反射された光の一部は、第１半導体積層１０６内に向かい、負帯電領域に照射される。これにより、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。 In the semiconductor device 400, when a positive voltage is applied to the gate electrode 116, current flows from the gate electrode 116 to the source electrode 118 and the drain electrode 112, and the first light emitting unit 120 emits light. Part of the light emitted from the first light emitting unit 120 travels below the first semiconductor stack 106. Light traveling downward from the first semiconductor stack 106 passes through the substrate 402. According to the above configuration, light having passed through the substrate 402 is reflected by the third reflection film 452. Part of the light reflected by the third reflection film 452 is directed to the inside of the first semiconductor stack 106 and is applied to the negatively charged region. Thereby, the amount of light applied to the negatively charged region can be increased. As a result, the effect of the current collapse phenomenon can be efficiently reduced.

図５を用いて実施例１と異なる点について説明する。半導体装置５００は、トランジスタＴ５１を含む第１素子領域Ｒ５１と、第１素子領域Ｒ５１の周囲に配置されている素子分離領域Ｒ５２を有している。実施例５では、第１素子領域Ｒ５１と素子分離領域Ｒ５２に共通の基板５０２が、実施例１の第１素子領域Ｒ１１と素子分離領域Ｒ１２に共通の基板１０２と異なる。基板５０２は、絶縁性の材料からなり、第１発光部１２０から照射される光に対して透過性がある。基板５０２は、例えば、ＡｌＮ、サファイアなどからなる。また、基板５０２の下面には、第３反射膜５５２が設けられている。第３反射膜５５２は、誘電体多層膜からなる。第３反射膜５５２は、第２反射膜１２２と同一の材料で構成されている。このため、第３反射膜５５２は、第１発光部１２０から照射される光を反射することができる。 The differences from the first embodiment will be described with reference to FIG. The semiconductor device 500 has a first element region R51 including a transistor T51, and an element isolation region R52 arranged around the first element region R51. In the fifth embodiment, a substrate 502 common to the first element region R51 and the element isolation region R52 is different from the substrate 102 common to the first element region R11 and the element isolation region R12 in the first embodiment. The substrate 502 is made of an insulating material and has transparency to light emitted from the first light emitting unit 120. The substrate 502 is made of, for example, AlN, sapphire, or the like. On the lower surface of the substrate 502, a third reflection film 552 is provided. The third reflection film 552 is made of a dielectric multilayer film. The third reflective film 552 is made of the same material as the second reflective film 122. Therefore, the third reflection film 552 can reflect the light emitted from the first light emitting unit 120.

半導体装置５００において、ゲート電極１１６に正の電圧が印加されると、ゲート電極１１６からソース電極１１８とドレイン電極１１２に向けて電流が流れ、第１発光部１２０が光を照射する。第１発光部１２０から照射される光の一部は、第１半導体積層１０６の下方に向かう。第１半導体積層１０６の下方に向かう光は、基板５０２を通過する。上記の構成によると、基板５０２を通過した光は、第３反射膜５５２により反射される。第３反射膜５５２により反射された光の一部は、第１半導体積層１０６内に向かい、負帯電領域に照射される。これにより、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。 In the semiconductor device 500, when a positive voltage is applied to the gate electrode 116, current flows from the gate electrode 116 to the source electrode 118 and the drain electrode 112, and the first light emitting unit 120 emits light. Part of the light emitted from the first light emitting unit 120 travels below the first semiconductor stack 106. Light traveling downward from the first semiconductor stack 106 passes through the substrate 502. According to the above configuration, light having passed through the substrate 502 is reflected by the third reflection film 552. Part of the light reflected by the third reflective film 552 goes to the inside of the first semiconductor stack 106 and is irradiated to the negatively charged region. Thereby, the amount of light applied to the negatively charged region can be increased. As a result, the effect of the current collapse phenomenon can be efficiently reduced.

図６を用いて半導体装置６００について説明する。半導体装置６００は、４個の素子領域Ｒ６１、Ｒ６２、Ｒ６３、Ｒ６４と、各素子領域Ｒ６１、Ｒ６２、Ｒ６３、Ｒ６４の周囲に配置される素子分離領域Ｒ６５と、を有している。素子領域Ｒ６１には、第１ダイオードＤ６１が設けられており、素子領域Ｒ６２には、第１トランジスタＴ６１が設けられており、素子領域Ｒ６３には、第２トランジスタＴ６２が設けられており、素子領域Ｒ６４には、第２ダイオードＤ６２が設けられている。なお、第１トランジスタＴ６１及び第２トランジスタＴ６２は、実施例４のトランジスタＴ４１（図４）と同一の構造を有している。第１ダイオードＤ６１及び第２ダイオードＤ６２は同一の構造を有している。第１ダイオードＤ６１及び第２ダイオードＤ６２は、基板の構造が実施例２のダイオードＤ２１（図２）とは異なる。第１ダイオードＤ６１及び第２ダイオードＤ６２は、第１トランジスタＴ６１と共通の基板４０２、及び第３反射膜４５２を有する。 The semiconductor device 600 will be described with reference to FIG. The semiconductor device 600 has four element regions R61, R62, R63, and R64, and an element isolation region R65 disposed around each of the element regions R61, R62, R63, and R64. The element region R61 is provided with a first diode D61, the element region R62 is provided with a first transistor T61, and the element region R63 is provided with a second transistor T62. R64 is provided with a second diode D62. Note that the first transistor T61 and the second transistor T62 have the same structure as the transistor T41 of the fourth embodiment (FIG. 4). The first diode D61 and the second diode D62 have the same structure. The first diode D61 and the second diode D62 differ from the diode D21 of the second embodiment (FIG. 2) in the structure of the substrate. The first diode D61 and the second diode D62 have the same substrate 402 as the first transistor T61 and the third reflection film 452.

素子分離領域Ｒ６５は、各素子領域Ｒ６１、Ｒ６２、Ｒ６３、Ｒ６４の周囲に配置されることで、隣接する２つの素子領域を互いに分離している。具体的には、素子領域Ｒ６１と素子領域Ｒ６２、素子領域Ｒ６２と素子領域Ｒ６３と、素子領域Ｒ６３と素子領域Ｒ６４と、互いに分離している。素子分離領域Ｒ６５のバッファ層１０４の上方には、上側分離トレンチ６４０が形成されており、バッファ層１０４の下方には、下側分離トレンチ６５０が形成されている。上側分離トレンチ６４０の下端は、バッファ層１０４の上端と同じ高さである。上側分離トレンチ６４０は、各素子領域の第１半導体積層１０６の側面を取り囲むように形成されている。上側分離トレンチ６４０の内壁には、第１反射膜６４２が設けられている。第１反射膜６４２は、誘電体多層膜からなる。下側分離トレンチ６５０の上端は、バッファ層１０４の下端の高さよりもわずかに低い。下側分離トレンチ６５０は、各素子領域の基板４０２の側面を取り囲むように形成されている。下側分離トレンチ６５０の内壁には、第４反射膜６６２が設けられている。第４反射膜６６２は、金属の材料からなり、第３反射膜４５２と同一の構造を有する。従って、第４反射膜６６２は、第１発光部１２０から照射される光を反射することができる。 The element isolation region R65 is disposed around each of the element regions R61, R62, R63, and R64, thereby isolating two adjacent element regions from each other. Specifically, the element region R61 and the element region R62, the element region R62 and the element region R63, and the element region R63 and the element region R64 are separated from each other. An upper isolation trench 640 is formed above the buffer layer 104 in the element isolation region R65, and a lower isolation trench 650 is formed below the buffer layer 104. The lower end of the upper isolation trench 640 is at the same height as the upper end of the buffer layer 104. The upper isolation trench 640 is formed so as to surround the side surface of the first semiconductor stack 106 in each element region. On the inner wall of the upper isolation trench 640, a first reflection film 642 is provided. The first reflection film 642 is made of a dielectric multilayer film. The upper end of the lower isolation trench 650 is slightly lower than the height of the lower end of the buffer layer 104. The lower isolation trench 650 is formed so as to surround the side surface of the substrate 402 in each element region. The fourth reflection film 662 is provided on the inner wall of the lower isolation trench 650. The fourth reflection film 662 is made of a metal material, and has the same structure as the third reflection film 452. Therefore, the fourth reflection film 662 can reflect the light emitted from the first light emitting unit 120.

半導体装置６００は、例えば、インバータの一部である。例えば、インバータ回路において、第１ダイオードＤ６１とトランジスタＴ６１が上アーム部を構成し、第２ダイオードＤ６２と第２トランジスタＴ６２が下アーム部を構成する。なお、以下では、各トランジスタＴ６１、Ｔ６２及び各ダイオードＤ６１、Ｄ６２に電流が流れている状態をオン状態と呼び、電流が流れていない状態をオフ状態と呼ぶ。インバータにおいて、第１トランジスタＴ６１がオン状態の場合、第１トランジスタＴ６１に隣接する第２トランジスタＴ６２及び第１ダイオードＤ６１はオフ状態となる。第１トランジスタＴ６１がオン状態の場合、第１発光部１２０から光が照射される。素子分離領域Ｒ６５が、第１反射膜６４２を有していない場合、第１トランジスタＴ６１の第１半導体積層１０６の側方から外側に向かう光が、第２トランジスタＴ６２及び第１ダイオードＤ６１に到達する。この場合、オフ状態である第２トランジスタＴ６２及び第１ダイオードＤ６１にリーク電流が生じてしまう。また、第１トランジスタＴ６１の第１半導体積層１０６の下方に向かう光が、第３反射膜４５２で反射され、その一部が第２トランジスタＴ６２及び第１ダイオードＤ６１に到達する場合がある。しかしながら、半導体装置６００の場合、第１トランジスタＴ６１の第１半導体積層１０６の側方に向かう光は、第１反射膜６４２によって反射される。また、第３反射膜４５２によって反射された光の一部は、第４反射膜６６２によって反射される。これによりオフ状態である第２トランジスタＴ６２及び第１ダイオードＤ６１に、第１トランジスタＴ６１の第１発光部１２０から照射される光が到達することを防止することができる。これにより、第２トランジスタＴ６２及び第１ダイオードＤ６１にリーク電流が生じることを防止することができる。また、第２反射膜１２２、第１反射膜６４２、第３反射膜４５２、及び第４反射膜６６２により反射された光の一部は、負帯電領域に照射される。これにより、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。 The semiconductor device 600 is, for example, a part of an inverter. For example, in the inverter circuit, the first diode D61 and the transistor T61 form an upper arm, and the second diode D62 and the second transistor T62 form a lower arm. Hereinafter, a state in which a current flows through each of the transistors T61 and T62 and each of the diodes D61 and D62 is called an on state, and a state in which no current flows is called an off state. In the inverter, when the first transistor T61 is on, the second transistor T62 and the first diode D61 adjacent to the first transistor T61 are off. When the first transistor T61 is on, light is emitted from the first light emitting unit 120. When the element isolation region R65 does not include the first reflective film 642, light traveling outward from the side of the first semiconductor stack 106 of the first transistor T61 reaches the second transistor T62 and the first diode D61. . In this case, a leak current occurs in the second transistor T62 and the first diode D61 that are in the off state. In addition, light traveling downward of the first semiconductor stack 106 of the first transistor T61 may be reflected by the third reflective film 452, and a part of the light may reach the second transistor T62 and the first diode D61. However, in the case of the semiconductor device 600, light traveling to the side of the first semiconductor stack 106 of the first transistor T61 is reflected by the first reflection film 642. Part of the light reflected by the third reflection film 452 is reflected by the fourth reflection film 662. Accordingly, it is possible to prevent light emitted from the first light emitting unit 120 of the first transistor T61 from reaching the second transistor T62 and the first diode D61 that are in the off state. As a result, it is possible to prevent a leakage current from occurring in the second transistor T62 and the first diode D61. Further, part of the light reflected by the second reflection film 122, the first reflection film 642, the third reflection film 452, and the fourth reflection film 662 is applied to the negatively charged region. Thereby, the amount of light applied to the negatively charged region can be increased. As a result, the effect of the current collapse phenomenon can be efficiently reduced.

（対応関係）
トランジスタＴ６１が「第１素子」の一例である。素子領域Ｒ６２が「第１素子領域」の一例である。トランジスタＴ６１が有する第１半導体積層１０６、第１半導体層１０８、第２半導体層１１０が、それぞれ「第１半導体積層」、「第１半導体層」、「第２半導体層」の一例である。トランジスタＴ６１が有する第１発光部１２０が、「第１発光部」の一例である。トランジスタＴ６２が「第２素子」の一例である。素子領域Ｒ６３が「第２素子領域」の一例である。トランジスタＴ６２が有する第１半導体積層１０６、第１半導体層１０８、第２半導体層１１０が、それぞれ「第２半導体積層」、「第３半導体層」、「第４半導体層」の一例である。トランジスタＴ６２が有する第１発光部１２０が、「第２発光部」の一例である。 (Correspondence)
The transistor T61 is an example of a “first element”. The element region R62 is an example of a “first element region”. The first semiconductor stack 106, the first semiconductor layer 108, and the second semiconductor layer 110 included in the transistor T61 are examples of a “first semiconductor stack”, a “first semiconductor layer”, and a “second semiconductor layer”, respectively. The first light emitting unit 120 included in the transistor T61 is an example of a “first light emitting unit”. The transistor T62 is an example of a “second element”. The element region R63 is an example of a “second element region”. The first semiconductor stack 106, the first semiconductor layer 108, and the second semiconductor layer 110 included in the transistor T62 are examples of a “second semiconductor stack”, a “third semiconductor layer”, and a “fourth semiconductor layer”, respectively. The first light emitting unit 120 included in the transistor T62 is an example of a “second light emitting unit”.

図７を用いて実施例１と異なる点について説明する。半導体装置７００は、トランジスタＴ７１を含む第１素子領域Ｒ７１と、第１素子領域Ｒ７１の周囲に配置されている素子分離領域Ｒ７２を有している。実施例７では、第１素子領域Ｒ７１と素子分離領域Ｒ７２に共通の多膜層バッファ層７０４が、実施例１の第１素子領域Ｒ１１と素子分離領域Ｒ１２に共通のバッファ層１０４と異なる。多膜層バッファ層７０４は、対となる第１バッファ層と第２バッファ層が交互に積層されている。第１バッファ層は、ＡｌＮからなり、第２バッファ層は、ＧａＮからなる。多膜層バッファ層７０４全体において、第１バッファ層と第２バッファ層のそれぞれの合計膜厚は、それぞれλ_１／４ｎの倍数である。なお、ｎは、各バッファ層の屈折率を示す。この場合、多膜層バッファ層７０４は、第１発光部１２０から照射される光を反射することができる。 The differences from the first embodiment will be described with reference to FIG. The semiconductor device 700 has a first element region R71 including the transistor T71, and an element isolation region R72 arranged around the first element region R71. In the seventh embodiment, the multi-layer buffer layer 704 common to the first element region R71 and the element isolation region R72 is different from the buffer layer 104 common to the first element region R11 and the element isolation region R12 in the first embodiment. The multilayer buffer layer 704 has a pair of first buffer layers and second buffer layers alternately stacked. The first buffer layer is made of AlN, and the second buffer layer is made of GaN. In the entire multilayer buffer layer 704, the total thickness of each of the first buffer layer and the second buffer layer is a multiple of λ ₁ / 4n. Here, n indicates the refractive index of each buffer layer. In this case, the multilayer buffer layer 704 can reflect light emitted from the first light emitting unit 120.

半導体装置７００において、ゲート電極１１６に正の電圧が印加されると、ゲート電極１１６からソース電極１１８とドレイン電極１１２に向けて電流が流れ、第１発光部１２０が光を照射する。第１発光部１２０から照射される光の一部は、第１半導体積層１０６の下方に向かう。上記の構成によると、第１半導体積層１０６の下方に向かう光は、多膜層バッファ層７０４によって反射される。多膜層バッファ層７０４によって反射された光の一部は、第１半導体積層１０６内に向かい、負帯電領域に照射される。これにより、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。 In the semiconductor device 700, when a positive voltage is applied to the gate electrode 116, current flows from the gate electrode 116 to the source electrode 118 and the drain electrode 112, and the first light emitting unit 120 emits light. Part of the light emitted from the first light emitting unit 120 travels below the first semiconductor stack 106. According to the above configuration, light traveling below the first semiconductor stack 106 is reflected by the multilayer buffer layer 704. Part of the light reflected by the multilayer buffer layer 704 is directed to the inside of the first semiconductor stack 106 and is applied to the negatively charged region. Thereby, the amount of light applied to the negatively charged region can be increased. As a result, the effect of the current collapse phenomenon can be efficiently reduced.

図８を用いて実施例１と異なる点について説明する。半導体装置８００は、トランジスタＴ８１を含む第１素子領域Ｒ８１と、第１素子領域Ｒ８１の周囲に配置されている素子分離領域Ｒ１２を有している。実施例８では、ドレイン電極１１２と第２半導体層１１０の間に、ｐ型半導体層８１４が設けられており、ゲート電極１１６は、第２半導体層１１０上に設けられている。この場合、ｐ型半導体層８１４と第２半導体層１１０の界面はＰＮ接合部となる。従って、ｐ型半導体層８１４と第２半導体層１１０に順方向の電圧が印加されると、ｐ型半導体層８１４と第２半導体層１１０の界面から光が照射される。なお、以下では、ｐ型半導体層８１４と第２半導体層１１０を総称して、第１発光部８２０と呼ぶ場合がある。 The differences from the first embodiment will be described with reference to FIG. The semiconductor device 800 has a first element region R81 including the transistor T81, and an element isolation region R12 arranged around the first element region R81. In the eighth embodiment, a p-type semiconductor layer 814 is provided between the drain electrode 112 and the second semiconductor layer 110, and the gate electrode 116 is provided on the second semiconductor layer 110. In this case, the interface between the p-type semiconductor layer 814 and the second semiconductor layer 110 becomes a PN junction. Therefore, when a forward voltage is applied to the p-type semiconductor layer 814 and the second semiconductor layer 110, light is emitted from the interface between the p-type semiconductor layer 814 and the second semiconductor layer 110. In the following, the p-type semiconductor layer 814 and the second semiconductor layer 110 may be collectively referred to as a first light emitting unit 820.

半導体装置８００の動作について説明する。ゲート電極１１６に閾値以上の電圧が印加されている間は、２次元電子ガスが、ドレイン電極１１２とソース電極１１８の間に連続して形成される。このため、ドレイン電極１１２とソース電極１１８の間を電流が流れる。この結果、第１発光部８２０に電流が流れ、第１発光部８２０から光が照射される。 The operation of the semiconductor device 800 will be described. While a voltage equal to or higher than the threshold is applied to the gate electrode 116, a two-dimensional electron gas is continuously formed between the drain electrode 112 and the source electrode 118. Therefore, a current flows between the drain electrode 112 and the source electrode 118. As a result, a current flows through the first light emitting unit 820, and light is emitted from the first light emitting unit 820.

一方、ゲート電極１１６に閾値以下の電圧を印加すると、ゲート電極１１６に対応する範囲の２次元電子ガスが消失する。これにより、ドレイン電極１１２とソース電極１１８の間に電流が流れない。 On the other hand, when a voltage lower than the threshold is applied to the gate electrode 116, the two-dimensional electron gas in the range corresponding to the gate electrode 116 disappears. Thus, no current flows between the drain electrode 112 and the source electrode 118.

上記の構成によると、第１半導体積層１０６の上方に向かう光は、第２反射膜１２２によって反射され、第１半導体積層１０６の側方に向かう光は、第１反射膜１４２によって反射される。第２反射膜１２２、または第１反射膜１４２によって反射された光の一部は、第１半導体積層１０６内に向かう。これにより、第１半導体積層１０６の上方又は側方に向かう光の一部は、負帯電領域に間接的に照射される。これにより、負帯電領域に照射される光の量を増やすことができる。この結果、電流コラプス現象の影響を効率的に低減することができる。 According to the above configuration, light traveling above the first semiconductor stack 106 is reflected by the second reflection film 122, and light traveling to the side of the first semiconductor stack 106 is reflected by the first reflection film 142. Part of the light reflected by the second reflection film 122 or the first reflection film 142 goes into the first semiconductor stack 106. As a result, part of the light traveling upward or to the side of the first semiconductor stack 106 is indirectly applied to the negatively charged region. Thereby, the amount of light applied to the negatively charged region can be increased. As a result, the effect of the current collapse phenomenon can be efficiently reduced.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。 As described above, specific examples of the present invention have been described in detail, but these are merely examples, and do not limit the scope of the claims. The technology described in the claims includes various modifications and alterations of the specific examples illustrated above.

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings can simultaneously achieve a plurality of objects, and has technical utility by achieving one of the objects.

１００：半導体装置
１０２：基板
１０４：バッファ層
１０６：第１半導体積層
１０８：第１半導体層
１１０：第２半導体層
１１２：ドレイン電極
１１４：ｐ型半導体層
１１６：ゲート電極
１１８：ソース電極
１２０：第１発光部
１２２：第２反射膜
１２４：パッシベーション膜
１３２：ドレイン配線
１３４：ゲート配線
１３６：ソース配線
１４０：分離トレンチ
１４２：第１反射膜
１４４：パッシベーション膜
Ｒ１１：第１素子領域
Ｒ１２：素子分離領域
Ｄ：ダイオード
Ｔ：トランジスタ 100: semiconductor device 102: substrate 104: buffer layer 106: first semiconductor stack 108: first semiconductor layer 110: second semiconductor layer 112: drain electrode 114: p-type semiconductor layer 116: gate electrode 118: source electrode 120: first 1 light emitting section 122: second reflection film 124: passivation film 132: drain wiring 134: gate wiring 136: source wiring 140: isolation trench 142: first reflection film 144: passivation film R11: first element region R12: element isolation region D: Diode T: Transistor

Claims

A first element region including a first element;
An element isolation region arranged around the first element region.
The first element region includes:
A first semiconductor stack having a heterojunction in which a two-dimensional electron gas serving as a channel of the first element is formed, wherein the first semiconductor layer is provided on the first semiconductor layer, and the first semiconductor layer is provided on the first semiconductor layer. A first semiconductor stack having a second semiconductor layer having a band gap different from that of the first semiconductor layer;
A first light emitting unit configured to irradiate light into the first semiconductor stack;
A substrate that is provided below the first semiconductor stack and is made of a material that is transparent to the light emitted by the first light emitting unit;
A third reflective film provided on the lower surface of the substrate and configured to reflect the light emitted by the first light emitting unit ;
The element isolation region,
Has contact with the first side surface of the semiconductor stack of the first element region, a first reflection film that the first light emitting portion is configured to reflect the light to be irradiated,
In contact with the side surface of the substrate of the first device region, the first light emitting portion has a fourth reflection film is configured to reflect the light to be irradiated,
Semiconductor device.

A second element region that is adjacent to the first element region with the element isolation region interposed therebetween and includes a second element;
The second element region includes:
A second semiconductor stack having a heterojunction in which a two-dimensional electron gas serving as a channel of the second element is formed, wherein the third semiconductor layer is provided on the third semiconductor layer and the third semiconductor layer is provided on the third semiconductor layer. The semiconductor device according to claim 1, further comprising: a second semiconductor stack including a fourth semiconductor layer having a band gap different from that of the layer.

The second element region includes:
A second light emitting unit configured to irradiate light into the second semiconductor stack;
3. The device according to claim 2, wherein the first reflection film is in contact with a side surface of the second semiconductor stack in the second element region, and is configured to reflect the light emitted by the second light emitting unit. 4. Semiconductor device.

The first reflection film in the first element region includes:
A metal reflective film of metal,
And an insulating reflective film that covers the metal reflective film,
The insulating reflection film is in contact with a side surface of the first semiconductor stack in the first element region;
The metal reflective film faces a side surface of the first semiconductor stack via the insulating reflective film,
The semiconductor device according to claim 1.

The first element region includes:
5. The device according to claim 1, further comprising a second reflection film provided on an upper surface of the first semiconductor stack and configured to reflect the light emitted by the first light emitting unit. 6. 3. The semiconductor device according to claim 1.

The first element region includes:
An anode electrode provided above the first semiconductor stack;
A cathode electrode provided above the first semiconductor stack and spaced apart from the anode electrode;
A p-type semiconductor layer disposed below the anode electrode and on the top surface of the first semiconductor stack;
The first light emitting unit, the p-type semiconductor layer and composed of the second semiconductor layer, a semiconductor device according to any one of claims 1 to 5.

The first element region includes a drain electrode provided above the first semiconductor stack;
A source electrode provided above the first semiconductor stack and spaced apart from the drain electrode;
A gate electrode provided above the first semiconductor stack, and provided between the drain electrode and the source electrode;
A p-type p-type semiconductor layer disposed on the upper surface of the first semiconductor stack below the gate electrode;
The first light emitting unit, the p-type semiconductor layer and composed of the second semiconductor layer, a semiconductor device according to any one of claims 1 to 6.