JP6651577B2 - Semiconductor device, DC / DC converter using the same, power supply device, power supply adapter, electronic device - Google Patents

Semiconductor device, DC / DC converter using the same, power supply device, power supply adapter, electronic device Download PDF

Info

Publication number
JP6651577B2
JP6651577B2 JP2018135736A JP2018135736A JP6651577B2 JP 6651577 B2 JP6651577 B2 JP 6651577B2 JP 2018135736 A JP2018135736 A JP 2018135736A JP 2018135736 A JP2018135736 A JP 2018135736A JP 6651577 B2 JP6651577 B2 JP 6651577B2
Authority
JP
Japan
Prior art keywords
voltage
converter
synchronous rectification
output
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018135736A
Other languages
Japanese (ja)
Other versions
JP2018161051A (en
Inventor
弘基 菊池
弘基 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018135736A priority Critical patent/JP6651577B2/en
Publication of JP2018161051A publication Critical patent/JP2018161051A/en
Application granted granted Critical
Publication of JP6651577B2 publication Critical patent/JP6651577B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、DC/DCコンバータに関する。   The present invention relates to a DC / DC converter.

テレビや冷蔵庫をはじめとするさまざまな家電製品は、外部からの商用交流電力を受けて動作する。ラップトップ型コンピュータ、携帯電話端末やタブレット端末をはじめとする電子機器も、商用交流電力によって動作可能であり、あるいは商用交流電力によって、機器に内蔵の電池を充電可能となっている。こうした家電製品や電子機器(以下、電子機器と総称する)には、商用交流電圧をAC/DC(交流/直流)変換する電源装置(AC/DCコンバータ)が内蔵される。あるいは電子機器の外部の電源アダプタ(ACアダプタ)にAC/DCコンバータが内蔵される場合もある。   Various home appliances such as televisions and refrigerators operate by receiving commercial AC power from the outside. Electronic devices such as laptop computers, mobile phone terminals, and tablet terminals can also be operated by commercial AC power, or can be charged with a battery built into the device by commercial AC power. A power supply device (AC / DC converter) for converting commercial AC voltage into AC / DC (AC / DC) is built in such home appliances and electronic devices (hereinafter collectively referred to as electronic devices). Alternatively, an AC / DC converter may be built in a power adapter (AC adapter) outside the electronic device.

図1は、本発明者が検討したAC/DCコンバータ100rの基本構成を示すブロック図である。AC/DCコンバータ100rは主としてフィルタ102、整流回路104、平滑キャパシタ106およびDC/DCコンバータ200rを備える。   FIG. 1 is a block diagram showing a basic configuration of an AC / DC converter 100r studied by the present inventors. The AC / DC converter 100r mainly includes a filter 102, a rectifier circuit 104, a smoothing capacitor 106, and a DC / DC converter 200r.

商用交流電圧VACは、ヒューズおよび入力キャパシタ(不図示)を介してフィルタ102に入力される。フィルタ102は、商用交流電圧VACのノイズを除去する。整流回路104は、商用交流電圧VACを全波整流するダイオードブリッジ回路である。整流回路104の出力電圧は、平滑キャパシタ106によって平滑化され、直流電圧VINに変換される。 Commercial AC voltage V AC is input to the filter 102 through a fuse and an input capacitor (not shown). Filter 102 removes the commercial AC voltage V AC noise. Rectifier circuit 104, a diode bridge circuit for full-wave rectifying the commercial AC voltage V AC. The output voltage of the rectifier circuit 104 is smoothed by the smoothing capacitor 106 and converted to a DC voltage VIN .

絶縁型のDC/DCコンバータ200rは、入力端子P1に直流電圧VINを受け、それを降圧して、目標値に安定化された出力電圧VOUTを出力端子P2に接続される負荷(不図示)に供給する。 The isolated DC / DC converter 200r receives the DC voltage VIN at the input terminal P1, reduces the voltage, and outputs the output voltage VOUT stabilized at the target value to the load (not shown) connected to the output terminal P2. ).

DC/DCコンバータ200rは、1次側コントローラ202、フォトカプラ204、シャントレギュレータ206、出力回路210およびその他の回路部品を備える。出力回路210は、トランスT1、ダイオードD1、出力キャパシタC1、スイッチングトランジスタM1、を含む。出力回路210のトポロジーは、一般的なフライバックコンバータのそれであるため、説明を省略する。   The DC / DC converter 200r includes a primary-side controller 202, a photocoupler 204, a shunt regulator 206, an output circuit 210, and other circuit components. The output circuit 210 includes a transformer T1, a diode D1, an output capacitor C1, and a switching transistor M1. Since the topology of the output circuit 210 is that of a general flyback converter, the description is omitted.

スイッチングトランジスタM1がスイッチングすることにより、入力電圧VINが降圧され、出力電圧VOUTが生成される。そしてコントローラ202は、スイッチングトランジスタM1のスイッチングのデューティ比を調節することにより、出力電圧VOUTを目標値に安定化させる。 By the switching of the switching transistor M1, the input voltage VIN is stepped down, and the output voltage VOUT is generated. Then, the controller 202 stabilizes the output voltage V OUT to a target value by adjusting the switching duty ratio of the switching transistor M1.

DC/DCコンバータ200rの出力電圧VOUTは、抵抗R1、R2により分圧される。シャントレギュレータ206は、分圧された電圧(電圧検出信号)Vと所定の基準電圧VREF(不図示)の誤差を増幅し、誤差に応じた誤差電流IERRを、フォトカプラ204の入力側の発光素子(発光ダイオード)から引き込む(シンク)。 The output voltage V OUT of the DC / DC converter 200r is divided by the resistors R1 and R2. Shunt regulator 206, amplifies an error divided voltage (voltage detection signal) V S with a predetermined reference voltage V REF (not shown), an error current I ERR corresponding to the error, the input side of the photocoupler 204 (Sink) from the light emitting element (light emitting diode).

フォトカプラ204の出力側の受光素子(フォトトランジスタ)には、2次側の誤差電流IERRに応じたフィードバック電流IFBが流れる。このフィードバック電流IFBが、抵抗およびキャパシタにより平滑化され、コントローラ202のフィードバック(FB)端子に入力される。コントローラ202は、FB端子の電圧(フィードバック電圧)VFBにもとづいてスイッチングトランジスタM1のデューティ比を調節する。 The output side of the light receiving element of the photocoupler 204 (phototransistor), the feedback current I FB flows in accordance with the error current I ERR on the secondary side. This feedback current I FB is smoothed by a resistor and a capacitor, and is input to a feedback (FB) terminal of the controller 202. The controller 202 adjusts the duty ratio of the switching transistor M1 based on the voltage (feedback voltage) VFB at the FB terminal.

特開2010−074959号公報Japanese Patent Application Laid-Open No. 2010-074959

本発明者は、図1のAC/DCコンバータ100rについて検討した結果、以下の課題を認識するに至った。図1のシャントレギュレータ206を安定に動作させるためには、ある程度大きなカソード電流Iが流れる状態で使用する必要がある。カソード電流Iは、フィードバックに寄与する成分と、固定的なバイアス成分(アイドル電流)の合計と把握される。たとえば市販されるシャントレギュレータの多くは、数百μA(たとえば700μA)ものアイドル電流が必要となり、これがAC/DCコンバータ100rの効率を悪化させる要因となっている。 The present inventor has studied the AC / DC converter 100r of FIG. 1 and has come to recognize the following problem. To the shunt regulator 206 of FIG. 1 is operated stably, it is necessary to use a state flowing a large cathode current I K to some extent. Cathode current I K is grasped and component contributing to the feedback, the sum of the fixed bias component (idle current). For example, many commercially available shunt regulators require an idle current of several hundred μA (eg, 700 μA), which is a factor that deteriorates the efficiency of the AC / DC converter 100r.

本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、効率を改善したDC/DCコンバータの提供にある。   The present invention has been made in view of such a problem, and one of exemplary purposes of one embodiment of the present invention is to provide a DC / DC converter with improved efficiency.

本発明のある態様は、絶縁同期整流型DC/DCコンバータの2次側に配置され、DC/DCコンバータの2次側の同期整流トランジスタを制御する同期整流コントローラに関する。絶縁同期整流型DC/DCコンバータは、1次巻線および2次巻線を有するトランスと、トランスの1次巻線と接続されるスイッチングトランジスタと、トランスの2次巻線と接続される同期整流トランジスタと、フォトカプラと、フォトカプラの出力側と接続され、フォトカプラからのフィードバック信号に応じてスイッチングトランジスタをスイッチングする1次側コントローラと、を備える。同期整流コントローラは、同期整流トランジスタをスイッチングする駆動回路と、フォトカプラの入力側と接続されるフォトカプラ接続端子と、DC/DCコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、誤差に応じた電流をフォトカプラ接続端子を介してフォトカプラの入力側から引き込むエラーアンプと、を備えて、単一のモジュールにパッケージ化される。   One embodiment of the present invention relates to a synchronous rectification controller that is arranged on the secondary side of an isolated synchronous rectification type DC / DC converter and controls a secondary side synchronous rectification transistor of the DC / DC converter. The isolated synchronous rectification type DC / DC converter includes a transformer having a primary winding and a secondary winding, a switching transistor connected to the primary winding of the transformer, and a synchronous rectification connected to a secondary winding of the transformer. It includes a transistor, a photocoupler, and a primary-side controller that is connected to an output side of the photocoupler and that switches a switching transistor according to a feedback signal from the photocoupler. The synchronous rectification controller includes a drive circuit for switching the synchronous rectification transistor, a photocoupler connection terminal connected to the input side of the photocoupler, and an error between a voltage detection signal corresponding to the output voltage of the DC / DC converter and a target voltage thereof. And an error amplifier that amplifies and draws a current corresponding to the error from the input side of the photocoupler via the photocoupler connection terminal, and is packaged in a single module.

この態様では、従来のシャントレギュレータに代えて、同期整流コントローラに内蔵されたエラーアンプによって、フォトカプラの入力側の電流を生成することとした。これにより、エラーアンプの消費電流をシャントレギュレータに比べて大幅に低減することができ、効率を改善できる。   In this embodiment, the current on the input side of the photocoupler is generated by an error amplifier built in the synchronous rectification controller instead of the conventional shunt regulator. As a result, the current consumption of the error amplifier can be significantly reduced as compared with the shunt regulator, and the efficiency can be improved.

エラーアンプと駆動回路それぞれの電源プレーンは独立してもよく、またそれぞれのグランドプレーンが独立していてもよい。
これにより、同期整流トランジスタを、トランスの2次巻線の高電位側(出力端子側)に配置したトポロジーに対応できる。
The power planes of the error amplifier and the drive circuit may be independent, and the ground planes may be independent.
This makes it possible to cope with a topology in which the synchronous rectification transistor is arranged on the high potential side (output terminal side) of the secondary winding of the transformer.

エラーアンプの電源プレーンには、フォトカプラ接続端子の電圧から生成された内部電源電圧が供給され、エラーアンプのグランドプレーンにはDC/DCコンバータの2次側の接地電位が供給されてもよい。   The power supply plane of the error amplifier may be supplied with an internal power supply voltage generated from the voltage of the photocoupler connection terminal, and the ground plane of the error amplifier may be supplied with a ground potential on the secondary side of the DC / DC converter.

同期整流トランジスタは、2次巻線の高電位側に挿入されるものであり、トランスは、その2次側に設けられた補助巻線をさらに有してもよい。DC/DCコンバータは、補助巻線を利用して同期整流トランジスタと2次巻線の間のラインの電位を基準とした電源電圧を生成するよう構成されてもよい。駆動回路のグランドプレーンには、ラインの電位が供給され、駆動回路の電源プレーンには、電源電圧が供給されてもよい。   The synchronous rectification transistor is inserted on the high potential side of the secondary winding, and the transformer may further include an auxiliary winding provided on the secondary side. The DC / DC converter may be configured to use the auxiliary winding to generate a power supply voltage based on a potential of a line between the synchronous rectification transistor and the secondary winding. The potential of the line may be supplied to the ground plane of the drive circuit, and the power supply voltage may be supplied to the power supply plane of the drive circuit.

エラーアンプと駆動回路は、別々の半導体チップに集積化されてもよい。これにより、エラーアンプと駆動回路のアイソレーションを高めることができる。   The error amplifier and the drive circuit may be integrated on separate semiconductor chips. Thereby, the isolation between the error amplifier and the driving circuit can be improved.

同期整流コントローラは、同期整流トランジスタをさらに備えて単一のモジュールにパッケージ化されてもよい。   The synchronous rectification controller may be packaged in a single module further comprising a synchronous rectification transistor.

駆動回路は、少なくとも同期整流トランジスタの両端間電圧にもとづいてレベルが遷移するパルス信号を生成するパルス発生器と、パルス信号にもとづいて同期整流トランジスタをスイッチングするドライバと、を含んでもよい。   The drive circuit may include a pulse generator that generates a pulse signal whose level changes based on at least a voltage between both ends of the synchronous rectification transistor, and a driver that switches the synchronous rectification transistor based on the pulse signal.

パルス発生器は、(i)同期整流トランジスタの両端間電圧が所定の負の第1しきい値電圧より低くなると、パルス信号をオンレベルとし、(ii)同期整流トランジスタの両端間電圧が、第1しきい値電圧より高い所定の負の第2しきい値電圧より高くなると、パルス信号をオフレベルとしてもよい。   When the voltage between both ends of the synchronous rectification transistor becomes lower than a predetermined negative first threshold voltage, the pulse generator sets the pulse signal to an on level, and (ii) the voltage between both ends of the synchronous rectification transistor becomes When the voltage becomes higher than a predetermined negative second threshold voltage higher than one threshold voltage, the pulse signal may be turned off.

パルス発生器は、同期整流トランジスタの両端間電圧を第1しきい値電圧と比較し、セットパルスを生成するセットコンパレータと、同期整流トランジスタの両端間電圧を第2しきい値電圧と比較し、リセットパルスを生成するリセットコンパレータと、セットパルス、リセットパルスに応じて出力が遷移するフリップフロップと、を含んでもよい。   A pulse generator that compares a voltage between both ends of the synchronous rectification transistor with a first threshold voltage and compares a voltage between both ends of the synchronous rectification transistor with a second threshold voltage to generate a set pulse; It may include a reset comparator that generates a reset pulse, and a flip-flop whose output changes according to the set pulse and the reset pulse.

パルス発生器は、セットパルス、リセットパルスそれぞれを、所定時間マスクするブランキング回路をさらに含んでもよい。   The pulse generator may further include a blanking circuit for masking each of the set pulse and the reset pulse for a predetermined time.

DC/DCコンバータはフライバック型であってもよいし、フォワード型であってもよい。   The DC / DC converter may be a flyback type or a forward type.

本発明の別の態様は、DC/DCコンバータに関する。DC/DCコンバータは、1次巻線および2次巻線を有するトランスと、トランスの1次巻線と接続されるスイッチングトランジスタと、トランスの2次巻線と接続される同期整流トランジスタと、出力キャパシタと、フォトカプラと、同期整流トランジスタをスイッチングするとともに、出力キャパシタの出力電圧とその目標レベルの誤差に応じた電流を、フォトカプラの入力側に供給する上述のいずれかの同期整流コントローラと、フォトカプラの出力側と接続され、同期整流コントローラが生成した電流に応じたフィードバック信号に応じて、スイッチングトランジスタを駆動する1次側コントローラと、を備える。   Another embodiment of the present invention relates to a DC / DC converter. The DC / DC converter includes a transformer having a primary winding and a secondary winding, a switching transistor connected to the primary winding of the transformer, a synchronous rectification transistor connected to the secondary winding of the transformer, and an output. A capacitor, a photocoupler, and a synchronous rectifier controller for switching the synchronous rectification transistor, and supplying an output voltage of the output capacitor and a current corresponding to an error of the target level to the input side of the photocoupler, A primary controller connected to the output side of the photocoupler and driving a switching transistor in response to a feedback signal corresponding to a current generated by the synchronous rectification controller.

本発明の別の態様は、電源装置(AC/DCコンバータ)に関する。電源装置は、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のDC/DCコンバータと、を備える。   Another embodiment of the present invention relates to a power supply device (AC / DC converter). The power supply device includes a filter for filtering a commercial AC voltage, a diode rectifier circuit for full-wave rectifying the output voltage of the filter, a smoothing capacitor for smoothing the output voltage of the diode rectifier circuit to generate a DC input voltage, and a DC input voltage. And the above-described DC / DC converter for lowering the voltage and supplying the load to the load.

本発明の別の態様は、電子機器に関する。電子機器は、負荷と、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、負荷に供給する上述のDC/DCコンバータと、を備える。   Another embodiment of the present invention relates to an electronic device. The electronic device includes a load, a filter for filtering a commercial AC voltage, a diode rectifier circuit for full-wave rectifying the output voltage of the filter, a smoothing capacitor for smoothing the output voltage of the diode rectifier circuit to generate a DC input voltage, And the above-described DC / DC converter for reducing the DC input voltage and supplying it to the load.

本発明の別の態様は、ACアダプタに関する。ACアダプタは、商用交流電圧をフィルタリングするフィルタと、フィルタの出力電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧し、直流出力電圧を生成する上述のDC/DCコンバータと、を備える。   Another embodiment of the present invention relates to an AC adapter. The AC adapter includes a filter for filtering a commercial AC voltage, a diode rectifier circuit for full-wave rectifying the output voltage of the filter, a smoothing capacitor for smoothing the output voltage of the diode rectifier circuit to generate a DC input voltage, and a DC input voltage. And a DC / DC converter for generating a DC output voltage.

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。   It should be noted that any combination of the above-described components, and any replacement of the components and expressions of the present invention between methods, apparatuses, systems, and the like are also effective as embodiments of the present invention.

本発明のある態様によれば、絶縁同期整流型DC/DCコンバータの効率を改善できる。   According to an aspect of the present invention, the efficiency of the isolated synchronous rectification type DC / DC converter can be improved.

本発明者が検討したAC/DCコンバータの基本構成を示すブロック図である。FIG. 2 is a block diagram showing a basic configuration of an AC / DC converter studied by the present inventors. 第1の実施の形態に係るAC/DCコンバータの回路図である。FIG. 2 is a circuit diagram of the AC / DC converter according to the first embodiment. 図3(a)は、PFMモードにおける図2のDC/DCコンバータの動作波形図であり、図3(b)は、PFMモードにおける図1のDC/DCコンバータの動作波形図である。FIG. 3A is an operation waveform diagram of the DC / DC converter of FIG. 2 in the PFM mode, and FIG. 3B is an operation waveform diagram of the DC / DC converter of FIG. 1 in the PFM mode. 図2のDC/DCコンバータの具体的な構成例を示す回路図である。FIG. 3 is a circuit diagram illustrating a specific configuration example of the DC / DC converter of FIG. 2. 第2の実施の形態に係るAC/DCコンバータの回路図である。FIG. 9 is a circuit diagram of an AC / DC converter according to a second embodiment. 図5のDC/DCコンバータの具体的な構成例を示す回路図である。FIG. 6 is a circuit diagram illustrating a specific configuration example of the DC / DC converter of FIG. 5. AC/DCコンバータを備えるACアダプタを示す図である。FIG. 2 is a diagram illustrating an AC adapter including an AC / DC converter. 図8(a)、(b)は、AC/DCコンバータを備える電子機器を示す図である。FIGS. 8A and 8B are diagrams illustrating an electronic device including an AC / DC converter.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。   Hereinafter, the present invention will be described based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and the repeated description will be omitted as appropriate. In addition, the embodiments do not limit the invention, but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected, or that the member A and the member B are electrically connected. This includes the case where the connection is made indirectly via another member that does not affect the state.
Similarly, “the state in which the member C is provided between the member A and the member B” means that the member A and the member C or the member B and the member C are directly connected, This includes the case where the connection is made indirectly via another member that does not affect the connection state.

(第1の実施の形態)
図2は、第1の実施の形態に係るAC/DCコンバータ100の回路図である。AC/DCコンバータ100は、フィルタ102、整流回路104、絶縁型のDC/DCコンバータ200を備える。
(First Embodiment)
FIG. 2 is a circuit diagram of the AC / DC converter 100 according to the first embodiment. The AC / DC converter 100 includes a filter 102, a rectifier circuit 104, and an isolated DC / DC converter 200.

絶縁型のDC/DCコンバータ200は、1次側コントローラ202、フォトカプラ204、出力回路210、同期整流コントローラ300を備える。出力回路210は、フライバック同期整流型のトポロジーを有し、トランスT1、1次巻線W1に接続されたスイッチングトランジスタM1、2次巻線W2に接続された同期整流トランジスタM2、出力キャパシタC1を備える。本実施の形態において同期整流トランジスタM2は、トランスT1の2次巻線W2よりも低電位側(接地電位側)に挿入されている。   The isolated DC / DC converter 200 includes a primary-side controller 202, a photocoupler 204, an output circuit 210, and a synchronous rectification controller 300. The output circuit 210 has a topology of a flyback synchronous rectification type, and includes a transformer T1, a switching transistor M1 connected to a primary winding W1, a synchronous rectification transistor M2 connected to a secondary winding W2, and an output capacitor C1. Prepare. In the present embodiment, the synchronous rectification transistor M2 is inserted on a lower potential side (ground potential side) than the secondary winding W2 of the transformer T1.

同期整流コントローラ300は、DC/DCコンバータ200の2次側に配置され、同期整流トランジスタM2をスイッチングする。フォトカプラ接続端子(PC)端子には、フォトカプラ204の入力側の発光素子(発光ダイオード)のカソードが接続される。VD端子には、同期整流トランジスタM2のドレイン電圧Vが入力される。OUT端子には同期整流トランジスタM2のゲートが接続される。なお同期整流トランジスタM2は、同期整流コントローラ300に内蔵されてもよい。VO端子には、出力電圧VOUTに応じた電圧検出信号Vが入力される。GND端子は、トランスT1の2次側の接地ラインと接続される。 The synchronous rectification controller 300 is arranged on the secondary side of the DC / DC converter 200, and switches the synchronous rectification transistor M2. The cathode of the light emitting element (light emitting diode) on the input side of the photo coupler 204 is connected to the photo coupler connection terminal (PC) terminal. The VD terminal, the drain voltage V D of the synchronous rectification transistor M2 is input. The OUT terminal is connected to the gate of the synchronous rectification transistor M2. Note that the synchronous rectification transistor M2 may be built in the synchronous rectification controller 300. The VO terminal, the voltage detection signal V S corresponding to the output voltage V OUT is inputted. The GND terminal is connected to a ground line on the secondary side of the transformer T1.

同期整流コントローラ300は、駆動回路302およびエラーアンプ310を備え、単一のモジュールにパッケージ化される。駆動回路302は、同期整流トランジスタM2をスイッチングする。より具体的には駆動回路302は、パルス信号S1を生成するパルス発生器304と、パルス信号S1にもとづいて同期整流トランジスタM2をスイッチングするドライバ306と、を備える。   The synchronous rectification controller 300 includes a drive circuit 302 and an error amplifier 310, and is packaged in a single module. The drive circuit 302 switches the synchronous rectification transistor M2. More specifically, the drive circuit 302 includes a pulse generator 304 that generates the pulse signal S1, and a driver 306 that switches the synchronous rectification transistor M2 based on the pulse signal S1.

パルス発生器304の構成およびパルス信号S1の生成方法は特に限定されないが、たとえばパルス発生器304は、少なくとも同期整流トランジスタM2の両端間電圧、つまりドレインソース間電圧VDSにもとづいてパルス信号S1を生成する。より具体的にはパルス発生器304は、ドレインソース間電圧VDSと、2つの負のしきい値電圧VTH1、VTH2にもとづいてパルス信号S1を生成する。2つのしきい値は、VTH1<VTH2<0となるよう定められる。たとえばVTH1=−50mV、VTH2=−10mVである。パルス発生器304は、ドレインソース電圧VDSが負の第1しきい値VTH1より低くなると、パルス信号S1を、同期整流トランジスタM2のオンを指示するレベル(オンレベル、たとえばハイレベル)とし、その後、ドレインソース間電圧VDSがVTH2より高くなると、同期整流トランジスタM2のオフを指示するレベル(オフレベル、たとえばローレベル)とする。 But are not limited to generating method is particularly configuration and pulse signal S1 of the pulse generator 304, for example, a pulse generator 304, the voltage across the at least synchronous rectification transistors M2, that is, the pulse signal S1 based on the drain-source voltage V DS Generate. More specifically, the pulse generator 304 generates the pulse signal S1 based on the drain-source voltage VDS and the two negative threshold voltages VTH1 and VTH2 . The two thresholds are determined so that V TH1 <V TH2 <0. For example, V TH1 = −50 mV and V TH2 = −10 mV. The pulse generator 304, the drain source voltage V DS is lower than the first negative threshold V TH1, the pulse signal S1, a level for instructing ON of the synchronous rectification transistor M2 (on-level, for example high level), Thereafter, the drain-source voltage V DS is higher than V TH2, the level instructing off of the synchronous rectification transistor M2 (off level, for example, low level).

エラーアンプ310は、DC/DCコンバータ200の出力電圧VOUTに応じた電圧検出信号Vとその目標電圧VREFの誤差を増幅し、誤差に応じた電流IERRを、PC端子を介してフォトカプラ204から引き込む(シンク)。エラーアンプ310は、オープンコレクタあるいはオープンドレイン形式の出力段を有しており、出力段のトランジスタ312のコレクタ(あるいはドレイン)はPC端子と接続される。差動アンプ314は、電圧検出信号Vと基準電圧VREFの誤差に応じて、トランジスタ312のベース電流あるいはゲート電圧を制御する。本実施の形態では、トランジスタ312のコレクタとPC端子の間のダイオードD2は、回路保護あるいは電圧のレベルシフトを目的として挿入されるが、別の実施の形態において省略してもよい。 The error amplifier 310 amplifies an error between the voltage detection signal V S according to the output voltage V OUT of the DC / DC converter 200 and the target voltage V REF , and outputs a current I ERR according to the error via a PC terminal. Pull in from the coupler 204 (sink). The error amplifier 310 has an open collector or open drain type output stage, and the collector (or drain) of the transistor 312 in the output stage is connected to the PC terminal. Differential amplifier 314, according to the error of the voltage detection signal V S and the reference voltage V REF, and controls the base current or gate voltage of the transistor 312. In the present embodiment, the diode D2 between the collector of the transistor 312 and the PC terminal is inserted for the purpose of circuit protection or voltage level shift, but may be omitted in another embodiment.

以上が同期整流コントローラ300を備えるDC/DCコンバータ200の構成である。続いてその動作を説明する。   The above is the configuration of the DC / DC converter 200 including the synchronous rectification controller 300. Subsequently, the operation will be described.

電圧検出信号Vが基準電圧VREFより高くなると、出力トランジスタ312が引き込む電流IERRは増大し、フォトカプラ204の出力側のフォトトランジスタに流れる電流IFBも増大する。このときフィードバック電圧VFBは低下し、したがってスイッチングトランジスタM1のデューティ比(オン時間)は低下し、電圧検出信号Vが基準電圧VREFに近づく方向(低下)にフィードバックがかかる。反対に電圧検出信号Vが基準電圧VREFより低くなると出力トランジスタ412が引き込む電流IERRは減少し、受光素子の電流IFBも減少する。このときフィードバック電圧VFBは増大し、したがってスイッチングトランジスタM1のデューティ比が増大し、電圧検出信号Vが基準電圧VREFに近づく方向(上昇)にフィードバックがかかる。このようにしてDC/DCコンバータ200の出力電圧VOUTはその目標レベルに安定化される。 When the voltage detection signal V S becomes higher than the reference voltage V REF , the current I ERR drawn by the output transistor 312 increases, and the current I FB flowing through the photo transistor on the output side of the photocoupler 204 also increases. At this time the feedback voltage V FB is reduced, thus the duty ratio of the switching transistor M1 (on-time) is reduced, is fed back to the direction (decrease) of the voltage detection signal V S approaches the reference voltage V REF according. Current I ERR of the voltage detection signal V S to the opposite becomes lower than the reference voltage V REF pull output transistor 412 decreases, so does the current I FB of the light receiving element. At this time the feedback voltage V FB is increased, thus the duty ratio is increased in the switching transistor M1, is fed back to the direction (up) of the voltage detection signal V S approaches the reference voltage V REF according. Thus, output voltage VOUT of DC / DC converter 200 is stabilized at its target level.

DC/DCコンバータ200によれば、以下の効果を得ることができる。
この同期整流コントローラ300では、エラーアンプ310を駆動回路302と同一の半導体基板に集積化することにより、図1のシャントレギュレータ206に比べて、エラーアンプ310の消費電流を大幅に低減できる。
According to the DC / DC converter 200, the following effects can be obtained.
In the synchronous rectification controller 300, the current consumption of the error amplifier 310 can be significantly reduced as compared with the shunt regulator 206 of FIG. 1 by integrating the error amplifier 310 on the same semiconductor substrate as the drive circuit 302.

具体的には、図1のDC/DCコンバータ200rにおいて、市販されるシャントレギュレータ206を用いた場合、その消費電流は700μA程度であり、その内訳は、150μAがフォトカプラ204の入力側の発光素子に流れる電流であり、残りの550μAがシャントレギュレータ206の動作電流IDDであるものとする。動作電流IDDは発光素子およびそれと並列な抵抗を介して供給され、損失となっている。 Specifically, when a commercially available shunt regulator 206 is used in the DC / DC converter 200r of FIG. 1, the current consumption is about 700 μA, of which 150 μA is the light emitting element on the input side of the photocoupler 204. It is assumed that the remaining 550 μA is the operating current I DD of the shunt regulator 206. The operating current I DD is supplied via the light emitting element and a resistor in parallel with the light emitting element, and causes a loss.

これに対して、図2のエラーアンプ310は、その出力電流IERRが150μAとシャントレギュレータ206と同じであったとしても、そのときの動作電流IDDを50μA程度まで低減することができ、DC/DCコンバータ200の、特に軽負荷状態における効率を改善できる。 On the other hand, even if the output current I ERR of the error amplifier 310 of FIG. 2 is 150 μA, which is the same as that of the shunt regulator 206, the operating current I DD at that time can be reduced to about 50 μA, and DC The efficiency of the / DC converter 200, particularly in a light load state, can be improved.

ここで同期整流コントローラ300の電源(VCC)端子は、たとえばDC/DCコンバータ200の出力ラインと接続され、同期整流コントローラ300は出力電圧VOUTを電源電圧(たとえば24V)として動作する。そうすると、エラーアンプ310の消費電力は、24×200μA=4.8mWとなる。一方、同じ条件での図1のシャントレギュレータ206の消費電力は、24V×700μA=16.8mWとなるため、図2のDC/DCコンバータ200によれば、10mW以上も消費電力を低減できる。 Here, a power supply (VCC) terminal of the synchronous rectification controller 300 is connected to, for example, an output line of the DC / DC converter 200, and the synchronous rectification controller 300 operates using the output voltage VOUT as a power supply voltage (for example, 24V). Then, the power consumption of the error amplifier 310 is 24 × 200 μA = 4.8 mW. On the other hand, the power consumption of the shunt regulator 206 in FIG. 1 under the same conditions is 24 V × 700 μA = 16.8 mW. Therefore, according to the DC / DC converter 200 in FIG. 2, the power consumption can be reduced by 10 mW or more.

加えて同期整流コントローラ300によれば、以下の効果を得られる。
軽負荷時において、効率を高めるためにDC/DCコンバータ200を間欠動作(PFMモードとも称される)させる場合がある。図3(a)は、PFMモードにおける図2のDC/DCコンバータ200の動作波形図である。図3(b)には、比較のために図1のDC/DCコンバータ200rの動作波形図を示す。
In addition, according to the synchronous rectification controller 300, the following effects can be obtained.
At a light load, the DC / DC converter 200 may be operated intermittently (also referred to as PFM mode) in order to increase the efficiency. FIG. 3A is an operation waveform diagram of the DC / DC converter 200 in FIG. 2 in the PFM mode. FIG. 3B shows an operation waveform diagram of the DC / DC converter 200r of FIG. 1 for comparison.

PFMモードでは1次側のスイッチングトランジスタM1をある時間TON、オンした後に、オフする。そして出力電圧VOUTが基準レベル付近のしきい値に低下すると、スイッチングトランジスタM1を再度ターンオンする。 In the PFM mode, the switching transistor M1 on the primary side is turned on for a certain time T ON , and then turned off. When the output voltage VOUT drops to a threshold value near the reference level, the switching transistor M1 is turned on again.

スイッチングトランジスタM1のオフ時間TOFFは、出力キャパシタC1の容量C、出力電圧VOUTのリップルΔV、出力キャパシタC1からの放電電流Iを用いて以下の式で与えられる。
OFF=C・ΔV/I
またDC/DCコンバータのスイッチング周期tは、以下の式で与えられる。
t=(TON+TOFF)=TON+C・ΔV/I
The OFF time T OFF of the switching transistor M1 is given by the following equation using the capacitance C of the output capacitor C1, the ripple ΔV of the output voltage VOUT , and the discharge current I from the output capacitor C1.
T OFF = C · ΔV / I
The switching cycle t of the DC / DC converter is given by the following equation.
t = (T ON + T OFF ) = T ON + C · ΔV / I

ここでIは出力キャパシタC1からの放電電流であり、軽負荷時にはシャントレギュレータ206あるいはエラーアンプ310の消費電流と等しい。いま出力キャパシタC1の容量を100μF、リップルΔV=100mV、TON≒0とすれば、図1のDC/DCコンバータ200rのスイッチング周期t、図2のDC/DCコンバータ200のスイッチング周期tはそれぞれ以下で与えられる。
≒100μA×100mV/700μA=14.28ms
≒100μA×100mV/200μA=50ms
Here, I is the discharge current from the output capacitor C1, and is equal to the current consumption of the shunt regulator 206 or the error amplifier 310 at a light load. 100μF capacitance of the output capacitor C1 Now, if the ripple ΔV = 100mV, T ON ≒ 0 , the switching period t 1 of the DC / DC converter 200r in FIG. 1, the switching period t 2 of the DC / DC converter 200 in FIG. 2 Each is given below.
t 1 ≒ 100 μA × 100 mV / 700 μA = 14.28 ms
t 2 ≒ 100 μA × 100 mV / 200 μA = 50 ms

つまり図2のDC/DCコンバータ200によれば、図1のDC/DCコンバータ200rに比べて軽負荷時における1次側のスイッチング周波数を1/3以下に減らすことができる。これによりコントローラ202がスイッチングトランジスタM1のゲートを充放電するのに使用されるスイッチング損失を1/3以下に減らすことができる。   That is, according to the DC / DC converter 200 of FIG. 2, the primary-side switching frequency at the time of light load can be reduced to 1/3 or less as compared with the DC / DC converter 200r of FIG. Thereby, the switching loss used by the controller 202 to charge and discharge the gate of the switching transistor M1 can be reduced to 1/3 or less.

さらに駆動回路302とエラーアンプ310をパッケージ化することにより、DC/DCコンバータ200あるいはAC/DCコンバータ100の設計を簡易化することができる。   Further, by packaging the drive circuit 302 and the error amplifier 310, the design of the DC / DC converter 200 or the AC / DC converter 100 can be simplified.

図4は、図2のDC/DCコンバータの具体的な構成例を示す回路図である。トランスT1の1次側には、スイッチングトランジスタM1と直列にセンス抵抗Rsが設けられる。コントローラ202は、センス抵抗Rsの電圧降下にもとづいて1次側電流をモニタする。1次側電流は、電流モード制御に利用され、あるいは過電流保護に利用される。コントローラ202の構成は特に限定されず、ピーク電流モード、平均電流モード、オフ時間固定モードなどのパルス変調器を含んでもよい。   FIG. 4 is a circuit diagram showing a specific configuration example of the DC / DC converter of FIG. On the primary side of the transformer T1, a sense resistor Rs is provided in series with the switching transistor M1. The controller 202 monitors the primary current based on the voltage drop of the sense resistor Rs. The primary side current is used for current mode control or for overcurrent protection. The configuration of the controller 202 is not particularly limited, and may include a pulse modulator in a peak current mode, an average current mode, an off time fixed mode, or the like.

またトランスT1の補助巻線W3には、整流ダイオードD3、平滑キャパシタC3が接続される。平滑キャパシタC3に生ずる電圧は、コントローラ202の電源電圧として利用される。   A rectifier diode D3 and a smoothing capacitor C3 are connected to the auxiliary winding W3 of the transformer T1. The voltage generated at the smoothing capacitor C3 is used as a power supply voltage of the controller 202.

続いて同期整流コントローラ300について説明する。同期整流コントローラ300は同期整流トランジスタM2を内蔵する。同期整流コントローラ300は、2つの半導体チップ(ダイ)SC1、SC2を含む。半導体チップSC1は高耐圧プロセスで製造され、同期整流トランジスタM2が集積化される。半導体チップSC2には、駆動回路302およびエラーアンプ310が集積化される。   Next, the synchronous rectification controller 300 will be described. The synchronous rectification controller 300 includes a synchronous rectification transistor M2. Synchronous rectification controller 300 includes two semiconductor chips (dies) SC1 and SC2. The semiconductor chip SC1 is manufactured by a high breakdown voltage process, and the synchronous rectification transistor M2 is integrated. The drive circuit 302 and the error amplifier 310 are integrated on the semiconductor chip SC2.

駆動回路302は、パルス発生器304、ドライバ306に加えて、UVLO回路320、内部レギュレータ322、ドライバ用レギュレータ324を含む。UVLO(低電圧ロックアウト)回路320は、VCC端子の電圧がしきい値(3V)より低くなると、駆動回路302を停止する。内部レギュレータ322は、VCC端子の電圧をレギュレートし、その他の回路に供給する。ドライバ用レギュレータ324は、VCC端子の電圧をレギュレートし、ドライバ306の電源電圧を生成する。   The drive circuit 302 includes a UVLO circuit 320, an internal regulator 322, and a driver regulator 324 in addition to the pulse generator 304 and the driver 306. The UVLO (undervoltage lockout) circuit 320 stops the drive circuit 302 when the voltage of the VCC terminal becomes lower than the threshold value (3 V). The internal regulator 322 regulates the voltage of the VCC terminal and supplies it to other circuits. The driver regulator 324 regulates the voltage of the VCC terminal to generate the power supply voltage of the driver 306.

パルス発生器304は、ブランキング回路330、セットコンパレータ332、リセットコンパレータ334、ANDゲート336、ORゲート338、フリップフロップ340、ブランキング回路342を含む。   The pulse generator 304 includes a blanking circuit 330, a set comparator 332, a reset comparator 334, an AND gate 336, an OR gate 338, a flip-flop 340, and a blanking circuit 342.

同期整流トランジスタM2のドレイン端子と、セットコンパレータ332、リセットコンパレータ334の入力端子(−)の間には、図示しない高耐圧クランプ回路が挿入される。セットコンパレータ332は、同期整流トランジスタM2のドレインソース間電圧VDSを第1しきい値電圧VTH1(=−50mV)と比較する。VDS<VTH1となりセットコンパレータ332の出力(セットパルス)がアサート(ハイレベル)されると、フリップフロップ340の出力(パルス信号)S1がオンレベル(ハイレベル)に遷移する。 A high voltage clamp circuit (not shown) is inserted between the drain terminal of the synchronous rectification transistor M2 and the input terminals (−) of the set comparator 332 and the reset comparator 334. Set comparator 332 compares the drain-source voltage V DS of the synchronous rectification transistor M2 and the first threshold voltage V TH1 (= -50mV). When V DS <V TH1 and the output (set pulse) of the set comparator 332 is asserted (high level), the output (pulse signal) S1 of the flip-flop 340 transitions to the on level (high level).

リセットコンパレータ334は、同期整流トランジスタM2のドレインソース間電圧VDSを第2しきい値電圧VTH2(=−10mV)と比較する。VDS>VTH2となりリセットコンパレータ334の出力(リセットパルス)がネゲート(ローレベル)されると、フリップフロップ340がリセットされ、その出力S1がオフレベル(ローレベル)に遷移する。 The reset comparator 334 compares the drain-source voltage V DS of the synchronous rectification transistor M2 and the second threshold voltage V TH2 (= -10mV). When V DS > V TH2 and the output (reset pulse) of the reset comparator 334 is negated (low level), the flip-flop 340 is reset, and the output S1 changes to the off level (low level).

ブランキング回路330、ブランキング回路342はそれぞれ、同期整流トランジスタM2のドレイン電圧Vがノイズにより変動する期間、セットコンパレータ332からのセットパルス、リセットコンパレータ334からのリセットパルスをマスクするために利用される。それぞれのブランキング(マスク)時間は、T_BLANK1端子、T_BLANK2端子に外付けされる抵抗R11、R12により設定可能である。ANDゲート336は、セットパルスとブランキング回路330の出力の論理積をとることにより、セットパルスをマスクする。同様に、ORゲート338は、リセットパルスとブランキング回路342の出力の論理和をとることにより、リセットパルスをマスクする。 Each blanking circuit 330, a blanking circuit 342 is utilized to mask period, the set pulse from the set comparator 332, a reset pulse from the reset comparator 334 the drain voltage V D of the synchronous rectification transistor M2 varies due to noise You. Each blanking (mask) time can be set by resistors R11 and R12 externally connected to the T_BLANK1 terminal and the T_BLANK2 terminal. The AND gate 336 masks the set pulse by taking the logical product of the set pulse and the output of the blanking circuit 330. Similarly, the OR gate 338 masks the reset pulse by ORing the reset pulse and the output of the blanking circuit 342.

(第2の実施の形態)
図5は、第2の実施の形態に係るAC/DCコンバータ100bの回路図である。DC/DCコンバータ200bの構成が図2のそれと異なっている。具体的には、出力回路210bの同期整流トランジスタM2は、トランスT1の2次巻線W2の高電位側に設けられる。
(Second embodiment)
FIG. 5 is a circuit diagram of an AC / DC converter 100b according to the second embodiment. The configuration of the DC / DC converter 200b is different from that of FIG. Specifically, the synchronous rectification transistor M2 of the output circuit 210b is provided on the high potential side of the secondary winding W2 of the transformer T1.

同期整流コントローラ300bは、駆動回路302bとエラーアンプ310bを含む。それぞれの基本構成および動作は図2と同様であるが、本実施の形態では、駆動回路302bとエラーアンプ310bは、電源プレーンが独立であり、またグランドプレーンも独立に構成される。駆動回路302bとエラーアンプ310bは、別々の半導体チップ(ダイ)に集積化され、単一のモジュールにパッケージ化される。なお、プロセスデザインルールが、同一ダイ内に、独立した(アイソレートされた)2個の電源プレーン、2個のグランドプレーンを許容する場合、駆動回路302b、エラーアンプ310bを単一のチップに集積化してもよい。   The synchronous rectification controller 300b includes a drive circuit 302b and an error amplifier 310b. Although the respective basic configurations and operations are the same as those in FIG. 2, in the present embodiment, the drive circuit 302b and the error amplifier 310b have independent power supply planes and independent ground planes. The drive circuit 302b and the error amplifier 310b are integrated on separate semiconductor chips (die) and packaged in a single module. When the process design rule allows two independent (isolated) power supply planes and two ground planes in the same die, the drive circuit 302b and the error amplifier 310b are integrated on a single chip. It may be.

駆動回路302bのグランドプレーンは、GND1端子を介して、同期整流トランジスタM2のソースと接続される。VD端子は、同期整流トランジスタM2のドレインと接続される。   The ground plane of the drive circuit 302b is connected to the source of the synchronous rectification transistor M2 via the GND1 terminal. The VD terminal is connected to the drain of the synchronous rectification transistor M2.

トランスT1の補助巻線W4、ダイオードD4、キャパシタC4は、同期整流トランジスタM2のソースを基準として、電源電圧VCC1を生成する。電源電圧VCC1は、同期整流コントローラ300bの電源端子VCCを介して駆動回路302bの電源プレーンに供給される。 The auxiliary winding W4, the diode D4, and the capacitor C4 of the transformer T1 generate the power supply voltage VCC1 with reference to the source of the synchronous rectification transistor M2. The power supply voltage VCC1 is supplied to the power supply plane of the drive circuit 302b via the power supply terminal VCC of the synchronous rectification controller 300b.

一方、エラーアンプ310bのグランドプレーンは、GND2端子を介して、2次側のグランドと接続される。またエラーアンプ310bの電源プレーンには、PC端子の電圧VPC、あるいはそれにもとづいて生成された内部電源電圧VCC2が供給される。 On the other hand, the ground plane of the error amplifier 310b is connected to the secondary-side ground via the GND2 terminal. The power supply plane of the error amplifier 310b is supplied with the PC terminal voltage V PC or the internal power supply voltage V CC2 generated based on the PC terminal voltage V PC .

図6は、図5のDC/DCコンバータの具体的な構成例を示す回路図である。同期整流コントローラ300bは、3つの半導体チップSC3、SC4、SC5を含む。半導体チップSC3は、高耐圧プロセスで製造され、ゲートに所定のバイアス電圧Vが印加されたFETであるトランジスタM10を含み、同期整流トランジスタM2のドレイン電圧Vをクランプする。トランジスタM10によりクランプされたドレイン電圧V’は、セットコンパレータ332、リセットコンパレータ334に入力される。半導体チップSC4は図5の駆動回路302bに対応し、図4と同様の構成を有するパルス発生器304およびドライバ306を含む。 FIG. 6 is a circuit diagram showing a specific configuration example of the DC / DC converter of FIG. Synchronous rectification controller 300b includes three semiconductor chips SC3, SC4, and SC5. The semiconductor chip SC3 is produced in a high voltage process includes transistors M10 is a predetermined FET bias voltage V G is applied to the gate, to clamp the drain voltage V D of the synchronous rectification transistor M2. The drain voltage V D ′ clamped by the transistor M10 is input to the set comparator 332 and the reset comparator 334. The semiconductor chip SC4 corresponds to the drive circuit 302b in FIG. 5, and includes a pulse generator 304 and a driver 306 having the same configuration as in FIG.

半導体チップSC5には、エラーアンプ310b、UVLO回路350、内部レギュレータ352が形成される。UVLO回路350は、PC端子(SH_OUTピン)の電圧を所定のしきい値電圧(1.4V)と比較し、低電圧状態において半導体チップSC5上の回路を停止する。また内部レギュレータ352は、PC端子の電圧を安定化し、内部電源電圧VCC2をエラーアンプ310bに供給する。 An error amplifier 310b, a UVLO circuit 350, and an internal regulator 352 are formed on the semiconductor chip SC5. The UVLO circuit 350 compares the voltage of the PC terminal (SH_OUT pin) with a predetermined threshold voltage (1.4 V), and stops the circuit on the semiconductor chip SC5 in a low voltage state. Further, the internal regulator 352 stabilizes the voltage of the PC terminal and supplies the internal power supply voltage VCC2 to the error amplifier 310b.

以上が第2の実施の形態に係る同期整流コントローラ300bの構成である。
この同期整流コントローラ300bによれば、第1の実施の形態と同様に、2次側の消費電流を低減することができる。また軽負荷時における1次側のスイッチング損失を低減できる。
The above is the configuration of the synchronous rectification controller 300b according to the second embodiment.
According to the synchronous rectification controller 300b, the current consumption on the secondary side can be reduced as in the first embodiment. Further, the switching loss on the primary side at the time of light load can be reduced.

また第2の実施の形態では、駆動回路302b、エラーアンプ310bのグランドプレーン、電源プレーンそれぞれを独立させた。これにより、同期整流トランジスタM2をハイサイド側に挿入するアプリケーションにおいても、駆動回路302bにより、同期整流トランジスタM2をそのソース電圧をグランドプレーンとして駆動しつつ、エラーアンプ310bにより、フォトカプラ204をトランス2次側の接地電位をグランドプレーンとして駆動することができる。   In the second embodiment, the ground plane and the power supply plane of the drive circuit 302b and the error amplifier 310b are made independent. Thus, even in an application in which the synchronous rectification transistor M2 is inserted on the high side, the drive circuit 302b drives the synchronous rectification transistor M2 as its ground voltage while using the error amplifier 310b to connect the photocoupler 204 to the transformer 2. The ground potential on the next side can be driven as a ground plane.

続いて、DC/DCコンバータ200の用途を説明する。
図7は、AC/DCコンバータ100を備えるACアダプタ800を示す図である。ACアダプタ800は、プラグ802、筐体804、コネクタ806を備える。プラグ802は、図示しないコンセントから商用交流電圧VACを受ける。AC/DCコンバータ100は、筐体804内に実装される。AC/DCコンバータ100により生成された直流出力電圧VOUTは、コネクタ806から電子機器810に供給される。電子機器810は、ノートPC、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
Next, the application of the DC / DC converter 200 will be described.
FIG. 7 is a diagram showing an AC adapter 800 including the AC / DC converter 100. The AC adapter 800 includes a plug 802, a housing 804, and a connector 806. Plug 802 is subjected to a commercial AC voltage V AC from the wall outlet (not shown). The AC / DC converter 100 is mounted in the housing 804. The DC output voltage V OUT generated by the AC / DC converter 100 is supplied from the connector 806 to the electronic device 810. The electronic device 810 is exemplified by a notebook PC, a digital camera, a digital video camera, a mobile phone, a portable audio player, and the like.

図8(a)、(b)は、AC/DCコンバータ100を備える電子機器900を示す図である。図8(a)、(b)の電子機器900はディスプレイ装置であるが、電子機器900の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ902、図示しないコンセントから商用交流電圧VACを受ける。AC/DCコンバータ100は、筐体804内に実装される。AC/DCコンバータ100により生成された直流出力電圧VOUTは、同じ筐体904内に搭載される、マイコン、DSP(Digital Signal Processor)、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
FIGS. 8A and 8B are diagrams illustrating an electronic device 900 including the AC / DC converter 100. FIG. Although the electronic device 900 in FIGS. 8A and 8B is a display device, the type of the electronic device 900 is not particularly limited, and is a device having a built-in power supply device such as an audio device, a refrigerator, a washing machine, and a vacuum cleaner. I just need.
Plug 902, receives a commercial AC voltage V AC from the wall outlet (not shown). The AC / DC converter 100 is mounted in the housing 804. The DC output voltage V OUT generated by the AC / DC converter 100 is applied to loads such as a microcomputer, a DSP (Digital Signal Processor), a power supply circuit, a lighting device, an analog circuit, and a digital circuit mounted in the same housing 904. Supplied.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。   The present invention has been described based on the embodiments. This embodiment is an exemplification, and it is understood by those skilled in the art that various modifications can be made to the combination of each component and each processing process, and that such modifications are also within the scope of the present invention. is there. Hereinafter, such modifications will be described.

(第1変形例)
実施の形態では、フライバックコンバータを説明したが、本発明はフォワードコンバータにも適用可能である。この場合にはトランスT1の2次側に、複数の同期整流用のトランジスタが配置されることとなる。同期整流コントローラは、複数の同期整流トランジスタをスイッチングするよう構成された駆動回路302と、エラーアンプ310が、単一のパッケージにモジュール化される。あるいは、図2や図5の同期整流コントローラを複数個、利用することで、フォワードコンバータに対応することもできる。またコンバータは疑似共振型であってもよい。
(First Modification)
In the embodiment, the flyback converter has been described, but the present invention is also applicable to a forward converter. In this case, a plurality of transistors for synchronous rectification are arranged on the secondary side of the transformer T1. In the synchronous rectification controller, a drive circuit 302 configured to switch a plurality of synchronous rectification transistors and an error amplifier 310 are modularized into a single package. Alternatively, a plurality of synchronous rectification controllers shown in FIGS. 2 and 5 can be used to support a forward converter. The converter may be of a quasi-resonant type.

(第2変形例)
スイッチングトランジスタや同期整流トランジスタの少なくとも一方は、バイポーラトランジスタやIGBTであってもよい。
(Second modification)
At least one of the switching transistor and the synchronous rectification transistor may be a bipolar transistor or an IGBT.

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。   Although the present invention has been described using specific words and phrases based on the embodiments, the embodiments are merely illustrative of the principles and applications of the present invention, and the embodiments are defined in the appended claims. Many modifications and changes in arrangement can be made without departing from the spirit of the present invention.

100…AC/DCコンバータ、102…フィルタ、104…整流回路、106…平滑キャパシタ、200…DC/DCコンバータ、202…コントローラ、204…フォトカプラ、206…シャントレギュレータ、210…出力回路、M1…スイッチングトランジスタ、M2…同期整流トランジスタ、C1…出力キャパシタ、T1…トランス、W1…1次巻線、W2…2次巻線、300…同期整流コントローラ、302…駆動回路、304…パルス発生器、306…ドライバ、310…エラーアンプ、312…出力トランジスタ、314…差動アンプ、320…UVLO回路、322…内部レギュレータ、330…ブランキング回路、332…セットコンパレータ、334…リセットコンパレータ、336…ANDゲート、338…ORゲート、340…フリップフロップ、342…ブランキング回路、350…UVLO回路、352…内部レギュレータ、800…ACアダプタ、802…プラグ、804…筐体、806…コネクタ、810,900…電子機器、902…プラグ、904…筐体。 100: AC / DC converter, 102: Filter, 104: Rectifier circuit, 106: Smoothing capacitor, 200: DC / DC converter, 202: Controller, 204: Photocoupler, 206: Shunt regulator, 210: Output circuit, M1: Switching Transistor, M2: synchronous rectification transistor, C1: output capacitor, T1: transformer, W1: primary winding, W2: secondary winding, 300: synchronous rectification controller, 302: drive circuit, 304: pulse generator, 306 ... Driver 310, error amplifier 312 output transistor 314 differential amplifier 320 UVLO circuit 322 internal regulator 330 blanking circuit 332 set comparator 334 reset comparator 336 AND gate 338 … ORge G, 340 flip-flop, 342 blanking circuit, 350 UVLO circuit, 352 internal regulator, 800 AC adapter, 802 plug, 804 housing, 806 connector, 810,900 electronic equipment, 902 Plug, 904 ... housing.

Claims (16)

DC/DCコンバータの2次側の同期整流トランジスタを制御する半導体装置であって、
前記同期整流トランジスタのオン、オフを制御する駆動信号を出力する駆動回路を含む第1チップと、
前記駆動回路の前記駆動信号を受ける第1端子と、
前記第1チップに接続され且つ入力電圧を受ける第2端子と、
エラーアンプを含む第2チップと、
前記エラーアンプに電気的に接続され且つ第1電圧を受ける第3端子と、
接地電位が印加されるように構成された第4端子と、
前記エラーアンプに基準電圧を印加し且つ前記第4端子に電気的に接続された基準電圧源と、
前記エラーアンプの出力に電気的に接続された第5端子と、
有し、
前記エラーアンプは、前記第1電圧と前記基準電圧と誤差を増幅し、誤差に応じた電流を前記第4端子を通じて引き込むよう構成され、
前記第1チップと前記第2チップは、単一のモジュールにパッケージ化されている、半導体装置。
A semiconductor device for controlling a secondary side synchronous rectifier transistor of a DC / DC converter ,
A first chip including a drive circuit that outputs a drive signal that controls on and off of the synchronous rectification transistor ;
A first terminal for receiving the drive signal of the drive circuit;
A second terminal connected to the first chip and receiving an input voltage;
A second chip including an error amplifier;
A third terminal electrically connected to the error amplifier and receiving a first voltage;
A fourth terminal configured to receive a ground potential,
A reference voltage source for applying a reference voltage to the error amplifier and electrically connected to the fourth terminal;
A fifth terminal electrically connected to an output of the error amplifier ;
Have,
The error amplifier is configured to amplify an error between the first voltage and the reference voltage, and to draw a current corresponding to the error through the fourth terminal ,
The semiconductor device, wherein the first chip and the second chip are packaged in a single module .
ゲートに所定のバイアス電圧が印加されたトランジスタを含む第3チップをさらに備えることを特徴とする請求項1に記載の半導体装置。   2. The semiconductor device according to claim 1, further comprising a third chip including a transistor having a gate to which a predetermined bias voltage is applied. 前記エラーアンプの電源プレーンには、前記第5端子の電圧から生成された内部電源電圧が供給されることを特徴とする請求項1または2に記載の半導体装置。   3. The semiconductor device according to claim 1, wherein an internal power supply voltage generated from a voltage of the fifth terminal is supplied to a power supply plane of the error amplifier. 4. 前記第2チップは、前記第5端子の電圧を安定化し、前記内部電源電圧を生成する内部レギュレータをさらに含むことを特徴とする請求項に記載の半導体装置。 4. The semiconductor device according to claim 3 , wherein the second chip further includes an internal regulator that stabilizes a voltage of the fifth terminal and generates the internal power supply voltage. 前記第2チップは、前記第5端子の電圧を所定のしきい値電圧と比較する低電圧ロックアウト回路をさらに含むことを特徴とする請求項1から4のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the second chip further includes a low voltage lockout circuit that compares a voltage of the fifth terminal with a predetermined threshold voltage. 前記エラーアンプのグランドプレーンには接地電位が供給されることを特徴とする請求項1から5のいずれかに記載の半導体装置。   6. The semiconductor device according to claim 1, wherein a ground potential is supplied to a ground plane of the error amplifier. 前記エラーアンプは、
前記第1電圧と前記基準電圧の誤差を増幅する差動アンプと、
そのベースまたはゲートに前記差動アンプの出力信号が入力され、そのエミッタまたはソースが接地され、そのコレクタまたはドレインが前記第5端子と接続される出力トランジスタと、
を含むことを特徴とする請求項1から6のいずれかに記載の半導体装置。
The error amplifier,
A differential amplifier for amplifying an error between the first voltage and the reference voltage;
An output transistor whose base or gate receives the output signal of the differential amplifier, whose emitter or source is grounded, and whose collector or drain is connected to the fifth terminal;
The semiconductor device according to claim 1, further comprising:
前記駆動回路は、
少なくとも同期整流トランジスタの両端間電圧にもとづいてレベルが遷移するパルス信号を生成するパルス発生器と、
前記パルス信号にもとづいて前記同期整流トランジスタをスイッチングするドライバと、
を含むことを特徴とする請求項1から7のいずれかに記載の半導体装置。
The driving circuit includes:
A pulse generator that generates a pulse signal whose level transitions based on at least the voltage between both ends of the synchronous rectification transistor;
A driver for switching the synchronous rectification transistor based on the pulse signal;
The semiconductor device according to claim 1, further comprising:
前記パルス発生器は、(i)前記同期整流トランジスタの両端間電圧が所定の負の第1しきい値電圧より低くなると、前記パルス信号をオンレベルとし、(ii)前記同期整流トランジスタの両端間電圧が、前記第1しきい値電圧より高い所定の負の第2しきい値電圧より高くなると、前記パルス信号をオフレベルとすることを特徴とする請求項8に記載の半導体装置。   The pulse generator sets (i) the pulse signal to an on level when a voltage between both ends of the synchronous rectification transistor becomes lower than a predetermined negative first threshold voltage, and (ii) a voltage between both ends of the synchronous rectification transistor. 9. The semiconductor device according to claim 8, wherein the pulse signal is turned off when a voltage becomes higher than a predetermined negative second threshold voltage higher than the first threshold voltage. 前記パルス発生器は、
前記同期整流トランジスタの両端間電圧を前記第1しきい値電圧と比較する第1コンパレータと、
前記同期整流トランジスタの両端間電圧を、前記第2しきい値電圧と比較する第2コンパレータと、
を含むことを特徴とする請求項9に記載の半導体装置。
The pulse generator,
A first comparator for comparing a voltage between both ends of the synchronous rectification transistor with the first threshold voltage;
A second comparator for comparing a voltage between both ends of the synchronous rectification transistor with the second threshold voltage;
The semiconductor device according to claim 9, comprising:
前記パルス発生器は、前記第1コンパレータの出力、前記第2コンパレータの出力それぞれを、所定時間マスクするブランキング回路をさらに含むことを特徴とする請求項10に記載の半導体装置。   The semiconductor device according to claim 10, wherein the pulse generator further includes a blanking circuit that masks an output of the first comparator and an output of the second comparator for a predetermined time. 請求項1から11のいずれかに記載の半導体装置を備えることを特徴とする絶縁同期整流型のDC/DCコンバータ。   An isolated synchronous rectification type DC / DC converter comprising the semiconductor device according to claim 1. 前記DC/DCコンバータはフライバック型であることを特徴とする請求項12に記載のDC/DCコンバータ。   The DC / DC converter according to claim 12, wherein the DC / DC converter is a flyback type. 商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項12または13に記載のDC/DCコンバータと、
を備えることを特徴とする電源装置。
A filter for filtering commercial AC voltage,
A diode rectifier circuit for full-wave rectifying the output voltage of the filter;
A smoothing capacitor that smoothes an output voltage of the diode rectifier circuit and generates a DC input voltage;
14. The DC / DC converter according to claim 12, wherein the DC input voltage is stepped down and supplied to a load.
A power supply device comprising:
負荷と、
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、前記負荷に供給する請求項12または13に記載のDC/DCコンバータと、
を備えることを特徴とする電子機器。
Load and
A filter for filtering commercial AC voltage,
A diode rectifier circuit for full-wave rectifying the output voltage of the filter;
A smoothing capacitor that smoothes an output voltage of the diode rectifier circuit and generates a DC input voltage;
14. The DC / DC converter according to claim 12, wherein the DC input voltage is stepped down and supplied to the load.
An electronic device comprising:
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、直流出力電圧を生成する請求項12または13に記載のDC/DCコンバータと、
を備えることを特徴とする電源アダプタ。
A filter for filtering commercial AC voltage,
A diode rectifier circuit for full-wave rectifying the output voltage of the filter;
A smoothing capacitor that smoothes an output voltage of the diode rectifier circuit and generates a DC input voltage;
14. The DC / DC converter according to claim 12, wherein the DC input voltage is reduced to generate a DC output voltage.
A power adapter comprising:
JP2018135736A 2018-07-19 2018-07-19 Semiconductor device, DC / DC converter using the same, power supply device, power supply adapter, electronic device Active JP6651577B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018135736A JP6651577B2 (en) 2018-07-19 2018-07-19 Semiconductor device, DC / DC converter using the same, power supply device, power supply adapter, electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018135736A JP6651577B2 (en) 2018-07-19 2018-07-19 Semiconductor device, DC / DC converter using the same, power supply device, power supply adapter, electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014158074A Division JP6374261B2 (en) 2014-08-01 2014-08-01 Insulation synchronous rectification type DC / DC converter and synchronous rectification controller thereof, power supply device using the same, power supply adapter, and electronic device

Publications (2)

Publication Number Publication Date
JP2018161051A JP2018161051A (en) 2018-10-11
JP6651577B2 true JP6651577B2 (en) 2020-02-19

Family

ID=63796862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018135736A Active JP6651577B2 (en) 2018-07-19 2018-07-19 Semiconductor device, DC / DC converter using the same, power supply device, power supply adapter, electronic device

Country Status (1)

Country Link
JP (1) JP6651577B2 (en)

Also Published As

Publication number Publication date
JP2018161051A (en) 2018-10-11

Similar Documents

Publication Publication Date Title
JP6374261B2 (en) Insulation synchronous rectification type DC / DC converter and synchronous rectification controller thereof, power supply device using the same, power supply adapter, and electronic device
JP4975166B2 (en) Multi-output synchronous flyback converter
US9531277B2 (en) Switching converter, control circuit thereof, AC/DC converter, power adapter and electronic device
JP6563729B2 (en) Insulation synchronous rectification type DC / DC converter, power supply device using the same, power supply adapter, and electronic device
JP2016036242A (en) Insulated synchronous rectification dc/dc converter and its feedback circuit, its synchronous rectification controller, a power supply device using the same, power supply adapter and electronic apparatus
WO2011065002A1 (en) Power supply adaptor, control circuit for dc-dc converter, apparatus-side connector, dc-dc converter, power supply device using dc-dc converter, and electronic apparatus
JP6554321B2 (en) Insulation synchronous rectification type DC / DC converter and synchronous rectification controller thereof, power supply device using the same, power supply adapter, and electronic device
JP6784585B2 (en) Insulated synchronous rectification type DC / DC converter, synchronous rectification controller, power adapter and electronic equipment
JP2018093653A (en) Insulation type dc/dc converter, primary side controller, power source adapter and electronic apparatus
US8300437B2 (en) Multi-output DC-to-DC conversion apparatus with voltage-stabilizing function
US20160181935A1 (en) Isolated dc/dc converter, power supply, power supply adaptor, electronic device using the same, and primary side controller
JP2012161117A (en) Dc/dc converter, and power supply device and electronic apparatus using the same
JP2017175753A (en) Insulation synchronous rectification type dc/dc converter, synchronous rectification circuit, power supply adapter, electronic equipment, and control method
US20160181932A1 (en) Isolated dc/dc converter, power supply device, power supply adaptor, and electronic device using the same, and feedback amplifier integrated circuit
TW201843915A (en) Control Module with Active Snubber and Related Flyback Power Converting Device
JP2017195750A (en) Dc/dc converter and method of controlling the same, power supply adapter, and electronic equipment
JP6514916B2 (en) Insulation synchronous rectification type DC / DC converter, secondary side module, power supply using the same, power adapter and electronic equipment
JP6514910B2 (en) Isolated synchronous rectification type DC / DC converter, synchronous rectification controller, power supply using the same, power adapter and electronic equipment
JP6651577B2 (en) Semiconductor device, DC / DC converter using the same, power supply device, power supply adapter, electronic device
JP2021010286A (en) Drive circuit
JP6563648B2 (en) Insulated DC / DC converter, primary side controller, synchronous rectification controller, power supply device using the same, power supply adapter, and electronic device
JP7189721B2 (en) Drive devices, isolated DC/DC converters, AC/DC converters, power adapters and electrical equipment
TWI711255B (en) System and method for reducing power loss of power converter
TWM617448U (en) Switching power supply circuit and control chip thereof
TW202301785A (en) Dc power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200122

R150 Certificate of patent or registration of utility model

Ref document number: 6651577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250