JP6645555B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6645555B2 JP6645555B2 JP2018198181A JP2018198181A JP6645555B2 JP 6645555 B2 JP6645555 B2 JP 6645555B2 JP 2018198181 A JP2018198181 A JP 2018198181A JP 2018198181 A JP2018198181 A JP 2018198181A JP 6645555 B2 JP6645555 B2 JP 6645555B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor element
- electrode
- semiconductor device
- microbump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
前記マイクロバンプに、Snを含ませることができる。
前記マイクロバンプを、前記パシベーション層の側面に接するようにすることができる。
前記半導体装置は、前記第1半導体素子に相当する画素基板に、前記第2半導体素子に相当するロジックチップがCoW接続されている積層型CMOSイメージセンサとすることができる。
図3は、本開示の実施の形態である半導体装置の構成例を示す断面図である。ただし、同図は、積層されてSn系はんだにより電気的に接続される第1半導体素子と第2半導体素子のうち、マイクロバンプが形成されない方の第1半導体素子側のみを図示している。
第2金属層14の平均厚みは30nm以上程度とする。これにより、特にパーティクルリスクを低減できるウエハプロセスラインにて第2金属層14の形成が可能となる。第2金属層14には、Taの他、Sn系はんだとの拡散性が低いバナジュウム族の金属(V,Nbなど)を採用することができる。
次に、図3に示された半導体装置の製造方法について、図4乃至図6を参照して説明する。
これにより、開口部21が凹構造となるため、第2半導体素子23に形成されているSn系はんだからなるマイクロバンプ24との位置合わせが容易となる。以下、マイクロバンプ24と対向する開口部21をバンプパッド21とも称する。
図7は、第2金属層14に採用したTaと、マイクロバンプ24を成すSn系はんだに含まれるSnとの相図を示している。バンプ接続が250℃で行われた場合、同図に示されるように、TaとSnとの境界にはTa3SnまたはTa2Sn3の合金が生成されていると推察される。
図8は、第1金属層13にTaN、第2金属層14にTa、第3金属層15にCuを採用した場合における第2金属層14とSn系はんだから成るマイクロバンプ24を接続した際の、125℃高温放置時間におけるKelvin抵抗測定結果を示したものである。同図に示されているように、168時間経過後も抵抗値は変化しなかった。したがって、第1半導体素子10と第2半導体素子23の電極どうしの電気的な接続は時間が経過しても維持されることが分かる。
次に、図9は、第2金属層14の厚さと、第3金属層15の材料と厚さを変化された場合の第1乃至第5の例と比較例(特許文献1に記載されている構成)の評価を示している。
図10は、本開示の実施の形態である半導体装置の第1の変形例を示す断面図である。
該第1の変形例は、図3に示された構成例から第1金属層13は省略したものである。これにより、プロセスタクトの短縮とコスト削減が可能となる。
次に、図11は、本開示の実施の形態である半導体装置の第2の変形例を示す断面図である。
図13は、バンプパッド21の径(開口部径)と、マイクロバンプ24の径の違いに対する抵抗値の変化を示している。
次に、図14は、図11に示された第2の構成例の応用例を示している。
次に、本開示の半導体装置を積層型CMOSイメージセンサ(以下、積層型CISと称する)に適用した場合の構成例について説明する。
次に、バンプパッドの形成に関する変形例について説明する。
(1)
半導体素子が積層されて構成され、対向する前記半導体素子の電極どうしが電気的に接続されている半導体装置において、
前記対向する半導体素子の一方である第2半導体素子の電極には、Sn系はんだからなるマイクロバンプが形成され、
前記マイクロバンプを介して前記第2半導体素子の電極と接続されている、前記対向する半導体素子の他方である第1半導体素子の電極には、前記マイクロバンプに対向する凹形状のバンプパッドが形成されている
半導体装置。
(2)
前記バンプパッドには、前記マイクロバンプ側から順に、前記マイクロバンプに拡散された第3金属層、およびバナジウム族に属する金属からなる第2金属層が形成されている 前記(1)に記載の半導体装置。
(3)
前記第1半導体素子上には、径が異なる複数の前記バンプパッドが設けられている
前記(1)または(2)に記載の半導体装置。
(4)
前記バンプパッドの径は、接続する前記電極の用途に応じて異なる
前記(1)から(3)のいずれかに記載の半導体装置。
(5)
前記第2半導体素子の前記マイクロバンプの径は、対応する前記第1半導体素子の前記バンプパッドの径に対応している
前記(1)から(4)のいずれかに記載の半導体装置。
(6)
前記バンプパッドには、前記マイクロバンプ側から順に、前記第3金属層、前記第2金属層、および前記第2金属層に採用されたバナジウム族に属する前記金属の窒化膜からなる第1金属層が形成されている
前記(1)から(5)のいずれかに記載の半導体装置。
(7)
前記第2金属層の平均厚みは30nm以上である
前記(1)から(6)のいずれかに記載の半導体装置。
(8)
前記第1金属層の平均厚みは10nm以上である
前記(1)から(6)のいずれかに記載の半導体装置。
(9)
前記第2金属層はTaであり、前記第1金属層はTaNである
前記(1)から(6)のいずれかに記載の半導体装置。
(10)
前記第3金属層はCu,Co,Ni,Pd,AuまたはPtである
前記(1)から(6)のいずれかに記載の半導体装置。
(11)
前記バンプパッドは、前記第1半導体素子の表面から前記第1半導体素子内の貫通電極まで設けられた開口部により形成されている
前記(1)に記載の半導体装置。
(12)
前記バンプパッドは、前記第1半導体素子の表面から前記第1半導体素子内の金属配線まで設けられた開口部により形成されている
前記(1)に記載の半導体装置。
(13)
前記半導体装置は、前記第1半導体素子に相当する画素基板に、前記第2半導体素子に相当するロジックチップがCoW接続されている積層型CMOSイメージセンサである
前記(1)に記載の半導体装置。
(14)
半導体素子が積層されて構成され、対向する前記半導体素子の電極どうしが電気的に接続されている半導体装置を製造する製造装置の製造方法において、
前記製造装置による、
前記対向する半導体素子の一方である第2半導体素子の電極にSn系はんだからなるマイクロバンプを形成するマイクロバンプ形成ステップと、
前記マイクロバンプを介して前記第2半導体素子の電極と接続される、前記対向する半導体素子の他方である第1半導体素子の電極に前記マイクロバンプに対向する凹形状のバンプパッドを形成するバンプパッド形成ステップと
を含む製造方法。
(15)
前記バンプパッド形成ステップは、
前記マイクロバンプを介して前記第2半導体素子の電極と接続される、前記対向する半導体素子の他方である第1半導体素子の電極上に、バナジウム族に属する金属からなる第2金属層を形成し、
前記第2金属層上に、前記マイクロバンプに拡散される第3金属層を形成し、
第3金属層に前記マイクロバンプを接触させ、還元雰囲気化による加熱処理により、前記第3金属層と前記マイクロバンプの表面の酸化膜を還元し、前記第3金属層を前記マイクロバンプに拡散させることにより前記マイクロバンプと前記第2金属層を接触させて、前記第1半導体素子と前記第2半導体素子の電極どうしを電気的に接続する
前記(14)に記載の製造方法。
(16)
前記バンプパッド形成ステップは、さらに、
前記第1半導体素子の前記第3金属層の上にパシベーション層を形成し、前記パシベーション層をエッチングすることにより、前記第3金属層が露出する開口部を設ける
前記(15)に記載の製造方法。
(17)
前記バンプパッド形成ステップは、さらに、
前記第2金属層を形成する前に、前記マイクロバンプを介して前記第2半導体素子の電極と接続される、前記対向する半導体素子の他方である第1半導体素子の電極上に、前記第2金属層に採用されるバナジウム族に属する前記金属の窒化膜からなる第1金属層を形成する
前記(15)に記載の製造方法。
(18)
前記バンプパッド形成ステップは、前記第1半導体素子の表面から前記第1半導体素子内の貫通電極まで開口部を設けることにより前記バンプパッドを形成する
前記(14)に記載の製造方法。
(19)
前記バンプパッド形成ステップは、前記第1半導体素子の表面から前記第1半導体素子内の金属配線まで開口部を設けることにより前記バンプパッドを形成する
前記(14)に記載の製造方法。
Claims (4)
- 第1半導体素子の第1電極にマイクロバンプに対向する凹形状のバンプパッドを形成し、
前記第1電極上に、第2金属層に採用されるバナジウム族に属する金属の窒化膜からなる第1金属層を形成し、
前記第1金属層上に、前記バナジウム族に属する金属からなる前記第2金属層を形成し、
前記第2金属層上に、前記マイクロバンプに拡散される第3金属層を形成し、
前記第1金属層と前記第2金属層のそれぞれの少なくとも一部をパシベーション層により被覆し、
第2半導体素子の第2電極に前記マイクロバンプを形成し、
前記第3金属層に前記マイクロバンプを接触させ、還元雰囲気化による加熱処理により、前記第3金属層と前記マイクロバンプの表面の酸化膜を還元し、前記第3金属層を前記マイクロバンプに拡散させることにより前記マイクロバンプと前記第2金属層を接触させて、前記第1半導体素子の前記第1電極と前記第2半導体素子の前記第2電極とを電気的に接続する
ステップを含む半導体装置の製造方法。 - 前記マイクロバンプは、Snを含む
請求項1に記載の半導体装置の製造方法。 - 前記マイクロバンプが、前記パシベーション層の側面に接する
請求項1または2に記載の半導体装置の製造方法。 - 前記パシベーション層による被覆を行うステップにおいて、
前記第1半導体素子の前記第3金属層上に前記パシベーション層を形成し、
前記パシベーション層をエッチングすることにより、前記第3金属層が露出する開口部を設ける
ステップをさらに含む請求項1乃至3のいずれかに記載の半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088804 | 2014-04-23 | ||
JP2014088804 | 2014-04-23 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014256186A Division JP6424610B2 (ja) | 2014-04-23 | 2014-12-18 | 半導体装置、および製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019033278A JP2019033278A (ja) | 2019-02-28 |
JP6645555B2 true JP6645555B2 (ja) | 2020-02-14 |
Family
ID=65523674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018198181A Active JP6645555B2 (ja) | 2014-04-23 | 2018-10-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6645555B2 (ja) |
-
2018
- 2018-10-22 JP JP2018198181A patent/JP6645555B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019033278A (ja) | 2019-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6424610B2 (ja) | 半導体装置、および製造方法 | |
JP6639188B2 (ja) | 半導体装置、および製造方法 | |
CN104867895B (zh) | 晶圆接合工艺和结构 | |
TWI437679B (zh) | 半導體裝置及其製造方法 | |
TW201417230A (zh) | 半導體元件與其製造方法、封裝半導體元件 | |
JP2015216350A5 (ja) | ||
US20190244919A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
JP6645555B2 (ja) | 半導体装置の製造方法 | |
JP2009044077A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN105742193A (zh) | 晶圆与晶圆接合的工艺及结构 | |
JP2011249564A (ja) | 半導体装置の製造方法及び実装構造 | |
US20150097268A1 (en) | Inductor structure and manufacturing method thereof | |
KR100855702B1 (ko) | 웨이퍼 레벨 패키지 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181119 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191223 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6645555 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |