JP6628364B2 - Integrated circuit device, fluorescent display tube, display device, power supply stop control method - Google Patents

Integrated circuit device, fluorescent display tube, display device, power supply stop control method Download PDF

Info

Publication number
JP6628364B2
JP6628364B2 JP2016248946A JP2016248946A JP6628364B2 JP 6628364 B2 JP6628364 B2 JP 6628364B2 JP 2016248946 A JP2016248946 A JP 2016248946A JP 2016248946 A JP2016248946 A JP 2016248946A JP 6628364 B2 JP6628364 B2 JP 6628364B2
Authority
JP
Japan
Prior art keywords
voltage
anode
grid
stop control
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016248946A
Other languages
Japanese (ja)
Other versions
JP2018106809A (en
Inventor
雄 六車
雄 六車
晶生 宮島
晶生 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP2016248946A priority Critical patent/JP6628364B2/en
Publication of JP2018106809A publication Critical patent/JP2018106809A/en
Application granted granted Critical
Publication of JP6628364B2 publication Critical patent/JP6628364B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、蛍光表示管が備える集積回路装置、蛍光表示管、及び蛍光表示管を備えた表示装置とその電源停止制御方法に関し、特には、電源遮断条件の成立に応じて蛍光表示管が有するアノード及びグリッドの駆動電圧生成動作を停止させる制御技術に関する。   The present invention relates to an integrated circuit device provided in a fluorescent display tube, a fluorescent display tube, a display device provided with the fluorescent display tube, and a power supply stop control method thereof, and more particularly to a fluorescent display tube provided in response to a power-off condition being satisfied. The present invention relates to a control technique for stopping a drive voltage generation operation of an anode and a grid.

各種情報を表示する表示デバイスとして、蛍光表示管(VFD:Vacuum Fluorescent Display)が広く知られている。
周知のように蛍光表示管は、電子を放出するフィラメント(直熱形カソード)と、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードが密封容器内に配置される。フィラメントに電圧を印加し加熱させることで熱電子を放出させ、熱電子をアノード上の蛍光体に衝突させることでアノードが点灯される。アノードは、所定のパターンで配列されており、点灯対象とするアノードに対して選択的に駆動電圧(直流電圧)を印加することで、該アノードの蛍光体のみがフィラメントより放出された熱電子によって励起発光され、所要の情報表示が実現される。
As a display device for displaying various types of information, a fluorescent display tube (VFD: Vacuum Fluorescent Display) is widely known.
As is well known, in a fluorescent display tube, a filament (directly heated cathode) for emitting electrons and an anode in which a phosphor is formed on an anode electrode for controlling the movement of electrons are arranged in a sealed container. A voltage is applied to the filament to heat it, thereby emitting thermoelectrons. The thermoelectrons collide with the phosphor on the anode, and the anode is turned on. The anodes are arranged in a predetermined pattern, and by selectively applying a driving voltage (DC voltage) to the anodes to be lit, only the phosphors of the anodes are emitted by thermions emitted from the filament. Excitation light is emitted, and required information display is realized.

また、蛍光表示管としては、フィラメントから放出された熱電子を加速させるグリッドが、密封容器内においてフィラメントとアノードとの間に配置されたタイプのものがある(例えば下記特許文献1を参照)。この場合、所要のアノードを点灯させるにあたっては、該アノードと、該アノードに対して設けられたグリッドの双方に駆動電圧を印加する。   Further, as a fluorescent display tube, there is a fluorescent display tube in which a grid for accelerating thermoelectrons emitted from a filament is arranged between the filament and an anode in a sealed container (for example, see Patent Document 1 below). In this case, when the required anode is turned on, a drive voltage is applied to both the anode and a grid provided for the anode.

蛍光表示管において、アノードの駆動回路には、点灯対象とするアノードに選択的に駆動電圧を印加するためのロジック回路が設けられている。ロジック回路の動作電圧(ロジック電圧)は比較的低圧(例えば5V程度)とされ、アノードやグリッドの駆動電圧はロジック電圧よりも高圧(例えば30V程度)とされている。   In a fluorescent display tube, a logic circuit for selectively applying a drive voltage to an anode to be turned on is provided in an anode drive circuit. The operating voltage (logic voltage) of the logic circuit is relatively low (for example, about 5 V), and the drive voltage of the anode and the grid is higher (for example, about 30 V) than the logic voltage.

ロジック電圧、及びアノードやグリッドの駆動電圧は、例えば蛍光表示管を搭載する表示装置に設けられた電源回路により生成される。或いは、アノードやグリッドの駆動に比較的高電圧を要する場合には、蛍光表示管に設けられた昇圧回路が上記電源回路からの入力電圧に基づいて駆動電圧を生成する。   The logic voltage and the drive voltage of the anode and the grid are generated by a power supply circuit provided in a display device equipped with a fluorescent display tube, for example. Alternatively, when a relatively high voltage is required to drive the anode or grid, a booster circuit provided in the fluorescent display tube generates a drive voltage based on an input voltage from the power supply circuit.

なお、関連する従来技術については下記特許文献2を挙げることができる。特許文献2には、蛍光表示管における発光制御のための直流電圧Vを生成する整流平滑回路が平滑コンデンサCを備えることが開示されている。   In addition, the following patent document 2 can be mentioned as a related prior art. Patent Document 2 discloses that a rectifying and smoothing circuit that generates a DC voltage V for controlling light emission in a fluorescent display tube includes a smoothing capacitor C.

特開2007−65074号公報JP 2007-65074 A 特開2010−72525号公報JP 2010-72525 A

ここで、蛍光表示管においては、電源投入時や電源遮断時において上記のロジック電圧と駆動電圧とを所定の順序でオン、オフすることが行われている。具体的に、アノードの駆動回路においては、ロジック電圧により動作するスイッチング素子が比較的高圧な駆動電圧をスイッチングするため、ロジック電圧がオフされた状態で駆動電圧がオンの状態であると、スイッチング素子に意図しない電流(以下「不要電流」と表記)が流れる虞がある。このような不要電流はアノードの瞬間的な誤点灯を引き起こす可能性があり、また不要電流が流れることは回路安全性を高める上で望ましくない。そのため、電源投入時にはロジック電圧をオンした上で駆動電圧をオンとし、電源遮断時には駆動電圧をオフした上でロジック電圧をオフすることで、駆動電圧のみがオンの状態となることの防止を図っている。   Here, in the fluorescent display tube, when the power is turned on or the power is turned off, the above-described logic voltage and drive voltage are turned on and off in a predetermined order. Specifically, in the drive circuit of the anode, since the switching element operated by the logic voltage switches a relatively high driving voltage, the switching element is turned on when the logic voltage is off and the driving voltage is on. Unintended current (hereinafter referred to as “unnecessary current”) may flow. Such an unnecessary current may cause instantaneous erroneous lighting of the anode, and the flow of the unnecessary current is not desirable for improving circuit safety. Therefore, when the power is turned on, the logic voltage is turned on and the drive voltage is turned on, and when the power is turned off, the drive voltage is turned off and the logic voltage is turned off, thereby preventing only the drive voltage from being turned on. ing.

しかしながら、駆動電圧を生成する電源回路、或いは駆動電圧として昇圧電圧を用いる場合における昇圧回路には、出力段に平滑コンデンサが備えられているため、電源遮断時に駆動電圧を先にオフしても、該平滑コンデンサの蓄積電荷により駆動電圧値は即座に低下せず、結果、ロジック電圧がオフの状態で駆動電圧がオン状態となる事態が生じ得る。特に、昇圧した駆動電圧を用いる場合には平滑コンデンサへの蓄積電荷も大きくなることから、上記の不要電流が流れる可能性が高まってしまう。   However, a power supply circuit that generates a drive voltage, or a booster circuit in the case of using a boosted voltage as a drive voltage, includes a smoothing capacitor in an output stage. The drive voltage value does not immediately decrease due to the charge accumulated in the smoothing capacitor, and as a result, a situation may occur in which the drive voltage is turned on while the logic voltage is turned off. In particular, when a boosted drive voltage is used, the amount of charge stored in the smoothing capacitor also increases, so that the possibility of the unnecessary current flowing increases.

本発明は上記の事情に鑑み為されたものであり、電源遮断時においてアノードの駆動回路に不要電流が流れることの防止を図り、アノード誤点灯の防止及び回路安全性の向上を図ることを目的とする。   The present invention has been made in view of the above circumstances, and has as its object to prevent unnecessary current from flowing to the anode drive circuit when power is cut off, to prevent false anode lighting, and to improve circuit safety. And

本発明に係る集積回路装置は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、前記アノード及び前記グリッドの駆動制御を行う集積回路装置と、を備えた蛍光表示管における前記集積回路装置であって、第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、前記第一電圧と前記第二電圧の電圧生成動作の停止制御について、前記第二電圧、前記第一電圧の順で前記停止制御が行われる場合において、前記グリッド駆動部による前記グリッドの駆動を前記第二電圧の前記停止制御後、前記第一電圧の前記停止制御が行われる前まで継続させる制御部と、を備えるものである。
An integrated circuit device according to the present invention includes a filament that emits electrons, an anode in which a phosphor is formed on an anode electrode that controls the movement of the electrons, and an electrode disposed between the anode and the filament. A certain grid, the integrated circuit device in a fluorescent display tube including an anode and an integrated circuit device that controls the driving of the grid, wherein the integrated circuit device operates at a first voltage and is higher than the first voltage. An anode driving unit that applies two voltages as a driving voltage to the anode, a grid driving unit that applies the second voltage as a driving voltage to the grid, and a voltage generation operation of the first voltage and the second voltage. for stop control, the second voltage, when the stop control in the order of the first voltage is performed, the driving of the grid by the grid driving unit After the stop control of the second voltage, in which and a control unit to continue until before the stop control of the first voltage is performed.

これにより、第二電圧の停止制御後、第二電圧用の出力コンデンサにおける蓄積電荷がグリッドを介して放電される。また、グリッドの駆動が停止される前に第一電圧が停止されることの防止が図られる。
Thus, after the stop control of the second voltage, the accumulated charge in the output capacitor for the second voltage is discharged through the grid. Further, it is possible to prevent the first voltage from being stopped before the driving of the grid is stopped.

上記した本発明に係る集積回路装置においては、前記制御部は、前記第二電圧の前記停止制御が行われると判定したことに応じて前記アノード駆動部による前記アノードの駆動を停止させる構成とすることが可能である。
In the above-described integrated circuit device according to the present invention, the control unit may stop driving the anode by the anode driving unit in response to determining that the stop control of the second voltage is performed. It is possible.

これにより、グリッドを介した放電に伴いアノードが点灯してしまうことの防止が図られる。   As a result, it is possible to prevent the anode from lighting due to the discharge through the grid.

上記した本発明に係る集積回路装置においては、前記制御部は、前記第二電圧の前記停止制御から一定時間経過後に前記グリッドの駆動を停止させる構成とすることが可能である。   In the above-described integrated circuit device according to the present invention, the control unit may be configured to stop driving the grid after a lapse of a predetermined time from the stop control of the second voltage.

これにより、グリッドを介した放電期間は固定期間とされる。   Thus, the discharge period through the grid is a fixed period.

上記した本発明に係る集積回路装置においては、前記制御部は、前記第二電圧の検出値に基づいて前記グリッドの駆動停止タイミングを制御する構成とすることが可能である。   In the above-described integrated circuit device according to the present invention, the control unit may be configured to control the drive stop timing of the grid based on the detected value of the second voltage.

これにより、経年変化等によりグリッドを介した放電特性が変化した場合であっても、第二電圧値が十分に低下するまで放電を停止させないことが可能とされる。   Thus, even when the discharge characteristics via the grid change due to aging or the like, it is possible to prevent the discharge from being stopped until the second voltage value is sufficiently reduced.

また、本発明に係る蛍光表示管は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、前記第一電圧と前記第二電圧の電圧生成動作の停止制御について、前記第二電圧、前記第一電圧の順で前記停止制御が行われる場合において、前記グリッド駆動部による前記グリッドの駆動を前記第二電圧の前記停止制御後、前記第一電圧の前記停止制御が行われる前まで継続させる制御部と、を備えるものである。
In addition, the fluorescent display tube according to the present invention is provided with a filament that emits electrons, an anode in which a phosphor is formed on an anode electrode that controls the movement of the electrons, and disposed between the anode and the filament. A grid that is an electrode, an anode driving unit that operates with a first voltage and applies a second voltage higher than the first voltage as a driving voltage to the anode, and a driving voltage that applies the second voltage to the grid. A grid driving unit to be applied as the control for stopping the voltage generation operation of the first voltage and the second voltage, when the stop control is performed in the order of the second voltage and the first voltage, the grid drive after the stop control of the second voltage drive of the grid due to parts, one and a control unit to continue until before the stop control of the first voltage is performed That.

また、本発明に係る表示装置は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、を少なくとも有する蛍光表示管と、第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、前記第一電圧と前記第二電圧の電圧生成動作の停止制御について、前記第二電圧、前記第一電圧の順で前記停止制御を行うと共に、前記グリッド駆動部による前記グリッドの駆動を前記第二電圧の前記停止制御後、前記第一電圧の前記停止制御が行われる前まで継続させる制御部と、を備えるものである。
The display device according to the present invention further includes a filament that emits electrons, an anode in which a phosphor is formed on an anode electrode that controls the movement of the electrons, and an electrode that is disposed between the anode and the filament. A fluorescent display tube having at least a grid, an anode driving unit that operates at a first voltage and applies a second voltage higher than the first voltage as a driving voltage to the anode, and the second voltage And a grid drive unit for applying a drive voltage to the grid as a drive voltage, and for the stop control of the voltage generation operation of the first voltage and the second voltage, the stop control is performed in the order of the second voltage and the first voltage. with, before SL after the stop control of the second voltage drive of the grid by the grid driving unit, a control to continue until before the stop control of the first voltage is performed And, those with a.

また、本発明に係る電源停止制御方法は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドとを少なくとも有する蛍光表示管と、第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、前記第一電圧と前記第二電圧の電圧生成動作の停止制御について、前記第二電圧、前記第一電圧の順で前記停止制御を行う制御部と、を備えた表示装置における電源停止制御方法であって、前記制御部が、記グリッド駆動部による前記グリッドの駆動を前記第二電圧の前記停止制御後、前記第一電圧の前記停止制御が行われる前まで継続させるものである。
In addition, the power supply stop control method according to the present invention includes a filament that emits electrons, an anode in which a phosphor is formed on an anode electrode that controls the movement of the electrons, and is disposed between the anode and the filament. A fluorescent display tube having at least a grid that is an electrode, an anode driving unit that operates at a first voltage and applies a second voltage higher than the first voltage as a driving voltage to the anode, A grid driving unit that applies a voltage as a drive voltage to the grid, and for the stop control of the voltage generation operation of the first voltage and the second voltage, the second voltage, the stop control in the order of the first voltage. and a control unit that performs, a power supply stop control method in the display device wherein the control unit, the driving of the grid by pre Symbol grid driving unit of the second voltage After serial stop control is intended to continue until before the stop control of the first voltage is performed.

上記本発明に係る蛍光表示管、表示装置、電源停止制御方法によっても、上記した本発明に係る集積回路装置と同様の作用が得られる。   The same operation as the above-described integrated circuit device according to the present invention can be obtained by the fluorescent display tube, the display device, and the power supply stop control method according to the present invention.

本発明によれば、電源遮断時においてアノードの駆動回路に不要電流が流れることの防止を図り、アノード誤点灯の防止及び回路安全性の向上を図ることができる。   According to the present invention, it is possible to prevent unnecessary current from flowing to the anode drive circuit when the power is cut off, to prevent erroneous lighting of the anode, and to improve circuit safety.

実施の形態としての蛍光表示管を備えた表示ユニットの回路構成を示した図である。1 is a diagram illustrating a circuit configuration of a display unit including a fluorescent display tube according to an embodiment. 蛍光表示管の構造についての説明するための図である。It is a figure for explaining the structure of a fluorescent display tube. 電源投入/電源遮断時におけるロジック電圧と駆動電圧のオン/オフシーケンスについての説明図である。FIG. 5 is an explanatory diagram of an on / off sequence of a logic voltage and a drive voltage when power is turned on / off. 実施の形態の蛍光表示管が備えるアノードドライバ部内の駆動回路構成例を示した図である。FIG. 3 is a diagram illustrating a configuration example of a drive circuit in an anode driver unit included in the fluorescent display tube according to the embodiment. アノードドライバ部が備えるレベルシフト回路の内部構成例を示した図である。FIG. 3 is a diagram illustrating an example of an internal configuration of a level shift circuit included in an anode driver unit. アノードドライバ部が備える出力バッファの内部構成例を示した図である。FIG. 3 is a diagram illustrating an example of an internal configuration of an output buffer included in an anode driver unit. 制御例Iとしての電源停止制御の手順を示したフローチャートである。6 is a flowchart illustrating a procedure of power stop control as a control example I. 実施の形態の電源停止制御による効果を説明するための図である。FIG. 9 is a diagram for describing an effect of the power supply stop control according to the embodiment. 制御例IIとしての電源停止制御を実現するための表示ユニットの構成例を示した図である。FIG. 9 is a diagram showing a configuration example of a display unit for implementing power stop control as control example II. 制御例IIとしての電源停止制御の手順を示したフローチャートである。9 is a flowchart illustrating a procedure of power stop control as a control example II. 蛍光表示管の構成に係る変形例についての説明図である。It is explanatory drawing about the modification concerning the structure of a fluorescent display tube. 同じく、蛍光表示管の構成に係る変形例についての説明図である。Similarly, it is explanatory drawing about the modification concerning the structure of a fluorescent display tube.

以下、本発明に係る実施の形態について説明する。
なお、説明は以下の順序で行う。
<1.表示ユニットの構成>
<2.実施の形態としての電源停止制御>
[2-1.制御例I]
[2-2.制御例II]
<3.蛍光表示管の構成に係る変形例>
<4.実施の形態のまとめ>
<5.その他変形例>
Hereinafter, embodiments of the present invention will be described.
The description will be made in the following order.
<1. Display Unit Configuration>
<2. Power supply stop control as embodiment>
[2-1. Control Example I]
[2-2. Control example II]
<3. Modification Example of Configuration of Fluorescent Display Tube>
<4. Summary of Embodiment>
<5. Other Modifications>

<1.表示ユニットの構成>

図1は、実施の形態としての蛍光表示管1を備えた表示ユニット100の回路構成を示した図である。なお、以下の説明では蛍光表示管を「VFD」(Vacuum Fluorescent Display)と表記することもある。
<1. Display Unit Configuration>

FIG. 1 is a diagram showing a circuit configuration of a display unit 100 including a fluorescent display tube 1 as an embodiment. In the following description, the fluorescent display tube may be described as "VFD" (Vacuum Fluorescent Display).

表示ユニット100は、蛍光表示管1、マイコン(マイクロコンピュータ)101、電源回路102、抵抗Ro、コンデンサCc1、Cc2、及び平滑コンデンサChを備えている。
マイコン101は、例えばCPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)等を備えたマイクロコンピュータとして構成され、蛍光表示管1による表示動作を制御する。マイコン101は、該表示動作を制御するためのn系統(nは2以上の自然数)のデジタル信号を蛍光表示管1に対して供給する。
The display unit 100 includes a fluorescent display tube 1, a microcomputer (microcomputer) 101, a power supply circuit 102, a resistor Ro, capacitors Cc1 and Cc2, and a smoothing capacitor Ch.
The microcomputer 101 is configured as a microcomputer including, for example, a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), and controls the display operation of the fluorescent display tube 1. The microcomputer 101 supplies an n-system (n is a natural number of 2 or more) digital signals to the fluorescent display tube 1 for controlling the display operation.

電源回路102は、不図示の入力電圧に基づき、蛍光表示管1内に設けられた後述する集積回路装置2に供給されるべき入力電圧VIN、及びロジック電圧VDDを生成する。なお、本例では、VIN=12V程度、VDD=5V程度とされる。   The power supply circuit 102 generates an input voltage VIN to be supplied to an integrated circuit device 2 described later provided in the fluorescent display tube 1 and a logic voltage VDD based on an input voltage (not shown). In this example, VIN = about 12 V and VDD = about 5 V.

蛍光表示管1は、IC(Integrated Circuit)チップとして構成された集積回路装置2と、発光による情報表示を行う表示部3とを備えると共に、複数のリード端子Tを備えている。   The fluorescent display tube 1 includes an integrated circuit device 2 configured as an IC (Integrated Circuit) chip, a display unit 3 for displaying information by light emission, and a plurality of lead terminals T.

ここで、図2により蛍光表示管1の構造について説明しておく。なお、図2Aは蛍光表示管1の一部を透視して表した概略透視図、図2Bは図2AのA−A’断面によって切断した蛍光表示管1の概略断面図である。
蛍光表示管1は、表示管基板1aと表示管基板1aの表面を覆うカバー部材1bとで構成された密封容器1cを備え、密封容器1c内においてフィラメント(直熱形カソード)FiとアノードAnとグリッドGrとを有する表示部3が形成されている。ここで、密閉容器1c内は真空状態とされている。
Here, the structure of the fluorescent display tube 1 will be described with reference to FIG. 2A is a schematic perspective view showing a part of the fluorescent display tube 1 in a see-through manner, and FIG. 2B is a schematic sectional view of the fluorescent display tube 1 taken along the line AA ′ in FIG. 2A.
The fluorescent display tube 1 includes a sealed container 1c composed of a display tube substrate 1a and a cover member 1b covering the surface of the display tube substrate 1a. In the sealed container 1c, a filament (directly heated cathode) Fi, an anode An and A display unit 3 having a grid Gr is formed. Here, the inside of the sealed container 1c is in a vacuum state.

表示部3において、電子を放出するフィラメントFiは複数設けられている(図2Bの黒丸部分)。アノードAnは、フィラメントFiから放出された電子を制御するアノード電極上に蛍光体が形成されて成る。アノードAnは、表示管基板1a上に例えばパターン印刷により形成され、表示すべき情報に応じた所定のパターンにより配列されている。このように複数のアノードAnが所定パターンで配列された部分のことを以下、「アノードパターン部3a」と表記する。   In the display unit 3, a plurality of filaments Fi that emit electrons are provided (black circles in FIG. 2B). The anode An is formed by forming a phosphor on an anode electrode for controlling electrons emitted from the filament Fi. The anodes An are formed on the display tube substrate 1a by, for example, pattern printing, and are arranged in a predetermined pattern according to information to be displayed. Hereinafter, a portion in which the plurality of anodes An are arranged in a predetermined pattern is referred to as an “anode pattern portion 3a”.

本例の蛍光表示管1は、例えば文字や数字等の情報であれば1桁や1文字である等、情報を所定単位ごとに区分して表示させることが可能とされている。図2の例では、単一の数字やアルファベット等の表示を可能とする7セグメント分のアノードAn(7つの独立したアノードAn)によって該所定単位分の表示領域が形成されている。このような所定単位分の表示領域を以下「表示ブロック」と表記する。アノードパターン部3aにおいては、このような表示ブロックが表示管基板1a上に複数配列されている。具体的に本例では、表示ブロックは表示管基板1a上において一列に配列されている。
なお、表示ブロックについて、図2Aに示すような7セグメント分のアノードAnの配列パターンはあくまで一例であり、表示ブロックを構成するアノードAnの配列パターンは該パターンに限定されるものではない。
The fluorescent display tube 1 of the present example is capable of displaying information in a predetermined unit, such as one digit or one character in the case of information such as characters and numerals. In the example of FIG. 2, the display area for the predetermined unit is formed by seven segments of anodes An (seven independent anodes An) capable of displaying a single numeral or alphabet. Such a display area for a predetermined unit is hereinafter referred to as a “display block”. In the anode pattern section 3a, a plurality of such display blocks are arranged on the display tube substrate 1a. Specifically, in this example, the display blocks are arranged in a line on the display tube substrate 1a.
In the display block, the arrangement pattern of the anodes An for seven segments as shown in FIG. 2A is merely an example, and the arrangement pattern of the anodes An forming the display block is not limited to this pattern.

グリッドGrは、フィラメントFiからアノードAnに対して放出される電子を加速させるメッシュ状の電極とされ、表示ブロックごとに形成されている。   The grid Gr is a mesh-like electrode for accelerating electrons emitted from the filament Fi to the anode An, and is formed for each display block.

リード端子Tは、表示管基板1a上に複数形成されている。これら複数のリード端子Tには、フィラメントFiやアノードAn、及びグリッドGrの駆動に必要とされる各種の電気信号(デジタル信号や電源電圧等)を蛍光表示管1外部より入力するためのリード端子Tが含まれる。各リード端子Tには導電体によるリードが接続され、該リードを介して蛍光表示管1外部との電気的接続が行われる。   A plurality of lead terminals T are formed on the display tube substrate 1a. These lead terminals T are used to input various electric signals (digital signals, power supply voltage, etc.) required for driving the filament Fi, the anode An, and the grid Gr from outside the fluorescent display tube 1. T is included. A lead made of a conductor is connected to each lead terminal T, and an electrical connection to the outside of the fluorescent display tube 1 is made via the lead.

蛍光表示管1において、カバー部材1bは例えばガラスで構成され、少なくとも表示管基板1aと対向する部分が透明とされている。つまり、該透明な部分を介してアノードAnの点灯に伴う表示情報を外部より目視することが可能とされている。
蛍光表示管1において情報が表示される側の面(つまり上記透明部分におけるアノードAnとの対向面とは逆側の面)を「表面S1」と表記する。また、蛍光表示管1における表面S1とは逆側の面を「裏面S2」と表記する。
In the fluorescent display tube 1, the cover member 1b is made of, for example, glass, and at least a portion facing the display tube substrate 1a is transparent. That is, it is possible to externally view display information accompanying the lighting of the anode An through the transparent portion.
The surface of the fluorescent display tube 1 on which information is displayed (that is, the surface of the transparent portion opposite to the surface facing the anode An) is referred to as “surface S1”. The surface of the fluorescent display tube 1 opposite to the front surface S1 is referred to as “back surface S2”.

蛍光表示管1において、アノードパターン部3aにおける表示ブロックのうち所望の表示ブロックに情報を表示させる際には、フィラメントFiに駆動電圧を印加した状態において、該表示ブロックに対応して設けられたグリッドGrと該表示ブロック内の所定のアノードAnとに直流電圧を印加する。これにより、該表示ブロックにおける所定のアノードAnにおける蛍光体のみがフィラメントFiより放出された熱電子によって励起発光され、情報の表示が実現される。   In the fluorescent display tube 1, when displaying information on a desired display block among the display blocks in the anode pattern section 3a, a grid provided corresponding to the display block in a state where a driving voltage is applied to the filament Fi. A DC voltage is applied to Gr and a predetermined anode An in the display block. Thus, only the phosphor at the predetermined anode An in the display block is excited and emitted by the thermoelectrons emitted from the filament Fi, and the display of information is realized.

説明を図1に戻す。
蛍光表示管1においては、図2に示した表示部3のアノードAnやグリッドGrの駆動を行う駆動回路が集積回路装置2内に備えられている。
図2では図示を省略したが、蛍光表示管1においては、集積回路装置2が表示管基板1aに実装されて、表示部3と共に密閉空間内に位置されている。すなわち、蛍光表示管1は所謂CIG(Chip In Glass)−VFDとして構成されている。
The description returns to FIG.
In the fluorescent display tube 1, a drive circuit for driving the anode An and the grid Gr of the display unit 3 shown in FIG. 2 is provided in the integrated circuit device 2.
Although not shown in FIG. 2, in the fluorescent display tube 1, the integrated circuit device 2 is mounted on the display tube substrate 1 a and is located together with the display unit 3 in a closed space. That is, the fluorescent display tube 1 is configured as a so-called CIG (Chip In Glass) -VFD.

集積回路装置2は、コントローラ2a、昇圧部20、アノードドライバ部25、グリッドドライバ部26、アノード端子部27、及びグリッド端子部28を有する。なお、アノード端子部27、グリッド端子部28は、それぞれアノードドライバ部25、グリッドドライバ部26が各アノードAn、各グリッドGrを駆動するために必要な複数の端子を包括的に表したものである。   The integrated circuit device 2 includes a controller 2a, a booster 20, an anode driver 25, a grid driver 26, an anode terminal 27, and a grid terminal 28. The anode terminal unit 27 and the grid terminal unit 28 comprehensively represent a plurality of terminals necessary for the anode driver unit 25 and the grid driver unit 26 to drive each anode An and each grid Gr. .

コントローラ2aは、I/Fデコーダ21、発振器22、メモリ23、及びタイミング制御部24を有し、昇圧部20、アノードドライバ部25、及びグリッドドライバ部26の動作を制御する。
なお、本例のコントローラ2aは、電源制御部29を有しているが、これについては後に改めて説明する。
The controller 2a includes an I / F decoder 21, an oscillator 22, a memory 23, and a timing control unit 24, and controls operations of the boosting unit 20, the anode driver unit 25, and the grid driver unit 26.
Note that the controller 2a of this example has a power supply control unit 29, which will be described later.

ここで、蛍光表示管1には、I/Fデコーダ21がマイコン101からの上述したn系統のデジタル信号を入力するためのn個のデジタル信号リード端子Tif(Tif1〜Tifn)と、上述した抵抗Roを発振器22と接続するための発振器リード端子Toscとが形成されている。なお、抵抗Roは、グランドと発振器リード端子Toscとの間に挿入されている。
また、蛍光表示管1には、昇圧部20に上述した入力電圧VINを入力するための入力電圧リード端子Tviと、集積回路装置2に上述したロジック電圧VDDを入力するためのロジック電圧リード端子Tvdと、集積回路装置2の接地端子としてのグランドリード端子Tgndと、表示部3におけるフィラメントFiに駆動電圧を印加するためのフィラメントリード端子Tf(Tf1、Tf2)が形成されている。なお、図示は省略したが、フィラメントFiの駆動電圧は、例えば表示ユニット100に設けられた対応する電源回路により生成される。本例では、フィラメントFiの駆動電圧は直流電圧とされている。
Here, in the fluorescent display tube 1, n digital signal lead terminals Tif (Tif1 to Tifn) for the I / F decoder 21 to input the above-mentioned n-system digital signals from the microcomputer 101, and the above-described resistors An oscillator lead terminal Tosc for connecting Ro to the oscillator 22 is formed. The resistor Ro is inserted between the ground and the oscillator lead terminal Tosc.
The fluorescent display tube 1 has an input voltage lead terminal Tvi for inputting the above-described input voltage VIN to the booster 20 and a logic voltage lead terminal Tvd for inputting the above-described logic voltage VDD to the integrated circuit device 2. And a ground lead terminal Tgnd as a ground terminal of the integrated circuit device 2 and a filament lead terminal Tf (Tf1, Tf2) for applying a drive voltage to the filament Fi in the display unit 3. Although not shown, the driving voltage of the filament Fi is generated by a corresponding power supply circuit provided in the display unit 100, for example. In this example, the driving voltage of the filament Fi is a DC voltage.

さらに、蛍光表示管1には、上述したコンデンサCc1、Cc2、及び平滑コンデンサChをそれぞれ昇圧部20と接続するためのコンデンサリード端子Tc11、Tc12、Tc21、Tc22、及び出力電圧リード端子Tchが形成されている。図示するようにコンデンサCc1はコンデンサリード端子Tc11、Tc12間に挿入され、コンデンサCc2はコンデンサリード端子Tc21、Tc22間に挿入されており、平滑コンデンサChは出力電圧リード端子Tchとグランドとの間に挿入されている。   Further, the fluorescent display tube 1 is provided with capacitor lead terminals Tc11, Tc12, Tc21, Tc22 for connecting the above-mentioned capacitors Cc1, Cc2 and the smoothing capacitor Ch to the booster 20, respectively, and an output voltage lead terminal Tch. ing. As shown, the capacitor Cc1 is inserted between the capacitor lead terminals Tc11 and Tc12, the capacitor Cc2 is inserted between the capacitor lead terminals Tc21 and Tc22, and the smoothing capacitor Ch is inserted between the output voltage lead terminal Tch and the ground. Have been.

ここで、図1に示すリード端子Tの配置位置は、必ずしも実際の配置位置を反映したものではない。   Here, the arrangement positions of the lead terminals T shown in FIG. 1 do not always reflect the actual arrangement positions.

集積回路装置2において、昇圧部20は、本例ではコンデンサCc1、Cc2、及び平滑コンデンサChと共にチャージポンプ型昇圧回路を構成するものであり、入力電圧リード端子Tviより入力される入力電圧VINを昇圧した出力電圧Voを平滑コンデンサChの両端電圧として得る。本例の昇圧部20は、コンデンサCc1、Cc2、及び平滑コンデンサChを用いて、入力電圧VINの略3倍(本例では略36V)の電圧値による出力電圧Voを得る。図示は省略するが、本例の昇圧部20は、コンデンサCc1、Cc2、平滑コンデンサChの各コンデンサごとに設けられたスイッチを有し、該スイッチのオン/オフ動作により、以下の第一フェーズ、第二フェーズが交互に繰り返されるように構成されている。すなわち、第一フェーズは、コンデンサCc1に入力電圧VINの略1倍に応じた電荷が蓄積され、且つコンデンサCc2の充電電荷が平滑コンデンサChに対して放電されるフェーズである。第二フェーズは、コンデンサCc2に対してコンデンサCc1の充電電荷に入力電圧VINを上乗せした分の電荷(つまり入力電圧VINの略2倍分の電荷)が蓄積されるフェーズである。
なお、昇圧回路の構成としては公知の昇圧動作を行う各種の構成を採り得るものであり、特定の構成に限定されるものではない。
In the integrated circuit device 2, the booster 20 in this example constitutes a charge pump type booster circuit together with the capacitors Cc1 and Cc2 and the smoothing capacitor Ch, and boosts the input voltage VIN input from the input voltage lead terminal Tvi. The obtained output voltage Vo is obtained as a voltage across the smoothing capacitor Ch. The booster 20 of this embodiment obtains an output voltage Vo having a voltage value that is approximately three times the input voltage VIN (approximately 36 V in this example) by using the capacitors Cc1 and Cc2 and the smoothing capacitor Ch. Although not shown, the booster 20 of this example has switches provided for each of the capacitors Cc1 and Cc2 and the smoothing capacitor Ch, and the on / off operation of the switches causes the following first phase to be performed. The second phase is configured to be alternately repeated. That is, the first phase is a phase in which the charge corresponding to approximately one time the input voltage VIN is accumulated in the capacitor Cc1, and the charge of the capacitor Cc2 is discharged to the smoothing capacitor Ch. The second phase is a phase in which the charge corresponding to the sum of the charge of the capacitor Cc1 and the input voltage VIN added to the capacitor Cc2 (that is, the charge of approximately twice the input voltage VIN) is accumulated.
Note that the configuration of the booster circuit can employ various configurations for performing a known boosting operation, and is not limited to a specific configuration.

昇圧部20による出力電圧Voは、アノードドライバ部25、グリッドドライバ部26にそれぞれアノードAn、グリッドGrの駆動電圧として供給される。   The output voltage Vo from the booster 20 is supplied to the anode driver 25 and the grid driver 26 as drive voltages for the anode An and the grid Gr, respectively.

なお、本例において、昇圧部20、すなわちチャージポンプ型昇圧回路の構成要素のうちコンデンサCc1、Cc2、及び平滑コンデンサChを除いた回路部を蛍光表示管1側に内蔵しているのは、表示ユニット100の製造者、すなわち表示ユニット100に蛍光表示管1を実装する顧客側における回路実装負担の軽減を図るためである。つまり、この場合の顧客側では、蛍光表示管1を実装する基板に対して昇圧回路全体を実装する必要がなく、コンデンサCc1、Cc2、及び平滑コンデンサChのみを実装すれば済むものである。   In the present embodiment, the booster 20, that is, the circuit part excluding the capacitors Cc 1 and Cc 2 and the smoothing capacitor Ch among the components of the charge pump type booster circuit is built in the fluorescent display tube 1 side because of the display. This is to reduce the circuit mounting burden on the manufacturer of the unit 100, that is, on the customer side who mounts the fluorescent display tube 1 on the display unit 100. In other words, on the customer side in this case, it is not necessary to mount the entire booster circuit on the substrate on which the fluorescent display tube 1 is mounted, and only the capacitors Cc1 and Cc2 and the smoothing capacitor Ch need be mounted.

I/Fデコーダ21は、不図示のシフトレジスタ、カウンタ、AND回路、OR回路等を組み合わせたロジック回路を有しており、デジタル信号リード端子Tif1〜Tifnを介してマイコン101から入力されるn系統のデジタル信号と、発振器22が出力する発振信号とに基づき、例えばRAMで構成されたメモリ23に対する表示データの書き込みや、タイミング制御部24の動作制御を行う。
本例では、n系統のデジタル信号として、少なくともチップセレクト信号CS、クロックCLK、及びデータ信号DATがマイコン101より供給される。データ信号DATは、例えば8ビットを1ワードとするシリアルデータとされ、何れのアノードAnを点灯させるべきかを表す表示データと、タイミング制御部24が出力するタイミング信号を調整するための制御データとを含む。I/Fデコーダ21は、チップセレクト信号CSとクロックCLKとに従って、データ信号DATの各ビット値を1ワード単位で順次取り込む。この取り込みによりデータ信号DATから得られた表示データに基づき、I/Fデコーダ21はアノードAnごとの点灯/非点灯を表す値(以下「点灯制御値」と表記する)を得、アノードAnごとの点灯制御値をメモリ23における対応するアドレスに書き込む。また、I/Fデコーダ21は、取り込んだデータ信号DATに基づいてタイミング制御部24への制御データの出力を行う。
The I / F decoder 21 has a logic circuit in which a shift register, a counter, an AND circuit, an OR circuit, and the like (not shown) are combined, and n systems input from the microcomputer 101 via digital signal lead terminals Tif1 to Tifn. Based on the digital signal and the oscillation signal output from the oscillator 22, display data is written to the memory 23 composed of, for example, a RAM, and the operation of the timing control unit 24 is controlled.
In this example, at least the chip select signal CS, the clock CLK, and the data signal DAT are supplied from the microcomputer 101 as n-system digital signals. The data signal DAT is, for example, serial data having 8 bits as one word, and includes display data indicating which anode An should be turned on, and control data for adjusting a timing signal output by the timing control unit 24. including. The I / F decoder 21 sequentially takes in each bit value of the data signal DAT in word units according to the chip select signal CS and the clock CLK. Based on the display data obtained from the data signal DAT by this capture, the I / F decoder 21 obtains a value representing lighting / non-lighting for each anode An (hereinafter, referred to as a “lighting control value”), and obtains a value for each anode An. The lighting control value is written to the corresponding address in the memory 23. Further, the I / F decoder 21 outputs control data to the timing control unit 24 based on the taken data signal DAT.

タイミング制御部24は、発振器22が出力する発振信号とI/Fデコーダ21からの制御データとに基づき、メモリ23からアノードドライバ部25への点灯制御値の出力タイミング制御、及びアノードドライバ部25によるアノードAnの駆動電圧の出力タイミング制御、及びグリッドドライバ部26によるグリッドGrの駆動電圧の出力タイミング制御を行う。メモリ23からアノードドライバ部25への点灯制御値の出力は、アノードAnごとに行われる。図中では、アノードAnごとの点灯制御値を「Ma1〜Man」と表している。
また、本例のタイミング制御部24は、昇圧部20における上述した各スイッチのオン/オフタイミングの制御も行う。
The timing control unit 24 controls the output timing of the lighting control value from the memory 23 to the anode driver unit 25 based on the oscillation signal output from the oscillator 22 and the control data from the I / F decoder 21, Output timing control of the drive voltage of the anode An and output timing control of the drive voltage of the grid Gr by the grid driver unit 26 are performed. The output of the lighting control value from the memory 23 to the anode driver unit 25 is performed for each anode An. In the figure, the lighting control value for each anode An is represented as “Ma1 to Man”.
Further, the timing control section 24 of the present example also controls the on / off timing of each switch in the boosting section 20 described above.

本例では、表示ブロックごとに形成された個々のグリッドGrに駆動電圧を順次印加しつつ、グリッドGrが駆動中である表示ブロックにおけるアノードAnに駆動電圧を印加して、所定の1スキャン期間において各表示ブロックを順次点灯させていくスキャン表示方式が採用されている。
このため、タイミング制御部24は、上記した制御データに基づき、1スキャン期間ごとに各グリッドGrのオン/オフタイミングを表す「スキャン信号」としてのタイミング信号を生成し、該スキャン信号をグリッドドライバ部26に出力する。グリッドドライバ部26は、スキャン信号に従って、昇圧部20からの出力電圧Voをグリッド端子部28を介して個々のグリッドGrに駆動電圧として順次印加していく。
また、タイミング制御部24は、グリッドGrの駆動タイミングに同期したタイミング信号をメモリ23とアノードドライバ部25に出力して、アノードAnごとの点灯制御値を順次メモリ23からアノードドライバ部25に出力させると共に、アノードドライバ部25にアノードAnの駆動タイミングを指示する。以下、このようにアノードAnの駆動タイミングを指示する信号を「駆動タイミング信号Tm」と表記する。
アノードドライバ部25は、上記のようにメモリ23から順次出力される点灯制御値と、タイミング制御部24からの駆動タイミング信号Tmとに基づき、点灯対象のアノードAnに対し出力電圧Voをアノード端子部27を介して駆動電圧として印加する。これにより、表示部3においてマイコン101からの指示に従った情報表示が行われる。
図中では、各アノードAnに個別に駆動電圧を印加するための各信号線を「Sa1〜San」として表している。
In this example, while sequentially applying a drive voltage to each grid Gr formed for each display block, a drive voltage is applied to the anode An in the display block in which the grid Gr is being driven, and during a predetermined one scan period, A scan display system in which each display block is sequentially turned on is adopted.
For this reason, the timing control unit 24 generates a timing signal as a “scan signal” representing the ON / OFF timing of each grid Gr based on the control data described above, and transmits the scan signal to the grid driver unit. 26. The grid driver 26 sequentially applies the output voltage Vo from the booster 20 as a drive voltage to each grid Gr via the grid terminal 28 according to the scan signal.
Further, the timing control unit 24 outputs a timing signal synchronized with the driving timing of the grid Gr to the memory 23 and the anode driver unit 25, and sequentially outputs the lighting control value for each anode An from the memory 23 to the anode driver unit 25. At the same time, it instructs the anode driver 25 to drive the anode An. Hereinafter, the signal indicating the drive timing of the anode An is referred to as a “drive timing signal Tm”.
Based on the lighting control values sequentially output from the memory 23 and the drive timing signal Tm from the timing control unit 24, the anode driver unit 25 outputs the output voltage Vo to the anode An to be illuminated, as described above. A drive voltage is applied via the switch 27. Thereby, information display according to the instruction from the microcomputer 101 is performed on the display unit 3.
In the figure, each signal line for individually applying a drive voltage to each anode An is represented as “Sa1 to San”.

<2.実施の形態としての電源停止制御>
[2-1.制御例I]

ここで、アノードドライバ部25は、上記した点灯制御値と駆動タイミング信号Tmとに基づき、出力電圧Voを対応するアノードAnの駆動電圧として出力するためのロジック回路を有している。該ロジック回路は、ロジック電圧VDDにより動作する。具体的に、該ロジック回路は、ロジック電圧VDDにより動作するスイッチング素子を備え、該スイッチング素子が比較的高圧な出力電圧Vo(アノードの駆動電圧)をスイッチングする。
このため、ロジック回路においては、ロジック電圧VDDがオフとされた状態で出力電圧Voがオンの状態であると、スイッチング素子に意図しない電流(以下「不要電流」と表記)が流れてしまう。
<2. Power supply stop control as embodiment>
[2-1. Control Example I]

Here, the anode driver unit 25 has a logic circuit for outputting the output voltage Vo as a corresponding drive voltage of the anode An based on the lighting control value and the drive timing signal Tm. The logic circuit operates by the logic voltage VDD. Specifically, the logic circuit includes a switching element that operates by the logic voltage VDD, and the switching element switches a relatively high output voltage Vo (anode driving voltage).
For this reason, in the logic circuit, if the output voltage Vo is on while the logic voltage VDD is off, an unintended current (hereinafter referred to as “unnecessary current”) flows through the switching element.

このような不要電流の発生は回路安全性等の面で防止されるべきであり、そのため本実施の形態では、図3に示すように、電源投入時にはロジック電圧VDDをオンした上で出力電圧Voをオンとし、電源遮断時には出力電圧Voをオフした上でロジック電圧VDDをオフするようにしている。   The generation of such unnecessary current should be prevented in terms of circuit safety and the like. Therefore, in the present embodiment, as shown in FIG. 3, when the power is turned on, the logic voltage VDD is turned on, and then the output voltage Vo is turned on. Is turned on, and when the power supply is cut off, the output voltage Vo is turned off, and then the logic voltage VDD is turned off.

該制御は、図1に示したマイコン101が行う。
先ず、マイコン101は、例えばユーザによる操作入力に基づいた表示ユニット100の電源投入や電源遮断のタイミングを、電源通知信号Siにより蛍光表示管1側に通知する。図1に示すように、蛍光表示管1には電源通知端子Tiが設けられ、電源通知信号Siは電源通知端子Tiを介してマイコン101から電源制御部29に入力される。なお、電源通知端子Tiを介して電源制御部29に入力される電源通知信号Siの意義については後に明らかとする。
This control is performed by the microcomputer 101 shown in FIG.
First, the microcomputer 101 notifies the fluorescent display tube 1 side of the timing of power-on or power-off of the display unit 100 based on, for example, an operation input by a user using a power notification signal Si. As shown in FIG. 1, the fluorescent display tube 1 is provided with a power notification terminal Ti, and the power notification signal Si is input from the microcomputer 101 to the power control unit 29 via the power notification terminal Ti. The significance of the power notification signal Si input to the power control unit 29 via the power notification terminal Ti will be clarified later.

マイコン101は、電源投入操作に応じて、図3に示すようなロジック電圧VDDと出力電圧Voのオンタイミングで電源回路102によるロジック電圧VDDの生成動作、入力電圧VINの生成動作を順次開始させる。これにより電源投入時には、出力電圧Voよりもロジック電圧VDDが先にオンされる。
そして、マイコン101は、電源遮断操作に応じては、図3に示すような出力電圧Voとロジック電圧VDDのオフタイミングで電源回路102による入力電圧VINの生成動作、ロジック電圧VDDの生成動作を順次停止させる。この際、マイコン101は、入力電圧VINの生成動作の停止制御を行ってから一定時間経過後にロジック電圧VDDの生成動作の停止制御を行う。
The microcomputer 101 causes the power supply circuit 102 to sequentially start the operation of generating the logic voltage VDD and the operation of generating the input voltage VIN at the ON timing of the logic voltage VDD and the output voltage Vo as shown in FIG. Thus, when the power is turned on, the logic voltage VDD is turned on before the output voltage Vo.
Then, in response to the power-off operation, the microcomputer 101 sequentially performs the generation operation of the input voltage VIN and the generation operation of the logic voltage VDD by the power supply circuit 102 at the off timing of the output voltage Vo and the logic voltage VDD as shown in FIG. Stop. At this time, the microcomputer 101 performs control to stop the operation of generating the logic voltage VDD after a lapse of a predetermined time after performing control to stop the operation of generating the input voltage VIN.

しかしながら、電源遮断時において、上記のように出力電圧Voをロジック電圧VDDよりも先にオフしたとしても、出力電圧Voを生成する回路の出力段に設けられた平滑コンデンサ(本例では平滑コンデンサCh)の作用により、出力電圧Voの電圧値は即座に低下しない。このため、図3に例示した期間Xのように、ロジック電圧VDDがオフとなった以降、出力電圧Voの電位が十分に低下していない期間が生じる虞がある。すなわち、ロジック電圧VDDがオフの状態で出力電圧Voがオンの状態となるものである。
期間Xは、本例のように昇圧した出力電圧Voを用いる場合、平滑コンデンサへの蓄積電荷が大きくなるため長くなってしまう。すなわち、上記の不要電流がより発生し易くなる。
However, even when the output voltage Vo is turned off earlier than the logic voltage VDD as described above when the power supply is cut off, the smoothing capacitor provided in the output stage of the circuit that generates the output voltage Vo (the smoothing capacitor Ch in this example). Due to the action of ()), the voltage value of the output voltage Vo does not immediately decrease. Therefore, there is a possibility that a period during which the potential of the output voltage Vo is not sufficiently reduced after the logic voltage VDD is turned off, as in a period X illustrated in FIG. That is, the output voltage Vo is turned on while the logic voltage VDD is turned off.
When the boosted output voltage Vo is used as in this example, the period X becomes longer because the amount of charge stored in the smoothing capacitor increases. That is, the above unnecessary current is more easily generated.

ここで、不要電流が発生する原理及び発生箇所の例について図4乃至図6を参照して説明しておく。
図4は、アノードドライバ部25内の駆動回路構成例を示している。なお、図4では1つのアノードAnに対する駆動回路のみを抽出して示している。ここでは、該駆動回路の駆動対象であるアノードAnを「Anx」とし、アノードAnxの駆動に係る各種信号(値)や信号線の符号末尾に「x」を付記する。
Here, the principle of generation of the unnecessary current and an example of the generation position will be described with reference to FIGS.
FIG. 4 shows an example of a drive circuit configuration in the anode driver unit 25. In FIG. 4, only the drive circuit for one anode An is extracted and shown. Here, the anode An to be driven by the drive circuit is “Anx”, and various signals (values) related to the drive of the anode Anx and “x” are added to the end of the code of the signal line.

図示のようにアノードドライバ部25内の駆動回路は、ロジック回路25a、レベルシフト回路25b、及び出力バッファ25cを有する。ロジック回路25a及びレベルシフト回路25bには、動作電圧としてロジック電圧VDDが供給され、出力バッファ25cには動作電圧として出力電圧Voが供給される。   As illustrated, the drive circuit in the anode driver unit 25 includes a logic circuit 25a, a level shift circuit 25b, and an output buffer 25c. The logic circuit 25a and the level shift circuit 25b are supplied with a logic voltage VDD as an operation voltage, and the output buffer 25c is supplied with an output voltage Vo as an operation voltage.

ロジック回路25aは、例えばANDゲート回路として構成され、メモリ23よりアノードAnxについての点灯制御値Maxが入力されると共に、タイミング制御部24からの駆動タイミング信号Tmが入力され、出力信号Loxとして、両入力が「1」である場合に論理「1」を、それ以外の場合に論理「0」を表す信号を出力する。   The logic circuit 25a is configured as, for example, an AND gate circuit, receives the lighting control value Max for the anode Anx from the memory 23, receives the drive timing signal Tm from the timing control unit 24, and outputs both signals as the output signal Lox. When the input is "1", a signal representing logic "1" is outputted, otherwise, a signal representing logic "0" is outputted.

レベルシフト回路25bは、ロジック回路25aによる出力信号Loxについての反転機能を有すると共に、出力信号Loxの電圧値(Highレベル時の電圧値)を出力電圧Voの電圧値にシフト(変換)させる機能を有している。
図5に示すように、レベルシフト回路25bは、それぞれがロジック電圧VDDを動作電圧としロジック回路25aからの出力信号Loxを反転、非反転とした信号を得る反転増幅回路40、非反転増幅回路41と、反転増幅回路40の出力信号がゲートに供給され、ソースがグランドに接続されたNch(チャンネル)のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)によるスイッチング素子Q2と、非反転増幅回路41の出力信号がゲートに供給され、ソースがグランドに接続されたNchのMOSFETによるスイッチング素子Q4とを有している。これらスイッチング素子Q2、Q4は、出力信号LoxのHighレベル(「1」)とLowレベル(「0」)に応じて相補的に(交互に)オンされる。また、レベルシフト回路25bは、ゲートがスイッチング素子Q4のドレインに接続され、ドレインがスイッチング素子Q2のドレインと接続されたPchのMOSFETによるスイッチング素子Q1と、ゲートがスイッチング素子Q2のドレインに接続され、ドレインがスイッチング素子Q4のドレインと接続されたPchのMOSFETによるスイッチング素子Q3を有し、これらスイッチング素子Q1、Q3のソースにはそれぞれ出力電圧Voが動作電圧として供給されている。
これにより、スイッチング素子Q3とスイッチング素子Q4のドレイン同士の接続点に得られるレベルシフト回路25bの出力信号Lexとして、出力信号Loxと反転関係にあり且つHIghレベル時の電圧値が出力電圧Voの電圧値にシフトされた信号が得られる。すなわち、出力信号LoxがHighレベルのとき、スイッチング素子Q4にオン電圧が印加されることでスイッチング素子Q4とスイッチング素子Q1がオンとされ、またスイッチング素子Q2、Q3は共にオフであるため、出力信号LexとしてはLowレベルの信号が出力される。一方、出力信号LoxがLowレベルのときは、スイッチング素子Q2にオン電圧が印加されることでスイッチング素子Q2とスイッチング素子Q3がオンとされ、スイッチング素子Q4、Q1は共にオフとされるため、出力信号Lexとしては電圧値が出力電圧Voと同値によるHighレベルの信号が出力される。
The level shift circuit 25b has a function of inverting the output signal Lox by the logic circuit 25a and a function of shifting (converting) the voltage value of the output signal Lox (the voltage value at the time of the high level) to the voltage value of the output voltage Vo. Have.
As shown in FIG. 5, the level shift circuit 25b includes an inverting amplifier circuit 40 and a non-inverting amplifier circuit 41 that obtain a signal obtained by inverting and non-inverting the output signal Lox from the logic circuit 25a using the logic voltage VDD as an operating voltage. And a switching element Q2 composed of an Nch (channel) MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) whose gate is supplied with the output signal of the inverting amplifier circuit 40 and whose source is connected to the ground, and a non-inverting amplifier circuit 41. Is supplied to the gate, and the source is connected to the ground. These switching elements Q2 and Q4 are turned on complementarily (alternately) in accordance with the High level ("1") and the Low level ("0") of the output signal Lox. The level shift circuit 25b has a gate connected to the drain of the switching element Q4, a drain connected to the drain of the switching element Q2, a switching element Q1 of a Pch MOSFET connected to the drain of the switching element Q2, and a gate connected to the drain of the switching element Q2; The drain has a switching element Q3 of a Pch MOSFET connected to the drain of the switching element Q4, and the output voltage Vo is supplied as an operating voltage to the sources of the switching elements Q1 and Q3, respectively.
Thereby, as the output signal Lex of the level shift circuit 25b obtained at the connection point between the drains of the switching element Q3 and the switching element Q4, the output signal Vo has the inversion relationship with the output signal Lox and the voltage value at the time of the High level is the voltage of the output voltage Vo. A value shifted signal is obtained. That is, when the output signal Lox is at a high level, the switching element Q4 is turned on by applying an on-voltage to the switching element Q4, and the switching elements Q2 and Q3 are both turned off. A low-level signal is output as Lex. On the other hand, when the output signal Lox is at a low level, the switching element Q2 is turned on by applying an ON voltage to the switching element Q2, and the switching elements Q4 and Q1 are both turned off. As the signal Lex, a High-level signal having a voltage value equal to the output voltage Vo is output.

出力バッファ25cは、図6に示すようにソースに出力電圧Voが動作電圧として供給されるPchのMOSFETによるスイッチング素子Q5と、ドレインがスイッチング素子Q5のドレインと接続されソースがグランドに接続されたNchのMOSFETによるスイッチング素子Q6とによるプッシュプル回路で構成されている。スイッチング素子Q5、Q6のゲートにはレベルシフト回路25bからの出力信号Lexが入力され、これらスイッチング素子Q5、Q6は出力信号LexのHighレベルとLowレベルに応じて相補的にオンされる。これにより、プッシュプル回路の出力点(Q5とQ6のドレイン同士の接続点)には、出力信号LexがLowレベルのときは出力電圧Voと同値によるHighレベルとなり、出力信号LexがHighレベルのときはLowレベルとなる信号が得られ、該信号が信号線Saxを介してアノードAnxに供給される。   The output buffer 25c includes, as shown in FIG. 6, a switching element Q5 of a P-channel MOSFET whose source is supplied with the output voltage Vo as an operating voltage, and an Nch whose drain is connected to the drain of the switching element Q5 and whose source is connected to the ground. And a push-pull circuit formed by a switching element Q6 of a MOSFET. The output signal Lex from the level shift circuit 25b is input to the gates of the switching elements Q5 and Q6, and these switching elements Q5 and Q6 are turned on complementarily according to the High level and Low level of the output signal Lex. As a result, at the output point of the push-pull circuit (the connection point between the drains of Q5 and Q6), when the output signal Lex is at the Low level, the output voltage Vo is at the High level due to the same value, and when the output signal Lex is at the High level. Obtains a signal of a low level, and the signal is supplied to the anode Anx via the signal line Sax.

上記のようなアノードドライバ部25において、ロジック電圧VDDがオフとされた(立ち下げられた)状態では、図5に示すレベルシフト回路25bにおいては、スイッチング素子Q2、Q4の駆動制御信号である反転増幅回路40、非反転増幅回路41の出力信号の電圧値がそれぞれ不定な状態となる。このように反転増幅回路40、非反転増幅回路41の出力信号の電圧値がそれぞれ不定な状態において出力電圧Voが完全にオフされていないと、スイッチング素子Q1〜Q4の全てがハーフオン状態とされてしまう可能性がある。
また、このようにスイッチング素子Q1〜Q4がハーフオン状態となると、レベルシフト回路25bの出力信号Lex、すなわち図6に示す出力バッファ25cへの入力信号の電圧値も不定な状態となり、これに伴い出力バッファ25cのスイッチング素子Q5、Q6の双方がハーフオン状態とされる虞がある。
In the state where the logic voltage VDD is turned off (falled) in the anode driver section 25 as described above, in the level shift circuit 25b shown in FIG. 5, the inversion which is the drive control signal of the switching elements Q2 and Q4 is performed. The voltage values of the output signals of the amplifier circuit 40 and the non-inverting amplifier circuit 41 become indefinite, respectively. If the output voltage Vo is not completely turned off in the state where the voltage values of the output signals of the inverting amplifier circuit 40 and the non-inverting amplifier circuit 41 are indefinite, all of the switching elements Q1 to Q4 are set to the half-on state. May be lost.
When the switching elements Q1 to Q4 are in the half-on state, the output signal Lex of the level shift circuit 25b, that is, the voltage value of the input signal to the output buffer 25c shown in FIG. There is a risk that both switching elements Q5 and Q6 of buffer 25c may be in a half-on state.

上記のようにレベルシフト回路25bや出力バッファ25cでは、出力電圧Voが完全にオフされていない状況下でロジック電圧VDDが立ち下げられると、スイッチング素子Q1〜Q4、スイッチング素子Q5、Q6がそれぞれ同時にオン状態となる虞がある。そして、このようにスイッチング素子Q1〜Q4、スイッチング素子Q5、Q6が同時にオンされた状態で出力電圧Voが完全にオフされていないと、図5、図6にそれぞれ矢印Kと示す方向に貫通電流が流れてしまう。この貫通電流によって、スイッチング素子Q1〜Q6が劣化や故障を来す虞があり、また、アノードAnの瞬間的な誤点灯を生じさせる虞もある。   As described above, in the level shift circuit 25b and the output buffer 25c, when the logic voltage VDD falls when the output voltage Vo is not completely turned off, the switching elements Q1 to Q4 and the switching elements Q5 and Q6 simultaneously There is a possibility that it will be turned on. If the output voltage Vo is not completely turned off while the switching elements Q1 to Q4 and the switching elements Q5 and Q6 are turned on at the same time, the through current flows in the directions indicated by arrows K in FIGS. Flows. This through current may cause the switching elements Q1 to Q6 to deteriorate or fail, and may also cause instantaneous erroneous lighting of the anode An.

このため本実施の形態では、以下で説明する電源停止制御により、上記のような不要電流としての貫通電流の発生防止を図り、アノードドライバ部25におけるスイッチング素子の劣化や故障の防止を図ることで、回路安全性の向上を図ると共に、貫通電流が流れることに伴うアノードAnの誤点灯防止を図る。   For this reason, in the present embodiment, the power supply stop control described below prevents the occurrence of the through current as the unnecessary current as described above, and prevents the deterioration and failure of the switching element in the anode driver unit 25. In addition, the safety of the circuit is improved, and the false lighting of the anode An due to the flow of the through current is prevented.

以下、図7のフローチャートを参照し、電源制御部29が行う電源停止制御の制御例Iについて説明する。
先ず、電源制御部29はステップS101で、パワーオフを待機する。すなわち、上述した電源通知信号Siによってマイコン101から電源遮断が通知されるまで待機する。
Hereinafter, a control example I of the power stop control performed by the power control unit 29 will be described with reference to a flowchart of FIG.
First, in step S101, the power supply control unit 29 waits for power-off. That is, it waits until the microcomputer 101 notifies the microcomputer 101 of the power shutdown by the power notification signal Si described above.

続くステップS102で電源制御部29は、アノードAnをオフさせる。すなわち、全てのアノードAnの駆動を停止状態とする。具体的に、本例の電源制御部29は、メモリ23におけるアノードAnごとの各アドレスに値「0」(つまり「非点灯」を表す点灯制御値)が書き込まれるように制御する。   In the following step S102, the power supply control unit 29 turns off the anode An. That is, the driving of all the anodes An is stopped. Specifically, the power supply control unit 29 of the present example controls so that a value “0” (that is, a lighting control value representing “non-lighting”) is written to each address in the memory 23 for each anode An.

ステップS102でアノードをオフしたことに応じ、電源制御部29はステップS103で一定時間が経過するまで待機する。具体的に本例では、ステップS101の通知があってから1秒間が経過するまで待機する。   In response to turning off the anode in step S102, the power supply control unit 29 waits until a certain time has elapsed in step S103. Specifically, in this example, the process waits until one second elapses after the notification of step S101.

一定時間が経過したら、電源制御部29はステップS104で、グリッドスキャンをオフさせる。すなわち、タイミング制御部24に対し、グリッドドライバ部26によるグリッドGrのスキャンを停止させるための制御信号を出力する。   After the elapse of the predetermined time, the power supply control unit 29 turns off the grid scan in step S104. That is, a control signal for stopping the scan of the grid Gr by the grid driver unit 26 is output to the timing control unit 24.

ここで、前述のようにマイコン101は、電源遮断操作が行われたことに応じ入力電圧VINの生成動作の停止制御を行うと共に、これと略同時に電源通知信号Siにより電源遮断の通知を電源制御部29に行っている。
そして、電源制御部29は、上記のように電源通知信号Siによる電源遮断の通知を受けてから一定時間経過後にグリッドのスキャン停止制御を行っている。つまりこれは、出力電圧Voの停止制御から一定時間経過後にグリッドの駆動を停止させていることに相当する。
Here, as described above, the microcomputer 101 performs the stop control of the generation operation of the input voltage VIN in response to the power-off operation being performed, and at the same time, the power-off notification by the power-on notification signal Si. Go to section 29.
Then, the power supply control unit 29 performs the scan stop control of the grid after a lapse of a predetermined time after receiving the notification of the power shutdown by the power notification signal Si as described above. In other words, this corresponds to stopping the driving of the grid after a lapse of a predetermined time from the stop control of the output voltage Vo.

また、前述のようにマイコン101は、入力電圧VINの停止制御を行ってから一定時間経過に応じてロジック電圧VDDの停止制御を行っている。換言すれば、電源通知信号Siによる電源制御部29への電源遮断通知と略同タイミングから一定時間が経過したことに応じてロジック電圧VDDの停止制御を行っている。
ここで、本例では、マイコン101がロジック電圧VDDの停止制御まで待機する上記の「一定時間」は、電源制御部29がステップS103で待機する「一定時間」よりも僅かに長くされている。このため、ロジック電圧VDDの停止制御は、電源制御部29によるグリッドのスキャンが停止された後に実行される。つまり換言すれば、電源制御部29は、ロジック電圧VDDの停止制御が行われる前にグリッドのスキャンを停止させているものである。
Further, as described above, the microcomputer 101 performs the stop control of the logic voltage VDD according to the elapse of a predetermined time after performing the stop control of the input voltage VIN. In other words, the stop control of the logic voltage VDD is performed in response to a lapse of a predetermined time from substantially the same timing as the power shutdown notification to the power control unit 29 by the power notification signal Si.
Here, in the present example, the above-mentioned “constant time” during which the microcomputer 101 waits until the control of stopping the logic voltage VDD is slightly longer than the “fixed time” during which the power supply control unit 29 waits in step S103. Therefore, the stop control of the logic voltage VDD is executed after the grid scan by the power supply control unit 29 is stopped. In other words, in other words, the power supply control unit 29 stops the scan of the grid before the stop control of the logic voltage VDD is performed.

上記のように実施の形態の電源停止制御では、例えばユーザによる電源遮断操作等、所定の電源遮断条件の成立に応じて出力電圧Vo、ロジック電圧VDDの順で電圧生成動作の停止制御が行われる。そして、このようなオフシーケンスにおいて、電源制御部29は、
出力電圧Voの停止制御が行われた後においてもグリッドの駆動を継続させている。
これにより、出力電圧Voの停止制御後、出力電圧Vo用の出力コンデンサ(平滑コンデンサCh)における蓄積電荷がグリッドGrを介して放電される。
従って、出力電圧Voの停止制御後に出力電圧Voの電圧値を速やかに低下させることができ、蛍光表示管1の電源遮断時において駆動回路に不要電流が流れることの防止を図り、アノード誤点灯の防止及び回路安全性の向上を図ることができる。
As described above, in the power stop control according to the embodiment, the stop control of the voltage generation operation is performed in the order of the output voltage Vo and the logic voltage VDD in accordance with satisfaction of a predetermined power cutoff condition such as a power cutoff operation by a user. . Then, in such an off sequence, the power supply control unit 29
Even after the stop control of the output voltage Vo is performed, the driving of the grid is continued.
Thus, after the stop control of the output voltage Vo, the accumulated charge in the output capacitor (smoothing capacitor Ch) for the output voltage Vo is discharged via the grid Gr.
Therefore, the voltage value of the output voltage Vo can be quickly reduced after the stop control of the output voltage Vo, and an unnecessary current can be prevented from flowing through the drive circuit when the power supply of the fluorescent display tube 1 is cut off, so that erroneous anode lighting is prevented. Thus, prevention and improvement of circuit safety can be achieved.

また、本実施の形態では、出力電圧Voの停止制御後、ロジック電圧VDDの停止制御が行われる前にグリッドGrの駆動を停止させている。これにより、グリッドGrの駆動が停止される前にロジック電圧VDDが停止されることの防止が図られる。
従って、グリッドドライバ部26における駆動回路の安全性向上が図られる。
In the present embodiment, after the stop control of the output voltage Vo, the driving of the grid Gr is stopped before the stop control of the logic voltage VDD is performed. This prevents the logic voltage VDD from being stopped before the driving of the grid Gr is stopped.
Therefore, the safety of the driving circuit in the grid driver unit 26 is improved.

また、実施の形態の電源停止制御では、出力電圧Voの停止制御から一定時間経過後にグリッドGrの駆動を停止させている。
これにより、グリッドGrを介した放電期間は固定期間とされ、従って、グリッドGrの駆動停止制御に係る回路は、或る固定の期間の経過を待機するという簡易な構成により実現することができる。
In the power supply stop control of the embodiment, the driving of the grid Gr is stopped after a lapse of a predetermined time from the stop control of the output voltage Vo.
As a result, the discharge period via the grid Gr is a fixed period, and therefore, the circuit related to the drive stop control of the grid Gr can be realized by a simple configuration in which a certain fixed period is awaited.

ここで、本例では、ステップS102で予めアノードAnをオフとしている、すなわち電源遮断条件の成立に応じて予めアノードAnをオフとしているが、これにより、グリッドGrを介した出力電圧Voの放電に伴いアノードAnが誤点灯されてしまうことの防止が図られる。
電源遮断時にアノードAnが誤点灯することは表示品質の面で望ましくなく、従って上記アノードAnのオフ制御は表示品質の向上に繋がる。
Here, in the present example, the anode An is turned off in advance in step S102, that is, the anode An is turned off in advance in accordance with the establishment of the power-off condition. However, the discharge of the output voltage Vo via the grid Gr is prevented. Accordingly, it is possible to prevent the anode An from being erroneously turned on.
It is not desirable from the viewpoint of display quality that the anode An is erroneously turned on when the power is cut off. Therefore, the off control of the anode An leads to improvement in display quality.

図8は、実施の形態の電源停止制御による効果を説明するための図であり、図8Aは実施の形態の電源停止制御を行わない場合(出力電圧Voのオフ後にロジック電圧VDDをオフするシーケンス制御のみの場合)、図8Bは実施の形態の電源停止制御を行った場合の電源遮断時における出力電圧Voの変化特性をそれぞれ表す。   FIG. 8 is a diagram for explaining the effect of the power supply stop control of the embodiment. FIG. 8A shows a case where the power supply stop control of the embodiment is not performed (a sequence of turning off the logic voltage VDD after the output voltage Vo is turned off). FIG. 8B shows the change characteristics of the output voltage Vo when the power is turned off when the power stop control according to the embodiment is performed.

これら図8A、図8Bでは、図中に「t1」と示す出力電圧Voの停止制御タイミングから、出力電圧Voの電圧値がロジック電圧VDDの電圧値よりも低い所定の閾値Thを下回るまでの期間をそれぞれ「S1」「S2」と表している。
これら期間S1、S2の比較より、実施の形態の電源停止制御によれば、出力電圧Voの電圧値を駆動回路におけるスイッチング素子の劣化や故障防止を図る上で十分に低いレベルまで低下させるにあたり、その所要時間を大幅に短縮化することができる。
8A and 8B, the period from the stop control timing of the output voltage Vo indicated by “t1” in the figures to the time when the voltage value of the output voltage Vo falls below a predetermined threshold Th lower than the voltage value of the logic voltage VDD. Are represented as “S1” and “S2”, respectively.
According to the comparison between these periods S1 and S2, according to the power supply stop control of the embodiment, in lowering the voltage value of the output voltage Vo to a level sufficiently low to prevent the deterioration and failure of the switching element in the drive circuit, The required time can be greatly reduced.

[2-2.制御例II]

上記の制御例Iでは、グリッドGrを介した放電の期間を固定期間とする例を挙げたが、制御例IIは、出力電圧Voの検出値に基づいてグリッドGrの駆動停止タイミングを制御するものである。
[2-2. Control example II]

In the above control example I, an example is given in which the period of the discharge via the grid Gr is a fixed period. However, in the control example II, the drive stop timing of the grid Gr is controlled based on the detected value of the output voltage Vo. It is.

図9は、制御例IIとしての電源停止制御を実現するための表示ユニット100Aの構成例を示した図である。
なお、以下の説明において、既に説明済みとなった部分と同様となる部分については同一の符号、ステップ番号を付して説明を省略する。
FIG. 9 is a diagram illustrating a configuration example of a display unit 100A for implementing power stop control as control example II.
In the following description, the same parts as those already described are denoted by the same reference numerals and step numbers, and description thereof will be omitted.

図示するように表示ユニット100Aは、蛍光表示管1に代えて蛍光表示管1Aが設けられると共に、マイコン101に代えてマイコン101Aが設けられている。
蛍光表示管1Aは、集積回路装置2に代えて集積回路装置2Aを備えると共に、電源制御端子Tp、及び検出部30が追加された点が蛍光表示管1と異なる。蛍光表示管1Aは、コントローラ2aに代えてコントローラ2aAを備えており、コントローラ2aは電源制御部29に代えて電源制御部29Aを備えている。
As shown in the figure, the display unit 100A includes a fluorescent display tube 1A instead of the fluorescent display tube 1, and a microcomputer 101A instead of the microcomputer 101.
The fluorescent display tube 1A includes an integrated circuit device 2A instead of the integrated circuit device 2, and is different from the fluorescent display tube 1 in that a power supply control terminal Tp and a detection unit 30 are added. The fluorescent display tube 1A includes a controller 2aA instead of the controller 2a, and the controller 2a includes a power control unit 29A instead of the power control unit 29.

電源制御端子Tpは、電源制御部29Aがマイコン101A側に電源制御信号Spを出力するための端子とされる。電源制御信号Spは、マイコン101A側に少なくとも入力電圧VINのオフタイミングを指示するための信号とされる。   The power control terminal Tp is a terminal for the power control unit 29A to output a power control signal Sp to the microcomputer 101A side. The power supply control signal Sp is a signal for instructing the microcomputer 101A side at least to turn off the input voltage VIN.

マイコン101Aは、電源遮断条件の成立に応じて入力電圧VINの停止制御を行った際は、マイコン101のように一定時間経過に応じてロジック電圧VDDの停止制御を行うのではなく、電源制御部29Aからの電源制御信号Spにより指示されるタイミングでロジック電圧VDDの停止制御を行う。   When the microcomputer 101A performs the stop control of the input voltage VIN in accordance with the satisfaction of the power supply cutoff condition, the microcomputer 101A does not perform the stop control of the logic voltage VDD in accordance with the elapse of a predetermined time as in the case of the microcomputer 101. The stop control of the logic voltage VDD is performed at the timing specified by the power supply control signal Sp from 29A.

検出部30は、出力電圧Voの電圧値を検出する。検出部30による出力電圧Voの検出値は電源制御部29Aに入力される。   The detection unit 30 detects a voltage value of the output voltage Vo. The detection value of the output voltage Vo by the detection unit 30 is input to the power control unit 29A.

図10は、電源制御部29Aが行う制御例IIとしての電源停止制御の手順を示したフローチャートである。
先の図7と比較して分かるように、制御例IIにおける電源制御部29Aは、ステップS102でアノードAnをオフさせたことに応じて、ステップS201で出力電圧Voの電圧値(検出部30による検出値)が閾値Thを下回るまで待機する。
出力電圧Voの電圧値が閾値Thを下回れば、電源制御部29AはステップS104でグリッドスキャンをオフさせる。その上で、電源制御部29Aは、ステップS202でロジック電圧VDDをオフさせる。すなわち、電源制御信号Spによりマイコン101Aに対しロジック電圧VDDの停止制御を行うように指示を出す。これにより、電源回路102によるロジック電圧VDDの生成動作が停止される。
FIG. 10 is a flowchart illustrating a procedure of power stop control as control example II performed by the power control unit 29A.
As can be seen from a comparison with FIG. 7, the power supply control unit 29A in the control example II responds to turning off the anode An in step S102, and in step S201, determines the voltage value of the output voltage Vo (by the detection unit 30). Wait until the detected value falls below the threshold Th.
If the voltage value of the output voltage Vo is lower than the threshold Th, the power supply control unit 29A turns off the grid scan in step S104. Then, the power supply control unit 29A turns off the logic voltage VDD in step S202. That is, the microcomputer 101A is instructed by the power supply control signal Sp to perform stop control of the logic voltage VDD. Thus, the operation of generating the logic voltage VDD by the power supply circuit 102 is stopped.

上記のように制御例IIにおける電源制御部29Aは、出力電圧Voの検出値に基づいてグリッドGrの駆動停止タイミングを制御している。
これにより、例えば経年変化等によりグリッドGrを介した放電特性が変化した場合であっても、出力電圧Voの電圧値が十分に低下するまで放電を停止させないことが可能とされる。従って、電源遮断時において駆動回路に不要電流が流れることの防止効果を高めることができ、アノード誤点灯の防止効果及び回路安全性のさらなる向上を図ることができる。
As described above, the power supply control unit 29A in the control example II controls the drive stop timing of the grid Gr based on the detected value of the output voltage Vo.
Thus, even when the discharge characteristics via the grid Gr change due to, for example, aging, the discharge can be prevented from being stopped until the voltage value of the output voltage Vo is sufficiently reduced. Therefore, the effect of preventing unnecessary current from flowing to the drive circuit when the power is cut off can be enhanced, and the effect of preventing erroneous anode lighting and the circuit safety can be further improved.

<3.蛍光表示管の構成に係る変形例>

上記では、実施の形態の電源停止制御を行う制御主体(「制御部」)がアノードやグリッドの駆動回路を内蔵するICに設けられた例を挙げたが、該制御部は、蛍光表示管内において、駆動回路を内蔵するICの外部に対して設けることもできる。
<3. Modification Example of Configuration of Fluorescent Display Tube>

In the above description, an example has been given in which the control entity (the “control unit”) for performing power supply stop control according to the embodiment is provided in an IC having a drive circuit for the anode and the grid, but the control unit is provided inside the fluorescent display tube. , Can be provided outside the IC having the driving circuit therein.

或いは、制御部は、蛍光表示管の外部に設けることもできる。すなわち、制御部は少なくとも蛍光表示管を備えた表示装置内に設けられていればよい。   Alternatively, the control unit can be provided outside the fluorescent display tube. That is, the control unit may be provided at least in a display device having a fluorescent display tube.

例えば、図11では、電源制御部29を含むコントローラ2aが蛍光表示管の外部に設けられた表示ユニット100Bの構成例を示している。この場合における蛍光表示管1Bには、図1に示した集積回路装置2から昇圧部20とコントローラ2aとが省略された構成による集積回路装置2Bが設けられる。この場合は、電源回路102に代えて昇圧機能を有する電源回路102Aが設けられ、出力電圧Voは電源回路102Aが生成する。
なお、集積回路装置2Bが昇圧部20を備える等、蛍光表示管1Bに昇圧部を備えた構成とすることも勿論可能である。
For example, FIG. 11 shows a configuration example of a display unit 100B in which the controller 2a including the power supply control unit 29 is provided outside the fluorescent display tube. In this case, the fluorescent display tube 1B is provided with an integrated circuit device 2B having a configuration in which the booster 20 and the controller 2a are omitted from the integrated circuit device 2 shown in FIG. In this case, a power supply circuit 102A having a boosting function is provided instead of the power supply circuit 102, and the output voltage Vo is generated by the power supply circuit 102A.
Note that it is of course possible to adopt a configuration in which the fluorescent display tube 1B is provided with a boosting unit, such as the integrated circuit device 2B having the boosting unit 20.

また、図12は、アノードドライバ部25及びグリッドドライバ部26が外付けとされたタイプの蛍光表示管1Cを備えた表示ユニット100Cの構成例を示している。この場合、コントローラ2aも蛍光表示管1C外部に設けられる。   FIG. 12 shows a configuration example of a display unit 100C including a fluorescent display tube 1C of a type in which the anode driver unit 25 and the grid driver unit 26 are externally attached. In this case, the controller 2a is also provided outside the fluorescent display tube 1C.

なお、実施の形態としての電源停止制御を行う制御部は、マイコン101とすることも可能である。その場合、コントローラ2aにおける電源制御部29(又は29A)は省略される。
Note that the control unit that performs the power stop control according to the embodiment may be the microcomputer 101. In that case, the power supply control unit 29 (or 29A) in the controller 2a is omitted.

<4.実施の形態のまとめ>

上記のように実施の形態の集積回路装置(2又は2A)は、電子を放出するフィラメント(Fi)と、電子の移動を制御するアノード電極上に蛍光体が形成されたアノード(An)と、アノードとフィラメントとの間に配置された電極であるグリッド(Gr)と、アノード及びグリッドの駆動制御を行う集積回路装置と、を備えた蛍光表示管における集積回路装置であって、第一電圧(ロジック電圧VDD)により動作し、第一電圧よりも高圧な第二電圧(出力電圧Vo)をアノードに対し駆動電圧として印加するアノード駆動部(アノードドライバ部25)と、第二電圧をグリッドに対し駆動電圧として印加するグリッド駆動部(グリッドドライバ部26)と、電源遮断条件の成立に応じて第二電圧の電圧生成動作の停止制御が行われた後においてもグリッド駆動部によるグリッドの駆動を継続させる制御部(電源制御部29又は29A)と、を備えている。
<4. Summary of Embodiment>

As described above, the integrated circuit device (2 or 2A) of the embodiment includes a filament (Fi) that emits electrons, an anode (An) in which a phosphor is formed on an anode electrode that controls the movement of electrons, and An integrated circuit device in a fluorescent display tube comprising: a grid (Gr), which is an electrode disposed between an anode and a filament; and an integrated circuit device that controls driving of the anode and the grid, wherein the first voltage ( A second voltage (output voltage Vo) higher than the first voltage and applied to the anode as a driving voltage, and an anode driver (anode driver 25) that operates with the logic voltage VDD) and applies the second voltage to the grid. After the grid driving unit (grid driver unit 26) that applies the driving voltage and the stop control of the voltage generation operation of the second voltage are performed according to the satisfaction of the power-off condition Oite also includes control unit to continue driving of the grid by the grid driving unit and the (power control unit 29 or 29A), a.

これにより、第二電圧の停止制御後、第二電圧用の出力コンデンサにおける蓄積電荷がグリッドを介して放電される。
従って、第二電圧の停止制御後に第二電圧値を速やかに低下させることができ、電源遮断時において駆動回路に不要電流が流れることの防止を図り、アノード誤点灯の防止及び回路安全性の向上を図ることができる。
Thus, after the stop control of the second voltage, the accumulated charge in the output capacitor for the second voltage is discharged through the grid.
Therefore, the second voltage value can be rapidly reduced after the stop control of the second voltage, preventing unnecessary current from flowing to the drive circuit when the power is shut off, preventing erroneous anode lighting and improving circuit safety. Can be achieved.

また、実施の形態の集積回路装置においては、制御部は、第二電圧の停止制御後、第一電圧の電圧生成動作の停止制御が行われる前にグリッドの駆動を停止させている。   Further, in the integrated circuit device according to the embodiment, the control unit stops the driving of the grid after the stop control of the second voltage and before the stop control of the voltage generation operation of the first voltage.

これにより、グリッドの駆動が停止される前に第一電圧が停止されることの防止が図られる。
従って、グリッド駆動部における駆動回路の安全性向上を図ることができる。
This prevents the first voltage from being stopped before the driving of the grid is stopped.
Therefore, the safety of the driving circuit in the grid driving unit can be improved.

さらに、実施の形態の集積回路装置においては、制御部は、電源遮断条件の成立に応じてアノード駆動部によるアノードの駆動を停止させている。   Further, in the integrated circuit device according to the embodiment, the control unit stops driving of the anode by the anode driving unit in accordance with satisfaction of the power supply cutoff condition.

これにより、グリッドを介した放電に伴いアノードが点灯してしまうことの防止が図られる。
従って、電源遮断時におけるアノードの誤点灯を強固に防止でき、表示品質の向上を図ることができる。
As a result, it is possible to prevent the anode from lighting due to the discharge through the grid.
Therefore, erroneous lighting of the anode when the power is shut off can be firmly prevented, and the display quality can be improved.

さらにまた、実施の形態の集積回路装置においては、制御部(電源制御部29)は、第二電圧の停止制御から一定時間経過後にグリッドの駆動を停止させている。   Furthermore, in the integrated circuit device according to the embodiment, the control unit (power supply control unit 29) stops driving the grid after a lapse of a fixed time from the stop control of the second voltage.

これにより、グリッドを介した放電期間は固定期間とされる。
従って、グリッドの駆動停止制御に係る回路を簡易な構成により実現することができる。
Thus, the discharge period through the grid is a fixed period.
Therefore, a circuit related to the grid drive stop control can be realized with a simple configuration.

また、実施の形態の集積回路装置においては、制御部(電源制御部29A)は、第二電圧の検出値に基づいてグリッドの駆動停止タイミングを制御している。   In the integrated circuit device according to the embodiment, the control unit (power supply control unit 29A) controls the grid drive stop timing based on the detected value of the second voltage.

これにより、経年変化等によりグリッドを介した放電特性が変化した場合であっても、第二電圧値が十分に低下するまで放電を停止させないことが可能とされる。
従って、電源遮断時において駆動回路に不要電流が流れることの防止効果を高めることができ、アノード誤点灯の防止効果及び回路安全性のさらなる向上を図ることができる。
Thus, even when the discharge characteristics via the grid change due to aging or the like, it is possible to prevent the discharge from being stopped until the second voltage value is sufficiently reduced.
Therefore, the effect of preventing unnecessary current from flowing to the drive circuit when the power is cut off can be enhanced, and the effect of preventing erroneous anode lighting and the circuit safety can be further improved.

また、実施の形態の蛍光表示管(1又は1A)は、電子を放出するフィラメントと、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、アノードとフィラメントとの間に配置された電極であるグリッドと、第一電圧により動作し、第一電圧よりも高圧な第二電圧をアノードに対し駆動電圧として印加するアノード駆動部と、第二電圧をグリッドに対し駆動電圧として印加するグリッド駆動部と、電源遮断条件の成立に応じて第二電圧の電圧生成動作の停止制御が行われた後においてもグリッド駆動部によるグリッドの駆動を継続させる制御部と、を備えている。   In addition, the fluorescent display tube (1 or 1A) of the embodiment is provided with a filament for emitting electrons, an anode having a phosphor formed on an anode electrode for controlling the movement of electrons, and an anode and a filament. An anode driving unit that operates with the first voltage, applies a second voltage higher than the first voltage to the anode as a driving voltage, and applies the second voltage as a driving voltage to the grid. And a control unit for continuing the driving of the grid by the grid driving unit even after the stop control of the voltage generation operation of the second voltage is performed in accordance with the establishment of the power cutoff condition.

また、実施の形態の表示装置(表示ユニット100、100A、100B、又は100C)は、電子を放出するフィラメントと、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、アノードとフィラメントとの間に配置された電極であるグリッドと、を少なくとも有する蛍光表示管(1、1A、1B、又は1C)と、第一電圧により動作し、第一電圧よりも高圧な第二電圧をアノードに対し駆動電圧として印加するアノード駆動部と、第二電圧をグリッドに対し駆動電圧として印加するグリッド駆動部と、電源遮断条件の成立に応じて、第二電圧、第一電圧の順で電圧生成動作の停止制御を行うと共に、第二電圧の停止制御後においてもグリッド駆動部によるグリッドの駆動を継続させる制御部(電源制御部29並びにマイコン101、又は電源制御部29A並びにマイコン101A)と、を備えている。   Further, the display device (display unit 100, 100A, 100B, or 100C) of the embodiment includes a filament that emits electrons, an anode in which a phosphor is formed on an anode electrode that controls the movement of electrons, and an anode. A fluorescent display tube (1, 1A, 1B, or 1C) having at least a grid that is an electrode disposed between the filament and a filament; and a second voltage that is operated by the first voltage and that is higher than the first voltage. An anode driver for applying a drive voltage to the anode, a grid driver for applying the second voltage as a drive voltage to the grid, and a voltage in the order of the second voltage and the first voltage in accordance with the establishment of the power-off condition A control unit (the power supply control unit 29 and the power supply control unit 29) that performs the stop control of the generation operation and continues the driving of the grid by the grid drive unit even after the stop control of the second voltage. Icons 101, or the power supply control unit 29A and the microcomputer 101A), and a.

これら実施の形態の蛍光表示管、表示装置によっても、上記した実施の形態の集積回路装置と同様の作用及び効果が得られる。
With the fluorescent display tube and the display device of these embodiments, the same operation and effect as those of the integrated circuit device of the above-described embodiment can be obtained.

<5.その他変形例>

以上、本発明の実施の形態について説明してきたが、本発明はこれまでで説明した具体例に限定されるべきものではない。
例えば、上記では、チャージポンプコンデンサを二つ設ける(つまり略3倍の昇圧を行う)場合に本発明を適用する例を挙げたが、本発明はチャージポンプコンデンサが一つとされる場合、或いは3以上とされる場合にも好適に適用することができる。
<5. Other Modifications>

The embodiments of the present invention have been described above, but the present invention is not limited to the specific examples described above.
For example, in the above description, an example in which the present invention is applied to the case where two charge pump capacitors are provided (that is, boosting of about three times is performed) has been described. The present invention can be suitably applied to the case described above.

また、本発明は、CIG−VFD以外のVFDにも好適に適用することができる。   Further, the present invention can be suitably applied to VFDs other than the CIG-VFD.

1、1A、1B、1C 蛍光表示管、An アノード、Fi フィラメント、Gr グリッド、2、2A、 集積回路装置、2a、2aA コントローラ、3 表示部、20 昇圧部、25 アノードドライバ部、25a ロジック回路、25b レベルシフト回路25b、25c 出力バッファ、26 グリッドドライバ部、27 アノード端子部、28 グリッド端子部、29、29A 電源制御部、30 検出部、Q1〜Q4、Q5、Q6 スイッチング素子、VDD ロジック電圧、Vo 出力電圧、Ma1〜Man 点灯制御値、Tm 駆動タイミング信号、Sa1〜San 信号線、Si 電源通知信号、Sp 電源制御信号、100、100A、100B、100C 表示ユニット、101 マイコン、102、102A 電源回路、Ti 電源通知端子、Tp 電源制御端子   1, 1A, 1B, 1C Fluorescent display tube, An anode, Fi filament, Gr grid, 2, 2A, integrated circuit device, 2a, 2aA controller, 3 display unit, 20 booster unit, 25 anode driver unit, 25a logic circuit, 25b level shift circuit 25b, 25c output buffer, 26 grid driver section, 27 anode terminal section, 28 grid terminal section, 29, 29A power supply control section, 30 detection section, Q1-Q4, Q5, Q6 switching element, VDD logic voltage, Vo output voltage, Ma1-Man lighting control value, Tm drive timing signal, Sa1-San signal line, Si power notification signal, Sp power control signal, 100, 100A, 100B, 100C display unit, 101 microcomputer, 102, 102A power circuit , Ti power supply Knowledge terminal, Tp power control terminal

Claims (7)

電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、前記アノード及び前記グリッドの駆動制御を行う集積回路装置と、を備えた蛍光表示管における前記集積回路装置であって、
第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、
前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、
前記第一電圧と前記第二電圧の電圧生成動作の停止制御について、前記第二電圧、前記第一電圧の順で前記停止制御が行われる場合において、前記グリッド駆動部による前記グリッドの駆動を前記第二電圧の前記停止制御後、前記第一電圧の前記停止制御が行われる前まで継続させる制御部と、を備える
集積回路装置。
A filament that emits electrons, an anode in which a phosphor is formed on an anode electrode that controls the movement of the electrons, a grid that is an electrode disposed between the anode and the filament, the anode and the grid An integrated circuit device that performs drive control of the integrated circuit device in a fluorescent display tube comprising:
An anode driving unit that operates with a first voltage and applies a second voltage higher than the first voltage to the anode as a driving voltage;
A grid driving unit that applies the second voltage to the grid as a driving voltage,
For the stop control of the voltage generation operation of the first voltage and the second voltage, when the stop control is performed in the order of the second voltage and the first voltage, the driving of the grid by the grid driving unit is A control unit that continues after the stop control of the second voltage until before the stop control of the first voltage is performed.
前記制御部は、
前記第二電圧の前記停止制御が行われると判定したことに応じて前記アノード駆動部による前記アノードの駆動を停止させる
請求項1に記載の集積回路装置。
The control unit includes:
The integrated circuit device according to claim 1, wherein the drive of the anode by the anode drive unit is stopped in response to determining that the stop control of the second voltage is performed .
前記制御部は、
前記第二電圧の前記停止制御から一定時間経過後に前記グリッドの駆動を停止させる
請求項1又は請求項2に記載の集積回路装置。
The control unit includes:
The integrated circuit device according to claim 1, wherein the driving of the grid is stopped after a lapse of a predetermined time from the stop control of the second voltage.
前記制御部は、
前記第二電圧の検出値に基づいて前記グリッドの駆動停止タイミングを制御する
請求項1又は請求項2に記載の集積回路装置。
The control unit includes:
The integrated circuit device according to claim 1, wherein the drive stop timing of the grid is controlled based on a detected value of the second voltage.
電子を放出するフィラメントと、
前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、
前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、
第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、
前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、
前記第一電圧と前記第二電圧の電圧生成動作の停止制御について、前記第二電圧、前記第一電圧の順で前記停止制御が行われる場合において、前記グリッド駆動部による前記グリッドの駆動を前記第二電圧の前記停止制御後、前記第一電圧の前記停止制御が行われる前まで継続させる制御部と、を備える
蛍光表示管。
A filament for emitting electrons,
An anode in which a phosphor is formed on an anode electrode for controlling the movement of the electrons,
A grid that is an electrode disposed between the anode and the filament;
An anode driving unit that operates with a first voltage and applies a second voltage higher than the first voltage to the anode as a driving voltage;
A grid driving unit that applies the second voltage to the grid as a driving voltage,
For the stop control of the voltage generation operation of the first voltage and the second voltage, when the stop control is performed in the order of the second voltage and the first voltage, the driving of the grid by the grid driving unit is A control unit configured to continue after the stop control of the second voltage and before the stop control of the first voltage is performed.
電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、を少なくとも有する蛍光表示管と、
第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、
前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、
前記第一電圧と前記第二電圧の電圧生成動作の停止制御について、前記第二電圧、前記第一電圧の順で前記停止制御を行うと共に、前記グリッド駆動部による前記グリッドの駆動を前記第二電圧の前記停止制御後、前記第一電圧の前記停止制御が行われる前まで継続させる制御部と、を備える
表示装置。
A fluorescent display having at least a filament that emits electrons, an anode in which a phosphor is formed on an anode electrode that controls the movement of the electrons, and a grid that is an electrode disposed between the anode and the filament. Tubes and
An anode driving unit that operates with a first voltage and applies a second voltage higher than the first voltage to the anode as a driving voltage;
A grid driving unit that applies the second voltage to the grid as a driving voltage,
Regarding the stop control of the voltage generation operation of the first voltage and the second voltage, the stop control is performed in the order of the second voltage and the first voltage, and the driving of the grid by the grid driving unit is the second control. A control unit configured to continue after the stop control of the voltage and before the stop control of the first voltage is performed.
電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドとを少なくとも有する蛍光表示管と、第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、前記第一電圧と前記第二電圧の電圧生成動作の停止制御について、前記第二電圧、前記第一電圧の順で前記停止制御を行う制御部と、を備えた表示装置における電源停止制御方法であって、
前記制御部が、前記グリッド駆動部による前記グリッドの駆動を前記第二電圧の前記停止制御後、前記第一電圧の前記停止制御が行われる前まで継続させる
電源停止制御方法。
A fluorescent display tube having at least a filament that emits electrons, an anode in which a phosphor is formed on an anode electrode that controls the movement of the electrons, and a grid that is an electrode disposed between the anode and the filament An anode driving unit that operates with a first voltage and applies a second voltage higher than the first voltage to the anode as a driving voltage, and a grid that applies the second voltage as a driving voltage to the grid A power supply in a display device, comprising: a driving unit; and a control unit that performs the stop control in the order of the second voltage and the first voltage with respect to stop control of the voltage generation operation of the first voltage and the second voltage. A stop control method,
A power stop control method in which the control unit continues driving the grid by the grid drive unit after the stop control of the second voltage until before the stop control of the first voltage is performed.
JP2016248946A 2016-12-22 2016-12-22 Integrated circuit device, fluorescent display tube, display device, power supply stop control method Expired - Fee Related JP6628364B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016248946A JP6628364B2 (en) 2016-12-22 2016-12-22 Integrated circuit device, fluorescent display tube, display device, power supply stop control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016248946A JP6628364B2 (en) 2016-12-22 2016-12-22 Integrated circuit device, fluorescent display tube, display device, power supply stop control method

Publications (2)

Publication Number Publication Date
JP2018106809A JP2018106809A (en) 2018-07-05
JP6628364B2 true JP6628364B2 (en) 2020-01-08

Family

ID=62788097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016248946A Expired - Fee Related JP6628364B2 (en) 2016-12-22 2016-12-22 Integrated circuit device, fluorescent display tube, display device, power supply stop control method

Country Status (1)

Country Link
JP (1) JP6628364B2 (en)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3235724A1 (en) * 1981-10-02 1983-04-21 Futaba Denshi Kogyo K.K., Mobara, Chiba FLUORESCENT DISPLAY DEVICE
JPH01277889A (en) * 1988-04-30 1989-11-08 Nippon Denso Co Ltd Fluorescent display device
JPH04107293U (en) * 1991-02-28 1992-09-16 株式会社カンセイ Fluorescent display device
JP3028046B2 (en) * 1995-04-04 2000-04-04 双葉電子工業株式会社 Power supply circuit for fluorescent display tube
JPH08335055A (en) * 1995-06-09 1996-12-17 Ise Electronics Corp Driving circuit for fluorescent display tube
JP3744891B2 (en) * 2002-11-11 2006-02-15 セイコーエプソン株式会社 Multi-output driver and fluorescent display tube module
JP2004170774A (en) * 2002-11-21 2004-06-17 Canon Inc Display device and its driving control method
JP4086753B2 (en) * 2003-10-03 2008-05-14 キヤノン株式会社 Image forming apparatus and drive control method thereof
JP2007065074A (en) * 2005-08-29 2007-03-15 Futaba Corp Display device, fluorescent display tube driving circuit, and semiconductor device driving fluorescent display part
JP5261337B2 (en) * 2009-09-28 2013-08-14 株式会社ジャパンディスプレイウェスト Liquid crystal display

Also Published As

Publication number Publication date
JP2018106809A (en) 2018-07-05

Similar Documents

Publication Publication Date Title
US8228324B2 (en) Display apparatus having precharge capability
US10795251B2 (en) Light emission control device, light source device, and projection type video display device
US10885846B2 (en) Pixel driving circuit, display device and driving method
JP5057790B2 (en) Control device, lighting device, display device
JP6628364B2 (en) Integrated circuit device, fluorescent display tube, display device, power supply stop control method
KR102084830B1 (en) Integrated circuit device, fluorescent indicator tube, and boost control method
JP4955254B2 (en) PDP driving device and display device
JP4715485B2 (en) LED drive device
JP2007164160A (en) Systems for controlling brightness of displayed image
US20060285399A1 (en) Drive circuit and display apparatus
US20060290645A1 (en) Electron emission display device and driving method thereof
CN114038396B (en) Drive compensation circuit, display device and drive method of display unit
KR100629510B1 (en) Backlight inverter system and the control method of the system start-up
JP3953996B2 (en) Display device and display panel driving method
KR100556649B1 (en) Driving circuit for vacuum fluorescent display
JP3744891B2 (en) Multi-output driver and fluorescent display tube module
KR20070082505A (en) Device for driving display panel and method thereof
KR101965967B1 (en) Integrated circuit device and fluorescent display tube
KR100429638B1 (en) Plasma Display Panel Operating System and Operating Method for the Same
CN111712015B (en) Light emission control device, light source device, and projection type image display device
JPH0619412A (en) Semiconductor integrated circuit, multioutput driver and fluorescent light emitting display tube module
KR100334019B1 (en) Method for controlling drive of electroluminescence display
JP4803999B2 (en) LIGHT EMITTING ELEMENT DRIVE CIRCUIT AND LARGE IMAGE DISPLAY DEVICE
KR100453893B1 (en) Apparatus to control driving power automatically for plasma display panel and the method thereof
JP2006284828A (en) Driving device of organic electroluminescence display apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191129

R150 Certificate of patent or registration of utility model

Ref document number: 6628364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees