JP6618649B1 - Radio frequency power amplifier module, radio portable device, and method for reducing intermodulation of radio frequency output signals - Google Patents

Radio frequency power amplifier module, radio portable device, and method for reducing intermodulation of radio frequency output signals Download PDF

Info

Publication number
JP6618649B1
JP6618649B1 JP2019154303A JP2019154303A JP6618649B1 JP 6618649 B1 JP6618649 B1 JP 6618649B1 JP 2019154303 A JP2019154303 A JP 2019154303A JP 2019154303 A JP2019154303 A JP 2019154303A JP 6618649 B1 JP6618649 B1 JP 6618649B1
Authority
JP
Japan
Prior art keywords
circuit
output
filter
antenna
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019154303A
Other languages
Japanese (ja)
Other versions
JP2020014216A (en
Inventor
グラント ダーシー ポーリン、
グラント ダーシー ポーリン、
アポストロス サメリス、
アポストロス サメリス、
エドワード ジョン ウィームス ホイッタカー、
エドワード ジョン ウィームス ホイッタカー、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/071,483 external-priority patent/US9882538B2/en
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Application granted granted Critical
Publication of JP6618649B1 publication Critical patent/JP6618649B1/en
Publication of JP2020014216A publication Critical patent/JP2020014216A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

開示されるのは、無線周波数出力信号における相互変調積の低減に関するシステム及び方法である。電力増幅器のインピーダンスをアンテナのインピーダンスに整合し、それと並列してアンテナが当該アンテナの送信時に受信する第2基本周波数を有する信号をブロックすることによって、アンテナからの再放射による第1及び第2基本周波数の相互変調積が抑制される。整合及びブロックは、結合された整合及びブロック機能を有する単一回路によって並列して行われる。【選択図】図2Disclosed are systems and methods for reducing intermodulation products in radio frequency output signals. By matching the impedance of the power amplifier to the impedance of the antenna and, in parallel, blocking the signal having the second fundamental frequency that the antenna receives when transmitting on the antenna, the first and second fundamentals due to re-radiation from the antenna Frequency intermodulation products are suppressed. Matching and blocking are performed in parallel by a single circuit having combined matching and blocking functions. [Selection] Figure 2

Description

本発明の実施形態は電子システムに関し、詳しくは無線周波数(RF)電子機器に関する。   Embodiments of the invention relate to electronic systems, and more particularly, to radio frequency (RF) electronics.

優先権出願の参照による組み入れ
本願とともに提出された出願データシートに外国又は国内の優先権主張が特定されるいずれか又はすべての出願は、第37米国連邦規則(37CFR1.57)のもと、ここに参照により組み入れられる。
INCORPORATION BY REFERENCE OF PRIORITY APPLICATIONS Any or all applications for which a foreign or national priority claim is identified in the application data sheet filed with this application are hereby incorporated by reference under 37 CFR 3737 (37 CFR 1.57) Incorporated by reference.

無線周波数(RF)電力増幅器は、相対的に低電力を有するRF信号の電力をブーストするべく使用可能である。その後、ブーストされたRF信号を、送信器のアンテナを駆動することを含む様々な目的のために使用することができる。   Radio frequency (RF) power amplifiers can be used to boost the power of RF signals having relatively low power. The boosted RF signal can then be used for a variety of purposes, including driving the antenna of the transmitter.

電力増幅器は、アンテナによる送信用にRF信号を増幅するべく携帯デバイスに含まれ得る。アンテナから増幅RF信号への信号反射を最小にすることも特徴とし得る、増幅RF信号からアンテナへの電力伝送を最大にすることを目的として、RF回路は、インピーダンス整合を用いるのが典型的である。最大信号電力がアンテナへと送達されるのは、アンテナのインピーダンスが、電力増幅器のインピーダンスに等しい場合である。   A power amplifier may be included in the portable device to amplify the RF signal for transmission by the antenna. The RF circuit typically uses impedance matching for the purpose of maximizing power transfer from the amplified RF signal to the antenna, which may also be characterized by minimizing signal reflection from the antenna to the amplified RF signal. is there. Maximum signal power is delivered to the antenna when the impedance of the antenna is equal to the impedance of the power amplifier.

さらに、RF回路は典型的に、所望の周波数を回路に通過させる一方で不必要な周波数は阻止するフィルタを用いる。すなわち、携帯デバイスにおいて使用されるような電力増幅器は、アンテナのインピーダンスを整合させるべく最適化された出力整合ネットワーク(OMN)と、アンテナによる送信又は受信が意図されない周波数の信号を阻止するべく最適化されたフィルタとに関連付けられる場合が多い。   In addition, RF circuits typically use filters that pass the desired frequencies through the circuit while blocking unwanted frequencies. That is, power amplifiers, such as those used in portable devices, are optimized to block output matching networks (OMN) optimized to match the impedance of the antenna and signals of frequencies that are not intended for transmission or reception by the antenna. Often associated with a filtered filter.

一定数の実装によれば、本開示は、無線周波数(RF)入力信号を受信するべく構成された第1端子と、増幅されたRF信号を送信のため第1アンテナへと与えるべく構成された第2端子と、当該RF入力信号を増幅するべく構成された増幅器回路、及び当該第1端子に電気的に接続された入力パッドを含む電力増幅器ダイであって、出力整合ネットワークが除外された電力増幅器ダイと、当該電力増幅器の出力インピーダンスの、当該アンテナの入力インピーダンスへの変換と、当該第1アンテナが当該第1アンテナの送信中に受信する信号のブロックとを並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体を含むフィルタダイと、当該出力整合ネットワーク及びフィルタ回路の並列体の入力を当該増幅器回路の出力に電気的に接続し、かつ、当該出力整合ネットワーク及びフィルタ回路の並列体の出力を当該第2端子に電気的に接続するべく構成された複数の相互接続部とを含むモジュールに関する。   According to a certain number of implementations, the present disclosure is configured to provide a first terminal configured to receive a radio frequency (RF) input signal and provide an amplified RF signal to a first antenna for transmission. A power amplifier die including a second terminal, an amplifier circuit configured to amplify the RF input signal, and an input pad electrically connected to the first terminal, the power excluding the output matching network The amplifier die, the output impedance of the power amplifier is converted to the input impedance of the antenna, and the signal block received by the first antenna during transmission of the first antenna is configured in parallel. A filter die including a parallel body of the output matching network and the filter circuit, and an input of the parallel body of the output matching network and the filter circuit of the amplifier circuit. Electrically connected to the force, and, for the module and a plurality of interconnects configured to output the parallel of the output matching network and the filter circuit electrically connected to the second terminal.

いくつかの実施形態において、RF入力信号は第1基本周波数を有し、被ブロック信号は第2基本周波数を有する。他実施形態において、被ブロック信号は、第1アンテナに物理的に密に近接する第2アンテナによって送信される。さらなる実施形態において、出力整合ネットワーク及びフィルタ回路の並列体は、第2基本周波数を有する信号が増幅器回路へと進行するのをブロックすることにより、第1アンテナからの再放射による第1及び第2基本周波数の相互変調積を防止するべく構成される。一実施形態において、無線携帯デバイスが当該モジュールを含む。   In some embodiments, the RF input signal has a first fundamental frequency and the blocked signal has a second fundamental frequency. In other embodiments, the blocked signal is transmitted by a second antenna in close physical proximity to the first antenna. In a further embodiment, the parallel body of the output matching network and the filter circuit blocks the first and second due to re-radiation from the first antenna by blocking the signal having the second fundamental frequency from traveling to the amplifier circuit. Configured to prevent fundamental frequency intermodulation products. In one embodiment, a wireless portable device includes the module.

いくつかの実装において、本開示は、無線周波数(RF)信号を受信及び送信するべく構成されたアンテナと、RF入力信号を増幅するべく構成された電力増幅器であって、当該RF入力信号を受信するべく構成された入力、及び増幅されたRF信号を与えるべく構成された出力を含む電力増幅器と、当該増幅されたRF信号を送信のため当該アンテナへと通過させるべく構成された送信/受信スイッチと、当該電力増幅器の出力と当該アンテナとの間に電気的に接続されて並列機能を有する出力整合ネットワーク及びフィルタ回路とを含む無線携帯デバイスに関する。ここで、出力整合ネットワーク及びフィルタ回路は、送信/受信スイッチが送信に構成された場合、電力増幅器の出力インピーダンスをアンテナの入力インピーダンスへと変換し、それと並列して当該アンテナが受信した信号をブロックするべく構成される。   In some implementations, the present disclosure includes an antenna configured to receive and transmit a radio frequency (RF) signal and a power amplifier configured to amplify the RF input signal and receive the RF input signal. A power amplifier including an input configured to transmit and an output configured to provide an amplified RF signal, and a transmit / receive switch configured to pass the amplified RF signal to the antenna for transmission And an output matching network and a filter circuit that are electrically connected between the output of the power amplifier and the antenna and have a parallel function. Here, when the transmission / reception switch is configured for transmission, the output matching network and the filter circuit convert the output impedance of the power amplifier into the input impedance of the antenna, and block the signal received by the antenna in parallel with it. Configured to do.

いくつかの実施形態において、出力整合ネットワーク及びフィルタ回路は第1ダイに実装され、電力増幅器は第2ダイに実装される。他実施形態において、出力整合ネットワーク及びフィルタ回路の受動コンポーネントは、集積受動デバイス(IPD)技術を使用して実装される。さらなる実施形態において、インピーダンス整合機能は、電力増幅器ダイ上の回路から除外される。なおもさらなる実施形態において、第2ダイは、シリコンゲルマニウム(SiGe)技術を使用して作製される。   In some embodiments, the output matching network and filter circuit are implemented on a first die and the power amplifier is implemented on a second die. In other embodiments, the passive components of the output matching network and the filter circuit are implemented using integrated passive device (IPD) technology. In a further embodiment, the impedance matching function is excluded from circuitry on the power amplifier die. In a still further embodiment, the second die is fabricated using silicon germanium (SiGe) technology.

いくつかの実装によれば、本開示は、並列に接続されて第1端子及び共通端子を含む第1並列結合体を形成する第1インダクタ及び第1キャパシタと、並列に接続されて第2端子及び当該共通端子を含む第2並列結合体を形成する第2インダクタ及び第2キャパシタとを含む装置に関する。ここで、第1並列結合体は、共通端子において第2並列結合体と直列に接続される。装置はさらに、第3インダクタと直列に接続された第3キャパシタと、第1並列結合体の第1端子と接地との間に接続された第4インダクタと、第2並列結合体の第2端子と接地との間に接続された第5インダクタとを含む。ここで、第3キャパシタと第3インダクタとの直列結合体は、共通端子と接地との間に結合される。   According to some implementations, the present disclosure includes a first inductor and a first capacitor connected in parallel to form a first parallel combination including a first terminal and a common terminal, and a second terminal connected in parallel. And a device including a second inductor and a second capacitor forming a second parallel combination including the common terminal. Here, the first parallel combination is connected in series with the second parallel combination at the common terminal. The apparatus further includes a third capacitor connected in series with the third inductor, a fourth inductor connected between the first terminal of the first parallel combination and ground, and a second terminal of the second parallel combination. And a fifth inductor connected between and ground. Here, the series combination of the third capacitor and the third inductor is coupled between the common terminal and the ground.

いくつかの実施形態において、第1及び第2キャパシタと、第1、第2、第3、第4及び第5インダクタとが、並列機能を有するインピーダンス整合ネットワーク及びフィルタの結合体を形成する。他実施形態において、インピーダンス整合ネットワーク及びフィルタの結合体は、第1端子における出力インピーダンスを第2端子における入力インピーダンスへと変換し、それと並列して当該第2端子から当該第1端子へと伝播する第2信号をフィルタリングするべく構成される。さらなる実施形態において、インピーダンス整合ネットワーク及びフィルタの結合体は、電力増幅器の出力インピーダンスを、増幅された無線周波数信号を送信するべく構成されたアンテナの入力インピーダンスに整合させるべく変換する。   In some embodiments, the first and second capacitors and the first, second, third, fourth and fifth inductors form a combined impedance matching network and filter having parallel functions. In another embodiment, the impedance matching network and filter combination converts the output impedance at the first terminal to the input impedance at the second terminal and propagates in parallel from the second terminal to the first terminal. It is configured to filter the second signal. In a further embodiment, the impedance matching network and filter combination transforms the output impedance of the power amplifier to match the input impedance of an antenna configured to transmit the amplified radio frequency signal.

いくつかの実施形態において、無線周波数信号は第1基本周波数を有し、第2信号は、第2基本周波数を有し、アンテナによって、当該アンテナの当該無線周波数信号の送信中に受信される。他実施形態において、第1及び第2キャパシタと、第1、第2、第3、第4及び第5インダクタとが、集積受動デバイス(IPD)技術を使用して実装される。一実施形態において、無線携帯デバイスが当該装置を含む。   In some embodiments, the radio frequency signal has a first fundamental frequency and the second signal has a second fundamental frequency and is received by the antenna during transmission of the radio frequency signal of the antenna. In other embodiments, the first and second capacitors and the first, second, third, fourth and fifth inductors are implemented using integrated passive device (IPD) technology. In one embodiment, a wireless portable device includes the apparatus.

一定数の教示において、本開示は、無線周波数(RF)出力信号における相互変調積を低減する方法に関する。方法は、動作周波数帯域に第1基本周波数を有するRF信号を、無線周波数(RF)経路に沿って電力増幅器回路への入力において受信することと、当該RF信号を増幅し、増幅されたRF信号を当該RF経路においてアンテナによる送信のために与えることと、当該電力増幅器のインピーダンスを当該アンテナのインピーダンスに整合させるのと並列して、当該アンテナが当該アンテナの送信時に受信する第2基本周波数を有する信号をブロックし、当該アンテナからの再放射による当該第1及び第2基本周波数の相互変調積を抑制することとを含む。ここで、整合及びブロックは、結合された整合及びブロック機能を有する単一の回路によって並列して行われる。いくつかの実施形態において、インピーダンスを整合させることは、電力増幅器の出力インピーダンスをアンテナの入力インピーダンスに変換することを含み、信号をブロックすることは、当該アンテナから当該電力増幅器へのRF経路に沿って伝播する信号をフィルタリングすることを含む。   In certain teachings, the present disclosure relates to a method for reducing intermodulation products in a radio frequency (RF) output signal. The method receives an RF signal having a first fundamental frequency in the operating frequency band at an input to a power amplifier circuit along a radio frequency (RF) path, amplifies the RF signal, and an amplified RF signal. In parallel with the impedance of the power amplifier matched to the impedance of the antenna, and the antenna has a second fundamental frequency received when transmitting the antenna Blocking the signal and suppressing intermodulation products of the first and second fundamental frequencies due to re-radiation from the antenna. Here, matching and blocking is done in parallel by a single circuit having combined matching and blocking functions. In some embodiments, matching the impedance includes converting the output impedance of the power amplifier to the input impedance of the antenna, and blocking the signal along an RF path from the antenna to the power amplifier. Filtering the propagated signal.

いくつかの実装において、本開示は、無線周波数(RF)入力信号を受信するべく構成された第1端子と、増幅されたRF信号を送信のためアンテナへと与えるべく構成された第2端子と、当該RF入力信号を増幅するべく構成された増幅器回路、及び当該第1端子に電気的に接続された入力パッドを含む第1ダイと、当該増幅器回路の出力インピーダンスを変換するべく構成された出力整合ネットワークを含む第2ダイと、当該出力整合ネットワークの入力を当該増幅器回路の出力に電気的に接続し、当該出力整合ネットワークの出力を当該第2端子に電気的に接続するべく構成された複数の相互接続部とを含むモジュールに関する。   In some implementations, the present disclosure includes a first terminal configured to receive a radio frequency (RF) input signal and a second terminal configured to provide an amplified RF signal to an antenna for transmission. An amplifier circuit configured to amplify the RF input signal, a first die including an input pad electrically connected to the first terminal, and an output configured to convert the output impedance of the amplifier circuit A second die including a matching network, and a plurality configured to electrically connect an input of the output matching network to an output of the amplifier circuit and electrically connect an output of the output matching network to the second terminal And a module including the interconnection unit.

いくつかの実施形態において、出力整合ネットワークは、増幅器回路の出力インピーダンス変換と、アンテナが当該アンテナの送信中に受信する信号のブロックとを並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体を含む。他実施形態において、増幅器回路は電力増幅器回路を含む。さらなる実施形態において、出力整合ネットワークの受動コンポーネントは、集積受動デバイス(IPD)技術を使用して実装される。なおもさらなる実施形態において、第1ダイは、シリコンゲルマニウム(SiGe)技術を使用して作製される。   In some embodiments, the output matching network comprises an output matching network and a filter circuit configured to perform in parallel the output impedance transformation of the amplifier circuit and the block of signals that the antenna receives during transmission of the antenna. Includes parallel bodies. In other embodiments, the amplifier circuit includes a power amplifier circuit. In a further embodiment, the passive component of the output matching network is implemented using integrated passive device (IPD) technology. In yet a further embodiment, the first die is fabricated using silicon germanium (SiGe) technology.

いくつかの実装によれば、本開示は、無線周波数(RF)信号を受信及び送信するべく構成されたアンテナと、増幅されたRF信号を送信のため当該アンテナへと通過させるべく構成された送信/受信スイッチと、RF入力信号を受信するべく構成された第1端子、当該RF入力信号を増幅するべく構成された増幅器回路と当該第1端子に電気的に接続された入力パッドとを含む第1ダイ、当該増幅器回路の出力インピーダンスを変換するべく構成された出力整合ネットワークを含む第2ダイ、増幅されたRF信号を当該送信/受信スイッチに与えるべく構成された第2端子、及び、当該出力整合ネットワークの入力を当該増幅器回路の出力に電気的に接続し、当該出力整合ネットワークの出力を当該第2端子に電気的に接続するべく構成された複数の相互接続部を含むモジュールとを含む無線携帯デバイスに関する。   According to some implementations, the present disclosure provides an antenna configured to receive and transmit a radio frequency (RF) signal and a transmission configured to pass the amplified RF signal to the antenna for transmission. A first terminal configured to receive the RF input signal, an amplifier circuit configured to amplify the RF input signal, and an input pad electrically connected to the first terminal. A second die including an output matching network configured to convert the output impedance of the amplifier circuit, a second terminal configured to provide an amplified RF signal to the transmit / receive switch, and the output Configured to electrically connect an input of the matching network to an output of the amplifier circuit and to electrically connect an output of the output matching network to the second terminal. And a wireless mobile device and a module including a plurality of interconnects.

いくつかの実施形態において、出力整合ネットワークは、送信/受信スイッチが送信に構成された場合、増幅器回路の出力インピーダンスの変換とアンテナが受信する信号のブロックとを並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体を含む。他実施形態において、増幅器回路は電力増幅器回路を含む。さらなる実施形態において、出力整合ネットワークの受動コンポーネントは、集積受動デバイス(IPD)技術を使用して実装される。なおもさらなる実施形態において、第1ダイは、シリコンゲルマニウム(SiGe)技術を使用して作製される。   In some embodiments, the output matching network is configured to perform an output impedance transformation of the amplifier circuit and a block of signals received by the antenna in parallel when the transmit / receive switch is configured for transmission. Includes a parallel body of matching network and filter circuit. In other embodiments, the amplifier circuit includes a power amplifier circuit. In a further embodiment, the passive component of the output matching network is implemented using integrated passive device (IPD) technology. In yet a further embodiment, the first die is fabricated using silicon germanium (SiGe) technology.

一定数の実装において、本開示は、無線周波数(RF)入力信号を受信するべく構成された第1端子と、増幅されたRF信号を送信のため第1アンテナに与える第2端子と、当該RF入力信号を増幅するべく構成された増幅器回路と、当該第1端子と当該増幅器回路の入力とに電気的に接続された入力パッドと、当該第1アンテナの送信中に当該増幅器回路の出力インピーダンスの変換と当該第1アンテナが受信する信号のブロックとを並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体と、当該出力整合ネットワーク及びフィルタ回路の並列体の入力を当該増幅器回路の出力に電気的に接続し、当該出力整合ネットワーク及びフィルタ回路の並列体の出力を当該第2端子に電気的に接続するべく構成された複数の相互接続部とを含むモジュールに関する。   In certain implementations, the present disclosure provides a first terminal configured to receive a radio frequency (RF) input signal, a second terminal that provides an amplified RF signal to a first antenna for transmission, and the RF An amplifier circuit configured to amplify an input signal; an input pad electrically connected to the first terminal and an input of the amplifier circuit; and an output impedance of the amplifier circuit during transmission of the first antenna. A parallel body of an output matching network and a filter circuit configured to perform conversion and a block of a signal received by the first antenna in parallel, and an input of the parallel body of the output matching network and the filter circuit A plurality of outputs configured to electrically connect to the output and to electrically connect the output of the parallel body of the output matching network and the filter circuit to the second terminal; For the module including the interconnections unit.

いくつかの実施形態において、第1ダイは増幅器回路を含むが出力整合ネットワークを含まず、第2ダイが、出力整合ネットワーク及びフィルタ回路の並列体を含む。他実施形態において、増幅器回路は電力増幅器回路を含む。さらなる実施形態において、出力整合ネットワーク及びフィルタ回路の受動コンポーネントは、集積受動デバイス(IPD)技術を使用して実装される。なおもさらなる実施形態において、RF入力信号は第1基本周波数を有し、被ブロック信号は第2基本周波数を有する。   In some embodiments, the first die includes an amplifier circuit but does not include an output matching network, and the second die includes a parallel body of an output matching network and a filter circuit. In other embodiments, the amplifier circuit includes a power amplifier circuit. In a further embodiment, the output matching network and the passive components of the filter circuit are implemented using integrated passive device (IPD) technology. In a still further embodiment, the RF input signal has a first fundamental frequency and the blocked signal has a second fundamental frequency.

いくつかの実施形態において、被ブロック信号は、第1アンテナに物理的に密に近接する第2アンテナによって送信される。他実施形態において、出力整合ネットワーク及びフィルタ回路の並列体は、第2基本周波数を有する信号が増幅器回路へと進行するのをブロックし、第1アンテナからの再放射による第1及び第2基本周波数の相互変調積を防止するべく構成される。   In some embodiments, the blocked signal is transmitted by a second antenna that is in close physical proximity to the first antenna. In another embodiment, the parallel body of the output matching network and the filter circuit blocks the signal having the second fundamental frequency from traveling to the amplifier circuit, and the first and second fundamental frequencies due to re-radiation from the first antenna. Are configured to prevent intermodulation products.

一定数の実装によれば、本開示は、RF入力信号を受信するべく構成された入力端子と、当該RF入力信号の増幅されたバージョンを与えるべく構成された出力端子と、当該RF入力信号を増幅するべく構成された増幅器回路を含む第1半導体ダイと、当該第1半導体ダイと当該出力端子との間に電気的に接続され、当該増幅器回路の出力インピーダンスの、アンテナの入力インピーダンスへの変換と、当該第2端子において受信されるアンテナ反射のブロックとを並列して行うべく構成された当該第1半導体ダイとは別個の第1回路とを含むRF電力増幅器モジュールに関する。   According to a certain number of implementations, the present disclosure provides an input terminal configured to receive an RF input signal, an output terminal configured to provide an amplified version of the RF input signal, and the RF input signal. A first semiconductor die including an amplifier circuit configured to amplify, and an electrical connection between the first semiconductor die and the output terminal to convert the output impedance of the amplifier circuit to an input impedance of the antenna And a first circuit separate from the first semiconductor die configured to perform in parallel the antenna reflection block received at the second terminal.

一実施形態において、第1回路は、共通パッケージに含まれた複数の集積受動デバイスを含む。他実施形態において、第1回路は、複数の表面搭載デバイスを含む。さらなる実施形態において、第1回路は、第1半導体ダイとは別個の第2半導体ダイに実装される。なおもさらなる実施形態において、第1半導体ダイは出力整合ネットワークを含まない。   In one embodiment, the first circuit includes a plurality of integrated passive devices included in a common package. In other embodiments, the first circuit includes a plurality of surface mount devices. In a further embodiment, the first circuit is mounted on a second semiconductor die that is separate from the first semiconductor die. In still further embodiments, the first semiconductor die does not include an output matching network.

一実施形態において、第1回路は、増幅器回路の出力インピーダンスの、近似的に6オームから近似的に50オームへの変換と、第2端子において受信されるアンテナ反射のブロックとを並列して行うべく構成された出力整合ネットワーク及びフィルタの並列体を含む。他実施形態において、第1半導体ダイは、増幅器回路の出力インピーダンスを近似的に6オームから近似的に12オームへと変換するべく構成された第1出力整合ネットワークを含む。さらなる実施形態において、第1回路は、第1出力整合ネットワークの出力インピーダンスの、近似的に12オームから近似的に50オームへの変換と、第2端子において受信されるアンテナ反射のブロックとを並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体を含む。   In one embodiment, the first circuit performs in parallel the transformation of the output impedance of the amplifier circuit from approximately 6 ohms to approximately 50 ohms and the antenna reflection block received at the second terminal. A parallel arrangement of output matching networks and filters configured accordingly. In another embodiment, the first semiconductor die includes a first output matching network configured to convert the output impedance of the amplifier circuit from approximately 6 ohms to approximately 12 ohms. In a further embodiment, the first circuit parallels the transformation of the output impedance of the first output matching network from approximately 12 ohms to approximately 50 ohms and the block of antenna reflection received at the second terminal. An output matching network and a parallel arrangement of filter circuits configured to do so.

一実施形態において、第1回路は、並列に接続されて当該第1回路の入力と共通端子との間に第1並列結合体を形成する第1インダクタ及び第1キャパシタと、並列に接続されて当該の第1回路の出力と当該共通端子との間に第2並列結合体を形成する第2インダクタ及び第2キャパシタとを含み、当該第1並列結合体は、当該共通端子において当該第2並列結合体と直列に接続される。他実施形態において、第1回路はさらに、第3インダクタと直列に接続された第3キャパシタを含み、当該第3キャパシタ及び第3インダクタの直列結合体が共通端子と接地との間に結合される。さらなる実施形態において、第1回路はさらに、当該第1回路の入力と接地との間に接続された第4インダクタと、当該第1回路の出力と接地との間に接続された第5インダクタとを含む。   In one embodiment, the first circuit is connected in parallel with a first inductor and a first capacitor connected in parallel to form a first parallel combination between an input of the first circuit and a common terminal. A second inductor and a second capacitor forming a second parallel combination between the output of the first circuit and the common terminal, wherein the first parallel combination includes the second parallel combination at the common terminal; Connected in series with the combination. In another embodiment, the first circuit further includes a third capacitor connected in series with the third inductor, and the series combination of the third capacitor and the third inductor is coupled between the common terminal and ground. . In a further embodiment, the first circuit further includes a fourth inductor connected between the input of the first circuit and ground, and a fifth inductor connected between the output of the first circuit and ground. including.

いくつかの実装において、本開示は、RF信号を受信及び送信するべく構成されたアンテナと、RF出力信号を送信のため当該アンテナへと通過させるべく構成された送信/受信スイッチと、RF入力信号を受信するべく構成された入力端子、当該RF入力信号の増幅されたバージョンを与えるべく構成された出力端子、当該RF入力信号を増幅するべく構成された増幅器回路を含む第1半導体ダイ、及び、当該第1半導体ダイとは別個の第1回路であって、当該第1半導体ダイと当該出力端子との間に電気的に接続され、当該送信/受信スイッチが送信に構成された場合に当該増幅器回路の出力インピーダンスの変換と当該第2端子において受信されるアンテナ反射のブロックとを並列して行うべく構成された第1回路を含むRF電力増幅器モジュールとを含む無線携帯デバイスに関する。   In some implementations, the present disclosure includes an antenna configured to receive and transmit an RF signal, a transmit / receive switch configured to pass an RF output signal to the antenna for transmission, and an RF input signal. An input terminal configured to receive the output, an output terminal configured to provide an amplified version of the RF input signal, a first semiconductor die including an amplifier circuit configured to amplify the RF input signal, and A first circuit separate from the first semiconductor die, electrically connected between the first semiconductor die and the output terminal, and the amplifier when the transmission / reception switch is configured for transmission RF power amplification including a first circuit configured to perform in parallel the conversion of the output impedance of the circuit and the antenna reflection block received at the second terminal A wireless mobile device and a module.

一実施形態において、第1回路は、共通パッケージに含まれた複数の集積受動デバイスを含む。他実施形態において、第1半導体ダイは出力整合ネットワークを含まない。さらなる実施形態において、第1回路は、増幅器回路の出力インピーダンスの、近似的に6オームから近似的に50オームへの変換と、第2端子において受信されるアンテナ反射のブロックとを並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体を含む。なおもさらなる実施形態において、第1半導体ダイは、増幅器回路の出力インピーダンスを近似的に6オームから近似的に12オームへと変換するべく構成された第1出力整合ネットワークを含む。他実施形態において、第1回路は、第1出力整合ネットワークの出力インピーダンスの、近似的に12オームから近似的に50オームへの変換と、第2端子において受信されるアンテナ反射のブロックとを並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体を含む。   In one embodiment, the first circuit includes a plurality of integrated passive devices included in a common package. In other embodiments, the first semiconductor die does not include an output matching network. In a further embodiment, the first circuit performs in parallel the transformation of the output impedance of the amplifier circuit from approximately 6 ohms to approximately 50 ohms and the block of antenna reflection received at the second terminal. A parallel arrangement of output matching network and filter circuit configured accordingly. In a still further embodiment, the first semiconductor die includes a first output matching network configured to convert the output impedance of the amplifier circuit from approximately 6 ohms to approximately 12 ohms. In another embodiment, the first circuit parallels the transformation of the output impedance of the first output matching network from approximately 12 ohms to approximately 50 ohms and the block of antenna reflection received at the second terminal. An output matching network and a parallel arrangement of filter circuits configured to do so.

いくつかの実装によれば、本開示は、RF出力信号における相互変調を低減する方法に関する。方法は、動作周波数帯域に第1基本周波数を有するRF入力信号を、RF経路に沿って電力増幅器回路への入力において受信することと、当該RF信号を増幅し、当該RF入力信号の増幅されたバージョンを当該RF経路におけるアンテナによる送信のために与えることと、当該電力増幅器回路の出力インピーダンスを変換して当該アンテナの入力インピーダンスに近似させるのと並列して、当該アンテナが当該アンテナの送信時に受信する第2基本周波数を有する信号をブロックし、当該アンテナからの再放射による当該第1及び第2基本周波数の相互変調を抑制することとを含む。ここで、当該変換及びブロックは、当該RF信号を増幅するべく構成された電力増幅器回路とは別個の、並列する変換及びブロック機能を有する単一回路によって行われる。   According to some implementations, the present disclosure relates to a method for reducing intermodulation in an RF output signal. A method receives an RF input signal having a first fundamental frequency in an operating frequency band at an input to a power amplifier circuit along an RF path, amplifies the RF signal, and amplifies the RF input signal. In parallel with giving the version for transmission by the antenna in the RF path and converting the output impedance of the power amplifier circuit to approximate the input impedance of the antenna, the antenna receives when transmitting the antenna. Blocking the signal having the second fundamental frequency to suppress intermodulation of the first and second fundamental frequencies due to re-radiation from the antenna. Here, the conversion and blocking is performed by a single circuit having a parallel conversion and blocking function that is separate from the power amplifier circuit configured to amplify the RF signal.

一実施形態において、電力増幅器回路は第1半導体ダイに実装され、単一回路は当該第1半導体ダイには実装されない。他実施形態において、単一回路は、第1半導体ダイとは別個の第2半導体ダイに実装される。   In one embodiment, the power amplifier circuit is mounted on the first semiconductor die and the single circuit is not mounted on the first semiconductor die. In other embodiments, the single circuit is mounted on a second semiconductor die that is separate from the first semiconductor die.

一定数の実装によれば、本開示は、RF入力信号を受信するべく構成された入力端子と、当該RF入力信号の増幅されたバージョンを与えるべく構成された出力端子と、当該RF入力信号を増幅するべく構成された増幅器回路を含む第1半導体ダイと、第1部分OMN及び第2部分OMNを含むOMNとを含むRF電力増幅器モジュールに関する。ここで、第1部分OMNは、第1半導体ダイに載置されて増幅器回路の出力インピーダンスを第2部分OMNの入力インピーダンスに整合させるべく構成され、第2部分OMNは、当該第1半導体ダイと出力端子との間に電気的に接続されて当該第1部分OMNの出力インピーダンスを下流側コンポーネントの入力インピーダンスに整合させるべく構成される。   According to a certain number of implementations, the present disclosure provides an input terminal configured to receive an RF input signal, an output terminal configured to provide an amplified version of the RF input signal, and the RF input signal. An RF power amplifier module that includes a first semiconductor die that includes an amplifier circuit configured to amplify and an OMN that includes a first partial OMN and a second partial OMN. Here, the first portion OMN is placed on the first semiconductor die and configured to match the output impedance of the amplifier circuit to the input impedance of the second portion OMN, and the second portion OMN is connected to the first semiconductor die. It is electrically connected between the output terminals and configured to match the output impedance of the first portion OMN with the input impedance of the downstream component.

一実施形態において、第2部分OMNは、共通パッケージに含まれた複数の集積受動デバイスを含む。他実施形態において、第2部分OMNは複数の表面搭載デバイスを含む。さらなる実施形態において、第2部分OMNは、第1半導体ダイとは別個の第2半導体ダイに実装される。さらなる実施形態において、下流側コンポーネントは、携帯デバイスのアンテナである。   In one embodiment, the second partial OMN includes a plurality of integrated passive devices included in a common package. In other embodiments, the second partial OMN includes a plurality of surface mount devices. In a further embodiment, the second portion OMN is mounted on a second semiconductor die that is separate from the first semiconductor die. In a further embodiment, the downstream component is a portable device antenna.

一実施形態において、第2部分OMNは、第1OMNの出力インピーダンスの、下流側コンポーネントの入力インピーダンスへの整合と、出力端子において受信されるアンテナ反射のフィルタリングとの双方を並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体の一部である。他実施形態において、第1部分OMNは、電力増幅器回路の出力インピーダンスを、初期値から、下流側コンポーネントの入力インピーダンスの近似的に10%から50%の間にあるステップアップ値へとステップアップするべく構成される。さらなる実施形態において、初期値は近似的に6オームであり、ステップアップ値は近似的に12オームである。なおもさらなる実施形態において、下流側コンポーネントの入力インピーダンスは近似的に50オームである。   In one embodiment, the second partial OMN is configured to perform both matching the output impedance of the first OMN to the input impedance of the downstream component and filtering antenna reflections received at the output terminal in parallel. Part of a parallel body of output matching network and filter circuit. In another embodiment, the first partial OMN steps up the output impedance of the power amplifier circuit from an initial value to a step up value that is approximately between 10% and 50% of the input impedance of the downstream component. Configured. In a further embodiment, the initial value is approximately 6 ohms and the step-up value is approximately 12 ohms. In a still further embodiment, the downstream component input impedance is approximately 50 ohms.

一実施形態において、モジュールはさらに、第1ダイとは別個のフィルタ回路であって、当該第1ダイと出力端子との間に電気的に接続され、当該出力端子において受信されるアンテナ反射をブロックするべく構成されたフィルタ回路を含む。他実施形態において、第2部分OMN及びフィルタ回路は、第1半導体ダイとは別個の第2半導体ダイに実装される。   In one embodiment, the module is further a filter circuit separate from the first die, electrically connected between the first die and the output terminal, and blocking antenna reflections received at the output terminal. Including a filter circuit configured to do so. In other embodiments, the second portion OMN and the filter circuit are mounted on a second semiconductor die that is separate from the first semiconductor die.

いくつかの実装において、本開示は、RF信号を受信及び送信するべく構成されたアンテナと、RF出力信号を送信のため当該アンテナへと通過させるべく構成された送信/受信スイッチと、RF入力信号を受信するべく構成された入力端子、当該RF入力信号の増幅されたバージョンを与えるべく構成された出力端子、当該RF入力信号を増幅するべく構成された増幅器回路を含む第1半導体ダイ、並びに第1部分OMN及び第2部分OMNを含むOMNを含むRF電力増幅器モジュールとを含む無線携帯デバイスに関する。ここで、第1部分OMNは、第1半導体ダイに載置されて増幅器回路の出力インピーダンスを第2部分OMNの入力インピーダンスに整合させるべく構成され、第2部分OMNは、当該第1半導体ダイと当該出力端子との間に電気的に接続されて当該第1部分OMNの出力インピーダンスを下流側コンポーネントの入力インピーダンスに整合させるべく構成される。   In some implementations, the present disclosure includes an antenna configured to receive and transmit an RF signal, a transmit / receive switch configured to pass an RF output signal to the antenna for transmission, and an RF input signal. An input terminal configured to receive the output, an output terminal configured to provide an amplified version of the RF input signal, a first semiconductor die including an amplifier circuit configured to amplify the RF input signal, and The present invention relates to a wireless portable device including an RF power amplifier module including an OMN including a first partial OMN and a second partial OMN. Here, the first portion OMN is placed on the first semiconductor die and configured to match the output impedance of the amplifier circuit to the input impedance of the second portion OMN, and the second portion OMN is connected to the first semiconductor die. Electrically connected between the output terminals and configured to match the output impedance of the first portion OMN to the input impedance of the downstream component.

一実施形態において、第2部分OMNは、第1半導体ダイとは別個の第2半導体ダイに実装される。他実施形態において、第2部分OMNは、第1OMNの出力インピーダンスの、下流側コンポーネントの入力インピーダンスへの整合と、当該出力端子において受信されるアンテナ反射のフィルタリングとの双方を並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体の一部である。さらなる実施形態において、第1部分OMNは、電力増幅器回路の出力インピーダンスを、初期値から、下流側コンポーネントの入力インピーダンスの近似的に10%から50%の間にあるステップアップ値へとステップアップさせるべく構成される。   In one embodiment, the second partial OMN is mounted on a second semiconductor die that is separate from the first semiconductor die. In other embodiments, the second partial OMN is configured to perform both the matching of the output impedance of the first OMN to the input impedance of the downstream component and the filtering of the antenna reflection received at the output terminal in parallel. Of the output matching network and filter circuit in parallel. In a further embodiment, the first partial OMN steps up the output impedance of the power amplifier circuit from an initial value to a step up value that is approximately between 10% and 50% of the input impedance of the downstream component. Configured.

なおもさらなる実施形態において、RF電力増幅器モジュールはさらに、第1ダイとは別個のフィルタ回路であって、当該第1ダイと出力端子との間に電気的に接続され、当該出力端子において受信されるアンテナ反射をブロックするべく構成されたフィルタ回路を含む。一実施形態において、第2部分OMN及びフィルタ回路は、第1半導体ダイとは別個の第2半導体ダイに実装される。   In still further embodiments, the RF power amplifier module is further a filter circuit that is separate from the first die and is electrically connected between the first die and the output terminal and received at the output terminal. Including a filter circuit configured to block antenna reflections. In one embodiment, the second portion OMN and the filter circuit are mounted on a second semiconductor die that is separate from the first semiconductor die.

いくつかの実装によれば、本開示は、RF出力信号における相互変調を低減する方法に関する。方法は、動作周波数帯域に第1基本周波数を有するRF入力信号を、RF経路に沿って電力増幅器回路への入力において受信することと、当該RF信号を増幅し、当該RF入力信号の増幅されたバージョンを当該RF経路におけるアンテナによる送信のために与えることであって、第1半導体ダイに実装された増幅回路が当該RF信号を増幅するべく構成されることと、当該電力増幅器回路の出力インピーダンスを、第1部分OMN及び第2部分OMNを含むOMNを有する下流側コンポーネントの入力インピーダンスに整合させることとを含み、当該第1部分OMNは当該第1半導体ダイに載置され、当該整合させることは、当該増幅器回路の出力インピーダンスを、当該第2部分OMNの入力インピーダンスに整合させることと、当該第1部分OMNの出力インピーダンスを当該下流側コンポーネントの入力インピーダンスに整合させることとを含む。   According to some implementations, the present disclosure relates to a method for reducing intermodulation in an RF output signal. A method receives an RF input signal having a first fundamental frequency in an operating frequency band at an input to a power amplifier circuit along an RF path, amplifies the RF signal, and amplifies the RF input signal. Providing a version for transmission by an antenna in the RF path, wherein an amplifier circuit mounted on the first semiconductor die is configured to amplify the RF signal, and the output impedance of the power amplifier circuit Matching the input impedance of a downstream component having an OMN that includes a first portion OMN and a second portion OMN, wherein the first portion OMN is mounted on the first semiconductor die and the matching is Matching the output impedance of the amplifier circuit to the input impedance of the second portion OMN; The output impedance of the portion OMN and a be matched to the input impedance of the downstream components.

一実施形態において、方法はさらに、アンテナが当該アンテナの送信中に受信する第2基本周波数を有する信号をブロックし、当該アンテナからの再放射による当該第1及び第2基本周波数の相互変調を抑制することを含む。他実施形態において、ブロックすることは、第1部分OMNの出力インピーダンスを下流側コンポーネントの入力インピーダンスに整合させることと並列して行われる。   In one embodiment, the method further blocks a signal having a second fundamental frequency that the antenna receives during transmission of the antenna and suppresses intermodulation of the first and second fundamental frequencies due to re-radiation from the antenna. Including doing. In other embodiments, blocking is done in parallel with matching the output impedance of the first portion OMN to the input impedance of the downstream component.

所定実施形態に係るデバイスにおける多重送信経路の典型的なブロック図である。FIG. 4 is an exemplary block diagram of multiple transmission paths in a device according to certain embodiments. 所定実施形態に係るRF送信経路の典型的なブロック図である。FIG. 3 is an exemplary block diagram of an RF transmission path according to certain embodiments. 所定実施形態に係る典型的な出力整合ネットワークの回路図である。1 is a circuit diagram of an exemplary output matching network according to certain embodiments. FIG. 所定実施形態に係る典型的なフィルタ回路の回路図である。1 is a circuit diagram of a typical filter circuit according to a predetermined embodiment. 所定実施形態に係る、並列機能を有する出力整合ネットワーク及びフィルタの結合体の一実施形態を含むRF送信経路の典型的なブロック図である。FIG. 4 is an exemplary block diagram of an RF transmit path including one embodiment of a combined output matching network and filter with parallel functionality, according to certain embodiments. 所定実施形態に係る、並列機能を有する出力整合ネットワーク及びフィルタの結合体の一実施形態を含むRF送信経路の典型的なブロック図である。FIG. 4 is an exemplary block diagram of an RF transmit path including one embodiment of a combined output matching network and filter with parallel functionality, according to certain embodiments. 所定実施形態に係る、電力増幅器ダイから離れて配置された出力整合ネットワーク及びフィルタの一実施形態を含むRF送信経路の典型的なブロック図である。FIG. 2 is an exemplary block diagram of an RF transmit path including one embodiment of an output matching network and filter located remotely from a power amplifier die, according to certain embodiments. 所定実施形態に係る、並列機能を有する出力整合ネットワーク及びフィルタの結合体の典型的な模式図である。FIG. 3 is an exemplary schematic diagram of a combined output matching network and filter having parallel functionality, according to certain embodiments. 所定実施形態に係る、並列機能を有する出力整合ネットワーク及びフィルタの結合体の典型的な模式図である。FIG. 3 is an exemplary schematic diagram of a combined output matching network and filter having parallel functionality, according to certain embodiments. 所定実施形態に係る、電力増幅器ダイに実装するための一部分出力整合ネットワークの典型的な模式図である。1 is an exemplary schematic diagram of a partial output matching network for implementation on a power amplifier die, in accordance with certain embodiments. FIG. 所定実施形態に係る、電力増幅器ダイから離れて実装するための並列機能を有する一部分出力整合ネットワーク及びフィルタの典型的な模式図である。FIG. 3 is an exemplary schematic diagram of a partial output matching network and filter with parallel functionality for mounting away from a power amplifier die, according to certain embodiments. 所定実施形態に係る図6Aの回路の典型的なレイアウトである。6B is an exemplary layout of the circuit of FIG. 6A according to certain embodiments. 所定実施形態に係る、並列機能を有する出力整合ネットワーク及びフィルタの結合体の他実施形態を含むRF送信経路の典型的なブロック図である。FIG. 4 is an exemplary block diagram of an RF transmit path including another embodiment of a combined output matching network and filter with parallel functionality, according to certain embodiments. 所定実施形態に係る、出力整合ネットワーク及びフィルタ回路の並列体の一実施形態を含む出力整合ネットワーク及びフィルタの並列半導体ダイの典型的なブロック図である。FIG. 4 is an exemplary block diagram of a parallel semiconductor die of an output matching network and a filter including an embodiment of a parallel body of an output matching network and a filter circuit, according to certain embodiments. 所定実施形態に係る、図9の出力整合ネットワーク及びフィルタの並列半導体ダイを含む多重モード信号処理モジュールの典型的なブロック図である。FIG. 10 is an exemplary block diagram of a multi-mode signal processing module including the output matching network of FIG. 9 and a parallel semiconductor die of filters, according to certain embodiments. 所定実施形態に係る、並列機能を有する出力整合ネットワーク及びフィルタの結合体の一実施形態を含む簡単な携帯送受信器を例示する典型的なブロック図である。FIG. 2 is an exemplary block diagram illustrating a simple portable transceiver including one embodiment of a combined output matching network and filter with parallel functionality, according to certain embodiments.

システム及び方法の特徴が、上述の要約された図面を参照して以下に説明される。図面全体にわたり、参照番号は、参照要素間の対応関係を示すべく再使用される。図面、関連記載、及び特定の実装が、本発明の実施形態を例示するべく与えられるが、本開示の範囲を限定するものではない。   Features of the system and method are described below with reference to the above summarized drawings. Throughout the drawings, reference numbers are re-used to indicate correspondence between reference elements. The drawings, related descriptions, and specific implementations are provided to illustrate embodiments of the invention, but are not intended to limit the scope of the disclosure.

図1は、デバイス100における多重送信経路の典型的なブロック図である。デバイス100は例えば、一を超える周波数帯域で動作する多重帯域携帯デバイスを含み得る。かかるデバイスは、各周波数帯域での送信のために別個の送信経路を含む。他例において、デバイス100は、そのセルラーネットワークの周波数帯域にわたる送信のための送信経路を有し、かつ、当該セルラーネットワークとは異なる周波数で動作するローカルネットワークへの送信のための別個の送信経路を有するスマートフォンのようなセルラーデバイスを含み得る。   FIG. 1 is an exemplary block diagram of multiple transmission paths in device 100. Device 100 may include, for example, a multi-band portable device that operates in more than one frequency band. Such a device includes a separate transmission path for transmission in each frequency band. In another example, device 100 has a transmission path for transmission over the frequency band of the cellular network, and a separate transmission path for transmission to a local network operating at a different frequency than the cellular network. It may include a cellular device such as a smartphone with.

デバイス100は、第1送信経路115及び第2送信経路125を含む。他実施形態は、2つよりも多い又は少ない送信経路115、125を含み得る。第1送信経路115は、第1送信器102、フィルタ104、第1電力増幅器106、フィルタ108及び第1アンテナ110を含み、第2送信経路125は、第2送信器112、第2電力増幅器116及び第2アンテナ120を含む。   The device 100 includes a first transmission path 115 and a second transmission path 125. Other embodiments may include more or fewer transmission paths 115, 125 than two. The first transmission path 115 includes the first transmitter 102, the filter 104, the first power amplifier 106, the filter 108, and the first antenna 110, and the second transmission path 125 includes the second transmitter 112 and the second power amplifier 116. And the second antenna 120.

第1送信器102は、第1周波数の又は第1周波数帯域にわたる第1送信信号を生成する。これは、フィルタ104によってフィルタリングされて第1電力増幅器106により増幅される。第1電力増幅器106からの増幅された信号は、フィルタ108によってフィルタリングされて送信のため第1アンテナ110へと送られる。   The first transmitter 102 generates a first transmission signal at a first frequency or over a first frequency band. This is filtered by the filter 104 and amplified by the first power amplifier 106. The amplified signal from the first power amplifier 106 is filtered by the filter 108 and sent to the first antenna 110 for transmission.

同様に、第2送信器112は、第2周波数の又は第2周波数帯域にわたる第2送信信号を生成する。これは、第2電力増幅器116によって増幅されて送信のため第2アンテナ120へと送られる。一実施形態において、第1及び第2周波数は異なり、第1及び第2周波数帯域は異なりかつ重複しない。   Similarly, the second transmitter 112 generates a second transmission signal at the second frequency or over the second frequency band. This is amplified by the second power amplifier 116 and sent to the second antenna 120 for transmission. In one embodiment, the first and second frequencies are different and the first and second frequency bands are different and do not overlap.

携帯デバイス、セル電話、スマートフォン等は典型的に、小型デバイスである。これらのデバイスのパッケージング内ではコンポーネントが互いに密に配置される場合が多い。一実施形態において、第1送信経路115及び第2送信経路125は、デバイス100内に一緒に配置され、第1アンテナ110及び第2アンテナ120はともに密に配置され得る。一実施形態において、第1及び第2アンテナ110、120は、互いに数センチメートル内に配置され得る。   Portable devices, cell phones, smartphones, etc. are typically small devices. Within the packaging of these devices, components are often arranged closely together. In one embodiment, the first transmission path 115 and the second transmission path 125 may be arranged together in the device 100, and the first antenna 110 and the second antenna 120 may be both closely arranged. In one embodiment, the first and second antennas 110, 120 may be located within a few centimeters of each other.

アンテナ110、120が物理的に互いに密になると、第1アンテナ110が送信する第1周波数を有する信号が、所定実施形態においては第2アンテナ120へと結合される。アンテナ110及び120が互いに密に配置されるほど、その結合は強くなる。第1周波数を有する信号は、ひとたび第2アンテナ120によって受信されると、第2電力増幅器116へと進み、第2周波数を有する第2送信信号と混合される。第1及び第2信号の混合は、例えば(±f1±f2)、(±f1±2f2)、(±2f1±f2)、(±2f1±2f2)、…、(±mf1±nf2)の周波数を有する相互変調積をもたらす。相互変調信号はその後、第1アンテナ110及び第2アンテナ120の一以上を介して再放射され、他の周波数において干渉を引き起こし得る。   When the antennas 110, 120 are physically dense, the signal having the first frequency transmitted by the first antenna 110 is coupled to the second antenna 120 in certain embodiments. The closer the antennas 110 and 120 are arranged to each other, the stronger the coupling. Once the signal having the first frequency is received by the second antenna 120, it proceeds to the second power amplifier 116 where it is mixed with the second transmission signal having the second frequency. The mixing of the first signal and the second signal is, for example, the frequency of (± f1 ± f2), (± f1 ± 2f2), (± 2f1 ± f2), (± 2f1 ± 2f2), (± mf1 ± nf2). Resulting in an intermodulation product. The intermodulation signal can then be re-radiated via one or more of the first antenna 110 and the second antenna 120, causing interference at other frequencies.

図2は、外部アンテナからの信号をブロックするべく構成されたフィルタ206を含むRF送信経路200の典型的なブロック図である。RF送信経路200は、電力増幅器集積回路(IC)202、入力チューニング回路204、フィルタ206、出力チューニング回路208、スイッチ/低ノイズ増幅器(LNA)回路210、及びアンテナ212を含む。一実施形態において、フロントエンドモジュールのようなモジュール201は例えば、電力増幅器集積回路(IC)202、入力チューニング回路204、フィルタ206、出力チューニング回路208及びスイッチ/低ノイズ増幅器(LNA)回路210を含む。一実施形態において、外部アンテナは、デバイス100内の一緒に配置された共通送信経路からのアンテナのような、RF送信経路200の外部にあるアンテナを含む。これは、RF送信信号の送信中にアンテナ212への信号結合を行う。一実施形態において、RF送信信号の送信中にアンテナ212に到達する外部アンテナからの信号は、外部ブロック信号を含む。   FIG. 2 is an exemplary block diagram of an RF transmit path 200 that includes a filter 206 configured to block signals from an external antenna. The RF transmit path 200 includes a power amplifier integrated circuit (IC) 202, an input tuning circuit 204, a filter 206, an output tuning circuit 208, a switch / low noise amplifier (LNA) circuit 210, and an antenna 212. In one embodiment, the module 201, such as a front end module, includes, for example, a power amplifier integrated circuit (IC) 202, an input tuning circuit 204, a filter 206, an output tuning circuit 208, and a switch / low noise amplifier (LNA) circuit 210. . In one embodiment, the external antenna includes an antenna that is external to the RF transmission path 200, such as an antenna from a common transmission path located together within the device 100. This provides signal coupling to the antenna 212 during transmission of the RF transmit signal. In one embodiment, the signal from the external antenna that reaches antenna 212 during transmission of the RF transmit signal includes an external block signal.

電力増幅器集積回路(IC)202は、電力増幅器ダイ上に集積された電力増幅器214及び出力整合ネットワーク(OMN)216を含む。電力増幅器214は、一以上の増幅器段を含み、RF送信信号を増幅するべく構成される。   The power amplifier integrated circuit (IC) 202 includes a power amplifier 214 and an output matching network (OMN) 216 integrated on a power amplifier die. The power amplifier 214 includes one or more amplifier stages and is configured to amplify the RF transmit signal.

OMN216は、電力増幅器214の出力インピーダンスを、アンテナ212の入力インピーダンスへと変換する。一実施形態において、電力増幅器214の出力インピーダンスは近似的に6オームであり、アンテナの入力インピーダンスは近似的に50オームであり、OMN216はインピーダンスを近似的に6オームから近似的に50オームへと変換する。   The OMN 216 converts the output impedance of the power amplifier 214 into the input impedance of the antenna 212. In one embodiment, the output impedance of the power amplifier 214 is approximately 6 ohms, the input impedance of the antenna is approximately 50 ohms, and the OMN 216 has an impedance from approximately 6 ohms to approximately 50 ohms. Convert.

一実施形態において、電力増幅器IC202は、電力増幅器214のような能動デバイスと、OMN216のコンポーネントのような受動デバイスとを含む。電力増幅器214は典型的に、例えばシリコンゲルマニウム(SiGe)、相補型金属酸化物半導体(CMOS)、ガリウムヒ素(GaAs)、シリコンカーバイド(SiC)又は他の半導体材料のような損失性集積回路基板上に実装される。受動コンポーネントはまた、損失性集積回路基板上に実装される場合、損失性集積回路基板に関連する大きな損失を受ける。   In one embodiment, power amplifier IC 202 includes active devices such as power amplifier 214 and passive devices such as components of OMN 216. The power amplifier 214 is typically on a lossy integrated circuit substrate such as silicon germanium (SiGe), complementary metal oxide semiconductor (CMOS), gallium arsenide (GaAs), silicon carbide (SiC), or other semiconductor materials. To be implemented. Passive components also suffer significant losses associated with the lossy integrated circuit board when mounted on the lossy integrated circuit board.

図3は、複数のインダクタ及び複数のキャパシタを含む典型的な出力整合ネットワーク300の回路図である。OMN300は、典型的には電力増幅器IC202上にOMN216として実装される出力整合ネットワークの一例である。他実施形態は、ここでの開示から当業者に知られるように、OMN300よりも多い又は少ないコンポーネントを含み得る。   FIG. 3 is a circuit diagram of an exemplary output matching network 300 that includes a plurality of inductors and a plurality of capacitors. OMN 300 is an example of an output matching network that is typically implemented as OMN 216 on power amplifier IC 202. Other embodiments may include more or fewer components than OMN 300, as known to those skilled in the art from the disclosure herein.

図2を参照すると、フィルタ206の入力インピーダンスは近似的に50オームであり、一実施形態において、外部アンテナからアンテナ212に到達した外部ブロック信号が送信経路200を通って電力増幅器214へと逆方向に伝播するのを防止する。一実施形態において、フィルタ206は高域通過フィルタを含む。   Referring to FIG. 2, the input impedance of the filter 206 is approximately 50 ohms, and in one embodiment, the external block signal that reaches the antenna 212 from the external antenna passes through the transmission path 200 to the power amplifier 214 in the reverse direction. To propagate to. In one embodiment, filter 206 includes a high pass filter.

図4は、キャパシタ及び抵抗器を含む典型的な高域通過フィルタ回路402の回路図である。他実施形態において、フィルタ206は、低域通過フィルタ、帯域通過フィルタ又は帯域阻止フィルタを含み得る。他実施形態において、フィルタ206は、ここでの開示から当業者に知られるように、2を超えるコンポーネント又は2未満のコンポーネントを含み得る。一実施形態において、フィルタ206、402は、低温同時焼成セラミック(LTCC)受動コンポーネントを使用する個別的なデバイス、外部の個別的な集中素子コンポーネント等、又は集積受動デバイス(IPD)等として実装される。別個の回路として実装されるフィルタ206は、有意な基板面積を使用して信号損失を導入する。これが、電力消費の増加をもたらす。   FIG. 4 is a circuit diagram of an exemplary high pass filter circuit 402 including capacitors and resistors. In other embodiments, the filter 206 may include a low pass filter, a band pass filter, or a band rejection filter. In other embodiments, the filter 206 may include more than two components or fewer than two components, as known to those skilled in the art from the disclosure herein. In one embodiment, the filters 206, 402 are implemented as discrete devices using low temperature co-fired ceramic (LTCC) passive components, external discrete lumped component components, etc., or integrated passive devices (IPD), etc. . Filter 206 implemented as a separate circuit introduces signal loss using significant board area. This leads to an increase in power consumption.

一実施形態において、フィルタ206のインピーダンスは、正確に50オームというわけではなく、インピーダンスをチューニングするべくフィルタ206の入力及び出力において整合コンポーネントが使用される。入力チューニング回路204がフィルタ206の入力における整合コンポーネントを含み、出力チューニング回路208がフィルタ206の出力における整合コンポーネントを含む。一実施形態において、入力チューニング回路206は少なくとも2つの受動コンポーネントを含み、出力チューニング回路は少なくとも2つの受動コンポーネントを含む。   In one embodiment, the impedance of the filter 206 is not exactly 50 ohms, and matching components are used at the input and output of the filter 206 to tune the impedance. Input tuning circuit 204 includes a matching component at the input of filter 206, and output tuning circuit 208 includes a matching component at the output of filter 206. In one embodiment, input tuning circuit 206 includes at least two passive components and output tuning circuit includes at least two passive components.

スイッチ/LNA回路210は、近似的に50オームの入力インピーダンスを有し、低ノイズ増幅器(LNA)218と、デバイス100の送信モードと受信モードとを切り替えるべく構成されたスイッチ220とを含む。スイッチ220が受信モードに構成されると、アンテナ212で受信される信号は、LNA218を通って受信経路へと向かう。スイッチ220が送信モードに構成されると、送信経路200におけるRF送信信号は、増幅、フィルタリング及びチューニングが完了してから、送信のためアンテナ212へと通される。   The switch / LNA circuit 210 has an input impedance of approximately 50 ohms, and includes a low noise amplifier (LNA) 218 and a switch 220 configured to switch between the transmission mode and the reception mode of the device 100. When the switch 220 is configured in the reception mode, a signal received by the antenna 212 passes through the LNA 218 to the reception path. When switch 220 is configured in transmission mode, the RF transmission signal in transmission path 200 is passed to antenna 212 for transmission after amplification, filtering and tuning is complete.

フィルタ206は、一緒に配置された送信経路からアンテナ212に到達した信号をブロックする一方で、付加的なチューニング回路を使用するので、かさばり、回路基板上に実装するには費用がかかる可能性がある。さらに、電力増幅器及びOMN集積回路202は、電力増幅器214を実装する技術を利用するが、OMN216の受動コンポーネントを実装するべく使用されると付加的な信号損失が加わる。   While the filter 206 blocks the signal reaching the antenna 212 from the co-located transmission path, it uses additional tuning circuitry, which is bulky and can be expensive to implement on a circuit board. is there. In addition, the power amplifier and OMN integrated circuit 202 utilizes technology to implement the power amplifier 214, but adds additional signal loss when used to implement passive components of the OMN 216.

図5Aは、電力増幅器IC502、入力チューニング回路504、フィルタ506、出力チューニング回路508、スイッチ/LNA回路210及びアンテナ212を含むRF送信経路500の典型的なブロック図である。電力増幅器IC502は電力増幅器514を含む。電力増幅器514は、一以上の増幅器段を含み、RF送信信号を増幅するべく構成される。   FIG. 5A is an exemplary block diagram of an RF transmit path 500 that includes a power amplifier IC 502, an input tuning circuit 504, a filter 506, an output tuning circuit 508, a switch / LNA circuit 210 and an antenna 212. The power amplifier IC 502 includes a power amplifier 514. The power amplifier 514 includes one or more amplifier stages and is configured to amplify the RF transmit signal.

一実施形態において、フロントエンドモジュールのようなモジュール501は、電力増幅器IC502、入力チューニング回路504、フィルタ506、出力チューニング回路508及びスイッチ/LNA回路210を含む。他実施形態において、モジュール501は、電力増幅器IC502、入力チューニング回路504、フィルタ506及び出力チューニング回路508を含む。さらなる実施形態において、モジュール501は、電力増幅器IC502、入力チューニング回路504及びフィルタ506を含む。さらなる実施形態において、モジュール501は電力増幅器IC502及びフィルタ506を含む。   In one embodiment, a module 501, such as a front end module, includes a power amplifier IC 502, an input tuning circuit 504, a filter 506, an output tuning circuit 508, and a switch / LNA circuit 210. In other embodiments, the module 501 includes a power amplifier IC 502, an input tuning circuit 504, a filter 506 and an output tuning circuit 508. In a further embodiment, module 501 includes power amplifier IC 502, input tuning circuit 504, and filter 506. In a further embodiment, module 501 includes a power amplifier IC 502 and a filter 506.

フィルタ506は、RF信号がRF送信経路500に沿って電力増幅器514からアンテナ212へと伝播するときにRF送信経路500のインピーダンスを変換するべく、かつ、それと並列して外部アンテナから受信された信号がアンテナ212から電力増幅器514へとRF送信経路500に沿って進むのをブロックするべく構成される。   A filter 506 is a signal received from an external antenna to transform the impedance of the RF transmission path 500 as it propagates along the RF transmission path 500 from the power amplifier 514 to the antenna 212 and in parallel therewith. Is configured to block travel from the antenna 212 to the power amplifier 514 along the RF transmit path 500.

電力増幅器IC502への入力は、RF送信器からのRF送信信号を受信する。電力増幅器IC502の出力は、入力チューニング回路504を介してフィルタ506の入力に電気的に結合される。フィルタ506の出力は、スイッチ/LNA210の入力に電気的に結合される。スイッチ220が送信モードにある場合、スイッチ/LNA210の出力がアンテナ212に電気的に結合され、増幅及びフィルタリングがされたRF送信信号が、アンテナ212によって送信される。   The input to the power amplifier IC 502 receives the RF transmission signal from the RF transmitter. The output of power amplifier IC 502 is electrically coupled to the input of filter 506 via input tuning circuit 504. The output of filter 506 is electrically coupled to the input of switch / LNA 210. When switch 220 is in transmit mode, the output of switch / LNA 210 is electrically coupled to antenna 212, and the amplified and filtered RF transmit signal is transmitted by antenna 212.

電力増幅器集積回路(IC)502は、電力増幅器ダイ上に集積された電力増幅器514を含む。電力増幅器514は、例えばSiGe、CMOS、GaAs、SiC又は他の半導体材料のような損失性集積回路基板上に実装される。電力増幅器IC202とは対照的に、OMNは、電力増幅器ダイから移動されてフィルタ506の中に実装される。電力増幅器IC502の出力インピーダンスは近似的に6オームである。有利なことに、OMNが取り外された電力増幅器ダイは、OMNを含む電力増幅器ダイよりも小さくかつ低コストである。   The power amplifier integrated circuit (IC) 502 includes a power amplifier 514 integrated on a power amplifier die. The power amplifier 514 is mounted on a lossy integrated circuit substrate such as, for example, SiGe, CMOS, GaAs, SiC, or other semiconductor material. In contrast to power amplifier IC 202, the OMN is moved from the power amplifier die and implemented in filter 506. The output impedance of the power amplifier IC 502 is approximately 6 ohms. Advantageously, the power amplifier die with the OMN removed is smaller and less expensive than the power amplifier die that includes the OMN.

フィルタ506は、OMN及びフィルタの並列体と称され、並列機能を有する整合ネットワーク及びフィルタの結合体を含む。OMN及びフィルタの並列体506は、インピーダンス整合及びフィルタリングを並列して実装するべく構成される。なお、OMN及びフィルタの並列体506は、フィルタが後続された直列OMNではない。フィルタ及びOMNは、コンポーネントが整合コンポーネント及びフィルタリングコンポーネントとして並列して機能するように結合される。フィルタがOMNの一部となりかつOMNがフィルタの一部となることにより、全体的な信号損失は、OMN及びフィルタが別個に実装される場合に生じる損失よりも小さくなる。さらに、OMN及びフィルタの並列体506のサイズは、別個に実装されたOMN及びフィルタの結合サイズよりも小さい。   The filter 506 is referred to as a parallel body of OMN and filter, and includes a combination of a matching network and a filter having a parallel function. The OMN and filter parallel 506 is configured to implement impedance matching and filtering in parallel. Note that the OMN and filter parallel body 506 is not a series OMN followed by a filter. The filter and OMN are combined so that the components function in parallel as matching components and filtering components. With the filter becoming part of the OMN and the OMN becoming part of the filter, the overall signal loss is less than the loss that would occur if the OMN and filter were implemented separately. Furthermore, the size of the parallel OMN and filter 506 is smaller than the combined size of the separately implemented OMN and filter.

一実施形態において、OMN及びフィルタの並列体506は、6オームから50オームのインピーダンス整合及び高域通過フィルタリングを並列して実装するべく構成される。他実施形態において、OMN及びフィルタの並列体506は、近似的に6オーム未満、近似的に6オーム超過、近似的に50オーム未満、又は近似的に50オーム超過のソースインピーダンスと負荷インピーダンスとのインピーダンス整合を実装し、それと並列してフィルタリング又は信号コンディショニングを実装する。ここで、OMN及びフィルタの並列体506は、高域通過フィルタ、低域通過フィルタ、帯域通過フィルタ又は帯域阻止フィルタを含み得る。   In one embodiment, OMN and filter parallel 506 is configured to implement 6 ohm to 50 ohm impedance matching and high pass filtering in parallel. In other embodiments, the OMN and filter parallel 506 is a source and load impedance of approximately less than 6 ohms, approximately greater than 6 ohms, approximately less than 50 ohms, or approximately greater than 50 ohms. Implement impedance matching and parallel filtering or signal conditioning. Here, the parallel body 506 of the OMN and the filter may include a high pass filter, a low pass filter, a band pass filter, or a band rejection filter.

一実施形態において、OMN及びフィルタ506は、第1段及び第2段を含む。第1段は、近似的に6オームのインピーダンスを、近似的に12オームのインピーダンスへと変換するべく構成され、低域通過フィルタの第1部分を含む。第2段は、近似的に12オームのインピーダンスを、近似的に50オームのインピーダンスへと変換するべく構成され、当該低域通過フィルタの第2部分を含む。その結果、OMN及びフィルタ506は、信号のインピーダンスを、近似的に6オームから近似的に50オームへと変換するとともに、当該信号の低域通過フィルタリングを行う。   In one embodiment, the OMN and filter 506 includes a first stage and a second stage. The first stage is configured to convert approximately 6 ohm impedance to approximately 12 ohm impedance and includes a first portion of a low pass filter. The second stage is configured to convert approximately 12 ohm impedance to approximately 50 ohm impedance and includes a second portion of the low pass filter. As a result, the OMN and filter 506 convert the signal impedance from approximately 6 ohms to approximately 50 ohms and perform low-pass filtering of the signals.

一実施形態において、各段は、第1部分OMNが、電力増幅器回路の出力インピーダンスを、初期値から、下流側コンポーネントの入力インピーダンスの近似的に10%から50%の間にあるのが好ましいステップアップ値へとステップアップさせるべく構成される部分OMNを形成する。他実施形態において、ステップアップ値は、下流側コンポーネントの入力インピーダンスの5%〜95%、10%〜80%、15%〜75%、20%〜60%、30%〜40%等である。他実施形態において、ステップアップ値に対して他の範囲も使用できる。一実施形態において、第2部分OMNが、第1部分OMNの出力インピーダンスを、下流側コンポーネントのインピーダンスまでステップアップさせるべく構成される。一実施形態において、下流側コンポーネントはアンテナである。   In one embodiment, each stage is preferably such that the first portion OMN has an output impedance of the power amplifier circuit that is approximately between 10% and 50% of the input impedance of the downstream component from the initial value. Form a partial OMN configured to step up to an up value. In other embodiments, the step-up value is 5% to 95%, 10% to 80%, 15% to 75%, 20% to 60%, 30% to 40%, etc. of the downstream component input impedance. In other embodiments, other ranges can be used for the step-up value. In one embodiment, the second partial OMN is configured to step up the output impedance of the first partial OMN to the impedance of the downstream component. In one embodiment, the downstream component is an antenna.

一実施形態において、OMN及びフィルタ506は、集積受動デバイス(IPD)技術を使用して実装される。IPD技術は、キャパシタ、抵抗器及び高Q値インダクタのような受動デバイスを、例えばシリコンに実装することを可能にする。IPDは一般に、薄膜及びフォトリソグラフィ処理のような標準ウェハ作製技術を使用して作製される。IPDは、フリップチップマウント又はワイヤボンディングが可能なコンポーネントとして設計することができ、IPD用の基板は例えば、シリコン、アルミナ及びガラスである。IPDコンポーネントは、電力増幅器及びOMN集積回路202に集積された受動コンポーネントよりも低損失性である。   In one embodiment, OMN and filter 506 are implemented using integrated passive device (IPD) technology. IPD technology allows passive devices such as capacitors, resistors and high Q inductors to be implemented in, for example, silicon. IPDs are generally fabricated using standard wafer fabrication techniques such as thin film and photolithography processes. The IPD can be designed as a component capable of flip chip mounting or wire bonding, and the substrate for the IPD is, for example, silicon, alumina and glass. The IPD component is less lossy than the passive components integrated in the power amplifier and OMN integrated circuit 202.

他実施形態において、OMN及びフィルタの並列体506は、LTCCコンポーネントのようなセラミックコンポーネントを使用して実装される。さらなる実施形態において、OMN及びフィルタの並列体506は、外部インダクタ及びキャパシタのような受動コンポーネントを使用して、外部の個別的なフィルタとして実装される。他実施形態において、OMN及びフィルタの並列体506は、表面搭載インダクタ及びキャパシタのような表面搭載デバイスを使用して実装される。   In another embodiment, the OMN and filter parallel 506 is implemented using a ceramic component, such as an LTCC component. In a further embodiment, the OMN and filter parallel 506 is implemented as an external discrete filter using passive components such as external inductors and capacitors. In another embodiment, the parallel OMN and filter 506 is implemented using surface mount devices such as surface mount inductors and capacitors.

入力チューニング回路504は、OMN及びフィルタの並列体506への入力に整合コンポーネントを含み、出力チューニング回路508は、OMN及びフィルタの並列体506をさらにチューニングするべく、OMN及びフィルタの並列体506の出力に整合コンポーネントを含む。一実施形態において、チューニング回路504、508はそれぞれ、回路設計に大きな柔軟性を許容するべく単一の受動コンポーネントを含む。   The input tuning circuit 504 includes a matching component at the input to the OMN and filter parallel 506 and the output tuning circuit 508 outputs the output of the OMN and filter parallel 506 to further tune the OMN and filter parallel 506. Includes alignment components. In one embodiment, tuning circuits 504, 508 each include a single passive component to allow great flexibility in circuit design.

例えば、入力及び出力チューニング回路504、508が、基板をチューニングして、電力増幅器514からスイッチ/LNA回路210への伝送線のインピーダンスに影響を与え得るプリント回路基板(PCB)非励振素子に対処するべく使用される。換言すれば、電力増幅器514の出力におけるインピーダンスは近似的に6オームなので、電力増幅器514の出力をOMN及びフィルタの並列体506へと電気的に接続する伝送線のインピーダンスもまた、近似的に6オームにする必要がある。入力チューニング回路504はまた、伝送線の6オームのインピーダンスをチューニングするべく使用することもできる。同様に、スイッチ/LNA回路210への入力におけるインピーダンスは近似的に50オームなので、OMN及びフィルタの並列体506の出力に電気的に接続する伝送線のインピーダンスは、近似的に50オームにする必要がある。例えば、スイッチ/LNA回路210への入力におけるインピーダンスが、正確には50オームではない場合、出力チューニング回路508を使用して50オームの伝送線をチューニングすることができる。   For example, input and output tuning circuits 504, 508 tune the board to handle printed circuit board (PCB) parasitic elements that can affect the impedance of the transmission line from the power amplifier 514 to the switch / LNA circuit 210. Used as needed. In other words, since the impedance at the output of the power amplifier 514 is approximately 6 ohms, the impedance of the transmission line that electrically connects the output of the power amplifier 514 to the parallel OMN and filter 506 is also approximately 6 Must be ohms. The input tuning circuit 504 can also be used to tune the 6 ohm impedance of the transmission line. Similarly, since the impedance at the input to the switch / LNA circuit 210 is approximately 50 ohms, the impedance of the transmission line electrically connected to the output of the OMN and filter parallel 506 should be approximately 50 ohms. There is. For example, if the impedance at the input to the switch / LNA circuit 210 is not exactly 50 ohms, the output tuning circuit 508 can be used to tune a 50 ohm transmission line.

送信経路500において入力及び出力チューニング回路504、508を使用することにより、外部コンポーネントの数が、入力及び出力チューニング回路504、508を含む送信経路200よりも低減される。他実施形態において、入力及び出力チューニング回路504、508を、送信経路500から排除して外部コンポーネントの数をさらに低減してもよい。   By using the input and output tuning circuits 504, 508 in the transmission path 500, the number of external components is reduced compared to the transmission path 200 including the input and output tuning circuits 504, 508. In other embodiments, the input and output tuning circuits 504, 508 may be eliminated from the transmission path 500 to further reduce the number of external components.

上述のように、スイッチ/LNA回路210は、近似的に50オームの入力インピーダンスを有し、送信モードと受信モードとを切り替えるべく構成されたスイッチ220と、低ノイズ増幅器(LNA)218とを含む。スイッチ220が受信モードに構成されると、アンテナ212で受信される信号は、LNA218を通って受信経路へと向かう。スイッチ220が送信モードに構成されると、送信経路500におけるRF送信信号は、増幅、フィルタリング及びチューニングが完了してから、送信のためアンテナ212へと通される。   As described above, the switch / LNA circuit 210 includes a switch 220 having an input impedance of approximately 50 ohms and configured to switch between a transmit mode and a receive mode, and a low noise amplifier (LNA) 218. . When the switch 220 is configured in the reception mode, a signal received by the antenna 212 passes through the LNA 218 to the reception path. When switch 220 is configured for transmission mode, the RF transmission signal in transmission path 500 is passed to antenna 212 for transmission after amplification, filtering and tuning is complete.

図6Aは、インダクタL1、L2、L3、L4、L5とキャパシタC2、C3、C4とを含む、並列機能を有する出力整合ネットワーク及びフィルタの結合体の典型的な回路600である。回路600の第1端子TERMINAL1は、入力チューニング回路504を介して電力増幅器IC502の出力に電気的に結合される。   FIG. 6A is an exemplary circuit 600 of a combined output matching network and filter having parallel functions, including inductors L1, L2, L3, L4, L5 and capacitors C2, C3, C4. The first terminal TERMINAL 1 of the circuit 600 is electrically coupled to the output of the power amplifier IC 502 via the input tuning circuit 504.

回路600の第1端子TERMINAL1はさらに、インダクタL2の第1端、キャパシタC2の第1端、及びインダクタL1の第1端に結合される。インダクタL2及びキャパシタC2は並列に接続される。インダクタL2の第2端、及びキャパシタC2の第2端は、キャパシタC3の第1端、キャパシタC4の第1端、及びインダクタL4の第1端に電気的に結合される。キャパシタC3の第2端は、インダクタL3の第1端に電気的に結合される。キャパシタC4及びインダクタL4は並列に接続される。キャパシタC4の第2端、インダクタL4の第2端、及びインダクタL5の第1端は、回路600の第2端子TERMINAL2に電気的に結合される。インダクタL1の第2端、インダクタL3の第2端、及びインダクタL5の第2端は、接地GNDに電気的に結合される。   The first terminal TERMINAL1 of the circuit 600 is further coupled to the first end of the inductor L2, the first end of the capacitor C2, and the first end of the inductor L1. The inductor L2 and the capacitor C2 are connected in parallel. A second end of inductor L2 and a second end of capacitor C2 are electrically coupled to a first end of capacitor C3, a first end of capacitor C4, and a first end of inductor L4. A second end of capacitor C3 is electrically coupled to a first end of inductor L3. Capacitor C4 and inductor L4 are connected in parallel. A second end of capacitor C4, a second end of inductor L4, and a first end of inductor L5 are electrically coupled to second terminal TERMINAL2 of circuit 600. A second end of inductor L1, a second end of inductor L3, and a second end of inductor L5 are electrically coupled to ground GND.

回路600の第2端子TERMINAL2はさらに、出力チューニング回路508を介してスイッチ/LNA回路210の入力に電気的に結合される。   The second terminal TERMINAL 2 of the circuit 600 is further electrically coupled to the input of the switch / LNA circuit 210 via the output tuning circuit 508.

回路600は、スイッチ/LNA回路210が送信モードにある場合にアンテナ212から電力増幅器502へと進むブロック信号をフィルタで除去するべく構成される。それと並列して又は同時に、回路600は、電力増幅器出力インピーダンスを、アンテナ212の入力インピーダンスへと変換し、アンテナ212へと伝送される送信信号の電力を最適化するべく構成される。一実施形態において、回路600は、近似的に6オームの電力増幅器出力インピーダンスを、近似的に50オームのアンテナ入力インピーダンスへと変換する。他実施形態において、回路600はさらに、電力増幅器514が生成したRF送信信号の、例えば、2次、3次及び/又は4次高調波のような、n次高調波をフィルタリングするべく構成される。図6Aに例示されるOMN及びフィルタの並列体600の実施形態において、コンポーネントL1〜L2及びC2〜C4は、ブロック機能、インピーダンス整合機能、及び高調波フィルタリング機能を同時に又は近似的に同時に行う。   Circuit 600 is configured to filter out block signals that travel from antenna 212 to power amplifier 502 when switch / LNA circuit 210 is in the transmit mode. In parallel or simultaneously, circuit 600 is configured to convert the power amplifier output impedance to the input impedance of antenna 212 and optimize the power of the transmitted signal transmitted to antenna 212. In one embodiment, circuit 600 converts a power amplifier output impedance of approximately 6 ohms to an antenna input impedance of approximately 50 ohms. In other embodiments, the circuit 600 is further configured to filter nth harmonics, such as second, third and / or fourth harmonics, of the RF transmit signal generated by the power amplifier 514. . In the embodiment of the parallel OMN and filter 600 illustrated in FIG. 6A, components L1-L2 and C2-C4 perform block function, impedance matching function, and harmonic filtering function simultaneously or approximately simultaneously.

一実施形態において、L1、L5は、主要周波数帯域におけるインピーダンス変換を行う。L2/C2、L3/C3、及びL4/C4もまた、主要周波数帯域におけるインピーダンス変換を行い、電力増幅器514が生成した高調波、又はアンテナ212を介して送信経路に入る他の周波数帯域にある干渉信号のフィルタリング/ブロックを行う。他実施形態において、L1、L5は、付加的なフィルタリング機能を行うべく適切なトポロジへの変換が可能である。   In one embodiment, L1 and L5 perform impedance transformation in the main frequency band. L2 / C2, L3 / C3, and L4 / C4 also perform impedance transformations in the main frequency band, harmonics generated by power amplifier 514, or interference in other frequency bands that enter the transmission path via antenna 212 Perform signal filtering / blocking. In other embodiments, L1 and L5 can be converted to an appropriate topology to perform additional filtering functions.

図7は、回路600の典型的なレイアウト700である。   FIG. 7 is an exemplary layout 700 of the circuit 600.

図6Bは、インダクタL6、L7、L8、L9とキャパシタC6、C7、C8、C9、C10、C11とを含む並列機能を有する出力整合ネットワーク及びフィルタの結合体の他実施形態の典型的な回路650である。回路650の第1端子TERMINAL1は、入力チューニング回路504を介して電力増幅器IC502の出力に電気的に結合される。   FIG. 6B illustrates an exemplary circuit 650 of another embodiment of an output matching network and filter combination having a parallel function including inductors L6, L7, L8, L9 and capacitors C6, C7, C8, C9, C10, C11. It is. A first terminal TERMINAL 1 of circuit 650 is electrically coupled to the output of power amplifier IC 502 via input tuning circuit 504.

回路650の第1端子TERMINAL1はさらに、インダクタL6の第1端、キャパシタC6の第1端、及びキャパシタC8の第1端にも結合される。インダクタL6及びキャパシタC6は並列に接続される。インダクタL6の第2端、及びキャパシタC6の第2端は、接地GNDに電気的に結合される。キャパシタC8の第2端は、キャパシタC10の第1端、及びインダクタL7の第1端に電気的に結合される。インダクタL7の第2端はキャパシタC7の第1端に電気的に結合され、キャパシタC7の第2端は接地GNDに電気的に結合される。キャパシタC10の第2端はインダクタL8の第1端、インダクタL9の第1端、及びキャパシタC9の第1端に電気的に結合される。キャパシタC9及びインダクタL9は並列に接続される。キャパシタC9の第2端、インダクタL9の第2端、及びキャパシタC11の第1端は、回路650の第2端子TERMINAL2に電気的に結合される。インダクタL8の第2端、及びキャパシタC11の第2端は、接地GNDに電気的に結合される。   The first terminal TERMINAL1 of the circuit 650 is further coupled to the first end of the inductor L6, the first end of the capacitor C6, and the first end of the capacitor C8. The inductor L6 and the capacitor C6 are connected in parallel. A second end of inductor L6 and a second end of capacitor C6 are electrically coupled to ground GND. A second end of capacitor C8 is electrically coupled to a first end of capacitor C10 and a first end of inductor L7. A second end of inductor L7 is electrically coupled to a first end of capacitor C7, and a second end of capacitor C7 is electrically coupled to ground GND. A second end of capacitor C10 is electrically coupled to a first end of inductor L8, a first end of inductor L9, and a first end of capacitor C9. Capacitor C9 and inductor L9 are connected in parallel. The second end of capacitor C9, the second end of inductor L9, and the first end of capacitor C11 are electrically coupled to second terminal TERMINAL2 of circuit 650. A second end of inductor L8 and a second end of capacitor C11 are electrically coupled to ground GND.

回路650の第2端子TERMINAL2はさらに、出力チューニング回路508を介してスイッチ/LNA回路210の入力に電気的に結合される。   The second terminal TERMINAL 2 of the circuit 650 is further electrically coupled to the input of the switch / LNA circuit 210 via the output tuning circuit 508.

回路650は、スイッチ/LNA回路210が送信モードにある場合にアンテナ212から電力増幅器502へと進むブロック信号をフィルタで除去するべく構成される。それと並列して又は同時に、回路650は、電力増幅器出力インピーダンスを、アンテナ212の入力インピーダンスへと変換し、アンテナ212へと伝送される送信信号の電力を最適化するべく構成される。一実施形態において、回路650は、近似的に6オームの電力増幅器出力インピーダンスを、近似的に50オームのアンテナ入力インピーダンスへと変換する。他実施形態において、回路650はさらに、電力増幅器514が生成したRF送信信号の、例えば、2次、3次及び/又は4次高調波のような、n次高調波をフィルタリングするべく構成される。図6Bに例示されるOMN及びフィルタの並列体650の実施形態において、コンポーネントL6〜L9及びC6〜C11は、ブロック機能、インピーダンス整合機能、及び高調波フィルタリング機能を同時に又は近似的に同時に行う。   Circuit 650 is configured to filter out block signals that travel from antenna 212 to power amplifier 502 when switch / LNA circuit 210 is in the transmit mode. In parallel or simultaneously, circuit 650 is configured to convert the power amplifier output impedance to the input impedance of antenna 212 and optimize the power of the transmitted signal transmitted to antenna 212. In one embodiment, circuit 650 converts a power amplifier output impedance of approximately 6 ohms to an antenna input impedance of approximately 50 ohms. In other embodiments, the circuit 650 is further configured to filter nth harmonics, such as second, third and / or fourth harmonics, of the RF transmit signal generated by the power amplifier 514. . In the embodiment of the parallel OMN and filter 650 illustrated in FIG. 6B, the components L6-L9 and C6-C11 perform block function, impedance matching function, and harmonic filtering function simultaneously or approximately simultaneously.

図5Bは、電力増幅器IC503、入力チューニング回路504、フィルタ507、出力チューニング回路508、スイッチ/LNA回路210、及びアンテナ212を含むRF送信経路550の典型的なブロック図である。電力増幅器IC503は、電力増幅器及び一部分出力整合ネットワーク回路515を含む。回路515の電力増幅器部分は、一以上の増幅器段を含んでRF送信信号を増幅するべく構成される。回路515の一部分出力整合ネットワーク部分は、電力増幅器のような、回路のインピーダンスを近似的に6オームから近似的に12オームへと変換するべく構成されたインピーダンス整合回路を含む。   FIG. 5B is an exemplary block diagram of an RF transmit path 550 that includes a power amplifier IC 503, an input tuning circuit 504, a filter 507, an output tuning circuit 508, a switch / LNA circuit 210, and an antenna 212. The power amplifier IC 503 includes a power amplifier and a partial output matching network circuit 515. The power amplifier portion of circuit 515 is configured to amplify the RF transmit signal including one or more amplifier stages. A partial output matching network portion of circuit 515 includes an impedance matching circuit configured to convert the impedance of the circuit from approximately 6 ohms to approximately 12 ohms, such as a power amplifier.

一実施形態において、フロントエンドモジュールのようなモジュール551が、電力増幅器IC503、入力チューニング回路504、フィルタ507、出力チューニング回路508及びスイッチ/LNA回路210を含む。他実施形態において、モジュール551は、電力増幅器IC503、入力チューニング回路504、フィルタ507及び出力チューニング回路508を含む。さらなる実施形態において、モジュール551は、電力増幅器IC503、入力チューニング回路504及びフィルタ507を含む。さらなる実施形態において、モジュール551は電力増幅器IC503及びフィルタ507を含む。   In one embodiment, a module 551, such as a front end module, includes a power amplifier IC 503, an input tuning circuit 504, a filter 507, an output tuning circuit 508, and a switch / LNA circuit 210. In other embodiments, module 551 includes power amplifier IC 503, input tuning circuit 504, filter 507, and output tuning circuit 508. In a further embodiment, module 551 includes power amplifier IC 503, input tuning circuit 504, and filter 507. In a further embodiment, module 551 includes power amplifier IC 503 and filter 507.

上述のように、増幅器IC503は、増幅器と、近似的に6オームのインピーダンスを近似的に12オームのインピーダンスへと変換するべく構成されたインピーダンス整合回路とを含む。フィルタ507は、電力増幅器IC503からの、近似的に12オームのインピーダンスを有する信号を受信し、当該近似的に12オームのインピーダンスを近似的に50オームへと変換するべく、かつ、それと並列して、外部アンテナから受信された信号が、アンテナ212から電力増幅器回路515へとRF送信経路550に沿って進むのをブロックするべく構成される。   As mentioned above, amplifier IC 503 includes an amplifier and an impedance matching circuit configured to convert approximately 6 ohm impedance to approximately 12 ohm impedance. Filter 507 receives a signal from power amplifier IC 503 having an impedance of approximately 12 ohms, converts the impedance of approximately 12 ohms to approximately 50 ohms, and in parallel therewith. , Configured to block the signal received from the external antenna from traveling along the RF transmission path 550 from the antenna 212 to the power amplifier circuit 515.

電力増幅器IC503への入力が、RF送信器からのRF送信信号を受信する。電力増幅器IC503の出力は、入力チューニング回路504を介してフィルタ507の入力に電気的に結合される。フィルタ507の出力は、スイッチ/LNA210の入力に電気的に結合される。スイッチ220が送信モードにある場合、スイッチ/LNA210の出力がアンテナ212に電気的に結合され、増幅、インピーダンス整合、及びフィルタリングがされたRF送信信号が、アンテナ212によって送信される。   An input to the power amplifier IC 503 receives the RF transmission signal from the RF transmitter. The output of power amplifier IC 503 is electrically coupled to the input of filter 507 via input tuning circuit 504. The output of filter 507 is electrically coupled to the input of switch / LNA 210. When switch 220 is in transmit mode, the output of switch / LNA 210 is electrically coupled to antenna 212 and an amplified, impedance matched, and filtered RF transmit signal is transmitted by antenna 212.

電力増幅器集積回路(IC)503は、電力増幅器ダイ上に集積された電力増幅器及び一部分出力整合ネットワーク回路515を含む。電力増幅器515は、例えばSiGe、CMOS、GaAs、SiC又は他の半導体材料のような損失性集積回路基板上に実装される。電力増幅器IC202とは対照的に、OMNの一部分が電力増幅器ダイから移動され、フィルタ507の中に実装される。OMN及びフィルタの並列体506とは対照的に、OMNの一部分が電力増幅器ダイ503へと移動され、当該OMNの残りの部分がフィルタ507の中に実装される。   A power amplifier integrated circuit (IC) 503 includes a power amplifier and a partial output matching network circuit 515 integrated on a power amplifier die. The power amplifier 515 is mounted on a lossy integrated circuit substrate such as, for example, SiGe, CMOS, GaAs, SiC, or other semiconductor material. In contrast to power amplifier IC 202, a portion of the OMN is moved from the power amplifier die and implemented in filter 507. In contrast to the OMN and filter parallel 506, a portion of the OMN is moved to the power amplifier die 503 and the remaining portion of the OMN is implemented in the filter 507.

一実施形態において、電力増幅器及び一部分OMN回路515は、増幅、及び6オームから12オームへのインピーダンス整合を実装するべく構成される。他実施形態において、電力増幅器及び一部分OMN回路507は、増幅、及び近似的に6オーム未満、近似的に6オーム超過、近似的に12オーム未満、又は近似的に12オーム超過のソースインピーダンスと負荷インピーダンスとのインピーダンス整合を実装する。   In one embodiment, the power amplifier and partial OMN circuit 515 are configured to implement amplification and impedance matching from 6 ohms to 12 ohms. In other embodiments, the power amplifier and partial OMN circuit 507 may amplify and source impedance and load of approximately less than 6 ohms, approximately greater than 6 ohms, approximately less than 12 ohms, or approximately greater than 12 ohms. Implement impedance matching with impedance.

フィルタ507は、一部分OMN及びフィルタの並列体と称され、並列機能を有する整合ネットワーク及びフィルタの結合体を含む。一部分OMN及びフィルタ507は、OMN及びフィルタの並列体506と同様、インピーダンス整合及びフィルタリングを並列して実装するべく構成される。   The filter 507 is referred to in part as a parallel body of OMN and filter, and includes a combination of a matching network and a filter having a parallel function. Partial OMN and filter 507 is configured to implement impedance matching and filtering in parallel, similar to OMN and filter parallel 506.

一実施形態において、電力増幅器及び一部分OMNの回路515は、電力増幅器回路の出力インピーダンスを、初期値から、下流側コンポーネントの入力インピーダンスの近似的に10%から50%の間にあるのが好ましいステップアップ値へとステップアップさせるべく構成される。他実施形態において、ステップアップ値は、下流側コンポーネントの入力インピーダンスの5%〜95%、10%〜80%、15%〜75%、20%〜60%、30%〜40%等である。他実施形態において、ステップアップ値に対して他の範囲も使用できる。一実施形態において、一部分OMN及びフィルタの並列体507は、電力増幅器及び一部分OMNの回路515の出力インピーダンスを、下流側コンポーネントのインピーダンスへとステップアップさせるべく構成される。一実施形態において、下流側コンポーネントはアンテナである。   In one embodiment, the power amplifier and partial OMN circuit 515 preferably has the output impedance of the power amplifier circuit between an initial value and approximately 10% to 50% of the input impedance of the downstream component. Configured to step up to an up value. In other embodiments, the step-up value is 5% to 95%, 10% to 80%, 15% to 75%, 20% to 60%, 30% to 40%, etc. of the downstream component input impedance. In other embodiments, other ranges can be used for the step-up value. In one embodiment, the partial OMN and filter parallel 507 is configured to step up the output impedance of the power amplifier and partial OMN circuit 515 to the impedance of the downstream component. In one embodiment, the downstream component is an antenna.

なお、一部分OMN及びフィルタの並列体507は、フィルタが後続された直列OMNではない。フィルタ及びOMNは、コンポーネントが整合コンポーネント及びフィルタリングコンポーネントとして並列して機能するように結合される。フィルタがOMNの一部となりかつOMNがフィルタの一部となることにより、全体的な信号損失は、OMN及びフィルタが別個に実装される場合に生じる損失よりも小さくなる。さらに、一部分OMN及びフィルタの並列体507のサイズは、別個に実装されたOMN及びフィルタの結合サイズよりも小さい。   The parallel body 507 of the partial OMN and the filter is not a serial OMN followed by a filter. The filter and OMN are combined so that the components function in parallel as matching components and filtering components. With the filter becoming part of the OMN and the OMN becoming part of the filter, the overall signal loss is less than the loss that would occur if the OMN and filter were implemented separately. Furthermore, the size of the partial OMN and filter parallel 507 is smaller than the combined size of the separately implemented OMN and filter.

一実施形態において、一部分OMN及びフィルタの並列体507は、集積受動デバイス(IPD)技術を使用して実装される。他実施形態において、一部分OMN及びフィルタの並列体507は、LTCCコンポーネントのようなセラミックコンポーネントを使用して実装される。さらなる実施形態において、一部分OMN及びフィルタの並列体507は、外部インダクタ及びキャパシタのような受動コンポーネントを使用して、外部の個別的なフィルタとして実装される。他実施形態において、一部分OMN及びフィルタの並列体507は、表面搭載インダクタ及びキャパシタのような表面搭載デバイスを使用して実装される。   In one embodiment, the partial OMN and filter parallel 507 is implemented using integrated passive device (IPD) technology. In other embodiments, the partial OMN and filter parallel 507 is implemented using a ceramic component, such as an LTCC component. In a further embodiment, the partial OMN and filter parallel 507 is implemented as an external discrete filter using passive components such as external inductors and capacitors. In another embodiment, the partial OMN and filter parallel 507 is implemented using surface mounted devices such as surface mounted inductors and capacitors.

入力チューニング回路504は、一部分OMN及びフィルタの並列体507への入力において整合コンポーネントを含み、出力チューニング回路508は、一部分OMN及びフィルタの並列体507をさらにチューニングするべく、一部分OMN及びフィルタの並列体507の出力において整合コンポーネントを含む。一実施形態において、チューニング回路504、508はそれぞれ、上述のように回路設計に大きな柔軟性を許容する単一受動コンポーネントを含む。   The input tuning circuit 504 includes a matching component at the input to the partial OMN and filter parallel 507, and the output tuning circuit 508 is a partial OMN and filter parallel to further tune the partial OMN and filter parallel 507. Includes matching components at 507 output. In one embodiment, the tuning circuits 504, 508 each include a single passive component that allows great flexibility in circuit design as described above.

図6Cは、電力増幅器ダイ503に実装するための一部分出力整合ネットワークの典型的な回路670である。回路670は、インダクタL11、L12、及びキャパシタC12を含む。回路670の第1端子TERMINAL1は、電力増幅器IC503上の電力増幅器の出力に電気的に結合される。   FIG. 6C is an exemplary circuit 670 of a partial output matching network for implementation on the power amplifier die 503. The circuit 670 includes inductors L11 and L12 and a capacitor C12. A first terminal TERMINAL 1 of circuit 670 is electrically coupled to the output of the power amplifier on power amplifier IC 503.

回路670の第1端子TERMINAL1はさらに、インダクタL12の第1端、及びキャパシタC12の第1端に結合される。インダクタL12及びキャパシタC12は並列に接続される。インダクタL12の第2端、及びキャパシタC12の第2端は、インダクタL11の第1端、及び回路670の第2端子TERMINAL2に電気的に結合される。インダクタL11の第2端は、接地GNDに電気的に結合される。   The first terminal TERMINAL1 of the circuit 670 is further coupled to the first end of the inductor L12 and the first end of the capacitor C12. The inductor L12 and the capacitor C12 are connected in parallel. A second end of inductor L12 and a second end of capacitor C12 are electrically coupled to a first end of inductor L11 and a second terminal TERMINAL2 of circuit 670. A second end of inductor L11 is electrically coupled to ground GND.

回路670の第2端子TERMINAL2はさらに、一部分OMN及びフィルタの並列体507の入力に電気的に結合される。一実施形態において、回路670の第2端子TERMINAL2は、入力チューニング回路504を介して一部分OMN及びフィルタ507の並列体の入力に電気的に結合される。   The second terminal TERMINAL2 of the circuit 670 is further electrically coupled to the input of the parallel OMN and filter parallel body 507. In one embodiment, the second terminal TERMINAL2 of circuit 670 is electrically coupled to the input of the parallel body of part OMN and filter 507 via input tuning circuit 504.

回路670は、電力増幅器出力インピーダンスを、一部分OMN及びフィルタの並列体507の入力インピーダンスへと変換するべく構成される。一実施形態において、回路670は、近似的に6オームの電力増幅器出力インピーダンスを近似的に12オームのインピーダンスへと変換する。   The circuit 670 is configured to convert the power amplifier output impedance to the input impedance of the parallel OMN and filter parallel 507. In one embodiment, circuit 670 converts a power amplifier output impedance of approximately 6 ohms to an impedance of approximately 12 ohms.

図6Dは、電力増幅器ダイ503から離れた実装のための、並列機能を有する一部分出力整合ネットワーク及びフィルタの典型的な回路680である。回路670は、インダクタL13、L14、L15とキャパシタC13、C14とを含む。回路680の第1端子TERMINAL1は、電力増幅器IC503上の一部分OMNの出力に電気的に結合される。一実施形態において、回路680の第1端子TERMINAL1は、入力チューニング回路504を介して回路670の第2端子TERMINAL2に電気的に結合される。   FIG. 6D is an exemplary circuit 680 of a partial output matching network and filter with parallel functionality for implementation away from the power amplifier die 503. The circuit 670 includes inductors L13, L14, L15 and capacitors C13, C14. A first terminal TERMINAL1 of circuit 680 is electrically coupled to the output of a portion OMN on power amplifier IC503. In one embodiment, the first terminal TERMINAL1 of the circuit 680 is electrically coupled to the second terminal TERMINAL2 of the circuit 670 via the input tuning circuit 504.

回路680の第1端子TERMINAL1はさらに、キャパシタ13の第1端子、インダクタL13の第1端子、インダクタL15の第1端子に電気的に結合される。キャパシタC13及びインダクタL13は並列に構成される。キャパシタC13の第2端、及びインダクタL13の第2端は、キャパシタC14の第1端、及び回路680の第2端子TERMINAL2に電気的に結合される。キャパシタC14の第2端は、インダクタL14の第1端に電気的に結合される。インダクタL15の第2端とインダクタL15の第2端とは、接地GNDに電気的に結合される。   The first terminal TERMINAL1 of the circuit 680 is further electrically coupled to the first terminal of the capacitor 13, the first terminal of the inductor L13, and the first terminal of the inductor L15. The capacitor C13 and the inductor L13 are configured in parallel. A second end of capacitor C13 and a second end of inductor L13 are electrically coupled to a first end of capacitor C14 and a second terminal TERMINAL2 of circuit 680. A second end of capacitor C14 is electrically coupled to a first end of inductor L14. A second end of inductor L15 and a second end of inductor L15 are electrically coupled to ground GND.

回路680の第2端子TERMINAL2はさらに、出力チューニング回路508を介してスイッチ/LNA回路210の入力に電気的に結合される。   The second terminal TERMINAL 2 of the circuit 680 is further electrically coupled to the input of the switch / LNA circuit 210 via the output tuning circuit 508.

回路680は、スイッチ/LNA回路210が送信モードにある場合にアンテナ212から電力増幅器503へと進むブロック信号をフィルタで除外するべく構成される。それと並列して又は同時に、回路680は、電力増幅器IC503の出力インピーダンスを、アンテナ212の入力インピーダンスへと変換し、アンテナ212へと伝送される送信信号の電力を最適化するべく構成される。一実施形態において、回路680は、電力増幅器IC503の近似的に12オームの出力インピーダンスを、近似的に50オームのアンテナ入力インピーダンスへと変換する。他実施形態において、回路680はさらに、電力増幅器503が生成したRF送信信号の、例えば、2次、3次及び/又は4次高調波のような、n次高調波をフィルタリングするべく構成される。図6Dに例示される一部分OMN及びフィルタの並列体680の実施形態において、コンポーネントL13、L14、L15、C13及びC14は、ブロック機能、インピーダンス整合機能、及び高調波フィルタリング機能を同時に又は近似的に同時に行う。   Circuit 680 is configured to filter out block signals going from antenna 212 to power amplifier 503 when switch / LNA circuit 210 is in transmit mode. In parallel or simultaneously, circuit 680 is configured to convert the output impedance of power amplifier IC 503 into the input impedance of antenna 212 and optimize the power of the transmitted signal transmitted to antenna 212. In one embodiment, circuit 680 converts the approximately 12 ohm output impedance of power amplifier IC 503 to an approximately 50 ohm antenna input impedance. In other embodiments, the circuit 680 is further configured to filter nth harmonics, such as second, third and / or fourth harmonics, of the RF transmit signal generated by the power amplifier 503. . In the embodiment of the partial OMN and filter parallel 680 illustrated in FIG. 6D, the components L13, L14, L15, C13 and C14 perform block function, impedance matching function, and harmonic filtering function simultaneously or approximately simultaneously. Do.

一実施形態において、並列機能を有する一部分OMN及びフィルタの並列体507、680はIPDとして実装され、一部分OMN670は、電力増幅器とともにシリコンダイ503上に実装される。IPD上のインダクタL13、L14、L15のクォリティファクタQは、シリコンダイ503上よりもかなり高い。さらなる実施形態において、大きなインダクタが、シリコンダイ503の代わりにIPDに実装されるのが好ましい。   In one embodiment, the parallel OMN and filter parallel bodies 507, 680 with parallel functionality are implemented as IPDs, and the partial OMN 670 is implemented on a silicon die 503 with a power amplifier. The quality factor Q of the inductors L13, L14, L15 on the IPD is considerably higher than on the silicon die 503. In a further embodiment, a large inductor is preferably implemented in the IPD instead of the silicon die 503.

図5Cは、電力増幅器IC574、入力チューニング回路504、OMN576、フィルタ580、出力チューニング回路508、スイッチ/LNA回路210、及びアンテナ212を含むRF送信経路570の典型的なブロック図である。電力増幅器574は、一以上の増幅器段を含み、RF送信信号を増幅するべく構成される。   FIG. 5C is an exemplary block diagram of an RF transmit path 570 that includes a power amplifier IC 574, input tuning circuit 504, OMN 576, filter 580, output tuning circuit 508, switch / LNA circuit 210, and antenna 212. The power amplifier 574 includes one or more amplifier stages and is configured to amplify the RF transmit signal.

一実施形態において、フロントエンドモジュールのようなモジュール571は、電力増幅器IC574、入力チューニング回路504、OMN576、フィルタ578、出力チューニング回路508及びスイッチ/LNA回路210を含む。他実施形態において、モジュール571は、電力増幅器IC574、入力チューニング回路504、OMN576、フィルタ578及び出力チューニング回路508を含む。さらなる実施形態において、モジュール571は、電力増幅器IC574、入力チューニング回路504、OMN576及びフィルタ578を含む。さらなる実施形態において、モジュール501は、電力増幅器IC574、OMN576及びフィルタ578を含む。   In one embodiment, module 571, such as a front end module, includes power amplifier IC 574, input tuning circuit 504, OMN 576, filter 578, output tuning circuit 508 and switch / LNA circuit 210. In other embodiments, module 571 includes power amplifier IC 574, input tuning circuit 504, OMN 576, filter 578, and output tuning circuit 508. In a further embodiment, module 571 includes power amplifier IC 574, input tuning circuit 504, OMN 576 and filter 578. In a further embodiment, module 501 includes power amplifier IC 574, OMN 576 and filter 578.

OMN576は、電力増幅器514からアンテナ212へのRF送信経路570のインピーダンスを変換するべく構成される。OMN576は、電力増幅器の近似的に6オームの出力インピーダンスを、アンテナ212の近似的に50オームの入力インピーダンスへと変換する。フィルタ578は、外部アンテナから受信された信号が、アンテナ212から電力増幅器574へとRF送信経路570に沿って進むのをブロックするべく構成される。OMN576及びフィルタ580は、電力増幅器ダイ574から離れて配置される。OMN576及びフィルタ580は、IPD、個別的なコンポーネント、表面搭載コンポーネント等として実装可能である。   OMN 576 is configured to convert the impedance of RF transmission path 570 from power amplifier 514 to antenna 212. OMN 576 converts the output impedance of the power amplifier, approximately 6 ohms, to the input impedance of antenna 212, approximately 50 ohms. Filter 578 is configured to block signals received from the external antenna from traveling along RF transmission path 570 from antenna 212 to power amplifier 574. OMN 576 and filter 580 are located away from power amplifier die 574. OMN 576 and filter 580 can be implemented as IPDs, individual components, surface mount components, and the like.

他実施形態において、電力増幅器ICはさらに、回路670のような第1部分OMN572を含み、OMN576は、回路680のような第2部分OMNを含み、第1及び第2部分OMNの結合機能により、電力増幅器の近似的に6オームの出力インピーダンスが、アンテナ212の近似的に50オームの入力インピーダンスへと変換される。   In other embodiments, the power amplifier IC further includes a first portion OMN 572, such as circuit 670, and OMN 576 includes a second portion OMN, such as circuit 680, with the combined function of the first and second portions OMN, The approximately 6 ohm output impedance of the power amplifier is converted to an approximately 50 ohm input impedance of the antenna 212.

図8は、OMN及びフィルタの並列体806の他実施形態を含むRF送信経路800の典型的なブロック図である。OMN及びフィルタの並列体806は、並列機能を有する出力整合ネットワーク及びフィルタを結合するべく構成され、さらには、入力チューニング及び出力チューニングのコンポーネントを含むべく構成される。   FIG. 8 is an exemplary block diagram of an RF transmit path 800 that includes another embodiment of an OMN and filter parallel 806. The OMN and filter parallel 806 is configured to combine the output matching network and filter with parallel functionality, and is further configured to include input tuning and output tuning components.

一実施形態において、フロントエンドモジュールのようなモジュール801は、電力増幅器IC502、OMN及びフィルタの並列体806、及びスイッチ/LNA回路210を含む。他実施形態において、モジュール501は、電力増幅器IC502、並びにOMN及びフィルタの並列体806を含む。   In one embodiment, a module 801, such as a front end module, includes a power amplifier IC 502, an OMN and filter parallel 806, and a switch / LNA circuit 210. In other embodiments, the module 501 includes a power amplifier IC 502 and an OMN and filter parallel 806.

他実施形態において、OMN及びフィルタの並列体502、600、650、806はさらに、デバイス100の受信経路に関連する入力整合ネットワーク(IMN)を含む。さらなる実施形態において、入力IMN及びフィルタの結合体を、受信経路において使用することができる。例えば、LNAは、できる限り最低の雑音指数を達成するべく、当該入力における整合を頻繁に使用する。IMN及びフィルタの結合体は、IMN及びフィルタとして並列的に機能してLNAの入力インピーダンスの整合、及び受信信号のフィルタリングを行うべく使用することができるIPDを含む。   In other embodiments, the OMN and filter parallels 502, 600, 650, 806 further include an input matching network (IMN) associated with the receive path of the device 100. In a further embodiment, a combination of input IMN and filter can be used in the receive path. For example, the LNA frequently uses matching at that input to achieve the lowest possible noise figure. The IMN and filter combination includes an IPD that functions in parallel as an IMN and filter to match the input impedance of the LNA and to filter the received signal.

OMN及びフィルタの並列体506、600、650、806が、インピーダンス変換と、トーンの電力増幅器514の増幅された出力との混合のブロックとを並列して行うことについてここに説明されるが、OMN及びフィルタの並列体506、600、650、806の他実施形態は、インピーダンス整合と、フィルタリング又は信号コンディショニングとを並列して行う。一実施形態において、OMN及びフィルタの並列体506、600、650、806は、双方向に並列したインピーダンス整合及び信号コンディショニングを行う。さらなる実施形態において、OMN及びフィルタの並列体506、600、650、806は、出力整合機能と任意タイプの信号コンディショニングとを結合するべく構成することができる。並列機能を有する出力整合ネットワーク及びフィルタの結合体に影響を与えるOMN及びフィルタの並列体506、600、650、806の他実施形態は、異なるように、及び本開示から当業者に知られる異なる受動コンポーネントを有するように構成することができる。   Although the OMN and filter parallels 506, 600, 650, 806 are described herein for performing impedance transformation and a block of mixing of the amplified output of the tone power amplifier 514 in parallel, And other parallel embodiments of filters 506, 600, 650, 806 perform impedance matching and filtering or signal conditioning in parallel. In one embodiment, OMN and filter parallels 506, 600, 650, 806 provide bi-directional parallel impedance matching and signal conditioning. In a further embodiment, the OMN and filter parallels 506, 600, 650, 806 can be configured to combine the output matching function and any type of signal conditioning. Other embodiments of OMN and filter parallel bodies 506, 600, 650, 806 that affect the output matching network and filter combination with parallel capabilities are different and different passives known to those skilled in the art from this disclosure. It can be configured to have components.

OMN及びフィルタの並列体506、600、650は、送信経路の他構成と比較して、電力損失を低減しかつ使用空間が少ない。比較を目的として、−30dBのEVM電力が3つの構成に対して模擬された。オンダイOMN及び外部LTCCフィルタを含む電力増幅器ICが実装された送信経路に対し、−30dBのEVM電力は近似的に19.3dBmであった。OMNを除外した電力増幅器IC、オフダイの個別的なOMN、及び外部LTCCフィルタリングが実装された送信経路に対し、−30dBのEVM電力は近似的に19.3dBmであった。OMNを除外した電力増幅器IC、並びにOMN及びフィルタの並列体506、600、806が実装された送信経路に対し、−30dBのEVM電力は近似的に21.3dBMであった。OMN及びフィルタの並列体506、600、650の使用により、少なくとも2dBの改善がもたらされる。   The parallel bodies 506, 600, and 650 of the OMN and the filter reduce power loss and use less space compared to other configurations of the transmission path. For comparison purposes, a −30 dB EVM power was simulated for the three configurations. For a transmission path implemented with a power amplifier IC including an on-die OMN and an external LTCC filter, the EVM power of -30 dB was approximately 19.3 dBm. For a power amplifier IC excluding OMN, off-die individual OMN, and transmission path implemented with external LTCC filtering, the EVM power of -30 dB was approximately 19.3 dBm. For the power amplifier IC excluding the OMN and the transmission path in which the parallel bodies 506, 600, and 806 of the OMN and the filter are mounted, the EVM power of −30 dB is approximately 21.3 dBM. The use of OMN and filter parallels 506, 600, 650 provides at least a 2 dB improvement.

サイズへの影響もまた有利となる。比較を目的として、プリント回路基板面積が、機能上匹敵する2つの構成に対して決定された。オンダイOMN、4つの整合コンポーネント、及び外部LTCCフィルタを含む電力増幅器ICに対する基板面積が近似的に3mmである一方、OMNを除外した電力増幅器IC、並びにOMN及びフィルタの並列体506、600、650の基板面積は近似的に2.4mmである。OMN及びフィルタの並列体506、600、650の使用により、近似的に20%の基板空間低減がもたらされる。 The effect on size is also advantageous. For comparison purposes, the printed circuit board area was determined for two functionally comparable configurations. The substrate area for the power amplifier IC including the on-die OMN, four matching components, and the external LTCC filter is approximately 3 mm 2 , while the power amplifier IC excluding the OMN and the parallel body of the OMN and the filter 506, 600, 650 The substrate area is approximately 2.4 mm 2 . The use of OMN and filter parallels 506, 600, 650 results in approximately 20% substrate space reduction.

図9は、出力整合ネットワーク及びフィルタ回路の並列体902の一実施形態を含む出力整合ネットワーク及びフィルタの並列半導体ダイ900の典型的なブロック図である。一実施形態において、回路902は、出力整合ネットワーク及びフィルタの並列体506を含む。他実施形態において、回路902は、入力チューニング及び出力チューニングの機能をさらに含む出力整合ネットワーク及びフィルタの並列体806を含む。他実施形態において、回路902は、出力整合ネットワーク及びフィルタ回路の並列体600、650を含む。さらなる実施形態において、回路902は、一部分OMN及びフィルタの並列体507を含む。   FIG. 9 is an exemplary block diagram of an output matching network and filter parallel semiconductor die 900 including one embodiment of a parallel body 902 of output matching network and filter circuitry. In one embodiment, circuit 902 includes a parallel body 506 of output matching networks and filters. In other embodiments, the circuit 902 includes an output matching network and filter parallel 806 that further includes input tuning and output tuning functionality. In other embodiments, the circuit 902 includes a parallel body 600, 650 of output matching networks and filter circuits. In a further embodiment, the circuit 902 includes a partial OMN and filter parallel 507.

一実施形態において、ダイ900はシリコン(Si)ダイを含む。一実施形態において、Siダイは、SiCMOSダイ、SiGeBiCMOSダイ等を含む。他実施形態において、ダイ900は、ガリウムヒ素(GaAs)ダイ、擬似格子整合高電子移動度トランジスタ(pHEMT)ダイ等を含み得る。一実施形態において、ダイ900は、OMN及びフィルタ回路の並列体506、600、650、806のコンポーネントに対してIPD技術を実装する。   In one embodiment, die 900 includes a silicon (Si) die. In one embodiment, the Si die includes a SiCMOS die, a SiGeBiCMOS die, and the like. In other embodiments, the die 900 may include a gallium arsenide (GaAs) die, a pseudo-lattice matched high electron mobility transistor (pHEMT) die, or the like. In one embodiment, the die 900 implements IPD technology for the components of the parallel OMN and filter circuit 506, 600, 650, 806.

図10は、図9の出力整合ネットワーク及びフィルタの並列半導体ダイ900と、電力増幅器集積回路502、503又は574とを含むモジュールの典型的なブロック図である。モジュール1000はさらに、ここでの開示に鑑み半導体作製技術の当業者にとって知られるような、信号相互接続を与える接続部1002と、回路のパッケージングのための、例えばパッケージ基板のようなパッケージング1004と、例えば増幅器、前置フィルタ、後置フィルタ、変調器、復調器、ダウンコンバータ等のような他の回路のダイ1006を含む。一実施形態において、モジュール1000はフロントエンドモジュールを含む。一実施形態において、モジュール1000はさらに、スイッチ/LNA回路210を含む。   FIG. 10 is an exemplary block diagram of a module that includes the output matching network and filter parallel semiconductor die 900 of FIG. 9 and a power amplifier integrated circuit 502, 503, or 574. Module 1000 further includes a connection 1002 that provides signal interconnections, as known to those skilled in the art of semiconductor fabrication in light of the disclosure herein, and a packaging 1004, such as a package substrate, for circuit packaging. And other circuit dies 1006 such as amplifiers, pre-filters, post-filters, modulators, demodulators, down converters, and the like. In one embodiment, module 1000 includes a front end module. In one embodiment, module 1000 further includes a switch / LNA circuit 210.

図11は、並列機能を有する出力整合ネットワーク及びフィルタの結合体506、507、600、650、700若しくは806の一実施形態、又はOMN576及びフィルタ578の一実施形態を含む簡単な携帯送受信器1100を例示する典型的なブロック図である。   FIG. 11 illustrates a simple portable transceiver 1100 that includes one embodiment of an output matching network and filter combination 506, 507, 600, 650, 700, or 806 with parallel functionality, or one embodiment of OMN 576 and filter 578. FIG. 3 is an exemplary block diagram illustrating the example.

携帯送受信器1100は、スピーカ1102、ディスプレイ1104、キーボード1106及びマイクロフォン1108を含み、これらはすべて、ベース帯域サブシステム1110に接続される。直流(DC)電池又は他の電源であり得る電源1142が、携帯送受信器1100に電力を供給するべくベース帯域サブシステム1110に接続される。特定実施形態において、携帯送受信器1100は例えば、携帯セルラー型電話のような携帯通信デバイスであり得るが、これに限られない。スピーカ1102及びディスプレイ1104は、当業者に知られるように、ベース帯域サブシステム1110からの信号を受信する。同様に、キーボード1106及びマイクロフォン1108は、ベース帯域サブシステム1110への信号を供給する。   The portable transceiver 1100 includes a speaker 1102, a display 1104, a keyboard 1106 and a microphone 1108, all of which are connected to the baseband subsystem 1110. A power source 1142, which can be a direct current (DC) battery or other power source, is connected to the baseband subsystem 1110 to provide power to the portable transceiver 1100. In particular embodiments, the portable transceiver 1100 can be, but is not limited to, a portable communication device such as, for example, a portable cellular phone. Speaker 1102 and display 1104 receive signals from baseband subsystem 1110 as is known to those skilled in the art. Similarly, keyboard 1106 and microphone 1108 provide signals to baseband subsystem 1110.

ベース帯域サブシステム1110は、バス1128を経由して通信するマイクロプロセッサ(μP)1120、メモリ1122、アナログ回路1124及びデジタル信号プロセッサ(DSP)1126を含む。バス1128は、単一バスとして示されてはいるが、ベース帯域サブシステム1110内のサブシステム同士間において必要に応じて接続される多重バスを使用して実装することもできる。ベース帯域サブシステム1110はまた、特定用途向け集積回路(ASIC)1132及びフィールドプログラマブルゲートアレイ(FPGA)1130の一以上も含み得る。   The baseband subsystem 1110 includes a microprocessor (μP) 1120, a memory 1122, an analog circuit 1124 and a digital signal processor (DSP) 1126 that communicate via a bus 1128. Although bus 1128 is shown as a single bus, it can also be implemented using multiple buses that are connected as needed between subsystems within baseband subsystem 1110. Baseband subsystem 1110 may also include one or more of application specific integrated circuit (ASIC) 1132 and field programmable gate array (FPGA) 1130.

マイクロプロセッサ1120及びメモリ1122は、携帯送受信器1100に対して信号タイミング、処理及び格納の機能を与える。アナログ回路1124は、ベース帯域サブシステム1110内での信号のアナログ処理機能を与える。ベース帯域サブシステム1110は、例えば送信器1150、受信器1170及び電力増幅器1180に制御信号を与える。   Microprocessor 1120 and memory 1122 provide signal timing, processing and storage functions to portable transceiver 1100. Analog circuit 1124 provides an analog processing function for signals within baseband subsystem 1110. Baseband subsystem 1110 provides control signals to, for example, transmitter 1150, receiver 1170 and power amplifier 1180.

なお、簡便のため、ここでは、携帯送受信器1100の基本的なコンポーネントのみが例示される。ベース帯域サブシステム1110が与える制御信号は、携帯送受信器1100内の様々なコンポーネントを制御する。さらに、送信器1150及び受信器1170の機能は、送受信器へと統合することができる。   For simplicity, only basic components of the portable transceiver 1100 are illustrated here. Control signals provided by the baseband subsystem 1110 control various components within the portable transceiver 1100. Further, the functionality of transmitter 1150 and receiver 1170 can be integrated into a transceiver.

ベース帯域サブシステム1110はまた、アナログ/デジタルコンバータ(ADC)1134、並びにデジタル/アナログコンバータ(DAC)1136及び1138も含む。この例において、DAC1136は、変調器1152に適用される同相(I)及び直交相(Q)信号1140を生成する。ADC1134、DAC1136及びDAC1138はまた、バス1128を経由してマイクロプロセッサ1120、メモリ1122、アナログ回路1124及びDSP1126と通信する。DAC1136は、ベース帯域サブシステム1110内のデジタル通信情報を、接続部1140を経由した変調器1152への送信のため、アナログ信号へと変換する。接続部1140は、2つの方向矢印として示されるが、デジタルドメインからアナログドメインへの変換後に送信器1150が送信する予定の情報を含む。   The baseband subsystem 1110 also includes an analog / digital converter (ADC) 1134 and digital / analog converters (DACs) 1136 and 1138. In this example, DAC 1136 generates in-phase (I) and quadrature (Q) signals 1140 that are applied to modulator 1152. The ADC 1134, DAC 1136, and DAC 1138 also communicate with the microprocessor 1120, memory 1122, analog circuit 1124, and DSP 1126 via the bus 1128. The DAC 1136 converts the digital communication information in the baseband subsystem 1110 into an analog signal for transmission to the modulator 1152 via the connection unit 1140. Connection 1140, shown as two directional arrows, includes information to be transmitted by transmitter 1150 after conversion from the digital domain to the analog domain.

送信器1150は変調器1152を含む。変調器1152は、接続部1140においてアナログ情報を変調して、変調信号をアップコンバータ1154へと与える。アップコンバータ1154は、変調信号を適切な送信周波数へと変換し、アップコンバートされた信号を電力増幅器1180へと与える。電力増幅器1180は、携帯送受信器1100が動作するべく設計されたシステムにとって適切な電力レベルまで当該信号を増幅する。   The transmitter 1150 includes a modulator 1152. Modulator 1152 modulates analog information at connection 1140 and provides a modulated signal to upconverter 1154. Upconverter 1154 converts the modulated signal to an appropriate transmission frequency and provides the upconverted signal to power amplifier 1180. The power amplifier 1180 amplifies the signal to a power level appropriate for the system designed to operate the portable transceiver 1100.

変調器1152及びアップコンバータ1154の詳細は、当業者により理解されるので、省略される。例えば、接続部1140におけるデータは一般に、ベース帯域サブシステム1110によって、同相(I)及び直交相(Q)コンポーネントへとフォーマットされる。I及びQコンポーネントは、異なる形態をとり、用いられる通信規格に応じて異なるようにフォーマットされ得る。   Details of modulator 1152 and upconverter 1154 will be omitted as they will be understood by those skilled in the art. For example, data at connection 1140 is typically formatted by baseband subsystem 1110 into in-phase (I) and quadrature (Q) components. The I and Q components take different forms and can be formatted differently depending on the communication standard used.

フロントエンドモジュール1162は、電力増幅器回路1180、及びスイッチ/低ノイズ増幅器回路1172を含む。一実施形態において、スイッチ/低ノイズ増幅器回路1172は、当業者に知られるような、例えば、送信信号及び受信信号双方の同時通過を許容するフィルタ対を有するダイプレクサを含み得るアンテナシステムインタフェイスを含む。   Front end module 1162 includes a power amplifier circuit 1180 and a switch / low noise amplifier circuit 1172. In one embodiment, the switch / low noise amplifier circuit 1172 includes an antenna system interface that may include, for example, a diplexer with filter pairs that allow simultaneous transmission of both transmitted and received signals, as known to those skilled in the art. .

一実施形態において、フロントエンドモジュールはさらに、並列機能を有する出力整合ネットワーク及びフィルタの結合体1190を含む。これは、出力整合ネットワーク及びフィルタ回路の並列体506、507、600、650、700、806、又はOMN574及びフィルタ576の一実施形態を含む。電力増幅器1180は、増幅された送信信号を、当該信号をフィルタリングすることと、当該インピーダンスをアンテナ1160のインピーダンスへと整合又は近似的に整合することとを行う並列機能を有する出力整合ネットワーク及びフィルタの結合体1190へと供給する。加えて、並列機能を有する出力整合ネットワーク及びフィルタの結合体1190は、スイッチが送信モードにある場合に外部アンテナからアンテナ1160が受信する信号をブロックする。スイッチが送信モードにある場合、送信信号は、フロントエンドモジュール1162からアンテナ1160へと供給される。   In one embodiment, the front end module further includes an output matching network and filter combination 1190 having parallel functionality. This includes one embodiment of a parallel body of output matching networks and filter circuits 506, 507, 600, 650, 700, 806, or OMN 574 and filter 576. The power amplifier 1180 includes an output matching network and a filter having a parallel function of filtering the amplified transmission signal and matching or approximating the impedance to the impedance of the antenna 1160. Supply to combined body 1190. In addition, the output matching network and filter combination 1190 with parallel functionality blocks the signal received by the antenna 1160 from the external antenna when the switch is in transmit mode. When the switch is in the transmission mode, the transmission signal is supplied from the front end module 1162 to the antenna 1160.

一実施形態において、フロントエンドモジュール1162は、整合ネットワーク及びフィルタダイ900を含むモジュール1000を含む。一実施形態において、並列機能を有する出力整合ネットワーク及びフィルタの結合体1190は、整合ネットワーク及びフィルタダイ900を含むモジュール1000を含む。   In one embodiment, the front end module 1162 includes a module 1000 that includes a matching network and filter die 900. In one embodiment, an output matching network and filter combination 1190 having parallel functionality includes a module 1000 that includes a matching network and filter die 900.

アンテナ1160が受信した信号は、スイッチが受信モードにある場合にフロントエンドモジュール1162のスイッチ/低ノイズ増幅器1172から受信器1170へと向けられる。低ノイズ増幅器回路1172は受信信号を増幅する。   The signal received by antenna 1160 is directed from switch / low noise amplifier 1172 of front end module 1162 to receiver 1170 when the switch is in receive mode. The low noise amplifier circuit 1172 amplifies the received signal.

ダウンコンバータ1174は、ダイレクトコンバージョン受信器(DCR)を使用して実装される場合、増幅された受信信号を、RFレベルからベース帯域レベル(DC)又は近ベース帯域レベル(近似的に100kHz)へと変換する。代替的に、増幅された受信RF信号は、アプリケーションに応じて中間周波数(IF)信号へとダウンコンバートされる。ダウンコンバートされた信号は、フィルタ1176へと送信される。フィルタ1176は、当業界で知られるように、ダウンコンバートされた受信信号をフィルタリングする少なくとも一つのフィルタ段を含む。   When downconverter 1174 is implemented using a direct conversion receiver (DCR), it can amplify the received signal from an RF level to a baseband level (DC) or near baseband level (approximately 100 kHz). Convert. Alternatively, the amplified received RF signal is downconverted to an intermediate frequency (IF) signal depending on the application. The down-converted signal is transmitted to filter 1176. Filter 1176 includes at least one filter stage that filters the downconverted received signal, as is known in the art.

フィルタリングされた信号は、フィルタ1176から復調器1178へと送信される。復調器1178は、送信されたアナログ情報を回復させ、この情報を代表する信号を、接続部1186を経由してADC1134へと供給する。ADC1134は、当該アナログ信号を、ベース帯域周波数にあるデジタル信号へと変換して当該信号を、さらなる処理のためバス1128を経由してDSP1126へと伝送する。   The filtered signal is transmitted from filter 1176 to demodulator 1178. The demodulator 1178 recovers the transmitted analog information and supplies a signal representing this information to the ADC 1134 via the connection unit 1186. The ADC 1134 converts the analog signal into a digital signal at the baseband frequency and transmits the signal to the DSP 1126 via the bus 1128 for further processing.

用語集   Glossary

上述した実施形態のいくつかは、携帯電話に関連する例を与えている。しかしながら、当該実施形態の原理及び利点は、電力増幅器システムにとって必要とされる任意の他のシステム又は装置にも使用可能である。   Some of the embodiments described above provide examples related to mobile phones. However, the principles and advantages of this embodiment can be used for any other system or device required for a power amplifier system.

かかるシステム又は装置は、様々な電子デバイスに実装可能である。電子デバイスの例は、家庭用電気製品、家庭用電気製品の部品、電子試験機器等を含み得るがこれらに限られない。電子デバイスの例は、メモリチップ、メモリモジュール、光ネットワーク又は他の通信ネットワークの回路、及びディスクドライバ回路を含むがこれらに限られない。家庭用電気製品は、スマートフォンのような携帯電話、電話、テレビ、コンピュータモニタ、コンピュータ、ハンドヘルドコンピュータ、ラップトップコンピュータ、タブレットコンピュータ、パーソナルデジタルアシスタント(PDA)、PCカード、電子レンジ、冷蔵庫、自動車、ステレオシステム、カセットレコーダー又はプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、MP3プレーヤ、ラジオ、ビデオカメラ、カメラ、デジタルカメラ、携帯メモリチップ、洗濯機、乾燥機、洗濯機/乾燥機、コピー機、ファクシミリ機、スキャナ、多機能周辺デバイス、腕時計、時計等を含み得るがこれらに限られない。さらに、電子デバイスは、未完成製品も含み得る。   Such a system or apparatus can be implemented in various electronic devices. Examples of electronic devices may include, but are not limited to, household appliances, household appliance parts, electronic test equipment, and the like. Examples of electronic devices include, but are not limited to, memory chips, memory modules, optical network or other communication network circuits, and disk driver circuits. Household electrical products include mobile phones such as smartphones, telephones, televisions, computer monitors, computers, handheld computers, laptop computers, tablet computers, personal digital assistants (PDAs), PC cards, microwave ovens, refrigerators, automobiles, stereos System, cassette recorder or player, DVD player, CD player, VCR, MP3 player, radio, video camera, camera, digital camera, portable memory chip, washing machine, dryer, washing machine / dryer, copy machine, facsimile machine, This may include, but is not limited to, a scanner, a multifunction peripheral device, a wrist watch, a clock, and the like. Furthermore, the electronic device may also include unfinished products.

本明細書及び特許請求の範囲全体にわたり、文脈上そうでないことが明らかでない限り、「含む」等の用語は、排他的又は網羅的な意味とは反対の包括的意味に、すなわち「〜を含むがこれらに限られない」との意味に解釈すべきである。ここで一般に使用される用語「結合」は、直接接続されるか又は一以上の中間要素を介して接続されるかのいずれかとなり得る2以上の要素を言及する。同様に、ここで一般に使用される用語「接続」は、直接接続されるか又は一以上の中間要素を介して接続されるかのいずれかとなり得る2以上の要素を言及する。加えて、用語「ここ」、「上」、「下」及び同様の趣旨の用語は、本願において使用される場合、本願全体を言及し、本願の任意の特定部分を言及するわけではない。文脈が許容する場合、単数又は複数を使用する上述の詳細な説明における用語はそれぞれ、複数又は単数をも含み得る。2以上の項目のリストを参照する用語「又は」及び「若しくは」について、当該用語は以下の解釈のすべてをカバーする。すなわち、当該リストの任意の項目、当該リストのすべての項目、及び当該リストの項目の任意の組み合わせである。   Throughout the specification and claims, unless the context clearly indicates otherwise, a term such as “comprising” has an inclusive meaning opposite to the exclusive or exhaustive meaning, ie, “including”. Should be interpreted as meaning "not limited to these". The term “coupled” as generally used herein refers to two or more elements that can be either directly connected or connected via one or more intermediate elements. Similarly, the term “connection” as generally used herein refers to two or more elements that can be either directly connected or connected via one or more intermediate elements. In addition, the terms “here,” “above,” “below,” and like terms when used in this application refer to the entire application and not to any particular part of the application. Where the context allows, terms in the above detailed description using the singular or plural number may also include the plural or singular number. For the terms “or” and “or” referring to a list of two or more items, the term covers all of the following interpretations. That is, an arbitrary item of the list, all items of the list, and an arbitrary combination of items of the list.

とりわけ「できる」、「かもしれない」、「してよい」、「し得る」、「例えば」等のような、ここで使用される条件的言語は、特にそうでないことが表明されない限り、又は使用の文脈においてそうでないことが理解されない限り、一般に、所定の特徴、要素及び/又は状態を所定の実施形態が含む一方、他の実施形態が含まないことを伝えるものと解釈される。すなわち、かかる条件的言語は、特徴、要素及び/若しくは状態が任意の態様で一以上の実施形態にとって必要であること、又は一以上の実施形態が必ず、作者の入力若しくは促しあり若しくはなしで、これらの特徴、要素及び/若しくは状態が任意の特定実施形態に含まれ若しくは当該実施形態で行われるか否かを決定するロジックを含むこと、を示唆するものとは一般に意図しない。   Unless specifically stated otherwise, conditional languages as used herein, such as “can”, “may”, “may do”, “can”, “for example”, etc., or Unless otherwise understood in the context of use, it is generally interpreted to convey that a given embodiment includes a given feature, element, and / or condition, but no other embodiment. That is, such a conditional language requires that features, elements and / or states are in any manner necessary for one or more embodiments, or that one or more embodiments are necessarily input or prompted by the author, It is not generally intended to imply that these features, elements and / or states are included in any particular embodiment or include logic to determine whether or not to do so.

本発明の実施形態の上記詳細な説明は、排他的であることすなわち本発明を上記開示の正確な形態に制限することを意図しない。本発明の及びその例の特定の実施形態が例示を目的として上述されたが、当業者が認識するように、本発明の範囲において様々な均等の修正も可能である。例えば、プロセス又はブロックが所与の順序で提示されるが、代替実施形態は、異なる順序でステップを有するルーチンを行うこと又はブロックを有するシステムを用いることができ、いくつかのプロセス又はブロックは削除、移動、追加、細分化、結合、及び/又は修正することができる。これらのプロセス又はブロックはそれぞれが、様々な異なる態様で実装することができる。また、プロセス又はブロックが直列的に行われるように示されることがあるが、これらのプロセス又はブロックは、その代わりに、並列して行い又は異なる時に行うこともできる。   The above detailed description of embodiments of the invention is not intended to be exhaustive or to limit the invention to the precise form disclosed above. While particular embodiments of the present invention and its examples have been described above for purposes of illustration, as will be appreciated by those skilled in the art, various equivalent modifications are possible within the scope of the present invention. For example, processes or blocks are presented in a given order, but alternative embodiments can perform routines with steps in a different order or use a system with blocks, with some processes or blocks removed , Move, add, subdivide, combine and / or modify. Each of these processes or blocks can be implemented in a variety of different ways. Also, although processes or blocks may be shown to be performed in series, these processes or blocks may alternatively be performed in parallel or at different times.

ここに与えられた本発明の教示は、必ずしも上述のシステムに限られることがなく、他のシステムにも適用することができる。上述の様々な実施形態要素及び行為は、さらなる実施形態を与えるべく組み合わせることができる。   The teachings of the invention provided herein are not necessarily limited to the system described above, and can be applied to other systems. The various embodiment elements and acts described above can be combined to provide further embodiments.

本発明の所定の実施形態が記載されたが、これらの実施形態は、例のみとして提示されており、本開示の範囲を制限することを意図しない。実際のところ、ここに記載される新規な方法、装置及びシステムは、様々な他の形態で具体化することができる。さらに、ここに記載される方法及びシステムの形態における様々な省略、置換及び変更が、本開示の要旨から逸脱することなくなし得る。添付の特許請求の範囲及びその均等物が、本開示の範囲及び要旨に収まるかかる形態又は修正をカバーすることが意図される。
While certain embodiments of the invention have been described, these embodiments are presented by way of example only and are not intended to limit the scope of the present disclosure. Indeed, the novel methods, apparatus and systems described herein can be embodied in various other forms. Further, various omissions, substitutions and changes in the form of the methods and systems described herein may be made without departing from the spirit of the present disclosure. It is intended that the appended claims and their equivalents cover such forms or modifications that fall within the scope and spirit of this disclosure.

Claims (22)

多重帯域無線の携帯デバイスにおいて使用される無線周波数電力増幅器のモジュールであって、
前記携帯デバイスの第1送信経路に関連付けられた第1アンテナによる送信を目的として、前記モジュールの入力端子で受信された無線周波数入力信号を増幅するべく構成された増幅器回路を含む第1半導体ダイと、
前記第1半導体ダイと通信する少なくとも第1キャパシタを含む入力チューニング回路と、
前記モジュールの出力端子と通信する少なくとも第1インダクタを含む出力チューニング回路と、
前記入力チューニング回路と前記出力チューニング回路との間に直列に接続された第1回路と
を含み、
前記第1回路は、並列に接続されて前記増幅器回路の出力インピーダンスを前記第1アンテナの入力インピーダンスに変換するべく構成された少なくとも第2インダクタ及び第2キャパシタを含み、
前記第2インダクタ及び第2キャパシタはさらに、前記携帯デバイスの第2送信経路に関連付けられた第2アンテナから放射されて前記出力端子において受信された信号を、前記増幅器回路への前記第1送信経路に沿って逆方向に進むことからブロックするべく構成される、モジュール。
A radio frequency power amplifier module used in a multi-band wireless portable device comprising:
A first semiconductor die including an amplifier circuit configured to amplify a radio frequency input signal received at an input terminal of the module for transmission by a first antenna associated with a first transmission path of the portable device; ,
An input tuning circuit including at least a first capacitor in communication with the first semiconductor die;
An output tuning circuit including at least a first inductor in communication with an output terminal of the module;
A first circuit connected in series between the input tuning circuit and the output tuning circuit;
The first circuit includes at least a second inductor and a second capacitor connected in parallel and configured to convert an output impedance of the amplifier circuit to an input impedance of the first antenna;
The second inductor and the second capacitor further receive a signal radiated from a second antenna associated with a second transmission path of the portable device and received at the output terminal to the first transmission path to the amplifier circuit. A module that is configured to block from proceeding in the opposite direction along.
前記第1回路は、共通パッケージに含まれた複数の集積受動デバイスを含む、請求項1のモジュール。 The module of claim 1, wherein the first circuit includes a plurality of integrated passive devices included in a common package. 前記第1回路は複数の表面搭載デバイスを含む、請求項1のモジュール。 The module of claim 1, wherein the first circuit includes a plurality of surface mount devices. 前記第1回路は、前記第1半導体ダイとは別個の第2半導体ダイに実装される、請求項1のモジュール。 The module of claim 1, wherein the first circuit is mounted on a second semiconductor die separate from the first semiconductor die. 前記第1半導体ダイは出力整合ネットワークを含まない、請求項1のモジュール。 The module of claim 1, wherein the first semiconductor die does not include an output matching network. 前記第1回路は、前記増幅器回路の出力インピーダンスの近似的に6オームから近似的に50オームに変換することと、前記第2アンテナから前記出力端子において受信された信号を、前記第1送信経路を通って逆方向に伝播することからブロックすることとを並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体を含む、請求項1のモジュール。 The first circuit converts the output impedance of the amplifier circuit from approximately 6 ohms to approximately 50 ohms, and converts the signal received at the output terminal from the second antenna to the first transmission path. The module of claim 1 including a parallel body of an output matching network and a filter circuit configured to perform in parallel blocking from propagating through the output matching network. 前記第1回路は、前記増幅器回路の出力インピーダンスを近似的に6オームから近似的に12オームへと変換するべく構成された第1インピーダンス整合ネットワークを含む、請求項1のモジュール。 The module of claim 1, wherein the first circuit includes a first impedance matching network configured to convert the output impedance of the amplifier circuit from approximately 6 ohms to approximately 12 ohms. 前記第1回路はさらに、前記第1インピーダンス整合ネットワークの出力インピーダンスを近似的に12オームから近似的に50オームに変換することと、前記第2アンテナから前記出力端子において受信された信号を、前記第1送信経路を通って逆方向に伝播することからブロックすることとを並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体を含み、
前記第1インピーダンス整合ネットワークは、前記出力整合ネットワーク及びフィルタ回路の並列体とは別個である、請求項7のモジュール。
The first circuit further converts the output impedance of the first impedance matching network from approximately 12 ohms to approximately 50 ohms, and receives a signal received at the output terminal from the second antenna, Including a parallel body of an output matching network and a filter circuit configured to perform in parallel blocking from propagating backward through the first transmission path;
The module of claim 7, wherein the first impedance matching network is separate from a parallel body of the output matching network and a filter circuit.
前記第1回路はさらに、直列に接続された第3インダクタ及び第3キャパシタを含み、
前記第2インダクタ及び前記第2キャパシタの並列結合体と、前記第3インダクタ及び第3キャパシタの並列結合体とが直列接続されて共通端子を有する、請求項1のモジュール。
The first circuit further includes a third inductor and a third capacitor connected in series,
The module according to claim 1, wherein the parallel combination of the second inductor and the second capacitor and the parallel combination of the third inductor and the third capacitor are connected in series and have a common terminal.
前記第1回路はさらに、第4インダクタと直列に接続された第4キャパシタを含み、
前記第4キャパシタと前記第4インダクタとの直列結合体が、前記共通端子と接地との間に結合される、請求項9のモジュール。
The first circuit further includes a fourth capacitor connected in series with a fourth inductor;
The module of claim 9, wherein a series combination of the fourth capacitor and the fourth inductor is coupled between the common terminal and ground.
前記第1回路はさらに、前記第1回路の入力と前記接地との間に接続された第5インダクタと、前記第1回路の出力と前記接地との間に接続された第6インダクタとを含む、請求項10のモジュール。 The first circuit further includes a fifth inductor connected between the input of the first circuit and the ground, and a sixth inductor connected between the output of the first circuit and the ground. The module of claim 10. 前記第1回路は、インピーダンス整合及びフィルタリングの機能を有し、
前記第1回路は、出力整合ネットワーク及び少なくとも一つのフィルタの双方として機能するべく構成され、
前記第1回路に関連付けられる信号損失が、別個に実装された前記出力整合ネットワーク及び前記少なくとも一つのフィルタに関連付けられる信号損失よりも少なくなり、かつ、前記第1回路のサイズが、別個に実装された前記出力整合ネットワーク及び前記少なくとも一つのフィルタのサイズよりも小さくなる、請求項1のモジュール。
The first circuit has functions of impedance matching and filtering,
The first circuit is configured to function as both an output matching network and at least one filter;
The signal loss associated with the first circuit is less than the signal loss associated with the separately implemented output matching network and the at least one filter, and the size of the first circuit is implemented separately. The module of claim 1, wherein the module is smaller than a size of the output matching network and the at least one filter.
多重帯域の無線携帯デバイスであって、
それぞれが第1無線周波数送信経路及び第2無線周波数送信経路に関連付けられる第1アンテナ及び第2アンテナと、
送信を目的として無線周波数出力信号を前記第1アンテナへと通過させるべく構成された送信/受信スイッチと、
第1半導体ダイを含む無線周波数電力増幅器モジュールと
を含み、
前記第1半導体ダイは、前記第1アンテナによる送信を目的として無線周波数入力信号を増幅するべく構成された増幅器回路と、前記第1半導体ダイと通信する少なくとも第1キャパシタを含む入力チューニング回路と、少なくとも第1インダクタを含む出力チューニング回路と、前記入力チューニング回路と前記出力チューニング回路との間に直列に接続された第1回路とを含み、
前記第1回路は、並列に接続されて前記増幅器回路の出力インピーダンスを前記第1アンテナの入力インピーダンスに変換するべく構成された少なくとも第2インダクタ及び第2キャパシタを含み、
前記第2インダクタ及び第2キャパシタはさらに、前記送信/受信スイッチが送信に構成されたときに、前記第2無線周波数送信経路に関連付けられた第2アンテナから放射された信号を、前記増幅器回路への前記第1無線周波数送信経路に沿って逆方向に進むことからブロックするべく構成される、無線携帯デバイス。
A multi-band wireless portable device,
A first antenna and a second antenna, each associated with a first radio frequency transmission path and a second radio frequency transmission path;
A transmit / receive switch configured to pass a radio frequency output signal to the first antenna for transmission purposes;
A radio frequency power amplifier module including a first semiconductor die;
The first semiconductor die includes an amplifier circuit configured to amplify a radio frequency input signal for transmission by the first antenna; and an input tuning circuit including at least a first capacitor in communication with the first semiconductor die; An output tuning circuit including at least a first inductor; and a first circuit connected in series between the input tuning circuit and the output tuning circuit;
The first circuit includes at least a second inductor and a second capacitor connected in parallel and configured to convert an output impedance of the amplifier circuit to an input impedance of the first antenna;
The second inductor and the second capacitor further transmit a signal radiated from a second antenna associated with the second radio frequency transmission path to the amplifier circuit when the transmission / reception switch is configured for transmission. A wireless handheld device configured to block from traveling in the reverse direction along the first radio frequency transmission path of the device.
前記第1回路は、共通パッケージに含まれた複数の集積受動デバイスを含む、請求項13の無線携帯デバイス。 The wireless portable device of claim 13, wherein the first circuit includes a plurality of integrated passive devices included in a common package. 前記第1半導体ダイはいずれのインピーダンス整合機能も含まない、請求項13の無線携帯デバイス。 The wireless portable device of claim 13, wherein the first semiconductor die does not include any impedance matching function. 前記第1回路は、前記増幅器回路の出力インピーダンスを近似的に6オームから近似的に50オームに変換することと、前記第2アンテナから受信された信号を、前記第1無線周波数送信経路を通って逆方向に伝播することからブロックすることとを並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体を含む、請求項13の無線携帯デバイス。 The first circuit converts the output impedance of the amplifier circuit from approximately 6 ohms to approximately 50 ohms, and transmits a signal received from the second antenna through the first radio frequency transmission path. 14. The wireless handheld device of claim 13, comprising a parallel body of an output matching network and a filter circuit configured to perform blocking from propagating backwards in parallel. 前記第1回路は、前記増幅器回路の出力インピーダンスを近似的に6オームから近似的に12オームへと変換するべく構成された第1インピーダンス整合ネットワークを含む、請求項13の無線携帯デバイス。 14. The wireless handheld device of claim 13, wherein the first circuit includes a first impedance matching network configured to convert the output impedance of the amplifier circuit from approximately 6 ohms to approximately 12 ohms. 前記第1回路は、前記第1インピーダンス整合ネットワークの出力インピーダンスを近似的に12オームから近似的に50オームに変換することと、前記第2アンテナから受信された信号を、前記第1無線周波数送信経路を通って逆方向に伝播することからブロックすることとを並列して行うべく構成された出力整合ネットワーク及びフィルタ回路の並列体を含み、
前記第1インピーダンス整合ネットワークは、前記出力整合ネットワーク及びフィルタ回路の並列体とは別個である、請求項17の無線携帯デバイス。
The first circuit converts an output impedance of the first impedance matching network from approximately 12 ohms to approximately 50 ohms, and transmits a signal received from the second antenna to the first radio frequency transmission. Including a parallel body of an output matching network and a filter circuit configured to perform in parallel blocking from propagating backward through the path;
The wireless portable device of claim 17, wherein the first impedance matching network is separate from a parallel body of the output matching network and a filter circuit.
多重帯域無線携帯デバイスにおける無線周波数出力信号の相互変調を低減する方法であって、
第1無線周波数経路における第1アンテナによる送信を目的として、第1半導体ダイに載置された電力増幅器回路により無線周波数入力信号を増幅し、増幅された無線周波数信号を与えることであって、前記電力増幅器回路は、少なくとも第1キャパシタを含んで第1半導体ダイと通信する入力チューニング回路に接続されることと、
前記入力チューニング回路と少なくとも第1インダクタを含む出力チューニング回路との間に直列に接続された第1回路により、前記電力増幅器回路の出力インピーダンスを変換して前記第1アンテナの入力インピーダンスに近似させることであって、前記第1回路は少なくとも第2キャパシタ及び第2インダクタを含むことと、
前記変換と並列して、第2無線周波数経路に関連付けられた第2アンテナから放射される信号を、前記第1回路により、前記第1無線周波数経路に沿って前記電力増幅器回路へと逆方向に進むことからブロックすることと、
前記入力チューニング回路により、前記第1回路の入力インピーダンスをチューニングすることと、
前記出力チューニング回路により、前記第1回路の出力インピーダンスをチューニングすることと
を含む、方法。
A method for reducing intermodulation of a radio frequency output signal in a multi-band wireless portable device comprising:
Amplifying a radio frequency input signal by a power amplifier circuit mounted on a first semiconductor die for the purpose of transmission by a first antenna in a first radio frequency path, and providing an amplified radio frequency signal, The power amplifier circuit is connected to an input tuning circuit that includes at least a first capacitor and communicates with the first semiconductor die;
The output impedance of the power amplifier circuit is converted to approximate the input impedance of the first antenna by a first circuit connected in series between the input tuning circuit and an output tuning circuit including at least a first inductor. The first circuit includes at least a second capacitor and a second inductor;
In parallel with the conversion, a signal radiated from a second antenna associated with a second radio frequency path is reversed by the first circuit to the power amplifier circuit along the first radio frequency path. Block from moving forward,
Tuning the input impedance of the first circuit by the input tuning circuit;
Tuning the output impedance of the first circuit with the output tuning circuit.
前記電力増幅器回路は前記第1半導体ダイに実装され、
前記第1回路は前記第1半導体ダイに実装されない、請求項19の方法。
The power amplifier circuit is mounted on the first semiconductor die;
The method of claim 19, wherein the first circuit is not mounted on the first semiconductor die.
前記第1回路は、前記第1半導体ダイとは別個の第2半導体ダイに実装される、請求項20の方法。 21. The method of claim 20, wherein the first circuit is mounted on a second semiconductor die that is separate from the first semiconductor die. 前記第1回路は、出力整合ネットワーク及び少なくとも一つのフィルタの双方として機能するべく構成され、
前記第1回路に関連付けられる信号損失が、別個に実装された前記出力整合ネットワーク及び前記少なくとも一つのフィルタに関連付けられる信号損失よりも少なくなり、かつ、前記第1回路のサイズが、別個に実装された前記出力整合ネットワーク及び前記少なくとも一つのフィルタのサイズよりも小さくなる、請求項20の方法。
The first circuit is configured to function as both an output matching network and at least one filter;
The signal loss associated with the first circuit is less than the signal loss associated with the separately implemented output matching network and the at least one filter, and the size of the first circuit is implemented separately. 21. The method of claim 20, wherein the method is smaller than a size of the output matching network and the at least one filter.
JP2019154303A 2015-05-22 2019-08-27 Radio frequency power amplifier module, radio portable device, and method for reducing intermodulation of radio frequency output signals Active JP6618649B1 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201562165604P 2015-05-22 2015-05-22
US62/165,604 2015-05-22
US15/071,483 US9882538B2 (en) 2015-03-24 2016-03-16 Distributed output matching network for a radio frequency power amplifier module
US15/071,518 2016-03-16
US15/071,518 US10418951B2 (en) 2015-03-24 2016-03-16 Combined output matching network and filter for power amplifier with concurrent functionality
US15/071,483 2016-03-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016100960A Division JP6616241B2 (en) 2015-05-22 2016-05-20 Combined output matching network and filter with parallel function for power amplifier

Publications (2)

Publication Number Publication Date
JP6618649B1 true JP6618649B1 (en) 2019-12-11
JP2020014216A JP2020014216A (en) 2020-01-23

Family

ID=57578712

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016100960A Active JP6616241B2 (en) 2015-05-22 2016-05-20 Combined output matching network and filter with parallel function for power amplifier
JP2019154303A Active JP6618649B1 (en) 2015-05-22 2019-08-27 Radio frequency power amplifier module, radio portable device, and method for reducing intermodulation of radio frequency output signals

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016100960A Active JP6616241B2 (en) 2015-05-22 2016-05-20 Combined output matching network and filter with parallel function for power amplifier

Country Status (1)

Country Link
JP (2) JP6616241B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114928939A (en) * 2022-05-12 2022-08-19 成都频岢微电子有限公司 Radio frequency front end chip matching network structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289428A (en) * 2003-03-20 2004-10-14 Ube Ind Ltd Multi-band power amplifier module
DE10321247B4 (en) * 2003-05-12 2005-08-04 Epcos Ag Low-loss transmission module
JP2012039444A (en) * 2010-08-09 2012-02-23 Murata Mfg Co Ltd Isolator and communication equipment
JP2014090222A (en) * 2011-02-23 2014-05-15 Panasonic Corp Radio communication device
US9048284B2 (en) * 2012-06-28 2015-06-02 Skyworks Solutions, Inc. Integrated RF front end system
JP5907267B2 (en) * 2012-07-19 2016-04-26 株式会社村田製作所 Transmission module
US8606198B1 (en) * 2012-07-20 2013-12-10 Triquint Semiconductor, Inc. Directional coupler architecture for radio frequency power amplifier with complex load
US9692392B2 (en) * 2012-09-11 2017-06-27 Qualcomm Incorporated Filters for multi-band wireless device
TWI672918B (en) * 2014-08-17 2019-09-21 美商西凱渥資訊處理科技公司 Circuits and methods for 2g amplification using 3g/4g linear path combination

Also Published As

Publication number Publication date
JP2020014216A (en) 2020-01-23
JP6616241B2 (en) 2019-12-04
JP2016220207A (en) 2016-12-22

Similar Documents

Publication Publication Date Title
CN106208987B (en) Combined output matching network and filter for power amplifier with parallel function
JP6907289B2 (en) Transmitter system, high frequency module and wireless device
US10623046B2 (en) Multi-band device with reduced band loading
TWI568201B (en) Radio frequency front end module with high band selectivity, and associated wireless networking devices and methods
US9866202B2 (en) Digitally controlled attenuators with low phase shift
US11689225B2 (en) Radio frequency module and communication device
US20180358338A1 (en) Network with integrated passive device and conductive trace in packaging substrate and related modules and devices
CN106416061A (en) Broadband power amplifier systems and methods
JP2016007022A (en) Front end rf filter having embedded impedance conversion
JP2005294894A (en) High frequency circuit apparatus and mobile communication terminal employing the same
US11381261B2 (en) Radio-frequency module and communication apparatus
KR20230104249A (en) Tracker module, power amplification module, high frequency module, and communication device
JP6618649B1 (en) Radio frequency power amplifier module, radio portable device, and method for reducing intermodulation of radio frequency output signals
CN110710119B (en) High frequency module
JP4841670B2 (en) Transceiver circuit
US20210143845A1 (en) Radio frequency module and communication device
US20220255574A1 (en) Front end module with switchable filter
WO2022255389A1 (en) High frequency module and communication device
JP5630493B2 (en) Front-end device
KR20170022234A (en) Apparatus for controlling semiconductor device, and master module thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190830

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190830

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191112

R150 Certificate of patent or registration of utility model

Ref document number: 6618649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250