JP6578801B2 - Manufacturing method of semiconductor laser device - Google Patents
Manufacturing method of semiconductor laser device Download PDFInfo
- Publication number
- JP6578801B2 JP6578801B2 JP2015157027A JP2015157027A JP6578801B2 JP 6578801 B2 JP6578801 B2 JP 6578801B2 JP 2015157027 A JP2015157027 A JP 2015157027A JP 2015157027 A JP2015157027 A JP 2015157027A JP 6578801 B2 JP6578801 B2 JP 6578801B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor laser
- electrode
- recesses
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Laser Beam Processing (AREA)
- Dicing (AREA)
- Semiconductor Lasers (AREA)
Description
本開示は半導体レーザ素子の製造方法に関する。 The present disclosure relates to a method for manufacturing a semiconductor laser device.
ウエハの上側に劈開導入用の溝やレーザ加工による割溝を形成し、それらの溝に沿ってウエハを上側から劈開する半導体レーザ素子の製造方法が知られている(特許文献1〜3参照)。
2. Description of the Related Art A method for manufacturing a semiconductor laser device is known in which a cleavage introduction groove or a laser processing groove is formed on the upper side of a wafer, and the wafer is cleaved from the upper side along these grooves (see
しかしながら、ウエハの上側に割溝を形成すると、割溝形成時に行うレーザ加工などによってウエハの上側の一部が変質する。このため、当該変質した部分が、特に半導体レーザ素子をジャンクションダウン実装(半導体レーザ素子の上面側を実装面とする実装)する場合において、実装に用いるハンダ等と接触し短絡を引き起こす虞がある。したがって、割溝はウエハの下側に形成することが好ましいが、このようにすると、ウエハを劈開する際に、ウエハの下面側の割溝から進行した劈開がウエハの上側にある劈開導入用の溝に一致せず、劈開端面にスジや段差などの端面異常が発生する虞がある。 However, when a split groove is formed on the upper side of the wafer, a part of the upper side of the wafer is altered by laser processing or the like performed at the time of forming the split groove. For this reason, in particular, when the semiconductor laser element is subjected to junction down mounting (mounting with the upper surface side of the semiconductor laser element as a mounting surface), the altered portion may come into contact with solder or the like used for mounting and cause a short circuit. Therefore, it is preferable to form the split groove on the lower side of the wafer. In this way, when the wafer is cleaved, the cleavage that has progressed from the split groove on the lower surface side of the wafer is introduced for cleavage introduction on the upper side of the wafer. There is a risk that an end surface abnormality such as a streak or a step may occur on the cleaved end surface without matching with the groove.
このような端面異常は、ウエハの上側に劈開導入用の溝を形成しない場合には生じないが、このようにすると、ウエハの個片化前に劈開導入用の溝を目印にして個々の半導体レーザ素子の外縁を特定できなくなる。したがって、個片化前に不良を発見してもそれがウエハから作製される個々の半導体レーザ素子のいずれに影響するのかを把握し難くなり、個片化前の良品検査の結果に基づいて個片化後に不良品を除去することが難しくなる。 Such an end surface abnormality does not occur when a groove for cleaving introduction is not formed on the upper side of the wafer, but in this case, each semiconductor is marked with the groove for cleaving introduction before the wafer is separated. The outer edge of the laser element cannot be specified. Therefore, even if a defect is found before separation, it becomes difficult to grasp which of the individual semiconductor laser elements manufactured from the wafer affects it, and the individual is determined based on the result of the non-defective product inspection before separation. It becomes difficult to remove defective products after separation.
上記の課題は、例えば、次の手段により解決することができる。 The above problem can be solved by, for example, the following means.
基板と、基板の上面に配置された半導体積層体と、を有するウエハを準備する工程と、半導体積層体の上側に、第1の離間距離と第1の離間距離よりも短い第2の離間距離とが第1方向に沿って交互に繰り返されるよう複数の凹部を形成する工程と、半導体積層体の上側に第1方向に延伸するリッジを形成する工程と、前記リッジの上面を含む領域に電極を形成する工程であって前記第2の離間距離で形成された2つの凹部のうちの一方を前記第1方向と交差する第2方向に対して平行に通過する直線と、前記2つの凹部のうちの他方を前記第2方向に対して平行に通過する直線と、に挟まれる領域に前記電極の一部を配置する工程と、2つの直線に挟まれる領域内でウエハを第2方向に沿って劈開する工程と、を有することを特徴とする半導体レーザ素子の製造方法。 A step of preparing a wafer having a substrate and a semiconductor laminate disposed on the upper surface of the substrate; and a first separation distance and a second separation distance shorter than the first separation distance above the semiconductor laminate. Forming a plurality of recesses so as to be alternately repeated along the first direction, forming a ridge extending in the first direction on the upper side of the semiconductor stacked body, and forming an electrode in a region including the upper surface of the ridge A straight line passing through one of the two recesses formed at the second separation distance in parallel to the second direction intersecting the first direction, and the two recesses A step of arranging a part of the electrode in a region sandwiched between a straight line passing through the other in parallel to the second direction, and a wafer along the second direction in the region sandwiched between the two straight lines Cleaving and cleaving Method for producing a body laser element.
上記の製造方法によれば、製造工程の比較的初期の段階から個々の半導体レーザ素子の外縁を特定することができる。これにより、ウエハの上側に劈開導入用の溝を形成しない場合であっても、個片化前に発見した不良がウエハから作製される個々の半導体レーザ素子のいずれに影響するのかを正確に把握し、個片化前の良品検査の結果に基づいて個片化後に不良品を適切に取り除くことができる。 According to the above manufacturing method, the outer edge of each semiconductor laser element can be specified from a relatively early stage of the manufacturing process. This makes it possible to accurately grasp which of the individual semiconductor laser elements manufactured from the wafer will be affected by defects found before singulation, even when the cleavage introduction groove is not formed on the upper side of the wafer. In addition, the defective product can be appropriately removed after the separation based on the result of the non-defective product inspection before the separation.
[実施形態1に係る半導体レーザ素子の製造方法]
図1Aから図5は実施形態1に係る半導体レーザ素子の製造方法を説明する模式図である。図1A、図2A、及び図3から図5はウエハの上面図であり、図1Bは図1A中のA−A断面図であり、図2Bは図2A中のB−B断面図であり、図2Cは図2A中のC−C断面図である。図1Aから図5に示すように、実施形態1に係る半導体レーザ素子の製造方法は、基板10と、基板10の上面に配置された半導体積層体20と、を有するウエハ1を準備する工程と、半導体積層体20の上側に、第1の離間距離L1と第1の離間距離L1よりも短い第2の離間距離L2とが第1方向Yに沿って交互に繰り返されるよう複数の凹部22を形成する工程と、半導体積層体20の上側に第1方向Yに延伸するリッジ24を形成する工程と、リッジ24の上面を含む領域に電極44を形成する工程であって、第2の離間距離L2で形成された2つの凹部22のうちの一方を第1方向Yと交差する第2方向Xに対して平行に通過する直線S1と、2つの凹部22のうちの他方を第2方向Xに対して平行に通過する直線S2と、に挟まれる領域に電極44の一部を配置する工程と、2つの直線S1、S2に挟まれる領域内でウエハ1を第2方向Xに沿って劈開する工程と、を有する。以下、詳細に説明する。
[Method of Manufacturing Semiconductor Laser Device According to Embodiment 1]
1A to 5 are schematic views for explaining the method for manufacturing a semiconductor laser device according to the first embodiment. 1A, 2A, and FIGS. 3 to 5 are top views of the wafer, FIG. 1B is a cross-sectional view taken along the line AA in FIG. 1A, and FIG. 2B is a cross-sectional view taken along the line BB in FIG. 2C is a cross-sectional view taken along the line CC in FIG. 2A. As shown in FIGS. 1A to 5, the method for manufacturing a semiconductor laser device according to the first embodiment includes a step of preparing a
(第1工程)
まず、図1A及び図1Bに示すように、基板10と半導体積層体20とを有するウエハ1を準備する。基板10には例えばGaN等の窒化物半導体を用いることができる。半導体積層体20は基板10の上面に配置される。半導体積層体20は、基板10側から順に、例えばn側半導体層20c、活性層20b、及びp側半導体層20aを有している。これらの各層は例えば窒化物半導体を用いて形成される。n側半導体層20cは、通常、複数のn型半導体層からなるが、一部の層をアンドープの層とすることもできる。p側半導体層20aは、通常、複数のp型半導体層からなるが、一部の層をアンドープの層とすることもできる。活性層20bは、多重量子井戸構造または単一量子井戸構造とすることができる。
(First step)
First, as shown in FIGS. 1A and 1B, a
(第2工程)
次に、図2Aから図2Cに示すように、半導体積層体20の上側に、第1の離間距離L1と第2の離間距離L2とが第1方向Yに沿って交互に繰り返されるよう複数の凹部22を形成する。また、半導体積層体20の上側に第1方向Yに延伸するリッジ24を形成する。複数の凹部22とリッジ24の形成順序は限定されず、いずれを先に形成してもよい。複数の凹部22とリッジ24は互いに離間するように形成する。
(Second step)
Next, as shown in FIGS. 2A to 2C, a plurality of first separation distances L <b> 1 and second separation distances L <b> 2 are alternately repeated along the first direction Y on the upper side of the semiconductor stacked
凹部22形成工程以降、凹部22を目印にして、個々の半導体レーザ素子の全外周(外縁の一例)を特定することが可能となる。具体的には、予め、個々の半導体レーザ素子の外縁から第1方向Y(リッジ24の延伸方向)および第2方向X(劈開端面に対して平行な方向)においてどの程度離れた位置に凹部22を形成するかを決定しておく。これにより、凹部22を形成後、凹部22を基準として当該凹部22から所定の方向及び距離に個々の半導体レーザ素子の外縁が存在することを把握することができる。より具体的には、例えば、画像認識装置でウエハ1の画像を撮影し、得られた実際の画像とモデル画像とを比較することにより実際の画像に映る凹部22とおぼしき形状をモデル画像中の凹部22とマッチングさせる。これにより実際の画像のなかにおいて凹部22を特定し、特定された凹部22を基準にして、実際の画像のなかにおいて半導体レーザ素子の外縁を特定する。
After the
複数の凹部22は、第1の離間距離L1と、第1の離間距離L1より短い第2の離間距離L2とを繰り返すように配置される。このようにすれば、第1の離間距離L1と第2の離間距離L2はそれぞれの長さが異なるため、画像認識装置でウエハ1の画像を撮影した際にそれぞれを区別することが可能である。また、劈開端面の比較的近くに凹部22を配置することにより、凹部22を個々の半導体レーザ素子の外縁の近くに形成することで特定精度を向上することができるため、本実施形態では第1の離間距離L1を第2の離間距離L2よりも長くしている。
The plurality of
第1の離間距離L1と第2の離間距離L2の和(第1の離間距離L1+第2の離間距離L2)は、1つの半導体レーザ素子の全長(1つの半導体レーザ素子の光出射面から光反射面までの長さ)に等しい(あるいはほぼ等しい)。 The sum of the first separation distance L1 and the second separation distance L2 (first separation distance L1 + second separation distance L2) is the total length of one semiconductor laser element (light from the light emitting surface of one semiconductor laser element). Equal to (or nearly equal to) the length to the reflecting surface).
第2の離間距離L2は、第1の離間距離L1の2分の1未満であることが好ましく、第1の離間距離L1が1つの半導体レーザ素子のおおよその全長(1つの半導体レーザ素子の光出射面から光反射面までの長さ)に等しくなる程度にまで短いことがより好ましい。このようにすれば、より一層、劈開端面の近くに凹部22を配置することができるため、個々の半導体レーザ素子の外縁の特定精度をさらに向上させることができる。
The second separation distance L2 is preferably less than half of the first separation distance L1, and the first separation distance L1 is an approximate total length of one semiconductor laser element (the light of one semiconductor laser element). It is more preferable that the length be short enough to be equal to the length from the exit surface to the light reflection surface. In this way, since the
複数の凹部22は、半導体積層体20の上面視において、第2方向X(劈開端面に平行な方向)に対し平行な辺を有することが好ましい。具体的には、凹部22はこのような平行な辺を有する矩形状や矩形から一辺を取り除いた所謂コの字状などの形状を有することが好ましい。平行な辺は直線であるため、曲線と比較して画像認識しやすいからである。平行な辺を有する場合には、個々の半導体レーザ素子の長さ方向において個々の半導体レーザ素子の前後(すなわち劈開端面の位置であり、外縁の一例)を精度よく特定することもできる。なお、後述のとおり、劈開は第4工程で行われるため、ここでいう劈開端面とは、正確にいうと、第4工程によって劈開端面が形成される位置のことをいう。第1方向Yは、第2方向Xと交差する方向であり、典型的には第2方向Xと垂直な方向である。
The plurality of
複数の凹部22は半導体積層体20の上面視において半導体レーザ素子となる領域の左右(リッジ24を挟む両側)の側面端に位置することが好ましい。このようにすれば、凹部22を画像認識することにより、半導体レーザ素子が有する左右の側面端(外縁の一例)を特定することができる。なお、後述のとおり、個片化は第5工程で行われるため、ここでいう側面端とは、正確にいうと、第5工程によって側面端が形成される位置のことをいう。
The plurality of
本実施形態では、凹部22は、半導体積層体20の上面視において、半導体レーザ素子となる領域の左右の側面端からリッジ24側に凹んだ凹形状に形成されている。これに替えて、リッジ24の反対側に凸となる凸形状に形成したものを用いてもよい。ただし、凸形状に形成する場合には個々の半導体レーザ素子の幅を広げる必要があるため、幅を広げる必要のない凹形状に形成する方が、1枚のウエハ1からより多くの半導体レーザ素子を作製することができる。
In the present embodiment, the
複数の凹部22は、半導体積層体20の上面視において、半導体レーザ素子となる領域の四隅近傍に位置することが好ましい。このようにすれば、凹部22と半導体レーザ素子の四隅(外縁の一例)の位置が近づくため、個々の半導体レーザ素子の四隅(外縁の一例)を精度良く特定することができる。
The plurality of
個々の凹部22の面積(より好ましくは1つの半導体レーザ素子の上側に形成されるすべての凹部22の合計面積)は、半導体積層体20の上面視において、1つの半導体レーザ素子全体の面積の1.5%以下であることが好ましく、0.3%以下であることがより好ましい。このようにすれば、半導体積層体20の上面において電極を形成可能な領域を十分に確保することができる。
The area of each recess 22 (more preferably, the total area of all
凹部22の面積を含め、半導体積層体20の上面視において半導体積層体20の一部が除去される領域の合計面積は、1つの半導体レーザ素子全体の面積の35%以下であることが好ましく、15%以下であることがより好ましい(ただし、当該除去領域にはリッジ24形成時に除去される領域は含めない)。このようにすれば、より一層、半導体積層体20の上面において電極を形成可能な領域を十分に確保することができる。
The total area of the region from which a part of the semiconductor stacked
個々の凹部22の面積は、半導体積層体20の上面視において、25μm2以上であることが好ましい。また、図2Aに示すように凹部22の上面視形状が矩形である場合には、一辺の長さが5μm以上であることが好ましい。このようにすれば、凹部22を良好に画像認識することができる。
The area of each
複数の凹部22は、例えば、p側半導体層20aと活性層20bの一部とをエッチングなどにより除去してn側半導体層20cを露出させることにより形成する。例えば、ウエハ1上にSiO2膜を成膜した後、フォトレジストを塗布し、所定のパターンが描画されたマスクを使用して露光を行う。その後、感光したフォトレジストを現像し、レジストマスクを用いてSiO2膜をエッチングするとともに、レジストを除去する。そして、エッチングされずに残ったSiO2膜を利用してp側半導体層20aと活性層20bの一部とをエッチングする。
The plurality of
リッジ24は例えばp側半導体層20aの一部を除去することにより形成する。リッジ24が形成された領域が光導波路領域となる。
The
(第3工程)
次に、図3に示すように、リッジ24の上面を含む領域に電極44を形成する。ここで、電極44の一部は、第2の離間距離L2で形成された2つの凹部22のうちの一方を第2方向Xに対して平行に通過する直線S1と、2つの凹部22のうちの他方を第2方向Xに対して平行に通過する直線S2と、に挟まれる領域に配置される。このようにすれば、個片化後の半導体レーザ素子において、凹部22が電極44の端部よりも劈開端面(光出射面と光反射面)から離れて配置されるため、特に光出射面となる劈開端面側において、凹部22がレーザ光の近視野像(NFP)や遠視野像(FFP)に影響を与えることを抑制できる。
(Third step)
Next, as shown in FIG. 3, an
具体的に説明すると、本実施形態では、図3に示すように、第2方向(劈開端面に平行な方向)をX方向、第1方向(リッジ24の延伸方向)をY方向とし、一方の凹部22のY座標をY1、他方の凹部22のY座標をY2、電極44の端部のY座標をY3としたときに、Y3がY1とY2の間に位置している。すなわち、隣接する2つのY3の間(つまり電極44の端部の間)において劈開するように設定される。このように、半導体積層体20の上面のうち劈開端面の真上に位置する領域に電極44を位置させないことにより、電極44が劈開の際に垂れて劈開端面に付着することを防止できる。したがって、電極44がレーザ光の形状に与える影響を抑制することができる。なお、本実施形態では、電極44の端部が、さらに、第2の離間距離L2で離間する一組の凹部22を結んだ直線上に位置している。
More specifically, in this embodiment, as shown in FIG. 3, the second direction (the direction parallel to the cleavage end face) is the X direction, and the first direction (the extending direction of the ridge 24) is the Y direction. When the Y coordinate of the
図3に示すように、半導体積層体20の上面視において、電極44は凹部22から離れた位置に形成することが好ましい。凹部22内においては、半導体積層体20の下側にある層(例:n側半導体層20c)が露出しているため、半導体積層体20の上面視において電極44が凹部22に重なっていると、たとえ両者の間に絶縁膜が介在する場合であっても、半導体積層体20の上側にある層(例:p側半導体層20a)と下側にある層(例:n側半導体層20c)とが短絡しやすいからである。
As shown in FIG. 3, the
図3中に拡大して示すように、電極44は半導体積層体20の上面視において台形状の凹みを有し、凹部22は凹みに囲まれる位置に配置されていることが好ましい。このようにすれば、半導体積層体20の上面視において電極44と凹部22の重なりを回避することができる。また、電極44の凹みを矩形とした場合と比較して、半導体積層体20の上面視において電極44を凹部22に近接させ、電極44の面積の減少を抑制することができる。なお、台形状の凹みは、具体的には、台形の平行な一組の対辺のうち長いほうの辺が取り除かれた形状であることが好ましい。さらには、この取り除いた辺があった位置に凹部22が侵入するよう電極44を形成することが好ましい。
As shown in an enlarged manner in FIG. 3, the
半導体レーザ素子間には第1方向Yに延伸する溝26を形成してもよい。このようにすれば、例えば、第1方向Yに延伸する溝26の中央線F(図中の破線で示す位置)付近でウエハ1を分割し、個々の半導体レーザ素子へと個片化することができる。図3中に拡大して示すように、左右に隣接する2つの半導体レーザ素子の凹部22は上記の溝26によって繋がっていてもよい。なお、本実施形態では、第1方向Yに延伸する溝26と凹部22とを一括で形成するものとするが、両者の形成の順序は特に限定されない。
A
(第4工程)
次に、図4に示すように、上述の2つの直線S1、S2で挟まれる領域内でウエハ1を第2方向Xに沿って劈開する。具体的には、例えばレーザ照射によって基板10の下側にウエハ1の劈開面に沿った破線状の割溝Pを形成した後、押圧部材60を押し当てて半導体積層体20の上面を押圧することにより(図8A参照)、ウエハ1を劈開する(図8B参照)。ウエハ1の「劈開面」とは、個片化後に形成される半導体レーザ素子の「劈開端面」ではなく、ウエハ1における劈開しやすい面のことである。例えば、基板10を構成する結晶の劈開面(例:GaNのM面)や半導体積層体20を構成する結晶の劈開面などはウエハ1の「劈開面」に該当する。押圧部材60にはブレード(刃)などを用いることができる。なお、割溝Pの形状は破線状に限定されず、押圧の方法は押圧部材60を用いる方法に限定されない。
(4th process)
Next, as shown in FIG. 4, the
半導体積層体20の上側(具体的には半導体積層体20の上側における劈開端面を形成する位置)には、劈開導入用の溝(半導体レーザ素子の左右端からリッジ24側に向けて凹んだ凹部)を形成しないことが好ましい。このようにすれば、ウエハの下面側の割溝Pから進行した劈開がウエハの上側にある劈開導入用の溝に一致しないという課題が生じないため、個々の半導体レーザ素子の劈開端面に縦スジや段差などの端面異常が発生することを防止できる。なお、図4に示すように第1方向Yに延伸する溝26は存在してもよい。また、同様の理由から、劈開端面を形成する位置には、リッジ24を除き、劈開導入用の溝を含む様々な凹凸が存在しないことが好ましい。
On the upper side of the semiconductor stacked body 20 (specifically, the position at which the cleaved end face is formed on the upper side of the semiconductor stacked body 20), grooves for cleaving are introduced (recesses recessed from the left and right ends of the semiconductor laser element toward the
個々の半導体レーザ素子の劈開端面(光出射面、光反射面)は凹部22から離間した位置に形成されることが好ましく、具体的には、劈開端面を凹部22から50μm以上離間した位置に形成することが好ましい。このようにすれば、凹部22が劈開に与える影響を効果的に抑制することができる。なお、劈開面は、第2の離間距離L2の中間に形成されてもよいが、第2の離間距離L2の中間からずれた位置に形成されてもよい。
The cleavage end face (light emitting surface, light reflecting surface) of each semiconductor laser element is preferably formed at a position separated from the
(第5工程)
次に、図5に示すように、劈開により得られたウエハ1の片を劈開端面と垂直な方向(第1方向Y)に沿って分割し、個々の半導体レーザ素子へと個片化する。このような分割は例えばレーザスクライブやカッタースクライブを行いウエハ1の片をブレイクすることにより行う。なお、第4工程と第5工程の順番は入れ替えることも可能である。すなわち、第1方向Yに沿って分割した後に第2方向Xに沿って劈開を行うこともできる。
(5th process)
Next, as shown in FIG. 5, a piece of the
以上説明した本実施形態に係る製造方法によれば、製造工程の比較的初期の段階から個々の半導体レーザ素子の外縁を特定することができる。したがって、ウエハ1(半導体積層体20)の上側に劈開導入用の溝を形成しない場合であっても、例えば「ウエハ1内の何行何列目の素子」という形式で、個片化前に発見した不良(例:形成不良、ゴミの付着)がウエハ1におけるどの半導体レーザ素子に影響するのかを正確に把握し、個片化前の良品検査の結果に基づいて個片化後に不良品を適切に取り除くことができる。
According to the manufacturing method according to the present embodiment described above, the outer edge of each semiconductor laser element can be specified from a relatively early stage of the manufacturing process. Therefore, even when the cleavage introduction groove is not formed on the upper side of the wafer 1 (semiconductor laminate 20), for example, in the form of “elements in which rows and columns in the
本実施形態により、一組の凹部22を手がかりにして半導体レーザ素子の外縁を特定すれば、1つの凹部22を手がかりにして半導体レーザ素子の外縁を特定する場合よりも、個々の半導体レーザ素子の向きを正しく特定して、その外縁を精度良く特定することができる。なお、一般に、画像認識装置によって撮影可能な範囲(視野)は限られているため、リッジ24の延伸方向(第1方向)Yに隣接する2つの半導体レーザ素子を1つの視野内に完全に収めることは困難である。したがって、隣接する2つの半導体レーザ素子の上側にそれぞれ形成された各凹部22が1つの視野内に収まるように画像を撮影し、撮影された画像内に映る各凹部22とおぼしき形状をモデル画像上の2つの凹部に一致させることにより半導体レーザ素子の向きを特定することは現実的ではない。
According to the present embodiment, if the outer edge of the semiconductor laser element is specified using a set of
第1の離間距離L1で離間する一組の凹部22は、最大でも1つの半導体レーザ素子のおおよその全長で離間するに過ぎない。したがって、本実施形態によれば、一組の凹部22を手がかりにして半導体レーザ素子の外縁を特定する場合であっても、1つの半導体レーザ素子の共振器長程度まで撮影範囲を狭くし、高倍率で撮影を行うことができる。よって、微細なパターンであっても画像認識することができるため、凹部22のサイズを小さくすることができる。また、高倍率で撮影した画像により、凹部22の認識のみならず各部材の形成不良等の確認を行うことができるため、製造工程の初期の段階から、形成不良等を確実に且つ効率良く発見することができる。すなわち、凹部22の画像認識に用いる画像を形成不良などを検査するための外観検査に利用すること(外観検査と凹部22の画像認識とを1つの画像で行うこと)ができるため、凹部22の画像認識のための撮影と外観検査のための撮影を倍率を変えて別々に行なう必要がなく、別々に撮影された別々の画像を用いて凹部22の画像認識と外観検査を行う場合よりも効率が良い。
The pair of
劈開用のレーザ加工溝Pをウエハ1の下側に形成すれば、ウエハ1の上側に当該溝を形成する場合とは異なり、半導体レーザ素子をジャンクションダウン実装する場合において、レーザ加工によって変質した部分がハンダ等と接触して外部基板の電極と半導体積層体20の短絡を引き起こす虞がない。したがって、本実施形態はジャンクションダウン実装する半導体レーザ素子を製造する場合に特に適している。
If the laser processing groove P for cleavage is formed on the lower side of the
(2次元コード)
半導体積層体20の上面には2次元コードを形成することができる。2次元コードには、ウエハ1上における各半導体レーザ素子の位置情報を持たせることができる所定の形状を用いることができる。このような2次元コードを用いれば、個片化前に外観異常を検出した半導体レーザ素子をウエハ1の個片化後(第5工程後)に選り分けることが容易になる。2次元コードは、例えば、半導体積層体20の上面上の電極から離間した位置に金属材料を用いて形成される。
(Two-dimensional code)
A two-dimensional code can be formed on the upper surface of the semiconductor stacked
(FFPのリップルの発生を抑制するための溝)
半導体積層体20の上面には遠視野像(FFP)のリップル発生抑制用の溝を形成することができる。FFPのリップル発生抑制用の溝は、不要な光を吸収する溝であり、レーザ光が出射する光出射面付近(劈開端面付近)、具体的には電極44と劈開端面の間に形成される。
(Groove for suppressing ripples in FFP)
A groove for suppressing ripple generation of a far field image (FFP) can be formed on the upper surface of the semiconductor stacked
(その他)
半導体積層体20の表面には、絶縁膜30、上側電極(例:p電極)、下側電極(例:n電極)50などの部材を形成することができる。上側電極(例:p電極)は、リッジ24の上面に接触する第1上側電極42と、第1上側電極42に接触する第2上側電極(パッド電極)44と、を有することができる。この場合、上記した第3工程で形成する電極は第2上側電極(パッド電極)44に相当する。なお、第1上側電極42も、その端部が凹部22よりも劈開端面の近くに形成されることが好ましい。
(Other)
Members such as the insulating
(外観検査)
外観検査は、複数の凹部22を形成した後、個片化前の様々な段階(例:2次元コードを形成した後、絶縁膜30を形成した後、上側電極42、44を形成した後、下側電極50を形成した後)に行うことができる。したがって、製造工程の比較的初期の段階から、ウエハ1上における形成不良やゴミの付着などを早期に発見して、その不良等がどの半導体レーザ素子に影響するのかを記録しておき、個片化後にそれを不良品として取り除くことができる。
(Visual inspection)
The appearance inspection is performed after forming the plurality of
[実施形態2に係る半導体レーザ素子の製造方法]
図6は実施形態2に係る半導体レーザ素子の製造方法を説明する模式的上面図である。図6に示すように、実施形態2に係る半導体レーザ素子の製造方法は、半導体積層体20の上面視において、2つの凹部22が個々の半導体レーザ素子における対角線上の二隅(右上と左下、または右下と左上)に位置する点で、4つの凹部22が個々の半導体レーザ素子の四隅近傍に位置する実施形態1に係る半導体レーザ素子の製造方法と相違する。実施形態2に係る半導体レーザ素子の製造方法によっても、半導体レーザ素子の全外周(外縁の一例)を特定することができる。実施形態2に係る半導体レーザ素子の製造方法によれば、実施形態1に係る半導体レーザ素子の製造方法よりも凹部22の合計面積を小さくすることができるため、電極を形成可能な面積を大きくすることができる。
[Method of Manufacturing Semiconductor Laser Element According to Embodiment 2]
FIG. 6 is a schematic top view illustrating the method for manufacturing the semiconductor laser device according to the second embodiment. As shown in FIG. 6, in the method for manufacturing a semiconductor laser device according to the second embodiment, two
なお、図6には、半導体レーザ素子の四隅のうちの1つを対称の中心とした場合に、ウエハ1の上面視において凹部22の位置関係が180度回転対称となるよう複数の凹部22が形成される形態を示した。しかし、複数の凹部22は、半導体積層体20の上面視において、劈開端面に平行な方向Xを対象軸とした場合に、凹部22の位置関係が線対称となるよう配置することもできる。
In FIG. 6, when one of the four corners of the semiconductor laser element is set as the center of symmetry, the plurality of
[実施形態1、2に係る製造方法により得られる半導体レーザ素子]
図7Aは実施形態1に係る製造方法により得られる半導体レーザ素子の模式的上面図であり、図7Bは図7A中のD−D断面図であり、図7Cは図7A中のE−E断面図である。図7Aから図7Cに示すように、実施形態1に係る製造方法により得られる半導体レーザ素子は、基板10と、基板10上に形成された半導体積層体20と、半導体積層体20上に形成された上側電極(p電極)42、44及び下側電極(n電極)50と、半導体積層体20に形成されたリッジ24と、半導体積層体20上に形成された絶縁膜30と、半導体積層体20に形成された複数の凹部22と、を有している。なお、実施形態2に係る製造方法により得られる半導体レーザ素子については図示しないが、実施形態2に係る製造方法により得られる半導体レーザ素子も、複数の凹部22が形成される位置を除き、実施形態1に係る製造方法により得られる半導体レーザ素子と同様の構成を有する。
[Semiconductor Laser Device Obtained by Manufacturing Method According to
7A is a schematic top view of the semiconductor laser device obtained by the manufacturing method according to
以上、実施形態について説明したが、これらの説明は特許請求の範囲に記載された構成を何ら限定するものではない。 Although the embodiments have been described above, these descriptions do not limit the configurations described in the claims.
1 ウエハ
10 基板
20 半導体積層体
20a p側半導体層
20b 活性層
20c n側半導体層
22 凹部
24 リッジ
26 溝
30 絶縁膜
42 第1上側電極
44 第2上側電極(電極)
50 下側電極
60 押圧部材
F 中央線
L1 第1の離間距離
L2 第2の離間距離
P 割溝
S1 直線
S2 直線
X 第2方向(劈開端面に平行な方向)
Y 第1方向(リッジの延伸方向)
Y1 一方の凹部のY座標
Y2 他方の凹部のY座標
Y3 電極の端部のY座標
DESCRIPTION OF
50 Lower electrode 60 Pressing member F Center line L1 First separation distance L2 Second separation distance P Split groove S1 Straight line S2 Straight line X Second direction (direction parallel to the cleaved end face)
Y first direction (stretching direction of ridge)
Y1 Y coordinate of one recess Y2 Y coordinate of the other recess Y3 Y coordinate of the end of the electrode
Claims (6)
前記半導体積層体の上側に、第1の離間距離と前記第1の離間距離よりも短い第2の離間距離とが第1方向に沿って交互に繰り返されるよう複数の凹部を形成する工程と、
前記半導体積層体の上側に前記第1方向に延伸するリッジを形成する工程と、
前記リッジの上面を含む領域に電極を形成する工程であって、前記第2の離間距離で形成された2つの凹部のうちの一方を前記第1方向と交差する第2方向に対して平行に通過する直線と、前記2つの凹部のうちの他方を前記第2方向に対して平行に通過する直線と、に挟まれる領域に前記電極の一部を配置する工程と、
前記2つの直線に挟まれる領域内で前記ウエハを前記第2方向に沿って劈開する工程と、を有し、
前記電極は前記半導体積層体の上面視において台形状の凹みを有し、
前記凹部は前記凹みに囲まれる位置に配置されている、
ことを特徴とする半導体レーザ素子の製造方法。 Preparing a wafer having a substrate and a semiconductor laminate disposed on the upper surface of the substrate;
Forming a plurality of recesses on the upper side of the semiconductor stacked body such that a first separation distance and a second separation distance shorter than the first separation distance are alternately repeated along a first direction;
Forming a ridge extending in the first direction on the semiconductor laminate;
Forming an electrode in a region including the upper surface of the ridge, wherein one of the two recesses formed at the second separation distance is parallel to a second direction intersecting the first direction. Disposing a part of the electrode in a region sandwiched between a straight line passing through and a straight line passing through the other of the two recesses in parallel to the second direction;
Cleaving the wafer along the second direction within a region sandwiched between the two straight lines,
The electrode has a trapezoidal recess in a top view of the semiconductor stack,
The recess is disposed at a position surrounded by the recess,
A method of manufacturing a semiconductor laser device.
前記半導体積層体の上側に、第1の離間距離と前記第1の離間距離よりも短い第2の離間距離とが第1方向に沿って交互に繰り返されるよう複数の凹部を形成する工程と、
前記半導体積層体の上側に前記第1方向に延伸するリッジを形成する工程と、
前記リッジの上面を含む領域に電極を形成する工程であって、前記第2の離間距離で形成された2つの凹部のうちの一方を前記第1方向と交差する第2方向に対して平行に通過する直線と、前記2つの凹部のうちの他方を前記第2方向に対して平行に通過する直線と、に挟まれる領域に前記電極の一部を配置し、且つ、前記電極の端部を、前記第2の離間距離で離間する一組の前記凹部を結んだ直線上に位置させる工程と、
前記2つの直線に挟まれる領域内で前記ウエハを前記第2方向に沿って劈開する工程と、を有し、
前記リッジの上面を含む領域に前記電極を形成する工程において、前記半導体積層体の上面視において、前記電極は前記凹部から離れた位置に形成することを特徴とする半導体レーザ素子の製造方法。 Preparing a wafer having a substrate and a semiconductor laminate disposed on the upper surface of the substrate;
Forming a plurality of recesses on the upper side of the semiconductor stacked body such that a first separation distance and a second separation distance shorter than the first separation distance are alternately repeated along a first direction;
Forming a ridge extending in the first direction on the semiconductor laminate;
Forming an electrode in a region including the upper surface of the ridge, wherein one of the two recesses formed at the second separation distance is parallel to a second direction intersecting the first direction. A part of the electrode is disposed in a region sandwiched between a straight line passing through and a straight line passing through the other of the two recesses in parallel to the second direction, and an end of the electrode is Positioning the set of recesses separated by the second separation distance on a straight line; and
Have a, a step of cleaving along the wafer in the second direction in the region between the two straight lines,
In the step of forming the electrode in a region including the upper surface of the ridge, the electrode is formed at a position away from the recess in a top view of the semiconductor stacked body .
6. The method of manufacturing a semiconductor laser device according to claim 1, wherein the plurality of recesses are positioned near four corners of the semiconductor laser device in a top view of the semiconductor stacked body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015157027A JP6578801B2 (en) | 2015-08-07 | 2015-08-07 | Manufacturing method of semiconductor laser device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015157027A JP6578801B2 (en) | 2015-08-07 | 2015-08-07 | Manufacturing method of semiconductor laser device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017037905A JP2017037905A (en) | 2017-02-16 |
JP6578801B2 true JP6578801B2 (en) | 2019-09-25 |
Family
ID=58047832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015157027A Active JP6578801B2 (en) | 2015-08-07 | 2015-08-07 | Manufacturing method of semiconductor laser device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6578801B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07307522A (en) * | 1994-05-13 | 1995-11-21 | Fujitsu Ltd | Semiconductor light emitting device |
JP3681460B2 (en) * | 1996-02-27 | 2005-08-10 | 日本オプネクスト株式会社 | Semiconductor laser device, manufacturing method thereof, and semiconductor laser device |
JP2003017791A (en) * | 2001-07-03 | 2003-01-17 | Sharp Corp | Nitride semiconductor device and its manufacturing method |
-
2015
- 2015-08-07 JP JP2015157027A patent/JP6578801B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017037905A (en) | 2017-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6182230B1 (en) | Surface emitting quantum cascade laser | |
US9690178B2 (en) | Light emitting device and projector | |
US20070217462A1 (en) | Nitride semiconductor laser device and method of producing the same | |
JP7362864B2 (en) | Nitride semiconductor light emitting device, method for manufacturing the nitride semiconductor light emitting device, and nitride semiconductor light emitting device | |
US9653641B2 (en) | Light emitting device and projector | |
US11233174B2 (en) | Semiconductor optical device, optical module, and manufacturing method of semiconductor optical device | |
JP6578801B2 (en) | Manufacturing method of semiconductor laser device | |
TW200950241A (en) | Semiconductor laser | |
JP6638951B2 (en) | Lead frame and manufacturing method thereof | |
JP2009231820A (en) | Semiconductor laser element and method for manufacturing same | |
US8216868B2 (en) | Method of fabricating semiconductor laser | |
JP2008305957A (en) | Semiconductor laser device and its manufacturing method | |
US9246306B2 (en) | Semiconductor laser element and method of manufacturing the same | |
JP2010028020A (en) | Semiconductor laser element, semiconductor wafer, and method for manufacturing semiconductor laser element | |
JP6245414B1 (en) | Manufacturing method of semiconductor device | |
JP2006269716A (en) | Semiconductor composite device, its fabrication process, led head, and image forming apparatus | |
JP6520527B2 (en) | Semiconductor laser device manufacturing method | |
JP6288010B2 (en) | Semiconductor laser device and method for acquiring information from the device | |
US20120214265A1 (en) | Method for forming coating film on facet of semiconductor optical device | |
JP2015177028A (en) | Method of manufacturing semiconductor device | |
JP2003204105A (en) | Method of separating semiconductor laser diodes | |
JP2008227058A (en) | Semiconductor laser device | |
JP5447465B2 (en) | Method of measuring end face angle of semiconductor laser element | |
KR102421290B1 (en) | Apparatus and method for forming alignment marks | |
JPWO2005088790A1 (en) | Semiconductor laser device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6578801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |