JP6578801B2 - Manufacturing method of semiconductor laser device - Google Patents

Manufacturing method of semiconductor laser device Download PDF

Info

Publication number
JP6578801B2
JP6578801B2 JP2015157027A JP2015157027A JP6578801B2 JP 6578801 B2 JP6578801 B2 JP 6578801B2 JP 2015157027 A JP2015157027 A JP 2015157027A JP 2015157027 A JP2015157027 A JP 2015157027A JP 6578801 B2 JP6578801 B2 JP 6578801B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor laser
electrode
recesses
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015157027A
Other languages
Japanese (ja)
Other versions
JP2017037905A (en
Inventor
田中 敦
田中  敦
満宏 野中
満宏 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2015157027A priority Critical patent/JP6578801B2/en
Publication of JP2017037905A publication Critical patent/JP2017037905A/en
Application granted granted Critical
Publication of JP6578801B2 publication Critical patent/JP6578801B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示は半導体レーザ素子の製造方法に関する。   The present disclosure relates to a method for manufacturing a semiconductor laser device.

ウエハの上側に劈開導入用の溝やレーザ加工による割溝を形成し、それらの溝に沿ってウエハを上側から劈開する半導体レーザ素子の製造方法が知られている(特許文献1〜3参照)。   2. Description of the Related Art A method for manufacturing a semiconductor laser device is known in which a cleavage introduction groove or a laser processing groove is formed on the upper side of a wafer, and the wafer is cleaved from the upper side along these grooves (see Patent Documents 1 to 3). .

特開2009−200478号公報JP 2009-200688 A 特開2010−199482号公報JP 2010-199482 A 特開2011−211244号公報JP 2011-2111244 A

しかしながら、ウエハの上側に割溝を形成すると、割溝形成時に行うレーザ加工などによってウエハの上側の一部が変質する。このため、当該変質した部分が、特に半導体レーザ素子をジャンクションダウン実装(半導体レーザ素子の上面側を実装面とする実装)する場合において、実装に用いるハンダ等と接触し短絡を引き起こす虞がある。したがって、割溝はウエハの下側に形成することが好ましいが、このようにすると、ウエハを劈開する際に、ウエハの下面側の割溝から進行した劈開がウエハの上側にある劈開導入用の溝に一致せず、劈開端面にスジや段差などの端面異常が発生する虞がある。   However, when a split groove is formed on the upper side of the wafer, a part of the upper side of the wafer is altered by laser processing or the like performed at the time of forming the split groove. For this reason, in particular, when the semiconductor laser element is subjected to junction down mounting (mounting with the upper surface side of the semiconductor laser element as a mounting surface), the altered portion may come into contact with solder or the like used for mounting and cause a short circuit. Therefore, it is preferable to form the split groove on the lower side of the wafer. In this way, when the wafer is cleaved, the cleavage that has progressed from the split groove on the lower surface side of the wafer is introduced for cleavage introduction on the upper side of the wafer. There is a risk that an end surface abnormality such as a streak or a step may occur on the cleaved end surface without matching with the groove.

このような端面異常は、ウエハの上側に劈開導入用の溝を形成しない場合には生じないが、このようにすると、ウエハの個片化前に劈開導入用の溝を目印にして個々の半導体レーザ素子の外縁を特定できなくなる。したがって、個片化前に不良を発見してもそれがウエハから作製される個々の半導体レーザ素子のいずれに影響するのかを把握し難くなり、個片化前の良品検査の結果に基づいて個片化後に不良品を除去することが難しくなる。   Such an end surface abnormality does not occur when a groove for cleaving introduction is not formed on the upper side of the wafer, but in this case, each semiconductor is marked with the groove for cleaving introduction before the wafer is separated. The outer edge of the laser element cannot be specified. Therefore, even if a defect is found before separation, it becomes difficult to grasp which of the individual semiconductor laser elements manufactured from the wafer affects it, and the individual is determined based on the result of the non-defective product inspection before separation. It becomes difficult to remove defective products after separation.

上記の課題は、例えば、次の手段により解決することができる。   The above problem can be solved by, for example, the following means.

基板と、基板の上面に配置された半導体積層体と、を有するウエハを準備する工程と、半導体積層体の上側に、第1の離間距離と第1の離間距離よりも短い第2の離間距離とが第1方向に沿って交互に繰り返されるよう複数の凹部を形成する工程と、半導体積層体の上側に第1方向に延伸するリッジを形成する工程と、前記リッジの上面を含む領域に電極を形成する工程であって前記第2の離間距離で形成された2つの凹部のうちの一方を前記第1方向と交差する第2方向に対して平行に通過する直線と、前記2つの凹部のうちの他方を前記第2方向に対して平行に通過する直線と、に挟まれる領域に前記電極の一部を配置する工程と、2つの直線に挟まれる領域内でウエハを第2方向に沿って劈開する工程と、を有することを特徴とする半導体レーザ素子の製造方法。   A step of preparing a wafer having a substrate and a semiconductor laminate disposed on the upper surface of the substrate; and a first separation distance and a second separation distance shorter than the first separation distance above the semiconductor laminate. Forming a plurality of recesses so as to be alternately repeated along the first direction, forming a ridge extending in the first direction on the upper side of the semiconductor stacked body, and forming an electrode in a region including the upper surface of the ridge A straight line passing through one of the two recesses formed at the second separation distance in parallel to the second direction intersecting the first direction, and the two recesses A step of arranging a part of the electrode in a region sandwiched between a straight line passing through the other in parallel to the second direction, and a wafer along the second direction in the region sandwiched between the two straight lines Cleaving and cleaving Method for producing a body laser element.

上記の製造方法によれば、製造工程の比較的初期の段階から個々の半導体レーザ素子の外縁を特定することができる。これにより、ウエハの上側に劈開導入用の溝を形成しない場合であっても、個片化前に発見した不良がウエハから作製される個々の半導体レーザ素子のいずれに影響するのかを正確に把握し、個片化前の良品検査の結果に基づいて個片化後に不良品を適切に取り除くことができる。   According to the above manufacturing method, the outer edge of each semiconductor laser element can be specified from a relatively early stage of the manufacturing process. This makes it possible to accurately grasp which of the individual semiconductor laser elements manufactured from the wafer will be affected by defects found before singulation, even when the cleavage introduction groove is not formed on the upper side of the wafer. In addition, the defective product can be appropriately removed after the separation based on the result of the non-defective product inspection before the separation.

実施形態1に係る半導体レーザ素子の製造方法を説明する模式的上面図である。FIG. 6 is a schematic top view illustrating the method for manufacturing the semiconductor laser element according to the first embodiment. 図1A中のA−A断面図である。It is AA sectional drawing in FIG. 1A. 実施形態1に係る半導体レーザ素子の製造方法を説明する模式的上面図である。FIG. 6 is a schematic top view illustrating the method for manufacturing the semiconductor laser element according to the first embodiment. 図2A中のB−B断面図である。It is BB sectional drawing in FIG. 2A. 図2A中のC−C断面図である。It is CC sectional drawing in FIG. 2A. 実施形態1に係る半導体レーザ素子の製造方法を説明する模式的上面図である。FIG. 6 is a schematic top view illustrating the method for manufacturing the semiconductor laser element according to the first embodiment. 実施形態1に係る半導体レーザ素子の製造方法を説明する模式的上面図である。FIG. 6 is a schematic top view illustrating the method for manufacturing the semiconductor laser element according to the first embodiment. 実施形態1に係る半導体レーザ素子の製造方法を説明する模式的上面図である。FIG. 6 is a schematic top view illustrating the method for manufacturing the semiconductor laser element according to the first embodiment. 実施形態2に係る半導体レーザ素子の製造方法を説明する模式的上面図である。FIG. 10 is a schematic top view illustrating a method for manufacturing a semiconductor laser element according to Embodiment 2. 実施形態1に係る製造方法により得られる半導体レーザ素子の模式的上面図である。6 is a schematic top view of a semiconductor laser element obtained by the manufacturing method according to Embodiment 1. FIG. 図7A中のD−D断面図である。It is DD sectional drawing in FIG. 7A. 図7A中のE−E断面図である。It is EE sectional drawing in FIG. 7A. 劈開の一例を示す概念図(その1)である。It is a conceptual diagram (the 1) which shows an example of cleavage. 劈開の一例を示す概念図(その2)である。It is a conceptual diagram which shows an example of cleavage (the 2).

[実施形態1に係る半導体レーザ素子の製造方法]
図1Aから図5は実施形態1に係る半導体レーザ素子の製造方法を説明する模式図である。図1A、図2A、及び図3から図5はウエハの上面図であり、図1Bは図1A中のA−A断面図であり、図2Bは図2A中のB−B断面図であり、図2Cは図2A中のC−C断面図である。図1Aから図5に示すように、実施形態1に係る半導体レーザ素子の製造方法は、基板10と、基板10の上面に配置された半導体積層体20と、を有するウエハ1を準備する工程と、半導体積層体20の上側に、第1の離間距離L1と第1の離間距離L1よりも短い第2の離間距離L2とが第1方向Yに沿って交互に繰り返されるよう複数の凹部22を形成する工程と、半導体積層体20の上側に第1方向Yに延伸するリッジ24を形成する工程と、リッジ24の上面を含む領域に電極44を形成する工程であって、第2の離間距離L2で形成された2つの凹部22のうちの一方を第1方向Yと交差する第2方向Xに対して平行に通過する直線S1と、2つの凹部22のうちの他方を第2方向Xに対して平行に通過する直線S2と、に挟まれる領域に電極44の一部を配置する工程と、2つの直線S1、S2に挟まれる領域内でウエハ1を第2方向Xに沿って劈開する工程と、を有する。以下、詳細に説明する。
[Method of Manufacturing Semiconductor Laser Device According to Embodiment 1]
1A to 5 are schematic views for explaining the method for manufacturing a semiconductor laser device according to the first embodiment. 1A, 2A, and FIGS. 3 to 5 are top views of the wafer, FIG. 1B is a cross-sectional view taken along the line AA in FIG. 1A, and FIG. 2B is a cross-sectional view taken along the line BB in FIG. 2C is a cross-sectional view taken along the line CC in FIG. 2A. As shown in FIGS. 1A to 5, the method for manufacturing a semiconductor laser device according to the first embodiment includes a step of preparing a wafer 1 having a substrate 10 and a semiconductor stacked body 20 disposed on the upper surface of the substrate 10. The plurality of recesses 22 are formed on the upper side of the semiconductor stacked body 20 so that the first separation distance L1 and the second separation distance L2 shorter than the first separation distance L1 are alternately repeated along the first direction Y. A step of forming, a step of forming a ridge 24 extending in the first direction Y on the upper side of the semiconductor stacked body 20, and a step of forming an electrode 44 in a region including the upper surface of the ridge 24, the second separation distance A straight line S1 passing through one of the two recesses 22 formed by L2 in parallel to the second direction X intersecting the first direction Y, and the other of the two recesses 22 in the second direction X. Sandwiched between the straight line S2 that passes parallel to With that placing a portion of the electrode 44 in the region, a step of cleaving along the wafer 1 in the second direction X in the region between two straight lines S1, S2, and. Details will be described below.

(第1工程)
まず、図1A及び図1Bに示すように、基板10と半導体積層体20とを有するウエハ1を準備する。基板10には例えばGaN等の窒化物半導体を用いることができる。半導体積層体20は基板10の上面に配置される。半導体積層体20は、基板10側から順に、例えばn側半導体層20c、活性層20b、及びp側半導体層20aを有している。これらの各層は例えば窒化物半導体を用いて形成される。n側半導体層20cは、通常、複数のn型半導体層からなるが、一部の層をアンドープの層とすることもできる。p側半導体層20aは、通常、複数のp型半導体層からなるが、一部の層をアンドープの層とすることもできる。活性層20bは、多重量子井戸構造または単一量子井戸構造とすることができる。
(First step)
First, as shown in FIGS. 1A and 1B, a wafer 1 having a substrate 10 and a semiconductor stacked body 20 is prepared. For the substrate 10, for example, a nitride semiconductor such as GaN can be used. The semiconductor stacked body 20 is disposed on the upper surface of the substrate 10. The semiconductor stacked body 20 includes, for example, an n-side semiconductor layer 20c, an active layer 20b, and a p-side semiconductor layer 20a in order from the substrate 10 side. Each of these layers is formed using a nitride semiconductor, for example. The n-side semiconductor layer 20c is usually composed of a plurality of n-type semiconductor layers, but some layers may be undoped layers. The p-side semiconductor layer 20a is usually composed of a plurality of p-type semiconductor layers, but some of the layers may be undoped layers. The active layer 20b can have a multiple quantum well structure or a single quantum well structure.

(第2工程)
次に、図2Aから図2Cに示すように、半導体積層体20の上側に、第1の離間距離L1と第2の離間距離L2とが第1方向Yに沿って交互に繰り返されるよう複数の凹部22を形成する。また、半導体積層体20の上側に第1方向Yに延伸するリッジ24を形成する。複数の凹部22とリッジ24の形成順序は限定されず、いずれを先に形成してもよい。複数の凹部22とリッジ24は互いに離間するように形成する。
(Second step)
Next, as shown in FIGS. 2A to 2C, a plurality of first separation distances L <b> 1 and second separation distances L <b> 2 are alternately repeated along the first direction Y on the upper side of the semiconductor stacked body 20. A recess 22 is formed. Further, a ridge 24 extending in the first direction Y is formed on the upper side of the semiconductor stacked body 20. The order of forming the plurality of recesses 22 and ridges 24 is not limited, and any of them may be formed first. The plurality of concave portions 22 and the ridge 24 are formed so as to be separated from each other.

凹部22形成工程以降、凹部22を目印にして、個々の半導体レーザ素子の全外周(外縁の一例)を特定することが可能となる。具体的には、予め、個々の半導体レーザ素子の外縁から第1方向Y(リッジ24の延伸方向)および第2方向X(劈開端面に対して平行な方向)においてどの程度離れた位置に凹部22を形成するかを決定しておく。これにより、凹部22を形成後、凹部22を基準として当該凹部22から所定の方向及び距離に個々の半導体レーザ素子の外縁が存在することを把握することができる。より具体的には、例えば、画像認識装置でウエハ1の画像を撮影し、得られた実際の画像とモデル画像とを比較することにより実際の画像に映る凹部22とおぼしき形状をモデル画像中の凹部22とマッチングさせる。これにより実際の画像のなかにおいて凹部22を特定し、特定された凹部22を基準にして、実際の画像のなかにおいて半導体レーザ素子の外縁を特定する。   After the recess 22 formation step, it is possible to specify the entire outer periphery (an example of the outer edge) of each semiconductor laser element with the recess 22 as a mark. Specifically, in advance, the recess 22 is positioned away from the outer edge of each semiconductor laser element in the first direction Y (the extending direction of the ridge 24) and the second direction X (the direction parallel to the cleavage end surface). It is decided whether to form. Thereby, after forming the recess 22, it is possible to grasp that the outer edge of each semiconductor laser element exists in a predetermined direction and distance from the recess 22 with the recess 22 as a reference. More specifically, for example, the image recognition apparatus captures an image of the wafer 1 and compares the obtained actual image with the model image so that the concave portion 22 and the open shape appearing in the actual image are displayed in the model image. Match with the recess 22. Thereby, the recess 22 is specified in the actual image, and the outer edge of the semiconductor laser element is specified in the actual image with the specified recess 22 as a reference.

複数の凹部22は、第1の離間距離L1と、第1の離間距離L1より短い第2の離間距離L2とを繰り返すように配置される。このようにすれば、第1の離間距離L1と第2の離間距離L2はそれぞれの長さが異なるため、画像認識装置でウエハ1の画像を撮影した際にそれぞれを区別することが可能である。また、劈開端面の比較的近くに凹部22を配置することにより、凹部22を個々の半導体レーザ素子の外縁の近くに形成することで特定精度を向上することができるため、本実施形態では第1の離間距離L1を第2の離間距離L2よりも長くしている。   The plurality of recesses 22 are arranged so as to repeat a first separation distance L1 and a second separation distance L2 shorter than the first separation distance L1. In this way, since the first separation distance L1 and the second separation distance L2 are different in length, it is possible to distinguish each of them when an image of the wafer 1 is taken by the image recognition apparatus. . Further, by disposing the concave portion 22 relatively close to the cleavage end surface, the specific accuracy can be improved by forming the concave portion 22 near the outer edge of each semiconductor laser element. The separation distance L1 is longer than the second separation distance L2.

第1の離間距離L1と第2の離間距離L2の和(第1の離間距離L1+第2の離間距離L2)は、1つの半導体レーザ素子の全長(1つの半導体レーザ素子の光出射面から光反射面までの長さ)に等しい(あるいはほぼ等しい)。   The sum of the first separation distance L1 and the second separation distance L2 (first separation distance L1 + second separation distance L2) is the total length of one semiconductor laser element (light from the light emitting surface of one semiconductor laser element). Equal to (or nearly equal to) the length to the reflecting surface).

第2の離間距離L2は、第1の離間距離L1の2分の1未満であることが好ましく、第1の離間距離L1が1つの半導体レーザ素子のおおよその全長(1つの半導体レーザ素子の光出射面から光反射面までの長さ)に等しくなる程度にまで短いことがより好ましい。このようにすれば、より一層、劈開端面の近くに凹部22を配置することができるため、個々の半導体レーザ素子の外縁の特定精度をさらに向上させることができる。   The second separation distance L2 is preferably less than half of the first separation distance L1, and the first separation distance L1 is an approximate total length of one semiconductor laser element (the light of one semiconductor laser element). It is more preferable that the length be short enough to be equal to the length from the exit surface to the light reflection surface. In this way, since the concave portion 22 can be disposed near the cleavage end face, the accuracy of specifying the outer edge of each semiconductor laser element can be further improved.

複数の凹部22は、半導体積層体20の上面視において、第2方向X(劈開端面に平行な方向)に対し平行な辺を有することが好ましい。具体的には、凹部22はこのような平行な辺を有する矩形状や矩形から一辺を取り除いた所謂コの字状などの形状を有することが好ましい。平行な辺は直線であるため、曲線と比較して画像認識しやすいからである。平行な辺を有する場合には、個々の半導体レーザ素子の長さ方向において個々の半導体レーザ素子の前後(すなわち劈開端面の位置であり、外縁の一例)を精度よく特定することもできる。なお、後述のとおり、劈開は第4工程で行われるため、ここでいう劈開端面とは、正確にいうと、第4工程によって劈開端面が形成される位置のことをいう。第1方向Yは、第2方向Xと交差する方向であり、典型的には第2方向Xと垂直な方向である。   The plurality of recesses 22 preferably have sides parallel to the second direction X (direction parallel to the cleaved end face) in the top view of the semiconductor stacked body 20. Specifically, the recess 22 preferably has a shape such as a rectangular shape having such parallel sides or a so-called U-shape obtained by removing one side from the rectangle. This is because the parallel sides are straight lines, so that image recognition is easier compared to curves. In the case of having parallel sides, the front and back of each semiconductor laser element in the length direction of each semiconductor laser element (that is, the position of the cleaved end face and an example of the outer edge) can be specified with high accuracy. As will be described later, since the cleavage is performed in the fourth step, the cleavage end surface referred to here means a position where the cleavage end surface is formed by the fourth step. The first direction Y is a direction that intersects the second direction X, and is typically a direction perpendicular to the second direction X.

複数の凹部22は半導体積層体20の上面視において半導体レーザ素子となる領域の左右(リッジ24を挟む両側)の側面端に位置することが好ましい。このようにすれば、凹部22を画像認識することにより、半導体レーザ素子が有する左右の側面端(外縁の一例)を特定することができる。なお、後述のとおり、個片化は第5工程で行われるため、ここでいう側面端とは、正確にいうと、第5工程によって側面端が形成される位置のことをいう。   The plurality of recesses 22 are preferably located at the left and right side edges (on both sides of the ridge 24) of the region to be the semiconductor laser element in the top view of the semiconductor stacked body 20. By doing this, it is possible to identify the left and right side edges (an example of the outer edge) of the semiconductor laser element by recognizing the image of the recess 22. As will be described later, since the singulation is performed in the fifth step, the term “side edge” as used herein refers to the position where the side edge is formed by the fifth step.

本実施形態では、凹部22は、半導体積層体20の上面視において、半導体レーザ素子となる領域の左右の側面端からリッジ24側に凹んだ凹形状に形成されている。これに替えて、リッジ24の反対側に凸となる凸形状に形成したものを用いてもよい。ただし、凸形状に形成する場合には個々の半導体レーザ素子の幅を広げる必要があるため、幅を広げる必要のない凹形状に形成する方が、1枚のウエハ1からより多くの半導体レーザ素子を作製することができる。   In the present embodiment, the recess 22 is formed in a recess shape that is recessed toward the ridge 24 from the left and right side edges of the region to be the semiconductor laser element in the top view of the semiconductor stacked body 20. Instead of this, a protrusion formed on the opposite side of the ridge 24 may be used. However, since it is necessary to increase the width of each semiconductor laser element when forming it into a convex shape, it is more necessary to form a concave shape without increasing the width from a single wafer 1. Can be produced.

複数の凹部22は、半導体積層体20の上面視において、半導体レーザ素子となる領域の四隅近傍に位置することが好ましい。このようにすれば、凹部22と半導体レーザ素子の四隅(外縁の一例)の位置が近づくため、個々の半導体レーザ素子の四隅(外縁の一例)を精度良く特定することができる。   The plurality of recesses 22 are preferably located in the vicinity of the four corners of the region that becomes the semiconductor laser element in the top view of the semiconductor stacked body 20. In this way, the positions of the recess 22 and the four corners (an example of the outer edge) of the semiconductor laser element are close to each other, so that the four corners (an example of the outer edge) of each semiconductor laser element can be specified with high accuracy.

個々の凹部22の面積(より好ましくは1つの半導体レーザ素子の上側に形成されるすべての凹部22の合計面積)は、半導体積層体20の上面視において、1つの半導体レーザ素子全体の面積の1.5%以下であることが好ましく、0.3%以下であることがより好ましい。このようにすれば、半導体積層体20の上面において電極を形成可能な領域を十分に確保することができる。   The area of each recess 22 (more preferably, the total area of all recesses 22 formed above one semiconductor laser element) is 1 of the total area of one semiconductor laser element when the semiconductor stacked body 20 is viewed from above. 0.5% or less is preferable, and 0.3% or less is more preferable. In this way, it is possible to secure a sufficient area where electrodes can be formed on the upper surface of the semiconductor stacked body 20.

凹部22の面積を含め、半導体積層体20の上面視において半導体積層体20の一部が除去される領域の合計面積は、1つの半導体レーザ素子全体の面積の35%以下であることが好ましく、15%以下であることがより好ましい(ただし、当該除去領域にはリッジ24形成時に除去される領域は含めない)。このようにすれば、より一層、半導体積層体20の上面において電極を形成可能な領域を十分に確保することができる。   The total area of the region from which a part of the semiconductor stacked body 20 is removed in a top view of the semiconductor stacked body 20 including the area of the recess 22 is preferably 35% or less of the entire area of one semiconductor laser element. More preferably, it is 15% or less (however, the removal region does not include a region removed when the ridge 24 is formed). In this way, it is possible to further sufficiently secure a region where an electrode can be formed on the upper surface of the semiconductor stacked body 20.

個々の凹部22の面積は、半導体積層体20の上面視において、25μm以上であることが好ましい。また、図2Aに示すように凹部22の上面視形状が矩形である場合には、一辺の長さが5μm以上であることが好ましい。このようにすれば、凹部22を良好に画像認識することができる。 The area of each recess 22 is preferably 25 μm 2 or more in the top view of the semiconductor stacked body 20. Moreover, when the top view shape of the recessed part 22 is a rectangle as shown to FIG. 2A, it is preferable that the length of one side is 5 micrometers or more. In this way, it is possible to recognize the image of the recess 22 satisfactorily.

複数の凹部22は、例えば、p側半導体層20aと活性層20bの一部とをエッチングなどにより除去してn側半導体層20cを露出させることにより形成する。例えば、ウエハ1上にSiO膜を成膜した後、フォトレジストを塗布し、所定のパターンが描画されたマスクを使用して露光を行う。その後、感光したフォトレジストを現像し、レジストマスクを用いてSiO膜をエッチングするとともに、レジストを除去する。そして、エッチングされずに残ったSiO膜を利用してp側半導体層20aと活性層20bの一部とをエッチングする。 The plurality of recesses 22 are formed, for example, by removing the p-side semiconductor layer 20a and part of the active layer 20b by etching or the like to expose the n-side semiconductor layer 20c. For example, after a SiO 2 film is formed on the wafer 1, a photoresist is applied, and exposure is performed using a mask on which a predetermined pattern is drawn. Thereafter, the exposed photoresist is developed, the SiO 2 film is etched using a resist mask, and the resist is removed. Then, the p-side semiconductor layer 20a and a part of the active layer 20b are etched using the SiO 2 film remaining without being etched.

リッジ24は例えばp側半導体層20aの一部を除去することにより形成する。リッジ24が形成された領域が光導波路領域となる。   The ridge 24 is formed by removing a part of the p-side semiconductor layer 20a, for example. The region where the ridge 24 is formed becomes an optical waveguide region.

(第3工程)
次に、図3に示すように、リッジ24の上面を含む領域に電極44を形成する。ここで、電極44の一部は、第2の離間距離L2で形成された2つの凹部22のうちの一方を第2方向Xに対して平行に通過する直線S1と、2つの凹部22のうちの他方を第2方向Xに対して平行に通過する直線S2と、に挟まれる領域に配置される。このようにすれば、個片化後の半導体レーザ素子において、凹部22が電極44の端部よりも劈開端面(光出射面と光反射面)から離れて配置されるため、特に光出射面となる劈開端面側において、凹部22がレーザ光の近視野像(NFP)や遠視野像(FFP)に影響を与えることを抑制できる。
(Third step)
Next, as shown in FIG. 3, an electrode 44 is formed in a region including the upper surface of the ridge 24. Here, a part of the electrode 44 includes a straight line S1 passing through one of the two concave portions 22 formed at the second separation distance L2 in parallel with the second direction X, and the two concave portions 22 Is disposed in a region sandwiched between a straight line S2 that passes in parallel with the second direction X. In this way, in the semiconductor laser element after separation, the concave portion 22 is arranged farther from the cleaved end face (light emitting face and light reflecting face) than the end of the electrode 44. On the cleaved end face side, the concave portion 22 can be suppressed from affecting the near-field image (NFP) and far-field image (FFP) of the laser light.

具体的に説明すると、本実施形態では、図3に示すように、第2方向(劈開端面に平行な方向)をX方向、第1方向(リッジ24の延伸方向)をY方向とし、一方の凹部22のY座標をY1、他方の凹部22のY座標をY2、電極44の端部のY座標をY3としたときに、Y3がY1とY2の間に位置している。すなわち、隣接する2つのY3の間(つまり電極44の端部の間)において劈開するように設定される。このように、半導体積層体20の上面のうち劈開端面の真上に位置する領域に電極44を位置させないことにより、電極44が劈開の際に垂れて劈開端面に付着することを防止できる。したがって、電極44がレーザ光の形状に与える影響を抑制することができる。なお、本実施形態では、電極44の端部が、さらに、第2の離間距離L2で離間する一組の凹部22を結んだ直線上に位置している。   More specifically, in this embodiment, as shown in FIG. 3, the second direction (the direction parallel to the cleavage end face) is the X direction, and the first direction (the extending direction of the ridge 24) is the Y direction. When the Y coordinate of the recess 22 is Y1, the Y coordinate of the other recess 22 is Y2, and the Y coordinate of the end of the electrode 44 is Y3, Y3 is located between Y1 and Y2. That is, the cleavage is set between two adjacent Y3 (that is, between the ends of the electrode 44). Thus, by not positioning the electrode 44 in a region located directly above the cleavage end surface in the upper surface of the semiconductor stacked body 20, it is possible to prevent the electrode 44 from dripping and adhering to the cleavage end surface during cleavage. Therefore, the influence of the electrode 44 on the shape of the laser beam can be suppressed. In the present embodiment, the end of the electrode 44 is positioned on a straight line connecting a pair of recesses 22 separated by a second separation distance L2.

図3に示すように、半導体積層体20の上面視において、電極44は凹部22から離れた位置に形成することが好ましい。凹部22内においては、半導体積層体20の下側にある層(例:n側半導体層20c)が露出しているため、半導体積層体20の上面視において電極44が凹部22に重なっていると、たとえ両者の間に絶縁膜が介在する場合であっても、半導体積層体20の上側にある層(例:p側半導体層20a)と下側にある層(例:n側半導体層20c)とが短絡しやすいからである。   As shown in FIG. 3, the electrode 44 is preferably formed at a position away from the recess 22 in the top view of the semiconductor stacked body 20. In the recess 22, since the layer (eg, n-side semiconductor layer 20 c) on the lower side of the semiconductor stacked body 20 is exposed, the electrode 44 overlaps the recess 22 in the top view of the semiconductor stacked body 20. Even if an insulating film is interposed between the two, a layer on the upper side of the semiconductor stacked body 20 (eg, p-side semiconductor layer 20a) and a layer on the lower side (eg, n-side semiconductor layer 20c) This is because they are easily short-circuited.

図3中に拡大して示すように、電極44は半導体積層体20の上面視において台形状の凹みを有し、凹部22は凹みに囲まれる位置に配置されていることが好ましい。このようにすれば、半導体積層体20の上面視において電極44と凹部22の重なりを回避することができる。また、電極44の凹みを矩形とした場合と比較して、半導体積層体20の上面視において電極44を凹部22に近接させ、電極44の面積の減少を抑制することができる。なお、台形状の凹みは、具体的には、台形の平行な一組の対辺のうち長いほうの辺が取り除かれた形状であることが好ましい。さらには、この取り除いた辺があった位置に凹部22が侵入するよう電極44を形成することが好ましい。   As shown in an enlarged manner in FIG. 3, the electrode 44 preferably has a trapezoidal recess in a top view of the semiconductor stacked body 20, and the recess 22 is preferably disposed at a position surrounded by the recess. In this way, it is possible to avoid the overlapping of the electrode 44 and the recess 22 in the top view of the semiconductor stacked body 20. In addition, compared with the case where the recess of the electrode 44 is rectangular, the electrode 44 can be brought close to the recess 22 in the top view of the semiconductor stacked body 20, and the reduction in the area of the electrode 44 can be suppressed. The trapezoidal depression is preferably a shape in which the longer side of the pair of parallel sides of the trapezoid is removed. Furthermore, it is preferable to form the electrode 44 so that the concave portion 22 enters the position where the removed side is located.

半導体レーザ素子間には第1方向Yに延伸する溝26を形成してもよい。このようにすれば、例えば、第1方向Yに延伸する溝26の中央線F(図中の破線で示す位置)付近でウエハ1を分割し、個々の半導体レーザ素子へと個片化することができる。図3中に拡大して示すように、左右に隣接する2つの半導体レーザ素子の凹部22は上記の溝26によって繋がっていてもよい。なお、本実施形態では、第1方向Yに延伸する溝26と凹部22とを一括で形成するものとするが、両者の形成の順序は特に限定されない。   A groove 26 extending in the first direction Y may be formed between the semiconductor laser elements. In this way, for example, the wafer 1 is divided in the vicinity of the center line F (position indicated by the broken line in the drawing) of the groove 26 extending in the first direction Y, and separated into individual semiconductor laser elements. Can do. As shown in an enlarged manner in FIG. 3, the recesses 22 of the two semiconductor laser elements adjacent to the left and right may be connected by the groove 26 described above. In the present embodiment, the grooves 26 and the recesses 22 extending in the first direction Y are formed in a lump, but the order of formation of both is not particularly limited.

(第4工程)
次に、図4に示すように、上述の2つの直線S1、S2で挟まれる領域内でウエハ1を第2方向Xに沿って劈開する。具体的には、例えばレーザ照射によって基板10の下側にウエハ1の劈開面に沿った破線状の割溝Pを形成した後、押圧部材60を押し当てて半導体積層体20の上面を押圧することにより(図8A参照)、ウエハ1を劈開する(図8B参照)。ウエハ1の「劈開面」とは、個片化後に形成される半導体レーザ素子の「劈開端面」ではなく、ウエハ1における劈開しやすい面のことである。例えば、基板10を構成する結晶の劈開面(例:GaNのM面)や半導体積層体20を構成する結晶の劈開面などはウエハ1の「劈開面」に該当する。押圧部材60にはブレード(刃)などを用いることができる。なお、割溝Pの形状は破線状に限定されず、押圧の方法は押圧部材60を用いる方法に限定されない。
(4th process)
Next, as shown in FIG. 4, the wafer 1 is cleaved along the second direction X within a region sandwiched between the two straight lines S <b> 1 and S <b> 2 described above. Specifically, for example, a broken groove P along the cleavage surface of the wafer 1 is formed on the lower side of the substrate 10 by laser irradiation, and then the pressing member 60 is pressed to press the upper surface of the semiconductor stacked body 20. As a result (see FIG. 8A), the wafer 1 is cleaved (see FIG. 8B). The “cleavage surface” of the wafer 1 is not a “cleavage end surface” of the semiconductor laser element formed after singulation, but a surface that is easy to cleave in the wafer 1. For example, a crystal cleavage plane (eg, GaN M-plane) constituting the substrate 10 and a crystal cleavage plane constituting the semiconductor laminate 20 correspond to the “cleavage plane” of the wafer 1. A blade (blade) or the like can be used for the pressing member 60. In addition, the shape of the dividing groove P is not limited to a broken line shape, and the pressing method is not limited to the method using the pressing member 60.

半導体積層体20の上側(具体的には半導体積層体20の上側における劈開端面を形成する位置)には、劈開導入用の溝(半導体レーザ素子の左右端からリッジ24側に向けて凹んだ凹部)を形成しないことが好ましい。このようにすれば、ウエハの下面側の割溝Pから進行した劈開がウエハの上側にある劈開導入用の溝に一致しないという課題が生じないため、個々の半導体レーザ素子の劈開端面に縦スジや段差などの端面異常が発生することを防止できる。なお、図4に示すように第1方向Yに延伸する溝26は存在してもよい。また、同様の理由から、劈開端面を形成する位置には、リッジ24を除き、劈開導入用の溝を含む様々な凹凸が存在しないことが好ましい。   On the upper side of the semiconductor stacked body 20 (specifically, the position at which the cleaved end face is formed on the upper side of the semiconductor stacked body 20), grooves for cleaving are introduced (recesses recessed from the left and right ends of the semiconductor laser element toward the ridge 24). ) Is preferably not formed. In this case, there is no problem that the cleavage proceeding from the split groove P on the lower surface side of the wafer does not coincide with the cleavage introduction groove on the upper side of the wafer, so that vertical stripes are formed on the cleavage end face of each semiconductor laser element. It is possible to prevent the occurrence of an end surface abnormality such as a step or a step. In addition, as shown in FIG. 4, the groove | channel 26 extended | stretched to the 1st direction Y may exist. For the same reason, it is preferable that there are no various irregularities including grooves for cleaving at the position where the cleavage end face is formed, except for the ridge 24.

個々の半導体レーザ素子の劈開端面(光出射面、光反射面)は凹部22から離間した位置に形成されることが好ましく、具体的には、劈開端面を凹部22から50μm以上離間した位置に形成することが好ましい。このようにすれば、凹部22が劈開に与える影響を効果的に抑制することができる。なお、劈開面は、第2の離間距離L2の中間に形成されてもよいが、第2の離間距離L2の中間からずれた位置に形成されてもよい。   The cleavage end face (light emitting surface, light reflecting surface) of each semiconductor laser element is preferably formed at a position separated from the recess 22, and specifically, the cleavage end face is formed at a position separated from the recess 22 by 50 μm or more. It is preferable to do. If it does in this way, the influence which crevice 22 has on cleavage can be controlled effectively. The cleavage plane may be formed in the middle of the second separation distance L2, but may be formed in a position shifted from the middle of the second separation distance L2.

(第5工程)
次に、図5に示すように、劈開により得られたウエハ1の片を劈開端面と垂直な方向(第1方向Y)に沿って分割し、個々の半導体レーザ素子へと個片化する。このような分割は例えばレーザスクライブやカッタースクライブを行いウエハ1の片をブレイクすることにより行う。なお、第4工程と第5工程の順番は入れ替えることも可能である。すなわち、第1方向Yに沿って分割した後に第2方向Xに沿って劈開を行うこともできる。
(5th process)
Next, as shown in FIG. 5, a piece of the wafer 1 obtained by cleavage is divided along a direction (first direction Y) perpendicular to the cleavage end face, and is divided into individual semiconductor laser elements. Such division is performed by, for example, laser scribe or cutter scribe to break a piece of the wafer 1. Note that the order of the fourth step and the fifth step may be interchanged. That is, the cleavage along the second direction X can be performed after the division along the first direction Y.

以上説明した本実施形態に係る製造方法によれば、製造工程の比較的初期の段階から個々の半導体レーザ素子の外縁を特定することができる。したがって、ウエハ1(半導体積層体20)の上側に劈開導入用の溝を形成しない場合であっても、例えば「ウエハ1内の何行何列目の素子」という形式で、個片化前に発見した不良(例:形成不良、ゴミの付着)がウエハ1におけるどの半導体レーザ素子に影響するのかを正確に把握し、個片化前の良品検査の結果に基づいて個片化後に不良品を適切に取り除くことができる。   According to the manufacturing method according to the present embodiment described above, the outer edge of each semiconductor laser element can be specified from a relatively early stage of the manufacturing process. Therefore, even when the cleavage introduction groove is not formed on the upper side of the wafer 1 (semiconductor laminate 20), for example, in the form of “elements in which rows and columns in the wafer 1”, before the separation. Accurately grasp which semiconductor laser device on the wafer 1 is affected by the found defects (eg, formation defects, dust adhesion), and identify defective products after separation based on the results of good product inspection before separation. Can be removed properly.

本実施形態により、一組の凹部22を手がかりにして半導体レーザ素子の外縁を特定すれば、1つの凹部22を手がかりにして半導体レーザ素子の外縁を特定する場合よりも、個々の半導体レーザ素子の向きを正しく特定して、その外縁を精度良く特定することができる。なお、一般に、画像認識装置によって撮影可能な範囲(視野)は限られているため、リッジ24の延伸方向(第1方向)Yに隣接する2つの半導体レーザ素子を1つの視野内に完全に収めることは困難である。したがって、隣接する2つの半導体レーザ素子の上側にそれぞれ形成された各凹部22が1つの視野内に収まるように画像を撮影し、撮影された画像内に映る各凹部22とおぼしき形状をモデル画像上の2つの凹部に一致させることにより半導体レーザ素子の向きを特定することは現実的ではない。   According to the present embodiment, if the outer edge of the semiconductor laser element is specified using a set of recesses 22 as a clue, the individual laser diode elements can be identified as compared to the case where the outer edge of the semiconductor laser element is specified using a single recess 22 as a clue. The direction can be correctly specified, and the outer edge can be specified with high accuracy. In general, since the range (field of view) that can be photographed by the image recognition apparatus is limited, two semiconductor laser elements adjacent to the extending direction (first direction) Y of the ridge 24 are completely contained in one field of view. It is difficult. Therefore, an image is taken so that each of the recesses 22 formed on the upper side of the two adjacent semiconductor laser elements can be accommodated in one field of view, and the shape of each recess 22 appearing in the taken image and the rough shape are displayed on the model image. It is not practical to specify the direction of the semiconductor laser element by matching the two recesses.

第1の離間距離L1で離間する一組の凹部22は、最大でも1つの半導体レーザ素子のおおよその全長で離間するに過ぎない。したがって、本実施形態によれば、一組の凹部22を手がかりにして半導体レーザ素子の外縁を特定する場合であっても、1つの半導体レーザ素子の共振器長程度まで撮影範囲を狭くし、高倍率で撮影を行うことができる。よって、微細なパターンであっても画像認識することができるため、凹部22のサイズを小さくすることができる。また、高倍率で撮影した画像により、凹部22の認識のみならず各部材の形成不良等の確認を行うことができるため、製造工程の初期の段階から、形成不良等を確実に且つ効率良く発見することができる。すなわち、凹部22の画像認識に用いる画像を形成不良などを検査するための外観検査に利用すること(外観検査と凹部22の画像認識とを1つの画像で行うこと)ができるため、凹部22の画像認識のための撮影と外観検査のための撮影を倍率を変えて別々に行なう必要がなく、別々に撮影された別々の画像を用いて凹部22の画像認識と外観検査を行う場合よりも効率が良い。   The pair of recesses 22 that are separated by the first separation distance L1 are separated only by the approximate total length of one semiconductor laser element at most. Therefore, according to the present embodiment, even when the outer edge of the semiconductor laser element is specified by using a set of recesses 22 as a clue, the imaging range is narrowed to about the cavity length of one semiconductor laser element, Photography can be performed at a magnification. Therefore, since the image can be recognized even with a fine pattern, the size of the recess 22 can be reduced. In addition, the image taken at a high magnification can be used to check not only the recesses 22 but also the formation defects of each member, so that the formation defects can be detected reliably and efficiently from the initial stage of the manufacturing process. can do. That is, the image used for the image recognition of the recess 22 can be used for an appearance inspection for inspecting a formation defect or the like (the appearance inspection and the image recognition of the recess 22 can be performed with one image). Shooting for image recognition and shooting for appearance inspection do not need to be performed separately at different magnifications, and are more efficient than performing image recognition and appearance inspection of the recess 22 using different images shot separately. Is good.

劈開用のレーザ加工溝Pをウエハ1の下側に形成すれば、ウエハ1の上側に当該溝を形成する場合とは異なり、半導体レーザ素子をジャンクションダウン実装する場合において、レーザ加工によって変質した部分がハンダ等と接触して外部基板の電極と半導体積層体20の短絡を引き起こす虞がない。したがって、本実施形態はジャンクションダウン実装する半導体レーザ素子を製造する場合に特に適している。   If the laser processing groove P for cleavage is formed on the lower side of the wafer 1, unlike the case where the groove is formed on the upper side of the wafer 1, a portion that has been altered by laser processing when the semiconductor laser element is mounted junction-down. However, there is no possibility of causing a short circuit between the electrode of the external substrate and the semiconductor laminate 20 due to contact with solder or the like. Therefore, this embodiment is particularly suitable for manufacturing a semiconductor laser device to be mounted with junction down.

(2次元コード)
半導体積層体20の上面には2次元コードを形成することができる。2次元コードには、ウエハ1上における各半導体レーザ素子の位置情報を持たせることができる所定の形状を用いることができる。このような2次元コードを用いれば、個片化前に外観異常を検出した半導体レーザ素子をウエハ1の個片化後(第5工程後)に選り分けることが容易になる。2次元コードは、例えば、半導体積層体20の上面上の電極から離間した位置に金属材料を用いて形成される。
(Two-dimensional code)
A two-dimensional code can be formed on the upper surface of the semiconductor stacked body 20. As the two-dimensional code, a predetermined shape that can have position information of each semiconductor laser element on the wafer 1 can be used. By using such a two-dimensional code, it becomes easy to select the semiconductor laser elements whose appearance abnormality has been detected before the singulation after the wafer 1 is singulated (after the fifth step). The two-dimensional code is formed using, for example, a metal material at a position separated from the electrode on the upper surface of the semiconductor stacked body 20.

(FFPのリップルの発生を抑制するための溝)
半導体積層体20の上面には遠視野像(FFP)のリップル発生抑制用の溝を形成することができる。FFPのリップル発生抑制用の溝は、不要な光を吸収する溝であり、レーザ光が出射する光出射面付近(劈開端面付近)、具体的には電極44と劈開端面の間に形成される。
(Groove for suppressing ripples in FFP)
A groove for suppressing ripple generation of a far field image (FFP) can be formed on the upper surface of the semiconductor stacked body 20. The ripple for suppressing the ripple generation of the FFP is a groove that absorbs unnecessary light, and is formed in the vicinity of the light emitting surface from which laser light is emitted (near the cleavage end surface), specifically, between the electrode 44 and the cleavage end surface. .

(その他)
半導体積層体20の表面には、絶縁膜30、上側電極(例:p電極)、下側電極(例:n電極)50などの部材を形成することができる。上側電極(例:p電極)は、リッジ24の上面に接触する第1上側電極42と、第1上側電極42に接触する第2上側電極(パッド電極)44と、を有することができる。この場合、上記した第3工程で形成する電極は第2上側電極(パッド電極)44に相当する。なお、第1上側電極42も、その端部が凹部22よりも劈開端面の近くに形成されることが好ましい。
(Other)
Members such as the insulating film 30, the upper electrode (eg, p electrode), and the lower electrode (eg, n electrode) 50 can be formed on the surface of the semiconductor stacked body 20. The upper electrode (eg, p-electrode) can include a first upper electrode 42 that contacts the upper surface of the ridge 24 and a second upper electrode (pad electrode) 44 that contacts the first upper electrode 42. In this case, the electrode formed in the third step corresponds to the second upper electrode (pad electrode) 44. Note that the first upper electrode 42 is also preferably formed such that its end is closer to the cleaved end surface than the recess 22.

(外観検査)
外観検査は、複数の凹部22を形成した後、個片化前の様々な段階(例:2次元コードを形成した後、絶縁膜30を形成した後、上側電極42、44を形成した後、下側電極50を形成した後)に行うことができる。したがって、製造工程の比較的初期の段階から、ウエハ1上における形成不良やゴミの付着などを早期に発見して、その不良等がどの半導体レーザ素子に影響するのかを記録しておき、個片化後にそれを不良品として取り除くことができる。
(Visual inspection)
The appearance inspection is performed after forming the plurality of recesses 22 and then at various stages before separation (for example, after forming the two-dimensional code, forming the insulating film 30, then forming the upper electrodes 42 and 44, After the lower electrode 50 is formed). Therefore, from a relatively early stage of the manufacturing process, formation defects on the wafer 1 and adhesion of dust are detected at an early stage, and the semiconductor laser element affected by the defects is recorded. It can be removed as a defective product after conversion.

[実施形態2に係る半導体レーザ素子の製造方法]
図6は実施形態2に係る半導体レーザ素子の製造方法を説明する模式的上面図である。図6に示すように、実施形態2に係る半導体レーザ素子の製造方法は、半導体積層体20の上面視において、2つの凹部22が個々の半導体レーザ素子における対角線上の二隅(右上と左下、または右下と左上)に位置する点で、4つの凹部22が個々の半導体レーザ素子の四隅近傍に位置する実施形態1に係る半導体レーザ素子の製造方法と相違する。実施形態2に係る半導体レーザ素子の製造方法によっても、半導体レーザ素子の全外周(外縁の一例)を特定することができる。実施形態2に係る半導体レーザ素子の製造方法によれば、実施形態1に係る半導体レーザ素子の製造方法よりも凹部22の合計面積を小さくすることができるため、電極を形成可能な面積を大きくすることができる。
[Method of Manufacturing Semiconductor Laser Element According to Embodiment 2]
FIG. 6 is a schematic top view illustrating the method for manufacturing the semiconductor laser device according to the second embodiment. As shown in FIG. 6, in the method for manufacturing a semiconductor laser device according to the second embodiment, two concave portions 22 are formed at two corners (upper right and lower left, Alternatively, the method is different from the manufacturing method of the semiconductor laser device according to the first embodiment in which the four concave portions 22 are positioned in the vicinity of the four corners of each semiconductor laser device. Also by the semiconductor laser device manufacturing method according to the second embodiment, the entire outer periphery (an example of the outer edge) of the semiconductor laser device can be specified. According to the manufacturing method of the semiconductor laser device according to the second embodiment, the total area of the recesses 22 can be made smaller than that of the manufacturing method of the semiconductor laser device according to the first embodiment. be able to.

なお、図6には、半導体レーザ素子の四隅のうちの1つを対称の中心とした場合に、ウエハ1の上面視において凹部22の位置関係が180度回転対称となるよう複数の凹部22が形成される形態を示した。しかし、複数の凹部22は、半導体積層体20の上面視において、劈開端面に平行な方向Xを対象軸とした場合に、凹部22の位置関係が線対称となるよう配置することもできる。   In FIG. 6, when one of the four corners of the semiconductor laser element is set as the center of symmetry, the plurality of recesses 22 are arranged so that the positional relationship of the recesses 22 is 180-degree rotationally symmetric when the wafer 1 is viewed from above. The form formed is shown. However, the plurality of recesses 22 can also be arranged so that the positional relationship of the recesses 22 is axisymmetric when the target axis is the direction X parallel to the cleavage end face in the top view of the semiconductor stacked body 20.

[実施形態1、2に係る製造方法により得られる半導体レーザ素子]
図7Aは実施形態1に係る製造方法により得られる半導体レーザ素子の模式的上面図であり、図7Bは図7A中のD−D断面図であり、図7Cは図7A中のE−E断面図である。図7Aから図7Cに示すように、実施形態1に係る製造方法により得られる半導体レーザ素子は、基板10と、基板10上に形成された半導体積層体20と、半導体積層体20上に形成された上側電極(p電極)42、44及び下側電極(n電極)50と、半導体積層体20に形成されたリッジ24と、半導体積層体20上に形成された絶縁膜30と、半導体積層体20に形成された複数の凹部22と、を有している。なお、実施形態2に係る製造方法により得られる半導体レーザ素子については図示しないが、実施形態2に係る製造方法により得られる半導体レーザ素子も、複数の凹部22が形成される位置を除き、実施形態1に係る製造方法により得られる半導体レーザ素子と同様の構成を有する。
[Semiconductor Laser Device Obtained by Manufacturing Method According to Embodiments 1 and 2]
7A is a schematic top view of the semiconductor laser device obtained by the manufacturing method according to Embodiment 1, FIG. 7B is a DD cross-sectional view in FIG. 7A, and FIG. 7C is a cross-sectional view along EE in FIG. 7A. FIG. As shown in FIGS. 7A to 7C, the semiconductor laser device obtained by the manufacturing method according to Embodiment 1 is formed on the substrate 10, the semiconductor stacked body 20 formed on the substrate 10, and the semiconductor stacked body 20. Upper electrodes (p electrodes) 42, 44 and lower electrodes (n electrodes) 50, a ridge 24 formed on the semiconductor stacked body 20, an insulating film 30 formed on the semiconductor stacked body 20, and a semiconductor stacked body 20 and a plurality of recesses 22 formed in 20. Although the semiconductor laser device obtained by the manufacturing method according to the second embodiment is not illustrated, the semiconductor laser device obtained by the manufacturing method according to the second embodiment is also the same as the embodiment except for the position where the plurality of recesses 22 are formed. 1 has the same configuration as the semiconductor laser device obtained by the manufacturing method according to 1.

以上、実施形態について説明したが、これらの説明は特許請求の範囲に記載された構成を何ら限定するものではない。   Although the embodiments have been described above, these descriptions do not limit the configurations described in the claims.

1 ウエハ
10 基板
20 半導体積層体
20a p側半導体層
20b 活性層
20c n側半導体層
22 凹部
24 リッジ
26 溝
30 絶縁膜
42 第1上側電極
44 第2上側電極(電極)
50 下側電極
60 押圧部材
F 中央線
L1 第1の離間距離
L2 第2の離間距離
P 割溝
S1 直線
S2 直線
X 第2方向(劈開端面に平行な方向)
Y 第1方向(リッジの延伸方向)
Y1 一方の凹部のY座標
Y2 他方の凹部のY座標
Y3 電極の端部のY座標
DESCRIPTION OF SYMBOLS 1 Wafer 10 Substrate 20 Semiconductor laminated body 20a P side semiconductor layer 20b Active layer 20c N side semiconductor layer 22 Recess 24 Ridge 26 Groove 30 Insulating film 42 First upper electrode 44 Second upper electrode (electrode)
50 Lower electrode 60 Pressing member F Center line L1 First separation distance L2 Second separation distance P Split groove S1 Straight line S2 Straight line X Second direction (direction parallel to the cleaved end face)
Y first direction (stretching direction of ridge)
Y1 Y coordinate of one recess Y2 Y coordinate of the other recess Y3 Y coordinate of the end of the electrode

Claims (6)

基板と、前記基板の上面に配置された半導体積層体と、を有するウエハを準備する工程と、
前記半導体積層体の上側に、第1の離間距離と前記第1の離間距離よりも短い第2の離間距離とが第1方向に沿って交互に繰り返されるよう複数の凹部を形成する工程と、
前記半導体積層体の上側に前記第1方向に延伸するリッジを形成する工程と、
前記リッジの上面を含む領域に電極を形成する工程であって、前記第2の離間距離で形成された2つの凹部のうちの一方を前記第1方向と交差する第2方向に対して平行に通過する直線と、前記2つの凹部のうちの他方を前記第2方向に対して平行に通過する直線と、に挟まれる領域に前記電極の一部を配置する工程と、
前記2つの直線に挟まれる領域内で前記ウエハを前記第2方向に沿って劈開する工程と、を有し、
前記電極は前記半導体積層体の上面視において台形状の凹みを有し、
前記凹部は前記凹みに囲まれる位置に配置されている、
ことを特徴とする半導体レーザ素子の製造方法。
Preparing a wafer having a substrate and a semiconductor laminate disposed on the upper surface of the substrate;
Forming a plurality of recesses on the upper side of the semiconductor stacked body such that a first separation distance and a second separation distance shorter than the first separation distance are alternately repeated along a first direction;
Forming a ridge extending in the first direction on the semiconductor laminate;
Forming an electrode in a region including the upper surface of the ridge, wherein one of the two recesses formed at the second separation distance is parallel to a second direction intersecting the first direction. Disposing a part of the electrode in a region sandwiched between a straight line passing through and a straight line passing through the other of the two recesses in parallel to the second direction;
Cleaving the wafer along the second direction within a region sandwiched between the two straight lines,
The electrode has a trapezoidal recess in a top view of the semiconductor stack,
The recess is disposed at a position surrounded by the recess,
A method of manufacturing a semiconductor laser device.
基板と、前記基板の上面に配置された半導体積層体と、を有するウエハを準備する工程と、
前記半導体積層体の上側に、第1の離間距離と前記第1の離間距離よりも短い第2の離間距離とが第1方向に沿って交互に繰り返されるよう複数の凹部を形成する工程と、
前記半導体積層体の上側に前記第1方向に延伸するリッジを形成する工程と、
前記リッジの上面を含む領域に電極を形成する工程であって、前記第2の離間距離で形成された2つの凹部のうちの一方を前記第1方向と交差する第2方向に対して平行に通過する直線と、前記2つの凹部のうちの他方を前記第2方向に対して平行に通過する直線と、に挟まれる領域に前記電極の一部を配置し、且つ、前記電極の端部を、前記第2の離間距離で離間する一組の前記凹部を結んだ直線上に位置させる工程と、
前記2つの直線に挟まれる領域内で前記ウエハを前記第2方向に沿って劈開する工程と、を有し、
前記リッジの上面を含む領域に前記電極を形成する工程において、前記半導体積層体の上面視において、前記電極は前記凹部から離れた位置に形成することを特徴とする半導体レーザ素子の製造方法。
Preparing a wafer having a substrate and a semiconductor laminate disposed on the upper surface of the substrate;
Forming a plurality of recesses on the upper side of the semiconductor stacked body such that a first separation distance and a second separation distance shorter than the first separation distance are alternately repeated along a first direction;
Forming a ridge extending in the first direction on the semiconductor laminate;
Forming an electrode in a region including the upper surface of the ridge, wherein one of the two recesses formed at the second separation distance is parallel to a second direction intersecting the first direction. A part of the electrode is disposed in a region sandwiched between a straight line passing through and a straight line passing through the other of the two recesses in parallel to the second direction, and an end of the electrode is Positioning the set of recesses separated by the second separation distance on a straight line; and
Have a, a step of cleaving along the wafer in the second direction in the region between the two straight lines,
In the step of forming the electrode in a region including the upper surface of the ridge, the electrode is formed at a position away from the recess in a top view of the semiconductor stacked body .
前記ウエハを劈開する工程において、前記基板の下側に割溝を形成した後、前記半導体積層体の上面を押圧することにより、前記ウエハを劈開することを特徴とする請求項1または2に記載の半導体レーザ素子の製造方法。   3. The step of cleaving the wafer includes cleaving the wafer by pressing an upper surface of the semiconductor stacked body after forming a split groove on a lower side of the substrate. Manufacturing method of the semiconductor laser device. 前記複数の凹部は前記半導体積層体の上面視において前記第2方向に対し平行な辺を有することを特徴とする請求項1から3のいずれか1項に記載の半導体レーザ素子の製造方法。   4. The method of manufacturing a semiconductor laser device according to claim 1, wherein the plurality of recesses have sides parallel to the second direction in a top view of the semiconductor stacked body. 5. 前記複数の凹部は前記半導体積層体の上面視において前記半導体レーザ素子が有する左右の側面端に位置することを特徴とする請求項1から4のいずれか1項に記載の半導体レーザ素子の製造方法。   5. The method of manufacturing a semiconductor laser device according to claim 1, wherein the plurality of recesses are positioned at left and right side edges of the semiconductor laser device in a top view of the semiconductor stacked body. . 前記複数の凹部は前記半導体積層体の上面視において前記半導体レーザ素子の四隅近傍に位置することを特徴とする請求項1から5のいずれか1項に記載の半導体レーザ素子の製造方法。

6. The method of manufacturing a semiconductor laser device according to claim 1, wherein the plurality of recesses are positioned near four corners of the semiconductor laser device in a top view of the semiconductor stacked body.

JP2015157027A 2015-08-07 2015-08-07 Manufacturing method of semiconductor laser device Active JP6578801B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015157027A JP6578801B2 (en) 2015-08-07 2015-08-07 Manufacturing method of semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015157027A JP6578801B2 (en) 2015-08-07 2015-08-07 Manufacturing method of semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2017037905A JP2017037905A (en) 2017-02-16
JP6578801B2 true JP6578801B2 (en) 2019-09-25

Family

ID=58047832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015157027A Active JP6578801B2 (en) 2015-08-07 2015-08-07 Manufacturing method of semiconductor laser device

Country Status (1)

Country Link
JP (1) JP6578801B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307522A (en) * 1994-05-13 1995-11-21 Fujitsu Ltd Semiconductor light emitting device
JP3681460B2 (en) * 1996-02-27 2005-08-10 日本オプネクスト株式会社 Semiconductor laser device, manufacturing method thereof, and semiconductor laser device
JP2003017791A (en) * 2001-07-03 2003-01-17 Sharp Corp Nitride semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JP2017037905A (en) 2017-02-16

Similar Documents

Publication Publication Date Title
US7804878B2 (en) Nitride semiconductor laser device and method of producing the same
US9690178B2 (en) Light emitting device and projector
JP6182230B1 (en) Surface emitting quantum cascade laser
WO2018180952A1 (en) Nitride semiconductor light-emitting element, method for manufacturing nitride semiconductor light-emitting element, and nitride semiconductor light-emitting device
EP3038170A1 (en) Light emitting device and projektor
US11233174B2 (en) Semiconductor optical device, optical module, and manufacturing method of semiconductor optical device
JP6578801B2 (en) Manufacturing method of semiconductor laser device
JP6638951B2 (en) Lead frame and manufacturing method thereof
TW200950241A (en) Semiconductor laser
JP2009231820A (en) Semiconductor laser element and method for manufacturing same
US8216868B2 (en) Method of fabricating semiconductor laser
US9246306B2 (en) Semiconductor laser element and method of manufacturing the same
US8617911B2 (en) Method for forming coating film on facet of semiconductor optical device
JP6520527B2 (en) Semiconductor laser device manufacturing method
JP2010028020A (en) Semiconductor laser element, semiconductor wafer, and method for manufacturing semiconductor laser element
JP6288010B2 (en) Semiconductor laser device and method for acquiring information from the device
JP2015177028A (en) Method of manufacturing semiconductor device
JP2003204105A (en) Method of separating semiconductor laser diodes
JP2008227058A (en) Semiconductor laser device
WO2018189835A1 (en) Method for manufacturing semiconductor element
JP5447465B2 (en) Method of measuring end face angle of semiconductor laser element
KR102421290B1 (en) Apparatus and method for forming alignment marks
JPWO2005088790A1 (en) Semiconductor laser device and manufacturing method thereof
JP2017123441A (en) Method of manufacturing semiconductor laser element
US9773939B2 (en) Light emitting device and projector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190812

R150 Certificate of patent or registration of utility model

Ref document number: 6578801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250