JP6576878B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP6576878B2 JP6576878B2 JP2016101561A JP2016101561A JP6576878B2 JP 6576878 B2 JP6576878 B2 JP 6576878B2 JP 2016101561 A JP2016101561 A JP 2016101561A JP 2016101561 A JP2016101561 A JP 2016101561A JP 6576878 B2 JP6576878 B2 JP 6576878B2
- Authority
- JP
- Japan
- Prior art keywords
- image forming
- data
- image
- storage
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Slot Machines And Peripheral Devices (AREA)
- Display Devices Of Pinball Game Machines (AREA)
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
Description
請求項1に記載の発明によれば、第二の記憶領域における画像形成用データの記憶容量は、第一の記憶領域における画像形成用データの記憶容量よりも大きく構成されていることにより、使用頻度の高い画像形成用データが種類やデータ量の多様な複数のデータによって構成されている場合に、これらの画像形成用データを第二の記憶領域に格納して、画像形成用データへの高速なアクセスを実現させることが可能となる。これにより、使用頻度の高い画像形成用データが多様な複数のデータによって構成される場合においても、安価に構成できて、記憶手段に対する事実上のランダムアクセスを高速に行うことができる。
請求項1に記載の発明によれば、遊技機において、安価で、記憶手段に対する事実上の高速なランダムアクセスを実現できる。
図1は、この実施の形態に係る画像形成システム及び遊技機の全体構成を示すブロック図である。
図1に示す通り、一時記憶部14には、第一の記憶領域18、第二の記憶領域19、頻度テーブル20が設けられている。
次に、この実施の形態の画像形成システム1Aの一時記憶部14における画像形成用データの格納を模式的に説明する。なお、この実施の形態では、下記[処理手順]に示す通り、補助記憶装置2における各処理は、(制御部4の制御に基づいて)制御部11が行う(つまり制御部4,11が協働で処理を行う)が、ここでは説明の簡単のため、全て制御部4の処理として記載する。ただし、各処理を制御部4のみ、又は制御部11のみが行う構成であってもよい。
上述した通り、一時記憶部14の第一の記憶領域18はLRU(Least Recently
Used)方式であり、最近アクセスされた画像形成用データを優先的に格納し、アクセスされてから最も時間が経過した画像形成用データから捨てていく。
上述した通り、一時記憶部14の第二の記憶領域19はLFU(Least Frequently
Used)方式であり、アクセス頻度の高い画像形成用データを優先的に格納し、アクセス頻度の低い画像形成用データから捨てていく。
この実施の形態においては、一時記憶部14において、LRU方式の第一の記憶領域18と、LFU方式の第二の記憶領域19が併用される。即ち、図9に示すように、一時記憶部14には第一の記憶領域18、第二の記憶領域19、頻度テーブル20が設けられている。そして、キャッシュミスが生じた場合は取得された画像形成用データが第一の記憶領域18に格納され、使用頻度の高い画像形成用データは第二の記憶領域19に格納される。
この実施の形態において、一時記憶部14に(原理3)の複合方式を用い、LRU方式の第一の記憶領域18と、LFU方式の第二の記憶領域19が併用することで、以下の効果が期待できる。
次に、図12を用いてこの実施の形態の画像形成システム1Aの処理手順について説明する。なお、図12において「S○○」という符号及び矢印は、以下に記載する「ステップS○○」という符号及び同符号の手順における信号やデータの流れを示す。
図12に示す画像形成システム1Aの画像処理装置1において、制御部4から画像の描画命令(ディスプレイリスト(事後的に実行できるコマンドをグループとして保存したリストのこと。)を含む、画像を描画させるための命令)が出力されると、この描画命令がアドレス記憶部5に格納される(ステップS1)。すると、転送部6は、アドレス記憶部5に格納されたデータを取得し(ステップS2)、取得したデータを描画部8に転送する(ステップS3)。描画部8では、受信したデータ(ディスプレイリスト)を解析し(ステップS4)、ディスプレイリストに応じ、所望の画像形成用データのアドレスとサイズを指示する読み出し命令を発する(ステップS5)。
ステップS5において読み出し命令が発せられると、補助記憶装置2のインターフェース部12には、描画部8がディスプレイリストに基づいて発した、所望の画像形成用データのアドレスとサイズを指示する読み出し命令が送られる(ステップS6)。この読み出し命令は制御部11に送られ、制御部11は、この読み出し命令を取得することで所望の画像形成用データのアドレスとサイズの情報を取得する(ステップS7)。
(1)読み出し命令に対応する画像形成用データが一時記憶部14に格納されている場合、上記「原理1」〜「原理3」に基づいて、読み出し命令に対応する画像形成用データは一時記憶部14から画像処理装置1に返される(ステップS7−1)。
(2)読み出し命令に対応する画像形成用データが一時記憶部14に格納されてない場合、上記「原理1」〜「原理3」に基づいて、記憶部13から読み出し命令に対応する画像形成用データが取得され、この画像形成用データは上述の「原理1」〜「原理3」に基づいて一時記憶部14に格納されると共に画像処理装置1に返される(ステップS7−2)。
(3)なお、ステップS7−2に替えて、記憶部13から取得された画像形成用データが一時記憶部14に格納されずに画像処理装置1に返される(ステップS7−3)構成であってもよい。
(4)また、読み出し命令のない任意のタイミングで、直近のアクセス時間が短い画像形成用データやアクセス頻度の高い画像形成用データが記憶部13から一時記憶部14に格納される(ステップS7−4)構成であってもよい。
ステップS7−1〜ステップS7−3で画像処理装置1に返された画像形成用データはデータバス15,9を経て描画部8に送られる。描画部8は取得した画像形成用データをデコードして画像を形成する(ステップS9)。形成された画像は、描画部8、画像送信部10を経て表示部3に送信され、表示部3に画像表示される(ステップS10)。
8・・・描画部(描画手段)
13・・・記憶部(記憶手段)
14・・・一時記憶部(一時記憶手段)
18・・・第一の記憶領域
19・・・第二の記憶領域
20・・・頻度テーブル
100・・・遊技機
a,d,h,k,n,w,x・・・画像形成用データ
Claims (3)
- 画像形成用データを格納する記憶手段と、
該記憶手段と同一のデータ伝送部に接続された、少なくとも前記画像形成用データの読み出しが可能で、前記記憶手段よりも前記画像形成用データの読み出しの速度が速く、前記記憶手段から取得された前記画像を一時的に格納する一時記憶手段と、
前記記憶手段又は前記一時記憶手段から取得した前記画像形成用データに基づいて画像を描画する描画手段と、
該描画手段によって描画された前記画像を表示する表示手段とを備え、
処理時間全体のうちの大半を占め、同様の画像形成用データを用いた前記画像を主として表示する平常時と、前記処理時間全体のうちの短時間を占め、前記平常時とは異なる前記画像を主として表示するイベント時とを有すると共に、前記平常時と前記イベント時とのそれぞれにおいて前記表示手段に前記画像を表示させる遊技機であって、
前記一時記憶手段は、
直近にアクセスがあった前記画像形成用データを優先的に格納する第一の記憶領域と、
アクセス頻度の高い前記画像形成用データを優先的に格納する第二の記憶領域とを備え、
前記第二の記憶領域における前記画像形成用データの記憶容量は、前記第一の記憶領域における前記画像形成用データの記憶容量よりも大きく構成され、
前記描画手段は、前記画像の描画の際、前記第一の記憶領域又は前記第二の記憶領域に前記画像形成用データが存在する場合、前記第一の記憶領域又は前記第二の記憶領域に存在する前記画像形成用データを優先的に取得して前記画像を描画することで、前記平常時には主として前記第二の記憶領域に格納された前記画像形成用データを用いて前記画像を描画し、前記イベント時には主として前記第一の記憶領域に格納された前記画像形成用データを用いて前記画像を描画するように構成したことを特徴とする遊技機。 - 前記一時記憶手段は、前記画像形成用データが前記描画手段に読み出された頻度が記録される頻度テーブルを備え、前記第二の記憶領域に前記画像形成用データを格納する際は、該頻度テーブルに記録された頻度の情報を用いることを特徴とする請求項1に記載の遊技機。
- 前記記憶手段は、NAND型フラッシュメモリであることを特徴とする請求項1又は2に記載の遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016101561A JP6576878B2 (ja) | 2016-05-20 | 2016-05-20 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016101561A JP6576878B2 (ja) | 2016-05-20 | 2016-05-20 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017205420A JP2017205420A (ja) | 2017-11-24 |
JP6576878B2 true JP6576878B2 (ja) | 2019-09-18 |
Family
ID=60416368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016101561A Active JP6576878B2 (ja) | 2016-05-20 | 2016-05-20 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6576878B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4331101B2 (ja) * | 2004-12-27 | 2009-09-16 | 株式会社東芝 | キャッシュ制御装置、キャッシュ制御方法およびキャッシュ制御プログラム |
JP5375084B2 (ja) * | 2008-11-17 | 2013-12-25 | 株式会社三洋物産 | 遊技機 |
JP5541361B2 (ja) * | 2010-07-01 | 2014-07-09 | 日本電気株式会社 | 記憶装置、解放優先順位決定方法およびプログラム |
-
2016
- 2016-05-20 JP JP2016101561A patent/JP6576878B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017205420A (ja) | 2017-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI398771B (zh) | 擷取資料的圖形處理器與方法 | |
US8656117B1 (en) | Read completion data management | |
JP2018190412A (ja) | ハイブリッドメモリにおける書き込み及びフラッシュ支援のためのメモリモジュール及びその動作方法 | |
JP2003504757A (ja) | 外部メモリアクセス用バッファリングシステムバス | |
KR101139565B1 (ko) | 인-메모리, 인-페이지 디렉토리 캐시 일관성 기법 | |
US8996818B2 (en) | Bypassing memory requests to a main memory | |
KR102106261B1 (ko) | 메모리 컨트롤러의 작동 방법과 이를 포함하는 장치들의 작동 방법들 | |
US10198357B2 (en) | Coherent interconnect for managing snoop operation and data processing apparatus including the same | |
US20180018095A1 (en) | Method of operating storage device and method of operating data processing system including the device | |
US20180032429A1 (en) | Techniques to allocate regions of a multi-level, multi-technology system memory to appropriate memory access initiators | |
US10324760B2 (en) | Leases for blocks of memory in a multi-level memory | |
US6279080B1 (en) | Method and apparatus for association of memory locations with a cache location having a flush buffer | |
US9727521B2 (en) | Efficient CPU mailbox read access to GPU memory | |
US20140237224A1 (en) | Network boot system | |
US8732404B2 (en) | Method and apparatus for managing buffer cache to perform page replacement by using reference time information regarding time at which page is referred to | |
US9971549B2 (en) | Method of operating a memory device | |
JP6576878B2 (ja) | 遊技機 | |
KR20190112019A (ko) | 비교 및 스왑 트랜잭션 | |
US20130169651A1 (en) | Texture pipeline context switch | |
US8321869B1 (en) | Synchronization using agent-based semaphores | |
KR102353859B1 (ko) | 컴퓨팅 장치 및 비휘발성 듀얼 인라인 메모리 모듈 | |
US9384135B2 (en) | System and method of caching hinted data | |
US9483401B2 (en) | Data processing method and apparatus | |
US20130173862A1 (en) | Method for cleaning cache of processor and associated processor | |
EP2902910A1 (en) | Electronic device, and method for accessing data in electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170120 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6576878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |